KR20210059107A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210059107A
KR20210059107A KR1020190145742A KR20190145742A KR20210059107A KR 20210059107 A KR20210059107 A KR 20210059107A KR 1020190145742 A KR1020190145742 A KR 1020190145742A KR 20190145742 A KR20190145742 A KR 20190145742A KR 20210059107 A KR20210059107 A KR 20210059107A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
substrate
light
Prior art date
Application number
KR1020190145742A
Other languages
English (en)
Inventor
이승민
김진영
박상호
양태훈
이성진
이진우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190145742A priority Critical patent/KR20210059107A/ko
Priority to US16/991,515 priority patent/US11791318B2/en
Priority to CN202011215163.3A priority patent/CN112802867A/zh
Publication of KR20210059107A publication Critical patent/KR20210059107A/ko
Priority to US18/466,436 priority patent/US20240006386A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 기판; 상기 기판의 일면 상에 제공되며, 광을 출사하는 적어도 하나 이상의 발광 소자를 포함하는 표시 소자층; 및 상기 표시 소자층 상에 제공되며, 상기 발광 소자에 전기적으로 연결되는 적어도 하나 이상의 트랜지스터를 포함하는 화소 회로층을 포함할 수 있다. 상기 표시 소자층은, 상기 발광 소자의 일측 단부에 전기적으로 연결된 제1 컨택 전극; 및 상기 발광 소자의 타측 단부에 전기적으로 연결된 제2 컨택 전극을 포함할 수 있다. 상기 화소 회로층은, 상기 표시 소자층 상에 제공되며 상기 발광 소자와 중첩되는 반사층을 포함할 수 있다. 상기 제1 컨택 전극 및 상기 제2 컨택 전극 중 하나는 상기 트랜지스터에 전기적으로 연결되고, 상기 반사층은 상기 발광 소자에서 출사된 광을 상기 기판의 타면 방향으로 반사할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 LED라 함)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 LED를 다양한 표시 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 일예로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 막대형 LED를 제작하는 기술이 개발되고 있다. 일예로, 막대형 LED는 자발광 표시 장치의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
본 발명이 해결하고자 하는 과제는 효과적인 발광을 유도할 수 있는 구조를 가지며 제조 공정이 간소화된 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는 기판; 상기 기판의 일면 상에 제공되며, 광을 출사하는 적어도 하나 이상의 발광 소자를 포함하는 표시 소자층; 및 상기 표시 소자층 상에 제공되며, 상기 발광 소자에 전기적으로 연결되는 적어도 하나 이상의 트랜지스터를 포함하는 화소 회로층을 포함할 수 있다. 상기 표시 소자층은, 상기 발광 소자의 일측 단부에 전기적으로 연결된 제1 컨택 전극; 및 상기 발광 소자의 타측 단부에 전기적으로 연결된 제2 컨택 전극을 포함할 수 있다. 상기 화소 회로층은, 상기 표시 소자층 상에 제공되며 상기 발광 소자와 중첩되는 반사층을 포함할 수 있다. 상기 제1 컨택 전극 및 상기 제2 컨택 전극 중 하나는 상기 트랜지스터에 전기적으로 연결되고, 상기 반사층은 상기 발광 소자에서 출사된 광을 상기 기판의 타면 방향으로 반사할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 소자층은 상기 기판 상에 제공되며, 상기 제1 및 제2 컨택 전극 중 하나의 일부를 노출하는 개구부를 구비하는 절연층을 더 포함하고, 상기 제1 및 제2 컨택 전극 중 하나는 상기 개구부를 통해 상기 트랜지스터에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 소자층은 상기 기판에서 상기 화소 회로층 방향으로, 상기 제1 컨택 전극과 상기 기판 사이에 제공되고 상기 제1 컨택 전극과 전기적으로 절연되는 제1 전극; 및 상기 제2 컨택 전극과 상기 기판 사이에 제공되고 상기 제2 컨택 전극과 전기적으로 절연되는 제2 전극을 더 포함하고, 상기 제1 전극과 상기 제2 전극은 상기 기판 상에서 상기 발광 소자를 사이에 두고 이격될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 소자층은 상기 제1 전극의 상기 기판을 향하는 면 상에 제공되며 상기 제1 전극과 전기적으로 연결되는 제1 투과 전극; 및 상기 제2 전극의 상기 기판을 향하는 면 상에 제공되며 상기 제2 전극과 전기적으로 연결되는 제2 투과 전극을 더 포함하고, 상기 제1 투과 전극과 상기 제2 투과 전극은 상기 기판 상에서 상기 발광 소자를 사이에 두고 이격될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 투과 전극과 상기 제2 투과 전극의 광투과도는 상기 제1 전극과 상기 제2 전극의 광투과도보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극과 상기 제2 전극의 저항값은 상기 제1 투과 전극과 상기 제2 투과 전극의 저항값보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 소자층은 상기 기판 상에 제공되며 상기 발광 소자를 사이에 두고 이격되는 뱅크; 및 상기 뱅크 상에 제공되고, 상기 발광 소자를 사이에 두고 이격되는 제1 전극과 제2 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 컨택 전극은 상기 제1 전극 상에 제공되며 상기 제1 전극과 전기적으로 연결되고, 상기 제2 컨택 전극은 상기 제2 전극 상에 제공되며 상기 제2 전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극과 상기 제2 전극은 상기 발광 소자에서 출사된 광을 반사하는 반사 전극일 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 기판; 상기 기판의 일면 상에 제공되며, 광을 출사하는 적어도 하나 이상의 발광 소자를 포함하는 표시 소자층; 및 상기 표시 소자층 상에 제공되며, 상기 발광 소자에 전기적으로 연결되는 적어도 하나 이상의 트랜지스터를 포함하는 화소 회로층을 포함할 수 있다. 상기 표시 소자층은, 상기 발광 소자의 일측 단부에 전기적으로 연결된 제1 컨택 전극; 상기 발광 소자의 타측 단부에 전기적으로 연결된 제2 컨택 전극; 상기 제1 컨택 전극과 전기적으로 연결되는 제1 전극; 및 상기 제2 컨택 전극과 전기적으로 연결되는 제2 전극을 포함할 수 있다. 상기 제1 전극 및 상기 제2 전극 중 하나는 상기 트랜지스터에 전기적으로 연결되고, 상기 발광 소자에서 출사된 광은 상기 기판의 타면 방향으로 출광될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 소자층은, 상기 기판 상에 제공되며, 상기 제1 및 제2 전극 중 하나의 일부를 노출하는 개구부를 구비하는 절연층을 더 포함하고, 상기 제1 및 제2 전극 중 하나는 상기 개구부를 통해 상기 트랜지스터에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자는 상기 기판 상에 제공되고, 상기 제1 컨택 전극은 상기 발광 소자의 일측 단부와 상기 기판 상에 제공되고, 상기 제2 컨택 전극은 상기 발광 소자의 타측 단부와 상기 기판 상에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 상기 제1 컨택 전극과 상기 기판 상에 제공되며, 상기 제2 전극은 상기 제2 컨택 전극과 상기 기판 상에 제공되고, 상기 제1 전극과 상기 제2 전극은 상기 기판 상에서 상기 발광 소자를 사이에 두고 이격될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극과 상기 제2 전극은 상기 발광 소자에서 출사된 광을 상기 기판의 타면 방향으로 반사하는 반사 전극일 수 있다.
본 발명의 일 실시예에 따르면, 효과적인 발광을 유도할 수 있는 구조를 가지며 제조 공정이 간소화된 표시 장치를 제공할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4는 도 1a 또는 도 1b의 발광 소자를 포함하는 본 발명의 일 실시예에 따른 표시 소자층의 단위 발광 영역을 나타내는 평면도이다.
도 5는 도 4의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 6은 도 4의 Ⅰ-Ⅰ' 라인을 포함하는 표시 소자층을 나타낸 평면도이다.
도 7은 도 3에 도시된 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 도시한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치를 도시한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 1a 및 도 1b에 있어서, 원 기둥 형상의 발광 소자(LD)를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는 제1 반도체층(11)과, 제2 반도체층(13)과, 상기 제1 반도체층(11) 및 제2 반도체층(13) 사이에 개재된 활성층(12)을 포함할 수 있다.
일 예로, 상기 발광 소자(LD)는 상기 제1 반도체층(11), 상기 활성층(12), 및 상기 제2 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 상기 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 상기 발광 소자(LD)는 상기 길이 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 일측 단부에는 상기 제1 반도체층(11) 및 제2 반도체층(13) 중 하나, 상기 타측 단부에는 상기 제1 반도체층(11) 및 제2 반도체층(13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자(LD)는 막대형 형상으로 제공될 수 있다. 그러나, 여기서 "막대형"이라고 함은 원기둥, 다각 기둥 등과 같이, 상기 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 예컨대, 상기 발광 소자(LD)의 길이는 그 직경보다 클 수 있다.
상기 발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다.
다만, 본 발명의 일 실시예에 의한 상기 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 상기 발광 소자(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 상기 발광 소자(LD)의 크기가 변경될 수도 있다.
상기 제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 상기 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 상기 제1 반도체층(11)을 구성할 수 있다.
상기 활성층(12)은 상기 제1 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 본 발명의 다양한 실시예에서, 상기 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 상기 활성층(12)으로 이용될 수 있음을 물론이다.
상기 발광 소자(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 상기 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자(LD)가 발광하게 된다.
상기 제2 반도체층(13)은 상기 활성층(12) 상에 제공되며, 상기 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 상기 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 상기 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 상기 제2 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 소자(LD)는 상술한 상기 제1 반도체층(11), 상기 활성층(12), 및 상기 제2 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
일 실시예로, 발광 소자(LD)는 제2 반도체층(13)의 일단(일 예로, 상부면) 측 또는 제1 반도체층(11)의 일단(일 예로, 하부면) 측에 배치되는 적어도 하나의 전극층을 더 포함할 수 있다.
예를 들어, 발광 소자(LD)는 도 1b에 도시된 바와 같이, 제2 반도체층(13)의 일단 측에 배치된 전극층(15)을 더 포함할 수 있다. 전극층(15)은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 전극층(15)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다. 또한, 실시예에 따라, 전극층(15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층(15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
또한, 상기 발광 소자(LD)는 절연성 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 상기 절연성 피막(14)은 생략될 수도 있으며, 상기 제1 반도체층(11), 상기 활성층(12), 및 상기 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
예를 들어, 상기 절연성 피막(14)은 상기 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 상기 발광 소자(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1a 및 도 1b에서는 상기 절연성 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 발광 소자(LD)는 측면이 모두 상기 절연성 피막(14)으로 둘러싸일 수 있다.
상기 절연성 피막(14)은 상기 제1 반도체층(11), 상기 활성층(12) 및/또는 상기 제2 반도체층(13)의 외주면 적어도 일부를 감싸도록 제공될 수 있다. 일 예로, 상기 절연성 피막(14)은 적어도 상기 활성층(12)의 외주면을 감싸도록 제공될 수도 있다. 또한, 발광 소자(LD)가 전극층(15)을 포함할 경우, 절연성 피막(14)은 전극층(15)의 외주면 적어도 일부를 감싸도록 제공될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 절연성 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 상기 절연성 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
상기 절연성 피막(14)이 상기 발광 소자(LD)에 제공되면, 상기 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다.
또한, 상기 절연성 피막(14)을 형성함에 의해 상기 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자(LD)들이 밀접하여 배치되는 경우, 상기 절연성 피막(14)은 발광 소자(LD)들의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원으로 이용될 수 있다. 일 예로, 상기 발광 소자(LD)는, 조명 장치나 자발광 표시 장치의 광원 소자로 이용될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다.
특히, 도 2a 및 도 2b는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다. 본 발명의 일 실시예에 있어서, 상기 단위 발광 영역은 하나의 서브 화소가 제공되는 화소 영역일 수 있다.
도 2a를 참조하면, 서브 화소(SP)는 하나 이상의 발광 소자(LD)와, 이에 접속되어 상기 발광 소자(LD)를 구동하는 화소 구동 회로(144)를 포함할 수 있다.
상기 발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 상기 화소 구동 회로(144)를 경유하여 제1 구동 전원(VDD)에 접속되고, 상기 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속된다.
상기 제1 구동 전원(VDD) 및 상기 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 상기 제2 구동 전원(VSS)은 상기 제1 구동 전원(VDD)의 전위 대비, 상기 발광 소자(LD)의 문턱전압 이상의 낮은 전위를 가질 수 있다.
상기 발광 소자(LD)들 각각은 상기 화소 구동 회로(144)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 2a에서는 상기 서브 화소(SP)에 하나의 상기 발광 소자(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 상기 서브 화소(SP)는 서로 병렬 연결되는 복수의 상기 발광 소자(LD)들을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 화소 구동 회로(144)는 제1 트랜지스터(Ts) 및 제2 트랜지스터(Td)와 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 상기 화소 구동 회로(144)의 구조가 도 2a에 도시된 실시예에 한정되지는 않는다.
상기 제1 트랜지스터(Ts, 스위칭 트랜지스터)의 제1 전극은 데이터선(Dj)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 상기 제1 트랜지스터(Ts)의 상기 제1 전극과 상기 제2 전극은 서로 다른 전극으로, 예컨대 상기 제1 전극이 소스 전극이면 상기 제2 전극은 드레인 전극일 수 있다. 그리고, 상기 제1 트랜지스터(Ts)의 게이트 전극은 주사선(Si)에 접속된다.
이와 같은 상기 제1 트랜지스터(Ts)는, 상기 주사선(Si)으로부터 상기 제1 트랜지스터(Ts)가 턴-온될 수 있는 전압(예컨대, 로우 전압)의 주사신호가 공급될 때 턴-온되어, 상기 데이터선(Dj)과 상기 제1 노드(N1)를 전기적으로 연결한다. 이때, 상기 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 상기 제1 노드(N1)로 상기 데이터 신호가 전달된다. 상기 제1 노드(N1)로 전달된 상기 데이터 신호는 상기 스토리지 커패시터(Cst)에 충전된다.
상기 제2 트랜지스터(Td, 구동 트랜지스터)의 제1 전극은 상기 제1 구동 전원(VDD)에 접속되고, 제2 전극은 상기 발광 소자(LD)들 각각의 상기 제1 전극에 전기적으로 연결된다. 상기 제2 트랜지스터(Td)의 게이트 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 제2 트랜지스터(Td)는 상기 제1 노드(N1)의 전압에 대응하여 상기 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어한다.
상기 스토리지 커패시터(Cst)의 일 전극은 상기 제1 구동 전원(VDD)에 접속되고, 다른 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 스토리지 커패시터(Cst)는 상기 제1 노드(N1)로 공급되는 상기 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 2a에서는 상기 데이터 신호를 상기 서브 화소(SP) 내부로 전달하기 위한 상기 제1 트랜지스터(Ts)와, 상기 데이터 신호의 저장을 위한 상기 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 상기 발광 소자(LD)로 공급하기 위한 상기 제2 트랜지스터(Td)를 포함한 비교적 단순한 구조의 상기 구동 회로(144)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 상기 구동 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 상기 구동 회로(144)는 상기 제2 트랜지스터(Td)의 문턱전압을 보상하기 위한 트랜지스터 소자, 상기 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 상기 발광 소자(LD)의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 상기 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있음을 물론이다.
또한, 도 2a에서는 상기 구동 회로(144)에 포함되는 트랜지스터들, 예컨대 상기 제1 및 제2 트랜지스터들(Ts, Td)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 상기 구동 회로(144)에 포함되는 상기 제1 및 제2 트랜지스터들(Ts, Td) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 2b를 참조하면, 본 발명의 일 실시예에 따르면 제1 및 제2 트랜지스터들(Ts, Td)은 N타입의 트랜지스터로 구현될 수 있다. 도 2b에 도시된 구동 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 2a의 구동 회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 특히, 도 1a 또는 도 1b에 도시된 발광 소자(LD)를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 1a, 도 1b 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB)의 일면 상에 제공된 화소(PXL)들, 상기 기판(SUB) 상에 제공되며 상기 화소(PXL)들을 구동하는 구동부(미도시), 및 상기 화소(PXL)들과 상기 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
상기 기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 영역(DA)은 영상을 표시하는 상기 화소(PXL)들이 제공되는 영역일 수 있다. 상기 비표시 영역(NDA)은 상기 화소(PXL)들을 구동하기 위한 구동부, 및 상기 화소(PXL)들과 상기 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다.
상기 화소(PXL)들은 상기 기판(SUB) 상의 상기 표시 영역(DA) 내에 제공될 수 있다. 상기 화소(PXL)들 각각은 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 상기 화소(PXL)들은 백색 광 및/또는 컬러 광을 출사하는 발광 소자(LD)를 포함할 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 각 화소(PXL)는 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
상기 화소(PXL)들은 복수 개로 제공되어 제1 방향(DR1)으로 연장된 행과 상기 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로 연장된 열을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 상기 화소(PXL)들의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
상기 구동부는 상기 배선부를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다. 도 3에는 설명의 편의를 위해 상기 배선부가 생략되었다.
상기 구동부는 스캔 라인을 통해 상기 화소(PXL)들에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 상기 화소(PXL)들에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 라인을 통해 상기 화소(PXL)들에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 상기 타이밍 제어부는 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)를 제어할 수 있다.
도 4는 도 1a 또는 도 1b의 발광 소자를 포함하는 본 발명의 일 실시예에 따른 표시 소자층의 단위 발광 영역을 나타내는 평면도이고, 도 5는 도 4의 Ⅰ-Ⅰ' 라인에 따른 단면도이고, 도 6은 도 4의 Ⅰ-Ⅰ' 라인을 포함하는 표시 소자층을 나타낸 평면도이다.
도 4에 있어서, 도시의 편의를 위하여 상기 발광 소자(LD)가 제1 방향(DR1)에 대하여 수평 방향으로 정렬된 것으로 도시하였으나, 상기 발광 소자(LD)의 배열이 이에 한정되지는 않는다. 예를 들어, 상기 발광 소자(LD)는 제1 방향(DR1)에 대하여 사선 방향으로 정렬되어 있을 수도 있다. 또한, 도 4에 있어서, 단위 발광 영역은 발광 표시 패널의 하나의 화소(PXL)를 포함하는 화소 영역일 수 있다.
도 1a, 도 1b, 도 4, 도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 소자층(DPL)은 기판(SUB) 상에 제공될 수 있다. 구체적으로, 기판(SUB)의 일면 상에 구비된 버퍼층(BFL) 상에 상기 표시 소자층(DPL)이 제공될 수 있다. 상기 표시 소자층(DPL)은 복수의 발광 소자(LD)들, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2), 제1 전극(EL1) 및 제2 전극(EL2)을 포함할 수 있다. 또한, 상기 표시 소자층(DPL)은 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2)을 더 포함할 수 있다.
상기 기판(SUB)은 투명 절연 물질을 포함하여 광을 투과시킬 수 있다. 또한, 상기 기판(SUB)은 경성(Rigid) 기판 또는 가요성(Flexibility) 기판일 수 있다. 상기 경성 기판은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판을 포함할 수 있다.
상기 가요성 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판을 포함할 수 있다. 예를 들면, 상기 가요성 기판은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 트리아세테이트 셀룰로오스(TAC, triacetate cellulose), 및 셀룰로오스아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 상기 가요성 기판은 유리 섬유 강화플라스틱(FRP, fiber glass reinforced plastic)을 포함할 수도 있다.
상기 기판(SUB)에 적용되는 물질은 상기 표시 장치의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직할 수 있다. 본 발명의 다양한 실시예에 있어서, 상기 기판(SUB)은 전체 또는 적어도 일부가 가요성(flexibility)을 가질 수 있다.
상기 버퍼층(BFL)은 상기 기판(SUB)의 일면 상에 제공될 수 있다. 상기 버퍼층(BFL)은 상기 발광 소자(LD)들에 불순물이 확산되는 것을 방지할 수 있다. 상기 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 상기 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 상기 버퍼층(BFL)은 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
상기 버퍼층(BFL) 상에는 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2)이 제공될 수 있다. 상기 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2)은 상기 발광 소자(LD)들 각각으로부터 출사된 광이 손실 없이 상기 기판(SUB)의 타면 방향으로 진행될 수 있도록 투명한 도전성 재료로 구성될 수 있다. 예를 들어, 상기 투명한 도전성 재료로는 ITO, IZO, ITZO 등을 포함할 수 있다. 다만, 상기 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2)의 재료는 상술한 재료들에 한정되는 것은 아니다.
한편, 본 발명의 다양한 실시예에서 상기 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2)은 표시 소자층(DPL)의 설계 구조에 따라 생략될 수도 있다.
상기 제1 투과 전극(TEL1) 상에 제1 전극(EL1)이 제공되고, 상기 제2 투과 전극(TEL2) 상에 제2 전극(EL2)이 제공될 수 있다. 즉, 상기 제1 투과 전극(TEL1)은 상기 제1 전극(EL1)의 기판(SUB)을 향하는 면 상에 구비되고, 상기 제2 투과 전극(TEL2)은 상기 제2 전극(EL2)의 기판(SUB)을 향하는 면 상에 구비될 수 있다. 상기 제1 전극(EL1)과 상기 제1 투과 전극(TEL1)은 전기적으로 연결되고, 상기 제2 전극(EL2)과 상기 제2 투과 전극(TEL2)은 전기적으로 연결될 수 있다.
상기 제1, 제2 투과 전극(TEL1, TEL2)과 상기 제1, 제2 전극(EL1, EL2)을 포함하는 기판(SUB) 상에는 제1 절연층(INS1)이 제공될 수 있다. 상기 제1 절연층(INS1)은 무기 재료를 포함하는 무기 절연막 또는 유기 재료를 포함하는 유기 절연막일 수 있다. 상기 제1 절연층(INS1)은 상기 제1, 제2 투과 전극(TEL1, TEL2)과 상기 제1, 제2 전극(EL1, EL2)을 커버하고 이들의 부식을 방지할 수 있다.
상기 표시 소자층(DPL)은 상기 기판(SUB) 상에 제공되는 뱅크 패턴(미도시)을 더 포함할 수 있다. 각 화소(PXL)는 평면상 발광 영역 및 뱅크 패턴 영역으로 구획될 수 있다. 상기 발광 영역은 상기 발광 소자(LD)를 포함하며 상기 발광 소자(LD)에서 방출된 빛을 외부로 출사하는 영역이고, 뱅크 패턴 영역은 발광 영역을 둘러싸도록 제공되어 각 화소(PXL)들의 발광 영역을 서로 구분하는 영역일 수 있다. 뱅크 패턴 영역은 상기 뱅크 패턴이 배치되는 영역일 수 있다. 예를 들면, 발광 영역에 배치된 적어도 하나의 발광 소자(LD)는 평면상 해당 화소(PXL)에 배치된 뱅크 패턴에 의해 둘러싸일 수 있다.
뱅크 패턴은 각 화소(PXL)의 경계를 따라 배치되어 인접한 화소(PXL) 사이에서 빛샘이 발생하는 것을 방지할 수 있다. 뱅크 패턴은 제1 절연층(INS1)과 동일 공정을 통해 동시에 형성될 수 있다. 즉, 뱅크 패턴은 제1 절연층(INS1)과 일체로 형성될 수 있고, 뱅크 패턴은 제1 절연층(INS1)과 동일한 물질을 포함할 수 있다.
상기 제1 절연층(INS1) 상에는 발광 소자(LD)가 제공될 수 있다. 상기 발광 소자(LD)들 각각은 제1 반도체층(11), 제2 반도체층(13), 및 상기 제1 및 제2 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 또한, 각 발광 소자(LD)는 제1 방향(DR1)을 따라 일측 단부(EP1)와 타측 단부(EP2)를 포함할 수 있다. 상기 일측 단부(EP1)에는 상기 제1 및 제2 반도체층(11, 13) 중 하나, 상기 타측 단부(EP2)에는 상기 제1 및 제2 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다. 본 발명의 일 실시예에 있어서, 각 발광 소자(LD)는 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나의 광을 출사할 수 있다.
도 5를 참조하면, 상기 제1 투과 전극(TEL1)과 상기 제2 투과 전극(TEL2)은 상기 기판(SUB) 상에서 상기 발광 소자(LD)를 사이에 두고 이격될 수 있다. 이때, 상기 제1 투과 전극(TEL1)과 상기 제2 투과 전극(TEL2)의 일측 단부가 상기 발광 소자(LD)의 일부와 중첩될 수도 있다. 또한, 상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 상기 기판(SUB) 상에서 상기 발광 소자(LD)를 사이에 두고 이격될 수 있다.
상기 제1, 제2 투과 전극(TEL2)과 상기 제1, 제2 전극(EL1, EL2)은 상기 발광 소자(LD)들을 정렬시키기 위한 정렬 전극으로 동작할 수 있다. 예를 들면, 상기 발광 소자(LD)들의 정렬 시, 도 6에 도시된 바와 달리 상기 제1 전극(EL1)과 제2 전극(EL2)은 제2 방향(DR2)을 따라 연속되게 제공될 수 있다.
상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 정렬 전압을 공급하는 정렬 배선(미도시)과 연결될 수 있다. 제1 정렬 배선(미도시)에 인가된 정렬 전압은 제1 전극(EL1)과 제1 투과 전극(TEL1)으로 전달될 수 있고, 제2 정렬 배선(미도시)에 인가된 정렬 전압은 제2 전극(EL2)과 제2 투과 전극(TEL2)으로 전달될 수 있다. 상기 제1, 제2 전극(EL1, EL2)과 상기 제1, 제2 투과 전극(TEL1, TEL2)에 정렬 전압이 전달됨에 따라, 상기 발광 소자(LD)들은 상기 제1 절연층(INS1) 상에서 상기 제1 투과 전극(TEL1), 제1 전극(EL1)과 상기 제2 투과 전극(TEL2), 제2 전극(EL2) 사이에 구비될 수 있다.
상기 제1 전극(EL1)과 상기 제2 전극(EL2)의 저항값은 상기 제1 투과 전극(TEL1)과 상기 제2 투과 전극(TEL2)의 저항값보다 작을 수 있다. 즉, 상기 제1 전극(EL1)과 제2 전극(EL2)은 저저항 전극일 수 있다. 저항값이 작은 상기 제1 전극(EL1)과 제2 전극(EL2)은 상기 발광 소자(LD)의 정렬 시에 인가되는 고전압의 정렬 전압을 드롭(drop) 없이, 상기 발광 소자(LD)의 정렬이 완료될 때까지 유지할 수 있다.
상기 발광 소자(LD)들의 정렬이 완료되면, 상기 제1 전극(EL1)과 제2 전극(EL2)은 정렬 배선과 분리될 수 있다.
도 6은 발광 소자들의 배열이 완료된 후의 표시 소자층의 평면도를 나타낸 것이다. 도 6을 참조하면, 복수의 제1 전극(EL1)들 각각은 상기 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 서로 이격된 상태로 배열될 수 있다. 또한, 복수의 제2 전극(EL2)들 각각은 상기 제2 방향(DR2)을 따라 서로 이격된 상태로 배열될 수 있다. 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2)은 서로 이격된 상태로 기판(SUB)의 제1 방향(DR1)을 따라 배열될 수 있다.
상기 발광 소자(LD)들은 전술한 바와 같이 배열된 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2) 사이, 제1 전극(EL1)과 제2 전극(EL2) 사이에 마련될 수 있다. 예를 들면, 상기 제1 투과 전극(TEL1)과 상기 제1 전극(EL1)은 상기 발광 소자(LD)의 일측 단부(EP1)에 인접하게 배치되고, 상기 제2 투과 전극(TEL2)과 상기 제2 전극(EL2)은 상기 발광 소자(LD)의 타측 단부(EP2)에 인접하게 배치될 수 있다. 상기 제1 투과 전극(TEL1)과 상기 제2 투과 전극(TEL2)은 상기 표시 장치의 화소 단위 별로 배치될 수 있다.
도 6에는 상기 발광 소자(LD)들의 일측 단부(EP1)와 타측 단부(EP2)가 제2 방향(DR2)에 대하여 서로 평행하게 배열된 것을 도시하고 있으나, 이와 달리 상기 발광 소자(LD)들의 일측 단부(EP1)와 타측 단부(EP2)가 제2 방향(DR2)에 대하여 서로 평행하지 않게 배열될 수도 있다. 또한, 도 6에는 상기 발광 소자(LD)들이 제1 방향(DR1)에 대하여 서로 평행하게 배열된 것을 도시하고 있으나, 이와 달리 상기 발광 소자(LD)들이 제1 방향(DR1)에 대하여 사선 방향으로 배열될 수도 있다.
도 6을 참조하면, 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2)이 이격된 거리(D1)는 5 ㎛ 이하일 수 있으나, 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2)이 이격된 거리를 전술한 범위로 한정하는 것은 아니다. 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2)이 이격된 거리는 상기 발광 소자(LD)의 길이에 따라 적절히 변경될 수 있다.
상기 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2)의 폭(W1)은 200 ㎛ 이하일 수 있으며, 상기 제1 전극(EL1)의 폭과 상기 제2 전극(EL2)의 폭은 서로 동일하거나 상이할 수 있다. 또한, 상기 제1 전극(EL1)과 제2 전극(EL2)의 폭(W2)은 50 ㎛ 이하일 수 있으며, 상기 제1 전극(EL1)의 폭과 상기 제2 전극(EL2)의 폭은 서로 동일하거나 상이할 수 있다.
다만, 상기 제1 투과 전극(TEL1)과 제2 투과 전극(TEL2)의 폭(W1), 상기 제1 전극(EL1)과 제2 전극(EL2)의 폭(W2)을 전술한 범위로 한정하는 것은 아니고, 상기 표시 장치의 해상도에 따라 적절하게 변경될 수 있다.
상기 기판(SUB) 상에 정렬된 상기 발광 소자(LD)들 상에 절연 패턴(INSP)이 제공될 수 있다. 절연 패턴(INSP)은 발광 소자(LD)들 상에 각각 제공 및/또는 형성되어 상기 발광 소자(LD)들 각각의 상면 일부를 커버하며 상기 발광 소자(LD)들 각각의 양 단부(EP1, EP2)를 외부로 노출할 수 있다. 절연 패턴(INSP)은 화소 영역에 독립된 절연 패턴으로 제공될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 화소 영역 내에 발광 소자(LD)들의 정렬이 완료된 이후 상기 발광 소자(LD)들 상에 절연 패턴(INSP)을 형성함으로써, 상기 발광 소자(LD)들이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
상기 제1 절연층(INS1) 상에 제2 절연층(INS2)이 제공될 수 있다. 상기 제2 절연층(INS2)은 상기 발광 소자(LD)의 양 단부(EP1, EP2)가 노출되도록 제공될 수 있다. 예를 들면, 상기 발광 소자(LD)의 양 단부(EP1, EP2)는 상기 절연 패턴(INSP)과 상기 제2 절연층(INS2)이 이격된 공간을 통해 노출될 수 있다. 상기 제2 절연층(INS2)은 무기 절연 물질 또는 유기 절연 무질 중 어느 하나의 절연 물질을 포함할 수 있다.
상기 제1 컨택 전극(CNE1)과 상기 제2 컨택 전극(CNE2)은 상기 절연 패턴(INSP)과 상기 제2 절연층(INS2)에 의하여 노출된 상기 발광 소자(LD)의 양 단부(EP1, EP2)에 제공될 수 있다. 예를 들면, 상기 제1 컨택 전극(CNE1)은 상기 발광 소자(LD)의 일측 단부(EP1) 상에 제공되어, 상기 발광 소자(LD)의 일측 단부(EP1)와 저항성(Ohmic) 접촉할 수 있다. 상기 제2 컨택 전극(CNE2)은 상기 발광 소자(LD)의 타측 단부(EP2) 상에 제공되어, 상기 발광 소자(LD)의 타측 단부(EP2)와 저항성(Ohmic) 접촉할 수 있다.
상기 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 상기 발광 소자(LD)들 각각으로부터 출사된 광이 손실 없이 투과될 수 있도록 투명한 도전성 재료로 구성될 수 있다. 예를 들어, 상기 투명한 도전성 재료로는 ITO, IZO, ITZO 등을 포함할 수 있으나, 상기 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)의 재료를 상술한 재료들로 한정하는 것은 아니다. 또한, 상기 제2 컨택 전극(CNE2)은 상기 제1 컨택 전극(CNE1)과 동일한 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 기판(SUB)에서 상기 화소 회로층(PCL) 방향으로, 상기 제1 전극(EL1)은 상기 제1 컨택 전극(CNE1)과 기판(SUB) 사이에 제공되고, 상기 제2 전극(EL2)은 상기 제2 컨택 전극(CNE2)과 기판(SUB) 사이에 제공될 수 있다. 구체적으로, 상기 제1, 제2 컨택 전극(CNE1, CNE2)은 상기 제1 절연층(INS1) 및 제2 절연층(INS2)을 사이에 두고 상기 제1, 제2 전극(EL1, EL2) 상에 제공될 수 있다. 즉, 상기 제1 컨택 전극(CNE1)은 상기 제1 전극(EL1)과 전기적으로 절연되고, 상기 제2 컨택 전극(CNE2)은 상기 제2 전극(EL2)과 전기적으로 절연될 수 있다.
상기 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2) 및 상기 제2 절연층(INS2) 상에 제3 절연층(INS3)이 제공될 수 있다. 상기 제3 절연층(INS3)은 상기 제1, 제2 컨택 전극(CNE1, CNE2)이 외부로 노출되지 않도록 커버하여, 상기 제1, 제2 컨택 전극(CNE1, CNE2)이 부식되는 것을 방지할 수 있다. 상기 제3 절연층(INS3)은 무기 절연 물질 또는 유기 절연 무질 중 어느 하나의 절연 물질을 포함할 수 있다.
상기 제3 절연층(INS3) 상에는 오버 코트층(미도시)이 제공될 수 있다. 상기 오버 코트층은 상기 발광 소자(LD)들에 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다.
도 7은 도 3에 도시된 본 발명의 일 실시예에 따른 표시 장치의 일부를 도시한 단면도이다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 7을 참조하면, 상기 표시 장치는 기판(SUB), 버퍼층(BFL), 표시 소자층(DPL), 화소 회로층(PCL)을 포함할 수 있다. 상기 표시 소자층(DPL)은 제1, 제2 투과 전극(TEL1, TEL2), 제1, 제2 전극(EL1, EL2), 제1, 제2 컨택 전극(CNE1, CNE2), 발광 소자(LD), 절연층(INS)을 포함할 수 있다.
상기 기판(SUB)의 일면 상에 구비된 버퍼층(BFL) 상에 상기 제1 투과 전극(TEL1)과 상기 제2 투과 전극(TEL2)이 제공되며, 상기 제1, 제2 투과 전극(TEL1, TEL2)은 상기 발광 소자(LD)를 사이에 두고 이격될 수 있다.
상기 제1 전극(EL1)은 상기 제1 투과 전극(TEL1) 상에 제공되며, 상기 제1 투과 전극(TEL1)과 전기적으로 연결될 수 있다. 상기 제2 전극(EL2)은 상기 제2 투과 전극(TEL2) 상에 제공되며, 상기 제2 투과 전극(TEL2)과 전기적으로 연결될 수 있다. 상기 제1, 제2 전극(EL1, EL2)은 상기 발광 소자(LD)를 사이에 두고 이격될 수 있다.
본 발명의 다양한 실시예에서, 상기 절연층(INS)은 단일층으로 제공될 수 있고, 2중층 이상의 다중층으로 제공될 수도 있다. 상기 절연층(INS)은 상기 제1 및 제2 컨택 전극(CNE1, CNE2) 중 하나의 일부를 노출하는 개구부를 포함할 수 있다. 예를 들면, 상기 절연층(INS)은 상기 제1 컨택 전극(CNE1)의 일부를 노출시키는 개구부(OPN2), 상기 제2 컨택 전극(CNE2)의 일부를 노출시키는 개구부(OPN1, OPN3)를 포함할 수 있다. 상기 절연층(INS)에 구비된 개구부를 통해, 상기 제1, 제2 컨택 전극(CNE1, CNE2) 중 하나는 화소 회로층(PCL)의 트랜지스터와 전기적으로 연결될 수 있다.
상기 제1, 제2 투과 전극(TEL1, TEL2)과 상기 제1, 제2 전극(EL1, EL2)이 구비된 상기 버퍼층(BFL) 상에 제1 절연층(INS1)이 제공될 수 있고, 제1 절연층(INS1) 상에 상기 발광 소자(LD)가 제공될 수 있다.
상기 발광 소자(LD) 상에는 절연 패턴(INSP)이 제공되고, 상기 제1 절연층(INS1) 상에는 상기 제2 절연층(INS2)이 제공될 수 있으며, 상기 절연 패턴(INSP)과 상기 제1 절연층(INS1)에 의하여 노출된 상기 발광 소자(LD)의 양 단부(EP1, EP2) 각각에 상기 제1 컨택 전극(CNE1)과 상기 제2 컨택 전극(CNE2)이 제공될 수 있다.
상기 제1, 제2 컨택 전극(CNE1, CNE2)과 상기 제2 절연층(INS2) 상에는 상기 제3 절연층(INS3)이 제공될 수 있다. 상기 제3 절연층(INS3) 상에는 오버 코트층(미도시)이 제공될 수 있고, 제3 절연층(INS3)을 오버 코트층으로 형성할 수도 있다.
상기 화소 회로층(PCL)은 반사층(REL), 제1 트랜지스터(Ts), 제2 트랜지스터(Td), 구동 전압 배선(DVL), 및 브릿지 패턴(BRP)을 포함할 수 있다.
상기 반사층(REL)은 상기 표시 소자층(DPL)의 제3 절연층(INS3) 상에 제공될 수 있다. 이때, 상기 반사층(REL)은 상기 발광 소자(LD)와 중첩되도록 제공되고, 상기 발광 소자(LD)에서 출사된 광은 상기 반사층(REL)에서 반사되어 상기 기판(SUB)의 타면 방향(예를 들어 배면 방향)으로 출광될 수 있다.
본 발명의 일 실시예에서, 상기 제1 전극(EL1)과 제2 전극(EL2)은 반사 전극일 수 있다. 반사 전극인 상기 제1, 제2 전극(EL1, EL2)과 반사층(REL)은 상기 발광 소자(LD)에서 출사된 광을 상기 기판(SUB)의 타면 방향(예를 들어 배면 방향)으로 광을 유도할 수 있다. 예를 들면, 상기 발광 소자(LD)에서 출사된 광은 상기 반사층(REL)에서 반사되어 상기 기판(SUB)의 배면 방향으로 출광될 수 있다. 또한, 상기 발광 소자(LD)에서 출사된 광은 상기 반사층(REL)에서 반사되어 상기 제1, 제2 전극(EL1, EL2)으로 전달되고, 상기 제1, 제2 전극(EL1, EL2)에서 반사되어 상기 기판(SUB)의 배면 방향으로 출광될 수 있다. 또한, 상기 발광 소자(LD)에서 출사된 광은 상기 제1, 제2 전극(EL1, EL2)에서 반사되어 상기 반사층(REL)에 전달되고, 상기 반사층(REL)에서 반사되어 상기 기판(SUB)의 배면 방향으로 출광될 수 있다.
본 발명의 일 실시예는 반사 전극인 상기 제1, 제2 전극(EL1, EL2)과 반사층(REL)을 통해, 상기 발광 소자(LD)에서 출사된 광을 상기 기판(SUB)의 배면 방향으로 효과적으로 유도할 수 있다. 이를 통해, 상기 기판(SUB)의 배면 방향에 대한 발광 소자(LD)의 출광 집속도를 보다 향상시킬 수 있다.
반사 전극인 상기 제1 전극(EL1)과 제2 전극(EL2)은 광반사율이 높은 도전 물질을 포함할 수 있다. 예를 들면, 상기 제1 전극(EL1)과 제2 전극(EL2)은 Ag로 이루어진 단일막, ITO/Ag/ITO를 포함하는 삼중막으로 형성될 수 있다.
상기 제1 투과 전극(TEL1)과 상기 제2 투과 전극(TEL2)의 광투과도는 상기 제1 전극(EL1)과 상기 제2 전극(EL2)의 광투과도보다 클 수 있다. 상기 제1, 제2 투과 전극(TEL1, TEL2)의 광투과도가 상기 제1, 제2 전극(EL1, EL2)의 광투과도보다 높은 경우, 상기 발광 소자(LD)에서 출사되어 상기 반사층(REL) 및/또는 상기 제1, 제2 전극(EL1, EL2)에서 반사된 광이 손실 없이 상기 기판(SUB)의 배면 방향으로 출광될 수 있다. 이로 인해, 상기 표시 장치는 상기 기판(SUB)의 배면으로 우수한 품질의 영상을 표시할 수 있다.
상기 반사층(REL)이 구비된 상기 제3 절연층(INS3) 상에 층간 절연층(ILD)이 제공될 수 있다.
상기 제1 트랜지스터(Ts)는 상기 제2 트랜지스터(Td)에 전기적으로 연결되어 상기 제2 트랜지스터(Td)를 스위칭하는 스위칭 트랜지스터일 수 있다. 상기 제2 트랜지스터(Td)는 상기 발광 소자(LD)에 전기적으로 연결되어 상기 발광 소자(LD)를 구동하는 구동 트랜지스터일 수 있다.
상기 제1 및 제2 트랜지스터(Ts, Td) 각각은 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
상기 반도체층(SCL)은 상기 층간 절연층(ILD) 상에 제공될 수 있다. 상기 반도체층(SCL)은 대응되는 소스 전극(SE)과 드레인 전극(DE)에 각각 접촉되는 소스 영역 및 드레인 영역을 포함할 수 있다. 상기 소스 영역과 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다. 상기 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 상기 채널 영역은 불순물로 도핑된 반도체 패턴일 수 있다. 상기 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
상기 게이트 전극(GE)은 제1 게이트 절연층(GI1)을 사이에 두고 대응되는 상기 반도체층(SCL) 상에 제공될 수 있다.
상기 제1 트랜지스터(Ts)에 포함된 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역과 드레인 영역에 연결될 수 있다.
상기 제2 트랜지스터(Td)의 소스 전극(SE)은 상기 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 트랜지스터(Td)의 드레인 전극(DE)은 상기 제2 게이트 절연층(GI2) 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 드레인 영역에 연결될 수 있다. 또한, 상기 제2 트랜지스터(Td)의 드레인 전극(DE)은 상기 제2 게이트 절연층(GI2), 상기 제1 게이트 절연층(GI1), 상기 층간 절연층(ILD)을 순차적으로 관통하는 제1 개구부(OPN1)를 통해, 상기 제3 절연층(INS3) 상에 제공되는 연결 전극(CEL)과 연결될 수 있다.
또한, 상기 연결 전극(CEL)은 상기 제3 절연층(INS3)을 관통하는 제3 개구부(OPN3)를 통해, 상기 제2 절연층(INS2) 상에 제공되는 상기 제2 컨택 전극(CNE2)과 연결될 수 있다. 즉, 상기 제2 트랜지스터(Td)의 드레인 전극(DE)은 상기 연결 전극(CEL)을 경유하여, 상기 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다.
한편, 도 7에 도시된 바와 달리, 상기 연결 전극(CEL)이 생략되고, 상기 제2 게이트 절연층(GI2), 상기 제1 게이트 절연층(GI1), 상기 층간 절연층(ILD), 및 상기 제3 절연층(INS3)을 관통하는 제1 개구부(OPN1)를 통해, 상기 제2 트랜지스터(Td)의 드레인 전극(DE)이 상기 제2 컨택 전극(CNE2)과 연결될 수도 있다.
상기 제1 개구부(OPN1)가 제공되는 위치는 도 4에 도시된 콘택홀(TH)이 제공되는 위치와 대응될 수 있다.
상기 구동 전압 배선(DVL)은 상기 제1 게이트 절연층(GI1) 상에 제공될 수 있으나, 상기 구동 전압 배선(DVL)의 위치를 한정하는 것은 아니다. 상기 구동 전압 배선(DVL)에는 구동부(미도시)로부터 구동 전압에 해당하는 신호가 공급될 수 있다.
상기 제2 게이트 절연층(GI2)을 사이에 두고 상기 구동 전압 배선(DVL) 상에는 상기 브릿지 패턴(BRP)이 제공될 수 있다.
상기 브릿지 패턴(BRP)은 상기 제2 게이트 절연층(GI2)을 관통하는 컨택 홀을 통해 상기 구동 전압 배선(DVL)에 전기적으로 연결될 수 있다. 또한, 상기 브릿지 패턴(BRP)은 상기 제2 게이트 절연층(GI2), 상기 제1 게이트 절연층(GI1), 상기 층간 절연층(ILD), 및 상기 제3 절연층(INS3)을 순차적으로 관통하는 제2 개구부(OPN2)에 의해 상기 제1 컨택 전극(CNE1)에 전기적으로 연결될 수 있다.
상기 제2 개구부(OPN2)가 제공되는 위치는 도 4에 도시된 콘택홀(VH)이 제공되는 위치와 대응될 수 있다.
상기 화소 회로층(PCL)은 상기 제1 및 제2 트랜지스터(Ts, Td)를 커버하는 보호층(PSV)을 더 포함할 수 있다. 상기 보호층(PSV)은 무기 재료로 이루어진 무기 절연막 및 유기 재료로 이루어진 유기 절연막 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 보호층(PSV)은 상기 무기 절연막 및 상기 무기 절연막 상의 상기 유기 절연막을 포함할 수 있다.
상기 보호층(PSV) 상에는 상기 화소(PXL)들을 구동하는 구동부와 연결되는 구동 패드부(미도시)가 제공될 수 있다. 상기 구동 패드부는 상기 보호층(PSV)을 관통하는 컨택 홀을 통해 상기 제2 트랜지스터(Td)의 드레인 전극(DE)과 연결될 수 있다. 상기 구동 패드부가 구비되는 상기 보호층(PSV) 상에는 인캡층(미도시)이 제공되어, 상기 구동 패드부를 보호할 수 있다.
전술한 바와 같이, 상기 제2 트랜지스터(Td)의 드레인 전극(DE)은 상기 제2 트랜지스터(Td)의 하부에 배치되는 상기 제2 컨택 전극(CNE2)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제2 컨택 전극(CNE2)은 상기 제2 트랜지스터(Td)로부터 신호를 전달받을 수 있다.
상기 구동 전압 배선(DVL)에 전기적으로 연결된 상기 브릿지 패턴(BRP)은 상기 제1 컨택 전극(CNE1)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제1 컨택 전극(CNE1)은 상기 구동 전압 배선(DVL)으로부터 신호를 전달받을 수 있다.
상기 발광 소자(LD)의 일측 단부(EP1)는 상기 제1 컨택 전극(CNE1)에 접촉하고, 상기 발광 소자(LD)의 타측 단부(EP2)는 상기 제2 컨택 전극(CNE2)에 접촉할 수 있다. 이에 따라, 상기 발광 소자(LD)는 상기 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)을 통해 소정 전압을 인가받을 수 있다. 상기 발광 소자(LD)의 양측 단부(EP1, EP2)에 소정 전압 이상의 전계를 인가하게 되면, 상기 발광 소자(LD)의 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자(LD)가 발광하게 된다. 이후 전술한 바와 같이 상기 발광 소자(LD)에서 출사된 광은 상기 기판(SUB)의 배면 방향으로 출광될 수 있다.
한편, 상기 표시 장치는 편광 필름(미도시)을 더 포함할 수 있다. 상기 편광 필름은 외부 광이 상기 표시 장치에서 반사되는 것을 방지할 수 있다. 상기 편광 필름은 선편광자, 및 상기 선편광자 상에 배치되는 위상차 층을 포함할 수 있다. 상기 편광 필름은 상기 기판(SUB)의 타면(예를 들어 배면), 즉, 상기 표시 소자층(DPL)이 제공되지 않는 면 상에 배치될 수 있다.
일반적으로, 노멀 구조의 표시 장치는 기판, 상기 기판의 일면 상에 제공된 화소 회로층, 및 상기 화소 회로층 상에 제공된 표시 소자층이 순차적으로 적층된 구조를 포함할 수 있다. 이러한 노멀 구조의 표시 장치를 제조하기 위해서는, 상기 기판 상에 화소 회로층과 표시 소자층을 형성하기 위하여 사용되는 마스크의 수가 많아, 표시 장치의 양산성이 저하되는 문제가 발생될 수 있다.
반면, 본 발명의 다양한 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB)의 일면 상에 제공된 표시 소자층(DPL), 및 상기 표시 소자층(DPL) 상에 제공된 화소 회로층(PCL)이 순차적으로 적층된 구조를 포함할 수 있다. 즉, 기판(SUB) 상에 표시 소자층(DPL)을 먼저 형성한 후에, 표시 소자층(DPL) 상에 화소 회로층(PCL)을 형성함으로써, 상기 표시 장치의 제조 과정에 사용되는 마스크의 수를 줄일 수 있다. 예를 들면, 전술한 노멀 구조의 표시 장치의 제조 공정 대비, 뱅크(BNK)를 형성하는 공정, 연결 전극(CEL)과 반사층(REL)을 별도의 층에 형성하는 공정 등을 생략하고, 배면 발광의 구조에 따라 상기 표시 소자에 포함되는 절연층의 수가 감소됨에 따라, 상기 표시 장치의 제조 과정에 사용되는 마스크의 수를 효과적으로 줄일 수 있다.
또한, 상기 기판(SUB) 상에 상기 표시 소자층(DPL)을 형성하고, 상기 표시 소자층(DPL)에 대한 검사를 진행한 후에 상기 화소 회로층(PCL)을 형성할 수 있으므로, 제조 공정 상의 제품 손실율을 낮출 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 도시한 단면도이다. 본 발명의 다른 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않은 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
상기 표시 장치는 기판(SUB), 표시 소자층(DPL), 화소 회로층(PCL)을 포함할 수 있다. 상기 표시 소자층(DPL)은 뱅크(BNK), 제1, 제2 전극(EL1, EL2), 제1, 제2 컨택 전극(CNE1, CNE2), 발광 소자(LD), 절연층(INS)을 포함할 수 있다.
상기 뱅크(BNK)는 상기 기판(SUB) 상에 제공될 수 있다. 구체적으로, 상기 뱅크(BNK)는 상기 기판(SUB)의 일면 상에 제공된 버퍼층(BFL) 상에 제공되며, 상기 단위 발광 영역에서 발광 영역을 구획할 수 있다. 상기 기판(SUB) 상에서 서로 인접한 두 개의 뱅크(BNK)는 일정 간격 이격될 수 있다. 예를 들어, 서로 인접한 두 개의 뱅크(BNK)는 상기 발광 소자(LD)의 길이 이상으로 상기 기판(SUB) 상에서 이격될 수 있다. 상기 뱅크(BNK)는 무기 재료 또는 유기 재료를 포함하는 절연 물질일 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 상기 뱅크(BNK) 상에 제공될 수 있다. 상기 제1, 제2 전극(EL1, EL2)은 상기 뱅크(BNK)의 형상에 대응되게 제공될 수 있다. 즉, 상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 상기 뱅크(BNK)의 경사도에 대응되는 형상을 가질 수 있다.
상기 제1, 제2 전극(EL1, EL2)은 상기 발광 소자(LD)들을 정렬시키기 위한 정렬 전극으로 동작할 수 있다.
상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 상기 기판(SUB) 상에서 상기 발광 소자(LD)를 사이에 두고 이격될 수 있으며, 상기 제1 전극(EL1)과 상기 제2 전극(EL2)의 일측 단부가 상기 발광 소자(LD)의 일부와 중첩될 수도 있다.
상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 상기 발광 소자(LD)에서 출사된 광을 반사하는 반사 전극일 수 있다.
상기 표시 소자층(DPL)은 상기 기판(SUB) 상에 제공되는 뱅크 패턴(미도시)을 더 포함할 수 있다. 상기 뱅크 패턴은 상기 뱅크(BNK)와 같이 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 상기 뱅크 패턴과 상기 뱅크(BNK)는 상부로 갈수록 폭이 좁아지는 반원 또는 반타원 등의 단면을 가지는 곡면을 가질 수 있다. 본 발명에서, 뱅크 패턴와 뱅크(BNK)의 형상 및/또는 경사도 등이 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
상기 제1, 제2 전극(EL1, EL2) 및 상기 버퍼층(BFL) 상에 상기 제1 절연층(INS1)이 제공될 수 있으며, 상기 제1 절연층(INS1) 상에 발광 소자(LD)가 제공될 수 있다. 상기 발광 소자(LD)의 일측 단부(EP1) 상에 상기 제1 컨택 전극(CNE1)이 제공되고, 상기 발광 소자(LD)의 타측 단부(EP2)에 상기 제2 컨택 전극(CNE2)이 제공될 수 있다. 상기 제1 컨택 전극(CNE1)은 상기 제1 절연층(INS1)을 관통하는 컨택 홀을 통해 상기 제1 전극(EL1)과 전기적으로 연결될 수 있다. 상기 제2 컨택 전극(CNE2)은 상기 제1 절연층(INS1)을 관통하는 컨택 홀을 통해 상기 제2 전극(EL2)과 전기적으로 연결될 수 있다.
상기 발광 소자(LD), 상기 제1, 제2 컨택 전극(CNE1, CNE2) 상에 제2 절연층(INS2)이 제공될 수 있다. 상기 제2 절연층(INS2) 상에는 오버 코트층이 제공될 수 있고, 제2 절연층(INS2)을 오버 코트층으로 형성할 수도 있다.
상기 화소 회로층(PCL)은 반사층(REL), 제1 트랜지스터(Ts), 제2 트랜지스터(Td), 구동 전압 배선(DVL), 및 브릿지 패턴(BRP)을 포함할 수 있다.
상기 반사층(REL)은 상기 표시 소자층(DPL)의 제2 절연층(INS2) 상에 제공될 수 있다. 전술한 바와 같이, 상기 발광 소자(LD)에서 출사된 광은 반사 전극인 상기 제1, 제2 전극(EL1, EL2)과 반사층(REL)에 의하여, 상기 기판(SUB)의 배면 방향으로 출광될 수 있다.
상기 반사층(REL)과 상기 제2 절연층(INS2) 상에는 층간 절연층(ILD)이 제공될 수 있으며, 층간 절연층(ILD) 상에는 상기 제1 및 제2 트랜지스터(Ts, Td)의 상기 반도체층(SCL)이 제공될 수 있다. 상기 제1 및 제2 트랜지스터(Ts, Td)의 게이트 전극(GE)은 상기 제1 게이트 절연층(GI1)을 사이에 두고 대응되는 상기 반도체층(SCL) 상에 제공될 수 있다.
상기 제1 트랜지스터(Ts)에 포함된 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역과 드레인 영역에 연결될 수 있다.
상기 제2 트랜지스터(Td)의 소스 전극(SE)은 상기 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역에 연결될 수 있다.
상기 제2 트랜지스터(Td)의 드레인 전극(DE)은 상기 제2 게이트 절연층(GI2) 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 드레인 영역에 연결될 수 있다. 또한, 상기 제2 트랜지스터(Td)의 드레인 전극(DE)은 상기 제2 게이트 절연층(GI2), 상기 제1 게이트 절연층(GI1), 상기 층간 절연층(ILD), 상기 제2 절연층(INS2)을 순차적으로 관통하는 제1 개구부(OPN1)를 통해, 상기 제2 컨택 전극(CNE2)과 연결될 수 있다.
상기 구동 전압 배선(DVL)은 상기 제1 게이트 절연층(GI1) 상에 제공될 수 있다. 상기 브릿지 패턴(BRP)은 상기 제2 게이트 절연층(GI2)을 관통하는 컨택 홀을 통해 상기 구동 전압 배선(DVL)에 전기적으로 연결될 수 있다. 또한, 상기 브릿지 패턴(BRP)은 상기 제2 게이트 절연층(GI2), 상기 제1 게이트 절연층(GI1), 상기 층간 절연층(ILD), 및 상기 제2 절연층(INS2)을 순차적으로 관통하는 제2 개구부(OPN2)에 의해 상기 제1 컨택 전극(CNE1)에 연결될 수 있다.
상기 화소 회로층(PCL)는 상기 제1 및 제2 트랜지스터(Ts, Td)를 커버하는 보호층(PSV)을 더 포함할 수 있다. 상기 보호층(PSV) 상에는 상기 화소(PXL)들을 구동하는 구동부와 연결되는 구동 패드부(미도시)가 제공될 수 있다. 상기 구동 패드부는 상기 보호층(PSV)을 관통하는 컨택 홀을 통해 상기 제2 트랜지스터(Td)의 드레인 전극(DE)과 연결될 수 있다. 상기 구동 패드부가 구비되는 상기 보호층(PSV) 상에는 인캡층(미도시)이 제공될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치를 도시한 단면도이다. 본 발명의 또 다른 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 실시예들과 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않은 부분은 상술한 실시예들에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
상기 표시 장치는 기판(SUB), 표시 소자층(DPL), 화소 회로층(PCL)을 포함할 수 있다. 상기 표시 소자층(DPL)은 제1, 제2 전극(EL1, EL2), 제1, 제2 컨택 전극(CNE1, CNE2), 발광 소자(LD), 절연층(INS)을 포함할 수 있다.
상기 발광 소자(LD)는 상기 기판(SUB) 상에 제공될 수 있다. 구체적으로, 상기 발광 소자(LD)는 상기 기판(SUB)의 일면 상에 제공된 버퍼층(BFL) 상에 제공될 수 있다. 상기 제1 컨택 전극(CNE1)은 상기 발광 소자(LD)의 일측 단부(EP1)와 상기 기판(SUB) 상에 제공되고, 상기 제2 컨택 전극(CNE2)은 상기 발광 소자(LD)의 타측 단부(EP2)와 상기 기판(SUB) 상에 제공될 수 있다.
상기 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 상기 기판(SUB) 상에 상기 발광 소자(LD)가 정렬된 후에, 상기 발광 소자(LD) 상에 제공될 수 있다.
상기 기판(SUB) 상에 상기 발광 소자(LD)를 정렬하는 방법으로, 예를 들면, 용기에 담긴 용매의 표면 상에 상기 발광 소자(LD)들을 분산시키고, 임프린팅 헤드를 상기 용매의 표면에 위치시킨 후 임프린팅 헤드에 전압을 인가하여 임프린팅 헤드에 상기 발광 소자(LD)들을 정렬시키고, 임프린팅 헤드에 정렬된 상기 발광 소자(LD)들을 상기 기판(SUB) 상에 전사시키는 방법, 딥-펜(dip-pen)을 이용하여 상기 기판 상에 상기 발광 소자(LD)들을 제공하는 방법 등을 사용할 수 있다. 다만, 상기 기판(SUB) 상에 상기 발광 소자(LD)를 정렬하는 방법을 한정하는 것은 아니다.
상기 제1 전극(EL1)은 상기 제1 컨택 전극(CNE1)과 상기 기판(SUB) 상에 제공되고, 상기 제2 전극(EL2)은 상기 제2 컨택 전극(CNE2)과 상기 기판(SUB) 상에 제공될 수 있다. 이때, 상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 상기 기판(SUB) 상에서 상기 발광 소자(LD)를 사이에 두고 이격될 수 있다.
상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 상기 발광 소자(LD)에서 출사된 광을 상기 기판(SUB)의 타면 방향으로 반사하는 반사 전극일 수 있다. 도 9를 참조하면, 상기 발광 소자(LD)에서 출사된 광은 상기 제1, 제2 전극(EL1, EL2)에서 반사되어 상기 기판(SUB)의 타면 방향(예를 들어 배면 방향)으로 출광될 수 있다.
본 발명의 일 실시예는 상기 발광 소자(LD)에서 출사된 광이 상기 제1, 제2 전극(EL1, EL2)에서만 반사되어 상기 기판(SUB)의 배면 방향으로 출광될 수 있으며, 상기 발광 소자(LD)에서 출사된 광이 상기 기판(SUB)의 배면 방향으로 출광 가능한 면적이 넓어, 표시 소자의 배면 발광 집속도가 향상될 수 있다.
본 발명의 일 실시예는 전술한 실시예들과 달리 상기 발광 소자(LD)와 중첩되는 반사층(REL)을 구비하지 않고, 상기 발광 소자(LD)에서 출사된 광이 상기 제1, 제2 전극(EL1, EL2)에서만 반사되어 상기 기판(SUB)의 배면 방향으로 출광될 수 있다.
상기 발광 소자(LD), 상기 제1, 제2 컨택 전극(CNE1, CNE2), 상기 제1, 제2 전극(EL1, EL2) 및 상기 버퍼층(BFL) 상에 절연층(INS)이 제공될 수 있다. 절연층(INS)은 단일층으로 제공될 수 있고, 2중층 이상의 다중층으로 제공될 수도 있다. 상기 절연층(INS)은 상기 제1 및 제2 전극(EL1, EL2) 중 하나의 일부를 노출하는 개구부를 포함할 수 있다. 예를 들면, 상기 절연층(INS)은 상기 제1 전극(EL1)의 일부를 노출시키는 개구부(OPN2), 상기 제2 전극(EL2)의 일부를 노출시키는 개구부(OPN1)를 포함할 수 있다. 상기 절연층(INS)에 구비된 개구부(OPN1, OPN2)를 통해, 상기 제1, 제2 전극(EL1, EL2) 중 하나는 화소 회로층(PCL)의 트랜지스터와 전기적으로 연결될 수 있다.
상기 화소 회로층(PCL)은 제1 트랜지스터(Ts), 제2 트랜지스터(Td), 구동 전압 배선(DVL), 및 브릿지 패턴(BRP)을 포함할 수 있다.
상기 절연층(INS)상에는 상기 제1 및 제2 트랜지스터(Ts, Td)의 상기 반도체층(SCL)이 제공될 수 있다. 상기 제1 및 제2 트랜지스터(Ts, Td)의 게이트 전극(GE)은 상기 제1 게이트 절연층(GI1)을 사이에 두고 대응되는 상기 반도체층(SCL) 상에 제공될 수 있다.
상기 제1 트랜지스터(Ts)에 포함된 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역과 드레인 영역에 연결될 수 있다.
상기 제2 트랜지스터(Td)의 소스 전극(SE)은 상기 제2 게이트 절연층(GI2), 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 소스 영역에 연결될 수 있다.
상기 제2 트랜지스터(Td)의 드레인 전극(DE)은 상기 제2 게이트 절연층(GI2) 및 상기 제1 게이트 절연층(GI1)을 관통하는 컨택 홀을 통해 대응하는 상기 반도체층(SCL)의 드레인 영역에 연결될 수 있다. 또한, 상기 제2 트랜지스터(Td)의 드레인 전극(DE)은 상기 제2 게이트 절연층(GI2), 상기 제1 게이트 절연층(GI1), 상기 절연층(INS)을 순차적으로 관통하는 제1 개구부(OPN1)를 통해, 상기 제2 컨택 전극(CNE2)과 연결될 수 있다.
상기 구동 전압 배선(DVL)은 상기 제1 게이트 절연층(GI1) 상에 제공될 수 있다. 상기 브릿지 패턴(BRP)은 상기 제2 게이트 절연층(GI2)을 관통하는 컨택 홀을 통해 상기 구동 전압 배선(DVL)에 전기적으로 연결될 수 있다. 또한, 상기 브릿지 패턴(BRP)은 상기 제2 게이트 절연층(GI2), 상기 제1 게이트 절연층(GI1), 상기 절연층(INS)을 순차적으로 관통하는 제2 개구부(OPN2)에 의해 상기 제1 컨택 전극(CNE1)에 연결될 수 있다.
상기 화소 회로층(PCL)은 상기 제1 및 제2 트랜지스터(Ts, Td)를 커버하는 보호층(PSV)을 더 포함할 수 있다. 상기 보호층(PSV) 상에는 상기 화소(PXL)들을 구동하는 구동부와 연결되는 구동 패드부(미도시)가 제공될 수 있다. 상기 구동 패드부는 상기 보호층(PSV)을 관통하는 컨택 홀을 통해 상기 제2 트랜지스터(Td)의 드레인 전극(DE)과 연결될 수 있다. 상기 구동 패드부가 구비되는 상기 보호층(PSV) 상에는 인캡층(미도시)이 제공될 수 있다.
본 발명의 일 실시예는 상기 표시 장치의 제조 과정에 사용되는 마스크의 수를 줄일 수 있다. 전술한 노멀 구조의 표시 장치의 제조 공정 대비, 발광 소자(LD)를 기판(SUB) 상에 정렬하기 위한 정렬 배선을 형성하고 발광 소자(LD)의 정렬 후의 정렬 배선을 분리하는 공정, 뱅크(BNK)를 형성하는 공정, 반사층(REL)을 형성하기 위한 공정 등을 생략할 수 있어, 상기 표시 장치의 제조 과정에 사용되는 마스크의 수를 효과적으로 줄일 수 있다.
또한, 상기 기판(SUB) 상에 상기 표시 소자층(DPL)을 형성하고, 상기 표시 소자층(DPL)에 대한 검사를 진행한 후에 상기 화소 회로층(PCL)을 형성할 수 있으므로, 제조 공정 상의 제품 손실율을 낮출 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
SUB: 기판 BFL: 버퍼층
TEL1: 제1 투과 전극 TEL2: 제2 투과 전극
EL1: 제1 전극 EL2: 제2 전극
CNE1: 제1 컨택 전극 CNE2: 제2 컨택 전극
LD: 발광 소자 REL: 반사층
ILD: 층간 절연층 GI1, GI2: 게이트 절연층
Ts: 제1 트랜지스터 Td: 제2 트랜지스터
DVL: 구동 전압 배선 BRP: 브릿지 패턴
BNK: 뱅크 INS, INS1, INS2, INS3: 절연층
DPL: 표시 소자층 PCL: 화소 회로층

Claims (14)

  1. 기판;
    상기 기판의 일면 상에 제공되며, 광을 출사하는 적어도 하나 이상의 발광 소자를 포함하는 표시 소자층; 및
    상기 표시 소자층 상에 제공되며, 상기 발광 소자에 전기적으로 연결되는 적어도 하나 이상의 트랜지스터를 포함하는 화소 회로층을 포함하고,
    상기 표시 소자층은,
    상기 발광 소자의 일측 단부에 전기적으로 연결된 제1 컨택 전극; 및
    상기 발광 소자의 타측 단부에 전기적으로 연결된 제2 컨택 전극을 포함하고,
    상기 화소 회로층은,
    상기 표시 소자층 상에 제공되며 상기 발광 소자와 중첩되는 반사층을 포함하고,
    상기 제1 컨택 전극 및 상기 제2 컨택 전극 중 하나는 상기 트랜지스터에 전기적으로 연결되고,
    상기 반사층은 상기 발광 소자에서 출사된 광을 상기 기판의 타면 방향으로 반사하는 표시 장치.
  2. 제1 항에 있어서,
    상기 표시 소자층은,
    상기 기판 상에 제공되며, 상기 제1 및 제2 컨택 전극 중 하나의 일부를 노출하는 개구부를 구비하는 절연층을 더 포함하고,
    상기 제1 및 제2 컨택 전극 중 하나는 상기 개구부를 통해 상기 트랜지스터에 전기적으로 연결되는 표시 장치.
  3. 제1 항에 있어서,
    상기 표시 소자층은 상기 기판에서 상기 화소 회로층 방향으로,
    상기 제1 컨택 전극과 상기 기판 사이에 제공되고, 상기 제1 컨택 전극과 전기적으로 절연되는 제1 전극; 및
    상기 제2 컨택 전극과 상기 기판 사이에 제공되고, 상기 제2 컨택 전극과 전기적으로 절연되는 제2 전극을 더 포함하고,
    상기 제1 전극과 상기 제2 전극은 상기 기판 상에서 상기 발광 소자를 사이에 두고 이격되는 표시 장치.
  4. 제3 항에 있어서,
    상기 표시 소자층은,
    상기 제1 전극의 상기 기판을 향하는 면 상에 제공되며, 상기 제1 전극과 전기적으로 연결되는 제1 투과 전극; 및
    상기 제2 전극의 상기 기판을 향하는 면 상에 제공되며, 상기 제2 전극과 전기적으로 연결되는 제2 투과 전극을 더 포함하고,
    상기 제1 투과 전극과 상기 제2 투과 전극은 상기 기판 상에서 상기 발광 소자를 사이에 두고 이격되는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 투과 전극과 상기 제2 투과 전극의 광투과도는 상기 제1 전극과 상기 제2 전극의 광투과도보다 큰 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 전극과 상기 제2 전극의 저항값은 상기 제1 투과 전극과 상기 제2 투과 전극의 저항값보다 작은 표시 장치.
  7. 제1 항에 있어서,
    상기 표시 소자층은,
    상기 기판 상에 제공되며, 상기 발광 소자를 사이에 두고 이격되는 뱅크; 및
    상기 뱅크 상에 제공되고, 상기 발광 소자를 사이에 두고 이격되는 제1 전극과 제2 전극을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 컨택 전극은 상기 제1 전극 상에 제공되며 상기 제1 전극과 전기적으로 연결되고, 상기 제2 컨택 전극은 상기 제2 전극 상에 제공되며 상기 제2 전극과 전기적으로 연결되는 표시 장치.
  9. 제3 항 또는 제7항에 있어서,
    상기 제1 전극과 상기 제2 전극은 상기 발광 소자에서 출사된 광을 반사하는 반사 전극인 표시 장치.
  10. 기판;
    상기 기판의 일면 상에 제공되며, 광을 출사하는 적어도 하나 이상의 발광 소자를 포함하는 표시 소자층; 및
    상기 표시 소자층 상에 제공되며, 상기 발광 소자에 전기적으로 연결되는 적어도 하나 이상의 트랜지스터를 포함하는 화소 회로층을 포함하고,
    상기 표시 소자층은,
    상기 발광 소자의 일측 단부에 전기적으로 연결된 제1 컨택 전극;
    상기 발광 소자의 타측 단부에 전기적으로 연결된 제2 컨택 전극;
    상기 제1 컨택 전극과 전기적으로 연결되는 제1 전극; 및
    상기 제2 컨택 전극과 전기적으로 연결되는 제2 전극을 포함하고,
    상기 제1 전극 및 상기 제2 전극 중 하나는 상기 트랜지스터에 전기적으로 연결되고,
    상기 발광 소자에서 출사된 광은 상기 기판의 타면 방향으로 출광되는 표시 장치.
  11. 제10 항에 있어서,
    상기 표시 소자층은,
    상기 기판 상에 제공되며, 상기 제1 및 제2 전극 중 하나의 일부를 노출하는 개구부를 구비하는 절연층을 더 포함하고,
    상기 제1 및 제2 전극 중 하나는 상기 개구부를 통해 상기 트랜지스터에 전기적으로 연결되는 표시 장치.
  12. 제10 항에 있어서,
    상기 발광 소자는 상기 기판 상에 제공되고, 상기 제1 컨택 전극은 상기 발광 소자의 일측 단부와 상기 기판 상에 제공되고, 상기 제2 컨택 전극은 상기 발광 소자의 타측 단부와 상기 기판 상에 제공되는 표시 장치.
  13. 제10 항에 있어서,
    상기 제1 전극은 상기 제1 컨택 전극과 상기 기판 상에 제공되며, 상기 제2 전극은 상기 제2 컨택 전극과 상기 기판 상에 제공되고,
    상기 제1 전극과 상기 제2 전극은 상기 기판 상에서 상기 발광 소자를 사이에 두고 이격되는 표시 장치.
  14. 제10 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 상기 발광 소자에서 출사된 광을 상기 기판의 타면 방향으로 반사하는 반사 전극인 표시 장치.
KR1020190145742A 2019-11-14 2019-11-14 표시 장치 KR20210059107A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190145742A KR20210059107A (ko) 2019-11-14 2019-11-14 표시 장치
US16/991,515 US11791318B2 (en) 2019-11-14 2020-08-12 Display device
CN202011215163.3A CN112802867A (zh) 2019-11-14 2020-11-04 显示装置
US18/466,436 US20240006386A1 (en) 2019-11-14 2023-09-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190145742A KR20210059107A (ko) 2019-11-14 2019-11-14 표시 장치

Publications (1)

Publication Number Publication Date
KR20210059107A true KR20210059107A (ko) 2021-05-25

Family

ID=75807411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190145742A KR20210059107A (ko) 2019-11-14 2019-11-14 표시 장치

Country Status (3)

Country Link
US (2) US11791318B2 (ko)
KR (1) KR20210059107A (ko)
CN (1) CN112802867A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023282531A1 (ko) * 2021-07-07 2023-01-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2023008846A1 (ko) * 2021-07-27 2023-02-02 삼성디스플레이 주식회사 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
US8637858B2 (en) 2010-09-24 2014-01-28 Novaled Ag Tandem white OLED
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR101490758B1 (ko) 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102605174B1 (ko) * 2016-12-19 2023-11-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR20180079081A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 액정 표시 장치
KR102514755B1 (ko) 2017-07-10 2023-03-29 삼성전자주식회사 마이크로 엘이디 디스플레이 및 그 제작 방법
KR102503168B1 (ko) 2018-02-08 2023-02-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023282531A1 (ko) * 2021-07-07 2023-01-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2023008846A1 (ko) * 2021-07-27 2023-02-02 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20210151419A1 (en) 2021-05-20
CN112802867A (zh) 2021-05-14
US20240006386A1 (en) 2024-01-04
US11791318B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
KR102517560B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102503168B1 (ko) 표시 장치 및 그의 제조 방법
KR102574913B1 (ko) 표시 장치 및 그의 제조 방법
KR20200006209A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102602621B1 (ko) 표시 장치
CN112470294B (zh) 发光装置、其制造方法以及设置有其的显示装置
US11476397B2 (en) Display device and manufacturing method thereof
US20240006386A1 (en) Display device
KR20200063399A (ko) 표시 장치 및 그의 제조 방법
KR102540894B1 (ko) 발광장치 및 그의 제조방법
US11450268B2 (en) Display device and fabricating method for display device
CN113994472A (zh) 显示装置及其制造方法
EP3958318A1 (en) Display device and method for manufacturing same
CN114730788A (zh) 显示装置及用于制造显示装置的方法
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
US11626389B2 (en) Display device
US11417636B2 (en) Display device and manufacturing method thereof
US20230206836A1 (en) Display device
KR20210044957A (ko) 표시 장치의 제조 방법 및 표시 장치
KR20220007775A (ko) 표시 장치 및 그의 제조 방법
KR20210075291A (ko) 표시 장치 및 그의 제조 방법
KR20210040209A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal