CN112802867A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN112802867A CN112802867A CN202011215163.3A CN202011215163A CN112802867A CN 112802867 A CN112802867 A CN 112802867A CN 202011215163 A CN202011215163 A CN 202011215163A CN 112802867 A CN112802867 A CN 112802867A
- Authority
- CN
- China
- Prior art keywords
- electrode
- light emitting
- disposed
- emitting element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 142
- 238000002834 transmittance Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 394
- 239000004065 semiconductor Substances 0.000 description 71
- 101000785063 Homo sapiens Serine-protein kinase ATM Proteins 0.000 description 38
- 102100039580 Transcription factor ETV6 Human genes 0.000 description 38
- 101150080924 CNE1 gene Proteins 0.000 description 33
- 101000597183 Homo sapiens Telomere length regulation protein TEL2 homolog Proteins 0.000 description 26
- 101001057127 Homo sapiens Transcription factor ETV7 Proteins 0.000 description 26
- 102100027263 Transcription factor ETV7 Human genes 0.000 description 26
- 238000000034 method Methods 0.000 description 20
- 101150089655 Ins2 gene Proteins 0.000 description 19
- 239000000463 material Substances 0.000 description 18
- 101150032953 ins1 gene Proteins 0.000 description 17
- -1 region Substances 0.000 description 17
- 238000002161 passivation Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 101100179596 Caenorhabditis elegans ins-3 gene Proteins 0.000 description 13
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- 101001137060 Homo sapiens Oligophrenin-1 Proteins 0.000 description 10
- 102100035592 Oligophrenin-1 Human genes 0.000 description 10
- 101100294209 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cnl2 gene Proteins 0.000 description 10
- 101000611338 Homo sapiens Rhodopsin Proteins 0.000 description 9
- 102100040756 Rhodopsin Human genes 0.000 description 9
- 101100058498 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNL1 gene Proteins 0.000 description 9
- 101100401683 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mis13 gene Proteins 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 101100179824 Caenorhabditis elegans ins-17 gene Proteins 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229920008347 Cellulose acetate propionate Polymers 0.000 description 2
- 101000720966 Homo sapiens Opsin-3 Proteins 0.000 description 2
- 102100025909 Opsin-3 Human genes 0.000 description 2
- 239000004697 Polyetherimide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229920001230 polyarylate Polymers 0.000 description 2
- 229920001601 polyetherimide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229920002284 Cellulose triacetate Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 101100397598 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) JNM1 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 101100397001 Xenopus laevis ins-a gene Proteins 0.000 description 1
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- HKQOBOMRSSHSTC-UHFFFAOYSA-N cellulose acetate Chemical compound OC1C(O)C(O)C(CO)OC1OC1C(CO)OC(O)C(O)C1O.CC(=O)OCC1OC(OC(C)=O)C(OC(C)=O)C(OC(C)=O)C1OC1C(OC(C)=O)C(OC(C)=O)C(OC(C)=O)C(COC(C)=O)O1.CCC(=O)OCC1OC(OC(=O)CC)C(OC(=O)CC)C(OC(=O)CC)C1OC1C(OC(=O)CC)C(OC(=O)CC)C(OC(=O)CC)C(COC(=O)CC)O1 HKQOBOMRSSHSTC-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011151 fibre-reinforced plastic Substances 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- ILJSQTXMGCGYMG-UHFFFAOYSA-N triacetic acid Chemical compound CC(=O)CC(=O)CC(O)=O ILJSQTXMGCGYMG-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本公开涉及显示装置。该显示装置包括:衬底;显示元件层,设置在衬底的第一表面上,并且包括发射光的发光元件;以及像素电路层,设置在显示元件层上,并且包括电连接到发光元件的晶体管。显示元件层包括电连接到发光元件的第一端的第一接触电极以及电连接到发光元件的第二端的第二接触电极。像素电路层包括设置在显示元件层上并与发光元件重叠的反射层。第一接触电极和第二接触电极中的一个电连接到晶体管。反射层将从发光元件发射的光朝向衬底的第二表面反射。
Description
相关申请的交叉引用
本申请要求于2019年11月14日在韩国知识产权局提交的韩国专利申请第10-2019-0145742号的优先权和权益,该韩国专利申请的全部内容通过引用并入本文中。
技术领域
实施方式涉及一种显示装置。
背景技术
发光二极管(在下文中,称为“LED”)即使在不良的环境条件下也可以具有相对令人满意的耐用性,并且在其寿命和亮度方面可以具有优异的性能。最近,对LED对于各种显示装置的适用性的研究变得明显更加活跃。
作为这种研究的一部分,正在开发使用无机晶体结构(例如,通过生长氮化物基半导体获得的结构)来制造具有对应于微米级或纳米级的小尺寸的杆型LED的技术。例如,可以制造尺寸足够小以形成自发射显示装置的像素的杆型LED。
应当理解,该技术背景部分旨在部分地提供对于理解该技术有用的背景。然而,该技术背景部分也可以包括在本文中所公开的主题的相应有效申请日之前不是相关领域的技术人员已知或理解的部分的思想、构思或认识。
发明内容
实施方式涉及一种具有能够引起有效光发射的结构以及简化的制造工艺的显示装置。
实施方式可以提供如下的显示装置,其包括:衬底;显示元件层,设置在衬底的第一表面上并且包括可以发射光的发光元件;以及像素电路层,设置在显示元件层上并且包括电连接到发光元件的晶体管。显示元件层可以包括电连接到发光元件的第一端的第一接触电极以及电连接到发光元件的第二端的第二接触电极。像素电路层可以包括设置在显示元件层上并且与发光元件重叠的反射层。第一接触电极和第二接触电极中的一个可以电连接到晶体管。反射层可以将从发光元件发射的光朝向衬底的第二表面反射。
在实施方式中,显示元件层可以包括绝缘层,绝缘层设置在衬底上并且包括开口,第一接触电极和第二接触电极中的一个的一部分可以通过开口暴露。第一接触电极和第二接触电极中的一个可以通过开口电连接到晶体管。
在实施方式中,显示元件层可以包括:第一电极,设置在第一接触电极和衬底之间,并且与第一接触电极电绝缘;以及第二电极,设置在第二接触电极和衬底之间,并且与第二接触电极电绝缘。第一电极和第二电极可以彼此间隔开,且发光元件设置在第一电极和第二电极之间。
在实施方式中,显示元件层可以包括:第一透明电极,设置在第一电极和衬底之间,并且电连接到第一电极;以及第二透明电极,设置在第二电极和衬底之间,并且电连接到第二电极。第一透明电极和第二透明电极可以彼此间隔开,且发光元件设置在第一透明电极和第二透明电极之间。
在实施方式中,第一透明电极和第二透明电极中的每一个的透光率可以大于第一电极和第二电极中的每一个的透光率。
在实施方式中,第一电极和第二电极中的每一个的电阻值可以小于第一透明电极和第二透明电极中的每一个的电阻值。
在实施方式中,显示元件层可以包括:堤部,设置在衬底上并且彼此间隔开,且发光元件设置在堤部之间;以及第一电极和第二电极,设置在堤部上并且彼此间隔开,且发光元件设置在第一电极和第二电极之间。
在实施方式中,第一接触电极可以设置在第一电极上并电连接到第一电极,且第二接触电极可以设置在第二电极上并电连接到第二电极。
在实施方式中,第一透明电极的一端和第二透明电极的一端中的至少一个可以与发光元件的一部分重叠。
在实施方式中,第一透明电极和第二透明电极中的每一个的第一宽度可以不同于第一电极和第二电极中的每一个的第二宽度。
在实施方式中,第二宽度可以小于第一宽度。
实施方式可以提供如下的显示装置,其包括:衬底;显示元件层,设置在衬底的第一表面上并且包括可以发射光的发光元件;以及像素电路层,设置在显示元件层上并且包括电连接到发光元件的晶体管。显示元件层可以包括:第一接触电极,电连接到发光元件的第一端;第二接触电极,电连接到发光元件的第二端;第一电极,电连接到第一接触电极;以及第二电极,电连接到第二接触电极。第一电极和第二电极中的一个可以电连接到晶体管。从发光元件发射的光可以朝向衬底的第二表面发射。
在实施方式中,显示元件层可以包括绝缘层,绝缘层设置在衬底上并且包括开口,第一电极和第二电极中的一个的一部分可以通过开口暴露。第一电极和第二电极中的一个可以通过开口电连接到晶体管。
在实施方式中,发光元件可以设置在衬底上,第一接触电极可以设置在衬底和发光元件的第一端上,且第二接触电极可以设置在衬底和发光元件的第二端上。
在实施方式中,第一电极可以设置在衬底和第一接触电极上,且第二电极可以设置在衬底和第二接触电极上。第一电极和第二电极可以彼此间隔开,且发光元件设置在第一电极和第二电极之间。
在实施方式中,第一电极和第二电极中的每一个可以是反射电极,该反射电极可以将从发光元件发射的光朝向衬底的第二表面反射。
在实施方式中,显示元件层可以包括:堤部,设置在衬底上并且彼此间隔开,且发光元件设置在堤部之间;以及第一电极和第二电极,设置在堤部上并且彼此间隔开,且发光元件设置在第一电极和第二电极之间。
附图说明
附图被包括在内以提供进一步的理解,并且并入本说明书中并构成本说明书的一部分。附图示出了实施方式,并且与说明书一起用于解释本公开的原理。
图1A和图1B各自是示出根据实施方式的发光元件的立体图。
图2A和图2B是各自示出根据实施方式的可以应用于显示装置的单元发射区域的子像素的等效电路图。
图3是示出根据实施方式的显示装置的平面图。
图4是示出根据实施方式的包括图1A或图1B的发光元件的显示元件层的单元发射区域的平面图。
图5是沿图4的线I-I'截取的示意性剖视图。
图6是示出包括图4的线I-I'的显示元件层的平面图。
图7是示出根据实施方式的图3中所示的显示装置的一部分的示意性剖视图。
图8是示出根据实施方式的显示装置的示意性剖视图。
图9是示出根据实施方式的显示装置的示意性剖视图。
具体实施方式
如本公开允许各种变化和多个实施方式那样,将在附图中示出并在书面描述中详细描述实施方式。然而,这并不旨在将本公开限制于特定的实践模式,并且应当理解,在本公开的精神和技术范围内的所有改变、等同和替代都包括在本文中。
为了描述本公开的实施方式,可不提供与说明书无关的一些部分,并且在整个说明书中相同的附图标记表示相同的元件。
当层、膜、区、衬底或区域被称为在另一层、膜、区、衬底或区域“上”时,其可以直接在另一层、膜、区、衬底或区域上,或者在它们之间可以存在居间的层、膜、区、衬底或区域。相反地,当层、膜、区、衬底或区域被称为“直接”在另一层、膜、区、衬底或区域“上”时,在它们之间可以不存在居间的层、膜、区、衬底或区域。此外,当层、膜、区、衬底或区域被称为在另一层、膜、区、衬底或区域“下方”时,其可以直接在另一层、膜、区、衬底或区域下方,或者在它们之间可以存在居间的层、膜、区、衬底或区域。相反地,当层、膜、区、衬底或区域被称为“直接”在另一层、膜、区、衬底或区域“下方”时,在它们之间可以不存在居间的层、膜、区、衬底或区域。此外,“之上”或“上”可以包括定位在对象上或下方,并且不一定意味着基于重力的方向。
为便于描述,可以在本文中使用空间相对术语“下方”、“下面”、“下”、“上方”、“上”等,以描述如附图中所示的一个元件或部件与另一元件或部件之间的关系。应当理解,除了附图中所描绘的定向之外,空间相对术语旨在包括装置在使用或操作中的不同定向。例如,在图中所示的装置被翻转的情况下,定位在另一装置“下方”或“下面”的装置可以被放置在另一装置“上方”。因此,说明性术语“下方”可以包括下部位置和上部位置两者。装置也可以在其他方向上定向,且因此空间相对术语可以根据定向而被不同地解释。
在整个说明书中,当元件被称为“连接”到另一元件时,该元件可以“直接连接”到另一元件,或者在一个或多个居间元件插置在它们之间的情况下“电连接”到另一元件。还应当理解,当在本说明书中使用术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”时,它们或它可以指定所述特征、整体、步骤、操作、元件和/或部件的存在,但不排除其他特征、整体、步骤、操作、元件、部件和/或其任何组合的存在或添加。
在附图中,为了更好地理解、清楚和易于描述元件,可以夸大元件的尺寸和厚度。然而,本公开不限于所示的尺寸和厚度。在附图中,为了清楚起见,可以夸大层、膜、面板、区和其他元件的厚度。在附图中,为了更好地理解和易于描述,一些层和区域的厚度可能被夸大。
此外,在本说明书中,短语“在平面图中”意味着从上方观察对象部分,并且短语“在示意性剖视图中”意味着从侧面观察通过竖直切割对象部分的示意性截面。
另外,术语“重叠”或“重叠的”意味着第一对象可以在第二对象的上方或下方,或者在第二对象的一侧,且反之亦然。另外,术语“重叠”可以包括层、叠层、面向(face)或面对(facing)、延伸覆盖、覆盖或部分覆盖或者如将由本领域普通技术人员领会和理解的任何其他合适的术语。术语“面向”和“面对”意味着第一元件可以直接或间接地与第二元件相对。在第三元件插置在第一元件和第二元件之间的情况下,第一元件和第二元件可以被理解为彼此间接相对,但是仍然彼此面对。当元件被描述为与另一元件“不重叠(notoverlapping)”或“不重叠(to not overlap)”时,这可包括元件彼此间隔开、彼此偏移或彼此并排设置、或者如将由本领域普通技术人员领会和理解的任何其他合适的术语。
本文中所的用“约”或“大约”包括所述值和在本领域普通技术人员考虑所讨论的测量和与特定量的测量相关的误差(即,测量系统的限制)而确定的特定值的可接受偏差范围内的平均值。例如,“约”可以意指在所述值的一个或多个标准偏差内,或在±30%、±20%、±10%、±5%以内。
在说明书和权利要求书中,出于其含义和解释的目的,术语“和/或”旨在包括术语“和”和“或”的任何组合。例如,“A和/或B”可以理解为意指“A、B或A和B”。术语“和”和“或”可以以结合或分离的意义使用,并且可以理解为等同于“和/或”。在说明书和权利要求书中,出于其含义和解释的目的,短语“至少一个”旨在包括“选自以下组中的至少一个”的含义。例如,“A和B中的至少一个”可以理解为意指“A、B或A和B”。
应当理解,尽管可以在本文中使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如,在不脱离本公开的教导的情况下,下面讨论的第一元件可以被称为第二元件。类似地,第二元件也可以被称为第一元件。在本公开中,单数形式旨在也包括复数形式,除非上下文另外清楚地指示。
还应当理解,当第一部分(诸如层、膜、区或板)设置在第二部分上时,第一部分不仅可以直接在第二部分上,而且第三部分可以插置在它们之间。此外,当表达第一部分(诸如层、膜、区或板)形成在第二部分上时,第二部分的其上形成有第一部分的表面不限于第二部分的上表面,而是可以包括第二部分的诸如侧表面或下表面的其他表面。相反,当第一部分(诸如层、膜、区或板)在第二部分之下或下方时,第一部分不仅可以直接在第二部分之下或下方,而且第三部分可以插置在它们之间。
除非另有定义,否则本文中使用的所有术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常理解的相同的含义。此外,将进一步理解的是,术语,诸如在常用词典中定义的那些术语,应当被解释为具有与它们在相关技术的上下文中的含义一致的含义,并且将不以理想化或过分正式的意义来解释,除非在本文中明确地如此定义。
下文中将参考附图详细描述实施方式。
图1A和图1B是各自示出根据实施方式的发光元件LD的立体图。尽管图1A和图1B示出了大致圆柱形的发光元件LD,但是本公开不限于此。发光元件LD可以是在本公开的精神和范围内的各种形状中的任一种。
参考图1A和图1B,根据实施方式的发光元件LD可以包括第一半导体层11、第二半导体层13和插置或设置在第一半导体层11和第二半导体层13之间的有源层12。
例如,发光元件LD可以是通过连续堆叠第一半导体层11、有源层12和第二半导体层13而形成的叠层。
在实施方式中,发光元件LD可以基本上以沿一个方向延伸的杆的形式提供或示出。如果发光元件LD延伸的方向被限定为纵向方向,则发光元件LD可以具有在纵向方向上的第一端和第二端。
在实施方式中,第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端上,并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端上。
在实施方式中,发光元件LD可以基本上以杆的形式提供或示出。这里,术语“杆型”可以包括杆状形状和/或棒状形状,诸如在纵向方向上延伸的大致圆柱形形状和/或大致棱柱形形状(例如,具有大于1的纵横比)。例如,发光元件LD的长度可以大于发光元件LD的直径。
发光元件LD可以制造成具有对应于例如微米级或纳米级尺寸的直径和/或长度的小尺寸。
然而,根据实施方式的发光元件LD的尺寸不限于此,并且发光元件LD的尺寸可以根据可以应用发光元件LD的显示装置的条件而变化。
第一半导体层11可以包括例如至少一个n型半导体层。例如,第一半导体层11可以包括这样的半导体层,该半导体层可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料,并且可以掺杂有第一导电掺杂剂,诸如Si、Ge或Sn。
形成第一半导体层11的材料不限于此,并且第一半导体层11可以由在本公开的精神和范围内的各种其他材料形成。
有源层12可以形成在第一半导体层11上并且具有单量子阱结构或多量子阱结构。在实施方式中,掺杂有导电掺杂剂的包覆层(未示出)可以形成或设置在有源层12上和/或下或下方。例如,包覆层可以由AlGaN层或InAlGaN层形成。可以应用诸如AlGaN或AlInGaN的材料来形成有源层12。
如果由预定电压或更高的电压产生的电场被施加到发光元件LD的相对端,则发光元件LD可以通过有源层12中的电子-空穴对的复合来发射光。
第二半导体层13可以提供或设置在有源层12上,并且可以包括具有与第一半导体层11的类型不同类型的半导体层。例如,第二半导体层13可以包括至少一个p型半导体层。例如,第二半导体层13可以包括这样的半导体层,该半导体层可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料,并且可以掺杂有第二导电掺杂剂,诸如Mg。
形成第二半导体层13的材料不限于此,并且第二半导体层13可以由在本公开的精神和范围内的各种其他材料形成。
在实施方式中,发光元件LD不仅可以包括第一半导体层11、有源层12和第二半导体层13,而且还可以包括荧光层、另一有源层、另一半导体层和/或电极层,上述荧光层、另一有源层、另一半导体层和/或电极层提供或设置在每个层上和/或下或下方。
在实施方式中,发光元件LD可以包括设置在第二半导体层13的一侧(例如,上表面)或第一半导体层11的一侧(例如,下表面)上的至少一个电极层。
例如,如图1B中所示,发光元件LD可以包括设置在第二半导体层13的一侧上的电极层15。电极层15可以是欧姆接触电极,但不限于此。作为示例,电极层15可以包括金属或金属氧化物。例如,铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、氧化铟锡(ITO)及其氧化物或合金可以单独使用或彼此组合使用。然而,本公开不限于此。在实施方式中,电极层15可以是基本上透明的或半透明的。由此,从发光元件LD产生的光可以在穿过电极层15之后发射到外部。
发光元件LD可以包括绝缘膜或绝缘层14。在实施方式中,绝缘膜或绝缘层14可以被省略,或者可以提供或设置成覆盖或重叠第一半导体层11、有源层12和第二半导体层13的一部分,或者仅覆盖或重叠第一半导体层11、有源层12和第二半导体层13的一部分。
例如,绝缘膜或绝缘层14可以提供或设置在发光元件LD的除其相对端之外的一部分上,使得发光元件LD的相对端可以暴露。
为了便于解释,图1A和图1B示出了绝缘膜或绝缘层14的一部分已经被去除。发光元件LD的整个侧表面可以被绝缘膜或绝缘层14围绕。
绝缘膜或绝缘层14可以提供或设置成围绕第一半导体层11、有源层12和/或第二半导体层13的外周表面的至少一部分。例如,绝缘膜或绝缘层14可以围绕有源层12的外周表面。在发光元件LD包括电极层15的情况下,绝缘膜或绝缘层14可以围绕电极层15的外周表面的至少一部分。
在实施方式中,绝缘膜或绝缘层14可以包括透明绝缘材料。例如,绝缘膜或绝缘层14可以包括选自由SiO2、Si3N4、Al2O3和TiO2组成的组中的至少一种绝缘材料,但不限于此。换句话说,可以使用具有绝缘性质的各种材料。
如果绝缘膜或绝缘层14提供或设置在发光元件LD上,则可以防止有源层12与第一电极和/或第二电极(未示出)短路。
由于绝缘膜或绝缘层14,可以最小化发光元件LD的表面上的缺陷的出现,由此可以改善发光元件LD的寿命和效率。在发光元件LD可以设置成彼此紧密接触的情况下,绝缘膜或绝缘层14可以防止在发光元件LD之间发生不希望的短路。
发光元件LD可以用作各种显示装置的光源。例如,发光元件LD可以是用于照明设备或自发射显示装置的光源元件。
图2A和图2B是各自示出根据实施方式的可以应用于显示装置的单元发射区域的子像素的等效电路图。
例如,图2A和图2B示出了可以形成有源发射显示面板的子像素的示例。在实施方式中,单元发射区域可以是其中可以提供或设置单个子像素的像素区域。
参照图2A,子像素SP可以包括至少一个发光元件LD以及像素驱动电路144,该像素驱动电路144可以电连接或电联接到发光元件LD并驱动发光元件LD。
发光元件LD可以包括经由像素驱动电路144电连接或电联接到第一驱动电源VDD的第一电极(例如,阳电极)以及电连接或电联接到第二驱动电源VSS的第二电极(例如,阴电极)。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如,第二驱动电源VSS的电势可以比第一驱动电源VDD的电势低等于或大于发光元件LD的阈值电压的值。
发光元件LD中的每一个可以以与可由像素驱动电路144控制的驱动电流对应的亮度发射光。
尽管图2A示出了其中子像素SP中的每一个仅包括一个发光元件LD的实施方式,但是本公开不限于此。例如,子像素SP可以包括彼此并联地电连接或电联接的发光元件LD。
在实施方式中,像素驱动电路144可以包括第一晶体管Ts、第二晶体管Td和存储电容器Cst。然而,像素驱动电路144的结构不限于图2A中所示的实施方式。
第一晶体管Ts(开关晶体管)可以包括电连接或电联接到数据线Dj的第一电极以及电连接或电联接到第一节点N1的第二电极。这里,第一晶体管Ts的第一电极和第二电极可以是不同的电极。例如,如果第一电极是源电极,则第二电极是漏电极。第一晶体管Ts可以包括电连接或电联接到扫描线Si的栅电极。
当从扫描线Si提供具有可导通第一晶体管Ts的电压(例如,低电平电压)的扫描信号时,第一晶体管Ts可以被导通以将数据线Dj与第一节点N1电连接或电联接。这里,可以将相应帧的数据信号提供给数据线Dj,由此可以将数据信号传输到第一节点N1。传输到第一节点N1的数据信号可以被充电到存储电容器Cst。
第二晶体管Td(驱动晶体管)可以包括电连接或电联接到第一驱动电源VDD的第一电极以及电连接或电联接到发光元件LD中的每一个的第一电极的第二电极。第二晶体管Td可以包括电连接或电联接到第一节点N1的栅电极。第二晶体管Td可以响应于第一节点N1的电压来控制要提供至发光元件LD的驱动电流的量。
存储电容器Cst的一个电极可以电连接或电联接到第一驱动电源VDD,并且其另一个电极可以电连接或电联接到第一节点N1。存储电容器Cst可以充入与提供至第一节点N1的数据信号对应的电压,并且保持充电的电压,直到提供后续帧的数据信号。
为了便于解释,图2A示出了具有包括第一晶体管Ts、存储电容器Cst和第二晶体管Td的结构的像素驱动电路144,其中第一晶体管Ts可以将数据信号传输到子像素SP,存储电容器Cst可以存储数据信号,第二晶体管Td可以将与数据信号对应的驱动电流提供至发光元件LD。
然而,本公开不限于前述结构,并且像素驱动电路144的结构可以在本公开的精神和范围内以各种方式改变。例如,像素驱动电路144可以包括至少一个晶体管元件或诸如用于升高第一节点N1的电压的升压电容器的其他电路元件,其中,至少一个晶体管元件诸如为可以补偿第二晶体管Td的阈值电压的晶体管元件、可以初始化第一节点N1的晶体管元件、和/或可以控制发光元件LD的发射时间的晶体管元件。
尽管在图2A中,包括在像素驱动电路144中的晶体管(例如,第一晶体管Ts和第二晶体管Td)已经被示出为由P型晶体管形成,但是本公开不限于此。换句话说,包括在像素驱动电路144中的第一晶体管Ts和第二晶体管Td中的至少一个可以改变成N型晶体管或用N型晶体管代替。
参考图2B,在实施方式中,第一晶体管Ts和第二晶体管Td可以是N型晶体管。除了由于晶体管的类型的改变而导致的一些部件的连接位置的改变之外,图2B中所示的像素驱动电路144的配置和操作可以类似于图2A的像素驱动电路144的配置和操作。因此,将省略详细描述。
图3是示出根据实施方式的显示装置的平面图。例如,图3是示出使用图1A或图1B中所示的发光元件LD作为光源的显示装置的示意性平面图。
参照图1A、图1B和图3,根据实施方式的显示装置可以包括衬底SUB、可以提供或设置在衬底SUB的第一表面上的像素PXL、可以提供或设置在衬底SUB上并且可以驱动像素PXL的驱动器(未示出)以及可以将像素PXL与驱动器电连接或电联接的线部件(未示出)。
衬底SUB可以包括显示区域DA和非显示区域NDA。显示区域DA可以是其中可以提供或设置用于显示一个或多个图像的像素PXL的区域。非显示区域NDA可以是其中可以提供或设置可以驱动像素PXL的驱动器和用于将像素PXL电连接或电联接到驱动器的线部件中的一些的区域。
像素PXL可以提供或设置在衬底SUB上的显示区域DA中。像素PXL中的每一个可指用于显示一个或多个图像的最小单元,并且可提供或设置多个像素PXL。像素PXL中的每一个可以包括发光元件LD,发光元件LD可以发射白光和/或彩色光。每个像素PXL可以发射具有红、绿和蓝中的任何一种颜色的光,但不限于此。例如,像素PXL中的每一个可以发射具有青色、品红色、黄色和白色中的任何一种颜色的光。
像素PXL可以沿着在第一方向DR1上延伸的行和在与第一方向DR1相交的第二方向DR2上延伸的列以矩阵形式布置或设置。然而,像素PXL的布置不限于特定的布置。换句话说,像素PXL可以以各种形式布置或设置。
驱动器可以通过线部件向每个像素PXL提供信号,且因此控制像素PXL的操作。在图3中,为了便于解释,可以省略线部件。
驱动器可以包括扫描驱动器SDV、发射驱动器EDV、数据驱动器DDV和时序控制器(未示出),其中,扫描驱动器SDV可以通过扫描线向像素PXL提供扫描信号,发射驱动器EDV可以通过发射控制线向像素PXL提供发射控制信号,数据驱动器DDV可以通过数据线向像素PXL提供数据信号。时序控制器可以控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。
图4是示出根据实施方式的包括图1A或图1B的发光元件LD的显示元件层的单元发射区域的平面图。图5是沿图4的线I-I'截取的示意性剖视图。图6是示出包括图4的线I-I'的显示元件层的平面图。
尽管为了便于解释,图4示出了发光元件LD可以在第一方向DR1上对齐或设置,但是发光元件LD的布置不限于此。例如,发光元件LD可以在与第一方向DR1对角的方向上对齐或设置。在图4中,单元发射区域可以是包括发射显示面板的像素PXL的像素区域。
参考图1A、图1B、图4、图5和图6,根据实施方式的显示元件层DPL提供或设置在衬底SUB上。详细地,显示元件层DPL可以提供或设置在缓冲层BFL上,缓冲层BFL可以提供或设置在衬底SUB的第一表面上。显示元件层DPL可以集合地包括发光元件LD、第一连接线CNL1、第二连接线CNL2、第一接触电极CNE1、第二接触电极CNE2、第一电极EL1和第二电极EL2。显示元件层DPL可以包括第一透明电极TEL1和第二透明电极TEL2。
衬底SUB可以包括透明绝缘材料,且因此允许光穿过衬底SUB。此外,衬底SUB可以由刚性衬底或柔性衬底形成。刚性衬底的示例可以包括玻璃衬底、石英衬底、玻璃陶瓷衬底和/或结晶玻璃衬底。
柔性衬底的示例可以包括膜衬底和塑料衬底,膜衬底和塑料衬底中的每一个可以包括聚合物有机材料。例如,柔性衬底可以包括聚醚砜(PES)、聚丙烯酸酯(PA)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯(PAR)、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(TAC)和乙酸丙酸纤维素(CAP)中的一种。柔性衬底可以包括玻璃纤维增强塑料(FRP)。
在制造显示装置的工艺期间,可以应用于衬底SUB的材料可以具有对高处理温度的抗性(耐热性)。在实施方式中,衬底SUB的整体或至少一部分可以具有柔性。
缓冲层BFL可以提供或设置在衬底SUB的第一表面上。缓冲层BFL可以防止杂质扩散到发光元件LD中。缓冲层BFL可以提供或设置成单层结构或具有至少两层或更多层的多层结构。在缓冲层BFL具有多层结构的情况下,各层可以由相同或相似的材料或者不同的材料形成。根据衬底SUB的材料或工艺条件,可以省略缓冲层BFL。
第一连接线CNL1、第二连接线CNL2、第一电极EL1和第二电极EL2可以设置在缓冲层BFL上。
第一连接线CNL1可以在第一方向DR1上延伸。第二连接线CNL2可以在平行于第一连接线CNL1的延伸方向的方向上延伸。例如,第二连接线CNL2可以在第一方向DR1上延伸。
第一连接线CNL1和第二连接线CNL2可以包括导电材料。
第一透明电极TEL1和第二透明电极TEL2可以提供或设置在缓冲层BFL上。第一透明电极TEL1和第二透明电极TEL2可以由透明导电材料形成,以允许从发光元件LD中的每一个发射的光无损耗地朝向衬底SUB的第二表面行进。例如,透明导电材料可以包括ITO、IZO、ITZO或在本公开的精神和范围内的其他透明导电材料。如已提到的,第一透明电极TEL1和第二透明电极TEL2的材料不限于上述材料。
在实施方式中,根据显示元件层DPL的设计,可以省略第一透明电极TEL1和第二透明电极TEL2。
第一电极EL1可以提供或设置在第一透明电极TEL1上。第二电极EL2可以提供或设置在第二透明电极TEL2上。换句话说,第一透明电极TEL1可以提供或设置在第一电极EL1的可以朝向衬底SUB定向的表面上。第二透明电极TEL2可以提供或设置在第二电极EL2的可以朝向衬底SUB定向的表面上。第一电极EL1和第一透明电极TEL1可以彼此电连接或电联接。第二电极EL2和第二透明电极TEL2可以彼此电连接或电联接。
第一电极EL1和第二电极EL2中的每一个可以在一个方向上延伸,例如,在与第一方向DR1交叉的第二方向DR2上延伸。第一电极EL1和第二电极EL2可以设置在相同的表面上,并且可以彼此间隔开。
第一电极EL1可以在第二方向DR2上从第一连接线CNL1分支。第一电极EL1和第一连接线CNL1可以一体地设置成彼此电连接和/或物理连接。当第一电极EL1和第一连接线CNL1一体地提供时,第一连接线CNL1可以是第一电极EL1中的每一个的一个区域,或者第一电极EL1可以是第一连接线CNL1的一个区域。然而,本发明不限于此,并且根据实施方式,第一电极EL1和第一连接线CNL1可以彼此分开形成,以通过未示出的接触孔和连接方法彼此电连接。
第二电极EL2可以在第二方向DR2上从第二连接线CNL2分支。第二电极EL2可以与第二连接线CNL2一体地提供,并且可以彼此电连接和/或物理连接。当第二电极EL2和第二连接线CNL2一体地提供时,第二连接线CNL2可以是第二电极EL2的一个区域,或者第二电极EL2可以是第二连接线CNL2的一个区域。然而,本发明不限于此,并且根据实施方式,第二电极EL2和第二连接线CNL2可以彼此分开形成,并且可以通过未示出的接触孔和连接方法彼此电连接。
可以在其上设置有第一透明电极TEL1和第二透明电极TEL2以及第一电极EL1和第二电极EL2的衬底SUB上提供或设置第一绝缘层INS1。第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。第一绝缘层INS1可以覆盖或重叠第一透明电极TEL1和第二透明电极TEL2以及第一电极EL1和第二电极EL2,并且可以防止第一透明电极TEL1和第二透明电极TEL2以及第一电极EL1和第二电极EL2被腐蚀。
显示元件层DPL可以包括提供或设置在衬底SUB上的堤图案(未示出)。在平面图中,像素PXL中的每一个可以被分成发射区域和堤图案区域。发射区域可以是可以包括发光元件LD并且可以向外发射从发光元件LD产生的光的区域。堤图案区域可以是可以围绕发射区域以将像素PXL的发射区域彼此分开的区域。堤图案区域可以是其中可以设置有堤图案的区域。例如,在平面图中,设置在发射区域中的至少一个发光元件LD可以由设置在相应像素PXL中的堤图案围绕。
堤图案可以沿着每个像素PXL的边界设置,从而防止光在相邻像素PXL之间泄漏。可以通过相同的工艺与第一绝缘层INS1同时形成堤图案。换句话说,堤图案可以与第一绝缘层INS1一体地形成。堤图案可以包括与第一绝缘层INS1的材料相同或相似的材料。
发光元件LD可以提供或设置在第一绝缘层INS1上。发光元件LD中的每一个可以包括第一半导体层11、第二半导体层13和插置或设置在第一半导体层11和第二半导体层13之间的有源层12。发光元件LD中的每一个可以包括相对于第一方向DR1的第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个可以设置在第一端EP1上,而第一半导体层11和第二半导体层13中的另一个可以设置在第二端EP2上。在实施方式中,发光元件LD中的每一个可以发射红光、绿光、蓝光和白光中的任何一种。
参照图5,第一透明电极TEL1和第二透明电极TEL2可以提供或设置在衬底SUB上并且彼此间隔开,且发光元件LD基本上设置在第一透明电极TEL1和第二透明电极TEL2之间。第一透明电极TEL1的一端和第二透明电极TEL2的一端可以与发光元件LD的一部分重叠。第一电极EL1和第二电极EL2可以提供或设置在衬底SUB上并且彼此间隔开,且发光元件LD基本上设置在第一电极EL1和第二电极EL2之间。
第一透明电极TEL1和第二透明电极TEL2以及第一电极EL1和第二电极EL2可以充当可以对齐发光元件LD的对齐电极。参考图6,例如,当发光元件LD对齐时,第一电极EL1和第二电极EL2可以沿着第二方向DR2连续地提供或设置。
第一电极EL1和第二电极EL2可以电连接到或电联接到可以向第一电极EL1和第二电极EL2提供对齐电压的对齐线(未示出)。施加到第一对齐线(未示出)的对齐电压可以被传输到第一电极EL1和第一透明电极TEL1。施加到第二对齐线(未示出)的对齐电压可以被传输到第二电极EL2和第二透明电极TEL2。因为对齐电压可以被传输到第一电极EL1和第二电极EL2以及第一透明电极TEL1和第二透明电极TEL2,所以发光元件LD可以在第一绝缘层INS1上提供或设置在第一透明电极TEL1和第二透明电极TEL2之间以及第一电极EL1和第二电极EL2之间。
第一电极EL1和第二电极EL2的电阻值可以小于第一透明电极TEL1和第二透明电极TEL2的电阻值。换句话说,第一电极EL1和第二电极EL2可以各自为低电阻电极。各自具有低电阻值的第一电极EL1和第二电极EL2可以在对齐发光元件LD的操作期间保持施加到其的高对齐电压而不会使电压下降,直到完成发光元件LD的对齐。
如果完成发光元件LD的对齐,则第一电极EL1和第二电极EL2可以与对齐线分离。
图6是示出在已完成发光元件的对齐之后的显示元件层的平面图。与图6中所示的实施方式不同,第一电极EL1可以布置或设置成在与第一方向DR1相交的第二方向DR2上彼此间隔开。与图6中所示的实施方式不同,第二电极EL2可以布置或设置成在第二方向DR2上彼此间隔开。与图6中所示的实施方式不同,第一透明电极TEL1和第二透明电极TEL2可以彼此间隔开,并在衬底SUB的第一方向DR1上布置或设置。
发光元件LD可以提供或设置在第一透明电极TEL1和第二透明电极TEL2之间以及第一电极EL1和第二电极EL2之间。例如,第一透明电极TEL1和第一电极EL1可以邻近发光元件LD的第一端EP1设置。第二透明电极TEL2和第二电极EL2可以邻近发光元件LD的第二端EP2设置。第一透明电极TEL1和第二透明电极TEL2可以设置用于显示装置的像素PXL中的每一个。
作为示例,发光元件LD的第一端EP1和第二端EP2可以相对于第二方向DR2彼此平行地布置或设置,或者发光元件LD的第一端EP1和第二端EP2可以相对于第二方向DR2彼此不平行地布置或设置。尽管图6示出了发光元件LD可以相对于第一方向DR1彼此平行地布置或设置,但是发光元件LD可以相对于第一方向DR1在对角线方向上布置或设置。
参照图6,尽管第一透明电极TEL1和第二透明电极TEL2之间的距离D1可以为约5μm或更小,但是第一透明电极TEL1和第二透明电极TEL2之间的距离D1不限于前述范围。第一透明电极TEL1和第二透明电极TEL2之间的距离D1可以根据发光元件LD的长度改变为适当的值。
第一透明电极TEL1和第二透明电极TEL2中的每一个的第一宽度W1可以不同于第一电极EL1和第二电极EL2中的每一个的第二宽度W2。在实施方式中,第一电极EL1和第二电极EL2中的每一个的第二宽度W2可以小于第一透明电极TEL1和第二透明电极TEL2中的每一个的第一宽度W1。例如,第一透明电极TEL1和第二透明电极TEL2中的每一个的第一宽度W1可以是约200μm或更小,并且每个第一透明电极TEL1的宽度可以与每个第二透明电极TEL2的宽度基本上相同或不同。此外,第一电极EL1和第二电极EL2中的每一个的第二宽度W2可以是约50μm或更小,并且第一电极EL1的宽度可以与第二电极EL2的宽度基本上相同或不同。
然而,第一透明电极TEL1和第二透明电极TEL2中的每一个的第一宽度W1以及第一电极EL1和第二电极EL2中的每一个的第二宽度W2不限于前述范围,并且可以根据显示装置的分辨率改变为适当的值。
参考图5和图7,例如,可以在对齐或设置在衬底SUB上的发光元件LD上提供或设置绝缘图案INSP。绝缘图案INSP可以提供和/或形成和/或设置在发光元件LD中的每一个上,以覆盖或重叠发光元件LD的顶表面的一部分,使得发光元件LD的相对端EP1和EP2(例如,第一端EP1和第二端EP2)可以暴露于外部。绝缘图案INSP可以提供或设置为像素区域中的独立的绝缘图案,但是本公开不限于此。在已完成发光元件LD在像素区域中的对齐之后,绝缘图案INSP可以形成或设置在发光元件LD中的每一个上,从而可以防止发光元件LD从所布置的位置移开。
第二绝缘层INS2可以提供或设置在第一绝缘层INS1上。第二绝缘层INS2可以提供或设置成使得可以暴露发光元件LD的相对端EP1和EP2。例如,发光元件LD的相对端EP1和EP2可以通过绝缘图案INSP和第二绝缘层INS2之间的空间暴露,上述绝缘图案INSP和第二绝缘层INS2可以彼此间隔开。第二绝缘层INS2可以包括无机绝缘材料和有机绝缘材料中的任何一种绝缘材料。
第一接触电极CNE1和第二接触电极CNE2可以分别提供或设置在发光元件LD的可以被绝缘图案INSP和第二绝缘层INS2暴露的相对端EP1和EP2上。例如,第一接触电极CNE1可以提供或设置在发光元件LD的第一端EP1上,并且可以与发光元件LD的第一端EP1欧姆接触。第二接触电极CNE2可以提供或设置在发光元件LD的第二端EP2上,并且可以与发光元件LD的第二端EP2欧姆接触。
第一接触电极CNE1和第二接触电极CNE2可以由透明导电材料形成,以允许从发光元件LD中的每一个发射的光无损耗地穿过第一接触电极CNE1和第二接触电极CNE2。例如,尽管透明导电材料可以包括例如ITO、IZO、ITZO,但是第一接触电极CNE1和第二接触电极CNE2的材料不限于上述材料。第二接触电极CNE2可以包括与第一接触电极CNE1的材料相同或相似的材料,但不限于此。
在从衬底SUB朝向像素电路层PCL的方向上,第一电极EL1可以提供或设置在第一接触电极CNE1和衬底SUB之间,并且第二电极EL2可以提供或设置在第二接触电极CNE2和衬底SUB之间。详细地,第一接触电极CNE1和第二接触电极CNE2可以提供或设置在第一电极EL1和第二电极EL2之上,且第一绝缘层INS1和第二绝缘层INS2设置在它们之间。换句话说,第一接触电极CNE1可以与第一电极EL1电绝缘。第二接触电极CNE2可以与第二电极EL2电绝缘。
可以在第一接触电极CNE1、第二接触电极CNE2和第二绝缘层INS2上提供或设置第三绝缘层INS3。第三绝缘层INS3可以覆盖或重叠第一接触电极CNE1和第二接触电极CNE2,并且可以防止第一接触电极CNE1和第二接触电极CNE2被暴露,从而防止第一接触电极CNE1和第二接触电极CNE2被腐蚀。第三绝缘层INS3可以包括无机绝缘材料和有机绝缘材料中的任何一种绝缘材料。
可以在第三绝缘层INS3之上提供或设置外涂层(未示出)。外涂层可以是可以防止氧气、水等渗入发光元件LD中的封装层。
图7是示出根据实施方式的图3中所示的显示装置的一部分的示意性剖视图。在以下描述中未单独解释的部件与前述实施方式的部件一致。相同的附图标记将被用于表示相同的部件,并且相似的附图标记将被用于表示相似的部件。
参考图7,显示装置可以包括衬底SUB、缓冲层BFL、显示元件层DPL和像素电路层PCL。显示元件层DPL可以包括第一透明电极TEL1、第二透明电极TEL2、第一电极EL1、第二电极EL2、第一接触电极CNE1、第二接触电极CNE2、发光元件LD和绝缘层INS。
第一透明电极TEL1和第二透明电极TEL2可以提供或设置在缓冲层BFL上,该缓冲层BFL提供或设置在衬底SUB的第一表面上。第一透明电极TEL1和第二透明电极TEL2可以彼此间隔开,且发光元件LD设置在第一透明电极TEL1和第二透明电极TEL2之间。
第一电极EL1可以提供或设置在第一透明电极TEL1上,并且可以电连接到第一透明电极TEL1或与第一透明电极TEL1电联接。第二电极EL2可以提供或设置在第二透明电极TEL2上,并且电连接到第二透明电极TEL2或与第二透明电极TEL2电联接。第一电极EL1和第二电极EL2可以彼此间隔开,且发光元件LD设置在第一电极EL1和第二电极EL2之间。
在实施方式中,绝缘层INS可以是单层结构或包括两层或更多层的多层结构。绝缘层INS可以包括开口,第一接触电极CNE1和第二接触电极CNE2中的一个的一部分可以通过该开口暴露。例如,绝缘层INS可以包括开口OPN2以及开口OPN1和OPN3,第一接触电极CNE1的一部分可以通过开口OPN2暴露,第二接触电极CNE2的部分可以通过开口OPN1和OPN3暴露。第一接触电极CNE1和第二接触电极CNE2中的一个可以通过提供或设置在绝缘层INS中的开口电连接到像素电路层PCL的晶体管或与像素电路层PCL的晶体管电联接。
第一绝缘层INS1可以提供或设置在缓冲层BFL上,在该缓冲层BFL上可以提供或设置第一透明电极TEL1和第二透明电极TEL2以及第一电极EL1和第二电极EL2。发光元件LD可以提供或设置在第一绝缘层INS1上。
绝缘图案INSP可以提供或设置在发光元件LD上。第二绝缘层INS2可以提供或设置在第一绝缘层INS1上。第一接触电极CNE1和第二接触电极CNE2可以分别提供或设置在发光元件LD的可以被绝缘图案INSP和第二绝缘层INS2暴露的相对端EP1和EP2上。
第三绝缘层INS3可以提供或设置在第一接触电极CNE1、第二接触电极CNE2和第二绝缘层INS2上。外涂层(未示出)可以提供或设置在第三绝缘层INS3之上。第三绝缘层INS3可以形成为外涂层。
像素电路层PCL可以包括反射层REL、第一晶体管Ts、第二晶体管Td、驱动电压线DVL和桥接图案BRP。
反射层REL可以提供或设置在显示元件层DPL的第三绝缘层INS3上。这里,反射层REL可以与发光元件LD重叠。从发光元件LD发射的光可以由反射层REL反射并朝向衬底SUB的第二表面(例如,底表面)发射。反射层REL可以将从发光元件LD发射的光朝向衬底SUB的第二表面(例如,底表面)引导。例如,从发光元件LD发射的光可以被反射层REL反射并朝向衬底SUB的底表面发射。
在实施方式中,从发光元件LD发射的光可以通过反射层REL有效地朝向衬底SUB的底表面引导。由此,可以增强从发光元件LD朝向衬底SUB的底表面发射的光的集聚性。
第一电极EL1和第二电极EL2可以包括导电材料。
第一透明电极TEL1和第二透明电极TEL2的透光率可以大于第一电极EL1和第二电极EL2的透光率。在第一透明电极TEL1和第二透明电极TEL2的透光率大于第一电极EL1和第二电极EL2的透光率的情况下,可以从发光元件LD发射并且由反射层REL反射的光可以朝向衬底SUB的底表面发射而没有光损耗。因此,显示装置可以在衬底SUB的底表面上显示具有优异质量的一个或多个图像。
层间绝缘层ILD可以提供或设置在其上可以设置有反射层REL的第三绝缘层INS3上。
第一晶体管Ts可以是开关晶体管,其可以电连接到或电联接到第二晶体管Td以控制第二晶体管Td的导通或截止。第二晶体管Td可以是驱动晶体管,其可以电连接到或电联接到发光元件LD以驱动发光元件LD。
第一晶体管Ts和第二晶体管Td中的每一个可以包括半导体层SCL、栅电极GE、源电极SE和漏电极DE。
半导体层SCL可以提供或设置在层间绝缘层ILD上。半导体层SCL可以包括源区和漏区,它们可以分别接触相应的源电极SE和相应的漏电极DE。源区和漏区之间的区域可以是沟道区。半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体或在本公开的精神和范围内的其他材料形成的半导体图案。半导体层SCL可以是掺杂有杂质的半导体图案。杂质可以是诸如n型杂质、p型杂质或其他金属的杂质。
栅电极GE可以提供或设置在相应的半导体层SCL上,且第一栅极绝缘层GI1插置在栅电极GE和半导体层SCL之间。
可以包括在第一晶体管Ts中的源电极SE和漏电极DE可以通过穿过第二栅极绝缘层GI2和第一栅极绝缘层GI1的接触孔分别电连接到或电联接到相应的半导体层SCL的源区和漏区。
第二晶体管Td的源电极SE可以通过穿过第二栅极绝缘层GI2和第一栅极绝缘层GI1的接触孔电连接到或电联接到相应的半导体层SCL的源区。
在实施方式中,第二晶体管Td的漏电极DE可以通过穿过第二栅极绝缘层GI2和第一栅极绝缘层GI1的接触孔电连接到或电联接到相应的半导体层SCL的漏区。此外,第二晶体管Td的漏电极DE可以通过第一开口OPN1电连接到或电联接到提供或设置在第三绝缘层INS3上的连接电极CEL,该第一开口OPN1可以顺序地穿过第二栅极绝缘层GI2、第一栅极绝缘层GI1和层间绝缘层ILD。
连接电极CEL可以通过可以穿过第三绝缘层INS3的第三开口OPN3电连接到或电联接到提供或设置在第二绝缘层INS2上的第二接触电极CNE2。换句话说,第二晶体管Td的漏电极DE可以经由连接电极CEL电连接或联接到第二接触电极CNE2。
与图7中所示的实施方式不同,可以省略连接电极CEL,并且第二晶体管Td的漏电极DE可以通过第一开口OPN1电连接到或电联接到第二接触电极CNE2,该第一开口OPN1可以穿过第二栅极绝缘层GI2、第一栅极绝缘层GI1、层间绝缘层ILD和第三绝缘层INS3。
尽管驱动电压线DVL可以提供或设置在第一栅极绝缘层GI1上,但是驱动电压线DVL的位置不限于此。可以从驱动器(未示出)向驱动电压线DVL提供与驱动电压相对应的信号。
桥接图案BRP可以提供或设置在驱动电压线DVL上,且第二栅极绝缘层GI2插置或设置在桥接图案BRP和驱动电压线DVL之间。
桥接图案BRP可以通过可以穿过第二栅极绝缘层GI2的接触孔电连接到或电联接到驱动电压线DVL。作为示例,桥接图案BRP可以通过第二开口OPN2电连接到或电联接到第一接触电极CNE1,该第二开口OPN2可以顺序地穿过第二栅极绝缘层GI2、第一栅极绝缘层GI1、层间绝缘层ILD和第三绝缘层INS3。
像素电路层PCL可以包括钝化层PSV,该钝化层PSV可以覆盖或重叠第一晶体管Ts和第二晶体管Td。钝化层PSV可以包括由无机材料形成的无机绝缘层和由有机材料形成的有机绝缘层中的至少一种。例如,钝化层PSV可以包括无机绝缘层以及提供或设置在无机绝缘层上的有机绝缘层。
可以在钝化层PSV上提供或设置电连接到或电联接到可以驱动像素PXL的驱动器的驱动焊盘(未示出)。驱动焊盘可以通过穿过钝化层PSV的接触孔电连接到或电联接到第二晶体管Td的漏电极DE。可以在其上可以提供或设置有驱动焊盘的钝化层PSV上提供或设置封装层(未示出),从而保护驱动焊盘。
如上所述,第二晶体管Td的漏电极DE可以电连接到或电联接到第二接触电极CNE2,该第二接触电极CNE2可以设置在第二晶体管Td之下或下方。因此,第二接触电极CNE2可以接收来自第二晶体管Td的信号。
可以电连接到或电联接到驱动电压线DVL的桥接图案BRP可以电连接到或电联接到第一接触电极CNE1。因此,第一接触电极CNE1可以从驱动电压线DVL接收信号。
发光元件LD的第一端EP1可以接触第一接触电极CNE1。发光元件LD的第二端EP2可以接触第二接触电极CNE2。因此,发光元件LD可以通过第一接触电极CNE1和第二接触电极CNE2接收预定电压。如果由预定电压或更高的电压产生的电场被施加到发光元件LD的相对端EP1和EP2,则发光元件LD可以通过发光元件LD的有源层12中的电子-空穴对的复合来发射光。此后,如上所述,从发光元件LD发射的光可以朝向衬底SUB的底表面发射。
显示装置可以包括偏振膜(未示出)。偏振膜可以防止外部光被显示装置反射。偏振膜可以包括线偏振器和设置在线偏振器上的相位差层。偏振膜可以设置在衬底SUB的第二表面(例如,底表面)上,例如,设置在其上可以不提供或设置显示元件层DPL的表面上。
显示装置可以包括其中衬底、提供或设置在衬底的表面上的像素电路层以及提供或设置在像素电路层上的显示元件层可以依次堆叠的结构。在制造具有上述结构的显示装置的工艺期间,可能需要相对大量的掩模来在衬底上形成像素电路层和显示元件层。因此,可能存在影响显示装置的效率和生产率的问题。
另一方面,根据实施方式的显示装置可以包括这样的结构,其中衬底SUB、提供或设置在衬底SUB的表面上的显示元件层DPL、以及提供或设置在显示元件层DPL上的像素电路层PCL可以依次堆叠。换句话说,在显示元件层DPL已经形成或设置在衬底SUB上之后,可以在显示元件层DPL上形成或设置像素电路层PCL。因此,可以减少在制造显示装置的工艺期间所需的掩模的数量。例如,与制造具有现有结构(提供或设置在衬底的表面上的像素电路层和提供或设置在像素电路层上的显示元件层)的上述显示装置的工艺相比,可以省略形成堤部BNK(参见图8)的工艺、在不同的层上形成连接电极CEL和反射层REL的工艺等。由于底部发射结构,可以减少包括在显示元件中的绝缘层INS的数量,从而可以有效地减少在制造显示装置的工艺期间所需的掩模的数量。
可以在衬底SUB上形成或设置显示元件层DPL,并且可以在已经执行了对显示元件层DPL的测试之后形成或设置像素电路层PCL。因此,可以降低制造工艺期间的产品损失率。
图8是示出根据实施方式的显示装置的示意性剖视图。在实施方式中,以下描述将主要集中于与前述实施方式的区别,以避免重复解释。在以下实施方式的描述中未单独解释的部件与前述实施方式的部件一致。相同的附图标记将被用于表示相同的部件,并且相似的附图标记将被用于表示相似的部件。
显示装置可以包括衬底SUB、显示元件层DPL和像素电路层PCL。显示元件层DPL可以包括堤部BNK、第一电极EL1、第二电极EL2、第一接触电极CNE1、第二接触电极CNE2、发光元件LD和绝缘层INS。
堤部BNK可以提供或设置在衬底SUB上。详细地,堤部BNK可以提供或设置在缓冲层BFL上,该缓冲层BFL提供或设置在衬底SUB的表面上,并且堤部BNK可以在单元发射区域中限定发射区域。在该实施方式中,两个相邻的堤部BNK可以在衬底SUB上设置在彼此间隔开预定距离的位置处。例如,相邻的堤部BNK可以在衬底SUB之上设置在彼此间隔开大于发光元件LD的长度的距离的位置处。每个堤部BNK可以由包括无机材料或有机材料的绝缘材料制成,但其不限于此。
第一电极EL1和第二电极EL2可以提供或设置在堤部BNK上。第一电极EL1和第二电极EL2各自可以具有与堤部BNK的形状基本上对应的形状。换句话说,第一电极EL1和第二电极EL2各自可以具有与堤部BNK的倾斜度基本上对应的形状。
第一电极EL1和第二电极EL2可以是可以对齐发光元件LD的对齐电极。
第一电极EL1和第二电极EL2可以设置在衬底SUB上并且彼此间隔开,且发光元件LD提供或设置在第一电极EL1和第二电极EL2之间。第一电极EL1的一端和第二电极EL2的一端可以与发光元件LD的部分重叠。
显示元件层DPL可以包括提供或设置在衬底SUB上的堤图案(未示出)。堤图案可以具有基本上梯形的截面,其宽度可以从底部到顶部减小,但不限于此。替代地,堤图案和堤部BNK各自可具有大致弯曲的表面,该表面具有大致半圆形或大致半椭圆形的截面,其宽度可以从底部到顶部减小。在本公开中,堤图案和堤部BNK的形状和/或倾斜度没有特别限制,并且其形状和/或倾斜度可以在本公开的精神和范围内以各种方式改变。
第一绝缘层INS1可以提供或设置在第一电极EL1和第二电极EL2以及缓冲层BFL上。发光元件LD可以提供或设置在第一绝缘层INS1上。第一接触电极CNE1可以提供或设置在发光元件LD的第一端EP1上。第二接触电极CNE2可以提供或设置在发光元件LD的第二端EP2上。第一接触电极CNE1可以通过穿过第一绝缘层INS1的接触孔电连接到或电联接到第一电极EL1。第二接触电极CNE2可以通过穿过第一绝缘层INS1的接触孔电连接到或电联接到第二电极EL2。
第二绝缘层INS2可以提供或设置在发光元件LD以及第一接触电极CNE1和第二接触电极CNE2上。可以在第二绝缘层INS2之上提供或设置外涂层。第二绝缘层INS2可以形成为外涂层。
像素电路层PCL可以包括反射层REL、第一晶体管Ts、第二晶体管Td、驱动电压线DVL和桥接图案BRP。
反射层REL可以提供或设置在显示元件层DPL的第二绝缘层INS2上。如上所述,从发光元件LD发射的光可以通过反射层REL朝向衬底SUB的底表面发射。
层间绝缘层ILD可以提供或设置在反射层REL和第二绝缘层INS2上。第一晶体管Ts的半导体层SCL和第二晶体管Td的半导体层SCL可以提供或设置在层间绝缘层ILD上。第一晶体管Ts和第二晶体管Td中的每一个的栅电极GE可以提供或设置在相应的半导体层SCL上,且第一栅极绝缘层GI1插置在它们之间。
可以包括在第一晶体管Ts中的源电极SE和漏电极DE可以通过穿过第二栅极绝缘层GI2和第一栅极绝缘层GI1的接触孔分别电连接到或电联接到相应的半导体层SCL的源区和漏区。
第二晶体管Td的源电极SE可以通过穿过第二栅极绝缘层GI2和第一栅极绝缘层GI1的接触孔电连接到或电联接到相应的半导体层SCL的源区。
第二晶体管Td的漏电极DE可以通过穿过第二栅极绝缘层GI2和第一栅极绝缘层GI1的接触孔电连接到或电联接到相应的半导体层SCL的漏区。第二晶体管Td的漏电极DE可以通过第一开口OPN1电连接到或电联接到第二接触电极CNE2,该第一开口OPN1可以顺序地穿过第二栅极绝缘层GI2、第一栅极绝缘层GI1、层间绝缘层ILD和第二绝缘层INS2。
驱动电压线DVL可以提供或设置在第一栅极绝缘层GI1上。桥接图案BRP可以通过穿过第二栅极绝缘层GI2的接触孔电连接到或电联接到驱动电压线DVL。桥接图案BRP可以通过第二开口OPN2电连接到或电联接到第一接触电极CNE1,该第二开口OPN2可以顺序地穿过第二栅极绝缘层GI2、第一栅极绝缘层GI1、层间绝缘层ILD和第二绝缘层INS2。
像素电路层PCL可以包括钝化层PSV,该钝化层PSV可以覆盖或重叠第一晶体管Ts和第二晶体管Td。可以在钝化层PSV上提供或设置电连接到或电联接到可以驱动像素PXL的驱动器的驱动焊盘(未示出)。驱动焊盘可以通过穿过钝化层PSV的接触孔电连接到或电联接到第二晶体管Td的漏电极DE。可以在其上可以提供或设置有驱动焊盘的钝化层PSV上提供或设置封装层(未示出)。
图9是示出根据实施方式的显示装置的示意性剖视图。在实施方式中,以下描述将主要集中于与前述实施方式的区别,以避免重复解释。在以下实施方式的描述中未单独解释的部件与前述实施方式的部件一致。相同的附图标记将被用于表示相同的部件,并且相似的附图标记将被用于表示相似的部件。
显示装置可以包括衬底SUB、显示元件层DPL和像素电路层PCL。显示元件层DPL可以包括第一电极EL1、第二电极EL2、第一接触电极CNE1、第二接触电极CNE2、发光元件LD和绝缘层INS。
发光元件LD可以提供或设置在衬底SUB上。详细地,发光元件LD可以提供或设置在缓冲层BFL上,该缓冲层BFL提供或设置在衬底SUB的表面上。第一接触电极CNE1可以提供或设置在发光元件LD的第一端EP1和衬底SUB上。第二接触电极CNE2可以提供或设置在发光元件LD的第二端EP2和衬底SUB上。
在发光元件LD已经对齐之后,可以在发光元件LD上提供或设置第一接触电极CNE1和第二接触电极CNE2。
例如,在衬底SUB上对齐发光元件LD的方法可以包括:将发光元件LD散布在容器中容纳的溶剂的表面上,通过在溶剂的表面上设置压印头(imprinting head)并向压印头施加电压来使发光元件LD与压印头对准,且然后将与压印头对准的发光元件LD压印在衬底SUB上的方法;以及使用浸笔(dip-pen)将发光元件LD设置在衬底SUB上的方法。在衬底SUB上对齐发光元件LD的方法不限于上述示例。
第一电极EL1可以提供或设置在第一接触电极CNE1和衬底SUB上。第二电极EL2可以提供或设置在第二接触电极CNE2和衬底SUB上。第一电极EL1和第二电极EL2可以提供或设置在衬底SUB上,并且可以彼此间隔开,且发光元件LD设置在它们之间。
第一电极EL1和第二电极EL2可以是反射电极,其可以朝向衬底SUB的第二表面反射从发光元件LD发射的光。参照图9,从发光元件LD发射的光可以由第一电极EL1和第二电极EL2反射,并朝向衬底SUB的第二表面(例如,底表面)发射。
在实施方式中,从发光元件LD发射的光可以由第一电极EL1和第二电极EL2反射,或者仅由第一电极EL1和第二电极EL2反射,并朝向衬底SUB的底表面发射。可以增加从发光元件LD发射的光可以朝向衬底SUB的底表面发射的表面积,从而可以增强显示装置的底部发光集聚性。
与上述实施方式不同,根据实施方式的显示装置可以不包括与发光元件LD重叠的反射层REL,使得从发光元件LD发射的光可以仅由第一电极EL1和第二电极EL2反射并朝向衬底SUB的底表面发射。
绝缘层INS可以提供或设置在发光元件LD、第一接触电极CNE1和第二接触电极CNE2、第一电极EL1和第二电极EL2以及缓冲层BFL上。绝缘层INS可以是单层结构或包括两层或更多层的多层结构。绝缘层INS可以包括开口OPN1和OPN2,第一电极EL1和第二电极EL2中的每个的一部分可以通过开口OPN1和OPN2暴露。例如,绝缘层INS可以包括开口OPN2和开口OPN1,第一电极EL1的一部分可以通过开口OPN2暴露,第二电极EL2的一部分可以通过开口OPN1暴露。第一电极EL1和第二电极EL2中的一个可以通过形成或设置在绝缘层INS中的开口OPN1或OPN2电连接到像素电路层PCL的晶体管或与像素电路层PCL的晶体管电联接。
像素电路层PCL可包括第一晶体管Ts、第二晶体管Td、驱动电压线DVL和桥接图案BRP。
第一晶体管Ts的半导体层SCL和第二晶体管Td的半导体层SCL可以提供或设置在绝缘层INS上。第一晶体管Ts和第二晶体管Td中的每一个的栅电极GE可以提供或设置在相应的半导体层SCL上,且第一栅极绝缘层GI1插置在它们之间。
可以包括在第一晶体管Ts中的源电极SE和漏电极DE可以通过穿过第二栅极绝缘层GI2和第一栅极绝缘层GI1的接触孔分别电连接到或电联接到相应的半导体层SCL的源区和漏区。
第二晶体管Td的源电极SE可以通过穿过第二栅极绝缘层GI2和第一栅极绝缘层GI1的接触孔电连接到或电联接到相应的半导体层SCL的源区。
第二晶体管Td的漏电极DE可以通过穿过第二栅极绝缘层GI2和第一栅极绝缘层GI1的接触孔电连接到或电联接到相应的半导体层SCL的漏区。第二晶体管Td的漏电极DE可以通过第一开口OPN1电连接到或电联接到第二电极EL2,该第一开口OPN1可以顺序地穿过第二栅极绝缘层GI2、第一栅极绝缘层GI1和绝缘层INS。
驱动电压线DVL可以提供或设置在第一栅极绝缘层GI1上。桥接图案BRP可以通过穿过第二栅极绝缘层GI2的接触孔电连接到或电联接到驱动电压线DVL。桥接图案BRP可以通过第二开口OPN2电连接到或电联接到第一电极EL1,该第二开口OPN2可以顺序地穿过第二栅极绝缘层GI2、第一栅极绝缘层GI1和绝缘层INS。
像素电路层PCL可以包括钝化层PSV,其可以覆盖或重叠第一晶体管Ts和第二晶体管Td。可以在钝化层PSV上提供或设置电连接到或电联接到可以驱动像素PXL的驱动器的驱动焊盘(未示出)。驱动焊盘可以通过穿过钝化层PSV的接触孔电连接到或电联接到第二晶体管Td的漏电极DE。可以在其上可以提供或设置有驱动焊盘的钝化层PSV上提供或设置封装层(未示出)。
在实施方式中,可以减少制造显示装置的工艺所需的掩模的数量。与具有提供或设置在衬底的表面上的像素电路层和提供或设置在像素电路层上的显示元件层的显示装置的制造工艺不同,可以省略形成可以在衬底SUB上对齐发光元件LD的对齐线并且在已经执行对齐之后去除对齐线的工艺、形成堤部BNK的工艺、形成反射层REL的工艺等等。因此,可以有效地减少制造显示装置的工艺所需的掩模的数量。
可以在衬底SUB上形成或设置显示元件层DPL,并且可以在已经执行了对显示元件层DPL的测试之后形成或设置像素电路层PCL。因此,可以降低制造工艺期间的产品损失率。
各种实施方式可以提供具有能够引起有效光发射的结构以及简化的制造工艺的显示装置。
本文中已经公开了实施方式,并且尽管可以使用特定的术语,但是它们仅以一般和描述性的意义来使用并且解释,而不是为了限制的目的。在一些情况下,如将对于本领域普通技术人员显而易见的,除非另外特别指出,结合实施方式描述的特征、特性和/或元件可以单独使用或与结合其他实施方式描述的特征、特性和/或元件组合使用。因此,本领域的技术人员将理解,在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下,可以在形式和细节上进行各种改变。
Claims (17)
1.显示装置,包括:
衬底;
显示元件层,设置在所述衬底的第一表面上,并且包括发射光的发光元件,所述显示元件层包括:
第一接触电极,电连接到所述发光元件的第一端;以及
第二接触电极,电连接到所述发光元件的第二端;以及
像素电路层,设置在所述显示元件层上,并且包括电连接到所述发光元件的晶体管,所述像素电路层包括:
反射层,设置在所述显示元件层上,并且与所述发光元件重叠,
其中,所述第一接触电极和所述第二接触电极中的一个电连接到所述晶体管,以及
所述反射层将从所述发光元件发射的所述光朝向所述衬底的第二表面反射。
2.根据权利要求1所述的显示装置,其中,
所述显示元件层包括绝缘层,所述绝缘层设置在所述衬底上并且包括开口,所述第一接触电极和所述第二接触电极中的所述一个的一部分通过所述开口暴露,以及
所述第一接触电极和所述第二接触电极中的所述一个通过所述开口电连接到所述晶体管。
3.根据权利要求1所述的显示装置,其中,所述显示元件层包括:
第一电极,设置在所述第一接触电极和所述衬底之间,并且与所述第一接触电极电绝缘;以及
第二电极,设置在所述第二接触电极和所述衬底之间,并且与所述第二接触电极电绝缘,
其中,所述第一电极和所述第二电极彼此间隔开,且所述发光元件设置在所述第一电极和所述第二电极之间。
4.根据权利要求3所述的显示装置,其中,所述显示元件层包括:
第一透明电极,设置在所述第一电极和所述衬底之间,并且电连接到所述第一电极;以及
第二透明电极,设置在所述第二电极和所述衬底之间,并且电连接到所述第二电极,以及
其中,所述第一透明电极和所述第二透明电极彼此间隔开,且所述发光元件设置在所述第一透明电极和所述第二透明电极之间。
5.根据权利要求4所述的显示装置,其中,所述第一透明电极和所述第二透明电极中的每一个的透光率大于所述第一电极和所述第二电极中的每一个的透光率。
6.根据权利要求4所述的显示装置,其中,所述第一电极和所述第二电极中的每一个的电阻值小于所述第一透明电极和所述第二透明电极中的每一个的电阻值。
7.根据权利要求1所述的显示装置,其中,所述显示元件层包括:
堤部,设置在所述衬底上并且彼此间隔开,且所述发光元件设置在所述堤部之间;以及
第一电极和第二电极,设置在所述堤部上并且彼此间隔开,且所述发光元件设置在所述第一电极和所述第二电极之间。
8.根据权利要求7所述的显示装置,其中,所述第一接触电极设置在所述第一电极上并电连接到所述第一电极,并且所述第二接触电极设置在所述第二电极上并电连接到所述第二电极。
9.根据权利要求4所述的显示装置,其中,所述第一透明电极的一端和所述第二透明电极的一端中的至少一个与所述发光元件的一部分重叠。
10.根据权利要求4所述的显示装置,其中,所述第一透明电极和所述第二透明电极中的每一个的第一宽度不同于所述第一电极和所述第二电极中的每一个的第二宽度。
11.根据权利要求10所述的显示装置,其中,所述第二宽度小于所述第一宽度。
12.显示装置,包括:
衬底;
显示元件层,设置在所述衬底的第一表面上,并且包括发射光的发光元件,所述显示元件层包括:
第一接触电极,电连接到所述发光元件的第一端;
第二接触电极,电连接到所述发光元件的第二端;
第一电极,电连接到所述第一接触电极;以及
第二电极,电连接到所述第二接触电极;以及
像素电路层,设置在所述显示元件层上,并且包括电连接到所述发光元件的晶体管,
其中,所述第一电极和所述第二电极中的一个电连接到所述晶体管,以及
从所述发光元件发射的所述光朝向所述衬底的第二表面发射。
13.根据权利要求12所述的显示装置,其中,
所述显示元件层包括绝缘层,所述绝缘层设置在所述衬底上并且包括开口,所述第一电极和所述第二电极中的所述一个的一部分通过所述开口暴露,以及
所述第一电极和所述第二电极中的所述一个通过所述开口电连接到所述晶体管。
14.根据权利要求12所述的显示装置,其中,
所述发光元件设置在所述衬底上,
所述第一接触电极设置在所述衬底和所述发光元件的第一端上,以及
所述第二接触电极设置在所述衬底和所述发光元件的第二端上。
15.根据权利要求12所述的显示装置,其中,
所述第一电极设置在所述衬底和所述第一接触电极上,
所述第二电极设置在所述衬底和所述第二接触电极上,以及
所述第一电极和所述第二电极彼此间隔开,且所述发光元件设置在所述第一电极和所述第二电极之间。
16.根据权利要求12所述的显示装置,其中,所述第一电极和所述第二电极中的每一个是反射电极,所述反射电极将从所述发光元件发射的所述光朝向所述衬底的所述第二表面反射。
17.根据权利要求16所述的显示装置,其中,所述显示元件层包括:
堤部,设置在所述衬底上并且彼此间隔开,且所述发光元件设置在所述堤部之间;以及
所述第一电极和所述第二电极,设置在所述堤部上并且彼此间隔开,且所述发光元件设置在所述第一电极和所述第二电极之间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0145742 | 2019-11-14 | ||
KR1020190145742A KR20210059107A (ko) | 2019-11-14 | 2019-11-14 | 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112802867A true CN112802867A (zh) | 2021-05-14 |
Family
ID=75807411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011215163.3A Pending CN112802867A (zh) | 2019-11-14 | 2020-11-04 | 显示装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11791318B2 (zh) |
KR (1) | KR20210059107A (zh) |
CN (1) | CN112802867A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230008955A (ko) * | 2021-07-07 | 2023-01-17 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
KR20230017376A (ko) * | 2021-07-27 | 2023-02-06 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110041401A (ko) | 2009-10-15 | 2011-04-21 | 샤프 가부시키가이샤 | 발광 장치 및 그 제조 방법 |
US8872214B2 (en) | 2009-10-19 | 2014-10-28 | Sharp Kabushiki Kaisha | Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device |
US8637858B2 (en) | 2010-09-24 | 2014-01-28 | Novaled Ag | Tandem white OLED |
KR101244926B1 (ko) | 2011-04-28 | 2013-03-18 | 피에스아이 주식회사 | 초소형 led 소자 및 그 제조방법 |
CN105453284B (zh) | 2013-07-09 | 2018-03-20 | Psi株式会社 | 超小型发光二极管电极组件及其制造方法 |
KR102651097B1 (ko) * | 2016-10-28 | 2024-03-22 | 엘지디스플레이 주식회사 | 발광 다이오드 디스플레이 장치 |
KR102605174B1 (ko) * | 2016-12-19 | 2023-11-22 | 엘지디스플레이 주식회사 | 발광 다이오드 디스플레이 장치 |
KR20180079081A (ko) * | 2016-12-30 | 2018-07-10 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
KR102514755B1 (ko) | 2017-07-10 | 2023-03-29 | 삼성전자주식회사 | 마이크로 엘이디 디스플레이 및 그 제작 방법 |
KR102503168B1 (ko) | 2018-02-08 | 2023-02-27 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
-
2019
- 2019-11-14 KR KR1020190145742A patent/KR20210059107A/ko not_active Application Discontinuation
-
2020
- 2020-08-12 US US16/991,515 patent/US11791318B2/en active Active
- 2020-11-04 CN CN202011215163.3A patent/CN112802867A/zh active Pending
-
2023
- 2023-09-13 US US18/466,436 patent/US20240006386A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240006386A1 (en) | 2024-01-04 |
US20210151419A1 (en) | 2021-05-20 |
KR20210059107A (ko) | 2021-05-25 |
US11791318B2 (en) | 2023-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3823050B1 (en) | Light-emitting device and display device comprising same | |
US11990579B2 (en) | Display device and method of fabricating the same | |
CN111554198A (zh) | 显示装置 | |
CN112864197A (zh) | 显示设备及制造显示设备的方法 | |
CN112470294B (zh) | 发光装置、其制造方法以及设置有其的显示装置 | |
CN112470301A (zh) | 发光装置、其制造方法和包括该发光装置的显示装置 | |
US20240006386A1 (en) | Display device | |
KR20200042997A (ko) | 표시 장치 | |
EP3968383A1 (en) | Pixel and display device comprising same | |
CN112786654A (zh) | 显示装置 | |
US20220384402A1 (en) | Pixel, display device including same, and manufacturing method therefor | |
US11411143B2 (en) | Light emitting device and method of fabricating the same | |
KR20230056859A (ko) | 표시 장치 및 그의 제조 방법 | |
US11450268B2 (en) | Display device and fabricating method for display device | |
CN113994472A (zh) | 显示装置及其制造方法 | |
US20220406972A1 (en) | Display device and method for manufacturing display device | |
US20230070511A1 (en) | Display device and method for manufacturing same | |
EP3958318A1 (en) | Display device and method for manufacturing same | |
CN113644093A (zh) | 像素和包括像素的显示装置 | |
KR20210090338A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
US11626389B2 (en) | Display device | |
US20230231097A1 (en) | Manufacturing method for display device, panel for manufacturing display device, and display device | |
US20240203315A1 (en) | Display device | |
US20230282776A1 (en) | Display device and manufacturing for the same | |
US11785824B2 (en) | Display device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |