KR20230008955A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20230008955A
KR20230008955A KR1020210089268A KR20210089268A KR20230008955A KR 20230008955 A KR20230008955 A KR 20230008955A KR 1020210089268 A KR1020210089268 A KR 1020210089268A KR 20210089268 A KR20210089268 A KR 20210089268A KR 20230008955 A KR20230008955 A KR 20230008955A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
emitting element
signal
providing
Prior art date
Application number
KR1020210089268A
Other languages
English (en)
Inventor
이스라엘 에스테반 라조 마르티네즈
장윤
강석훈
박승범
서덕종
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210089268A priority Critical patent/KR20230008955A/ko
Priority to US17/590,488 priority patent/US20230008241A1/en
Priority to PCT/KR2022/009342 priority patent/WO2023282531A1/ko
Publication of KR20230008955A publication Critical patent/KR20230008955A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 의하면, 기판 상에 배치되고 서로 이격된 제1 전극 및 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자; 및 상기 기판 상에 배치되고, 상기 발광 소자가 배치된 영역에 전계를 형성할 수 있도록 평면 상에서 볼 때 상기 발광 소자와 중첩하는 보조 전극; 을 포함하는, 표시 장치가 제공될 수 있다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD FOR THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 과제는, 공정 비용이 절감되고, 발광 소자의 정렬도가 향상되어 발광 효율이 향상된 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 기판 상에 배치되고 서로 이격된 제1 전극 및 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자; 및 상기 기판 상에 배치되고, 상기 발광 소자가 배치된 영역에 전계를 형성할 수 있도록 평면 상에서 볼 때 상기 발광 소자와 중첩하는 보조 전극; 을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제2 전극을 통하여 상기 발광 소자에 전원을 제공할 수 있는 전원 라인; 및 상기 전원 라인을 커버하는 보호막; 을 더 포함하고, 상기 보조 전극은 상기 전원 라인과 동일한 층에 배치되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 발광 소자에 전기적으로 연결되고 제1 트랜지스터 전극, 제2 트랜지스터 전극, 및 게이트 전극을 포함하는 트랜지스터; 를 더 포함하고, 상기 보조 전극은 상기 게이트 전극과 동일한 층에 배치되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 발광 소자에 전기적으로 연결되고 제1 트랜지스터 전극, 제2 트랜지스터 전극, 및 게이트 전극을 포함하는 트랜지스터; 및 상기 기판 상에 배치되고, 평면 상에서 볼 때, 적어도 일부가 상기 트랜지스터와 중첩하는 하부 전극층; 을 더 포함하고, 상기 보조 전극은 상기 하부 전극층과 동일한 층에 배치되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 보조 전극에 전원을 공급하도록 구성되고, 상기 보조 전극과는 상이한 층에 배치되는 전원 공급 라인; 을 더 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 보조 전극은 상기 발광 소자로부터 발산된 광을 반사하도록 반사성 물질을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 보조 전극은 평면 상에서 볼 때, 상기 제1 전극과 중첩하는 제1 중첩 영역 및 상기 제2 전극과 중첩하는 제2 중첩 영역을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 기판의 두께 방향을 기준으로 할 때, 상기 보조 전극과 상기 제1 전극 간 이격 거리는, 2μm 이하인, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 전극과 상기 발광 소자를 전기적으로 연결하는 제1 컨택 전극; 및 상기 제2 전극과 상기 발광 소자를 전기적으로 연결하는 제2 컨택 전극; 을 더 포함하고, 상기 보조 전극의 일부는 평면 상에서 볼 때, 상기 제1 전극 및 상기 제1 컨택 전극과 중첩하고, 상기 보조 전극의 또 다른 적어도 일부는 평면 상에서 볼 때, 상기 제2 전극 및 상기 제2 컨택 전극과 중첩하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 전극과 상기 제2 전극은 제1 방향으로 이격되고, 상기 보조 전극은 상기 제1 방향과 교차하는 제2 방향으로 연장하는, 표시 장치가 제공될 수 있다.
본 발명의 다른 실시예에 따르면, 기판 상에 리프팅 전극을 제공하는 단계; 상기 리프팅 전극 상에 보호막을 형성하고, 상기 보호막 상에 제1 전극 및 제2 전극을 제공하는 단계; 상기 기판 상에 발광 소자 및 용매를 포함하는 잉크를 제공하는 단계; 상기 제1 전극 및 상기 제2 전극에 전기적 신호를 제공하여 상기 발광 소자를 상기 제1 전극과 상기 제2 전극 사이에 위치시키는 제1 정렬 동작을 수행하는 단계; 상기 리프팅 전극에 전기적 신호를 제공하여 상기 발광 소자를 리프트시키는 제2 정렬 동작을 수행하는 단계; 및 상기 제1 전극 및 상기 제2 전극에 전기적 신호를 제공하여 상기 발광 소자의 포즈(pose)를 변경하고 상기 제1 전극과 상기 제2 전극 사이에 위치시키는 제3 정렬 동작을 수행하는 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 기판 상에 리프팅 전원 공급 라인을 형성하는 단계; 및 상기 리프팅 전원 공급 라인과 상기 리프팅 전극을 전기적으로 연결하는 단계; 를 더 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 보호막 상에 상기 기판의 두께 방향으로 돌출되고, 유체가 수용될 수 있는 공간을 정의하는 제1 뱅크 및 제2 뱅크를 형성하는 단계; 를 더 포함하는 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 잉크를 제공하는 단계는 상기 잉크를 상기 제1 뱅크와 상기 제2 뱅크 사이에 제공하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 발광 소자는 복수 개 구비되어, 각각 N형 반도체인 제1 반도체층, P형 반도체인 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하고, 상기 제1 정렬 동작을 수행하는 단계 이후, 상기 발광 소자의 일부는 상기 제1 반도체층이 상기 제1 전극을 향하도록 배치되고, 상기 발광 소자의 또 다른 일부는 상기 제1 반도체층이 상기 제2 전극을 향하도록 배치되는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제1 전극 및 상기 제2 전극을 커버하도록 절연막을 형성하는 단계; 를 더 포함하고, 상기 제1 정렬 동작을 수행하는 단계는, 상기 절연막과 상기 발광 소자가 서로 접촉하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제2 정렬 동작을 수행하는 단계는, 상기 발광 소자의 포즈가 변경되기 용이하도록 상기 발광 소자가 상기 절연막으로부터 분리되는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제2 정렬 동작을 수행하는 단계는, 상기 발광 소자가 상기 절연막 간 접촉으로부터 회피되는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제3 정렬 동작을 수행하는 단계는, 상기 발광 소자가 편향 정렬되는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제1 정렬 동작을 수행하는 단계는, 상기 제1 전극과 상기 제2 전극에 제1 AC 신호를 제공하는 단계를 포함하고, 상기 제2 정렬 동작을 수행하는 단계는, 상기 리프팅 전극에 DC 신호를 제공하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제3 정렬 동작을 수행하는 단계는: 상기 제2 정렬 동작이 수행된 이후 수행되고, 상기 제1 전극과 상기 제2 전극에 제2 AC 신호를 제공하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제2 AC 신호의 주파수는 상기 제1 AC 신호의 주파수보다 큰, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제1 AC 신호의 크기는 상기 제2 AC 신호의 크기보다 큰, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제3 정렬 동작을 수행하는 단계는: 상기 제2 AC 신호를 제공하는 단계 이후에 수행되는 단계로서, 상기 제1 전극과 상기 제2 전극에 제3 AC 신호를 제공하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제3 AC 신호의 주파수는 상기 제2 AC 신호의 주파수보다 작은, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 DC 신호를 제공하는 단계, 상기 제2 AC 신호를 제공하는 단계, 및 상기 제3 AC 신호를 제공하는 단계는 단일 사이클을 구성하고, 상기 단일 사이클은 복수 회 수행되는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제2 AC 신호를 제공하는 단계, 및 상기 제3 AC 신호를 제공하는 단계는 단일 사이클을 구성하고, 상기 단일 사이클은 복수 회 수행되는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제2 AC 신호 및 상기 제3 AC 신호의 크기는 10Vpp보다 작은, 표시 장치의 제조 방법이 제공될 수 있다.
본 발명의 또 다른 실시에에 따르면, 기판 상에 리프팅 전극을 제공하는 단계; 상기 리프팅 전극 상에 보호막을 형성하고, 상기 보호막 상에 제1 전극 및 제2 전극을 제공하는 단계; 상기 기판 상에 발광 소자 및 용매를 포함하는 잉크를 제공하는 단계; 상기 제1 전극 및 상기 제2 전극에 제1 AC 신호를 제공하여 상기 발광 소자를 상기 제1 전극과 상기 제2 전극 사이에 위치시키는 랜딩 단계; 상기 리프팅 전극에 DC 신호를 제공하여 상기 발광 소자를 상기 제1 전극 및 상기 제2 전극과 이격되도록 하는 리프트 단계; 및 상기 제1 전극 및 상기 제2 전극에 제2 AC 신호 및 상기 제2 AC 신호에 연속하여 제3 AC 신호를 제공하여 상기 발광 소자의 포즈를 변경시키는 로테이션 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
본 발명의 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해결 수단들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 공정 비용이 절감되고, 발광 소자의 정렬도가 향상되어 발광 효율이 향상된 표시 장치 및 그 제조 방법이 제공될 수 있다.
본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1 및 도 2는 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3은 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 4는 실시예에 따른 화소를 나타낸 평면도이다.
도 5는 도 4의 Ⅰ~Ⅰ’에 따른 단면도이다.
도 6은 도 5의 EA1 영역의 확대도이다.
도 7은 제2 실시예에 따른 화소를 나타낸 단면도로서, 도 4의 Ⅰ~Ⅰ’에 따른 단면 영역에 대응하는 구조를 나타낸 단면도이다.
도 8은 제3 실시예에 따른 화소를 나타낸 단면도로서, 도 4의 Ⅰ~Ⅰ’에 따른 단면 영역에 대응하는 구조를 나타낸 단면도이다.
도 9는 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 10은 발광 소자의 정렬 동작이 수행될 때, 제공되는 전기적 신호의 세기를 나타낸 그래프들이다.
도 11, 도 12, 도 14, 도 16, 도 18, 도 20, 및 도 21은 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 13, 도 15, 도 17, 및 도 19는 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 평면도들이다.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 의해 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
이하에서는, 첨부된 도면들을 참조하여 실시예에 따른 표시 장치 및 그 제조 방법에 관하여 설명한다.
도 1 및 도 2에는 실시예에 따른 표시 장치에 포함되는 발광 소자(LD)에 관하여 도시되었다. 도 1 및 도 2는 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(SEC1) 및 제2 반도체층(SEC2), 제1 반도체층(SEC1)과 제2 반도체층(SEC2) 사이에 개재된 활성층(AL)을 포함할 수 있다. 발광 소자(LD)는 전극층(ELL)을 더 포함할 수 있다. 일 실시예에 따르면, 제1 반도체층(SEC1), 활성층(AL), 제2 반도체층(SEC2), 및 전극층(ELL)은 발광 소자(LD)의 길이(L) 방향을 따라 순차적으로 적층될 수 있다.
발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(SEC1)이 인접할 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제2 반도체층(SEC2) 및 전극층(ELL)이 인접할 수 있다.
실시예에 따르면, 발광 소자(LD)는 기둥 형상을 가질 수 있다. 기둥 형상은 원기둥 또는 다각 기둥 등과 같이, 길이(L) 방향으로 연장된 형상을 의미할 수 있다. 즉, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다. 발광 소자(LD)의 단면의 형상은 로드 형상(rod-like shape) 및 바 형상(bar-like shape)을 포함하나, 이에 한정되는 것은 아니다.
발광 소자(LD)는 나노 스케일(nanometer scale) 내지 마이크로 스케일(micrometer scale)의 크기를 가질 수 있다. 예를 들어, 발광 소자(LD)의 직경(D)(또는 폭) 및 길이(L)는 각각 나노 스케일 내지 마이크로 스케일의 크기를 가질 수 있으나, 이에 한정되는 것은 아니다.
제1 반도체층(SEC1)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(SEC1)은 N형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(SEC1)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(SEC1)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(SEC1)을 구성할 수 있다.
활성층(AL)은 제1 반도체층(SEC1) 상에 배치될 수 있다. 활성층(AL)은 제1 반도체층(SEC1)과 제2 반도체층(SEC2) 사이에 배치될 수 있다.
활성층(AL)은 AlGalnP, AlGaP, AllnGaN, lnGaN, 및 AlGaN 중 어느 하나를 포함할 수 있다. 예를 들어, 활성층(AL)이 적색광을 출력하고자 하는 경우, 활성층(AL)은 AlGalnP 및/또는 lnGaN을 포함할 수 있다. 활성층(AL)이 녹색광 혹은 청색광을 출력하고자 하는 경우, 활성층(AL)은 lnGaN을 포함할 수 있다. 하지만 상술된 예시에 한정되지 않는다.
활성층(AL)은 단일 양자 우물(single-quantum well) 또는 다중 양자 우물(multi-quantum well) 구조로 형성될 수 있다.
제2 반도체층(SEC2)은 활성층(AL) 상에 배치되며, 제1 반도체층(SEC1)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(SEC2)은 P형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(SEC2)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(SEC2)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(SEC2)을 구성할 수 있다.
전극층(ELL)은 제2 반도체층(SEC2) 상에 형성될 수 있다. 전극층(ELL)은 금속 또는 금속 산화물을 포함할 수 있다. 일 예에 따르면, 전극층(ELL)은 Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 중 적어도 어느 하나를 포함할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(AL)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치(도 3의 'DD' 참조)의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
발광 소자(LD)는 표면에 제공된 절연막(INF)을 더 포함할 수 있다. 절연막(INF)은 단일의 막 또는 복수의 막으로 형성될 수 있다.
절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연막(INF)은 제1 단부(EP1)에 인접하여 배치된 제1 반도체층(SEC1) 및 제2 단부(EP2)에 인접하여 배치된 전극층(ELL) 각각의 일부를 노출할 수 있다.
절연막(INF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함할 수 있다. 다만, 특정 예시에 한정되는 것은 아니다.
절연막(INF)은 발광 소자(LD)의 전기적 안정성을 확보할 수 있다. 또한, 다수의 발광 소자(LD)들이 서로 밀접하여 배치되어 있는 경우에도 발광 소자(LD)들의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
실시예에 따르면, 발광 소자(LD)는 제1 반도체층(SEC1), 활성층(AL), 제2 반도체층(SEC2), 전극층(ELL), 및 절연막(INF) 외 추가적인 구성을 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수도 있다.
도 3은 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
표시 장치(DD)는 광을 발산하도록 구성된다. 도 3을 참조하면, 표시 장치(DD)는 기판(SUB) 및 기판(SUB) 상에 배치된 화소(PXL)를 포함할 수 있다. 도면에 도시되지 않았으나, 표시 장치(DD)는 화소(PXL)를 구동하기 위한 구동 회로부(예를 들어, 주사 구동부 및 데이터 구동부), 배선들, 및 패드들을 더 포함할 수 있다.
표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA) 외 영역을 의미할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다.
기판(SUB)은 표시 장치(DD)의 베이스 부재를 구성할 수 있다. 기판(SUB)은 경성 또는 연성의 기판이나 필름일 수 있으나, 특정 예시에 한정되지 않는다.
표시 영역(DA)은 화소(PXL)가 배치된 영역을 의미할 수 있다. 비표시 영역(NDA)은 화소(PXL)가 배치되지 않은 영역을 의미할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소(PXL)에 연결되는 구동 회로부, 배선들, 및 패드들이 배치될 수 있다.
일 예에 따르면, 화소(PXL)는 스트라이프(stripe) 또는 펜타일(PENTILE™) 배열 구조 등에 따라 배열될 수 있으나, 이에 한정되지 않으며, 공지된 다양한 실시 형태가 적용될 수 있다.
실시예에 따르면, 화소(PXL)는 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)를 포함할 수 있다. 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 각각 서브 화소일 수 있다. 적어도 하나의 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛을 구성할 수 있다.
예를 들어, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3) 각각은 소정 색의 광을 방출할 수 있다. 일 예로, 제1 화소(PXL1)는 적색(일 예로, 제1 색)의 광을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색(일 예로, 제2 색)의 광을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색(일 예로, 제3 색)의 광을 방출하는 청색 화소일 수 있다. 다만, 각각의 상기 화소 유닛을 구성하는 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)의 색상, 종류 및/또는 개수 등이 특정 예시에 한정되지는 않는다.
이하에서는, 도 4 내지 도 8을 참조하여 실시예에 따른 화소(PXL)의 구조에 관하여 더욱 상세히 설명한다.
도 4는 실시예에 따른 화소를 나타낸 평면도이다. 도 4에 도시된 화소(PXL)는 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 중 적어도 어느 하나일 수 있다.
도 4를 참조하면, 화소(PXL)는 제1 전극(ELT1), 제2 전극(ELT2), 제1 연결 전극(CNL1), 제2 연결 전극(CNL2), 제1 컨택부(CNT1), 제2 컨택부(CNT2), 발광 소자(LD), 리프팅 전극(200), 제1 컨택 전극(CNE1), 및 제2 컨택 전극(CNE2)을 포함할 수 있다.
발광 소자(LD)는 복수 개 구비되어 배열될 수 있다. 일 예로, 발광 소자(LD)는 제2 방향(DR2)을 따라 병렬 구조로 배열될 수 있다. 다만 발광 소자(LD)의 배열 구조가 이에 한정되는 것은 아니다.
발광 소자(LD)는 정렬 전극으로 기능하도록 구성된 전극들 사이에 배치될 수 있다.
예를 들어, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다. 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2) 상에 배치될 수 있다. 발광 소자(LD)의 적어도 일부는 평면 상에서 볼 때, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다.
발광 소자(LD)는 제1 컨택 전극(CNE1)을 통해 제1 전극(ELT1)과 전기적으로 연결될 수 있다.
실시예에 따르면, 발광 소자(LD)의 제2 단부(EP2)는 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(LD)의 제2 반도체층(SEC2)은 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다.
발광 소자(LD)는 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
실시예에 따르면, 발광 소자(LD)의 제1 단부(EP1)는 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(LD)의 제1 반도체층(SEC1)은 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다.
제1 전극(ELT1)은 제2 방향(DR2)으로 연장할 수 있다. 제1 전극(ELT1)은 제2 전극(ELT2)과 제1 방향(DR1)으로 이격될 수 있다. 제1 전극(ELT1)은 제1 연결 전극(CNL1)과 연결될 수 있다. 여기서, 제1 방향(DR1)은 제2 방향(DR2)과 교차(혹은 비평행)할 수 있다.
제1 연결 전극(CNL1)은 제1 컨택부(CNT1)를 통해 화소 회로부(도 5의 'PCL' 참조)에 포함된 브릿지 패턴(도 5의 'BRP' 참조)과 연결될 수 있다. 제1 연결 전극(CNL1)은 제1 전극(ELT1)과 동일한 층에 배치되어, 서로 일체로 형성될 수 있다.
제2 전극(ELT2)은 제2 방향(DR2)으로 연장할 수 있다. 제2 전극(ELT2)은 제1 전극(ELT1)과 제1 방향(DR1)으로 이격될 수 있다. 제2 전극(ELT2)은 제2 연결 전극(CNL2)과 연결될 수 있다.
제2 연결 전극(CNL2)은 제2 컨택부(CNT2)를 통해 화소 회로부(PCL)에 포함된 전원 라인(PL)과 연결될 수 있다. 제2 연결 전극(CNL2)은 제2 전극(ELT2)과 동일한 층에 배치되어, 서로 일체로 형성될 수 있다.
리프팅 전극(200)은 발광 소자(LD)가 배치되는 영역에 전계를 형성할 수 있도록, 평면 상에서 볼 때, 발광 소자(LD)와 중첩할 수 있다. 일 실시예에 따르면, 리프팅 전극(200)은 평면 상에서 볼 때, 복수 개의 발광 소자(LD)와 중첩할 수 있다.
실시예에 따르면, 리프팅 전극(200)은 보조 전극 혹은 제3 전극으로 지칭될 수 있다.
실시예에 따르면, 리프팅 전극(200)의 일부는 평면 상에서 볼 때, 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)과 중첩할 수 있다. 리프팅 전극(200)의 또 다른 일부는 평면 상에서 볼 때, 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)과 중첩할 수 있다.
실시예에 따르면, 리프팅 전극(200)은 제2 방향(DR2)으로 연장하는 형상을 가질 수 있다. 여기서 제2 방향(DR2)은 제1 전극(ELT1)과 제2 전극(ELT2)이 연장하는 제1 방향(DR1)과 교차(혹은 비평행)하는 방향을 의미할 수 있다.
실시예에 따르면, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에서는 제2 방향(DR2)으로 연장하는 사로 영역이 정의되고, 리프팅 전극(200)은 상기 사로 영역과 중첩할 수 있다.
제1 컨택 전극(CNE1)은 제1 전극(ELT1) 상에 배치되어, 제1 전극(ELT1)과 전기적으로 연결될 수 있다. 제1 컨택 전극(CNE1)은 제1 전극(ELT1)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2)은 제2 전극(ELT2) 상에 배치되어, 제2 전극(ELT2)과 전기적으로 연결될 수 있다. 제2 컨택 전극(CNE2)은 제2 전극(ELT2)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
이하에서는, 도 5 내지 도 8을 참조하여 실시예에 따른 화소(PXL)의 단면 구조를 중심으로 설명한다.
도 5 및 도 6은 제1 실시예에 따른 화소(PXL)를 나타낸 단면도들이다. 도 7은 제2 실시예에 따른 화소(PXL)를 나타낸 단면도이다. 도 8은 제3 실시예에 따른 화소(PXL)를 나타낸 단면도이다.
먼저, 도 5 및 도 6을 참조하여 제1 실시예에 따른 화소(PXL)에 관하여 설명한다. 도 5는 도 4의 Ⅰ~Ⅰ'에 따른 단면도이다. 도 6은 도 5의 EA1 영역의 확대도이다.
도 5를 참조하면, 화소(PXL)는 기판(SUB), 화소 회로부(PCL), 및 표시 소자부(DPL)를 포함할 수 있다.
기판(SUB)은 표시 장치(DD)의 베이스 부재를 구성할 수 있다. 기판(SUB)은 경성 또는 연성의 기판이나 필름일 수 있으나, 특정 예시에 한정되지 않는다. 기판(SUB)은 기저면으로 제공되어, 기판(SUB) 상에는 화소 회로부(PCL) 및 표시 소자부(DPL)가 배치될 수 있다.
화소 회로부(PCL)는 기판(SUB) 상에 배치될 수 있다. 화소 회로부(PCL)는 하부 전극층(BML), 버퍼막(BFL), 트랜지스터(TR), 게이트 절연막(GI), 리프팅 전원 공급 라인(100), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 브릿지 패턴(BRP), 전원 라인(PL), 리프팅 전극(200), 보호막(PSV), 제1 컨택부(CNT1), 및 제2 컨택부(CNT2)를 포함할 수 있다.
하부 전극층(BML)은 기판(SUB) 상에 배치되어, 버퍼막(BFL)에 의해 커버될 수 있다. 하부 전극층(BML)의 일부는 평면 상에서 볼 때, 트랜지스터(TR)와 중첩할 수 있다.
실시예에 따르면, 하부 전극층(BML)은 도전성 물질을 포함하여 화소 회로부(PCL) 및 표시 소자부(DPL)에 제공되는 전기적 신호가 이동하는 경로로 기능할 수 있다. 일 예로, 하부 전극층(BML)은 알루미늄(Al), 구리(Cu), 타이타늄(Ti), 및 몰리브덴(Mo) 중 어느 하나를 포함할 수 있다.
버퍼막(BFL)은 기판(SUB) 상에 배치될 수 있다. 버퍼막(BFL)은 불순물이 외부로부터 확산되는 것을 방지할 수 있다. 버퍼막(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다.
트랜지스터(TR)는 박막 트랜지스터일 수 있다. 일 실시예에 따르면, 트랜지스터(TR)는 구동 트랜지스터일 수 있다.
트랜지스터(TR)는 발광 소자(LD)와 전기적으로 연결될 수 있다. 트랜지스터(TR)는 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다. 다만 상술된 예시에 한정되지 않는다. 일 예에 따르면, 트랜지스터(TR)는 브릿지 패턴(BRP)을 통과하지 않고, 제1 연결 전극(CNL1)과 전기적으로 연결될 수도 있다.
트랜지스터(TR)는 액티브층(ACT), 제1 트랜지스터 전극(TE1), 제2 트랜지스터 전극(TE2), 및 게이트 전극(GE)을 포함할 수 있다.
액티브층(ACT)은 반도체층을 의미할 수 있다. 액티브층(ACT)은 버퍼막(BFL) 상에 배치될 수 있다. 일 예에 따르면, 액티브층(ACT)은 폴리실리콘(polysilicon), 아몰퍼스 실리콘(amorphous silicon), 및 산화물 반도체 중 어느 하나를 포함할 수 있다.
액티브층(ACT)은 제1 트랜지스터 전극(TE1)과 접촉하는 제1 접촉 영역 및 제2 트랜지스터 전극(TE2)과 접촉하는 제2 접촉 영역을 포함할 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 배치될 수 있다. 게이트 전극(GE)의 위치는 액티브층(ACT)의 채널 영역의 위치에 대응될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 액티브층(ACT)의 채널 영역 상에 배치될 수 있다. 일 예에 따르면, 게이트 전극(GE)은 알루미늄(Al), 구리(Cu), 타이타늄(Ti), 및 몰리브덴(Mo) 중 어느 하나를 포함할 수 있다.
게이트 절연막(GI)은 액티브층(ACT) 상에 배치될 수 있다. 게이트 절연막(GI)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 게이트 절연막(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 층간 절연막(ILD1)은 게이트 전극(GE) 및 리프팅 전원 공급 라인(100) 상에 위치할 수 있다. 제1 층간 절연막(ILD1)은 게이트 절연막(GI)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)은 제1 층간 절연막(ILD1) 상에 위치할 수 있다. 제1 트랜지스터 전극(TE1)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제1 접촉 영역과 접촉하고, 제2 트랜지스터 전극(TE2)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제2 접촉 영역과 접촉할 수 있다. 일 예에 따르면, 제1 트랜지스터 전극(TE1)은 드레인 전극이고, 제2 트랜지스터 전극(TE2)은 소스 전극일 수 있으나, 이에 한정되지 않는다.
리프팅 전원 공급 라인(100)은 게이트 절연막(GI) 상에 배치될 수 있다. 리프팅 전원 공급 라인(100)은 제1 층간 절연막(ILD1)에 의해 커버될 수 있다.
실시예에 따르면, 리프팅 전원 공급 라인(100)은 평면 상에서 볼 때, 리프팅 전극(200)과 중첩할 수 있다. 리프팅 전원 공급 라인(100)은 리프팅 전극(200)과 상이한 층에 배치될 수 있다. 다만 이에 한정되지 않고 리프팅 전원 공급 라인(100)은 리프팅 전극(200)과 중첩하지 않도록 배치될 수도 있다.
실시예에 따르면, 리프팅 전원 공급 라인(100)은 게이트 전극(GE)과 동일한 층에 배치될 수 있다. 일 예로, 리프팅 전원 공급 라인(100)은 게이트 전극(GE)과 동일한 공정 내 형성(혹은 증착, 제공)될 수 있다. 리프팅 전원 공급 라인(100)은 게이트 전극(GE)과 동일한 공정 내 패터닝되어, 동일한 물질을 포함할 수 있다.
다만, 리프팅 전원 공급 라인(100)의 위치는 상술된 예시에 한정되지 않는다. 예를 들어, 리프팅 전원 공급 라인(100)은 브릿지 패턴(BRP)과 동일한 층에 배치되거나, 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)과 동일한 층에 배치되거나, 혹은 하부 전극층(BML)과 동일한 층에 배치될 수도 있다.
리프팅 전원 공급 라인(100)은 도전성 물질을 포함할 수 있다. 일 예로, 리프팅 전원 공급 라인(100)은 알루미늄(Al), 구리(Cu), 타이타늄(Ti), 및 몰리브덴(Mo) 중 어느 하나를 포함할 수 있다. 다만, 이에 한정되는 것은 아니다.
실시예에 따르면, 리프팅 전원 공급 라인(100)은 리프팅 전극(200)에 전기적 신호를 제공할 수 있다. 예를 들어, 리프팅 전원 공급 라인(100)은 리프팅 전극(200)에 전원을 공급하도록 구성될 수 있다.
제2 층간 절연막(ILD2)은 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2) 상에 위치할 수 있다. 제2 층간 절연막(ILD2)은 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)과 마찬가지로, 무기 재료를 포함할 수 있다. 무기 재료로는, 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 구성 물질로 예시된 물질들, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
브릿지 패턴(BRP)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 브릿지 패턴(BRP)은 제2 층간 절연막(ILD2)을 관통하는 컨택홀을 통해 제1 트랜지스터 전극(TE1)과 연결될 수 있다. 브릿지 패턴(BRP)은 보호막(PSV)에 형성된 제1 컨택부(CNT1)를 통해 제1 연결 전극(CNL1)과 전기적으로 연결될 수 있다.
전원 라인(PL)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 전원 라인(PL)은 보호막(PSV)에 형성된 제2 컨택부(CNT2)를 통해 제2 연결 전극(CNL2)과 전기적으로 연결될 수 있다. 전원 라인(PL)은 제2 전극을 통해 발광 소자(LD)에 전원(혹은 캐소드 신호)을 제공할 수 있다.
리프팅 전극(200)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 리프팅 전극(200)은 보호막(PSV)에 의해 커버될 수 있다. 상술한 바와 같이, 리프팅 전극(200)은 평면 상에서 볼 때, 발광 소자(LD)와 중첩할 수 있다.
실시예에 따르면, 리프팅 전극(200)은 브릿지 패턴(BRP) 및 전원 라인(PL)과 동일한 층에 배치될 수 있다. 일 예로, 리프팅 전극(200)은 브릿지 패턴(BRP) 및 전원 라인(PL)과 동일한 공정 내 형성될 수 있다. 리프팅 전극(200)은 브릿지 패턴(BRP) 및 전원 라인(PL)과 동일한 공정 내 패터닝되어, 동일한 물질을 포함할 수 있다. 이에 따라, 리프팅 전극(200)을 추가적으로 제공하는 경우에도, 별도 부가적인 공정 단계가 추가되지 않을 수 있다. 특히, 별도의 마스크가 소요되지 않을 수 있으며, 결국 공정 비용이 절감될 수 있다.
리프팅 전극(200)은 도전성 물질을 포함할 수 있다. 일 예로, 리프팅 전극(200)은 알루미늄(Al), 구리(Cu), 타이타늄(Ti), 및 몰리브덴(Mo) 중 어느 하나를 포함할 수 있다. 다만, 이에 한정되는 것은 아니다.
실시예에 따르면, 리프팅 전극(200)은 발광 소자(LD)에 대한 반사 격벽으로 기능할 수 있도록 반사 성질이 우수한 물질을 포함할 수 있다. 일 예로, 리프팅 전극(200)은 반사성이 향상되도록 알루미늄(Al)을 포함할 수 있다. 리프팅 전극(200)이 발광 소자(LD)에 대한 반사 격벽으로 기능하여, 발광 소자(LD)의 발광 효율이 향상될 수 있다.
실시예에 따르면, 리프팅 전극(200)은 제1 층간 절연막(ILD1) 및 제2 층간 절연막(ILD2)을 관통하는 관통홀을 통해 리프팅 전원 공급 라인(100)과 전기적으로 연결될 수 있다. 리프팅 전극(200)은 리프팅 전원 공급 라인(100)으로부터 전기적 신호를 제공받을 수 있다.
보호막(PSV)은 제2 층간 절연막(ILD2) 상에 위치할 수 있다. 보호막(PSV)은 브릿지 패턴(BRP), 전원 라인(PL), 및 리프팅 전극(200)을 커버할 수 있다. 보호막(PSV)은 비아층일 수 있다.
실시예에 따르면, 보호막(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있으나, 이에 한정되지 않는다.
실시예에 따르면, 보호막(PSV)에는 브릿지 패턴(BRP)의 일 영역과 연결되는 제1 컨택부(CNT1) 및 전원 라인(PL)의 일 영역과 연결되는 제2 컨택부(CNT2)가 형성될 수 있다.
표시 소자부(DPL)는 화소 회로부(PCL) 상에 배치될 수 있다. 표시 소자부(DPL)는 제1 절연 패턴(INP1), 제2 절연 패턴(INP2), 제1 연결 전극(CNL1), 제2 연결 전극(CNL2), 제1 전극(ELT1), 제2 전극(ELT2), 제1 절연막(INS1), 발광 소자(LD), 제2 절연막(INS2), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제3 절연막(INS3)을 포함할 수 있다.
제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 보호막(PSV) 상에 배치될 수 있다. 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 표시 장치(DD)의 표시 방향(일 예로, 제3 방향(DR3))으로 돌출된 형상을 가질 수 있다. 일 예에 따르면, 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 유기 재료 혹은 무기 재료를 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1 연결 전극(CNL1) 및 제2 연결 전극(CNL2)은 보호막(PSV) 상에 배치될 수 있다. 제1 연결 전극(CNL1)은 제1 전극(ELT1)과 연결될 수 있다. 제1 연결 전극(CNL1)은 제1 컨택부(CNT1)를 통해 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다. 제1 연결 전극(CNL1)은 브릿지 패턴(BRP)과 제1 전극(ELT1)을 전기적으로 연결할 수 있다. 제2 연결 전극(CNL2)은 제2 전극(ELT2)과 연결될 수 있다. 제2 연결 전극(CNL2)은 제2 컨택부(CNT2)를 통해 전원 라인(PL)과 전기적으로 연결될 수 있다. 제2 연결 전극(CNL2)은 전원 라인(PL)과 제2 전극(ELT2)을 전기적으로 연결할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 보호막(PSV) 상에 배치될 수 있다. 실시예에 따르면, 제1 전극(ELT1)의 적어도 일부는 제1 절연 패턴(INP1) 상에 배열되고, 제2 전극(ELT2)의 적어도 일부는 제2 절연 패턴(INP2) 상에 배열되어, 각각 반사 격벽으로 기능할 수 있다.
제1 전극(ELT1)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 발광 소자(LD)에 애노드 신호를 제공할 수 있다.
제2 전극(ELT2)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 발광 소자(LD)에 캐소드 신호(일 예로, 접지 신호)를 인가할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 도전성 물질을 포함할 수 있다. 일 예로, 제1 전극(ELT1) 및 제2 전극(ELT2)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 이들의 합금과 같은 금속을 포함할 수 있다. 다만, 상술된 예시에 한정되지 않는다.
실시예에 따르면, 제1 전극(ELT1) 및 제2 전극(ELT2)은 발광 소자(LD)에 대한 정렬 전극으로 기능할 수 있다. 예를 들어, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2)에서 제공된 전기적 신호에 기초하여 배열될 수 있다.
제1 절연막(INS1)은 보호막(PSV) 상에 배치될 수 있다. 제1 절연막(INS1)은 제1 전극(ELT1) 및 제2 전극(ELT2)을 커버할 수 있다. 제1 절연막(INS1)은 전극 구성들 간 연결을 안정 시키고, 외부 영향을 감소시킬 수 있다. 제1 절연막(INS1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
발광 소자(LD)는 제1 절연막(INS1) 상에 배치되어, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)으로부터 제공된 전기적 신호에 기초하여 광을 발산할 수 있다.
발광 소자(LD)는 도 1 및 도 2를 참조하여 상술한 바와 같이, 제1 단부(EP1) 및 제2 단부(EP2)를 포함할 수 있다.
일 실시예에 따르면, 발광 소자(LD)의 제1 단부(EP1)가 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)을 향하고, 발광 소자(LD)의 제2 단부(EP2)가 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)을 향하도록 배치될 수 있다.
이에 따라, 발광 소자(LD)의 제1 반도체층(SEC1)이 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)에 인접하고, 발광 소자(LD)의 제2 반도체층(SEC2)이 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)에 인접할 수 있다.
제2 절연막(INS2)은 발광 소자(LD) 상에 배치될 수 있다. 제2 절연막(INS2)은 발광 소자(LD)의 활성층(AL)을 커버할 수 있다. 일 예에 따르면, 제2 절연막(INS2)은 유기 재료 혹은 무기 재료 중 적어도 어느 하나를 포함할 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 제1 절연막(INS1) 상에 배치될 수 있다. 제1 컨택 전극(CNE1)은 제1 전극(ELT1)과 발광 소자(LD)를 전기적으로 연결하고, 제2 컨택 전극(CNE2)은 제2 전극(ELT2)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1)은 발광 소자(LD)에 애노드 신호를 제공하고, 제2 컨택 전극(CNE2)은 발광 소자(LD)에 캐소드 신호를 제공할 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 전도성 물질을 포함할 수 있다. 일 예에 따르면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 ITZO(Indium Tin Zinc Oxide)를 포함한 투명 전도성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제3 절연막(INS3)은 제1 컨택 전극(CNE1) 상에 배치될 수 있다. 제3 절연막(INS3)은 제1 절연막(INS1)을 참조하여 예시적으로 연결한 물질 중 어느 하나를 포함할 수 있다. 실시예에 따르면, 제3 절연막(INS3)의 일부는 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2) 사이에 배치되어, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)이 서로 전기적으로 단락되는 것을 방지할 수 있다.
제4 절연막(INS4)은 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제3 절연막(INS3) 상에 배치될 수 있다. 제4 절연막(INS4)은 표시 소자부(DPL)의 개별 구성을 보호할 수 있다. 일 예에 따르면, 제4 절연막(INS4)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
한편, 화소(PXL)의 구조는 도 5를 참조하여 상술한 예시에 한정되지 않으며, 변형 가능한 다양한 실시 형태가 구현될 수 있다.
일 예로, 개별 구성들의 단차를 상쇄하기 위한 평탄화층을 더 포함할 수 있다. 또한 실시예에 따르면, 표시 소자부(DPL) 상에는 광의 파장을 변경하도록 구성된 퀀텀 닷을 포함한 색상 변환부가 배치될 수 있으며, 실시 형태에 따라 소정의 파장을 가진 광을 선택적으로 투과하는 색상 필터가 더 배치될 수도 있다.
이하에서는 도 6을 참조하여 제1 실시예에 따른 화소(PXL)와 관련하여, 제1 전극(ELT1), 제2 전극(ELT2), 발광 소자(LD), 및 리프팅 전극(200)의 구조를 중심으로 설명한다.
도 6을 참조하면, 리프팅 전극(200)은 발광 소자(LD)의 하부에 배치될 수 있다. 리프팅 전극(200)은 제1 전극(ELT1) 및 제2 전극(ELT2)과 비교할 때, 기판(SUB)에 더 인접하여 배치될 수 있다.
실시예에 따르면, 리프팅 전극(200)은 발광 소자(LD)를 배열하는 공정을 보조할 수 있다. 일 예로, 리프팅 전극(200)은 발광 소자(LD)가 용이하게 편향 정렬될 수 있도록, 발광 소자(LD)를 이동시키는 전계를 형성할 수 있다.
실시예에 따르면, 리프팅 전극(200)의 적어도 일부는 평면 상에서 볼 때, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 위치할 수 있다. 일 예에 따르면, 리프팅 전극(200)에 고전위의 전기적 신호를 인가하고, 제1 전극(ELT1) 및 제2 전극(ELT2)에 저전위의 전기적 신호를 인가하여, 발광 소자(LD)가 배치되는 영역에 전계를 형성할 수 있다.
실시예에 따르면, 제1 전극(ELT1)과 제2 전극(ELT2)은 제1 거리(310)만큼 이격될 수 있다. 일 예로, 제1 전극(ELT1)과 제2 전극(ELT2)은 제1 방향(DR1)을 따라 제1 거리(310)만큼 이격될 수 있다. 일 예에 따르면, 제1 거리(310)는 리프팅 전극(200)의 제1 방향(DR1)으로의 길이보다 짧을 수 있다. 이에 따라, 리프팅 전극(200)과 제1 전극(ELT1)은 평면 상에서 볼 때, 서로 중첩하여, 제1 중첩 길이(330)를 가진 제1 중첩 영역을 형성할 수 있다. 리프팅 전극(200)과 제2 전극(ELT2)은 평면 상에서 볼 때, 서로 중첩하여, 제2 중첩 길이(340)를 가진 제2 중첩 영역을 형성할 수 있다.
실시예에 따르면, 리프팅 전극(200)은 발광 소자(LD)로부터 발산된 광을 반사하도록 구성될 수 있다. 이에 따라, 리프팅 전극(200)은 발광 소자(LD)에 대한 반사판(혹은 반사 격벽)으로 기능할 수 있다.
이 때, 리프팅 전극(200)은 제1 전극(ELT1) 및 제2 전극(ELT2)과 제1 중첩 영역 및/또는 제2 중첩 영역을 형성하여, 광 반사를 더육 효율적으로 수행할 수 있고, 이에 따라 발광 효율이 더욱 향상될 수 있다.
한편, 발광 소자(LD)가 배치되는 영역에 전계를 효율적으로 형성하기 위하여, 리프팅 전극(200)의 위치는 표시 소자부(DPL)에 인접하여 배치되는 것이 바람직할 수 있다.
예를 들어, 제1 전극(ELT1) 및 제2 전극(ELT2)은 리프팅 전극(200)과 보호막(PSV)에 의해 분리될 수 있다. 이 때, 리프팅 전극(200)으로부터 제공된 전기적 신호는 리프팅 전극(200)과 제1 전극(ELT1)(혹은 제2 전극(ELT2)) 사이의 거리를 의미하는 제2 거리(320)에 의해 변경될 수 있다. 제2 거리(320)는 기판(SUB)의 두께 방향(혹은, 표시 장치(DD)의 표시 방향, 일 예로, 제3 방향(DR3))을 기준으로 할 때, 리프팅 전극(200)과 제1 전극(ELT1)(또는 제2 전극(ELT2) 간 이격 거리를 의미할 수 있다.
실험적으로, 리프팅 전극(200)으로부터 제공된 전기적 신호는, 리프팅 전극(200)을 커버하는 보호막(PSV)의 유전율에 따라 변경될 수 있다. 이에 따라, 전기적 신호의 왜곡이 방지될 수 있도록 제2 거리(320)는 짧은 것이 바람직할 수 있다. 일 실시예에 따르면 제2 거리(320)는 2μm 이하일 수 있으나, 이에 한정되는 것은 아니다.
이하에서는, 도 7을 참조하여 제2 실시예에 따른 화소(PXL)에 관하여 설명한다. 도 7은 제2 실시예에 따른 화소를 나타낸 단면도로서, 도 4의 Ⅰ~Ⅰ'에 따른 단면 영역에 대응하는 구조를 나타낸 단면도이다.
설명의 편의상, 전술한 내용과 중복될 수 있는 내용은 설명을 간략히 하거나 생략하도록 한다.
제2 실시예에 따른 화소(PXL)는, 리프팅 전극(200)이 게이트 전극(GE)과 동일한 층에 배치되는 측면에서, 제1 실시예에 따른 화소(PXL)와 상이하다.
본 실시예에 따르면, 리프팅 전극(200)은 게이트 절연막(GI) 상에 배치될 수 있다. 리프팅 전극(200)은 제1 층간 절연막(ILD1)에 의해 커버될 수 있다.
본 실시예에서, 리프팅 전극(200)은 게이트 절연막(GI)에 형성된 컨택홀을 통과하여 리프팅 전원 공급 라인(100)과 전기적으로 연결될 수 있다. 리프팅 전원 공급 라인(100)은 하부 전극층(BML)과 동일한 층에 배치되어, 리프팅 전극(200)에 전기적 신호를 제공할 수 있다.
실시예에 따르면, 리프팅 전극(200)이 게이트 전극(GE)과 동일한 층에 형성되되, 평면 상에서 볼 때, 발광 소자(LD)와 중첩할 수 있다. 이에 따라, 리프팅 전극(200)은 제1 실시예와 마찬가지로, 발광 소자(LD)가 배치되는 영역에 전계를 형성할 수 있다.
이하에서는, 도 8을 참조하여 제3 실시예에 따른 화소(PXL)에 관하여 설명한다. 도 8은 제3 실시예에 따른 화소를 나타낸 단면도로서, 도 4의 Ⅰ~Ⅰ'에 따른 단면 영역에 대응하는 구조를 나타낸 단면도이다.
설명의 편의상, 전술한 내용과 중복될 수 있는 내용은 설명을 간략히 하거나 생략하도록 한다.
제2 실시예에 따른 화소(PXL)는, 리프팅 전극(200)이 하부 전극층(BML)과 동일한 층에 배치되는 측면에서, 제1 실시예에 따른 화소(PXL)와 상이하다.
본 실시예에 따르면, 리프팅 전극(200)은 기판(SUB) 상에 배치될 수 있다. 리프팅 전극(200)은 버퍼막(BFL)에 의해 커버될 수 있다.
한편, 도면에 도시되지 않았으나, 리프팅 전극(200)은 타 배선(일 예로, 상이한 영역에 배치된 하부 전극층(BML))을 통해 전기적 신호를 제공받을 수 있다.
실시예에 따르면, 리프팅 전극(200)이 하부 전극층(BML)과 동일한 층에 형성되되, 평면 상에서 볼 때, 발광 소자(LD)와 중첩할 수 있다. 이에 따라, 리프팅 전극(200)은 제1 실시예와 마찬가지로, 발광 소자(LD)가 배치되는 영역에 전계를 형성할 수 있다.
이하에서는, 도 9 내지 도 21을 참조하여 실시예에 따른 표시 장치(DD)의 제조 방법에 관하여 설명한다. 특히, 설명의 편의상 전술한 내용 중 제1 실시예(도 5, 도 6)를 기준으로 서술한다.
도 9는 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 10은 발광 소자의 정렬 동작이 수행될 때, 제공되는 전기적 신호의 세기를 나타낸 그래프들이다. 도 10은 도 9의 제1 내지 제3 정렬 동작들을 수행하는 단계(S150, S160, S170)가 수행될 때, 제공되는 전기적 신호의 세기를 나타낸 그래프들이다.
도 11, 도 12, 도 14, 도 16, 도 18, 도 20, 및 도 21은 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다. 도 11, 도 12, 도 14, 도 16, 도 18, 도 20, 및 도 21은 도 4의 Ⅰ~Ⅰ'에 따른 단면 영역에 대응하는 구조를 나타낸다. 다만 도면이 명확하게 도시되도록 화소 회로부(PCL) 중 보호막(PSV)과 기판(SUB) 사이에 배치된 층들은 하부층(300)으로 포괄하여 기재되었다.
도 13, 도 15, 도 17, 및 도 19는 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 평면도들이다. 도 13, 도 15, 도 17, 및 도 19는 도 4를 참조하여 전술한 화소(PXL)의 영역에 대응하는 위치를 나타낸다.
도 13과 도 14, 도 15와 도 16, 및 도 17과 도 18 각각은 공정 진행 중 동일 시점을 나타낸 도면들이다.
도 9를 참조하면, 실시예에 따른 표시 장치(DD)의 제조 방법은 기판 상에 리프팅 전극을 제공하는 단계(S120), 제1 전극 및 제2 전극을 제공하는 단계(S130), 잉크를 제공하는 단계(S140), 제1 정렬 동작을 수행하는 단계(S150), 제2 정렬 동작을 수행하는 단계(S160), 및 제3 정렬 동작을 수행하는 단계(S170)를 포함할 수 있다.
도 9 및 도 11을 참조하면, 기판(SUB) 상에 리프팅 전극(200)을 제공하는 단계(S120)에서는, 기판(SUB)이 제공되고, 기판(SUB) 상에 하부층(300)을 배치한 이후, 하부층(300) 상에 리프팅 전극(200)을 배치할 수 있다. 그리고 리프팅 전극(200)을 커버하도록 보호막(PSV)을 형성할 수 있다.
본 단계에서, 기판(SUB) 상에 배치되는 하부층(300)의 개별 구성들(일 예로, 화소 회로부(PCL)에 포함된 구성들)은 통상적으로 마스크를 이용한 공정을 수행하여 도전층(또는 금속층), 무기물, 혹은 유기물 등을 패터닝하여 형성될 수 있다.
본 단계에서, 리프팅 전극(200)은 하부층(300) 상에 형성되어, 타 배선과 전기적으로 분리되도록 보호막(PSV)이 도포될 수 있다.
본 단계에서, 리프팅 전극(200)은 추후 발광 소자(LD)가 제공되고자 하는 영역과 중첩하도록 형성될 수 있다.
본 단계에서, 별도 도면에 도시되지 않았으나, 리프팅 전극(200)은 타 배선과 전기적으로 연결될 수 있다. 예를 들어, 도 5를 참조하여 전술한 바와 같이, 리프팅 전극(200)은 하부층(300)에 포함된 도전층으로서, 리프팅 전원 공급 라인(100)과 전기적으로 연결될 수 있다.
한편, 실시예에 따라, 리프팅 전극(200)이 하부층(300)에 배치된 게이트 전극(GE) 혹은 하부 전극층(BML)과 동일한 층에 배치되어, 제2 실시예(도 7) 혹은 제3 실시예(도 8)에 따른 화소(PXL)의 구조가 제공될 수도 있다.
도 9 및 도 12를 참조하면, 제1 전극(ELT1) 및 제2 전극(ELT2)을 제공하는 단계(S130)에서는, 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)을 형성하고, 제1 전극(ELT1), 제2 전극(ELT2), 제1 연결 전극(CNL1), 및 제2 연결 전극(CNL2)을 형성(혹은 증착)할 수 있다. 그리고 제1 전극(ELT1), 제2 전극(ELT2), 제1 연결 전극(CNL1), 및 제2 연결 전극(CNL2) 상에 제1 절연막(INS1)을 형성하고, 제1 절연막(INS1) 상에 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)를 형성할 수 있다.
본 단계에서, 별도 도면에 도시되지 않았으나, 베이스 전극을 보호막(PSV) 상에 증착한 이후, 상기 베이스 전극의 적어도 일부를 식각하여 제1 연결 전극(CNL1), 제2 연결 전극(CNL2), 제1 전극(ELT1) 및 제2 전극(ELT2)을 제공할 수 있다.
본 단계에서, 제1 전극(ELT1) 및 제2 전극(ELT2) 각각은 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)을 커버하도록 형성될 수 있다. 이에 따라 본 단계에서는 제1 전극(ELT1) 및 제2 전극(ELT2)의 적어도 일부가 반사 격벽으로 제공될 수 있다.
본 단계에서, 제1 전극(ELT1)과 제2 전극(ELT2)은 리프팅 전극(200) 상에 배치될 수 있다. 이에 따라, 평면 상에서 볼 때, 리프팅 전극(200)은 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치되도록 제공될 수 있다.
실시예에 따르면, 제1 뱅크(BNK1)와 제2 뱅크(BNK2) 사이에는 유체가 수용될 수 있는 공간이 정의될 수 있다. 예를 들어, 제1 뱅크(BNK1)와 제2 뱅크(BNK2)는 기판(SUB)의 두께 방향으로 돌출되어, 유체가 수용될 수 있는 공간이 형성될 수 있다.
도 9, 도 13, 및 도 14를 참조하면, 잉크(INK)를 제공하는 단계(S140)에서는, 기판(SUB) 상에 잉크(INK)가 분사될 수 있다. 잉크(INK)는 유체를 분사할 수 있는 프린팅 장치(700)에 의해 제공될 수 있다.
실시예에 따르면, 프린팅 장치(700)는 액상 유체를 외부로 방출하도록 구성된 노즐부(710)를 포함할 수 있다. 본 명세서에서 정의되는 잉크(INK)는 프린팅 장치(700)에 의해 방출될 수 있는 액상 혼합물을 의미할 수 있다.
본 단계에서, 프린팅 장치(700)는 발광 소자(LD)가 배열되고자 하는 영역에 제2 방향(DR2)을 따라 이동하며 잉크(INK)를 분사할 수 있다.
실시예에 따르면, 잉크(INK)는 용매(SLV) 및 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 복수 개 구비되어, 유동성 성질을 가진 용매(SLV)에 분산되어 제공될 수 있다. 일 예에 따르면, 용매(SLV)는 발광 소자(LD)가 분산되어 마련될 수 있도록 하는 고상(solid phase)이 아닌 물질을 의미할 수 있다.
본 단계에서, 잉크(INK)는 제1 뱅크(BNK1)와 제2 뱅크(BNK2)에 의해 정의되는 영역에 수용될 수 있다. (도 14 참조) 제1 뱅크(BNK1)와 제2 뱅크(BNK2)는 표시 장치(DD)의 표시 방향(일 예로, 제3 방향(DR3))으로 돌출되어, 유체가 수용될 수 있는 공간을 정의할 수 있다.
본 단계에서, 잉크(INK)는 상기 공간에 수용되고, 발광 소자(LD)는 제1 뱅크(BNK1)와 제2 뱅크(BNK2) 내 영역에 무작위적으로 위치한 상태로 제공될 수 있다.
도 9, 도 15, 및 도 16을 참조하면, 제1 정렬 동작을 수행하는 단계(S150)에서, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이의 위치에 배열될 수 있다. 본 단계(제1 정렬 동작)는 랜딩(landing) 단계로 지칭될 수 있다.
본 단계에서, 발광 소자(LD)는 무작위적으로 배열된 위치(350)에서 서로 이격된 제1 전극(ELT1)과 제2 전극(ELT2) 사이의 영역으로 정의되는 사로 영역 내 위치될 수 있다.
본 단계에서, 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2)에 제공된 전기적 신호에 기초하여 발생되는 DEP 힘(dielectrophoresis)에 의해 상기 사로 영역으로 이동될 수 있다.
본 단계에서, 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2)에 인접하여 제공될 수 있다. 실시예에 따르면, 발광 소자(LD)의 일단은 제1 전극(ELT1)에 인접하여 제1 절연막(INS1)에 접촉하고, 발광 소자(LD)의 타단은 제2 전극(ELT2)에 인접하여 제1 절연막(INS1)에 접촉할 수 있다.
다만, 본 단계에서, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배열되되, 발광 소자(LD)의 극성 방향은 무작위적으로 선택될 수 있다.
추후 발광 소자(LD)가 동작하기 위해서 제1 전극(ELT1)을 통해 애노드 신호가 제공되고, 제2 전극(ELT2)을 통해 캐소드 신호가 제공될 수 있다. 이 경우, 발광 소자(LD)가 정상적으로 동작하기 위해서는, 발광 소자(LD)의 제1 반도체층(SEC1)이 제2 전극(ELT2)을 향하고, 제2 반도체층(SEC2)이 제1 전극(ELT1)을 향할 필요성이 존재한다.
하지만, 본 단계에서 발광 소자(LD)의 극성 방향은 무작위적으로 선택되어, 일부의 발광 소자(LD)들은 비정상 방향으로 배열될 수 있다.
예시적으로 도 15에서는, 세 개의 발광 소자(LD)는 제1 반도체층(SEC1)이 제1 전극(ELT1)을 향하고, 제2 반도체층(SEC2)이 제2 전극(ELT2)을 향하도록 배치되고, 하나의 발광 소자(LD)는 제1 반도체층(SEC1)이 제2 전극(ELT2)을 향하고, 제2 반도체층(SEC2)이 제1 전극(ELT1)을 향하도록 배치되었다. 이 경우 일부 발광 소자(LD)들은 정상 동작이 곤란하도록 배치되어, 일부 발광 소자(LD)들의 포즈가 변경될 필요성이 존재할 수 있다.
한편 본 단계와 관련하여 도 10을 결부하여 참조하면, 제1 정렬 동작을 수행하는 단계(S150)에서, 제1 AC 신호(AC1)가 제1 전극(ELT1) 및 제2 전극(ELT2)에 제공될 수 있다. 제1 전극(ELT1)과 제2 전극(ELT2)에는 제1 AC 신호(AC1)가 인가되어, 인접한 영역에는 전계가 형성될 수 있다.
여기서, 제1 AC 신호(AC1)는 제1 정렬 동작이 수행되는 제1 시간 구간(T1) 내에서 제공되는 신호로서, 발광 소자(LD)를 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 위치시키기 위한 것일 수 있다. 즉, 제1 AC 신호(AC1)는 발광 소자(LD)에 외력으로 작용하는 DEP 힘을 제공하기 위한 것일 수 있다.
일 실시예에 따르면, 제1 AC 신호(AC1)는 사인파, 삼각파, 계단파, 사각파, 사다리꼴 파, 및 펄스파 중 어느 하나일 수 있으나 이에 한정되지 않고 공지된 다양한 교류 신호 형태를 가질 수 있다.
실시예에 따르면, 제1 AC 신호(AC1)는 제1 시간 구간(T1) 내에서 발광 소자(LD)를 상기 사로 영역으로 이동시키기에 적합한 크기 및 주파수를 가질 수 있다. 제1 AC 신호(AC1)는 제1 크기(A1) 및 제1 주파수로 제공될 수 있다. 여기서 제1 크기(A1)는 후속적으로 제3 정렬 동작이 수행될 때 제공되는 제2 AC 신호(AC2)의 제3 크기(A3) 및 제3 AC 신호(AC3)의 제4 크기(A4)보다 크도록 제공될 수 있다. 상기 제1 주파수는 발광 소자(LD)에 DEP 힘을 인가하기에 적합한 정도로 제공될 수 있다. 일 예로, 상기 제1 주파수는 제2 AC 신호(AC2)의 제2 주파수보다 작을 수 있다.
도 9, 도 17, 및 도 18을 참조하면, 제2 정렬 동작을 수행하는 단계(S160)에서, 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2)으로부터 분리되어 리프트(lift)될 수 있다. 본 단계(제2 정렬 동작)는 리프트(lift) 단계로 지칭될 수 있다.
본 단계에서, 발광 소자(LD)는 비정상적인 극성 방향으로 배열된 위치(360)에서 이격되어, 제1 절연막(INS1)에 대한 접촉으로부터 회피될 수 있다. 일 예로, 발광 소자(LD)는 외력에 의해 이동되어 제1 절연막(INS1)으로부터 분리될 수 있다. 이에 따라, 제2 정렬 동작이 수행된 발광 소자(LD)와 제1 절연막(INS1) 간 이격 거리는 제1 정렬 동작이 수행된 발광 소자(LD)와 제1 절연막(INS1) 간 이격 거리보다 클 수 있다.
본 단계에서, 발광 소자(LD)는 외력에 의해 이동되어, 용매(SLV) 내 제1 전극(ELT1) 및 제2 전극(ELT2)에 인접하여 위치할 수 있다.
본 단계에서, 발광 소자(LD)는 리프팅 전극(200)에 제공된 전기적 신호에 기초하여 발생되는 EP 힘(electrophoresis force)에 의해 이동될 수 있다. 일 예에 따르면, 리프팅 전극(200)은 제공된 전기적 신호에 기초하여 발광 소자(LD)를 제3 방향(DR3)으로 푸쉬하는 EP 힘을 제공할 수 있다.
본 단계에서, 발광 소자(LD)는 제1 절연막(INS1)과의 접촉에서 회피되어, 즉 제1 전극(ELT1) 및 제2 전극(ELT2) 간 이격 거리가 증가될 수 있다. 이에 따라, 본 단계에서 발광 소자(LD)는 포즈(pose)가 변경되기 용이한 상태로 제공될 수 있다.
예를 들어, 비정상적인 극성 방향으로 배열된 위치(360)에 배열된 발광 소자(LD)의 포즈가 변경되기 위해서 요구되는 외력의 세기는, 제2 정렬 동작이 수행되어 제1 절연막(INS1)으로부터 이격된 발광 소자(LD)의 포즈를 변경하기 위해 요구되는 외력의 세기보다 클 수 있다.
본 단계와 관련하여 도 10을 결부하여 참조하면, 제2 정렬 동작을 수행하는 단계(S160)에서, DC 신호(DC)가 리프팅 전극(200)에 제공될 수 있다. 일 예로, 리프팅 전극(200)에는 상대적으로 높은 전위가 형성되고, 제1 전극(ELT1) 및 제2 전극(ELT2)에는 상대적으로 낮은 전위(일 예로, 접지 전원)가 형성될 수 있다. 이에 따라, 제1 전극(ELT1) 및 제2 전극(ELT2)과 리프팅 전극(200) 사이에는 전계가 형성될 수 있다. 이 때, 발광 소자(LD)는 제3 방향(DR3)으로 향하는 외력을 제공받게 되고, 제1 절연막(INS1)과 이격되어 용매(SLV) 내 분산되어 제공될 수 있다. 예시적으로, 형성된 전계의 방향은 도 18에서 점선을 수반한 화살표로 표기되었다.
여기서, DC 신호(DC)는 제2 정렬 동작이 수행되는 제2 시간 구간(T2) 내에서 제공되는 신호로서, 발광 소자(LD)를 제1 절연막(INS1)으로부터 이격시키기 위한 것일 수 있다. 즉, DC 신호(DC)는 발광 소자(LD)에 외력으로 작용하는 EP 힘을 제공하기 위한 것일 수 있다.
실시예에 따르면, DC 신호(DC)는 제2 시간 구간(T2) 내에서 발광 소자(LD)를 리프트 시키기에 적합한 크기를 가질 수 있다. DC 신호(DC)는 제2 크기(A2)를 가질 수 있다. 실시예에 따르면, 발광 소자(LD)의 위치를 이동시키기 위하여 제2 크기(A2)는 Vpp(peak to peak) 스케일을 기준으로 할 때 제1 크기(A1)보다 클 수 있다. 다만 이에 한정되는 것은 아니며, 공정 설계 구조에 따라 적절히 선택될 수 있다.
도 9, 도 19, 및 도 20을 참조하면, 제3 정렬 동작을 수행하는 단계(S170)에서, 발광 소자(LD)의 포즈는 변경될 수 있다. 본 단계에서, 발광 소자(LD)들의 극성 방향은 정상 동작하기에 적합하도록 배열될 수 있다. 본 단계(제3 정렬 동작)은 로테이션(rotation) 단계로 지칭될 수 있다.
본 단계에서, 발광 소자(LD)는 제1 절연막(INS1)과 이격된 위치(370)로부터 제1 절연막(INS1)에 인접하여 배치될 수 있다. 발광 소자(LD)의 포즈는 변경되어 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 위치될 수 있다.
본 단계에서, 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2)에 제공된 전기적 신호에 기초하여 발생되는 EP 힘에 의해 편향 정렬될 수 있다.
본 명세서에서 편향 정렬이란, 발광 소자(LD)의 극성 방향이 어느 한 방향으로 우세적으로 배열된 상태로서, 정상 동작하기에 적합하도록 배열되는 정렬 상태를 의미할 수 있다.
화소(PXL)에서는 발광 소자(LD)들이 편향 정렬될 필요성이 존재한다. 예를 들어, 발광 소자(LD)가 광을 발산하기 위하여, 제1 전극(ELT1)으로부터 애노드 신호가 제공되고, 제2 전극(ELT2)으로부터 캐소드 신호가 제공되는 경우, N형 반도체층인 제1 반도체층(SEC1)은 제2 전극(ELT2)을 향하고, P형 반도체층인 제2 반도체층(SEC2)은 제1 전극(ELT1)을 향할 필요성이 존재한다. 이처럼, 제1 반도체층(SEC1)이 제2 전극(ELT2)을 향하고, 제2 반도체층(SEC2)이 제1 전극(ELT1)으로 향하는 상태가 편향적으로 배열될 필요성이 존재한다.
본 단계에서, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배열되되, 발광 소자(LD)의 극성 방향은 정상 동작하는 것에 적합한 방향으로 선택되어 배열될 수 있다.
예를 들어, 애노드 신호를 인가받을 수 있는 제2 반도체층(SEC2)은 제1 전극(ELT1)을 향하고, 캐소드 신호를 인가받을 수 있는 제1 반도체층(SEC1)은 제2 전극(ELT2)을 향하도록 배열될 수 있다. (도 19 참조) 이 경우, 발광 소자(LD)들의 극성 방향은 정상 동작 가능하도록 구성되어, 추후 전기적 신호가 인가되는 경우 광을 발산할 수 있다.
한편 본 단계와 관련하여 도 10을 결부하여 참조하면, 제3 정렬 동작을 수행하는 단계(S170)에서, 제2 AC 신호(AC2) 및 제3 AC 신호(AC3)가 제1 전극(ELT1) 및 제2 전극(ELT2)에 제공될 수 있다.
제1 전극(ELT1)과 제2 전극(ELT2)에는 제2 AC 신호(AC2)가 인가되어 제3 시간 구간(T3) 중 인접한 영역에는 전계가 형성될 수 있다.
제1 전극(ELT1)과 제2 전극(ELT2)에는 제3 AC 신호(AC3)가 인가되어 제4 시간 구간(T4) 중 인접한 영역에는 전계가 형성될 수 있다.
실시예에 따르면, 제2 AC 신호(AC2)가 인가된 이후, 제3 AC 신호(AC3)가 인가될 수 있다. 실시 형태에 따라, 제2 AC 신호(AC2)가 인가된 이후, 연속적으로 제3 AC 신호(AC3)가 인가될 수 있다.
여기서, 제2 AC 신호(AC2)는 제3 정렬 동작의 일부가 수행되는 제3 시간 구간(T3) 내에서 제공되는 신호로서, 후속적으로 회전 토크를 발생시키기 적합하도록, 발광 소자(LD)에 다이폴(dipole)을 형성하기 위한 것일 수 있다.
그리고, 제3 AC 신호(AC3)는 제3 정렬 동작의 일부가 수행되는 제4 시간 구간(T4) 내에서 제공되는 신호로서, 발광 소자(LD)에 회전 토크를 발생시켜, 발광 소자(LD)를 편향 정렬시키기 위한 것일 수 있다.
일 실시예에 따르면, 제2 AC 신호(AC2) 및 제3 AC 신호(AC3) 각각은 사인파, 삼각파, 계단파, 사각파, 사다리꼴 파, 및 펄스파 중 어느 하나일 수 있으나 이에 한정되지 않고 공지된 다양한 교류 신호 형태를 가질 수 있다.
실시예에 따르면, 제2 AC 신호(AC2)는 제3 크기(A3) 및 제2 주파수로 제공될 수 있다. 제3 크기(A3)는 제4 크기(A4)보다 크고, 제1 크기(A1)보다 작도록 제공될 수 있다. 상기 제2 주파수는 제1 AC 신호(AC1)의 제1 주파수보다 클 수 있으며, 이에 따라, 발광 소자(LD)에는 충분한 다이폴이 형성될 수 있다.
실시예에 따르면, 제3 AC 신호(AC3)는 제4 크기(A4) 및 제3 주파수로 제공될 수 있다. 제4 크기(A4)는 제3 크기(A3)보다 작을 수 있다. 상기 제3 주파수는 상기 제2 주파수보다 작을 수 있으며, 이에 따라, 발광 소자(LD)에는 충분한 회전 토크가 발생될 수 있다.
실시예에 따르면, 제2 시간 구간(T2), 제3 시간 구간(T3), 및 제4 시간 구간(T4)이 하나의 사이클을 구성하여 상기 사이클이 복수 회 수행될 수 있다. 다만 상술된 예시에 한정되지 않는다. 일 예로, 제2 시간 구간(T2)이 수행된 이후, 제3 시간 구간(T3)과 제4 시간 구간(T4)이 하나의 사이클을 구성하여 상기 사이클이 복수 회 수행될 수도 있다.
실시예에 따르면, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에서 편향 정렬되기 이전, 제1 절연막(INS1)으로부터 물리적으로 분리되는 동작이 수행되어, 회전 토크를 발생시키기 위해 요구되는 에너지가 적게 소요될 수 있다. 일 예로, 제3 정렬 동작 중 요구되는 전압 세기가 감소될 수 있다. 실시예에 따르면, 제3 크기(A3)는 20Vpp 이하일 수 있으며, 실시 형태에 따라 제3 크기(A3)는 10Vpp 이하일 수 있다. 결국, 발광 소자(LD)의 배열이 용이할 수있으며, 공정 비용이 절감되는 효과가 도출될 수 있다.
다음으로, 도 21을 참조하면, 용매(SLV)를 제거하고, 제2 절연막(INS2)을 발광 소자(LD) 상에 형성하고, 제1 컨택 전극(CNE1), 제3 절연막(INS3), 제2 컨택 전극(CNE2), 및 제4 절연막(INS4)을 제공하여 실시예에 따른 표시 소자부(DPL)를 제공할 수 있다.
본 단계에서, 제2 절연막(INS2)은 발광 소자(LD)의 활성층(AL)과 중첩하도록 배치될 수 있다.
본 단계에서, 제1 컨택 전극(CNE1)은 발광 소자(LD)와 전기적으로 연결되고, 제1 컨택 전극(CNE1)이 제공된 이후 제3 절연막(INS3)이 배치되고, 제2 컨택 전극(CNE2)이 제공될 수 있다. 이에 따라, 제3 절연막(INS3)은 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)이 서로 전기적으로 단락되는 것이 방지될 수 있다. 다만, 이에 한정되지 않으며 실시 형태에 따라 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)이 동일 공정 내 형성될 수도 있다.
이에 따라, 실시예에 따른 표시 장치(DD)가 제공될 수 있으며, 별도 도면에 도시되지 않았으나 실시예에 따라 평탄화층, 색상 변환부, 및/또는 색상 필터가 더 배치될 수도 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 이상에서 설명한 본 발명의 실시예들은 서로 별개로 또는 조합되어 구현되는 것도 가능하다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 CNE1: 제1 컨택 전극
PXL: 화소 CNE2: 제2 컨택 전극
PCL: 화소 회로부 TR: 트랜지스터
DPL: 표시 소자부 100: 리프팅 전원 공급 라인
LD: 발광 소자 200: 리프팅 전극
BNK1: 제1 뱅크 300: 하부층
BNK2: 제2 뱅크 AC1: 제1 AC 신호
ELT1: 제1 전극 AC2: 제2 AC 신호
ELT2: 제2 전극 AC3: 제3 AC 신호
PSV: 보호막 DC: DC 신호

Claims (29)

  1. 기판 상에 배치되고 서로 이격된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자; 및
    상기 기판 상에 배치되고, 상기 발광 소자가 배치된 영역에 전계를 형성할 수 있도록 평면 상에서 볼 때 상기 발광 소자와 중첩하는 보조 전극; 을 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 전극을 통하여 상기 발광 소자에 전원을 제공할 수 있는 전원 라인; 및
    상기 전원 라인을 커버하는 보호막; 을 더 포함하고,
    상기 보조 전극은 상기 전원 라인과 동일한 층에 배치되는, 표시 장치.
  3. 제1 항에 있어서,
    상기 발광 소자에 전기적으로 연결되고 제1 트랜지스터 전극, 제2 트랜지스터 전극, 및 게이트 전극을 포함하는 트랜지스터; 를 더 포함하고,
    상기 보조 전극은 상기 게이트 전극과 동일한 층에 배치되는, 표시 장치.
  4. 제1 항에 있어서,
    상기 발광 소자에 전기적으로 연결되고 제1 트랜지스터 전극, 제2 트랜지스터 전극, 및 게이트 전극을 포함하는 트랜지스터; 및
    상기 기판 상에 배치되고, 평면 상에서 볼 때, 적어도 일부가 상기 트랜지스터와 중첩하는 하부 전극층; 을 더 포함하고,
    상기 보조 전극은 상기 하부 전극층과 동일한 층에 배치되는, 표시 장치.
  5. 제1 항에 있어서,
    상기 보조 전극에 전원을 공급하도록 구성되고, 상기 보조 전극과는 상이한 층에 배치되는 전원 공급 라인; 을 더 포함하는, 표시 장치.
  6. 제1 항에 있어서,
    상기 보조 전극은 상기 발광 소자로부터 발산된 광을 반사하도록 반사성 물질을 포함하는, 표시 장치.
  7. 제1 항에 있어서,
    상기 보조 전극은 평면 상에서 볼 때, 상기 제1 전극과 중첩하는 제1 중첩 영역 및 상기 제2 전극과 중첩하는 제2 중첩 영역을 포함하는, 표시 장치.
  8. 제1 항에 있어서,
    상기 기판의 두께 방향을 기준으로 할 때, 상기 보조 전극과 상기 제1 전극 간 이격 거리는, 2μm 이하인, 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 전극과 상기 발광 소자를 전기적으로 연결하는 제1 컨택 전극; 및
    상기 제2 전극과 상기 발광 소자를 전기적으로 연결하는 제2 컨택 전극; 을 더 포함하고,
    상기 보조 전극의 일부는 평면 상에서 볼 때, 상기 제1 전극 및 상기 제1 컨택 전극과 중첩하고,
    상기 보조 전극의 또 다른 적어도 일부는 평면 상에서 볼 때, 상기 제2 전극 및 상기 제2 컨택 전극과 중첩하는, 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 제1 방향으로 이격되고,
    상기 보조 전극은 상기 제1 방향과 교차하는 제2 방향으로 연장하는, 표시 장치.
  11. 기판 상에 리프팅 전극을 제공하는 단계;
    상기 리프팅 전극 상에 보호막을 형성하고, 상기 보호막 상에 제1 전극 및 제2 전극을 제공하는 단계;
    상기 기판 상에 발광 소자 및 용매를 포함하는 잉크를 제공하는 단계;
    상기 제1 전극 및 상기 제2 전극에 전기적 신호를 제공하여 상기 발광 소자를 상기 제1 전극과 상기 제2 전극 사이에 위치시키는 제1 정렬 동작을 수행하는 단계;
    상기 리프팅 전극에 전기적 신호를 제공하여 상기 발광 소자를 리프트시키는 제2 정렬 동작을 수행하는 단계; 및
    상기 제1 전극 및 상기 제2 전극에 전기적 신호를 제공하여 상기 발광 소자의 포즈(pose)를 변경하고 상기 제1 전극과 상기 제2 전극 사이에 위치시키는 제3 정렬 동작을 수행하는 단계; 를 포함하는, 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 기판 상에 리프팅 전원 공급 라인을 형성하는 단계; 및
    상기 리프팅 전원 공급 라인과 상기 리프팅 전극을 전기적으로 연결하는 단계; 를 더 포함하는, 표시 장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 보호막 상에 상기 기판의 두께 방향으로 돌출되고, 유체가 수용될 수 있는 공간을 정의하는 제1 뱅크 및 제2 뱅크를 형성하는 단계; 를 더 포함하는, 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 잉크를 제공하는 단계는 상기 잉크를 상기 제1 뱅크와 상기 제2 뱅크 사이에 제공하는 단계를 포함하는, 표시 장치의 제조 방법.
  15. 제11 항에 있어서,
    상기 발광 소자는 복수 개 구비되어, 각각 N형 반도체인 제1 반도체층, P형 반도체인 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하고,
    상기 제1 정렬 동작을 수행하는 단계 이후, 상기 발광 소자의 일부는 상기 제1 반도체층이 상기 제1 전극을 향하도록 배치되고, 상기 발광 소자의 또 다른 일부는 상기 제1 반도체층이 상기 제2 전극을 향하도록 배치되는, 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 전극 및 상기 제2 전극을 커버하도록 절연막을 형성하는 단계; 를 더 포함하고,
    상기 제1 정렬 동작을 수행하는 단계는, 상기 절연막과 상기 발광 소자가 서로 접촉하는 단계를 포함하는, 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제2 정렬 동작을 수행하는 단계는, 상기 발광 소자의 포즈가 변경되기 용이하도록 상기 발광 소자가 상기 절연막으로부터 분리되는 단계를 포함하는, 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제2 정렬 동작을 수행하는 단계는, 상기 발광 소자가 상기 절연막 간 접촉으로부터 회피되는 단계를 포함하는, 표시 장치의 제조 방법.
  19. 제17 항에 있어서,
    상기 제3 정렬 동작을 수행하는 단계는, 상기 발광 소자가 편향 정렬되는 단계를 포함하는, 표시 장치의 제조 방법.
  20. 제11 항에 있어서,
    상기 제1 정렬 동작을 수행하는 단계는, 상기 제1 전극과 상기 제2 전극에 제1 AC 신호를 제공하는 단계를 포함하고,
    상기 제2 정렬 동작을 수행하는 단계는, 상기 리프팅 전극에 DC 신호를 제공하는 단계를 포함하는, 표시 장치의 제조 방법.
  21. 제20 항에 있어서,
    상기 제3 정렬 동작을 수행하는 단계는:
    상기 제2 정렬 동작이 수행된 이후 수행되고,
    상기 제1 전극과 상기 제2 전극에 제2 AC 신호를 제공하는 단계를 포함하는, 표시 장치의 제조 방법.
  22. 제21 항에 있어서,
    상기 제2 AC 신호의 주파수는 상기 제1 AC 신호의 주파수보다 큰, 표시 장치의 제조 방법.
  23. 제21 항에 있어서,
    상기 제1 AC 신호의 크기는 상기 제2 AC 신호의 크기보다 큰, 표시 장치의 제조 방법.
  24. 제21 항에 있어서,
    상기 제3 정렬 동작을 수행하는 단계는:
    상기 제2 AC 신호를 제공하는 단계 이후에 수행되는 단계로서, 상기 제1 전극과 상기 제2 전극에 제3 AC 신호를 제공하는 단계를 포함하는, 표시 장치의 제조 방법.
  25. 제24 항에 있어서,
    상기 제3 AC 신호의 주파수는 상기 제2 AC 신호의 주파수보다 작은, 표시 장치의 제조 방법.
  26. 제24 항에 있어서,
    상기 DC 신호를 제공하는 단계, 상기 제2 AC 신호를 제공하는 단계, 및 상기 제3 AC 신호를 제공하는 단계는 단일 사이클을 구성하고,
    상기 단일 사이클은 복수 회 수행되는, 표시 장치의 제조 방법.
  27. 제24 항에 있어서,
    상기 제2 AC 신호를 제공하는 단계, 및 상기 제3 AC 신호를 제공하는 단계는 단일 사이클을 구성하고,
    상기 단일 사이클은 복수 회 수행되는, 표시 장치의 제조 방법.
  28. 제24 항에 있어서,
    상기 제2 AC 신호 및 상기 제3 AC 신호의 크기는 10Vpp보다 작은, 표시 장치의 제조 방법.
  29. 기판 상에 리프팅 전극을 제공하는 단계;
    상기 리프팅 전극 상에 보호막을 형성하고, 상기 보호막 상에 제1 전극 및 제2 전극을 제공하는 단계;
    상기 기판 상에 발광 소자 및 용매를 포함하는 잉크를 제공하는 단계;
    상기 제1 전극 및 상기 제2 전극에 제1 AC 신호를 제공하여 상기 발광 소자를 상기 제1 전극과 상기 제2 전극 사이에 위치시키는 랜딩 단계;
    상기 리프팅 전극에 DC 신호를 제공하여 상기 발광 소자를 상기 제1 전극 및 상기 제2 전극과 이격되도록 하는 리프트 단계; 및
    상기 제1 전극 및 상기 제2 전극에 제2 AC 신호 및 상기 제2 AC 신호에 연속하여 제3 AC 신호를 제공하여 상기 발광 소자의 포즈를 변경시키는 로테이션 단계; 를 포함하는, 표시 장치의 제조 방법.
KR1020210089268A 2021-07-07 2021-07-07 표시 장치 및 그 제조 방법 KR20230008955A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210089268A KR20230008955A (ko) 2021-07-07 2021-07-07 표시 장치 및 그 제조 방법
US17/590,488 US20230008241A1 (en) 2021-07-07 2022-02-01 Display device and method of manufacturing the same
PCT/KR2022/009342 WO2023282531A1 (ko) 2021-07-07 2022-06-29 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210089268A KR20230008955A (ko) 2021-07-07 2021-07-07 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20230008955A true KR20230008955A (ko) 2023-01-17

Family

ID=84798038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210089268A KR20230008955A (ko) 2021-07-07 2021-07-07 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20230008241A1 (ko)
KR (1) KR20230008955A (ko)
WO (1) WO2023282531A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102662908B1 (ko) * 2019-04-16 2024-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210059107A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20210077086A (ko) * 2019-12-16 2021-06-25 삼성디스플레이 주식회사 표시 장치
KR20210086816A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
WO2023282531A1 (ko) 2023-01-12
US20230008241A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
KR102642102B1 (ko) 표시 장치 및 이의 제조 방법
US11114582B2 (en) Display apparatus with increased self-alignment efficiency
KR20200006650A (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
CN113270449A (zh) 显示设备及制造其的方法
CN113169209A (zh) 显示设备
EP4156265A1 (en) Display device
KR20230008955A (ko) 표시 장치 및 그 제조 방법
CN117616579A (zh) 像素和具有该像素的显示装置
KR20230021217A (ko) 표시 장치
KR20220169064A (ko) 표시 장치 및 그 제조 방법
KR20220164128A (ko) 표시 장치 및 그 제조 방법
US20230012528A1 (en) Display device and method of manufacturing the same
KR20230033186A (ko) 패드 구조, 표시 장치 및 그 제조 방법
US20230261141A1 (en) Display device and method of manufacturing the same
US20240162386A1 (en) Display device and method of manufacturing the display device
KR20200040352A (ko) 표시 장치 및 표시 장치의 제조 방법
CN220383494U (zh) 显示装置
KR102666834B1 (ko) 표시 장치 및 이의 제조 방법
CN220856577U (zh) 显示装置
KR20230059882A (ko) 표시 장치 및 그 제조 방법
US20230411371A1 (en) Display device and method for manufacturing the same
US20240113270A1 (en) Display device, tiled display device, and manufacturing method for display device
KR20230127409A (ko) 표시 장치 및 그 제조 방법
KR20230067805A (ko) 화소 및 이를 구비한 표시 장치
KR20220139508A (ko) 표시 장치의 제조 방법 및 표시 장치