CN220856577U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN220856577U
CN220856577U CN202321739834.5U CN202321739834U CN220856577U CN 220856577 U CN220856577 U CN 220856577U CN 202321739834 U CN202321739834 U CN 202321739834U CN 220856577 U CN220856577 U CN 220856577U
Authority
CN
China
Prior art keywords
disposed
layer
display area
display device
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321739834.5U
Other languages
English (en)
Inventor
李智慧
郭眞善
金璟陪
李龙熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220856577U publication Critical patent/CN220856577U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本实用新型提供一种显示装置。根据一实施例的显示装置至少包括：基板，定义有显示区域和围绕所述显示区域的非显示区域；像素，布置在所述基板的所述显示区域上；接地部，布置在所述基板的所述非显示区域上；以及柔性印刷电路基板，布置在所述基板的所述非显示区域上并施加驱动所述像素的驱动信号，其中，所述非显示区域包括：第一部分，布置有所述柔性印刷电路基板；以及第二部分，布置在所述第一部分的相反侧并将所述显示区域置于所述第一部分与所述第二部分之间，其中，所述接地部包括交替反复布置在所述非显示区域的所述第二部分上的第一接地图案和第二接地图案。

Description

显示装置
技术领域
本实用新型涉及一种显示装置。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。响应于此，正在使用诸如有机发光显示装置(Organic Light Emitting Display)、液晶显示装置(LCD：Liquid CrystalDisplay)等多种种类的显示装置。
作为显示显示装置的图像的装置，包括诸如有机发光显示面板或者液晶显示面板之类的显示面板。其中，作为发光显示面板，可以包括发光元件，例如，对于发光二极管(LED：Light Emitting Diode)而言，包括利用有机物作为荧光物质的有机发光二极管(OLED)、利用无机物作为荧光物质的无机发光二极管等。
利用无机物半导体作为荧光物质的无机发光二极管即使在高温的环境下也具有耐久性，并且与有机发光二极管相比具有蓝色光的效率高的优点。
实用新型内容
本实用新型所要解决的技术问题在于提供一种像素的点灯效率得到提高的显示装置。
本实用新型的技术问题并不局限于以上所提及的技术问题，未提及的其他技术问题可以通过以下记载被本领域技术人员明确地理解。
用于解决上述技术问题的根据一实施例的显示装置至少可以包括：基板，定义有显示区域和围绕所述显示区域的非显示区域；像素，布置在所述基板的所述显示区域上；接地部，布置在所述基板的所述非显示区域上；以及柔性印刷电路基板，布置在所述基板的所述非显示区域上并施加驱动所述像素的驱动信号，其中，所述非显示区域可以包括：第一部分，布置有所述柔性印刷电路基板；以及第二部分，布置在所述第一部分的相反侧并将所述显示区域置于所述第一部分与所述第二部分之间，其中，所述接地部可以包括交替反复布置在所述非显示区域的所述第二部分上的第一接地图案和第二接地图案。
并且，所述非显示区域还可以包括：第三部分，连接所述第一部分的一侧和所述第二部分的一侧；以及第四部分，布置在所述第三部分的相反侧并将所述显示区域置于所述第三部分与所述第四部分之间，其中，所述接地部还可以包括：第一接地布线，一体地延伸而布置于所述第三部分；以及第二接地布线，一体地延伸而布置于所述第四部分。
并且，所述基板可以包括作为所述基板的边缘的第一边、第二边、第三边、第四边，所述第二边与所述第一边对向，所述第三边连接所述第一边的一侧和所述第二边的一侧，所述第四边连接所述第一边的另一侧和所述第二边的另一侧且与所述第三边对向，其中，所述非显示区域的所述第一部分可以布置在所述第一边与所述显示区域之间，所述第二部分布置在所述第二边与所述显示区域之间，所述第三部分布置在所述第三边与所述显示区域之间，所述第四部分布置在所述第四边与所述显示区域之间。
并且，所述第一接地图案和所述第二接地图案可以与所述第二边以及所述显示区域相隔地布置。
并且，所述显示装置还可以包括：第一信号布线和第二信号布线，交替反复布置在所述非显示区域的所述第二部分上，其中，所述第一信号布线的至少一部分可以在厚度方向上与所述第一接地图案重叠，所述第二信号布线的至少一部分可以在厚度方向上与所述第二接地图案重叠，所述第一信号布线和所述第二信号布线可以从所述第二边延伸至所述显示区域。
用于解决上述技术问题的根据另一实施例的显示装置至少可以包括：基板，定义有显示区域和围绕所述显示区域的非显示区域；像素，布置在所述基板的所述显示区域上；第一信号布线和第二信号布线，交替反复布置在所述基板的所述非显示区域上；以及第一接地图案和第二接地图案，交替反复布置在所述基板的所述非显示区域上，其中，所述第一信号布线和所述第一接地图案可以在厚度方向上重叠，并且分别被施加第一电压，所述第二信号布线和所述第二接地图案可以在厚度方向上重叠，并且分别被施加电位值与所述第一电压不同的第二电压。
并且，所述显示装置还可以包括：过孔绝缘层，在所述非显示区域中布置于所述基板与所述第一信号布线及所述第二信号布线之间并延伸至所述显示区域，其中，所述第一信号布线及所述第二信号布线可以与所述过孔绝缘层的上表面直接接触。
并且，所述像素可以包括：第一电极和第二电极，相互相隔地布置；以及发光元件，布置在所述第一电极与所述第二电极之间的相隔空间上，其中，所述第一电极和所述第二电极与所述过孔绝缘层的上表面直接接触。
并且，所述显示装置还可以包括：薄膜晶体管，在所述显示区域中布置于所述过孔绝缘层与所述基板之间以驱动所述发光元件，其中，所述薄膜晶体管可以包括与所述基板的上表面直接接触的下部金属层，在所述非显示区域中所述第一接地图案和所述第二接地图案中的每一个可以包括第一层以及布置在所述第一层上的第二层，所述第一接地图案和所述第二接地图案中的每一个的所述第一层可以与所述基板的上表面直接接触。
并且，所述第一接地图案的所述第一层、所述第二接地图案的所述第二层以及所述薄膜晶体管的所述下部金属层可以包括相同的物质。
在根据一实施例的显示装置中，像素的点灯效率可以得到提高。
根据实施例的效果并不局限于以上例示的内容，更加多样的效果包括在本说明书内。
附图说明
图1是根据一实施例的显示装置的示意性的平面图。
图2是示出根据一实施例的显示装置的多条布线的示意性的布置图。
图3是根据一实施例的一子像素的等效电路图。
图4是示出根据一实施例的显示装置的像素的结构的平面图。
图5是示出图4的发光元件的结构的立体图。
图6是放大图4的A1区域的放大图。
图7是示出沿图6的X1-X1'线剖切的示意性的剖面的剖面图。
图8是示出布置于根据一实施例的显示装置的非显示区域的接地部和对齐信号布线的平面图。
图9是放大图8的A2区域的放大图。
图10是示出沿图9的X2-X2'线剖切的示意性的剖面的剖面图。
图11是放大图8的A3区域的放大图。
图12是示出沿图11的X3-X3'线剖切的示意性的剖面的剖面图。
图13至图22是用于说明制造根据一实施例的显示装置的工艺的图。
图23是示出根据另一实施例的显示装置的对齐信号布线和接地图案部的结构的平面图。
图24是示出沿图23的X6-X6'线剖切的示意性的剖面的剖面图。
附图标记说明
100：接地部 110：第一接地布线
130：接地图案部 131：第一接地图案
132：第二接地图案 150：第二接地布线
RSE：对齐信号布线 COF：柔性印刷电路基板
具体实施方式
参照与附图一起详细后述的实施例，可以明确本实用新型的优点和特征以及达成这些的方法。然而本实用新型可以以互不相同的多种形态来实现，而不局限于以下公开的实施例，提供本实施例的目的仅在于使得本实用新型的公开得以完整，并向本实用新型所属技术领域中具有普通知识的人完整地告知实用新型的范围，本实用新型仅由权利要求的范围来定义。
提及元件或者层在其他元件或者层“上”的情形包括在其他元件的紧邻的上方的情形或者在中间夹设有其他层或者其他元件的情形。与此相同地，被称为“下”、“左”以及“右”的情形包括与其他元件直接相邻地夹设的情形或者在中间夹设有其他层或其他材料的情形。贯穿整个说明书，相同的附图标记指相同的构成要素。
虽然第一、第二等术语用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本实用新型的技术思想内，显然也可以是第二构成要素。
本实用新型的多个实施例的各个特征能够局部地或整体地相互结合或组合，并且能够在技术上进行多样的联动及驱动，各个实施例对于彼此而言能够独立地进行实施，也能够以相关关系一同实施。
以下，参照附图针对具体的实施例进行说明。
图1是根据一实施例的显示装置的示意性的平面图。
在图1中定义了第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1与第二方向DR2可以彼此垂直，第一方向DR1与第三方向DR3可以彼此垂直，第二方向DR2与第三方向DR3可以彼此垂直。第一方向DR1可以理解为表示附图中的横向方向，第二方向DR2可以理解为表示附图中的纵向方向，第三方向DR3可以理解为表示附图中的上部方向和下部方向(即，厚度方向)。
在以下的说明书中，除非另有说明，否则“方向”可以指代沿该方向延伸的朝向两侧的所有方向。并且，当需要区分沿两侧延伸的两个“方向”时，将一侧区分并指代为“方向的一侧”，将另一侧区分并指代为“方向的另一侧”。以图1为基准，箭头指向的方向指代为一侧，其相反方向指代为另一侧。
以下，为了便于说明，在指代显示装置1或构成显示装置1的各个部件的表面时，将图像被显示的方向，即朝向第三方向DR3的一侧的一表面称为上表面，将所述一表面的相反面称为底表面。然而，并不限于此，所述部件的所述一表面和所述另一表面可以分别称为前表面和后表面，或者也可以称为第一表面或第二表面。并且，在说明显示装置1的各个部件的相对位置时，可以将第三方向DR3的一侧称为上部，将第三方向DR3的另一侧称为下部。
参照图1，显示装置1显示视频或静止图像。显示装置1可以指提供显示画面的所有电子装置。例如，显示装置1可以包括提供显示画面的电视、笔记本计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC：Personal Computer)、电子表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、游戏机、数码相机、摄像机等。
显示装置1包括提供显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一例，例示了应用无机发光二极管显示面板的情形，但并不限于此，只要能够应用相同的技术思想，则也可以应用其他显示面板。
显示装置1的形状可以多样地变形。例如，显示装置1可以具有横向长度长的矩形，纵向长度长的矩形、正方形、边角部(顶角)圆滑的四边形、其他多边形、圆形等形状。显示装置1的显示区域DA的形状也可以与显示装置1的整体形状相似。在图1中，示出了在第二方向DR2上的长度长的矩形形状的显示装置1。
显示装置1可以包括显示区域DA和非显示区域NDA。显示区域DA是能够显示画面的区域，非显示区域NDA是不显示画面的区域。显示区域DA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DA可以大致占据显示装置1的中央。
显示区域DA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各个像素PX的形状在平面上可以为矩形或正方形，但并不限于此，也可以是各个边相对于一方向倾斜的菱形形状。各个像素PX可以排列为条纹型或岛型。并且，像素PX中的每一个可以包括一个以上的发出特定波长带的光的发光元件而显示特定颜色。
显示区域DA的周边可以布置有非显示区域NDA。非显示区域NDA可以将显示区域DA全部或者局部地围绕。显示区域DA可以是矩形形状，非显示区域NDA可以布置为与显示区域DA的四个边相邻。非显示区域NDA可以构成显示装置1的边框。在各个非显示区域NDA中，可以布置有包括在显示装置1中的布线或电路驱动部，或者贴装有外部装置。
另外，显示区域DA和非显示区域NDA可以应用于后述的基板SUB(参照图7)。例如，与显示装置1的显示区域DA重叠的基板SUB的一区域可以成为基板SUB的显示区域DA，与非显示区域NDA重叠的基板SUB的一区域可以成为基板SUB的非显示区域NDA。
图2是示出根据一实施例的显示装置的多条布线的示意性的布置图。
参照图2，显示装置1可以包括多条布线。显示装置1可以包括多条扫描线SL、多条数据线DTL、初始化电压布线VIL以及多条电压布线VL等。并且，虽未在附图中图示，但显示装置1还可布置有其他布线。多条布线可以包括由第一导电层构成并沿第一方向DR1延伸的布线、由第三导电层构成并沿第二方向DR2延伸的布线。然而，各条布线的延伸方向并不限于此。
第一扫描线SL1和第二扫描线SL2可以沿第二方向DR2延伸而布置。第一扫描线SL1和第二扫描线SL2可以布置为彼此相邻的状态，并且与其他第一扫描线SL1和第二扫描线SL2可以沿第一方向DR1相隔布置。第一扫描线SL1和第二扫描线SL2可以与连接于扫描驱动部(未示出)的扫描布线垫WPD_SC连接。第一扫描线SL1和第二扫描线SL2可以从布置在非显示区域NDA的垫区域PDA延伸至显示区域DA而布置。
第三扫描线SL3可以沿第一方向DR1延伸而布置，并且与其他第三扫描线SL3沿第二方向DR2相隔布置。一条第三扫描线SL3可以与一条以上的第一扫描线SL1或者一条以上的第二扫描线SL2连接。多条扫描线SL可以在显示区域DA的整个表面上具有网格(Mesh)结构，但并不限于此。
另外，在本说明书中，“连接”的含义不仅可以表示任意一个部件与另一部件通过相互物理接触而连接，而且也可以表示通过其他部件而连接。并且，可以理解为，作为一体化的一个部件，一部分和另一部分由于一体化的部件而相互连接。进一步地，一个部件与另一部件的连接可以被解释为，除了直接接触的连接以外还包括通过另一部件的电连接的含义。
数据线DTL可以沿第二方向DR2延伸而布置。数据线DTL包括第一数据线DTL1、第二数据线DTL2以及第三数据线DTL3，一条第一数据线DTL1、一条第二数据线DTL2和一条第三数据线DTL3形成一个组而彼此相邻地布置。各条数据线DTL1、DTL2、DTL3可以布置为从布置在非显示区域NDA的垫区域PDA延伸至显示区域DA。但并不限于此，多条数据线DTL也可以在后述的第一电压布线VL1与第二电压布线VL2之间以等间隔相隔而布置。
初始化电压布线VIL可以沿第二方向DR2延伸而布置。初始化电压布线VIL可以布置在数据线DTL与第一电压布线VL1之间。初始化电压布线VIL可以布置为从布置在非显示区域NDA的垫区域PDA延伸至显示区域DA。
第一电压布线VL1和第二电压布线VL2沿第二方向DR2延伸而布置，并且第三电压布线VL3和第四电压布线VL4沿第一方向DR1延伸而布置。第一电压布线VL1和第二电压布线VL2可以沿第一方向DR1交替布置，并且第三电压布线VL3和第四电压布线VL4可以沿第二方向DR2交替布置。第一电压布线VL1和第二电压布线VL2可以沿第二方向DR2延伸并横跨显示区域DA而布置，并且第三电压布线VL3和第四电压布线VL4各自的一部分布线可以布置在显示区域DA，其他布线可以布置在位于显示区域DA的第二方向DR2两侧的非显示区域NDA。第一电压布线VL1和第二电压布线VL2可以由第一导电层构成，第三电压布线VL3和第四电压布线VL4可以由布置在与第一导电层不同的层的第三导电层构成。第一电压布线VL1可以与至少一条第三电压布线VL3连接，第二电压布线VL2可以与至少一条第四电压布线VL4连接，多条电压布线VL可以在显示区域DA的整个表面上具有网格(Mesh)结构。然而，并不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压布线VIL、第一电压布线VL1和第二电压布线VL2可以与至少一个布线垫WPD电连接。各布线垫WPD可以布置于非显示区域NDA。在一实施例中，各布线垫WPD可以布置于位于显示区域DA的作为第二方向DR2的另一侧的下侧的非显示区域NDA的一部分(即，垫区域PDA)。
第一扫描线SL1和第二扫描线SL2连接于布置在垫区域PDA的扫描布线垫WPD_SC，多条数据线DTL中的每一条连接于彼此不同的数据布线垫WPD_DT。初始化电压布线VIL连接于初始化布线垫WPD_Vint，第一电压布线VL1连接于第一电压布线垫WPD_VL1，而且第二电压布线VL2连接于第二电压布线垫WPD_VL2。柔性印刷电路基板COF(参照图8)作为外部装置，可以贴装于布线垫WPD上。外部装置(例如，柔性印刷电路基板COF)可以通过各向异性导电膜、超声波接合等而被贴装在布线垫WPD上。在附图中，例示出各布线垫WPD布置在布置于显示区域DA的下侧的垫区域PDA的情形，但并不限于此。多个布线垫WPD中的一部分也可以布置在显示区域DA的上侧以及左右侧中的任一区域。
显示装置1的各个像素PX或者子像素SPXn(n是1至3的整数)(参照图3)包括像素驱动电路。上述的布线可以在穿过各个像素PX或其周围的同时向各个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。各个像素驱动电路的晶体管和电容器的数量可以多样地变更。根据一实施例，显示装置1的各个子像素SPXn可以为像素驱动电路包括三个晶体管和一个电容器的3T1C结构。以下将3T1C结构作为示例而对像素驱动电路进行说明，但并不限于此，也可以应用2T1C结构、7T1C结构、6T1C结构等其他多样的变形结构。
图3是根据一实施例的一子像素的等效电路图。
参照图3，根据一实施例的显示装置1的各个子像素SPXn除了包括发光二极管EL之外，还包括三个晶体管T1、T2、T3和一个存储电容器Cst。
发光二极管EL根据通过第一晶体管T1供应的电流而发光。发光二极管EL可以包括第一电极、第二电极以及布置于它们之间的至少一个发光元件。所述发光元件可以借由从第一电极和第二电极传输的电信号而发出特定波长带的光。
发光二极管EL的一端可以连接于第一晶体管T1的源极电极，另一端可以连接于供应比第一电压布线VL1的高电位电压(以下，称为第一电源电压)低的低电位电压(以下，称为第二电源电压)的第二电压布线VL2。
第一晶体管T1根据栅极电极与源极电极的电压差来调节从供应第一电源电压的第一电压布线VL1流向发光二极管EL的电流。作为一示例，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅极电极可以连接于第二晶体管T2的源极电极，源极电极可以连接于发光二极管EL的第一电极，并且漏极电极可以连接于被施加第一电源电压的第一电压布线VL1。
第二晶体管T2被扫描线SL的扫描信号导通而将数据线DTL连接于第一晶体管T1的栅极电极。第二晶体管T2的栅极电极可以连接于扫描线SL，源极电极可以连接于第一晶体管T1的栅极电极，并且漏极电极可以连接于数据线DTL。
第三晶体管T3被扫描线SL的扫描信号导通而将初始化电压布线VIL连接于发光二极管EL的一端。第三晶体管T3的栅极电极可以连接于扫描线SL，漏极电极可以连接于初始化电压布线VIL，并且源极电极可以连接于发光二极管EL的一端或者第一晶体管T1的源极电极。
在一实施例中，各个晶体管T1、T2、T3的源极电极和漏极电极不限于上述的情况，也可以是与此相反的情况。晶体管T1、T2、T3中的每一个可以利用薄膜晶体管(thin filmtransistor)形成。在图3中，以各个晶体管T1、T2、T3利用N型金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)形成的情况为中心进行了说明，但并不限于此。即，各个晶体管T1、T2、T3可以利用P型MOSFET形成，或者也可以为一部分利用N型MOSFET形成，另一部分利用P型MOSFET形成。
存储电容器Cst形成于第一晶体管T1的栅极电极与源极电极之间。存储电容器Cst存储第一晶体管T1的栅极电压与源极电压的电压差。
在图3的实施例中，第二晶体管T2的栅极电极可以连接于扫描线SL，第三晶体管T3的栅极电极可以连接于扫描线SL。换言之，第二晶体管T2和第三晶体管T3可以被从同一扫描线施加的扫描信号导通。然而，并不限于此，第二晶体管T2和第三晶体管T3可以连接于彼此不同的扫描线，从而被从彼此不同的扫描线施加的扫描信号导通。
以下，将对根据一实施例的显示装置1的像素PX的结构进行说明。
图4是示出根据一实施例的显示装置的像素的结构的平面图。图5是示出图4的发光元件的结构的立体图。图6是放大图4的A1区域的放大图。
参照图4和图6，显示装置1的像素PX中的每一个可以包括多个子像素SPXn。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2以及第三子像素SPX3。第一子像素SPX1可以发出第一颜色的光，第二子像素SPX2可以发出第二颜色的光，第三子像素SPX3可以发出第三颜色的光。作为一示例，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，并不限于此，各个子像素SPXn也可以发出相同颜色的光。在一实施例中，各个子像素SPXn可以发出蓝色的光。在附图中，示出了一个像素PX包括三个子像素SPXn的情形，但并不限于此，像素PX可以包括更多数量的子像素SPXn。以下，为了便于说明，将以一个像素PX包括三个子像素SPXn为中心进行说明。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以沿第一方向DR1的一侧依次排列。例如，第一子像素SPX1可以布置在第三子像素SPX3的第一方向DR1的一侧。
据此，一像素PX和所述一像素PX的子像素SPXn中的至少一个子像素SPXn可以与相邻于所述一像素PX的像素PX的子像素SPXn中的至少一个子像素SPXn相邻。例如，以图4为基准，布置于第一方向DR1的另一侧的像素PX的第三子像素SPX3可以与与布置于第一方向DR1的另一侧的像素PX沿第一方向DR1的一侧相邻的像素PX的第一子像素SPX1相邻。
显示装置1的各个子像素SPXn可以包括发光区域EMA及非发光区域。发光区域EMA可以是布置有发光元件ED而射出特定波长带的光的区域。非发光区域可以是未布置发光元件ED且从发光元件ED发出的光未到达而不射出光的区域。
发光区域EMA可以借由外部堤BNL而被定义。换言之，发光区域EMA可以是被外部堤BNL围绕的空间。在若干实施例中，发光区域EMA可以具有利用第一方向DR1的短边和第二方向DR2的长边构成的矩形形状，但并不限于此。
发光区域EMA可以包括布置有发光元件ED的区域以及作为与发光元件ED相邻的区域的从发光元件ED发出的光射出的区域。例如，发光区域EMA还可以包括从发光元件ED发出的光被另一部件反射或折射而射出的区域。多个发光元件ED可以布置在各个子像素SPXn，并且可以包括布置有它们的区域和与其相邻的区域而形成发光区域EMA。
在附图中示出了各个子像素SPXn的发光区域EMA具有彼此相同的面积的情形，但并不限于此。在若干实施例中，各个子像素SPXn的各个发光区域EMA还可以根据从布置于相应子像素SPXn的发光元件ED发出的光的颜色或波长带而具有彼此不同的面积。
各个子像素SPXn还可以包括布置在所述非发光区域的子区域SA。子区域SA可以是根据对齐电极RME的布置而被划分的区域。子区域SA可以布置在发光区域EMA的第二方向DR2的一侧和另一侧。发光区域EMA可以沿第一方向DR1交替排列，子区域SA可以沿第一方向DR1延伸。多个发光区域EMA、子区域SA中的每一个可以沿第二方向DR2反复布置。多个发光区域EMA可以布置在各个子区域SA之间。
子区域SA可以是沿第一方向DR1相邻的子像素SPXn彼此共享的区域。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以共享子区域SA。并且，子区域SA可以是沿第二方向DR2相邻的子像素SPXn彼此共享的区域。例如，布置在图4所示的外部堤BNL的第二方向DR2的两侧的子区域SA可以由在附图中示出的子像素SPXn以及在附图中未示出且沿第二方向DR2相邻的子像素SPXn共享。
在子区域SA中未布置有发光元件ED，从而不会射出光，但可以布置有布置在各个子像素SPXn的对齐电极RME的一部分。布置在彼此不同的子像素SPXn的对齐电极RME可以在子区域SA的分离部ROP中彼此分离而布置。
多个对齐电极RME和连接电极CNE以沿第二方向DR2延伸的形状布置在每个子像素SPXn中。
对齐电极RME可以在每个子像素SPXn中包括沿第一方向DR1的一侧依次排列的第一对齐电极RME1和第二对齐电极RME2。第一对齐电极RME1和第二对齐电极RME2可以分别沿第一方向DR1相互相隔地布置。
第一对齐电极RME1可以布置在发光区域EMA的第一方向DR1的另一侧。例如，第一对齐电极RME1可以与构成发光区域EMA的第一方向DR1的另一侧边的外部堤BNL的一部分沿第一方向DR1相隔地布置。
第一对齐电极RME1可以具有沿第二方向DR2延伸的形状。在若干实施例中，第一对齐电极RME1可以具有矩形的平面轮廓，但并不限于此。在图4和图6中示出了第一对齐电极RME1具有矩形的平面轮廓的情形。
第一对齐电极RME1可以通过第一电极接触孔CTD而与后述的电路元件层CCL(参照图7)电连接。第一对齐电极RME1可以通过第一电极接触孔CTD而接收上述的第一电源电压。
第二对齐电极RME2可以布置在第一对齐电极RME1的第一方向DR1的一侧。第二对齐电极RME2可以布置在发光区域EMA的第一方向DR1的另一侧。例如，第二对齐电极RME2可以与构成发光区域EMA的第一方向DR1的一侧边的外部堤BNL的一部分沿第一方向DR1相隔地布置。
第二对齐电极RME2可以具有沿第二方向DR2延伸的形状。在若干实施例中，第二对齐电极RME2可以具有矩形的平面轮廓，但并不限于此。在图4和图6中示出了第二对齐电极RME2具有矩形的平面轮廓的情形。
第二对齐电极RME2可以通过第二电极接触孔CTS而与后述的电路元件层CCL(参照图7)电连接。第二对齐电极RME2可以通过第二电极接触孔CTS而接收上述的第二电源电压。
另外，第一电极接触孔CTD和第二电极接触孔CTS可以与发光区域EMA不重叠。在若干实施例中，第一电极接触孔CTD和第二电极接触孔CTS可以布置为与外部堤BNL重叠，但并不限于此。例如，第一电极接触孔CTD和第二电极接触孔CTS也可以布置在子区域SA上。在图4和图6中示出了第一电极接触孔CTD和第二电极接触孔CTS与外部堤BNL重叠的情形。
在对齐电极RME中的每一个的下部，可以布置有多个内部堤BP。多个内部堤BP可以布置在子像素SPXn的发光区域EMA内。多个内部堤BP可以包括分别具有沿第二方向DR2延伸的矩形的平面状形状的第一内部堤BP1和第二内部堤BP2。第一内部堤BP1和第二内部堤BP2可以沿第一方向DR1相互相隔地布置。
第一内部堤BP1可以在发光区域EMA内布置于第一对齐电极RME1的下部，第二内部堤BP2可以在发光区域EMA内布置于第二对齐电极RME2的下部。
在若干实施例中，对齐电极RME可以在发光区域EMA中完全覆盖布置于各个对齐电极RME的下部的各个内部堤BP，但并不限于此。例如，对齐电极RME也可以在发光区域EMA中仅覆盖布置于各个对齐电极RME的下部的各个内部堤BP的一部分。在图6中示出了对齐电极RME在发光区域EMA中完全覆盖布置于各个对齐电极RME的下部的各个内部堤BP的情形。另外，多个对齐电极RME可以沿第一方向DR1相互相隔，从而可以提供布置发光元件ED的空间。例如，在第一对齐电极RME1与第二对齐电极RME2之间的相隔空间上可以布置有发光元件ED。
参照图5，发光元件ED可以是发光二极管(Light Emitting diode)，具体地，发光元件ED可以是具有纳米(Nano-meter)至微米(Micro-meter)单位的大小且利用无机物构成的无机发光二极管。若在彼此对向的两个电极之间沿着特定方向形成电场，则发光元件ED可以对齐于形成极性的上述两个电极之间。
根据一实施例的发光元件ED可以具有沿一方向延伸的形状。发光元件ED可以具有圆柱体、杆(Rod)、线(Wire)、管(Tube)等形状。但是，发光元件ED的形态并不局限于此，发光元件ED可以具有正方体、长方体、六角柱形等多角棱柱形状，或者具有沿一方向延伸且外表面局部地倾斜的形状等多种形态。
发光元件ED可以包括掺杂有任意导电型(例如，p型或n型)掺杂剂的半导体层。半导体层被传输从外部电源施加的电信号，从而可以发出特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37以及绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。掺杂于第一半导体层31的n型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32布置在第一半导体层31上并将发光层36置于两者之间。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。掺杂于第二半导体层32的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
据此，发光元件ED的两端部可以具有彼此不同的极性。以下，为了便于说明，将发光元件ED的两端部中的第二半导体层32相邻的一端部称为“第一端部”，将第一半导体层31相邻的另一端部称为“第二端部”。发光元件ED的第一端部可以位于第二端部的相反侧。
发光元件ED的第一端部和第二端部可以具有彼此不同的极性。并且，彼此不同的发光元件ED中的每一个的第一端可以具有彼此相同的极性，彼此不同的发光元件ED中的每一个的第二端可以具有彼此相同的极性。
另外，虽然在附图中示出了第一半导体层31和第二半导体层32构成为一个层的情形，但并不限于此。根据发光层36的物质，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如，覆盖层(Clad layer)或拉伸应变势垒减小(TSBR：Tensile strainbarrier reducing)层。例如，发光元件ED还可以包括布置在第一半导体层31与发光层36之间或者第二半导体层32与发光层36之间的其他半导体层。布置在第一半导体层31和发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN以及超晶格(SLs)中的一种以上，并且布置在第二半导体层32与发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。
发光层36布置在第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构或多量子阱结构的物质。在发光层36包括多量子阱结构的物质的情况下，也可以是量子层(Quantum layer)和阱层(Well layer)彼此交替堆叠多个的结构。发光层36可根据通过第一半导体层31和第二半导体层32施加的电信号而通过电子-空穴对的结合来发出光。发光层36可以包括AlGaN、AlGaInN、InGaN等物质。尤其，在发光层36为量子层和阱层交替堆叠为多量子阱结构的结构的情况下，量子层可以包含AlGaN或AlGaInN，阱层可以包含GaN或AlInN等物质。
发光层36可以是能带隙(Band gap)大的种类的半导体物质和能带隙小的种类的半导体物质彼此交替堆叠的结构，也可以根据发出的光的波长带而包括不同的III族至V族半导体物质。发光层36发出的光不局限在蓝色波长带的光，根据情况也可以出发出红色、绿色波长带的光。
电极层37可以是欧姆(Ohmic)连接电极。但是，并不限于此，也可以是肖特基(Schottky)连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个以上的电极层37，但并不限于此，也可以省略电极层37。
当在显示装置1中发光元件ED与电极或者连接电极电连接时，电极层37可以降低发光元件ED与电极或者连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO以及ITZO中的至少一种。借由如上所述的构成，发光元件ED中的每一个的两末端可以具有彼此不同的极性。
绝缘膜38以围绕上述多个半导体层和电极层的外表面的方式布置。例如，绝缘膜38可以布置成至少围绕发光层36的外表面，并且可以形成为暴露发光元件ED的在长度方向上的两个端部。并且，绝缘膜38在与发光元件ED的至少一端部相邻的区域中，上表面也可以在剖面上圆滑地形成。
绝缘膜38可以包括具有绝缘特性的物质，例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)以及钛氧化物(TiOx)中的至少一种。在附图中，例示了绝缘膜38形成为单层的情形，但并不限于此，在若干实施例中，绝缘膜38也可以形成为堆叠有多个层的多层结构。
绝缘膜38可以发挥保护发光元件ED的半导体层和电极层的功能。当绝缘膜38与向发光元件ED传输电信号的电极直接接触的情况下，可以防止可能在发光层36发生的电短路。并且，绝缘膜38可以防止发光元件ED的发光效率的降低。
并且，可以对绝缘膜38的外表面进行表面处理。发光元件ED可以以分散在预定的墨中的状态喷射到电极上而被对齐。其中，为了使发光元件ED在墨内不与相邻的其他发光元件ED凝聚而维持分散的状态，绝缘膜38的表面可以进行疏水性或者亲水性处理。
再次参照图4和图6，在各个子像素SPXn的发光区域EMA内在第一对齐电极RME1与第二对齐电极RME2之间的相隔空间上可以布置有多个发光元件ED且多个发光元件ED可以沿第二方向DR2并排排列。
图6所示的多个发光元件ED中的每一个中示出有画影线的部分。多个发光元件ED中的每一个的画影线的部分可以是图5所示的发光层36。与多个发光元件ED中的每一个的画影线的部分相邻的一端部可以成为上述的第一端部，其相反侧的端部可以成为第二端部。
发光元件ED可以沿第一方向DR1延伸，从而可以布置为第一端部布置于第一对齐电极RME1的第一方向DR1的一侧且第二端部布置于第二对齐电极RME2的另一侧。
连接电极CNE可以布置在发光元件ED上。连接电极CNE可以包括相互相隔并沿第一方向DR1的一侧依次排列的第一连接电极CNE1以及第二连接电极CNE2。
第一连接电极CNE1和第二连接电极CNE2可以沿第一方向DR1相互相隔地布置。例如，第二连接电极CNE2可以布置在第一连接电极CNE1的第一方向DR1的一侧。
第一连接电极CNE1可以在发光区域EMA中布置在第一对齐电极RME1上。第一连接电极CNE1可以具有在发光区域EMA中大体上沿第二方向DR2延伸的形状。
第一连接电极CNE1可以在发光区域EMA中与发光元件ED的第一端部接触。例如，第一连接电极CNE1可以在发光区域EMA中沿第二方向DR2延伸，从而与在第一对齐电极RME1与第二对齐电极RME2之间的相隔空间上沿第二方向DR2并排排列的发光元件ED的第一端部接触。
第一连接电极CNE1可以在与发光区域EMA不重叠的区域中通过第一接触部CT1而与第一对齐电极RME1电连接。据此，第一连接电极CNE1可以通过第一对齐电极RME1而接收上述的第一电源电压。
第二连接电极CNE2可以在发光区域EMA中布置在第二对齐电极RME2上。第二连接电极CNE2可以具有在发光区域EMA中大体上沿第二方向DR2延伸的形状。
第二连接电极CNE2可以在发光区域EMA中与发光元件ED的第二端部接触。例如，第二连接电极CNE2可以在发光区域EMA中沿第二方向DR2延伸，从而与在第一对齐电极RME1与第二对齐电极RME2之间的相隔空间上沿第二方向DR2并排排列的发光元件ED的第二端部接触。
第二连接电极CNE2可以在与发光区域EMA不重叠的区域中通过第二接触部CT2而与第二对齐电极RME2电连接。据此，第二连接电极CNE2可以通过第二对齐电极RME2而接收上述的第二电源电压。
以下，将对构成根据一实施例的显示装置1的元件的堆叠结构进行说明。
图7是示出沿图6的X1-X1'线剖切的示意性的剖面的剖面图。
若结合图6并参照图7而对根据一实施例的显示装置1的剖面结构进行说明，则显示装置1可以包括基板SUB和布置在该基板SUB上的半导体层、多个导电层以及多个绝缘层。并且，如上所述，显示装置1可以包括多个对齐电极RME、发光元件ED以及连接电极CNE。所述半导体层、导电层以及绝缘层可以分别构成显示装置1的电路元件层CCL。
基板SUB可以利用玻璃、石英或高分子树脂等的绝缘物质构成。并且，基板SUB可以是刚性基板SUB，但也可以是能够实现弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板SUB。
基板SUB上可以布置有电路元件层CCL。电路元件层CCL中可以布置有向布置于基板SUB上的发光元件ED传输电信号的多条布线。如图7、图10和图12所示，电路元件层CCL可以布置在显示区域DA和非显示区域NDA中。以下，将对布置与显示区域DA的电路元件层CCL的结构进行说明。
如图7所示，电路元件层CCL可以包括第一导电层、半导体层、第二导电层和第三导电层等作为多个导电层，并且可以包括缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1等作为多个绝缘层。
第一导电层可以布置在基板SUB的上表面上，并且可以与基板SUB的上表面直接接触。第一导电层包括下部金属层BML，下部金属层BML布置为与第一晶体管T1的第一有源层ACT1重叠。下部金属层BML可以防止光入射到第一晶体管T1的第一有源层ACT1，或者与第一有源层ACT1电连接而执行使第一晶体管T1的电特性稳定化的功能。
第一导电层可以包括金属。例如，在若干实施例中，第一导电层可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)以及铜(Cu)中的一种以上的金属，但并不限于此。并且，在若干实施例中，第一导电层可以包括诸如炭黑等的遮光颜料，但并不限于此。另外，根据实施例，也可以省略第一导电层。
缓冲层BL可以布置在下部金属层BML和基板SUB上。缓冲层BL形成于基板SUB上，以保护像素PX的晶体管免受通过易透湿的基板SUB渗透的水分的影响，并且可以执行表面平坦化功能。
半导体层布置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1以及第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以布置为与后述的第二导电层的第一栅极电极G1和第二栅极电极G2局部地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在另一实施例中，半导体层也可以包括多晶硅。所述氧化物半导体可以是含铟(In)的氧化物半导体。例如，所述氧化物半导体可以是铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：Indium ZincOxide)、铟镓氧化物(IGO：Indium Gallium Oxide)、铟锌锡氧化物(IZTO：Indium Zinc TinOxide)、铟镓锡氧化物(IGTO：Indium Gallium Tin Oxide)、铟镓锌氧化物(IGZO：IndiumGallium Zinc Oxide)、铟镓锌锡氧化物(IGZTO：Indium Gallium Zinc Tin Oxide)中的至少一种。
在附图中，例示了在显示装置1的像素PX布置有第一晶体管T1和第二晶体管T2的情形，但并不限于此，显示装置1可以包括更多数量的晶体管。
第一栅极绝缘层GI在显示区域DA中布置在半导体层上。第一栅极绝缘层GI可以起到各个晶体管T1、T2的栅极绝缘膜的作用。在附图中，例示了第一栅极绝缘层GI与后述的第二导电层的栅极电极G1、G2一起被图案化，从而在第二导电层与半导体层的有源层ACT1、ACT2之间局部地布置的情形。然而，并不限于此。在若干实施例中，第一栅极绝缘层GI也可以全面地布置在缓冲层BL上。
第二导电层布置在第一栅极绝缘层GI上，从而可以与第一栅极绝缘层GI的上表面直接接触。第二导电层可以包括第一晶体管T1的第一栅极电极G1和第二晶体管T2的第二栅极电极G2。第一栅极电极G1可以布置为在作为厚度方向的第三方向DR3上与第一有源层ACT1的沟道区域重叠，第二栅极电极G2可以布置为在作为厚度方向的第三方向DR3上与第二有源层ACT2的沟道区域重叠。
第二导电层可以包括金属。例如，在若干实施例中，第二导电层可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)以及铜(Cu)中的一种以上的金属，但并不限于此。
第一层间绝缘层IL1布置在第二导电层上。第一层间绝缘层IL1可以在第二导电层与布置于第二导电层上的其他层之间起到绝缘膜的功能，并保护第二导电层。
第三导电层可以布置在第一层间绝缘层IL1上。第三导电层可以包括布置在显示区域DA的第一电压布线VL1和第二电压布线VL2、第一导电图案CDP1以及各个晶体管T1、T2的源极电极S1、S2和漏极电极D1、D2。
第一电压布线VL1可以被施加传输至第一对齐电极RME1的高电位电压(或者第一电源电压)，并且第二电压布线VL2可以被施加传输至第二对齐电极RME2的低电位电压(或者第二电源电压)。第一电压布线VL1的一部分可以通过贯通第一层间绝缘层IL1的接触孔而与第一晶体管T1的第一有源层ACT1接触。第一电压布线VL1可以起到第一晶体管T1的第一漏极电极D1的作用。第一电压布线VL1可以直接连接于第一对齐电极RME1，第二电压布线VL2可以直接连接于第二对齐电极RME2。
第一导电图案CDP1可以通过贯通第一层间绝缘层IL1的接触孔而与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过贯通第一层间绝缘层IL1和缓冲层BL的另一接触孔而与下部金属层BML接触。第一导电图案CDP1可以起到第一晶体管T1的第一源极电极S1的作用。并且，第一导电图案CDP1可以电连接第一对齐电极RME1或者第一连接电极CNE1。第一晶体管T1可以将从第一电压布线VL1施加的第一电源电压传输至第一对齐电极RME1或者第一连接电极CNE1。
第二源极电极S2和第二漏极电极D2分别可以通过贯通第一层间绝缘层IL1的接触孔而与第二晶体管T2的第二有源层ACT2接触。
第三导电层可以包括金属。例如，在若干实施例中，第三导电层可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)以及铜(Cu)中的一种以上的金属，但并不限于此。
第一保护层PV1布置在第三导电层上。第一保护层PV1可以在第三导电层与布置于第三导电层上的其他的层之间执行绝缘膜的功能，并且可以保护第三导电层。
上述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1可以利用交替堆叠的多个无机层构成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1可以形成为包含硅氧化物(SiOx：Silicon Oxide)、硅氮化物(SiNx：Silicon Nitride)、硅氮氧化物(SiOxNy：Silicon Oxynitride)中的至少一种的无机层堆叠的双层或由它们交替堆叠的多层。
过孔绝缘层VIA可以布置在电路元件层CCL上。具体而言，过孔绝缘层VIA可以布置在电路元件层CCL的第一保护层PV1上。过孔绝缘层VIA可以包括有机绝缘物质(例如，诸如聚酰亚胺之类的有机绝缘物质)，以补偿由电路元件层CCL内部的多条布线引起的阶梯差，并且可以平坦地形成上表面。
内部堤BP布置于过孔绝缘层VIA的上表面。换言之，过孔绝缘层VIA可以与内部堤BP直接相接。
内部堤BP可以布置在过孔绝缘层VIA上。内部堤BP可以具有倾斜或具有预定曲率且弯曲的侧表面，从发光元件ED发出的光可以在布置在内部堤BP上的对齐电极RME被反射而向第三方向DR3的一侧射出。内部堤BP可以包括诸如聚酰亚胺之类的透明材质的有机绝缘物质，但并不限于此。例如，内部堤BP还可以包括诸如黑色颜料之类的有色染料。
多个对齐电极RME可以布置在过孔绝缘层VIA和内部堤BP上。第一对齐电极RME1可以布置在过孔绝缘层VIA和内部堤BP上并沿第三方向DR3与第一内部堤BP1重叠，并且可以沿朝向第二内部堤BP2的方向延伸。第二对齐电极RME2可以布置在过孔绝缘层VIA和内部堤BP上并沿第三方向DR3与第二内部堤BP2重叠，并且可以沿朝向第一内部堤BP1的方向延伸。
第一对齐电极RME1和第二对齐电极RME2各自相互相隔的间隔可以比第一内部堤BP1和第二内部堤BP2各自相互相隔的间隔窄。
第一对齐电极RME1可以通过贯通过孔绝缘层VIA和第一保护层PV1的第一电极接触孔CTD而与第一导电图案CDP1接触。第二对齐电极RME2可以通过贯通过孔绝缘层VIA和第一保护层PV1的第二电极接触孔CTS而与第二电压布线VL2接触。
对齐电极RME可以包括反射率高的导电性物质。例如，对齐电极RME也可以包括诸如银(Ag)、铜(Cu)、铝(Al)等的金属，或者具有包括铝(Al)、镍(Ni)、镧(La)等的合金，或者诸如钛(Ti)、钼(Mo)以及铌(Nb)之类的金属层和所述合金堆叠的结构。
在若干实施例中，对齐电极RME可以构成为双层或多层，所述双层或多层由包含铝(Al)的合金和由钛(Ti)、钼(Mo)及铌(Nb)构成的一层以上的金属层堆叠而成。
然而，并不限于此，各个对齐电极RME还可以包括透明性导电性物质。例如，各个对齐电极RME可以包括诸如ITO、IZO、ITZO等的物质。在若干实施例中，各个对齐电极RME可以形成透明性导电性物质和反射率高的金属层分别堆叠一层以上的结构，或者也可以形成为包括它们的一层。例如，各对齐电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO或者ITO/Ag/ITZO/IZO等的堆叠结构。对齐电极RME可以与发光元件ED电连接，并将从发光元件ED发出的光中的一部分向基板SUB的上部方向进行反射。
第一绝缘层PAS1可以布置在显示区域DA的整个面，并且可以布置在多个对齐电极RME上。第一绝缘层PAS1可以包括绝缘性物质来保护多个对齐电极RME，同时使彼此不同的对齐电极RME彼此绝缘。第一绝缘层PAS1在形成外部堤BNL之前布置为覆盖对齐电极RME，从而能够在形成外部堤BNL的工序中防止对齐电极RME受损。并且，第一绝缘层PAS1可以防止布置在其上的发光元件ED与其他部件直接接触而受损。
在示例性的实施例中，第一绝缘层PAS1可以在沿第一方向DR1相隔的对齐电极RME之间以上表面的一部分被凹入的方式形成阶梯差。在第一绝缘层PAS1的形成阶梯差的上表面可以布置有发光元件ED，在发光元件ED与第一绝缘层PAS1之间还可以形成空间。
第一绝缘层PAS1可以包括接触部CT1、CT2。接触部CT1、CT2可以布置为分别与彼此不同的对齐电极RME重叠。例如，接触部CT1、CT2可以包括布置为与第一对齐电极RME1重叠的第一接触部CT1以及布置为与第二对齐电极RME2重叠的第二接触部CT2。
第一接触部CT1和第二接触部CT2可以贯通第一绝缘层PAS1而暴露其下部的第一对齐电极RME1或第二对齐电极RME2的上表面的一部分。第一接触部CT1和第二接触部CT2还可以分别贯通布置在第一绝缘层PAS1上的其他绝缘层中的一部分。借由各个接触部CT1、CT2被暴露的对齐电极RME可以与连接电极CNE接触。发光元件ED与连接电极CNE接触而与对齐电极RME和过孔绝缘层VIA下部的电路元件层CCL电连接，从而可以接收电信号而发出特定波长带的光。
外部堤BNL可以布置在第一绝缘层PAS1上。外部堤BNL可以包括沿第一方向DR1和第二方向DR2延伸的部分，并可以围绕各个子像素SPXn。外部堤BNL可以围绕各个子像素SPXn来区分它们，并且可以围绕显示区域DA的最外廓来区分显示区域DA和非显示区域NDA。
外部堤BNL与内部堤BP相似地，可以具有预定高度。在若干实施例中，外部堤BNL的上表面的高度可以高于内部堤BP，其厚度可以等于或大于内部堤BP。据此，外部堤BNL可以在显示装置1的制造工艺中的喷墨打印工序中有效地防止墨溢出到相邻的子像素SPXn。外部堤BNL与内部堤BP相同地，可以包括诸如聚酰亚胺之类的透明材质的有机绝缘物质，但并不限于此。例如，外部堤BNL也可以包括诸如黑色颜料之类的有色染料。
第二绝缘层PAS2可以布置在多个发光元件ED、第一绝缘层PAS1以及外部堤BNL上。第二绝缘层PAS2包括在内部堤BP之间沿第二方向DR2延伸而布置在多个发光元件ED上的图案部。所述图案部布置为局部地围绕发光元件ED的外表面，可以不覆盖发光元件ED的两侧或两端部。在平面图上，所述图案部可以在各个子像素SPXn内形成线型或岛型的图案。第二绝缘层PAS2的所述图案部可以在保护发光元件ED的同时在显示装置1的制造工艺中固定发光元件ED。并且，第二绝缘层PAS2还可以布置为填充发光元件ED与其下部的第一绝缘层PAS1之间的空间。
第二绝缘层PAS2可以包括接触部CT1、CT2。接触部CT1、CT2可以布置为分别与彼此不同的对齐电极RME重叠。例如，接触部CT1、CT2可以包括布置为与第一对齐电极RME1重叠的第一接触部CT1以及布置为与第二对齐电极RME2重叠的第二接触部CT2。第一接触部CT1和第二接触部CT2可以贯通第二绝缘层PAS2而暴露其下部的第一对齐电极RME1或第二对齐电极RME2的上表面的一部分。第一接触部CT1和第二接触部CT2还可以分别贯通布置在第二绝缘层PAS2上的其他绝缘层中的一部分。借由各个接触部CT1、CT2被暴露的对齐电极RME可以与连接电极CNE接触。发光元件ED与连接电极CNE接触而与对齐电极RME和过孔绝缘层VIA下部的电路元件层CCL电连接，从而可以接收电信号而发出特定波长带的光。
连接电极CNE的第一连接电极CNE1可以布置在第二绝缘层PAS2上。第一连接电极CNE1可以在发光区域EMA中与第一对齐电极RME1局部地重叠，并且可以与发光元件ED的第一端部接触。
如图7所示，第一连接电极CNE1可以布置为从发光区域EMA越过外部堤BNL。第一连接电极CNE1可以通过贯通第一绝缘层PAS1和第二绝缘层PAS2的第一接触部CT1而与第一对齐电极RME1接触。据此，第一连接电极CNE1可以与第一晶体管T1电连接而被施加第一电源电压。
第三绝缘层PAS3可以布置在第二绝缘层PAS2、第一连接电极CNE1以及外部堤BNL上。第三绝缘层PAS3可以不覆盖发光元件ED的一端部。换言之，第三绝缘层PAS3可以在发光区域EMA中不覆盖第一连接电极CNE1不接触的发光元件ED的第二端部。
第三绝缘层PAS3可以包括布置为与第二对齐电极RME2重叠的第二接触部CT2。第二接触部CT2可以贯通第三绝缘层PAS3而暴露其下部的第二对齐电极RME2的上表面的一部分。
借由第二接触部CT2被暴露的第二对齐电极RME2可与第二连接电极CNE2接触。据此，发光元件ED与连接电极CNE接触，从而可以与对齐电极RME和过孔绝缘层VIA的下部的电路元件层CCL电连接，并且可以施加电信号而发出特定波长带的光。
连接电极CNE的第二连接电极CNE2可以布置在第三绝缘层PAS3上。第二连接电极CNE2可以在发光区域EMA中与第二对齐电极RME2局部地重叠，并且可以与发光元件ED的第二端部接触。
如图7所示，第二连接电极CNE2可以布置为从发光区域EMA越过外部堤BNL。第二连接电极CNE2可以通过贯通第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第二接触部CT2而与第二对齐电极RME2接触。据此，第二连接电极CNE2可以与第二电压布线VL2电连接而被施加第二电源电压。
连接电极CNE可以包括导电性物质。例如，可以包括ITO、IZO、ITZO、铝(Al)等。作为一例，连接电极CNE可以包括透明性导电性物质，从发光元件ED发出的光可以透射连接电极CNE而射出。
上述的第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3中的每一个可以包括无机绝缘物质或有机绝缘物质。在示例性的实施例中，第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3可以分别是硅氧化物(SiOx)、硅氮化物(SiNx)以及硅氮氧化物(SiOxNy)中的任意一种。第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3可以利用彼此相同的材料构成，或者可以利用一部分彼此相同而一部分彼此不同的材料构成，或者可以利用分别彼此不同的材料构成。
以下，将对布置在根据一实施例的显示装置的非显示区域的接地部和对齐信号布线的结构进行说明。
图8是示出布置于根据一实施例的显示装置的非显示区域的接地部和对齐信号布线的平面图。图9是放大图8的A2区域的放大图。图10是示出沿图9的X2-X2'线剖切的示意性的剖面的剖面图。图11是放大图8的A3区域的放大图。图12是示出沿图11的X3-X3'线剖切的示意性的剖面的剖面图。
参照图8至图12，根据一实施例的显示装置1包括布置在基板SUB的非显示区域NDA上的柔性印刷电路基板COF、接地部100以及对齐信号布线RSE。
根据一实施例的显示装置1的基板SUB可以具有在平面上具有第一方向DR1的长边和第二方向DR2的短边的矩形形状。例如，基板SUB可以包括作为基板SUB的边缘的第一边SUBa、第二边SUBb、第三边SUBc以及第四边SUBd，所述第一边SUBa布置于第一方向DR1的另一侧并沿第二方向DR2延伸，所述第二边SUBb布置于第二方向DR2的另一侧并沿第一方向DR1延伸，所述第三边SUBc布置于第一方向DR1的一侧并沿第二方向DR2延伸，所述第四边SUBd布置于第二方向DR2的一侧并沿第一方向DR1延伸。
第一边SUBa和第三边SUBc可以在第一方向DR1上对向，第二边SUBb和第四边SUBd可以在第二方向DR2上对向。第四边SUBd可以连接第一边SUBa的第二方向DR2的一侧和第三边SUBc的第二方向DR2的一侧，第二边SUBb可以连接第一边SUBa的第二方向DR2的另一侧和第三边SUBc的第二方向DR2的另一侧。
基板SUB的显示区域DA可以大体上占据基板SUB的中央。多个像素PX可以布置在基板SUB的显示区域DA上。非显示区域NDA可以布置于基板SUB的显示区域DA的周边。非显示区域NDA可以全部或局部地围绕显示区域DA。在若干实施例中，显示区域DA可以为矩形形状，并且非显示区域NDA可以布置为与显示区域DA的四个边相邻，但并不限于此。在图8中，示出了显示区域DA为矩形形状且非显示区域NDA布置为与显示区域DA的四个边相邻的情形。
非显示区域NDA可以包括布置在基板SUB的第一边SUBa与显示区域DA之间的第一区域、布置在基板SUB的第二边SUBb与显示区域DA之间的第二区域、布置在基板SUB的第三边SUBc与显示区域DA之间的第三区域以及布置在基板SUB的第四边SUBd与显示区域DA之间的第四区域。
接地部100可以布置在基板SUB的非显示区域NDA的第一区域、第二区域以及第三区域上。接地部100布置于基板SUB的边缘附近，可以起到防止由从外部产生的静电引起的元件损伤或者防止由在制造显示装置1的工艺中的形成电路元件层CCL的过程中可能产生的静电引起的元件损伤的作用。接地部100可以包括布置于非显示区域NDA的第一区域的第一接地布线110、布置于非显示区域NDA的第二区域的接地图案部130以及布置于非显示区域NDA的第三区域的第二接地布线150。
如图9所示，接地部100的第一接地布线110可以布置在非显示区域NDA的第一区域(即，基板SUB的第一边SUBa与显示区域DA之间)，并且可以沿第二方向DR2延伸。第一接地布线110可以沿第一方向DR1与基板SUB的第一边SUBa相隔，并且沿第一方向DR1与显示区域DA相隔。
如图10所示，第一接地布线110可以包括与基板SUB的上表面直接接触的第一层110a以及布置在第一层110a上的第二层110b。第一层110a可以包括与电路元件层CCL的第一导电层实质上相同的物质，第二层110b可以包括与电路元件层CCL的第二导电层实质上相同的物质。换言之，电路元件层CCL的第一导电层还可以包括布置于非显示区域NDA的第一区域的第一接地布线110的第一层110a，第二导电层还可以包括布置于非显示区域NDA的第一区域的第一接地布线110的第二层110b。
据此，如图10所示，在非显示区域NDA的第一区域中可以沿第三方向DR3依次堆叠有基板SUB、第一接地布线110的第一层110a、缓冲层BL、第一栅极绝缘层GI、第一接地布线110的第二层110b、第一层间绝缘层IL1、第一保护层PV1、过孔绝缘层VIA、第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3。
如图8所示，接地部100的接地图案部130可以布置在非显示区域NDA的第二区域(即，基板SUB的第二边SUBb与显示区域DA之间)。接地图案部130可以沿第二方向DR2与基板SUB的第二边SUBb相隔，并且可以沿第二方向DR2与显示区域DA相隔。
如图11所示，接地图案部130可以包括沿第一方向DR1相互相隔且沿第一方向DR1交替反复布置的第一接地图案131和第二接地图案132。第一接地图案131和第二接地图案132可以分别具有沿第一方向DR1延伸的形状。
由于第一接地图案131和第二接地图案132相互相隔并相互绝缘，因此可以施加具有彼此不同的电位值的电压。例如，在第一接地图案131中可以通过单独的电源(未示出)而被施加第一电压，在第二接地图案132中可以通过单独的电源(未示出)而被施加电位值比所述第一电压小的第二电压。在若干实施例中，所述第一电压可以具有与上述的第一电源电压实质上相同的电位值，所述第二电压可以具有与上述的第二电源电压实质上相同的电位值，但并不限于此。
由于分别向第一接地图案131和第二接地图案132施加电压，因此第一接地图案131和第二接地图案132可以稳定地防止由从显示装置1的外部可能产生的静电引起的元件损伤。
并且，由于分别向第一接地图案131和第二接地图案132施加第一电压或第二电压，因此第一接地图案131和第二接地图案132可以防止由与后述的对齐信号布线RSE的电压差引起的损伤。对此的详细说明将进行后述。
如图12所示，第一接地图案131可以包括与基板SUB的上表面直接接触的第一层131a以及布置在第一层131a上的第二层131b。第一层131a可以包括与电路元件层CCL的第一导电层实质上相同的物质，第二层131b可以包括与电路元件层CCL的第二导电层实质上相同的物质。换言之，电路元件层CCL的第一导电层还可以包括布置于非显示区域NDA的第二区域的第一接地图案131的第一层131a，第二导电层还可以包括布置于非显示区域NDA的第二区域的第一接地图案131的第二层131b。
如图12所示，第二接地图案132可以包括与基板SUB的上表面直接接触的第一层132a以及布置在第一层132a上的第二层132b。第一层132a可以包括与电路元件层CCL的第一导电层实质上相同的物质，第二层132b可以包括与电路元件层CCL的第二导电层实质上相同的物质。换言之，电路元件层CCL的第一导电层还可以包括布置于非显示区域NDA的第二区域的第二接地图案132的第一层132a，第二导电层还可以包括布置于非显示区域NDA的第二区域的第二接地图案132的第二层132b。
据此，如图12所示，在非显示区域NDA的第二区域中可以沿第三方向DR3依次堆叠有基板SUB、第一接地图案131的第一层131a和第二接地图案132的第一层132a、缓冲层BL、第一栅极绝缘层GI、第一接地图案131的第二层131b和第二接地图案132的第二层132b、第一层间绝缘层IL1、第一保护层PV1、过孔绝缘层VIA、第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3。
另外，第一接地图案131和第二接地图案132的至少一部分可以沿第三方向DR3分别与对齐信号布线RSE的第一信号布线RSE1和第二信号布线RSE2重叠。
如图8所示，对齐信号布线RSE可以布置在基板SUB的非显示区域NDA的第二区域上。对齐信号布线RSE可以起到在后述的显示装置的制造工艺的发光元件ED的对齐工序中施加对齐信号的作用。对此的详细说明将进行后述。
如图8和图11所示，对齐信号布线RSE可以包括沿第一方向DR1相互相隔且沿第一方向DR1交替反复布置的第一信号布线RSE1和第二信号布线RSE2。第一信号布线RSE1和第二信号布线RSE2可以分别具有沿第二方向DR2延伸的形成。例如，第一信号布线RSE1和第二信号布线RSE2可以分别具有沿第二方向DR2从基板SUB的第二边SUBb延伸到显示区域DA的形状。
第一信号布线RSE1和第二信号布线RSE2可以分别被施加具有彼此不同电位值的电压。例如，第一信号布线RSE1可以被施加所述第一电压，第二信号布线RSE2可以被施加电位值比所述第一电压小的所述第二电压。
据此，即使第一信号布线RSE1和第一接地图案131在第三方向DR3上重叠，第一信号布线RSE1和第一接地图案131也可以被施加所述第一电压，因此第一信号布线RSE1与第一接地图案131之间不产生电压差，从而可以防止或降低由电压差引起的损伤，即使第二信号布线RSE2和第二接地图案132在第三方向DR3上重叠，第二信号布线RSE2和第二接地图案132也可以被施加所述第二电压，因此第二信号布线RSE2与第二接地图案132之间不产生电压差，从而可以防止或降低由电压差引起的损伤。
如图8所示，接地部100的第二接地布线150可以布置于非显示区域NDA的第三区域(即，基板SUB的第三边SUBc与显示区域DA之间)，并且可以沿第二方向DR2延伸。第二接地布线150可以沿第一方向DR1与基板SUB的第三边SUBc相隔，并且沿第一方向DR1与显示区域DA相隔。
由于第二接地布线150具有与第一接地布线110实质上相同的结构，因此将省略对第二接地布线150的结构的详细说明。
在非显示区域NDA的第四区域中可以布置有垫区域PDA，在垫区域PDA中可以贴装有多个柔性印刷电路基板COF。并且，在柔性印刷电路基板COF中可以贴装有生成用于驱动多个像素PX的驱动信号的驱动芯片。
在非显示区域NDA的第四区域中，可以借由多个柔性印刷电路基板COF而防止由从显示装置1的外部可能产生的静电引起的元件损伤。因此，在非显示区域NDA的第四区域中可以不布置接地部100。
以下，将对制造根据一实施例的显示装置1的工艺进行说明。
图13至图22是用于说明制造根据一实施例的显示装置的工艺的图。
图13示出了定义于母基板MG的第一划线线SL11和第二划线线SL21。图14示出了放大图13的A4区域的情形。图15示出了放大图13的A5区域的情形。图16、图17、图19以及图20通过图15的X4-X4'线剖切的示意性的剖面而示出了对齐发光元件ED的过程。图18示出了在放大图13的A4区域的区域中向第一信号布线RSE1`施加第一对齐信号AC且向第二信号布线RSE2`施加第二对齐信号GND的情形。图21示出了沿图18的X5-X5'线剖切的示意性的剖面。图22示出了对定义于母基板MG的第一划线线SL11进行划线来获得根据一实施例的显示装置1的情形。
首先，参照图13至图17，在母基板MG上依次形成电路元件层CCL、过孔绝缘层VIA、内部堤BP、对齐电极层RMEL、第一绝缘层PAS1、外部堤BNL，并且将溶剂SV内分散有发光元件ED的墨INK吐出到对齐电极层RMEL的第一对齐电极图案pRME1与第二对齐电极图案pRME2之间的相隔空间上。
在母基板MG中可以定义有第一划线线SL11和第二划线线SL21。第一划线线SL11和第二划线线SL21可以分别划分矩形的单元区域。为了便于说明，将第一划线线SL11所围绕的母基板MG的一区域称为“第一单元区域”，将第二划线线SL21所围绕的母基板MG的另一区域称为“第二单元区域”。
第一单元区域和第二单元区域中的每一个可以定义有显示区域DA。显示区域DA可以是如上所述地布置有发光元件ED等而显示画面的区域。显示区域DA可以布置在第一单元区域和第二单元区域中的每一个的中心部。
第一划线线SL11与第一单元区域的显示区域DA之间的区域以及第二划线线SL21与第二单元区域的显示区域DA之间的区域可以是不显示画面的非显示区域NDA。非显示区域NDA可以围绕第一单元区域和第二单元区域中的每一个的显示区域DA。非显示区域NDA与在图8中说明的非显示区域NDA实质上相同，因此将省略对此的详细说明。
在第一单元区域和第二单元区域中的每一个的非显示区域NDA中形成有如图8所示的接地部100。接地部100可以防止由在形成电路元件层CCL的过程中产生的静电引起的元件损伤。
在第一单元区域和第二单元区域的外廓可以布置有对齐信号垫RPAD以及对齐电极层RMEL的对齐信号布线RSE`。对齐信号垫RPAD可以包括后述的施加第一对齐信号AC的第一对齐信号垫RPAD1以及施加第二对齐信号GND的第二对齐信号垫RPAD2，对齐信号布线RSE`可以包括与第一对齐信号垫RPAD1电连接的第一信号布线RSE1`以及与第二对齐信号垫RPAD2电连接的第二信号布线RSE2`。
例如，第一对齐信号垫RPAD1和第二对齐信号垫RPAD2可以沿第一方向DR1交替反复布置于第一单元区域的第二方向DR2的另一侧和第二单元区域的第二方向DR2的一侧，并且第一信号布线RSE1`和第二信号布线RSE2`可以沿第一方向DR1交替反复布置于第一单元区域的第二方向DR2的另一侧和第二单元区域的第二方向DR2的一侧。
对于第一单元区域而言，第一信号布线RSE1`和第二信号布线RSE2`可以从布置于第一单元区域的第二方向DR2的另一侧的外廓的第一对齐信号垫RPAD1和第二对齐信号垫RPAD2经过第一单元区域的非显示区域NDA的第二区域而延伸至显示区域DA的第二方向DR2的另一侧的表面。换言之，如图14所示，在第一单元区域中，第一信号布线RSE1`和第二信号布线RSE2`可以越过第一划线线SL11而沿第二方向DR2延伸至第一单元区域的显示区域DA。
对于第二单元区域而言，第一信号布线RSE1`和第二信号布线RSE2`可以从布置于第二单元区域的第二方向DR2的一侧的外廓的第一对齐信号垫RPAD1和第二对齐信号垫RPAD2延伸至第二单元区域的非显示区域NDA的第四区域，从而可以与布置于第四区域的布线垫(未示出)电连接。
如上所述，在第一单元区域和第二单元区域中可以分别布置有第一信号布线RSE1`和第二信号布线RSE2`，从而布置于第一单元区域和第二单元区域中的每一个的显示区域DA的像素可以具有实质上相同的相对位置，因此在执行后述的发光元件ED的对齐工序之后，可以容易地检查发光元件ED是否正确地对齐。
并且，如上所述，在第一单元区域和第二单元区域中的每一个中可以布置有第一信号布线RSE1`和第二信号布线RSE2`，因此，若通过后述的划线工序来对第一划线线SL11进行划线，则第一单元区域可以作为根据一实施例的显示装置1而获得，第二单元区域可以作为与根据一实施例的显示装置1不同的显示装置而获得。
另外，第一信号布线RSE1`和第二信号布线RSE2`可以与布置于第一单元区域和第二单元区域中的每一个的显示区域DA的对齐电极图案pRME电连接。以下，为了便于说明，将以第一单元区域为中心进行说明。
对于第一单元区域而言，如图15所示，显示区域DA中可以布置有对齐电极图案pRME作为对齐电极层RMEL。对齐电极图案pRME可以包括沿第一方向DR1交替反复布置的第一对齐电极图案pRME1和第二对齐电极图案pRME2。
对齐电极层RMEL可以包括布置在显示区域DA的对齐电极图案pRME以及布置在非显示区域NDA的对齐信号布线RSE`。换言之，对齐信号布线RSE`和对齐电极图案pRME可以通过同一工序同时形成。
据此，对齐信号布线RSE`和对齐电极图案pRME可以形成为一体而电连接。例如，第一信号布线RSE1`可以与至少一个第一对齐电极图案pRME1电连接，第二信号布线RSE2`可以与至少一个第二对齐电极图案pRME2电连接。
第一对齐电极图案pRME1和第二对齐电极图案pRME2可以分别形成为一体并沿第二方向DR2延伸以横穿显示区域DA。第一对齐电极图案pRME1和第二对齐电极图案pRME2可以通过之后执行的蚀刻工序成为如图4所示的第一对齐电极RME1和第二对齐电极RME2。例如，第一对齐电极图案pRME1可以通过之后执行的蚀刻工序成为从分离部ROP(参照图4)被分离的多个第一对齐电极RME1，第二对齐电极图案pRME2可以成为从分离部ROP(参照图4)被分离的多个第二对齐电极RME2。
接着，参照图18至图21，在排出发光元件ED之后，向第一单元区域施加对齐信号以使发光元件ED对齐。使发光元件ED对齐的工序可以利用由通过具有彼此不同的电位值的对齐信号发生的电场引起的介电电泳(DEP：Dielectrophoresis)来执行。
对齐信号可以包括第一对齐信号AC以及具有比第一对齐信号AC小的电位值的第二对齐信号GND。发光元件ED的第一端部可以朝施加第一对齐信号AC的方向对齐，第二端部可以朝施加第二对齐信号GND的方向上对齐。
例如，如图18至图20所示，第一对齐信号AC可以从第一对齐信号垫RPAD1通过第一信号布线RSE1`施加到第一对齐电极图案pRME1，第二对齐信号GND可以从第二对齐信号垫RPAD2通过第二信号布线RSE2`施加到第二对齐电极图案pRME2，从而形成电场IEL，发光元件ED可以借由电场IEL对齐为第一端部布置在被施加第一对齐信号AC的第一对齐电极图案pRME1上，并且第二端部可以布置在被施加第二对齐信号GND的第二对齐电极图案pRME2上。
在这种情况下，如图21所示，在沿第三方向DR3与第一信号布线RSE1`重叠的第一接地图案131中被施加向第一信号布线RSE1`施加的第一对齐信号AC，从而第一信号布线RSE1`与第一接地图案131之间不形成电压差，在沿第三方向DR3与第二信号布线RSE2`重叠的第而接地图案132中被施加向第二信号布线RSE2`施加的第二对齐信号GND，从而第二信号布线RSE2`与第二接地图案132之间不形成电压差，因此可以防止或降低由第一信号布线RSE1`与第一接地图案131之间的电压差或者第二信号布线RSE2`与第二接地图案132之间的电压差引起的损伤。
如果在向第一接地图案131、第二接地图案132以及第二信号布线RSE2`施加第二对齐信号GND且向第一信号布线RSE1`施加第一对齐信号AC的情况下，在第一接地图案131与第一信号布线RSE1`之间产生电压差，从而可能损伤第一接地图案131和第一信号布线RSE1`，因此，可以向第一接地图案131中施加与第一信号布线RSE1`相同的电压，并且可以向第二接地图案132施加与第二信号布线RSE2`相同的电压，从而可以防止或降低由电压差引起的损伤。
在若干实施例中，第一对齐信号AC与第一电源电压实质相同，第二对齐信号GND与第二电源电压实质相同，但并不限于此。
然后，参照图22，通过对第一划线线SL11进行划线来获得根据一实施例的显示装置1。对第一划线线SL11进行划线的工序可以通过激光来执行。
在第一划线线SL11被划线的情况下，母基板MG的第一单元区域可以成为根据一实施例的显示装置1的基板SUB。据此，第一信号布线RSE1`和第二信号布线RSE2`可以分别被划线而成为如图11所示的第一划线线SL11(即，基板SUB的边缘)中的第二边SUBb相接的第一信号布线RSE1和第二信号布线RSE2。
以下，对根据一实施例的显示装置1的另一实施例进行说明。在以下的实施例中，针对与之前说明的实施例相同的构成，用相同的附图标记表示，并且省略或简化重复的说明，且以差异点为主进行说明。
图23是示出根据另一实施例的显示装置的对齐信号布线和接地图案部的结构的平面图。图24是示出沿图23的X6-X6'线剖切的示意性的剖面的剖面图。
参照图23和图24，根据本实施例的显示装置1_1示出第一信号布线RSE1和第一接地图案131可以电连接且第二信号布线RSE2与第二接地图案132可以电连接。
例如，第一信号布线RSE1可以通过贯通过孔绝缘层VIA、第一保护层PV1以及第一层间绝缘层IL1的第一接触孔CNT1而与第一接地图案131的第二层131b直接接触，进而与第一接地图案131电连接，第二信号布线RSE2可以通过贯通过孔绝缘层VIA、第一保护层PV1以及第一层间绝缘层IL1的第二接触孔CNT2而与第二接地图案132的第二层132b直接接触，进而与第二接地图案132电连接。
据此，在第一接地图案131中可以被施加与第一信号布线RSE1相同的电压，并且在第二接地图案132中被施加与第二信号布线RSE2相同的电压，从而可以防止或降低由电压差引起的损伤。
以上，参照附图说明了本实用新型的实施例，但在本实用新型所属技术领域中具有普通知识的人员可以理解的是，可以在不改变本实用新型的其技术思想或者必要特征的情况下以其他具体形态实施。因此，以上记载的实施例应当理解为在所有方面均为示例性的，而不是限定性的。

Claims (10)

1.一种显示装置，其特征在于，包括：
基板，定义有显示区域和围绕所述显示区域的非显示区域；
像素，布置在所述基板的所述显示区域上；
接地部，布置在所述基板的所述非显示区域上；以及
柔性印刷电路基板，布置在所述基板的所述非显示区域上并施加驱动所述像素的驱动信号，
其中，所述非显示区域包括：
第一部分，布置有所述柔性印刷电路基板；以及
第二部分，布置在所述第一部分的相反侧并将所述显示区域置于所述第一部分与所述第二部分之间，
其中，所述接地部包括交替反复布置在所述非显示区域的所述第二部分上的第一接地图案和第二接地图案。
2.根据权利要求1所述的显示装置，其特征在于，
所述非显示区域还包括：
第三部分，连接所述第一部分的一侧和所述第二部分的一侧；以及
第四部分，布置在所述第三部分的相反侧并将所述显示区域置于所述第三部分与所述第四部分之间，
所述接地部还包括：
第一接地布线，一体地延伸而布置于所述第三部分；以及
第二接地布线，一体地延伸而布置于所述第四部分。
3.根据权利要求2所述的显示装置，其特征在于，
所述基板包括作为所述基板的边缘的第一边、第二边、第三边、第四边，所述第二边与所述第一边对向，所述第三边连接所述第一边的一侧和所述第二边的一侧，所述第四边连接所述第一边的另一侧和所述第二边的另一侧且与所述第三边对向，
其中，所述非显示区域的所述第一部分布置在所述第一边与所述显示区域之间，
所述第二部分布置在所述第二边与所述显示区域之间，
所述第三部分布置在所述第三边与所述显示区域之间，
所述第四部分布置在所述第四边与所述显示区域之间。
4.根据权利要求3所述的显示装置，其特征在于，
所述第一接地图案和所述第二接地图案与所述第二边以及所述显示区域相隔地布置。
5.根据权利要求4所述的显示装置，其特征在于，还包括：
第一信号布线和第二信号布线，交替反复布置在所述非显示区域的所述第二部分上，
其中，所述第一信号布线的至少一部分在厚度方向上与所述第一接地图案重叠，
所述第二信号布线的至少一部分在厚度方向上与所述第二接地图案重叠，
所述第一信号布线和所述第二信号布线从所述第二边延伸至所述显示区域。
6.一种显示装置，其特征在于，包括：
基板，定义有显示区域和围绕所述显示区域的非显示区域；
像素，布置在所述基板的所述显示区域上；
第一信号布线和第二信号布线，交替反复布置在所述基板的所述非显示区域上；以及
第一接地图案和第二接地图案，交替反复布置在所述基板的所述非显示区域上，
其中，所述第一信号布线和所述第一接地图案在厚度方向上重叠，并且分别被施加第一电压，
所述第二信号布线和所述第二接地图案在厚度方向上重叠，并且分别被施加电位值与所述第一电压不同的第二电压。
7.根据权利要求6所述的显示装置，其特征在于，还包括：
过孔绝缘层，在所述非显示区域中布置于所述基板与所述第一信号布线及所述第二信号布线之间并延伸至所述显示区域，
其中，所述第一信号布线及所述第二信号布线与所述过孔绝缘层的上表面直接接触。
8.根据权利要求7所述的显示装置，其特征在于，
所述像素包括：
第一电极和第二电极，相互相隔地布置；以及
发光元件，布置在所述第一电极与所述第二电极之间的相隔空间上，
其中，所述第一电极和所述第二电极与所述过孔绝缘层的上表面直接接触。
9.根据权利要求8所述的显示装置，其特征在于，还包括：
薄膜晶体管，在所述显示区域中布置于所述过孔绝缘层与所述基板之间以驱动所述发光元件，
其中，所述薄膜晶体管包括与所述基板的上表面直接接触的下部金属层，
在所述非显示区域中所述第一接地图案和所述第二接地图案中的每一个包括第一层以及布置在所述第一层上的第二层，
所述第一接地图案和所述第二接地图案中的每一个的所述第一层与所述基板的上表面直接接触。
10.根据权利要求9所述的显示装置，其特征在于，
所述第一接地图案的所述第一层、所述第二接地图案的所述第二层以及所述薄膜晶体管的所述下部金属层包括相同的物质。
CN202321739834.5U 2022-07-04 2023-07-04 显示装置 Active CN220856577U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220081743A KR20240005259A (ko) 2022-07-04 2022-07-04 표시 장치 및 이의 제조 방법
KR10-2022-0081743 2022-07-04

Publications (1)

Publication Number Publication Date
CN220856577U true CN220856577U (zh) 2024-04-26

Family

ID=89432676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321739834.5U Active CN220856577U (zh) 2022-07-04 2023-07-04 显示装置

Country Status (3)

Country Link
US (1) US20240006570A1 (zh)
KR (1) KR20240005259A (zh)
CN (1) CN220856577U (zh)

Also Published As

Publication number Publication date
KR20240005259A (ko) 2024-01-12
US20240006570A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
KR20210124564A (ko) 표시 장치
CN113707686A (zh) 显示装置
CN220856577U (zh) 显示装置
CN221150022U (zh) 显示装置
CN220383494U (zh) 显示装置
CN220358090U (zh) 显示装置
US11785809B2 (en) Display device
CN219979570U (zh) 显示装置
CN220210915U (zh) 显示装置
US20240081102A1 (en) Display device
EP4181198A1 (en) Display device
US20230124028A1 (en) Display device
US20230016834A1 (en) Display device
CN116666414A (zh) 显示装置
CN116314235A (zh) 显示装置
CN115996597A (zh) 显示装置
CN116805636A (zh) 显示装置
KR20230092055A (ko) 표시 장치
CN116722012A (zh) 显示装置及该显示装置的制造方法
CN116722013A (zh) 显示装置
KR20240036745A (ko) 표시 장치 및 이의 제조 방법
CN114695417A (zh) 显示装置
KR20230174344A (ko) 표시 장치 및 이의 제조 방법
CN116709844A (zh) 显示装置
KR20240045421A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant