CN116314235A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116314235A
CN116314235A CN202211641569.7A CN202211641569A CN116314235A CN 116314235 A CN116314235 A CN 116314235A CN 202211641569 A CN202211641569 A CN 202211641569A CN 116314235 A CN116314235 A CN 116314235A
Authority
CN
China
Prior art keywords
electrode
disposed
light emitting
sub
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211641569.7A
Other languages
English (en)
Inventor
李源俊
金东佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116314235A publication Critical patent/CN116314235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示装置。显示装置包括：堤层，沿第一方向和与所述第一方向交叉的第二方向延伸，并且围绕多个子像素；第一电极，在所述子像素沿所述第一方向延伸而布置；多个第二电极，将所述第一电极置于其之间并与所述第一电极沿第二方向相隔，并且沿所述第一方向延伸；多个发光元件，包括布置在所述第一电极和所述多个第二电极中的一个第二电极上的第一发光元件以及一端部布置在所述多个第二电极中的另一个第二电极上的第二发光元件；第一连接电极，布置在所述第一电极上，与第一发光元件接触；以及第二连接电极，布置在所述第二电极上，与第二发光元件接触，其中，第二电极布置于彼此不同的子像素，并且与布置在子像素之间的堤层重叠。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。响应于此，诸如有机发光显示装置(OLED：Organic Light Emitting Display)、液晶显示装置(LCD：Liquid CrystalDisplay)等多种显示装置正在被投入使用。
作为显示显示装置的图像的装置存在包括发光元件的自发光显示装置。自发光显示装置包括包含将有机物用作发光物质的发光元件的有机发光显示装置或者包含将无机物用作发光物质的发光元件的无机发光显示装置等。
发明内容
本发明所要解决的技术问题在于，提供一种包括遍及彼此不同的像素而布置的电极，从而防止发光元件的错误对齐的显示装置。
本发明的技术问题并不局限于以上所提及的技术问题，未提及的其他技术问题可以通过以下记载被本领域技术人员明确地理解。
用于解决上述技术问题的根据一实施例的一种显示装置包括：堤层，沿第一方向和与所述第一方向交叉的第二方向延伸，并围绕多个子像素；第一电极，在所述子像素沿所述第一方向延伸而布置；多个第二电极，将所述第一电极置于其之间并与所述第一电极沿第二方向相隔，并且沿所述第一方向延伸；多个发光元件，包括布置在所述第一电极和所述多个第二电极中的一个第二电极上的第一发光元件以及一端部布置在所述多个第二电极中的另一个第二电极上的第二发光元件；第一连接电极，布置在所述第一电极上，并且与所述第一发光元件接触；以及第二连接电极，布置在所述第二电极上，并且与所述第二发光元件接触，其中，所述第二电极布置于彼此不同的所述子像素，并且与布置在所述子像素之间的所述堤层重叠。
所述第二电极的最大宽度可以大于所述堤层中布置于彼此不同的所述子像素之间的部分的宽度。
所述显示装置还可以包括：第一堤图案，在所述子像素沿所述第一方向延伸，并与所述第一电极重叠；以及第二堤图案，将所述第一堤图案置于其之间并遍及沿第二方向相邻的彼此不同的所述子像素而布置，其中，所述第二电极与所述第二堤图案重叠，并且所述第二电极的最大宽度可以大于所述第二堤图案的宽度。
所述第一发光元件可以布置在所述第一堤图案与所述第二堤图案中的一个第二堤图案之间，所述第二发光元件可以布置在所述第一堤图案与所述第二堤图案中的另一个第二堤图案之间。
所述显示装置还可以包括：下部电极，布置为与所述堤层和所述第二电极重叠，并且布置于与所述第二电极不同的层。
所述第二电极可以包括：电极杆部，沿所述第一方向延伸；以及电极扩张部，与所述电极杆部连接，并且其宽度大于所述电极杆部的宽度，其中，所述电极扩张部可以遍及彼此不同的所述子像素而布置。
所述第二电极包括布置有所述第二发光元件的第一电极线以及布置有所述第一发光元件的第二电极线，所述第二连接电极布置在所述第二电极的所述第一电极线上，所述显示装置还包括第三连接电极，其中，所述第三连接电极包括：第一延伸部，布置在所述第二电极线上，并且与所述第一发光元件接触；第二延伸部，布置在所述第一电极上，并且与所述第二发光元件接触；以及第一连接部，连接所述第一延伸部和所述第二延伸部，并且布置于所述堤层上。
所述子像素可以包括第一子像素以及与所述第一子像素沿所述第二方向相邻的第二子像素，其中，所述第一子像素和所述第二子像素共享所述第二电极的所述第二电极线，所述第一子像素的所述第一发光元件和所述第二子像素的所述第二发光元件可以布置在彼此相同的所述第二电极上。
所述第二电极可以包括：电极孔，布置为在彼此不同的所述子像素之间与所述堤层重叠。
所述显示装置还可以包括：第一绝缘层，布置在所述第一电极和所述第二电极上，其中，所述第一绝缘层可以包括布置为与所述电机孔重叠的第一开口孔。
所述显示装置还可以包括：第二绝缘层，布置在所述发光元件和所述堤层上；以及第三绝缘层，布置在所述第二绝缘层上，并且布置于所述第一连接电极和所述第二连接电极的下部，其中，所述第二绝缘层可以包括布置在所述堤层上的多个第二开口孔，所述第三绝缘层可以包括布置在所述堤层上的多个第三开口孔。
所述第二开口孔和所述第三开口孔的大小可以分别小于所述第二电极的所述电极孔。
所述第二开口孔和所述第三开口孔可以分别布置在布置于彼此不同的所述子像素之间的所述堤层上，所述第二开口孔和所述第三开口孔可以彼此不重叠。
所述显示装置还可以包括：第三电极，布置在所述第一电极与所述第二电极之间，并且沿所述第一方向延伸，其中，所述第一发光元件中，第一端部可以布置在所述第一电极上，并且第二端部可以布置在所述多个第二电极中的一个第二电极上，所述第二发光元件的第一端部可以布置在所述第三电极上，并且所述第二发光元件的第二端部可以布置在所述多个第二电极中的另一个第二电极上。
所述显示装置还可以包括：第一堤图案，在所述子像素沿所述第一方向延伸并且与所述第一电极和第三电极重叠；以及多个第二堤图案，将所述第一堤图案置于其之间并与所述第一堤图案沿所述第二方向相隔，其中，所述多个第二电极中分别可以与彼此不同的所述第二堤图案重叠，并且一个所述第二电极可以与分别布置于彼此不同的所述子像素的所述第二堤图案重叠。
所述显示装置还可以包括：第三连接电极，包括布置在所述第三电极上并与所述第二连接电极对向的第一延伸部、布置在所述第二电极上并与所述第二连接电极相隔的第二延伸部；第四连接电极，包括布置在所述第二电极上并与所述第一连接电极对向的第三延伸部、布置在所述第一电极上并与所述第一连接电极相隔的第四延伸部；以及第五连接电极，包括布置在所述第三电极上并与所述第一延伸部相隔的第五延伸部、布置在所述第二电极上并与所述第三延伸部相隔的第六延伸部。
用于解决上述技术问题的根据一实施例的一种显示装置包括：多个子像素，沿第一方向和与所述第一方向交叉的第二方向排列，并且包括发光区域；堤层，围绕所述子像素和所述发光区域；第一电极和第二电极，遍及沿所述第二方向相邻的彼此不同的所述子像素而布置，并且在所述子像素的所述发光区域中彼此相隔；多个发光元件，在所述子像素的所述发光区域中布置在所述第一电极和所述第二电极上；第一连接电极，布置在所述第一电极上，并且与所述发光元件的第一端部接触；以及第二连接电极，布置在所述第二电极上，并且与所述发光元件的第二端部接触，其中，所述第一电极和所述第二电极在第二方向上测量的宽度大于所述堤层的宽度，并且与布置在沿所述第二方向相邻的所述子像素的所述发光区域之间的所述堤层重叠。
所述显示装置还可以包括：第一堤图案和第二堤图案，分别布置在所述子像素的所述发光区域中，并且沿所述第二方向彼此相隔，其中，所述第一电极和所述第二电极可以布置为分别覆盖布置于彼此不同的所述子像素的所述第一堤图案和所述第二堤图案。
所述发光元件可以分别布置在所述第一堤图案与所述第二堤图案之间。
所述子像素可以包括第一子像素以及与所述第一子像素沿所述第二方向相邻的第二子像素，其中，所述第一子像素和所述第二子像素可以共享所述第二电极，所述第一子像素的所述第一电极可以布置于所述第二电极的所述第二方向的一侧，并且所述第二子像素的所述第一电极可以布置于所述第二电极的所述第二方向的另一侧。
其他实施例的具体事项包括在详细的说明和附图中。
根据一实施例的显示装置可以包括横跨彼此不同的像素而布置的电极。所述电极可以布置为覆盖布置在彼此不同的像素之间的其他导电层，并且可以防止由于布置在像素之间的下部导电层而产生电场。
在显示装置中，由于用于对齐发光元件的电场可以仅在预定的区域中形成，因此发光元件可以具有高对齐度。据此，显示装置具有产品质量得到改善且制造工艺效率得到改善的优点。
根据实施例的效果并不限于以上示意性示出的内容，更加多样的效果包括在本说明书内。
附图说明
图1是根据一实施例的显示装置的示意性的平面图。
图2是示出根据一实施例的显示装置的布线的布置的平面图。
图3和图4是根据一实施例的显示装置的像素电路图。
图5是示出根据一实施例的显示装置的一像素的平面图。
图6是示出布置于图5的一像素的电极以及堤层的布置的平面图。
图7是示出布置于图5的一像素的连接电极以及发光元件的布置的平面图。
图8至图10是示出布置于图5的一像素的第一绝缘层至第三绝缘层的布置的平面图。
图11是沿图5的N1-N1'线剖切的剖面图。
图12是沿图5的N2-N2'线剖切的剖面图。
图13是沿图5的N3-N3'线剖切的剖面图。
图14是示出根据一实施例的显示装置的第二电极中布置于相邻的子像素之间的部分的平面图。
图15是示出形成于根据一实施例的显示装置的第二绝缘层和第三绝缘层的开口孔的布置的平面图。
图16是沿图14和图15的N4-N4'线剖切的剖面图。
图17是沿图14和图15的N5-N5'线剖切的剖面图。
图18是根据一实施例的发光元件的示意图。
图19是示出布置于根据另一实施例的显示装置的一像素的电极以及堤层的平面图。
图20是示出根据另一实施例的显示装置的一子像素的平面图。
图21是沿图20的E1-E1'线剖切的剖面图。
图22是沿图20的E2-E2'线剖切的剖面图。
图23是沿图20的E3-E3'线剖切的剖面图。
图24是示出根据另一实施例的显示装置的一像素的平面图。
图25是沿图24的E4-E4'线剖切的剖面图。
图26是沿图24的E5-E5'线剖切的剖面图。
图27是沿图24的E6-E6'线剖切的剖面图。
附图标记说明
10：显示装置
SUB：基板
RME：电极VIA：过孔层
PAS1、PAS2、PAS3：第一绝缘层至第三绝缘层
BP1、BP2：堤图案
BNL：堤层
ED：发光元件
CNE：连接电极
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以实现为互不相同的多种形态，并不局限于以下公开的实施例，本实施例仅用于使本发明的公开完整并且向本发明所属技术领域中具有普通知识的人完整地告知发明的范围而被提供，本发明仅由权利要求的范围而被定义。
提及元件(elements)或者层在其他元件或者层“上(on)”的情形包括在其他元件的紧邻的上方的情形或者在中间夹设有其他层或者其他元件的情形。与此相同，被称为“下(Below)”、“左(Left)”以及“右(Right)”的情况包括与其他元件直接相邻地布置的情况或者在中间夹设其他层或其他元件的全部情况。贯穿整个说明书，相同的附图标记指代相同的构成要素。
虽然第一、第二等用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
以下，参照附图对具体实施例进行说明。
图1是根据一实施例的显示装置的示意性的平面图。
参照图1，显示装置10显示视频或静止图像。显示装置10可以表示提供显示画面的所有电子装置。例如，提供显示画面的电视、笔记本计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC：Personal Computer)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、游戏机、数码相机、摄像机等可以包括于显示装置10。
显示装置10包括提供显示画面的显示面板。作为显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一示例，示出了应用无机发光二极管显示面板的情形，但并不限于此，只要能够应用相同的技术思想，则也可以应用其他显示面板。
显示装置10的形状可以多样地变形。例如，显示装置10可以具有横向长度长的矩形、纵向长度长的矩形、正方形、边角部(顶角)圆滑的四边形、其他多边形、圆形等形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状相似。在图1中，示出了在第二方向DR2上的长度长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是能够显示画面的区域，非显示区域NDA是不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以大致占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各个像素PX的形状在平面上可以为矩形或正方形，但并不限于此，也可以是各个边相对于一方向倾斜的菱形形状。各个像素PX可以排列为条纹型或岛型。并且，像素PX中的每一个可以包括一个以上的发出特定波长带的光的发光元件而显示特定颜色。
显示区域DPA的周边可以布置有非显示区域NDA。非显示区域NDA可以将显示区域DPA全部或者局部地围绕。显示区域DPA可以是矩形形状，非显示区域NDA可以布置为与显示区域DPA的四个边相邻。非显示区域NDA可以构成显示装置10的边框。在各个非显示区域NDA中，可以布置有包括在显示装置10中的布线或电路驱动部，或者贴装有外部装置。
图2是示出根据一实施例的显示装置的多条布线的示意性的布置图。
参照图2，显示装置10可以包括多条布线。显示装置10可以包括多条扫描线SL、多条数据线DTL、初始化电压布线VIL以及多条电压布线VL等。并且，虽未在附图中图示，但显示装置10中还可布置有其他布线。多条布线可以包括利用第一导电层构成且沿第一方向DR1延伸的布线以及利用第三导电层构成且沿第二方向DR2延伸的布线。然而，各条布线的延伸方向并不限于此。
第一扫描线SL1和第二扫描线SL2可以沿第一方向DR1延伸而布置。第一扫描线SL1和第二扫描线SL2可以布置为彼此相邻的状态，并且与其他第一扫描线SL1和第二扫描线SL2可以沿第二方向DR2相隔布置。第一扫描线SL1和第二扫描线SL2可以与连接于扫描驱动部(未图示)的扫描布线垫WPD_SC连接。第一扫描线SL1和第二扫描线SL2可以从布置在非显示区域NDA的垫区域PDA延伸至显示区域DPA而布置。
第三扫描线SL3可以沿第二方向DR2延伸而布置，并且与其他第三扫描线SL3沿第一方向DR1相隔布置。一条第三扫描线SL3可以与一条以上的第一扫描线SL1或者一条以上的第二扫描线SL2连接。多条扫描线SL可以在显示区域DPA的整个表面上具有网格(Mesh)结构，但并不限于此。
另外，在本说明书中，“连接”的含义不仅可以表示一个部件与另一部件通过相互物理接触而连接，而且也可以表示通过其他部件而连接。此外，可以理解为，作为一体化的一个部件，一部分和另一部分由于一体化的部件而相互连接。进一步地，一个部件与另一部件的连接可以被解释为，除了直接接触的连接以外还包括通过另一部件的电连接的含义。
数据线DTL可以沿第一方向DR1延伸而布置。数据线DTL包括第一数据线DTL1、第二数据线DTL2以及第三数据线DTL3，一条第一数据线DTL1、第二数据线DTL2和第三数据线DTL3形成一个组而彼此相邻地布置。各条数据线DTL1、DTL2、DTL3可以布置为从布置在非显示区域NDA的垫区域PDA延伸至显示区域DPA。但并不限于此，多条数据线DTL可以在后述的第一电压布线VL1与第二电压布线VL2之间以等间隔相隔而布置。
初始化电压布线VIL可以沿第一方向DR1延伸而布置。初始化电压布线VIL可以布置在数据线DTL与第一电压布线VL1之间。初始化电压布线VIL可以布置为从布置在非显示区域NDA的垫区域PDA延伸至显示区域DPA。
第一电压布线VL1和第二电压布线VL2沿第一方向DR1延伸而布置，并且第三电压布线VL3和第四电压布线VL4沿第二方向DR2延伸而布置。第一电压布线VL1和第二电压布线VL2可以沿第二方向DR2交替布置，并且第三电压布线VL3和第四电压布线VL4可以沿第一方向DR1交替布置。第一电压布线VL1和第二电压布线VL2可以沿第一方向DR1延伸并横穿显示区域DPA而布置，并且第三电压布线VL3和第四电压布线VL4每一条的一部分布线可以布置在显示区域DPA，其他布线可以布置在位于显示区域DPA的第一方向DR1两侧的非显示区域NDA。第一电压布线VL1和第二电压布线VL2可以利用第一导电层构成，并且第三电压布线VL3和第四电压布线VL4可以利用布置在与第一导电层不同的层的第三导电层构成。第一电压布线VL1可以与至少一条第三电压布线VL3连接，第二电压布线VL2可以与至少一条第四电压布线VL4连接，从而多条电压布线VL可以在显示区域DPA整个表面上具有网格(Mesh)结构。然而，并不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压布线VIL、第一电压布线VL1和第二电压布线VL2可以与至少一条布线垫WPD电连接。各条布线垫WPD可以布置于非显示区域NDA。根据一实施例，各条布线垫WPD可以布置于位于作为显示区域DPA的第一方向DR1的另一侧的下侧的垫区域PDA。第一扫描线SL1和第二扫描线SL2连接于布置在垫区域PDA的扫描布线垫WPD_SC，多条数据线DTL中的每一条连接于彼此不同的数据布线垫WPD_DT。初始化电压布线VIL连接于初始化布线垫WPD_Vint，第一电压布线VL1连接于第一电压布线垫WPD_VL1，而且第二电压布线VL2连接于第二电压布线垫WPD_VL2。外部装置可以贴装于布线垫WPD上。外部装置可以通过各向异性导电膜、超声波接合等而被贴装在布线垫WPD上。在附图中，示出了各条布线垫WPD布置在布置于显示区域DPA的下侧的垫区域PDA的情形，但并不限于此。多条布线垫WPD中的一部分也可以布置在显示区域DPA的上侧或者左右侧中的任一区域。
显示装置10的各个像素PX或者子像素SPXn(n是1至3的整数)包括像素驱动电路。上述的布线可以在穿过各个像素PX或其周围的同时向各个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。各个像素驱动电路的晶体管和电容器的数量可以多样地变更。根据一实施例，显示装置10的各个子像素SPXn可以为像素驱动电路包括三个晶体管和一个电容器的3T1C结构。以下将3T1C结构作为示例而对像素驱动电路进行说明，但并不限于此，也可以应用2T1C结构、7T1C结构、6T1C结构等其他多样的变形结构。
图3和图4是根据一实施例的显示装置的像素电路图。
参照图3，除了发光二极管EL之外，根据一实施例的显示装置10的各个子像素SPXn还包括三个晶体管T1、T2、T3和一个存储电容器Cst。
发光二极管EL根据通过第一晶体管T1供应的电流而发光。发光二极管EL可以包括第一电极、第二电极以及布置于它们之间的至少一个发光元件。所述发光元件可以借由从第一电极和第二电极传输的电信号而发出特定波长带的光。
发光二极管EL的一端可以连接于第一晶体管T1的源极电极，另一端可以连接于供应比第一电压布线VL1的高电位电压(以下，称为第一电源电压)低的低电位电压(以下，称为第二电源电压)的第二电压布线VL2。
第一晶体管T1根据栅极电极与源极电极的电压差来调节从供应第一电源电压的第一电压布线VL1流向发光二极管EL的电流。作为一示例，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅极电极可以连接于第二晶体管T2的源极电极，源极电极可以连接于发光二极管EL的第一电极，并且漏极电极可以连接于被施加第一电源电压的第一电压布线VL1。
第二晶体管T2被第一扫描线SL1的扫描信号导通而将数据线DTL连接于第一晶体管T1的栅极电极。第二晶体管T2的栅极电极可以连接于第一扫描线SL1，源极电极连接于第一晶体管T1的栅极电极，并且漏极电极连接于数据线DTL。
第三晶体管T3被第二扫描线SL2的扫描信号导通而将初始化电压布线VIL连接于发光二极管EL的一端。第三晶体管T3的栅极电极可以连接于第二扫描线SL2，漏极电极连接于初始化电压布线VIL，并且源极电极连接于发光二极管EL的一端或者第一晶体管T1的源极电极。
在一实施例中，各个晶体管T1、T2、T3的源极电极和漏极电极不限于上述的情况，也可以是与此相反的情况。晶体管T1、T2、T3中的每一个可以利用薄膜晶体管(thin filmtransistor)形成。在图3中，以各个晶体管T1、T2、T3利用N型金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)形成的情况为中心进行了说明，但并不限于此。即，各个晶体管T1、T2、T3可以利用P型MOSFET形成，或者也可以为一部分利用N型MOSFET形成，另一部分利用P型MOSFET形成。
存储电容器Cst形成于第一晶体管T1的栅极电极与源极电极之间。存储电容器Cst存储第一晶体管T1的栅极电压与源极电压的电压差。
在图3的实施例中，第二晶体管T2的栅极电极可以连接于第一扫描线SL1，第三晶体管T3的栅极电极连接于第二扫描线SL2。第一扫描线SL1和第二扫描线SL2可以是彼此不同的扫描线，第二晶体管T2和第三晶体管T3可以借由从不同的扫描线施加的扫描信号而导通。然而，并不限于此。
参照图4，第二晶体管T2和第三晶体管T3的栅极电极可以连接于彼此相同的扫描线SL。第二晶体管T2和第三晶体管T3也可以借由从同一扫描线施加的扫描信号同时被导通。
以下，进一步参照其他附图对根据一实施例的显示装置10的一像素PX的结构进行详细说明。
图5是示出根据一实施例的显示装置的一像素的平面图。图6是示出布置于图5的一像素的电极以及堤层的布置的平面图。图7是示出布置于图5的一像素的连接电极以及发光元件的布置的平面图。
图5示出了布置于显示装置10的一像素PX的电极RME、堤图案BP1、BP2和堤层BNL、多个发光元件ED以及连接电极CNE的平面布置。图6和图7示出了以在图5的一像素PX示出的堤层BNL为基准，来区分电极RME以及发光元件ED和连接电极CNE的布置。
参照图5至图7，显示装置10的像素PX中的每一个可以包括多个子像素SPXn。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2以及第三子像素SPX3。第一子像素SPX1可以发出第一颜色的光，第二子像素SPX2可以发出第二颜色的光，第三子像素SPX3可以发出第三颜色的光。作为一示例，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，并不限于此，各个子像素SPXn也可以发出相同颜色的光。在一实施例中，各个子像素SPXn可以发出蓝色的光。在附图中，示出了一个像素PX包括三个子像素SPXn的情形，但并不限于此，像素PX可以包括更多数量的子像素SPXn。
显示装置10的各个子像素SPXn可以包括发光区域EMA及非发光区域。发光区域EMA可以是布置有发光元件ED而射出特定波长带的光的区域。非发光区域可以是未布置发光元件ED且从发光元件ED发出的光未到达而不射出光的区域。
发光区域EMA可以包括布置有发光元件ED的区域以及作为与发光元件ED相邻的区域的从发光元件ED发出的光射出的区域。例如，发光区域EMA还可以包括从发光元件ED发出的光被另一部件反射或折射而射出的区域。多个发光元件ED可以布置在各个子像素SPXn，并且可以包括布置有它们的区域和与其相邻的区域而形成发光区域。
在附图中示出了各个子像素SPXn的发光区域EMA具有彼此相同的面积的情形，但并不限于此。在若干实施例中，各个子像素SPXn的各个发光区域EMA还可以根据从布置于对应子像素的发光元件ED发出的光的颜色或波长带而具有彼此不同的面积。
各个子像素SPXn还可以包括布置在非发光区域的子区域SA1、SA2。子区域SA1、SA2可以包括布置于作为发光区域EMA的第一方向DR1的一侧的上侧的第一子区域SA1以及布置于作为发光区域EMA的的第一方向DR1的另一侧的下侧的第二子区域SA2。发光区域EMA和子区域SA1、SA2根据像素PX和子像素SPXn的排列沿第一方向DR1交替排列，并且在沿第一方向DR1相隔的彼此不同的发光区域EMA之间可以布置有第一子区域SA1或第二子区域SA2。例如，多个发光区域EMA将第一子区域SA1或第二子区域SA2置于其之间而沿第一方向DR1反复排列。多个发光区域EMA、第一子区域SA1以及第二子区域SA2中的每一个可以沿第二方向DR2反复排列。第一子区域SA1和第二子区域SA2可以是根据后述的布线连接电极EP和电极RME的布置而区分的区域。然而，并不限于此，在多个像素PX中，发光区域EMA和子区域SA1、SA2可以具有与图5和图6不同的排列。
第一子区域SA1和第二子区域SA2可以是沿第一方向DR1相邻的子像素SPXn彼此共享的区域。例如，图5和图6所示的第二子区域SA2可以由图中所示的子像素SPXn和未示出于图但沿第一方向DR1相邻的子像素SPXn彼此共享。在图中示出的子像素SPXn可以是第一子区域SA1布置在发光区域EMA的上侧的子像素，并且沿第一方向与其相邻的子像素SPXn可以是第二子区域SA2布置在发光区域EMA的上侧的子像素。
子区域SA1、SA2未布置有发光元件ED，从而不会射出光，但可以布置有布置在各个子像素SPXn的电极RME的一部分。布置在彼此不同的子像素SPXn的电极RME可以在子区域SA1、SA2的分离部ROP1、ROP2彼此分离而布置。
根据一实施例的显示装置10可以包括多个电极RME、堤图案BP1、BP2、堤层BNL、发光元件ED以及连接电极CNE。
多个堤图案BP1、BP2可以布置于各个子像素SPXn的发光区域EMA。堤图案BP1、BP2可以沿第二方向DR2具有预定宽度，并且可以具有沿第一方向DR1延伸的形状。
例如，堤图案BP1、BP2可以包括在各个子像素SPXn的发光区域EMA内沿第二方向DR2彼此相隔的第一堤图案BP1以及第二堤图案BP2。第一堤图案BP1布置在发光区域EMA的中心部，第二堤图案BP2布置为将第一堤图案BP1置于其之间并与其相隔。第一堤图案BP1和第二堤图案BP2可以沿第二方向DR2彼此交替地布置，在显示区域DPA中可以布置为岛型图案。在第一堤图案BP1与第二堤图案BP2之间可以布置有多个发光元件ED。
第一堤图案BP1与第二堤图案BP2在第二方向DR2上测量的宽度可以彼此不同。第一堤图案BP1在第二方向DR2上测量的宽度可以小于第二堤图案BP2的宽度。第一堤图案BP1可以布置于各个子像素SPXn的发光区域EMA，相反，第二堤图案BP2可以布置为横跨沿第二方向DR2彼此相邻的两个子像素SPXn的发光区域EMA而布置。第二堤图案BP2可以布置为横跨沿第二方向DR2相邻的子像素SPXn的边界而布置，并且与后述的堤层BNL重叠。然而，并不限于此，第一堤图案BP1与第二堤图案BP2可以具有彼此相同的宽度。
第一堤图案BP1和第二堤图案BP2在第一方向DR1上的长度可以彼此相同，可以小于堤层BNL所围绕的发光区域EMA在第一方向上的长度。第一堤图案BP1和第二堤图案BP2可以与堤层BNL中的沿第二方向DR2延伸的部分相隔。然而，并不限定于此，堤图案BP1、BP2可以与堤层BNL一体化，或者与堤层BNL的沿第二方向DR2延伸的部分重叠。在这种情况下，堤图案BP1、BP2在第一方向DR1上的长度可以相同或大于堤层BNL所围绕的发光区域EMA在第一方向上的长度。
在附图中，虽然示出了每个子像素SPXn布置有一个第一堤图案BP1和彼此不同的两个第二堤图案BP2的情形，但不限于此。堤图案BP1、BP2的数量和形状可以根据电极RME的数量或布置结构而不同。
多个电极RME可以以沿一方向延伸的形状布置于每个子像素SPXn。多个电极RME可以沿第一方向DR1延伸而布置于子像素SPXn的发光区域EMA，并且它们可以在第二方向DR2上彼此相隔布置。多个电极RME可以与发光元件ED电连接。然而，并不限定于此，电极RME也可以不与发光元件ED电连接。
显示装置10可以包括布置于各个子像素SPXn的第一电极RME1以及横跨彼此不同的子像素SPXn而布置的第二电极RME2。第一电极RME1可以与子像素SPXn的中心相邻地布置，并且可以横跨发光区域EMA和子区域SA1、SA2而布置。第二电极RME2可以在发光区域EMA中沿第二方向DR2与第一电极RME1相隔，并且可以横跨多个子像素SPXn而布置。第一电极RME1和第二电极RME2大致具有沿第一方向DR1延伸的形状，沿第一方向DR1延伸的长度和布置于发光区域EMA的部分的形状可以彼此不同。
第一电极RME1可以布置于子像素SPXn的中心，布置于发光区域EMA的部分可以布置在第一堤图案BP1上。第一电极RME1可以从第一子区域SA1沿第一方向DR1延伸，经过发光区域EMA而延伸至第二子区域SA2。第一电极RME1可以具有在第二方向DR2上测量的宽度根据位置而不同的形状，至少在发光区域EMA中与第一堤图案BP1重叠的部分可以具有比第一堤图案BP1大的宽度。
第二电极RME2可以包括沿第一方向DR1延伸的部分以及在发光区域EMA周边宽度增加的部分。根据一实施例，第二电极RME2可以包括沿第一方向DR1延伸的电极杆部RM_S以及从电极杆部RM_S连接或延伸并且在第二方向DR2上的宽度大于电极杆部RM_S的电极扩张部RM_B。
电极杆部RM_S可以布置为与堤层BNL的沿第一方向DR1延伸的部分重叠，并且可以布置于子区域SA的第二方向DR2的一侧。第二电极RME2中，电极杆部RM_S可以布置于沿第二方向DR2相邻的子像素SPXn的第一子区域SA1之间以及第二子区域SA2之间。电极杆部RM_S可以布置于沿第二方向DR2相邻的子区域SA1、SA2之间，并且一部分可以向子区域SA1、SA2突出。
电极扩张部RM_B可以在子像素SPXn的中心布置于第二方向DR2的两侧，并且可以布置在第二堤图案BP2上。第二电极RME2可以具有在堤层BNL的沿第一方向DR1延伸的部分与沿第二方向DR2延伸的部分交叉的部分处在第二方向DR2方向上的宽度增加的形状。电极扩张部RM_B可以遍及沿第二方向DR2相邻的子像素SPXn的发光区域EMA而布置，可以布置为与所述子像素SPXn之间的区域重叠。电极扩张部RM_B可以与在堤层BNL的沿第一方向DR1延伸的部分中布置于相邻的子像素SPXn之间的部分重叠。
第二电极RME2大致沿第一方向DR1延伸，并可以布置于沿第二方向DR2相邻的子像素SPXn之间。第二电极RME2可以被划分为基于第一电极RME1布置于沿第二方向DR2两侧的彼此不同的电极线RM1、RM2。多个第二电极RME2可以包括彼此不同的第一电极线RM1和第二电极线RM2，并且它们可以沿第二方向DR2彼此交替布置。例如，以第一子像素SPX1为基准，布置于第一电极RME1的左侧的第二电极RME2可以是第一电极线RM1，布置于第一电极RME1的右侧的第二电极RME2可以是第二电极线RM2。在第二子像素SPX2中，布置于第一电极RME1的左侧的第二电极RME2可以是第二电极线RM2，布置于右侧的第二电极RME2可以是第一电极线RM1。在第三子像素SPX3中，布置于第一电极RME1的左侧的第二电极RME2可以是第一电极线RM1，布置于右侧的第二电极RME2可以是第二电极线RM2。
在第二方向DR2上测量的第一电极RME1的宽度可以大于第二电极RME2的电极杆部RM_S的宽度，但是可以小于电极扩张部RM_B的宽度。第一电极RME1具有大于第一堤图案BP1的宽度，并且可以与两侧重叠。第二电极RME2的电极杆部RM_S的宽度可以比较小以便布置于子区域SA1、SA2之间，相反，电极扩张部RM_B的宽度可以大于第一电极RME1的宽度。第一电极RME1和第二电极RME2可以布置为分别覆盖第一堤图案BP1和第二堤图案BP2的沿第二方向DR2的两侧。第一堤图案BP1与第二堤图案BP2之间的间隔可以大于第一电极RME1与第二电极RME2之间的间隔。根据一实施例，电极扩张部RM_B的最大宽度可以大于第二堤图案BP2的宽度，并且宽度可以大于堤层BNL的沿第一方向DR1延伸的部分。
第二电极RME2的电极扩张部RM_B可以布置为覆盖第二堤图案BP2，与第二堤图案BP2一样可以横跨彼此不同的子像素SPXn而布置。第一电极RME1可以与一个子像素SPXn对应地而布置，相反，第二电极RME2可以布置为其电极扩张部RM_B遍及相邻的子像素SPXn。沿第二方向DR2相邻的子像素SPXn可以共享第二电极RME2的电极扩张部RM_B。
在一实施例中，第二电极RME2的电极扩张部RM_B可以布置为覆盖相邻的子像素SPXn的发光区域EMA之间。在各个发光区域EMA中布置有多个发光元件ED，而发光元件ED可以布置在第一堤图案BP1与第二堤图案BP2之间。如后所述，发光元件ED可以在第一堤图案BP1与第二堤图案BP2之间，借由产生在第一电极RME1和第二电极RME2上的电场而布置为使两端部放置于电极RME1、RME2上。
当电极RME1、RME2被施加电信号时，布置于与电极RME1、RME2不同的层的导电层或布线可以被施加电信号，并且在电极RME1、RME2与其他导电层之间可能产生不期望的电场。在发光区域EMA中，在堤图案BP1、BP2之间生产的电场可以使发光元件ED安置于电极RME1、RME2上，但在除此之外的区域中产生的电场可能使发光元件ED安置于不期望的位置。在根据一实施例的显示装置10中，用于使发光元件ED对齐的电极RME1、RME2中的一个可以横跨相邻的子像素SPXn而布置，从而可以在发光区域EMA的堤图案BP1、BP2之间形成用于使发光元件ED对齐的电场。
例如，在子像素SPXn之间的区域中，在电极RME的下部可以布置有其他导电层，在所述导电层与电极RME之间产生的电场可以诱导发光元件ED安置于非堤图案BP1、BP2之间的其他区域。根据一实施例，显示装置10中，由于第二电极RME2的电极扩张部RM_B横跨相邻的子像素SPXn而布置，因此可以在布置在子像素SPXn之间的其他层的导电层与电极RME1、RME2之间可能不产生不期望的电场。产生于施加彼此不同的电信号的第一电极RME1和第二电极RME2上的电场仅可以在堤图案BP1、BP2之间产生，并且可以增加在发光区域EMA中的堤图案BP1、BP2之间对齐的发光元件ED的比例。
根据一实施例，第二电极RME2可以包括形成于电极扩张部RM_B的电极孔RMH。由于电极扩张部RM_B布置为覆盖第二堤图案BP2，因此在显示装置10的制造工艺中，可能需要布置于第二电极RME2下部的层排出气体(Gas)的排出路径。通过形成所述气体的排出路径，可以防止在制造工艺中由于气体而使布置在其上的电极RME1、RME2被剥离或翘起的现象。第二电极RME2可以包括形成于与堤层BNL重叠的部分中的电极孔RMH，可以排出在布置在其下部的层中产生的气体。关于第二电极RME2的电极扩张部RM_B和电极孔RMH的更加详细的说明，将在后面参照其他附图进行说明。
第一电极RME1可以在与堤层BNL的沿第二方向DR2延伸的部分重叠的部分处通过第一电极接触孔CTD与第三导电层的第一导电图案CDP1接触。第二电极RME2可以在电极杆部RM_S中与堤层BNL的沿第一方向DR1延伸的部分重叠的部分处通过第二电极接触孔CTS与第三导电层的第二导电图案CDP2接触。第一电极RME1可以布置为布置于子区域SA的部分与第一接触部CT1重叠，第二电极RME2可以包括从电极杆部RM_S沿第二方向DR2突出并且布置于子区域SA的部分，可以在所述突出的部分处与第二接触部CT2重叠。
第一电极RME1可以布置至子区域SA1、SA2的分离部ROP1、ROP2，从而沿第一方向DR1相邻的子像素SPXn的第一电极RME1可以彼此分离。相反，第二电极RME2可以不在子区域SA1、SA2分离，沿第一方向DR1相邻的子像素SPXn中可以布置有一个第二电极RME2。一个第二电极RME2可以包括多个电极杆部RM_S和电极扩张部RM_B，并沿第一方向DR1延伸，并且可以具有在各个子像素SPXn的发光区域EMA周边与子区域SA1、SA2周边宽度不同的形状。第一电极RME1可以布置在布置于子像素SPXn的彼此不同的子区域SA1、SA2的分离部ROP1、ROP2之间，可以横跨发光区域EMA而布置。
显示装置10可以包括布线连接电极EP，布线连接电极EP布置在各个子像素SPXn的多个子区域SA1、SA2中的第一子区域SA1，且布置在彼此不同的子像素SPXn的第一电极RME1之间。在子像素SPXn的第二子区域SA2中可以不布置布线连接电极EP，并且沿第一方向DR1相邻的不同子像素SPXn的第一电极REM1彼此相隔。多个子像素SPXn中，在图5和图6中示出的子像素SPXn中，布置有布线连接电极EP的第一子区域SA1可以布置在发光区域EMA的上侧，第二子区域SA2可以布置在发光区域EMA的下侧。相反，与图5和图6的子像素SPXn沿第一方向相邻的子像素SPXn中，布置有布线连接电极EP的第一子区域SA1可以布置在发光区域EMA的下侧，并且第二子区域SA2可以布置在发光区域EMA的上侧。
第一电极REM1可以在第一子区域SA1中将第一分离部ROP1置于其之间而与布线连接电极EP相隔。一个第一子区域SA1中可以布置有两个第一分离部ROP1，布线连接电极EP可以将下侧的第一分离部ROP1置于其之间而与布置在相应的子像素SPXn的第一电极REM1相隔，并且可以将上侧的第一分离部ROP1置于其之间而与布置在另一子像素SPXn的第一电极REM1相隔。在第二子区域SA2中可以布置有一个第二分离部ROP2，且彼此不同的第一电极REM1可以沿第一方向DR1隔开。
在附图中，示出了每个子像素SPXn均布置有第一电极RME1，并布置有彼此不同的第二电极RME2的情形，但不限于此。例如，在显示装置10中，一个子像素SPXn中可以布置有更多的电极RME，或者电极RME的布置和形状可以变得不同。
堤层BNL可以布置为围绕多个子像素SPXn以及发光区域EMA和子区域SA1、SA2。堤层BNL可以布置在沿第一方向DR1和第二方向DR2相邻的子像素SPXn之间，还可以布置在发光区域EMA和子区域SA1、SA2之间。显示装置10的子像素SPXn、发光区域EMA以及子区域SA1、SA2作为借由堤层BNL的布置而区分的区域，可以是由堤层BNL开口的区域。多个子像素SPXn和发光区域EMA以及子区域SA1、SA2之间的间隔可以根据堤层BNL的宽度而不同。
堤层BNL可以包括在平面上沿第一方向DR1以及第二方向DR2延伸的部分，从而在显示区域DPA的整个表面中布置为格子形图案。堤层BNL可以跨过各个子像素SPXn的边界而布置，从而区分相邻的子像素SPXn。此外，堤层BNL可以布置为围绕布置在各个子像素SPXn的发光区域EMA和子区域SA1、SA2，从而区分它们。
发光元件ED可以布置于发光区域EMA。发光元件ED布置于堤图案BP1、BP2之间，并且可以彼此沿第一方向DR1相隔而排列。在一实施例中，发光元件ED可以具有沿一个方向延伸的形状，并且两端部分别布置在彼此不同的电极RME上。发光元件ED的长度可以比沿第二方向DR2相隔的电极RME之间的间隔长。发光元件ED大致可以排列成延伸的方向与电极RME延伸的第一方向DR1垂直。然而，并不限于此，发光元件ED的延伸方向可以向着第二方向DR2或者与其倾斜的方向而布置。
发光元件ED可以包括第一发光元件ED1和第二发光元件ED2，所述第一发光元件ED1的两端布置在第一电极RME1和第二电极RME2中的一个第二电极RME2上，所述第二发光元件ED2的两端布置在第一电极RME1和另一个第二电极RME2上。以第一子像素SPX1为基准，第一发光元件ED1可以布置在第二电极线RM2的第二电极RME2上，并且第二发光元件ED2可以布置在第一电极线RM1的第二电极RME2上。第一发光元件ED1可以布置于第一电极RME1的右侧，第二发光元件ED2可以布置于第一电极RME1的左侧。第一发光元件ED1和第二发光元件ED2可以分别布置在第一电极RME1和第二电极RME2上，但布置有第一发光元件ED1和第二发光元件ED2的第二电极RME2可以彼此不同。
根据一实施例，随着第二电极RME2包括电极扩张部RM_B而布置在彼此不同的子像素SPXn，布置于彼此不同的子像素SPXn的发光元件ED中的一部分可以布置在彼此相同的第二电极RME2上。例如，第一子像素SPX1的第一发光元件ED1的一端部可以布置在第二电极线RM2的第二电极RME2上，并且第二子像素SPX2的第二发光元件ED2的一端部也布置在第二电极线RM2的第二电极RME2上。在显示装置10中，由于一个电极RME布置于多个子像素SPXn，因此这些子像素SPXn可以共享布置有发光元件ED的电极RME。如下所述，第二电极RME2是被施加作为公共电压的第二电源电压的电极，即使彼此不同的子像素SPXn共享第二电极RME2也无妨。
连接电极CNE可以布置在电极RME和堤图案BP1、BP2上。连接电极CNE可以分别具有沿一方向延伸的形状，并且可以彼此相隔地布置。连接电极CNE可以与发光元件ED接触，并且可以与电极RME或其下部的导电层电连接。
连接电极CNE可以包括布置于各个子像素SPXn的第一连接电极CNE1、第二连接电极CNE2以及第三连接电极CNE3。
第一连接电极CNE1可以具有沿第一方向DR1延伸的形状，并且可以布置在第一电极RME1上。第一连接电极CNE1可以布置为与第一堤图案BP1和第一电极RME1重叠，并且可以从发光区域EMA沿第一方向DR1延伸而布置至位于发光区域EMA的上侧的第一子区域SA1。第一连接电极CNE1可以在第一子区域SA1通过形成在第一电极RME1上的第一接触部CT1与第一电极RME1接触。
第二连接电极CNE2可以沿第二方向DR2与第一连接电极CNE1相隔，具有沿第一方向DR1延伸的形成，并且可以布置在第二电极RME2上。第二连接电极CNE2可以布置在布置于第一电极RME1的左侧的第二电极RME2上，具体的讲，以第一子像素SPX1为基准，布置在第一电极线RM1的第二电极RME2上。第二连接电极CNE2可以布置为与第二堤图案BP2和第二电极RME2的电极扩张部RM_B重叠，并且从发光区域EMA沿第二方向DR2延伸而布置至位于发光区域EMA的上的第一子区域SA1。第二连接电极CNE2可以在第一子区域SA1通过形成于第二电极RME2上的第二接触部CT2与第二电极RME2接触。
第三连接电极CNE3可以包括沿第一方向DR1延伸的延伸部CN_E1、CN_E2以及连接延伸部CN_E1、CN_E2的第一连接部CN_B1。第一延伸部CN_E1在发光区域EMA内与第一连接电极CNE1对向，并且可以布置在第二电极RME2上。以第一子像素SPX1为基准，第一延伸部CN_E1可以布置在第二电极线RM2的第二电极RME2的电极扩张部RM_B上。第二延伸部CN_E2在发光区域EMA内与第二连接电极CNE2对向，并且可以布置在第一电极RME1上。第一连接部CN_B1可以在布置于发光区域EMA的下侧的堤层BNL上沿第二方向DR2延伸而连接第一延伸部CN_E1和第二延伸部CN_E2。第三连接电极CNE3可以布置在发光区域EMA和堤层BNL上，并且可以不与电极RME直接连接。布置于第一延伸部CN_E1下部的第二电极RME2可以与第二电压布线VL2电连接，施加到第二电极RME2的第二电源电压可以不被传输到第三连接电极CNE3。
显示装置10还可以包括布置在电极RME1、RME2、发光元件ED以及连接电极CNE1、CNE2、CNE3之间的绝缘层PAS1、PAS2、PAS3。电极RME1、RME2、发光元件ED以及连接电极CNE1、CNE2、CNE3可以布置为彼此重叠，但借由布置在其之间的绝缘层PAS1、PAS2、PAS3，只有一部分才可以彼此接触。
图8至图10是示出布置于图5的一像素的第一绝缘层至第三绝缘层的布置的平面图。图11是沿图5的N1-N1'线剖切的剖面图。图12是沿图5的N2-N2'线剖切的剖面图。图13是沿图5的N3-N3'线剖切的剖面图。
图8至图10示出了布置于一像素PX的第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3的平面布置。在图11中，图示了横穿布置在彼此不同的电极RME上的发光元件ED的两端部的剖面。在图12和图13中，图示了横穿多个电极接触孔CTD、CTS、CTA以及接触部CT1、CT2的剖面。
参照图5至图7以及图8至图13对显示装置10的剖面结构进行说明，显示装置10可以包括第一基板SUB和布置在其上的半导体层、多个导电层以及多个绝缘层。此外，显示装置10可以包括多个电极RME、发光元件ED以及连接电极CNE。所述半导体层、导电层以及绝缘层可以分别构成显示装置10的电路层。
第一基板SUB可以是绝缘基板。第一基板SUB可以利用玻璃、石英或高分子树脂等的绝缘物质构成。此外，第一基板SUB可以是刚性(Rigid)基板，但也可以是能够实现弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。第一基板SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，显示区域DPA可以包括发光区域EMA和作为非发光区域的一部分的子区域SA1、SA2。
第一导电层可以布置在第一基板SUB上。第一导电层包括下部金属层BML、第一电压布线VL1以及第二电压布线VL2。下部金属层BML布置为与第一晶体管T1的第一有源层ACT1重叠。下部金属层BML可以防止光入射到第一晶体管T1的第一有源层ACT1，或者与第一有源层ACT1电连接，以执行使第一晶体管T1的电特性稳定化的功能。然而，可以省略下部金属层BML。
第一电压布线VL1可以被施加传输至第一电极RME1的高电位电压(或者第一电源电压)，并且第二电压布线VL2可以被施加传输至第二电极RME2的低电位电压(或者第二电源电压)。第一电压布线VL1可以通过第三导电层的导电图案(例如，第三导电图案CDP3)与第一晶体管T1电连接。第二电压布线VL2可以通过第三导电层的导电图案(例如，第二导电图案CDP2)与第二电极RME2电连接。
在附图中，虽然示出了第一电压布线VL1和第二电压布线VL2布置于第一导电层的情形，但不限于此。在若干实施例中，第一电压布线VL1和第二电压布线VL2也可以布置于电三导电层而分别与第一晶体管T1和第二电极RME2直接电连接。
缓冲层BL可以布置在第一导电层和第一基板SUB上。缓冲层BL形成于第一基板SUB上，以保护像素PX的晶体管免受通过湿气易于渗透的第一基板SUB渗透的水分的影响，并且可以执行表面平坦化功能。
半导体层布置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1以及第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以布置为与后述的第二导电层的第一栅极电极G1和第二栅极电极G2局部地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在另一实施例中，半导体层也可以包括多晶硅。所述氧化物半导体可以是含铟(In)的氧化物半导体。例如，所述氧化物半导体可以是铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：Indium ZincOxide)、铟镓氧化物(IGO：Indium Gallium Oxide)、铟锌锡氧化物(IZTO：Indium Zinc TinOxide)、铟镓锡氧化物(IGTO：Indium Gallium Tin Oxide)、铟镓锌氧化物(IGZO：IndiumGallium Zinc Oxide)、铟镓锌锡氧化物(IGZTO：Indium Gallium Zinc Tin Oxide)中的至少一种。
在附图中，示出了在显示装置10的子像素SPXn布置有一个第一晶体管T1的情形，但并不限于此，显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI在显示区域DPA中布置在半导体层上。第一栅极绝缘层GI可以起到各个晶体管T1、T2的栅极绝缘膜的作用。在附图中，示出了第一栅极绝缘层GI与后述的第二导电层的栅极电极G1、G2一起图案化，从而在第二导电层与半导体层的有源层ACT1、ACT2之间局部地布置的情形，但并不限于此。在若干实施例中，第一栅极绝缘层GI也可以布置在缓冲层BL的整个面上。
第二导电层布置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅极电极G1和第二晶体管T2的第二栅极电极G2。第一栅极电极G1可以布置为在作为厚度方向的第三方向DR3上与第一有源层ACT1的沟道区域重叠，第二栅极电极G2可以布置为在作为厚度方向的第三方向DR3上与第二有源层ACT2的沟道区域重叠。虽未在附图中示出，第二导电层还可以包括存储电容器的一个电极。
第一层间绝缘层IL1布置在第二导电层上。第一层间绝缘层IL1可以在第二导电层与布置于其上的其他层之间起到绝缘膜的作用，并保护第二导电层。
第三导电层布置在第一层间绝缘层IL上。第三导电层可以包括多个导电图案CDP1、CDP2、CDP3和各个晶体管T1、T2的源极电极S1、S2以及漏极电极D1、D2。导电图案CDP1、CDP2、CDP3中的一部分可以彼此电连接彼此不同层的导电层或半导体层，并且可以起到作为晶体管T1、T2的源极电极/漏极电极的作用。
第一导电图案CDP1可以通过贯通第一层间绝缘层IL1的接触孔而与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过贯通第一层间绝缘层IL1和缓冲层BL的接触孔而与下部金属层BML接触。第一导电图案CDP1可以起到第一晶体管T1的第一源极电极S1的作用。第一导电图案CDP1可以电连接于第一电极RME1或者第一连接电极CNE1。第一晶体管T1可以将从第一电压布线VL1施加的第一电源电压传输至第一电极RME1或者第一连接电极CNE1。
第二导电图案CDP2可以通过贯通第一层间绝缘层IL1和缓冲层BL的接触孔与第二电压布线VL2接触。第二导电图案CDP2可以与第二电极RME2或第二连接电极CNE2电连接。第二电压布线VL2可以向第二电极RME2或第二连接电极CNE2传输第二电源电压。
第三导电图案CDP3可以通过贯通第一层间绝缘层IL1和堤层BNL的接触孔与第一电压布线VL1接触。此外，第三导电图案CDP3可以通过贯通第一层间绝缘层IL1的接触孔与接触第一晶体管T1的第一有源层ACT1。第三导电图案CDP3将第一电压布线VL1电连接到第一晶体管T1，且可以起到第一晶体管T1的第一漏极电极D1的作用。
第二源极电极S2和第二漏极电极D2可以分别通过贯通第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。第二晶体管T2向第一晶体管T1传输数据信号，或可以传输初始化信号。
第一保护层PV1布置在第三导电层上。第一保护层PV1可以在第三导电层与其他层之间起到绝缘膜的作用，并保护第三导电层。
上述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1可以利用交替堆叠的多个无机层构成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1可以利用包括硅氧化物(SiOx：Silicon Oxide)、硅氮化物(SiNx：Silicon Nitride)、硅氮氧化物(SiOxNy：Silicon Oxynitride)中的至少一种的无机层堆叠的双层或由它们交替堆叠的多层构成。然而，不限于此，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1也可以利用包括上述的绝缘性材料的一个无机层构成。此外，在若干实施例中，第一层间绝缘层IL1也可以利用聚酰亚胺(PI：Polyimide)之类的有机绝缘物质构成。
过孔层VIA在显示区域DPA中布置在第三导电层上。过孔层VIA包括有机绝缘物质(例如，聚酰亚胺(PI)之类的有机绝缘物质)，以补偿由于下部导电层引起的阶梯差，并且可以平坦地形成上表面。然而，在若干实施例中，可以省略过孔层VIA。
显示装置10可以包括作为布置在过孔层VIA上的显示元件层的堤图案BP1、BP2、多个电极RME和堤层BNL、多个发光元件ED和多个连接电极CNE。此外，显示装置10可以包括布置在过孔层VIA上的绝缘层PAS1、PAS2、PAS3。
多个堤图案BP1、BP2可以布置在过孔层VIA上。例如，堤图案BP1、BP2可以直接布置在过孔层VIA上，并且可以具有至少一部分以过孔层VIA的上表面为基准而突出的结构。堤图案BP1、BP2的突出的部分可以具有倾斜或者具有预定曲率的弯曲的侧表面，并且从发光元件ED发出的光可以被布置在堤图案BP1、BP2上的电极RME反射而朝向过孔层VIA的上部方向射出。与附图中示出的情形不同地，堤图案BP1、BP2可以具有在剖面图上的外表面以预定曲率弯曲的形状，例如，可以具有半圆或者半椭圆的形状。堤图案BP1、BP2可以包括诸如聚酰亚胺(PI)之类的有机绝缘物质，但并不限于此。
多个电极RME可以布置在堤图案BP1、BP2和过孔层VIA上。第一电极RME1和第二电极RME2至少可以布置在堤图案BP1、BP2的倾斜的侧表面上。例如，第一电极RME1和第二电极RME2分别在第二方向DR2上测量的宽度可以大于第一堤图案BP1和第二堤图案BP2的宽度，并且第一电极RME1和第二电极RME2可以覆盖第一堤图案BP1和第二堤图案BP2的倾斜的侧表面。在附图中，虽然示出了第二电极RME2覆盖第二堤图案BP2中布置在发光区域EMA内的一侧表面的情形，但第二电极RME2也可以覆盖布置在相邻的不同子像素SPXn的发光区域EMA的第二堤图案BP2的另一侧表面。布置在第二堤图案BP2上的第二电极RME2可以是电极扩张部RM_B。第一电极RME1和第二电极RME2在第二方向DR2上相隔的间隔可以比堤图案BP1、BP2之间的间隔窄。第一电极RME1和第二电极RME2至少部分区域可以直接布置在过孔层VIA上，使得它们可以布置在同一平面上。
布置在堤图案BP1、BP2之间的发光元件ED朝向两端部发出光，所述发出的光可以朝向布置在堤图案BP1、BP2上的电极RME。各个电极RME可以具有布置在堤图案BP1、BP2上的部分反射从发光元件ED发出的光的结构。第一电极RME1和第二电极RME2可以布置为至少覆盖堤图案BP1、BP2的一侧表面，从而反射从发光元件ED发出的光。
各个电极RME可以在与堤层BNL重叠的部分处通过电极接触孔CTD、CTS与第三导电层接触。第一电极接触孔CTD可以形成于布置在发光区域EMA和第一子区域SA1之间的堤层BNL与第一电极RME1重叠的区域，第二电极接触孔CTS可以形成于布置在沿第二方向DR2相邻的子区域SA1、SA2之间的堤层BNL和第二电极RME2的电极杆部RM_S重叠的区域。第一电极REM1可以通过贯通过孔层VIA和第一保护层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极REM2可以通过贯通过孔层VIA和第一保护层PV1的第二电极接触孔CTS与第二导电图案CDP2接触。第一电极REM1可以通过第一导电图案CDP1与第一晶体管T1电连接，从而被施加第一电源电压，第二电极REM2可以通过第二导电图案CDP2与第二电压布线VL2电连接，从而被施加第二电源电压。然而，并不限于此。根据另一实施例，各个电极RME1、RME2也可以不与第三导电层的电压布线VL1、VL2电连接，而是后述的连接电极CNE可以与第三导电层直接连接。
布线连接电极EP可以通过贯通过孔层VIA的第三电极接触孔CTA与第三导电图案CDP3连接。第一电极REM1以与布线连接电极EP相连接的状态形成，为了布置发光元件ED而施加的电信号从第一电压布线VL1通过第三导电图案CDP3和布线连接电极EP被施加到第一电极RME1。在布置发光元件ED的工艺中，可以向第一电压布线VL1和第二电压布线VL2施加信号，并且他们可以分别传输到第一电极RME1和第二电极RME2。
第二电极接触孔CTS的相对布置可以与后述的第三电极接触孔CTA不同。第二电极接触孔CTS可以布置在堤层BNL中围绕第二子区域SA2的部分，第三电极接触孔CTA可以布置于第一子区域SA1。这是因为第二电极接触孔CTS和第三电极接触孔CTA分别暴露彼此不同的电压布线VL1、VL2的上表面，因此可以与此对应地确定各电极接触孔的位置。
多个电极RME可以包括反射率高的导电性物质。例如，电极RME可以包括诸如银(Ag)、铜(Cu)、铝(Al)等的金属，或者具有包括铝(Al)、镍(Ni)、镧(La)等的合金，或者诸如钛(Ti)、钼(Mo)以及铌(Nb)之类的金属层和所述合金堆叠的结构。在若干实施例中，电极RME可以构成为双层或多层，所述双层或多层由包含铝(Al)的合金和钛(Ti)、钼(Mo)及铌(Nb)构成的至少一层以上的金属层堆叠而成。
但并不限于此，各个电极RME还可以包括透明性导电性物质。例如，各个电极RME可以包括诸如ITO、IZO、ITZO等的物质。在若干实施例中，各个电极RME可以形成透明性导电性物质和反射率高的金属层分别堆叠一层以上的结构，或者可以形成为包括它们的一层。例如，各电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO或者ITO/Ag/ITZO/IZO等的堆叠结构。电极RME可以与发光元件ED电连接，并将从发光元件ED发出的光中的一部分向第一基板SUB的上部方向进行反射。
第一绝缘层PAS1可以布置在过孔层VIA和多个电极RME上。第一绝缘层PAS1可以包括绝缘性物质来保护多个电极RME的同时使不同的电极RME彼此绝缘。第一绝缘层PAS1布置为在形成堤层BNL之前覆盖电极RME，从而能够在堤层BNL的形成工艺中防止电极RME受损。此外，第一绝缘层PAS1可以防止布置在其上的发光元件ED与其他部件直接接触而被损伤。
在示例性实施例中，第一绝缘层PAS1可以在沿第二方向DR2相隔的电极RME之间以上表面的一部分凹入的方式形成阶梯差。在形成第一绝缘层PAS1的阶梯差的上表面上布置有发光元件ED，在发光元件ED与第一绝缘层PAS1之间还可以形成空间。
根据一实施例，第一绝缘层PAS1可以包括与分离部ROP1、ROP2对应地形成的分离开口部和接触部CT1、CT2以及第一开口孔PH1。第一绝缘层PAS1可以布置在过孔层VIA的整个面上，但是在形成有多个分离开口部、接触部CT1、CT2以及第一开口孔PH1的部分中暴露下部层的一部分。
作为形成于第一绝缘层PAS1的开口部，与子区域SA1、SA2的分离部ROP1、ROP2对应地形成的分离开口部可以暴露布置于下部的过孔层VIA。可以在第一绝缘层PAS1的分离开口部执行将彼此连接的第一电极RME1分离的工艺。沿第一方向DR1延伸的第一电极RME1可以形成为与沿第一方向DR1相邻的其他子像素SPXn的第一电极RME1或布线连接电极EP连接的状态，之后第一绝缘层PAS1的分离开口部暴露的部分可以被蚀刻而彼此分离。第一绝缘层PAS1的分离开口部可以与位于第一电极RME1之间或第一电极RME1与布线连接电极EP之间的分离部ROP1、ROP2对应地布置。
第一绝缘层PAS1的第一开口孔PH1可以与第二电极RME2的电极孔RMH对应地布置。第一开口孔PH1可以布置为与第二电极RME2的电极孔RMH重叠，可以形成为在平面图上大于电极孔RMH。与电极孔RMH相似，第一开口孔PH1可以成为在其下部的层中产生的气体的排出路径。在电极RME1、RME2和第一绝缘层PAS1的下部布置有包括有机绝缘物质的过孔层VIA和堤图案BP1、BP2，在它们中产生的气体的排除路径可以是第二电极RME2的电极孔RMH和第一绝缘层PAS1的第一开口孔PH1。第一开口孔PH1在第二堤图案BP2上与第二电极RME2的电极孔RMH重叠，并且可以与布置在其上的堤层BNL重叠。
第一绝缘层PAS1的接触部CT1、CT2可以布置为在子区域SA1、SA2分别与彼此不同的电极RME重叠。例如，接触部CT1、CT2可以包括布置为与第一电极RME1重叠的第一接触部CT1以及布置为与第二电极RME2重叠的第二接触部CT2。第一接触部CT1和第二接触部CT2可以分别布置于子区域SA1、SA2。布置于第一子区域SA1的第一接触部CT1可以与布置于布线连接电极EP的下侧的第一分离部ROP1相隔而布置在第一电极RME1上。布置于第二子区域SA2的第一接触部CT1可以与第二分离部ROP2相隔而布置在另一子像素SPXn的第一电极RME1上。第二接触部CT2可以布置在第二电极RME2的电极杆部RM_S中朝向子区域SA1、SA2突出地布置的部分上。
第一接触部CT1和第二接触部CT2可以贯通第一绝缘层PAS1，从而可以暴露其下部的第一电极RME1或第二电极RME2的上表面的一部分。第一接触部CT1和第二接触部CT2可以分别进一步贯通布置在第一绝缘层PAS1上的其他绝缘层中的一部分。借由各个接触部CT1、CT2暴露的电极RME可以与连接电极CNE接触。
堤层BNL可以布置在第一绝缘层PAS1上。堤层BNL可以包括沿第一方向DR1和第二方向DR2延伸的部分，并可以围绕各个子像素SPXn。堤层BNL可以围绕各个子像素SPXn的发光区域EMA和子区域SA1、SA2来区分它们，并且可以围绕显示区域DPA的最外侧来区分显示区域DPA和非显示区域NDA。堤层BNL中沿第一方向DR1延伸的部分可以区分发光区域EMA和子区域SA1、SA2，沿第二方向DR2延伸的部分可以区分相邻的子像素SPXn。堤层BNL的沿第二方向DR2延伸的部分可以布置在第二堤图案BP2上。
与堤图案BP1、BP2相似，堤层BNL可以具有预定高度。在若干实施例中，堤层BNL的上表面的高度可以高于堤图案BP1、BP2，其厚度可以等于或大于堤图案BP1、BP2。堤层BNL可以防止在显示装置10的制造工艺中的喷墨印刷工艺中墨溢出到相邻的子像素SPXn。与堤图案BP1、BP2相同，堤层BNL可以包括诸如聚酰亚胺之类的有机绝缘物质。
发光元件ED可以布置于发光区域EMA。发光元件ED可以在堤图案BP1、BP2之间布置在第一绝缘层PAS1上。发光元件ED可以布置为延伸的一方向与第一基板SUB的上表面平行。如下所示，发光元件ED可以包括沿着所述延伸的一方向布置的多个半导体层，并且所述多个半导体层可以沿着与第一基板SUB的上表面平行的方向依次布置。然而，不限于此，当发光元件ED具有其他结构时，多个半导体层可以沿着与第一基板SUB垂直的方向布置。
布置在各个子像素SPXn的发光元件ED可以根据构成上述的半导体层的材料而发出彼此不同波长带的光。然而，并不限于此，布置在各个子像素SPXn的发光元件ED可以包括相同材料的半导体层而发出相同颜色的光。
发光元件ED可以在彼此不同的堤图案BP1、BP2之间布置在彼此不同的电极RME上。第一发光元件ED1布置在第一堤图案BP1和第二堤图案BP2之间，使得第一发光元件ED1的两端部可以布置在第一电极RME1和第二电极RME2的电极扩张部RM_B上。以第一子像素SPX1为基准，第一发光元件ED1可以布置于第二电极线RM2的第二电极RME2上，并且可以在发光区域EMA中布置于第一堤图案BP1的右侧。第二发光元件ED2布置在第二堤图案BP2和第一堤图案BP1之间，使得第二发光元件ED2的两端部可以布置在第一电极RME1和第二电极RME2的电极扩张部RM_B上。以第一子像素SPX1为基准，第二发光元件ED2可以布置在第一电极线RM1的第二电极RME2上，并且可以在发光区域EMA中布置于第一堤图案BP1的左侧。
发光元件ED可以与连接电极CNE接触而与电极RME和过孔层VIA下部的导电层电连接，并且被施加电信号而发出特定波长带的光。
第二绝缘层PAS2可以布置在多个发光元件ED、第一绝缘层PAS1以及堤层BNL上。第二绝缘层PAS2包括在堤图案BP1、BP2之间沿第一方向DR1延伸而布置在多个发光元件ED上的图案部。所述图案部布置为局部围绕发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两端部。所述图案部可以在平面图上在各个子像素SPXn内形成线型或岛型的图案。第二绝缘层PAS2的所述图案部可以在保护发光元件ED的同时在显示装置10的制造工艺中固定发光元件ED。此外，第二绝缘层PAS2可以被布置为填充发光元件ED与其下部的第一绝缘层PAS1之间的空间。此外，第二绝缘层PAS2的一部分可以布置在堤层BNL的上部以及子区域SA。
根据一实施例，第二绝缘层PAS2可以包括与分离部ROP1、ROP2对应地形成的分离开口部、开口部OP1、OP2、接触部CT1、CT2以及第二开口孔PH2。第二绝缘层PAS2可以布置在第一绝缘层PAS1的整个面上，但是在形成有多个开口部OP1、OP2、接触部CT1、CT2以及第二开口孔PH2的部分中暴露下部的层的一部分。
作为形成于第二绝缘层PAS2的开口部，与子区域SA1、SA2的分离部ROP1、ROP2对应地形成的分离开口部可以暴露布置于下部的过孔层VIA。可以在第二绝缘层PAS2的分离开口部执行将彼此连接的第一电极RME1分离的工艺。第二绝缘层PAS2的分离开口部可以与位于第一电极RME1之间或第一电极RME1与布线连接电极EP之间的分离部ROP1、ROP2对应地布置。
第二绝缘层PAS2的开口部OP1、OP2可以布置于发光区域EMA。开口部OP1、OP2可以以暴露发光元件ED1、ED2的第一端部和第二端部的方式部分地布置于电极RME。第二绝缘层PAS2可以包括与第一电极RME1局部重叠的第一开口部OP1以及与第二电极RME2局部重叠的第二开口部OP2。第一开口部OP1可以布置为与第一电极RME1中的与第二电极RME2对向的两侧重叠。第二开口部OP2可以布置为与第二电极RME2中的与第一电极RME1对向的一侧重叠。第一开口部OP1和第二开口部OP2可以分别具有沿第一方向DR1延伸的形状，并且可以与发光元件ED重叠。
第一开口部OP1可以与第一堤图案BP1和第一电极RME1重叠，并且可以与第一发光元件ED1和第二发光元件ED2的第一端部重叠。第二开口部OP2可以与第二堤图案BP2和第二电极RME2重叠，并且可以与第一发光元件ED1和第二发光元件ED2的第二端部重叠。一个第二开口部OP2可以布置于第一电极RME1的左侧，另一个第二开口部OP2可以布置于第一电极RME1的右侧。在附图中，虽然示出了各个发光区域EMA中布置有两个第一开口部OP1和两个第二开口部OP2的情形，但不限于此。第一开口部OP1和第二开口部OP2的数量可以根据布置于各个子像素SPXn的电极RME1、RME2的布置和数量而不同。第二开口部OP2在第二方向上的宽度可以大于第一开口部OP1的宽度。然而，并不限于此，第一开口部OP1和第二开口部OP2的宽度可以彼此相同。
第二绝缘层PAS2的第二开口孔PH2可以布置为与子像素SPXn之间的堤层BNL重叠。第二开口孔PH2可以布置在堤层BNL的沿第一方向DR1延伸的部分上。例如，第二绝缘层PAS2可以包括多个第二开口孔PH2，并且它们可以布置在沿第二方向DR2相邻的子像素SPXn的发光区域EMA之间。第二开口孔PH2可以沿第一方向DR1彼此相隔。第二开口孔PH2可以与堤层BNL的下部的电极孔RMH和第一开口孔PH1无关地形成。据此，第二开口孔PH2可以与第二堤图案BP2与堤层BNL重叠，但不与电极孔RMH和第一开口孔PH1重叠，或者也可以仅与若干第二开口孔PH2重叠。与第一开口孔PH1类似，第二开口孔PH2也可以成为在下部的层产生的气体的排出路径。
第二绝缘层PAS2的接触部CT1、CT2可与布置为与在子区域SA1、SA2中的彼此不同电极RME重叠。例如，接触部CT1、CT2可以包括布置为与第一电极RME1重叠的第一接触部CT1以及布置为与第二电极RME2重叠的第二接触部CT2。关于第一接触部CT1和第二接触部CT2的布置的说明与如上所述。第一接触部CT1和第二接触部CT2可以分别贯通第一绝缘层PAS1和第二绝缘层PAS2，并且也可以贯通第三绝缘层PAS3。
多个连接连接电极CNE可以布置在电极RME以及堤图案BP1、BP2上。
第一连接电极CNE1可以布置在第一电极RME1和第一堤图案BP1上。第一连接电极CNE1可以与第一电极RME1局部重叠，并且可以从发光区域EMA越过堤层BNL布置至子区域SA1、SA2。第二连接电极CNE2可以布置在第二电极RME2和第二堤图案BP2上。第二连接电极CNE2可以与第二电极RME2局部重叠，并且可以从发光区域EMA越过堤层BNL布置至子区域SA1、SA2。
第三连接电极CNE3可以跨过发光区域EMA和堤层BNL而布置。第一延伸部CN_E1可以布置在第二电极线RM2的第二电极RME2和第二堤图案BP2上，第二延伸部CN_E2可以布置在第一电极RME1和第一堤图案BP1上。第一连接部CN_B1可以布置在堤层BNL上。
第一连接电极CNE1、第二连接电极CNE2和第三连接电极CNE3可以分别布置在第二绝缘层PAS2上，并且与发光元件ED接触。第一连接电极CNE1可以与第一发光元件ED1的第一端部接触。第二连接电极CNE2可以与第二发光元件ED2的第二端部接触。在第三连接电极CNE3中，第一延伸部CN_E1可与与第一发光元件ED1的第二端部接触，并且第二延伸部CN_E2可与第二发光元件ED2的第一端部接触。第三连接电极CNE3可以是布置在第二绝缘层PAS2与后述的第三绝缘层PAS3之间的第一连接电极层，第一连接电极CNE1和第二连接电极CNE2可以是布置在第三绝缘层PAS3上的第二连接电极层。
连接电极CNE可以包括导电性物质。例如，可以包括ITO、IZO、ITZO、铝(Al)等。作为一示例，连接电极CNE可以包括透明性导电性物质，从发光元件ED发出的光可以透过连接电极CNE而射出。
第三绝缘层PAS3布置在第一连接电极层的第三连接电极CNE3和第二绝缘层PAS2上。第三绝缘层PAS3可以布置在第二绝缘层PAS2的整个面上以布置为覆盖第三连接电极CNE3，并且第二连接电极层的第一连接电极CNE1和第二连接电极CNE2可以布置在第三绝缘层PAS3上。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2与第三连接电极CNE3相互绝缘，使得他们不会直接接触。
根据一实施例，第三绝缘层PAS3可以包括开口部OP3、OP4、接触部CT1、CT2以及第三开口孔PH3。第三绝缘层PAS3可以布置在第二绝缘层PAS2和第三连接电极CNE3的整个面上，但是可以在形成有开口部OP3、OP4、接触部CT1、CT2以及第三开口孔PH3的部分处暴露下部的层的一部分。
第三绝缘层PAS3的开口部OP3、OP4可以布置于发光区域EMA。开口部OP3、OP4可以部分地布置于电极RME中以暴露发光元件ED1、ED2的第一端部或第二端部。第三绝缘层PAS3可以包括与第一电极RME1局部重叠的第三开口部OP3以及与第二电极RME2局部重叠的第四开口部OP4。第三开口部OP3可以布置为与第一电极RME1中与布置在右侧的第二电极RME2对向的一侧重叠，并且可以与第二绝缘层PAS2的第一开口部OP1中的一个重叠。第三开口部OP3可以是第一开口部OP1贯通至第三绝缘层PAS3而形成的。
第四开口部OP4可以布置在布置于第一电极RME1的左侧的第二电极RME2上。第四开口部OP4可以布置为与第二电极RME2中与第一电极RME1对向的一侧重叠，并且可以与第二绝缘层PAS2的第二开口部OP2中的一个重叠。第四开口部OP4可以是第二开口部OP2贯通至第三绝缘层PAS3而形成的。第三开口部OP3和第四开口部OP4可以分别沿第一方向DR1延伸以与多个发光元件ED重叠。
第三开口部OP3可以与第一堤图案BP1和第一电极RME1重叠，并且可以与第一发光元件ED1的第一端部重叠。第四开口部OP4可以与第二堤图案BP2和第二电极RME2重叠，并且可以与第二发光元件ED2的第二端部重叠。
第三绝缘层PAS3的第三开口孔PH3可以与子像素SPXn之间的堤层BNL重叠地布置。第三开口孔PH3可以布置在堤层BNL中沿第一方向DR1延伸的部分上。例如，第三绝缘层PAS3可以包括多个第三开口孔PH3，并且它们可以布置在沿第二方向DR2相邻的子像素SPXn的发光区域EMA之间。第三开口孔PH3可以沿第一方向DR1彼此相隔。第三开口孔PH3可以与电极孔RMH和第一开口孔PH1无关地形成。据此，第三开口孔PH3可以与第二堤图案BP2和堤层BNL重叠，但不与电极孔RMH和第一开口孔PH1重叠，或仅若干第三开口孔PH3也可以重叠。然而，第三开口孔PH3可以形成为与第二开口孔PH2不重叠，并且第二开口孔PH2和第三开口孔PH3可以在平面图上在堤层BNL上沿第一方向DR1交替地布置。与第一开口孔PH1类似，第三开口孔PH3也可以成为其下部的层中产生的气体的排出路径。
第三绝缘层PAS3的接触部CT1、CT2可以布置为在子区域SA1、SA2分别与彼此不同的电极RME重叠。例如，接触部CT1、CT2可以包括布置为与第一电极RME1重叠的第一接触部CT1以及布置为与第二电极RME2重叠的第二接触部CT2。关于第一接触部CT1和第二接触部CT2的布置的说明如上所述。第一接触部CT1和第二接触部CT2可以分别贯通第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3。
第一连接电极CNE1可以通过布置于子区域SA1、SA2的第一接触部CT1与第一电极RME1重叠，第二连接电极CNE2可以通过布置于子区域SA1、SA2的第二接触部CT2与第二电极RME2重叠。第一连接电极CNE1可以在子区域SA通过贯通第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部CT1而与第一电极RME1接触。第二连接电极CNE2可以在子区域SA通过贯通第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第二接触部CT2而与第二电极RME2接触。
在图5至图10中图示的子像素SPXn中，第一连接电极CNE1和第二连接电极CNE2可以分别在布置有布线连接电极EP的子区域SA1、SA2中与电极RME1、RME2接触。相反，与图5至图10的子像素SPXn沿第一方向DR1的下侧相邻的其他子像素SPXn中，第一连接电极CNE1和第二连接电极CNE2可以分别在未布置有布线连接电极EP的第二子区域SA2中与电极RME1、RME2接触。
第一连接电极CNE1和第二连接电极CNE2可以通过各个电极RME与第三导电层电连接。第一连接电极CNE1可以与第一晶体管T1电连接而被施加第一电源电压，第二连接电极CNE2可以与第二电压布线VL2电连接而被施加第二电源电压。第一连接电极CNE1和第二连接电极CNE2可以在发光区域EMA中与发光元件ED接触，以将电源电压传输至发光元件ED。然而，并不限于此。在若干实施例中，第一连接电极CNE1和第二连接电极CNE2可以与第三导电层直接接触，并且也可以通过图案而不是电极RME与第三导电层电连接。
相反，第三连接电极CNE3可以不与电极RME直接连接。布置在第一延伸部CN_E1下部的第二电极RME2可以与第二电压布线VL2电连接，并且施加到第二电极RME2的第二电源电压可以不直接传输到第三连接电极CNE3。第三连接电极CNE3可以通过发光元件ED与第一连接电极CNE1和第二连接电极CNE2电连接。
第一连接电极CNE1和第二连接电极CNE2可以布置在第三绝缘层PAS3上，并且第三连接电极CNE3可以布置在第二绝缘层PAS2和第三绝缘层PAS3之间。对应于连接电极CNE1、CNE2、CNE3的布置结构，发光元件ED1和ED2可以根据其两端接触的连接电极CNE被区分为不同的发光元件ED1、ED2。第一发光元件ED1的第一端部和第二发光元件ED2的第二端部可以与布置在第三绝缘层PAS3上的连接电极CNE1、CNE2接触。第一发光元件ED1的第二端部和第二发光元件ED2的第一端部可以与布置在第二绝缘层PAS2和第三绝缘层PAS3之间的第三连接电极CNE3接触。第一发光元件ED1和第二发光元件ED2可以通过连接电极CNE彼此串联连接。根据本实施例的显示装置10可以在每个子像素SPXn包括更多数量的发光元件ED而构成它们的串联连接，从而可以增加每单位面积的发光量。
虽未在附图中示出，但在第三绝缘层PAS3以及第一连接电极CNE1上还可以布置有其他绝缘层。所述绝缘层可以起到保护布置在第一基板SUB上的部件不受外部环境影响的作用。
上述的第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3中的每一个可以包括无机物绝缘性物质或者有机物绝缘性物质。作为一示例，第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3中的每一个可以包括无机物绝缘性物质，或者第一绝缘层PAS1和第三绝缘层PAS3可以包括无机物绝缘性物质，而第二绝缘层PAS2包括有机物绝缘性物质。第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3中的每一个或至少一个层可以形成为多个绝缘层交替或重复地堆叠的结构。在示例性实施例中，第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3可以分别是硅氧化物(SiOx)、硅氮化物(SiNx)以及硅氮氧化物(SiOxNy)中的一种。第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3可以利用彼此相同的材料构成，或者可以利用部分彼此相同且部分彼此不同的材料构成，或者可以利用分别不同的材料构成。
图14是示出根据一实施例的显示装置的第二电极中布置在相邻的子像素之间的部分的平面图。图15是示出形成于根据一实施例的显示装置的第二绝缘层和第三绝缘层的开口孔的布置的平面图。图16是沿图14和图15的N4-N4'线剖切的剖面图。图17是沿图14和图15的N5-N5'线剖切的剖面图。
图14和图15图示了布置在第一子像素SPX1与第二子像素SPX2之间的第二电极RME2的电极扩张部RM_B以及开口孔PH1、PH2、PH3的相对布置。图16和图17分别图示了沿第二方向DR2和第一方向DR1横穿电极扩张部RM_B和开口孔PH1、PH2、PH3的剖面。
参照图14至图17，第二电极RME2的电极扩张部RM_B可以遍及沿第二方向DR2相邻的子像素SPXn的发光区域EMA而布置。根据一实施例，第二电极RME2的电极扩张部RM_B的宽度W1可以大于第二堤图案BP2的宽度W2以及堤层BNL中沿第一方向DR1延伸的部分的宽度W3。第二堤图案BP2在第一方向DR1上测量的长度也可以小于第二电极RME2的电极扩张部RM_B的长度，第二堤图案BP2的边缘可以被电极扩张部RM_B覆盖。遍及彼此相邻的子像素SPXn而布置的第二电极RME2可以防止发光元件ED对齐于预定区域以外的区域。
发光元件ED可以在第一堤图案BP1和第二堤图案BP2之间布置于第一电极RME1和电极扩张部RM_B上。发光元件ED可以借由在电极RME1和RME2上产生的电场而改变位置和布置方向的同时布置于第一电极RME1和第二电极RME2上。在第一电极RME1和电极扩张部RM_B上产生的电场可以将发光元件ED布置在预定位置，但是在其他区域中产生的电场也可以将发光元件ED布置在非预定位置。
如图16和图17所示，根据一实施例的显示装置10还可以包括与过孔层VIA下部的导电层中的堤层BNL重叠的电极BME、CSE1、CSE2。例如，除了下部金属层BML之外，第一导电层还可以包括下部电极BME。第二导电层还可以包括存储电容器的一电极CSE1，第三导电层还可以包括存储电容器的另一电极CSE2。下部电极BME和存储电容器的两个电极CSE1、CSE2可以在厚度方向上与布置在子像素SPXn的发光区域EMA之间的堤层BNL重叠。第二绝缘层PAS2的第三开口部OP3可以在厚度方向上与下部电极BME和存储电容器的两个电极CSE1、CSE2重叠。附图中例示了布置于第二导电层和第三导电层的存储电容器的电极CSE1、CSE2，但不限于此。在第二导电层和第三导电层中，其他电极或布线可以布置为与堤层BNL重叠。
在显示装置10的制造工艺中，发光元件ED可以被喷射于发光区域EMA而布置于电极RME上。若电极RME1、RME2被施加电信号，则可以在电极RME1、RME2上产生电场，与此同时，除了电极RME1、RME2之外的导电层也可以被施加电信号。电场也可以通过施加到电极RME1、RME2和其他导电层的电信号产生。例如，当第二电极RME2被施加电信号时，过孔层VIA下部的存储电容器的电极CSE1、CSE2或下部电极BME可以被施加电信号。
在根据一实施例的显示装置10中，第二电极RME2的电极扩张部RM_B可以遍及彼此不同的子像素SPXn而布置的同时可以与布置在子像素SPXn之间的其他导电层在厚度方向上重叠。即使第二电极RME2和其下部的导电层被施加电信号，也可以在它们之间不产生电场，或者可以在第二电极RME2下方产生电场。这些不会对布置于第二电极RME2上的发光元件ED的对齐产生影响，发光元件ED可以在发光区域EMA内对齐于堤图案BP1、BP2之间或者第一电极RME1和第二电极RME2上的预定位置。
尤其，第二电极RME2包括宽度较宽的电极扩张部RM_B，并以覆盖遍及彼此不同的子像素SPXn而布置的第二堤图案BP2并与堤层BNL重叠的方式布置，从而能够防止借由堤层BNL下部的导电层而产生电场。当通过布置在堤层BNL下部的导电层(例如，存储电容器的电极CSE1、CSE2)在子像素SPXn之间产生电场时，发光元件ED可能在堤层BNL周边聚集。然而，根据一实施例的显示装置10可以防止借由堤层BNL下部的导电层而产生电场，并且发光元件ED可以以高对齐度布置于发光区域EMA。据此，显示装置10具有产品质量得到改善且制造工艺效率得到改善的优点。
另外，第二电极RME2可以是与第二电压布线VL2电连接的电极，并且第二电源电压可以是共同施加到多个子像素SPXn的公共电压。第二电极RME2遍及沿第一方向DR1相邻的多个子像素SPXn而布置，即使子像素SPXn被同时施加第二电源电压也无妨。与此类似，即使第二电极RME2的电极扩张部RM_B布置于沿第二方向DR2相邻的子像素SPXn，但每个子像素SPXn也可以单独发光。
在显示区域DPA的整个表面上，第一电极RME1可以布置于子像素SPXn的中央，第二电极RME2可以布置于子像素SPXn之间。第一电极RME1和第二电极RME2可以沿第二方向DR2交替地布置，并且发光元件ED可以布置在第一电极RME1和第二电极RME2相隔的空间中。发光元件ED可以布置于发光区域EMA，通过连接电极CNE1、CNE2、CNE3与电极RME电连接而发光。在附图中，示出了在各个子像素SPXn部分地布置有一个第一电极RME1和两个彼此不同的第二电极RME2的情形，但不限于此。如果是一个电极RME遍及相邻的子像素SPXn布置而能够防止发光元件ED的错误对齐的结构，则布置于各个子像素SPXn的电极RME的数量、形状和布置可以变得不同。后面将参照其他实施例对此进行描述。
第二电极RME2可以布置为覆盖第二堤图案BP2，并且可以包括作为在其下方的有机绝缘物质中产生的气体的排出路径的电极孔RMH。电极孔RMH可以布置为在子像素SPXn的发光区域EMA之间与第二堤图案BP2和堤层BNL重叠。在显示装置10中，布置在第二电极RME2上的第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3也可以包括作为在下部的有机绝缘物质层中产生的气体的排出路径的开口孔PH1、PH2、PH3。
第一绝缘层PAS1可以包括与电极孔RMH对应地形成的第一开口孔PH1。第一开口孔PH1以与电极孔RMH重叠的方式形成，在平面图上，其大小可以等于或大于电极孔RMH。在第一开口孔PH1中，第二电极RME2的一部分以及第二堤图案BP2中与电极孔RMH重叠的部分可以被暴露。然而，布置在第一绝缘层PAS1上的堤层BNL可以覆盖在第一开口孔PH1暴露的第二电极RME2和第二堤图案BP2。
第二绝缘层PAS2的第二开口孔PH2和第三绝缘层PAS3的第三开口孔PH3可以分别布置在堤层BNL上。多个第二开口孔PH2和多个第三开口孔PH3可以分别沿第一方向DR1相隔而布置。第二开口孔PH2和第三开口孔PH3可以布置于堤层BNL中在发光区域EMA之间的沿第一方向DR1延伸的部分，但不限于此。第二开口孔PH2和第三开口孔PH3也可以布置于子区域SA1、SA2之间，或者堤层BNL中沿第二方向DR2延伸的部分。
根据一实施例，第二开口孔PH2和第三开口孔PH3具有与电极孔RMH及第一开口孔PH1无关的布置，但第二开口孔PH2和第三开口孔PH3可以布置为彼此不重叠。第二开口孔PH2和第三开口孔PH3中的每一个可以布置为与电极孔RMH和第一开口孔PH1重叠，也可以不重叠。与电极孔RMH和第一开口孔PH1的布置位置无关，多个第二开口孔PH2及多个第三开口孔PH3可以分别沿第一方向DR1相隔而布置。
然而，第三开口孔PH3可以布置为不与第二开口孔PH2重叠。例如，在平面图上，第三开口孔PH3可以布置于彼此不同的第二开口孔PH2之间。沿第一方向DR1排列的第二开口孔PH2和第三开口孔PH3可以彼此交替地布置。在若干实施例中，在堤层BNL上还可以布置有与第一连接电极CNE1或第三连接电极CNE3布置在同一层的导电图案。由于第二绝缘层PAS2的第二开口孔PH2和第三绝缘层PAS3的第三开口孔PH3彼此不重叠且交错布置，因此可以防止布置在不同层上的导电图案彼此短路。
由于第二绝缘层PAS2和第三绝缘层PAS3也可以布置为覆盖包括有机绝缘物质的过孔层VIA、堤图案BP1和BP2以及堤层BNL，因此如果在它们的形成工艺中执行热处理，则气体可以在下部的有机绝缘物质中生成。在第二绝缘层PAS2和第三绝缘层PAS3的形成工艺中生成的气体可以通过电极孔RMH以及第一开口孔PH1、第二开口孔PH2和第三开口孔PH3排出。用作气体排出路径的电极孔RMH和第一开口孔PH1、第二开口孔PH2和第三开口孔PH3可以布置为作为非发光区域而与堤层BNL重叠。由于它们可以不在发光区域EMA中形成，因此不影响发光元件ED的布置以及连接电极CNE1、CNE2、CNE3与发光元件ED之间的连接。
根据一实施例，电极孔RMH在平面图上的大小可以大于第二开口孔PH2和第三开口孔PH3的大小。例如，电极孔RMH在第一方向DR1上的长度和在第二方向DR2上的宽度可以大于第二开口孔PH2和第三开口孔PH3的长度和宽度。如上所述，在若干实施例中，在堤层BNL上还可以布置有布置于其他层的导电图案。为了防止它们的短路，第二开口孔PH2和第三开口孔PH3可以错开地布置，考虑到堤层BNL上表面的面积，错开地布置的第二开口孔PH2和第三开口孔PH3可以具有小的尺寸，以使它们不彼此重叠。
根据一实施例的显示装置10包括遍及彼此不同的子像素SPXn而布置的电极，从而防止借由布置于子像素SPXn之间的下部导电层而产生电场，并且发光元件ED可以以高对齐度布置于发光区域EMA。据此，显示装置10具有产品质量得到改善且制造工艺效率得到改善的优点。
图18是根据一实施例的发光元件的示意图。
参照图18，发光元件ED可以是发光二极管(Light Emitting diode)，具体而言，发光元件ED可以是具有纳米(Nano-meter)至微米(Micro-meter)单位大小且利用无机物构成的无机发光二极管。如果在彼此对向的两个电极之间沿着特定方向形成电场，则发光元件ED可整齐排列于形成极性的所述两个电极之间。
根据一实施例的发光元件ED可以具有沿一个方向延伸的形状。发光元件ED可以具有圆筒、杆(Rod)、线(Wire)、管(Tube)等形状。然而，发光元件ED的形态并不限于此，可以具有正方体、长方体、六角柱形等多角柱形状，或者具有沿一个方向延伸且外表面部分倾斜的形状等多种形态。
发光元件ED可以包括掺杂有任意导电型(例如，p型或n型)掺杂剂的半导体层。半导体层可以通过接收从外部电源施加的电信号来发出特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37以及绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。掺杂于第一半导体层31的n型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32将发光层36置于其之间布置在第一半导体层31上。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。掺杂于第二半导体层32的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
另外，虽然在附图中图示了第一半导体层31和第二半导体层32构成为一个层的情形，但并不限于此。根据发光层36的物质，第一半导体层31和第二半导体层32还可包括更多数量的层，例如，覆盖层(Clad layer)或拉伸应变势垒减小(TSBR：Tensile strainbarrier reducing)层。例如，发光元件ED还可以包括布置在第一半导体层31与发光层36之间或者第二半导体层32与发光层36之间的其他半导体层。布置在第一半导体层31与发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上，并且布置在第二半导体层32与发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。
发光层36布置在第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构或多量子阱结构的物质。在发光层36包括多量子阱结构的物质的情况下，也可以是量子层(Quantum layer)和阱层(Well layer)相互交替堆叠多个的结构。发光层36可以根据通过第一半导体层31和第二半导体层32施加的电信号而通过电子-空穴对的结合来发出光。发光层36可以包括AlGaN、AlGaInN、InGaN等物质。尤其，在发光层36具有作为多量子阱结构的量子层和阱层交替堆叠的结构的情况下，量子层可以包含AlGaN或AlGaInN，阱层可以包含GaN或AlInN等物质。
发光层36可以是能带隙(Band gap)大的种类的半导体物质和能带隙小的半导体物质彼此交替堆叠的结构，根据发出的光的波长带可以包括不同的III族至V族半导体物质。发光层36发出的光不局限在蓝色波长带的光，根据情况也可以出发红色、绿色波长带的光。
电极层37可以是欧姆(Ohmic)连接电极。但是，并不限于此，也可以是肖特基(Schottky)连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个以上的电极层37，但并不限于此，也可以省略电极层37。
当在显示装置10中发光元件ED与电极或者连接电极电连接时，电极层37可以降低发光元件ED与电极或者连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO以及ITZO中的至少一种。
绝缘膜38布置为围绕上述多个半导体层和电极层的外表面。例如，绝缘膜38可以布置成至少围绕发光层36的外表面，并且可以形成为暴露发光元件ED的长度方向上的两个端部。此外，绝缘膜38在与发光元件ED的至少一端部相邻的区域，剖面上的上表面也可以形成为圆形。
绝缘膜38可以包括具有绝缘特性的物质，例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)以及钛氧化物(TiOx)中的至少一种。虽然在附图中示出了绝缘膜38形成为单层的情形，但并不限于此，在若干实施例中，绝缘膜38也可以形成为多个层堆叠的多层结构。
绝缘膜38可以起到保护发光元件ED的半导体层和电极层的作用。绝缘膜38可以防止发光层36与向发光元件ED传输电信号的电极直接接触的情况下可能在发光层36发生的电短路。此外，绝缘膜38可以防止发光元件ED的发光效率的降低。
此外，绝缘膜38的外表面可以被表面处理。发光元件ED可以以分散在预定的墨中的状态喷射到电极上而对齐。在此，为了使发光元件ED在墨内不与相邻的其他发光元件ED凝聚而维持分散的状态，绝缘膜38的表面可以被疏水性或者亲水性处理。
以下，参照其他附图，对显示装置10的多种实施例进行说明。
图19是示出布置于根据另一实施例的显示装置的一像素的电极以及堤层的平面图。
参照图19，在根据一实施例的显示装置10中，第二电极RME2可以不包括电极孔RMH。电极孔RMH作为从布置于电极RME1、RME2的下部的有机绝缘物质中生成的气体的排出路径，能够防止由所述气体引起的电极RME1、RME2的剥离和翘起。然而，如果通过制造工艺条件和其他路径可以进行气体的排出，则可以省略布置于堤层BNL下部的电极扩张部RM_B的电极孔RMH。
图20是示出根据另一实施例的显示装置的一子像素的平面图。图21是沿图20的E1-E1'线剖切的剖面图。图22是沿图20的E2-E2'线剖切的剖面图。图23是沿图20的E3-E3'线剖切的剖面图。
参照图20图示了布置于显示装置10_1的一子像素SPXn的堤图案BP1、BP2、电极RME、发光元件ED以及连接电极CNE的平面布置。图21图示了横穿两个彼此不同的发光元件ED1、ED2的两端部的剖面，图22图示了沿第二方向DR2横穿接触部CT1、CT2的剖面。图23图示了横穿沿第二方向DR2相邻的子像素SPXn之间的剖面。
参照图20至图23，显示装置10_1可以具有多种电极RME和发光元件ED的布置结构。本实施例与图5和图6的实施例的不同之处在于，布置于各个子像素SPXn的电极RME、堤图案BP1、BP2、发光元件ED以及连接电极CNE的数量和形状不同。在显示装置10_1中，只要是一个电极RME遍及两个彼此不同的子像素SPXn而布置的同时能够防止错误对齐的结构，则电极RME的布置结构可以多样地变形。以下，省略对重复内容的说明，以区别点为中心进行说明。
显示装置10_1可以包括在每个子像素SPXn遍及彼此不同的子像素SPXn而布置的两个第一电极RME1以及布置于它们之间的第二电极RME2和第三电极RME3。显示装置10_1可以在各个子像素SPXn的发光区域EMA布置有四个电极RME1(RM1、RM2)、RME2、RME3，并且可以布置有更多数量的发光元件ED和连接电极CNE。
堤图案BP1、BP2可以包括布置于每个子像素SPXn的一个第一堤图案BP1和两个第二堤图案BP2。与图5的实施例不同，第二堤图案BP2可以不遍及相邻的子像素SPXn而布置，可以布置于发光区域EMA内。第一堤图案BP1可以布置在发光区域EMA的中心，并且两个彼此不同的第二堤图案BP2可以将第一堤图案BP1置于其之间并沿第二方向DR2彼此相隔。在第二方向DR2上测量的第一堤图案BP1的宽度可以大于第二堤图案BP2的宽度。在第一堤图案BP1上可以布置有彼此不同的两个电极RME2、RME3，并且在第二堤图案BP2上可以布置有一个电极RME1。第一堤图案BP1可以布置为与第二电极RME2和第三电极RME3部分地重叠，并且第二堤图案BP2可以布置为与第一电极RME1部分地重叠。各个堤图案BP1、BP2之间沿第二方向DR2相隔的间隔可以大于各个电极RME之间的间隔。
布置在每个子像素SPXn的多个电极RME可以包括两个第一电极RME1、布置在它们之间的第二电极RME2和第三电极RME3。
与图5的第二电极RME2相似，第一电极RME1可以遍及彼此不同的子像素SPXn而布置。第一电极RME1中的一个第一电极RME1可以布置于子像素SPXn的左侧，另一个第一电极RME1可以布置于子像素SPXn的右侧。以图20为基准，布置于左侧的第一电极RME1可以是第一电极线RM1的第一电极RME1，布置于右侧的第一电极RME1可以是第二电极线RM2的第一电极RME1。
第一电极RME1可以遍及沿第二方向DR2相邻的子像素SPXn而布置，并且可以与布置于子像素SPXn之间的堤层BNL重叠。第一电极RME1可以以覆盖分别布置于两个彼此不同的子像素SPXn的第二堤图案BP2的方式布置。一个第一电极RME1可以布置为覆盖两个第二堤图案BP2，并且可以在分别布置于彼此不同的子像素SPXn的第二堤图案BP2之间与堤层BNL重叠。
在第二方向DR2上测量的第一电极RME1的宽度可以大于第二堤图案BP2和堤层BNL的宽度。第一电极RME1可以重叠于在子像素SPXn之间与堤层BNL重叠的导电层。例如，第一电极RME1可在厚度方向上与堤层BNL下部的存储电容器电极CSE1、CSE2以及下部电极BME重叠。第一电极RME1可以屏蔽在布置于堤层BNL下部的导电层之间生成的电场，并且可以防止发光元件ED布置于非预定的位置。
根据一实施例，遍及彼此不同的子像素SPXn而布置的第一电极RME1可以包括布置在与堤层BNL重叠的位置的电极孔RMH。电极孔RMH布置于两个彼此不同的子像素SPXn的发光区域EMA之间，并且可以布置为与堤层BNL重叠。对电极孔RMH的形状及功能的说明如上所述。然而，可以省略电极孔RMH。
另外，虽然在附图中示出了在第二方向DR2上测量的第一电极RME1的宽度恒定的形状，但不限于此。本实施例的第一电极RME1与根据图5的实施例的第二电极RME2类似地，包括电极杆部RM_S和电极扩张部RM_B，只有宽度大的电极扩张部RM_B才遍及发光区域EMA而布置。
第二电极RME2和第三电极RME3可以布置在彼此不同的第一电极RME1之间。第二电极RME2和第三电极RME3可以在第一堤图案BP1上沿第二方向DR2彼此相隔地布置。第二电极RME2可以以与第二电极线RM2的第一电极RME1对向的方式布置，第三电极RME3可以以与第一电极线RM1的第一电极RME1对向的方式布置。
在多个电极RME中，第一电极RME1和第二电极RME2可以分别通过布置于堤层BNL下部的电极接触孔CTD、CTS与下部的第一导电图案CDP1和第二导电图案CDP2接触。相反，第三电极RME3可以不然。
在布置于一子像素SPXn的第一电极RME1中，布置于左侧的第一电极RME1可以通过布置于相应子像素SPXn的第一电极接触孔CTD与第一导电图案CDP1接触。在布置于一个子像素SPXn的第一电极RME1中，布置于右侧的第一电极RME1可以通过布置于另一个子像素SPXn上的第一电极接触孔CTD与第一导电图案CDP1接触。以图20为基准，第一电极线RM1的第一电极RME1通过布置于相应子像素SPXn的第一电极接触孔CTD与相应子像素SPXn的第一导电图案CDP1接触，第二电极线RM2的第一电极RME1通过布置于另一子像素SPXn的第一电极接触孔CTD与另一子像素SPXn的第一导电图案CDP1接触。
第一绝缘层PAS1可以以与上述实施例类似的结构布置。第一绝缘层PAS1可以布置于显示区域DPA的整个面，并覆盖多个电极RME和堤图案BP1、BP2。虽然未在附图中示出，但是第一绝缘层PAS1可以包括分离开口部、接触部CT1、CT2以及第一开口孔PH1。将省略对其的详细描述。第一接触部CT1可以布置在第一电极线RM1的第一电极RME1上，第二接触部CT2可以布置在第二电极RME2上。
堤层BNL可以布置为围绕子像素SPXn以及发光区域EMA和子区域SA。堤层BNL可以包括沿第一方向DR1以及第二方向DR2延伸的部分，从而布置为格子形图案。与图5的实施例不同，显示装置10_1可以在每个子像素SPXn包括一个子区域SA。在显示装置10_1中，一个发光区域EMA和一个子区域SA可以沿第一方向DR1彼此交替地布置。
多个发光元件ED可以布置在堤图案BP1、BP2之间或者彼此不同的电极RME上。发光元件ED中的一部分可以布置在第一堤图案BP1与左侧的第二堤图案BP2之间，另一部分可以布置在第一堤图案BP1与右侧的第二堤图案BP2之间。发光元件ED可以包括布置在第一堤图案BP1与左侧的第二堤图案BP2之间的第一发光元件ED1和第三发光元件ED3，以及布置在第一堤图案BP1与右侧的第二堤图案BP2之间的第二发光元件ED2和第四发光元件ED4。第一发光元件ED1和第三发光元件ED3可以分别布置在第一电极线RM1的第一电极RME1和第三电极RME3上，并且第二发光元件ED2和第四发光元件ED4可以分别布置在第二电极RME2与第二电极线RM2的第一电极RME1上。第一发光元件ED1和第二发光元件ED2可以在对应子像素SPXn的发光区域EMA与下侧或者子区域SA相邻地布置，并且第三发光元件ED3和第四发光元件ED4可以与对应子像素SPXn的发光区域EMA的上侧相邻地布置。
然而，各发光元件ED并非根据布置于发光区域EMA的位置而区分，而是可以根据与后述的连接电极CNE的连接关系而区分。各发光元件ED根据连接电极CNE的布置结构，两端部接触的连接电极CNE可以彼此不同，根据接触的连接电极CNE的种类，可以区分为彼此不同的发光元件ED。
第二绝缘层PAS2可以以与上述实施例类似的结构布置。第二绝缘层PAS2可以布置在多个发光元件ED、第一绝缘层PAS1和堤层BNL上。虽然未在附图中示出，但是第二绝缘层PAS2可以包括分离开口部、接触部CT1、CT2、开口OP1、OP2以及第二开口孔PH2。将省略其的的详细描述。
多个连接电极CNE除了布置在第一电极线RM1的第一电极RME1上的第一连接电极CNE1以及布置在第二电极RME2上的第二连接电极CNE2之外，还可以包括遍及多个电极RME而布置的第三连接电极CNE3、第四连接电极CNE4及第五连接电极CNE5。
第一连接电极CNE1和第二连接电极CNE2中的每一个在沿第一方向DR1延伸的长度可以相对较短。第一连接电极CNE1和第二连接电极CNE2可以以发光区域EMA的中心为基准布置于下侧。第一连接电极CNE1和第二连接电极CNE2可以遍及发光区域EMA和相应子像素SPXn的子区域SA而布置，并且可以分别通过形成于各个子区域SA的接触部CT1、CT2与电极RME直接接触。第一连接电极CNE1可以在子区域SA通过贯通第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3的第一接触部CT1与第一电极RME1直接接触，并且第二连接电极CNE2可以在子区域SA通过贯通第一绝缘层PAS1、第二绝缘层PAS2以及第三绝缘层PAS3的第二接触部CT2与第二电极RME2接触。
第三连接电极CNE3可以包括布置在第三电极RME3上的第一延伸部CN_E1、布置在第一电极线RM1的第一电极RME1上的第二延伸部CN_E2以及连接第一延伸部CN_E1和第二延伸部CN_E2的第一连接部CN_B1。第一延伸部CN_E1可以沿第二方向DR2与第一连接电极CNE1相隔并对向，并且第二延伸部CN_E2可以沿第一方向DR1与第一连接电极CNE1相隔。第一延伸部CN_E1可以布置于相应子像素SPXn的发光区域EMA中的下侧，第二延伸部CN_E2可以布置于发光区域EMA的上侧。第一延伸部CN_E1和第二延伸部CN_E2可以布置在发光区域EMA内。第一连接部CN_B1可以在发光区域EMA的中心部遍及第一电极RME1和第三电极RME3而布置。第三连接电极CNE3大致可以具有沿第一方向DR1延伸的形状，并且可以具有沿第二方向DR2弯曲之后再次沿第一方向DR1延伸的形状。
第四连接电极CNE4可以包括布置在第二电极线RM2的第一电极RME1上的第三延伸部CN_E3、布置在第二电极RME2上的第四延伸部CN_E4以及连接第三延伸部CN_E3和第四延伸部CN_E4的第二连接部CN_B2。第三延伸部CN_E3可以沿第二方向DR2与第二连接电极CNE2相隔并对向，并且第四延伸部CN_E4可以沿第一方向DR1与第二连接电极CNE2相隔。第三延伸部CN_E3可以布置于相应子像素SPXn的发光区域EMA中的下侧，第四延伸部CN_E4可以布置于发光区域EMA的上侧。第三延伸部CN_E3和第四延伸部CN_E4可以布置于发光区域EMA内。第二连接部CN_B2可以与发光区域EMA的中心相邻地遍及第二电极RME2和第二电极线RM2的第一电极RME1而布置。第四连接电极CNE4大致可以具有沿第一方向DR1延伸的形状，并且可以具有沿第二方向DR2弯曲之后再次沿第一方向DR1延伸的形状。
第五连接电极CNE5可以包括布置在第三电极RME3上的第五延伸部CN_E5、布置在第二电极线RM2的第一电极RME1上的第六延伸部CN_E6、以及连接第五延伸部CN_E5和第六延伸部CN_E6的第三连接部CN_B3。第五延伸部CN_E5可以沿第二方向DR2与第三连接电极CNE3的第二延伸部CN_E2相隔并对向，第六延伸部CN_E6可以沿第二方向DR2与第四连接电极CNE4的第四延伸部CN_E4相隔并对向。第五延伸部CN_E5及第六延伸部CN_E6可以分别布置于发光区域EMA的上侧，第三连接部CN_B3可以遍及第三电极RME3、第二电极RME2及第二电极线RM2的第一电极RME1而布置。第五连接电极CNE5可以以在平面图上围绕第四连接电极CNE4的第四延伸部CN_E4的形状布置。
第三连接电极CNE3和第四连接电极CNE4可以分别是不与电极RME1、RME2、RME3接触的连接电极。第三连接电极CNE3的第一延伸部CN_E1和第四连接电极CNE4的第三延伸部CN_E3可以仅布置在发光区域EMA中，而不延伸到子区域SA。
第一连接电极CNE1和第二连接电极CNE2可以是分别连接到与第三导电层直接连接的电极RME1、RME2的第一型连接电极，并且第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5可以是不连接到电极RME的第二型连接电极。第三连接电极CNE3、第四连接电极CNE4以及第五连接电极CNE5不与电极RME连接，而与发光元件ED接触，并且可以与其他连接电极CNE一起构成发光元件ED的电连接电路。
第三连接电极CNE3和第四连接电极CNE4可以是沿第一方向DR1延伸的电极延伸部在第二方向DR2上彼此没有并排的连接电极，第五连接电极CNE5可以是沿第一方向DR1延伸的电极延伸部在第二方向DR2上彼此并排的连接电极。第三连接电极CNE3和第四连接电极CNE4可以具有沿第一方向DR1延伸并弯曲的形状，第五连接电极CNE5可以具有围绕其他连接电极的一部分的形状。
第三绝缘层PAS3可以布置为与上述实施例类似的结构。除了布置有第二连接电极层的区域之外，第三绝缘层PAS3还可以布置在第二绝缘层PAS2上。
第一连接电极CNE1可以与第一发光元件ED1的第一端部接触，并且第二连接电极CNE2可以与第二发光元件ED2的第二端部接触。第三连接电极CNE3可以与第一发光元件ED1的第二端部和第三发光元件ED3的第一端部接触。第四连接电极CNE4可以与第四发光元件ED4的第二端部和第二发光元件ED2的第一端部接触。第五连接电极CNE5可以与第三发光元件ED3的第二端部和第四发光元件ED4的第一端部接触。
对应于连接电极CNE的布置结构，多个发光元件ED可以根据两个端部接触的连接电极CNE而被区分为彼此不同的发光元件ED。在第一发光元件ED1和第二发光元件ED2中，第一端部可以与第一型连接电极接触，并且第二端部可以与第二型连接电极接触。第一发光元件ED1可以与第一连接电极CNE1和第三连接电极CNE3接触，并且第二发光元件ED2可以与第二连接电极CNE2和第四连接电极CNE4接触。第三发光元件ED3和第四发光元件ED4的两端可以与第二型连接电极接触。第三发光元件ED3可以与第三连接电极CNE3和第五连接电极CNE5接触，并且第四发光元件ED4可以与第四连接电极CNE4和第五连接电极CNE5接触。
多个发光元件ED可以通过多个连接电极CNE彼此串联连接。根据本实施例的显示装置10_1可以在每个子像素SPXn包括更多数量的发光元件ED并构成它们的串联连接。
图24是示出根据另一实施例的显示装置的一像素的平面图。图25是沿图24的E4-E4'线剖切的剖面图。图26是沿图24的E5-E5'线剖切的剖面图。图27是沿图24的E6-E6'线剖切的剖面图。
图24图示了布置于显示装置10_2的一个像素PX的堤图案BP1、BP2、电极RME、发光元件ED以及连接电极CNE的平面布置。图25图示了遍及发光元件ED的两端部的剖面，图26图示了沿第二方向DR2遍及接触部CT1、CT2的剖面。图27图示了横跨沿第二方向DR2相邻的子像素SPXn之间的剖面。
参照图24至图27，显示装置10_2可以具有多种电极RME和发光元件ED的布置结构。本实施例与图20的实施例的差异在于，布置于各个子像素SPXn的电极RME、堤图案BP1、BP2、发光元件ED以及连接电极CNE的数量和形状不同。以下，将省略重复的说明，并以差异点为中心进行说明。
堤图案BP1、BP2可以布置于各个子像素SPXn的发光区域EMA。堤图案BP1、BP2可以具有沿第二方向DR2的预定宽度，并沿第一方向DR1延伸的形状。
例如，堤图案BP1、BP2可以包括在每个子像素SPXn的发光区域EMA内沿第二方向DR2相隔的第一堤图案BP1和第二堤图案BP2。第一堤图案BP1可以在发光区域EMA的中心布置于左侧，并且第二堤图案BP2可以与第一堤图案BP1相隔而在发光区域EMA的中心布置于右侧。第一堤图案BP1和第二堤图案BP2可以沿着第二方向DR2彼此交替地布置，并且可以在显示区域DPA中以岛型图案布置。与图20的实施例相似，第一堤图案BP1和第二堤图案BP2可以布置在发光区域EMA内。
多个电极RME可以包括遍及两个彼此不同的子像素SPXn而布置的第一电极RME1和第二电极RME2。在本实施例的显示装置10_2中，每个子像素SPXn布置有一个第一电极RME1和一个第二电极RME2，第一电极RME1和第二电极RME2中的每一个可以遍及彼此不同的子像素SPXn而布置。
第一子像素SPX1的第一电极RME1可以布置在第一堤图案BP1上，第二电极RME2可以布置在第二堤图案BP2上。第一子像素SPX1的第二电极RME2可以遍及第一子像素SPX1和第二子像素SPX2而布置，也可以布置在第二子像素SPX2的第一堤图案BP1上。
第二子像素SPX2的第二电极RME2可以布置在第一堤图案BP1上，并且第一电极RME1可以布置在第二堤图案BP2上。第二子像素SPX2的第二电极RME2与第一子像素SPX1的第二电极RME2相同。第二子像素SPX2的第一电极RME1可以遍及第二子像素SPX2及第三子像素SPX3而布置，也可以布置在第三子像素SPX3的第一堤图案BP1上。
第三子像素SPX3的第一电极RME1可以布置在第一堤图案BP1上，并且第二电极RME2可以布置在第二堤图案BP2上。第三子像素SPX3的第一电极RME1与第二子像素SPX2的第一电极RME1相同。第三子像素SPX3的第二电极RME2可以遍及第三子像素SPX3及其他子像素SPX3而布置。
在第一子像素SPX1和第三子像素SPX3中，第一电极RME1可以布置于左侧，第二电极RME2可以布置于右侧。在第二子像素SPX2中，第二电极RME2可以布置于左侧，第一电极RME1可以布置于右侧。
第一电极RME1和第二电极RME2可以沿第二方向DR2相隔并交替地布置。第一电极RME1和第二电极RME2中的每一个可以遍及彼此不同的子像素SPXn而布置，并且它们可以在一个子像素SPXn的发光区域EMA中相隔。第一电极RME1和第二电极RME2中的每一个可以布置为覆盖布置于彼此不同的子像素SPXn的第一堤图案BP1和第二堤图案BP2，并且可以与子像素SPXn之间的堤层BNL重叠。第一电极RME1和第二电极RME2中的每一个可以布置为与堤层BNL下部的导电层重叠，由此能够防止发光元件ED的错误对齐。
此外，根据一实施例，遍及彼此不同的子像素SPXn而布置的第一电极RME1及第二电极RME2可以分别包括布置于与堤层BNL重叠的位置的电极孔RMH。电极孔RMH可以布置于两个彼此不同的子像素SPXn的发光区域EMA之间，并且可以布置为与堤层BNL重叠。对电极孔RMH的形状和功能的说明如上所述。然而，可以省略电极孔RMH。
第一电极RME1可以通过形成在与堤层BNL重叠的区域中的第一电极接触孔CTD与第一电压布线VL1电连接。第二电极RME2可以通过形成在与堤层BNL重叠的区域中的第二电极接触孔CTS与第二电压布线VL2电连接。然而，与其他实施例不同地，本实施例的显示装置10_2中，电极RME也可以不与发光元件ED电连接而仅用于发光元件ED的对齐工艺中。第二电极RME2与第二电压布线VL2电连接并被施加作为公共电压的第二电源电压，但是第一电极RME1需要通过布置于各个子像素SPXn的第一晶体管T1被施加像素电压。在各个电极RME遍及多个子像素SPXn而布置的实施例中，可能不容易向第一电极RME1的彼此不同的子像素SPXn施加不同的电信号。据此，第一电极RME1和第二电极RME2可以分别与第一电压布线VL1和第二电压布线VL2电连接，并且各个子像素SPXn的第一晶体管T1可以通过连接电极CNE1、CNE2与发光元件ED电连接。
第一电极RME1可以通过第一电极接触孔CTD与第三导电层的第四导电图案CDP4接触。第四导电图案CDP4可以通过贯通第一层间绝缘层IL1和缓冲层BL的接触孔与第一电压布线VL1接触。第一电极RME1可以通过第四导电图案CDP4与第一电压布线VL1电连接。第二电极RME2可以通过第二电极接触孔CTS与第三导电层的第二导电图案CDP2接触。第二导电图案CDP2可以通过贯通第一层间绝缘层IL1和缓冲层BL的接触孔与第二电压布线VL2接触。第二电极RME2可以通过第二导电图案CDP2与第二电压布线VL2电连接。
第一子像素SPX1和第三子像素SPX3中，第一电极RME1和第二电极RME2可以通过分别布置于相应子像素SPXn的电极接触孔CTD、CTS与电压布线VL1、VL2电连接。相反，在第二子像素SPX2没有形成电极接触孔CTD、CTS，第一电极RME1和第二电极RME2可以通过相邻的其他子像素SPXn的电极接触孔CTD、CTS与电压布线VL1、VL2电连接。
堤层BNL可以布置为围绕多个子像素SPXn、发光区域EMA和子区域SA。堤层BNL可以布置于沿第一方向DR1和第二方向DR2相邻的子像素SPXn的边界，也可以布置于发光区域EMA和子区域SA的边界。对此的说明如上所述。
多个发光元件ED可以布置于发光区域EMA。发光元件ED可以布置于堤图案BP1、BP2之间，并且两端部可以布置在彼此不同的电极RME1、RME2上。
另外，发光元件ED包括第一半导体层31和第二半导体层32，根据半导体层的位置，可以区分第一端部和第二端部。发光元件ED通过在第一电极RME1和第二电极RME2上生成的电场来改变两端部的布置方向的同时，可以安置在电极RME1、RME2上。在此，在发光元件ED中，第一半导体层31和第二半导体层32所处的端部可以根据电场的方向而布置。
例如，发光元件ED的第一端部可以布置在与第一电压布线VL1电连接的第一电极RME1上，第二端部可以布置在与第二电压布线VL2电连接的第二电极RME2上。由于在第一子像素SPX1和第三子像素SPX3中，第一电极RME1布置于左侧，因此可以布置为发光元件ED的第一端部朝向左侧，第二端部朝向右侧。由于在第二子像素SPX2中，第一电极RME1布置于右侧，因此可以布置为发光元件ED的第一端部朝向右侧，第二端部朝向左侧。在显示装置10_2中，每个子像素SPXn的发光元件ED的布置方向可以不同。布置在第一子像素SPX1和第三子像素SPX3中的第一型发光元件的布置方向可以与布置在第二子像素SPX2中的第二型发光元件的布置方向不同。
多个连接电极CNE可以布置在多个电极RME和堤图案BP1、BP2上。多个连接电极CNE可以分别具有沿一个方向延伸的形状，并且可以彼此相隔而布置。各个连接电极CNE可以与发光元件ED接触，并与电极RME或其下部的导电层电连接。
连接电极CNE可以包括布置于各个子像素SPXn的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以具有沿第一方向DR1延伸的形状，并且可以布置在第一电极RME1上。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以从发光区域EMA越过堤层BNL而布置至子区域SA。第二连接电极CNE2可以具有沿第一方向DR1延伸的形状，并且可以布置在第二电极RME2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以从发光区域EMA越过堤层BNL而布置至子区域SA。
如上所述，第一电极RME1和第二电极RME2可以仅用于发光元件ED的对齐工艺中，并且可以不与发光元件ED电连接。根据一实施例，在显示装置10_2中，连接电极CNE1、CNE2可以与第三导电层直接接触。例如，第一连接电极CNE1可以布置为在子区域SA中不与第一电极RME1重叠，并且可以通过贯通第一保护层PV1、过孔层VIA以及第一绝缘层PAS至第三绝缘层PAS3的第一接触部CT1与第一导电图案CDP1直接接触。第二连接电极CNE2可以布置为在子区域SA中不与第二电极RME2重叠，并且可以通过贯通第一保护层PV1、过孔层VIA以及第一绝缘层PAS1和第二绝缘层PAS2的第二接触部CT2与第二导电图案CDP2直接接触。
布置与各个子像素SPXn的第一连接电极CNE1可以通过第一导电图案CDP1与第一晶体管T1直接电连接。据此，各个子像素SPXn可以单独发光。第二连接电极CNE2可以与被施加公共电压的第二电压布线VL2电连接。第二连接电极CNE2可以无需与第二导电图案CDP2直接接触，并且可以通过第二电极RME2与第二电压布线VL2电连接。
另外，如上所述，布置于第一子像素SPX1和第三子像素SPX3的发光元件ED(第一型发光元件)的布置方向可以与布置于第二子像素SPX2的发光元件ED(第二型发光元件)的布置方向不同。与此对应地，在每个子像素SPXn中，第一连接电极CNE1和第二连接电极CNE2的布置可以不同。
例如，第一连接电极CNE1可以布置在第一电极RME1上而与发光元件ED的第一端部接触，并且第二连接电极CNE2可以布置在第二电极RME2上而与发光元件ED的第二端部接触。由于第一子像素SPX1和第三子像素SPX3中，发光元件ED的第一端部布置于布置在左侧的第一电极RME1上，因此第一连接电极CNE1可以布置在左侧的第一电极RME1上，第二连接电极CNE2可以布置在右侧的第二电极RME2上。第一子像素SPX1和第三子像素SPX3的第一连接电极CNE1可以与第一堤图案BP1重叠，第二连接电极CNE2可以与第二堤图案BP2重叠。
与此相反，由于第二子像素SPX2中，发光元件ED的第一端部布置于布置在右侧的第一电极RME1上，因此第一连接电极CNE1可以布置于右侧的第一电极RME1上，第二连接电极CNE2可以布置于左侧的第二电极RME2上。第二子像素SPX2的第一连接电极CNE1可以与第二堤图案BP2重叠，第二连接电极CNE2可以与第一堤图案BP1重叠。
以上，参照附图说明了本发明的实施例，但本发明所属技术领域的具备普通知识的技术人员可以理解，在不变更本发明的技术思想或必要特征的情况下，可以以其他具体形态实施。因此，应当理解为，上述实施例在所有方面都是示例性的，而不是限定性的。

Claims (20)

1.一种显示装置，包括：
堤层，沿第一方向和与所述第一方向交叉的第二方向延伸，并且围绕多个子像素；
第一电极，在所述子像素沿所述第一方向延伸而布置；
多个第二电极，将所述第一电极置于其之间并与所述第一电极沿第二方向相隔，并且沿所述第一方向延伸；
多个发光元件，包括布置在所述第一电极和所述多个第二电极中的一个第二电极上的第一发光元件以及一端部布置在所述多个第二电极中的另一个第二电极上的第二发光元件；
第一连接电极，布置在所述第一电极上，并且与所述第一发光元件接触；以及
第二连接电极，布置在所述第二电极上，并且与所述第二发光元件接触，
其中，所述第二电极布置于彼此不同的所述子像素，并且与布置在所述子像素之间的所述堤层重叠。
2.根据权利要求1所述的显示装置，其中，
所述第二电极的最大宽度大于所述堤层中布置于彼此不同的所述子像素之间的部分的宽度。
3.根据权利要求2所述的显示装置，还包括：
第一堤图案，在所述子像素沿所述第一方向延伸并与所述第一电极重叠；以及
第二堤图案，将所述第一堤图案置于其之间并遍及沿第二方向相邻的彼此不同的所述子像素而布置，
其中，所述第二电极与所述第二堤图案重叠，并且所述第二电极的最大宽度大于所述第二堤图案的宽度。
4.根据权利要求3所述的显示装置，其中，
所述第一发光元件布置在所述第一堤图案与所述第二堤图案中的一个第二堤图案之间，
所述第二发光元件布置在所述第一堤图案与所述第二堤图案中的另一个第二堤图案之间。
5.根据权利要求2所述的显示装置，还包括：
下部电极，布置为与所述堤层和所述第二电极重叠，并且布置于与所述第二电极不同的层。
6.根据权利要求2所述的显示装置，其中，
所述第二电极包括：
电极杆部，沿所述第一方向延伸；以及
电极扩张部，与所述电极杆部连接，并且宽度大于所述电极杆部的宽度，
其中，所述电极扩张部遍及彼此不同的所述子像素而布置。
7.根据权利要求1所述的显示装置，其中，
所述第二电极包括布置有所述第二发光元件的第一电极线以及布置有所述第一发光元件的第二电极线，
所述第二连接电极布置在所述第二电极的所述第一电极线上，
其中，所述显示装置还包括第三连接电极，
其中，所述第三连接电极包括：
第一延伸部，布置在所述第二电极线上，并且与所述第一发光元件接触；
第二延伸部，布置在所述第一电极上，并且与所述第二发光元件接触；以及
第一连接部，连接所述第一延伸部和所述第二延伸部，并且布置于所述堤层上。
8.根据权利要求7所述的显示装置，其中，
所述子像素包括第一子像素以及与所述第一子像素沿所述第二方向相邻的第二子像素，
其中，所述第一子像素和所述第二子像素共享所述第二电极的所述第二电极线，
所述第一子像素的所述第一发光元件和所述第二子像素的所述第二发光元件布置在彼此相同的所述第二电极上。
9.根据权利要求1所述的显示装置，其中，
所述第二电极：电极孔，布置为在彼此不同的所述子像素之间与所述堤层重叠。
10.根据权利要求9所述的显示装置，还包括：
第一绝缘层，布置在所述第一电极和所述第二电极上，
其中，所述第一绝缘层包括布置为与所述电极孔重叠的第一开口孔。
11.根据权利要求9所述的显示装置，还包括：
第二绝缘层，布置在所述发光元件和所述堤层上；以及
第三绝缘层，布置在所述第二绝缘层上，并且布置于所述第一连接电极和所述第二连接电极的下部，
其中，所述第二绝缘层包括布置在所述堤层上的多个第二开口孔，
所述第三绝缘层包括布置在所述堤层上的多个第三开口孔。
12.根据权利要求11所述的显示装置，其中，
所述第二开口孔和所述第三开口孔的大小分别小于所述第二电极的所述电极孔。
13.根据权利要求11所述的显示装置，其中，
所述第二开口孔和所述第三开口孔分别布置在布置于彼此不同的所述子像素之间的所述堤层上，
所述第二开口孔和所述第三开口孔彼此不重叠。
14.根据权利要求1所述的显示装置，还包括：
第三电极，布置在所述第一电极与所述第二电极之间，并且沿所述第一方向延伸，
其中，所述第一发光元件中，第一端部布置在所述第一电极上，并且第二端部布置在所述多个第二电极中的一个第二电极上，
所述第二发光元件中，第一端部布置在所述第三电极上，并且第二端部布置在所述多个第二电极中的另一个第二电极上。
15.根据权利要求14所述的显示装置，还包括：
第一堤图案，在所述子像素沿所述第一方向延伸并且与所述第一电极和所述第三电极重叠；以及
多个第二堤图案，将所述第一堤图案置于其之间并与所述第一堤图案沿所述第二方向相隔，
其中，所述多个第二电极分别与彼此不同的所述第二堤图案重叠，
一个所述第二电极与分别布置于彼此不同的所述子像素的所述第二堤图案重叠。
16.根据权利要求14所述的显示装置，还包括：
第三连接电极，包括布置在所述第三电极上并与所述第二连接电极对向的第一延伸部、布置在所述第二电极上并与所述第二连接电极相隔的第二延伸部；
第四连接电极，包括布置在所述第二电极上并与所述第一连接电极对向的第三延伸部、布置在所述第一电极上并与所述第一连接电极相隔的第四延伸部；以及
第五连接电极，包括布置在所述第三电极上并与所述第一延伸部相隔的第五延伸部、布置在所述第二电极上并与所述第三延伸部相隔第六延伸部。
17.一种显示装置，包括：
多个子像素，沿第一方向和与所述第一方向交叉的第二方向排列，并且包括发光区域；
堤层，围绕所述子像素和所述发光区域；
第一电极和第二电极，遍及沿所述第二方向相邻的彼此不同的所述子像素而布置，并且在所述子像素的所述发光区域中彼此相隔；
多个发光元件，在所述子像素的所述发光区域中布置在所述第一电极和所述第二电极上；
第一连接电极，布置在所述第一电极上，并且与所述发光元件的第一端部接触；以及
第二连接电极，布置在所述第二电极上，并且与所述发光元件的第二端部接触，
其中，所述第一电极和所述第二电极在第二方向上测量的宽度大于所述堤层的宽度，并且与布置在沿所述第二方向相邻的所述子像素的所述发光区域之间的所述堤层重叠。
18.根据权利要求17所述的显示装置，还包括：
第一堤图案和第二堤图案，分别布置在所述子像素的所述发光区域中，并且沿所述第二方向彼此相隔，
其中，所述第一电极和所述第二电极布置为分别覆盖布置于彼此不同的所述子像素的所述第一堤图案和所述第二堤图案。
19.根据权利要求18所述的显示装置，其中，
所述发光元件分别布置在所述第一堤图案与所述第二堤图案之间。
20.根据权利要求17所述的显示装置，其中，
所述子像素包括第一子像素以及与所述第一子像素沿所述第二方向相邻的第二子像素，
其中，所述第一子像素和所述第二子像素共享所述第二电极，
所述第一子像素的所述第一电极布置于所述第二电极的所述第二方向的一侧，
所述第二子像素的所述第一电极布置于所述第二电极的所述第二方向的另一侧。
CN202211641569.7A 2021-12-20 2022-12-20 显示装置 Pending CN116314235A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210182631A KR20230094212A (ko) 2021-12-20 2021-12-20 표시 장치
KR10-2021-0182631 2021-12-20

Publications (1)

Publication Number Publication Date
CN116314235A true CN116314235A (zh) 2023-06-23

Family

ID=86768976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211641569.7A Pending CN116314235A (zh) 2021-12-20 2022-12-20 显示装置

Country Status (3)

Country Link
US (1) US20230197764A1 (zh)
KR (1) KR20230094212A (zh)
CN (1) CN116314235A (zh)

Also Published As

Publication number Publication date
US20230197764A1 (en) 2023-06-22
KR20230094212A (ko) 2023-06-28

Similar Documents

Publication Publication Date Title
CN116057614A (zh) 显示装置
CN116314235A (zh) 显示装置
EP4167283A1 (en) Display device
CN219513108U (zh) 显示装置
CN219979570U (zh) 显示装置
CN220358090U (zh) 显示装置
CN220856577U (zh) 显示装置
EP4207278A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
US20230016834A1 (en) Display device
US20230261142A1 (en) Display device
EP4181198A1 (en) Display device
US20230207610A1 (en) Display device
CN115996597A (zh) 显示装置
CN116666414A (zh) 显示装置
KR20230014038A (ko) 표시 장치
CN116709844A (zh) 显示装置
KR20240017198A (ko) 표시 장치 및 이의 제조 방법
CN116267009A (zh) 显示装置
KR20220170386A (ko) 표시 장치
KR20230120152A (ko) 표시 장치
KR20240050554A (ko) 표시 장치
KR20230121656A (ko) 표시 장치
KR20230118212A (ko) 표시 장치 및 이의 제조 방법
CN115715125A (zh) 显示装置和制造该显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication