CN219979570U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN219979570U
CN219979570U CN202320676325.6U CN202320676325U CN219979570U CN 219979570 U CN219979570 U CN 219979570U CN 202320676325 U CN202320676325 U CN 202320676325U CN 219979570 U CN219979570 U CN 219979570U
Authority
CN
China
Prior art keywords
electrode
partition wall
disposed
light emitting
wall portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320676325.6U
Other languages
English (en)
Inventor
南毓铉
李恒在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219979570U publication Critical patent/CN219979570U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型涉及一种显示装置，可以包括：基板；分隔壁，布置于基板上，包括：第一分隔壁部，沿一方向延伸；第二分隔壁部，中间隔着第一分隔壁部而在第一分隔壁部的两侧与第一分隔壁部隔开布置；以及连接部，连接第一分隔壁部和第二分隔壁部；第一电极，布置于第一分隔壁部上；第二电极，布置于第二分隔壁部中的任意一个上；以及第三电极，布置于第二分隔壁部中的另一个上；第一绝缘层，布置于分隔壁、第一电极、第二电极以及第三电极上；以及发光元件，布置于第一电极与第二电极之间及第一电极与第三电极之间；突出部，第一电极、第二电极以及第三电极中的至少一个朝向在平面上相邻的其他电极突出，其中，第一绝缘层可以包括暴露突出部的开口部。

Description

显示装置
技术领域
本实用新型涉及一种显示装置。
背景技术
对于显示装置而言，随着多媒体的发展其重要性正在增加。为适应于此，正在使用诸如有机发光显示装置(Organic Light Emitting Display)、液晶显示装置(LCD：LiquidCrystal Display)等多种显示装置。
作为显示显示装置的图像的装置，包括诸如有机发光显示面板或液晶显示面板之类的显示面板。其中，发光显示面板可以包括发光元件作为发光显示面板，例如，在发光元件是发光二极管(LED：Light Emitting Diode)的情况下，有利用有机物作为发光物质的有机发光二极管(OLED)、利用无机物作为发光物质的无机发光二极管等。
实用新型内容
本实用新型所要解决的技术问题是提供一种通过最少化在子像素内安置于未发光区域的发光元件，以能够提高子像素的亮度的显示装置。
本实用新型的技术问题并不局限于以上提及的技术问题，本领域技术人员可以通过下面的记载明确理解未提及的其他技术问题。
为了解决上述技术问题的根据一实施例的显示装置，包括：基板；分隔壁，布置于所述基板上，包括：第一分隔壁部，沿一方向延伸；第二分隔壁部，中间隔着所述第一分隔壁部而在所述第一分隔壁部的两侧与所述第一分隔壁部隔开布置；以及连接部，连接所述第一分隔壁部和所述第二分隔壁部；第一电极，布置于所述第一分隔壁部上；第二电极，布置于所述第二分隔壁部中的任意一个上；以及第三电极，布置于所述第二分隔壁部中的另一个上；第一绝缘层，布置于所述分隔壁、所述第一电极、所述第二电极以及所述第三电极上；以及发光元件，布置于所述第一电极与所述第二电极之间及所述第一电极与所述第三电极之间；突出部，所述第一电极、所述第二电极以及所述第三电极中的至少一个朝向在平面上相邻的其他电极突出，其中，所述第一绝缘层可以包括暴露所述突出部的开口部。
所述连接部可以沿与所述一方向交叉的另一方向延伸，并与所述第一分隔壁部及所述第二分隔壁部构成为一体。
所述连接部可以包括：第一连接部，连接布置于所述第一分隔壁部的一侧的所述第二分隔壁部和所述第一分隔壁部；以及第二连接部，连接布置于所述第一分隔壁部的另一侧的所述第二分隔壁部和所述第一分隔壁部。
所述第一连接部和所述第二连接部可以将所述第一分隔壁部置于二者之间而彼此隔开布置，并且沿与所述一方向交叉的另一方向相互对齐。
所述突出部可以包括：第一突出部，在所述第二电极中朝向所述第一电极突出；以及第二突出部，在所述第三电极中朝向所述第一电极突出。
所述第一突出部可以与所述第一连接部重叠，所述第二突出部可以与所述第二连接部重叠。
所述第一电极可以包括宽度相对窄的凹陷部，所述凹陷部可以包括与所述第一突出部对应的第一凹陷部以及与所述第二突出部对应的第二凹陷部，所述第一突出部的末端可以在平面上布置于所述第一凹陷部内，所述第二突出部的末端可以在平面上布置于所述第二凹陷部内。
所述突出部可以包括：第一突出部，在所述第一电极中朝向所述第二电极突出；以及第二突出部，在所述第三电极中朝向所述第一电极突出，所述第一电极可以包括宽度相对窄的第一凹陷部，所述第一凹陷部与所述第二突出部对应，所述第二突出部的末端可以在平面上布置于所述第一凹陷部内。
所述突出部可以包括：第一突出部，在所述第一电极中朝向所述第三电极突出；以及第二突出部，在所述第二电极中朝向所述第一电极突出，所述第一电极可以包括宽度相对窄的第一凹陷部，所述第一凹陷部与所述第二突出部对应，所述第二突出部的末端可以在平面上布置于所述第一凹陷部内。
所述突出部可以包括：第一突出部，在所述第一电极中朝向所述第二电极突出；以及第二突出部，在所述第一电极中朝向所述第三电极突出。
其他实施例的具体事项包含在详细说明及附图中。
根据实施例的显示装置，可以诱导墨不涂覆在发光区域的中心部，以减少不发光的发光元件的数量。据此，可以通过增加有效发光元件来使子像素的亮度得到改善。
根据实施例的效果不受以上例示的内容的限制，在本说明书中包括更加多样的效果。
附图说明
图1是根据一实施例的显示装置的示意性的平面图。
图2是根据一实施例的显示装置的一子像素的等效电路图。
图3是示出根据一实施例的显示装置的一子像素的平面图。
图4是示意性地示出图3的一子像素的电极和分隔壁的平面图。
图5是沿图3的Q1-Q1'线截取的剖面图。
图6是沿图4的Q2-Q2'线截取的剖面图。
图7是沿图4的Q3-Q3'线截取的剖面图。
图8是沿图4的Q2-Q2'线截取的另一剖面图。
图9是沿图4的Q3-Q3'线截取的另一剖面图。
图10是根据一实施例的发光元件的示意图。
图11是示出根据另一实施例的显示装置的子像素的一部分区域的平面图。
图12是沿图11的Q4-Q4'线截取的剖面图。
图13是示出根据又一实施例的显示装置的子像素的一部分区域的平面图。
图14是沿图13的Q5-Q5'线截取的剖面图。
图15是示出根据又一实施例的显示装置的子像素的一部分区域的平面图。
图16是沿图15的Q6-Q6'线截取的剖面图。
图17是示出根据又一实施例的显示装置的一子像素的平面图。
图18是示意性地示出图17的一子像素的电极和分隔壁的平面图。
图19是沿图18的Q7-Q7'线截取的剖面图。
附图标记说明
10：显示装置 SUB：基板
VIA：过孔层 VIP：过孔突出部
BP：分隔壁
BP1：第一分隔壁部 BP2：第二分隔壁部
CP1：第一连接部 CP2：第二连接部
RME1：第一电极 RME2：第二电极
RME3：第三电极
CNE1：第一连接电极 CNE2：第二连接电极
CNE3：第三连接电极 CNE4：第四连接电极
CNE5：第五连接电极
PAS1：第一绝缘层 PAS2：第二绝缘层
PAS3：第三绝缘层
ED：发光元件
ED1：第一发光元件 ED2：第二发光元件
ED3：第三发光元件 ED4：第四发光元件
BNL：堤层
RM_P1：第一突出部 RM_P2：第二突出部
RM_P3：第三突出部 RM_P4：第四突出部
GR1：第一凹陷部 GR2：第二凹陷部
OP：开口部
具体实施方式
参照结合附图详细后述的实施例，将明确本实用新型的优点及特征以及用于达到这些的方法。然而本实用新型并非局限于以下公开的实施例，其可以实现为彼此不同的多样的形态，提供本实施例仅旨在使本实用新型的公开得以完整并用于将本实用新型的范围完整地告知本实用新型所属的技术领域中具备普通知识的人员，本实用新型仅由权利要求的范围来定义。
提及元件(elements)或层位于其他元件或层“之上(on)”的情形包括在其他元件的紧邻的上方或在中间夹设有其他层或其他元件的所有情况。贯穿整个说明书，相同的附图标记指代相同的构成要素。用于说明实施例的附图中公开的形状、尺寸、比率、角度、数量等是示例性的，因此本实用新型并不限于所图示的事项。
虽然“第一”、“第二”等术语用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本实用新型的技术思想内显然也可以是第二构成要素。
本实用新型的多个实施例的各个特征能够部分或整体地彼此结合或组合，并且能够在技术上进行多样的联动及驱动，各个实施例对于彼此而言可以独立地实施，也可以以相关关系一同实施。
以下参照附图对具体实施例进行说明。
图1是根据一实施例的显示装置的示意性的平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示画面的所有电子装置。例如，显示装置10可以包括提供显示画面的电视、笔记本计算机、监视器、广告牌、物联网装置、移动电话、智能电话、个人计算机(PC：Personal Computer)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、游戏机、数码相机、摄像机等。
显示装置10包括提供显示画面的显示面板。作为显示面板的示例可以举出无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下虽然例示应用无机发光二极管显示面板的情形作为显示面板的一例，但其不限于此，如果能够应用相同的技术构思，则也可以应用其他显示面板。
在说明显示装置10的附图中，定义有第一方向DR1、第二方向DR2以及第三方向DR3。第一方向DR1和第二方向DR2可以是在一个平面中彼此垂直的方向。第三方向DR3可以是与第一方向DR1和第二方向DR2所在的平面垂直的方向。第三方向DR3分别与第一方向DR1和第二方向DR2构成垂直。在说明显示装置10的实施例中，第三方向DR3表示显示装置10的厚度方向。
显示装置10的形状可以进行多样地变形。例如，显示装置10可以在平面上具有包括第一方向DR1比第二方向DR2长的长边的矩形形状。作为另一例，显示装置10也可以在平面上具有包括第二方向DR2比第一方向DR1长的长边的矩形形状。然而，不限于此，可以具有正方形、角部(顶点)圆滑的四边形、其他多边形、圆形等形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状相似。在图1中，例示了第一方向DR1比第二方向DR2长的矩形形状的显示装置10及显示区域DPA。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是可以显示画面的区域，非显示区域NDA是不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以大致占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各个像素PX的形状在平面上可以是矩形或正方形，但不限于此，也可以是各个边相对于一个方向倾斜的菱形形状。各个像素PX可以以条纹型或型交替排列。并且，像素PX中的每一个可以包括发出特定波长带的光的一个以上的发光元件来显示特定颜色。
显示区域DPA的周边可以布置有非显示区域NDA。非显示区域NDA可以全部或局部地包围显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以布置为与显示区域DPA的四个边相邻。非显示区域NDA可以构成显示装置10的边框。在各个非显示区域NDA中可以布置有包括在显示装置10的布线或电路驱动部或者外部装置。
图2是根据一实施例的显示装置的一子像素的等效电路图。
参照图2，根据一实施例的显示装置10的各个子像素SPXn除了发光元件ED之外，还包括三个晶体管T1、T2、T3和一个存储电容器Cst。
发光元件ED根据通过第一晶体管T1供应的电流发光。发光元件ED可以借由从连接于两端的第一电极和第二电极传输的电信号发出特定波长带的光。
发光元件ED的一端可以连接于第一晶体管T1的源极电极，发光元件ED的另一端可以连接于第二电压布线VL2，该第二电压布线VL2被供应比第一电压布线VL1的高电位电压(以下，第一电源电压)低的低电位电压(以下，第二电源电压)。
第一晶体管T1根据栅极电极与源极电极之间的电压差来调整从被供应第一电源电压的第一电压布线VL1流向发光元件ED的电流。作为一例，第一晶体管T1可以是用于驱动发光元件ED的驱动晶体管。第一晶体管T1的栅极电极可以连接于第二晶体管T2的源极电极，第一晶体管T1的源极电极可以连接于发光元件ED的一端。第一晶体管T1的漏极电极可以连接于被施加第一电源电压的第一电压布线VL1。
第二晶体管T2借由第一扫描线SL1的扫描信号而被导通，并使数据线DTL连接于第一晶体管T1的栅极电极。第二晶体管T2的栅极电极可以连接于第一扫描线SL1，源极电极可以连接于第一晶体管T1的栅极电极，漏极电极可以连接于数据线DTL。
第三晶体管T3借由第二扫描线SL2的扫描信号而被导通，并使初始化电压布线VIL连接于发光元件ED的一端。第三晶体管T3的栅极电极可以连接于第二扫描线SL2，漏极电极可以连接于初始化电压布线VIL，源极电极可以连接于发光元件ED的一端或第一晶体管T1的源极电极。在附图中，第一扫描线SL1和第二扫描线SL2被区别图示，但不限于此。在一些实施例中，第一扫描线SL1和第二扫描线SL2可以由一条布线构成，在此情形下，第二晶体管T2和第三晶体管T3可以借由相同的扫描信号而被同时导通。
在一实施例中，各个晶体管T1、T2、T3的源极电极和漏极电极不限于上述情形，也可以是与此相反的情形。并且，晶体管T1、T2、T3中的每一个可以形成为薄膜晶体管(thinfilm transistor)。并且，在图2中，以各个晶体管T1、T2、T3形成为N型金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)的情形为中心进行了说明，但不限于此。即，各个晶体管T1、T2、T3可以形成为P型MOSFET，或者也可以使晶体管T1、T2、T3中的一部分形成为N型MOSFET，另一部分形成为P型MOSFET。
存储电容器Cst形成于第一晶体管T1的栅极电极与源极电极之间。存储电容器Cst存储第一晶体管T1的栅极电压与源极电压之间的电压差。
以下，将进一步参照其他附图针对根据一实施例的显示装置10的一子像素SPXn的结构进行详细说明。
图3是示出根据一实施例的显示装置的一子像素的平面图。图4是示意性地示出图3的一子像素的电极和分隔壁的平面图。图5是沿图3的Q1-Q1'线截取的剖面图。图6是沿图4的Q2-Q2'线截取的剖面图。图7是沿图4的Q3-Q3'线截取的剖面图。
参照图3至图7，可以包括分别构成显示装置10的多个像素的多个子像素SPXn(n为1至3)。例如，一个像素可以包括三个子像素SPXn，其中，第一子像素可以发出第一颜色的光，第二子像素可以发出第二颜色的光，第三子像素可以发出第三颜色的光。作为一例，第一颜色可以是红色，第二颜色可以是绿色，第三颜色可以是蓝色。然而，不限于此，各个子像素SPXn也可以发出相同颜色的光。在另一实施例中，各个子像素SPXn可以发出蓝色的光。并且，像素可以包括更多数量的子像素SPXn。
显示装置10的各个子像素SPXn可以包括发光区域EMA及非发光区域。发光区域EMA可以是布置有发光元件ED(ED1、ED2、ED3、ED4)并发出特定波长带的光的区域，非发光区域可以是未布置发光元件ED且从发光元件ED发出的光未到达而不射出光的区域。发光区域EMA可以包括布置有发光元件ED的区域，并且可以包括作为与发光元件ED相邻的区域的从发光元件ED发出的光射出的区域。
不限于此，发光区域EMA还可以包括从发光元件ED发出的光被另一部件反射或折射而射出的区域。多个发光元件ED布置于各个子像素SPXn，并且包括布置有多个发光元件ED的区域和与其相邻的区域而形成发光区域EMA。
子像素SPXn的发光区域EMA中的每一个具有实质上均匀的面积，但不限于此。在一些实施例中，各个子像素SPXn的各个发光区域EMA还可以根据从布置于相应子像素的发光元件ED中发出的光的颜色或波长带而具有彼此不同的面积。
并且，各个子像素SPXn还可以包括布置于非发光区域的子区域SA(SA1、SA2)。子区域SA可以布置在发光区域EMA的第二方向DR2以及第二方向DR2的相反的方向上，并且可以布置在沿第二方向DR2以及沿第二方向DR2的相反方向相邻的子像素SPXn的发光区域EMA之间。例如，在各个子像素SPXn中，第一子区域SA1和第二子区域SA2可以将发光区域EMA置于两者之间而沿第二方向DR2彼此隔开而布置。然而，不限于此，发光区域EMA和子区域SA也可以具有与图3不同的排列。
在子区域SA与发光区域EMA之间布置有堤层BNL，并且子区域SA与发光区域EMA之间的间隔可以根据堤层BNL的宽度而不同。虽然在子区域SA中未布置发光元件ED而不射出光，但是可以布置有布置于各个子像素SPXn的电极RME(RME1、RME2、RME3)的一部分。布置于彼此不同的子像素SPXn的电极RME中的一部分可以在第一子区域SA1的第一分离部ROP1及第二子区域SA2的第二分离部ROP2中彼此分离而布置。
堤层BNL可以包括在平面上沿第一方向DR1及第二方向DR2延伸的部分而在显示区域DPA的整个表面布置为格子形图案。堤层BNL可以横跨各个子像素SPXn的边界而布置，以区分相邻的子像素SPXn。此外，堤层BNL可以布置为包围布置在每个子像素SPXn的发光区域EMA，以区分相邻的发光区域EMA。
显示装置10可以包括多个电极RME、分隔壁BP、发光元件ED(ED1、ED2、ED3、ED4)以及连接电极CNE(CNE1、CNE2、CNE3、CNE4、CNE5)。以下，参照附图进行说明。
显示装置10可以包括基板SUB以及布置于基板SUB上的半导体层、多个导电层以及多个绝缘层。所述半导体层、所述导电层以及所述绝缘层可以分别构成显示装置10的电路层和显示元件层。
具体地，基板SUB可以是绝缘基板。基板SUB可以利用玻璃、石英或高分子树脂等绝缘物质构成。并且，基板SUB可以是刚性(Rigid)基板，也可以是能够弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。基板SUB可以包括显示区域DPA和包围显示区域DPA的非显示区域NDA，显示区域DPA可以包括发光区域EMA和作为非发光区域中的一部分的子区域SA。
第一导电层可以布置于基板SUB上。第一导电层可以包括下部金属层BML、第一电压布线VL1以及第二电压布线VL2。下部金属层BML被布置为与第一晶体管T1的第一有源层ACT1重叠。下部金属层BML可以执行防止光入射至第一晶体管T1的第一有源层ACT1，或者与第一有源层ACT1电连接而稳定第一晶体管T1的电特性的功能。然而，下部金属层BML可以被省略。
第一电压布线VL1可以被施加向第一电极RME1传输的高电位电压(或，第一电源电压)，第二电压布线VL2可以被施加向第二电极RME2传输的低电位电压(或，第二电源电压)。第一电压布线VL1可以通过第三导电层的导电图案(例如，第二导电图案CDP2)而与第一晶体管T1电连接。第二电压布线VL2可以通过第三导电层的导电图案(例如，第三导电图案CDP3)而与第二电极RME2电连接。
在附图中，例示了第一电压布线VL1和第二电压布线VL2布置于第一导电层的情形，但不限于此。在一些实施例中，第一电压布线VL1和第二电压布线VL2也可以布置于第三导电层而分别直接电连接于第一晶体管T1和第二电极RME2。
缓冲层BL可以布置于第一导电层及基板SUB上。缓冲层BL形成在基板SUB上，以保护像素PX的晶体管免受通过易透湿的基板SUB渗透的水分的影响，并且可以执行表面平坦化功能。
半导体层布置于缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1及第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以布置为分别与后述的第二导电层的第一栅极电极G1及第二栅极电极G2部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在示例性的实施例中，半导体层也可以包括多晶硅或氧化物半导体。所述氧化物半导体可以包括铟(In)。例如，所述氧化物半导体可以是铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：Indium ZincOxide)、铟镓氧化物(IGO：Indium Gallium Oxide)、铟锌锡氧化物(IZTO：Indium Zinc TinOxide)、铟镓锡氧化物(IGTO：Indium Gallium Tin Oxide)、铟镓锌氧化物(IGZO：IndiumGallium Zinc Oxide)、铟镓锌锡氧化物(IGZTO：Indium Gallium Zinc Tin Oxide)中的至少一种。
在附图中，例示了在显示装置10的子像素SPXn布置有一个第一晶体管T1和一个第二晶体管T2的情形，但不限于此，显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI布置于半导体层上。第一栅极绝缘层GI可以起到各个晶体管T1、T2的栅极绝缘膜的作用。在附图中，例示了第一栅极绝缘层GI与第二导电层的栅极电极G1、G2一起被图案化，并且局部地布置于第二导电层与半导体层的有源层ACT1、ACT2之间的情形，但不限于此。在一些实施例中，第一栅极绝缘层GI可以覆盖半导体层，并且可以整体地布置于缓冲层BL上。
第二导电层布置于第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅极电极G1和第二晶体管T2的第二栅极电极G2。第一栅极电极G1可以布置为在作为厚度方向的第三方向DR3上与第一有源层ACT1的沟道区域重叠，第二栅极电极G2可以布置为在作为厚度方向的第三方向DR3上与第二有源层ACT2的沟道区域重叠。虽然未图示，但第二导电层还可以包括存储电容器的一个电极。
第一层间绝缘层IL1布置于第二导电层上。第一层间绝缘层IL1可以在第二导电层与布置于其上的其他层之间执行绝缘膜的功能，并保护第二导电层。
第三导电层布置于第一层间绝缘层IL1上。第三导电层可以包括多个导电图案CDP1、CDP2、CDP3以及各个晶体管T1、T2的源极电极S1、S2以及漏极电极D1、D2。导电图案CDP1、CDP2、CDP3中的一部分可以将彼此不同层的导电层或半导体层彼此电连接，并起到晶体管T1、T2的源极电极/漏极电极的作用。
第一导电图案CDP1可以通过贯通第一层间绝缘层IL1的接触孔而与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过贯通第一层间绝缘层IL1和缓冲层BL的接触孔而与下部金属层BML接触。第一导电图案CDP1可以起到第一晶体管T1的第一源极电极S1的作用。第一导电图案CDP1可以与第一电极RME1或第一连接电极CNE1电连接。第一晶体管T1可以将从第一电压布线VL1施加的第一电源电压传输至第一电极RME1或第一连接电极CNE1。
第三导电图案CDP3可以通过贯通第一层间绝缘层IL1及缓冲层BL的接触孔而与第二电压布线VL2接触。第二电压布线VL2可以通过第三导电图案CDP3将第二电源电压传输至第二连接电极CNE2。
第二导电图案CDP2可以通过贯通第一层间绝缘层IL1及缓冲层BL的接触孔而与第一电压布线VL1接触。并且，第二导电图案CDP2可以通过贯通第一层间绝缘层IL1的接触孔而与第一晶体管T1的第一有源层ACT1接触。第二导电图案CDP2可以将第一电压布线VL1电连接于第一晶体管T1，并起到第一晶体管T1的第一漏极电极D1的作用。
第二源极电极S2和第二漏极电极D2可以分别通过贯通第一层间绝缘层IL1的接触孔而与第二晶体管T2的第二有源层ACT2接触。
第一保护层PV1布置于第三导电层上。第一保护层PV1可以在第三导电层与布置于其上的其他层之间执行绝缘膜的功能，并且可以保护第三导电层。
上述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1可以由交替堆叠的多个无机层构成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1可以形成为包括硅氧化物(SiOx：Silicon Oxide)、硅氮化物(SiNx：Silicon Nitride)、硅氧氮化物(SiOxNy：Silicon Oxy nitride)中的至少一种的无机层堆叠的双层或由它们交替堆叠的多层。然而，不限于此，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1以及第一保护层PV1也可以包括上述的绝缘材料而构成为一个无机层。并且，在一些实施例中，第一层间绝缘层IL1也可以利用聚酰亚胺(PI：Polyimide)之类的有机绝缘物质构成。
并且，第二导电层及第三导电层可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任意一种或它们的合金构成的单层或多层。然而，不限于此。
过孔层VIA可以在显示区域DPA中布置于第一保护层PV1上。过孔层VIA可以包括有机绝缘物质，例如，诸如聚酰亚胺(PI)之类的有机绝缘物质，以补偿由下部导电层引起的阶梯差，可以使上表面平坦地形成。然而，在一些实施例中，过孔层VIA可以被省略。
显示装置10可以包括分隔壁BP、多个电极RME和堤层BNL、多个发光元件ED和多个连接电极CNE作为布置于过孔层VIA上的显示元件层。并且，显示装置10可以包括绝缘层PAS1、PAS2、PAS3。
分隔壁BP可以直接布置于过孔层VIA上。分隔壁BP可以包括第一分隔壁部BP1及第二分隔壁部BP2。第二分隔壁部BP2可以横跨沿第一方向DR1相邻的子像素SPXn而布置。例如，分隔壁BP可以包括布置于各个子像素SPXn的第一分隔壁部BP1以及横跨彼此不同的子像素SPXn而布置的第二分隔壁部BP2。
第一分隔壁部BP1可以布置于子像素SPXn的发光区域EMA，并且可以具有沿第二方向DR2延伸的形状。第一分隔壁部BP1可以布置于第二分隔壁部BP2之间而与第二分隔壁部BP2彼此隔开。第一分隔壁部BP1可以在显示区域DPA的整个表面中构成为在各个子像素SPXn的发光区域EMA中具有窄宽度并沿第二方向DR2延伸的岛状。
第二分隔壁部BP2可以横跨子像素SPXn的发光区域EMA和非发光区域而布置。第二分隔壁部BP2可以具有沿第二方向DR2延伸的形状且沿第一方向DR1彼此隔开。第二分隔壁部BP2可以具有彼此相同的宽度，但不限于此，也可以具有彼此不同的宽度。第二分隔壁部BP2的沿第二方向DR2延伸的长度可以大于被堤层BNL包围的发光区域EMA的第二方向DR2的长度。然而，不限于此，第二分隔壁部BP2的沿第二方向DR2延伸的长度可以小于被堤层BNL包围的发光区域EMA的第二方向DR2的长度。
第一分隔壁部BP1布置于发光区域EMA的中心部处，第二分隔壁部BP2在中间隔着第一分隔壁部BP1而在第一分隔壁部BP1的两侧与第一分隔壁部BP1隔开布置。第一分隔壁部BP1和第二分隔壁部BP2可以沿第一方向DR1彼此交替地布置。在第一分隔壁部BP1与第二分隔壁部BP2之间可以布置有发光元件ED。
第一分隔壁部BP1和第二分隔壁部BP2的第二方向DR2的长度可以彼此相同，并且沿第一方向DR1测量的宽度可以彼此不同。堤层BNL中的沿第二方向DR2延伸的部分可以沿厚度方向(例如，第三方向DR3)与第二分隔壁部BP2重叠。
分隔壁BP还可以包括连接第一分隔壁部BP1和第二分隔壁部BP2的第一连接部CP1及第二连接部CP2。第一连接部CP1布置于子像素SPXn的发光区域EMA，并且可以具有沿第一方向DR1延伸的形状。第一连接部CP1可以布置于第一分隔壁部BP1与第二分隔壁部BP2之间以连接第一分隔壁部BP1和第二分隔壁部BP2。例如，第一连接部CP1可以布置于第一分隔壁部BP1与布置在第一分隔壁部BP1的左侧的第二分隔壁部BP2之间。
第二连接部CP2布置于子像素SPXn的发光区域EMA，并且可以具有沿第一方向DR1延伸的形状。第二连接部CP2可以布置于第一分隔壁部BP1与第二分隔壁部BP2之间以连接第一分隔壁部BP1和第二分隔壁部BP2。例如，第二连接部CP2可以布置于第一分隔壁部BP1与布置于第一分隔壁部BP1的右侧的第二分隔壁部BP2之间。
第一连接部CP1和第二连接部CP2可以将第一分隔壁部BP1置于两者之间而彼此隔开布置。第一连接部CP1和第二连接部CP2可以在第一方向DR1上相互对齐并一致。第一连接部CP1和第二连接部CP2可以大致布置于子像素SPXn的发光区域EMA的中心部，并沿厚度方向与堤层BNL不重叠。第一连接部CP1和第二连接部CP2可以布置于将第一分隔壁部BP1沿第二方向DR2延伸的长度二等分的区域。第一连接部CP1和第二连接部CP2中的每一个的第二方向DR2上的宽度可以小于第一分隔壁部BP1的第一方向DR1上的宽度。然而，不限于此，第一连接部CP1和第二连接部CP2中的每一个的第二方向DR2上的宽度也可以大于或等于第一分隔壁部BP1的第一方向DR1上的宽度。
第一分隔壁部BP1、第二分隔壁部BP2、第一连接部CP1以及第二连接部CP2可以彼此连接而形成为一体(one body)。例如，第一分隔壁部BP1和第二分隔壁部BP2可以通过第一连接部CP1和第二连接部CP2连接而彼此形成为一体。
第一分隔壁部BP1、第二分隔壁部BP2、第一连接部CP1以及第二连接部CP2可以具有以过孔层VIA的上表面为基准至少一部分突出的结构。第一分隔壁部BP1、第二分隔壁部BP2、第一连接部CP1以及第二连接部CP2的突出的部分可以具有倾斜或弯曲的侧面。与附图例示的情形不同，第一分隔壁部BP1、第二分隔壁部BP2、第一连接部CP1以及第二连接部CP2的各个构成在剖面图上外表面也可以具有半圆或半椭圆的形状。
第一连接部CP1和第二连接部CP2可以沿第三方向DR3具有预定的厚度。第一连接部CP1和第二连接部CP2中的每一个的厚度可以小于第一分隔壁部BP1及第二分隔壁部BP2的厚度。例如，第一连接部CP1和第二连接部CP2中的每一个的厚度可以为约至约
第一分隔壁部BP1、第二分隔壁部BP2、第一连接部CP1以及第二连接部CP2可以同时形成。例如，第一分隔壁部BP1、第二分隔壁部BP2、第一连接部CP1以及第二连接部CP2可以在涂覆有机绝缘物质之后利用半色调掩模同时形成。第一分隔壁部BP1、第二分隔壁部BP2、第一连接部CP1以及第二连接部CP2可以包括诸如聚酰亚胺(PI：Poly imide)之类的有机绝缘物质，但不限于此。
多个电极RME可以以沿一方向延伸的形状布置于每个子像素SPXn。多个电极RME可以沿第二方向DR2延伸并横跨子像素SPXn的发光区域EMA和子区域SA而布置，并且这些电极RME可以沿第一方向DR1隔开而布置。电极RME可以与后述的发光元件ED电连接。然而，不限于此，电极RME也可以不与发光元件ED电连接。
显示装置10可以包括第一电极RME1、第二电极RME2以及第三电极RME3。第一电极RME1可以布置于各个子像素SPXn的中心部，第二电极RME2可以布置于第一电极RME1的左侧并横跨相邻的另一子像素SPXn而布置，第三电极RME3可以布置于第一电极RME1的右侧并横跨相邻的另一子像素SPXn而布置。
第一电极RME1可以布置于子像素SPXn的中心，并且布置于发光区域EMA的部分可以布置在第一分隔壁部BP1上。第一电极RME1可以从布置于发光区域EMA的上侧的第一子区域SA1沿第二方向DR2的相反方向延伸至布置于发光区域EMA的下侧的第二子区域SA2。第一电极RME1可以具有沿第一方向DR1测量的宽度根据位置而不同的形状，并且至少在发光区域EMA中与发光元件ED重叠的部分可以具有比第一分隔壁部BP1大的宽度。
第一电极RME1可以包括沿第二方向DR2延伸且在第一方向DR1上的宽度变窄的凹陷部GR(GR1、GR2)。凹陷部GR可以布置于各个子像素SPXn的发光区域EMA内，并且在平面图上，第一电极RME1的一侧可以朝向第一方向DR1或第一方向DR1的相反方向凹入。凹陷部GR可以包括布置于第一电极RME1的与第二电极RME2对向的一侧的第一凹陷部GR1以及布置于第一电极RME1的与第三电极RME3对向的另一侧的第二凹陷部GR2。
第一凹陷部GR1可以构成为第一电极RME1的与第二电极RME2对向的一侧朝向第一方向DR1凹入的形状。第二凹陷部GR2可以构成为第一电极RME1的与第三电极RME3对向的另一侧朝向第一方向DR1的相反方向凹入的形状。第一凹陷部GR1和第二凹陷部GR2中的每一个的朝向第一电极RME1的中心部分凹入的深度可以彼此相同。此外，第一凹陷部GR1和第二凹陷部GR2中的每一个的第二方向DR2上的宽度可以彼此相同。例如，第一凹陷部GR1和第二凹陷部GR2可以构成为以从第一电极RME1的中心沿第二方向DR2延伸的任意直线为基准彼此对称。尽管图3及图4图示了第一凹陷部GR1和第二凹陷部GR2的拐角是直角的情形，但不限于此，拐角也可以是诸如半圆或半椭圆之类的圆弧形状。
第二电极RME2可以包括沿第二方向DR2延伸的部分和在发光区域EMA周边处宽度变宽的部分。根据一实施例，第二电极RME2可以包括沿第二方向DR2延伸的第一主干部RM_S1和从第一主干部RM_S1连接或延伸并且在第一方向DR1上的宽度比第一主干部RM_S1宽的第一扩展部RM_B1。此外，第二电极RME2可以包括从第一扩展部RM_B1沿第一方向DR1突出的第一突出部RM_P1。
第一主干部RM_S1可以布置为与堤层BNL的沿第一方向DR1延伸的部分重叠，并布置在子区域SA1、SA2的第二方向DR2的一侧。第二电极RME2的第一主干部RM_S1可以布置于沿第二方向DR2相邻的子像素SPXn的第一子区域SA1与第二子区域SA2之间。第一主干部RM_S1可以布置于沿第二方向DR2相邻的子区域SA1、SA2之间，并且一部分可以朝向子区域SA1、SA2突出。
第一扩展部RM_B1可以布置于子像素SPXn的中心的第一方向DR1的相反方向上，并且可以布置于布置在左侧的第二分隔壁部BP2上。第二电极RME2可以具有在堤层BNL的沿第二方向DR2延伸的部分与沿第一方向DR1延伸的部分交叉的部分中第一方向DR1上的宽度增加的形状。第一扩展部RM_B1可以横跨沿第一方向DR1相邻的子像素SPXn的发光区域EMA而布置，并且可以布置为与所述子像素SPXn之间的区域重叠。第一扩展部RM_B1可以与堤层BNL的沿第一方向DR1的相反方向延伸的部分中的布置于相邻的子像素SPXn之间的部分重叠。
第一突出部RM_P1可以大致布置于子像素SPXn的中心，并且可以布置在第二分隔壁部BP2的第一连接部CP1上。第一突出部RM_P1的第二方向DR2上的宽度可以大于第一连接部CP1的第二方向DR2上的宽度。第一突出部RM_P1可以覆盖第一连接部CP1的上表面和第二方向DR2上的侧面。第一突出部RM_P1可以从第二电极RME2的与第一电极RME1对向的一侧朝向第一电极RME1突出。在平面图上，第一突出部RM_P1可以布置为插入于第一电极RME1的第一凹陷部GR1内的形状。例如，第一突出部RM_P1的末端可以布置在第一电极RME1的第一凹陷部GR1内。
第三电极RME3可以包括沿第二方向DR2延伸的部分和在发光区域EMA周边处宽度变宽的部分。根据一实施例，第三电极RME3可以包括沿第二方向DR2延伸的第二主干部RM_S2和从第二主干部RM_S2连接或延伸并且在第一方向DR1上的宽度比第二主干部RM_S2宽的第二扩展部RM_B2。此外，第三电极RME3可以包括从第二扩展部RM_B2沿第一方向DR1的相反方向突出的第二突出部RM_P2。
从图3及图4所示的子像素SPXn来看，以第一电极RME1为基准，可以在左侧布置第二电极RME2，在右侧布置第三电极RME3。从与所述子像素SPXn的第一方向DR1相邻的子像素SPXn来看，所述第三电极RME3可以跨过堤层BNL延伸而起到第二电极RME2的作用。在本说明书中，以一个子像素SPXn为基准，将第二电极RME2和第三电极RME3分开进行说明，但从整个显示装置10来看，第二电极RME2和第三电极RME3可以是相同的电极。
第三电极RME3的第二主干部RM_S2可以布置为与堤层BNL的沿第一方向DR1延伸的部分重叠，并布置在子区域SA1、SA2的第二方向DR2的一侧。第三电极RME3的第二主干部RM_S2可以布置于沿第二方向DR2相邻的子像素SPXn的第一子区域SA1与第二子区域SA2之间。第二主干部RM_S2可以布置于沿第二方向DR2相邻的子区域SA1、SA2之间，并且一部分可以朝向子区域SA1、SA2突出。
第二扩展部RM_B2可以布置于子像素SPXn的中心的第一方向DR1上，并且可以布置于布置在右侧的第二分隔壁部BP2上。第三电极RME3可以具有在堤层BNL的沿第二方向DR2延伸的部分与沿第一方向DR1延伸的部分交叉的部分中第一方向DR1上的宽度增加的形状。第二扩展部RM_B2可以横跨沿第一方向DR1相邻的子像素SPXn的发光区域EMA而布置，并且可以布置为与所述子像素SPXn之间的区域重叠。第二扩展部RM_B2可以与堤层BNL的沿第一方向DR1延伸的部分中的布置于相邻的子像素SPXn之间的部分重叠。
第二突出部RM_P2可以大致布置于子像素SPXn的中心，并且可以布置在第二分隔壁部BP2的第二连接部CP2上。第二突出部RM_P2的第二方向DR2上的宽度可以大于第二连接部CP2的第二方向DR2上的宽度。第二突出部RM_P2可以覆盖第二连接部CP2的上表面和第二方向DR2上的侧面。第二突出部RM_P2可以从第三电极RME3的与第一电极RME1对向的一侧朝向第一电极RME1突出。在平面图上，第二突出部RM_P2可以布置为插入于第一电极RME1的第二凹陷部GR2内的形状。例如，第二突出部RM_P2的末端可以布置在第一电极RME1的第二凹陷部GR2内。
第一电极RME1的在第一方向DR1上测量的宽度可以大于第二电极RME2的第一主干部RM_S1及第三电极RME3的第二主干部RM_S2中的每一个的宽度，并且可以小于第一扩展部RM_B1及第二扩展部RM_B2中的每一个的宽度。第二电极RME2的第一主干部RM_S1及第三电极RME3的第二主干部RM_S2的宽度较小，以便能够布置于子区域SA1、SA2之间，相反，第一扩展部RM_B1及第二扩展部RM_B2的宽度可以大于第一电极RME1的宽度。第一电极RME1可以布置为覆盖第一分隔壁部BP1的第一方向DR1的两侧，第二电极RME2和第三电极RME3可以布置为覆盖第二分隔壁部BP2的第一方向DR1的两侧。第一分隔壁部BP1与第二分隔壁部BP2之间的间隔可以大于第一电极RME1与第二电极RME2之间以及第一电极RME1与第三电极RME3之间的间隔。
第一电极RME1可以在与堤层BNL的沿第一方向DR1延伸的部分重叠的部分中通过第一电极接触孔CTD而与第三导电层的第一导电图案CDP1接触。第二电极RME2可以在第一主干部RM_S1中通过第二电极接触孔CTS而与第三导电层的第二导电图案CDP2接触。第一电极RME1可以布置为使布置于第一子区域SA1的部分与第一接触孔CT1重叠，第二电极RME2可以包括从第一主干部RM_S1沿第二方向DR2突出并布置于第一子区域SA1的部分，并且可以在所述突出的部分中与第二接触孔CT2重叠。
第一电极RME1可以布置至子区域SA1、SA2的分离部ROP1、ROP2，与此相反，第二电极RME2可以在子区域SA1、SA2中不分离。一个第二电极RME2及第三电极RME3可以具有沿第二方向DR2延伸且在各个子像素SPXn的发光区域EMA附近处宽度变宽的形状。
根据一实施例，显示装置10可以包括布置于第一子区域SA1并布置在彼此不同的子像素SPXn的第一电极RME1之间的布线连接电极EP。在第二子区域SA2可以不布置布线连接电极EP，并且沿第二方向DR2相邻的不同的子像素SPXn的第一电极RME1可以彼此隔开。
第一电极RME1可以在第一子区域SA1中与布线连接电极EP隔开并将第一分离部ROP1置于二者之间。在第一子区域SA1可以布置有两个第一分离部ROP1，并且布线连接电极EP可以与第一电极RME1隔开并将第一分离部ROP1置于二者之间。在第二子区域SA2可以布置有一个第二分离部ROP2，并且彼此不同的第一电极RME1可以沿第二方向DR2隔开。
布线连接电极EP可以通过贯通过孔层VIA的第三电极接触孔CTA而与第三导电层的第二导电图案CDP2连接。第一电极RME1形成为与布线连接电极EP连接的状态，并且为了布置发光元件ED而施加的电信号可以从第一电压布线VL1通过布线连接电极EP施加至第一电极RME1。在布置发光元件ED的工艺中，信号可以被施加至第一电压布线VL1及第二电压布线VL2，并且它们可以将信号分别传输至第一电极RME1和第二电极RME2。
另外，第二电极接触孔CTS与第三电极接触孔CTA相对的布置可以不同。第二电极接触孔CTS可以布置于第二子区域SA2，第三电极接触孔CTA可以布置于第一子区域SA1。这是由于第二电极接触孔CTS和第三电极接触孔CTA分别暴露彼此不同的导电图案CDP2、CPD3的上表面，因此各个电极接触孔的位置可以与此对应而确定。
多个电极RME中的每一个可以包括反射率高的导电性物质。例如，电极RME可以包括诸如银(Ag)、铜(Cu)、铝(Al)等金属作为反射率高的物质，或者可以是包括铝(Al)、镍(Ni)、镧(La)等的合金。电极RME可以使从发光元件ED发出并向分隔壁BP的侧面行进的光朝向各个子像素SPXn的上部方向反射。
然而，不限于此，各个电极RME还可以包括透明导电性物质。例如，各个电极RME可以包括诸如ITO、IZO、ITZO等的物质。在一些实施例中，各个电极RME可以构成透明导电性物质和反射率高的金属层分别堆叠一层以上的结构，或者可以包括它们而形成为一个层。例如，各个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO等的堆叠结构。
第一绝缘层PAS1可以布置于过孔层VIA、分隔壁BP以及多个电极RME上。第一绝缘层PAS1可以在过孔层VIA上布置为覆盖多个电极RME和分隔壁BP。并且，第一绝缘层PAS1可以不布置在第一子区域SA1的第一分离部ROP1以及第二子区域SA2的第二分离部ROP2。第一绝缘层PAS1可以在保护多个电极RME的同时使彼此不同的电极RME相互绝缘。并且，第一绝缘层PAS1还可以防止布置于其上的发光元件ED与其他部件直接接触而受损。在示例性的实施例中，第一绝缘层PAS1可以形成有阶梯差，以使其上表面的一部分在沿第一方向DR1隔开的电极RME之间凹陷。在第一绝缘层PAS1的形成有阶梯差的上表面可以布置有发光元件ED，并且也可以在发光元件ED与第一绝缘层PAS1之间形成空间。在所述空间可以填充有后述的第二绝缘层PAS2。
第一绝缘层PAS1可以包括暴露各个电极RME的上表面的一部分的多个接触孔CT1、CT2。多个接触孔CT1、CT2可以贯通第一绝缘层PAS1，并且后述的第一连接电极CNE1和第二连接电极CNE2可以通过接触孔CT1、CT2分别与暴露的电极RME接触。
此外，第一绝缘层PAS1可以包括暴露各个电极RME的上表面的一部分和分隔壁BP的上表面的一部分的开口部OP。通过去除第一绝缘层PAS1，开口部OP可以暴露下部的电极RME的上表面的一部分和分隔壁BP的上表面的一部分。开口部OP可以沿第三方向DR3与第一电极RME1的凹陷部GR、第二电极RME2的第一突出部RM_P1以及第三电极RME3的第二突出部RM_P2重叠。此外，开口部OP可以沿第三方向DR3与第一分隔壁部BP1、第二分隔壁部BP2的第一连接部CP1及第二连接部CP2重叠。
堤层BNL可以布置于第一绝缘层PAS1上。堤层BNL可以在平面图上包括沿第一方向DR1及第二方向DR2延伸的部分而布置为格子形图案，并且可以横跨各个子像素SPXn的边界而布置，以区分相邻的子像素SPXn。此外，堤层BNL可以布置为包围发光区域EMA和子区域SA，由堤层BNL划分并开口的区域可以分别是发光区域EMA和子区域SA。
堤层BNL可以具有预定高度，在一些实施例中，堤层BNL的上表面的高度可以高于分隔壁BP，其厚度可以等于或更大于分隔壁BP的厚度。然而，不限于此，堤层BNL的上表面的高度也可以等于或小于分隔壁BP的上表面的高度，其厚度也可以小于分隔壁BP的厚度。堤层BNL可以防止在显示装置10的制造工艺中的喷墨印刷工艺中墨溢出至沿第二方向DR2相邻的子像素SPX或溢出至布置于第一方向DR1上的子区域SA。堤层BNL可以防止在不同的子像素SPXn中分散有不同的发光元件ED的墨彼此混合。堤层BNL可以与分隔壁BP相同地包括聚酰亚胺，但不限于此。
发光元件ED可以布置于发光区域EMA。发光元件ED可以在分隔壁BP之间布置于第一绝缘层PAS1上。发光元件ED可以布置为延伸的一方向与基板SUB的上表面平行。如下所述，发光元件ED可以包括沿所述延伸的一方向布置的多个半导体层，所述多个半导体层可以沿与基板SUB的上表面平行的方向依次布置。然而，不限于此，在发光元件ED具有不同的结构的情形下，多个半导体层也可以沿垂直于基板SUB的方向布置。
布置于各个子像素SPXn的发光元件ED可以根据构成半导体层的材料而发出彼此不同的波长带的光。然而，不限于此，布置于各个子像素SPXn的发光元件ED可以包括相同材料的半导体层而发出相同的颜色的光。发光元件ED可以与连接电极CNE接触并与电极RME及过孔层VIA的下部的导电层电连接，从而被施加电信号而发出特定波长带的光。
根据一实施例，发光元件ED可以在分隔壁部BP1、BP2之间布置于沿第一方向DR1隔开的电极RME上，并且可以被区分为布置在彼此不同的电极RME上的发光元件ED(ED1、ED2、ED3、ED4)。发光元件ED可以布置于第一分隔壁部BP1与第二分隔壁部BP2之间。根据一实施例，发光元件ED可以包括布置于第一分隔壁部BP1与布置在左侧的第二分隔壁部BP2之间的第一发光元件ED1及第三发光元件ED3，并且可以包括布置于第一分隔壁部BP1与布置在右侧的第二分隔壁部BP2之间的第二发光元件ED2及第四发光元件ED4。
第一发光元件ED1和第三发光元件ED3可以布置于第一电极RME1及第二电极RME2上，第二发光元件ED2和第四发光元件ED4可以布置于第一电极RME1及第三电极RME3上。然而，各个发光元件ED并非根据在发光区域EMA中布置的位置来区分，而是可以根据与后述的连接电极CNE的连接关系来区分。各个发光元件ED根据连接电极CNE的布置结构，两端部接触的连接电极CNE可以彼此不同，并且可以根据接触的连接电极CNE的种类而区分为彼此不同的发光元件ED。
上述的发光元件ED在第一绝缘层PAS1上形成堤层BNL之后，以在预定的墨内分散的状态分散在发光区域EMA上，并在电极RME之间对齐。如图3所示，在发光区域EMA的中心部不布置能够与发光元件ED的两侧接触的连接电极CNE，从而即使发光元件ED在发光区域EMA的中心部对齐，也不会发光。
根据一实施例，即使将分散有发光元件ED的墨喷射至发光区域EMA内，墨也不会涂覆在发光区域EMA的中心部，从而可以提供能够使不发光的发光元件ED最少化的显示装置10。
图8是沿图4的Q2-Q2'线截取的另一剖面图。图9是沿图4的Q3-Q3'线截取的另一剖面图。图8和图9分别示出了图4所示的分隔壁BP、电极RME以及第一绝缘层PAS1，并且分别示出了在其上方涂覆有分散有发光元件ED的墨的状态。
结合图4参照图8及图9，各个子像素SPXn可以在发光区域EMA的中心部布置有各个电极RME及分隔壁BP。如上所述，连接第一分隔壁部BP1和第二分隔壁部BP2的第一连接部CP1及第二连接部CP2布置于发光区域EMA的中心部。第一电极RME1包括凹陷部GR，第二电极RME2包括朝向第一凹陷部GR1突出并覆盖第一连接部CP1的第一突出部RM_P1，第三电极RME3包括朝向第二凹陷部GR2突出并覆盖第二连接部CP2的第二突出部RM_P2。在各个电极RME及分隔壁BP上可以布置有第一绝缘层PAS1，第一绝缘层PAS1包括暴露下部的电极RME和分隔壁BP的开口部OP。
在开口部OP中，分隔壁BP的上表面大致可以被电极RME覆盖。例如，第二电极RME2和第二电极RME2的第一突出部RM_P1覆盖第二分隔壁部BP2的一侧面和第一连接部CP1，第三电极RME3和第三电极RME3的第二突出部RM_P2覆盖第二分隔壁部BP2的另一侧面和第二连接部CP2。此外，第一电极RME1覆盖第一分隔壁部BP1的上表面。即，在借由开口部OP暴露的区域中，大部分电极RME可以被暴露而布置。
分散有发光元件ED的墨INK可以分别喷射至发光区域EMA的上侧和下侧。发光区域EMA的大部分布置有第一绝缘层PAS1，因此墨INK在沿第一绝缘层PAS1的表面扩散的过程中与暴露于第一绝缘层PAS1的开口部OP的电极RME的表面相遇而停止扩散。即，当墨INK沿第一绝缘层PAS1的表面扩散的过程中遇到作为与第一绝缘层PAS1不同的物质的电极RME的表面时，由于与墨INK的接触角的差异，墨INK的扩散将会停止。据此，可以最少化墨在发光区域EMA的中心部的涂覆，从而减少不发光的发光元件ED。
此外，在一实施例中，形成连接第一分隔壁部BP1与第二分隔壁部BP2之间的第一连接部CP1及第二连接部CP2，并且形成第二电极RME2的第一突出部RM_P1和第三电极RME3的第二突出部RM_P2以覆盖第一连接部CP1及第二连接部CP2。第二电极RME2和第三电极RME3可以借由第一连接部CP1和第二连接部CP2形成阶梯差。如果形成第一绝缘层PAS1并去除第一绝缘层PAS1的一部分以形成开口部OP，则第一绝缘层PAS1的上表面可以与第二电极RME2及第三电极RME3的上表面相互对齐并一致。即，在布置有第一连接部CP1及第二连接部CP2的区域中，从过孔层VIA至第二电极RME2或第三电极RME3的上表面的高度可以等于在未布置第一连接部CP1及第二连接部CP2的区域中的从过孔层VIA至第一绝缘层PAS1的上表面的高度。
如果未形成第一连接部CP1和第二连接部CP2，则从第一绝缘层PAS1的开口部OP中第二电极RME2或第三电极RME3的高度小于第一绝缘层PAS1的高度，从而可能产生槽。该槽形成高低差，起到使墨INK扩散至第一绝缘层PAS1的开口部OP内的作用，从而难以防止墨INK扩散至发光区域EMA的中心部。
再次参照图3及图5，连接电极CNE(CNE1、CNE2、CNE3、CNE4、CNE5)可以布置于多个电极RME以及分隔壁部BP1、BP2上。多个连接电极CNE可以分别具有沿一方向延伸的形状，并且可以彼此隔开而布置。各个连接电极CNE可以与发光元件ED接触，并且可以与下部的导电层电连接。
连接电极CNE可以包括布置于各个子像素SPXn的第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3、第四连接电极CNE4以及第五连接电极CNE5。
第一连接电极CNE1可以具有大致沿第二方向DR2延伸的形状，并布置于第一电极RME1上。第一连接电极CNE1可以与第一电极RME1及第一分隔壁部BP1局部地重叠，并且可以横跨发光区域EMA和第一子区域SA1而布置。
第二连接电极CNE2可以沿对角线方向延伸之后具有环形的迂回路径，并布置于第三电极RME3上。第二连接电极CNE2可以与第三电极RME3及第二分隔壁部BP2局部地重叠，并且可以横跨发光区域EMA和第一子区域SA1而布置。第一连接电极CNE1和第二连接电极CNE2可以布置于子像素SPXn的发光区域EMA中的上侧。
第三连接电极CNE3可以具有环形的迂回路径，并具有沿对角线方向延伸之后沿第二方向DR2延伸的形状，并布置于第二电极RME2和第一电极RME1上。第三连接电极CNE3可以与第一电极RME1及第二电极RME2局部地重叠，并且可以与第一分隔壁部BP1及第二分隔壁部BP2局部地重叠。第三连接电极CNE3可以大致布置于发光区域EMA，并且可以布置为从子像素SPXn的发光区域EMA中的上侧向下侧延伸。
第四连接电极CNE4可以沿第二方向DR2延伸之后具有环形的迂回路径，并布置于第三电极RME3和第一电极RME1上。第四连接电极CNE4可以与第一电极RME1及第三电极RME3局部地重叠，并且可以与第一分隔壁部BP1及第二分隔壁部BP2局部地重叠。第四连接电极CNE4可以大致布置于发光区域EMA，并且可以布置为从子像素SPXn的发光区域EMA中的上侧向下侧延伸。
第五连接电极CNE5可以具有环形的迂回路径，并具有沿第一方向DR1延伸之后沿第二方向DR2弯曲的形状，并布置于第一电极RME1和第二电极RME2上。第五连接电极CNE5可以与第一电极RME1和第二电极RME2局部地重叠，并且可以与第一分隔壁部BP1及第二分隔壁部BP2局部地重叠。第五连接电极CNE5可以大致布置于发光区域EMA，并且可以布置于子像素SPXn的发光区域EMA中的下侧。
第二连接电极CNE2、第三连接电极CNE3、第四连接电极CNE4以及第五连接电极CNE5分别构成为具有环形的迂回路径的形状，第一连接电极CNE1可以不具有迂回路径并构成为弯曲的线形。
对应于连接电极CNE的布置结构，多个发光元件ED可以根据两端部所接触的连接电极CNE而被区分成彼此不同的发光元件ED。第一发光元件ED1可以与第一连接电极CNE1及第三连接电极CNE3接触，第二发光元件ED2可以与第二连接电极CNE2及第四连接电极CNE4接触。第三发光元件ED3可以与第三连接电极CNE3及第五连接电极CNE5接触，第四发光元件ED4可以与第四连接电极CNE4及第五连接电极CNE5接触。
如后述，对于发光元件ED而言，延伸的方向的两端部可以彼此被区分，且通过两端部接触的连接电极CNE可以彼此串联连接。显示装置10可以在每个子像素SPXn包括更多数量的发光元件ED并构成它们的串联连接，从而可以增加每单位面积的发光量。
图10是根据一实施例的发光元件的示意图。
参照图10，发光元件ED可以是发光二极管(Light Emitting diode)，具体地，发光元件ED可以是具有纳米(Nano-meter)至微米(Micro-meter)单位的大小且利用无机物构成的无机发光二极管。如果在彼此对向的两个电极之间沿特定方向形成电场，则发光元件ED可以对齐于形成极性的所述两个电极之间。
根据一实施例的发光元件ED可以具有沿一方向延伸的形状。发光元件ED可以具有圆筒、杆(Rod)、线(Wire)、管(Tube)等形状，然而，发光元件ED的形态不限于此，发光元件ED可以具有正方体、长方体、六角柱形等多角柱的形状，或者具有沿一方向延伸且外表面具有局部地倾斜的形状等多种形态。
发光元件ED可以包括掺杂有任意导电型(例如，p型或n型)掺杂剂的半导体层。半导体层可以通过接收从外部的电源施加的电信号而发出特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37以及绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。掺杂于第一半导体层31的n型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32布置于第一半导体层31上并将发光层36置于第一半导体层31与第二半导体层32之间。第二半导体层32可以是p型半导体，第二半导体层32可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。掺杂于第二半导体层32的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
另外，虽然在附图中图示了第一半导体层31和第二半导体层32构成为一个层的情形，但不限于此。根据发光层36的物质，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如，覆盖层(Clad layer)或拉伸应变势垒减小(TSBR：Tensile strainbarrier reducing)层。例如，发光元件ED还可以包括布置于第一半导体层31与发光层36之间或者第二半导体层32与发光层36之间的其他半导体层。布置于第一半导体层31与发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN中的一种以上，布置于第二半导体层32与发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的一种以上。
发光层36布置于第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构或多量子阱结构的物质。在发光层36包括多量子阱结构的物质的情形下，也可以是量子层(Quantum layer)与阱层(Well layer)彼此交替堆叠有多个的结构。发光层36可以根据通过第一半导体层31和第二半导体层32施加的电信号而借由电子-空穴对的结合来发光。发光层36可以包括AlGaN、AlGaInN、InGaN等的物质。尤其，在发光层36为量子层与阱层交替堆叠的多量子阱结构的情形下，量子层可以包括诸如AlGaN或AlGaInN，阱层可以包括GaN或AlInN等物质。
发光层36可以是能带隙(Band gap)大的种类的半导体物质与能带隙小的种类的半导体物质彼此交替堆叠的结构，并且根据发出的光的波长带，也可以包括不同的III族至V族半导体物质。发光层36发出的光不限于蓝色波长带的光，根据情况也可以发出红色波长带的光、绿色波长带的光。
电极层37可以是欧姆(Ohmic)连接电极。然而，不限于此，也可以是肖特基(Schottky)连接电极。发光元件ED可以包括至少一个电极层37。虽然发光元件ED可以包括一个以上电极层37，但不限于此，电极层37也可以被省略。
在显示装置10中发光元件ED电连接于电极或连接电极时，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO以及ITZO中的至少一种。
绝缘膜38被布置为包围上述的多个半导体层和电极层的外表面。例如，绝缘膜38可以被布置为至少包围发光层36的外表面，并且可以形成为暴露发光元件ED的长度方向的两端部。此外，从剖面上观察时，绝缘膜38的上表面也可以在与发光元件ED的至少一端部相邻的区域中圆滑地形成。
绝缘膜38可以包括具有绝缘特性的物质，例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)以及钛氧化物(TiOx)中的至少一种。在附图中，例示了绝缘膜38形成为单层的情形，但不限于此，在一些实施例中，绝缘膜38也可以形成为多个层堆叠的多层结构。
绝缘膜38可以执行保护发光元件ED的半导体层和电极层的功能。绝缘膜38可以防止在与向发光元件ED传递电信号的电极直接接触的情形下有可能在发光层36发生的电短路。此外，绝缘膜38可以防止发光元件ED的发光效率的降低。
此外，绝缘膜38的外表面可以被进行表面处理。发光元件ED可以以分散在预定的墨中的状态喷射于电极上而对齐。在此，为了保持发光元件ED在墨中与邻近的其他发光元件ED分散而不聚集的状态，绝缘膜38的表面可以被执行疏水化处理或亲水化处理。
以下，参照其他附图，对显示装置10的其他实施例进行说明。
图11是示出根据另一实施例的显示装置的子像素的一部分区域的平面图。图12是沿图11的Q4-Q4'线截取的剖面图。图13是示出根据又一实施例的显示装置的子像素的一部分区域的平面图。图14是沿图13的Q5-Q5'线截取的剖面图。图15是示出根据又一实施例的显示装置的子像素的一部分区域的平面图。图16是沿图15的Q6-Q6'线截取的剖面图。图11、图13以及图15示出了图4的A区域的其他示例。
参照图11及图12，在本实施例中，在第二电极RME2的第一突出部RM_P1被省略且布置有第三突出部RM_P3来代替第一电极RME1的第一凹陷部GR1的这一点上与上述的图3至图9的实施例存在差异。以下，省略与上述的实施例重复的说明，并且针对区别点进行说明。
第一电极RME1可以包括布置于与第二电极RME2对向的一侧面的第三突出部RM_P3。第三突出部RM_P3可以从第一电极RME1的与第二电极RME2对向的一侧面朝向第二电极RME2突出，并沿第一方向DR1的相反方向突出。第三突出部RM_P3可以沿第一方向DR1与第二电极RME2隔开而布置。第三突出部RM_P3可以以与连接第一分隔壁部BP1和第二分隔壁部BP2的第一连接部CP1重叠的方式布置。第三突出部RM_P3的第二方向DR2上的宽度可以大于第一连接部CP1的第二方向DR2上的宽度，并且可以覆盖第一连接部CP1的第二方向DR2上的两侧边。第二电极RME2可以布置为与第一电极RME1对向的一侧面平行于第二方向DR2而延伸。
在本实施例中，与图3至图9的实施例不同，在第一电极RME1配备有朝向第二电极RME2突出的第三突出部RM_P3，从而可以形成为电极RME大致地被暴露在第一绝缘层PAS1的开口部OP内。据此，可以使墨被涂覆在发光区域EMA的中心部的情形最少化，从而可以减少不发光的发光元件ED。
参照图13及图14，在本实施例中，在第三电极RME3的第二突出部RM_P2被省略且布置有第四突出部RM_P4来代替第一电极RME1的第二凹陷部GR2的这一点上与上述的图3至图9的实施例存在差异。以下，省略与上述的实施例重复的说明，并针对区别点进行说明。
第一电极RME1可以包括布置于与第三电极RME3对向的一侧面的第四突出部RM_P4。第四突出部RM_P4可以从第一电极RME1的与第三电极RME3对向的一侧面朝向第三电极RME3突出，并沿第一方向DR1突出。第四突出部RM_P4可以沿第一方向DR1与第三电极RME3隔开而布置。第四突出部RM_P4可以以与连接第一分隔壁部BP1和第二分隔壁部BP2的第二连接部CP2重叠的方式布置。第四突出部RM_P4的第二方向DR2上的宽度可以大于第二连接部CP2的第二方向DR2上的宽度，并且可以覆盖第二连接部CP2的第二方向DR2上的两侧边。第三电极RME3可以布置为与第一电极RME1对向的一侧面平行于第二方向DR2而延伸。
在本实施例中，与图3至图9的实施例不同，在第一电极RME1配备有朝向第三电极RME3突出的第四突出部RM_P4，从而可以形成为电极RME大致地暴露在第一绝缘层PAS1的开口部OP内。据此，可以使墨被涂覆在发光区域EMA的中心部的情形最少化，从而可以减少不发光的发光元件ED。
参照图15及图16，在本实施例中，在第二电极RME2的第一突出部RM_P1及第三电极RME3的第二突出部RM_P2被省略且布置有第三突出部RM_P3来代替第一电极RME1的第一凹陷部GR1以及布置有第四突出部RM_P4来代替第二凹陷部GR2的这一点上与上述的图3至图9的实施例存在差异。以下，省略与上述的实施例重复的说明，并且针对区别点进行说明。
第一电极RME1可以包括第三突出部RM_P3及第四突出部RM_P4。第三突出部RM_P3可以布置于第一电极RME1的与第二电极RME2对向的一侧面。第三突出部RM_P3可以从第一电极RME1的与第二电极RME2对向的一侧面朝向第二电极RME2突出，并沿第一方向DR1的相反方向突出。第三突出部RM_P3可以沿第一方向DR1与第二电极RME2隔开而布置。第三突出部RM_P3可以以与连接第一分隔壁部BP1和第二分隔壁部BP2的第一连接部CP1重叠的方式布置。第三突出部RM_P3的第二方向DR2上的宽度可以大于第一连接部CP1的第二方向DR2上的宽度，并且可以覆盖第一连接部CP1的第二方向DR2上的两侧边。
第四突出部RM_P4可以布置于第一电极RME1的与第三电极RME3对向的一侧面。第四突出部RM_P4可以从第一电极RME1的与第三电极RME3对向的一侧面朝向第三电极RME3突出，并沿第一方向DR1突出。第四突出部RM_P4可以沿第一方向DR1与第三电极RME3隔开而布置。第四突出部RM_P4可以以与连接第一分隔壁部BP1和第二分隔壁部BP2的第二连接部CP2重叠的方式布置。第四突出部RM_P4的第二方向DR2上的宽度可以大于第二连接部CP2的第二方向DR2上的宽度，并且可以覆盖第二连接部CP2的第二方向DR2上的两侧边。第三电极RME3可以布置为与第一电极RME1对向的一侧面平行于第二方向DR2而延伸。
第二电极RME2可以布置为与第一电极RME1对向的一侧面平行于第二方向DR2而延伸。第三电极RME3可以布置为与第一电极RME1对向的一侧面平行于第二方向DR2而延伸。
在本实施例中，与图3至图9的实施例不同，在第一电极RME1配备有朝向第二电极RME2突出的第三突出部RM_P3及朝向第三电极RME3突出的第四突出部RM_P4，从而可以形成为电极RME大致地暴露在第一绝缘层PAS1的开口部OP内。据此，可以使墨被涂覆在发光区域EMA的中心部的情形最少化，从而可以减少不发光的发光元件ED。
图17是示出根据又一实施例的显示装置的一子像素的平面图。图18是示意性地示出图17的一子像素的电极和分隔壁的平面图。图19是沿图18的Q7-Q7'线截取的剖面图。
参照图17至图19，在本实施例中，在省略分隔壁BP的第一连接部CP1及第二连接部CP2并在过孔层VIA形成过孔突出部VIP来代替连接部CP1、CP2的这一点上与上述的图3至图9的实施例存在差异。以下，省略与上述的实施例重复的说明，并且针对区别点进行说明将描述不同之处。
参照图17至图19，根据一实施例的过孔层VIA可以包括沿第三方向DR3突出的过孔突出部VIP。过孔突出部VIP可以布置于子像素SPXn的中心部，可以是沿第一方向DR1延伸的岛状的图案。过孔突出部VIP可以与第一分隔壁部BP1重叠，并且与第二分隔壁部BP2不重叠。过孔突出部VIP可以布置于第二分隔壁部BP2之间。过孔突出部VIP可以与第二电极RME2的第一突出部RM_P1及第三电极RME3的第二突出部RM_P2重叠，并且过孔突出部VIP的延伸方向可以与它们平行地布置。过孔突出部VIP可以布置于将第一分隔壁部BP1沿第二方向DR2延伸的长度二等分的区域。过孔突出部VIP的第二方向DR2上的宽度可以小于第一突出部RM_P1或第二突出部RM_P2的第二方向DR2上的宽度。
过孔突出部VIP可以与过孔层VIA构成为一体。过孔突出部VIP可以在第三方向DR3上具有预定的厚度。过孔突出部VIP的厚度可以小于第一分隔壁部BP1及第二分隔壁部BP2的厚度。例如，过孔突出部VIP的厚度可以为约至约/>
另外，在图17至图19中图示了过孔突出部VIP在各个子像素SPXn中以岛状的图案布置的情形，但不限于此，也可以是向沿第一方向DR1相邻的多个子像素SPXn延伸的连续的线形。
在本实施例中，通过在过孔层VIA上形成过孔突出部VIP，并在第二电极RME2及第三电极RME3形成阶梯差，从而第一绝缘层PAS1的开口部OP内的第二电极RME2及第三电极RME3的高度与第一绝缘层PAS1的高度形成为相同。据此，即使将分散有发光元件ED的墨喷射至发光区域EMA内，墨也不会涂覆于发光区域EMA的中心部，从而能够最少化不发光的发光元件ED。此外，可以通过使有效发光元件ED增加来提高子像素SPXn的亮度。
以上，参照附图说明了本实用新型的实施例，但本实用新型所属技术领域中具备普通知识的人员可以理解为，在不变更本实用新型的技术构思或必要特征的情况下可以以其他具体形态实施。因此，应当理解为，上述的实施例在所有方面均为例示性的，而非限定性的。

Claims (10)

1.一种显示装置，其特征在于，包括：
基板；
分隔壁，布置于所述基板上，包括：第一分隔壁部，沿一方向延伸；第二分隔壁部，中间隔着所述第一分隔壁部而在所述第一分隔壁部的两侧与所述第一分隔壁部隔开布置；以及连接部，连接所述第一分隔壁部和所述第二分隔壁部；
第一电极，布置于所述第一分隔壁部上；
第二电极，布置于所述第二分隔壁部中的任意一个上；以及
第三电极，布置于所述第二分隔壁部中的另一个上；
第一绝缘层，布置于所述分隔壁、所述第一电极、所述第二电极以及所述第三电极上；以及
发光元件，布置于所述第一电极与所述第二电极之间及所述第一电极与所述第三电极之间，
突出部，所述第一电极、所述第二电极以及所述第三电极中的至少一个朝向在平面上相邻的其他电极突出，
其中，所述第一绝缘层包括暴露所述突出部的开口部。
2.根据权利要求1所述的显示装置，其特征在于，
所述连接部沿与所述一方向交叉的另一方向延伸，并与所述第一分隔壁部及所述第二分隔壁部构成为一体。
3.根据权利要求1所述的显示装置，其特征在于，
所述连接部包括：
第一连接部，连接布置于所述第一分隔壁部的一侧的所述第二分隔壁部和所述第一分隔壁部；以及
第二连接部，连接布置于所述第一分隔壁部的另一侧的所述第二分隔壁部和所述第一分隔壁部。
4.根据权利要求3所述的显示装置，其特征在于，
所述第一连接部和所述第二连接部将所述第一分隔壁部置于二者之间而彼此隔开布置，并且沿与所述一方向交叉的另一方向相互对齐。
5.根据权利要求3所述的显示装置，其特征在于，
所述突出部包括：
第一突出部，在所述第二电极中朝向所述第一电极突出；以及
第二突出部，在所述第三电极中朝向所述第一电极突出。
6.根据权利要求5所述的显示装置，其特征在于，
所述第一突出部与所述第一连接部重叠，所述第二突出部与所述第二连接部重叠。
7.根据权利要求5所述的显示装置，其特征在于，
所述第一电极包括宽度相对窄的凹陷部，所述凹陷部包括与所述第一突出部对应的第一凹陷部以及与所述第二突出部对应的第二凹陷部，
所述第一突出部的末端在平面上布置于所述第一凹陷部内，所述第二突出部的末端在平面上布置于所述第二凹陷部内。
8.根据权利要求3所述的显示装置，其特征在于，
所述突出部包括：
第一突出部，在所述第一电极中朝向所述第二电极突出；以及
第二突出部，在所述第三电极中朝向所述第一电极突出，
所述第一电极包括宽度相对窄的第一凹陷部，所述第一凹陷部与所述第二突出部对应，所述第二突出部的末端在平面上布置于所述第一凹陷部内。
9.根据权利要求3所述的显示装置，其特征在于，
所述突出部包括：
第一突出部，在所述第一电极中朝向所述第三电极突出；以及
第二突出部，在所述第二电极中朝向所述第一电极突出，
所述第一电极包括宽度相对窄的第一凹陷部，所述第一凹陷部与所述第二突出部对应，所述第二突出部的末端在平面上布置于所述第一凹陷部内。
10.根据权利要求3所述的显示装置，其特征在于，
所述突出部包括：
第一突出部，在所述第一电极中朝向所述第二电极突出；以及
第二突出部，在所述第一电极中朝向所述第三电极突出。
CN202320676325.6U 2022-05-02 2023-03-30 显示装置 Active CN219979570U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220054164A KR20230155039A (ko) 2022-05-02 2022-05-02 표시 장치
KR10-2022-0054164 2022-05-02

Publications (1)

Publication Number Publication Date
CN219979570U true CN219979570U (zh) 2023-11-07

Family

ID=88511644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320676325.6U Active CN219979570U (zh) 2022-05-02 2023-03-30 显示装置

Country Status (3)

Country Link
US (1) US20230352626A1 (zh)
KR (1) KR20230155039A (zh)
CN (1) CN219979570U (zh)

Also Published As

Publication number Publication date
KR20230155039A (ko) 2023-11-10
US20230352626A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
KR20220025986A (ko) 표시 장치
CN219979570U (zh) 显示装置
CN116349015A (zh) 显示设备
CN116368617A (zh) 显示装置
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
KR20220044043A (ko) 표시 장치
CN221150022U (zh) 显示装置
CN219513108U (zh) 显示装置
CN220358090U (zh) 显示装置
US20230282774A1 (en) Display device and method of fabricating the same
CN116666414A (zh) 显示装置
KR20230069283A (ko) 표시 장치
CN116314235A (zh) 显示装置
CN115996597A (zh) 显示装置
KR20220170386A (ko) 표시 장치
CN116598328A (zh) 显示装置
KR20230121656A (ko) 표시 장치
CN116805636A (zh) 显示装置
CN116709844A (zh) 显示装置
KR20230120152A (ko) 표시 장치
CN115701248A (zh) 显示装置
CN117397036A (zh) 显示装置
KR20230142012A (ko) 표시 장치
KR20230014038A (ko) 표시 장치
KR20220113566A (ko) 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant