CN116598328A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116598328A
CN116598328A CN202310147789.2A CN202310147789A CN116598328A CN 116598328 A CN116598328 A CN 116598328A CN 202310147789 A CN202310147789 A CN 202310147789A CN 116598328 A CN116598328 A CN 116598328A
Authority
CN
China
Prior art keywords
electrode
disposed
connection
electrodes
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310147789.2A
Other languages
English (en)
Inventor
朴度昤
金璟陪
李源俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116598328A publication Critical patent/CN116598328A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：第一绝缘层，在电极上；多个发光元件，在发射区域中在电极上；第二绝缘层，在第一绝缘层和发光元件上，并且具有与电极和多个发光元件部分地叠置的多个开口；以及多个连接电极，在电极中的至少一些上，与多个发光元件接触，并且与多个开口部分地叠置。第一开口具有第一侧部分和与第一侧部分相对的第二侧部分，且第二侧部分具有比第一侧部分大的宽度，并且与第一开口叠置的第一连接电极具有第一部分和第二部分，第一部分与第一开口叠置，第二部分具有比第一部分大的宽度并且与第一开口部分地叠置。

Description

显示装置
技术领域
公开的实施例的方面涉及一种显示装置。
背景技术
随着多媒体的发展，显示装置的重要性已经增加。因此，已经开发了各种类型的显示装置，诸如有机发光二极管(OLED)显示器和液晶显示器(LCD)。
一些显示装置是包括用于显示图像的发光元件的自发光显示装置。自发光显示装置包括发光元件，并且自发光显示装置包括使用有机材料作为发光材料的有机发光显示装置、使用无机材料作为发光材料的无机发光显示装置等。
发明内容
公开的实施例提供了一种表现出发光元件与使发光元件和电极彼此连接的连接电极的断开缺陷减少或表现出没有发光元件与使发光元件和电极彼此连接的连接电极的断开缺陷的显示装置。
然而，公开的方面和特征不限于这里阐述的那些方面和特征。通过参照下面给出的公开的详细描述，公开的上述和其他方面及特征对于公开所属领域的普通技术人员将变得更加明显。
根据公开的实施例，一种显示装置包括：多个电极，在第一方向上延伸并且在与第一方向交叉的第二方向上彼此间隔开；第一绝缘层，在所述多个电极上；多个发光元件，在发射区域中在所述多个电极上；堤层，在发射区域的外围周围延伸；第二绝缘层，在第一绝缘层和所述多个发光元件上，并且具有在发射区域中与所述多个电极和所述多个发光元件部分地叠置的多个开口；以及多个连接电极，在所述多个电极中的至少一些上，与所述多个发光元件接触，并且与所述多个开口部分地叠置。所述多个开口之中的第一开口在第一方向上延伸，并且具有在第一方向上的第一侧部分和在与第一侧部分的相对侧的第二侧部分，第二侧部分具有比第一侧部分大的宽度，并且所述多个连接电极之中的与第一开口叠置的第一连接电极具有第一部分和第二部分，第一部分与第一开口叠置，第二部分具有比第一部分大的宽度并且与第一开口部分地叠置。
第一连接电极的第二部分可以与第一开口的第一侧部分部分地叠置。
第一开口的第一侧部分和第二侧部分在第二方向上的一侧可以共线，并且第一侧部分和第二侧部分的与所述一侧相对的另一侧可以不共线。
第一开口的第一侧部分可以比第二侧部分靠近堤层，并且第一连接电极的第二部分可以部分地在堤层上。
所述多个开口之中的第二开口在第一方向上延伸并且具有第三侧部分和第四侧部分，第三侧部分在第一方向上，在第三侧部分的相对侧的第四侧部分可以具有比第三侧部分小的宽度，并且所述多个连接电极之中的与第二开口叠置的第二连接电极具有第三部分和第四部分，第三部分与第二开口叠置，第四部分可以具有比第三部分大的宽度并且可以与第二开口部分地叠置。
第二开口的第三侧部分可以比第四侧部分靠近堤层，并且第二连接电极的第四部分可以不在堤层上。
显示装置还可以包括：第三绝缘层，在第二绝缘层和所述多个连接电极中的一些连接电极上，并且第三绝缘层可以具有第一开口，并且可以在第二开口之上延伸。
所述多个开口之中的第三开口可以与第一电极和所述多个发光元件中的一些发光元件叠置并且可以在第二方向上与第一开口间隔开，所述多个开口之中的第四开口可以与第一电极叠置并且可以在第二方向上与第一开口间隔开，并且第四开口可以不与所述多个发光元件叠置。
所述多个电极可以包括第一电极、在第二方向上与第一电极间隔开的第二电极、在第一电极与第二电极之间的第三电极和在第二方向上与第二电极间隔开的第四电极。第一开口可以与第二电极和第三电极中的每个部分地叠置。
所述多个发光元件可以包括在第一电极和第三电极上的第一发光元件以及在第二电极和第四电极上的第二发光元件，并且第一开口可以与第二发光元件的一端叠置。
第一连接电极可以接触第二发光元件。
所述多个连接电极之中的第二连接电极可以在第一电极上，所述多个连接电极之中的第三连接电极可以在第三电极上，所述多个连接电极之中的第四连接电极可以在第四电极上，并且所述多个连接电极之中的第五连接电极可以横跨第三电极和第四电极延伸。第二连接电极可以与第三开口叠置。
第二连接电极可以具有接触所述多个发光元件中的一些的主体部、在第二方向上与主体部间隔开的第一旁路部以及使主体部和第一旁路部彼此连接的第一桥接部。
第一旁路部和第一桥接部中的每个可以在堤层上。
根据公开的另一实施例，一种显示装置包括：第一电极，在第一方向上延伸；多个第二电极，在与第一方向交叉的第二方向上彼此间隔开，且第一电极在所述多个第二电极之间；多个发光元件，在发射区域中，并且在所述多个第二电极中的任何一个和第一电极上；堤层，在发射区域的外围周围延伸，并且与第一电极和所述多个第二电极部分地叠置；以及第一连接电极、第二连接电极和第三连接电极，第一连接电极在第一电极上、第二连接电极在所述多个第二电极中的任何一个上，第三连接电极包括在所述多个第二电极中的另一个上的第一延伸部、在第一电极上并且与第一连接电极间隔开的第二延伸部以及使第一延伸部和第二延伸部彼此连接的第一连接部。第一连接电极、第二连接电极和第三连接电极中的每个的一部分在堤层上，并且第一连接电极和第三连接电极的第二延伸部中的每个具有第一部分和第二部分，第二部分具有比第一部分大的宽度。
在平面图中，第一连接电极的第二部分的一部分可以在发射区域的上侧处的堤层上，并且在平面图中，第三连接电极的第二延伸部的第二部分的一部分可以在发射区域的下侧处的堤层上。
第一连接电极和第三连接电极的第二延伸部可以在第一方向上延伸，并且可以具有其中第一连接电极和第三连接电极的第二延伸部的彼此面对的侧面在第二部分处弯曲的形状。
第一连接电极和第三连接电极的第二延伸部可以具有沿着第一方向逐渐改变的宽度。
第二连接电极可以包括第一旁路部和第一桥接部，第一旁路部在第二方向上与接触所述多个发光元件中的一些发光元件的主体部间隔开，第一桥接部使主体部和第一旁路部彼此连接，第三连接电极可以包括第二旁路部和第二桥接部，第二旁路部在第二方向上与第一延伸部间隔开，第二桥接部使第一延伸部和第二旁路部彼此连接，并且第一旁路部和第二旁路部中的每个可以在堤层上。
所述多个发光元件可以包括第一发光元件和第二发光元件，第一发光元件在所述多个第二电极中的所述另一个和第一电极上并且接触第一连接电极和第三连接电极的第一延伸部，第二发光元件在所述多个第二电极中的所述任何一个和第一电极上并且与第二连接电极和第三连接电极的第二延伸部接触。
在根据实施例的显示装置中，连接电极和连接电极之间的一个或更多个绝缘层中的开口可以具有其中其宽度根据它们的位置而变化(或改变)的形状。因此，在显示装置中，可以减少或防止发光元件与使发光元件和电极彼此连接的连接电极的断开缺陷，并且可以减少或防止像素的对应暗点缺陷。
公开的方面和特征不限于前述方面和特征，并且各种其他方面和特征包括在说明书中或者将被本领域普通技术人员理解。
附图说明
通过参照附图详细描述公开的实施例，公开的以上和其它方面和特征将变得更加明显，在附图中：
图1是根据实施例的显示装置的示意性平面图；
图2是示出根据实施例的包括在显示装置中的多条线的布局的平面图；
图3和图4是根据实施例的显示装置的一个子像素的等效电路图；
图5是根据实施例的显示装置的一个像素的平面图；
图6是图5中所示的第一子像素的平面图；
图7是示出设置在图6中所示的第一子像素中的第一绝缘层的平面图；
图8是示出设置在图6中所示的第一子像素中的第二绝缘层的平面图；
图9是示出设置在图6中所示的第一子像素中的第一连接电极层的连接电极的平面图；
图10是示出设置在图6中所示的第一子像素中的第三绝缘层的平面图；
图11是示出设置在图6中所示的第一子像素中的第二连接电极层的连接电极的平面图；
图12是沿着图6的线N1-N1'截取的剖视图；
图13是沿着图6的线N2-N2'截取的剖视图；
图14是示出设置在图6的部分A中的第三绝缘层和连接电极的平面图；
图15是沿着图14的线N3-N3'截取的剖视图；
图16是根据实施例的发光元件的示意图；
图17是根据另一实施例的显示装置的一个子像素的平面图；
图18是根据另一实施例的显示装置的一个子像素的平面图；
图19是示出设置在图18中所示的一个子像素中的第二绝缘层的平面图；
图20是示出设置在图18的部分B中的第二绝缘层和连接电极的平面图；
图21是根据实施例的显示装置的一个像素的平面图；
图22是示出设置在图21中所示的一个像素中的电极和堤层的平面图；
图23是示出设置在图21中所示的一个像素中的第一绝缘层的平面图；
图24是示出设置在图21中所示的一个像素中的第二绝缘层的平面图；
图25是示出设置在图21中所示的一个像素中的第三绝缘层的平面图；
图26是示出设置在图21中所示的一个像素中的连接电极的平面图；
图27是沿着图21的线N4-N4'截取的剖视图；
图28是沿着图21的线N5-N5'截取的剖视图；
图29是沿着图21的线N6-N6'截取的剖视图；
图30是示出设置在图21的部分C中的第三绝缘层和连接电极的平面图；
图31是根据另一实施例的显示装置的一个子像素的平面图；
图32是根据另一实施例的显示装置的一个子像素的平面图；
图33是根据另一实施例的显示装置的一个子像素的平面图；以及
图34是根据另一实施例的显示装置的一个子像素的平面图。
具体实施方式
现在将在下文中参照其中示出了实施例的附图更充分地描述公开。然而，本公开可以以不同的形式实施，并且不应被解释为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达公开的范围。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者还可以存在一个或更多个中间元件或层。当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。例如，当第一元件被描述为“结合”或“连接”到第二元件时，第一元件可以直接结合或连接到第二元件，或者第一元件可以经由一个或更多个居间元件间接结合或连接到第二元件。
将理解的是，尽管可以在这里使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。在附图中，为了清楚示出，可以夸大各种元件、层等的尺寸。相同的附图标记指示相同的元件。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。此外，当描述公开的实施例时，“可以”的使用涉及“公开的一个或更多个实施例”。诸如“……中的至少一个(种/者)”的表述位于一列元件之后时，修饰整列元件而不修饰所述列中的个别元件。如在这里使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。如在这里使用的，术语“基本上”、“约(大约)”和类似术语被用作近似术语而不是用作程度术语，并且意图解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。
为了易于描述，可以在这里使用诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等的空间相对术语来描述如附图中所示的一个元件或特征与另外的元件或特征的关系。将理解的是，空间相对术语意图包括装置在使用或操作中的除了附图中描绘的方位之外的不同方位。例如，如果翻转附图中的装置，则被描述为“在”其他元件或特征“下方”或“之下”的元件于是将被定向为“在”所述其他元件或特征“上方”或“之上”。因此，术语“在……下方”可以包含上方和下方两种方位。装置可以被另外定向(旋转90度或在其他方位处)，并且应当相应地解释在这里使用的空间相对描述语。
在这里使用的术语是为了描述公开的实施例的目的并且不意图成为公开的限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”和“一个(种/者)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包括”、“包含”和/或其变型时，这些术语说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
在下文中，将参照附图描述公开的实施例。
图1是根据实施例的显示装置的示意性平面图。
参照图1，显示装置10被构造为显示运动图像和/或静止图像。显示装置10可以指提供(或具有)显示屏幕的所有(或任何)电子装置。例如，显示装置10可以表示提供显示屏幕的电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置10包括提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下文中，显示装置10被描述为包括无机发光二极管显示面板的实施例，但是公开不限于此，相同的技术精神可以应用于其他合适的显示面板。
显示装置10的形状可以被不同地修改。例如，显示装置10可以具有宽度大于长度的矩形形状、长度大于宽度的矩形形状、正方形形状、具有倒角(圆角)(例如，圆形的顶点)的矩形形状、其他多边形形状或圆形形状。显示装置10的显示区域DPA的形状可以与显示装置10的整体形状类似。在图1中，作为示例，显示装置10具有在第二方向DR2上具有更大长度的矩形形状。
显示装置10可以具有显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示画面(或图像)的区域，非显示区域NDA是其中不显示画面(或图像)的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以大体上占据显示装置10的中心。
显示区域DPA可以包括多个像素PX。多个像素PX可以以矩阵形式布置。像素PX中的每个在平面图中可以具有矩形形状或正方形形状，但是它们不限于此，并且可以具有每条边相对于一个方向倾斜的菱形形状。各个像素PX可以以条带型或岛型交替地布置。另外，像素PX中的每个可以包括发射特定波长带的光以显示特定颜色的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。在平面图中，非显示区域NDA可以完全地或部分地围绕显示区域DPA(例如，非显示区域NDA可以在显示区域DPA的外围周围完全地或部分地延伸)。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以被设置为与矩形的显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的线或电路驱动器可以设置在非显示区域NDA中的每个中，或者外部装置可以安装在非显示区域NDA中的每个中。
图2是示出根据实施例的包括在显示装置中的多条线的布局的平面图。
参照图2，显示装置10可以包括多条线。显示装置10可以包括多条扫描线SL(例如，SL1、SL2和SL3)、多条数据线DTL(例如，DTL1、DTL2和DTL3)、初始化电压线VIL和多条电压线VL(例如，VL1、VL2、VL3和VL4)。还可以在显示装置10中设置其他线。多条线可以包括由第一导电层形成并在第一方向DR1上延伸的线和由第三导电层形成并在第二方向DR2上延伸的线。然而，各条线的延伸方向不限于此。
第一扫描线SL1和第二扫描线SL2可以被设置为在第一方向DR1上延伸。第一扫描线SL1和第二扫描线SL2可以被设置为彼此相邻，并且可以被设置为在第二方向DR2上与其他第一扫描线SL1和第二扫描线SL2间隔开。第一扫描线SL1和第二扫描线SL2可以连接到与扫描驱动器连接的扫描布线垫(pad，或被称为“焊盘”)WPD_SC。第一扫描线SL1和第二扫描线SL2可以被设置为从设置在非显示区域NDA中的垫区域PDA延伸到显示区域DPA。
第三扫描线SL3可以被设置为在第二方向DR2上延伸，并且可以被设置为在第一方向DR1上与其他第三扫描线SL3间隔开。一条第三扫描线SL3可以连接到一条或更多条第一扫描线SL1或者一条或更多条第二扫描线SL2。多条扫描线SL可以在整个显示区域DPA中(或遍布整个显示区域DPA)具有(或可以在整个显示区域DPA中(或遍布整个显示区域DPA)形成)网状结构，但是不限于此。
数据线DTL可以被设置为在第一方向DR1上延伸。数据线DTL可以包括第一数据线DTL1、第二数据线DTL2和第三数据线DTL3，并且一条第一数据线DTL1、一条第二数据线DTL2和一条第三数据线DTL3形成一个组(例如，一个数据线组)并且被设置为彼此相邻。数据线DTL1、DTL2和DTL3中的每条可以被设置为从设置在非显示区域NDA中的垫区域PDA延伸到显示区域DPA。然而，公开不限于此，多条数据线DTL也可以被设置为在稍后将描述的第一电压线VL1与第二电压线VL2之间以相等或基本上相等的间隔彼此间隔开。
初始化电压线VIL可以被设置为在第一方向DR1上延伸。初始化电压线VIL可以设置在数据线DTL与第一电压线VL1之间。初始化电压线VIL可以被设置为从设置在非显示区域NDA中的垫区域PDA延伸到显示区域DPA。
第一电压线VL1和第二电压线VL2被设置为在第一方向DR1上延伸，第三电压线VL3和第四电压线VL4可以被设置为在第二方向DR2上延伸。第一电压线VL1和第二电压线VL2可以在第二方向DR2上交替地设置，第三电压线VL3和第四电压线VL4可以在第一方向DR1上交替地设置。第一电压线VL1和第二电压线VL2可以被设置为在第一方向DR1上延伸以横穿显示区域DPA，第三电压线VL3和第四电压线VL4中的每者中的一些可以设置在显示区域DPA中，而第三电压线VL3和第四电压线VL4中的每者中的另一些可以设置在位于显示区域DPA在第一方向DR1上的两侧的非显示区域NDA中。多条电压线VL可以在整个显示区域DPA中(或遍布整个显示区域DPA)具有(或可以在整个显示区域DPA中(或遍布整个显示区域DPA)形成)网状结构。然而，公开不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2可以电连接到至少一个布线垫WPD。每个布线垫WPD可以设置在非显示区域NDA中。在实施例中，布线垫WPD中的每个可以设置在位于显示区域DPA的作为显示区域DPA在第一方向DR1上的另一侧(例如，相对侧)的下侧的垫区域PDA中。第一扫描线SL1和第二扫描线SL2连接到设置在垫区域PDA中的扫描布线垫WPD_SC，多条数据线DTL分别连接到不同的数据布线垫WPD_DT。初始化电压线VIL连接到初始化布线垫WPD_Vint，第一电压线VL1连接到第一电压布线垫WPD_VL1，第二电压线VL2连接到第二电压布线垫WPD_VL2。外部装置可以安装在布线垫WPD上。外部装置可以通过各向异性导电膜、超声波接合等安装在布线垫WPD上。在图2中所示的实施例中，布线垫WPD中的每个设置在被设置在显示区域DPA的下侧的垫区域PDA中，但是公开不限于此。多个布线垫WPD中的一些也可以设置在显示区域DPA的上侧或者左侧和右侧中的任何一侧。
显示装置10的每个像素PX或子像素SPXn(n是1至3的整数)(见图3)可以包括像素驱动电路。上述线可以在穿过相应的像素PX或在相应的像素PX周围的同时向相应的像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路中的晶体管和电容器的数量可以被不同地修改。根据实施例，显示装置10的每个子像素SPXn可以具有其中像素驱动电路包括三个晶体管和一个电容器的3T1C结构。在下文中，将使用3T1C结构作为示例来描述像素驱动电路，但是公开不限于此，可以应用各种其他修改结构(诸如2T1C结构、7T1C结构和6T1C结构)。
图3和图4是根据实施例的显示装置的一个子像素的等效电路图。
参照图3，根据实施例的显示装置10的每个子像素SPXn包括三个晶体管T1、T2和T3、一个存储电容器Cst以及发光二极管EL。
发光二极管EL根据通过第一晶体管T1供应的电流发射光。发光二极管EL包括第一电极、第二电极和设置在第一电极与第二电极之间的至少一个发光元件。发光元件可以通过(或根据)从第一电极和第二电极传输的电信号发射特定波长带的光。
发光二极管EL的一端可以连接到第一晶体管T1的源电极，发光二极管EL的另一端可以连接到比第一电压线VL1的高电位电压(在下文中，称为第一电源电压)低的低电位电压(在下文中，称为第二电源电压)供应到其的第二电压线VL2。
第一晶体管T1根据第一晶体管T1的栅电极与源电极之间的电压差来调节从第一电源电压供应到其的第一电压线VL1流到发光二极管EL的电流。作为示例，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光二极管EL的第一电极，第一晶体管T1的漏电极可以连接到第一电源电压施加到其的第一电压线VL1。
第二晶体管T2通过第一扫描线SL1的扫描信号导通，以使数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到第一扫描线SL1，第二晶体管T2的源电极可以连接到第一晶体管T1的栅电极，第二晶体管T2的漏电极可以连接到数据线DTL。
第三晶体管T3通过第二扫描线SL2的扫描信号导通，以使初始化电压线VIL连接到发光二极管EL的一端。第三晶体管T3的栅电极可以连接到第二扫描线SL2，第三晶体管T3的漏电极可以连接到初始化电压线VIL，第三晶体管T3的源电极可以连接到发光二极管EL的一端或第一晶体管T1的源电极。
在实施例中，晶体管T1、T2和T3中的每个的源电极和漏电极不限于上面所描述的那些，反之亦然。晶体管T1、T2、T3中的每个可以形成为薄膜晶体管。在图3中，晶体管T1、T2和T3中的每个被描述为N沟道金属氧化物半导体场效应晶体管(MOSFET)，但是公开不限于此。例如，晶体管T1、T2、T3中的每个可以形成为P沟道MOSFET，或者晶体管T1、T2、T3中的一些晶体管可以形成为N沟道MOSFET，而晶体管T1、T2、T3中的其他晶体管可以形成为P沟道MOSFET。
存储电容器Cst形成在第一晶体管T1的栅电极与源电极之间。存储电容器Cst存储第一晶体管T1的栅极电压与源极电压之间的电压差。
在图3中所示的实施例中，第二晶体管T2的栅电极可以连接到第一扫描线SL1，第三晶体管T3的栅电极可以连接到第二扫描线SL2。第一扫描线SL1和第二扫描线SL2可以是不同的扫描线，并且第二晶体管T2和第三晶体管T3可以通过从不同的扫描线施加的扫描信号导通。然而，公开不限于此。
参照图4，第二晶体管T2和第三晶体管T3的栅电极可以连接到同一扫描线SL。第二晶体管T2和第三晶体管T3可以通过从同一扫描线SL施加的扫描信号并发地(或同时地)导通。
在下文中，将参照其他附图详细描述根据实施例的显示装置10的一个像素PX的结构。
图5是根据实施例的显示装置的一个像素的平面图，图6是图5中所示的一个子像素的平面图。
图5和图6示出了设置在显示装置10的一个像素PX中的电极RME(例如，RME1、RME2、RME3和RME4)、分隔壁BP1、BP2和BP3、堤层BNL、多个发光元件ED(例如，ED1、ED2、ED3和ED4)以及连接电极CNE(例如，CNE1、CNE2、CNE3、CNE4和CNE5)的在平面图中的布局。图6示出了设置在图5中所示的第一子像素SPX1中的电极RME、发光元件ED和连接电极CNE的布局。
参照图5和图6，显示装置10的像素PX中的每个可以包括多个子像素SPXn。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，第三子像素SPX3可以发射第三颜色的光。作为示例，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，公开不限于此，各个子像素SPXn也可以发射相同颜色的光。在这样的实施例中，各个子像素SPXn均可以发射蓝光。在图5中，一个像素PX包括三个子像素SPXn，但是公开不限于此，像素PX可以包括更多数量的子像素SPXn。
显示装置10的子像素SPXn中的每个可以具有发射区域EMA和非发射区域。发射区域EMA可以是其中设置有发射特定波长带的光的发光元件ED的区域。非发射区域可以是其中未设置发光元件ED并且从发光元件ED发射的光不到达而因此光不从其射出的区域。
发射区域EMA可以包括其中设置有发光元件ED的区域和与发光元件ED相邻且其中发射从发光元件ED发射的光的区域。例如，发射区域EMA也可以包括其中从发光元件ED发射的光被其他构件反射或折射然后射出的区域。多个发光元件ED可以设置在每个子像素SPXn中，并且可以形成包括其中设置有多个发光元件ED的区域和与多个发光元件ED相邻的区域的发射区域EMA。
在图5中，各个子像素SPXn的发射区域EMA具有均匀的面积，但是公开不限于此。在一些实施例中，各个子像素SPXn的相应的发射区域EMA可以根据从设置在对应的子像素SPXn中的发光元件ED发射的光的颜色或波长带而具有不同的面积(例如，不同的尺寸)。
像素PX还可以具有设置在非发射区域中的子区域SA。子区域SA可以被设置为在第一方向DR1上与发射区域EMA间隔开。发射区域EMA和子区域SA可以沿着第一方向DR1交替地布置，子区域SA可以设置在沿第一方向DR1彼此间隔开的不同的(例如，相邻的)子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可以在第一方向DR1上交替地布置，发射区域EMA可以在第二方向DR2上重复地布置，子区域SA可以在第二方向DR2上延伸。然而，公开不限于此，多个像素PX的发射区域EMA和子区域SA可以具有与图5中所示的布置不同的布置。
发射区域EMA可以针对每个子像素SPXn设置，子区域SA可以被设置为横跨多个子像素SPXn。如下所述，发射区域EMA和子区域SA可以由堤层BNL划分，堤层BNL可以被设置为针对每个子像素SPXn在平面图中围绕发射区域EMA(例如，被设置为在发射区域EMA的外围周围延伸)，子区域SA可以被设置为在不同的子像素SPXn之间不被划分(例如，被设置为在不同的子像素SPXn之间连续)。
因为发光元件ED未设置在子区域SA中，所以在子区域SA中不发射光，但是设置在子像素SPXn中的每个中的电极RME的部分可以设置在子区域SA中。设置在不同的子像素SPXn中的电极RME可以被设置为在子区域SA的分离部(或分离区域)ROP处彼此分离。
显示装置10可以包括多个电极RME、分隔壁BP1、BP2和BP3、堤层BNL、发光元件ED以及连接电极CNE。
多个分隔壁BP1、BP2和BP3可以设置在每个子像素SPXn的发射区域EMA中。分隔壁BP1、BP2和BP3可以基本上在第一方向DR1上延伸，并且可以被设置为在第二方向DR2上彼此间隔开。
例如，分隔壁BP1、BP2和BP3可以包括在每个子像素SPXn的发射区域EMA中在第二方向DR2上彼此间隔开的第一分隔壁BP1和第二分隔壁BP2以及设置在第一分隔壁BP1与第二分隔壁BP2之间的第三分隔壁BP3。第一分隔壁BP1可以设置在发射区域EMA的作为发射区域EMA的中心的在第二方向DR2上的一侧的左侧，第二分隔壁BP2可以与第一分隔壁BP1间隔开并且设置在发射区域EMA的作为发射区域EMA的中心的在第二方向DR2上的另一侧的右侧。第三分隔壁BP3可以在第一分隔壁BP1与第二分隔壁BP2之间设置在发射区域EMA的中心处。第一分隔壁BP1、第三分隔壁BP3和第二分隔壁BP2可以沿着第二方向DR2交替地设置，并且可以以岛状图案设置在显示区域DPA中。多个发光元件ED可以设置在第一分隔壁BP1与第三分隔壁BP3之间和第三分隔壁BP3与第二分隔壁BP2之间。
第三分隔壁BP3在第二方向DR2上测量的宽度可以比第一分隔壁BP1和第二分隔壁BP2的宽度大。如下所述，与其他分隔壁BP1和BP2相比，第三分隔壁BP3与更多数量的电极RME叠置，因此，第三分隔壁BP3可以在第二方向DR2上具有比其他分隔壁BP1和BP2大的宽度。然而，公开不限于此，分隔壁BP1、BP2和BP3的宽度可以彼此相同。
在图5和图6中，第一分隔壁BP1和第二分隔壁BP2中的每个可以被设置为与对应的子像素SPXn的发射区域EMA对应。然而，公开不限于此，第一分隔壁BP1和第二分隔壁BP2中的每个可以被设置为横跨在第一方向DR1上彼此相邻的子像素SPXn的发射区域EMA。在这样的实施例中，第一分隔壁BP1和第二分隔壁BP2可以与稍后将描述的堤层BNL的在第一方向DR1上延伸的部分叠置。
分隔壁BP1、BP2和BP3在第一方向DR1上的长度可以彼此相同，并且可以比在平面图中由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度大。分隔壁BP1、BP2和BP3可以与堤层BNL的在第二方向DR2上延伸的部分叠置。然而，公开不限于此，分隔壁BP1、BP2和BP3也可以与堤层BNL为一体，或者可以与堤层BNL的在第二方向DR2上延伸的部分间隔开。在这样的实施例中，分隔壁BP1、BP2和BP3在第一方向DR1上的长度可以等于或小于在平面图中由堤层BNL围绕(或限定)的发射区域EMA在第一方向DR1上的长度。
在图5和图6中，针对每个子像素SPXn设置三个分隔壁BP1、BP2和BP3，但是公开不限于此。分隔壁BP1、BP2和BP3的数量和形状可以根据电极RME的数量或布置结构而改变(或变化)。
电极RME具有其中在一个方向上延伸的形状并且针对每个子像素SPXn设置。电极RME可以在第一方向DR1上延伸以设置在子像素SPXn的发射区域EMA和子区域SA中，并且可以被设置为在第一方向DR1和第二方向DR2上彼此间隔开。电极RME可以电连接到稍后将描述的发光元件ED。然而，公开不限于此，电极RME可以不电连接到发光元件ED。
显示装置10可以包括针对每个子像素SPXn设置的第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4。
第一电极RME1可以设置在子像素SPXn的作为子像素SPXn的中心的在第二方向DR2上的一侧的左侧。第一电极RME1可以被设置为与第一分隔壁BP1部分地叠置。例如，第一电极RME1的一部分可以直接设置在第一分隔壁BP1上。第二电极RME2可以在第二方向DR2上与第一电极RME1间隔开，并且可以设置在子像素SPXn的中心处。第二电极RME2的一部分可以与第三分隔壁BP3叠置。例如，第二电极RME2的一部分可以直接设置在第三分隔壁BP3上。
第三电极RME3可以设置在第一电极RME1与第二电极RME2之间。第三电极RME3可以在第二方向DR2上与第二电极RME2间隔开，并且可以与第三分隔壁BP3部分地叠置。例如，第三电极RME3可以与第二电极RME2间隔开，并且第三电极RME3的一部分可以直接设置在第三分隔壁BP3上。
第四电极RME4可以在第二方向DR2上与第二电极RME2间隔开，并且可以设置在子像素SPXn的作为子像素SPXn的中心的在第二方向DR2上的另一侧的右侧。第四电极RME4可以与第二分隔壁BP2叠置。例如，第四电极RME4的一部分可以直接设置在第二分隔壁BP2上。
第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4中的每个可以设置在发射区域EMA和子区域SA中。在第一方向DR1上彼此相邻的不同子像素SPXn的电极RME可以分别在设置在子区域SA中的分离部ROP中彼此间隔开或分离。
在第二方向DR2上彼此间隔开的电极RME之间的间隔(或者空间或距离)可以比在第二方向DR2上彼此间隔开的分隔壁BP1、BP2和BP3之间的间隔小。例如，第一电极RME1与第三电极RME3之间的间隔可以比第一分隔壁BP1与第三分隔壁BP3之间的间隔小。相应的电极RME可以设置在分隔壁BP1、BP2和BP3上，但是相应的电极RME的部分可以被设置为不与分隔壁BP1、BP2和BP3叠置(例如，从分隔壁BP1、BP2和BP3偏移)。
在图5和图6中，针对每个子像素SPXn，四个电极RME可以具有其中在第一方向DR1上延伸的形状，但是公开不限于此。例如，在显示装置10中，更多数量的电极RME可以设置在一个子像素SPXn中，或者电极RME可以具有其中它们部分地弯曲的形状并且可以根据它们的位置而具有不同的宽度。
堤层BNL可以被设置为在平面图中围绕多个子像素SPXn、发射区域EMA和子区域SA。堤层BNL可以设置在沿第一方向DR1和第二方向DR2彼此相邻的子像素SPXn之间，并且也可以设置在发射区域EMA与子区域SA之间。显示装置10的子像素SPXn、发射区域EMA和子区域SA可以是通过堤层BNL的布置而划分的区域。多个子像素SPXn、发射区域EMA和子区域SA之间的间隔(或者间距或距离)可以根据堤层BNL的宽度而改变。
发光元件ED可以设置在发射区域EMA中。发光元件ED可以设置在分隔壁BP1、BP2和BP3之间，并且可以被设置为在第一方向DR1和/或第二方向DR2上彼此间隔开。在实施例中，多个发光元件ED可以具有其中它们在一个方向上延伸并且两端(例如，相对端)设置在不同的电极RME上的形状。发光元件ED可以具有比在第二方向DR2上彼此间隔开的电极RME之间的间隔大的长度。发光元件ED可以被布置为使得其延伸方向与电极RME延伸所沿的第一方向DR1基本上垂直。然而，公开不限于此，发光元件ED可以被设置为使得其延伸方向是第二方向DR2或相对于第二方向DR2斜地倾斜的方向。
根据实施例，发光元件ED可以在分隔壁BP1、BP2和BP3之间设置在第二方向DR2上彼此间隔开的电极RME上，并且可以被划分为设置在不同的电极RME上的发光元件(例如，发光元件组)ED1、ED2、ED3和ED4。发光元件ED中的一些发光元件可以设置在第一分隔壁BP1与第三分隔壁BP3之间，而发光元件ED中的其他发光元件可以设置在第三分隔壁BP3与第二分隔壁BP2之间。根据实施例，发光元件ED可以包括设置在第一分隔壁BP1与第三分隔壁BP3之间的第一发光元件ED1和第三发光元件ED3以及设置在第三分隔壁BP3与第二分隔壁BP2之间的第二发光元件ED2和第四发光元件ED4。
第一发光元件ED1和第三发光元件ED3可以设置在第一电极RME1和第三电极RME3上，第二发光元件ED2和第四发光元件ED4可以设置在第二电极RME2和第四电极RME4上。
然而，各个发光元件ED可以不根据它们在发射区域EMA中设置在其处的位置来划分(或分组)，而可以根据与稍后将描述的连接电极CNE的连接关系来划分。各个发光元件ED可以根据连接电极CNE的布置结构在其两端与不同的连接电极CNE接触，并且可以根据它们与其接触的连接电极CNE的类型被划分为不同的发光元件ED。
连接电极CNE(例如，CNE1、CNE2、CNE3、CNE4和CNE5)可以设置在多个电极RME以及分隔壁BP1、BP2和BP3上。多个连接电极CNE均可以具有其中它们在一个方向上延伸的形状，并且可以被设置为彼此间隔开。连接电极CNE中的每个可以与发光元件ED接触，并且可以电连接到下导电层。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5。
第一连接电极CNE1可以具有其中其在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1可以与第一电极RME1和第一分隔壁BP1部分地叠置，并且可以被设置为横跨发射区域EMA和子区域SA。第二连接电极CNE2可以具有其中其在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2上。第二连接电极CNE2可以与第二电极RME2和第三分隔壁BP3部分地叠置，并且可以被设置为横跨发射区域EMA和子区域SA。在第一方向DR1上延伸的第一连接电极CNE1和第二连接电极CNE2中的每个的长度可以比其他连接电极CNE的长度小。第一连接电极CNE1和第二连接电极CNE2可以设置在子像素SPXn的发射区域EMA的下侧。
第三连接电极CNE3可以包括设置在第三电极RME3上的第一延伸部CN_E1、设置在第一电极RME1上的第二延伸部CN_E2以及使第一延伸部CN_E1和第二延伸部CN_E2连接(或在第一延伸部CN_E1与第二延伸部CN_E2之间延伸)的第一连接部CN_B1。第一延伸部CN_E1可以在第二方向DR2上与第一连接电极CNE1间隔开并面对第一连接电极CNE1，第二延伸部CN_E2可以在第一方向DR1上与第一连接电极CNE1间隔开。第一延伸部CN_E1可以设置在对应的子像素SPXn的发射区域EMA的下侧，第二延伸部CN_E2可以设置在对应的子像素SPXn的发射区域EMA的上侧。第一连接部CN_B1可以设置在发射区域EMA的中心部分处。第三连接电极CNE3可以被设置为横跨第三电极RME3和第一电极RME1。第三连接电极CNE3可以具有其中其基本上在第一方向DR1上延伸的形状，但是可以具有其中其在第二方向DR2上弯曲然后再次在第一方向DR1上延伸的形状。
第四连接电极CNE4可以包括设置在第四电极RME4上的第三延伸部CN_E3、设置在第二电极RME2上的第四延伸部CN_E4以及使第三延伸部CN_E3和第四延伸部CN_E4彼此连接的第二连接部CN_B2。第三延伸部CN_E3可以在第二方向DR2上与第二连接电极CNE2间隔开并面对第二连接电极CNE2，第四延伸部CN_E4可以在第一方向DR1上与第二连接电极CNE2间隔开。第三延伸部CN_E3可以设置在对应的子像素SPXn的发射区域EMA的下侧，第四延伸部CN_E4可以设置在对应的子像素SPXn的发射区域EMA的上侧。第二连接部CN_B2可以设置在发射区域EMA的中心部分处。第四连接电极CNE4可以被设置为横跨第四电极RME4和第二电极RME2。第四连接电极CNE4可以具有其中其基本上在第一方向DR1上延伸的形状，但是可以具有其中其在第二方向DR2上弯曲然后再次在第一方向DR1上延伸的形状。
第五连接电极CNE5可以包括设置在第三电极RME3上的第五延伸部CN_E5、设置在第四电极RME4上的第六延伸部CN_E6以及使第五延伸部CN_E5和第六延伸部CN_E6连接(或在第五延伸部CN_E5与第六延伸部CN_E6之间延伸)的第三连接部CN_B3。第五延伸部CN_E5可以在第二方向DR2上与第三连接电极CNE3的第二延伸部CN_E2间隔开并面对第三连接电极CNE3的第二延伸部CN_E2，第六延伸部CN_E6可以在第二方向DR2上与第四连接电极CNE4的第四延伸部CN_E4间隔开并面对第四连接电极CNE4的第四延伸部CN_E4。第五延伸部CN_E5和第六延伸部CN_E6中的每个可以设置在发射区域EMA的上侧，第三连接部CN_B3可以被设置为在堤层BNL上在第二方向DR2上延伸。第五连接电极CNE5可以被设置为横跨第三电极RME3和第四电极RME4，并且可以在平面图中具有其中其围绕第四连接电极CNE4的第四延伸部CN_E4的形状。
第三连接电极CNE3和第四连接电极CNE4可以是具有在第二方向DR2上彼此不平行且在第一方向DR1上延伸的延伸部的连接电极，第五连接电极CNE5可以是具有在第二方向DR2上彼此平行且在第一方向DR1上延伸的延伸部的连接电极。第三连接电极CNE3和第四连接电极CNE4可以具有其中它们在第一方向DR1上延伸但弯曲的形状，第五连接电极CNE5可以具有其中其在平面图中围绕另一连接电极的一部分的形状。
根据连接电极CNE的布置结构，多个发光元件ED可以根据两端与其接触的连接电极CNE而被划分(或分组)为不同的发光元件ED。第一发光元件ED1和第二发光元件ED2可以具有与第一类型连接电极接触的第一端和与第二类型连接电极接触的第二端。第一发光元件ED1可以与第一连接电极CNE1和第三连接电极CNE3接触，第二发光元件ED2可以与第二连接电极CNE2和第四连接电极CNE4接触。第三发光元件ED3和第四发光元件ED4可以具有与第二类型连接电极接触的第一端和与第三类型连接电极接触的第二端。第三发光元件ED3可以与第三连接电极CNE3和第五连接电极CNE5接触，第四发光元件ED4可以与第四连接电极CNE4和第五连接电极CNE5接触。
如下所述，发光元件ED可以具有在发光元件ED延伸所沿的方向上的两端，并且可以通过与两端与其接触的连接电极CNE彼此串联连接。显示装置10可以针对每个子像素SPXn包括更多数量的发光元件ED，并且发光元件ED之间的串联连接可以被构造为使得每单位面积发射的光的量可以增大。
根据实施例，显示装置10可以包括设置在电极RME、发光元件ED和连接电极CNE之间的多个绝缘层。绝缘层可以被设置为部分地覆盖电极RME、发光元件ED和连接电极CNE。绝缘层可以具有部分地暴露设置在其下方的层的开口，并且设置在绝缘层上的连接电极CNE可以与通过开口暴露并设置在绝缘层下方的层接触。在下文中，将进一步参照其他附图描述显示装置10的剖面结构和绝缘层在平面图中的布置。
图7是示出设置在图6中所示的第一子像素中的第一绝缘层的平面图。
图8是示出设置在图6中所示的第一子像素中的第二绝缘层的平面图。图9是示出设置在图6中所示的第一子像素的第一连接电极层的连接电极的平面图。图10是示出设置在图6中所示的第一子像素中的第三绝缘层的平面图。图11是示出设置在图6中所示的第一子像素中的第二连接电极层的连接电极的平面图。图12是沿着图6的线N1-N1'截取的剖视图。图13是沿着图6的线N2-N2'截取的剖视图。
图7至图11示出了设置在第一子像素SPX1中的作为不同的层的多个绝缘层PAS1、PAS2和PAS3以及连接电极CNE在平面图中的布置。图7示出了设置在堤层BNL下方的第一绝缘层PAS1在平面图中的布置，图8和图10示出了设置在堤层BNL上方的第二绝缘层PAS2和第三绝缘层PAS3在平面图中的布置。图12示出了穿越设置在第一子像素SPX1中的第一发光元件ED1和第二发光元件ED2的两端的剖面，图13示出了穿越设置在子区域SA中的多个接触孔(例如，接触开口)CT1、CT2、CT3和CT4的剖面。
参照图7至图13，除了图5和图6之外，显示装置10可以包括第一基底SUB、设置在第一基底SUB上的半导体层、多个导电层和多个绝缘层。另外，显示装置10可以包括多个电极RME、发光元件ED和连接电极CNE。
第一基底SUB可以是绝缘基底。第一基底SUB可以由绝缘材料(诸如玻璃、石英或聚合物树脂)制成。另外，第一基底SUB可以是刚性基底，但是在其他实施例中，可以是可以弯曲、折叠或卷曲的柔性基底。第一基底SUB可以包括显示区域DPA和在平面图中围绕显示区域DPA的非显示区域NDA，显示区域DPA可以具有发射区域EMA和作为非发射区域的一部分的子区域SA。
第一导电层可以包括下金属层BML、第一电压线VL1和第二电压线VL2。下金属层BML可以被设置为与第一晶体管T1的第一有源层ACT1叠置。下金属层BML可以防止光入射在第一晶体管T1的第一有源层ACT1上，或者可以电连接到第一有源层ACT1以稳定第一晶体管T1的电特性。然而，在一些实施例中，可以省略下金属层BML。
传输到第一电极RME1的高电位电压(或第一电源电压)可以施加到第一电压线VL1，传输到第二电极RME2的低电位电压(或第二电源电压)可以施加到第二电压线VL2。第一电压线VL1可以通过第三导电层的导电图案(例如，第三导电图案CDP3)电连接到第一晶体管T1。第二电压线VL2可以通过第三导电层的导电图案(例如，第二导电图案CDP2)电连接到第二电极RME2。
在图12中，第一电压线VL1和第二电压线VL2设置在第一导电层处，但是公开不限于此。在一些实施例中，第一电压线VL1和第二电压线VL2可以设置在第三导电层处，并且可以分别直接电连接到第一晶体管T1和第二电极RME2。
缓冲层BL可以设置在第一导电层和第一基底SUB上。缓冲层BL可以形成在第一基底SUB上，以保护像素PX的晶体管免受湿气渗透通过可能易受湿气渗透的第一基底SUB的影响，并且可以使下面的表面平坦化(例如，可以提供平坦的上表面)。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以被设置为分别与稍后将描述的第二导电层的第一栅电极G1和第二栅电极G2部分地叠置。
半导体层可以包括多晶硅、单晶硅或氧化物半导体等。在实施例中，半导体层可以包括多晶硅或氧化物半导体。氧化物半导体可以包括铟(In)。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
在图12中，一个第一晶体管T1和一个第二晶体管T2设置在显示装置10的子像素SPXn中，但是公开不限于此，显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI可以设置在半导体层上。第一栅极绝缘层GI可以是晶体管T1和T2中的每个的栅极绝缘膜。在图12中，第一栅极绝缘层GI与第二导电层的栅电极G1和G2一起被图案化，以部分地设置在第二导电层与半导体层的有源层ACT1和ACT2之间，但是公开不限于此。在一些实施例中，第一栅极绝缘层GI可以在覆盖半导体层的同时整体地设置在缓冲层BL上。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以被设置为在作为厚度方向的第三方向DR3上与第一有源层ACT1的沟道区叠置，第二栅电极G2可以被设置为在第三方向DR3上与第二有源层ACT2的沟道区叠置。第二导电层还可以包括存储电容器的一个电极。
第一层间绝缘层IL1设置在第二导电层上。第一层间绝缘层IL1可以是第二导电层与设置在第二导电层上的其他层之间的绝缘膜，并且可以保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可以包括多个导电图案CDP1、CDP2和CDP3以及各个晶体管T1和T2的源电极S1和S2以及漏电极D1和D2。导电图案CDP1、CDP2、CDP3中的一些可以使不同层的导电层或半导体层彼此电连接，并且可以是晶体管T1和T2的源电极/漏电极。
第一导电图案CDP1可以通过穿透第一层间绝缘层IL1的接触孔(或接触开口)与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过穿透第一层间绝缘层IL1和缓冲层BL的接触孔(或接触开口)与下金属层BML接触。第一导电图案CDP1可以是第一晶体管T1的第一源电极S1。第一导电图案CDP1可以电连接到第一电极RME1或第一连接电极CNE1。第一晶体管T1可以向第一电极RME1或第一连接电极CNE1传输从第一电压线VL1施加的第一电源电压。
第二导电图案CDP2可以通过穿透第一层间绝缘层IL1和缓冲层BL的接触孔(或接触开口)与第二电压线VL2接触。第二电压线VL2可以通过第二导电图案CDP2向第二连接电极CNE2传输第二电源电压。
第三导电图案CDP3可以通过穿透第一层间绝缘层IL1和缓冲层BL的接触孔(或接触开口)与第一电压线VL1接触。另外，第三导电图案CDP3可以通过穿透第一层间绝缘层IL1的接触孔(或接触开口)与第一晶体管T1的第一有源层ACT1接触。第三导电图案CDP3可以使第一电压线VL1电连接到第一晶体管T1，并且可以是第一晶体管T1的第一漏电极D1。
第二源电极S2和第二漏电极D2可以分别通过穿透第一层间绝缘层IL1的接触孔(或接触开口)与第二晶体管T2的第二有源层ACT2接触。
第一钝化层PV1设置在第三导电层上。第一钝化层PV1可以是第三导电层与其他层之间的绝缘膜，并且可以保护第三导电层。
上述缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以形成为交替地堆叠的多个无机层。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以形成为其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层堆叠的双层或者其中交替地堆叠这些层的多层结构。然而，公开不限于此，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个也可以形成为包括上述绝缘材料的一个无机层。另外，在一些实施例中，第一层间绝缘层IL1也可以由有机绝缘材料(诸如聚酰亚胺(PI))制成。
过孔层VIA在显示区域DPA中设置在第三导电层上。过孔层VIA可以包括有机绝缘材料(例如，诸如聚酰亚胺(PI)的有机绝缘材料)，以补偿由于下部(或下面的)导电层引起的台阶并且提供平坦的上表面。然而，在一些实施例中，可以省略过孔层VIA。
显示装置10可以包括分隔壁BP1、BP2和BP3、多个电极RME、堤层BNL、多个发光元件ED和多个连接电极CNE作为设置在过孔层VIA上的显示元件层。另外，显示装置10可以包括绝缘层PAS1、PAS2和PAS3。
分隔壁BP1、BP2和BP3可以设置在过孔层VIA上。例如，分隔壁BP1、BP2和BP3可以直接设置在过孔层VIA上，并且可以具有其中其至少一部分从过孔层VIA的上表面突出的结构。如上所述，第一分隔壁BP1和第二分隔壁BP2可以被设置为彼此间隔开，第三分隔壁BP3可以设置在第一分隔壁BP1与第二分隔壁BP2之间。分隔壁BP1、BP2和BP3的突出部分可以具有以一曲率(例如，预定曲率)倾斜(或者弯折或弯曲)的侧表面，并且从发光元件ED发射的光可以被设置在分隔壁BP1、BP2和BP3上的电极RME反射以从过孔层VIA在向上方向上发射。与图12中所示的实施例不同，分隔壁BP1、BP2和BP3可以具有在剖视图中其外表面以一曲率(例如，预定曲率)弯折(或弯曲)的形状；例如，分隔壁BP1、BP2和BP3可以具有半圆形或半椭圆形的剖面形状。分隔壁BP1、BP2和BP3可以包括有机绝缘材料(诸如聚酰亚胺(PI))，但是不限于此。
多个电极RME可以设置在分隔壁BP1、BP2和BP3以及过孔层VIA上。例如，相应的电极RME可以至少设置在分隔壁BP1、BP2和BP3的倾斜的侧表面上。电极RME在第二方向DR2上测量的宽度可以比分隔壁BP1、BP2和BP3在第二方向DR2上测量的宽度小，并且在第二方向DR2上彼此间隔开的电极RME之间的间隔可以比分隔壁BP1、BP2和BP3之间的间隔小。电极RME可以在过孔层VIA的至少部分区域处直接设置在过孔层VIA上，因此可以设置在同一平面上。
如上所述，第一电极RME1可以设置在第一分隔壁BP1上，第二电极RME2和第三电极RME3可以设置在第三分隔壁BP3上，第四电极RME4可以设置在第二分隔壁BP2上。电极RME之间的间隔可以比分隔壁BP1、BP2和BP3之间的间隔小，并且电极RME的至少一部分可以直接设置在过孔层VIA上。
设置在分隔壁BP1、BP2和BP3之间的发光元件ED可以朝向其两端(或从两端)发射光，并且发射的光可以被引导到并入射到设置在分隔壁BP1、BP2和BP3上的电极RME上。相应的电极RME可以具有其中其设置在分隔壁BP1、BP2和BP3上的部分可以反射从发光元件ED发射的光的结构。电极RME可以被设置为覆盖分隔壁BP1、BP2和BP3的至少一个侧表面，以反射从发光元件ED发射的光。
第一电极RME1和第二电极RME2可以通过设置在其与堤层BNL叠置的部分中的电极接触孔(例如，电极接触开口)CTD和CTS同第三导电层直接接触。例如，第一电极接触孔CTD可以形成在第一电极RME1和堤层BNL彼此叠置的部分中，第二电极接触孔CTS可以形成在其中第二电极RME2和堤层BNL彼此叠置的部分中。第一电极RME1可以与第一导电图案CDP1接触，并且可以通过穿透过孔层VIA和第一钝化层PV1的第一电极接触孔CTD电连接到第一晶体管T1。第二电极RME2可以与第二导电图案CDP2接触，并且可以通过穿透过孔层VIA和第一钝化层PV1的第二电极接触孔CTS电连接到第二电压线VL2。
电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包括金属(诸如银(Ag)、铜(Cu)或铝(Al))，可以包括包含铝(Al)、镍(Ni)、或镧(La)等的合金，或者可以具有其中堆叠有由钛(Ti)、钼(Mo)和铌(Nb)制成的金属层或者由钛(Ti)、钼(Mo)和铌(Nb)制成的合金的结构。在一些实施例中，电极RME可以形成为其中堆叠有包括铝(Al)的合金以及由钛(Ti)、钼(Mo)和铌(Nb)制成的一个或更多个金属层的双层或多层结构。
公开不限于此，电极RME中的每个还可以包括透明导电材料。例如，电极RME中的每个可以包括诸如ITO、IZO或ITZO的材料。在一些实施例中，电极RME中的每个可以具有其中堆叠有由透明导电材料制成的一个或更多个层以及由具有高反射率的金属制成的一个或更多个层的结构，或者可以形成为包括透明导电材料和具有高反射率的金属的一个层。例如，电极RME中的每个可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。电极RME可以在电连接到发光元件ED的同时在第一基底SUB(或相对于第一基底SUB)的向上方向上反射从发光元件ED发射的光中的一些。
第一绝缘层PAS1可以设置在整个显示区域DPA中，并且可以设置在过孔层VIA和多个电极RME上。第一绝缘层PAS1可以在保护多个电极RME的同时使不同的电极RME彼此绝缘。在形成堤层BNL之前，设置第一绝缘层PAS1以覆盖电极RME，并且因此第一绝缘层PAS1可以防止电极RME在形成堤层BNL的工艺中被损坏。另外，第一绝缘层PAS1可以防止设置在第一绝缘层PAS1上的发光元件ED直接接触其他构件(或组件等)并防止所述发光元件ED被其他构件(或组件等)损坏。
在实施例中，第一绝缘层PAS1可以具有被形成为使得第一绝缘层PAS1的上表面的一部分在第二方向DR2上彼此间隔开的电极RME之间凹陷的台阶。发光元件ED可以设置在第一绝缘层PAS1的在其处形成有台阶的上表面上，并且空间可以形成在发光元件ED与第一绝缘层PAS1之间。
根据实施例，第一绝缘层PAS1可以包括多个分离开口以及多个接触孔(例如，接触开口)CT1、CT2、CT3和CT4。第一绝缘层PAS1可以包括形成为与子区域SA的分离部ROP对应的多个分离开口以及形成在稍后将描述的连接电极CNE和电极RME彼此连接的部分处的多个接触孔CT1、CT2、CT3和CT4。第一绝缘层PAS1可以整体地设置在过孔层VIA上，但是可以在形成有分离开口以及接触孔CT1、CT2、CT3和CT4的部分中部分地暴露下层。
第一绝缘层PAS1中的形成为与子区域SA的分离部ROP对应的分离开口可以暴露过孔层VIA的上表面。多个电极RME可以被设置为在第一方向DR1上延伸，然后可以在第一绝缘层PAS1中的开口之中的被形成为与分离部ROP对应的分离开口暴露的部分中被蚀刻以分离成多个电极RME。
形成在第一绝缘层PAS1中的接触孔CT1、CT2、CT3和CT4可以被设置为分别与不同的电极RME叠置。例如，接触孔CT1、CT2、CT3和CT4可以设置在子区域SA中，并且可以包括被设置为与第一电极RME1叠置的第一接触孔CT1、被设置为与第二电极RME2叠置的第二接触孔CT2、被设置为与第三电极RME3叠置的第三接触孔CT3和被设置为与第四电极RME4叠置的第四接触孔CT4。接触孔CT1、CT2、CT3和CT4可以穿透第一绝缘层PAS1以分别暴露设置在第一绝缘层PAS1下方的电极RME的上表面的部分。接触孔CT1、CT2、CT3和CT4还可以穿透设置在第一绝缘层PAS1上的其他绝缘层的部分。通过各个接触孔CT1、CT2、CT3、CT4露出的电极RME可以与连接电极CNE接触。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且在平面图中可以围绕子像素SPXn中的每个。堤层BNL可以在平面图中在围绕每个子像素SPXn的发射区域EMA和子区域SA的同时划分(或分离)每个子像素SPXn的发射区域EMA和子区域SA，并且可以在平面图中在围绕显示区域DPA的最外部分的同时划分(或分离)显示区域DPA和非显示区域NDA。
堤层BNL可以具有与分隔壁BP1、BP2和BP3类似的高度(例如，预定高度)。在一些实施例中，堤层BNL的上表面的高度(或位置)可以比分隔壁BP1、BP2和BP3的高度大(或高)，堤层BNL的厚度可以等于或大于分隔壁BP1、BP2和BP3的厚度。堤层BNL可以防止在制造显示装置10期间的喷墨印刷工艺期间墨溢出到相邻的子像素SPXn中。堤层BNL可以包括有机绝缘材料(诸如类似于分隔壁BP1、BP2和BP3的聚酰亚胺)。然而，公开不限于此，堤层BNL可以包括与分隔壁BP1、BP2和BP3的材料不同的材料。
发光元件ED可以设置在发射区域EMA中。发光元件ED可以在分隔壁BP1、BP2和BP3之间设置在第一绝缘层PAS1上。发光元件ED可以被设置为使得其延伸所沿的一个方向(例如，其延伸方向)与第一基底SUB的上表面平行。如稍后描述的，发光元件ED可以包括沿着其延伸所沿的一个方向(例如，沿着其延伸方向)设置的多个半导体层，并且多个半导体层可以沿着与第一基底SUB的上表面平行的方向顺序地设置。然而，公开不限于此，当发光元件ED具有另一结构时，多个半导体层也可以在与第一基底SUB垂直的方向上设置。
设置在每个子像素SPXn中的发光元件ED可以根据半导体层的材料发射不同波长带的光。然而，公开不限于此，设置在每个子像素SPXn中的发光元件ED可以包括由相同的材料制成的半导体层以发射相同颜色的光。
发光元件ED可以与连接电极CNE接触以电连接到电极RME和过孔层VIA下方的导电层，并且可以接收施加到其的电信号以发射特定波长带的光。
第二绝缘层PAS2可以设置在多个发光元件ED、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2包括在分隔壁BP1、BP2和BP3之间在第一方向DR1上延伸并且设置在多个发光元件ED上的图案部。图案部可以被设置为部分地围绕发光元件ED的外表面，并且可以不覆盖(或可以暴露)发光元件ED的两侧和/或两端。在平面图中，图案部可以在每个子像素SPXn中形成线型图案或岛状图案。第二绝缘层PAS2的图案部可以在制造显示装置10的工艺中固定发光元件ED，同时保护发光元件ED。另外，第二绝缘层PAS2可以被设置为填充发光元件ED与发光元件ED下方的第一绝缘层PAS1之间的空间。第二绝缘层PAS2的一部分可以设置在堤层BNL上以及子区域SA中。
根据实施例，第二绝缘层PAS2可以包括多个开口OP1、OP2、OP3和OP4以及多个接触孔(例如，接触开口)CT1、CT2、CT3和CT4。第二绝缘层PAS2可以包括形成为与子区域SA的分离部ROP对应的多个分离开口以及被设置为在发射区域EMA中与电极RME部分地叠置的多个开口OP1、OP2、OP3和OP4。第二绝缘层PAS2可以整体地设置在第一绝缘层PAS1上，但是可以在其中形成有多个开口OP1、OP2、OP3和OP4的部分中部分地暴露下层。
在第二绝缘层PAS2中的形成为与子区域SA的分离部ROP对应的分离开口中，可以执行使设置在分离开口下方的电极RME彼此分离的工艺。与第一绝缘层PAS1类似，第二绝缘层PAS2也可以包括在其中执行使电极RME彼此隔离的工艺的分离部ROP中暴露过孔层VIA的上表面的分离开口。
第二绝缘层PAS2可以包括多个第一开口OP1、第二开口OP2和第三开口OP3以及多个第四开口OP4，多个第一开口OP1、第二开口OP2和第三开口OP3设置在电极RME上、与电极RME叠置并暴露发光元件ED的一端，多个第四开口OP4与电极RME叠置但是不与发光元件ED叠置。多个第一开口OP1、第二开口OP2、第三开口OP3和第四开口OP4可以具有其中它们在第一方向DR1上延伸的形状，并且可以在第一方向DR1或第二方向DR2上彼此间隔开并彼此面对。开口OP1、OP2、OP3和OP4可以与在第一方向DR1上延伸的电极RME和分隔壁BP1、BP2和BP3的侧面部分地叠置，并且第一开口OP1、第二开口OP2和第三开口OP3也可以与设置在沿第二方向DR2彼此间隔开的电极RME上的发光元件ED部分地叠置。
第一开口OP1可以被设置为在第三分隔壁BP3上与第二电极RME2和第三电极RME3叠置。不同的第一开口OP1可以在第一方向DR1上彼此间隔开，并且第一开口OP1中的任何一个可以与第二发光元件ED2叠置，而第一开口OP1中的另一个可以与第三发光元件ED3叠置。设置在发射区域EMA的上侧的第一开口OP1可以与第三发光元件ED3部分地叠置，设置在发射区域EMA的下侧的第一开口OP1可以与第二发光元件ED2部分地叠置。
第二开口OP2可以在第二方向DR2上分别面对第一开口OP1和第三开口OP3。多个第二开口OP2之中的设置在发射区域EMA的下侧的第二开口OP2可以被设置为分别与第三电极RME3和第四电极RME4叠置，并且可以分别与第一发光元件ED1和第二发光元件ED2部分地叠置。多个第二开口OP2之中的设置在发射区域EMA的上侧的第二开口OP2可以被设置为分别与第一电极RME1和第二电极RME2叠置，并且可以分别与第三发光元件ED3和第四发光元件ED4部分地叠置。与第一电极RME1和第四电极RME4叠置的第二开口OP2可以分别在第二方向DR2上与第一开口OP1间隔开并面对第一开口OP1。与第二电极RME2和第三电极RME3叠置的第二开口OP2可以分别在第二方向DR2上与稍后将描述的第三开口OP3间隔开并面对第三开口OP3。第一开口OP1可以设置在沿第二方向DR2彼此间隔开的第二开口OP2之间。第二开口OP2中的每个可以与第一分隔壁BP1、第二分隔壁BP2和第三分隔壁BP3中的任何一个叠置。
第三开口OP3可以在第二方向DR2上面对第二开口OP2。被设置为与第一电极RME1叠置的第三开口OP3中的设置在发射区域EMA的下侧的第三开口OP3可以与第一发光元件ED1部分地叠置。被设置为与第四电极RME4叠置的第三开口OP3中的设置在发射区域EMA的上侧的第三开口OP3可以与第四发光元件ED4部分地叠置。与第一电极RME1和第四电极RME4叠置的第二开口OP2可以分别在第二方向DR2上与第一开口OP1间隔开并面对第一开口OP1。第三开口OP3中的每个可以与第一分隔壁BP1和第二分隔壁BP2中的任何一个叠置。
第四开口OP4可以在第二方向DR2上与第二开口OP2间隔开。第四开口OP4可以被设置为与分别同第二开口OP2叠置的电极RME相同的电极RME叠置而在第四开口OP4中未设置发光元件ED，并且可以与分隔壁BP1、BP2和BP3与堤层BNL之间的区域部分地叠置。例如，设置在发射区域EMA的下侧的第四开口OP4可以与第四电极RME4叠置，而设置在发射区域EMA的上侧的第四开口OP4可以与第一电极RME1叠置。第四开口OP4中的每个可以与第一分隔壁BP1和第二分隔壁BP2中的任何一个叠置。
在实施例中，第一开口OP1在第二方向DR2上测量的最大宽度可以比第二开口OP2、第三开口OP3和第四开口OP4的最大宽度大。第三开口OP3在第二方向DR2上测量的最大宽度也可以比第二开口OP2和第四开口OP4的最大宽度大，第二开口OP2和第四开口OP4在第二方向DR2上测量的最大宽度可以彼此相同。各个开口OP1、OP2、OP3和OP4的宽度可以根据各个开口OP1、OP2、OP3和OP4的位置而彼此不同。在实施例中，第一开口OP1可以被设置为与不同的电极RME叠置，并且因此可以具有最大的最大宽度。
第一开口OP1、第二开口OP2和第三开口OP3可以与发光元件ED部分地叠置，以暴露发光元件ED的一端。第一开口OP1、第二开口OP2和第三开口OP3可以被设置为与连接电极CNE叠置，并且连接电极CNE可以与通过第一开口OP1、第二开口OP2和第三开口OP3暴露的发光元件ED接触。
另一方面，第四开口OP4可以不与发光元件ED叠置，并且可以不与连接电极CNE叠置。其他开口可以与分隔壁BP1、BP2和BP3之间的区域部分地叠置，而第四开口OP4可以与分隔壁BP1、BP2和BP3之中的设置在外侧的第一分隔壁BP1和第二分隔壁BP2与堤层BNL之间的区域叠置。第一开口OP1、第二开口OP2和第三开口OP3可以是形成为允许发光元件ED与连接电极CNE之间的连接的开口，而第四开口OP4可以是形成从发光元件ED发射的光的发射路径的开口。
多个开口OP1、OP2、OP3和OP4中的一些开口可以是仅穿透第二绝缘层PAS2的开口，而多个开口OP1、OP2、OP3和OP4中的其他开口可以是穿透第二绝缘层PAS2和第三绝缘层PAS3的开口。稍后将提供其详细描述。
第二绝缘层PAS2可以包括设置在子区域SA中并被设置为与第一电极RME1叠置的第一接触孔CT1、设置在子区域SA中并被设置为与第二电极RME2叠置的第二接触孔CT2、设置在子区域SA中并被设置为与第三电极RME3叠置的第三接触孔CT3和设置在子区域SA中并被设置为与第四电极RME4叠置的第四接触孔CT4。除了第一绝缘层PAS1之外，接触孔CT1、CT2、CT3和CT4还可以穿透第二绝缘层PAS2。接触孔CT1、CT2、CT3和CT4可以分别暴露设置在接触孔CT1、CT2、CT3和CT4下方的电极RME的上表面的部分。
连接电极CNE可以设置在电极RME以及分隔壁BP1、BP2和BP3上。连接电极CNE可以被划分为设置在第二绝缘层PAS2与第三绝缘层PAS3之间的第一连接电极层的连接电极和设置在第三绝缘层PAS3上的第二连接电极层的连接电极。第三连接电极CNE3和第四连接电极CNE4可以是第一连接电极层的连接电极，第一连接电极CNE1、第二连接电极CNE2和第五连接电极CNE5可以是第二连接电极层的连接电极。
第一连接电极CNE1可以设置在第一电极RME1和第一分隔壁BP1上。第二连接电极CNE2可以设置在第二电极RME2和第三分隔壁BP3上。第三连接电极CNE3可以设置在第一电极RME1和第三电极RME3上。第四连接电极CNE4可以设置在第二电极RME2和第四电极RME4上。第五连接电极CNE5可以设置在第三电极RME3和第四电极RME4上。各个连接电极CNE在平面图中的布置的描述与上面参照图5和图6描述的相同。
第一连接电极CNE1和第二连接电极CNE2可以被设置为横跨发射区域EMA和子区域SA，并且可以分别通过形成在子区域SA中的接触孔CT1和CT2与电极RME直接接触。第三连接电极CNE3和第四连接电极CNE4可以被设置为横跨发射区域EMA和子区域SA，并且可以分别通过形成在子区域SA中的接触孔CT3和CT4与电极RME直接接触。
第一连接电极CNE1可以在子区域SA中通过穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触孔CT1与第一电极RME1接触。第二连接电极CNE2可以在子区域SA中通过穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第二接触孔CT2与第二电极RME2接触。第三连接电极CNE3可以在子区域SA中通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第三接触孔CT3与第三电极RME3接触。第四连接电极CNE4可以在子区域SA中通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第四接触孔CT4与第四电极RME4接触。
第一连接电极CNE1可以通过第一电极RME1电连接到第一晶体管T1以接收传输到第一晶体管T1的第一电源电压，第二连接电极CNE2可以通过第二电极RME2电连接到第二电压线VL2以接收施加到第二电压线VL2的第二电源电压。发光元件ED可以通过经由第一连接电极CNE1和第二连接电极CNE2传输的电源电压来发射光。
第一连接电极CNE1和第二连接电极CNE2可以是分别连接到与第三导电层直接连接的电极RME1和RME2的第一类型连接电极，第三连接电极CNE3和第四连接电极CNE4可以是连接到不与第三导电层连接的电极RME3和RME4的第二类型连接电极，第五连接电极CNE5可以是不连接到电极RME的第三类型连接电极。第五连接电极CNE5不连接到电极RME，可以与发光元件ED接触，并且可以与其他连接电极CNE一起构成发光元件ED的电连接电路。
然而，公开不限于此。在一些实施例中，在显示装置10中，连接电极CNE中的一些可以直接连接到第三导电层。例如，作为第一类型连接电极的第一连接电极CNE1和第二连接电极CNE2中的每个可以直接连接到第三导电层，并且可以不电连接到电极RME。第二类型连接电极和第三类型连接电极也可以不电连接到电极RME，并且可以仅连接到发光元件ED。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO或铝(Al)等。作为示例，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以透射穿过连接电极CNE然后被射出。
第三绝缘层PAS3设置在第一连接电极层的连接电极和第二绝缘层PAS2上。第三绝缘层PAS3可以整体地设置在第二绝缘层PAS2上以覆盖第三连接电极CNE3和第四连接电极CNE4，并且第一连接电极CNE1、第二连接电极CNE2和第五连接电极CNE5可以设置在第三绝缘层PAS3上。除了其中设置有第三连接电极CNE3和第四连接电极CNE4的区域之外，第三绝缘层PAS3可以整体地设置在过孔层VIA上。第三绝缘层PAS3可以使第一连接电极层的连接电极和第二连接电极层的连接电极彼此绝缘，使得第一连接电极层的连接电极和第二连接电极层的连接电极彼此不直接接触。
根据实施例，第三绝缘层PAS3可以包括多个开口OP1、OP2和OP4以及多个接触孔(例如，接触开口)CT1和CT2。第三绝缘层PAS3可以包括被设置为在发射区域EMA中与电极RME部分地叠置的多个开口OP1、OP3和OP4。第三绝缘层PAS3可以整体地设置在第二绝缘层PAS2上，但是可以在形成有多个开口的部分中部分地暴露下层。
第三绝缘层PAS3可以包括与电极RME叠置并暴露发光元件ED的一端的多个第一开口OP1和第三开口OP3以及与电极RME叠置但是不与发光元件ED叠置的多个第四开口OP4。多个第一开口OP1、第三开口OP3和第四开口OP4可以在第一方向DR1上延伸，并且可以在第一方向DR1和/或第二方向DR2上彼此间隔开并彼此面对。开口OP1、OP3和OP4可以与在第一方向DR1上延伸的电极RME以及分隔壁BP1、BP2和BP3的侧面部分地叠置，并且第一开口OP1和第三开口OP3也可以与设置在沿第二方向DR2彼此间隔开的电极RME上的发光元件ED部分地叠置。
第三绝缘层PAS3中的第一开口OP1、第三开口OP3和第四开口OP4在平面图中的形状的描述与上述第二绝缘层PAS2中的开口的描述相同。在显示装置10中，设置在每个子像素SPXn中的开口OP1、OP2、OP3和OP4中的一些开口可以是仅穿透第二绝缘层PAS2的开口，而开口OP1、OP2、OP3和OP4中的其他开口可以是穿透第二绝缘层PAS2和第三绝缘层PAS3的开口。例如，第一开口OP1、第三开口OP3和第四开口OP4可以穿透第二绝缘层PAS2和第三绝缘层PAS3，而第二开口OP2可以仅穿透第二绝缘层PAS2。第三绝缘层PAS3可以覆盖第二开口OP2。
第三绝缘层PAS3可以包括设置在子区域SA中并被设置为与第一电极RME1叠置的第一接触孔CT1和设置在子区域SA中并被设置为与第二电极RME2叠置的第二接触孔CT2。除了第一绝缘层PAS1和第二绝缘层PAS2之外，第一接触孔CT1和第二接触孔CT2还可以穿透第三绝缘层PAS3。接触孔CT1和CT2可以分别暴露设置在接触孔CT1和CT2下方的电极RME的上表面的部分。
还可以在第三绝缘层PAS3上设置另一绝缘层。这种绝缘层可以保护设置在第一基底SUB上的构件免受外部环境的影响。
上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。作为示例，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料，或者第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料，而第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或至少一个可以具有其中交替地或重复地堆叠有多个绝缘层的结构。在实施例中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以由氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的任何一种制成。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的全部可以由相同的材料制成，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的一些绝缘层可以由相同的材料制成，而它们中的其他绝缘层可以由不同的材料制成，或者第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的全部可以由不同的材料制成。
多个连接电极CNE可以与形成在第二绝缘层PAS2和第三绝缘层PAS3中的第一开口OP1、第二开口OP2和第三开口OP3部分地叠置，并且可以与发光元件ED接触。例如，第一连接电极CNE1可以被设置为与设置在第一电极RME1上的第三开口OP3叠置，第二连接电极CNE2可以被设置为与设置在第二电极RME2上的第一开口OP1叠置。第三连接电极CNE3的第一延伸部CN_E1可以与设置在第三电极RME3上的第二开口OP2叠置，并且第二延伸部CN_E2可以与设置在第一电极RME1上的第二开口OP2叠置。第四连接电极CNE4的第三延伸部CN_E3可以与设置在第四电极RME4上的第二开口OP2叠置，并且第四延伸部CN_E4可以与设置在第二电极RME2上的第二开口OP2叠置。第五连接电极CNE5的第五延伸部CN_E5可以与设置在第三电极RME3上的第一开口OP1叠置，并且第六延伸部CN_E6可以与设置在第四电极RME4上的第三开口OP3叠置。
连接电极CNE中的每个不被设置为与第一开口OP1、第二开口OP2和第三开口OP3中的每个对应，但是连接电极CNE的部分可以与第一开口OP1、第二开口OP2和第三开口OP3叠置，并且连接电极CNE的另一部分可以设置在第二绝缘层PAS2或第三绝缘层PAS3上。连接电极CNE可以在具有基本上恒定的宽度的同时在一个方向上延伸，并且可以在其与开口OP1、OP2和OP3叠置的部分处沿着开口OP1、OP2和OP3的边缘的台阶设置。第一开口OP1、第二开口OP2和第三开口OP3可以被设置为与发光元件ED中的一些叠置，或者可以被设置为与电极RME以及分隔壁BP1、BP2和BP3的边缘叠置。因此，开口OP1、OP2和OP3的边缘可能具有通过电极RME和发光元件ED的布置形成的相对大的台阶，并且连接电极CNE的与绝缘层PAS2和PAS3的开口OP1、OP2和OP3的边缘叠置的部分可能由于台阶而断开，这是有问题的。
例如，连接电极CNE中的一些可能被设置为超过开口OP1、OP2和OP3的在开口OP1、OP2和OP3延伸所沿的方向上的两端从发射区域EMA横跨堤层BNL。其部分设置在堤层BNL上的连接电极CNE可以是使发光元件ED彼此电连接或使发光元件ED和电极RME电连接的连接电极CNE，并且当对应的连接电极CNE的部分断开时，电信号不会传输到(例如，不会到达)子像素SPXn的发光元件ED。
根据实施例，在显示装置10中，开口OP1、OP2和OP3中的一些开口以及连接电极CNE中的一些连接电极可以具有其中其宽度部分地改变的形状，从而可以防止或减轻可能在开口OP1、OP2和OP3的两端处发生的连接电极CNE的断开缺陷。显示装置10可以包括开口(例如，第一开口OP1)，开口具有其中它们在第一方向DR1上延伸的形状并且在其第一方向DR1上的两端(例如，相对端)处具有不同的宽度。多个连接电极CNE之中的与这些开口叠置的连接电极CNE可以包括具有不同宽度的第一部分P1和第二部分P2。
图14是示出设置在图6的部分A中的第三绝缘层和连接电极的平面图，图15是沿着图14的线N3-N3'截取的剖视图。
图14示出了根据实施例第一开口OP1和连接电极CNE在子像素SPXn的发射区域EMA的边缘处的相对布置。
结合图7至图11参照图14和图15，多个开口中的第一开口OP1中的每个可以具有作为其在第一方向DR1上的两端(例如，相对端)的与堤层BNL相邻的第一侧部分和与发射区域EMA的中心部分相邻的第二侧部分。第一开口OP1的第一侧部分在第二方向DR2上测量的宽度可以比第二侧部分的宽度小。第一开口OP1的第一侧部分的宽度可以具有比其第二侧部分小的宽度。第一开口OP1的第一侧部分可以被定位为使得其一侧与发光元件ED相邻。例如，第一开口OP1的第一侧部分和第二侧部分中的每个的与设置有发光元件ED的部分相邻的一侧可以在第一方向DR1上共线，而第一开口OP1的第一侧部分和第二侧部分中的每个的与所述一侧相对的另一侧可以不共线。第一开口OP1可以具有其中第一侧部分的另一侧从第二侧部分的另一侧和从第二侧部分的另一侧延伸的一侧向内凹陷的形状。
与连接电极CNE之中的同第一开口OP1叠置的连接电极CNE类似，第二连接电极CNE2和第五连接电极CNE5的第五延伸部CN_E5可以与第一开口OP1的在第一方向DR1上的至少一个侧部分叠置。第二连接电极CNE2和第五连接电极CNE5的第五延伸部CN_E5可以是被设置为横跨发射区域EMA和堤层BNL(例如，横跨发射区域EMA和堤层BNL延伸)的连接电极，并且可以被设置为穿过第一开口OP1的具有减小的(例如，相对较小的)宽度的第一侧部分。第二连接电极CNE2和第五连接电极CNE5的第五延伸部CN_E5中的每个可以具有第一部分P1和第二部分P2，第二部分P2具有比第一部分P1大的宽度。第一开口OP1的两个侧部分之中的具有相对小的宽度的第一侧部分可以与连接电极CNE中的具有较大宽度的第二部分P2叠置。连接电极CNE可以包括第二部分P2，第二部分P2的宽度增大，同时第二部分P2穿过(或越过)第一开口OP1中的具有小宽度的第一侧部分。第二连接电极CNE2和第五连接电极CNE5的第五延伸部CN_E5可以具有其中它们基本上在第一方向DR1上延伸的形状，并且可以具有其中在其与第一开口OP1的第一侧部分叠置的部分处其宽度增大的形状。
显示装置10的连接电极CNE的部分可以被设置为与绝缘层PAS2和PAS3的开口OP1、OP2和OP3对应。连接电极CNE的被设置为与开口OP1、OP2和OP3对应的部分可以沿着由开口OP1、OP2和OP3暴露的下层的台阶设置。连接电极CNE中的一些可以包括在覆盖由于开口OP1、OP2和OP3而形成的台阶的同时在第一方向DR1上延伸的部分。连接电极CNE在第一方向DR1上延伸的部分可以与开口OP1、OP2和OP3叠置，但是可以沿着由于以聚附状态设置的发光元件ED而形成的台阶设置，并且连接电极CNE的部分可能由于台阶而断开。
在根据实施例的显示装置10中，一些连接电极CNE可以具有其中它们包括具有不同宽度的部分P1和P2的形状，因此可以防止或减轻由于在由开口OP1、OP2和OP3暴露的部分处形成的台阶而导致的一些连接电极CNE的断开。例如，第一开口OP1中的具有小宽度的第一侧部分和连接电极CNE中的具有大宽度的第二部分P2被设置为彼此叠置，因此，连接电极CNE的具有更大宽度的部分可以穿过(或越过)由第一开口OP1形成的绝缘层PAS2和PAS3的台阶。连接电极CNE的第二部分P2的一部分可以在宽度方向上不与开口OP1叠置，并且可以设置在绝缘层(例如，第三绝缘层PAS3)上，并且连接电极CNE的第二部分P2的在宽度方向上的另一部分可以与第一开口OP1叠置。因此，即使连接电极CNE在第一方向DR1上延伸并且连接电极CNE的一部分在第一开口OP1的第一侧部分的台阶处断开，连接电极CNE中的具有更大宽度的第二部分P2也可以绕过在第一开口OP1的第一侧部分处具有大的台阶的部分。因此，连接电极CNE的在第一方向DR1上延伸的部分可以在其中连接电极CNE延伸所沿的方向上不被断开。
例如，第二连接电极CNE2被设置为使得第二部分P2与设置在发射区域EMA的下侧的第一开口OP1的第一侧部分叠置，从而可以防止在第二连接电极CNE2被设置为从发射区域EMA延伸到子区域SA时第二连接电极CNE2的断开缺陷。另外，第五连接电极CNE5的第五延伸部CN_E5也被设置为使得第二部分P2与设置在发射区域EMA的上侧的第一开口OP1的第一侧部分叠置，从而可以防止在第五连接电极CNE5延伸到堤层BNL上方的部分时第五连接电极CNE5的断开缺陷。
当第二连接电极CNE2和第五连接电极CNE5部分地断开时，对应的子像素SPXn会由于发光元件ED不彼此电连接而不发射光。在显示装置10中，，通过在每个子像素SPXn中调节绝缘层PAS2和PAS3中的开口OP1、OP2和OP3的宽度以及在可能发生连接电极CNE的断开的部分中穿过开口OP1、OP2和OP3的连接电极CNE的宽度，可以防止连接电极CNE的断开缺陷。
已经在附图中示出了，第二连接电极CNE2和第五连接电极CNE5的第五延伸部CN_E5中的每个包括具有不同宽度的第一部分P1和第二部分P2，并且其他连接电极CNE以及开口OP2、OP3和OP4在其在第一方向DR1上延伸的部分处具有相对恒定的宽度。然而，公开不限于此，连接电极CNE以及开口OP1、OP2、OP3和OP4中的全部的宽度可以被调节以防止如上所述的连接电极CNE的断开缺陷，连接电极CNE可以具有其中无论它们的位置如何其宽度都改变的形状。
在实施例中，如上所述的其宽度将被调节的开口OP1、OP2和OP3以及连接电极CNE可以是设置在对应的子像素SPXn中的相对内侧的开口OP1、OP2和OP3以及连接电极CNE。作为示例，其宽度将被调节的开口OP1、OP2、OP3和OP4以及连接电极CNE可以与第二电极RME2和第三电极RME3中的任何一个或者第三分隔壁BP3叠置。
如图14中所示，在开口OP1、OP2、OP3和OP4之中，与第三分隔壁BP3叠置的第一开口OP1和第二开口OP2中的一些可以具有其中其在第一方向DR1上的两个侧部分具有不同的宽度的形状。在与第三分隔壁BP3叠置的连接电极CNE之中，第二连接电极CNE2、第三连接电极CNE3的第一延伸部CN_E1、第四连接电极CNE4的第四延伸部CN_E4和第五连接电极CNE5的第五延伸部CN_E5可以具有其中其宽度通过包括第一部分P1和第二部分P2而改变的形状。如稍后结合另一实施例描述的，设置在相对外侧的连接电极CNE可以包括设置在堤层BNL上的旁路部PE(见例如，图17)，以确保即使连接电极CNE的部分断开，对应的子像素SPXn也发射光。另一方面，可能在设置在相对内侧的连接电极CNE中相对难以形成作为旁路部PE的防断开结构，因此，设置在相对内侧的连接电极CNE可以具有其中其宽度改变的形状。稍后将参照另一实施例提供其详细描述。
图16是根据实施例的发光元件的示意图。
参照图16，发光元件ED可以是发光二极管。例如，发光元件ED可以是具有纳米级尺寸至微米级尺寸并且由无机材料制成的无机发光二极管。当在彼此面对的两个电极之间在特定方向上形成电场时，发光元件ED可以在其中形成有极性的两个电极之间对准。
根据实施例的发光元件ED可以具有其中其在一个方向上延伸的形状。发光元件ED可以具有圆柱形状、杆形形状、线形状或管形状。然而，发光元件ED不限于具有上述形状，并且可以具有各种形状。例如，发光元件ED可以具有多棱柱形状(诸如立方体形状、长方体形状、六棱柱形状)，或者可以具有在一个方向上延伸但具有部分倾斜的外表面的形状。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)的掺杂剂的半导体层。半导体层可以接收从外部电源施加的电信号以发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1、0≤y≤1且0≤x+y≤1)的半导体材料。例如，第一半导体层31的半导体材料可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。掺杂在第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn或Se等。
第二半导体层32设置在第一半导体层31上，发光层36置于它们之间。第二半导体层32可以是p型半导体，并且包括具有化学式AlxGayIn1-x-yN(0≤x≤1、0≤y≤1且0≤x+y≤1)的半导体材料。例如，第二半导体层32的半导体材料可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。掺杂在第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca或Ba等。
在图16中，第一半导体层31和第二半导体层32中的每个被构造为单层，但是公开不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32中的每个可以包括更多数量的层(例如，盖层或拉伸应变势垒减小(TSBR)层)。例如，发光元件ED还可以包括设置在第一半导体层31与发光层36之间、或者第二半导体层32与发光层36之间的另一半导体层。设置在第一半导体层31与发光层36之间的半导体层可以由掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和超晶格中的一种或更多种制成，设置在第二半导体层32与发光层36之间的半导体层可以由掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种制成。
发光层36可以设置在第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。当发光层36包括具有多量子阱结构的材料的情况下，发光层36可以具有其中交替地堆叠有多个量子层和阱层的结构。发光层36可以根据经由第一半导体层31和第二半导体层32施加的电信号通过使电子-空穴对复合来发射光。发光层36可以包括诸如AlGaN、AlGaInN或InGaN的材料。例如，当发光层36具有多量子阱结构(即，其中交替地堆叠有量子层和阱层的结构)时，量子层可以包括诸如AlGaN或AlGaInN的材料，阱层可以包括诸如GaN或AlInN的材料。
发光层36可以具有其中交替地堆叠有具有大能带隙的半导体材料和具有小能带隙的半导体材料的结构，并且可以根据发射的光的波长带而包括其他III族至V族半导体材料。由发光层36发射的光不限于蓝色波长带的光，在一些实施例中，发光层36也可以发射红色波长带和绿色波长带的光。
电极层37可以是欧姆连接电极。然而，公开不限定于此，电极层37也可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或更多个电极层37，但是公开不限于此。在一些实施例中，可以省略电极层37。
当在显示装置10中发光元件ED电连接到电极或连接电极时，电极层37可以降低发光元件ED与电极或连接电极之间的电阻。电极层37可以包括导电金属。电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘膜38被设置为围绕上面描述的多个半导体层和电极层的外表面。例如，绝缘膜38可以被设置为至少围绕发光层36的外表面，但是可以暴露发光元件ED在长度方向上的两端(例如，相对端)。另外，绝缘膜38可以形成为使得其上表面在与发光元件ED的至少一端相邻的区域中在剖面中为圆形。
绝缘膜38可以包括至少一种绝缘材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)。在图16中，绝缘膜38形成为单层，但是公开不限于此，在一些实施例中，绝缘膜38可以形成为其中堆叠有多个层的多层结构。
绝缘膜38可以保护发光元件ED的半导体层和电极层。绝缘膜38可以防止当发光层36直接接触电信号通过其传输到发光元件ED的电极时在发光层36中可能发生的电短路。另外，绝缘膜38可以确保(或维持)发光元件ED的发光效率。
另外，可以对绝缘膜38的外表面进行表面处理。发光元件ED可以以其中它们分散在墨(例如，预定墨)中的状态喷射(或沉积)到电极上并在电极上对准。为了将发光元件ED保持处于其中在发光元件ED分散而不与墨水中的其他相邻发光元件ED聚集的状态，可以对绝缘膜38的表面进行疏水或亲水处理。
在下文中，将参照其他附图描述显示装置10的其他实施例。
图17是根据另一实施例的显示装置的一个子像素的平面图。
参照图17，在根据另一实施例的显示装置10中，连接电极CNE中的一些还可以包括设置在堤层BNL上的旁路部PE1、PE2、PE3和PE4以及桥接部BE1、BE2、BE3和BE4。旁路部PE1、PE2、PE3和PE4以及桥接部BE1、BE2、BE3和BE4可以连接到连接电极CNE的与发光元件ED接触的部分或连接电极CNE的主体部，可以设置在堤层BNL上，并且可以防止由于可能在主体部中发生的断开而导致的电连接故障。该实施例与图6中所示的实施例的不同之处在于，连接电极CNE中的一些还包括旁路部PE1、PE2、PE3和PE4以及桥接部BE1、BE2、BE3和BE4。在下文中，将省略或简化重复的描述，并且将主要描述与上述内容不同的内容。
除了设置在发射区域EMA中并且与发光元件ED接触的部分或主体部之外，第一连接电极CNE1还可以包括设置在堤层BNL上的第一旁路部PE1和第一桥接部BE1。第一旁路部PE1可以被设置为在第二方向DR2上与第一连接电极CNE1的主体部间隔开，并且被设置为在堤层BNL上在第一方向DR1上延伸。第一桥接部BE1可以在第二方向DR2上延伸以使第一连接电极CNE1的主体部和第一旁路部PE1彼此连接。第一连接电极CNE1的主体部、第一旁路部PE1和第一桥接部BE1可以彼此一体地形成。
类似地，第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5可以分别包括旁路部PE2、PE3和PE4以及桥接部BE2、BE3和BE4。第三连接电极CNE3可以包括在第二方向DR2上与第二延伸部CN_E2间隔开的第二旁路部PE2以及使第二延伸部CN_E2和第二旁路部PE2彼此连接的第二桥接部BE2。第四连接电极CNE4可以包括在第二方向DR2上与第三延伸部CN_E3间隔开的第三旁路部PE3以及使第三延伸部CN_E3和第三旁路部PE3彼此连接的第三桥接部BE3。第五连接电极CNE5可以包括在第二方向DR2上与第六延伸部CN_E6间隔开的第四旁路部PE4以及使第六延伸部CN_E6和第四旁路部PE4彼此连接的第四桥接部BE4。
在显示装置10中，发光元件ED可以在发射区域EMA中对准，然后连接电极CNE可以形成为使发光元件ED电连接到电极RME或下电路层。当一些发光元件ED以其中它们部分地聚集的状态设置在分隔壁BP1、BP2和BP3之间时，设置在一些发光元件ED上的连接电极CNE的主体部可能部分地断开。在这种情况下，电信号在主体部被断开处不会传输到通过接触孔CT1、CT2、CT3和CT4未电连接到电极RME的部分，并且设置在这些部分中的发光元件ED不会发射光。为了防止这种问题，连接电极CNE可以包括连接到主体部的旁路部PE1、PE2、PE3和PE4以及桥接部BE1、BE2、BE3和BE4。因此，即使主体部的部分被断开，电信号也可以传输到除了断开部分之外的主体部。与主体部不同，旁路部PE1、PE2、PE3和PE4以及桥接部BE1、BE2、BE3和BE4可以设置在其中未设置发光元件ED的区域(例如，堤层BNL上)，因此，旁路部PE1、PE2、PE3和PE4以及桥接部BE1、BE2、BE3和BE4不会由于发光元件ED而断开。
在显示装置10中，连接电极CNE以及开口OP1、OP2和OP3中的一些可以具有其中其宽度改变的形状，并且连接电极CNE中的一些可以包括旁路部PE1、PE2、PE3和PE4以及桥接部BE1、BE2、BE3和BE4，因此可以防止或减轻由发光元件ED引起的连接电极CNE的断开缺陷。另外，在显示装置10中，可以防止在子像素SPXn中产生暗点以及所发射的光的量的缺陷。
图18是根据另一实施例的显示装置的一个子像素的平面图，图19是示出设置在图18中所示的一个子像素中的第二绝缘层的平面图，图20是示出设置在图18的部分B中的第二绝缘层和连接电极的平面图。
参照图18至图20，在根据另一实施例的显示装置10中，第二开口OP2_1中的一些和其他连接电极CNE也可以具有其中其宽度可以部分地彼此不同的形状。与图14中所示的实施例相比，在该实施例中，与第三电极RME3叠置的第二开口OP2_1和与第二电极RME2叠置的第二开口OP2_2可以在其在第一方向DR1上的两侧处具有不同的宽度。与同第二开口OP2_1和OP2_2叠置的连接电极CNE类似，第三连接电极CNE3的第一延伸部CN_E1和第四连接电极CNE4的第四延伸部CN_E4中的每个也可以包括具有不同宽度的第一部分P1和第二部分P2。
第二开口之中的与第三分隔壁BP3叠置的第二开口OP2_1和OP2_2也可以在作为其在第一方向DR1上的两侧部分(例如，相对侧部分)的第一侧部分和第二侧部分处具有不同的宽度。然而，与第一开口OP1不同，第二开口OP2_1和OP2_2可以具有其中与堤层BNL相邻的第一侧部分的宽度比与发射区域EMA的中心相邻的第二侧部分的宽度大的形状。例如，第二开口OP2_1和OP2_2中的具有小宽度的侧部分的位置可以与第一开口OP1中的位置相反。
分别与第二开口OP2_1和OP2_2叠置的第三连接电极CNE3的第一延伸部CN_E1和第四连接电极CNE4的第四延伸部CN_E4可以不设置在堤层BNL上。第三连接电极CNE3的第一延伸部CN_E1可以设置在发射区域EMA的下侧，并且可以通过第一连接部CN_B1与第二延伸部CN_E2成一体。当第一延伸部CN_E1的一部分由于由第二开口OP2_1形成的台阶而断开时，第一发光元件ED1与第三发光元件ED3之间的电连接会被切断。为了防止这种问题，第二开口中的与第三电极RME3叠置的设置在发射区域EMA的下侧的第二开口OP2_1可以具有其中其一个侧部分的宽度小的形状，并且第一延伸部CN_E1可以具有其中其宽度改变的形状。
类似地，第四连接电极CNE4的第四延伸部CN_E4可以设置在发射区域EMA的上侧，并且可以通过第二连接部CN_B2与第三延伸部CN_E3成一体。当第四延伸部CN_E4的一部分由于由第二开口OP2_2形成的台阶而断开时，第四发光元件ED4与第二发光元件ED2之间的电连接会被切断。为了防止这种问题，第二开口中的与第二电极RME2叠置的设置在发射区域EMA的上侧的第二开口OP2_2可以具有其中其一个侧部分的宽度小的形状，并且第四延伸部CN_E4可以具有其中其宽度改变的形状。
在上述显示装置10中，可以针对每个子像素SPXn设置四个电极RME1、RME2、RME3和RME4。然而，公开不限于此，显示装置10的电极RME的布置以及开口OP1、OP2、OP3和OP4以及发光元件ED的布置可以被不同地改变。然而，尽管电极RME以及开口OP1、OP2、OP3和OP4的布置被修改，但是连接电极CNE可以具有其中其宽度改变以防止其断开的形状。
图21是根据另一实施例的显示装置的一个像素的平面图。
图21示出了设置在显示装置10的一个像素PX中的电极RME1和RME2、分隔壁BP1和BP2、堤层BNL、发光元件ED1和ED2以及连接电极CNE1、CNE2和CNE3在平面图中的布局。
参照图21，显示装置10可以在电极RME、连接电极CNE以及分隔壁BP1和BP2的结构方面与根据上述实施例的显示装置不同。在下文中，将省略或简化与上述实施例的内容重复的内容的描述，并且将主要描述与上述实施例的内容不同的内容。
图22是示出设置在图21中所示的一个像素中的电极和堤层的平面图，图23是示出设置在图21中所示的一个像素中的第一绝缘层的平面图，图24是示出设置在图21中所示的一个像素中的第二绝缘层的平面图，图25是示出设置在图21中所示的一个像素中的第三绝缘层的平面图，图26是示出设置在图21中所示的一个像素中的连接电极的平面图，图27是沿着图21的线N4-N4'截取的剖视图，图28是沿着图21的线N5-N5'截取的剖视图，图29是沿着图21的线N6-N6'截取的剖视图。
除了图21之外，参照图22至图29，分隔壁BP1和BP2可以具有其中它们在第一方向DR1上延伸的形状，但是可以具有在第二方向DR2上测量的不同宽度。分隔壁BP1和BP2中的任何一个可以被设置为横跨在第二方向DR2上彼此邻近的子像素SPXn。例如，分隔壁BP1和BP2可以包括设置在每个子像素SPXn中的第一分隔壁BP1和被设置为横跨不同子像素SPXn的第二分隔壁BP2。
第一分隔壁BP1设置在发射区域EMA的中心部分处，第二分隔壁BP2被设置为与第一分隔壁BP1间隔开且第一分隔壁BP1在彼此相邻的第二分隔壁BP2之间。第一分隔壁BP1和第二分隔壁BP2可以沿着第二方向DR2交替地设置。发光元件ED可以设置在彼此间隔开的第一分隔壁BP1与第二分隔壁BP2之间。
第一分隔壁BP1和第二分隔壁BP2在第一方向DR1上可以具有相同的长度，但是可以具有在第二方向DR2上测量的不同的宽度。堤层BNL的在第一方向DR1上延伸的部分可以在厚度方向上与第二分隔壁BP2叠置。第一分隔壁BP1可以被设置为与第一电极RME1叠置，第二分隔壁BP2可以被设置为与第二电极RME2的电极延伸部RM_B和堤层BNL叠置。
第一分隔壁BP1和第二分隔壁BP2可以在第一方向DR1上具有相同的长度，但是可以具有在第二方向DR2上测量的不同的宽度。堤层BNL的在第一方向DR1上延伸的部分可以在厚度方向上与第二分隔壁BP2叠置。分隔壁BP1和BP2可以以岛状图案设置在整个显示区域DPA中。
电极RME可以包括设置在每个子像素SPXn的中心处的第一电极RME1和被设置为横跨不同子像素SPXn的第二电极RME2。第一电极RME1和第二电极RME2可以具有其中它们基本上在第一方向DR1上延伸的形状，但是第一电极RME1和第二电极RME2的设置在发射区域EMA中的部分可以具有不同的形状。
第一电极RME1可以设置在子像素SPXn的中心处，第一电极RME1的设置在发射区域EMA中的部分可以设置在第一分隔壁BP1上。第一电极RME1可以从发射区域EMA的上侧处的第一子区域SA1在第一方向DR1上延伸，并且可以延伸到发射区域EMA的下侧处的第二子区域SA2。第一电极RME1可以具有其中其在第二方向DR2上测量的宽度根据它的位置而改变的形状，第一电极RME1的在发射区域EMA中与第一分隔壁BP1叠置的至少一部分可以具有比第一分隔壁BP1大的宽度。
第二电极RME2可以包括在第一方向DR1上延伸的部分和具有在发射区域EMA附近增大的宽度的部分。根据实施例，第二电极RME2可以包括在第一方向DR1上延伸的电极主干部RM_S和连接到电极主干部RM_S并从电极主干部RM_S延伸并且具有在第二方向DR2上比电极主干部RM_S大的宽度的电极延伸部RM_B。
电极主干部RM_S可以被设置为与堤层BNL的在第一方向DR1上延伸的部分叠置，并且可以设置在子区域SA1和SA2的在第一方向DR1上的一侧。第二电极RME2的电极主干部RM_S可以设置在沿第一方向DR1彼此相邻的子像素SPXn的第一子区域SA1和第二子区域SA2中。电极主干部RM_S可以设置在沿第一方向DR1彼此相邻的子区域SA1和SA2之间，电极主干部RM_S的部分可以突出到子区域SA1和SA2。
电极延伸部RM_B可以设置在子像素SPXn的中心的在第二方向DR2上的两侧，并且可以设置在第二分隔壁BP2上。第二电极RME2可以具有其中其宽度在堤层BNL的在第一方向DR1上延伸的部分和堤层BNL的在第二方向DR2上延伸的部分彼此交叉的部分处增大的形状。电极延伸部RM_B可以被设置为横跨在第二方向DR2上彼此相邻的子像素SPXn的发射区域EMA，并且可以被设置为与子像素SPXn之间的区域叠置。电极延伸部RM_B可以与堤层BNL的在第一方向DR1上延伸的部分中的设置在相邻子像素SPXn之间的部分叠置。
第一电极RME1在第二方向DR2上测量的宽度可以比第二电极RME2的电极主干部RM_S的宽度大，但是可以比第二电极RME2的电极延伸部RM_B的宽度小。第一电极RME1可以具有比第一分隔壁BP1的宽度大的宽度，并且可以与第一分隔壁BP1的两侧叠置。第二电极RME2的电极主干部RM_S可以具有相对小的宽度以设置在子区域SA1和SA2中，而第二电极RME2的电极延伸部RM_B可以具有比第一电极RME1大的宽度。第一电极RME1可以被设置为覆盖第一分隔壁BP1的在第二方向DR2上的两侧，第二电极RME2可以被设置为覆盖第二分隔壁BP2的在第二方向DR2上的两侧。第一分隔壁BP1与第二分隔壁BP2之间的间隔可以比第一电极RME1与第二电极RME2之间的间隔大。根据实施例，电极延伸部RM_B的最大宽度可以比第二分隔壁BP2的宽度大，并且可以比堤层BNL的在第一方向DR1上延伸的部分的宽度大。
第二电极RME2的电极延伸部RM_B可以被设置为覆盖第二分隔壁BP2，并且可以与第二分隔壁BP2类似被设置为横跨不同的子像素SPXn。第一电极RME1可以被设置为与任何一个子像素SPXn对应，而第二电极RME2的电极延伸部RM_B可以被设置为横跨相邻的子像素SPXn。在第二方向DR2上彼此相邻的子像素SPXn可以彼此共享第二电极RME2的电极延伸部RM_B。
第二电极RME2的电极延伸部RM_B可以被设置为覆盖相邻子像素SPXn的发射区域EMA之间的部分。根据实施例，第二电极RME2可以具有形成在电极延伸部RM_B中的电极孔(例如，电极开口)RMH。电极延伸部RM_B设置为覆盖第二分隔壁BP2，因此，在制造显示装置10的工艺中，形成用于由设置在第二电极RME2下方的层排放的气体的排放路径。
第一电极RME1可以在其与堤层BNL的在第二方向DR2上延伸的部分叠置的部分处通过第一电极接触孔CTD与第三导电层的第一导电图案CDP1(见图12)接触。第二电极RME2可以在电极主干部RM_S处通过第二电极接触孔CTS与第三导电层的第二导电图案CDP2(见图12)接触。第一电极RME1可以被设置为在其设置在第一子区域SA1中的部分处与第一接触孔CT1叠置，第二电极RME2可以包括从电极主干部RM_S在第二方向DR2上突出以设置在第一子区域SA1中的部分，并且可以在突出部分处与第二接触孔CT2叠置。
第一电极RME1可以设置到子区域SA1和SA2的分离部ROP1和ROP2，而第二电极RME2可以在子区域SA1和SA2处不分离。一个第二电极RME2可以在第一方向DR1上延伸，并且可以具有其中其宽度在每个子像素SPXn的发射区域EMA附近增大的形状。
根据实施例，显示装置10可以包括设置在第一子区域SA1中并且设置在不同子像素SPXn的第一电极RME1之间的线连接电极EP。线连接电极EP不设置在第二子区域SA2中，在第一方向DR1上彼此相邻的不同子像素SPXn的第一电极RME1可以在第二子区域SA2处彼此间隔开。在子像素SPXn之中的在图22中所示的子像素SPXn中，其中设置有线连接电极EP的第一子区域SA1可以设置在发射区域EMA的上侧处，第二子区域SA2可以设置在发射区域EMA的下侧处。另一方面，在第一方向DR1上与图22中所示的子像素SPXn相邻的子像素SPXn中，其中设置有线连接电极EP的第一子区域SA1可以设置在发射区域EMA的下侧，第二子区域SA2可以设置在发射区域EMA的上侧。
第一电极RME1可以在第一子区域SA1中与线连接电极EP间隔开，且第一分离部ROP1置于第一电极RME1与线连接电极EP之间。两个第一分离部ROP1可以设置在第一子区域SA1中，线连接电极EP可以与第一电极RME1间隔开且第一分离部ROP1置于线连接电极EP与第一电极RME1之间。在第二子区域SA2中，可以设置一个第二分离部ROP2，不同的第一电极RME1可以在第一方向DR1上彼此间隔开。
线连接电极EP可以通过穿透过孔层VIA的第三电极接触孔CTA连接到第三导电层的第三导电图案CDP3(见图12)。第一电极RME1可以以其中其连接到线连接电极EP的状态形成，并且电信号可以通过线连接电极EP从第一电压线VL1施加到第一电极RME1以使发光元件ED对准。在使发光元件ED对准的工艺中，信号可以分别施加到第一电压线VL1和第二电压线VL2并且传输到第一电极RME1和第二电极RME2。
第二电极接触孔CTS可以具有与稍后将描述的第三电极接触孔CTA的相对布置不同的相对布置。第二电极接触孔CTS可以设置在第二子区域SA2中，第三电极接触孔CTA可以设置在第一子区域SA1中。第二电极接触孔CTS和第三电极接触孔CTA分别暴露不同导电图案CDP2和CDP3的上表面，并且可以相应地确定第二电极接触孔CTS和第三电极接触孔CTA的位置。
与上述实施例类似，堤层BNL可以在平面图中围绕发射区域EMA以及多个子区域SA1和SA2。
发光元件ED可以在不同的分隔壁BP1和BP2之间设置在不同的电极RME上。发光元件ED可以包括第一发光元件ED1和第二发光元件ED2，第一发光元件ED1具有分别设置在第一电极RME1和第二电极RME2的电极延伸部RM_B上的两端，第二发光元件ED2具有分别设置在第一电极RME1和另一第二电极RME2的电极延伸部RM_B上的两端。第一发光元件ED1可以相对于第一电极RME1设置在右侧，第二发光元件ED2可以相对于第一电极RME1设置在左侧。
连接电极CNE(CNE1、CNE2和CNE3)可以包括第一连接电极CNE1、第二连接电极CNE2和第三连接电极CNE3。
第一连接电极CNE1可以在第一方向DR1上延伸，并且可以设置在第一电极RME1上。第一连接电极CNE1的设置在第一分隔壁BP1上的部分可以与第一电极RME1叠置，第一连接电极CNE1可以从该部分在第一方向DR1上延伸以超过堤层BNL设置到第一子区域SA1。第一连接电极CNE1可以在第一子区域SA1中通过第一接触孔CT1与第一电极RME1接触。
第二连接电极CNE2可以在第一方向DR1上延伸，并且可以设置在第二电极RME2上。第二连接电极CNE2的设置在第二分隔壁BP2上的部分可以与第二电极RME2的电极延伸部RM_B叠置，第二连接电极CNE2可以从该部分在第一方向DR1上延伸以超过堤层BNL设置到第一子区域SA1。第二连接电极CNE2可以在第一子区域SA1中通过第二接触孔CT2与第二电极RME2接触。
第三连接电极CNE3可以包括第一延伸部CN_E1、第二延伸部CN_E2和第一连接部CN_B1。第一延伸部CN_E1可以在发射区域EMA中设置在第二电极RME2的第二电极延伸部RM_B上同时面对第一连接电极CNE1，第二延伸部CN_E2可以在发射区域EMA中设置在第一电极RME1上同时面对第二连接电极CNE2。
第一绝缘层PAS1可以设置在整个显示区域DPA中，并且可以设置在过孔层VIA和多个电极RME上。
根据实施例，第一绝缘层PAS1可以包括多个分离开口以及多个接触孔CT1和CT2。第一绝缘层PAS1可以包括形成为与子区域SA1和SA2的分离部ROP1和ROP2对应的多个分离开口以及形成在连接电极CNE和电极RME彼此连接的部分中的多个接触孔CT1和CT2。这些组件的描述与上述实施例的描述基本上相同。然而，在根据该实施例的显示装置10中，第一绝缘层PAS1可以包括设置在第一子区域SA1中的两个分离开口和设置在第二子区域SA2中的一个分离开口，以分别与设置在第一子区域SA1中的两个第一分离部ROP1和设置在第二子区域SA2中的一个第二分离部ROP2对应。
第二绝缘层PAS2可以设置在多个发光元件ED、第一绝缘层PAS1和堤层BNL上。根据实施例，第二绝缘层PAS2可以具有多个开口OP2、OP3_1、OP3_2和OP4以及多个接触孔CT1和CT2。
第二绝缘层PAS2可以包括第二开口OP2以及第三开口OP3_1和OP3_2以及第四开口OP4，第二开口OP2以及第三开口OP3_1和OP3_2设置在电极RME上、与电极RME叠置并暴露发光元件ED的一端，第四开口OP4与电极RME叠置但是不与发光元件ED叠置。第二绝缘层PAS2中的开口OP2、OP3_1、OP3_2和OP4可以在第一方向DR1上延伸，并且可以在第一方向DR1或第二方向DR2上彼此间隔开并彼此面对。开口OP2、OP3_1、OP3_2和OP4可以与在第一方向DR1上延伸的电极RME的侧面和分隔壁BP1和BP2的侧面部分地叠置，并且第二开口OP2以及第三开口OP3_1和OP3_2也可以与设置在沿第二方向DR2彼此间隔开的电极RME上的发光元件ED部分地叠置。
第二开口OP2可以被设置为分别与第二电极RME2中的任何一个的电极延伸部RM_B或第一电极RME1叠置。第二开口OP2可以被设置为与第三连接电极CNE3的延伸部CN_E1和CN_E2叠置，并且可以被定位为与延伸部CN_E1和CN_E2的布置对应。第二开口OP2中的一个可以与第一电极RME1的左侧和第一分隔壁BP1叠置，并且第二开口OP2中的另一个可以与第二电极RME2的左侧和第二分隔壁BP2叠置。
第三开口OP3_1和OP3_2可以包括第一子开口OP3_1和第二子开口OP3_2。第一子开口OP3_1可以设置在第二开口OP2之间，第二子开口OP3_2可以在第二方向DR2上面对与第一电极RME1叠置的第二开口OP2。第一子开口OP3_1可以与第一电极RME1的右侧和第一分隔壁BP1叠置，第二子开口OP3_2可以与第二电极RME2的右侧和第二分隔壁BP2叠置。在实施例中，第二子开口OP3_2可以具有在第二方向DR2上比第一子开口OP3_1大的宽度，并且可以与堤层BNL部分地叠置。与第四开口OP4类似，第二子开口OP3_2可以是其中发射从发光元件ED发射的光的区域。
第四开口OP4可以在第二方向DR2上与第二开口OP2之中的同第二电极RME2叠置的第二开口OP2间隔开。第四开口OP4可以设置为与同第二开口OP2叠置的相同电极RME叠置，但是在第四开口OP4中不设置发光元件ED，并且第四开口OP4可以与堤层BNL部分地叠置。
第二开口OP2以及第三开口OP3_1和OP3_2可以与发光元件ED部分地叠置并且分别暴露发光元件ED的两端。第二开口OP2以及第三开口OP3_1和OP3_2可以被设置为与连接电极CNE叠置，并且连接电极CNE可以与被第二开口OP2以及第三开口OP3_1和OP3_2暴露的发光元件ED接触。
例如，设置在第一电极RME1上的第二开口OP2可以被设置为与第二发光元件ED2的第一端叠置，设置在第二电极RME2上的第二开口OP2可以被设置为与第一发光元件ED1的第二端叠置。第三连接电极CNE3可以与第一发光元件ED1和第二发光元件ED2的与第二开口OP2叠置的任何一端接触。
第一子开口OP3_1可以与第一发光元件ED1的第一端叠置，第一连接电极CNE1可以与第一发光元件ED1的第一端接触。第二子开口OP3_2可以与第二发光元件ED2的第二端叠置，第二连接电极CNE2可以与第二发光元件ED2的第二端接触。
第二绝缘层PAS2可以具有设置在第一子区域SA1中并被设置为与第一电极RME1叠置的第一接触孔CT1和设置在第一子区域SA1中并被设置为与第二电极RME2叠置的第二接触孔CT2。除了第一绝缘层PAS1之外，接触孔CT1和CT2还可以穿透第二绝缘层PAS2。接触孔CT1和CT2可以分别暴露设置在接触孔CT1和CT2下方的电极RME的上表面的部分。
第三绝缘层PAS3设置在第一连接电极层的连接电极和第二绝缘层PAS2上。第三绝缘层PAS3可以整体地设置在第二绝缘层PAS2上以覆盖第三连接电极CNE3，第一连接电极CNE1和第二连接电极CNE2可以设置在第三绝缘层PAS3上。
根据实施例，第三绝缘层PAS3可以具有多个开口OP3_1、OP3_2和OP4以及多个接触孔CT1和CT2。第三绝缘层PAS3可以包括与电极RME叠置并暴露发光元件ED的一端的第一子开口OP3_1和第二子开口OP3_2以及与电极RME叠置但是不与发光元件ED叠置的多个第四开口OP4。这些开口的描述与上述描述相同。
图30是示出设置在图21的部分C中的第三绝缘层和连接电极的平面图。参照图26和图30，与上述实施例类似，子像素SPXn中的一些连接电极CNE可以具有其中其宽度改变的形状。例如，在显示装置10中，作为设置在子像素SPXn中的相对内侧的连接电极CNE的第一连接电极CNE1和第三连接电极CNE3的第二延伸部CN_E2可以具有其中其宽度部分地改变的形状。第一连接电极CNE1可以包括在发射区域EMA的下侧处具有相对小的宽度的第一部分P1和在发射区域EMA的上侧处具有比第一部分P1大的宽度的第二部分P2。第一连接电极CNE1的第二部分P2可以被设置为超过堤层BNL，因此可以如上所述具有比第一部分P1大的宽度。
第三连接电极CNE3的第二延伸部CN_E2可以包括在发射区域EMA的上侧处具有相对小的宽度的第一部分P1和在发射区域EMA的下侧处具有比第一部分P1大的宽度的第二部分P2。第三连接电极CNE3的第二延伸部CN_E2的第二部分P2可以被设置为超过堤层BNL，因此可以如上所述具有比第一部分P1大的宽度。
在实施例中，第一连接电极CNE1的其宽度改变的部分和第三连接电极CNE3的第二延伸部CN_E2的其宽度改变的部分可以具有对称结构。例如，第一连接电极CNE1和第三连接电极CNE3的第二延伸部CN_E2的第一部分P1和第二部分P2的两侧中的面对不同电极的一侧可以彼此平行。另一方面，第一连接电极CNE1和第三连接电极CNE3的第二延伸部CN_E2的彼此面对的另一侧可以在第一方向DR1上延伸，并且可以具有其中它们部分弯曲的形状。第一连接电极CNE1的第一部分P1可以在第二方向DR2上与第三连接电极CNE3的第二延伸部CN_E2的第二部分P2相邻，第一连接电极CNE1的第二部分P2可以在第二方向DR2上与第三连接电极CNE3的第二延伸部CN_E2的第一部分P1相邻。
在实施例中，与连接电极CNE叠置的开口OP2、OP3_1和OP3_2在第一方向DR1上的两侧部分的宽度可以是恒定的，但是连接电极CNE中的一些可以具有其中其宽度改变的形状。在显示装置10中，即使开口OP2、OP3_1和OP3_2的宽度不一定改变，连接电极CNE的宽度也可以根据连接电极CNE的位置而改变，因此，可以防止或减轻由于由开口OP2、OP3_1和OP3_2形成的台阶而导致的连接电极CNE的断开。
图31是根据另一实施例的显示装置的一个子像素的平面图。
参照图31，在显示装置10中，连接电极CNE中的一些还可以包括设置在堤层BNL上的旁路部PE1和PE2以及桥接部BE1和BE2。与图17中所示的实施例类似，该实施例与图22中所示的实施例的不同之处在于，第二连接电极CNE2和第三连接电极CNE3还分别包括旁路部PE1和PE2以及桥接部BE1和BE2。在下文中，将省略或简化重复的描述，并且将主要描述与上述内容不同的内容。
与图26中所示的实施例类似，第一连接电极CNE1和第三连接电极CNE3的第二延伸部CN_E2可以具有其中其宽度改变的形状，并且可以具有防止连接电极CNE的断开缺陷的结构。在一些实施例中，第二连接电极CNE2和第三连接电极CNE3的第一延伸部CN_E1可以包括设置在堤层BNL上的旁路部PE1和PE2以及桥接部BE1和BE2，以防止断开缺陷。
例如，除了设置在发射区域EMA中并与发光元件ED接触的部分或主体部之外，第二连接电极CNE2还可以包括设置在堤层BNL上的第一旁路部PE1和第一桥接部BE1。第一旁路部PE1可以被设置为在第二方向DR2上与第二连接电极CNE2的主体部间隔开，并且被设置为在堤层BNL上在第一方向DR1上延伸。第一桥接部BE1可以在第二方向DR2上延伸以使第二连接电极CNE2的主体部和第一旁路部PE1彼此连接。第二连接电极CNE2的主体部、第一旁路部PE1和第一桥接部BE1可以彼此一体地形成。类似地，第三连接电极CNE3可以包括在第二方向DR2上与第一延伸部CN_E1间隔开的第二旁路部PE2以及使第一延伸部CN_E1和第二旁路部PE2彼此连接的第二桥接部BE2。
图32是根据另一实施例的显示装置的一个子像素的平面图。
参照图32，在显示装置10中，第一连接电极CNE1和第三连接电极CNE3的第二延伸部CN_E2的宽度可以逐渐地改变。在上述实施例中，连接电极CNE之中的包括第一部分P1和第二部分P2的连接电极CNE可以具有其中其在第一部分P1和第二部分P2彼此接触的部分处的边弯曲的形状。包括第一部分P1和第二部分P2的连接电极CNE可以分别在第一部分P1和第二部分P2中具有基本上恒定的宽度。
然而，连接电极CNE的形状不限于此。在图32中所示的另一实施例中，第一连接电极CNE1和第三连接电极CNE3的第二延伸部CN_E2可以在包括具有相对小的宽度的第一部分P1和具有相对大的宽度的第二部分P2的同时具有逐渐地改变的宽度。
图33是根据另一实施例的显示装置的一个子像素的平面图。
参照图33，在根据另一实施例的显示装置10中，电极RME可以具有与图21中所示的实施例的结构类似的结构，但是连接电极CNE可以具有与图6中所示的实施例的结构类似的结构。除了设置在第一电极RME1上的第一连接电极CNE1和设置在第二电极RME2中的右电极上的第二连接电极CNE2之外，显示装置10还可以包括被设置为横跨第二电极RME2中的左电极和第一电极RME1的第三连接电极CNE3、被设置为横跨第一电极RME1和第二电极RME2中的右电极的第四连接电极CNE4以及被设置为横跨第一电极RME1和第二电极RME2中的左电极的第五连接电极CNE5。
第一连接电极CNE1和第二连接电极CNE2可以设置在发射区域EMA的上侧处，并且可以被设置为横跨发射区域EMA和第一子区域SA1。第一连接电极CNE1可以在第一方向DR1上延伸并且可以与第一电极RME1接触，第二连接电极CNE2可以在第一方向DR1上延伸并在斜线方向上弯曲并且在第二电极RME2的电极主干部RM_S的突出部(例如，突起或突起部)处与第二电极RME2接触。
第三连接电极CNE3和第四连接电极CNE4可以具有其中它们基本上在第一方向DR1上延伸的形状，但是可以具有其中它们部分地弯曲的形状。与图6中所示的实施例类似，第三连接电极CNE3可以包括在第二方向DR2上面对第一连接电极CNE1的第一延伸部和在第一方向DR1上与第一连接电极CNE1间隔开的第二延伸部。第四连接电极CNE4可以包括在第二方向DR2上面对第二连接电极CNE2的第三延伸部和在第一方向DR1上与第二连接电极CNE2间隔开的第四延伸部。
第五连接电极CNE5可以具有其中在平面图中围绕第三连接电极CNE3的第二延伸部的形状。与图6中所示的实施例类似，第五连接电极CNE5可以包括在第一方向DR1上与第三连接电极CNE3的第一延伸部间隔开的第五延伸部和设置在第三连接电极CNE3与第四连接电极CNE4之间的第六延伸部。
发光元件ED可以包括设置在第一电极RME1和左第二电极RME2上并与第一连接电极CNE1和第三连接电极CNE3接触的第一发光元件ED1以及设置在第一电极RME1和右第二电极RME2上并与第二连接电极CNE2和第四连接电极CNE4接触的第二发光元件ED2。发光元件ED还可以包括设置在第一电极RME1和左第二电极RME2上并与第三连接电极CNE3和第五连接电极CNE5接触的第三发光元件ED3以及设置在第一电极RME1和右第二电极RME2上并与第四连接电极CNE4和第五连接电极CNE5接触的第四发光元件ED4。
多个连接电极CNE可以具有其中其宽度部分地改变的形状。例如，第一连接电极CNE1和第五连接电极CNE5的第六延伸部中的每个可以包括第一部分和具有比第一部分大的宽度的第二部分。第一连接电极CNE1和第五连接电极CNE5的第六延伸部中的每个的第一部分可以设置在发射区域EMA的中心处，第一连接电极CNE1和第五连接电极CNE5的第六延伸部中的每个的第二部分可以被设置为横跨发射区域EMA和堤层BNL。第一连接电极CNE1和第五连接电极CNE5的第六延伸部中的每个的第一部分和第二部分的布置可以与图6中所示的实施例中的第二连接电极CNE2和第五连接电极CNE5的第五延伸部CN_E5的布置类似。
第三连接电极CNE3的第二延伸部和第四连接电极CNE4的第三延伸部中的每个也可以包括第一部分和具有比第一部分大的宽度的第二部分。第三连接电极CNE3的第二延伸部和第四连接电极CNE4的第三延伸部中的每个的第一部分可以被设置为与堤层BNL相邻，第三连接电极CNE3的第二延伸部和第四连接电极CNE4的第三延伸部中的每个的第二部分可以更靠近发射区域EMA的中心。第三连接电极CNE3的第二延伸部和第四连接电极CNE4的第三延伸部中的每个的第一部分和第二部分的布置可以与图18中所示的实施例中的第三连接电极CNE3的第一延伸部CN_E1和第四连接电极CNE4的第四延伸部CN_E4的布置类似。
显示装置10可以包括更多数量的连接电极CNE，以使发光元件ED1、ED2、ED3和ED4彼此串联连接。另外，连接电极CNE中的一些可以具有其中宽度改变的形状，以减轻或防止连接电极CNE的断开缺陷。
图34是根据另一实施例的显示装置的一个子像素的平面图。
参照图34，在显示装置10中，连接电极CNE中的一些还可以包括设置在堤层BNL上的旁路部。图34中所示的实施例可以将图33中所示的实施例和图17中所示的实施例的特征组合。因此，将省略其详细描述。
在结束详细描述时，本领域技术人员将理解的是，在基本上不脱离公开的教导的情况下，可以对这里描述的实施例进行许多变化和修改。因此，这里描述的公开的实施例将在一般性和描述性意义上使用和理解，而不是出于限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
多个电极，在第一方向上延伸并且在与所述第一方向交叉的第二方向上彼此间隔开；
第一绝缘层，在所述多个电极上；
多个发光元件，在发射区域中在所述多个电极上；
堤层，在所述发射区域的外围周围延伸；
第二绝缘层，在所述第一绝缘层和所述多个发光元件上，并且具有在所述发射区域中与所述多个电极和所述多个发光元件部分地叠置的多个开口；以及
多个连接电极，在所述多个电极中的至少一些上，与所述多个发光元件接触，并且与所述多个开口部分地叠置，
其中，所述多个开口之中的第一开口在所述第一方向上延伸，并且具有在所述第一方向上的第一侧部分和在与所述第一侧部分的相对侧的第二侧部分，所述第二侧部分具有比所述第一侧部分大的宽度，并且
其中，所述多个连接电极之中的与所述第一开口叠置的第一连接电极具有第一部分和第二部分，所述第一部分与所述第一开口叠置，所述第二部分具有比所述第一部分大的宽度并且与所述第一开口部分地叠置。
2.根据权利要求1所述的显示装置，其中，所述第一连接电极的所述第二部分与所述第一开口的所述第一侧部分部分地叠置。
3.根据权利要求2所述的显示装置，其中，所述第一开口的所述第一侧部分和所述第二侧部分在所述第二方向上的一侧共线，并且
其中，所述第一侧部分和所述第二侧部分的与所述一侧相对的另一侧不共线。
4.根据权利要求2所述的显示装置，其中，所述第一开口的所述第一侧部分比所述第二侧部分靠近所述堤层，并且
其中，所述第一连接电极的所述第二部分部分地在所述堤层上。
5.根据权利要求2所述的显示装置，其中，所述多个开口之中的第二开口在所述第一方向上延伸并且具有第三侧部分和第四侧部分，所述第三侧部分在所述第一方向上，所述第四侧部分在所述第三侧部分的相对侧并且具有比所述第三侧部分小的宽度，并且
其中，所述多个连接电极之中的与所述第二开口叠置的第二连接电极具有第三部分和第四部分，所述第三部分与所述第二开口叠置，所述第四部分具有比所述第三部分大的宽度并且与所述第二开口部分地叠置。
6.根据权利要求5所述的显示装置，其中，所述第二开口的所述第三侧部分比所述第四侧部分靠近所述堤层，并且
其中，所述第二连接电极的所述第四部分不在所述堤层上。
7.根据权利要求5所述的显示装置，所述显示装置还包括：第三绝缘层，在所述第二绝缘层和所述多个连接电极中的一些连接电极上，
其中，所述第三绝缘层具有所述第一开口，并且在所述第二开口之上延伸。
8.根据权利要求5所述的显示装置，其中，所述多个开口之中的第三开口与第一电极和所述多个发光元件中的一些发光元件叠置并且在所述第二方向上与所述第一开口间隔开，
其中，所述多个开口之中的第四开口与所述第一电极叠置并且在所述第二方向上与所述第一开口间隔开，并且
其中，所述第四开口不与所述多个发光元件叠置。
9.根据权利要求1所述的显示装置，其中，所述多个电极包括第一电极、在所述第二方向上与所述第一电极间隔开的第二电极、在所述第一电极与所述第二电极之间的第三电极和在所述第二方向上与所述第二电极间隔开的第四电极，并且
其中，所述第一开口与所述第二电极和所述第三电极中的每个部分地叠置。
10.根据权利要求9所述的显示装置，其中，所述多个发光元件包括在所述第一电极和所述第三电极上的第一发光元件以及在所述第二电极和所述第四电极上的第二发光元件，并且
其中，所述第一开口与所述第二发光元件的一端叠置。
11.根据权利要求10所述的显示装置，其中，所述第一连接电极接触所述第二发光元件。
12.根据权利要求9所述的显示装置，其中，所述多个连接电极之中的第二连接电极在所述第一电极上，所述多个连接电极之中的第三连接电极在所述第三电极上，所述多个连接电极之中的第四连接电极在所述第四电极上，并且所述多个连接电极之中的第五连接电极横跨所述第三电极和所述第四电极延伸，并且
其中，所述第二连接电极与第三开口叠置。
13.根据权利要求12所述的显示装置，其中，所述第二连接电极具有接触所述多个发光元件中的一些的主体部、在所述第二方向上与所述主体部间隔开的第一旁路部以及使所述主体部和所述第一旁路部彼此连接的第一桥接部。
14.根据权利要求13所述的显示装置，其中，所述第一旁路部和所述第一桥接部中的每个在所述堤层上。
15.一种显示装置，所述显示装置包括：
第一电极，在第一方向上延伸；
多个第二电极，在与所述第一方向交叉的第二方向上彼此间隔开，且所述第一电极在所述多个第二电极之间；
多个发光元件，在发射区域中，并且在所述多个第二电极中的任何一个和所述第一电极上；
堤层，在所述发射区域的外围周围延伸，并且与所述第一电极和所述多个第二电极部分地叠置；以及
第一连接电极、第二连接电极和第三连接电极，所述第一连接电极在所述第一电极上、所述第二连接电极在所述多个第二电极中的任何一个上，所述第三连接电极包括在所述多个第二电极中的另一个上的第一延伸部、在所述第一电极上并且与所述第一连接电极间隔开的第二延伸部以及使所述第一延伸部和所述第二延伸部彼此连接的第一连接部，
其中，所述第一连接电极、所述第二连接电极和所述第三连接电极中的每个的一部分在所述堤层上，并且
其中，所述第一连接电极和所述第三连接电极的所述第二延伸部中的每个具有第一部分和第二部分，所述第二部分具有比所述第一部分大的宽度。
16.根据权利要求15所述的显示装置，其中，在平面图中，所述第一连接电极的所述第二部分的一部分在所述发射区域的上侧处的所述堤层上，并且
其中，在所述平面图中，所述第三连接电极的所述第二延伸部的所述第二部分的一部分在所述发射区域的下侧处的所述堤层上。
17.根据权利要求15所述的显示装置，其中，所述第一连接电极和所述第三连接电极的所述第二延伸部在所述第一方向上延伸，并且具有其中所述第一连接电极和所述第三连接电极的所述第二延伸部的彼此面对的侧面在所述第二部分处弯曲的形状。
18.根据权利要求15所述的显示装置，其中，所述第一连接电极和所述第三连接电极的所述第二延伸部具有沿着所述第一方向逐渐改变的宽度。
19.根据权利要求15所述的显示装置，其中，所述第二连接电极包括第一旁路部和第一桥接部，所述第一旁路部在所述第二方向上与接触所述多个发光元件中的一些发光元件的主体部间隔开，所述第一桥接部使所述主体部和所述第一旁路部彼此连接，
其中，所述第三连接电极包括第二旁路部和第二桥接部，所述第二旁路部在所述第二方向上与所述第一延伸部间隔开，所述第二桥接部使所述第一延伸部和所述第二旁路部彼此连接，并且
其中，所述第一旁路部和所述第二旁路部中的每个在所述堤层上。
20.根据权利要求15所述的显示装置，其中，所述多个发光元件包括第一发光元件和第二发光元件，所述第一发光元件在所述多个第二电极中的所述另一个和所述第一电极上并且接触所述第一连接电极和所述第三连接电极的所述第一延伸部，所述第二发光元件在所述多个第二电极中的所述任何一个和所述第一电极上并且与所述第二连接电极和所述第三连接电极的所述第二延伸部接触。
CN202310147789.2A 2022-02-11 2023-02-10 显示装置 Pending CN116598328A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220018223A KR20230121657A (ko) 2022-02-11 2022-02-11 표시 장치
KR10-2022-0018223 2022-02-11

Publications (1)

Publication Number Publication Date
CN116598328A true CN116598328A (zh) 2023-08-15

Family

ID=85225020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310147789.2A Pending CN116598328A (zh) 2022-02-11 2023-02-10 显示装置

Country Status (5)

Country Link
US (1) US20230261142A1 (zh)
EP (1) EP4227998A1 (zh)
KR (1) KR20230121657A (zh)
CN (1) CN116598328A (zh)
TW (1) TW202347703A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210104392A (ko) * 2020-02-17 2021-08-25 삼성디스플레이 주식회사 표시 장치
KR20220003685A (ko) * 2020-07-01 2022-01-11 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
TW202347703A (zh) 2023-12-01
US20230261142A1 (en) 2023-08-17
EP4227998A1 (en) 2023-08-16
KR20230121657A (ko) 2023-08-21

Similar Documents

Publication Publication Date Title
CN115917751A (zh) 显示装置
CN116368617A (zh) 显示装置
EP4227998A1 (en) Display device
CN219513108U (zh) 显示装置
CN221150022U (zh) 显示装置
CN219979570U (zh) 显示装置
EP4439684A1 (en) Light-emitting element and display device comprising same
US20230207610A1 (en) Display device
EP4167283A1 (en) Display device
EP4207278A1 (en) Display device
EP4246577A1 (en) Display device
KR20230069283A (ko) 표시 장치
KR20220170386A (ko) 표시 장치
CN116314235A (zh) 显示装置
KR20230054532A (ko) 표시 장치
KR20230014038A (ko) 표시 장치
CN116666414A (zh) 显示装置
KR20230121656A (ko) 표시 장치
CN116895679A (zh) 显示装置
KR20230112771A (ko) 표시 장치 및 그 제조 방법
KR20220083901A (ko) 표시 장치
CN116709844A (zh) 显示装置
CN116137791A (zh) 显示装置
CN116267009A (zh) 显示装置
CN115715125A (zh) 显示装置和制造该显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication