TW202347703A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW202347703A
TW202347703A TW112104846A TW112104846A TW202347703A TW 202347703 A TW202347703 A TW 202347703A TW 112104846 A TW112104846 A TW 112104846A TW 112104846 A TW112104846 A TW 112104846A TW 202347703 A TW202347703 A TW 202347703A
Authority
TW
Taiwan
Prior art keywords
electrode
connection electrode
light
opening
electrodes
Prior art date
Application number
TW112104846A
Other languages
English (en)
Inventor
朴度昤
金璟陪
李源俊
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202347703A publication Critical patent/TW202347703A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種顯示裝置包含：在電極上之第一絕緣層；在發射區域中的電極上之複數個發光元件；在第一絕緣層和發光元件上且具有與電極及發光元件部分重疊的複數個開口之第二絕緣層；以及在至少一些電極上、接觸發光元件且與開口部分重疊之複數個連接電極。第一開口具有第一側部分及相對於第一側部分且具有比第一側部分更大寬度的第二側部分，以及與第一開口重疊的第一連接電極具有與第一開口重疊的第一部分及具有比第一部分更大寬度且不與第一開口部分重疊的第二部分。

Description

顯示裝置
本揭露之實施例的各方面涉及顯示裝置。
顯示裝置之重要性已隨著多媒體的發展而增加。因此，已經開發了各種類型的顯示裝置，諸如有機發光二極體（OLED）顯示器及液晶顯示器（LCD）。
一些顯示裝置為包含用於顯示影像的發光元件之自發光顯示裝置。自發光顯示裝置包含發光元件，且自發光顯示裝置包含使用有機材料作為發光材料的有機發光顯示裝置、使用無機材料作為發光材料的無機發光顯示裝置或類似物。
本揭露之實施例提供一種顯示裝置，其展現出減少或未有發光元件及將發光元件與電極彼此連接的連接電極之斷開（disconnection）缺陷。
然而，本揭露之各方面及特徵不限於本文中所提出的那些。藉由參考下面給出的本揭露之詳細描述，本揭露之上述及其他方面和特徵對於本揭露所屬領域具有通常知識者將變得更加明顯。
根據本揭露之實施例，顯示裝置包含：複數個電極，係在第一方向上延伸且在第二方向上彼此間隔開；第一絕緣層，係在電極上；複數個發光元件，係在發射區域中的電極上；堤層（bank layer），係延伸環繞發射區域的周邊；第二絕緣層，係在第一絕緣層和發光元件上，且具有與在發射區域中的電極及發光元件部分重疊的複數個開口；以及複數個連接電極，係在至少一些電極上、接觸發光元件且與開口部分重疊。在該等開口之中的第一開口在第一方向上延伸，且具有在第一方向上的第一側部分及在第一側部分之相對側上的第二側部分，第二側部分具有比第一側部分更大的寬度，以及在該等連接電極之中與第一開口重疊的第一連接電極具有與第一開口重疊的第一部分及具有比第一部分更大寬度且不與第一開口部分重疊的第二部分。
第一連接電極之第二部分可與第一開口之第一側部分重疊。
在第二方向上的第一開口之第一側部分及第二側部分之一側可彼此平行，以及第一側部分及第二側部分相對該側之另一側可彼此不平行。
第一開口之第一側部分可比第二側部分更接近堤層，以及第一連接電極之第二部分可部分在堤層上。
在該等開口之中的第二開口在第一方向上延伸，且具有在第一方向上的第一側部分及在第一側部分之相對側上並可具有比第一側部分更小寬度的第二側部分，以及在該等連接電極之中與第二開口重疊的第二連接電極具有與第二開口重疊的第一部分及可具有比第一部分更大寬度且可不與第二開口部分重疊的第二部分。
第二開口之第一側部分可比第二側部分更接近堤層，以及第二連接電極之第二部分可不部分在堤層上。
顯示裝置可進一步包含在第二絕緣層上的第三絕緣層及設置在第三絕緣層上的一些連接電極，以及第三絕緣層可具有第一開口且可在第二開口上方延伸。
在該等開口之中的第三開口可與第一電極及發光元件重疊，且可在第二方向上與第一開口間隔開，在該等開口之中的第四開口可與第一電極重疊，且可在第二方向上與第一開口間隔開，以及第四開口可不與發光元件重疊。
該等電極可包含第一電極、在第二方向上與第一電極間隔開的第二電極、在第一電極與第二電極之間的第三電極及在第二方向上與第二電極間隔開的第四電極。第一開口可與第二電極及第三電極中之每一者部分重疊。
該等發光元件可包含在第一電極和第三電極上的第一發光元件及在第二電極和第四電極上的第二發光元件，以及第一開口可與第二發光元件之一端重疊。
第一連接電極可接觸第二發光元件。
在該等連接電極之中的第二連接電極可在第二電極上，在該等連接電極之中的第三連接電極可在第三電極上，在該等連接電極之中的第四連接電極可在第四電極上，且在該等連接電極之中的第五連接電極可延伸跨越第三電極及第四電極。第二連接電極可具有第一部分及第二部分且可與第一開口重疊。
第一連接電極可具有接觸發光元件的主要部件、在第二方向上與主要部件間隔開的第一旁路部件及將主要部件與第一旁路部件彼此連接的第一橋接部件。
第一旁路部件及第一橋接部件中之每一者可在堤層上。
根據本揭露之另一實施例，顯示裝置包含：第一電極，係在第一方向上延伸；複數個第二電極，係在第二方向上彼此間隔開，其間具有第一電極；複數個發光元件，係在發射區域中且在第一電極上和該等第二電極中之任一者上；堤層，係延伸環繞發射區域的周邊且與第一電極及該等第二電極部分重疊；以及在第一電極上的第一連接電極，在該等第二電極中之任一者上的第二連接電極，以及包含在該等第二電極中之另一者上的第一延伸部件、在第一電極上且與第一連接電極間隔開的第二延伸部件及將第一延伸部件與第二延伸部件彼此連接的第一連接部件之第三連接電極。第一連接電極、第二連接電極及第三連接電極中之每一者的一部分係在堤層上，以及第一連接電極及第三連接電極之第二延伸部件中之每一者具有第一部分及具有比第一部分更大寬度的第二部分。
在平面圖中，第一連接電極之第二部分的一部分可在發射區域之上側的堤層上，以及在平面圖中，第三連接電極之第二延伸部件之第二部分的一部分可在發射區域之下側的堤層上。
第一連接電極及第三連接電極之第二延伸部件可在第一方向上延伸，且可在第一連接電極之第二部分及第三連接電極之第二部分處具有其中其彼此面對之側為彎曲的形狀。
第一連接電極及第三連接電極之第二延伸部件可具有沿第一方向逐漸變化的寬度。
第二連接電極可包含在第二方向上與接觸發光元件的主要部件間隔開的第一旁路部件及將主要部件與第一旁路部件彼此連接的第一橋接部件，第三連接電極可包含：在第二方向上與第一延伸部件間隔開的第二旁路部件及將第一延伸部件與第二旁路部件彼此連接的第二橋接部件，以及第一旁路部件及第二旁路部件中之每一者可在堤層上。
發光元件可包含：第一發光元件，係在第一電極上和該等第二電極之一者上且接觸第一連接電極及第三連接電極之第一延伸部件；以及第二發光元件，係在第一電極和該等第二電極之另一者上且接觸第二連接電極及第三連接電極之第二延伸部件。
在根據實施例之顯示裝置中，連接電極及在連接電極之間的一個或多個絕緣層中的開口可具有其寬度根據其位置變化（或改變）的形狀。因此，在顯示裝置中，可減少或防止發光元件及將發光元件與電極彼此連接的連接電極之斷開缺陷，且可減少或防止對應的的暗點缺陷。
本揭露之各方面和特徵不限於前述的各方面和特徵，且各種其他方面和特徵包含在本說明書中或將被所屬領域具有通常知識者所理解。
現在將參照附圖在下文中更全面地描述本揭露，其中示出本揭露之實施例。然而，本揭露可不同的形式體現，並且不應被解釋為限於本文中所提出的實施例。相反地，提供這些實施例使得本揭露將是徹底且完整的，並將本揭露之範疇充分傳達給所屬領域具有通常知識者。
應當理解，當一元件或層被稱為「連接至（connected to）」或「耦合至（coupled to）」另一個元件或層，或者在其「上（on）」時，它可直接連接至或耦合至該另一元件或層或者直接在其上，或也可存在一個或多個中間（intervening）元件或層。當一元件或層被稱為「直接連接至」或「直接耦合至」另一元件或層，或者「直接連接在其上」時，則不存在中間元件或層。例如，當第一元件被描述為「連接」或「耦合」至第二元件時，第一元件可直接耦合或連接至第二元件，或者第一元件可經由一個或多個中間元件而間接耦合或連接至第二元件。
應當理解，雖然術語第一、第二、第三可在本文中用於描述各種元件、組件、區域、層及/或部分，但這些元件、組件、區域、層及/或部分不應受這些術語的限制。這些術語用於將一個元件、組件、區域、層或部分與另一個元件、組件、區域、層或部分區分開來。因此，在不脫離示例實施例之教示的情況下，下面所討論的第一元件、組件、區域、層或部分可以稱為第二元件、組件、區域、層或部分。在圖中，為了清楚圖示，各種元件、層等之尺寸可被誇大。相同的參考數字表示相同的元件。如本文所用，術語「及/或」包含一個或多個相關列出的項目之任何與所有組合。進一步地，在描述本揭露之實施例時使用的「可（may）」涉及「本揭露之一個或多個實施例」。諸如「中之至少一個（at least one of）」的詞語當在元件列表之前時，係修飾整個元件列表而不修飾該列表中之個別元件。如本文所用，術語「使用（use）」、「使用（using）」及「使用（used）」可分別被視為等同於術語「利用（utilize）」、「利用（utilizing）」及「利用（utilized）」。如本文所用，術語「實質上（substantially）」、「約（about）」及類似術語被用作近似術語而非程度術語，且旨在解釋將為所屬領域具有通常知識者所認可在測量或計算的數值中的固有變量。
空間相對術語，諸如「之下（beneath）」、「下方（below）」、「下（lower）」、「上方（above）」、「上（upper）」及類似術語可用於本文以便於解釋來描述如圖所示出的一個元件或特徵與另一元件或特徵的關係。應當理解，空間相對術語旨在涵蓋除了圖中所描繪的方位外，還有裝置在使用或操作中的不同方位。例如，如果圖中的裝置被翻轉，則被描述為在其他元件或特徵「下方」或「之下」的元件則將被定向為在該等其他元件或特徵「上方」或「之上（over）」。因此，術語「下方」可涵蓋上方及下方兩個方位。該裝置可以其他方式定向（例如，旋轉90度或其他方位），且本文中所使用的空間相對描述符應被相應地解釋。
本文所使用的術語係出於描述實施例之目的，並不旨在限制本揭露。如本文所用，單數形式「一（a）」、「一（an）」旨在也包含複數形式，除非上下文另有明確指示。應當進一步理解，在本說明書中所使用的術語「包含（includes）」、「包含（including）」、「包括（comprises）」及/或「包括（comprising）」明確說明所陳述的特徵、整數、步驟、操作、元件及/或組件的存在，但不排除存在或添加一個或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組。
在下文中，將參照附圖描述本揭露之實施例。
圖1為根據實施例之顯示裝置的示意平面圖。
參見圖1，顯示裝置10被配置成顯示移動影像及/或靜止影像。顯示裝置10可與提供（或包含）顯示螢幕的所有（或任何）電子裝置關連。例如，顯示裝置10可表示提供顯示螢幕的電視、膝上型電腦、顯示器、看板、物聯網（IoT）裝置、行動電話、智慧手機、平板式個人電腦（PC）、電子手錶、智慧手錶、手錶電話、頭戴顯示裝置、移動通信終端機、電子筆記本、電子書、可攜式多媒體播放器（PMP）、導航裝置、遊戲機、數位相機、攝錄影機及類似物。
顯示裝置10包含提供顯示螢幕的顯示面板。顯示面板之示例可包含無機發光二極體顯示面板、有機發光顯示面板、量子點發光顯示面板、電漿顯示面板、場發射顯示面板及類似物。在下文中，顯示裝置10被描述為包含無機發光二極體顯示面板的實施例，但本揭露不限於此，並且相同的技術精神可應用於其他合適的顯示面板。
可對顯示裝置10之形狀進行各種修改。例如，顯示裝置10可具有寬度大於長度的矩形形狀、長度大於寬度的矩形形狀、正方形形狀、帶圓角（例如頂點）的矩形形狀、其他多邊形形狀或圓形形狀。顯示裝置10之顯示區域DPA的形狀可相似於顯示裝置10的整體形狀。在圖1中，作為示例，顯示裝置10具有在第二方向DR2上具更大長度的矩形形狀。
顯示裝置10可具有顯示區域DPA及非顯示區域NDA。顯示區域DPA為可顯示螢幕（或影像）的區域，以及非顯示區域NDA為不顯示螢幕（或影像）的區域。顯示區域DPA也可被稱為主動區域，以及非顯示區域NDA也可被稱為非主動區域。顯示區域DPA可實質上佔據顯示裝置10的中心。
顯示區域DPA可包含複數個像素PX。複數個像素PX可以矩陣佈置的方式排列。在平面圖中，像素PX中之每一個可具有矩形形狀或正方形形狀，但它們不限於此且可具有其中每一側相對於一個方向傾斜的菱形形狀。各個像素PX可以條紋型或島型交替排列。此外，像素PX中之每一個可包含一個或多個發射特定波長帶的光以顯示特定顏色之發光元件。
非顯示區域NDA可設置環繞顯示區域DPA。在平面圖中，非顯示區域NDA可全部或部分圍繞顯示區域DPA（例如，非顯示區域NDA可全部或部分延伸環繞顯示區域DPA的周邊）。顯示區域DPA可具有矩形形狀，且非顯示區域NDA可與矩形顯示區域DPA的四個側邊相鄰設置。非顯示區域NDA可形成顯示裝置10的邊框。包含在顯示裝置10中的線或電路驅動器可被設置或外部裝置可被安裝在非顯示區域NDA中之每一個中。
圖2為根據實施例之示出包含在顯示裝置中的複數條線之布局的平面圖。
參見圖2，顯示裝置10可包含複數條線。顯示裝置10可包含複數條掃描線SL（例如，SL1、SL2及SL3）、複數條資料線DTL（例如，DTL1、DTL2及DTL3）、初始化電壓線VIL及複數條電壓線VL（例如VL1、VL2、VL3及VL4）。其他線可進一步設置在顯示裝置10中。該複數條線可包含由第一導電層形成且在第一方向DR1上延伸的線，以及由第三導電層形成且在第二方向DR2上延伸的線。然而，各條線之延伸方向不限於此。
第一掃描線SL1及第二掃描線SL2可設置成在第一方向DR1上延伸。第一掃描線SL1及第二掃描線SL2可設置成彼此相鄰且可設置成在第二方向DR2上與其他第一掃描線SL1及第二掃描線SL2間隔開。第一掃描線SL1及第二掃描線SL2可連接至與掃描驅動器連接的掃描佈線接墊（scan wiring pad）WPD_SC。第一掃描線SL1及第二掃描線SL2可設置成從設置在非顯示區域NDA中的接墊區域PDA延伸至顯示區域DPA。
第三掃描線SL3可設置成在第二方向DR2上延伸且可設置成在第一方向DR1上與其他第三掃描線SL3間隔開。第三掃描線SL3可連接至一個或多個第一掃描線SL1或者一個或多個第二掃描線SL2。複數條掃描線SL可具有（或可形成）在整個顯示區域DPA中（或上方）的網狀（mesh）結構，但不限於此。
資料線DTL可設置成在第一方向DR1上延伸。資料線DTL可包含第一資料線DTL1、第二資料線DTL2及第三資料線DTL3，並且一個第一至第三資料線DTL1、DTL2及DTL3形成一個組（例如，一個資料線組）且彼此相鄰設置。資料線DTL1、DTL2及DTL3中之每一個可從設置在非顯示區域NDA中的接墊區域PDA延伸至顯示區域DPA。然而，本揭露不限於此，並且複數條資料線DTL也可設置成在第一電壓線VL1與第二電壓線VL2之間以相等或實質上相等的間距彼此間隔開，稍後將描述。
初始化電壓線VIL可設置成在第一方向DR1上延伸。初始化電壓線VIL可設置在資料線DTL與第一電壓線VL1之間。初始化電壓線VIL可設置成從設置在非顯示區域NDA中的接墊區域PDA延伸至顯示區域DPA。
第一電壓線VL1及第二電壓線VL2設置成在第一方向DR1上延伸，以及第三電壓線VL3及第四電壓線VL4設置成在第二方向DR2上延伸。第一電壓線VL1及第二電壓線VL2可交替設置在第二方向DR2上，以及第三電壓線VL3及第四電壓線VL4可交替設置在第一方向DR1上。第一電壓線VL1及第二電壓線VL2可設置成在第一方向DR1上延伸以橫跨顯示區域DPA，以及第三電壓線VL3及第四電壓線VL4中之每一者中的一些可設置在顯示區域DPA中，且第三電壓線VL3及第四電壓線VL4中之每一者中的其餘那些可設置在位於第一方向DR1上的顯示區域DPA之兩側上的非顯示區域NDA中。複數條電壓線VL可具有（或可形成）在整個顯示區域DPA中的網狀結構。但是，本揭露不限於此。
第一掃描線SL1、第二掃描線SL2、資料線DTL、初始化電壓線VIL、第一電壓線VL1及第二電壓線VL2可電性連接至至少一個佈線接墊WPD。每個佈線接墊WPD可設置在非顯示區域NDA中。在實施例中，佈線接墊WPD中之每一個可設置位於顯示區域DPA之下側上的接墊區域PDA中，該下側為在第一方向DR1上的顯示區域DPA之另一側（例如，相對側）。第一掃描線SL1及第二掃描線SL2連接至設置在接墊區域PDA中的掃描佈線接墊WPD_SC，以及複數條資料線DTL分別連接至不同的資料佈線接墊WPD_DT。初始化電壓線VIL連接至初始化線接墊WPD_Vint，第一電壓線VL1連接至第一電壓線接墊WPD_VL1，以及第二電壓線VL2連接至第二電壓線接墊WPD_VL2。外部裝置可安裝在佈線接墊WPD上。外部裝置可通過各向異性導電膜、超音波接合或類似物安裝在佈線接墊WPD上。在圖2所示出的實施例中，佈線接墊WPD中之每一個可設置在設置於顯示區域DPA之下側上的接墊區域PDA中，但本揭露不限於此。複數個佈線接墊WPD中的一些也可設置在顯示區域DPA之上側上或在左側及右側中之任一個上。
顯示裝置10之每個像素PX或子像素SPXn（n為1至3的整數）包含像素驅動電路。上述線可在穿過各個像素PX或環繞各個像素PX的同時將驅動訊號施加至各個像素驅動電路。像素驅動電路可包含電晶體及電容器。可對每個像素驅動電路中的電晶體及電容器之數量進行各種修改。根據實施例，顯示裝置10之每個子像素SPXn可具有3T1C結構，其中像素驅動電路包含三個電晶體和一個電容器。在下文中，將使用3T1C結構作為示例來描述像素驅動電路，但本揭露不限於此，並且可應用各種其他修改結構，諸如2T1C結構、7T1C結構及6T1C結構。
圖3及圖4為根據實施例之顯示裝置的一個子像素的等效電路圖。
參見圖3，根據實施例之顯示裝置10的每個子像素SPXn包含三個電晶體T1、T2及T3、一個儲存電容器Cs及一個發光二極體EL。
發光二極體EL根據通過第一電晶體T1提供的電流來發射光。發光二極體EL包含第一電極、第二電極及設置在第一電極與第二電極之間的至少一個發光元件。發光元件可藉由（或根據）從第一電極及第二電極傳送的電訊號發射特定波長帶的光。
發光二極體EL之一端可連接至第一電晶體T1之源極電極，且發光二極體EL之另一端可連接至第二電壓線VL2，該第二電壓線VL2被施加低於第一電壓線VL1之高電位電壓（以下，稱為第一源極電壓）的低電位電壓（以下稱為第二源極電壓）。
第一電晶體T1根據其閘極電極與源極電極之間的電壓差來調節從被施加第一源極電壓的第一電壓線VL1流向發光二極體EL的電流。作為示例，第一電晶體T1可為用於驅動發光二極體EL的驅動電晶體。第一電晶體T1之閘極電極可連接至第二電晶體T2之源極電極，第一電晶體T1之源極電極可連接至發光二極體EL之第一電極，以及第一電晶體T1之汲極電極可連接至被施加第一源極電壓的第一電壓線VL1。
第二電晶體T2藉由第一掃描線SL1之掃描訊號導通，以將資料線DTL連接至第一電晶體T1之閘極電極。第二電晶體T2之閘極電極可連接至第一掃描線SL1，第二電晶體T2之源極電極可連接至第一電晶體T1之閘極電極，以及第二電晶體T2之汲極電極可連接至資料線DTL。
第三電晶體T3藉由第二掃描線SL2之掃描訊號導通，以將初始化電壓線VIL連接至發光二極體EL之一端。第三電晶體T3之閘極電極可連接至第二掃描線SL2，第三電晶體T3之汲極電極可連接至初始化電壓線VIL，以及第三電晶體T3之源極電極可連接至發光二極體EL之一端或第一電晶體T1之源極電極。
在實施例中，電晶體T1、T2及T3中之每一個之源極電極及汲極電極不限於上述那些，反之亦然。電晶體T1、T2及T3中之每一個可形成為薄膜電晶體。在圖3中，電晶體T1、T2及T3中之每一個被描述為N通道金屬氧化物半導體場效電晶體（MOSFET），但本揭露不限於此。例如，電晶體T1、T2及T3中之每一個可形成為P通道MOSFET，或者電晶體T1、T2及T3中的一些可形成為N通道MOSFET且電晶體T1、T2及T3中的其餘那些可形成為P通道MOSFET。
儲存電容器Cst形成在第一電晶體T1之閘極電極與源極電極之間。儲存電容器Cst儲存第一電晶體T1之閘極電壓與源極電壓之間的電壓差。
在圖3所示出的實施例中，第二電晶體T2之閘極電極可連接至第一掃描線SL1，以及第三電晶體T3之閘極電極可連接至第二掃描線SL2。第一掃描線SL1及第二掃描線SL2可為不同的掃描線，並且第二電晶體T2及第三電晶體T3可藉由從不同的掃描線施加的掃描訊號來導通。然而，本揭露不限於此。
參見圖4，第二電晶體T2及第三電晶體T3之閘極電極可連接至同一掃描線SL。第二電晶體T2及第三電晶體T3可藉由從同一掃描線施加的掃描訊號來同時（或同時地）導通。
在下文中，將參考其他圖式來詳細描述根據實施例之顯示裝置10的一個像素PX的結構。
圖5為根據實施例之顯示裝置的一個像素的平面圖，以及圖6為圖5所示的第一子像素的平面圖。
圖5及圖6以平面圖示出設置在顯示裝置10之一個像素PX中的電極RME（例如RME1、RME2、RME3及RME4）、隔牆BP1、BP2及BP3、堤層BNL、複數個發光元件ED（例如ED1、ED2、ED3及ED4）及連接電極CNE（例如CNE1、CNE2、CNE3、CNE4及CNE5）之布局。圖6示出設置在圖5所示的第一子像素SPX1中的電極RME、發光元件ED及連接電極CNE之布局。
參見圖5及圖6，顯示裝置10之像素PX中之每一個可包含複數個子像素SPXn。例如，一個像素PX可包含第一子像素SPX1、第二子像素SPX2及第三子像素SPX3。第一子像素SPX1可發射第一顏色的光，第二子像素SPX2可發射第二顏色的光，以及第三子像素SPX3可發射第三顏色的光。例如，第一顏色可為藍色，第二顏色可為綠色，以及第三顏色可為紅色。然而，本揭露不限於此，並且各個子像素SPXn也可發射相同顏色的光。在這樣的實施例中，各個子像素SPXn可各自發出藍光。在圖5中，一個像素PX包含三個子像素SPXn，但本揭露不限於此，並且像素PX可包含更多數量的子像素SPXn。
顯示裝置10之子像素SPXn中之每一個可具有發射區域EMA及非發射區域。發射區域EMA可為發光元件ED設置在其中以發射特定波長帶的光之區域。非發射區域可為發光元件ED未被設置且從發光元件ED發射的光未到達之區域，因此光不從其發射。
發射區域EMA可包含發光元件ED設置在其中之區域，以及與發光元件ED相鄰且從發光元件ED發射的光在其中發射之區域。例如，發射區域EMA也可包含從發光元件ED發射的光被其他構件反射或折射然後發射之區域。複數個發光元件ED可設置在每個子像素SPXn中，並且可形成包含複數個發光元件ED設置在其中之區域及與複數個發光元件ED相鄰之區域的發射區域。
在圖5中，各個子像素SPXn之發射區域EMA具有均勻的區域，但本揭露不限於此。在一些實施例中，各個子像素SPXn之各個發射區域EMA可具有不同的區域（例如，不同的大小），取決於從設置在對應子像素中的發光元件ED發射的光之顏色或波長帶。
像素PX可進一步具有設置在非發射區域中的子區域SA。子區域SA可設置成在第一方向DR1上與發射區域EMA間隔開。發射區域EMA及子區域SA可沿第一方向DR1交替排列，以及子區域SA可設置於在第一方向DR1上彼此間隔開的不同（例如，相鄰）子像素SPXn之發射區域EMA之間。例如，發射區域EMA及子區域SA可在第一方向DR1上交替排列，發射區域EMA可在第二方向DR2上重複排列，以及子區域SA可在第二方向DR2上延伸。然而，本揭露不限於此，並且複數個像素PX之發射區域EMA及子區域SA可具有不同於圖5所示的佈置。
發射區域EMA可針對每個子像素SPXn設置，以及子區域SA可跨越複數個子像素SPXn設置。如後所述，發射區域EMA及子區域SA可藉由堤層BNL劃分，在平面圖中，堤層BNL可針對每個子像素SPXn設置成圍繞發射區域EMA（例如，延伸環繞繞發射區域EMA的周邊），以及子區域SA可被設置成不在不同的子像素SPXn之間被劃分（例如，在不同的子像素SPXn之間為連續）。
光不在子區域SA中發射，因為發光元件ED未設置在子區域SA中，但是設置在子像素SPXn中之每一個中的電極RME之部分可設置在子區域SA中。設置在不同子像素SPXn中的電極RME可設置成在子區域SA之分離部件（或分離區域）ROP處彼此分離。
顯示裝置10可包含複數個電極RME、隔牆BP1、BP2及BP3、堤層BNL、發光元件ED及連接電極CNE。
複數個隔牆BP1、BP2及BP3可設置在每個子像素SPXn之發射區域EMA中。隔牆BP1、BP2及BP3可在第一方向DR1上實質上延伸且可在第二方向DR2上彼此間隔開。
例如，隔牆BP1、BP2及BP3可包含在每個子像素SPXn之發射區域EMA中在第二方向DR2上彼此間隔開的第一隔牆BP1及第二隔牆BP2，以及設置在第一隔牆BP1與第二隔牆BP2之間的第三隔牆BP3。第一隔牆BP1可設置在發射區域EMA之左側，其為在第二方向DR2上的發射區域EMA之中心的一側，以及第二隔牆BP2可與第一隔牆BP1隔開開且設置在發射區域EMA之右側，其為在第二方向DR2上的發射區域EMA之中心的另一側。第三隔牆BP3可設置在第一隔牆BP1與第二隔牆BP2之間的發射區域EMA之中心。第一隔牆BP1、第三隔牆BP3及第二隔牆BP2可沿第二方向DR2交替設置且可以島狀圖案設置在顯示區域DPA中。複數個發光元件ED可設置在第一隔牆BP1與第三隔牆BP3之間以及在第三隔牆BP3與第二隔牆BP2之間。
在第二方向DR2上所測量的第三隔牆BP3之寬度可大於第一隔牆BP1及第二隔牆BP2之寬度。如後所述，與其他隔牆BP1及BP2相比，第三隔牆BP3重疊更多數量的電極RME，因此在第二方向DR2上可比其他隔間圖案BP1及BP2具有更大的寬度。然而，本揭露不限於此，隔牆BP1、BP2及BP3之寬度可彼此相同。
在圖5及圖6中，第一隔牆BP1及第二隔牆BP2中之每一者設置成與對應子像素SPXn之發射區域EMA對應。然而，本揭露不限於此，並且第一隔牆BP1及第二隔牆BP2中之每一者可在第二方向DR2上跨越彼此相鄰的子像素SPXn之發射區域EMA設置。在這樣的實施例中，第一隔牆BP1及第二隔牆BP2可與在第一方向DR1上延伸的堤層BNL之部分重疊，稍後將描述。
在第一方向DR1上的隔牆BP1、BP2及BP3之長度可彼此相同，且可大於在平面圖中由堤層BNL圍繞的發射區域EMA在第一方向DR1上之長度。隔牆BP1、BP2及BP3可與在第二方向DR2上延伸的堤層BNL之部分重疊。然而，本揭露不限於此，並且隔牆BP1、BP2及BP3也可與堤層BNL整合或可與在第二方向DR2上延伸的堤層BNL之部分間隔開。在這樣的實施例中，隔牆BP1、BP2及BP3在第一方向DR1上之長度可相同於或小於在平面圖中由堤層BNL圍繞（或定義）的發射區域EMA在第一方向DR1上之長度。
在圖5及圖6中，針對每個子像素SPXn設置三個隔牆BP1、BP2及BP3，但本揭露不限於此。隔牆BP1、BP2及BP3之數量及形狀可取決於電極RME之數量或佈置結構而改變（或變化）。
電極RME具有其中它們在一個方向上延伸的形狀，且針對每個子像素SPXn設置。電極RME可在第一方向DR1上延伸以設置在子像素SPXn之發射區域EMA及子區域SA中，並且可在第一方向DR1及第二方向DR2上彼此間隔開設置。電極RME可電性連接至發光元件ED，稍後將描述。然而，本揭露不限於此，並且電極RME可不與發光元件ED電性連接。
顯示裝置10可包含針對每個子像素SPXn設置的第一電極RME1、第二電極RME2、第三電極RME3及第四電極RME4。
第一電極RME1可設置在子像素SPXn之左側，其為在第二方向DR2上的子像素SPXn之中心的另一側。第一電極RME1可設置成與第一隔牆BP1部分重疊。例如，第一電極RME1的一部分可直接設置在第一隔牆BP1上。第二電極RME2可在第二方向DR2上與第一電極RME1間隔開且可設置在子像素SPXn之中心處。第二電極RME2的一部分可與第三隔牆BP3重疊。例如，第二電極RME2的一部分可直接設置在第三隔牆BP3上。
第三電極RME3可設置在第一電極RME1與第二電極RME2之間。第三電極RME3可在第二方向DR2上與第二電極RME2間隔開且可與第三隔牆BP3部分重疊。例如，第三電極RME3可與第二電極RME2間隔開，並且第三電極RME3的一部分可直接設置在第三隔牆BP3上。
第四電極RME4可在第二方向DR2上與第二電極RME2間隔開，且可設置在子像素SPXn之右側，其為在第二方向DR2上的子像素SPXn之中心的一側。第四電極RME4可與第二隔牆BP2重疊。例如，第四電極RME4的一部分可直接設置在第二隔牆BP2上。
第一電極RME1、第二電極RME2、第三電極RME3及第四電極RME4中之每一者可設置在發射區域EMA及子區域SA中。在第一方向DR1上彼此相鄰的不同子像素SPXn之電極RME可分別以設置在子區域SA中的分離部件ROP而彼此間隔開或分離。
在第二方向DR2上彼此間隔開的電極RME之間的間距（或間隔或距離）可小於在第二方向DR2上彼此間隔開的隔牆BP1、BP2及BP3之間的間距。例如，第一電極RME1與第三電極RME3之間的間距可小於第一隔牆BP1與第三隔牆BP3之間的間距。各個電極RME可設置在隔牆BP1、BP2及BP3上，但是各個電極RME之部分可設置成不重疊（例如，設置成偏離）隔牆BP1、BP2及BP3。
在圖5及圖6中，針對每個子像素SPXn的四個電極RME具有其中它們在第一方向DR1上延伸的形狀，但本揭露不限於此。例如，在顯示裝置10中，更多數量的電極RME可設置在一個子像素SPXn中，或者電極RME可具有其中它們部分彎曲的形狀且可根據它們的位置具有不同的寬度。
在平面圖中，堤層BNL可設置成圍繞複數個子像素SPXn、發射區域EMA及子區域SA。堤層BNL可設置在第一方向DR1及第二方向DR2上彼此相鄰的子像素SPXn之間，且也可設置在發射區域EMA與子區域SA之間。顯示裝置10之子像素SPXn、發射區域EMA及子區域SA可為藉由堤層BNL之佈置劃分的區域。在複數個子像素SPXn、發射區域EMA及子區域SA之間的間距（或間隔或距離）可根據堤層BNL之寬度而改變。
發光元件ED可設置在發射區域EMA中。發光元件ED可設置在隔牆BP1、BP2及BP3之間且可設置成在第一方向DR1及/或第二方向DR2上彼此間隔開。在實施例中，複數個發光元件ED可具有其中它們在一個方向上延伸且有設置在不同電極RME上的兩端（例如，相對端）的形狀。在第二方向DR2上，發光元件ED的長度可大於彼此間隔的電極RME之間的間距。發光元件ED可排列成使得其延伸方向實質上垂直於電極RME在其上延伸的第一方向DR1。然而，本揭露不限於此，並且發光元件ED可設置成使得其延伸方向為第二方向DR2或相對於第二方向DR2傾斜的方向。
根據實施例，發光元件ED可設置在隔牆BP1、BP2及BP3之間在第二方向DR2上彼此間隔開的電極RME上，且可劃分成設置在不同電極RME上的發光元件（例如，發光元件組）ED1、ED2、ED3及ED4。發光元件ED中的一些可設置在第一隔牆BP1與第三隔牆BP3之間，並且發光元件ED中的其餘那些可設置在第三隔牆BP3與第二隔牆BP2之間。根據實施例，發光元件ED可包含設置在第一隔牆BP1與第三隔牆BP3之間的第一發光元件ED1及第三發光元件ED3，以及設置在第三隔牆BP3與第二隔牆BP2之間的第二發光元件ED2及第四發光元件ED4。
第一發光元件ED1及第三發光元件ED3可設置在第一電極RME1及第三電極RME3上，第二發光元件ED及第四發光元件ED4可設置在第二電極RME2及第四電極RME4上。
然而，各個發光元件ED可不根據它們設置在發射區域EMA中的位置進行劃分（或分組），並且可根據與連接電極CNE的連接關係進行劃分，稍後將描述。各個發光元件ED可根據連接電極CNE之佈置結構在其兩端與不同的連接電極CNE接觸，且可根據與其接觸的連接電極CNE之類型劃分為不同的發光元件ED。
連接電極CNE（例如，CNE1、CNE2、CNE3、CNE4及CNE5）可設置在複數個電極RME和隔牆BP1、BP2及BP3上。複數個連接電極CNE可各具有其中它們在一個方向上延伸且可設置成彼此間隔開的形狀。連接電極CNE中之每一個可與發光元件ED接觸且可電性連接至下導電層。
連接電極CNE可包含設置在每個子像素SPXn中的第一連接電極CNE1、第二連接電極CNE2、第三連接電極CNE3、第四連接電極CNE4及第五連接電極CNE5。
第一連接電極CNE1可具有其中它在第一方向DR1上延伸的形狀，且可設置在第一電極RME1上。第一連接電極CNE1可與第一電極RME1及第一隔牆BP1部分重疊，且可跨越發射區域EMA及子區域SA設置。第二連接電極CNE2可具有其中它在第一方向DR1上延伸的形狀，且可設置在第二電極RME2上。第二連接電極CNE2可與第二電極RME2及第三隔牆BP3部分重疊，且可跨越發射區域EMA及子區域SA設置。第一連接電極CNE1及第二連接電極CNE2中之每一者在第一方向DR1上延伸的長度可小於其他連接電極CNE的長度。第一連接電極CNE1及第二連接電極CNE2可設置在子像素SPXn之發射區域EMA之下側上。
第三連接電極CNE3可包含設置在第三電極RME3上的第一延伸部件CN_E1、設置在第一電極RME1上的第二延伸部件CN_E2，以及與第一延伸部件CN_E1及第二延伸部件CN_E2連接（或在其之間延伸）的第一連接部件CN_B1。第一延伸部件CN_E1可在第二方向DR2上與第一連接電極CNE1間隔開並面向第一連接電極，以及第二延伸部件CN_E2可在第一方向DR1上與第一連接電極CNE1間隔開。第一延伸部件CN_E1可設置在對應子像素SPXn之發射區域EMA之下側上，以及第二延伸部件CN_E2可設置在對應子像素SPXn之發射區域EMA之上側上。第一連接部件CN_B1可設置在發射區域EMA之中心部分。第三連接電極CNE3可跨越第三電極RME3及第一電極RME1設置。第三連接電極CNE3可具有其中它實質上在第一方向DR1上延伸的形狀，但可具有其中它在第二方向DR2上彎曲然後在第一方向DR1上再次延伸的形狀。
第四連接電極CNE4可包含設置在第四電極RME4上的第三延伸部件CN_E3、設置在第二電極RME2上的第四延伸部件CN_E4，以及與第三延伸部件CN_E3及第四延伸部件CN_E4連接的第二延伸部件CN_B2。第三延伸部件CN_E3可在第二方向DR2上與第二連接電極CNE2間隔開並面向第二連接電極，以及第四延伸部件CN_E4可在第一方向DR1上與第二連接電極CNE2間隔開。第三延伸部件CN_E3可設置在對應子像素SPXn之發射區域EMA之下側上，以及第四延伸部件CN_E4可設置在對應子像素SPXn之發射區域EMA之上側上。第二連接部件CN_B2可設置在發射區域EMA之中心部分。第四連接電極CNE4可跨越第四電極RME4及第二電極RME2設置。第四連接電極CNE4可具有其中它實質上在第一方向DR1上延伸的形狀，但可具有其中它在第二方向DR2上彎曲然後在第一方向DR1上再次延伸的形狀。
第五連接電極CNE5可包含設置在第三電極RME3上的第五延伸部件CN_E5、設置在第四電極RME4上的第六延伸部件CN_E6，以及與第五延伸部件CN_E5及第六延伸部件CN_E6連接（或在其之間延伸）的第三連接部件CN_B3。第五延伸部件CN_E5可在第二方向DR2上與第三連接電極CNE3之第二延伸部件CN_E2間隔開並面向第二延伸部件CN_E2，以及第六延伸部件CN_E6可在第二方向DR2上與第四連接電極CNE4之第四延伸部件CN_E4間隔開並面向第四延伸部件。第五延伸部件CN_E5及第六延伸部件CN_E6中的每一者可設置在發射區域EMA之上側上，以及第三連接部件CN_B3可設置成在堤層BNL上在第二方向DR2上延伸。第五連接電極CNE5可跨越第三電極RME3及第四電極RME4設置，且可具有其中在平面圖中它圍繞第四連接電極CNE4之第四延伸部件CN_E4的形狀。
第三連接電極CNE3及第四連接電極CNE4可為具有在第二方向DR2上彼此不平行之在第一方向DR1上延伸的電極延伸部件之連接電極，以及第五連接電極CNE5可為具有在第二方向DR2上彼此平行之在第一方向DR1上延伸的電極延伸部件之連接電極。第三連接電極CNE3及第四連接電極CNE4可具有其中它們在第一方向DR1上延伸但彎曲的形狀，以及第五連接電極CNE5可具有其中在平面圖中它圍繞另一連接電極的一部分的形狀。
根據連接電極CNE之佈置結構，複數個發光元件ED可根據與其兩端接觸的連接電極CNE劃分（或分組）為不同的發光元件ED。第一發光元件ED1及第二發光元件ED2可具有與第一型連接電極接觸的第一端及與第二型連接電極接觸的第二端。第一發光元件ED1可與第一連接電極CNE1及第三連接電極CNE3接觸，以及第二發光元件ED2可與第二連接電極CNE2及第四連接電極CNE4接觸。第三發光元件ED3及第四發光元件ED4可具有與第二型連接電極接觸的第一端及與第三型連接電極接觸的第二端。第三發光元件ED3可與第三連接電極CNE3及第五連接電極CNE5接觸，以及第四發光元件ED4可與第四連接電極CNE4及第五連接電極CNE5接觸。
如後所述，發光元件ED可在發光元件ED延伸的方向上具有兩端，且可通過與該兩端接觸的連接電極CNE彼此串聯連接。顯示裝置10可包含針對每個子像素SPXn之更多數量的發光元件ED，以及該些發光元件之間的串聯連接可配置成使得每單位面積發射的光量可增加。
根據實施例，顯示裝置10可包含設置在電極RME與發光元件ED和電極CNE之間的複數個絕緣層。該些絕緣層可設置成部分覆蓋電極RME、發光元件ED及連接電極CNE。該些絕緣層可具有部分地暴露設置在其下方的層之開口，以及設置在該些絕緣層上的連接電極CNE可與通過該些開口暴露的層接觸並設置在該些絕緣層下方。在下文中，顯示裝置10之剖面結構及絕緣層在平面圖中之佈置將進一步參考其他圖式來描述。
圖7為示出設置在圖6所示的第一子像素中的第一絕緣層的平面圖。圖8為示出設置在圖6所示的第一子像素中的第二絕緣層的平面圖。圖9為示出設置在圖6所示的第一子像素中的第一連接電極層之連接電極的平面圖。圖10為示出設置在圖6所示的第一子像素中的第三絕緣層的平面圖。圖11為示出設置在圖6所示的第一子像素中的第二連接電極層之連接電極的平面圖。圖12為沿圖6之N1-N1'線所截取的剖面圖。圖13為沿圖6之N2-N2'線所截取的剖面圖。
圖7至圖11以平面圖示出設置在第一子像素SPX1中的作為不同層的複數個絕緣層PAS1、PAS2及PAS3及連接電極CNE之佈置。圖7以平面圖示出設置在堤層BNL下方的第一絕緣層PAS1之佈置，以及圖8及圖10以平面圖示出設置在堤層BNL上方的第二絕緣層PAS2及第三絕緣層PAS3之佈置。圖12示出橫跨設置在第一子像素SPX1中的第一發光元件ED1及第二發光元件ED2之兩端的橫剖面，以及圖13示出橫跨設置在子區域SA中的複數個接觸孔（例如，接觸開口）CT1、CT2、CT3及CT4的橫剖面。
參見圖7至圖13，除了圖5及圖6之外，顯示裝置10可包含第一基板SUB，以及設置在第一基板SUB上的半導體層、複數個導電層及複數個絕緣層。此外，顯示裝置10可包含複數個電極RME、發光元件ED及連接電極CNE。
第一基板SUB可為絕緣基板。第一基板SUB可由絕緣材料製成，諸如玻璃、石英或聚合物樹脂。此外，第一基板SUB可為剛性基板，但在其他實施例中可為可彎曲、折疊或捲曲的可撓性基板。第一基板SUB可具有顯示區域DPA及在平面圖中圍繞顯示區域DPA的非顯示區域NDA，以及顯示區域DPA可具有發射區域EMA及為非發射區域的一部分的子區域SA。
第一導電層可包含下金屬層BML、第一電壓線VL1及第二電壓線VL2。下金屬層BML設置成與第一電晶體T1之第一主動層ACT1重疊。下金屬層BML可防止光入射到第一電晶體之第一主動層ACT1上，或可電性連接至第一主動層ACT1以穩定第一電晶體T1之電特性。然而，在一些實施例中可省略下金屬層BML。
傳送至第一電極RME1的高電位電壓（或第一源極電壓）可施加至第一電壓線VL1，以及傳送至第二電極RME2的低電位電壓（或第二源極電壓）可施加至第二電壓線VL2。第一電壓線VL1可通過第三導電層之導電圖案（例如，第三導電圖案CDP3）電性連接至第一電晶體T1。第二電壓線VL2可通過第二導電層之導電圖案（例如，第二導電圖案CDP2）電性連接至第二電極RME2。
在圖12中，第一電壓線VL1及第二電壓線VL2設置在第一導電層，但本揭露不限於此。在一些實施例中，第一電壓線VL1及第二電壓線VL2可設置在第三導電層上，且可分別直接電性連接至第一電晶體T1及第二電極RME2。
緩衝層BL可設置在第一導電層及第一基板SUB上。緩衝層BL可形成在第一基板SUB上，以保護像素PX之電晶體免受通過易受濕氣滲透的第一基板SUB滲透的濕氣，且可平坦化下面的表面（例如，可提供平面的上表面）。
半導體層設置在緩衝層BL上。半導體層可包含第一電晶體T1之第一主動層ACT1及第二電晶體T2之第二主動層ACT2。第一主動層ACT1及第二主動層ACT2可設置成分別與第二導電層之第一閘極電極G1及第二閘極電極G2部分重疊，稍後將描述。
半導體層可包含多晶矽、單晶矽、氧化物半導體或類似物。在實施例中，半導體層可包含多晶矽或氧化物半導體。氧化物半導體可包含銦（In）。例如，氧化物半導體可為氧化銦錫（ITO）、氧化銦鋅（IZO）、氧化銦鎵（IGO）、氧化銦鋅錫（IZTO）、銦鎵錫氧化物（IGTO）、銦鎵鋅氧化物（IGZO）及銦鎵鋅錫氧化物（IGZTO）中之至少一者。
在圖12中，一個第一電晶體T1及一個第二電晶體T2設置在顯示裝置10之子像素SPXn中，但本揭露不限於此，以及顯示裝置10可包含更多數量的電晶體。
第一閘極絕緣層GI設置在半導體層上。第一閘極絕緣層GI可為針對電晶體T1及T2中每一個的閘極絕緣膜。在圖12中，第一閘極絕緣層GI與第二導電層之閘極電極G1及G2一起被圖案化為部分設置在第二導電層與半導體層之主動層ACT1及ACT2之間，但本揭露不限於此。在一些實施例中，第一閘極絕緣層GI可完全設置在緩衝層BL上，同時覆蓋半導體層。
第二導電層設置在第一閘極絕緣層GI上。第二導電層可包含第一電晶體T1之第一閘極電極G1及第二電晶體T2之第二閘極電極G2。第一閘極電極G1可設置成在第三方向DR3（其為厚度方向）上與第一主動層ACT1之通道區域重疊，以及第二柵電極G2可設置成在第三方向DR3上與第二主動層ACT2之通道區域重疊。該第二導電層可進一步包含儲存電容器之一個電極。
第一層間絕緣層IL1設置在第二導電層上。第一層間絕緣層IL1可為在第二導電層與設置在第二導電層上的其他層之間的絕緣膜，且可保護第二導電層。
第三導電層設置在第一層間絕緣層IL1上。第三導電層可包含複數個導電圖案CDP1、CDP2及CDP3，以及各個電晶體T1及T2之源極電極S1及S2和汲極電極D1及D2。導電圖案CDP1、CDP2及CDP3中的一些可將不同層之導電層或半導體層彼此電性連接，且可為電晶體T1及T2之源極/汲極電極。
第一導電圖案CDP1可通過穿透第一層間絕緣層IL1的接觸孔（或接觸開口）與第一電晶體T1之第一主動層ACT1接觸。第一導電圖案CDP1可通過穿透第一層間絕緣層IL1及緩衝層BL的接觸孔（或接觸開口）與下金屬層BML接觸。第一導電圖案CDP1可為第一電晶體T1之第一源極電極S1。第一導電圖案CDP1可電性連接至第一電極RME1或第一連接電極CNE1。第一電晶體T1可將從第一電壓線VL1施加的第一源極電壓傳送至第一電極RME1或第一連接電極CNE1。
第二導電圖案CDP2可通過穿透第一層間絕緣層IL1及緩衝層BL的接觸孔（或接觸開口）與第二電壓線VL2接觸。第二電壓線VL2可通過第二導電圖案CDP2將第二源極電壓傳送至第二連接電極CNE2。
第三導電圖案CDP3可通過穿透第一層間絕緣層IL1及緩衝層BL的接觸孔（或接觸開口）與第一電壓線VL1接觸。此外，第三導電圖案CDP3可通過穿透第一層間絕緣層IL1的接觸孔（或接觸開口）與第一電晶體T1之第一主動層ACT1接觸。第三導電圖案CDP3可將第一電壓線VL1電性連接至第一電晶體T1，且可為第一電晶體T1之第一汲極電極D1。
第二源極電極S2及第二汲極電極D2可分別通過穿透第一層間絕緣層IL1的接觸孔（或接觸開口）與第二電晶體T2及第二主動層ACT2接觸。
第一鈍化層PV1設置在第三導電層上。第一鈍化層PV1可為在第三導電層與其他層之間的絕緣膜，且可保護第三導電層。
上述緩衝層BL、第一閘極絕緣層GI、第一層間絕緣層IL1及第一鈍化層PV1中之每一者可形成為交替堆疊的複數個無機層。例如，緩衝層BL、第一閘極絕緣層GI、第一層間絕緣層IL1及第一鈍化層PV1中之每一者可形成為其中包含氧化矽（SiO x）、氮化矽（SiN x）及氮氧化矽（SiO xN y）中之至少一者的無機層堆疊的雙層，或其中這些層交替堆疊的多層結構。然而，本揭露不限於此，緩衝層BL、第一閘極絕緣層GI、第一層間絕緣層IL1及第一鈍化層PV1中之每一者也可形成為包含上述絕緣材料的一個無機層。此外，在一些實施例中，第一層間絕緣層IL1也可由有機絕緣材料，諸如聚醯亞胺（PI）製成。
通孔層（via layer）VIA設置在顯示區域DPA中的第三導電層上。通孔層VIA可包含有機絕緣材料，例如有機絕緣材料，諸如聚醯亞胺（PI），以補償由於下（或下面的）導電層而導致的台階（step）並提供平坦的上表面。然而，在一些實施例中，通孔層VIA可省略。
顯示裝置10可包含隔牆BP1、BP2及BP3、複數個電極RME、堤層BNL、複數個發光元件ED及複數個連接電極CNE，作為設置在通孔層VIA上的顯示元件層。此外，顯示裝置10可包含絕緣層PAS1、PAS2及PAS3。
隔牆BP1、BP2及BP3可設置在通孔層VIA上。例如，隔牆BP1、BP2及BP3可直接設置在通孔過孔層上，且可具有其中至少部分從通孔層VIA之上表面突出的結構。如上所述，第一隔牆BP1及第二隔牆BP2可設置成彼此間隔開，以及第三隔牆BP3可設置在第一隔牆BP1與第二隔牆BP2之間。隔牆BP1、BP2及BP3之突出部分可具有以曲率（例如，預定曲率）傾斜（或彎曲或彎）的側表面，以及從發光元件ED發射的光可被設置在隔壁BP1、BP2及BP3上的電極RME反射，以從通孔層VIA以向上方向發射。不同於圖12所示出的實施例，隔牆BP1、BP2及BP3可具有其外表面在剖面圖中以曲率（例如，預定曲率）彎曲（或彎）的形狀；例如，隔牆BP1、BP2及BP3可具有半圓形或半橢圓形的剖面形狀。隔牆BP1、BP2及BP3可包含有機絕緣材料，諸如聚醯亞胺（PI），但不限於此。
複數個電極RME可設置在隔牆BP1、BP2及BP3及通孔層VIA上。例如，各個電極RME可至少設置在隔牆BP1、BP2及BP3之傾斜側表面上。在第二方向DR2上測量的電極RME之寬度可小於在第二方向DR2上測量的隔牆BP1、BP2及BP3之寬度，且在第二方向DR2上彼此間隔開的電極之間的間距可小於隔牆BP1、BP2及BP3之間的間距。電極RME可以至少部分區域直接設置在通孔層VIA上，因此可設置在同一平面上。
如上所述，第一電極RME1可設置在第一隔牆BP1上，第二電極RME2及第三電極RME3可設置在第三隔牆BP3上，以及第四電極RME4可設置在第二隔牆BP2上。電極RME之間的間距可小於隔牆BP1、BP2及BP3之間的間距，以及至少部分之電極RME可直接設置在通孔層VIA上。
設置在隔牆BP1、BP2及BP3之間的發光元件ED可向（或從）其兩端發射光，且發射的光可指向且入射到設置在隔牆BP1、BP2及BP3上的電極RME上。各個電極RME可具有其中其設置在隔牆BP1、BP2及BP3上的部分可反射從發光元件ED發射的光之結構。電極RME可設置成覆蓋隔牆BP1、BP2及BP3之至少一個側表面，以反射從發光元件ED發射的光。
第一電極RME1及第二電極RME2可通過設置在其與堤層BNL重疊的部分中的電極接觸孔（例如，電極接觸開口）CTD及CTS而與第三導電層直接接觸。例如，第一電極接觸孔CTD可在其中第一電極RME1與堤層BNL彼此重疊的部分中形成，以及第二電極接觸孔CTS可在其中第二電極RME2與堤層BNL彼此重疊的部分中形成。第一電極RME1可與第一導電圖案CDP1接觸，且可通過穿透通孔層VIA及第一鈍化層PV1的第一電極接觸孔CTD電性連接至與第一電晶體T1。第二電極RME2可與第二導電圖案CDP2接觸，且可通過穿透通孔層VIA及第一鈍化層PV1的第二電極接觸孔CTS電性連接至第二電壓線VL2。
電極RME可包含具有高反射率的導電材料。例如，電極RME可包含金屬，諸如銀（Ag）、銅（Cu）或鋁（Al），可包含含有鋁（Al）、鎳（Ni）、鑭（La）或類似物的合金，或者可具有其中由鈦（Ti）、鉬（Mo）及鈮（Nb）製成的金屬層和合金堆疊的結構。在一些實施例中，電極RME可形成為雙層或為其中包含鋁（Al）的合金和由鈦（Ti）、鉬（Mo）及鈮（Nb）製成的一個或多個金屬層堆疊之多層結構。
本揭露不限於此，並且電極RME中之每一個可進一步包含透明導電材料。例如，電極RME中之每一個可包含諸如ITO、IZO或ITZO的材料。在一些實施例中，電極RME中之每一個可具有其中由透明導電材料製成的一層或多層和由具有高反射率的金屬製成的一層或多層堆疊之結構，或可形成為包含透明導電材料及具有高反射率的金屬之一層。例如，電極RME中之每一個可具有堆疊結構，諸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO。電極RME可在電性連接至發光元件ED的同時，以第一基板SUB之向上方向（或相對於第一基板SUB的向上方向）反射從發光元件ED發射的一些光。
第一絕緣層PAS1可設置在整個顯示區域DPA，且可設置在通孔層VIA及複數個電極RME上。第一絕緣層PAS1可將不同的電極RME彼此絕緣，同時保護複數個電極RME。在形成堤層BNL之前，設置第一絕緣層PAS1以覆蓋電極RME，因此可防止電極RME在形成堤層BNL的過程中被損壞。此外，第一絕緣層PAS1可防止設置在第一絕緣層PAS1上的發光元件ED直接接觸且被其他構件（或組件等）損壞。
在實施例中，第一絕緣層PAS1可具有形成為使得其上表面的一部分在第二方向DR2上彼此間隔開的電極RME之間凹陷的台階。發光元件ED可設置在形成有台階的第一絕緣層PAS1之上表面上，且可在發光元件ED與第一絕緣層PAS1之間形成間隔。
根據實施例，第一絕緣層PAS1可包含複數個分離開口及複數個接觸孔（例如，接觸開口）CT1、CT2、CT3及CT4。第一絕緣層PAS1可包含形成為對應於子區域SA之分離部件ROP的複數個分離開口，以及形成在連接電極CNE與電極RME彼此連接的部分處的複數個接觸孔CT1、CT2、CT3及CT4，稍後將描述。第一絕緣層PAS1可完全設置在通孔層VIA上，但可在形成有分離開口及接觸孔CT1、CT2、CT3及CT4的部分中部分地暴露下層。
第一絕緣層PAS1中形成為對應於子區域SA之分離部件ROP的分離開口可暴露通孔層VIA之上表面。複數個電極RME可設置成在第一方向DR1上延伸，然後可在被在第一絕緣層PAS1中的開口之中形成為對應於分離部件ROP的分離開口暴露的部分中被蝕刻，以被分離成複數個電極RME。
形成在第一絕緣層PAS1中的接觸孔CT1、CT2、CT3及CT4可設置成分別與不同的電極RME重疊。例如，接觸孔CT1、CT2、CT3及CT4可設置在子區域SA中，且可包含設置成與第一電極RME1重疊的第一接觸孔CT1、設置成與第二電極RME2重疊的第二接觸孔CT2、設置成與第三電極RME3重疊的第三接觸孔CT3、及設置成與第四電極RME4重疊的第四接觸孔CT4。接觸孔CT1、CT2、CT3及CT4可穿透第一絕緣層PAS1，以分別暴露設置在其下方的電極RME之上表面的部分。接觸孔CT1、CT2、CT3及CT4可進一步穿透設置在第一絕緣層PAS1上的其他絕緣層的部分。被各個接觸孔CT1、CT2、CT3及CT4暴露的電極RME可與連接電極CNE接觸。
堤層BNL可設置在第一絕緣層PAS1上。堤層BNL可包含在第一方向DR1及第二方向DR2上延伸的部分，且在平面圖中可圍繞子像素SPXn中之每一個。堤層BNL可劃分（或分離）每個子像素SPXn之發射區域EMA及子區域SA，同時在平面圖中圍繞每個子像素SPXn之發射區域EMA及子區域SA，並且可劃分（或分離）顯示區域DPA及非顯示區域NDA，同時在平面圖中圍繞顯示區域DPA之最外部。
堤層BNL可具有與隔牆BP1、BP2及BP3相似的高度（例如，預定高度）。在一些實施例中，堤層BNL之上表面的高度（或位置）可大於（或高於）隔牆BP1、BP2及BP3的高度（或位置），以及堤層BNL的厚度可相同於或大於隔牆BP1、BP2及BP3的厚度。在製造顯示裝置10期間，堤層BNL可防止墨水在噴墨列印過程中溢出到相鄰的子像素SPXn中。堤層BNL可包含有機絕緣材料，諸如像隔牆BP1、BP2及BP3的聚醯亞胺。然而，本揭露不限於此，並且堤層BNL可包含不同於隔牆BP1、BP2及BP3的材料。
發光元件ED可設置在發射區域EMA中。發光元件ED可設置在隔牆BP1、BP2及BP3之間的第一絕緣層PAS1上。發光元件ED可設置成使得其延伸的一個方向（例如，其延伸方向）平行於第一基板SUB之上表面。如後所述，發光元件ED可包含沿其延伸的一個方向（例如，沿其延伸方向）設置的複數個半導體層，並且複數個半導體層可沿平行於第一基板SUB之上表面的方向依序設置。然而，本揭露不限於此，並且當發光元件ED具有另一種結構時，複數個半導體層也可在垂直於第一基板SUB的方向上設置。
設置在每個子像素SPXn中的發光元件ED可發射不同波長帶的光，取決於半導體層之材料。然而，本揭露不限於此，並且設置在每個子像素SPXn中的發光元件ED可包含由相同材料製成的半導體層以發射相同顏色的光。
發光元件ED可與連接電極CNE接觸以電性連接至電極RME及在通孔層VIA下方的導電層，且可接收施加至其上的電訊號以發射特定波長帶的光。
第二絕緣層PAS2可設置在複數個發光元件ED、第一絕緣層PAS1及堤層BNL上。第二絕緣層PAS2包含在隔牆BP1、BP2及BP3之間在第一方向DR1上延伸且設置在複數個發光元件ED上的圖案部件。圖案部件可設置成部分圍繞發光元件ED之外表面，且可不覆蓋（或可暴露）發光元件ED之兩側及/或兩端。在平面圖中，圖案部件可在每個子像素SPXn中形成線性或島形圖案。第二絕緣層PAS2之圖案部件可在製造顯示裝置10之過程中固定發光元件ED，同時保護發光元件ED。此外，第二絕緣層PAS2可設置成填充發光元件ED與在發光元件ED下方的第一絕緣層PAS1之間的間隔。第二絕緣層PAS2的一部分可設置在堤層BNL上且子區域SA中。
根據實施例，第二絕緣層PAS2可包含複數個開口OP1、OP2、OP3及OP4和複數個接觸孔（例如，接觸開口）CT1、CT2、CT3及CT4。第二絕緣層PAS2可包含形成為對應於子區域SA之分離部件ROP的複數個分離開口，以及設置成與在發射區域EMA中的電極RME部分重疊的複數個開口OP1、OP2、OP3及OP4。第二絕緣層PAS2可完全設置在第一絕緣層PAS1上，但可在其中形成有複數個開口的部分中部分地暴露下層。
在第二絕緣層PAS2中形成為對應於子區域SA之分離部件ROP的分離開口中，可執行將設置在分離開口下方的電極RME彼此分離之過程。與第一絕緣層PAS1類似，第二絕緣層PAS2也可包含在分離部件ROP中暴露通孔層VIA之上表面的分離開口，其中執行將電極RME彼此分離之過程。
第二絕緣層PAS2可包含設置在電極RME上、與電極RME重疊及暴露發光元件ED之一端的複數個第一開口OP1、第二開口OP2及第三開口OP3，以及與電極RME重疊但不與發光元件ED重疊的複數個第四開口OP4。複數個第一至第四開口OP1、OP2、OP3及OP4可具有其中它們在第一方向DR1上延伸的形狀，且可在第一方向DR1或第二方向DR2上彼此間隔開並彼此面對。開口OP1、OP2、OP3及OP4可與在第一方向DR1上延伸的電極RME之側面及隔牆BP1、BP2及BP3部分重疊，並且第一開口OP1、第二開口OP2及第三開口OP3也可與設置在第二方向DR2上彼此間隔開的電極RME上的發光元件ED部分重疊。
第一開口OP1可設置成在第三隔牆BP3上與第二電極RME2及第三電極RME3重疊。不同的第一開口OP1可在第一方向DR1上彼此間隔開，並且第一開口OP1中之任一個可與第二發光元件ED2重疊，而第一開口OP1中之另一個可與第三發光元件ED3重疊。設置在發射區域EMA之上側上的第一開口OP1可與第三發光元件ED3部分重疊，以及設置在發射區域EMA之下側上的第一開口OP1可與第二發光元件ED2部分重疊。
第二開口OP2可在第二方向DR2上分別面向第一開口OP1及第三開口OP3。在複數個第二開口OP2之中的設置在發射區域EMA之下側上的第二開口OP2可設置成分別與第三電極RME3及第四電極RME4重疊，且可分別與第一發光元件ED1及第二發光元件ED2部分重疊。在複數個第二開口OP2之中的設置在發射區域EMA之上側上的第二開口OP2可設置成分別與第一電極RME1及第二電極RME2重疊，且可分別與第三發光元件ED3及第四發光元件ED4部分重疊。與第一電極RME1及第四電極RME4重疊的第二開口OP2可分別在第二方向DR2上與第一開口OP1間隔開並面向第一開口。與第二電極RME2及第三電極RME3重疊的第二開口OP2可分別在第二方向DR2上與第三開口OP3間隔開並面向第三開口，稍後將描述。第一開口OP1可設置在第二方向DR2上彼此間隔開的第二開口OP2之間。第二開口OP2中之每一個可與第一隔牆BP1、第二隔牆BP2及第三隔牆BP3中之任一者重疊。
第三開口OP3可在第二方向DR2上面向第二開口OP2。設置成與第一電極RME1重疊的第三開口OP3中之設置在發射區域EMA之下側上的第三開口OP3可與第一發光元件ED1部分重疊。設置成與第四電極RME4重疊的第三開口OP3中之設置在發射區域EMA之上側上的第三開口OP3可與第四發光元件ED4部分重疊。與第一電極RME1及第四電極RME4重疊的第二開口OP2可分別在第二方向DR2上與第一開口OP1間隔開並面向第一開口。第三開口OP3中之每一個可與第一隔牆BP1及第二隔牆BP2中之任一者重疊。
第四開口OP4可在第二方向DR2上與第二開口OP2間隔開。第四開口OP4可設置成重疊與分別與第二開口OP2重疊但其中沒有設置發光元件ED的電極RME相同的電極RME，且可與在隔牆BP1、BP2及BP3與堤層BNL之間的區域部分重疊。例如，設置在發射區域EMA之下側上的第四開口OP4可與第四電極RME4重疊，以及設置在發射區域EMA之上側上的第四開口OP4可與第一電極RME1重疊。第四開口OP4中的每一個可與第一隔牆BP1及第二隔牆BP2中之任一者重疊。
在實施例中，在第二方向DR2上測得的第一開口OP1之最大寬度可大於第二開口OP2、第三開口OP3及第四開口OP4之最大寬度。在第二方向DR2上測得的第三開口OP3的最大寬度也可大於在第二開口OP2和第四開口OP4上測得的最大寬度，並且在第二開口OP2和第四開口OP4在第二方向DR2上測得的最大寬度可彼此相同。各個開口OP1、OP2、OP3及OP4之寬度可根據各個開口OP1、OP2、OP3及OP4之位置而彼此不同。在實施例中，第一開口OP1可設置成與不同的電極RME重疊，因此可具有最大的最大寬度。
第一開口OP1、第二開口OP2及第三開口OP3可與發光元件ED部分重疊以暴露發光元件ED之一端。第一開口OP1、第二開口OP2及第三開口OP3可設置成與連接電極CNE重疊，以及連接電極CNE可與被第一開口OP1、第二開口OP2及第三開口OP3暴露的發光元件ED接觸。
另一方面，第四開口OP4可不與發光元件ED重疊且可不與連接電極CNE重疊。其他開口可與在隔牆BP1、BP2及BP3之間的區域部分重疊，而第四開口OP4可與在設置在在隔牆BP1、BP2及BP3之中的外側上的第一隔牆BP1及第二隔牆BP2與堤層BNL之間的區域重疊。第一開口OP1、第二開口OP2及第三開口OP3可為形成以允許在發光元件ED與連接電極CNE之間的連接之開口，以及第四開口OP4可為形成從發光元件ED發射的光之發射路徑的開口。
複數個開口OP1、OP2、OP3及OP4中的一些可為僅穿透第二絕緣層PAS2的開口，並且複數個開口OP1、OP2、OP3及OP4中的其餘那些可為穿透第二絕緣層PAS2及第三絕緣層PAS3的開口。稍後將提供其詳細描述。
第二絕緣層PAS2可包含設置在子區域SA中並設置成與第一電極RME1重疊的第一接觸孔CT1、設置在子區域SA中並設置成與第二電極RME2重疊的第二接觸孔CT2、設置在子區域SA中並設置與第三電極RME3重疊的第三接觸孔CT3、及設置在子區域SA中並設置成與第四電極RME4重疊的第四接觸孔CT4。除了第一絕緣層PAS1之外，接觸孔CT1、CT2、CT3及CT4還可穿透第二絕緣層PAS2。接觸孔CT1、CT2、CT3及CT4可分別暴露設置在其下方的電極RME之上表面的部分。
連接電極CNE可設置在電極RME及隔牆BP1、BP2及BP3上。連接電極CNE可劃分為設置在第二絕緣層PAS2與第三絕緣層PAS3之間的第一連接電極層之連接電極，以及設置在第三絕緣層PAS3上的第二連接電極層之連接電極。第三連接電極CNE3及第四連接電極CNE4可為第一連接電極層之連接電極，以及第一連接電極CNE1、第二連接電極CNE2及第五連接電極CNE5可為第二連接電極層之連接電極。
第一連接電極CNE1可設置在第一電極RME1及第一隔牆BP1上。第二連接電極CNE2可設置在第二電極RME2及第三隔牆BP3上。第三連接電極CNE3可設置在第一電極RME1及第三電極RME3上。第四連接電極CNE4可設置在第二電極RME2及第四電極RME4上。第五連接電極CNE5可設置在第三電極RME3及第四電極RME4上。在平面圖中，各個連接電極CNE之佈置的描述係與上面參考圖5及圖6描述的相同。
第一連接電極CNE1及第二連接電極CNE2可跨越發射區域EMA及子區域SA設置，且可分別通過形成在子區域SA中的接觸孔CT1及CT2與電極RME直接接觸。第三連接電極CNE3及第四連接電極CNE4可跨越發射區域EMA及子區域SA設置，且可分別通過形成在子區域SA中的接觸孔CT3及CT4與電極RME直接接觸。
第一連接電極CNE1可通過穿透在子區域SA中的第一絕緣層PAS1、第二絕緣層PAS2及第三絕緣層PAS3的第一接觸孔CT1而與第一電極RME1接觸。第二連接電極CNE2可通過穿透在子區域SA中的第一絕緣層PAS1、第二絕緣層PAS2及第三絕緣層PAS3的第二接觸孔CT2而與第二電極RME2接觸。第三連接電極CNE3可通過穿透在子區域SA中的第一絕緣層PAS1及第二絕緣層PAS2的第三接觸孔CT3而與第三電極RME3接觸。第四連接電極CNE4可通過穿透在子區域SA中的第一絕緣層PAS1及第二絕緣層PAS2的第四接觸孔CT4而與第四電極RME4接觸。
第一連接電極CNE1可通過第一電極RME1電性連接至第一電晶體T1以接收傳送至其的第一源極電壓，以及第二連接電極CNE2可通過第二電極RME2電性連接至第二電壓線VL2以接收施加至其上的第二源極電壓。發光元件ED可藉由通過第一連接電極CNE1及第二連接電極CNE2傳送的源極電壓來發射光。
第一連接電極CNE1及第二連接電極CNE2可為連接至分別直接連接至第三導電層的電極RME1及RME2的第一型連接電極，第三連接電極CNE3及第四連接電極CNE4可為連接至不與第三導電層連接的電極RME3及RME4的第二型連接電極，以及第五連接電極CNE5可為不與電極RME連接的第三型連接電極。第五連接電極CNE5不與電極RME連接、可與發光元件ED接觸且可與其他連接電極CNE一起構成發光元件ED之電連接電路。
然而，本揭露不限於此。在一些實施例中，在顯示裝置10中，連接電極CNE中的一些可直接連接至第三導電層。例如，第一連接電極CNE1及第二連接電極CNE2（其為第一型連接電極）中之每一者可直接連接至第三導電層且可不與電極RME電性連接。第二型連接電極及第三型連接電極也可不與電極RME電性連接且可僅連接至發光元件ED。
連接電極CNE可包含導電材料。例如，連接電極CNE可包含ITO、IZO、ITZO、鋁（Al）或類似物。作為示例，連接電極CNE可包含透明導電材料，以及從發光元件ED發射的光可通過連接電極CNE傳送然後發射。
第三絕緣層PAS3設置在第二連接電極層之連接電極及第二絕緣層PAS2上。第三絕緣層PAS3可完全設置在第二絕緣層PAS2上以覆蓋第三連接電極CNE3及第四連接電極CNE4，以及第一連接電極CNE1、第二連接電極CNE2及第五連接電極CNE5可設置在第三絕緣層PAS3上。除了其中設置有第三連接電極CNE3及第四連接電極CNE4的區域之外，第三絕緣層PAS3可完全設置在通孔層VIA上。第三絕緣層PAS3可將第一連接電極層之連接電極和第二連接電極層之連接電極彼此絕緣，使得第一連接電極層之連接電極和第二連接電極層之連接電極彼此不直接接觸。
根據實施例，第三絕緣層PAS3可包含複數個開口OP1、OP2及OP4和複數個接觸孔（例如，接觸開口）CT1及CT2。第三絕緣層PAS3可包含設置成在發射區域EMA中與電極RME部分重疊的複數個開口OP1、OP3及OP4。第三絕緣層PAS3可完全設置在第二絕緣層PAS2上，但可在形成有複數個開口的部分中部分地暴露下層。
第三絕緣層PAS3可包含與電極RME重疊並暴露發光元件ED之一端的複數個第一開口OP1及第三開口OP3，以及與電極RME重疊但不與發光元件ED重疊的複數第四開口OP4。複數個第一開口OP1、第三開口OP3及第四開口OP4可在第一方向DR1上延伸，且可在第一方向DR1及/或第二方向DR2上彼此間隔開並彼此面對。開口OP1、OP3及OP4可與在第一方向DR1上延伸的電極RME之側面及隔牆BP1、BP2及BP3部分重疊，並且第一開口OP1及第三開口OP3也可與設置在第二方向DR2上彼此間隔開的電極RME上的發光元件ED部分重疊。
在平面圖中，在第三絕緣層PAS3中的第一開口OP1、第三開口OP3及第四開口OP4之形狀的描述係與上述在第二絕緣層PAS2中的開口之形狀相同。在顯示裝置10中，設置在每個子像素SPXn中的開口OP1、OP2、OP3及OP4中的一些可為僅穿透第二絕緣層PAS2的開口，並且開口OP1、OP2、OP3及OP4中的其餘那些可為穿透第二絕緣層PAS2及第三絕緣層PAS3的開口。例如，第一開口OP1、第三開口OP3及第四開口OP4可穿透第二絕緣層PAS2及第三絕緣層PAS3，並且第二開口OP2可僅穿透第二絕緣層PAS2。第三絕緣層PAS3可覆蓋第二開口OP2。
第三絕緣層PAS3可包含設置在子區域SA中並設置成與第一電極RME1重疊的第一接觸孔CT1，以及設置在子區域SA中並設置成與第二電極RME2重疊的第二接觸孔CT2。除了第一絕緣層PAS1及第二絕緣層PAS2之外，第一接觸孔CT1及第二接觸孔CT2還可穿透第三絕緣層PAS3。接觸孔CT1及CT2可分別暴露設置在其下方的電極RME之上表面的部分。
另一絕緣層可進一步設置在第三絕緣層PAS3上。這樣的絕緣層可保護設置在第一基板SUB上的構件免受外部環境的影響。
上述第一絕緣層PAS1、第二絕緣層PAS2及第三絕緣層PAS3中之每一者可包含無機絕緣材料或有機絕緣材料。作為示例，第一絕緣層PAS1、第二絕緣層PAS2及第三絕緣層PAS3中之每一者可包含無機絕緣材料，或者第一絕緣層PAS1及第三絕緣層PAS3可包含無機絕緣材料，而第二絕緣層PAS2可包含有機絕緣材料。第一絕緣層PAS1、第二絕緣層PAS2及第三絕緣層PAS3中之每一者或至少一者可具有其中複數個絕緣層交替或重複堆疊的結構。在實施例中，第一絕緣層PAS1、第二絕緣層PAS2及第三絕緣層PAS3中之每一者可由氧化矽（SiO x）、氮化矽（SiN x）及氮氧化矽（SiO xN y）中之任一者製成。第一絕緣層PAS1、第二絕緣層PAS2及第三絕緣層PAS3可全部由相同的材料製成，第一絕緣層PAS1、第二絕緣層PAS2和第三絕緣層PAS3中的一些可由相同的材料製成，而其餘那些可由不同的材料製成，或者第一絕緣層PAS1、第二絕緣層PAS2及第三絕緣層PAS3可全部由不同的材料製成。
複數個連接電極CNE可與形成在第二絕緣層PAS2及第三絕緣層PAS3中的第一至第三開口OP1、OP2及OP3部分重疊且可與發光元件ED接觸。例如，第一連接電極CNE1可設置成與設置在第一電極RME1上的第三開口OP3重疊，並且第二連接電極CNE2可設置成與設置在第二電極RME2上的第一開口OP1重疊。第三連接電極CNE3之第一延伸部件CN_E1可與設置在第三電極RME3上的第二開口OP2重疊，並且第二延伸部件CN_E2可與設置在第一電極RME1上的第二開口OP2重疊。第四連接電極CNE4之第三延伸部件CN_E3可與設置在第四電極RME4上的第二開口OP2重疊，並且第四延伸部件CN_E4可與設置在第二電極RME2上的第二開口OP2重疊。第五連接電極CNE5之第五延伸部件CN_E5可重疊設置在第三電極RME3上的第一開口OP1重疊，並且第六延伸部件CN_E6可與設置在第四電極RME4上的第三開口OP3重疊。
連接電極CNE中之每一個未設置成對應於第一至第三開口OP1、OP2及OP3中之每一者，但連接電極CNE之部分可與第一至第三開口OP1、OP2及OP3重疊，且連接電極CNE的其餘部分可設置在第二絕緣層PAS2或第三絕緣層PAS3上。連接電極CNE可在一個方向上延伸同時具有實質上恆定的寬度，且可在其與開口OP1、OP2及OP3重疊的部分處沿著開口OP1、OP2及OP3的邊緣的台階設置。第一至第三開口OP1、OP2及OP3可設置成與發光元件ED中的一些重疊，或者與電極RME及隔牆BP1、BP2及BP3的邊緣重疊。因此，開口OP1、OP2及OP3的邊緣可具有藉由電極RME及發光元件ED之佈置形成的相對大的台階，並且連接電極CNE之與絕緣層PAS2及PAS3之開口OP1、OP2及OP3的邊緣重疊的部分可由於台階而斷開，這是有問題的。
例如，連接電極CNE中的一些可設置為從發射區域EMA跨越堤層BNL在開口OP1、OP2及OP3延伸的方向上超出開口OP1、OP2及OP3之兩端。連接電極CNE，其部分設置在堤層BNL上，可為將發光元件ED彼此電性連接或將發光元件ED與電極RME電性連接的連接電極CNE，並且當對應連接電極CNE之部分斷開時，電訊號可能不會被傳送至（例如，可能不會到達）子像素SPXn之發光元件ED。
根據實施例，在顯示裝置10中，開口OP1、OP2及OP3中的一些及連接電極CNE中的一些可具有其中其寬度部分改變的形狀，據此可防止或減輕可能發生在開口OP1、OP2及OP3之兩端處的連接電極CNE之斷開缺陷。顯示裝置10可包含開口（例如，第一開口OP1），該些開口具有其中它們在第一方向DR1上延伸的形狀且在第一方向DR1上之其兩端（例如，相對端）處具有不同寬度。連接電極CNE從複數個連接電極中重疊這些開口的CNE可包含具有不同寬度的第一部分P1和第二部分P2。
圖14為示出設置在圖6之A部分中的第三絕緣層及連接電極的平面圖，以及圖15為沿圖14之N3-N3'線所截取的剖面圖。
圖14示出根據實施例之在子像素SPXn之發射區域EMA的邊緣處的第一開口OP1及連接電極CNE之相對佈置。
參見圖14及圖15結合圖7至圖11，複數個開口中的第一開口OP1中之每一個可具有與堤層BNL相鄰的第一側部分及與發射區域EMA之中心部分相鄰的第二側部分作為其在第一方向DR1上的兩端（例如，相對端）。在第二方向DR2上測量的第一側開口OP1之第一側部分的寬度可小於第二側部分的寬度。第一開口OP1之第一側部分可具有小於其第二側部分的寬度。第一開口OP1之第一側部分可定位成使得其一側與發光元件ED相鄰。例如，第一開口OP1之第一側部分及第二側部分中之每一者之與設置有發光元件ED的部分相鄰的一側可在第一方向DR1上彼此平行，而第一開口OP1之第一側部分及第二側部分中之每一者之與該側相對的另一側可彼此不平行。第一開口OP1可具有其中第一側部分之另一側從第二側部分之另一側及從第二側部之另一側延伸的一側向內壓入的形狀。
與在連接電極CNE之中與第一開口OP1重疊的連接電極CNE類似，第二連接電極CNE2及第五連接電極CNE5之第五延伸部件CN_E5可在第一方向DR1上與第一開口OP1之至少一側部分重疊。第二連接電極CNE2及第五連接電極CNE5之第五延伸部件CN_E5可為跨越（例如，延伸跨越）發射區域EMA及堤層BNL設置的連接電極，且可設置成穿過第一開口OP1之具有減小（例如，相對較小）寬度的第一側部分。第二連接電極CNE2及第五連接電極CNE5之第五延伸部件CN_E5中之每一者可具有第一部分P1及具有比第一部分P1更大寬度的第二部分P2。在第一開口OP1之兩側部分之中具有相對小寬度的第一側部分可與在連接電極CNE中具有較大寬度的第二部分P2重疊。連接電極CNE可包含第二部分P2，其寬度在穿過（或越過）在第一開口OP1中具有小寬度的第一側部時增加。第二連接電極CNE2及第五連接電極CNE5之第五延伸部件CN_E5可具有它們實質上在第一方向DR1上延伸的形狀，且可具有其中其寬度在其與第一開口OP1之第一側部重疊的部分處增加的形狀。
顯示裝置10之連接電極CNE的部分可設置成對應於絕緣層PAS2及PAS3之開口OP1、OP2及OP3。連接電極CNE之設置成對應於開口OP1、OP2及OP3的部分可沿被開口OP1、OP2及OP3暴露的下層之台階設置。連接電極CNE中的一些可包含在第一方向DR1上延伸的部分，同時覆蓋由於開口OP1、OP2及OP3而形成的台階。連接電極CNE之在第一方向DR1上延伸的部分可與開口OP1、OP2及OP3重疊，但可沿由於以團聚狀態設置的發光元件ED而形成的台階設置，並且連接電極CNE之部分可由於台階而斷開。
在根據實施例之顯示裝置10中，一些連接電極CNE可具有其中它們包含具有不同寬度的部分P1及P2的形狀，以及可防止或減輕由於在被開口OP1、OP2及OP3暴露的部分處形成的台階而導致的一些連接電極CNE之斷開。例如，在第一開口OP1中具有小寬度的第一側部分與在連接電極CNE中具有較大寬度的第二部分P2設置成彼此重疊，因此具有較大寬度的連接電極CNE的部分可穿過（或越過）由第一開口OP1形成的絕緣層PAS2及PAS3之台階。連接電極CNE之第二部分P2的一部分可在寬度方向上不與開口OP1重疊且可設置在絕緣層（例如，第三絕緣層PAS3）上，並且在寬度方向上，連接電極CNE之第二部分P2的其他部分可與第一開口OP1重疊。因此，即使連接電極CNE在第一方向DR1上延伸且連接電極CNE的一部分在第一開口OP1之第一側部分的台階處斷開，在連接電極CNE中具有較大寬度的第二部分可繞過在第一開口OP1之第一側部分處具有大台階的部分。因此，在第一方向DR1上延伸的連接電極CNE的一部分在連接電極CNE延伸的方向上可不斷開。
例如，第二連接電極CNE2設置成使得第二部分P2與設置在發射區域EMA之下側上的第一開口OP1之第一側部分重疊，因此當第二連接電極CNE2設置成從發射區域EMA延伸至子區域SA時，可防止第二連接電極CNE2之斷開缺陷。此外，第五連接電極CNE5之第五延伸部件CN_E5也設置成使得第二部分P2與設置在發射區域EMA之上側上的第一開口OP1之第一側部分重疊，因此當第五連接電極CNE5延伸至堤層BNL上方的部分時，可防止第五連接電極CNE5之斷開缺陷。
當第二連接電極CNE2與第五連接電極CNE5部分斷開時，對應子像素SPXn可能不會發光，因為發光元件ED沒有彼此電性連接。在顯示裝置10中，藉由調整在絕緣層PAS2及PAS3中的開口OP1、OP2及OP3之寬度及穿過在每個子像素SPXn中可能發生連接電極CNE之斷開的部分中的這些開口OP1、OP2及OP3的連接電極CNE之寬度，可防止連接電極CNE之斷開缺陷。
圖式中已經示出，第二連接電極CNE2及第五連接電極CNE5之第五延伸部件CN_E5中之每一者包含具有不同寬度的第一部分P1及第二部分P2，並且其他連接電極CNE及開口OP2、OP3及OP4在其在第一方向DR1上延伸的部分處具有相對恆定的寬度。然而，本揭露不限於此，並且可調整連接電極CNE之寬度以防止如上所述的連接電極CNE與所有開口OP1、OP2、OP3及OP4之斷開缺陷，並且連接電極CNE可具有其中不管它們的位置如何，其寬度改變的形狀。
在實施例中，如上所述其寬度待調整的開口OP1、OP2及OP3及連接電極CNE可為設置在對應子像素SPXn中之相對內側的開口OP1、OP2及OP3及連接電極CNE。例如，其寬度待調整的開口OP1、OP2、OP3及OP4及連接電極CNE可與第三隔牆BP3或第二電極RME2及第三電極RME3中之任一者重疊。
在與第三隔牆BP3重疊的開口OP1、OP2、OP3及OP4之中，第一開口OP1及第二開口OP2中的一些可具有其中在第一方向DR1上的其兩側部分具有不同寬度的形狀，如圖14所示。在與第三隔牆BP3重疊的連接電極CNE之中，第二連接電極CNE2、第三連接電極CNE3之第一延伸部件CN_E1、第四連接電極CNE4之第四延伸部件CN_E4及第五連接電極CNE5之第五延伸部件CN_E5可具有其中藉由包含第一部分P1及第二部分P2而改變其寬度的形狀。如稍後結合另一實施例所述，設置在相對外側的連接電極CNE可包含設置在堤層BNL上的旁路部件PE（參見，例如圖17），以確保對應子像素SPXn即使連接電極CNE的部分斷開也能發射光。另一方面，由於設置在相對內側的連接電極CNE中的旁路部件PE，因此可能相對難以形成斷開防止結構，因而設置在相對內側的連接電極CNE可具有改變其寬度的形狀。其詳細描述將在稍後參考另一實施例提供。
圖16為根據實施例之發光元件的示意圖。
參見圖16，發光元件ED可為發光二極體。例如，發光元件ED可為具有奈米至微米尺度之大小且由無機材料製成的無機發光二極體。發光元件ED可在兩個電極之間對齊排列，其中當電場在特定方向上形成在彼此面對的兩個電極之間時形成極性。
根據實施例之發光元件ED可具有其中它在一個方向上延伸的形狀。發光元件ED可具有圓柱形、桿形、線形或管形。然而，發光元件ED不限於具有上述形狀，並且可具有各種形狀。例如，發光元件ED可具有多邊形稜柱形狀，諸如立方體形狀、矩形平行六面體形狀或六邊形稜柱形狀，或者可具有在一個方向上延伸但具有部分傾斜外表面的形狀。
發光元件ED可包含摻雜有任何導電型（例如p型或n型）摻雜劑的半導體層。半導體層可接收從外部電源施加的電訊號以發射特定波長帶的光。發光元件ED可包含第一半導體層31、第二半導體層32、發光層36、電極層37及絕緣膜38。
第一半導體層31可為n型半導體。第一半導體層31可包含具有Al xGa yIn 1-x-yN（0 ≤ x ≤ 1、0 ≤ y ≤ 1及0≤ x + y ≤ 1）之化學式的半導體材料。例如，第一半導體層31之半導體材料可為摻雜有n型摻雜劑的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中之一者或多者。摻雜在第一半導體層31中的n型摻雜劑可為Si、Ge、Sn、Se或類似物。
第二半導體層32設置在第一半導體層31上，其間插入有發光層36。第二半導體層32可為p型半導體且可包含具有Al xGa yIn 1-x-yN（0 ≤ x ≤ 1、0 ≤ y ≤ 1及0≤ x + y ≤ 1）之化學式的半導體材料。例如，第二半導體層32之半導體材料可為摻雜有p型摻雜劑的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中之一者或多者。摻雜在第二半導體層32中的p型摻雜劑可為Mg、Zn、Ca、Ba或類似物。
在圖16中，第一半導體層31及第二半導體層32中之每一者被配置成一層，但本揭露不限於此。第一半導體層31及第二半導體層32中之每一者可包含更多數量的層，例如包覆層或拉伸應變勢壘減少（tensile strain barrier reducing，TSBR）層，取決於發光層36之材料。例如，發光元件ED可進一步包含設置在第一半導體層31與發光層36之間或在第二半導體層32與發光層36之間的另一半導體層。設置在第一半導體層31與發光層36之間的半導體層可由摻雜有n型摻雜劑的AlGaInN、GaN、AlGaN、InN及SL中之一者或多者製成，以及設置在第二半導體層32與發光層36之間的半導體層可由摻雜有p型摻雜劑的AlGaInN、GaN、AlGaN、InGaN、AlN及InNL中之一者或多者製成。
發光層36可設置在第一半導體層31與第二半導體層32之間。發光層36可包含具有單個或多個量子井結構的材料。當發光層36包含具有多個量子井結構的材料時，發光層36可具有其中複數個量子層和井層交替堆疊的結構。發光層36可藉由根據通過第一半導體層31及第二半導體層32施加的電訊號結合電子-電洞對來發射光。發光層36可包含諸如AlGaN、AlGaInN或InGaN的材料。例如，當發光層36具有多個量子井結構時，即其中量子層和井層交替堆疊的結構，量子層可包含諸如AlGaN或AlGaInN的材料，並且該井層可包含諸如GaN或AlInN的材料。
發光層36可具有其中具有大帶隙能量的半導體材料和具有小帶隙能量的半導體材料交替堆疊的結構，且可包含其他III族至V族半導體材料，取決於發射光的波長帶。由發光層36發射的光不限於藍色波長帶的光，並且在一些實施例中，發光層36也可發射紅色和綠色波長帶的光。
電極層37可為歐姆連接電極。然而，本揭露不限於此，並且電極層37也可為肖特基連接電極。發光元件ED可包含至少一個電極層37。發光元件ED可包含一個或多個電極層37，但本揭露不限於此。在一些實施例中，電極層37可省略。
當發光元件ED電性連接至顯示裝置10中的電極或連接電極時，電極層37可降低在發光元件ED與電極或連接電極之間的電阻。電極層37可包含導電金屬。電極層37可包含鋁（Al）、鈦（Ti）、銦（In）、金（Au）、銀（Ag）、ITO、IZO及ITZO中之至少一者。
如上所述，絕緣膜38被設置成圍繞複數個半導體層及電極層之外表面。例如，絕緣膜38可設置成至少圍繞發光層36之外表面，但可暴露發光元件ED在長度方向上之兩端（例如，相對端）。此外，絕緣膜38可形成為使得在橫剖面中，其上表面在與發光元件ED之至少一端相鄰的區域中為圓形的。
絕緣膜38可包含至少一種絕緣材料，諸如氧化矽（SiO x）、氮化矽（SiN x）、氮氧化矽（SiO xN y）、氮化鋁（AlN x）、氧化鋁（AlO x）、氧化鋯（ZrO x）、氧化鉿（HfO x）及氧化鈦（TiO x）。在圖16中，絕緣膜38形成為單層，但本揭露不限於此，並且在一些實施例中，絕緣膜38可形成為其中複數層堆疊的多層結構。
絕緣膜38可保護半導體層及發光元件ED之電極層。當發光層36直接接觸電訊號通過其被傳送至發光元件ED的電極時，絕緣膜38可防止在發光層36中可能發生的電短路。此外，絕緣膜38可確保（或維持）發光元件ED之發光效率。
此外，絕緣膜38之外表面可進行表面處理。發光元件ED可以它們分散在墨水(例如，預定墨水)中的狀態下噴射（或沉積）到電極上並對齊排列在電極上。為了將發光元件ED維持在發光元件ED分散而不與墨水中的其他相鄰發光元件ED團集的狀態，絕緣膜38之表面可進行疏水或親水處理。
在下文中，將參考其他圖式來描述顯示裝置10之其他實施例。
圖17為根據另一實施例之顯示裝置的一個子像素的平面圖。
參見圖17，在根據另一實施例之顯示裝置10中，連接電極CNE中的一些可進一步包含設置在堤層BNL上的旁路部件PE1、PE2、PE3及PE4以及橋接部件BE1、BE2、BE3及BE4。旁路部件PE1、PE2、PE3及PE4以及橋接部件BE1、BE2、BE3及BE4可連接至連接電極CNE之與發光元件ED接觸的部件或連接電極CNE之主要部件，可設置在堤層BNL上，且可防止由於可能發生在主要部件中的斷開而導致的電連接失敗。此實施例與圖6所示的實施例不同之處在於，連接電極CNE中的一些進一步包含旁路部件PE1、PE2、PE3及PE4以及橋接部件BE1、BE2、BE3及BE4。在下文中，將省略或簡化重疊的描述，並且將主要描述與上述內容不同的內容。
除了設置在發射區域EMA中並與發光元件ED或主要部件接觸的部件之外，第一連接電極CNE1還可包含設置在堤層BNL上的第一旁路部件PE1及第一橋接部件BE1。第一旁路部件PE1可設置成在第二方向DR2上與第一連接電極CNE1之主要部件間隔開並在堤層BNL上在第一方向DR1上延伸。第一橋接部件BE1可在第二方向DR2上延伸，以將第一連接電極CNE1之主要部件和第一旁路部件PE1彼此連接。第一連接電極CNE1之主要部件、第一旁路部件PE1及第一橋接部件BE1可彼此一體地形成。
類似地，第三連接電極CNE3、第四連接電極CNE4及第五連接電極CNE5可分別包含旁路部件PE2、PE3及PE4以及橋接部件BE2、BE3及BE4。第三連接電極CNE3可包含在第二方向DR2上與第二延伸部件CN_E2間隔開的第二旁路部件PE2，以及將第二延伸部件CN_E2與第二旁路部件PE2彼此連接的第二橋接部件BE2。第四連接電極CNE4可包含在第二方向DR2上與第三延伸部件CN_E3間隔開的第三旁路部件PE3，以及將第三延伸部件CN_E3與第三旁路部件PE3彼此連接的第三橋接部件BE3。第五連接電極CNE5可包含在第二方向DR2上與第六延伸部件CN_E6間隔開的第四旁路部件PE4，以及將第六延伸部件CN_E6與第四旁路部件PE4彼此連接的第四橋接部件BE4。
在顯示裝置10中，發光元件ED可在發射區域EMA中對齊排列，然後可形成連接電極CNE以將發光元件ED電性連接至電極RME或下電路層。當一些發光元件ED以它們部分團聚的狀態設置在隔牆BP1、BP2及BP3之間時，設置在一些發光元件ED上的連接電極CNE之主要部件可能部分斷開。在這種情況下，電訊號可能不會通過主要部件斷開處的接觸孔CT1、CT2、CT3及CT4傳送至未與電極RME電性連接的部分，並且設置在這些部分中的發光元件ED可能不會發射光。為了防止出現此類問題，連接電極CNE可包含旁路部件PE1、PE2、PE3及PE4以及連接至主要部件的橋接部件BE1、BE2、BE3及BE4。因此，即使主要部件之部分斷開，電訊號也可傳送至除了斷開部分以外的主要部件。不同於主要部件，旁路部件PE1、PE2、PE3及PE4以及橋接部件BE1、BE2、BE3及BE4可設置在其中發光元件ED未設置的區域，例如堤層BNL，因此可能不會發生由於發光元件ED而導致的旁路部件PE1、PE2、PE3及PE4以及橋接部件BE1、BE2、BE3及BE4之斷開。
在顯示裝置10中，連接電極CNE中的一些及開口OP1、OP2及OP3可具有其中其寬度變化的形狀，並且連接電極CNE中的一些可包含旁路部件PE1、PE2、PE3及PE4以及橋接部件BE1、BE2、BE3及BE4，因此可防止或減輕由於發光元件ED而導致的連接電極CNE之斷開缺陷。此外，在顯示裝置10中，可防止子像素SPXn中暗點的出現及發射光量的缺陷。
圖18為根據另一實施例之顯示裝置的一個子像素的平面圖，以及圖19為示出設置在圖18所示的一個子像素中的第二個絕緣層的平面圖，以及圖20為示出設置在圖18之B部分中的第二絕緣層及連接電極的平面圖。
參見圖18至圖20，在根據另一實施例之顯示裝置10中，第二開口OP2_1中的一些及其他連接電極CNE也可具有其中其寬度彼此部分不同的形狀。與圖14所示的實施例相比，在本實施例中，與第三電極RME3重疊的第二開口OP2_1及與第二電極OP2_2重疊的第二開口RME2可在第一方向DR1上之其兩側部分處具有不同的寬度。和與第二開口OP2_1及OP2_2重疊的連接電極CNE類似，第三連接電極CNE3之第一延伸部件CN_E1及第四連接電極CNE4之第四延伸部件CN_E4中之每一者也可包含具有不同寬度的第一部分P1及第二部分P2。
在第二開口OP2之中與第三隔牆BP3重疊的第二開口OP2_1及OP2_2在第一側部分及第二側部分處也可以具有不同的寬度，第一側部分及第二側部分為其在第一方向DR1上的兩側部分（例如，相對側部分）。然而，不同於第一開口OP1，第二開口OP2_1及OP2_2可具有其中與堤層BNL相鄰的第一側部分具有比與發射區域EMA之中心相鄰的第二側部分更大寬度的形狀。例如，在第二開口OP2_1及OP2_2中具有小寬度的側部分之位置可與在第一開口OP1中的側部分之位置相反。
分別與第二開口OP2_1及OP2_2重疊的第三連接電極CNE3之第一延伸部件CN_E1及第四連接電極CNE4之第四延伸部件CN_E4可不設置在堤層BNL上。第三連接電極CNE3之第一延伸部件CN_E1可設置在發射區域EMA之下側上，且可通過第一連接部件CN_B1與第二延伸部件CN_E2整合。當第一延伸部件CN_E1的一部分由於藉由第二開口OP2_1形成的台階而斷開時，第一發光元件ED1與第三發光元件ED3之間的電性連接可被切斷。為了防止這種問題，與第三電極RME3重疊的第二開口OP2中之設置在發射區域EMA之下側上的第二開口OP2_1可具有其中其一側部分為小的寬度的形狀，並且第一延伸部件CN_E1可具有其中其寬度改變的形狀。
類似地，第四連接電極CNE4之第四延伸部件CN_E4可設置在發射區域EMA之上側上，且可通過第二連接部件CN_B2與第三延伸部件CN_E3整合。當第四延伸部件CN_E4的一部分由於由第二開OP2_2形成的台階而斷開時，第四發光元件ED4和第二發光元件ED2之間的電性連接可被切斷。為了防止這種問題，與第二電極RME2重疊的第二開口OP2中之設置在發射區域EMA之上側上的第二開口OP2_2可具有其中其一側部分為小的寬度的形狀，並且第四延伸部件CN_E4可具有其中其寬度改變的形狀。
在上述顯示裝置10中，四個電極RME1、RME2、RME3及RME4可設置在每個子像素SPXn上。然而，本揭露不限於此，並且可對顯示裝置10之電極RME之佈置以及開口OP1、OP2、OP3及OP4和發光元件ED之佈置進行各種修改。然而，即使電極RME和開口OP1、OP2、OP3及OP4之佈置被修改，連接電極CNE也可具有其中其寬度改變的形狀以防止其斷開。
圖21為根據另一實施例之顯示裝置的一個像素的平面圖。
圖21以平面圖示出設置在顯示裝置10之一個像素PX中的電極RME1及RME2、隔牆BP1及BP2、堤層BNL、發光元件ED1及ED2以及連接電極CNE1、CNE2及CNE3之布局。
參見圖21，顯示裝置10的電極RME、連接電極CNE以及隔牆BP1及BP2之結構可不同於上述實施例的顯示裝置。在下文中，將省略或簡化與上述實施例內容重疊的內容描述，並且將主要描述與上述實施例內容不同的內容。
圖22為示出設置在圖21所示的一個像素中的電極及堤層的平面圖，圖23為示出設置在圖21所示的一個像素中的第一絕緣層的平面圖，圖24為示出設置在圖21所示的一個像素中的第二絕緣層的平面圖，圖25為示出設置在圖21所示的一個像素中的第三絕緣層的平面圖，圖26為示出設置在圖21所示的一個像素中的連接電極的平面圖，圖27為沿圖21之N4-N4'線所截取的剖面圖，圖28為沿圖21之N5-N5'線所截取的剖面圖，以及圖29為沿圖21之N6-N6'線所截取的剖面圖。
除了圖21之外還參見圖22至29，隔牆BP1及BP2可具有其中它們在第一方向DR1上延伸的形狀，但可具有在第二方向DR2上測量的不同寬度。隔牆BP1及BP2中之任一者可在第二方向DR2上跨越彼此相鄰的子像素SPXn設置。例如，隔牆BP1及BP2可包含設置在每個子像素SPXn中的第一隔牆BP1及跨越不同子像素SPXn設置的第二隔牆BP2。
第一隔牆BP1設置在發射區域EMA之中心部分，以及第二隔牆BP2設置成與第一隔牆BP1間隔開，其間具有第一隔牆BP1。第一隔牆BP1及第二隔牆BP2可沿第二方向DR2交替設置。發光元件ED可設置在彼此間隔開的第一隔牆BP1與第二隔牆BP2之間。
第一隔牆BP1及第二隔牆BP2在第一方向DR1上可具有相同長度，但可具有在第二方向DR2上測量的不同寬度。在第一方向DR1上延伸的堤層BNL的部分可在厚度方向上與第二隔牆BP2重疊。第一隔牆BP1可設置成與第一電極RME1重疊，並且第二隔牆BP2可設置成與第二電極RME2之電極延伸部件RM_B及堤層BNL重疊。
第一隔牆BP1及第二隔牆BP2在第一方向DR1上可具有相同長度，但可具有在第二方向DR2上測量的不同寬度。在第一方向DR1上延伸的堤層BNL的部分可在厚度方向上與第二隔牆BP2重疊。隔牆BP1及BP2可設置在整個顯示區域DPA的島狀圖案中。
電極RME包含設置在每個子像素SPXn之中心部分的第一電極RME1及跨越不同子像素SPXn設置的第二電極RME2。第一電極RME1及第二電極RME2可具有其中它們實質上在第一方向DR1上延伸的形狀，但第一電極RME1及第二電極RME2設置在發射區域EMA中的部分可具有不同的形狀。
第一電極RME1可設置在子像素SPXn之中心，並且設置在發射區域EMA中的第一電極RME1的一部分可設置在第一隔牆BP1上。第一電極RME1可在第一方向DR1上從在發射區域EMA之上側處的第一子區域SA1延伸，且可延伸至在發射區域EMA之下側處的第二子區域SA2。第一電極RME1可具有其中在第二方向DR2上測量的寬度取決於它的位置而變化的形狀，並且在發射區域EMA中與第一隔牆BP1重疊的第一電極RME1之至少一部分可具有比第一隔牆BP1更大的寬度。
第二電極RME2可包含在第一方向DR1上延伸的部分及具有在發射區域EMA之附近地區中增加的寬度的部分。根據實施例，第二電極RME2可包含在第一方向DR1上延伸的電極主幹部件（electrode stem part）RM_S，以及與電極主幹部件RM_S連接並從電極主幹部件RM_S延伸的電極延伸部件RM_B，且具有在第二方向DR2上比電極主幹部件RM_S更大的寬度。
電極主幹部件RM_S可設置成與在第一方向DR1上延伸的堤層BNL的部分重疊，且可設置在第二方向DR2上的子區域SA1及SA2之一側上。第二電極RME2之電極主幹部件RM_S可設置在第二方向DR2上彼此相鄰的子像素SPXn之第一子區域SA1之間及第二子區域SA2之間。電極主幹部件RM_S可在第二方向DR2上設置在彼此相鄰的子區域SA1及SA2之間，並且其部分可突出到子區域SA1及SA2。
電極延伸部件RM_B可設置在第二方向DR2上的子像素SPXn之中心的兩側上，且可設置在第二隔牆BP2上。第二電極RME2可具有其中其在第二方向DR2上的寬度在其中在第一方向DR1上延伸的堤層BNL的一部分與在第二方向DR2上延伸的堤層BNL的一部分彼此交叉的部分處增加的形狀。電極延伸部件RM_B可跨越第二方向DR2上彼此相鄰的子像素SPXn之發射區域EMA設置，且可設置成與在子像素SPXn之間的區域重疊。在第一方向DR1上延伸的堤層BNL的部分中，電極延伸部件RM_B可與設置在相鄰子像素SPXn之間的部分重疊。
在第二方向DR2上測量的第一電極RME1之寬度可大於第二電極RME2之電極主幹部件RM_S之寬度，但可小於第二電極RME2之電極延伸部件RM_B之寬度。第一電極RME1可具有比第一隔牆BP1更大的寬度，且可與第一隔牆BP1之兩側重疊。第二電極RME2之電極主幹部件RM_S可具有相對小的寬度以設置在子區域SA1及SA2之間，而第二電極RME2之電極延伸部件RM_B可具有比第一電極RME1更大的寬度。第一電極RME1及第二電極RME2可設置成分別覆蓋在第二方向DR2上的第一及第二隔牆BP1及BP2之兩側。第一及第二隔牆BP1及BP2之間的間距可大於第一及第二電極RME1及RME2之間的間距。根據實施例，電極延伸部件RM_B之最大寬度可大於第二隔牆BP2之寬度，且可大於在第一方向DR1上延伸的堤層BNL的部分之寬度。
第二電極RME2之電極延伸部件RM_B可設置成覆蓋第二隔牆BP2，且可像第二隔牆BP2一樣跨越不同的子像素SPXn設置。第一電極RME1可設置成對應於任一個子像素SPXn，而第二電極RME2之電極延伸部件RM_B可跨越相鄰的子像素SPXn設置。在第二方向DR2上彼此相鄰的子像素SPXn可彼此共用第二電極RME2之電極延伸部件RM_B。
第二電極RME2之電極延伸部件RM_B可設置成覆蓋在相鄰子像素SPXn之發射區域EMA之間的部分。根據實施例，第二電極RME2可具有形成在電極延伸部件RM_B中的電極孔（例如，電極開口）RMH。電極延伸部件RM_B設置成覆蓋第二隔牆BP2，因此在製造顯示裝置10之過程中形成針對由設置在第二電極RME2下方的層排出的氣體的排放路徑。
第一電極RME1可在其部分與在第二方向DR2上延伸的堤層BNL的一部分重疊的部分處通過第一電極接觸孔CTD與第三導電層之第一導電圖案CDP1接觸。第二電極RME2可在電極主幹部件RM_S處通過第二電極接觸孔CTS與第三導電層之第二導電圖案CDP2接觸。第一電極RME1可設置成在其設置在第一子區域SA1中的部分處與第一接觸孔CT1重疊，以及第二電極RME2可包含在第二方向DR2上從電極主幹部件RM_S突出的部分以設置在第一子區域SA1中，且可在該突出部分處與第二接觸孔CT2重疊。
第一電極RME1可設置到子區域SA1及SA2之分離部件ROP1及ROP2，而第二電極RME2可在子區域SA1及SA2處不分離。第二電極RME2可在第一方向DR1上延伸，且可具有其中其寬度在每個子像素SPXn之發射區域EMA之附近地區中增加的形狀。
根據實施例，顯示裝置10可包含設置在第一子區域SA1中且設置在不同子像素SPXn之第一電極RME1之間的線連接電極EP。線連接電極EP不設置在第二子區域SA2中，並且在第一方向DR1上彼此相鄰的不同子像素SPXn之第一電極RME1可在第二子區域SA2處彼此間隔開。在圖22所示出的子像素SPXn中，在子像素SPXn之中，其中設置線連接電極EP的第一子區域SA1可設置在發射區域EMA之上側，以及第二子區域SA2可設置在發射區域EMA之下側。另一方面，在與圖22所示出的子像素SPXn在第一方向DR1上相鄰的子像素SPXn中，其中設置線連接電極EP的第一子區域SA1可設置在發射區域EMA之下側，以及第二子區域SA2可設置在發射區域EMA之上側。
在第一子區域SA1中的第一電極RME1可與線連接電極EP間隔開，其間插入有第一分離部件ROP1。兩個第一分離部件ROP1可設置在第一子區域SA1中，以及線連接電極EP可與第一電極RME1間隔開，其間插入有第一分離部件ROP1。在第二子區域SA2中，可設置一個第二分離部件ROP2，以及不同的第一電極RME1可在第一方向DR1上彼此間隔開。
線連接電極EP可通過穿透通孔層VIA的第三電極接觸孔CTA連接至第三導電層之第三導電圖案CDP3。第一電極RME1可在其中它連接至線連接電極EP的狀態下形成，以及電訊號可通過線連接電極EP從第一電壓線VL1施加至第一電極RME1以對齊排列發光元件ED。在對齊排列發光元件ED之過程中，訊號可施加至第一電壓線VL1及第二電壓線VL2並分別傳送至第一電極RME1及第二電極RME2。
第二電極接觸孔CTS可具有不同於第三電極接觸孔CTA的相對佈置，稍後將描述。第二電極接觸孔CTS可設置在第二子區域SA2中，以及第三電極接觸孔CTA可設置在第一子區域SA1中。第二電極接觸孔CTS及第三電極接觸孔CTA分別暴露不同導電圖案CDP2及CDP3之上表面，並且第二電極接觸孔CTS及第三電極接觸孔CTA之位置可據此確定。
在平面圖中，堤層BNL可圍繞發射區域EMA及複數個子區域SA1及SA2，類似於上述實施例。
發光元件ED可設置在不同的隔牆BP1及BP2之間的不同電極RME上。發光元件ED可包含具有分別設置在第一電極RME1及第二電極RME2之電極延伸部件RM_B上的端部的第一發光元件ED1，以及具有分別設置在第一電極RME1及另一第二電極RME2之電極延伸部件RM_B上的端部的第二發光元件ED2。第一發光元件ED1可相對於第一電極RME1設置在右側，以及第二發光元件ED2可相對於第一電極RME1設置在左側。
連接電極CNE：CNE1、CNE2及CNE3可包含第一連接電極CNE1、第二連接電極CNE2及第三連接電極CNE3。
第一連接電極CNE1可在第一方向DR1上延伸且可設置在第一電極RME1上。設置在第一隔牆BP1上的第一連接電極CNE1的一部分可與第一電極RME1重疊，並且第一連接電極CNE1可從這樣的部分在第一方向DR1上延伸以超出堤層BNL設置到第一子區域SA1。第一連接電極CNE1可通過在第一子區域SA1中的第一接觸孔CT1與第一電極RME1接觸。
第二連接電極CNE2可在第一方向DR1上延伸且可設置在第二電極RME2上。設置在第二隔牆BP2上的第二連接電極CNE2的一部分可與第二電極RME2之電極延伸部件RM_B重疊，並且第二連接電極CNE2可從這樣的部分在第一方向DR1上延伸以超出堤層BNL設置到第一子區域SA1。第二連接電極CNE2可通過在第一子區域SA1中的第二接觸孔CT2與第二電極RME2接觸。
第三連接電極CNE3可包含第一延伸部件CN_E1、第二延伸部件CN_E2及第一連接部件CN_B1。第一延伸部件CN_E1設置在第二電極RME2之第二電極延伸部件RM_B上，同時面向在發射區域EMA中的第一連接電極CNE1，以及第二延伸部件CN_E2設置在第一電極RME1上，同時面向在發射區域EMA中的第二連接電極CNE2。
第一絕緣層PAS1可設置在整個顯示區域DPA中且可設置在通孔層VIA及複數個電極RME上。
根據實施例，第一絕緣層PAS1可包含複數個分離開口及複數個接觸孔CT1及CT2。第一絕緣層PAS1可包含形成為對應於子區域SA1及SA2之分離部件ROP1及ROP2的複數個分離開口，以及形成在其中連接電極CNE與電極RME彼此連接的部分中的複數個接觸孔CT1及CT2。這些組件的描述與上述實施例的描述實質上相同。然而，在根據本實施例之顯示裝置10中，第一絕緣層PAS1可包含設置在第一子區域SA1中的兩個分離開口及設置在第二子區域SA2中的一個分離開口，以分別對應於設置在第一子區域SA1中的兩個第一分離部件ROP1及設置在第二子區域SA2中的第二分離部件ROP2。
第二絕緣層PAS2可設置在複數個發光元件ED、第一絕緣層PAS1及堤層BNL上。根據實施例，第二絕緣層PAS2可具有複數個開口OP2、OP3_1、OP3_2及OP4以及複數個接觸孔CT1及CT2。
第二絕緣層PAS2可包含設置在電極RME上、與電極RME重疊並暴露發光元件ED之一端的第二開口OP2及第三開口OP3_1及OP3_2，以及與電極RME重疊但不與發光元件ED重疊的第四開口OP4。第二絕緣層PAS2中的開口OP2、OP3_1、OP3_2及OP4可在第一方向DR1上延伸，且可在第一方向DR1或第二方向DR2上彼此間隔開並彼此面對。開口OP2、OP3_1、OP3_2及OP4可與在第一方向DR1上延伸的電極RME之側面及隔牆BP1及BP2部分重疊，並且第二開口OP2及第三開口OP3_1及OP3_2也可與設置在第二方向DR2上彼此間隔開的電極RME上的發光元件ED部分重疊。
第二開口OP2可分別設置成與第一電極RME1或第二電極RME2中之任一個的電極延伸部件RM_B重疊。第二開口OP2可設置成與第三連接電極CNE3之延伸部件CN_E1及CN_E2重疊，並且可定位為對應於延伸部件CN_E1及CN_E2之佈置。第二開口OP2中的一個可與第一隔牆BP1及第一電極RME1之左側重疊，以及第二開口OP2中的另一個可與第二隔牆BP2及第二電極RME2之左側重疊。
第三個開口OP3_1及OP3_2可包含第一子開口OP3_1及第二子開口OP3_2。第一子開口OP3_1設置在第二開口OP2之間，以及第二子開口OP3_2可面向在第二方向DR2上與第一電極RME1重疊的第二開口OP2。第一子開口OP3_1可與第一隔牆BP1及第一電極RME1之右側重疊，以及第二子開口OP3_2可與第二隔牆BP2及第二電極RME2之右側重疊。在實施例中，第二子開口OP3_2在第二方向DR2上可具有比第一子開口OP3_1更大的寬度，且可與堤層BNL部分重疊。第二子開口OP3_2可為其中發射從發光元件ED發射的光的區域，類似於第四開口OP4。
第四開口OP4可與在第二開口OP2之中在第二方向DR2上與第二電極RME2重疊的第二開口OP2間隔開。第四開口OP4可設置成與第二開口OP2重疊的相同電極RME重疊，但發光元件ED未設置於其中，且可與堤層BNL部分重疊。
第二開口OP2及第三開口OP3_1及OP3_2可與發光元件ED部分重疊且分別暴露發光元件ED之兩端。第二開口OP2及第三開口OP3_1及OP3_2可設置成與連接電極CNE重疊，並且連接電極CNE可與被第二開口OP2及第三開口OP3_1及OP3_2暴露的發光元件ED接觸。
例如，設置在第一電極上RME1的第二開口OP2可設置成與第二發光元件ED2之第一端重疊，以及設置在第二電極RME2上的第二開口OP2可設置成與第一發光元件ED1之第二端重疊。第三連接電極CNE3可與重疊第二開口OP2的第一發光元件ED1及第二發光元件ED2中之任一端接觸。
第一子開口OP3_1可與第一發光元件ED1之第一端重疊，並且第一連接電極CNE1可與第一發光元件ED1之第一端接觸。第二子開口OP3_2可與第二發光元件ED2之第二端重疊，並且第二連接電極CNE2可與第二發光元件ED2之第二端接觸。
第二絕緣層PAS2可具有設置在第一子區域SA1中並設置成與第一電極RME1重疊的第一接觸孔CT1，以及設置在第一子區域SA1中並設置成與第二電極RME2重疊的第二接觸孔CT2。除了第一絕緣層PAS1之外，接觸孔CT1及CT2還可穿透的第二絕緣層PAS2。接觸孔CT1及CT2可分別暴露設置在其下方的電極RME之上表面的部分。
第三絕緣層PAS3設置在第二連接電極層之連接電極及第二絕緣層PAS2上。第三絕緣層PAS3可完全設置在第二絕緣層PAS2上以覆蓋第三連接電極CNE3，並且第一連接電極CNE1及第二連接電極CNE2可設置在第三絕緣層PAS3上。
根據實施例，第三絕緣層PAS3可具有複數個開口OP3_1、OP3_2及OP4以及複數個接觸孔CT1及CT2。第三絕緣層PAS3可包含與電極RME重疊並暴露發光元件ED之一端的第一子開口OP3_1及第二子開口OP3_2，以及與電極RME重疊但不與發光元件ED重疊的複數第四開口OP4。這些開口的描述與上述相同。
圖30為示出設置在圖21之C部分中的第三絕緣層及連接電極的平面圖。參見圖30，類似於上述實施例，在子像素SPXn中的連接電極CNE可具有其中其寬度變化的形狀。例如，在顯示裝置10中，第一連接電極CNE1及第三連接電極CNE3之第二延伸部件CN_E2，其為相對設置在子像素SPXn內部的連接電極CNE，可具有其中其寬度部分變化的形狀。第一連接電極CNE1可包含在發射區域EMA之下側處具有相對小寬度的第一部分P1及在發射區域EMA之上側處具有比第一部分P1更大寬度的第二部分P2。第一連接電極CNE1之第二部分P2可設置超出堤層BNL，因此如上所述可具有比第一部分P1更大的寬度。
第三連接電極CNE3之第二延伸部件CN_E2可包含在發射區域EMA之上側處具有相對小寬度的第一部分P1及在發射區域EMA之下側處具有比第一部分P1更大寬度的第二部分P2。第三連接電極CNE3之第二延伸部件CN_E2的第二部分P2可設置超出堤層BNL，因此如上所述可具有比第一部分P1更大的寬度。
在實施例中，其寬度改變的第三連接電極CNE3之第一連接電極CNE1及第二延伸部件CN_E2的部分可具有對稱結構。例如，面向第一連接電極CNE1之第一部分P1及第二部分P2與第三連接電極CNE3之第二延伸部件CN_E2之兩側之不同連接電極的一側可彼此平行。另一方面，第一連接電極CNE1與第三連接電極CNE3之第二延伸部件CN_E2彼此面對的另一側可不在第一方向DR1上延伸且可具有其中它們部分彎曲的形狀。第一連接電極CNE1之第一部分P1可在第二方向DR2上與第三連接電極CNE3之第二延伸部件CN_E2的第二部分P2相鄰，並且連接電極CNE1之第二部分P2可在第二方向DR2上與第三連接電極CNE3之第二延伸部件CN_E2的第一部分P1相鄰。
在實施例中，與連接電極CNE重疊的開口OP2、OP3_1及OP3_2在第一方向DR1上的兩側部分之寬度可為恆定的，但連接電極CNE中的一些可具有其中其寬度變化的形狀。在顯示裝置10中，即使開口OP2、OP3_1及OP3_2之寬度不一定變化，連接電極CNE之寬度可根據連接電極CNE之位置而變化，因此可預防或減輕由於由開口OP2、OP3_1及OP3_2形成的台階而導致的連接電極CNE之斷開。
圖31為根據另一實施例之顯示裝置的一個子像素的平面圖。
參見圖31，在顯示裝置10中，連接電極CNE中的一些可進一步包含設置在堤層BNL上的旁路部件PE1及PE2以及橋接部件BE1及BE2。本實施例與圖22所示的實施例不同之處在於，第二連接電極CNE2及第三連接電極CNE3分別進一步包含旁路部件PE1及PE2以及橋接部件BE1及BE2，類似於圖17所示的實施例。在下文中，將省略或簡化重疊的描述，並且將主要描述與上述內容不同的內容。
第一連接電極CNE1及第三連接電極CNE3之第二延伸部件CN_E2可具有其中其寬度變化的形狀，類似於圖26所示的實施例，且可具有用於防止連接電極CNE之斷開缺陷的結構。在一些實施例中，第二連接電極CNE2及第三連接電極CNE3之第一延伸部件CN_E1可包含設置在堤層BNL上的旁路部件PE1及PE2以及橋接部件BE1及BE2以防止斷開缺陷。
例如，除了設置在發射區域EMA中並與發光元件ED或主要部件接觸的部件之外，第二連接電極CNE2還可包含設置在堤層BNL上的第一旁路部件PE1及第一橋接部件BE1。第一旁路部件PE1可設置成在第二方向DR2上與第二連接電極CNE2之主要部件間隔開並在堤層BNL上在第一方向DR1上延伸。第一橋接部件BE1可在第二方向DR2上延伸以將第二連接電極CNE2之主要部件與第一旁路部件PE1彼此連接。第二連接電極CNE2之主要部件、第一旁路部件PE1及第一橋接部件BE1可彼此一體地形成。類似地，第三連接電極CNE3可包含在第二方向DR2上與第一延伸部件CN_E1間隔開的第二旁路部件PE2及將第一延伸部件CN_E1與第二旁路部件PE2彼此連接的第二橋接部件BE2。
圖32為根據另一實施例之顯示裝置的一個子像素的平面圖。
參見圖32，在顯示裝置10中，第一連接電極CNE1及第三連接電極CNE3之第二延伸部件CN_E2的寬度可逐漸變化。在上述實施例中，在連接電極CNE之中的包含第一部分P1及第二部分P2的連接電極可在第一部分P1與第二部分P2彼此接觸的部分處具有其中其側面為彎曲的形狀。包含第一部分P1及第二部分P2的連接電極CNE可在第一部分P1及第二部分P2中具有實質上恆定的寬度。
然而，連接電極CNE之形狀不限於此。在另一個實施例中，如圖32所示，第一連接電極CNE1及第三連接電極CNE3之第二延伸部件CN_E2可具有逐漸變化的寬度，同時包含具有相對小寬度的第一部分P1及具有相對大寬度的第二部分P2。
圖33為根據另一實施例之顯示裝置的一個子像素的平面圖。
參見圖33，在根據另一實施例之顯示裝置10中，電極RME可具有類似於圖21所示的實施例之結構，但連接電極CNE可具有類似於圖6所示的實施例之結構。除了設置在第一電極RME1上的第一連接電極CNE1及設置在第二電極RME2之右電極上的第二連接電極CNE2之外，顯示裝置10還可包含跨越第二電極RME2之左電極及第一電極RME1設置的第三連接電極CNE3，跨越第一電極RME1及第二電極RME2之右電極設置的第四連接電極CNE4，以及跨越第一電極RME1及第二電極RME2之左電極設置的第五連接電極CNE5。
第一連接電極CNE1及第二連接電極CNE2可設置在發射區域EMA之上側且跨越發射區域EMA及第一子區域SA1設置。第一連接電極CNE1可在第一方向DR1上延伸且可與第一電極RME1接觸，以及第二連接電極CNE2可在第一方向DR1上延伸並在對角線方向上彎曲且在第二電極RME2之電極主幹部件RM_S的突出部件（例如，突出或突出部分）處接觸第二電極RME2。
第三連接電極CNE3及第四連接電極CNE4可具有其中它們實質上在第一方向DR1上延伸的形狀，但可具有其中它們部分彎曲的形狀。與圖6所示的實施例類似，第三連接電極CNE3可包含面向第一連接電極CNE1在第二方向DR2的第一延伸部件和在第一方向DR1上與第一連接電極CNE1間隔開的第二延伸部件。第四連接電極CNE4可包含在第二方向DR2上面向第二連接電極CNE2的第三延伸部件，以及在第一方向DR1上與第二連接電極CNE2間隔開的第四延伸部件。
第五連接電極CNE5可具有在平面圖中圍繞第三連接電極CNE3的第二延伸部件的形狀。與圖6所示的實施例類似，第五連接電極CNE5可包含在第一方向DR1上與第三連接電極CNE3之第一延伸部間隔開的第五延伸部件，以及設置在第三連接電極CNE3與第四連接電極CNE4之間的第六延伸部件。
第一發光元件ED可包含設置在第一電極RME1及第二電極RME2上的第一發光元件ED1並與第一連接電極CNE1及第三連接電極CNE3接觸的第一發光元件ED1，以及設置在第一電極RME1及右第二電極RME2上並與第二連接電極CNE2及第四連接電極CNE4接觸的第二發光元件ED2。發光元件ED可進一步包含設置在第一電極RME1及左第二電極RME2上並與第三連接電極CNE3及第五連接電極CNE5接觸的第三發光元件ED3，以及設置在在第一電極RME1及右第二電極RME2上並與第四連接電極CNE4及第五連接電極CNE5接觸的第四發光元件ED4。
複數個連接電極CNE可具有其中其寬度部分變化的形狀。例如，第一連接電極CNE1及第五連接電極CNE5之第六延伸部件中之每一者可包含具有比第一部分更大寬度的第一部分及第二部分。第一連接電極CNE1及第五連接電極CNE5之第六延伸部件中之每一者之第一部分可設置在發射區域EMA之中心部分，並且第一連接電極CNE1及第五連接電極CNE5之第六延伸部件中之每一者之第二部分可跨越發射區域EMA及堤層BNL設置。第一連接電極CNE1及第五連接電極CNE5之第六延伸部件中之每一者之第一部分及第二部分之佈置可類似於圖6所示的實施例中的第二連接電極CNE2及第五連接電極CNE5之第五延伸部件CN_E5之佈置。
第三連接電極CNE3之第二延伸部件及第四連接電極CNE4之第三延伸部件中之每一者也可包含具有比第一部分更大寬度的第一部分及第二部分。第三連接電極CNE3之第二延伸部件及第四連接電極CNE4之第三延伸部件中之每一者之第一部分可設置成與堤層BNL相鄰，並且第三連接電極CNE3之第二延伸部件及第四連接電極CNE4之第三延伸部件中之每一者之第二部分可更靠近發射區域EMA之中心。第三連接電極CNE3之第二延伸部件及第四連接電極CNE4之第三延伸部件中之每一者之第一部分及第二部分之佈置可類似於圖18所示的實施例中的第三連接電極CNE3之第一延伸部件CN_E1及第四連接電極CNE4之第一延伸部件CN_E4之佈置。
顯示裝置10可包含更多數量的連接電極CNE，以將發光元件ED1、ED2、ED3及ED4彼此串聯連接。此外，連接電極CNE中的一些可具有其中寬度變化的形狀，以減輕或防止連接電極CNE之斷開缺陷。
圖34為根據另一實施例之顯示裝置的一個子像素的平面圖。
參見圖34，在顯示裝置10中，連接電極CNE中的一些可進一步包含設置在堤層BNL上的旁路部件。圖34所示的實施例可結合圖33所示的實施例與圖17所示的實施例之特徵。因此，將省略其詳細描述。
在總結詳細描述中，所屬領域具有通常知識者將理解，可在不實質上偏離本揭露之教示的情況下對本文描述的實施例進行許多變化及修改。因此，本文中描述的本揭露之實施例係在通用和描述性意義上使用及理解，而不是出於限制目的。
10:顯示裝置 31:第一半導體層 32:第二半導體層 36:發光層 37:電極層 38:絕緣膜 ACT1:第一主動層 ACT2:第二主動層 BE1:第一橋接部件 BE2:第二橋接部件 BE3:第三橋接部件 BE4:第四橋接部件 BML:下金屬層 BNL:堤層 BL:緩衝層 BP1:第一隔牆 BP2:第二隔牆 BP3:第三隔牆 CDP1:第一導電圖案 CDP2:第二導電圖案 CDP3:第三導電圖案 CNE:連接電極 CNE1:第一連接電極 CNE2:第二連接電極 CNE3:第三連接電極 CNE4:第四連接電極 CN_E1:第一延伸部件 CN_E2:第二延伸部件 CN_E3:第三延伸部件 CN_E4:第四延伸部件 CN_E5:第五延伸部件 CN_E6:第六延伸部件 Cst:儲存電容器 CT1:第一接觸孔 CT2:第二接觸孔 CT3:第三接觸孔 CT4:第四接觸孔 CTA:第三電極接觸孔 CTD:第一電極接觸孔 CTS:第二電極接觸孔 D1:第一汲極電極 D2:第二汲極電極 DPA:顯示區域 DR1:第一方向 DR2:第二方向 DR3:第三方向 DTL:資料線 DTL1:第一資料線 DTL2:第二資料線 DTL3:第三資料線 ED:發光元件 ED1:第一發光元件 ED2:第二發光元件 ED3:第三發光元件 ED4:第四發光元件 EL:發光二極體 EMA:發射區域 EP:線連接電極 G1:第一閘極電極 G2:第二閘極電極 GI:第一閘極絕緣層 IL1:第一層間絕緣層 NDA:非顯示區域 OP1:第一開口 OP2,OP2_1,OP2_2:第二開口 OP3,OP3_1,OP3_2:第三開口 OP4:第四開口 P1:第一部分 P2:第二部分 PAS1:第一絕緣層 PAS2:第二絕緣層 PAS3:第三絕緣層 PDA:接墊區域 PE1:第一旁路部件 PE2:第二旁路部件 PE3:第三旁路部件 PE4:第四旁路部件 PV1:第一鈍化層 PX:像素 RM_S:電極主幹部件 RM_M:電極延伸部件 RME:電極 RME1:第一電極 RME2:第二電極 RME3:第三電極 RME4:第四電極 RMH:電極孔 ROP:分離部件 ROP1:第一分離部件 ROP2:第二分離部件 S1:第一源極電極 S2:第二源極電極 SA:子區域 SA1:第一子區域 SA2:第二子區域 SPXn:子像素 SPX1:第一子像素 SPX2:第二子像素 SPX3:第三子像素 SUB:第一基板 SL:掃描線 SL1:第一掃描線 SL2:第二掃描線 SL3:第三掃描線 T1:第一電晶體 T2:第二電晶體 T3:第三電晶體 VIA:通孔層 VIL:初始化電壓線 VL:電壓線 VL1:第一電壓線 VL2:第二電壓線 VL3:第三電壓線 VL4:第四電壓線 WPD:佈線接墊 WPD_DT:資料佈線接墊 WPD_SC:掃描佈線接墊 WPD_VL1:第一電壓線接墊 WPD_VL2:第二電壓線接墊 WPD_Vint:初始化線接墊
藉由參考附圖詳細描述其實施例，本揭露之上述及其他方面和特徵將變得更加明顯，其中： 圖1為根據實施例之顯示裝置的示意平面圖； 圖2為根據實施例之示出包含在顯示裝置中的複數條線之布局的平面圖； 圖3及圖4為根據實施例之顯示裝置的一個子像素的等效電路圖； 圖5為根據實施例之顯示裝置的一個像素的平面圖； 圖6為圖5所示的第一子像素的平面圖； 圖7為示出設置在圖6所示的第一子像素中的第一絕緣層的平面圖； 圖8為示出設置在圖6所示的第一子像素中的第二絕緣層的平面圖； 圖9為示出設置在圖6所示的第一子像素中的第一連接電極層之連接電極的平面圖； 圖10為示出設置在圖6所示的第一子像素中的第三絕緣層的平面圖； 圖11為示出設置在圖6所示的第一子像素中的第二連接電極層之連接電極的平面圖； 圖12為沿圖6之N1-N1'線所截取的剖面圖； 圖13為沿圖6之N2-N2'線所截取的剖面圖； 圖14為示出設置在圖6之A部分中的第三絕緣層及連接電極的平面圖； 圖15為沿圖14之N3-N3'線所截取的剖面圖； 圖16為根據實施例之發光元件的示意圖； 圖17為根據另一實施例之顯示裝置的一個子像素的平面圖； 圖18為根據另一實施例之顯示裝置的一個子像素的平面圖； 圖19為示出設置在圖18所示的一個子像素中的第二個絕緣層的平面圖； 圖20為示出設置在圖18之B部分中的第二絕緣層及連接電極的平面圖； 圖21為根據實施例之顯示裝置的一個像素的平面圖； 圖22為示出設置在圖21所示的一個像素中的電極及堤層的平面圖； 圖23為示出設置在圖21所示的一個像素中的第一絕緣層的平面圖； 圖24為示出設置在圖21所示的一個像素中的第二絕緣層的平面圖； 圖25為示出設置在圖21所示的一個像素中的第三絕緣層的平面圖； 圖26為示出設置在圖21所示的一個像素中的連接電極的平面圖； 圖27為沿圖21之N4-N4'線所截取的剖面圖； 圖28為沿圖21之N5-N5'線所截取的剖面圖； 圖29為沿圖21之N6-N6'線所截取的剖面圖； 圖30為示出設置在圖21之C部分中的第三絕緣層及連接電極的平面圖； 圖31為根據另一實施例之顯示裝置的一個子像素的平面圖； 圖32為根據另一實施例之顯示裝置的一個子像素的平面圖； 圖33為根據另一實施例之顯示裝置的一個子像素的平面圖；以及 圖34為根據另一實施例之顯示裝置的一個子像素的平面圖。
ACT1:第一主動層
ACT2:第二主動層
BNL:堤層
BL:緩衝層
BP1:第一隔牆
BP2:第二隔牆
BP3:第三隔牆
CDP1:第一導電圖案
CDP2:第二導電圖案
CDP3:第三導電圖案
CNE:連接電極
CNE1:第一連接電極
CNE2:第二連接電極
CNE3:第三連接電極
CNE4:第四連接電極
CN_E1:第一延伸部件
CN_E3:第三延伸部件
D1:第一汲極電極
D2:第二汲極電極
DPA:顯示區域
DR3:第三方向
ED:發光元件
ED1:第一發光元件
ED2:第二發光元件
G1:第一閘極電極
G2:第二閘極電極
GI:第一閘極絕緣層
IL1:第一層間絕緣層
OP1:第一開口
OP4:第四開口
PAS1:第一絕緣層
PAS2:第二絕緣層
PAS3:第三絕緣層
PV1:第一鈍化層
RME:電極
RME1:第一電極
RME2:第二電極
RME3:第三電極
RME4:第四電極
SUB:第一基板
T1:第一電晶體
T2:第二電晶體
VIA:通孔層

Claims (20)

  1. 一種顯示裝置，其包括： 複數個電極，係在一第一方向上延伸且在一第二方向上彼此間隔開； 一第一絕緣層，係在該複數個電極上； 複數個發光元件，係在一發射區域中的該複數個電極上； 一堤層，係延伸環繞該發射區域的周邊； 一第二絕緣層，係在該第一絕緣層和該複數個發光元件上，且具有與在該發射區域中的該複數個電極及該複數個發光元件部分重疊的複數個開口；以及 複數個連接電極，係在該複數個電極中之至少一些電極上、接觸該複數個發光元件且與該複數個開口部分重疊， 其中在該複數個開口之中的一第一開口在該第一方向上延伸，且具有在該第一方向上的一第一側部分及在該第一側部分之相對側上的一第二側部分，該第二側部分具有比該第一側部分更大的寬度，以及 其中在該複數個連接電極之中與該第一開口重疊的一第一連接電極具有與該第一開口重疊的一第一部分及具有比該第一部分更大寬度且不與該第一開口部分重疊的一第二部分。
  2. 如請求項1之顯示裝置，其中該第一連接電極之該第二部分與該第一開口之該第一側部分重疊。
  3. 如請求項2之顯示裝置，其中在該第二方向上的該第一開口之該第一側部分及該第二側部分之一側係彼此平行，以及 其中該第一側部分及該第二側部分相對該側之另一側係彼此不平行。
  4. 如請求項2之顯示裝置，其中該第一開口之該第一側部分比該第二側部分更接近該堤層，以及 其中該第一連接電極之該第二部分係部分在該堤層上。
  5. 如請求項2之顯示裝置，其中在該複數個開口之中的一第二開口在該第一方向上延伸，且具有在該第一方向上的一第一側部分及在該第一側部分之相對側上並具有比該第一側部分更小寬度的一第二側部分，以及 其中在該複數個連接電極之中與該第二開口重疊的一第二連接電極具有與該第二開口重疊的一第一部分及具有比該第一部分更大寬度且不與該第二開口部分重疊的一第二部分。
  6. 如請求項5之顯示裝置，其中該第二開口之該第一側部分比該第二側部分更接近該堤層，以及 其中該第二連接電極之該第二部分不部分在該堤層上。
  7. 如請求項5之顯示裝置，其進一步包括在該第二絕緣層上的一第三絕緣層及設置在該第三絕緣層上的該複數個連接電極中之一些連接電極， 其中該第三絕緣層具有該第一開口且在該第二開口上方延伸。
  8. 如請求項5之顯示裝置，其中在該複數個開口之中的一第三開口與該第一電極及該複數個發光元件重疊，且在該第二方向上與該第一開口間隔開， 其中在該複數個開口之中的一第四開口與該第一電極重疊，且在該第二方向上與該第一開口間隔開，以及 其中該第四開口不與該複數個發光元件重疊。
  9. 如請求項1之顯示裝置，其中該複數個電極包括一第一電極、在該第二方向上與該第一電極間隔開的一第二電極、在該第一電極與該第二電極之間的一第三電極及在該第二方向上與該第二電極間隔開的一第四電極，以及 其中該第一開口與該第二電極及該第三電極中之每一者部分重疊。
  10. 如請求項9之顯示裝置，其中該複數個發光元件包括在該第一電極和該第三電極上的複數個第一發光元件及在該第二電極和該第四電極上的複數個第二發光元件，以及 其中該第一開口與該複數個第二發光元件之一端重疊。
  11. 如請求項10之顯示裝置，其中該第一連接電極接觸該複數個第二發光元件。
  12. 如請求項9之顯示裝置，其中在該複數個連接電極之中的一第二連接電極係在該第二電極上，在該複數個連接電極之中的一第三連接電極係在該第三電極上，在該複數個連接電極之中的一第四連接電極係在該第四電極上，且在該複數個連接電極之中的一第五連接電極延伸跨越該第三電極及該第四電極，以及 其中該第二連接電極具有一第一部分及一第二部分且與該第一開口重疊。
  13. 如請求項12之顯示裝置，其中該第一連接電極具有接觸該複數個發光元件的一主要部件、在該第二方向上與該主要部件間隔開的一第一旁路部件及將該主要部件與該第一旁路部件彼此連接的一第一橋接部件。
  14. 如請求項13之顯示裝置，其中該第一旁路部件及該第一橋接部件中之每一者係在該堤層上。
  15. 一種顯示裝置，其包括： 一第一電極，係在一第一方向上延伸； 複數個第二電極，係在一第二方向上彼此間隔開，其間具有該第一電極； 複數個發光元件，係在一發射區域中且在該第一電極上和該複數個第二電極中之任一者上； 一堤層，係延伸環繞該發射區域的周邊且與該第一電極及該複數個第二電極部分重疊；以及 一第一連接電極，在該第一電極上，一第二連接電極在該複數個第二電極中之任一者上，以及一第三連接電極，包括在該複數個第二電極中之另一者上的一第一延伸部件、在該第一電極上且與該第一連接電極間隔開的一第二延伸部件及將該第一延伸部件與該第二延伸部件彼此連接的一第一連接部件， 其中該第一連接電極、該第二連接電極及該第三連接電極中之每一者的一部分係在該堤層上，以及 其中該第一連接電極及該第三連接電極之該第二延伸部件中之每一者具有一第一部分及具有比該第一部分更大寬度的一第二部分。
  16. 如請求項15之顯示裝置，其中在平面圖中，該第一連接電極之該第二部分的一部分係在該發射區域之上側的該堤層上，以及 其中在平面圖中，該第三連接電極之該第二延伸部件之該第二部分的一部分係在該發射區域之下側的該堤層上。
  17. 如請求項15之顯示裝置，其中該第一連接電極及該第三連接電極之該第二延伸部件在該第一方向上延伸，且在該第一連接電極之該第二部分及該第三連接電極之該第二部分處具有其中其彼此面對之側為彎曲的形狀。
  18. 如請求項15之顯示裝置，其中該第一連接電極及該第三連接電極之該第二延伸部件具有沿該第一方向逐漸變化的寬度。
  19. 如請求項15之顯示裝置，其中該第二連接電極包括在該第二方向上與接觸該複數個發光元件的一主要部件間隔開的一第一旁路部件及將該主要部件與該第一旁路部件彼此連接的一第一橋接部件， 其中該第三連接電極包括：在第二方向上與該第一延伸部件間隔開的一第二旁路部件及將該第一延伸部件與該第二旁路部件彼此連接的一第二橋接部件，以及 其中該第一旁路部件及該第二旁路部件之每一者係在該堤層上。
  20. 如請求項15之顯示裝置，其中該複數個發光元件包括：複數個第一發光元件，係在該第一電極上和該複數個第二電極之一者上且接觸該第一連接電極及該第三連接電極之該第一延伸部件；以及複數個第二發光元件，係在該第一電極上和該複數個第二電極之另一者上且接觸該第二連接電極及該第三連接電極之該第二延伸部件。
TW112104846A 2022-02-11 2023-02-10 顯示裝置 TW202347703A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0018223 2022-02-11
KR1020220018223A KR20230121657A (ko) 2022-02-11 2022-02-11 표시 장치

Publications (1)

Publication Number Publication Date
TW202347703A true TW202347703A (zh) 2023-12-01

Family

ID=85225020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104846A TW202347703A (zh) 2022-02-11 2023-02-10 顯示裝置

Country Status (5)

Country Link
US (1) US20230261142A1 (zh)
EP (1) EP4227998A1 (zh)
KR (1) KR20230121657A (zh)
CN (1) CN116598328A (zh)
TW (1) TW202347703A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220003685A (ko) * 2020-07-01 2022-01-11 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN116598328A (zh) 2023-08-15
US20230261142A1 (en) 2023-08-17
KR20230121657A (ko) 2023-08-21
EP4227998A1 (en) 2023-08-16

Similar Documents

Publication Publication Date Title
CN115917751A (zh) 显示装置
CN116368617A (zh) 显示装置
KR20220037015A (ko) 표시 장치
TW202347703A (zh) 顯示裝置
US20230207610A1 (en) Display device
CN219513108U (zh) 显示装置
US20240063356A1 (en) Display device
EP4109571A1 (en) Display device
EP4181198A1 (en) Display device
EP4207278A1 (en) Display device
EP4246577A1 (en) Display device
US20230260981A1 (en) Display device
US20230163247A1 (en) Light emitting element and display device including the same
US20240222583A1 (en) Display device
KR20230054532A (ko) 표시 장치
KR20230014038A (ko) 표시 장치
CN116895679A (zh) 显示装置
KR20230094212A (ko) 표시 장치
KR20230112771A (ko) 표시 장치 및 그 제조 방법
KR20230128179A (ko) 표시 장치
KR20230118212A (ko) 표시 장치 및 이의 제조 방법
KR20240017198A (ko) 표시 장치 및 이의 제조 방법
KR20220153140A (ko) 표시 장치
KR20220164845A (ko) 표시 장치
KR20230054536A (ko) 표시 장치