CN116137791A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116137791A
CN116137791A CN202211399930.XA CN202211399930A CN116137791A CN 116137791 A CN116137791 A CN 116137791A CN 202211399930 A CN202211399930 A CN 202211399930A CN 116137791 A CN116137791 A CN 116137791A
Authority
CN
China
Prior art keywords
electrode
connection electrode
disposed
connection
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211399930.XA
Other languages
English (en)
Inventor
王丁国
康起宁
金仁杓
金宰熙
文洪俊
车锺焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116137791A publication Critical patent/CN116137791A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示装置。该显示装置包括：发光元件，设置在第一电极和第二电极上，并且具有设置在第一电极上的第一端部和设置在第二电极上的第二端部；第一连接电极，在第一方向上延伸并且设置在第一电极上，第一连接电极与发光元件的第一端部接触；第二连接电极，在第一方向上延伸并且设置在第二电极上，第二连接电极与发光元件的第二端部接触；以及连接电极图案，设置在第一电极上，连接电极图案与第一连接电极叠置。第二连接电极和连接电极图案包括相同的材料，并且第一连接电极的厚度小于第二连接电极的厚度和连接电极图案的厚度。

Description

显示装置
技术领域
公开涉及一种显示装置。
背景技术
随着多媒体的进步，显示装置的重要性已经增强。因此，已经使用了各种类型的显示装置，诸如有机发光显示装置和液晶显示(LCD)装置。
存在包括发光元件作为显示装置的显示图像的器件的自发光显示装置。自发光显示装置可以是发光元件，并且可以包括使用有机材料作为发光材料的有机发光显示装置、使用无机材料作为发光材料的无机发光显示装置等。
发明内容
公开的方面提供了一种能够防止来自不同层的电极之间的连接缺陷的显示装置。
然而，公开的方面不受限制。通过参照下面给出的公开的详细描述，公开的以上和其他方面对于公开所属领域的普通技术人员将变得更明显。
根据公开的实施例，显示装置可以包括：第一电极，在第一方向上延伸；第二电极，在第二方向上与第一电极间隔开，第二电极在第一方向上延伸；发光元件，设置在第一电极和第二电极上，发光元件具有设置在第一电极上的第一端部和设置在第二电极上的第二端部；第一连接电极，在第一方向上延伸并且设置在第一电极上，第一连接电极与发光元件的第一端部电接触；第二连接电极，在第一方向上延伸并且设置在第二电极上，第二连接电极与发光元件的第二端部电接触；以及连接电极图案，设置在第一电极上，连接电极图案在平面图中与第一连接电极叠置。第二连接电极和连接电极图案可以包括相同的材料，并且第一连接电极的厚度可以小于第二连接电极的厚度和连接电极图案的厚度。
在实施例中，第一连接电极可以包括氧化铟锡、氧化铟锌、氧化铟镓、氧化铟锌锡、氧化铟镓锡、氧化铟镓锌和氧化铟镓锌锡中的至少一种，并且第二连接电极和连接电极图案中的每个可以包括银、铜、铝、镍、镧、钛、钼、铌及其合金中的至少一种。
在实施例中，第一连接电极的厚度可以在约
Figure BDA0003934563410000021
至约/>
Figure BDA0003934563410000022
的范围内，并且第二连接电极的厚度和连接电极图案的厚度可以在约/>
Figure BDA0003934563410000023
至约/>
Figure BDA0003934563410000024
的范围内。
在实施例中，显示装置还可以包括：第一绝缘层，设置在第一电极和第二电极上；第二绝缘层，在第一绝缘层上设置在发光元件上；以及第三绝缘层，设置在第二绝缘层、第二连接电极和连接电极图案上。发光元件可以直接设置在第一绝缘层上，并且第一连接电极的一部分可以直接设置在第三绝缘层上。
在实施例中，连接电极图案可以通过穿透第一绝缘层和第二绝缘层的第一接触孔与第一电极直接接触，第二连接电极可以通过穿透第一绝缘层和第二绝缘层的第二接触孔与第二电极直接接触，并且第一连接电极可以通过穿透第三绝缘层的第三接触孔与连接电极图案直接接触。
在实施例中，显示装置还可以包括设置在第一绝缘层上的堤层，堤层围绕可以设置发光元件的发射区域和可以设置在发射区域的一侧上的子区域。第一电极和第二电极可以在发射区域和子区域中并且跨发射区域和子区域设置，并且连接电极图案可以设置在子区域中。
在实施例中，显示装置还可以包括另一第二电极，第二电极和所述另一第二电极与第一电极间隔开，且第一电极设置在第二电极与所述另一第二电极之间，其中，发光元件可以包括第一发光元件和第二发光元件，第一发光元件具有设置在第一电极上的第一端部和设置在第二电极上的第二端部，第二发光元件具有设置在第一电极上的第一端部和设置在所述另一第二电极上的第二端部。
在实施例中，第一连接电极可以设置在第一电极上并且可以与第一发光元件的第一端部电接触，并且第二连接电极可以设置在可以设置第二发光元件的第二端部的所述另一第二电极上，并且可以与第二发光元件的第二端部电接触。
在实施例中，显示装置还可以包括第三连接电极和第四连接电极，第三连接电极与第一连接电极间隔开并且设置在第一电极上，第三连接电极与第二发光元件的第一端部电接触，第四连接电极与第一发光元件的第二端部和第三连接电极电接触。第四连接电极可以包括第一延伸部、第一连接部和第一绕行部，第一延伸部可以设置在可以设置第一发光元件的第二端部的第二电极上，第一连接部可以与第三连接电极电接触，第一绕行部可以连接到第一延伸部和第一连接部并且绕过第一连接电极。
根据公开的实施例，显示装置可以包括：第一电极，在第一方向上延伸；第二电极，在第二方向上与第一电极间隔开，第二电极在第一方向上延伸；发光元件，设置在第一电极和第二电极上，发光元件具有设置在第一电极上的第一端部和设置在第二电极上的第二端部；第一连接电极，在第一方向上延伸并且设置在第一电极上；第二连接电极，在第一方向上延伸并且设置在第二电极上；第三连接电极，在第一方向上与第一连接电极间隔开，并且设置在第一电极上，第三连接电极在第二方向上面对第二连接电极；第四连接电极，包括在第二方向上面对第一连接电极的第一延伸部；以及连接电极图案，设置在第一电极上，连接电极图案在平面图中与第一连接电极叠置。第四连接电极还可以包括第一连接部以及一个或更多个绕行部，第一连接部可以设置在第一电极上并且可以与第三连接电极电接触，所述一个或更多个绕行部可以电连接到第一延伸部和第一连接部并且绕过第一连接电极。
根据公开的前面提及的和其他实施例，由于可以设置具有不同厚度的连接电极，因此可以防止具有相对小厚度的连接电极中的断开缺陷。
此外，由于连接电极可以考虑发光元件的布置方向来设置，因此可以在保持发光元件的发射效率的同时防止连接电极中的任何断开缺陷。
应当注意的是，公开的效果不限于上述效果，并且公开的其他效果将通过以下描述而明显。
附图说明
通过参照附图详细地描述公开的实施例，公开的以上和其他方面及特征将变得更明显，在附图中：
图1是根据公开的实施例的显示装置的示意性平面图；
图2是示出包括在图1的显示装置中的线的布局的示意性平面图；
图3是图1的显示装置的子像素的电路的示意性表达；
图4是图1的显示装置的像素的示意性平面图；
图5是沿着图4的线N1-N1'截取的示意性剖视图；
图6是沿着图4的线N2-N2'截取的示意性剖视图；
图7是图6的部分A的放大示意性剖视图；
图8是图6的部分B的放大示意性剖视图；
图9是根据公开的实施例的发光元件的示意性透视图；
图10是根据公开的另一实施例的显示装置的子像素的示意性平面图；
图11是设置在图10的子像素中的第一连接电极层的示意性平面图；
图12是设置在图10的子像素中的第二连接电极层的示意性平面图；
图13是沿着图10的线N3-N3'截取的示意性剖视图；
图14是沿着图10的线N4-N4'截取的示意性剖视图；
图15是根据公开的另一实施例的显示装置的子像素的示意性平面图；
图16是设置在图15的子像素中的第一连接电极层的示意性平面图；
图17是设置在图15的子像素中的第二连接电极层的示意性平面图；
图18是沿着图15的线N5-N5'截取的示意性剖视图；
图19是沿着图15的线N6-N6'截取的示意性剖视图；
图20是沿着图15的线N7-N7'截取的示意性剖视图；
图21是根据公开的另一实施例的显示装置的子像素的示意性平面图；
图22是沿着图21的线N8-N8'截取的示意性剖视图；
图23是沿着图21的线N9-N9'截取的示意性剖视图；以及
图24是沿着图21的线N10-N10'截取的示意性剖视图。
具体实施方式
现在将在下文中参照附图更充分地描述公开，在附图中示出了公开的实施例。然而，本公开可以以不同的形式体现，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达公开的范围。
如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。
还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在居间层。在整个说明书中，相同的附图标记指示相同的组件。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
术语“叠置”或其变型是指第一物体可以在第二物体的上方或下方或一侧，反之亦然。另外，术语“叠置”可以包括层叠、堆叠、面对或其变型、在……之上延伸、覆盖或部分地覆盖或本领域普通技术人员将领会和理解的任何其他合适的术语。
术语“面对”及其变型是指第一元件可以直接地或间接地与第二元件相对。在第三元件介于第一元件与第二元件之间的情况下，尽管第一元件和第二元件仍然彼此面对，但是第一元件和第二元件可以被理解为彼此间接地相对。
当一个元件被描述为“不与”另一元件“叠置”或其变型时，这可以包括元件彼此间隔开、彼此偏移、或彼此隔开或者本领域普通技术人员将领会和理解的任何其他合适的术语。
将理解的是，术语“连接到”或“结合到”可以包括物理或电连接或结合。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为是指“A、B或者A和B”。术语“和”和“或”可以在连接或分离的意义上使用，并且可以被理解为等同于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自于……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为是指“A、B或者A和B”。
当元件被称为“与”另一元件“接触”或其变型时，该元件可以与所述另一元件“电接触”或“物理接触”；或者与所述另一元件“间接接触”或“直接接触”。
考虑到所讨论的测量和与特定量的测量有关的误差(即，测量系统的局限性)，如这里使用的“约(大约)”或“近似”包括所陈述的值，并且是指在如由本领域普通技术人员确定的特定值的可接受偏差范围内。例如，“约(大约)”可以是指在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于形式化的意义来解释，除非在这里明确地如此定义。
图1是根据公开的实施例的显示装置的示意性平面图。
参照图1，显示装置10可以显示运动或静止图像。显示装置10可以指提供显示屏幕的几乎所有类型的电子装置。显示装置10的示例可以包括电视(TV)、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器(HMD)、移动通信终端、电子记事本、电子书(e-book)、便携式多媒体播放器(PMP)、导航装置、游戏控制台、数码相机、摄像机等。
显示装置10可以包括提供显示屏幕的显示面板。显示装置10的显示面板的示例可以包括无机发光二极管(ILED)显示面板、有机发光二极管(OLED)显示面板、量子点发光二极管(QLED)显示面板、等离子体显示面板(PDP)、场发射显示(FED)面板等。显示装置10的显示面板在下文中将被描述为例如ILED显示面板，但是公开不限于此。例如，各种其他显示面板也适用于显示装置10的显示面板。
显示装置10的形状可以变化。例如，显示装置10可以具有在水平方向上比在竖直方向上延伸得长的矩形形状、在竖直方向上比在水平方向上延伸得长的矩形形状、正方形形状、具有圆角的四边形形状、非四边形多边形形状或圆形形状。显示装置10的显示区域DPA的形状可以类似于显示装置10的形状。图1示出了显示装置10和显示区域DPA两者具有在第二方向DR2上延伸的矩形形状。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中可以显示画面的区域，非显示区域NDA可以是其中可以不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为无效区域。显示区域DPA可以占据显示装置10的中间部分。
显示区域DPA可以包括像素PX。像素PX可以在行和列方向上布置。在平面图中，像素PX中的每个可以具有矩形或正方形形状，但是公开不限于此。在其他实施例中，像素PX中的每个可以呈具有相对于特定方向倾斜的边的菱形形状。像素PX可以以条纹方式或岛方式布置。像素PX中的每个可以包括发射特定波长范围的光的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以围绕整个显示区域DPA或显示区域DPA的一部分。显示区域DPA可以具有矩形形状，非显示区域NDA可以与显示区域DPA的四条边相邻地设置。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的线或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以安装在非显示区域NDA中。
图2是示出包括在图1的显示装置中的线的布局的示意性平面图。
参照图2，显示装置10可以包括线。显示装置10可以包括扫描线SL、数据线DTL、初始化电压线VIL和电压线VL。尽管没有具体地示出，但是显示装置10还可以包括其他线。
第一扫描线SL1和第二扫描线SL2可以在第一方向DR1上延伸。一组第一扫描线SL1和第二扫描线SL2可以彼此相邻地设置，并且可以在第二方向DR2上与其他组第一扫描线SL1和第二扫描线SL2间隔开。第一扫描线SL1和第二扫描线SL2可以连接到扫描线垫(pad，或称为“焊盘”)WPD_SC，扫描线垫WPD_SC可以连接到扫描驱动器(未示出)。第一扫描线SL1和第二扫描线SL2可以从非显示区域NDA中的垫区域PDA延伸到显示区域DPA。
第三扫描线SL3可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。第三扫描线SL3中的每条可以连接到一条或更多条第一扫描线SL1或者一条或更多条第二扫描线SL2。第一扫描线SL1和第二扫描线SL2可以由与第三扫描线SL3不同的导电层形成。扫描线SL可以遍及整个显示区域DPA形成网格结构，但是公开不限于此。
如这里所使用的术语“连接”或其变型不仅可以是指一个元件可以通过物理接触结合到另一元件，而且可以是指一个元件可以经由又一元件结合到另一元件。一个一体构件可以被理解为具有彼此连接的部分。此外，两个元件之间的连接不仅可以包括两个元件之间的直接连接，而且还可以包括两个元件之间的电连接。
数据线DTL可以在第一方向DR1上延伸。数据线DTL可以包括第一数据线DTL1、第二数据线DTL2和第三数据线DTL3。第一数据线DTL1、第二数据线DTL2和第三数据线DTL3可以配对在一起以彼此相邻地设置。数据线DTL可以从非显示区域NDA中的垫区域PDA延伸到显示区域DPA。然而，公开不限于这种构造。在其他实施例中，数据线DTL可以以相等的间隔布置在第一电压线VL1与第二电压线VL2之间。
初始化电压线VIL可以在第一方向DR1上延伸。初始化电压线VIL可以设置在数据线DTL与第一扫描线SL1和第二扫描线SL2之间。初始化电压线VIL可以从非显示区域NDA中的垫区域PDA延伸到显示区域DPA。
第一电压线VL1和第二电压线VL2可以在第一方向DR1上延伸，第三电压线VL3和第四电压线VL4可以在第二方向DR2上延伸。第一电压线VL1和第二电压线VL2可以在第二方向DR2上交替地布置，第三电压线VL3和第四电压线VL4可以在第一方向DR1上交替地布置。第一电压线VL1和第二电压线VL2可以跨显示区域DPA在第一方向DR1上延伸。第三电压线VL3中的一些和第四电压线VL4中的一些可以设置在显示区域DPA中，其他第三电压线VL3和其他第四电压线VL4可以在显示区域DPA的在第一方向DR1上的两侧上设置在非显示区域NDA中。第一电压线VL1和第二电压线VL2可以由与第三电压线VL3和第四电压线VL4不同的导电层形成。第一电压线VL1中的每条可以连接到一条或更多条第三电压线VL3，并且第二电压线VL2中的每条可以连接到一条或更多条第四电压线VL4。电压线VL可以遍及整个显示区域DPA形成网格结构，但是公开不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2中的每条可以电连接到一个或更多个线垫WPD。线垫WPD可以设置在非显示区域NDA中。线垫WPD还可以在显示区域DPA的在第一方向DR1上的第二侧上(例如，在显示区域DPA的下侧上)设置在垫区域PDA中。第一扫描线SL1和第二扫描线SL2可以连接到扫描线垫WPD_SC，数据线DTL可以连接到不同的数据线垫WPD_DT。初始化电压线VIL可以连接到初始化线垫WPD_Vint，第一电压线VL1可以连接到第一电压线垫WPD_VL1，并且第二电压线VL2可以连接到第二电压线垫WPD_VL2。外部装置可以安装在线垫WPD上。外部装置可以经由各向异性导电膜或超声波接合安装在线垫WPD上。线垫WPD被示出为在显示区域DPA的下侧上设置在垫区域PDA中，但是公开不限于此。在其他实施例中，线垫WPD中的一些可以设置在显示区域DPA的上侧上或者设置在显示区域DPA的左侧或右侧上。
显示装置10的像素PX或子像素SPXn(见图3)(其中，n可以是1至3的整数)可以包括像素驱动电路。像素驱动电路可以包括晶体管和电容器。包括在像素驱动电路中的晶体管和电容器的数量可以变化。例如，像素驱动电路可以具有包括三个晶体管和一个电容器的“3T1C”结构。在下文中，像素驱动电路被描述为具有“3T1C”结构，但是公开不限于此。在其他实施例中，诸如“2T1C”、“7T1C”或“6T1C”结构的各种其他结构也可以适用于像素驱动电路。
图3是图1的显示装置的子像素的电路的示意性代表。
参照图3，显示装置10的子像素SPXn可以包括发光二极管(LED)“EL”、三个晶体管(即，第一晶体管T1至第三晶体管T3)以及一个存储电容器Cst。
LED“EL”可以根据经由第一晶体管T1施加到其的电流发光。LED“EL”可以包括第一电极、第二电极和设置在第一电极与第二电极之间的至少一个发光元件。发光元件可以根据从第一电极和第二电极向其传输的电信号发射特定波长范围的光。
LED“EL”的第一端可以连接到第一晶体管T1的源电极，LED“EL”的第二端可以连接到向其可以供应低电位电压(在下文中，第二电源电压)的第二电压线VL2。这里，第二电源电压可以低于可以供应到第一电压线VL1的高电位电压(在下文中，第一电源电压)。
第一晶体管T1可以根据第一晶体管T1的栅电极和源电极之间的电压差来控制从向其可以供应第一电源电压的第一电压线VL1流到LED“EL”的电流。例如，第一晶体管T1可以是用于驱动LED“EL”的晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到LED“EL”的第一电极，并且第一晶体管T1的漏电极可以连接到向其可以供应第一电源电压的第一电压线VL1。
第二晶体管T2可以通过来自第一扫描线SL1的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到第一扫描线SL1，第二晶体管T2的源电极可以连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以连接到数据线DTL。
第三晶体管T3可以通过来自第二扫描线SL2的第二扫描信号导通，以将初始化电压线VIL连接到LED“EL”的第一电极。第三晶体管T3的栅电极可以连接到第二扫描线SL2，第三晶体管T3的漏电极可以连接到初始化电压线VIL，并且第三晶体管T3的源电极可以连接到LED“EL”的第一电极或第一晶体管T1的源电极。
第一晶体管T1至第三晶体管T3的源电极和漏电极不限于以上描述。第一晶体管T1至第三晶体管T3可以形成为薄膜晶体管(TFT)。图3示出了第一晶体管T1至第三晶体管T3形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是公开不限于此。在其他实施例中，第一晶体管T1至第三晶体管T3可以全部形成为P型MOSFET。在又一些其他实施例中，第一晶体管T1至第三晶体管T3中的一些可以形成为N型MOSFET，其他晶体管可形成为P型MOSFET。
存储电容器Cst可以形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst可以存储与第一晶体管T1的栅电极和源电极之间的电压差对应的差分电压。
在下文中，将更详细地描述显示装置10的像素PX的结构。
图4是图1的显示装置的像素的示意性平面图。图4是示出显示装置10的像素PX中的电极RME、堤图案BP1和BP2、堤层BNL、发光元件ED和连接电极CNE的布局的平面图。
参照图4，像素PX可以包括子像素SPXn。例如，像素PX可以包括第一子像素SPX1至第三子像素SPX3。第一子像素SPX1可以发射第一颜色光，第二子像素SPX2可以发射第二颜色光，并且第三子像素SPX3可以发射第三颜色光。例如，第一颜色光、第二颜色光和第三颜色光可以分别是蓝光、绿光和红光，但是公开不限于此。在其他实施例中，子像素SPXn可以全部发射相同颜色的光。例如，子像素SPXn可以全部发射蓝光。图4示出了像素PX可以包括三个子像素SPXn，但是公开不限于此。在其他实施例中，像素PX可以包括多于三个的子像素SPXn。
子像素SPXn中的每个可以包括发射区域EMA和非发射区域。发射区域EMA可以是由于其中存在发光元件ED而输出特定波长范围的光的区域。非发射区域可以是由发光元件ED发射的光可能无法到达且由于其中不存在发光元件ED而不会输出光的区域。
发射区域EMA可以包括可以设置发光元件ED的阵列的区域以及在发光元件ED的阵列周围输出由发光元件ED发射的光的区域。例如，发射区域EMA还可以包括输出由发光元件ED发射并且由其他构件反射或折射的光的区域。发光元件ED可以设置在子像素SPXn中的每个中以形成发射区域EMA，发射区域EMA包括可以设置发光元件ED的区域和可以设置发光元件ED的区域的周围环境。
图4示出了第一子像素SPX1至第三子像素SPX3的发射区域EMA具有相同的尺寸。在一些实施例中，子像素SPXn的发射区域EMA可以根据由发光元件ED发射的光的颜色或波长而具有不同的尺寸。
子像素SPXn中的每个还可以包括可以设置在对应的子像素SPXn的非发射区域中的子区域SA。子区域SA可以设置在发射区域EMA的下侧上。例如，在子像素SPXn中的每个中，发射区域EMA和子区域SA可以在第一方向DR1上一个接一个地布置，并且子像素SPXn中的每个的子区域SA可以设置在可以在第一方向DR1上彼此间隔开的两个相邻子像素SPXn的两个发射区域EMA之间。例如，发射区域EMA和子区域SA可以在第一方向DR1上交替地布置，并且发射区域EMA或子区域SA可以在第二方向DR2上重复地布置。然而，公开不限于该示例。例如，子像素SPXn的发射区域EMA和子区域SA可以具有与图4中所示的布局不同的布局。
由于没有发光元件ED可以设置在子像素SPXn中的每个的子区域SA中，因此没有光可以从子像素SPXn中的每个的子区域SA输出，但是电极RME可以部分地设置在子像素SPXn中的每个的子区域SA中。子像素SPXn中的每个的电极RME可以通过对应的子像素SPXn的子区域SA的分离部分ROP与来自另一子像素SPXn的电极RME分离。
设置在像素PX中以连接到发光元件ED的电路层的线(或布线)和电路元件可以连接到第一子像素SPX1至第三子像素SPX3。然而，线和电路元件可以不设置为与第一子像素SPX1至第三子像素SPX3或第一子像素SPX1至第三子像素SPX3的发射区域EMA对应，而是可以设置为与像素PX中的第一子像素SPX1至第三子像素SPX3的发射区域EMA的位置无关。
堤层BNL可以设置为围绕子像素SPXn以及子像素SPXn的发射区域EMA和子区域SA。堤层BNL不仅可以沿着可以在第一方向DR1或第二方向DR2上彼此相邻的子像素SPXn之间的边界设置，而且可以沿着发射区域EMA之间、子区域SA之间以及发射区域EMA与子区域SA之间的边界设置。显示装置10的子像素SPXn、发射区域EMA和子区域SA可以是由堤层BNL限定的区域。显示装置10的子像素SPXn、发射区域EMA和子区域SA之间的距离可以根据堤层BNL的宽度而变化。
堤层BNL可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且可以遍及整个显示区域DPA在平面图中以网格形状布置。堤层BNL可以沿着子像素SPXn中的每个的边界设置，以将子像素SPXn彼此分离。堤层BNL可以设置为围绕并分离子像素SPXn的发射区域EMA和子区域SA。
图5是沿着图4的线N1-N1'截取的示意性剖视图。图6是沿着图4的线N2-N2'截取的示意性剖视图。图5示出了跨图4的第一子像素SPX1中的发光元件ED的两个端部和电极接触孔CTD和CTS截取的剖视图，并且图6示出了跨图4的第一子像素SPX1的发光元件ED的两个端部以及第一接触孔CT1和第二接触孔CT2截取的剖视图。
参照图5和图6并且进一步参照图4，显示装置10可以包括第一基底SUB以及可以设置在第一基底SUB上的半导体层、导电层和绝缘层。显示装置10例如可以在第一子像素SPX1中包括电极RME、发光元件ED和连接电极CNE。半导体层、导电层和绝缘层可以形成显示装置10的电路层。
第一基底SUB可以是绝缘基底。第一基底SUB可以由诸如玻璃、石英和/或聚合物树脂的绝缘材料形成。第一基底SUB可以是刚性基底，或者可以是可以是可弯曲、可折叠和/或可卷曲的柔性基底。第一基底SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，显示区域DPA可以包括发射区域EMA和子区域SA，子区域SA可以是非发射区域的一部分。
第一导电层可以设置在第一基底SUB上。第一导电层可以包括下金属层BML，下金属层BML可以设置为与第一晶体管T1的第一有源层ACT1叠置。下金属层BML可以防止光入射在第一晶体管T1的第一有源层ACT1上，或者可以电连接到第一有源层ACT1以使第一晶体管T1的电特性稳定。可以不设置下金属层BML。
缓冲层BL可以设置在下金属层BML和第一基底SUB上。缓冲层BL可以形成在第一基底SUB上，以保护第一子像素SPX1的晶体管免受会穿透可能易受湿气影响的第一基底SUB的湿气的影响，并且可以执行表面平坦化功能。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以设置为分别与稍后将描述的第二导电层的第一栅电极G1和第二栅电极G2部分地叠置。
半导体层可以包括多晶硅、单晶硅和/或氧化物半导体。在其他实施例中，半导体层可以包括多晶硅。氧化物半导体可以为包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)和氧化铟镓锌锡(IGZTO)中的至少一种。
图4至图6示出了第一子像素SPX1可以包括仅两个晶体管，即，第一晶体管T1和第二晶体管T2，但是公开不限于此。例如，第一子像素SPX1可以包括多于两个的晶体管。
第一栅极绝缘层GI可以在显示区域DPA中设置半导体层上。第一栅极绝缘层GI可以不设置在垫区域PDA中。第一栅极绝缘层GI可以用作用于第二导电层的第一晶体管T1和第二晶体管T2的栅极绝缘层。图5示出了第一栅极绝缘层GI可以与第一晶体管T1和第二晶体管T2的第一栅电极G1和第二栅电极G2一起图案化，以部分地放置在半导体层的第一有源层ACT1和第二有源层ACT2上，但是公开不限于此。在其他实施例中，第一栅极绝缘层GI可以设置在整个缓冲层BL上。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1和第二晶体管T2的第一栅电极G1和第二栅电极G2。第一栅电极G1可以设置为在厚度方向上(即，在第三方向DR3上)与第一有源层ACT1的沟道区叠置，第二栅电极G2可以设置为在厚度方向上(即，在第三方向DR3上)与第二有源层ACT2的沟道区叠置。尽管没有具体地示出，但是第二导电层还可以包括存储电容器的第一电极。
第一层间绝缘层IL1可以设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层与设置在第二导电层上的层之间的绝缘膜，并且可以保护第二导电层。
第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括可以全部设置在显示区域DPA中的第一电压线VL1和第二电压线VL2、第一导电图案CDP1、第一晶体管T1的第一源电极S1和第二晶体管T2的第二源电极S2以及第一晶体管T1的第一漏电极D1和第二晶体管T2的第二漏电极D2。尽管没有具体地示出，但是第三导电层还可以包括存储电容器的第二电极。
待传输到第一电极RME1的高电位电压(或第一电源电压)可以施加到第一电压线VL1，待传输到第二电极RME2的低电位电压(或第二电源电压)可以施加到第二电压线VL2。第一电压线VL1的一部分可以通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第二电压线VL2可以直接连接到第二电极RME2。
第一导电图案CDP1可以通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。此外，第一导电图案CDP1可以通过另一接触孔与下金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。第一导电图案CDP1可以连接到稍后将描述的第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将第一电源电压从第一电压线VL1传输到第一电极RME1或第一连接电极CNE1。
第二源电极S2和第二漏电极D2可以通过穿透第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。第二晶体管T2可以是以上参照图3描述的开关晶体管中的一个。第二晶体管T2可以将从图3的数据线DTL施加的信号传输到第一晶体管T1，或者可以将从图3的初始化电压线VIL施加的信号传输到存储电容器的第二电极。
第一钝化层PV1可以设置在第三导电层上。第一钝化层PV1可以用作第三导电层与其他层之间的绝缘膜并且保护第三导电层。
缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以由可以彼此交替地堆叠的无机层组成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以形成为其中氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层可以彼此交替地堆叠的双层或多层，但是公开不限于此。在另一示例中，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以形成为包括氧化硅(SiOx)、氮化硅(SiNx)和/或氮氧化硅(SiOxNy)的单个无机层。在一些实施例中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)的有机绝缘材料形成。
过孔层VIA可以在显示区域DPA中设置在第三导电层上。过孔层VIA可以包括有机绝缘材料(诸如以PI为例)，并且可以通过补偿由下面的导电层产生的任何高度差来执行表面平坦化功能。在一些实施例中，可以不设置过孔层VIA。
显示装置10可以包括作为过孔层VIA上的显示元件层的堤图案BP1和BP2、电极RME、堤层BNL、发光元件ED和连接电极CNE。显示装置10可以包括可以设置在过孔层VIA上的第一绝缘层PAS1至第三绝缘层PAS3。
堤图案BP1和BP2可以设置在第一子像素SPX1的发射区域EMA中。堤图案BP1和BP2可以在第二方向DR2上具有一宽度，并且可以在第一方向DR1上延伸。
例如，堤图案BP1和BP2可以包括第一堤图案BP1和第二堤图案BP2，第一堤图案BP1和第二堤图案BP2可以设置在第一子像素SPX1的发射区域EMA中以在第二方向DR2上彼此间隔开。第一堤图案BP1可以设置在发射区域EMA的中心的在第二方向DR2上的第一侧上，例如，可以设置在发射区域EMA的左侧上，第二堤图案BP2可以设置在发射区域EMA的中心的在第二方向DR2上的第二侧上，例如，可以设置在发射区域EMA的右侧上。第一堤图案BP1和第二堤图案BP2可以在第二方向DR2上一个接一个地布置，并且可以在显示区域DPA中设置为岛。发光元件ED可以设置在第一堤图案BP1与第二堤图案BP2之间。
第一堤图案BP1和第二堤图案BP2在第一方向DR1上的长度可以相同，并且可以小于由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度。第一堤图案BP1和第二堤图案BP2可以与堤层BNL的在第二方向DR2上延伸的部分间隔开，但是公开不限于此。堤图案BP1和BP2可以与堤层BNL一体地形成，或者可以与堤层BNL的在第二方向DR2上延伸的部分部分地叠置，在这种情况下，堤图案BP1和BP2在第一方向DR1上的长度可以与由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度相同或者大于由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度。
第一堤图案BP1和第二堤图案BP2可以在第二方向DR2上具有相同的宽度，但是公开不限于此。在其他实施例中，第一堤图案BP1和第二堤图案BP2可以在第二方向DR2上具有不同的宽度。例如，第一堤图案BP1和第二堤图案BP2中的一个可以具有比另一堤图案的宽度大的宽度，并且可以跨在第二方向DR2上彼此相邻的多于一个的子像素SPXn设置。在该示例中，第一堤图案BP1和第二堤图案BP2中的任一个可以比另一堤图案宽，并且可以在厚度方向上与堤层BNL的在第一方向DR1上延伸的一部分叠置。第一子像素SPX1被示出为具有两个堤图案，所述两个堤图案具有相同的宽度，但是公开不限于此。设置在第一子像素SPX1中的堤图案的数量和形状可以根据设置在第一子像素SPX1中的电极RME的数量和布局变化。
堤图案BP1和BP2可以设置在过孔层VIA上。例如，堤图案BP1和BP2可以直接设置在过孔层VIA上，并且可以至少部分地从过孔层VIA的顶表面突出。堤图案BP1和BP2的突出部中的每个可以具有倾斜侧或具有曲率的弯曲侧，并且从发光元件ED发射的光可以被堤图案BP1和BP2上的电极RME反射，以从过孔层VIA在向上方向上发射。在其他实施例中，在剖视图中，堤图案BP1和BP2可以具有具备曲率的弯曲形状，例如，半圆形或半椭圆形形状。堤图案BP1和BP2可以包括诸如PI的有机绝缘材料，但是公开不限于此。
电极RME可以在一定方向上延伸以设置在第一子像素SPX1中。电极RME可以在第一方向DR1上延伸以设置在第一子像素SPX1的发射区域EMA和子区域SA中，并且可以在第二方向DR2上彼此间隔开。电极RME可以电连接到稍后将描述的发光元件ED，但是公开不限于此。在其他实施例中，电极RME可以不电连接到发光元件ED。
显示装置10可以在第一子像素SPX1中包括第一电极RME1和第二电极RME2。第一电极RME1可以设置在发射区域EMA的中心的左侧上，第二电极RME2可以在第二方向DR2上与第一电极RME1间隔开，并且可以设置在发射区域EMA的中心的右侧上。第一电极RME1可以设置在第一堤图案BP1上，第二电极RME2可以设置在第二堤图案BP2上。第一电极RME1和第二电极RME2可以部分地设置在发射区域EA的外部中以及子区域SA中，超过堤层BNL。来自两个不同子像素SPXn的第一电极RME1或第二电极RME2可以通过两个不同子像素SPXn中的一个的子区域SA的分离部分ROP彼此间隔开。
图4至图6示出了两个电极RME设置在第一子像素SPX1中以在第一方向DR1上延伸，但是公开不限于此。在其他实施例中，显示装置10可以在第一子像素SPX1中包括多于两个的电极RME，并且电极RME可以部分地弯曲，并且可以从一个位置到另一位置具有不同的宽度。
电极RME可以至少设置在堤图案BP1和BP2的倾斜侧上。电极RME在第二方向DR2上的宽度可以大于堤图案BP1和BP2在第二方向DR2上的宽度，并且电极RME之间在第二方向DR2上的距离可以小于堤图案BP1和BP2之间在第二方向DR2上的距离。第一电极RME1和第二电极RME2可以至少部分地直接设置在过孔层VIA上以放置在同一平面上。
可以设置在堤图案BP1和BP2之间的发光元件ED通过其两个端部发射光，并且所发射的光可以朝向堤图案BP1和BP2上的电极RME行进。电极RME的可以设置在堤图案BP1和BP2上的部分可以具有能够反射从发光元件ED发射的光的结构。第一电极RME1和第二电极RME2可以设置为覆盖堤图案BP1和BP2的至少侧面，以反射从发光元件ED发射的光。
电极RME可以在发射区域EMA与子区域SA之间在电极RME与堤层BNL叠置的区域中通过电极接触孔CTD和CTS与第三导电层直接接触。第一电极接触孔CTD可以形成在堤层BNL与第一电极RME1彼此叠置的区域中，第二电极接触孔CTS可以形成在堤层BNL和第二电极RME2彼此叠置的区域中。第一电极RME1可以通过穿透过孔层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过穿透过孔层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1，因此可以接收第一电源电压，第二电极RME2可以电连接到第二电压线VL2，因此可以接收第二电源电压。然而，公开不限于该构造。在其他实施例中，电极RME可以不电连接到第三导电层的第一电压线VL1和第二电压线VL2，并且可以直接连接到第三导电层。
电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)和/或铝(Al)的金属、包括Al、镍(Ni)和/或镧(La)的合金、或者这种合金的层以及诸如钛(Ti)、钼(Mo)和/或铌(Nb)的金属的层的堆叠体。在一些实施例中，电极RME可以形成为其中包含Al的合金的至少一层以及诸如Ti、Mo或Nb的金属的至少一层可以彼此堆叠的双层或多层。
然而，公开不限于此。在其他实施例中，电极RME还可以包括透明导电材料。例如，电极RME可以包括诸如ITO、IZO或ITZO的材料。在一些实施例中，电极RME可以具有其中透明导电材料的至少一层和具有高反射率的金属的至少一层可以彼此堆叠的结构，或者可以形成为包括透明导电材料和具有高反射率的金属的单层膜。例如，电极RME可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。电极RME可以电连接到发光元件ED，并且可以从第一基底SUB在向上方向上反射从发光元件ED发射的光中的一些。
第一绝缘层PAS1可以在过孔层VIA和电极RME上设置在整个显示区域DPA中。第一绝缘层PAS1可以保护电极RME并且可以使电极RME彼此绝缘。特别地，由于第一绝缘层PAS1可以设置为覆盖电极RME，因此在形成堤层BNL之前，第一绝缘层PAS1可以防止电极RME在堤层BNL的形成期间被损坏。此外，第一绝缘层PAS1可以防止发光元件ED与其他构件直接接触并且防止发光元件ED被其他构件损坏。
第一绝缘层PAS1可以形成为在可以在第二方向DR2上彼此间隔开的电极RME之间部分地凹陷。发光元件ED可以设置在第一绝缘层PAS1的凹陷部的顶表面上，并且可以在发光元件ED与第一绝缘层PAS1之间形成空间。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且可以围绕第一子像素SPX1。堤层BNL可以沿着显示区域DPA的边界设置，以分离显示区域DPA和非显示区域NDA。堤层BNL可以设置在整个显示区域DPA中以形成网格形状，并且显示区域DPA的可以由堤层BNL敞开的部分可以包括发射区域EMA和子区域SA。
与堤图案BP1和BP2一样，堤层BNL可以具有一定高度。在一些实施例中，堤层BNL的高度可以大于堤图案BP1和BP2的高度，堤层BNL的厚度可以与堤图案BP1和BP2的厚度相同或者大于堤图案BP1和BP2的厚度。堤层BNL可以防止墨在如在显示装置10的制造期间执行的喷墨印刷工艺中溢出到相邻的子像素SPXn中。与堤图案BP1和BP2一样，堤层BNL可以包括诸如PI的有机绝缘材料。
发光元件ED可以设置在第一子像素SPX1的发射区域EMA中。发光元件ED可以设置在堤图案BP1和BP2之间，并且可以在第一方向DR1上彼此间隔开。发光元件ED可以在一定方向上延伸，并且发光元件ED中的每个的两个端部可以设置在不同的电极RME上。发光元件ED的长度可以大于电极RME在第二方向DR2上的距离。发光元件ED可以在与电极RME延伸所沿的方向垂直的方向上(即，在与第一方向DR1垂直的方向上)布置，但是公开不限于此。发光元件ED延伸所沿的方向可以是第二方向DR2或者从第二方向DR2倾斜的方向。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以在一定方向上延伸，并且发光元件ED延伸所沿的方向可以平行于第一基底SUB的顶表面。如稍后将描述的，发光元件ED中的每个可以包括可以在发光元件ED延伸所沿的方向上布置的多个半导体层，并且多个半导体层可以在平行于第一基底SUB的顶表面的方向上顺序地布置。然而，公开不限于此。在其他实施例中，多个半导体层可以在垂直于第一基底SUB的方向上布置。
根据每个子像素SPXn的发光元件ED中的每个的半导体层的材料，子像素SPXn的发光元件ED可以发射与另一子像素SPXn的发光元件ED的波长范围不同的波长范围的光，但是公开不限于此。在其他实施例中，子像素SPXn的发光元件ED中的每个的半导体层可以包括与另一子像素SPXn的发光元件ED中的每个的半导体层的材料相同的材料，使得子像素SPXn的发光元件ED可以发射与另一子像素SPXn的发光元件ED的颜色相同的颜色的光。
发光元件ED可以与连接电极CNE接触以电连接到电极RME和过孔层VIA下方的导电层，并且可以响应于施加到其的电信号而发射特定波长范围的光。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2可以包括在堤图案BP1和BP2之间在第一方向DR1上延伸的图案部分，并且可以设置在发光元件ED上。图案部分可以设置为围绕发光元件ED中的每个的外表面，但是不覆盖发光元件ED中的每个的两侧或两个端部。在平面图中，图案部分可以在第一子像素SPX1中形成线性或岛图案。第二绝缘层PAS2的图案部分可以保护发光元件ED，并且可以在显示装置10的制造期间固定发光元件ED。第二绝缘层PAS2可以设置为填充第一绝缘层PAS1与发光元件ED之间的空间。第二绝缘层PAS2的部分可以设置在堤层BNL上且在子区域SA中。
连接电极CNE可以设置在电极RME和堤图案BP1和BP2上。连接电极CNE可以在一定方向上延伸并且可以彼此间隔开。连接电极CNE可以与发光元件ED接触，并且可以电连接到第三导电层。
连接电极CNE可以包括可以设置在第一子像素SPX1中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以与第一电极RME1部分地叠置，并且不仅可以设置在发射区域EMA中，而且可以设置在子区域SA中，超过堤层BNL。第二连接电极CNE2可以在第一方向DR1上延伸，并且可以设置在第二电极RME2或第二堤图案BP2上。第二连接电极CNE2可以与第二电极RME2部分地叠置，并且不仅可以设置在发射区域EMA中，而且可以设置在子区域SA中，超过堤层BNL。第一连接电极CNE1和第二连接电极CNE2可以与发光元件ED接触，并且可以电连接到电极RME或下面的导电层。
例如，第一连接电极CNE1和第二连接电极CNE2可以设置在第二绝缘层PAS2的侧表面上，并且可以与发光元件ED接触。第一连接电极CNE1可以与第一电极RME1部分地叠置，并且可以与发光元件ED的第一端部接触。第二连接电极CNE2可以与第二电极RME2部分地叠置，并且可以与发光元件ED的第二端部接触。连接电极CNE不仅可以设置在发射区域EMA中，而且可以设置在发射区域EMA之外的子区域SA中。连接电极CNE可以在发射区域EMA中与发光元件ED接触，并且可以在子区域SA中电连接到第三导电层。
第三绝缘层PAS3可以设置在第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以设置在第二绝缘层PAS2的整个表面上以覆盖第二连接电极CNE2，并且第一连接电极CNE1可以设置在第三绝缘层PAS3上。第三绝缘层PAS3可以设置在过孔层VIA的除了可以设置第一连接电极CNE1的区域之外的整个表面上。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2彼此绝缘，使得第一连接电极CNE1和第二连接电极CNE2可以不彼此直接接触。
尽管未具体地示出，但是另一绝缘层还可以设置在第三绝缘层PAS3和第一连接电极CNE1上。绝缘层可以保护设置在第一基底SUB上的构件免受外部环境的影响。
第一绝缘层PAS1至第三绝缘层PAS3可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1至第三绝缘层PAS3可以全部包括无机绝缘材料。在另一示例中，第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料，第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1至第三绝缘层PAS3中的至少一个可以具有其中多个绝缘层可以交替地或重复地彼此堆叠的结构。第一绝缘层PAS1至第三绝缘层PAS3可以包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种。第一绝缘层PAS1至第三绝缘层PAS3可以包括相同的材料，第一绝缘层PAS1至第三绝缘层PAS3中的一些可以包括相同的材料，或者第一绝缘层PAS1至第三绝缘层PAS3可以包括不同的材料。
第一连接电极CNE1和第二连接电极CNE2可以包括不同的材料，并且可以设置在不同的层中。第一连接电极CNE1可以设置在第三绝缘层PAS3上，第二连接电极CNE2可以设置在第二绝缘层PAS2与第三绝缘层PAS3之间。第二连接电极CNE2的部分可以直接设置在第二绝缘层PAS2上，并且第三绝缘层PAS3可以覆盖第二连接电极CNE2。第一连接电极CNE1的部分可以直接设置在第三绝缘层PAS3上。第二连接电极CNE2可以是第一连接电极层的设置在第二绝缘层PAS2与第三绝缘层PAS3之间的部分，并且第一连接电极CNE1可以是第二连接电极层的设置在第三绝缘层PAS3上的部分。
第一连接电极CNE1和第二连接电极CNE2可以电连接到第一绝缘层PAS1下方的电极RME。第一连接电极CNE1和第二连接电极CNE2可以与电极RME直接接触，或者可以通过来自不同层的电极图案电连接到电极RME。
图7是图6的部分A的放大示意性剖视图。图8是图6的部分B的放大示意性剖视图。图7示出了可以设置发光元件ED的区域，图8示出了可以设置第一连接电极CNE1和连接电极图案CNP的区域。
参照图7和图8并且进一步参照图4至图6，显示装置10可以包括可以设置在第二绝缘层PAS2与第三绝缘层PAS3之间的连接电极图案CNP。第一连接电极CNE1可以通过连接电极图案CNP电连接到第一电极RME1，第二连接电极CNE2可以与第二电极RME2直接接触以电连接到第二电极RME2。
连接电极图案CNP可以在第一子像素SPX1的子区域SA中设置在第一电极RME1上。可以作为第二绝缘层PAS2与第三绝缘层PAS3之间的层的连接电极图案CNP可以与第二连接电极CNE2设置在同一层，即，设置在第一连接电极层中。连接电极图案CNP可以在子区域SA中与第一电极RME1和第一连接电极CNE1叠置。
连接电极图案CNP可以在子区域SA中通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第一接触孔CT1与第一电极RME1直接接触。第二连接电极CNE2可以在子区域SA中通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第二接触孔CT2与第二电极RME2直接接触。第一连接电极CNE1可以在子区域SA中通过穿透第三绝缘层PAS3的第三接触孔CT3与连接电极图案CNP直接接触。第一接触孔CT1和第二接触孔CT2可以设置为分别与第一电极RME1和第二电极RME2叠置，并且可以在第二方向DR2上彼此间隔开。第一接触孔CT1和第三接触孔CT3可以在厚度方向上彼此叠置，但是公开不限于此。例如，第一接触孔CT1和第三接触孔CT3可以在厚度方向上彼此不叠置，第一接触孔CT1和第三接触孔CT3的位置可以根据连接电极图案CNP的形状和位置变化。
连接电极CNE可以通过电极RME电连接到第三导电层。第一连接电极CNE1可以通过连接电极图案CNP和第一电极RME1电连接到第一晶体管T1以接收第一电源电压，第二连接电极CNE2可以通过第二电极RME2电连接到第二电压线VL2以接收第二电源电压。连接电极CNE可以在发射区域EMA中与发光元件ED接触，以将电源电压传输到发光元件ED。
第一连接电极CNE1和第二连接电极CNE2以及连接电极图案CNP可以通过穿透第一绝缘层PAS1至第三绝缘层PAS3中的至少一个的第一接触孔CT1至第三接触孔CT3与下面的层直接接触。第一连接电极CNE1可以通过穿透第三绝缘层PAS3的接触孔(例如，第三接触孔CT3)与下面的层直接接触，连接电极图案CNP和第二连接电极CNE2可以通过穿透两个或更多个绝缘层(例如，第一绝缘层PAS1和第二绝缘层PAS2)的接触孔(例如，第一接触孔CT1和第二接触孔CT2)与下面的层直接接触。第一连接电极CNE1和第二连接电极CNE2可以根据它们可以各自设置的层通过穿透电极RME上的第一绝缘层PAS1至第三绝缘层PAS3中的至少一个的不同接触孔电连接到电极RME中的一个。
第一连接电极层的第二连接电极CNE2和连接电极图案CNP以及第二连接电极层的第一连接电极CNE1可以包括不同的材料，因此可以具有不同的厚度。第一连接电极CNE1、第二连接电极CNE2和连接电极图案CNP可以包括不同的导电材料。
第一连接电极层的第二连接电极CNE2和连接电极图案CNP可以比第二连接电极层的第一连接电极CNE1厚。由于第一接触孔CT1和第二接触孔CT2穿透两个或更多个绝缘层(例如，第一绝缘层PAS1和第二绝缘层PAS2)，因此第一接触孔CT1和第二接触孔CT2的深度可以大于第三接触孔CT3的深度。第一连接电极层的第二连接电极CNE2和连接电极图案CNP可以足够厚，从而即使第一连接电极层的第二连接电极CNE2和连接电极图案CNP可以通过可能相对深的第一接触孔CT1和第二接触孔CT2与电极RME直接接触，也不会由于由第一绝缘层PAS1至第三绝缘层PAS3形成的高度差而断开。相反，由于第三接触孔CT3仅穿透一个绝缘层(例如，第三绝缘层PAS3)，第三接触孔CT3的深度可以小于第一接触孔CT1和第二接触孔CT2的深度。由于第二连接电极层的第一连接电极CNE1可以通过可能相对浅的第三接触孔CT3与连接电极图案CNP接触，因此即使第二连接电极层的第一连接电极CNE1可以相对薄，第二连接电极层的第一连接电极CNE1也不会因由第一绝缘层PAS1至第三绝缘层PAS3形成的高度差而断开。
例如，第一连接电极层的第二连接电极CNE2和连接电极图案CNP的厚度TH1可以是
Figure BDA0003934563410000231
至/>
Figure BDA0003934563410000232
第二连接电极层的第一连接电极CNE1的厚度TH2可以是/>
Figure BDA0003934563410000233
至
Figure BDA0003934563410000234
第一连接电极CNE1可以具有约/>
Figure BDA0003934563410000235
的厚度，第二连接电极CNE2和连接电极图案CNP可以具有约/>
Figure BDA0003934563410000236
的厚度。由于第一连接电极层和第二连接电极层根据第一连接电极层和第二连接电极层可以通过其连接到下面的层的第一接触孔CT1至第三接触孔CT3的深度而包括不同材料，因此可以通过由第一绝缘层PAS1至第三绝缘层PAS3形成的高度差来防止第一连接电极层和第二连接电极层断开。
第一连接电极CNE1可以包括透明导电材料，第二连接电极CNE2和连接电极图案CNP可以比第一连接电极CNE1厚，并且可以包括不透明导电材料或反射导电材料。例如，第一连接电极CNE1可以包括ITO、IZO、IGO、IZTO、IGTO、IGZO和IGZTO中的至少一种，第二连接电极CNE2和连接电极图案CNP可以包括Ag、Cu、Al、Ni、La、Ti、Mo、Nb及其合金中的至少一种。例如，第二连接电极CNE2和连接电极图案CNP可以包括包含Al、Ni或La的合金、包含诸如Ti、Mo或Nb的金属的合金或者这种金属的层和这种合金的层的堆叠体。第一连接电极CNE1可以包括ITO，第二连接电极CNE2和连接电极图案CNP可以包括Ti-Cu合金或者包含Al、Ni和La的Al合金。
第一连接电极CNE1可以与发光元件ED的第一端部接触，第二连接电极CNE2可以与发光元件ED的第二端部接触。如稍后将参照图9描述的，发光元件ED中的每个可以包括第一半导体层31、第二半导体层32以及可以设置在第一半导体层31与第二半导体层32之间并且产生光的发光层36，并且还可以包括可以设置在第二半导体层32上的电极层37以及围绕第一半导体层31、第二半导体层32和发光层36的绝缘膜38。发光元件ED的发光层36可以设置为与发光元件ED的第一端部相邻。
光可以在发光元件ED的发光层36中产生，并且可以通过发光元件ED的第一端部和第二端部发射。由于发光层36可以设置为与发光元件ED的第一端部相邻，因此大部分光可以通过发光元件ED的第一端部发射。由于发光元件ED的第一端部可以与包括透明导电材料的第一连接电极CNE1接触，所以即使第二连接电极CNE2包括不透明材料，也可以保持显示装置10的发射效率。包括透明材料的第一连接电极CNE1和包括不透明材料的第二连接电极CNE2的布局可以通过发光元件ED的对准方向来确定。例如，如果发光元件ED的第一端部可以设置在第一电极RME1上并且发光元件ED的第二端部可以设置在第二电极RME2上，则包括透明材料的第一连接电极CNE1可以设置在第一电极RME1上，并且包括不透明材料的第二连接电极CNE2可以设置在第二电极RME2上。显示装置10可以提供足够的发射效率，并且可以防止在连接电极CNE可以与电极RME接触地放置的情况下可能发生的任何断开。
图9是根据公开的实施例的发光元件的示意性透视图。
参照图9，发光元件ED可以是LED。例如，发光元件ED可以是具有几纳米或微米的尺寸并且由无机材料形成的ILED。如果电场在两个相反的电极之间在特定方向上形成，则发光元件ED可以在可以形成极性的两个电极之间对准。
发光元件ED可以具有在一定方向上延伸的形状。发光元件ED可以具有圆柱形、棒、线或管的形状，但是发光元件ED的形状没有特别地限制。在其他实施例中，发光元件ED可以具有诸如规则立方体、长方体或六棱柱的多棱柱的形状，或者可以具有在一定方向上延伸但具有部分地倾斜的外表面的形状。
发光元件ED可以包括掺杂有任意导电类型(例如，p型或n型)的掺杂剂的半导体层。半导体层可以从外部电源接收电信号以发射特定波长范围的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以包括n型半导体。第一半导体层31可以包括半导体材料，即，AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，并且0≤x+y≤1)。例如，第一半导体层31可以包括可以掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。n型掺杂剂可以是Si、Ge、Se和/或Sn。
第二半导体层32可以设置在第一半导体层31上，且发光层36置于第二半导体层32与第一半导体层31之间。第二半导体层32可以包括p型半导体。第二半导体层32可以包括半导体材料，即，AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，并且0≤x+y≤1)。例如，第二半导体层32可以包括可以掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。p型掺杂剂可以是Mg、Zn、Ca和/或Ba。
图9示出了第一半导体层31和第二半导体层32可以形成为单个层，但是公开不限于此。在其他实施例中，根据发光层36的材料，第一半导体层31和第二半导体层32中的每个可以包括多于一个的层，诸如以包覆层或拉伸应变势垒降低(TSBR)层为例。例如，发光元件ED还可以包括第一半导体层31与发光层36之间的半导体层或第二半导体层32与发光层36之间的半导体层。第一半导体层31与发光层36之间的半导体层可以包括可以掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种，并且第二半导体层32与发光层36之间的半导体层可以包括可以掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。
发光层36可以设置在第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构材料或多量子阱结构材料。在发光层36包括具有多量子阱结构的材料的情况下，发光层36可以具有其中多个势垒层和多个阱层可以彼此交替地堆叠的结构。发光层36可以通过根据经由第一半导体层31和第二半导体层32施加到其的电信号将电子-空穴对复合来发光。发光层36可以包括诸如AlGaN、AlGaInN和/或InGaN的材料。具体地，在发光层36具有其中多个势垒层和多个阱层可以彼此交替地堆叠的多量子阱结构的情况下，势垒层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN、InGaN和/或AlInN的材料。
发光层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料可以彼此交替地堆叠的结构，或者可以根据待发射的光的波长而包括III族或V族半导体材料。由发光层36发射的光的类型没有特别地限制。发光层36可以根据需要发射红色或绿色波长范围的光来代替蓝光。
电极层37可以是欧姆连接电极，但是公开不限于此。在其他实施例中，电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括多于一个的电极层37，但是公开不限于此。在其他实施例中，可以不设置电极层37。
在发光元件ED电连接到电极RME(或连接电极CNE)的情况下，电极层37可以减小发光元件ED与电极RME(或连接电极CNE)之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括Al、Ti、In、Au、Ag、ITO、IZO和ITZO中的至少一种。
绝缘膜38可以设置为围绕第一半导体层31和第二半导体层32以及电极层37。例如，绝缘膜38可以设置为至少围绕发光层36，但是使发光元件ED的在长度方向上的两个端部暴露。绝缘膜38可以在与发光元件ED的至少一端相邻的区域中在剖视图中形成为圆形。
绝缘膜38可以包括具有绝缘性质的材料，诸如以氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)、氧化钛(TiOx)或其组合为例。绝缘膜38被示出为单层膜，但是公开不限于此。在其他实施例中，绝缘膜38可以形成为其中多个层可以彼此堆叠的多层膜。
绝缘膜38可以保护第一半导体层31和第二半导体层32以及电极层37。绝缘膜38可以防止在发光元件ED与向其可以施加电信号的电极直接接触的情况下可能发生在发光层36中的短路。另外，绝缘膜38可以防止发光元件ED的发射效率的劣化。
绝缘膜38的外表面可以经受表面处理。发光元件ED可以在分散在墨中的同时喷射在电极上。这里，可以对绝缘膜38的表面进行疏水或亲水处理，以保持发光元件ED分散在墨中，而不与其他相邻的发光元件ED聚集。
在下文中将描述根据公开的其他实施例的显示装置。
图10是根据公开的另一实施例的显示装置的子像素的示意性平面图。图10示出了显示装置10_1的像素PX中的电极RME、堤图案BP1和BP2、堤层BNL、发光元件ED和连接电极CNE的布局。
参照图10，与图4的显示装置10相比，显示装置10_1可以在每个子像素SPXn中包括更多的连接电极CNE。显示装置10_1与图4的显示装置10的不同之处可以至少在于：更大数量的连接电极CNE可以设置在每个子像素SPXn中，使得一些发光元件ED可以串联连接。在下文中，将集中于与图4的显示装置10的差异描述显示装置10_1。
图11是设置在图10的子像素中的第一连接电极层的示意性平面图。图12是设置在图10的子像素中的第二连接电极层的示意性平面图。图13是沿着图10的线N3-N3'截取的示意性剖视图。图14是沿着图10的线N4-N4'截取的示意性剖视图。
图11和图12示出了图10的子像素SPXn中的可以来自不同的连接电极层的第一连接电极CNE1至第四连接电极CNE4的布局。图13示出了跨图10的子像素SPXn中的第一发光元件ED1的两个端部以及第一接触孔CT1和第三接触孔CT3截取的剖视图，图14示出了跨图10的子像素SPXn中的第二发光元件ED2的两个端部以及第二接触孔CT2和第四接触孔CT4截取的剖视图。
参照图11至图14并且进一步参照图10，连接电极CNE可以包括第一连接电极CNE1和第二连接电极CNE2，并且还可以包括第三连接电极CNE3和第四连接电极CNE4。
第一连接电极CNE1可以设置在第一电极RME1上，并且可以包括在设置在第三绝缘层PAS3上的第二连接电极层中。在图10的实施例中，与图4的实施例中不同，第一连接电极CNE1可以在第一方向DR1上相对短，并且可以设置在图10的子像素SPXn的发射区域EMA的中心的下侧上。第一连接电极CNE1可以在图10的子像素SPXn的发射区域EMA和子区域SA中并且跨图10的子像素SPXn的发射区域EMA和子区域SA设置。第一连接电极CNE1可以与设置在发射区域EMA的下部中的发光元件ED的第一端部接触。第一连接电极CNE1可以在子区域SA中通过穿透第三绝缘层PAS3的第三接触孔CT3与连接电极图案CNP直接接触，并且可以电连接到第一电极RME1。
第二连接电极CNE2可以设置在第二电极RME2上，并且可以包括在设置在第二绝缘层PAS2与第三绝缘层PAS3之间的第一连接电极层中。在图10的实施例中，与图4的实施例中不同，第二连接电极CNE2可以在第一方向DR1上相对短，并且可以设置在发射区域EMA的中心的上侧上。第二连接电极CNE2可以在发射区域EMA和上相邻子像素SPXn的子区域SA中并且跨发射区域EMA和上相邻子像素SPXn的子区域SA设置，上相邻子像素SPXn的子区域SA可以在发射区域EMA的上侧上。第二连接电极CNE2可以与设置在发射区域EMA的上部中的发光元件ED的第二端部直接接触。第二连接电极CNE2可以在上相邻子像素SPXn的子区域SA中通过穿透第二绝缘层PAS2和第三绝缘层PAS3的第二接触孔CT2与第二电极RME2直接接触，并且可以电连接到第二电极RME2。
连接电极图案CNP可以设置在子区域SA中。连接电极图案CNP可以设置为与第一电极RME1叠置，并且可以与第一电极RME1直接接触。连接电极图案CNP可以通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第一接触孔CT1直接连接到第一电极RME1。
第三连接电极CNE3可以设置在第一电极RME1上，并且可以包括在设置在第三绝缘层PAS3上的第二连接电极层中。第三连接电极CNE3可以在第一方向DR1上与第一连接电极CNE1间隔开，并且可以在第二方向DR2上面对第二连接电极CNE2。第三连接电极CNE3可以与设置在发射区域EMA的上部中的发光元件ED的第一端部接触。第三连接电极CNE3可以设置在发射区域EMA中，并且可以在第一方向DR1上比第一连接电极CNE1短。第三连接电极CNE3可以不直接连接到第一电极RME1或第二电极RME2。
第四连接电极CNE4可以包括在设置在第二绝缘层PAS2与第三绝缘层PAS3之间的第一连接电极层中。第四连接电极CNE4可以包括可以设置在发射区域EMA中的第一延伸部CN_E1、可以与第三连接电极CNE3接触的第一连接部CN_C1以及将第一延伸部CN_E1和第一连接部CN_C1连接的第一绕行部CN_B1至第三绕行部CN_B3。
第四连接电极CNE4的第一延伸部CN_E1可以设置在第二电极RME2上以在第一方向DR1上与第二连接电极CNE2间隔开，并且可以在第二方向DR2上面对第一连接电极CNE1。第四连接电极CNE4的第一延伸部CN_E1可以与设置在发射区域EMA的下部中的发光元件ED的第二端部接触。第一延伸部CN_E1可以在发射区域EMA和子区域SA中并且跨发射区域EMA和子区域SA设置。
第四连接电极CNE4可以包括第一绕行部CN_B1至第三绕行部CN_B3以及第一连接部CN_C1，并且第一延伸部CN_E1可以电连接到第三连接电极CNE3。第四连接电极CNE4可以包括将第一延伸部CN_E1和第一连接部CN_C1连接的第一绕行部CN_B1至第三绕行部CN_B3。第四连接电极CNE4的第一绕行部CN_B1至第三绕行部CN_B3可以绕过发射区域EMA或第一连接电极CNE1以连接到第三连接电极CNE3。第四连接电极CNE4的第一绕行部CN_B1至第三绕行部CN_B3可以与第一连接电极CNE1间隔开。
第一绕行部CN_B1可以设置在可以设置在发射区域EMA的下侧上的子区域SA中，以在第二方向DR2上延伸。第一绕行部CN_B1可以在第一方向DR1上与连接电极图案CNP和第一连接电极CNE1间隔开。第一绕行部CN_B1可以连接到第一延伸部CN_E1，并且可以在子区域SA中在堤层BNL之上在第二方向DR2上延伸。第二绕行部CN_B2可以在堤层BNL之上在第一方向DR1上延伸。第二绕行部CN_B2可以连接到第一绕行部CN_B1以延伸到堤层BNL的在发射区域EMA的上侧上的部分。第三绕行部CN_B3可以在堤层BNL之上在第二方向DR2上延伸。第三绕行部CN_B3可以连接到第二绕行部CN_B2以与第一电极RME1部分地叠置，并且可以延伸以与第二连接电极CNE2间隔开。第一连接部CN_C1可以连接到第三绕行部CN_B3并且可以在第一方向DR1上延伸。第一连接部CN_C1可以从堤层BNL的在发射区域EMA的上侧上的部分开始足够长以与第三连接电极CNE3叠置。第一连接部CN_C1可以通过穿透第三绝缘层PAS3的第四接触孔CT4直接连接到第三连接电极CNE3。第一接触孔CT1至第三接触孔CT3可以设置在图10的子像素SPXn的子区域SA中或者上相邻子像素SPXn的子区域SA中，但是第四接触孔CT4可以设置在发射区域EMA中。
第四连接电极CNE4的第一延伸部CN_E1、第一绕行部CN_B1至第三绕行部CN_B3和第一连接部CN_C1可以合并到单个图案中。第四连接电极CNE4可以包括可以与发光元件ED直接接触的第一延伸部CN_E1、在堤层BNL之上绕过发射区域EMA和第一连接电极CNE1的第一绕行部CN_B1至第三绕行部CN_B3以及可以直接连接到第三连接电极CNE3的第一连接部CN_C1。第四连接电极CNE4可以不直接连接到电极RME，而是可以电连接到第三连接电极CNE3。
第一连接电极CNE1和第二连接电极CNE2可以是第一型连接电极，第一型连接电极可以通过可以设置在图10的子像素SPXn的子区域SA中或者上相邻子像素SPXn的子区域SA中的第一接触孔CT1至第三接触孔CT3直接连接到电极RME，或者通过连接电极图案CNP电连接到电极RME。第三连接电极CNE3和第四连接电极CNE4可以是可以不直接连接到电极RME的第二型连接电极。
第二连接电极CNE2和第四连接电极CNE4可以是第一连接电极层的部分，第一连接电极CNE1和第三连接电极CNE3可以是第二连接电极层的部分。与第二连接电极层对应的第一连接电极CNE1和第三连接电极CNE3可以与发光元件ED的第一端部接触。与第一连接电极层对应的第二连接电极CNE2和第四连接电极CNE4可以与发光元件ED的第二端部接触。第二连接电极CNE2和第四连接电极CNE4可以包括不透明导电材料，第一连接电极CNE1和第三连接电极CNE3可以包括透明导电材料。在图10的实施例中，与图4的实施例中一样，第二连接电极CNE2和第四连接电极CNE4可以比第一连接电极CNE1和第三连接电极CNE3厚。第一连接电极CNE1和第三连接电极CNE3可以包括相同的材料，例如，ITO、IZO和ITZO中的至少一种。第二连接电极CNE2和第四连接电极CNE4以及连接电极图案CNP可以包括相同的材料，例如，包括Al、Ni和/或La的金属、包括诸如Ti、Mo和/或Nb的金属的合金或者这种金属的层和这种合金的层的堆叠体。
发光元件ED可以根据它们各自与哪个连接电极CNE接触而被分类为不同的组。第一发光元件ED1的第一端部可以与第一连接电极CNE1接触，第一发光元件ED1的第二端部可以与第四连接电极CNE4接触。第二发光元件ED2的第一端部可以与第三连接电极CNE3接触，第二发光元件ED2的第二端部可以与第二连接电极CNE2接触。第一发光元件ED1的第一端部可以电连接到第一电极RME1，第二发光元件ED2的第二端部可以电连接到第二电极RME2。第一发光元件ED1的第二端部和第二发光元件ED2的第一端部可以通过第三连接电极CNE3和第四连接电极CNE4电连接。发光元件ED可以经由连接电极CNE串联连接。
显示装置10_1可以在每个子像素SPXn中包括相对大量的连接电极CNE。连接电极CNE可以在发射区域EMA中彼此部分地间隔开，并且发光元件ED可以根据它们各自与哪个连接电极CNE接触来分类。由于显示装置10_1在每个子像素SPXn中包括绕过发射区域EMA和第一连接电极CNE1的连接电极CNE，因此可以构造发光元件ED之间的串联连接，并且可以进一步增大每单位面积发射的光量。
图15是根据公开的另一实施例的显示装置的子像素的示意性平面图。图15示出了显示装置10_2的像素PX中的电极RME、堤图案BP1至BP3、堤层BNL、发光元件ED和连接电极CNE的布局。
参照图15，与图4的显示装置10相比，显示装置10_2可以在每个子像素SPXn中包括更多的电极RME、更多的堤图案BP1至BP3、更多的发光元件ED和更多的连接电极CNE。显示装置10_2与图4的显示装置10的不同之处可以至少在于：可以设置更大数量的电极RME和发光元件ED。在下文中将集中于与图4的显示装置10的差异来描述显示装置10_2。
图16是设置在图15的子像素中的第一连接电极层的示意性平面图。图17是设置在图15的子像素中的第二连接电极层的示意性平面图。图18是沿着图15的线N5-N5'截取的示意性剖视图。图19是沿着图15的线N6-N6'截取的示意性剖视图。图20是沿着图15的线N7-N7'截取的示意性剖视图。
图16和图17示出了图15的子像素SPXn中的可以来自不同的连接电极层的第一连接电极CNE1至第八连接电极CNE8的布局。图18示出了跨图15的子像素SPXn中的第一发光元件ED1和第二发光元件ED2中的每个的两个端部的剖视图。图19示出了跨图15的子像素SPXn中的接触孔CT1至CT3截取的剖视图，并且图20示出了跨图15的子像素SPXn中的第四接触孔CT4截取的剖视图。
参照图16至图20并且进一步参照图15，与图10的显示装置10_1相比，显示装置10_2可以在每个子像素SPXn中包括更多的电极RME、更多的堤图案BP1至BP3、更多的发光元件ED和更多的连接电极CNE。显示装置10_2与图10的显示装置10_1的不同之处可以至少在于：可以设置更大数量的电极RME和发光元件ED。在下文中将集中于与图10的显示装置10_1的差异来描述显示装置10_2。
堤图案BP1至BP3可以包括第一堤图案BP1和第二堤图案BP2，并且还可以包括第三堤图案BP3，第三堤图案BP3可以设置在第一堤图案BP1与第二堤图案BP2之间。第一堤图案BP1可以设置在发射区域EMA的中心的左侧上，第二堤图案BP2可以设置在发射区域EMA的中心的右侧上，并且第三堤图案BP3可以设置在发射区域EMA的中间。第三堤图案BP3可以在第二方向DR2上具有比第一堤图案BP1和第二堤图案BP2的宽度大的宽度。堤图案BP1至BP3之间的距离可以大于电极RME之间的距离。第一堤图案BP1可以设置为与第一电极RME1部分地叠置，第二堤图案BP2可以设置为与第四电极RME4部分地叠置。第三堤图案BP3可以设置为与第二电极RME2和第三电极RME3部分地叠置。电极RME可以设置为不与堤图案BP1至BP3至少部分地叠置。
电极RME可以包括第一电极RME1和第二电极RME2，并且还可以包括第三电极RME3和第四电极RME4。
第三电极RME3可以设置在第一电极RME1与第二电极RME2之间，第四电极RME4可以在第二方向DR2上与第三电极RME3间隔开，且第二电极RME2置于第三电极RME3与第四电极RME4之间。电极RME可以沿着左右方向以第一电极RME1、第三电极RME3、第二电极RME2和第四电极RME4的顺序布置。电极RME可以在第二方向DR2上彼此间隔开并且彼此面对。电极RME可以在子区域SA的分离部分ROP中与图15的子像素SPXn的在第一方向DR1上的相邻的子像素SPXn的电极RME间隔开。
第一电极RME1和第二电极RME2而不是第三电极RME3和第四电极RME4可以在堤层BNL下方分别通过第一电极接触孔CTD和第二电极接触孔CTS分别与第一导电图案CDP1和第二电压线VL2接触。
第一绝缘层PAS1可以以与其先前的实施例中的任一个的对应物的布局类似的布局布置。第一绝缘层PAS1可以设置在整个显示区域DPA中，并且可以覆盖电极RME和堤图案BP1至BP3。
发光元件ED可以设置在堤图案BP1至BP3之间或在不同的电极RME上。发光元件ED中的一些可以设置在第一堤图案BP1与第三堤图案BP3之间，并且其他发光元件ED可以设置在第二堤图案BP2与第三堤图案BP3之间。发光元件ED可以包括可以设置在第一堤图案BP1与第三堤图案BP3之间的第一发光元件ED1和第三发光元件ED3以及可以设置在第二堤图案BP2与第三堤图案BP3之间的第二发光元件ED2和第四发光元件ED4。第一发光元件ED1和第三发光元件ED3可以设置在第一电极RME1和第三电极RME3上，并且第二发光元件ED2和第四发光元件ED4可以设置在第二电极RME2和第四电极RME4上。第一发光元件ED1和第二发光元件ED2可以设置在发射区域EMA的靠近子区域SA的下部中，第三发光元件ED3和第四发光元件ED4可以设置在发射区域EMA的上部中。
发光元件ED可以不根据它们在发射区域EMA中的位置，而是根据它们各自连接到哪个连接电极CNE而被分类为不同的组。发光元件ED可以与不同的连接电极CNE接触，并且可以根据它们各自与哪个连接电极CNE接触而被分类为不同的组。
连接电极CNE可以包括可以设置在第一电极RME1和第二电极RME2上的第一连接电极CNE1和第二连接电极CNE2，并且还可以包括第三连接电极CNE3至第八连接电极CNE8。连接电极图案CNP1和CNP2可以包括可以在子区域SA中分别设置在第一电极RME1和第四电极RME4上的第一连接电极图案CNP1和第二连接电极图案CNP2。
在图15的实施例中，与图10的实施例中一样，第一连接电极CNE1和第二连接电极CNE2在第一方向DR1上可以相对短。第一连接电极CNE1和第二连接电极CNE2可以设置在发射区域EMA的中心的下侧上。第一连接电极CNE1可以与第一发光元件ED1的第一端部接触，第二连接电极CNE2可以与第二发光元件ED2的第二端部接触。
第一连接电极CNE1和第二连接电极CNE2可以在发射区域EMA和子区域SA中并且跨发射区域EMA和子区域SA设置，并且可以通过可以形成在子区域SA中的第一接触孔CT1、第二接触孔CT2和第三接触孔CT3电连接到电极RME。第一连接电极CNE1可以通过穿透第三绝缘层PAS3的第三接触孔CT3与第一连接电极图案CNP1直接接触，并且可以电连接到第一电极RME1。第二连接电极CNE2可以在子区域SA中通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第二接触孔CT2与第二电极RME2直接接触。第一连接电极CNE1可以包括在第三绝缘层PAS3上的第二连接电极层中，并且第二连接电极CNE2和第一连接电极图案CNP1可以包括在第二绝缘层PAS2与第三绝缘层PAS3之间的第一连接电极层中。
第三连接电极CNE3可以设置在第一电极RME1上，并且可以包括在第三绝缘层PAS3上的第二连接电极层中。第三连接电极CNE3可以在第一方向DR1上与第一连接电极CNE1间隔开，并且可以面对第五连接电极CNE5。第三连接电极CNE3可以与可以设置在发射区域EMA的上部中的第三发光元件ED3的第一端部接触。第三连接电极CNE3可以设置在发射区域EMA中，并且可以在第一方向DR1上比第一连接电极CNE1短。第三连接电极CNE3可以不直接连接到第一电极RME1或第二电极RME2。
第四连接电极CNE4可以包括在第二绝缘层PAS2与第三绝缘层PAS3之间的第一连接电极层中。第四连接电极CNE4可以包括可以设置在发射区域EMA中的第一延伸部CN_E1、可以与第三连接电极CNE3接触的第一连接部CN_C1以及将第一延伸部CN_E1和第一连接部CN_C1连接的第一绕行部CN_B1至第三绕行部CN_B3。
第一延伸部CN_E1可以设置在第三电极RME3上，以在第一方向DR1上与第五连接电极CNE5间隔开，并且在第二方向DR2上面对第一连接电极CNE1。第一延伸部CN_E1可以与可以设置在发射区域EMA的下部中的第一发光元件ED1的第二端部接触。第一延伸部CN_E1可以在发射区域EMA和子区域SA中并且跨发射区域EMA和子区域SA设置。
由于第四连接电极CNE4包括第一绕行部CN_B1至第三绕行部CN_B3以及第一连接部CN_C1，所以第四连接电极CNE4的第一延伸部CN_E1可以电连接到第三连接电极CNE3。第四连接电极CNE4可以包括将第一延伸部CN_E1和第一连接部CN_C1连接的第一绕行部CN_B1至第三绕行部CN_B3。
在图15的实施例中，与图10的实施例中一样，第一绕行部CN_B1可以设置在可以设置在发射区域EMA的下侧上的子区域SA中，以在第二方向DR2上延伸到堤层BNL。第二绕行部CN_B2可以在堤层BNL之上在第一方向DR1上延伸。第三绕行部CN_B3可以在堤层BNL之上在第二方向DR2上延伸。第三绕行部CN_B3可以连接到第二绕行部CN_B2以与第一电极RME1部分地叠置，并且可以延伸以与第五连接电极CNE5间隔开。第一连接部CN_C1可以连接到第三绕行部CN_B3并且可以在第一方向DR1上延伸。第一连接部CN_C1可以从堤层BNL的在发射区域EMA的上侧上的部分开始足够长，以与第三连接电极CNE3叠置。第一连接部CN_C1可以通过穿透第三绝缘层PAS3的第四接触孔CT4直接连接到第三连接电极CNE3。第一接触孔CT1、第二接触孔CT2和第三接触孔CT3可以设置在子区域SA中，但是第四接触孔CT4可以设置在发射区域EMA中。
第四连接电极CNE4的第一延伸部CN_E1、第一绕行部CN_B1至第三绕行部CN_B3以及第一连接部CN_C1可以一体地形成为单个图案。第四连接电极CNE4可以包括第一延伸部CN_E1、绕过发射区域EMA和第一连接电极CNE1的第一绕行部CN_B1至第三绕行部CN_B3以及可以直接连接到第三连接电极CNE3的第一连接部CN_C1。第四连接电极CNE4可以不直接连接到电极RME，而是可以电连接到第三连接电极CNE3。
第五连接电极CNE5可以包括在第二绝缘层PAS2与第三绝缘层PAS3之间的第一连接电极层中。第五连接电极CNE5可以包括可以设置在发射区域EMA中的第二延伸部CN_E2、可以与第六连接电极CNE6接触的第二连接部CN_C2以及将第二延伸部CN_E2和第二连接部CN_C2连接的第四绕行部CN_B4。
第二延伸部CN_E2可以设置在第三电极RME3上以在第一方向DR1上与第四连接电极CNE4的第一延伸部CN_E1间隔开，并且可以在第二方向DR2上面对第三连接电极CNE3。第二延伸部CN_E2可以与可以设置在发射区域EMA的上部中的第三发光元件ED3的第二端部接触。第二延伸部CN_E2可以在发射区域EMA以及堤层BNL的在发射区域EMA的上侧上的部分中并且跨发射区域EMA以及堤层BNL的在发射区域EMA的上侧上的部分设置。
由于第五连接电极CNE5包括第四绕行部CN_B4和第二连接部CN_C2，因此第二延伸部CN_E2可以电连接到第六连接电极CNE6。第五连接电极CNE5的第四绕行部CN_B4可以在堤层BNL之上在第二方向DR2上延伸。第四绕行部CN_B4可以连接到第二延伸部CN_E2以与第二电极RME2和第四电极RME4部分地叠置。第二连接部CN_C2可以连接到第四绕行部CN_B4并且可以在第一方向DR1上延伸。第二连接部CN_C2可以从堤层BNL的在发射区域EMA的上侧上的部分开始足够长，以与第六连接电极CNE6叠置。第二连接部CN_C2可以通过穿透第三绝缘层PAS3的第四接触孔CT4直接连接到第六连接电极CNE6。
第五连接电极CNE5的第二延伸部CN_E2、第四绕行部CN_B4和第二连接部CN_C2可以一体地形成为单个图案。第五连接电极CNE5可以包括第二延伸部CN_E2、绕过第七连接电极CNE7的第四绕行部CN_B4以及可以直接连接到第六连接电极CNE6的第二连接部CN_C2。第五连接电极CNE5可以不直接连接到电极RME，而是可以电连接到第六连接电极CNE6。
第六连接电极CNE6可以设置在第四电极RME4上，并且可以包括在第三绝缘层PAS3上的第二连接电极层中。第六连接电极CNE6可以在第一方向DR1上与第八连接电极CNE8间隔开，并且可以面对第七连接电极CNE7。第六连接电极CNE6可以与可以设置在发射区域EMA的上部中的第四发光元件ED4的第一端部接触。第六连接电极CNE6可以设置在发射区域EMA中，并且可以在第一方向DR1上比第一连接电极CNE1短。第六连接电极CNE6可以不直接连接到第一电极RME1或第二电极RME2。
第七连接电极CNE7可以包括在第二绝缘层PAS2与第三绝缘层PAS3之间的第一连接电极层中。第七连接电极CNE7可以包括可以设置在发射区域EMA中的第三延伸部CN_E3、可以与第八连接电极CNE8接触的第三连接部CN_C3以及将第三延伸部CN_E3和第三连接部CN_C3连接的第五绕行部CN_B5。
第三延伸部CN_E3可以设置在第二电极RME2上以在第一方向DR1上与第二连接电极CNE2间隔开，并且可以在第二方向DR2上面对第六连接电极CNE6。第三延伸部CN_E3可以与可以设置在发射区域EMA的上部中的第四发光元件ED4的第二端部接触。第三延伸部CN_E3可以设置在发射区域EMA中。
由于第七连接电极CNE7包括第五绕行部CN_B5和第三连接部CN_C3，所以第三延伸部CN_E3可以电连接到第八连接电极CNE8。第七连接电极CNE7的第五绕行部CN_B5可以在发射区域EMA中设置在第二连接电极CNE2与第三延伸部CN_E3之间以及第六连接电极CNE6与第八连接电极CNE8之间，以在第二方向DR2上延伸。第五绕行部CN_B5可以连接到第三延伸部CN_E3以与第二电极RME2和第四电极RME4部分地叠置。第三连接部CN_C3可以连接到第五绕行部CN_B5并且可以在第一方向DR1上延伸。第三连接部CN_C3可以足够长以在发射区域EMA的中间与第八连接电极CNE8叠置。第三连接部CN_C3可以通过穿透第三绝缘层PAS3的第四接触孔CT4直接连接到第八连接电极CNE8。
第七连接电极CNE7的第三延伸部CN_E3、第五绕行部CN_B5和第三连接部CN_C3可以一体地形成为单个图案。第七连接电极CNE7可以不直接连接到电极RME，而是可以电连接到第八连接电极CNE8。
第八连接电极CNE8可以设置在第四电极RME4上，并且可以包括在第三绝缘层PAS3上的第二连接电极层中。第八连接电极CNE8可以在第一方向DR1上与第六连接电极CNE6间隔开，并且可以面对第二连接电极CNE2。第八连接电极CNE8可以与可以设置在发射区域EMA的下部中的第二发光元件ED2的第一端部接触。第八连接电极CNE8可以在发射区域EMA和子区域SA中并且跨发射区域EMA和子区域SA设置，并且可以在第一方向DR1上具有与第一连接电极CNE1的长度相同的长度。第八连接电极CNE8可以通过穿透第三绝缘层PAS3的第三接触孔CT3与第二连接电极图案CNP2直接接触，并且可以电连接到第一电极RME1。
第一连接电极图案CNP1和第二连接电极图案CNP2可以设置在可以在发射区域EMA的下侧上的子区域SA中。第一连接电极图案CNP1可以设置为与第一电极RME1叠置，并且可以与第一电极RME1直接接触。第二连接电极图案CNP2可以设置为与第四电极RME4叠置，并且可以与第四电极RME4接触。第一连接电极图案CNP1和第二连接电极图案CNP2可以通过穿透第一绝缘层PAS1和第二绝缘层PAS2的不同的第一接触孔CT1分别直接连接到第一电极RME1和第四电极RME4。
第一连接电极CNE1、第三连接电极CNE3、第六连接电极CNE6和第八连接电极CNE8可以包括在第三绝缘层PAS3上的第二连接电极层中，并且第二连接电极CNE2、第四连接电极CNE4、第五连接电极CNE5和第七连接电极CNE7可以包括在第二绝缘层PAS2与第三绝缘层PAS3之间的第一连接电极层中。第一连接电极CNE1、第二连接电极CNE2、第四连接电极CNE4和第八连接电极CNE8可以是可以与电极RME直接接触或者通过与第一连接电极图案CNP1或第二连接电极图案CNP2直接接触而电连接到电极RME的第一型连接电极。第三连接电极CNE3、第五连接电极CNE5、第六连接电极CNE6和第七连接电极CNE7可以是可以不与电极RME直接接触的第二型连接电极。第二型连接电极可以不直接连接到电极RME，并且可以通过与发光元件ED接触而形成电连接电路。第三连接电极CNE3、第六连接电极CNE6和第八连接电极CNE8可以是第二连接电极层的可以与第一连接电极层直接接触的部分。
第一连接电极层的第二连接电极CNE2、第四连接电极CNE4、第五连接电极CNE5和第七连接电极CNE7可以包括不透明导电材料，第二连接电极层的第一连接电极CNE1、第三连接电极CNE3、第六连接电极CNE6和第八连接电极CNE8可以包括透明导电材料。在图15的实施例中，与图4的实施例中一样，第二连接电极CNE2、第四连接电极CNE4、第五连接电极CNE5和第七连接电极CNE7可以比第一连接电极CNE1、第三连接电极CNE3、第六连接电极CNE6和第八连接电极CNE8厚。第一连接电极CNE1、第三连接电极CNE3、第六连接电极CNE6和第八连接电极CNE8可以包括相同的材料，例如，ITO、IZO和ITZO中的至少一种。第二连接电极CNE2、第四连接电极CNE4、第五连接电极CNE5和第七连接电极CNE7以及第一连接电极图案CNP1和第二连接电极图案CNP2可以包括相同的材料，例如，诸如Ag、Cu或Al的金属、包括Al、Ni或La的合金、包括诸如Ti、Mo、Nb的金属的合金或者这种金属的层或这种合金的层的堆叠体。
发光元件ED可以根据它们各自与哪个连接电极CNE接触而被分类为不同的组。第一发光元件ED1的第一端部可以与第一连接电极CNE1接触，第一发光元件ED1的第二端部可以与第四连接电极CNE4接触。第二发光元件ED2的第一端部可以与第八连接电极CNE8接触，第二发光元件ED2的第二端部可以与第二连接电极CNE2接触。第三发光元件ED3的第一端部可以与第三连接电极CNE3接触，第三发光元件ED3的第二端部可以与第五连接电极CNE5接触。第四发光元件ED4的第一端部可以与第六连接电极CNE6接触，第四发光元件ED4的第二端部可以与第七连接电极CNE7接触。第一发光元件ED1的第一端部可以电连接到第一电极RME1，第二发光元件ED2的第二端部可以电连接到第二电极RME2。第一发光元件ED1的第二端部、第三发光元件ED3的第一端部、第四发光元件ED4的第一端部和第二发光元件ED2的第一端部可以通过第三连接电极CNE3至第八连接电极CNE8彼此电连接。
发光元件ED可以通过连接电极CNE彼此串联连接。由于显示装置10_2在每个子像素SPXn中包括相对大量的发光元件ED，并且可以在发光元件ED之间构造串联连接，因此可以进一步增大每单位面积发射的光量。
图21是根据公开的另一实施例的显示装置的子像素的示意性平面图。图22是沿着图21的线N8-N8'截取的示意性剖视图。图23是沿着图21的线N9-N9'截取的示意性剖视图。图24是沿着图21的线N10-N10'截取的示意性剖视图。
图21示出了显示装置10_3的像素PX中的电极RME、堤图案BP1和BP2、堤层BNL、发光元件ED以及连接电极CNE的布局。图22示出了跨不同电极RME上的发光元件ED中的每个的两个端部截取的剖视图。图23和图24示出了跨电极接触孔CTD、CTS和CTA和接触孔CT1至CT3截取的剖视图。
图21至图24的实施例与先前的实施例的不同之处可以至少在于：电极RME、连接电极CNE和堤图案BP1和BP2的结构。在下文中将集中于与先前的实施例的差异来描述图21至图24的实施例。
参照图21至图24，堤图案BP1和BP2可以在第一方向DR1上延伸，并且可以在第二方向DR2上具有不同的宽度，并且堤图案BP1和BP2中的一个可以设置在一对在第二方向DR2上相邻的子像素SPXn中。例如，堤图案BP1和BP2可以包括可以遍及两个不同子像素SPXn的发射区域EMA设置的第一堤图案BP1和第二堤图案BP2。
第一堤图案BP1可以设置在图21的子像素SPXn的发射区域EMA的中间，第二堤图案BP2可以彼此间隔开，且第一堤图案BP1置于第二堤图案BP2之间。第一堤图案BP1和第二堤图案BP2可以在第二方向DR2上交替地布置。发光元件ED可以设置在第一堤图案BP1与第二堤图案BP2之间。
第一堤图案BP1和第二堤图案BP2可以在第一方向DR1上具有相同的长度，并且可以在第二方向DR2上具有不同的宽度。堤层BNL的在第一方向DR1上延伸的部分可以在厚度方向上与第二堤图案BP2叠置。第一堤图案BP1可以设置为与第一电极RME1叠置，第二堤图案BP2可以设置为与第二电极RME2的电极分支RM_B1和RM_B2和堤层BNL叠置。
第一堤图案BP1和第二堤图案BP2可以在第一方向DR1上具有相同的长度，并且可以在第二方向DR2上具有不同的宽度。堤层BNL的在第一方向DR1上延伸的部分可以在厚度方向上与第二堤图案BP2叠置。堤图案BP1和BP2可以遍及显示区域DPA的整个表面布置为岛图案。
电极RME可以包括可以设置在子像素SPXn的中间的第一电极RME1以及不仅可以设置在子像素SPXn中而且可以设置在其他子像素SPXn中的第二电极RME2。第一电极RME1和第二电极RME2通常可以在第一方向DR1上延伸，并且可以在发射区域EMA中具有不同的形状。
第一电极RME1可以设置在子像素SPXn的中间，并且第一电极RME1的在发射区域EMA中的部分可以设置在第一堤图案BP1上。第一电极RME1可以在第一方向DR1上从子像素SPXn的第一子区域SA1延伸到另一子像素SPXn的第二子区域SA2。第一电极RME1在第二方向DR2上的宽度可以变化，并且第一电极RME1的在发射区域EMA中与第一堤图案BP1叠置的至少一部分可以具有比第一堤图案BP1的宽度大的宽度。
第二电极RME2可以包括在第一方向DR1上延伸的部分和在发射区域EMA附近分支的部分。例如，第二电极RME2可以包括在第一方向DR1上延伸的电极主干RM_S以及从电极主干RM_S分支以在第二方向DR2上弯曲并且在第一方向DR1上向后延伸的电极分支RM_B1和RM_B2。电极主干RM_S可以设置在第一子区域SA1的在第二方向DR2上的侧面上，以与堤层BNL的在第一方向DR1上延伸的部分叠置。电极分支RM_B1和RM_B2可以从不仅可以设置在堤层BNL的在第一方向DR1上延伸的部分上而且可以设置在堤层BNL的在第二方向DR2上延伸的部分上的电极主干RM_S分支，并且可以从它们各自的电极主干RM_S的在第二方向DR2上的两侧弯曲。电极分支RM_B1和RM_B2可以沿着第一方向DR1遍及两个不同的发射区域EMA布置，并且可以弯曲以合并到电极主干RM_S中并且连接到电极主干RM_S。例如，电极分支RM_B1和RM_B2可以在发射区域EMA上方从电极主干RM_S分支，并且可以在发射区域EMA下方连接在一起。
电极分支RM_B1和RM_B2可以包括可以分别设置在第一电极RME1的左侧和右侧上的第一电极分支RM_B1和第二电极分支RM_B2。第二电极RME2的多组第一电极分支RM_B1和第二电极分支RM_B2可以设置在可以在第二方向DR2上彼此相邻的多个子像素SPXn的发射区域EMA中，并且来自两个不同的第二电极RME2的第一电极分支RM_B1和第二电极分支RM_B2可以设置在子像素SPXn中。图21的子像素SPXn的第一电极分支RM_B1可以设置在第一电极RME1的左侧上，并且图21的子像素SPXn的第二电极分支RM_B2可以设置在第一电极RME1的右侧上。
电极分支RM_B1和RM_B2可以与第二堤图案BP2的侧面叠置。第一电极分支RM_B1可以在第一堤图案BP1的左侧上与第二堤图案BP2部分地叠置，并且第二电极分支RM_B2可以在第一堤图案BP1的右侧上与第二堤图案BP2部分地叠置。第一电极RME1可以与两个不同第二电极RME2的两个不同电极分支RM_B1和RM_B2间隔开并且面对两个不同第二电极RME2的两个不同电极分支RM_B1和RM_B2，并且第一电极RME1与电极分支RM_B1和RM_B2之间的距离可以小于堤图案BP1和BP2之间的距离。
第一电极RME1在第二方向DR2上的宽度可以大于电极主干RM_S和电极分支RM_B1和RM_B2在第二方向上的宽度。第一电极RME1可以具有比第一堤图案BP1的宽度大的宽度，并且覆盖第一堤图案BP1的两个侧表面。相反，第二电极RME2可以形成为具有相对小的宽度，因此，电极分支RM_B1和RM_B2可以仅与它们各自的第二堤图案BP2的一个侧表面叠置。
在与堤层BNL的在第二方向DR2上延伸的部分叠置的区域中，第一电极RME1可以通过第一电极接触孔CTD与第三导电层的第一导电图案CDP1接触。电极主干RM_S可以通过第二电极接触孔CTS与第三导电层的第二电压线VL2接触。第一电极RME1的可以设置在第一子区域SA1中的部分可以与第一接触孔CT1叠置。第二电极RME2中的每个可以包括从电极主干RM_S在第二方向DR2上突出以设置在不同的子区域SA中的突出部分，并且第二电极RME2中的每个的突出部分中的每个可以与第二接触孔CT2叠置。
第一电极RME1可以在第一子区域SA1中通过第一分离部分ROP1断开，并且在第二子区域SA2中通过第二分离部分ROP2断开，但是第二电极RME2可以在子区域SA1和SA2中不断开。第二电极RME2中的每个可以包括电极主干RM_S和多组电极分支RM_B1和RM_B2，并且可以在第一方向DR1上延伸，并且第二电极RME2可以在每个子像素SPXn的发射区域EMA附近分支。第一电极RME1可以跨图21的子像素SPXn的发射区域EMA设置在两个不同子区域SA的分离部分ROP之间，即，设置在第一子区域SA1的第一分离部分ROP1中的一个与第二子区域SA2的第二分离部分ROP2之间。
在图21的子像素SPXn中，显示装置10在第一电极RME1与另一子像素SPXn的第一电极RME1之间还可以包括可以设置在第一子区域SA1中的布线连接电极EP。没有布线连接电极EP可以设置在第二子区域SA2中，并且子像素SPXn的第一电极RME1可以与子像素SPXn的在第一方向DR1上的下相邻子像素SPXn的第一电极RME1间隔开。在图21的子像素SPXn中，可以设置布线连接电极EP的第一子区域SA1可以布置在发射区域EMA的上侧上，并且第二子区域SA2可以设置在发射区域EMA的下侧上。相反，在图21的子像素SPXn的下相邻子像素SPXn中，可以设置布线连接电极EP的第一子区域SA1可以布置在发射区域EMA的下侧上，并且第二子区域SA2可以设置在发射区域EMA的上侧上。
第一电极RME1可以在第一子区域SA1中通过第一分离部分ROP1中的一个与布线连接电极EP间隔开。两个第一分离部分ROP1可以设置在第一子区域SA1中，并且布线连接电极EP可以通过下第一分离部分ROP1与第一电极RME1间隔开，并且可以通过上第一分离部分ROP1与图21的子像素SPXn的在第一方向DR1上的上相邻子像素SPXn的第一电极RME1间隔开。仅一个第二分离部分ROP2可以设置在第二子区域SA2中，并且不同的第一电极RME1可以在第一方向DR1上彼此间隔开。
布线连接电极EP可以通过穿过过孔层VIA和第一钝化层PV1的第三电极接触孔CTA连接到第三导电层的第一电压线VL1。第一电极RME1可以形成为连接到布线连接电极EP，并且用于布置发光元件ED的电信号可以从第一电压线VL1通过布线连接电极EP施加到第一电极RME1。发光元件ED的布置可以通过将信号施加到第一电压线VL1和第二电压线VL2来执行，并且信号可以传输到第一电极RME1和第二电极RME2。
第二电极接触孔CTS和第三电极接触孔CTA可以具有不同的布局。第二电极接触孔CTS可以设置在堤层BNL的围绕第二子区域SA2的部分中，并且第三电极接触孔CTA可以设置在第一子区域SA1中。第二电极接触孔CTS和第三电极接触孔CTA的位置可以考虑第二电极接触孔CTS和第三电极接触孔CTA使不同电压线的顶表面暴露来确定。
堤层BNL可以围绕发射区域EMA以及第一子区域SA1和第二子区域SA2。在可以设置两个单独的子区域(即，第一子区域SA1和第二子区域SA2)的实施例中，由堤层BNL围绕的区域可以彼此区分开。除了堤层BNL围绕不同的子区域(即，第一子区域SA1和第二子区域SA2)之外，堤层BNL可以与其先前的实施例中的任一个的对应物相同。
发光元件ED可以在不同的堤图案BP1和BP2之间设置在不同的电极RME上。发光元件ED可以包括可以设置在第一电极RME1与第二电极RME2中的一个的第二电极分支RM_B2之间的第一发光元件ED1以及可以设置在第一电极RME1和另一第二电极RME2的第一电极分支RM_B1上的第二发光元件ED2。第一发光元件ED1可以设置在第一电极RME1的右侧上，第二发光元件ED2可以设置在第一电极RME1的左侧上。第一发光元件ED1可以设置在第二电极RME2中的一个和第一电极RME1上，第二发光元件ED2可以设置在第一电极RME1和另一第二电极RME2上。
连接电极CNE可以包括第一连接电极CNE1至第四连接电极CNE4。
第一连接电极CNE1可以在第一方向DR1上延伸，并且可以设置在第一电极RME1上。第一连接电极CNE1可以包括在第三绝缘层PAS3上的第二连接电极层中。第一连接电极CNE1的在第一堤图案BP1上的一部分可以与第一电极RME1叠置，并且第一连接电极CNE1可以在第一方向DR1上从其与第一电极RME1叠置的部分延伸超过堤层BNL，并且因此可以甚至设置在可以设置在发射区域EMA的上侧上的第一子区域SA1中。第一连接电极CNE1可以与第一发光元件ED1的第一端接触。第一连接电极CNE1可以通过穿透第三绝缘层PAS3的第三接触孔CT3与可以设置在发射区域EMA的上侧上的第一子区域SA1中的连接电极图案CNP接触，并且可以电连接到第一电极RME1。
第二连接电极CNE2可以在第一方向DR1上延伸，并且可以设置在第二电极RME2中的一个上，即，设置在左第二电极RME2上。第二连接电极CNE2可以包括在第二绝缘层PAS2与第三绝缘层PAS3之间的第一连接电极层中。第二连接电极CNE2的在左第二堤图案BP2上的一部分可以与左第二电极RME2叠置，并且第二连接电极CNE2可以在第一方向DR1上从其与左第二电极RME2叠置的部分延伸超过堤层BNL，并且因此可以甚至设置在可以设置在发射区域EMA的上侧上的第一子区域SA1中。第二连接电极CNE2可以与第二发光元件ED2的第二端部接触。第二连接电极CNE2可以在第一子区域SA1中通过穿透第二绝缘层PAS2和第三绝缘层PAS3的第二接触孔CT2与左第二电极RME2接触。
连接电极图案CNP可以设置在可以设置在发射区域EMA的上侧上的第一子区域SA1中。连接电极图案CNP可以设置为与第一电极RME1叠置，并且可以与第一电极RME1直接接触。连接电极图案CNP可以通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第一接触孔CT1直接连接到第一电极RME1。
第三连接电极CNE3可以在发射区域EMA中设置在第一电极RME1上，并且可以面对第二连接电极CNE2。第三连接电极CNE3可以包括在第三绝缘层PAS3上的第二连接电极层中。第三连接电极CNE3可以与第二发光元件ED2的第一端部接触。第三连接电极CNE3可以在第一方向DR1上比第一连接电极CNE1短。第三连接电极CNE3可以不直接连接到第一电极RME1或第二电极RME2。
第四连接电极CNE4可以包括在第二绝缘层PAS2与第三绝缘层PAS3之间的第一连接电极层中。第四连接电极CNE4可以包括可以设置在发射区域EMA中的第一延伸部CN_E1、可以与第三连接电极CNE3接触的第一连接部CN_C1以及将第一延伸部CN_E1和第一连接部CN_C1连接的第一绕行部CN_B1。
第四连接电极CNE4的第一延伸部CN_E1可以在发射区域EMA中面对第一连接电极CNE1，并且可以设置在第二电极RME2的第二电极分支RM_B2上。第一延伸部CN_E1可以与第一发光元件ED1的第二端部接触。
第四连接电极CNE4的第一绕行部CN_B1可以在堤层BNL的在发射区域EMA的下侧上的一部分之上在第二方向DR2上延伸，以将第一延伸部CN_E1和第一连接部CN_C1连接。第一连接部CN_C1可以连接到第一绕行部CN_B1，并且可以在第一方向DR1上延伸。第一连接部CN_C1可以从堤层BNL的在发射区域EMA的下侧上的部分开始足够长以与第三连接电极CNE3叠置。第一连接部CN_C1可以通过穿透第三绝缘层PAS3的第四接触孔CT4直接连接到第三连接电极CNE3。第一接触孔CT1至第三接触孔CT3可以设置在第一子区域SA1或第二子区域SA2中，但是第四接触孔CT4可以设置在发射区域EMA中。
第四连接电极CNE4的第一延伸部CN_E1、第一绕行部CN_B1和第一连接部CN_C1可以一体地形成为单个图案。第四连接电极CNE4可以包括可以与发光元件ED直接接触的第一延伸部CN_E1、在堤层BNL之上绕过发射区域EMA和第一连接电极CNE1的第一绕行部CN_B1以及可以直接连接到第三连接电极CNE3的第一连接部CN_C1。第四连接电极CNE4可以不直接连接到电极RME，而是可以电连接到第三连接电极CNE3。
显示装置10_3可以包括具有与显示装置10、10_1或10_2的结构不同的结构的电极RME和堤图案BP1和BP2。发光元件ED可以根据它们的位置以及发光元件ED各自与哪个连接电极CNE接触而被分类为第一发光元件ED1和第二发光元件ED2。发光元件ED可以彼此串联电连接。
在总结详细描述时，本领域技术人员将理解的是，在基本上不脱离公开的原理的情况下，可以对实施例进行许多变化和修改。因此，所公开的实施例仅在一般性和描述性意义上使用，而不是出于限制的目的。

Claims (10)

1.一种显示装置，所述显示装置包括：
第一电极，在第一方向上延伸；
第二电极，在第二方向上与所述第一电极间隔开，所述第二电极在所述第一方向上延伸；
发光元件，设置在所述第一电极和所述第二电极上，所述发光元件具有设置在所述第一电极上的第一端部和设置在所述第二电极上的第二端部；
第一连接电极，在所述第一方向上延伸并且设置在所述第一电极上，所述第一连接电极与所述发光元件的所述第一端部电接触；
第二连接电极，在所述第一方向上延伸并且设置在所述第二电极上，所述第二连接电极与所述发光元件的所述第二端部电接触；以及
连接电极图案，设置在所述第一电极上，所述连接电极图案在平面图中与所述第一连接电极叠置，其中，
所述第二连接电极和所述连接电极图案包括相同的材料，并且
所述第一连接电极的厚度小于所述第二连接电极的厚度和所述连接电极图案的厚度。
2.根据权利要求1所述的显示装置，其中，
所述第一连接电极包括氧化铟锡、氧化铟锌、氧化铟镓、氧化铟锌锡、氧化铟镓锡、氧化铟镓锌和氧化铟镓锌锡中的至少一种，并且
所述第二连接电极和所述连接电极图案中的每个包括银、铜、铝、镍、镧、钛、钼、铌及其合金中的至少一种。
3.根据权利要求2所述的显示装置，其中，
所述第一连接电极的所述厚度在
Figure FDA0003934563400000011
至/>
Figure FDA0003934563400000012
的范围内，并且
所述第二连接电极的所述厚度和所述连接电极图案的所述厚度在
Figure FDA0003934563400000013
至/>
Figure FDA0003934563400000014
的范围内。
4.根据权利要求1所述的显示装置，所述显示装置还包括：
第一绝缘层，设置在所述第一电极和所述第二电极上；
第二绝缘层，在所述第一绝缘层上设置在所述发光元件上；以及
第三绝缘层，设置在所述第二绝缘层、所述第二连接电极和所述连接电极图案上，其中，
所述发光元件直接设置在所述第一绝缘层上，并且
所述第一连接电极的一部分直接设置在所述第三绝缘层上。
5.根据权利要求4所述的显示装置，其中，
所述连接电极图案通过穿透所述第一绝缘层和所述第二绝缘层的第一接触孔与所述第一电极直接接触，
所述第二连接电极通过穿透所述第一绝缘层和所述第二绝缘层的第二接触孔与所述第二电极直接接触，并且
所述第一连接电极通过穿透所述第三绝缘层的第三接触孔与所述连接电极图案直接接触。
6.根据权利要求4所述的显示装置，所述显示装置还包括：
堤层，设置在所述第一绝缘层上，所述堤层围绕设置所述发光元件的发射区域和设置在所述发射区域的一侧上的子区域，其中，
所述第一电极和所述第二电极在所述发射区域和所述子区域中并且跨所述发射区域和所述子区域设置，并且
所述连接电极图案设置在所述子区域中。
7.根据权利要求1所述的显示装置，所述显示装置还包括：
另一第二电极，所述第二电极和所述另一第二电极与所述第一电极间隔开，且所述第一电极设置在所述第二电极与所述另一第二电极之间，其中，
所述发光元件包括：第一发光元件，具有设置在所述第一电极上的第一端部和设置在所述第二电极上的第二端部；以及第二发光元件，具有设置在所述第一电极上的第一端部和设置在所述另一第二电极上的第二端部。
8.根据权利要求7所述的显示装置，其中，
所述第一连接电极设置在所述第一电极上并且与所述第一发光元件的所述第一端部电接触，并且
所述第二连接电极设置在设置所述第二发光元件的所述第二端部的所述另一第二电极上，并且与所述第二发光元件的所述第二端部电接触。
9.根据权利要求8所述的显示装置，所述显示装置还包括：
第三连接电极，与所述第一连接电极间隔开，并且设置在所述第一电极上，所述第三连接电极与所述第二发光元件的所述第一端部电接触；以及
第四连接电极，与所述第一发光元件的所述第二端部和所述第三连接电极电接触，
其中，所述第四连接电极包括：第一延伸部，设置在设置所述第一发光元件的所述第二端部的所述第二电极上；第一连接部，与所述第三连接电极电接触；以及第一绕行部，连接到所述第一延伸部和所述第一连接部并且绕过所述第一连接电极。
10.一种显示装置，所述显示装置包括：
第一电极，在第一方向上延伸；
第二电极，在第二方向上与所述第一电极间隔开，所述第二电极在所述第一方向上延伸；
发光元件，设置在所述第一电极和所述第二电极上，所述发光元件具有设置在所述第一电极上的第一端部和设置在所述第二电极上的第二端部；
第一连接电极，在所述第一方向上延伸并且设置在所述第一电极上；
第二连接电极，在所述第一方向上延伸并且设置在所述第二电极上；
第三连接电极，在所述第一方向上与所述第一连接电极间隔开，并且设置在所述第一电极上，所述第三连接电极在所述第二方向上面对所述第二连接电极；
第四连接电极，包括在所述第二方向上面对所述第一连接电极的第一延伸部；以及
连接电极图案，设置在所述第一电极上，所述连接电极图案在平面图中与所述第一连接电极叠置，
其中，所述第四连接电极还包括：第一连接部，设置在所述第一电极上并且与所述第三连接电极电接触，以及一个或更多个绕行部，电连接到所述第一延伸部和所述第一连接部，并且绕过所述第一连接电极。
CN202211399930.XA 2021-11-18 2022-11-09 显示装置 Pending CN116137791A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210159530A KR20230073406A (ko) 2021-11-18 2021-11-18 표시 장치
KR10-2021-0159530 2021-11-18

Publications (1)

Publication Number Publication Date
CN116137791A true CN116137791A (zh) 2023-05-19

Family

ID=86324147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211399930.XA Pending CN116137791A (zh) 2021-11-18 2022-11-09 显示装置

Country Status (4)

Country Link
US (1) US20230155064A1 (zh)
KR (1) KR20230073406A (zh)
CN (1) CN116137791A (zh)
WO (1) WO2023090743A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102662908B1 (ko) * 2019-04-16 2024-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102669163B1 (ko) * 2019-07-12 2024-05-28 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치 및 그의 제조 방법
KR20210086805A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20210132259A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치, 및 그의 제조 방법

Also Published As

Publication number Publication date
US20230155064A1 (en) 2023-05-18
WO2023090743A1 (ko) 2023-05-25
KR20230073406A (ko) 2023-05-26

Similar Documents

Publication Publication Date Title
CN116137791A (zh) 显示装置
CN221150022U (zh) 显示装置
EP4439684A1 (en) Light-emitting element and display device comprising same
CN220358090U (zh) 显示装置
US20230246135A1 (en) Display device and method of manufacturing the same
CN220210915U (zh) 显示装置
US20230207610A1 (en) Display device
EP4167283A1 (en) Display device
US20230282795A1 (en) Display device and method of fabricating the same
US20230016834A1 (en) Display device
US20230197764A1 (en) Display device
KR20230014038A (ko) 표시 장치
KR20230142064A (ko) 표시 장치 및 이의 제조 방법
KR20230142010A (ko) 표시 장치
KR20240017198A (ko) 표시 장치 및 이의 제조 방법
KR20230121656A (ko) 표시 장치
CN116153938A (zh) 布线基底和包括该布线基底的显示装置
KR20230054532A (ko) 표시 장치
KR20230092055A (ko) 표시 장치
KR20240109639A (ko) 표시 장치
KR20240003011A (ko) 표시 장치 및 이의 제조 방법
KR20240005259A (ko) 표시 장치 및 이의 제조 방법
KR20230167186A (ko) 표시 장치
CN116598328A (zh) 显示装置
KR20230128179A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication