CN114695417A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114695417A
CN114695417A CN202111611450.0A CN202111611450A CN114695417A CN 114695417 A CN114695417 A CN 114695417A CN 202111611450 A CN202111611450 A CN 202111611450A CN 114695417 A CN114695417 A CN 114695417A
Authority
CN
China
Prior art keywords
electrode
disposed
light emitting
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111611450.0A
Other languages
English (en)
Inventor
柳济源
金仁赫
李从元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114695417A publication Critical patent/CN114695417A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及一种显示装置。显示装置包括：第一电极，设置在衬底上；第二电极，设置在衬底上并且与第一电极间隔开；发光元件，具有设置在第一电极和第二电极上的端部；第三电极和第四电极，第三电极设置在衬底上，第四电极设置在衬底上并且与第三电极间隔开；以及半导体元件，具有设置在第三电极和第四电极上的端部，其中，发光元件各自包括第一半导体层、第二半导体层、以及设置在第一半导体层和第二半导体层之间的发光层，以及半导体元件和发光元件的第一半导体层包括相同的材料。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置的重要性不断增加。基于此，正在使用各种类型的显示装置，诸如有机发光显示器(OLED)、液晶显示器(LCD)等。
显示装置可以是用于显示图像的装置，并且可以包括显示面板，诸如OLED面板或LCD面板。发光显示面板可以包括发光元件，例如发光二极管(LED)，并且发光二极管的示例包括使用有机材料作为发光材料的有机发光二极管和使用无机材料作为发光材料的无机发光二极管。
发明内容
本公开的方面可以提供一种显示装置，该显示装置包括具有发光元件以发光的发光元件阵列、以及能够向发光元件阵列提供电力的半导体元件阵列。
然而，本公开的方面不受限制。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据实施方式的显示装置可以包括包含具有压电特性的半导体元件的半导体元件阵列，并且可以另外生成在显示装置的操作期间所需的电力。半导体元件阵列可以提供在发光元件阵列中发光元件发光所需的电力源，并且显示装置可以具有降低电力供应装置中所消耗的电力的优势。
应注意的是，本公开的效果不限于以上描述的那些，并且本公开的其它效果将从以下描述中显而易见。
根据本公开的实施方式，显示装置可以包括：第一电极，设置在衬底上；第二电极，设置在衬底上并且与第一电极间隔开；发光元件，具有设置在第一电极和第二电极上的端部；第三电极，设置在衬底上；第四电极，设置在衬底上并且与第三电极间隔开；以及半导体元件，具有设置在第三电极和第四电极上的端部，其中，发光元件各自包括第一半导体层、第二半导体层、以及设置在第一半导体层和第二半导体层之间的发光层，以及半导体元件和发光元件的第一半导体层包括相同的材料。
显示装置还可以包括：第一连接电极，设置在第一电极上并且与发光元件中的每个的端部中的一端接触；第二连接电极，设置在第二电极上并且与发光元件中的每个的端部中的另一端接触；第三连接电极，设置在第三电极上并且与半导体元件中的每个的端部中的一端接触；以及第四连接电极，设置在第四电极上并且与半导体元件中的每个的端部中的另一端接触。
第三连接电极可以与半导体元件中的每个形成肖特基接触，以及第四连接电极可以与半导体元件中的每个形成欧姆接触。
第一连接电极和第二连接电极中的每个可以与发光元件中的每个形成欧姆接触。
显示装置还可以包括：通孔层，设置在衬底与第一电极、第二电极、第三电极和第四电极之间；以及电压布线，设置在通孔层和衬底之间，其中，电压布线可以包括：第一电压布线，电连接到第一电极；第二电压布线，电连接到第二电极；第三电压布线，电连接到第三电极；以及第四电压布线，电连接到第四电极。
第四电压布线可以电连接到第一电压布线。
第一电极可以通过设置在通孔层和衬底之间的第一晶体管电连接到第一电压布线，以及第二电极可以通过穿透通孔层的第一接触孔接触第二电压布线。
第三电极可以通过穿透通孔层的第二接触孔与第三电压布线接触，以及第四电极可以通过穿透通孔层的第三接触孔与第四电压布线接触。
第三电极可以通过穿透通孔层的第二接触孔与第三电压布线接触，以及第四电极可以通过第一电容器和与第一电容器电连接的第二晶体管电连接到第四电压布线。
第四电压布线可以电连接到与第一电压布线电连接的电力存储装置。
显示装置还可以包括堤部，堤部围绕其中可设置有第一电极和第二电极的区域以及其中可设置有第三电极和第四电极的区域。
显示装置还可以包括突出图案，突出图案设置在衬底和第一电极之间、以及衬底和第二电极之间。
第一电极和第二电极中的每个可以在第一方向上延伸，第三电极和第四电极中的每个可以在第一方向上延伸，以及在由堤部围绕的区域中，其中可设置有第一电极和第二电极的区域可以在与第一方向相交的第二方向上与其中可设置有第三电极和第四电极的区域间隔开。
第一电极和第二电极中的每个可以在第二方向上延伸，第三电极和第四电极中的每个可以在第二方向上延伸，以及其中可设置有第一电极和第二电极的区域可以在第二方向上与其中可设置有第三电极和第四电极的区域间隔开。
第一电极和第三电极可以设置成在第二方向上彼此对准，以及第二电极和第四电极可以设置成在第二方向上彼此对准。
根据本公开的实施方式，显示装置包括显示区域和围绕显示区域的非显示区域，显示装置可以包括设置在显示区域中并且设置在第一方向上和与第一方向相交的第二方向上的多个子像素以及设置在非显示区域中的半导体元件阵列，所述子像素中的每个包括第一电极、与第一电极间隔开的第二电极、以及设置在第一电极和第二电极上的发光元件，所述半导体元件阵列包括第三电极、与第三电极间隔开的第四电极、以及设置在第三电极和第四电极上的半导体元件，其中，半导体元件阵列可以在显示区域的在第二方向上的侧部上设置在非显示区域中。
发光元件可以各自包括第一半导体层、第二半导体层和设置在第一半导体层和第二半导体层之间的发光层，以及半导体元件和发光元件的第一半导体层可以包括相同的材料。
显示装置还可以包括：第一连接电极，设置在第一电极上并且与发光元件中的每个的一端接触；第二连接电极，设置在第二电极上并且与发光元件中的每个的另一端接触；第三连接电极，设置在第三电极上并且与半导体元件中的每个的一端接触；以及第四连接电极，设置在第四电极上并且与半导体元件中的每个的另一端接触。
第一连接电极和第二连接电极中的每个可以与发光元件中的每个形成欧姆接触，第三连接电极可以与半导体元件中的每个形成肖特基接触，以及第四连接电极可以与半导体元件中的每个形成欧姆接触。
第一电极、第二电极、第三电极和第四电极可以设置在相同的层上。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面和特征将变得更加显而易见，在附图中：
图1是示出根据实施方式的显示装置的示意性平面图；
图2是示出根据实施方式的显示装置的显示区域和非显示区域的示意图；
图3是示出根据实施方式的显示装置中所包括的像素的示意性平面图；
图4是示出根据实施方式的包括在显示装置中的半导体元件阵列的示意性平面图；
图5是沿着图3的线Q1-Q1'和图4的线Q3-Q3'截取的示意性剖视图；
图6是沿着图3的线Q2-Q2'截取的示意性剖视图；
图7是根据实施方式的发光元件的示意图；
图8是根据实施方式的半导体元件的示意图；
图9是示出根据实施方式的显示装置中的半导体元件阵列和发光元件阵列之间的连接的示意性电路图；
图10是示出根据实施方式的显示装置中的发光元件阵列和半导体元件阵列的电极的布置的示意性平面图；
图11是示出根据另一实施方式的显示装置中的发光元件阵列和半导体元件阵列的电极的布置的示意性平面图；
图12是示出根据另一实施方式的显示装置中的半导体元件阵列和发光元件阵列之间的连接的示意性电路图；
图13是示出根据实施方式的显示装置的显示区域和非显示区域的示意图；以及
图14是示出图13的显示装置中的半导体元件阵列和发光元件阵列之间的连接的示意性电路图。
具体实施方式
现在将参考示出了实施方式的附图在下文中更全面地呈现本公开。然而，本公开可以以不同的形式来实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻且完整的，并且将向本领域技术人员充分传达本公开的范围。
在附图中，为了便于描述并且为了清楚，可以夸大元件的尺寸、厚度、比例和尺寸。相同的附图标记通篇表示相同的元件。
如本文所使用的，除非上下文另外清楚地指示，否则单数形式“一”、“一个”和“该”旨在也包括复数形式(并且复数形式旨在也包括单数形式)。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意为“A、B或A和B”。术语“和”和“或”可以以连接词或反义连接词的含义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“…中的至少一个”旨在包括“选自…的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意为“A、B或A和B”。
将理解的是，术语“连接到”或“联接到”可以包括物理或电连接、或物理或电联接。
还将理解的是，当层被称为在另一层或衬底“上”时，其可以直接在另一层或衬底上，或者也可以存在中间层。
将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
术语“重叠”或“重叠的”意为第一对象可以在第二对象的上方或下方，或者靠近第二对象的一侧，并且意为第二对象可以在第一对象的上方或下方，或者靠近第一对象的一侧。另外，术语“重叠”可以包括层叠、堆叠、面对或面向、遍及…延伸、在…下方延伸、覆盖或部分覆盖，或者可以是如本领域普通技术人员将领会和理解的任何其它合适的术语。
除非另有限定或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的术语，应被解释为具有与其在相关技术的上下文中的含义一致的含义，并且将不会被解释为理想化的或过于形式的含义，除非在本文中明确地如此限定。
图1是示出根据实施方式的显示装置的示意性平面图。
参照图1，显示装置10可以显示运动图像或静止图像。显示装置10可以表示提供显示屏的任何电子装置。显示装置10的示例可以包括可提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄录像机等。
显示装置10可以包括可提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下面的描述中，将示出可应用无机发光二极管显示面板作为显示面板的情况，但是本公开不限于此，并且可以应用其它显示面板。
可以对显示装置10的形状进行各种修改。例如，显示装置10可以具有这样的形状：诸如，在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、具有圆润拐角(顶点)的四边形形状、其它多边形形状和圆形形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。图1示出了具有在第二方向DR2上伸长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是可显示图像的区域，并且非显示区域NDA可以是可不显示图像的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为非有效区域。显示区域DPA可以基本上占据显示装置10的中央。
显示区域DPA可以包括像素PX。像素PX可以布置成矩阵。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状。然而，本公开不限于此，并且其可以是每个侧边可相对于一个方向倾斜的菱形形状。像素PX可以设置成条状布置或
Figure BDA0003435055240000071
布置。像素PX中的每个可以包括一个或多个发光元件，其发射特定波长带的光以显示特定颜色。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个侧边相邻。非显示区域NDA可以形成显示装置10的边框。可包括在显示装置10中的布线或电路驱动器可以设置在非显示区域NDA中，或者在所述布线或电路驱动器上可以安装外部装置。
图2是示出根据实施方式的显示装置的显示区域和非显示区域的示意图。
参照图2，根据实施方式的显示装置10可以包括设置在显示区域DPA中的发光元件阵列ELA和设置在非显示区域NDA中的半导体元件阵列SEA。在第一方向DR1和第二方向DR2上布置的多个像素PX可以设置在显示装置10的显示区域DPA中，并且像素PX可以包括可在一方向上布置的多个子像素SPXn。子像素SPXn可以在显示区域DPA中在第一方向DR1和第二方向DR2上布置，并且子像素SPXn中的特定子像素可以构成像素PX。
子像素SPXn中的每个可以包括发光元件阵列ELA，其包括发光元件ED(参见图3)和连接到发光元件ED的电极。发光元件阵列ELA可以电连接到在其下方的导电层，并且可以接收从导电层施加的电信号，以从发光元件ED发射光。发光元件阵列ELA可以从包括在显示装置10中的电力供应装置接收电力源以发光。
可以在非显示区域NDA的一部分中限定由堤部BNL围绕的区域，并且可以在所述堤部BNL围绕的区域中设置半导体元件阵列SEA。作为一个示例，半导体元件阵列SEA可以设置在显示区域DPA的在第二方向DR2上的侧部上。然而，本公开不限于此，并且半导体元件阵列SEA可以设置在非显示区域NDA的其它区域中，或者可以设置成更大的数量。
根据实施方式，半导体元件阵列SEA可以包括能够在特定状态下生成电力的半导体元件SE(参见图4)以及连接到半导体元件SE的电极。半导体元件阵列SEA可以通过在其下方的导电层电连接到发光元件阵列ELA，并且可以向发光元件阵列ELA提供在半导体元件SE中生成的电力。半导体元件阵列SEA可以补充在发光元件阵列ELA中发光元件ED发射光所需的电力。除了提供用于发光元件ED的发光的电力的电力供应装置之外，显示装置10还可以具有通过包括能够自己生成电力的半导体元件阵列SEA来减少在发光元件ED发光的情况下消耗的电力的优势。
在下文中，将进一步参考其它附图详细描述根据实施方式的显示装置10中的半导体元件阵列SEA和一个像素PX的发光元件阵列ELA的结构。
图3是示出根据实施方式的显示装置中所包括的像素的示意性平面图。图4是示出根据实施方式的包括在显示装置中的半导体元件阵列的示意性平面图。图5是沿着图3的线Q1-Q1'和图4的线Q3-Q3'截取的示意性剖视图。图6是沿着图3的线Q2-Q2'截取的示意性剖视图。图5示出了包括在发光元件阵列ELA和半导体元件阵列SEA中的发光元件ED和半导体元件SE的端部的剖面。图6示出了设置在一个子像素SPXn中的接触部分CT1和CT2的剖面。
参照图3至图6，显示装置10的像素PX中的每个可以包括子像素SPXn(例如n在1至3的范围内)。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且子像素SPXn可以发射相同颜色的光。在实施方式中，子像素SPXn中的每个可以发射蓝光。尽管图3示出了一个像素PX包括三个子像素SPXn，但是本公开不限于此，并且像素PX可以包括更多个子像素SPXn。
显示装置10的每个子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是发光元件ED可在其中对准以发射特定波长带的光的区域。非发射区域可以是可不存在发光元件ED并且从发光元件ED发射的光可不到达从而可以不发射光的区域。发射区域EMA可以包括可在其中设置有发光元件ED的区域、以及与发光元件ED相邻以发射从发光元件ED发射的光的区域。
在不限于此的情况下，发射区域EMA还可以包括从发光元件ED发射的光在其中可被另一构件反射或折射、并发射该光的区域。发光元件ED可以设置在每个子像素SPXn中，并且发射区域EMA可以形成为包括其中可设置有发光元件ED的区域和与其相邻的区域。
尽管在附图中示出多个子像素SPXn具有尺寸可基本上相同的多个发射区域EMA，但是本公开不限于此。在一些实施方式中，子像素SPXn的发射区域EMA可以根据从设置在每个子像素SPXn中的发光元件ED发射的光的颜色或波长带而具有不同的尺寸。
每个子像素SPXn还可以包括设置在非发射区域中的子区域SA。子区域SA可以设置在发射区域EMA的在第一方向DR1上的一侧处，并且可以设置于在第一方向DR1上相邻的子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可以分别在第二方向DR2上重复布置，同时在第一方向DR1上交替布置。然而，本公开不限于此，并且像素PX中的发射区域EMA和子区域SA可以具有与图3的布置不同的布置。
在子区域SA之间和发射区域EMA之间可以设置堤部BNL，并且它们之间的距离可以随着堤部BNL的宽度而变化。由于发光元件ED可以不设置在子区域SA中，因而可以不从子区域SA发射光，而是设置在每个子像素SPXn中的电极RME可以部分地设置在子区域SA中。设置在不同的子像素SPXn中的电极RME可以设置成由子区域SA的分隔部分ROP分隔开。
在平面图中，堤部BNL可以包括在第一方向DR1和第二方向DR2上延伸以便遍及显示区域DPA的表面(例如，整个表面)地布置成格子图案的部分。堤部BNL可以沿着子像素SPXn之间的边界设置，以界定相邻的子像素SPXn。此外，堤部BNL可以设置成围绕针对每个子像素SPXn设置的发射区域EMA，以将发射区域EMA区分开。此外，堤部BNL可以设置成围绕在非显示区域NDA中的其中可设置有半导体元件阵列SEA的区域。
显示装置10可以包括第一衬底SUB、以及设置在第一衬底SUB上的有源层、导电层和绝缘层。有源层、导电层和绝缘层可以各自构成显示装置10的电路层CCL和显示元件层。
第一衬底SUB可以是绝缘衬底。第一衬底SUB可以由诸如玻璃、石英、聚合物树脂或其组合的绝缘材料制成。此外，第一衬底SUB可以是刚性衬底，但也可以是能够弯曲、折叠或卷曲的柔性衬底。
第一导电层可以设置在第一衬底SUB上。第一导电层可以包括下部金属层BML，其可以设置成与第一晶体管T1的第一有源层ACT1重叠。下部金属层BML可以包括阻挡光以防止光到达第一晶体管T1的第一有源层ACT1的材料。然而，可以省略下部金属层BML。
缓冲层BL可以设置在下部金属层BML和第一衬底SUB上。在第一衬底SUB上可以形成缓冲层BL，以保护像素PX的晶体管不受渗透过易被水分渗透的第一衬底SUB的水分的影响，并且可以执行表面平坦化功能。
有源层可以设置在缓冲层BL上。有源层可以包括第一晶体管T1的第一有源层ACT1。第一晶体管T1的第一有源层ACT1可以设置成与稍后将描述的第二导电层的第一栅电极G1部分地重叠。
有源层可以包括多晶硅、单晶硅、氧化物半导体等、或其组合。在另一实施方式中，有源层可以包括多晶硅。氧化物半导体可以是包括铟(In)的氧化物半导体。例如，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)、铟镓锌氧化物(IGZO)和铟镓锌锡氧化物(IGZTO)中的至少一种。
在附图中，示出了可以在显示装置10的子像素SPXn中设置一个第一晶体管T1，但是本公开不限于此，并且显示装置10可以包括更多个晶体管。
第一栅极绝缘层GI可以设置在有源层和缓冲层BL上。第一栅极绝缘层GI可以用作第一晶体管T1的栅极绝缘层。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1。第一栅电极G1可以布置成在第三方向DR3(其可以是厚度方向)上与第一有源层ACT1的沟道区域重叠。
第一层间绝缘层IL1可以设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层和设置在其上的其它层之间的绝缘层，并且可以保护第二导电层。
第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括电压布线VL1、VL2、VL3和VL4、以及电极图案CDP1和CDP2。
第一电压布线VL1和第二电压布线VL2可以各自设置在显示区域DPA中并连接到每个子像素SPXn的发光元件阵列ELA。第一电压布线VL1可以被施加有传输到第一电极RME1的高电势电压(或第一电力电压)，并且第二电压布线VL2可以被施加有传输到第二电极RME2的低电势电压(或第二电力电压)。第一电压布线VL1的一部分可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的第一有源层ACT1接触。第一电压布线VL1可以用作第一晶体管T1的第一漏电极D1。
在一些实施方式中，第一电压布线VL1中的每个可以施加有第一电力电压，并且第一晶体管T1可以连接到第一电压布线VL1。第一电压布线VL1可以用作第一晶体管T1的第一漏电极D1。
第三电压布线VL3和第四电压布线VL4可以各自设置在非显示区域NDA中并连接到半导体元件阵列SEA。第三电压布线VL3可以电连接到第三电极RME3，并且第四电压布线VL4可以电连接到第四电极RME4。根据实施方式，第三电压布线VL3和第四电压布线VL4中的任何一个可以将半导体元件SE中生成的电流传输到设置在显示区域DPA中的第一电压布线VL1。作为一个示例，第三电压布线VL3和第四电压布线VL4中的任何一个可以电连接到第一电压布线VL1。
显示装置10的半导体元件阵列SEA可以生成在发光元件阵列ELA的发光元件ED发光的情况下所需的电流。半导体元件SE中生成的电流可以通过连接电极CNE传输到第三电极RME3或第四电极RME4，并且可以通过电极传输到连接到第一电压布线VL1的电压布线。显示装置10可以包括可经由其将半导体元件阵列SEA中生成的电流传输到发光元件阵列ELA的电压布线。稍后将给出对其的描述。
尽管在附图中未示出，但是电压布线VL1、VL2、VL3和VL4可以具有在显示区域DPA和非显示区域NDA中在第一方向DR1中延伸的形状。电压布线VL1、VL2、VL3和VL4中的每个还可以包括在显示区域DPA和非显示区域NDA中在第二方向DR2上延伸的部分，并且相同的电压布线可以各自包括在第二方向DR2上延伸的部分，以便彼此连接。电压布线VL1、VL2、VL3和VL4中的每个可以遍及显示装置10的表面(例如，整个表面)地设置成网格结构。
第一电极图案CDP1可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的第一有源层ACT1接触。第一电极图案CDP1可以通过另一接触孔与下部金属层BML接触。第一电极图案CDP1可以用作第一晶体管T1的第一源电极S1。
第二电极图案CDP2可以通过第一电极图案CDP1电连接到第一晶体管T1。在附图中，示出了第一电极图案CDP1和第二电极图案CDP2可以布置成彼此间隔开，但是第一电极图案CDP1和第二电极图案CDP2可以彼此直接连接或通过不同层的图案彼此连接。在一些实施方式中，第二电极图案CDP2可以与第一电极图案CDP1成一体以形成单个图案。第二电极图案CDP2还可以连接到第一电极RME1，并且第一晶体管T1可以将从第一电压布线VL1施加的第一电力电压传输到第一电极RME1。
在附图中，示出了第一电极图案CDP1和第二电极图案CDP2可以形成在相同的层上，但是本公开不限于此。在一些实施方式中，第二电极图案CDP2可以形成在例如可以是与第一电极图案CDP1的导电层不同的导电层的第四导电层(其设置在第三导电层上方且其间插置有一些绝缘层)中。电压布线VL1、VL2、VL3和VL4也可以形成在第四导电层而不是第三导电层中，并且第一电压布线VL1可以通过不同的导电图案电连接到第一晶体管T1的第一漏电极D1。此外，尽管在附图中未示出，但是第二导电层和第三导电层中的每个还可以包括存储电容器的电容电极。存储电容器的电容电极可以设置在不同的层上，以与在其间的第一层间绝缘层IL1一起形成电容器。在一些实施方式中，存储电容器的电容电极可以分别与第一晶体管T1的第一栅电极G1和第一源电极S1一体地形成。然而，本公开不限于此。
以上描述的缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1可以由以交替方式堆叠的多个无机层形成。例如，缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1可以形成为通过堆叠形成的双层，或形成为通过交替堆叠包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种的无机层形成的多层。然而，本公开不限于此，缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1可以形成为包括上述绝缘材料的单个无机层。在一些实施方式中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)的有机绝缘材料制成。
第二导电层和第三导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或其合金制成的单层或多层。然而，本公开不限于此。
通孔层VIA可以设置在第三导电层上。通孔层VIA可以包括有机绝缘材料，例如诸如聚酰亚胺(PI)的有机绝缘材料，以执行表面平坦化功能。
电极RME(RME1、RME2、RME3和RME4)、突出图案BP、堤部BNL、发光元件ED、半导体元件SE和连接电极CNE(CNE1、CNE2、CNE3和CNE4)可以设置在通孔层VIA上。此外，绝缘层PAS1、PAS2和PAS3可以设置在通孔层VIA上。
突出图案BP可以在显示区域DPA中设置(例如，直接设置)在通孔层VIA上。突出图案BP可以具有在第一方向DR1上延伸的形状，并且多个突出图案BP可以在第二方向DR2上彼此间隔开。例如，突出图案BP可以在每个子像素SPXn的发射区域EMA中在第一方向DR1上延伸，并且可以设置在相对于发射区域EMA的中心在第二方向DR2上的两侧上。多个突出图案BP可以在第二方向DR2上彼此间隔开，并且发光元件ED可以设置在它们之间。
在第一方向DR1上延伸的突出图案BP的长度可以小于在由堤部BNL围绕的发射区域EMA的在第一方向DR1上的长度。突出图案BP可以遍及显示区域DPA的表面(例如，整个表面)地设置在子像素SPXn的发射区域EMA中，并且可以形成具有窄宽度并且在一方向上延伸的被孤离的(例如，岛状)图案。
突出图案BP可以具有其至少一部分从通孔层VIA的顶表面突出的结构。突出图案BP的突出部分可以具有倾斜的侧表面，并且从发光元件ED发射的光可以被设置在突出图案BP上的电极RME反射并且从通孔层VIA在向上方向上发射。然而，本公开不限于此，并且突出图案BP可以呈具有曲形外表面的半圆形或半椭圆形形状。突出图案BP可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但不限于此。
在电极RME中，第一电极RME1和第二电极RME2可以设置在显示区域DPA中。第一电极RME1和第二电极RME2可以具有在一方向上延伸的形状，并且可以针对每个子像素SPXn设置。第一电极RME1和第二电极RME2可以在第一方向DR1上延伸，以设置成至少遍及子像素SPXn的发射区域EMA和子区域SA，并且可以设置成在第二方向DR2上彼此间隔开。
第一电极RME1和第二电极RME2可以设置成在发射区域EMA中在第二方向DR2上间隔开，并且可以越过堤部BNL部分地设置在相应的子像素SPXn和在第一方向DR1上相邻的另一子像素SPXn的子区域SA中。不同的子像素SPXn的第一电极RME1和第二电极RME2可以相对于位于子像素SPXn的子区域SA中的分隔部分ROP被分离开。
第一电极RME1和第二电极RME2的布置可以通过以下方式而形成：可以将电极形成为在第一方向DR1上延伸的单个电极线，可以布置发光元件ED，并且在随后的工艺中，可以将电极线分离开。电极线可以用于在子像素SPXn中生成电场，以便在显示装置10的制造工艺期间对准发光元件ED。在对准发光元件ED之后，电极线可以被分隔部分ROP分离开，以形成在第一方向DR1上分离开的第一电极RME1和第二电极RME2。
第一电极RME1和第二电极RME2可以分别设置在不同的突出图案BP上。第一电极RME1可以对于发射区域EMA的中心设置在发射区域EMA的左侧上，并且部分地设置于设置在左侧上的突出图案BP上。第二电极RME2可以对于发射区域EMA的中心设置在发射区域EMA的右侧上，同时在第二方向DR2上与第一电极RME1间隔开。第二电极RME2可以部分地设置于设置在右侧上的突出图案BP上。
第一电极RME1和第二电极RME2可以至少设置在突出图案BP的倾斜侧表面上。在实施方式中，电极RME的在第二方向DR2上测量的宽度可以小于突出图案BP和堤部BNL的在第二方向DR2上测量的宽度。第一电极RME1和第二电极RME2可以设置成覆盖突出图案BP的至少一个侧表面，以反射从发光元件ED发射的光。
在第二方向DR2上间隔开的第一电极RME1和第二电极RME2之间的距离可以小于突出图案BP之间的距离。第一电极RME1的至少一部分和第二电极RME2的至少一部分可以设置(例如，直接设置)在通孔层VIA上，以在相同平面上。
第一电极RME1和第二电极RME2可以分别通过第一电极接触孔CTD和第二电极接触孔CTS连接到第三导电层，其中第一电极接触孔CTD和第二电极接触孔CTS可以形成在与堤部BNL重叠的部分中。第一电极RME1可以通过穿透在其下方的通孔层VIA的第一电极接触孔CTD与第二电极图案CDP2接触。第二电极RME2可以通过穿透在其下方的通孔层VIA的第二电极接触孔CTS与第二电压布线VL2接触。第一电极RME1可以通过第二电极图案CDP2和第一电极图案CDP1电连接到第一晶体管T1以接收第一电力电压，并且第二电极RME2可以电连接到第二电压布线VL2以接收第二电力电压。
第一电极RME1和第二电极RME2可以电连接到发光元件ED。第一电极RME1和第二电极RME2可以通过稍后将描述的连接电极CNE(CNE1和CNE2)连接到发光元件ED，并且可以将从在其下方的导电层施加的电信号传输到发光元件ED。
在电极RME中，第三电极RME3和第四电极RME4可以设置在非显示区域NDA中。与第一电极RME1和第二电极RME2类似，第三电极RME3和第四电极RME4可以在非显示区域NDA中的由堤部BNL围绕的区域内在第一方向DR1上延伸，并且可以设置成在第二方向DR2上彼此间隔开。
显示区域DPA可以被堤部BNL围绕，每个子像素SPXn可以被堤部BNL分隔开，并且可以针对每个子像素SPXn设置发光元件阵列ELA。相反，在非显示区域NDA中，由于由堤部BNL围绕的区域可以不被堤部BNL划分成多个区域，所以设置在非显示区域NDA中的半导体元件阵列SEA可以在由堤部BNL围绕的区域中形成为一个阵列。第三电极RME3和第四电极RME4中的每个可以设置成作为一个电极在第一方向DR1上延伸。与显示区域DPA不同，由于突出图案BP可以不设置在非显示区域NDA中，所以第三电极RME3和第四电极RME4可以各自设置(例如，直接设置)在通孔层VIA上。
第三电极RME3和第四电极RME4可以分别电连接到第三电压布线VL3和第四电压布线VL4。例如，第三电极RME3可以通过穿透通孔层VIA的接触孔与第三电压布线VL3接触(例如，直接接触)，并且第四电极RME4也可以通过穿透通孔层VIA的接触孔与第四电压布线VL4接触(例如，直接接触)。在第四电压布线VL4可以连接到第一电压布线VL1的实施方式中，第三电压布线VL3可以具有与第四电压布线VL4不同的电势或者可以接地，并且在半导体元件SE中生成的电流可以仅通过第四电极RME4流到第四电压布线VL4。第四电极RME4可以连接(例如，直接连接)到第四电压布线VL4，但不限于此。在一些实施方式中，第四电极RME4可以通过电容器和晶体管电连接到第四电压布线VL4。
第三电极RME3和第四电极RME4可以电连接到半导体元件SE。第三电极RME3和第四电极RME4可以通过稍后将描述的连接电极CNE(CNE3和CNE4)连接到半导体元件SE，并且可以将从半导体元件SE生成的电流传输到电压布线VL3和VL4中的相应电压布线。
根据实施方式，包括在发光元件阵列ELA和半导体元件阵列SEA中的电极RME可以设置在基本上相同的层上。发光元件阵列ELA的第一电极RME1和第二电极RME2可以各自设置在突出图案BP上并且至少部分地设置(例如，直接设置)在通孔层VIA上，并且半导体元件阵列SEA的第三电极RME3和第四电极RME4可以设置(例如，直接设置)在通孔层VIA上。电极RME可以在相同的工艺中形成以具有类似的布置结构或包含相同的材料。
电极RME中的每个可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属作为具有高反射率的材料，或者可以是包括铝(Al)、镍(Ni)、镧(La)等的合金。对于每个子像素SPXn，电极RME可以在向上的方向上反射从发光元件ED发射并且朝向突出图案BP的侧表面行进的光。
然而，本公开不限于此，并且每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO、ITZO或其组合的材料。在一些实施方式中，电极RME中的每个可以具有至少一个透明导电材料和具有高反射率的至少一个金属层可彼此堆叠的结构，或者可以形成为包括至少一个透明导电材料和具有高反射率的至少一个金属层的一个层。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。
第一绝缘层PAS1可以设置在通孔层VIA和电极RME上。第一绝缘层PAS1可以设置成覆盖(例如，完全覆盖)电极RME，以保护它们并使它们彼此绝缘。第一绝缘层PAS1可以防止可设置在其上的发光元件ED和半导体元件SE由于与电极RME直接接触而被损坏。
在实施方式中，第一绝缘层PAS1可以具有台阶部分，使得其顶表面可以在沿着第二方向DR2间隔开的电极RME之间部分地凹陷。发光元件ED或半导体元件SE可以设置在第一绝缘层PAS1的可形成有台阶部分的顶表面上，并且因此可以在发光元件ED或半导体元件SE与第一绝缘层PAS1之间保留空间。
第一绝缘层PAS1可以包括接触部分CT1和CT2，它们可以暴露每个电极RME的顶表面的一部分。接触部分CT1和CT2可以穿透第一绝缘层PAS1，并且稍后将描述的连接电极CNE可以通过接触部分CT1和CT2与暴露的电极RME接触。
堤部BNL可以设置在第一绝缘层PAS1上。在平面图中，通过包括在第一方向DR1和第二方向DR2上延伸的部分，堤部BNL可以被设置成围绕显示区域DPA和非显示区域NDA。堤部BNL可以在显示区域DPA中设置成格子图案，并且可以设置成跨过每个子像素SPXn的边界，以将相邻的子像素SPXn区分开。堤部BNL可以设置成在显示区域DPA中围绕发射区域EMA和子区域SA，并且由堤部BNL划分的区域可以是发射区域EMA和子区域SA。
堤部BNL可以具有特定高度，并且在一些实施方式中，堤部BNL的顶表面的高度可以高于突出图案BP的高度，并且堤部BNL的厚度可以等于或大于突出图案BP的厚度。在显示装置10的制造工艺期间，堤部BNL可以防止在喷墨印刷步骤中油墨溢出到相邻的子像素SPXn。堤部BNL可以防止在其中可针对显示区域DPA中的不同子像素SPXn地分散有不同发光元件ED的油墨彼此混合。堤部BNL可以使得包括半导体元件SE的油墨沉积在非显示区域NDA的区域中。与突出图案BP类似，堤部BNL可以包括聚酰亚胺，但不限于此。
发光元件ED和半导体元件SE可以设置在第一绝缘层PAS1上。发光元件ED可以在显示区域DPA中设置在每个子像素SPXn的第一电极RME1和第二电极RME2上方，并且半导体元件SE可以在非显示区域NDA中设置在第三电极RME3和第四电极RME4上方。
发光元件ED可以在突出图案BP之间设置于在第二方向DR2上彼此间隔开的第一电极RME1和第二电极RME2的上方。多个发光元件ED可以设置成沿着第一电极RME1和第二电极RME2可沿其延伸的第一方向DR1彼此间隔开，并且可以基本上彼此平行地对准。发光元件ED可以具有在一个方向上延伸的形状，并且其延伸长度可以大于在第二方向DR2上间隔开的第一电极RME1和第二电极RME2之间的距离。发光元件ED可以设置成使得其端部可置于第一电极RME1和第二电极RME2上方，并且其延伸方向可以基本上垂直于第一电极RME1和第二电极RME2的延伸方向。然而，本公开不限于此，并且发光元件ED可以设置在相对于第一电极RME1和第二电极RME2的延伸方向倾斜的方向上。
类似地，半导体元件SE可以在非显示区域NDA中设置于在第二方向DR2上彼此间隔开的第三电极RME3和第四电极RME4上方。多个半导体元件SE可以设置成沿着第一方向DR1彼此间隔开，并且可以基本上彼此平行地对准。半导体元件SE也可以具有在一方向上延伸的形状，并且其延伸长度可以大于在第二方向DR2上间隔开的第三电极RME3和第四电极RME4之间的距离。半导体元件SE可以设置成使得其端部可置于第三电极RME3和第四电极RME4上方。
发光元件ED可以包括在平行于第一衬底SUB的顶表面的方向上布置的层。显示装置10的发光元件ED可以设置成使得其延伸方向可平行于第一衬底SUB的顶表面，并且包括在发光元件ED中的半导体层可以在平行于第一衬底SUB的顶表面的方向上顺序地布置。然而，本公开不限于此。在一些情况下，在发光元件ED具有不同结构的情况下，多个层可以在垂直于第一衬底SUB的顶表面的方向上布置。
根据构成半导体层的材料，设置在每个子像素SPXn中的发光元件ED可以发射不同波长带的光。然而，本公开不限于此，并且设置在每个子像素SPXn中的发光元件ED可以发射相同颜色的光。发光元件ED可以包括掺杂有不同导电类型的半导体层，并且可以定向成使得发光元件ED的一端通过在第一电极RME1和第二电极RME2上生成的电场面向特定方向。
发光元件ED可以包括半导体层，并且可以相对于任何一个半导体层限定第一端和与第一端相对的第二端。发光元件ED可以设置成使得第一端可置于第一电极RME1上方，并且第二端可置于第二电极RME2上方。发光元件ED的第一端可以在第二方向DR2上朝向可以是另一侧的左侧。
发光元件ED可以与第一连接电极CNE1和第二连接电极CNE2接触以电连接到第一电极RME1和第二电极RME2。由于在一方向上延伸的发光元件ED的端表面处可以暴露半导体层的一部分，所以所暴露的半导体层可以与连接电极CNE接触。发光元件ED可以通过连接电极CNE电连接到电极RME或在通孔层VIA下方的导电层，并且可以通过接收电信号来发射特定波长带的光。
另一方面，半导体元件SE可以由半导体层形成。在实施方式中，半导体元件SE可以由具有与包括在发光元件ED中的第一半导体层31(参见图7)相同材料的半导体层形成。与发光元件ED不同，可以根据可能与其接触的连接电极CNE的类型来限定第三端和第四端。半导体元件SE可以通过外部施加的张力来生成电流，并且所生成的电能可以用作在发光元件ED发光的情况下所需的电力源。
半导体元件SE可以与第三连接电极CNE3和第四连接电极CNE4接触以电连接到第三电极RME3和第四电极RME4。半导体元件SE可以通过连接电极CNE电连接到电极RME或在通孔层VIA下方的导电层，并且可以传输所生成的电流。
第二绝缘层PAS2可以设置在发光元件ED和半导体元件SE上。作为一个示例，第二绝缘层PAS2可以设置成部分地围绕发光元件ED和半导体元件SE的外表面，以便不覆盖发光元件ED或半导体元件SE的侧部或端部。设置在发光元件ED或半导体元件SE上的第二绝缘层PAS2的一部分可以设置成在平面图中在第一方向DR1上延伸，以形成线性或孤离的(例如，岛状)图案。第二绝缘层PAS2可以保护发光元件ED和半导体元件SE，并且可以在显示装置10的制造工艺中固定它们。此外，第二绝缘层PAS2可以设置成填充发光元件ED或半导体元件SE和在其下方的第一绝缘层PAS1之间的空间。
此外，第二绝缘层PAS2也可以在显示区域DPA中设置在突出图案BP上方和堤部BNL上。第二绝缘层PAS2可以设置在第一绝缘层PAS1上，同时暴露发光元件ED的侧部并且部分地暴露其中可设置有电极RME的部分。在显示装置10的制造工艺期间，第二绝缘层PAS2的形状可以通过在第一绝缘层PAS1上设置(例如，整体地设置)第二绝缘层PAS2和部分去除第二绝缘层PAS2以暴露发光元件ED的侧部并且部分地暴露其中可设置有电极RME的部分的步骤来形成。
第二绝缘层PAS2也可以部分地设置在子区域SA中。在设置发光元件ED之后将电极线分离开的步骤中，可以部分地去除第一绝缘层PAS1和第二绝缘层PAS2，并且可以在分隔部分ROP中暴露通孔层VIA的一部分。第三绝缘层PAS3可以设置(例如，直接设置)在通孔层VIA的暴露部分上。
连接电极CNE(CNE1、CNE2、CNE3和CNE4)和第三绝缘层PAS3可以设置在第二绝缘层PAS2上。
连接电极CNE可以设置在发光元件ED或半导体元件SE以及电极RME上。连接电极CNE可以部分地设置在第二绝缘层PAS2上，并且可以通过第二绝缘层PAS2和第三绝缘层PAS3彼此绝缘。连接电极CNE可以各自与发光元件ED或半导体元件SE以及电极RME接触。
在连接电极CNE中，第一连接电极CNE1和第二连接电极CNE2可以设置在显示区域DPA中。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1可以通过暴露第一电极RME1的顶表面的第一接触部分CT1与第一电极RME1接触，并且可以与发光元件ED的第一端接触。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2上。第二连接电极CNE2可以通过暴露第二电极RME2的顶表面的第二接触部分CT2与第二电极RME2接触，并且可以与发光元件ED的第二端接触。第一连接电极CNE1和第二连接电极CNE2可以将施加到第一电极RME1或第二电极RME2的电信号传输到发光元件ED的一端。第一连接电极CNE1和第二连接电极CNE2可以分别与在发光元件ED的端表面上暴露的半导体层接触(例如，直接接触)。
接触部分CT1和CT2可以设置成不在第三方向DR3上与发光元件ED重叠。例如，接触部分CT1和CT2可以形成为在第一方向DR1上与其中可以设置有发光元件ED的区域间隔开。在附图中，示出了接触部分CT1和CT2可以布置在子区域SA中，但是本公开不限于此，并且接触部分CT1和CT2可以在发射区域EMA中形成在可不设置有发光元件ED的部分中。
在连接电极CNE中，第三连接电极CNE3和第四连接电极CNE4可以设置在非显示区域NDA中。第三连接电极CNE3可以具有在第一方向DR1上延伸的形状，设置在第三电极RME3上，并且与第三电极RME3和半导体元件SE接触(例如，直接接触)。第四连接电极CNE4可以具有在第一方向DR1上延伸的形状，设置在第四电极RME4上，并且与第四电极RME4和半导体元件SE接触(例如，直接接触)。第三连接电极CNE3可以与半导体元件SE的第三端接触，并且第四连接电极CNE4可以与半导体元件SE的第四端接触。由于半导体元件SE可以由一个半导体层形成，因此半导体元件SE的第三端和第四端可以根据可与其接触的连接电极CNE3和CNE4的类型来区分。第三连接电极CNE3和第四连接电极CNE4可以将半导体元件SE中生成的电流传输到第三电极RME3或第四电极RME4。
在平面图中，连接电极CNE中的每个可以设置成在第二方向DR2上间隔开。第一连接电极CNE1和第二连接电极CNE2可以彼此间隔开一定距离，以便彼此不直接连接。类似地，第三连接电极CNE3和第四连接电极CNE4可以彼此间隔开一定距离。不同的连接电极CNE可以彼此不连接，同时彼此间隔开，并且可以通过设置在其间的第三绝缘层PAS3而彼此绝缘。
根据实施方式，在半导体元件阵列SEA中，第三连接电极CNE3和第四连接电极CNE4中的一个可以是欧姆接触电极，而另一个可以是肖特基接触电极。在发光元件阵列ELA中，第一连接电极CNE1和第二连接电极CNE2可以各自是欧姆接触电极。第一连接电极CNE1和第二连接电极CNE2可以是用于分别将从电路层CCL的导电层施加的电信号传输到发光元件ED的端部的电极，并且可以与发光元件ED形成欧姆接触，使得电流可以在两个方向上流动。
如稍后将描述的，半导体元件SE可以具有能带由于外力、张力等而改变的压电特性。在半导体元件SE的能带由于外力而改变的情况下，电子移动以维持所述带的平衡，并且由电子移动生成的电力或电流可以用于发光元件阵列ELA的发光。
为了利用半导体元件SE的特性，第三连接电极CNE3和第四连接电极CNE4可以具有连接，通过该连接半导体元件SE可以基于其状态生成电流。由于第三连接电极CNE3和第四连接电极CNE4中的一个与半导体元件SE形成肖特基接触，并且另一个与半导体元件SE形成欧姆接触，所以半导体元件SE的能带可以由于外力而改变，从而引起电势差。除了半导体元件SE的压电特性之外，半导体元件SE可以根据第三连接电极CNE3和第四连接电极CNE4的连接方式生成电流，并且该电流可以仅在一个方向上流动，例如朝向形成欧姆接触的连接电极流动。
例如，在第三连接电极CNE3与半导体元件SE形成肖特基接触并且第四连接电极CNE4与半导体元件SE形成欧姆接触的实施方式中，在半导体元件SE中生成的电流可以通过第四连接电极CNE4流到第四电极RME4和第四电压布线VL4，并且第四电压布线VL4可以电连接到发光元件阵列ELA以提供在发光元件ED发光的情况下所需的电力。
连接电极CNE可以包括导电材料。例如，它们可以包括ITO、IZO、ITZO、铝(Al)等或其组合。作为示例，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过连接电极CNE并朝向电极RME前进。然而，本公开不限于此。
第三绝缘层PAS3可以设置在第二连接电极CNE2或第四连接电极CNE4以及第二绝缘层PAS2上。第三绝缘层PAS3可以设置(例如，整体地设置)在第二绝缘层PAS2上以覆盖第二连接电极CNE2和第四连接电极CNE4，并且第一连接电极CNE1和第三连接电极CNE3可以设置在第三绝缘层PAS3上。除了在其中可设置有第一连接电极CNE1或第三连接电极CNE3的区域之外，第三绝缘层PAS3可以设置(例如，整体地设置)在通孔层VIA上方。除了设置在第一绝缘层PAS1和第二绝缘层PAS2上方之外，第三绝缘层PAS3还可以设置在突出图案BP和堤部BNL上方。第三绝缘层PAS3可以使第一连接电极CNE1或第三连接电极CNE3与第二连接电极CNE2或第四连接电极CNE4绝缘，使得它们可以彼此不直接接触。
在一些实施方式中，在显示装置10中可以省略第三绝缘层PAS3。因此，连接电极CNE可以设置(例如，直接设置)在第二绝缘层PAS2上，以基本上在相同的层上。
尽管在附图中未示出，但是可以在第三绝缘层PAS3上进一步设置另外的绝缘层。该绝缘层可以用于保护设置在第一衬底SUB上的构件免受外部环境的影响。
以上描述的第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。然而，本公开不限于此。
图7是根据实施方式的发光元件的示意图。图8是根据实施方式的半导体元件的示意图。
参照图7和图8，发光元件ED可以是发光二极管，并且半导体元件SE可以是被掺杂成具有极性的半导体。发光元件ED可以具有纳米至微米的尺寸，并且可以是由无机材料制成的无机发光二极管。在可以在彼此相对的两个电极之间在特定方向上成电场的情况下，发光元件ED可以在具有极性的两个电极之间对准。半导体元件SE可以具有纳米至微米的尺寸，并且可以是由无机材料制成的半导体。
根据实施方式的发光元件ED和半导体元件SE可以具有在一个方向上伸长的形状。发光元件ED可以具有圆柱体、杆、线、管等的形状。然而，发光元件ED和半导体元件SE的形状不限于此，并且发光元件ED可以具有诸如规则的立方体、长方体和六角棱柱的多边形棱柱形状，或者可以具有诸如在一个方向上伸长并且具有部分倾斜的外表面的形状的多种形状。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)杂质的半导体层。半导体层可以通过接收从外部电力源施加的电信号来发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘层38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32可以设置在第一半导体层31上，且发光层36在第二半导体层32和第一半导体层31之间。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管在附图中示出了第一半导体层31和第二半导体层32可以被配置为一个层，但是本公开不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32可以进一步包括更多个层，诸如包覆层或拉伸应变势垒减小(TSBR)层。
发光层36可以设置在第一半导体层31和第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括具有多量子阱结构的材料的情况下，可以交替地堆叠量子层和阱层。发光层36可以根据通过第一半导体层31和第二半导体层32施加的电信号通过电子-空穴对的复合来发光。发光层36可以包括诸如AlGaN或AlGaInN的材料。具体地，在发光层36具有在多量子阱结构中量子层和阱层可交替地堆叠的结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36可以具有包括大带隙能量的半导体材料和具有小带隙能量的半导体材料可交替地彼此堆叠的结构，并且可以根据所发射的光的波长带包括其它III至V族半导体材料。由发光层36发射的光不限于蓝色波长带的光，而是在一些情况下，发光层36也可以发射例如红色或绿色波长带的光。
电极层37可以是欧姆连接电极。然而，本公开不限于此，并且其可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或多个电极层37，但是本公开不限于此，并且可以省略电极层37。
在显示装置10中，在发光元件ED可以电连接到电极RME或连接电极CNE的情况下，电极层37可以减小发光元件ED和电极RME或连接电极CNE之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘层38可以布置成围绕以上描述的半导体层31和32和电极层37的外表面。例如，绝缘层38可以设置成至少围绕发光层36的外表面，并且可以形成为暴露发光元件ED的在纵向方向上的端部。此外，在剖视图中，绝缘层38可以具有顶表面，该顶表面在与发光元件ED的至少一端相邻的区域中可以是圆形的。
绝缘层38可以包括具有绝缘特性的材料，诸如硅氧化物(SiOx)，硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)或其组合。在附图中示出了绝缘层38可以形成为单层，但是本公开不限于此。在一些实施方式中，绝缘层38可以在其中形成为具有可彼此堆叠的多个层的多层结构。
绝缘层38可以用于保护构件。绝缘层38可以防止在可向其传输电信号的电极可以与发光元件ED直接接触的情况下可能在发光层36处发生的短路。绝缘层38可以防止发光元件ED的发光效率的降低。
此外，绝缘层38可以具有可被表面处理的外表面。发光元件ED可以以将可在其中分散有发光元件ED的油墨喷射在电极上的方式对准。这里，绝缘层38的表面可以以疏水或亲水方式处理，以便将发光元件ED保持在分散状态中，而不与油墨中相邻的其它发光元件ED聚集。
根据实施方式，半导体元件SE可以由与发光元件ED的第一半导体层31相同的材料制成。半导体元件SE可以是n型半导体。例如，半导体元件SE可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂到半导体元件SE中的n型掺杂剂可以是Si、Ge、Sn、Se等。作为一个示例，发光元件ED的半导体元件SE和第一半导体层31可以是n型掺杂的GaN(或n-GaN)。
发光元件ED可以包括设置在第一半导体层31和第二半导体层32之间的发光层36，并且可以通过在第一连接电极CNE1和第二连接电极CNE2(其可以是欧姆接触)中流动的电流发射特定波长带的光。另一方面，半导体元件SE可以由与发光元件ED的第一半导体层31相同材料的半导体制成，但是可以是不包括发光层36的非发光半导体元件。由于半导体元件SE可以由诸如n-GaN的材料制成，因此它可以具有压电特性以在其形状或状态由于外力而改变时生成电流。
当半导体元件SE的形状由于外力、张力等而改变时，半导体元件SE的能带可以改变。半导体元件SE的端部可以分别与形成肖特基和欧姆接触的连接电极CNE3和CNE4接触，并且随着能带的改变可能出现电势差。在半导体元件SE中的电子移动以保持电势差的平衡以及所改变的能带中的平衡的情况下，可以生成电流，并且该电流可以仅流过形成欧姆接触的连接电极(例如，第四连接电极CNE4)，并且可以不流过形成肖特基接触的第三连接电极CNE3。半导体元件阵列SEA可以通过包括具有压电特性的半导体元件SE以及形成肖特基/欧姆接触的第三连接电极CNE3和第四连接电极CNE4来生成电流，并且该电流可以用作发光元件阵列ELA的发光所需的电力源。
图9是示出根据实施方式的显示装置中的半导体元件阵列和发光元件阵列之间的连接的示意性电路图。
参照图9，发光元件阵列ELA可以包括发光元件ED、以及与其电连接的第一电压布线VL1和第二电压布线VL2。尽管在图9中未示出，但是每个子像素SPXn的发光元件阵列ELA可以包括连接到发光元件ED的第一晶体管T1，并且还可以包括其它晶体管和电容器。
在发光元件阵列ELA中，可以将电力施加到第一电压布线VL1和第二电压布线VL2，并且发光元件ED可以根据连接到发光元件ED的晶体管的操作来发光。在它们之中，第一电压布线VL1可以连接到包括在显示装置10中的电力供应装置，并且可以从电力供应装置施加用于发光元件ED的发光的电力。
在半导体元件阵列SEA中，以欧姆接触连接的第四端(其可以是半导体元件SE的端部中的一个)可以电连接到第四电压布线VL4。在半导体元件SE中生成电流的情况下，电流可以通过第四连接电极CNE4和第四电极RME4流到第四电压布线VL4。在实施方式中，第四电压布线VL4可以电连接到第一电压布线VL1，并且在半导体元件SE中生成的电流可以用作发光元件阵列ELA中的发光元件ED的发光的电力源。
在可以不施加外力或张力的状态下，在半导体元件SE中，其能带可以没有改变，并且因此可以不生成电流。在用户在使用显示装置10时向非显示区域NDA施加压力的情况下，在可以向半导体元件阵列SEA施加外力时，在半导体元件SE中可以生成电流。在其它实施方式中，诸如在显示装置10可以是可折叠显示装置的实施方式中，在用户折叠/展开显示装置10的非显示区域NDA的情况下，可以向半导体元件阵列SEA施加张力，并且可以在半导体元件SE中生成电流。
根据实施方式的显示装置10可以通过包括包含具有压电特性的半导体元件SE的半导体元件阵列SEA来另外生成在显示装置10的使用期间所需的电力。半导体元件阵列SEA可以提供在发光元件阵列ELA中发光元件ED发光所需的电力源，并且可以具有降低包括在显示装置10中的电力供应装置中所消耗的电力的优势。
如上所述，发光元件阵列ELA和半导体元件阵列SEA可以各自包括在通孔层VIA上设置在相同层中的电极RME。发光元件阵列ELA和半导体元件阵列SEA可以分别包括具有类似结构的发光元件ED和半导体元件SE，并且包括布置成相同结构的连接电极CNE。在显示装置10的制造工艺中，半导体元件阵列SEA和发光元件阵列ELA可以基本上同时形成。电极RME可以在显示装置10的表面(例如，整个表面)上形成为图案，并且可以根据布置位置被分成发光元件阵列ELA的电极RME(RME1和RME2)或半导体元件阵列SEA的电极RME(RME3和RME4)。
图10是示出根据实施方式的显示装置中的发光元件阵列和半导体元件阵列的电极的布置的示意性平面图。
参照图10，在根据实施方式的显示装置10中，发光元件阵列ELA的第一电极RME1和第二电极RME2可以具有在第一方向DR1上延伸的形状，并且半导体元件阵列SEA的第三电极RME3和第四电极RME4也可以在第一方向DR1上延伸。
在显示区域DPA中，子像素SPXn可以在第一方向DR1和第二方向DR2上布置，并且在沿着第一方向DR1布置的子像素SPXn中，发光元件阵列ELA的第一电极RME1和第二电极RME2可以设置成在第一方向DR1上彼此平行。在第一方向DR1上布置的多个子像素SPXn可以共享一个电极线，并且在发光元件ED可以对准之后，可以分离电极线以形成每个子像素SPXn的电极RME。相反，非显示区域NDA中的半导体元件阵列SEA包括在第一方向DR1上延伸的第三电极RME3和第四电极RME4。包括在半导体元件阵列SEA中的第三电极RME3和第四电极RME4可以与衍生成布置在显示区域DPA的发光元件阵列ELA中的电极RME的电极线具有基本上相同的形状。
在半导体元件阵列SEA可以在显示装置10的在第二方向DR2上的两侧上设置在非显示区域NDA中的实施方式中，其中可设置有第一电极RME1和第二电极RME2的区域可以在第二方向DR2上与其中可设置有第三电极RME3和第四电极RME4的区域间隔开。显示区域DPA的发光元件阵列ELA和非显示区域NDA的半导体元件阵列SEA可以在第二方向DR2上彼此间隔开，第二方向DR2可以是垂直于电极RME的延伸方向的方向。发光元件阵列ELA和半导体元件阵列SEA的电极RME可以在第一方向DR1上延伸，设置成彼此平行，并且在第二方向DR2上彼此间隔开。
然而，在一些实施方式中，电极RME可以在第二方向DR2上延伸。在半导体元件阵列SEA可以在显示装置10的在第二方向DR2上的两侧上设置在非显示区域NDA中的实施方式中，如果电极RME在第二方向DR2上延伸，则发光元件阵列ELA和半导体元件阵列SEA的电极RME可以具有与图10的实施方式的布置关系不同的布置关系。
图11是示出根据另一实施方式的显示装置中的发光元件阵列和半导体元件阵列的电极的布置的示意性平面图。
参照图11以及图10，在根据另一实施方式的显示装置10中，发光元件阵列ELA的第一电极RME1和第二电极RME2可以具有在第二方向DR2上延伸的形状，并且半导体元件阵列SEA的第三电极RME3和第四电极RME4也可以在第二方向DR2上延伸。显示区域DPA的发光元件阵列ELA和非显示区域NDA的半导体元件阵列SEA可以在第二方向DR2上彼此间隔开，所述第二方向DR2可以是与电极RME的延伸方向相同的方向。发光元件阵列ELA和半导体元件阵列SEA的电极RME可以在第二方向DR2上延伸，并且第一电极RME1和第二电极RME2可以分别在第二方向DR2上与第三电极RME3和第四电极RME4间隔开。然而，与图10的实施方式不同，第一电极RME1和第三电极RME3可以在第二方向DR2上分别平行于第二电极RME2和第四电极RME4布置。在显示装置10的制造工艺中，第一电极RME1和第三电极RME3、以及第二电极RME2和第四电极RME4可以形成为一个电极线，并且可以在每个子像素SPXn的子区域SA中以及通过堤部BNL分离。由此，第一电极RME1和第三电极RME3可以在第二方向DR2上彼此对准，并且第二电极RME2和第四电极RME4可以在第二方向DR2上彼此对准。
发光元件阵列ELA和半导体元件阵列SEA可以仅在是否可设置突出图案BP以及可设置发光元件ED还是设置半导体元件SE方面彼此不同，而在电连接到发光元件ED或半导体元件SE的电极RME和连接电极CNE的相对布置方面可以彼此相同。具体地，由于每个阵列的电极RME可以包括相同的材料并且可以同时形成，因此在显示装置10中，可以对发光元件阵列ELA和半导体元件阵列SEA之间的布置关系以及电极RME之间的布置关系进行不同修改。
在下文中，将参考其它附图描述显示装置10的其它实施方式。
图12是示出根据另一实施方式的显示装置中的半导体元件阵列和发光元件阵列之间的连接的示意性电路图。
参照图12，在根据实施方式的显示装置10_1中，半导体元件阵列SEA还可以包括第二晶体管T2和第一电容器C1。在半导体元件SE中生成的电流可以通过形成欧姆接触的第四连接电极CNE4流到第四电极RME4。第四电极RME4可以连接到第一电容器C1，并且电流可以存储在第一电容器C1中。连接到第一电容器C1的第二晶体管T2可以根据施加到栅电极的信号选择性地导通，并且如果需要，可以在发光元件阵列ELA发光的情况下提供存储在第一电容器C1中的电流。在显示装置10_1中，由于半导体元件阵列SEA除了半导体元件SE之外还可以包括第二晶体管T2和第一电容器C1，所以可以根据需要选择性地使用所生成的电流。因此，可以具有可以更有效地降低功耗的优势。
图13是示出根据实施方式的显示装置的显示区域和非显示区域的示意图。图14是示出图13的显示装置中的半导体元件阵列和发光元件阵列之间的连接的示意性电路图。
参照图13和图14，根据实施方式的显示装置10_2还可以包括设置在非显示区域NDA中的电力存储装置ESS。与图12的实施方式类似，显示装置10_2还可以包括电力存储装置ESS，以根据需要使用在半导体元件阵列SEA中生成的电力。
在半导体元件阵列SEA可以在显示装置10_2的在第二方向DR2上的两侧上设置在非显示区域NDA中的实施方式中，显示装置10_2可以包括分别与每个半导体元件阵列SEA对应的多个电力存储装置ESS。多个电力存储装置ESS可以在显示区域DPA的在第一方向DR1上的一侧上设置在非显示区域NDA中。一个电力存储装置ESS可以设置成与在第二方向DR2上的一侧相邻，并且另一个电力存储装置ESS可以设置成与在第二方向DR2上的另一侧相邻。在附图中，示出了可以布置两个电力存储装置ESS，但是这可以根据半导体元件阵列SEA的数量和布置而变化。
每个电力存储装置ESS可以通过子线SL电连接到半导体元件阵列SEA。子线SL可以连接到与半导体元件阵列SEA连接的电力存储装置ESS以及第四电压布线VL4。电力存储装置ESS可以通过另一布线连接到与发光元件阵列ELA连接的第一电压布线VL1。
在半导体元件阵列SEA中，在半导体元件SE中生成的电流可以流过形成欧姆接触的第四连接电极CNE4，并且电流可以通过第四电极RME4、第四电压布线VL4和子线SL流到电力存储装置ESS。电力存储装置ESS可以存储在半导体元件阵列SEA中生成的电流，并且可以根据需要将其提供给发光元件阵列ELA。显示装置10_2可以通过进一步包括电力存储装置ESS(其可存储在半导体元件阵列SEA中产生的电力)来根据需要选择性地使用所生成的电流。因此，可以具有可更有效地降低功耗的优势。
在详细描述的最后，本领域的技术人员将理解的是，在基本上不背离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，所公开的实施方式仅以概述性和描述性含义使用，并且不是出于限制的目的。

Claims (20)

1.显示装置，包括：
第一电极，设置在衬底上；
第二电极，设置在所述衬底上并且与所述第一电极间隔开；
发光元件，具有设置在所述第一电极和所述第二电极上的端部；
第三电极，设置在所述衬底上；
第四电极，设置在所述衬底上并且与所述第三电极间隔开；以及
半导体元件，具有设置在所述第三电极和所述第四电极上的端部，其中，
所述发光元件各自包括第一半导体层、第二半导体层、以及设置在所述第一半导体层和所述第二半导体层之间的发光层，以及
所述半导体元件和所述发光元件的所述第一半导体层包括相同的材料。
2.根据权利要求1所述的显示装置，还包括：
第一连接电极，设置在所述第一电极上并且与所述发光元件中的每个的所述端部中的一端接触；
第二连接电极，设置在所述第二电极上并且与所述发光元件中的每个的所述端部中的另一端接触；
第三连接电极，设置在所述第三电极上并且与所述半导体元件中的每个的所述端部中的一端接触；以及
第四连接电极，设置在所述第四电极上并且与所述半导体元件中的每个的所述端部中的另一端接触。
3.根据权利要求2所述的显示装置，其中，
所述第三连接电极与所述半导体元件中的每个形成肖特基接触，以及
所述第四连接电极与所述半导体元件中的每个形成欧姆接触。
4.根据权利要求3所述的显示装置，其中，所述第一连接电极和所述第二连接电极中的每个与所述发光元件中的每个形成欧姆接触。
5.根据权利要求1所述的显示装置，还包括：
通孔层，设置在所述衬底与所述第一电极、所述第二电极、所述第三电极和所述第四电极之间；以及
电压布线，设置在所述通孔层和所述衬底之间，
其中，所述电压布线包括：
第一电压布线，电连接到所述第一电极；
第二电压布线，电连接到所述第二电极；
第三电压布线，电连接到所述第三电极；以及
第四电压布线，电连接到所述第四电极。
6.根据权利要求5所述的显示装置，其中，所述第四电压布线电连接到所述第一电压布线。
7.根据权利要求5所述的显示装置，其中，
所述第一电极通过设置在所述通孔层和所述衬底之间的第一晶体管电连接到所述第一电压布线，以及
所述第二电极通过穿透所述通孔层的第一接触孔接触所述第二电压布线。
8.根据权利要求7所述的显示装置，其中，
所述第三电极通过穿透所述通孔层的第二接触孔与所述第三电压布线接触，以及
所述第四电极通过穿透所述通孔层的第三接触孔与所述第四电压布线接触。
9.根据权利要求7所述的显示装置，其中，
所述第三电极通过穿透所述通孔层的第二接触孔与所述第三电压布线接触，以及
所述第四电极通过第一电容器和与所述第一电容器电连接的第二晶体管电连接到所述第四电压布线。
10.根据权利要求5所述的显示装置，其中，所述第四电压布线电连接到与所述第一电压布线电连接的电力存储装置。
11.根据权利要求1所述的显示装置，还包括堤部，所述堤部围绕其中设置有所述第一电极和所述第二电极的区域以及其中设置有所述第三电极和所述第四电极的区域。
12.根据权利要求11所述的显示装置，还包括突出图案，所述突出图案设置在所述衬底和所述第一电极之间、以及所述衬底和所述第二电极之间。
13.根据权利要求11所述的显示装置，其中，
所述第一电极和所述第二电极中的每个在第一方向上延伸，
所述第三电极和所述第四电极中的每个在所述第一方向上延伸，以及
在由所述堤部围绕的所述区域中，其中设置有所述第一电极和所述第二电极的所述区域在与所述第一方向相交的第二方向上与其中设置有所述第三电极和所述第四电极的所述区域间隔开。
14.根据权利要求11所述的显示装置，其中，
所述第一电极和所述第二电极中的每个在第二方向上延伸，
所述第三电极和所述第四电极中的每个在所述第二方向上延伸，以及
其中设置有所述第一电极和所述第二电极的所述区域在所述第二方向上与其中设置有所述第三电极和所述第四电极的所述区域间隔开。
15.根据权利要求14所述的显示装置，其中，
所述第一电极和所述第三电极设置成在所述第二方向上彼此对准，以及
所述第二电极和所述第四电极设置成在所述第二方向上彼此对准。
16.显示装置，包括显示区域和围绕所述显示区域的非显示区域，所述显示装置包括：
多个子像素，设置在所述显示区域中并且设置在第一方向上和与所述第一方向相交的第二方向上，所述多个子像素中的每个包括：
第一电极；
第二电极，与所述第一电极间隔开；以及
发光元件，设置在所述第一电极和所述第二电极上；以及
半导体元件阵列，设置在所述非显示区域中，所述半导体元件阵列包括：
第三电极；
第四电极，与所述第三电极间隔开；以及
半导体元件，设置在所述第三电极和所述第四电极上，
其中，所述半导体元件阵列在所述显示区域的在所述第二方向上的侧部上设置在所述非显示区域中。
17.根据权利要求16所述的显示装置，其中，
所述发光元件各自包括第一半导体层、第二半导体层和设置在所述第一半导体层和所述第二半导体层之间的发光层，以及
所述半导体元件和所述发光元件的所述第一半导体层包括相同的材料。
18.根据权利要求16所述的显示装置，还包括：
第一连接电极，设置在所述第一电极上并且与所述发光元件中的每个的一端接触；
第二连接电极，设置在所述第二电极上并且与所述发光元件中的每个的另一端接触；
第三连接电极，设置在所述第三电极上并且与所述半导体元件中的每个的一端接触；以及
第四连接电极，设置在所述第四电极上并且与所述半导体元件中的每个的另一端接触。
19.根据权利要求18所述的显示装置，其中，
所述第一连接电极和所述第二连接电极中的每个与所述发光元件中的每个形成欧姆接触，
所述第三连接电极与所述半导体元件中的每个形成肖特基接触，以及
所述第四连接电极与所述半导体元件中的每个形成欧姆接触。
20.根据权利要求16所述的显示装置，其中，所述第一电极、所述第二电极、所述第三电极和所述第四电极设置在相同的层上。
CN202111611450.0A 2020-12-30 2021-12-27 显示装置 Pending CN114695417A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200188548A KR20220097711A (ko) 2020-12-30 2020-12-30 표시 장치
KR10-2020-0188548 2020-12-30

Publications (1)

Publication Number Publication Date
CN114695417A true CN114695417A (zh) 2022-07-01

Family

ID=82119174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111611450.0A Pending CN114695417A (zh) 2020-12-30 2021-12-27 显示装置

Country Status (3)

Country Link
US (1) US20220209069A1 (zh)
KR (1) KR20220097711A (zh)
CN (1) CN114695417A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101883842B1 (ko) * 2011-12-26 2018-08-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
TWI737484B (zh) * 2020-06-05 2021-08-21 友達光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
US20220209069A1 (en) 2022-06-30
KR20220097711A (ko) 2022-07-08

Similar Documents

Publication Publication Date Title
US20230057723A1 (en) Display apparatus
US12033993B2 (en) Display device having plurality of light emitting elements between a bank structure
CN113707686A (zh) 显示装置
CN115917751A (zh) 显示装置
CN116057614A (zh) 显示装置
US20220359790A1 (en) Display device
US12087882B2 (en) Display device
US20220085246A1 (en) Display device
US20230187584A1 (en) Display device
CN114335052A (zh) 显示设备
CN115769378A (zh) 显示装置
CN116195060A (zh) 显示装置
US20220209069A1 (en) Display device
US11785809B2 (en) Display device
CN220210915U (zh) 显示装置
US20230260981A1 (en) Display device
US20220406971A1 (en) Display device
US20230261142A1 (en) Display device
US20230016834A1 (en) Display device
US20230207610A1 (en) Display device
CN115050780A (zh) 显示装置
CN116666414A (zh) 显示装置
CN116018688A (zh) 发光二极管和包括该发光二极管的显示装置
CN115440758A (zh) 显示装置
CN116895679A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination