CN116018688A - 发光二极管和包括该发光二极管的显示装置 - Google Patents

发光二极管和包括该发光二极管的显示装置 Download PDF

Info

Publication number
CN116018688A
CN116018688A CN202180055734.8A CN202180055734A CN116018688A CN 116018688 A CN116018688 A CN 116018688A CN 202180055734 A CN202180055734 A CN 202180055734A CN 116018688 A CN116018688 A CN 116018688A
Authority
CN
China
Prior art keywords
electrode
light emitting
connection electrode
emitting element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180055734.8A
Other languages
English (en)
Inventor
任铉德
姜锺赫
安正铉
李元镐
崔海润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116018688A publication Critical patent/CN116018688A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种发光二极管和包括该发光二极管的显示装置。所述显示装置包括：第一电极和第二电极，设置在基底上并且彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；发光二极管，在第一绝缘层上设置在第一电极和第二电极上方；第一连接电极，设置在第一电极上并且与发光二极管接触；第二连接电极，设置在第二电极上并且与发光二极管接触；第二绝缘层，设置在第一发光二极管、第一连接电极和第二连接电极上；以及第三连接电极，设置在第二绝缘层上并且通过部分地暴露发光二极管的开口与发光二极管接触。

Description

发光二极管和包括该发光二极管的显示装置
技术领域
公开涉及发光元件和包括该发光元件的显示装置。
背景技术
随着多媒体技术的发展，显示装置正在变得越来越重要。因此，已经使用了诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等的各种显示装置。
典型的显示装置包括诸如有机发光显示面板或液晶显示(LCD)面板的显示面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机LED。
发明内容
技术问题
公开的方面提供了一种可以与发光元件的定向方向无关地发射光的显示装置。
公开的方面还提供了一种电流可以在特定方向或选定方向上通过其流动的发光元件。
应当注意的是，本公开的方面不限于上述方面，并且本公开的其他未提及的方面将通过以下描述被本领域技术人员清楚地理解。
技术方案
根据公开的实施例，一种显示装置包括：第一电极和第二电极，设置在基底上并且彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；发光元件，设置在第一绝缘层上，发光元件中的每个具有设置在第一电极上的第一端和设置在所述第二电极上的第二端；第一连接电极，设置在第一电极上并且电接触发光元件中的每个的所述第一端；第二连接电极，设置在第二电极上并且电接触发光元件中的每个的所述第二端；第二绝缘层，设置在发光元件、第一连接电极和第二连接电极上；以及第三连接电极，设置在第二绝缘层上并且通过形成在第二绝缘层中的开口电接触发光元件，开口部分地暴露发光元件。
第一连接电极可以电接触发光元件中的每个的端表面，第二连接电极可以电接触发光元件中的每个的另一端表面，并且第三连接电极可以电接触发光元件中的每个的侧表面。
发光元件可以包括：第一发光元件，具有设置在第一电极上的第一端和设置在第二电极上的第二端；以及第二发光元件，具有设置在第二电极上的第一端和设置在第一电极上的第二端。
发光元件中的每个可以包括多个半导体层和围绕多个半导体层的绝缘膜，并且第三连接电极可以电接触发光元件中的每个的一侧处的半导体层。
发光元件中的每个可以包括：第一半导体层；第二半导体层，设置在第一半导体层上；发光层，设置在第一半导体层与第二半导体层之间；以及第三半导体层，设置在第一半导体层的与面对发光层的表面相对的表面上，并且第三连接电极可以电接触第一半导体层。
发光元件中的每个还可以包括第四半导体层，第四半导体层设置在其中第一半导体层电接触第三连接电极的部分与其上设置有第三半导体层的端表面之间。
显示装置还可以包括：导电层，设置在基底上；以及过孔层，设置在导电层上，第一电极可以通过穿透过孔层的第一电极接触孔电接触导电层的第一导电图案，并且第一连接电极可以通过穿透第一绝缘层的第一接触部电接触第一电极。
第二连接电极可以通过穿透过孔层和第一绝缘层的第二接触部电接触导电层的第二导电图案，并且第三连接电极可以通过穿透过孔层、第一绝缘层和第二绝缘层的第三接触部而电接触导电层的电压布线。
第二电极可以通过穿透过孔层的第二电极接触孔电接触导电层的电压布线，第二连接电极可以通过穿透第一绝缘层的第四接触部电接触第一电极，并且第三连接电极可以通过穿透第一绝缘层和第二绝缘层的第五接触部电接触第二电极。
显示装置还可以包括：第四连接电极，在第一绝缘层与第二绝缘层之间设置在第一电极上，并且电接触发光元件；第五连接电极，在第一绝缘层与第二绝缘层之间设置在第二电极上，并且电接触发光元件；以及第六连接电极，设置在第二绝缘层上并且电接触发光元件，其中，第四连接电极可以与第一连接电极间隔开，第五连接电极可以与第二连接电极间隔开，并且第六连接电极可以与第三连接电极间隔开。
第三连接电极可以与电接触第四连接电极和第五连接电极的发光元件叠置，第六连接电极可以与电接触第一连接电极和第二连接电极的发光元件叠置，并且第六连接电极可以通过穿透第二绝缘层的第六接触部而电接触第四连接电极和第五连接电极。
显示装置还可以包括：第三电极和第四电极，设置在基底上并且彼此间隔开；第四连接电极，设置在第三电极上；第五连接电极，设置在第四电极上；以及第六连接电极，设置在第二绝缘层上，其中，发光元件可以包括：第一发光元件组，设置在第一电极和第二电极上；以及第二发光元件组，设置在第三电极和第四电极上，第三连接电极电接触第二发光元件组，并且第六连接电极电接触第一发光元件组。
第六连接电极还可以包括横跨第二电极、第三电极和第四电极设置的电极延伸部，并且电极延伸部可以通过穿透第二绝缘层的第六接触部电接触第四连接电极和第五连接电极。
显示装置还可以包括：第三绝缘层，设置在发光元件与第二绝缘层之间，其中，第一连接电极和第二连接电极中的每个的一部分可以设置在第三绝缘层上，并且第二绝缘层的开口可以穿透第三绝缘层以暴露发光元件。
显示装置还可以包括：第四绝缘层，设置在第二连接电极与第二绝缘层之间，其中，第一连接电极的一部分可以设置在第四绝缘层上，并且第二绝缘层的开口可以穿透第四绝缘层以暴露发光元件。
根据公开的实施例，一种发光元件包括：第一半导体层，掺杂有n型掺杂剂；第二半导体层，设置在第一半导体层上并且掺杂有p型掺杂剂；发光层，设置在第一半导体层与第二半导体层之间；第三半导体层，设置在第一半导体层的与面对发光层的表面相对的表面上，第三半导体层是未掺杂的；以及绝缘膜，围绕至少发光层的外表面。
第三半导体层的长度可以为发光元件的长度的20％或更小。
发光元件还可以包括：电子阻挡层，设置在第三半导体层中。
发光元件还可以包括：电子阻挡层，设置在第一半导体层中并且设置在第三半导体层与发光层之间。
电子阻挡层与第三半导体层之间的间隙可以小于电子阻挡层与发光层之间的间隙。
其他实施例的细节包括在详细描述和附图中。
有益效果
根据实施例的发光元件可以包括未掺杂的半导体层。因此，电流可以在特定方向上流动。
显示装置可以包括以上发光元件和电连接到发光元件的不同半导体层的多个连接电极。在根据实施例的显示装置中，可以使发光元件发射光而与发光元件的定向方向无关，并且可以使每单位面积不能发射光的发光元件的数量最小化，从而改善制造工艺的良率。
根据实施例的效果不受以上例示的内容的限制，并且更多各种效果包括在本公开中。
附图说明
图1是根据实施例的显示装置的示意性平面图。
图2是根据实施例的显示装置的像素的示意性平面图。
图3是图2的第一子像素的示意性平面图。
图4是沿着图3的线Q1-Q1'和线Q2-Q2'截取的示意性剖视图。
图5是沿着图3的线Q3-Q3'截取的示意性剖视图。
图6是根据实施例的发光元件的示意图。
图7是图6的发光元件的示意性剖视图。
图8是沿着图3的线Q4-Q4'截取的示意性剖视图。
图9是示出根据实施例的显示装置的发光元件和第三连接电极的布置的示意性剖视图。
图10是示出用于使根据实施例的显示装置的发光元件发射光的电流的流动的示意图。
图11是根据另一实施例的显示装置的子像素的示意性平面图。
图12是沿着图11的线Q5-Q5'截取的示意性剖视图。
图13是沿着图11的线Q6-Q6'截取的示意性剖视图。
图14是根据实施例的发光元件的示意性剖视图。
图15是根据实施例的发光元件的示意性剖视图。
图16是根据另一实施例的显示装置的子像素的示意性平面图。
图17是沿着图16的线Q7-Q7'截取的示意性剖视图。
图18是根据实施例的图16的显示装置的另一实施例的子像素的示意性平面图。
图19是根据另一实施例的显示装置的子像素的示意性平面图。
图20是沿着图19的线Q8-Q8'截取的示意性剖视图。
图21是沿着图19的线Q9-Q9'和线Q10-Q10'截取的示意性剖视图。
图22是根据实施例的图19的显示装置的另一实施例的子像素的示意性平面图。
图23是根据另一实施例的显示装置的子像素的示意性平面图。
图24是根据实施例的图23的显示装置的另一实施例的子像素的示意性平面图。
图25是根据另一实施例的显示装置的一部分的示意性剖视图。
图26是根据另一实施例的显示装置的一部分的示意性剖视图。
图27是根据另一实施例的显示装置的一部分的示意性剖视图。
图28是根据另一实施例的发光元件的示意性剖视图。
图29是包括图28的发光元件的显示装置的一部分的示意性平面图。
具体实施方式
现在将在下文中参照其中示出了优选实施例的附图更充分地描述本公开。然而，本公开可以以不同的形式实施，并且不应被解释为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域的技术人员充分传达公开的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在居间层。在整个说明书中，相同的附图标号指示相同的组件。
将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参照附图描述实施例。
图1是根据实施例的显示装置10的示意性平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示屏幕的任何电子装置。显示装置10的示例可以包括所有提供显示屏幕的电视、笔记本计算机、监视器、广告牌、物联网(IoT)、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和摄像机。
显示装置10包括提供显示屏幕的显示面板。显示面板的示例包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面将描述无机发光二极管显示面板被应用作为显示面板的示例的情况，但是公开不限于这种情况，在公开的精神和范围内还可以应用其他显示面板。
显示装置10的形状可以被不同地修改。例如，显示装置10可以具有诸如横向长的矩形、纵向长的矩形、正方形、具有倒角(圆形)拐角(顶点)的四边形、其他多边形和圆形的各种形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中，显示装置10的形状类似于在第二方向DR2上长的矩形。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中可以显示画面的区域，非显示区域NDA可以是其中不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为无效区域。显示区域DPA通常可以占据显示装置10的中心。
显示区域DPA可以包括多个像素PX。像素PX可以在矩阵方向上布置。在平面图中，像素PX中的每个可以是矩形的或正方形的。然而，公开不限于此，像素PX中的每个也可以具有每条边相对于一个方向倾斜的菱形平面形状。像素PX可以以条带(stripe)或
Figure BDA0004113274670000061
类型交替地布置。像素PX中的每个可以包括可以发射特定波段或给定波段的光以显示特定颜色的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以整体地或部分地围绕显示区域DPA，或者可以与显示区域DPA相邻。显示区域DPA可以是矩形的，非显示区域NDA可以与显示区域DPA的四条边相邻地设置。非显示区域NDA可以形成显示装置10的边框。在每个非显示区域NDA中，可以设置包括在显示装置10中的布线或电路驱动器，或者可以安装外部装置。
图2是根据实施例的显示装置的像素PX的示意性平面图。
参照图2，显示装置10的像素PX中的每个可以包括多个子像素PXn(其中n为1至3)。例如，一个像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可以发射第一颜色的光，第二子像素PX2可以发射第二颜色的光，第三子像素PX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，公开不限于此，子像素PXn也可以发射相同颜色的光。尽管在图2中一个像素PX可以包括三个子像素PXn，但是公开不限于此，像素PX还可以包括更多数量的子像素PXn。
显示装置10的每个子像素PXn可以包括发射区域EMA和非发射区域(未示出)。发射区域EMA可以是其中设置有发光元件ED以发射特定波段的光或给定波段的光的区域，非发射区域可以是其中未设置发光元件ED且由于从发光元件ED发射的光未到达该区域而不从其输出光的区域。发射区域可以包括其中设置有发光元件ED的区域和与发光元件ED相邻并且从发光元件ED发射的光被输出到其的区域。
然而，公开不限于此，发射区域还可以包括从发光元件ED发射的光在被其他构件反射或折射之后从其输出的区域。多个发光元件ED可以设置在每个子像素PXn中，并且其中设置有发光元件ED的区域和与该区域相邻的区域可以形成发射区域。
尽管子像素PXn的相应发射区域EMA在图中具有基本上相同的面积，但是公开不限于此。在实施例中，每个子像素PXn的发射区域EMA可以根据从设置在对应的子像素PXn中的发光元件ED发射的光的颜色或波段而具有不同的面积。
每个子像素PXn还可以包括设置在非发射区域中的子区域SA。子区域SA可以设置在发射区域EMA的在第一方向DR1上的一侧，并且可以设置在沿第一方向DR1邻近的子像素PXn的发射区域EMA之间。例如，多个发射区域EMA和多个子区域SA可以在第二方向DR2上重复地布置或设置，但是可以在第一方向DR1上交替地布置或设置。第一堤BNL1可以设置在子区域SA与发射区域EMA之间，并且它们之间的间隙可以根据第一堤BNL1的宽度而变化。因为发光元件ED未设置在子区域SA中，所以光可以不从子区域SA出射，但是设置在每个子像素PXn中的电极RME的部分可以设置在子区域SA中。设置在不同子像素PXn中的电极RME可以在子区域SA中彼此分离。
第一堤BNL1可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以遍及整个显示区域DPA形成格子图案。第一堤BNL1可以设置在每个子像素PXn的边界处，以使邻近的子像素PXn分离。第一堤BNL1可以围绕设置在每个子像素PXn中的发射区域EMA和子区域SA，以使它们彼此分离。
图3是图2的第一子像素的示意性平面图。图4是沿着图3的线Q1-Q1'和线Q2-Q2'截取的示意性剖视图。图5是沿着图3的线Q3-Q3'截取的示意性剖视图。图3示出了包括在像素PX中的第一子像素PX1，图4示出了横跨设置在第一子像素PX1中的不同发光元件ED(ED1和ED2)的两端的剖面。图5示出了多个连接电极CNE可以通过其电连接到电极RME或下面的导电层的接触部CT1至CT3的剖面。
结合图2参照图3至图5，显示装置10可以包括第一基底SUB以及设置在第一基底SUB上的半导体层、多个导电层和多个绝缘层。半导体层、导电层和绝缘层可以构成显示装置10的电路层CCL和显示元件层。
第一基底SUB可以是绝缘基底。第一基底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。第一基底SUB可以是刚性基底，但也可以是可以弯曲、折叠、卷曲等的柔性基底。
第一导电层可以设置在第一基底SUB上。第一导电层可以包括底金属层BML，并且底金属层BML与第一晶体管T1的有源层ACT1叠置。底金属层BML可以包括光阻挡材料以防止光进入第一晶体管T1的有源层ACT1。然而，也可以省略底金属层BML。
缓冲层BL可以设置在底金属层BML和第一基底SUB上。缓冲层BL可以形成在第一基底SUB上以保护像素PX的晶体管免受通过易被湿气渗透的第一基底SUB引入的湿气的影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT1。有源层ACT1可以与稍后将描述的第二导电层的栅电极G1部分地叠置。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在实施例中，上述半导体层可以包括多晶硅。氧化物半导体可以为包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
尽管在附图中一个第一晶体管T1设置在显示装置10的每个子像素PXn中，但是公开不限于此。显示装置10也可以包括更多数量的晶体管。
第一栅极绝缘层GI设置在半导体层和缓冲层BL上。第一栅极绝缘层GI可以用作第一晶体管T1的栅极绝缘膜。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以在作为厚度方向的第三方向DR3上与有源层ACT1的沟道区叠置。尽管在附图中未示出，但是第二导电层还可以包括存储电容器的电容电极。
第一层间绝缘层IL1设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层与设置在第二导电层上的其他层之间的绝缘膜，并且可以保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可以包括第一晶体管T1的第一源电极S1和第一漏电极D1。
第一晶体管T1的第一源电极S1和第一漏电极D1可以分别通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔电接触有源层ACT1。第一源电极S1可以通过穿透第一层间绝缘层IL1、第一栅极绝缘层GI和缓冲层BL的另一接触孔电接触底金属层BML。尽管在附图中未示出，但是第三导电层还可以包括多条数据布线或存储电容器的电容电极。
第二层间绝缘层IL2设置在第三导电层上。第二层间绝缘层IL2可以用作第三导电层与设置在第三导电层上的其他层之间的绝缘膜，并且可以保护第三导电层。
第四导电层设置在第二层间绝缘层IL2上。第四导电层可以包括第一电压布线VL1、第二电压布线VL2、第一导电图案CDP1和第二导电图案CDP2。供应到第一晶体管T1的高电位电压(或第一电源电压)可以施加到第一电压布线VL1，供应到第三连接电极CNE3的低电位电压(或第二电源电压)可以施加到第二电压布线VL2。
第一导电图案CDP1和第二导电图案CDP2可以电连接到第一晶体管T1。第一导电图案CDP1可以电连接到稍后将描述的第一电极RME1，第二导电图案CDP2可以电连接到第二连接电极CNE2。第一晶体管T1可以将从第一电压布线VL1接收的第一电源电压发送到第一电极RME1和第二连接电极CNE2。然而，公开不限于此。在其中第二连接电极CNE2电连接到第一电极RME1的实施例中，可以省略第二导电图案CDP2。
上述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2中的每个可以由可以彼此交替地堆叠的多个无机层组成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2中的每个可以是其中包括氧化硅(SiOx)、氮化硅(SiNx)和氧氮化硅(SiOxNy)中的至少任何一种的无机层可以彼此堆叠的双层，或者可以是其中这些无机层可以彼此交替地堆叠的多层。然而，公开不限于此，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2中的每个也可以是包括以上绝缘材料中的任何一种的一个无机层。在实施例中，第一层间绝缘层IL1和第二层间绝缘层IL2可以由诸如聚酰亚胺(PI)的有机绝缘材料制成。
第二导电层、第三导电层和第四导电层中的每个可以是但不限于由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及其合金中的任何一种或更多种制成的单层或多层。
过孔层VIA设置在第四导电层上。过孔层VIA可以包括诸如聚酰亚胺(PI)的有机绝缘材料并且执行表面平坦化功能。
多个电极RME、第一堤BNL1、多个发光元件ED1和ED2以及多个连接电极CNE(CNE1至CNE3)作为显示元件层设置在过孔层VIA上。多个绝缘层PAS1和PAS2可以设置在过孔层VIA上。
电极RME在一个方向上延伸并且设置在每个子像素PXn中。在每个子像素PXn中，电极RME可以在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开。
例如，一个子像素PXn可以包括横跨发射区域EMA和子区域SA在第一方向DR1上延伸的多个电极RME。在第一方向DR1上邻近的子像素PXn的电极RME可以在子区域SA的分离部分ROP中彼此分离。在制造显示装置10的工艺中，电极RME可以形成为在第一方向DR1上延伸的电极线，并且用于在每个子像素PXn中产生电场以使发光元件ED对准。发光元件ED可以由于在电极线上产生的电场而通过介电泳力来对准，并且电极线可以在分离部分ROP中分离以形成电极RME。
尽管在附图中电极RME在子区域SA的分离部分ROP中彼此间隔开，但是公开不限于此。在实施例中，设置在每个子像素PXn中的电极RME可以在形成在发射区域EMA中的分离部分ROP中彼此间隔开。电极RME可以被划分为位于或设置在发射区域EMA的分离部分ROP的一侧的一个电极组以及位于或设置在分离部分ROP的另一侧的另一电极组。
根据实施例，显示装置10可以包括设置在每个子像素PXn中的第一电极RME1和第二电极RME2。第一电极RME1和第二电极RME2可以在过孔层VIA上在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开。第一电极RME1和第二电极RME2可以具有相同的宽度，但是公开不限于此。
第一电极RME1可以是电连接到设置在过孔层VIA下面或下方的第四导电层的第一类型电极，第二电极RME2可以是不电连接到第四导电层的第二类型电极。第一电极RME1可以通过形成在与第一堤BNL1叠置的部分中的第一电极接触孔CTD电连接或直接电连接到第四导电层。第一电极RME1可以通过穿透设置在第一电极RME1下面或下方的过孔层VIA的第一电极接触孔CTD电接触第一导电图案CDP1。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1，以接收第一电源电压。由于第一电极RME1针对每个子像素PXn单独地设置，因此不同子像素PXn的发光元件ED可以单独地发射光。
作为另一示例，第二电极RME2可以不电连接到下面的导电层，并且可以在发光元件ED对准之后保持浮置。如稍后将描述的，传输到第二电压布线VL2的电信号可以发送到第三连接电极CNE3，并且设置在第二电极RME2上的第二连接电极CNE2可以电连接或直接电连接到第二导电图案CDP2。第二电极RME2可以在对准发光元件ED的工艺中被使用，而在驱动显示装置10的情况下可以不传输电信号。虽然在发光元件ED的对准工艺中不同的电信号分别传输到第一电极RME1和RME2，但是在驱动显示装置10的情况下，相同的电信号可以传输到设置在第一电极RME1上的连接电极和设置在第二电极RME2上的连接电极。为此，通过显示装置10的制造工艺，第一电极RME1和第二电极RME2可以彼此分离，并且设置在第二电极RME2上的连接电极可以电连接或直接电连接到设置在过孔层VIA下面或下方的导电层。
然而，公开不限于此。在实施例中，第二电极RME2也可以是电连接到下面的导电层的第一类型电极。尽管在附图中两个电极RME设置在每个子像素PXn中，但是公开不限于此。显示装置10还可以包括更多数量的电极(例如，第二类型电极)，并且第二类型电极中的一些或多个第二类型电极可以保持浮置，而其他第二类型电极电连接到连接电极。稍后将参照其他实施例对此进行描述。
电极RME中的一些或多个电极RME可以电连接到发光元件ED。例如，第一电极RME1可以通过稍后将描述的第一连接电极CNE1电连接到发光元件ED，并且可以将从第四导电层接收的电信号发送到发光元件ED。用于使发光元件ED发射光的电信号可以传输或直接传输到第一电极RME1。在其中还包括除了第一电极RME1和第二电极RME2之外的电极的实施例中，电信号可以通过连接电极CNE和发光元件ED传输到该电极。
每个电极RME可以包括具有高反射率的导电材料。例如，每个电极RME可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属作为具有高反射率的材料，或者可以是包括铝(Al)、镍(Ni)或镧(La)的合金。每个电极RME可以使从发光元件ED发射之后朝向第一堤BNL1的侧表面行进的光朝向每个子像素PXn上方反射。
然而，公开不限于此，每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO或ITZO的材料。在实施例中，每个电极RME可以具有其中透明导电材料和具有高反射率的金属层可以以一个或更多个层彼此堆叠或者可以形成为包括透明导电材料和具有高反射率的金属层的单层的结构。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
第一绝缘层PAS1设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以整体地覆盖电极RME或与电极RME整体地叠置并且保护电极RME，同时使它们彼此绝缘。第一绝缘层PAS1可以防止设置在第一绝缘层PAS1上的发光元件ED接触或直接接触其他构件并因此被损坏。
在实施例中，第一绝缘层PAS1可以是台阶状的，使得第一绝缘层PAS1的上表面的一部分在沿第二方向DR2彼此间隔开的电极RME之间凹陷。发光元件ED可以设置在第一绝缘层PAS1的台阶状的上表面上，并且可以在发光元件ED中的每个与第一绝缘层PAS1之间形成空间。然而，公开不限于此。
第一绝缘层PAS1可以包括部分地暴露电极RME的上表面或穿透直到过孔层VIA的多个接触部(例如，第一接触部CT1至第三接触部CT3)。接触部可以穿透第一绝缘层PAS1，并且稍后将描述的连接电极CNE可以通过接触部电接触电极RME或设置在过孔层VIA下面或下方的第四导电层。
第一堤BNL1可以设置在第一绝缘层PAS1上。在平面图中，第一堤BNL1可以包括在第一方向DR1和第二方向DR2上延伸的部分以形成格子图案。第一堤BNL1可以设置在每个子像素PXn的边界处，以分离邻近的子像素PXn。第一堤BNL1可以围绕设置在每个子像素PXn中的发射区域EMA和子区域SA，以将它们彼此分离。
第一堤BNL1可以具有预定的高度，并且在显示装置10的制造工艺期间在喷墨印刷工艺中防止墨溢出到相邻的子像素PXn。第一堤BNL1可以防止其中针对不同子像素PXn分散有不同发光元件ED的墨彼此混合。
发光元件ED可以设置在第一绝缘层PAS1上。每个发光元件ED可以包括在与第一基底SUB的上表面平行的方向上设置的多个层。显示装置10的发光元件ED延伸所沿的方向可以与第一基底SUB平行，并且包括在每个发光元件ED中的多个半导体层可以沿着与第一基底SUB的上表面平行的方向顺序地布置或设置。然而，公开不限于此。在一些情况下，在发光元件ED具有不同结构的情况下，层可以在与第一基底SUB垂直的方向上布置或设置或定位。
发光元件ED可以沿着每个电极RME延伸所沿的第一方向DR1彼此间隔开，并且可以基本上彼此平行地对准。发光元件ED可以在一个方向上延伸，并且每个电极RME延伸所沿的方向和发光元件ED延伸所沿的方向可以基本上彼此垂直。然而，公开不限于此，发光元件ED也可以相对于每个电极RME延伸所沿的方向倾斜地延伸。
每个发光元件ED可以包括多个半导体层，并且可以电接触稍后将描述的连接电极CNE1至CNE3。绝缘膜38(见图6)可以不形成在每个发光元件ED的在发光元件ED的延伸方向上的端表面上，从而部分地暴露半导体层。暴露的半导体层可以电接触连接电极CNE。在根据实施例的显示装置10中，可以去除绝缘膜38的可以位于或设置在每个发光元件ED的侧表面上的一部分，并且连接电极CNE中的一些或多个连接电极CNE可以电连接到发光元件ED的侧表面。每个发光元件ED可以通过连接电极CNE电连接到第一电极RME1或设置在过孔层VIA下面或下方的导电层，并且可以响应于接收到的电信号而发射特定波段或给定波段的光。
设置在不同子像素PXn中的发光元件ED可以根据形成半导体层的材料而发射不同波段的光。然而，公开不限于此，设置在不同子像素PXn中的发光元件ED也可以发射相同颜色的光。由于每个发光元件ED可以包括掺杂有不同导电类型的半导体层，因此它可以通过在电极RME上产生的电场被定向为使得一端面对特定方向或选定方向。
每个发光元件ED可以延伸为大于第一电极RME1与第二电极RME2之间的间隙的长度，并且可以被设置为使得两端分别位于第一电极RME1和第二电极RME2上。根据实施例，显示装置10可以包括其相应端面对不同方向的多个发光元件ED(ED1和ED2)。每个发光元件ED可以包括多个半导体层，并且第一端和与第一端相对的第二端可以基于任何一个半导体层来限定。每个发光元件ED可以被设置为使得第一端和第二端分别位于第一电极RME1和第二电极RME2上。然而，发光元件ED可以根据发光元件ED的第一端位于其上的电极RME1或RME2而被划分为不同的发光元件ED1和ED2。例如，发光元件ED可以包括具有位于第一电极RME1上的第一端和位于第二电极RME2上的第二端的第一发光元件ED1以及具有位于第二电极RME2上的第一端和位于第一电极RME1上的第二端的第二发光元件ED2。然而，公开不限于此，根据发光元件ED在第一电极RME1与第二电极RME2之间定向所沿的方向，每个发光元件ED也可以被设置为使得仅一端位于电极RME1或RME2上。
第一发光元件ED1和第二发光元件ED2中的每个的两端可以电连接到不同的连接电极。第一发光元件ED1的第一端可以电连接到设置在第一电极RME1上的连接电极，而第二发光元件ED2的第一端可以电连接到设置在第二电极RME2上的连接电极。如稍后将描述的，分别位于电极RME1和RME2上的连接电极可以电连接到第一晶体管T1，并且第一发光元件ED1和第二发光元件ED2可以通过连接电极电连接到第一晶体管T1，而与第一端面对的方向无关。
显示装置10的制造工艺可以包括用于将发光元件ED放置在电极RME1和RME2上的对准工艺。发光元件ED中的每个可以包括掺杂有不同导电类型的多个半导体层，并且可以随着它的定向方向和位置通过在电极RME1和RME2上产生的电场而改变来放置在电极RME上。可以根据半导体层的位置来限定每个发光元件ED的作为特定端或选定端面对的方向的定向方向。设置在电极RME上的多个发光元件ED的定向方向可以不一致。例如，类似于第一发光元件ED1和第二发光元件ED2，发光元件ED的第一端可以面对不同的方向。如果设置在任何一个电极上的连接电极CNE电连接到发光元件ED，使得发光元件ED中的仅一些或仅多个发光元件ED(例如，仅第一发光元件ED1)的第一端电连接到第一晶体管T1，则发光元件ED中的一些或多个发光元件ED(例如，第二发光元件ED2)不会发射光。
根据实施例的显示装置10可以包括电路层CCL、连接电极CNE和发光元件ED之间的连接结构，以使得光能够发射，而与发光元件ED的定向方向无关。第一电极RME1和第二电极RME2可以在发光元件ED的对准工艺中被使用。在发光元件ED发射光的情况下，传输到电路层CCL的电信号可以通过不同的连接电极CNE发送到发光元件ED。稍后将描述连接电极CNE的布置和连接电极CNE与发光元件ED的连接。
第二绝缘层PAS2设置在发光元件ED上。第二绝缘层PAS2可以整体地设置在第一绝缘层PAS1上，并且可以覆盖设置在第一绝缘层PAS1上的发光元件ED和第一堤BNL1或者与设置在第一绝缘层PAS1上的发光元件ED和第一堤BNL1叠置。第二绝缘层PAS2可以覆盖稍后将描述的第一连接电极CNE1和第二连接电极CNE2或者与稍后将描述的第一连接电极CNE1和第二连接电极CNE2叠置并且可以保护第一连接电极CNE1和第二连接电极CNE2，同时使它们彼此绝缘。第二绝缘层PAS2可以使第一连接电极CNE1和第二连接电极CNE2与设置在第二绝缘层PAS2上的第三连接电极CNE3绝缘。
根据实施例，第二绝缘层PAS2可以由透明绝缘材料制成。显示装置10可以包括覆盖发光元件ED(ED1和ED2)或与发光元件ED(ED1和ED2)叠置并且使连接电极CNE彼此绝缘的第二绝缘层PAS2。第二绝缘层PAS2可以由透明材料制成，使得从发光元件ED发射的光可以朝向过孔层VIA上方出射。
在第二绝缘层PAS2中，可以形成部分地暴露在第二绝缘层PAS2下面或下方的发光元件ED的侧表面的开口OP以及穿透第一绝缘层PAS1和过孔层VIA两者的第三接触部CT3。稍后将描述的第三连接电极CNE3可以设置在第二绝缘层PAS2上，但是可以通过开口OP和第三接触部CT3电连接到发光元件ED以及设置在过孔层VIA下面或下方的导电层。
多个连接电极CNE设置在发光元件ED上。连接电极CNE可以包括分别设置在电极RME1和RME2上并且设置在第一绝缘层PAS1与第二绝缘层PAS2之间的第一连接电极CNE1和第二连接电极CNE2以及设置在第二绝缘层PAS2上以与发光元件ED叠置的第三连接电极CNE3。
连接电极CNE中的每个可以包括横跨发射区域EMA和子区域SA在第一方向DR1上延伸的部分。第一连接电极CNE1可以设置在第一电极RME1上以在第一方向DR1上延伸，第二连接电极CNE2可以设置在第二电极RME2上以在第一方向DR1上延伸。第三连接电极CNE3可以设置在第一电极RME1与第二电极RME2之间的空间中以与发光元件ED叠置，并且可以在第一方向DR1上延伸。连接电极CNE可以设置在被设置于发射区域EMA与子区域SA之间的第一堤BNL1上，并且可以在每个子像素PXn中形成线型图案。类似于电极RME，设置在同一层的连接电极CNE可以在第二方向DR2上彼此间隔开。第一连接电极CNE1和第二连接电极CNE2可以在发光元件ED上在第二方向DR2上间隔开。
在实施例中，第一连接电极CNE1和第二连接电极CNE2可以具有与第三连接电极CNE3相同的宽度，并且第三连接电极CNE3的宽度可以大于第一电极RME1与第二电极RME2之间的间隙。第三连接电极CNE3可以与发光元件ED叠置，并且第三连接电极CNE3的两个侧表面可以在厚度方向上分别与第一电极RME1和第二电极RME2叠置。在平面图中，第一连接电极CNE1与第二连接电极CNE2之间在第二方向DR2上的间隙可以小于电极RME1和RME2之间的间隙，并且第三连接电极CNE3可以在厚度方向上与第一连接电极CNE1和第二连接电极CNE2叠置。然而，由于第三连接电极CNE3设置在第二绝缘层PAS2上，因此它可以不直接连接到设置在第三连接电极CNE3下面或下方的第一连接电极CNE1和第二连接电极CNE2。
在附图中，连接电极CNE可以设置或直接设置在发光元件ED上，并且设置在第二绝缘层PAS2下面或下方的连接电极CNE形成在基本上同一层。然而，公开不限于此。在实施例中，另一绝缘层还可以设置在发光元件ED与连接电极CNE之间以及连接电极CNE之间，使得连接电极CNE中的一些或多个连接电极CNE设置在同一层，而其他连接电极CNE设置在不同层。
连接电极CNE中的每个的设置在发射区域EMA中的部分可以电接触发光元件ED。例如，第一连接电极CNE1可以电接触第一发光元件ED1的第一端和第二发光元件ED2的第二端，第二连接电极CNE2可以电接触第一发光元件ED1的第二端和第二发光元件ED2的第一端。第三连接电极CNE3可以电接触第一发光元件ED1和第二发光元件ED2的侧表面。
根据实施例，第二绝缘层PAS2可以包括暴露发光元件ED的侧表面的开口OP，并且第三连接电极CNE3可以电接触发光元件ED的通过开口OP暴露的侧表面。开口OP可以位于或设置在第二绝缘层PAS2中以与发光元件ED叠置。尽管未在附图中示出，但是具有预定的宽度的开口OP可以在第一电极RME1与第二电极RME2之间在第一方向DR1上延伸。开口OP可以暴露发光元件ED的侧表面，但是可以不暴露在第二绝缘层PAS2下面或下方的第一连接电极CNE1和第二连接电极CNE2。例如，开口OP的宽度可以小于第一连接电极CNE1与第二连接电极CNE2之间的间隙，并且第二绝缘层PAS2可以覆盖第一连接电极CNE1和第二连接电极CNE2或者与第一连接电极CNE1和第二连接电极CNE2叠置。第三连接电极CNE3可以在第一方向DR1上沿着开口OP延伸，并且部分地覆盖发光元件ED的暴露的侧表面或与发光元件ED的暴露的侧表面部分地叠置。
显示装置10的连接电极CNE可以根据它们是否电连接到电极RME而被划分为不同类型的连接电极。例如，连接电极CNE可以包括作为通过形成在第一绝缘层PAS1中的接触部直接连接到电极RME的第一类型连接电极的第一连接电极CNE1。连接电极CNE可以包括作为通过穿透下面的过孔层VIA的接触部电连接到下面的导电层的第二类型连接电极的第二连接电极CNE2和第三连接电极CNE3。
第一连接电极CNE1可以设置在第一绝缘层PAS1上，以与第一电极RME1叠置。第一连接电极CNE1可以通过穿透第一绝缘层PAS1以暴露第一电极RME1的上表面的第一接触部CT1电接触第一电极RME1。第二连接电极CNE2可以设置在第一绝缘层PAS1上，以与第二电极RME2叠置。然而，第二连接电极CNE2可以不电接触第二电极RME2，并且可以通过穿透第一绝缘层PAS1和过孔层VIA以暴露第四导电层的第二导电图案CDP2的第二接触部CT2电接触第二导电图案CDP2。
如上所述，由于第一电极RME1可以电连接到第一导电图案CDP1，因此第一连接电极CNE1和第二连接电极CNE2可以分别通过不同的导电图案CDP1和CDP2电连接到第一晶体管T1。施加到第一电压布线VL1和第一晶体管T1的第一电源电压可以分别通过第一导电图案CDP1和第二导电图案CDP2传输到第一连接电极CNE1和第二连接电极CNE2。第一电源电压通过第一连接电极CNE1施加到第一发光元件ED1的第一端并且通过第二连接电极CNE2施加到第二发光元件ED2的第一端。例如，在显示装置10中，第一电源电压可以施加到发光元件ED的第一端，而与发光元件ED的定向方向无关。施加到发光元件ED的第二端的第一电源电压的流动可以被每个发光元件ED的任何一个半导体层阻挡。因此，在施加到第一连接电极CNE1和第二连接电极CNE2的第一电源电压中的仅施加到发光元件ED的第一端的电压可以流过发光元件ED。
第三连接电极CNE3可以设置在第二绝缘层PAS2上以与发光元件ED叠置，并且可以电接触发光元件ED的通过第二绝缘层PAS2的开口OP暴露的侧表面。与其他连接电极不同，第三连接电极CNE3的仅一部分可以与电极RME1和RME2叠置，并且第三连接电极CNE3可以通过穿透第二绝缘层PAS2、第一绝缘层PAS1和过孔层VIA的第三接触部CT3电接触第四导电层的第二电压布线VL2。施加到第二电压布线VL2的第二电源电压可以传输到第三连接电极CNE3并施加到第一发光元件ED1和第二发光元件ED2的侧表面。即使发光元件ED以随机方向定向，发光元件ED的侧表面的特定部分或选定部分也可以通过第二绝缘层PAS2的开口OP暴露，而与发光元件ED的类型无关。发光元件ED可以通过暴露的侧表面接收施加到第三连接电极CNE3的第二电源电压，并且流到发光元件ED的电流可以沿着发光元件ED的第一端和侧表面流动。第一发光元件ED1和第二发光元件ED2可以允许分别从第一连接电极CNE1和第二连接电极CNE2接收的电流流到同一第三连接电极CNE3，并且可以并联连接。
作为第一类型连接电极的第一连接电极CNE1可以将传输到第一电极RME1的电信号传输到发光元件ED，作为第二类型连接电极的第二连接电极CNE2和第三连接电极CNE3可以将传输到在过孔层VIA下面或下方的导电层的电信号间接或直接传输到发光元件ED。
接触部CT1至CT3可以在第二方向DR2上不与发光元件ED叠置。接触部CT1至CT3中的每个可以在第一方向DR1上与其中设置有发光元件ED的区域间隔开。在实施例中，接触部CT1至CT3可以形成在其中未设置发光元件ED的子区域SA中。由于接触部CT1至CT3设置在子区域SA中，因此能够使从发光元件ED发射的光被接触部CT1至CT3折射并因此不能发射到外部的光最小化。由于使电极RME的上表面暴露的接触部CT1至CT3，能够防止在显示装置10的制造工艺中发光元件ED在接触部CT1至CT3周围聚集。
连接电极CNE可以包括诸如ITO、IZO、ITZO或铝(Al)的导电材料。例如，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过连接电极CNE并朝向电极RME行进，但是公开不限于此。
虽然附图中未示出，但是还可以在连接电极CNE上设置绝缘层以覆盖它们或者与它们叠置。绝缘层可以整体地设置在第一基底SUB上，以保护设置在第一基底SUB上的构件免受外部环境的影响。
上述第一绝缘层PAS1和第二绝缘层PAS2中的每个可以包括但不限于无机绝缘材料或有机绝缘材料。
即使根据实施例的显示装置10可以包括在不同方向上定向的发光元件ED，也可以使发光元件ED通过连接电极CNE发射光，而与发光元件ED的定向方向无关。在显示装置10中，可以增大每单位面积设置的发光元件ED的光发射率，从而改善制造工艺的良率。
图6是根据实施例的发光元件的示意图。图7是图6的发光元件的示意性剖视图。图7示出了在纵向方向上切割的发光元件ED的示意性剖面。
参照图6和图7，发光元件ED可以是发光二极管。例如，发光元件ED可以是具有纳米至微米的尺寸并且由无机材料制成的无机发光二极管。在彼此面对的两个电极之间在特定方向或选定方向上形成电场的情况下，发光元件ED可以在其中形成有极性的两个电极之间对准。
根据实施例的发光元件ED可以在一个方向上延伸。发光元件ED可以是像圆柱状、棒状、线状或管状等的形状。然而，发光元件ED的形状不限于此，发光元件ED也可以具有包括诸如立方体、长方体和六棱柱的多角形棱柱的各种形状以及在一个方向上延伸并具有部分倾斜的外表面的形状。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)的杂质的半导体层。半导体层可以从外部电源接收电信号并且发射特定波段或给定波段的光。发光元件ED可以包括第一半导体层31、第二半导体层32、第三半导体层33、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第一半导体层31可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。用于对第一半导体层31进行掺杂的n型掺杂剂可以是Si、Ge或Sn等。
第二半导体层32设置在第一半导体层31上，且发光层36置于它们之间。第二半导体层32可以是p型半导体。第二半导体层32可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第二半导体层32可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。用于对第二半导体层32进行掺杂的p型掺杂剂可以是Mg、Zn、Ca或Ba等。
虽然在附图中第一半导体层31和第二半导体层32中的每个由一个层组成，但是公开不限于此。第一半导体层31和第二半导体层32中的每个还可以包括更多数量的层，例如，第一半导体层31和第二半导体层32中的每个还可以根据发光层36的材料包括盖层或拉伸应变势垒减小(TSBR)层。
发光层36设置在第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36可以包括具有多量子阱结构的材料的情况下，它可以具有其中多个量子层和多个阱层可以彼此交替地堆叠的结构。发光层36可以根据通过第一半导体层31和第二半导体层32接收的电信号通过电子-空穴对的结合来发射光。发光层36可以包括诸如AlGaN或AlGaInN的材料。在发光层36具有其中量子层和阱层可以彼此交替地堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36还可以具有其中具有大带隙能的半导体材料和具有小带隙能的半导体材料可以彼此交替地堆叠的结构，或者可以根据它发射的光的波段而包括不同的3族至5族半导体材料。从发光层36发射的光不限于蓝色波段中的光。在一些情况下，发光层36可以发射红色波段或绿色波段中的光。
第三半导体层33可以是未掺杂有掺杂剂的半导体。第三半导体层33可以包括与第一半导体层31基本上相同的半导体材料，但是可以不同于第一半导体层31而不是n型掺杂的。例如，第三半导体层33可以是未掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。
在实施例中，第三半导体层33可以设置在第一半导体层31的一表面上，第一半导体层31的所述一表面与面对发光层36的另一表面相对。在附图中，第三半导体层33可以设置在第一半导体层31的下表面上，并且可以是在发光元件ED的端表面上暴露的部分。发光元件ED的两端可以是其中分别设置有第二半导体层32和第三半导体层33的部分，并且通过第一连接电极CNE1或第二连接电极CNE2施加的第一电源电压可以传输到发光元件ED的第二半导体层32或第三半导体层33。与第二半导体层32不同，由于第三半导体层33可以包括未掺杂有掺杂剂的半导体材料，因此由第一电源电压引起的电流不会流动。因此，即使从发光元件ED的两端施加第一电源电压，电流也可以在仅通过特定端或选定端的方向上流动。
第三半导体层33的长度LD_U可以是发光元件ED的长度LD的20％或更小。如果第三半导体层33的长度LD_U太短，则由于施加到第三半导体层33的第一电源电压而引起的电流可能泄漏。如果长度LD_U太长，则可能发生在发光元件ED与连接电极CNE之间的连接故障。例如，如果发光元件ED的可以电连接到第三连接电极CNE3的部分是第三半导体层33，则由于第二电源电压而引起的电流也可能不流动，从而使发光元件ED不能发射光。第三半导体层33可以具有使它能够阻挡电流流到发光元件ED并且考虑到与第三连接电极CNE3的连接的长度。例如，第三半导体层33的长度LD_U可以是但不限于1μm或更小。
电极层37可以是欧姆接触电极。然而，公开不限于此，电极层37也可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或更多个电极层37。然而，公开不限于此，也可以省略电极层37。
在发光元件ED电连接到显示装置10中的电极或连接电极的情况下，电极层37可以降低发光元件ED与电极或连接电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少任何一种。
绝缘膜38围绕上述半导体层和电极层的外表面。例如，绝缘膜38可以围绕至少发光层36的外表面，但是可以暴露发光元件ED的在纵向方向上的两端。绝缘膜38的上表面在与发光元件ED的至少一端相邻的区域中的剖面可以是圆形的。
绝缘膜38可以包括具有绝缘性质的材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)或氧化铝(AlOx)。尽管绝缘膜38在附图中被示出为单层，但是公开不限于此。在实施例中，绝缘膜38可以以其中多个层可以彼此堆叠的多层结构形成。
绝缘膜38可以保护上述构件。绝缘膜38可以防止在发光层36直接接触电信号通过其传输到发光元件ED的电极的情况下可能在发光层36中发生的电短路。绝缘膜38可以防止发光元件ED的发光效率的降低。
可以对绝缘膜38的外表面进行处理。多个发光元件ED可以在其中它们分散在预定的墨中的状态下喷射到电极上，然后可以对准。这里，可以对绝缘膜38的表面进行疏水或亲水处理，使得每个发光元件ED与墨中的其他相邻发光元件ED保持分离而不与它们团聚。
在显示装置10中，发光元件ED的通过第二绝缘层PAS2的开口OP暴露的侧表面可以是其中设置有第一半导体层31的部分。开口OP可以穿透发光元件ED的绝缘膜38的一部分以及第二绝缘层PAS2，并且可以暴露或直接暴露第一半导体层31。在实施例中，显示装置10的第三连接电极CNE3可以直接接触发光元件ED的暴露在侧表面上的第一半导体层31。
图8是沿着图3的线Q4-Q4'截取的示意性剖视图。图8示出了在开口OP延伸所沿的第一方向DR1上在电极RME之间横跨多个发光元件ED的中间截取的示意性剖面。
参照图8，第二绝缘层PAS2可以覆盖发光元件ED或与发光元件ED叠置，但是可以包括部分地暴露发光元件ED的侧表面的开口OP。在形成开口OP的工艺中，发光元件ED的绝缘膜38也可以与第二绝缘层PAS2一起被部分地去除。类似于发光元件ED的绝缘膜38，第二绝缘层PAS2可以包括无机绝缘材料。因此，在形成开口OP的工艺中，绝缘膜38也可以被部分地去除。因此，开口OP可以暴露或直接暴露发光元件ED的第一半导体层31。第三连接电极CNE3的设置在开口OP中的部分可以直接接触发光元件ED的第一半导体层31，并且第二电源电压可以通过第三连接电极CNE3施加到发光元件ED的第一半导体层31。
每个发光元件ED的通过开口OP暴露的部分可以是第一半导体层31，而与发光元件ED的定向方向无关。在每个发光元件ED中，第一半导体层31可以比发光层36、第二半导体层32和第三半导体层33长，并且可以位于或设置在被设置于电极RME上的发光元件ED的中间。尽管第一发光元件ED1和第二发光元件ED2的相应第一端面对不同的方向，但是由于电连接到第三连接电极CNE3的部分是第一半导体层31，所以由电源电压引起的电流可以在特定方向或选定方向上流动。
在图8中，开口OP通过仅去除第二绝缘层PAS2的一部分而形成。第二绝缘层PAS2的其中可以定位有或设置有开口OP的部分可以具有比其他部分小的厚度，并且被第二绝缘层PAS2覆盖或与第二绝缘层PAS2叠置的绝缘膜38可以不被去除。例如，在每个发光元件ED中，仅可以去除绝缘膜38的在剖面中的上部，并且可以仅暴露第一半导体层31的在剖面中的上部。第三连接电极CNE3可以在第二绝缘层PAS2的其中可以定位有或设置有开口OP的部分中在第一方向DR1上延伸，并且可以覆盖第二绝缘层PAS2和发光元件ED或者与第二绝缘层PAS2和发光元件ED叠置。
然而，公开不限于此，开口OP也可以形成为完全穿透第二绝缘层PAS2，并且除了在剖面中的上部之外，第一半导体层31的侧部也可以暴露。
图9是示出根据实施例的显示装置的发光元件和第三连接电极的布置的示意性剖视图。
连同图8一起参照图9，开口OP可以穿透第二绝缘层PAS2以暴露设置在第二绝缘层PAS2下面或下方的第一绝缘层PAS1，并且每个发光元件ED的绝缘膜38的大部分可以通过开口OP而被去除。在每个发光元件ED中，可以仅保留在剖面中位于或设置在半导体层的下部中的绝缘膜38，并且可以暴露第一半导体层31的上部和侧部两者。第三连接电极CNE3可以覆盖在开口OP中暴露的第一半导体层31或与在开口OP中暴露的第一半导体层31叠置，并且可以接触或直接接触通过开口OP暴露的第一绝缘层PAS1。图8和图9中所示的开口OP的结构可以根据去除第二绝缘层PAS2的一部分的工艺的条件而变化。
在设置在显示装置10中的每个发光元件ED中，第一半导体层31可以电连接到第三连接电极CNE3，并且两端处的第二半导体层32和第三半导体层33中的每个可以电连接到第一连接电极CNE1或第二连接电极CNE2。在实施例中，在显示装置10的每个发光元件ED中，第一端可以是相对于发光层36其中设置有第二半导体层32的部分，第二端可以是相对于发光层36其中设置有第三半导体层33的部分。由于每个发光元件ED的第三半导体层33可以包括未掺杂的半导体材料，因此即使第三半导体层33可以电连接到连接电极CNE，也不会有电流流动。因此，即使每个发光元件ED的两端分别电连接到与第一晶体管T1电连接的连接电极CNE1和CNE2，电流也可以仅在特定方向或选定方向上流动。
图10是示出用于使根据实施例的显示装置10的发光元件发射光的电流的流动的示意图。图10示意性地示出了电极RME1和RME2、连接电极CNE1至CNE3以及发光元件ED的布置。
参照图10，在显示装置10中，第一电源电压可以施加到第一连接电极CNE1和第二连接电极CNE2中的每个，第二电源电压可以施加到第三连接电极CNE3。由于第一电源电压和第二电源电压而引起的电流可以流到发光元件ED，并且可以从第一连接电极CNE1和第二连接电极CNE2流到第三连接电极CNE3。第一电源电压可以传输到发光元件ED的第一端或第二端，并且电流可以流动到发光元件ED的第一端或第二端。第一发光元件ED1的第一端可以设置在第一电极RME1上使得电流可以从第一连接电极CNE1流动，并且第一发光元件ED1的第二端可以设置在第二电极RME2上使得电流可以从第二连接电极CNE2流动。另一方面，第二发光元件ED2的第一端可以设置在第二电极RME2上使得电流可以从第二连接电极CNE2流动，并且第二发光元件ED2的第二端可以设置在第一电极RME1上使得电流可以从第一连接电极CNE1流动。如上所述，每个发光元件ED的其中设置有第二半导体层32的部分可以被定义为第一端，并且其中设置有第三半导体层33的部分可以被定义为第二端。流到每个发光元件ED的两端的电流可以仅通过作为p型半导体层的第二半导体层32而不通过作为未掺杂半导体层的第三半导体层33流到发光层36。例如，从第一连接电极CNE1流动的电流可以流到每个第一发光元件ED1中的发光层36，并且从第二连接电极CNE2流动的电流可以流到每个第二发光元件ED2中的发光层36。流到发光层36的电流可以通过第一半导体层31流到第三连接电极CNE3，而与第一发光元件ED1和第二发光元件ED2无关。每个发光元件ED可以根据电流的流动从发光层36发射特定波段或给定波段的光。
根据实施例的显示装置10可以包括发光元件ED和多个连接电极CNE，电流仅通过特定端或选定端流动到发光元件ED中的每个，多个连接电极CNE可以电连接到每个发光元件ED的不同半导体层。在显示装置10中，可以使发光元件ED发射光，而与发光元件ED的定向方向无关，并且可以使每单位面积不能发射光的发光元件ED的数量最小化，从而改善制造工艺的良率。
在下文中，还将参照其他附图描述显示装置10的各种实施例。
图11是根据另一实施例的显示装置的子像素的示意性平面图。图12是沿着图11的线Q5-Q5'截取的示意性剖视图。图13是沿着图11的线Q6-Q6'截取的示意性剖视图。图12示出了其中电极RME1_1和电极RME2_1可以与在电极RME1_1和电极RME2_1下面或下方的导电层电连接的显示装置10_1的横跨发光元件ED的两端的一部分。图13示出了横跨多个接触部CT1、CT4和CT5的示意性剖面。
参照图11至图13，在根据实施例的显示装置10_1中，第二电压布线VL2可以电连接到第二电极RME2_1，第三连接电极CNE3_1可以通过第二电极RME2_1电连接到第二电压布线VL2。类似于第一连接电极CNE1_1，第二连接电极CNE2_1可以通过第一电极RME1_1电连接到第一晶体管T1。根据当前实施例的显示装置10_1与图3的实施例的不同之处在于，用于使发光元件ED发射光的连接电极CNE的布置，而与发光元件ED的定向方向无关。
类似于第一电极RME1_1，第二电极RME2_1可以是电连接到在第二电极RME2_1下面或下方的第四导电层的第一类型电极。第二电极RME2_1可以通过形成在与第一堤BNL1叠置的部分中的第二电极接触孔CTS直接连接到过孔层VIA下方或下面的第四导电层。第二电极RME2_1可以通过穿透在第二电极RME2_1下面或下方的过孔层VIA的第二电极接触孔CTS接触第二电压布线VL2。由于第二电极RME2_1针对每个子像素PXn单独地设置，因此不同子像素PXn的发光元件ED可以单独地发射光。
如图3的实施例中那样，第一连接电极CNE1_1可以通过第一接触部CT1连接到第一电极RME1_1。第二连接电极CNE2_1可以设置在第二电极RME2_1上，但是与第一连接电极CNE1_1一样可以连接到第一电极RME1_1。根据实施例，第二连接电极CNE2_1可以设置在第二电极RME2_1上，但是还可以包括设置在子区域SA中的第一电极延伸部CE1，并且第一电极延伸部CE1可以设置在第一电极RME1_1上。第二连接电极CNE2_1可以通过穿透第一绝缘层PAS1的第四接触部CT4接触第一电极RME1_1，并且可以通过第一电极RME1_1电连接到第一晶体管T1。由于第二连接电极CNE2_1连接到第一电极RME1_1，因此可以省略第四导电层的第二导电图案CDP2。
第一电源电压可以通过第一电压布线VL1施加到第二连接电极CNE2_1，第二电源电压可以通过第二电压布线VL2施加到在第二连接电极CNE2_1下面或下方的第二电极RME2_1。然而，由于第一绝缘层PAS1设置在第二电极RME2_1与第二连接电极CNE2_1之间，因此即使不同的电信号分别传输到第二电极RME2_1和第二连接电极CNE2_1，它们之间也不会发生短路。
第三连接电极CNE3_1可以与第一电极RME1_1和第二电极RME2_1之间的区域叠置，但是可以连接到第二电极RME2_1。根据实施例，第三连接电极CNE3_1可以在第一电极RME1_1与第二电极RME2_1之间的区域中在第一方向DR1上延伸，但是还可以包括设置在子区域SA中的第二电极延伸部CE2，并且第二电极延伸部CE2可以设置在第二电极RME2_1上。第三连接电极CNE3_1可以通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第五接触部CT5接触第二电极RME2_1，并且可以通过第二电极RME2_1电连接到第二电压布线VL2。由于第三连接电极CNE3_1连接到第二电极RME2_1，因此可以省略穿透第二绝缘层PAS2、第一绝缘层PAS1和过孔层VIA的第三接触部CT3。
在显示装置10_1中，连接电极CNE的布置和连接电极CNE与电极RME的连接可以被不同地改变，以使发光元件ED发射光，而与发光元件ED的定向方向无关。在根据当前实施例的显示装置10_1中，由于第二电极RME2_1电连接到第二电压布线VL2，因此在每个子像素PXn中没有电极保持浮置，并且每个电极RME可以是连接到第四导电层的第一类型电极。由于省略了设置在每个子像素PXn中的浮置电极，因此显示装置10_1没有形成不需要的寄生电容的问题。
图14是根据实施例的发光元件的示意性剖视图。
参照图14，根据实施例的发光元件ED_1还可以包括插入到第三半导体层33_1中的第四半导体层34_1。发光元件ED_1可以包括作为未掺杂半导体层的第三半导体层33_1，以防止电流流到设置在显示装置10中的发光元件ED_1的第二端。为了更有效地防止电流流过第三半导体层33_1，根据实施例的发光元件ED_1还可以包括用作电子阻挡层的第四半导体层34_1。当前实施例与图7的实施例的不同之处在于，发光元件ED_1还可以包括第四半导体层34_1。第一半导体层31_1、第二半导体层32_1、发光层36_1、电极层37_1和绝缘膜38_1与上述这些相同。因此，下面将详细描述第四半导体层34_1。
第四半导体层34_1可以防止通过作为发光元件ED_1的第二端的第三半导体层33_1供应的电流流到第一半导体层31_1。类似于第三半导体层33_1，第四半导体层34_1可以包括未掺杂有掺杂剂的半导体材料。例如，第四半导体层34_1可以是AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第四半导体层34_1可以包括具有比第一半导体层31_1和第三半导体层33_1高的带隙能的材料，以防止注入到第三半导体层33_1中的电子流到第一半导体层31_1。
尽管在附图中第四半导体层34_1插入到第三半导体层33_1中并且与第一半导体层31_1间隔开，但是公开不限于此。在实施例中，第四半导体层34_1可以设置在另一半导体层中，但是可以在发光层36_1和第三半导体层33_1之间与发光层36_1间隔开。
图15是根据实施例的发光元件的示意性剖视图。
参照图15，在根据实施例的发光元件ED_2中，第四半导体层34_2可以插入到第一半导体层31_2中。用作电子阻挡层的第四半导体层34_2可以防止注入到第三半导体层33_2中的电子通过第一半导体层31_2流到第三连接电极CNE3。第四半导体层34_2可以与其处可以设置有第三半导体层33_2的第二端相邻设置。例如，第四半导体层34_2与第三半导体层33_2之间的间隙可以小于第四半导体层34_2与发光层36_2之间的间隙。
如果在显示装置10中基于其中发光元件ED_2接触第三连接电极CNE3的部分，其中第三连接电极CNE3和第一半导体层31_2彼此接触的部分位于或设置在第四半导体层34_2与发光层36_2之间，则第四半导体层34_2可以插入第一半导体层31_2中。在图15的发光元件ED_2中，第四半导体层34_2可以插入到第一半导体层31_2中。在显示装置10中，第四半导体层34_2可以设置在第一半导体层31_2的通过开口OP暴露的部分与第三半导体层33_2之间。然而，公开不限于此，第四半导体层34_2也可以设置在第一半导体层31_2与第三半导体层33_2之间。
在根据实施例的发光元件ED_2中，用作电子阻挡层的第四半导体层34_2可以与发光层36_2间隔开，且接触第三连接电极CNE3的部分置于第四半导体层34_2与发光层36_2之间。在显示装置10中，发光元件ED_2的第四半导体层34_2可以防止注入到第三半导体层33_2中的电子流到第三连接电极CNE3，并且防止由从发光元件ED_2的第二端泄漏的电流引起的短路。图15的实施例还包括第二半导体层32_2、电极层37_2和绝缘膜38_2。
图16是根据另一实施例的显示装置的子像素的示意性平面图。图17是沿着图16的线Q7-Q7'截取的示意性剖视图。图17示出了横跨不同发光元件组ED#1和ED#2的发光元件ED的两端的示意性剖面。
参照图16和图17，在根据实施例的显示装置10_2中，每个子像素PXn可以包括更多数量的连接电极CNE。设置在一个子像素PXn中的发光元件ED可以根据连接的连接电极CNE而被划分为不同的发光元件组ED#1和ED#2，并且不同的发光元件组ED#1和ED#2可以通过连接电极CNE彼此连接。
除了第一连接电极CNE1_2、第二连接电极CNE2_2和第三连接电极CNE3_2之外，显示装置10_2的连接电极CNE还可以包括第四连接电极CNE4_2、第五连接电极CNE5_2和第六连接电极CNE6_2。
如图3的实施例中那样，第一连接电极CNE1_2和第二连接电极CNE2_2可以分别设置在第一电极RME1和第二电极RME2上。第一连接电极CNE1_2和第二连接电极CNE2_2可以分别通过第一接触部CT1和第二接触部CT2接触第一电极RME1和第二导电图案CDP2。第一连接电极CNE1_2和第二连接电极CNE2_2可以设置在第一绝缘层PAS1与第二绝缘层PAS2之间，并且可以接触设置在每个子像素PXn中的发光元件ED中的一些或多个发光元件ED(例如，第一发光元件组ED#1中的发光元件ED)。与图3的实施例不同，第一连接电极CNE1_2和第二连接电极CNE2_2可以在第一方向DR1上具有相对短的长度，并且可以不接触发光元件ED中的一些或多个发光元件ED(例如，第二发光元件组ED#2的发光元件ED)。
第四连接电极CNE4_2和第五连接电极CNE5_2可以分别设置在第一电极RME1和第二电极RME2上。第四连接电极CNE4_2可以在第一方向DR1上与第一连接电极CNE1_2间隔开，第五连接电极CNE5_2可以在第一方向DR1上与第二连接电极CNE2_2间隔开。与第一连接电极CNE1_2和第二连接电极CNE2_2不同，第四连接电极CNE4_2和第五连接电极CNE5_2可以不直接连接到电极RME1和RME2或者在它们下面或下方的导电层。第四连接电极CNE4_2和第五连接电极CNE5_2可以设置在第一绝缘层PAS1与第二绝缘层PAS2之间，并且可以接触设置在每个子像素PXn中的发光元件ED之中的不接触第一连接电极CNE1_2和第二连接电极CNE2_2的发光元件(例如，第二发光元件组ED#2中的发光元件ED)。
根据实施例，显示装置10_2可以包括直接连接到设置在第一绝缘层PAS1下面或下方的电极RME的第一类型连接电极、直接连接到设置在过孔层VIA下面或下方的导电层的第二类型连接电极以及不直接连接的第三类型连接电极。第一连接电极CNE1_2和第二连接电极CNE2_2可以分别是第一类型连接电极和第二类型连接电极，第四连接电极CNE4_2和第五连接电极CNE5_2可以是仅接触发光元件ED的第三类型连接电极。从第一电压布线VL1和第二电压布线VL2施加的电源电压可以不传输或不直接传输到第四连接电极CNE4_2和第五连接电极CNE5_2，而是可以从发光元件ED或其他类型连接电极传输到它们。第三类型连接电极可以提供电流通过其流动以使发光元件ED发射光的路径。
根据实施例，显示装置10_2的一个子像素PXn可以包括根据发光元件ED的两端接触的连接电极的类型而彼此区分的发光元件组ED#1和ED#2。例如，一个子像素PXn可以包括第一发光元件组ED#1和第二发光元件组ED#2，在第一发光元件组ED#1中，发光元件ED的两端设置在第一电极RME1和第二电极RME2上并与第一连接电极CNE1_2和第二连接电极CNE2_2接触，在第二发光元件组ED#2中，发光元件ED的两端设置在第一电极RME1和第二电极RME2上并与第四连接电极CNE4_2和第五连接电极CNE5_2接触。每个发光元件组ED#1或ED#2的发光元件ED可以包括根据第一端面对的方向来区分的第一发光元件ED1和第二发光元件ED2。
发光元件组ED#1和ED#2均可以由彼此相对相邻地布置或设置的多个发光元件ED形成，并且可以在发射区域EMA中设置在不同位置处。例如，在一个子像素PXn中，第一发光元件组ED#1可以设置在发射区域EMA的中心的在第一方向DR1上的一侧，并且第二发光元件组ED#2可以设置在发射区域EMA的中心的在第一方向DR1上的另一侧。第一发光元件组ED#1和第二发光元件组ED#2可以在第一方向DR1上彼此间隔开。每个发光元件组ED#1或ED#2中的发光元件ED之间的间隙可以小于不同发光元件组ED#1和ED#2的发光元件ED之间的距离。然而，发光元件组ED#1和ED#2也可以不是如上所述客观地区分的，而是可以根据发射区域EMA中的相对位置和连接的连接电极CNE的类型来区分。
如上所述，第一发光元件组ED#1和第二发光元件组ED#2的发光元件ED的两端连接到不同的连接电极CNE。类似地，不同发光元件组ED#1和ED#2的发光元件ED可以接触设置在第二绝缘层PAS2上的不同连接电极。
第三连接电极CNE3_2可以与第二发光元件组ED#2的发光元件ED叠置，并且可以接触通过形成在第二绝缘层PAS2中的开口OP暴露的第二发光元件组ED#2。第三连接电极CNE3_2可以延伸到在第一方向DR1上邻近的另一子像素PXn的子区域SA，并且可以通过形成在所述另一子像素PXn的子区域SA中的第三接触部CT3接触第二电压布线VL2。第三连接电极CNE3_2可以是第二类型连接电极。
第六连接电极CNE6_2可以设置在第二绝缘层PAS2上并且在第一方向DR1上与第三连接电极CNE3_2间隔开。第六连接电极CNE6_2可以与第一发光元件组ED#1的发光元件ED叠置，并且可以接触通过形成在第二绝缘层PAS2中的开口OP暴露的第一发光元件组ED#1。与第三连接电极CNE3_2不同，第六连接电极CNE6_2可以是不直接连接到设置在第六连接电极CNE6_2下面或下方的电极或导电层的第三类型连接电极。然而，第六连接电极CNE6_2还可以包括设置在第一电极RME1和第二电极RME2上并且与设置在第一电极RME1和第二电极RME2下面或下方的第四连接电极CNE4_2和第五连接电极CNE5_2叠置的第三电极延伸部CE3。第三电极延伸部CE3可以通过穿透第二绝缘层PAS2的多个第六接触部CT6接触第四连接电极CNE4_2和第五连接电极CNE5_2。
流到第一连接电极CNE1_2和第二连接电极CNE2_2的电流可以通过第一发光元件组ED#1的发光元件ED流到第六连接电极CNE6_2。电流可以通过第六连接电极CNE6_2流到第四连接电极CNE4_2和第五连接电极CNE5_2，并且可以通过第二发光元件组ED#2的发光元件ED流到第三连接电极CNE3_2。第一发光元件组ED#1的发光元件ED和第二发光元件组ED#2的发光元件ED可以通过作为第三类型连接电极的第四连接电极CNE4_2、第五连接电极CNE5_2和第六连接电极CNE6_2彼此电连接，并且设置在一个子像素PXn中的发光元件ED可以部分地彼此串联电连接。
在根据实施例的显示装置10_2中，设置在同一层的发光元件可以被划分为不同的发光元件组ED#1和ED#2，并且可以通过第三类型连接电极彼此串联电连接。显示装置10_2可以包括在不同方向上定向的发光元件ED，并且发光元件ED可以通过多个连接电极形成两级串联-两级并联连接。因为根据当前实施例的显示装置10_2还可以包括串联连接的发光元件ED，所以可以改善每单位面积的亮度。
图18是根据实施例的图16的显示装置的另一实施例的子像素的示意性平面图。
参照图18，在根据实施例的显示装置10_2中，如在图11的实施例中那样，第二电极RME2可以通过第二电极接触孔CTS连接到第二电压布线VL2，并且第二连接电极CNE2_2和第三连接电极CNE3_2可以分别连接到第一电极RME1和第二电极RME2。第二连接电极CNE2_2可以通过第一电极RME1电连接到第一晶体管T1，第三连接电极CNE3_2可以通过第二电极RME2电连接到第二电压布线VL2。当前实施例与图16的实施例的不同之处在于，第二电极RME2的连接结构与图11的实施例中的连接结构相同。
第二电极RME2可以是连接到在第二电极RME2下面或下方的第四导电层的第一类型电极。第二电极RME2可以通过形成在与第一堤BNL1叠置的部分中的第二电极接触孔CTS接触在过孔层VIA下面或下方的第二电压布线VL2。
第二连接电极CNE2_2可以设置在第二电极RME2上，但是可以在子区域SA中设置在第一电极RME1上。第二连接电极CNE2_2可以通过穿透第一绝缘层PAS1的第四接触部CT4接触第一电极RME1，并且可以通过第一电极RME1电连接到第一晶体管T1。
第三连接电极CNE3_2可以与第一电极RME1和第二电极RME2之间的区域叠置，并且可以连接到第二电极RME2。第三连接电极CNE3_2可以在子区域SA中设置在第二电极RME2上。第三连接电极CNE3_2可以通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第五接触部CT5接触第二电极RME2，并且可以通过第二电极RME2电连接到第二电压布线VL2。
图19是根据另一实施例的显示装置的子像素的示意性平面图。图20是沿着图19的线Q8-Q8'截取的示意性剖视图。图21是沿着图19的线Q9-Q9'和线Q10-Q10'截取的示意性剖视图。图20示出了横跨不同发光元件组ED#1和ED#2的发光元件ED的两端的示意性剖面，图21示出了横跨多个接触部的示意性剖面。
参照图19至图21，根据实施例的显示装置10_3可以在每个子像素PXn中包括更多数量的电极RME和连接电极CNE。设置在一个子像素PXn中的发光元件ED的数量可以增大，从而增大每单位面积的亮度。根据当前实施例的显示装置10_3与图16的实施例的不同之处在于设置在每个子像素PXn中的电极RME的数量。
除了包括第一电极RME1_3和第二电极RME2_3以外，显示装置10_3还可以包括第三电极RME3_3和第四电极RME4_3。第三电极RME3_3可以在第二方向DR2上与第二电极RME2_3间隔开，第四电极RME4_3可以在第二方向DR2上与第二电极RME2_3间隔开且第三电极RME3_3置于第四电极RME4_3与第二电极RME2_3之间。第三电极RME3_3可以在第二方向DR2上与第二电极RME2_3间隔开以面对第二电极RME2_3，第四电极RME4_3可以在第二方向DR2上与第三电极RME3_3间隔开以面对第三电极RME3_3。类似于第一电极RME1_3和第二电极RME2_3，第三电极RME3_3和第四电极RME4_3可以横跨发射区域EMA和子区域SA在第一方向DR1上延伸，并且可以在分离部分ROP中与在第一方向DR1上邻近的另一子像素PXn的第三电极RME3_3和第四电极RME4_3间隔开。类似于第二电极RME2_3，第三电极RME3_3和第四电极RME4_3可以不直接连接到在过孔层VIA下面或下方的第四导电层。然而，第三电极RME3_3和第四电极RME4_3可以是与稍后将描述的连接电极CNE接触的第三类型电极。
多个发光元件ED可以设置在第一电极RME1_3和第二电极RME2_3上以及第三电极RME3_3和第四电极RME4_3上。发光元件ED可以被划分为第一发光元件组ED#1和第二发光元件组ED#2，在第一发光元件组ED#1中，设置在第一绝缘层PAS1上的发光元件ED的两端设置在第一电极RME1_3和第二电极RME2_3上，在第二发光元件组ED#2中，设置在第一绝缘层PAS1上的发光元件ED的两端设置在第三电极RME3_3和第四电极RME4_3上。每个发光元件组ED#1或ED#2的发光元件ED可以包括根据第一端面对的方向来区分的第一发光元件ED1和第二发光元件ED2(见图3)。
第一连接电极CNE1_3和第二连接电极CNE2_3可以分别设置在第一电极RME1_3和第二电极RME2_3上。第一连接电极CNE1_3和第二连接电极CNE2_3的布置可以与图3的实施例的布置基本上相同。第一连接电极CNE1_3和第二连接电极CNE2_3可以接触第一发光元件组ED#1的发光元件ED的两端。
第四连接电极CNE4_3和第五连接电极CNE5_3可以分别设置在第三电极RME3_3和第四电极RME4_3上。第三连接电极CNE3_3和第四连接电极CNE4_3可以接触第二发光元件组ED#2的发光元件ED的两端。第三连接电极CNE3_3和第四连接电极CNE4_3可以在它们的布置上类似于第一连接电极CNE1_3和第二连接电极CNE2_3，但是在它们到在它们下面或下方的电极RME的连接上可以不同。例如，第四连接电极CNE4_3可以在子区域SA中通过穿透第一绝缘层PAS1的第七接触部CT7接触第三电极RME3_3，第五连接电极CNE5_3可以在子区域SA中通过穿透第一绝缘层PAS1的第八接触部CT8接触第四电极RME4_3。与第二电极RME2_3不同，因为第三电极RME3_3和第四电极RME4_3连接到设置在它们上的连接电极，所以第三电极RME3_3和第四电极RME4_3可以不浮置。
第三连接电极CNE3_3可以与第二发光元件组ED#2的发光元件ED叠置，并且可以接触通过形成在第二绝缘层PAS2中的开口OP暴露的第二发光元件组ED#2。第三连接电极CNE3_3可以延伸直到子区域SA，并且可以通过形成在子区域SA中的第三接触部CT3接触第二电压布线VL2。
第六连接电极CNE6_3可以设置在第二绝缘层PAS2上并且在第二方向DR2上与第三连接电极CNE3_3间隔开。第六连接电极CNE6_3可以与第一发光元件组ED#1的发光元件ED叠置，并且可以接触通过形成在第二绝缘层PAS2中的开口OP暴露的第一发光元件组ED#1。与第三连接电极CNE3_3不同，第六连接电极CNE6_3可以是不直接连接到设置在第六连接电极CNE6_3下面或下方的电极或导电层的第三类型连接电极。然而，第六连接电极CNE6_3可以包括横跨第二电极RME2_3、第三电极RME3_3和第四电极RME4_3在发射区域EMA中在第二方向DR2上延伸的第三电极延伸部CE3。第三电极延伸部CE3可以与第四连接电极CNE4_3和第五连接电极CNE5_3叠置，并且可以通过穿透第二绝缘层PAS2的多个第六接触部CT6接触第四连接电极CNE4_3和第五连接电极CNE5_3。
如在图16的实施例中那样，第一发光元件组ED#1和第二发光元件组ED#2的发光元件ED可以通过第六连接电极CNE6_3、第四连接电极CNE4_3和第五连接电极CNE5_3电连接。由于根据当前实施例的显示装置10_3可以包括更多数量的电极RME，因此可以设置更多数量的发光元件ED，并且发光元件ED可以形成两级串联-两级并联连接。在包括更多数量的发光元件ED的显示装置10_3中，可以改善每单位面积的亮度。
图22是根据实施例的图19的显示装置的另一实施例的子像素的示意性平面图。
参照图22，在根据实施例的显示装置10_3中，如在图11的实施例中那样，第二电极RME2_3可以通过第二电极接触孔CTS连接到第二电压布线VL2，并且第二连接电极CNE2_3和第三连接电极CNE3_3可以分别连接到第一电极RME1_3和第二电极RME2_3。第二连接电极CNE2_3可以通过第一电极RME1_3电连接到第一晶体管T1，第三连接电极CNE3_3可以通过第二电极RME2_3电连接到第二电压布线VL2。当前实施例与图19的实施例的不同之处在于，第二电极RME2_3的连接结构与图11的实施例中的连接结构相同。第二电极RME2_3、第二连接电极CNE2_3和第三连接电极CNE3_3的布置和连接与上面参照图11和图18描述的布置和连接基本上相同，因此将省略其详细描述。
图23是根据另一实施例的显示装置的子像素的示意性平面图。
参照图23，根据实施例的显示装置10_4可以在每个子像素PXn中包括更多数量的连接电极CNE。因此，每个子像素PXn的发光元件ED可以形成四级串联-两级并联连接。当前实施例与图18的实施例的不同之处在于设置在显示装置10_4的每个子像素PXn中的连接电极CNE的数量以及发光元件ED之间的串联连接。将省略任何冗余描述，下面将描述发光元件ED和连接电极CNE的布置和连接。
与图19的实施例相比，在根据实施例的显示装置10_4中，设置在第一电极RME1_4和第二电极RME2_4上的发光元件ED可以被划分为第一发光元件组ED#1和第三发光元件组ED#3，设置在第三电极RME3_4和第四电极RME4_4上的发光元件ED可以被划分为第二发光元件组ED#2和第四发光元件组ED#4。
除了第一连接电极CNE1_4、第二连接电极CNE2_4、第三连接电极CNE3_4、第四连接电极CNE4_4、第五连接电极CNE5_4和第六连接电极CNE6_4之外，连接电极CNE还可以包括第七连接电极CNE7_4、第八连接电极CNE8_4、第九连接电极CNE9_4、第十连接电极CNE10_4、第十一连接电极CNE11_4和第十二连接电极CNE12_4。第一连接电极CNE1_4、第二连接电极CNE2_4、第三连接电极CNE3_4、第四连接电极CNE4_4、第五连接电极CNE5_4和第六连接电极CNE6_4的布置和连接关系与图18的实施例的布置和连接关系基本上相同。然而，第一连接电极CNE1_4、第二连接电极CNE2_4、第三连接电极CNE3_4、第四连接电极CNE4_4、第五连接电极CNE5_4和第六连接电极CNE6_4可以在第一方向DR1上比图18的实施例的连接电极短，使得它们仅接触第一发光元件组ED#1和第二发光元件组ED#2的发光元件ED。这里将不详细描述它们(例如，第一连接电极CNE1_4、第二连接电极CNE2_4、第三连接电极CNE3_4、第四连接电极CNE4_4、第五连接电极CNE5_4和第六连接电极CNE6_4)。
第七连接电极CNE7_4设置在第一绝缘层PAS1上以与第一电极RME1_4叠置。第七连接电极CNE7_4可以在第一方向DR1上与第一连接电极CNE1_4间隔开，并且可以是不连接到设置在第七连接电极CNE7_4下面或下方的电极或导电层的第三类型连接电极。第八连接电极CNE8_4设置在第一绝缘层PAS1上以与第二电极RME2_4叠置。第八连接电极CNE8_4可以在第一方向DR1上与第二连接电极CNE2_4间隔开，并且可以是不连接到设置在第八连接电极CNE8_4下面或下方的电极或导电层的第三类型连接电极。第七连接电极CNE7_4和第八连接电极CNE8_4可以分别接触第三发光元件组ED#3的发光元件ED的两端。第七连接电极CNE7_4和第八连接电极CNE8_4可以通过第六接触部CT6接触第六连接电极CNE6_4的第三电极延伸部CE3。
第九连接电极CNE9_4可以设置在第二绝缘层PAS2上并且在第一方向DR1上与第六连接电极CNE6_4间隔开。第九连接电极CNE9_4可以与第三发光元件组ED#3的发光元件ED叠置，并且可以接触通过形成在第二绝缘层PAS2中的开口OP暴露的第三发光元件组ED#3。与第三连接电极CNE3_4不同，第九连接电极CNE9_4可以是不直接连接到设置在第九连接电极CNE9_4下面或下方的电极或导电层的第三类型连接电极。然而，第九连接电极CNE9_4可以包括横跨第二电极RME2_4、第三电极RME3_4和第四电极RME4_4在发射区域EMA中在第二方向DR2上延伸的第四电极延伸部CE4。第四电极延伸部CE4可以与稍后将描述的第十连接电极CNE10_4和第十一连接电极CNE11_4叠置，并且可以通过穿透第二绝缘层PAS2的多个第九接触部CT9接触第十连接电极CNE10_4和第十一连接电极CNE11_4。
第十连接电极CNE10_4设置在第一绝缘层PAS1上以与第三电极RME3_4叠置。第十连接电极CNE10_4可以在第一方向DR1上与第四连接电极CNE4_4间隔开，并且可以是不连接到设置在第十连接电极CNE10_4下面或下方的电极或导电层的第三类型连接电极。第十一连接电极CNE11_4设置在第一绝缘层PAS1上以与第四电极RME4_4叠置。第十一连接电极CNE11_4可以在第一方向DR1上与第五连接电极CNE5_4间隔开，并且可以是不连接到设置在第十一连接电极CNE11_4下面或下方的电极或导电层的第三类型连接电极。第十连接电极CNE10_4和第十一连接电极CNE11_4可以分别接触第四发光元件组ED#4的发光元件ED的两端。第十连接电极CNE10_4和第十一连接电极CNE11_4可以通过第九接触部CT9接触第九连接电极CNE9_4的第四电极延伸部CE4。
第十二连接电极CNE12_4可以设置在第二绝缘层PAS2上并且在第一方向DR1上与第三连接电极CNE3_4间隔开。第十二连接电极CNE12_4可以与第四发光元件组ED#4的发光元件ED叠置，并且可以接触通过形成在第二绝缘层PAS2中的开口OP暴露的第四发光元件组ED#4。与第三连接电极CNE3_4不同，第十二连接电极CNE12_4可以是不直接连接到设置在第十二连接电极CNE12_4下面或下方的电极或导电层的第三类型连接电极。然而，第十二连接电极CNE12_4可以包括第五电极延伸部CE5，并且第五电极延伸部CE5可以与第四连接电极CNE4_4和第五连接电极CNE5_4叠置。第五电极延伸部CE5可以通过穿透第二绝缘层PAS2的多个第十接触部CT10接触第四连接电极CNE4_4和第五连接电极CNE5_4。
在显示装置10_4中，发光元件ED可以被划分为更多数量的发光元件组ED#1至ED#4，并且可以彼此串联连接。因此，显示装置10_4的发光元件ED可以形成四级串联-两级并联连接，从而进一步改善每个子像素PXn的亮度。
图24是根据实施例的图23的显示装置的另一实施例的子像素的示意性平面图。
参照图24，在根据实施例的显示装置10_4中，如在图11的实施例中那样，第二电极RME2_4可以通过第二电极接触孔CTS连接到第二电压布线VL2，并且第二连接电极CNE2_4和第三连接电极CNE3_4可以分别连接到第一电极RME1_4和第二电极RME2_4。第二连接电极CNE2_4可以通过第一电极RME1_4电连接到第一晶体管T1，第三连接电极CNE3_4可以通过第二电极RME2_4电连接到第二电压布线VL2。当前实施例与图23的实施例的不同之处在于，第二电极RME2_4的连接结构与图11的实施例中的连接结构相同。第二电极RME2_4、第二连接电极CNE2_4和第三连接电极CNE3_4的布置和连接与上面参照图11和图18描述的布置和连接基本上相同，因此将省略其详细描述。图25是根据另一实施例的显示装置10_5的一部分的示意性剖视图。
参照图25，根据实施例的显示装置10_5还可以包括在制造工艺期间固定发光元件ED的对准位置的绝缘层。显示装置10_5还可以包括设置在多个发光元件ED上的第三绝缘层PAS3_5。在形成第一连接电极CNE1和第二连接电极CNE2的工艺之前，第三绝缘层PAS3_5可以部分地覆盖发光元件ED(ED1和ED2)或与发光元件ED(ED1和ED2)部分地叠置。第三绝缘层PAS3_5可以防止发光元件ED在形成连接电极CNE的工艺期间移出位置。
第三绝缘层PAS3_5可以设置在第一绝缘层PAS1和发光元件ED的部分上。例如，第三绝缘层PAS3_5可以部分地覆盖发光元件ED的外表面或与发光元件ED的外表面部分地叠置，并且可以不覆盖发光元件ED的两端或与发光元件ED的两端叠置。第三绝缘层PAS3_5的设置在发光元件ED上的部分可以在平面图中在第一绝缘层PAS1上在第一方向DR1上延伸，以在每个子像素PXn中形成线型图案或岛图案。在显示装置10_5的制造工艺中，第三绝缘层PAS3_5可以保护发光元件ED(ED1和ED2)，同时固定发光元件ED的位置。
第一连接电极CNE1_5和第二连接电极CNE2_5可以在第三绝缘层PAS3_5上彼此间隔开。第一连接电极CNE1_5可以接触第一发光元件ED1的第一端和第二发光元件ED2的第二端，并且第一连接电极CNE1_5的一部分可以设置在第三绝缘层PAS3_5上。第二连接电极CNE2_5可以接触第一发光元件ED1的第二端和第二发光元件ED2的第一端，并且第二连接电极CNE2_5的一部分可以设置在第三绝缘层PAS3_5上。第一连接电极CNE1_5和第二连接电极CNE2_5可以在第三绝缘层PAS3_5的覆盖发光元件ED或与发光元件ED叠置的部分上在第二方向DR2上彼此间隔开。
第三连接电极CNE3_5可以设置在第二绝缘层PAS2和第三绝缘层PAS3_5上以与发光元件ED叠置。形成在第二绝缘层PAS2中的开口OP也可以穿透第三绝缘层PAS3_5以暴露发光元件ED的侧表面，并且第三连接电极CNE3_5可以部分地接触发光元件ED的通过开口OP暴露的侧表面。
图26是根据另一实施例的显示装置的一部分的示意性剖视图。
参照图26，在根据实施例的显示装置10_6中，第一连接电极CNE1_6和第二连接电极CNE2_6可以设置在不同的层上，并且绝缘层还可以设置在它们之间。当前实施例与图25的实施例的不同之处在于，显示装置10_6可以包括更多的绝缘层。
第四绝缘层PAS4_6可以设置在第一绝缘层PAS1、第三绝缘层PAS3_6和第二连接电极CNE2_6上。第四绝缘层PAS4_6可以整体地设置在第一绝缘层PAS1和第三绝缘层PAS3_5上，但是可以暴露每个发光元件ED的其上设置有第一连接电极CNE1_6的端部。第一连接电极CNE1_6的一部分可以设置在第四绝缘层PAS4_6上，并且第一连接电极CNE1_6和第二连接电极CNE2_6可以通过第四绝缘层PAS4_6彼此绝缘。
第三连接电极CNE3_6可以设置在第二绝缘层PAS2_6、第三绝缘层PAS3_6和第四绝缘层PAS4_6上，以与发光元件ED叠置。形成在第二绝缘层PAS2_6中的开口OP也可以穿透第三绝缘层PAS3_6和第四绝缘层PAS4_6以暴露发光元件ED的侧表面，并且第三连接电极CNE3_6可以部分地接触发光元件ED的通过开口OP暴露的侧表面。
在上述实施例中，第一连接电极CNE1和第二连接电极CNE2可以在同一工艺中形成，而第三连接电极CNE3可以在另一工艺中形成。然而，在根据当前实施例的显示装置10_6中，由于至少一个绝缘层设置在第一连接电极CNE1_6与第二连接电极CNE2_6之间，所以第一连接电极CNE1_6和第二连接电极CNE2_6可以在不同的工艺中形成。例如，如果在放置发光元件ED之后形成第三绝缘层PAS3_6，则首先形成第二连接电极CNE2_6，然后可以顺序地形成第四绝缘层PAS4_6和第一连接电极CNE1_6。在显示装置10_6中，由于连接电极CNE1_6、CNE2_6和CNE3_6通过绝缘层(例如，第二绝缘层PAS2_6、第三绝缘层PAS3_6和第四绝缘层PAS4_6)彼此绝缘，因此能够防止由于制造工艺中连接电极材料的残留物而引起的短路问题。
图27是根据另一实施例的显示装置的一部分的示意性剖视图。
参照图27，根据实施例的显示装置10_7还可以包括设置在电极RME(RME1和RME2)与过孔层VIA之间的多个第二堤BNL2。电极RME(RME1和RME2)的设置在发射区域EMA中的部分可以设置在第二堤BNL2上，并且发光元件ED(ED1和ED2)可以设置在彼此间隔开的第二堤BNL2之间。当前实施例的显示装置10_7与图4的实施例的不同之处在于，它还可以包括设置在电极RME下面或下方的第二堤BNL2。
第二堤BNL2可以设置在或直接设置在过孔层VIA上。第二堤BNL2可以在发射区域EMA的中心沿第一方向DR1延伸。在显示装置10_7中，多个第二堤BNL2可以设置在每个子像素PXn中，并且可以彼此间隔开。例如，第二堤BNL2可以在每个发射区域EMA中在第二方向DR2上彼此间隔开。
第一电极RME1和第二电极RME2可以分别设置在不同的第二堤BNL2上。
第二堤BNL2在第一方向DR1上的长度可以小于由第一堤BNL1围绕的区域在第一方向DR1上的长度。例如，第二堤BNL2可以设置在每个子像素PXn的发射区域EMA中，以形成具有相对小的宽度并且在整个显示区域DPA中在一个方向上延伸的岛图案。
第二堤BNL2中的每个的至少一部分可以从过孔层VIA的上表面突出。每个第二堤BNL2的突出部可以具有倾斜的侧表面。然而，公开不限于此，第二堤BNL2中的每个也可以具有拥有弯曲外表面的半圆形形状或半椭圆形形状。第二堤BNL2可以包括但不限于诸如聚酰亚胺(PI)的有机绝缘材料。
在实施例中，第一电极RME1和第二电极RME2的在第二方向DR2上测量的宽度可以小于第二堤BNL2的宽度。
第一电极RME1和第二电极RME2中的每个可以仅覆盖第二堤BNL2的一侧或侧表面或者与第二堤BNL2的一侧或侧表面叠置。然而，公开不限于此，电极RME的在第二方向DR2上测量的宽度也可以大于第二堤BNL2的宽度，电极RME中的每个可以覆盖第二堤BNL2的两个侧表面或与第二堤BNL2的两个侧表面叠置。电极RME中的每个可以覆盖第二堤BNL2的至少一侧或侧表面或者第二堤BNL2的至少一侧或侧表面叠置，以反射从发光元件ED发射的光。
在第二方向DR2上在电极RME之间的间隙可以小于第二堤BNL2之间的间隙。即使显示装置10_7还可以包括第二堤BNL2，每个电极RME的至少一部分也可以设置在或直接设置在过孔层VIA上。因此，电极RME可以是共面的。
在实施例中，第一电极RME1和第二电极RME2中的每个可以覆盖第二堤BNL2的至少一侧或侧表面或者与第二堤BNL2的至少一侧或侧表面叠置。第二堤BNL2可以具有预定的高度并且具有倾斜或弯曲的侧表面，并且发光元件ED设置在沿第二方向DR2间隔开的第二堤BNL2之间。由发光元件ED产生的光可以朝向发光元件ED的两端发射，并且可以朝向设置在第二堤BNL2的侧表面上的电极RME行进。如上所述，电极RME可以包括具有高反射率的材料，并且从发光元件ED发射的光可以被电极RME朝向过孔层VIA上方反射。由于显示装置10_8还可以包括设置在过孔层VIA与电极RME之间的第二堤BNL2，因此可以改善正面发射效率。
图28是根据另一实施例的发光元件的示意性剖视图。图29是包括图28的发光元件的显示装置的一部分的示意性平面图。
参照图28和图29，根据实施例的发光元件ED_8可以不包括第三半导体层33，并且可以包括一个第一半导体层31、多个发光层36、多个第二半导体层32和多个电极层37。在发光元件ED_8中，第一半导体层31可以在纵向方向上设置在中间，并且发光层36、第二半导体层32和电极层37可以在纵向方向上顺序地设置在两端。发光元件ED_8可以在一个方向上延伸，并且发光元件ED_8的多个半导体层可以相对于第一半导体层31对称地设置。尽管在附图中电极层37分别设置在发光元件ED_8的两端处，但是公开不限于此，可以省略至少任何一个电极层37。
如在图7和图10的实施例中，在设置在显示装置10中的发光元件ED中，第三连接电极CNE3和第一半导体层31在纵向方向上在中间彼此连接，并且两端分别连接到第一连接电极CNE1和第二连接电极CNE2。流到第三连接电极CNE3的电流可以流到设置有第二半导体层32或电极层37的两端中的一端，使得发光层36可以发射光，并且没有电流可以流到设置有第三半导体层33的另一端。然而，如在图28的实施例中那样，如果发光元件ED_8可以包括多个发光层36，并且因此第二半导体层32或电极层37分别设置在第一半导体层31的两端处，则通过第三连接电极CNE3流到第一半导体层31的电流可以流到两端，引起发光层36发射光。
如图29中所示，根据实施例的显示装置10_8可以包括均包含多个发光层36的发光元件ED_8，并且电流可以流动而与发光元件ED_8的定向方向无关。在每个发光元件ED_8中，第一半导体层31可以连接到第三连接电极CNE3，并且设置在两端处的电极层37或第二半导体层32中的每个可以连接到第一连接电极CNE1或第二连接电极CNE2。在每个发光元件ED_8的两端中的设置在第一电极RME1上的第一端可以连接到第一连接电极CNE1，并且设置在第二电极RME2上的第二端可以连接到第二连接电极CNE2。
与图7和图10的实施例不同，作为p型半导体层的第二半导体层32设置在每个发光元件ED_8的两端处，并且发光层36设置在第二半导体层32中的每个与第一半导体层31之间。从第一连接电极CNE1和第二连接电极CNE2流动的电流可以通过每个发光元件ED_8的第二半导体层32和发光层36流到第一半导体层31，并且显示装置10_8的大多数发光元件ED_8可以发射光。由于根据实施例的显示装置10_8可以包括均包含多个发光层36的发光元件ED_8，因此它可以发射光而与发光元件ED_8的定向方向和电流流动的方向无关。因此，子像素PXn的每单位面积的发光量可以增大。
在结束详细描述时，本领域技术人员将理解的是，在基本上不脱离公开的原理的情况下，可以对实施例进行许多变化和修改。因此，公开的实施例仅在一般性和描述性意义上使用，而不是为了限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一电极和第二电极，设置在基底上并且彼此间隔开；
第一绝缘层，设置在所述第一电极和所述第二电极上；
发光元件，设置在所述第一绝缘层上，所述发光元件中的每个具有设置在所述第一电极上的第一端和设置在所述第二电极上的第二端；
第一连接电极，设置在所述第一电极上并且电接触所述发光元件中的每个的所述第一端；
第二连接电极，设置在所述第二电极上并且电接触所述发光元件中的每个的所述第二端；
第二绝缘层，设置在所述发光元件、所述第一连接电极和所述第二连接电极上；以及
第三连接电极，设置在所述第二绝缘层上并且通过形成在所述第二绝缘层中的开口电接触所述发光元件，所述开口部分地暴露所述发光元件。
2.根据权利要求1所述的显示装置，其中，
所述第一连接电极电接触所述发光元件中的每个的端表面，
所述第二连接电极电接触所述发光元件中的每个的另一端表面，并且
所述第三连接电极电接触所述发光元件中的每个的侧表面。
3.根据权利要求2所述的显示装置，其中，所述发光元件包括：
第一发光元件，具有设置在所述第一电极上的第一端和设置在所述第二电极上的第二端；以及
第二发光元件，具有设置在所述第二电极上的第一端和设置在所述第一电极上的第二端。
4.根据权利要求1所述的显示装置，其中，
所述发光元件中的每个包括多个半导体层和围绕所述多个半导体层的绝缘膜，并且
所述第三连接电极电接触所述发光元件中的每个的一侧处的半导体层。
5.根据权利要求4所述的显示装置，其中，
所述发光元件中的每个包括：第一半导体层；第二半导体层，设置在所述第一半导体层上；发光层，设置在所述第一半导体层与所述第二半导体层之间；以及第三半导体层，设置在所述第一半导体层的与面对所述发光层的表面相对的表面上，并且
所述第三连接电极电接触所述第一半导体层。
6.根据权利要求5所述的显示装置，其中，所述发光元件中的每个还包括第四半导体层，所述第四半导体层设置在其中所述第一半导体层电接触所述第三连接电极的部分与其上设置有所述第三半导体层的端表面之间。
7.根据权利要求1所述的显示装置，所述显示装置还包括：
导电层，设置在所述基底上；以及
过孔层，设置在所述导电层上，
其中，所述第一电极通过穿透所述过孔层的第一电极接触孔电接触所述导电层的第一导电图案，并且
所述第一连接电极通过穿透所述第一绝缘层的第一接触部电接触所述第一电极。
8.根据权利要求7所述的显示装置，其中，
所述第二连接电极通过穿透所述过孔层和所述第一绝缘层的第二接触部电接触所述导电层的第二导电图案，并且
所述第三连接电极通过穿透所述过孔层、所述第一绝缘层和所述第二绝缘层的第三接触部而电接触所述导电层的电压布线。
9.根据权利要求7所述的显示装置，其中，
所述第二电极通过穿透所述过孔层的第二电极接触孔电接触所述导电层的电压布线，
所述第二连接电极通过穿透所述第一绝缘层的第四接触部电接触所述第一电极，并且
所述第三连接电极通过穿透所述第一绝缘层和所述第二绝缘层的第五接触部电接触所述第二电极。
10.根据权利要求1所述的显示装置，所述显示装置还包括：
第四连接电极，在所述第一绝缘层与所述第二绝缘层之间设置在所述第一电极上，并且电接触所述发光元件；
第五连接电极，在所述第一绝缘层与所述第二绝缘层之间设置在所述第二电极上，并且电接触所述发光元件；以及
第六连接电极，设置在所述第二绝缘层上并且电接触所述发光元件，
其中，所述第四连接电极与所述第一连接电极间隔开，
所述第五连接电极与所述第二连接电极间隔开，并且
所述第六连接电极与所述第三连接电极间隔开。
11.根据权利要求10所述的显示装置，其中，
所述第三连接电极与电接触所述第四连接电极和所述第五连接电极的发光元件叠置，
所述第六连接电极与电接触所述第一连接电极和所述第二连接电极的发光元件叠置，并且
所述第六连接电极通过穿透所述第二绝缘层的第六接触部而电接触所述第四连接电极和所述第五连接电极。
12.根据权利要求1所述的显示装置，所述显示装置还包括：
第三电极和第四电极，设置在所述基底上并且彼此间隔开；
第四连接电极，设置在所述第三电极上；
第五连接电极，设置在所述第四电极上；以及
第六连接电极，设置在所述第二绝缘层上，
其中，所述发光元件包括：第一发光元件组，设置在所述第一电极和所述第二电极上；以及第二发光元件组，设置在所述第三电极和所述第四电极上，
所述第三连接电极电接触所述第二发光元件组，并且
所述第六连接电极电接触所述第一发光元件组。
13.根据权利要求12所述的显示装置，其中，
所述第六连接电极还包括横跨所述第二电极、所述第三电极和所述第四电极设置的电极延伸部，并且
所述电极延伸部通过穿透所述第二绝缘层的第六接触部电接触所述第四连接电极和所述第五连接电极。
14.根据权利要求1所述的显示装置，所述显示装置还包括：第三绝缘层，设置在所述发光元件与所述第二绝缘层之间，
其中，所述第一连接电极和所述第二连接电极中的每个的一部分设置在所述第三绝缘层上，并且
所述第二绝缘层的所述开口穿透所述第三绝缘层以暴露所述发光元件。
15.根据权利要求14所述的显示装置，所述显示装置还包括：第四绝缘层，设置在所述第二连接电极与所述第二绝缘层之间，
其中，所述第一连接电极的一部分设置在所述第四绝缘层上，并且
所述第二绝缘层的所述开口穿透所述第四绝缘层以暴露所述发光元件。
16.一种发光元件，所述发光元件包括：
第一半导体层，掺杂有n型掺杂剂；
第二半导体层，设置在所述第一半导体层上并且掺杂有p型掺杂剂；
发光层，设置在所述第一半导体层与所述第二半导体层之间；
第三半导体层，设置在所述第一半导体层的与面对所述发光层的表面相对的表面上，所述第三半导体层是未掺杂的；以及
绝缘膜，围绕至少所述发光层的外表面。
17.根据权利要求16所述的发光元件，其中，所述第三半导体层的长度为所述发光元件的长度的20％或更小。
18.根据权利要求17所述的发光元件，所述发光元件还包括：电子阻挡层，设置在所述第三半导体层中。
19.根据权利要求17所述的发光元件，所述发光元件还包括：电子阻挡层，设置在所述第一半导体层中并且设置在所述第三半导体层与所述发光层之间。
20.根据权利要求19所述的发光元件，其中，所述电子阻挡层与所述第三半导体层之间的间隙小于所述电子阻挡层与所述发光层之间的间隙。
CN202180055734.8A 2020-10-23 2021-10-22 发光二极管和包括该发光二极管的显示装置 Pending CN116018688A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200138157A KR20220054480A (ko) 2020-10-23 2020-10-23 발광 소자 및 이를 포함하는 표시 장치
KR10-2020-0138157 2020-10-23
PCT/KR2021/014927 WO2022086277A1 (ko) 2020-10-23 2021-10-22 발광 소자 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN116018688A true CN116018688A (zh) 2023-04-25

Family

ID=81257740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180055734.8A Pending CN116018688A (zh) 2020-10-23 2021-10-22 发光二极管和包括该发光二极管的显示装置

Country Status (4)

Country Link
US (1) US20220131047A1 (zh)
KR (1) KR20220054480A (zh)
CN (1) CN116018688A (zh)
WO (1) WO2022086277A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202046382A (zh) * 2017-11-27 2020-12-16 日商尼康股份有限公司 發光元件與顯示裝置及其製造方法
KR102591056B1 (ko) * 2018-07-20 2023-10-20 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102624516B1 (ko) * 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20200102615A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 발광 소자 및 이를 구비한 표시 장치
KR20200116363A (ko) * 2019-04-01 2020-10-12 삼성전자주식회사 화합물, 및 이를 포함하는 광전 소자, 이미지 센서 및 전자 장치

Also Published As

Publication number Publication date
KR20220054480A (ko) 2022-05-03
US20220131047A1 (en) 2022-04-28
WO2022086277A1 (ko) 2022-04-28

Similar Documents

Publication Publication Date Title
CN115777147A (zh) 显示装置
CN113707686A (zh) 显示装置
CN116058105A (zh) 显示装置
CN116349015A (zh) 显示设备
CN115917751A (zh) 显示装置
CN116057614A (zh) 显示装置
CN116195060A (zh) 显示装置
CN115552610A (zh) 显示装置
KR20210132271A (ko) 표시 장치
CN116018688A (zh) 发光二极管和包括该发光二极管的显示装置
CN219513108U (zh) 显示装置
CN220210915U (zh) 显示装置
EP4213205A1 (en) Display device
US20230261142A1 (en) Display device
US20220102585A1 (en) Display device
CN116368617A (zh) 显示装置
CN116114059A (zh) 显示装置
KR20220113566A (ko) 표시 장치
CN116154075A (zh) 发光元件和包括该发光元件的显示装置
CN116666414A (zh) 显示装置
CN114695417A (zh) 显示装置
CN117637970A (zh) 显示装置
KR20220170386A (ko) 표시 장치
CN116325161A (zh) 显示装置
CN116636007A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination