KR20210077864A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210077864A
KR20210077864A KR1020190169223A KR20190169223A KR20210077864A KR 20210077864 A KR20210077864 A KR 20210077864A KR 1020190169223 A KR1020190169223 A KR 1020190169223A KR 20190169223 A KR20190169223 A KR 20190169223A KR 20210077864 A KR20210077864 A KR 20210077864A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
contact
emitting device
disposed
Prior art date
Application number
KR1020190169223A
Other languages
English (en)
Inventor
임현덕
강종혁
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190169223A priority Critical patent/KR20210077864A/ko
Priority to US17/786,332 priority patent/US20240030385A1/en
Priority to CN202080088275.9A priority patent/CN114868251A/zh
Priority to PCT/KR2020/018165 priority patent/WO2021125705A1/ko
Publication of KR20210077864A publication Critical patent/KR20210077864A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 방향으로 연장되어 배치된 제1 전극, 상기 제1 방향으로 연장되되, 상기 제1 전극과 상기 제1 방향에 교차하는 제2 방향으로 이격되어 배치된 제2 전극, 일 방향으로 연장된 형상을 갖고 상기 제1 전극과 상기 제2 전극 사이에서 상기 일 방향이 상기 제2 방향과 평행하도록 배치된 발광 소자, 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향으로 연장된 형상을 갖고, 적어도 일부분이 상기 제1 전극 상에 배치된 제1 접촉 전극 및 상기 제3 방향으로 연장된 형상을 갖고 상기 제1 접촉 전극과 상기 제3 방향과 교차하는 제4 방향으로 이격되어 배치되고, 적어도 일부분이 상기 제2 전극 상에 배치된 제2 접촉 전극을 포함하고, 상기 제1 접촉 전극은 상기 발광 소자의 일 측과 접촉하고 상기 제2 접촉 전극은 상기 발광 소자의 타 측과 접촉한다.

Description

표시 장치 {Display device}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는 발광 소자의 형태에 따라 다른 배치를 갖는 전극을 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 발광 소자의 형상에 대응하여 전극과 경사진 방향으로 연장된 형상을 갖는 접촉 전극을 포함하는 표시 장치를 제공하는 것이다.
또한, 본 발명의 해결하고자 하는 과제는 발광 소자 및 이와 전기적으로 연결되는 전극들을 포함하여 신규한 전극 구조를 갖는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 방향으로 연장되어 배치된 제1 전극, 상기 제1 방향으로 연장되되, 상기 제1 전극과 상기 제1 방향에 교차하는 제2 방향으로 이격되어 배치된 제2 전극, 일 방향으로 연장된 형상을 갖고 상기 제1 전극과 상기 제2 전극 사이에서 상기 일 방향이 상기 제2 방향과 평행하도록 배치된 발광 소자, 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향으로 연장된 형상을 갖고, 적어도 일부분이 상기 제1 전극 상에 배치된 제1 접촉 전극 및 상기 제3 방향으로 연장된 형상을 갖고 상기 제1 접촉 전극과 상기 제3 방향과 교차하는 제4 방향으로 이격되어 배치되고, 적어도 일부분이 상기 제2 전극 상에 배치된 제2 접촉 전극을 포함하고, 상기 제1 접촉 전극은 상기 발광 소자의 일 측과 접촉하고 상기 제2 접촉 전극은 상기 발광 소자의 타 측과 접촉한다.
상기 제1 접촉 전극과 상기 제2 접촉 전극은 상기 제1 전극과 상기 제2 전극이 연장된 상기 제1 방향과 제1 경사각을 이루는 상기 제3 방향으로 연장된 형상을 가질 수 있다.
상기 제1 경사각은 10° 내지 80°의 범위를 가질 수 있다.
상기 발광 소자는 상기 일 방향에 따른 제1 단부면 및 제2 단부면을 포함하고, 상기 제1 접촉 전극은 상기 제1 단부면 중 일부분과 접촉하고, 상기 제2 접촉 전극은 상기 제2 단부면 중 일부분과 접촉할 수 있다.
상기 발광 소자는 상기 일 방향과 교차하는 타 방향에 따른 제3 단부면 및 제4 단부면을 더 포함하고, 상기 제1 접촉 전극은 부분적으로 상기 제3 단부면과 접촉하고, 상기 제2 접촉 전극은 부분적으로 상기 제4 단부면과 접촉할 수 있다.
상기 발광 소자는 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하고, 상기 발광 소자는 상기 활성층의 일 면이 상기 제1 방향을 향하도록 배치된 제1 발광 소자 및 상기 활성층의 일 면이 상기 제2 방향을 향하도록 배치된 제2 발광 소자를 포함할 수 있다.
상기 제1 발광 소자는 상기 제1 반도체층의 하면이 상기 제2 접촉 전극과 접촉하는 상기 제2 단부면을 포함할 수 있다.
상기 제2 발광 소자는 상기 제1 반도체층의 하면이 상기 제2 접촉 전극과 접촉하는 상기 제4 단부면을 포함할 수 있다.
상기 발광 소자는 상기 제1 방향으로 측정된 제1 길이 및 상기 제2 방향으로 측정된 제2 길이가 정의되고, 상기 제1 접촉 전극과 상기 제2 접촉 전극 사이의 간격은 하기 식 1을 만족할 수 있다.
[식 1]
DC ≤ LDsinΘc + HDcosΘc - 2LCDsinΘc
(여기서, 'DC'는 제1 접촉 전극과 제2 접촉 전극 사이의 간격이고, 'LD'는 발광 소자의 제1 길이이고, 'HD'는 발광 소자의 제2 길이이고, 'LCD'는 발광 소자의 일 단부면과 접촉 전극이 접촉하는 접촉 면적이 갖는 길이이며, 'Θc'는 접촉 전극과 전극이 연장된 방향 사이의 제1 경사각이다.)
상기 발광 소자의 상기 제2 길이는 상기 제1 전극과 상기 제2 전극 사이의 간격보다 클 수 있다.
상기 발광 소자는 상기 제1 길이와 상기 제2 길이가 동일할 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극의 폭은 적어도 상기 접촉 면적이 갖는 길이를 상기 제1 경사각의 사인(sine) 값으로 나눈 값보다 클 수 있다.
상기 제1 접촉 전극과 상기 제2 접촉 전극의 길이는 적어도 상기 접촉 면적이 갖는 길이를 상기 제1 경사각의 코사인(cosine) 값으로 나눈 값보다 클 수 있다.
상기 발광 소자는 상기 제1 길이가 상기 제2 길이보다 클 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 방향으로 연장된 부분을 포함하는 제1 전극, 상기 제1 방향으로 연장된 부분을 포함하고, 상기 제1 전극과 상기 제1 방향에 교차하는 제2 방향으로 이격 대향하도록 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자, 상기 제1 방향과 제1 경사각을 이루는 제3 방향으로 연장된 형상을 갖고, 적어도 일부분이 상기 제1 전극 상에 배치된 제1 접촉 전극 및 상기 제3 방향으로 연장된 형상을 갖고 상기 제1 접촉 전극과 이격 배치되고, 적어도 일부분이 상기 제2 전극 상에 배치된 제2 접촉 전극을 포함하고, 상기 제1 접촉 전극은 상기 발광 소자의 일 측과 접촉하고 상기 제2 접촉 전극은 상기 발광 소자의 타 측과 접촉하며, 상기 제1 경사각은 10° 내지 80°의 범위를 갖는다.
상기 제1 전극은 제1 전극 확장부 및 상기 제2 방향으로 측정된 폭이 상기 제1 전극 확장부보다 작은 제1 전극 연결부를 포함하고, 상기 제2 전극은 제2 전극 확장부 및 상기 제2 방향으로 측정된 폭이 상기 제2 전극 확장부보다 작은 제2 전극 연결부를 포함하며, 상기 제1 전극 확장부와 상기 제2 전극 확장부 사이의 제1 간격은 상기 제1 전극 연결부와 상기 제2 전극 연결부 사이의 제2 간격보다 작을 수 있다.
상기 발광 소자는 상기 제1 전극 확장부와 상기 제2 전극 확장부 사이에 배치되고, 상기 제1 접촉 전극은 상기 제1 전극 확장부 상에서 상기 발광 소자의 상기 일 측과 접촉하고, 상기 제2 접촉 전극은 상기 제2 전극 확장부 상에서 상기 발광 소자의 상기 타 측과 접촉할 수 있다.
상기 제1 전극 확장부 및 상기 제2 전극 확장부의 상기 제1 방향으로 측정된 길이는 상기 발광 소자의 상기 제1 방향으로 측정된 길이보다 길되, 상기 발광 소자의 길이 및 상기 발광 소자의 일 측 단부면과 상기 제1 접촉 전극이 접촉하는 부분이 갖는 길이의 합보다 작을 수 있다.
상기 제1 전극은 상기 제1 방향으로 연장된 제1 전극 연장부 및 상기 제1 전극 연장부로부터 상기 제2 방향으로 절곡된 제1 전극 절곡부를 포함하고, 상기 제1 전극 연장부는 상기 제2 전극과 상기 제2 방향으로 이격되어 배치되고 상기 제1 전극 절곡부 중 적어도 일부는 상기 제2 전극과 중첩하도록 배치되며, 상기 발광 소자는 상기 제1 전극 연장부, 상기 제1 전극 절곡부 및 상기 제2 전극 사이에 배치될 수 있다.
상기 제2 전극은 상기 제1 방향으로 연장된 제2 전극 연장부 및 상기 제2 전극 연장부로부터 상기 제2 방향으로 절곡된 제2 전극 절곡부를 포함하고, 상기 제2 전극 연장부는 상기 제1 전극 연장부와 이격 배치되고 상기 제2 전극 절곡부는 상기 제1 전극 절곡부와 이격 배치되며 상기 발광 소자는 상기 제1 전극 절곡부 및 상기 제2 전극 절곡부 사이에 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 일 방향으로 연장된 전극들과, 전극들 사이에 배치된 발광 소자, 및 상기 일 방향에 경사진 방향으로 연장된 형상을 갖는 접촉 전극들을 포함할 수 있다. 접촉 전극들은 발광 소자의 사선 방향의 양 측과 부분적으로 접촉할 수 있다. 발광 소자들이 비교적 작은 높이 및 길이를 갖더라도, 접촉 전극들은 발광 소자가 연장된 방향과 사선 방향으로 접촉하므로, 접촉 전극들 사이의 간격을 일정 수준 이상으로 확보할 수 있어 공정 상의 이점이 있다.
이에 따라, 표시 장치는 전극들 및 접촉 전극들이 신규한 배치 구조를 가질 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
도 5는 도 2의 Q1 부분의 확대도이다.
도 6은 일 실시예에 따른 발광 소자 및 이와 연결되는 접촉 전극의 배치를 나타내는 평면도이다.
도 7은 일 실시예에 따른 발광 소자 및 이와 연결되는 접촉 전극의 배치를 나타내는 평면도이다.
도 8은 다른 실시예에 따른 발광 소자의 개략도이다.
도 9는 도 8의 발광 소자를 포함하는 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 10은 도 9의 Q2 부분의 확대도이다.
도 11은 또 다른 실시예에 따른 발광 소자를 포함하는 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 12는 도 11의 Q3 부분의 확대도이다.
도 13은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 14는 도 13의 Q4 부분의 확대도이다.
도 15는 또 다른 실시예에 따른 표시 장치의 전극 구조를 나타내는 평면도이다.
도 16은 도 15의 Ⅵ-Ⅵ'선을 따라 자른 단면도이다.
도 17은 다른 실시예에 따른 표시 장치의 전극 구조를 나타내는 평면도이다.
도 18 내지 도 20은 또 다른 실시예에 따른 표시 장치의 전극 구조를 나타내는 평면도들이다.
도 21은 다른 실시예에 따른 표시 장치의 전극 구조를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)는 복수의 화소(PX)를 포함하고, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 하나의 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 발광 영역(EMA2)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 발광 소자(300)는 활성층(도 4의 '330')을 포함하고, 활성층(330)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 발광 소자(300)의 활성층(330)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
도면에 도시되지 않았으나, 표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역을 포함할 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 한편, 비발광 영역에는 발광 소자(300)들이 배치되는 층의 하부에 배치된 층들을 부분적으로 패터닝한 영역이 형성될 수 있다. 표시 장치(10)의 제조 공정 중, 발광 소자(300)들이 배치된 후에 하부에 배치된 일부 배선들을 패터닝할 수 있다. 상기 패터닝은 각 서브 화소(PXn)에서 발광 소자(300)들이 배치되지 않은 비발광 영역에서 수행될 수 있다. 이에 대한 자세한 설명은 후술하기로 한다.
표시 장치(10)의 각 서브 화소(PXn)들은 복수의 전극(210, 220)들, 복수의 발광 소자(300)들, 및 복수의 접촉 전극(261, 262)들을 포함할 수 있다. 또한, 표시 장치(10)는 각 서브 화소(PXn)를 둘러싸도록 배치되는 외부 뱅크(450)와, 전극(210, 220)들의 하부에 배치되는 내부 뱅크(410, 420)들을 더 포함할 수 있다. 일 실시예에 따르면 표시 장치(10)는 일 방향으로 연장되어 배치되는 전극(210, 220)들과, 상기 일 방향과 교차하는 방향으로 연장된 형상을 갖는 복수의 접촉 전극(261, 262)들을 포함할 수 있다.
구체적으로, 표시 장치(10)의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 제1 전극(210)과 제2 전극(220)은 각 서브 화소(PXn) 마다 배치되며, 이들은 각각 일 방향으로 연장되고 상기 일 방향과 교차하는 타 방향으로 이격 대향하도록 배치될 수 있다.
제1 전극(210)은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장된 형태로 배치될 수 있다. 다만, 제1 전극(210)은 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않고, 각 서브 화소(PXn)를 둘러싸는 외부 뱅크(450)와 부분적으로 이격되어 배치될 수 있다. 몇몇 실시예에서 제1 전극(210)은 외부 뱅크(450)와 중첩하도록 배치된 부분을 더 포함하고, 제1 전극(210)은 상기 외부 뱅크(450)와 중첩하는 부분에서 표시 장치(10)에 포함되는 회로 소자층과 전기적으로 연결될 수 있다.
제2 전극(220)은 각 서브 화소(PXn)에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제2 전극(220)은 제1 전극(210)과 달리 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되어 배치될 수 있다. 즉, 제2 방향(DR2)으로 이웃하는 복수의 서브 화소(PXn)들에는 하나의 연결된 제2 전극(220)이 배치될 수 있다. 제2 전극(220)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 경계에서 외부 뱅크(450)와 부분적으로 중첩할 수 있고, 제2 전극(220)은 상기 외부 뱅크(450)와 중첩하는 부분에서 표시 장치(10)에 포함되는 회로 소자층과 전기적으로 연결될 수 있다.
일 실시예에 따르면, 표시 장치(10)의 제1 전극(210) 및 제2 전극(220)은 일 방향으로 연장되되, 이들은 상기 일 방향에 교차하는 타 방향으로 이격 대향하여 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 제2 방향(DR2)으로 연장된 형상을 갖고, 제1 방향(DR1)으로 이격되어 배치될 수 있다. 도면에서는 제1 전극(210)과 제2 전극(220)이 연장된 방향에 수직한 방향으로 이격되어 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 전극(210) 및 제2 전극(220)은 연장된 방향과 다른 방향으로 이격 배치될 수 있으면 그 방향들이 이루는 각은 특별히 제한되지 않는다.
다만, 제1 전극(210)과 제2 전극(220)의 형상은 이에 제한되지 않는다. 경우에 따라서, 제1 전극(210)과 제2 전극(220)은 제1 방향(DR1)으로 연장된 줄기부를 더 포함할 수 있다. 제1 전극(210)은 각 서브 화소(PXn)마다 서로 다른 줄기부들이 배치되고, 제2 전극(220)은 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)들에 하나의 줄기부가 연장되어 각 서브 화소(PXn)의 제2 전극(220)들은 상기 줄기부를 통해 전기적으로 연결될 수도 있다. 이 경우, 제2 전극(220)은 복수의 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DPA)의 외곽부에 위치한 비표시 영역(NDA)에서 회로 소자와 전기적으로 연결될 수도 있다.
한편, 도면에서는 각 서브 화소(PXn)마다 하나의 제1 전극(210)과 제2 전극(220)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 각 서브 화소(PXn)마다 배치되는 제1 전극(210)과 제2 전극(220)의 수는 더 많을 수 있다. 몇몇 실시예에서, 표시 장치(10)가 복수개의 제1 전극(210)과 제2 전극(220)을 포함하는 경우, 이들은 각각 서로 다른 폭을 가질 수도 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 각각 어느 한 제1 전극(210) 및 제2 전극(220)이 다른 제1 전극(210) 및 제2 전극(220)보다 큰 폭을 가질 수 있다. 이에 제한되지 않고, 복수개의 제1 전극(210)들은 복수개의 제2 전극(220)보다 큰 폭을 가질 수도 있고, 그 반대의 경우도 가능하다.
또한, 각 서브 화소(PXn)에 배치된 제1 전극(210)과 제2 전극(220)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(210)과 제2 전극(220)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써, 그 사이에 발광 소자(300)가 배치될 영역이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않는다.
복수의 전극(210, 220)들은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 광을 방출하도록 소정의 전압을 인가 받을 수 있다. 예를 들어, 복수의 전극(210, 220)들은 후술하는 접촉 전극(261, 262)을 통해 발광 소자(300)와 전기적으로 연결되고, 전극(210, 220)들로 인가된 전기 신호를 접촉 전극(261, 262)을 통해 발광 소자(300)에 전달할 수 있다.
예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
또한, 각 전극(210, 220)은 발광 소자(300)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(300)는 제1 전극(210)과 제2 전극(220)에 정렬 신호를 인가하여 제1 전극(210)과 제2 전극(220) 사이에 전기장을 형성하는 공정을 통해 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 발광 소자(300)는 잉크젯 프린팅 공정을 통해 잉크에 분산된 상태로 제1 전극(210)과 제2 전극(220) 상에 분사되고, 제1 전극(210)과 제2 전극(220) 사이에 정렬 신호를 인가하여 발광 소자(300)에 유전영동힘(Dieletrophoretic Force)을 인가하는 방법을 통해 이들 사이에 정렬될 수 있다.
한편, 후술할 바와 같이, 제1 전극(210)과 제2 전극(220)은 내부 뱅크(410, 420)들 상에 배치될 수 있다. 내부 뱅크(410, 420)는 제1 전극(210)이 배치되는 제1 내부 뱅크(410)와 제2 전극(220)이 배치되는 제2 내부 뱅크(420)를 포함할 수 있다.
제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각각 제1 전극(210) 및 제2 전극(220)과 유사한 형상을 가질 수 있다. 예를 들어, 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장된 형상을 갖고 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장되되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않도록 서브 화소(PXn)들 간의 경계에서 이격되어 종지할 수 있다. 이에 따라 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(PXn) 마다 배치되어 표시 장치(10)의 전면에 있어 패턴을 이룰 수 있다. 내부 뱅크(410, 420)는 서로 이격 대향하도록 배치됨으로써, 이들 사이에 발광 소자(300)가 배치되는 영역을 형성할 수 있다. 도면에서는 하나의 제1 내부 뱅크(410)와 하나의 제2 내부 뱅크(420)가 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 경우에 따라서 후술하는 전극(210, 220)의 수에 따라 더 많은 수의 내부 뱅크(410, 420)들이 더 배치될 수도 있다.
복수의 발광 소자(300)들은 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 일 예로, 발광 소자(300)들은 제1 전극(210)과 제2 전극(220) 사이에서 서로 이격되어 배치될 수 있다. 다만, 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 갖고 배치될 수도 있다.
발광 소자(300)는 적어도 일 방향으로 연장된 형상을 가질 수 있고, 발광 소자(300)는 상기 일 방향이 제1 전극(210)과 제2 전극(220)이 이격된 방향, 즉 제1 방향(DR1)과 평행하도록 배치될 수 있다. 발광 소자(300)는 상기 일 방향의 일 단부는 제1 전극(210) 상에 놓이고 타 단부는 제2 전극(220) 상에 놓이도록 배치될 수 있다. 다만, 이에 제한되는 것은 아니다.
일 실시예에 따른 발광 소자(300)는 서로 다른 물질을 포함하는 활성층(330)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 일 실시예에 따른 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(300)들을 포함할 수 있다. 제1 서브 화소(PX1)의 발광 소자(300)는 중심 파장대역이 제1 파장인 제1 색의 광을 방출하는 활성층(330)을 포함하고, 제2 서브 화소(PX2)의 발광 소자(300)는 중심 파장대역이 제2 파장인 제2 색의 광을 방출하는 활성층(330)을 포함하고, 제3 서브 화소(PX3)의 발광 소자(300)는 중심 파장대역이 제3 파장인 제3 색의 광을 방출하는 활성층(330)을 포함할 수 있다.
이에 따라 제1 서브 화소(PX1)에서는 제1 색의 광이 출사되고, 제2 서브 화소(PX2)에서는 제2 색의 광이 출사되고, 제3 서브 화소(PX3)에서는 제3 색의 광이 출사될 수 있다. 몇몇 실시예에서, 제1 색의 광은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 색의 광은 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 색의 광은 중심 파장대역이 620nm 내지 752nm의 범위를 갖는 적색광 일 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 동일한 종류의 발광 소자(300)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
복수의 접촉 전극(261, 262)들은 각 전극(210, 220)들 상에 배치될 수 있다. 접촉 전극(261, 262)들은 각각 발광 소자(300)에 대응하여 각 서브 화소(PXn)마다 배치될 수 있다. 접촉 전극(261, 262)들은 발광 소자(300) 및 전극(210, 220)들과 전기적으로 연결될 수 있다. 예를 들어, 접촉 전극(261, 262)들은 각각 발광 소자(300) 및 제1 전극(210) 또는 제2 전극(220)과 접촉하여 이들과 전기적으로 연결될 수 있다.
접촉 전극(261, 262)은 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 포함하고, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 발광 소자(300)의 일 측 및 타 측 상에 배치되도록 서로 이격될 수 있다. 예를 들어, 제1 접촉 전극(261)은 부분적으로 발광 소자(300)의 일 측을 덮되 적어도 일부 영역이 제1 전극(210) 상에 배치되고, 제2 접촉 전극(262)은 부분적으로 발광 소자(300)의 타 측을 덮되 적어도 일부 영역이 제2 전극(220) 상에 배치될 수 있다. 이에 따라, 발광 소자(300)는 접촉 전극(261, 262)을 통해 각 전극(210, 220)들과 전기적으로 연결될 수 있다.
일 실시예에 따르면, 표시 장치(10)의 접촉 전극(261, 262)들은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)으로 연장된 형상을 가질 수 있다. 또한, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제3 방향(DR3)과 교차하는 제4 방향(DR4)으로 이격 배치될 수 있다. 접촉 전극(261, 262)들은 제1 전극(210) 및 제2 전극(220)과 다른 방향을 향해 연장된 형상을 가질 수 있다. 예를 들어, 접촉 전극(261, 262)들이 연장된 방향은 전극(210, 220)들이 연장된 방향 및 이들이 이격된 방향을 교차하는 방향일 수 있다. 즉, 접촉 전극(261, 262)들은 전극(210, 220)들이 연장된 방향에 사선 또는 대각선 방향으로 연장된 형상을 가질 수 있다. 접촉 전극(261, 262)들은 각 전극(210, 220) 상에 배치되되, 적어도 일부분은 제1 전극(210)과 제2 전극(220) 사이에도 배치될 수 있다.
또한, 발광 소자(300)는 일 방향으로 연장된 형상을 갖고 상기 일 방향이 제1 전극(210)과 제2 전극(220)이 이격된 방향과 평행하도록 배치될 수 있다. 접촉 전극(261, 262)들은 전극(210, 220)들이 연장된 방향 및 이격된 방향과 교차하는 제3 방향(DR3)으로 연장된 형상을 가짐에 따라, 발광 소자(300)의 일 측과 타 측을 제3 방향(DR3)을 따라 덮을 수 있다. 즉, 접촉 전극(261, 262)은 발광 소자(300)의 연장된 일 방향에 따른 일 단부 및 타 단부를 부분적으로 덮도록 배치되며, 상기 일 단부 및 타 단부는 접촉 전극(261, 262)과 접촉하지 않는 영역을 포함할 수 있다. 예시적인 실시예에서, 발광 소자(300)는 연장된 일 방향의 양 단부면 중 일부분이 접촉 전극(261, 262)과 접촉할 수 있다. 또한, 접촉 전극(261, 262)은 발광 소자(300)의 상기 일 방향과 교차하는 타 방향의 측면들과 접촉할 수 있다.
한편, 상술한 바와 같이 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 발광 소자(300)에 대응하여 배치될 수 있다. 제1 전극(210)과 제2 전극(220) 사이에는 복수개의 발광 소자(300)들이 배치될 수 있고, 접촉 전극(261, 262)들은 발광 소자(300)들에 대응하여 배치될 수도 있다. 일 실시예에 따르면, 각 전극(210, 220)들 상에는 각각 복수의 제1 접촉 전극(261) 및 제2 접촉 전극(262)들이 배치될 수 있고, 제1 접촉 전극(261) 및 제2 접촉 전극(262)들은 전극(210, 220)들이 연장된 방향을 따라 이격되어 배치될 수 있다. 즉, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극(210) 및 제2 전극(220) 상에서 일 방향으로 이격 배치된 패턴을 형성할 수 있다. 접촉 전극(261, 262)과 발광 소자(300) 및 전극(210, 220)의 배치에 대한 보다 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.
외부 뱅크(450)는 각 서브 화소(PXn)들 간의 경계에 배치될 수 있다. 외부 뱅크(450)는 적어도 제2 방향(DR2)으로 연장되도록 배치되며, 내부 뱅크(410, 420) 및 전극(210, 220)들 사이에 발광 소자(300)가 배치되는 영역을 포함하여 내부 뱅크(410, 420)들과 전극(210, 220)들의 일부를 둘러싸도록 배치될 수 있다. 또한, 외부 뱅크(450)는 제1 방향(DR1)으로 연장된 부분을 더 포함하여 표시 영역(DPA) 전면에 있어서 격자형 패턴을 형성할 수 있다. 다만, 이에 제한되지 않고, 경우에 따라서 외부 뱅크(450)는 생략될 수도 있다.
이하에서는 다른 도면을 더 참조하여 표시 장치(10)의 적층 구조에 대하여 상세히 설명하기로 한다.
도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 3은 도 2의 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 3은 도 2의 제1 서브 화소(PX1)에 배치된 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3을 참조하면, 표시 장치(10)는 제1 기판(101) 상에 배치되는 회로 소자층과 표시 소자층을 포함할 수 있다. 제1 기판(101) 상에는 반도체층, 복수의 도전층, 및 복수의 절연층이 배치되고, 이들은 각각 회로 소자층과 표시 소자층을 구성할 수 있다. 복수의 도전층은 제1 평탄화층(109)의 하부에 배치되어 회로소자층을 구성하는 제1 게이트 도전층, 제2 게이트 도전층, 제1 데이터 도전층, 제2 데이터 도전층과, 제1 평탄화층(109) 상에 배치되어 표시소자층을 구성하는 전극(210, 220) 및 접촉 전극(261, 262)들을 포함할 수 있다. 복수의 절연층은 버퍼층(102), 제1 게이트 절연층(103), 제1 보호층(105), 제1 층간 절연층(107), 제2 층간 절연층(108), 제1 평탄화층(109), 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550) 등을 포함할 수 있다.
회로소자층은 발광 소자(300)를 구동하기 위한 회로 소자와 복수의 배선들로써, 구동 트랜지스터(DT), 스위칭 트랜지스터(ST), 제1 도전 패턴(CDP) 및 복수의 전압 배선(VL1, VL2)을 포함하고, 표시소자층은 발광 소자(300)를 포함하여 제1 전극(210), 제2 전극(220), 제1 접촉 전극(261) 및 제2 접촉 전극(262)등을 포함할 수 있다.
제1 기판(101)은 절연 기판일 수 있다. 제1 기판(101)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(101)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML1, BML2)은 제1 기판(101) 상에 배치될 수 있다. 차광층(BML1, BML2)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)과 제2 차광층(BML2)은 적어도 각각 구동 트랜지스터(DT)의 제1 활성물질층(DT_ACT) 및 스위칭 트랜지스터(ST)의 제2 활성물질층(ST_ACT)과 중첩하도록 배치된다. 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(DT_ACT, ST_ACT)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML1, BML2)은 생략될 수 있다. 도면에 도시되지 않았으나, 제1 차광층(BML1)은 후술하는 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결되고, 제2 차광층(BML2)은 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 전기적으로 연결될 수 있다.
버퍼층(102)은 차광층(BML1, BML2)을 포함하여 제1 기판(101) 상에 전면적으로 배치될 수 있다. 버퍼층(102)은 투습에 취약한 제1 기판(101)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터(DT, ST)들을 보호하기 위해 제1 기판(101) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(102)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(102)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층은 버퍼층(102) 상에 배치된다. 반도체층은 구동 트랜지스터(DT)의 제1 활성물질층(DT_ACT)과 스위칭 트랜지스터(ST)의 제2 활성물질층(ST_ACT)을 포함할 수 있다. 이들은 후술하는 제1 게이트 도전층의 게이트 전극(DT_G, ST_G)등과 부분적으로 중첩하도록 배치될 수 있다.
예시적인 실시예에서, 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 반도체층이 다결정 실리콘을 포함하는 경우, 제1 활성물질층(DT_ACT)은 제1 도핑 영역(DT_ACTa), 제2 도핑 영역(DT_ACTb) 및 제1 채널 영역(DT_ACTc)을 포함할 수 있다. 제1 채널 영역(DT_ACTc)은 제1 도핑 영역(DT_ACTa)과 제2 도핑 영역(DT_ACTb) 사이에 배치될 수 있다. 제2 활성물질층(ST_ACT)은 제3 도핑 영역(ST_ACTa), 제4 도핑 영역(ST_ACTb) 및 제2 채널 영역(ST_ACTc)을 포함할 수 있다. 제2 채널 영역(ST_ACTc)은 제3 도핑 영역(ST_ACTa)과 제4 도핑 영역(ST_ACTb) 사이에 배치될 수 있다. 제1 도핑 영역(DT_ACTa), 제2 도핑 영역(DT_ACTb), 제3 도핑 영역(ST_ACTa) 및 제4 도핑 영역(ST_ACTb)은 제1 활성물질층(DT_ACT) 및 제2 활성물질층(ST_ACT)의 일부 영역이 불순물로 도핑된 영역일 수 있다.
예시적인 실시예에서, 제1 활성물질층(DT_ACT) 및 제2 활성물질층(ST_ACT)은 산화물 반도체를 포함할 수도 있다. 이 경우, 제1 활성물질층(DT_ACT)과 제2 활성물질층(ST_ACT)의 도핑 영역은 각각 도체화 영역일 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다. 다만, 이에 제한되지 않는다.
제1 게이트 절연층(103)은 반도체층 및 버퍼층(102)상에 배치된다. 제1 게이트 절연층(103)은 반도체층을 포함하여, 버퍼층(102) 상에 배치될 수 있다. 제1 게이트 절연층(103)은 구동 트랜지스터(DT) 및 스위칭 트랜지스터(ST)의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(103)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 게이트 도전층은 제1 게이트 절연층(103) 상에 배치된다. 제1 게이트 도전층은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G)과 스위칭 트랜지스터(ST)의 제2 게이트 전극(ST_G)을 포함할 수 있다. 제1 게이트 전극(DT_G)은 제1 활성물질층(DT_ACT)의 적어도 일부 영역과 중첩하도록 배치되고, 제2 게이트 전극(ST_G)은 제2 활성물질층(ST_ACT)의 적어도 일부 영역과 중첩하도록 배치된다. 예를 들어, 제1 게이트 전극(DT_G)은 제1 활성물질층(DT_ACT)의 제1 채널 영역(DT_ACTc)과 두께 방향으로 중첩하도록 배치되고, 제2 게이트 전극(ST_G)은 제2 활성물질층(ST_ACT)의 제2 채널 영역(ST_ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다.
제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 보호층(105)은 제1 게이트 도전층 상에 배치된다. 제1 보호층(105)은 제1 게이트 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 보호층(105)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 게이트 도전층은 제1 보호층(105) 상에 배치된다. 제2 게이트 도전층은 적어도 일부 영역이 제1 게이트 전극(DT_G)과 두께 방향으로 중첩하도록 배치된 스토리지 커패시터의 제1 용량 전극(CE1)을 포함할 수 있다. 제1 용량 전극(CE1)은 제1 보호층(105)을 사이에 두고 제1 게이트 전극(DT_G)과 두께 방향으로 중첩하고, 이들 사이에는 스토리지 커패시터가 형성될 수 있다. 제2 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(107)은 제2 게이트 도전층 상에 배치된다. 제1 층간 절연층(107)은 제2 게이트 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 제1 층간 절연층(107)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 데이터 도전층은 제1 층간 절연층(107) 상에 배치된다. 제1 게이트 도전층은 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 제2 소스/드레인 전극(DT_SD2), 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 제2 소스/드레인 전극(ST_SD2)을 포함할 수 있다.
구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 제2 소스/드레인 전극(DT_SD2)은 제1 층간 절연층(107)과 제1 게이트 절연층(103)을 관통하는 컨택홀을 통해 제1 활성물질층(DT_ACT)의 제1 도핑 영역(DT_ACTa) 및 제2 도핑 영역(DT_ACTb)과 각각 접촉될 수 있다. 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 제2 소스/드레인 전극(ST_SD2)은 제1 층간 절연층(107)과 제1 게이트 절연층(103)을 관통하는 컨택홀을 통해 제2 활성물질층(ST_ACT)의 제3 도핑 영역(ST_ACTa) 및 제4 도핑 영역(ST_ACTb)과 각각 접촉될 수 있다. 또한, 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)은 또 다른 컨택홀을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다. 한편, 구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(DT_SD1, ST_SD1) 및 제2 소스/드레인 전극(DT_SD2, ST_SD2)은 어느 한 전극이 소스 전극인 경우 다른 전극은 드레인 전극일 수 있다. 다만 이에 제한되지 않고, 제1 소스/드레인 전극(DT_SD1, ST_SD1) 및 제2 소스/드레인 전극(DT_SD2, ST_SD2)은 어느 한 전극이 드레인 전극인 경우 다른 전극은 소스 전극일 수 있다.
제1 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 층간 절연층(108)은 제1 데이터 도전층 상에 배치될 수 있다. 제2 층간 절연층(108)은 제1 데이터 도전층을 덮으며 제1 층간 절연층(107) 상에 전면적으로 배치되고, 제1 데이터 도전층을 보호하는 기능을 수행할 수 있다. 제2 층간 절연층(108)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 데이터 도전층은 제2 층간 절연층(108) 상에 배치된다. 제2 데이터 도전층은 제2 전압 배선(VL2), 제1 전압 배선(VL1) 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 구동 트랜지스터(DT)에 공급되는 고전위 전압(제1 전원 전압, VDD)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(220)에 공급되는 저전위 전압(제2 전원 전압, VSS)이 인가될 수 있다. 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(300)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(108)에 형성된 컨택홀을 통해 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(210)과도 접촉하며, 구동 트랜지스터(DT)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압(VDD)을 제1 도전 패턴(CDP)을 통해 제1 전극(210)으로 전달할 수 있다. 한편, 도면에서는 제2 데이터 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 데이터 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)을 포함할 수 있다.
제2 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(109)은 제2 데이터 도전층 상에 배치된다. 제1 평탄화층(109)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(109) 상에는 내부 뱅크(410, 420), 복수의 전극(210, 220), 외부 뱅크(450), 복수의 접촉 전극(261, 262) 및 발광 소자(300)가 배치된다. 또한, 제1 평탄화층(109) 상에는 복수의 절연층(510, 520, 530, 550)들이 더 배치될 수 있다.
내부 뱅크(410, 420)는 제1 평탄화층(109) 상에 직접 배치된다. 내부 뱅크(410, 420)는 각 화소(PX) 또는 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 내부 뱅크(410)와 제2 내부 뱅크(420)를 포함할 수 있다.
제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제1 평탄화층(109)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 돌출된 부분은 경사진 측면을 가질 수 있고, 이들 사이에 배치되는 발광 소자(300)에서 방출된 광은 내부 뱅크(410, 420)의 경사진 측면을 향해 진행될 수 있다. 후술할 바와 같이, 내부 뱅크(410, 420) 상에 배치되는 전극(210, 220)들이 반사율이 높은 재료를 포함하는 경우, 발광 소자(300)에서 방출된 광은 내부 뱅크(410, 420)의 측면에서 반사되어, 제1 기판(101)의 상부 방향으로 출사될 수 있다. 즉, 내부 뱅크(410, 420)는 발광 소자(300)가 배치되는 영역을 제공함과 동시에 발광 소자(300)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다. 예시적인 실시예에서 내부 뱅크(410, 420)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(210, 220)은 내부 뱅크(410, 420)와 제1 평탄화층(109) 상에 배치된다. 복수의 전극(210, 220)은 제1 내부 뱅크(410) 상에 배치된 제1 전극(210)과 제2 내부 뱅크(420) 상에 배치된 제2 전극(220)을 포함할 수 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 상에 배치되고, 이들은 제1 방향(DR1)으로 이격 대향할 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 사이에는 복수의 발광 소자(300)들이 배치되고, 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치됨과 동시에 적어도 일 단부가 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결될 수 있다.
몇몇 실시예에서, 제1 전극(210)과 제2 전극(220)은 각각 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 각각 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 외면을 덮도록 배치될 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 측면 상에는 제1 전극(210)과 제2 전극(220)이 각각 배치되고, 제1 전극(210)과 제2 전극(220) 사이의 간격은 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 사이의 간격보다 좁을 수 있다. 또한, 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 제1 평탄화층(109) 상에 직접 배치될 수 있다.
제1 전극(210)은 구동 트랜지스터(DT)와 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(210)은 외부 뱅크(450)와 중첩하는 영역에 형성되어 제1 평탄화층(109)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉하고, 이를 통해 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결될 수 있다.
제2 전극(220)은 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제2 전극(220)은 외부 뱅크(450)와 중첩하는 영역에 형성되어 제1 평탄화층(109)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 도면에 도시된 바와 같이, 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)의 제2 전극(220)들은 각각 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)은 발광 소자(300)에서 방출되어 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
이에 제한되지 않고, 각 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다.
제1 절연층(510)은 제1 평탄화층(109), 제1 전극(210) 및 제2 전극(220) 상에 배치된다. 제1 절연층(510)은 각 전극(210, 220)들, 또는 내부 뱅크(410, 420)들이 이격된 사이 영역에 더하여, 내부 뱅크(410, 420)를 중심으로 이들 사이 영역의 반대편에도 배치될 수 있다. 또한, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 부분적으로 덮도록 배치된다. 예를 들어, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 포함하여 제1 평탄화층(109) 상에 전면적으로 배치되되, 제1 전극(210)과 제2 전극(220)의 상면 일부를 노출하도록 배치될 수 있다. 제1 절연층(510)에는 제1 전극(210)과 제2 전극(220)을 부분적으로 노출시키는 개구부(미도시)가 형성되고, 제1 전극(210)과 제2 전극(220)의 일 측과 타 측만을 덮도록 배치될 수 있다. 제1 전극(210)과 제2 전극(220)은 상기 개구부에 의해 내부 뱅크(410, 420) 상에 배치된 부분 중 일부가 노출될 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(510)의 형상 및 구조는 이에 제한되지 않는다.
예시적인 실시예에서, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에서 상면 일부에 단차가 형성될 수 있다. 몇몇 실시예에서, 제1 절연층(510)은 무기물 절연성 물질을 포함하고, 제1 전극(210)과 제2 전극(220)을 부분적으로 덮도록 배치된 제1 절연층(510)은 하부에 배치되는 전극(210, 220)들이 형성하는 단차에 의해 상면의 일부가 단차질 수 있다. 이에 따라 제1 전극(210)과 제2 전극(220) 사이에서 제1 절연층(510) 상에 배치되는 발광 소자(300)는 제1 절연층(510)의 상면 사이에서 빈 공간을 형성할 수 있다. 상기 빈 공간은 후술하는 제2 절연층(520)을 이루는 재료에 의해 채워질 수도 있다.
다만, 이에 제한되지 않는다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 부분이 평탄한 상면을 갖도록 형성될 수 있다. 상기 상면은 제1 전극(210)과 제2 전극(220)을 향해 일 방향으로 연장되고, 제1 절연층(510)은 각 전극(210, 220)이 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 경사진 측면과 중첩하는 영역 상에도 배치될 수 있다. 후술하는 접촉 전극(261, 262)은 제1 전극(210) 및 제2 전극(220)의 노출된 영역과 접촉하고, 제1 절연층(510)의 평탄한 상면에서 발광 소자(300)의 단부와 원활하게 접촉할 수 있다.
외부 뱅크(450)는 제1 절연층(510) 상에 배치될 수 있다. 상술한 바와 같이, 외부 뱅크(450)는 각 서브 화소(PXn)들 간의 경계에 배치될 수 있다. 일 실시예에 따르면, 외부 뱅크(450)의 높이는 내부 뱅크(410, 420)의 높이보다 클 수 있다. 내부 뱅크(410, 420)와 달리, 외부 뱅크(450)는 이웃하는 서브 화소(PXn)들을 구분함과 동시에 후술할 바와 같이 표시 장치(10)의 제조 공정 중 발광 소자(300)를 배치하기 위한 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하는 기능을 수행할 수 있다. 즉, 외부 뱅크(450)는 서로 다른 서브 화소(PXn)마다 다른 발광 소자(300)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 외부 뱅크(450)는 내부 뱅크(410, 420)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 다만, 이에 제한되는 것은 아니다.
발광 소자(300)는 내부 뱅크(410, 420)들 사이 또는 각 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 예를 들어, 발광 소자(300)는 내부 뱅크(410, 420) 사이에 배치된 제1 절연층(510) 상에 배치될 수 있다. 이와 동시에 발광 소자(300)는 일부 영역이 각 전극(210, 220)과 두께 방향으로 중첩하도록 배치될 수 있다. 발광 소자(300)의 일 단부는 제1 전극(210)과 두께 방향으로 중첩하여 제1 전극(210) 상에 놓이고, 타 단부는 제2 전극(220)과 두께 방향으로 중첩하여 제2 전극(220) 상에 놓일 수 있다. 다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(PXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 내부 뱅크(410, 420) 사이에 형성된 영역 이외의 영역, 예를 들어 내부 뱅크(410, 420)와 외부 뱅크(450) 사이에 배치될 수도 있다.
발광 소자(300)는 제1 기판(101) 또는 제1 평탄화층(109)의 상면과 평행한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 복수의 반도체층들이 일 방향으로 순차적으로 배치된 구조를 가질 수 있다. 발광 소자(300)는 연장된 일 방향이 제1 평탄화층(109)과 평행하도록 배치되고, 발광 소자(300)에 포함된 복수의 반도체층들은 제1 평탄화층(109)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(300)가 다른 구조를 갖는 경우, 복수의 층들은 제1 평탄화층(109)에 수직한 방향으로 배치될 수도 있다.
제2 절연층(520)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300) 상에 부분적으로 배치될 수 있다. 즉, 제2 절연층(520)은 제1 전극(210)과 제2 전극(220) 사이의 제1 절연층(510) 상에 배치되고, 발광 소자(300)는 제1 절연층(510)과 제2 절연층(520) 사이에 배치될 수 있다. 예시적인 실시예에서, 발광 소자(300)는 외면에 형성된 절연막(도 4의 '380')이 제1 절연층(510) 및 제2 절연층(520)과 직접 접촉할 수 있다. 예를 들어, 제2 절연층(520)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정 중 발광 소자(300)를 고정시킬 수도 있다.
제2 절연층(520) 중 발광 소자(300) 상에 배치된 부분은 평면상 제1 전극(210)과 제2 전극(220) 사이에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 일 예로, 제2 절연층(520)은 각 서브 화소(PXn) 내에서 스트라이프형 또는 아일랜드형 패턴을 형성할 수 있다.
제2 절연층(520)은 발광 소자(300) 상에 배치되되, 발광 소자(300)의 일 단부 및 타 단부를 노출할 수 있다. 발광 소자(300)의 노출된 단부는 후술하는 접촉 전극(261, 262)과 접촉할 수 있다. 이러한 제2 절연층(520)의 형상은 통상적인 마스크 공정을 이용하여 제2 절연층(520)을 이루는 재료를 이용한 패터닝 공정으로 형성된 것일 수 있다. 제2 절연층(520)을 형성하기 위한 마스크는 발광 소자(300)의 길이보다 좁은 폭을 갖고, 제2 절연층(520)을 이루는 재료가 패터닝되어 발광 소자(300)의 양 단부가 노출될 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 예시적인 실시예에서, 제2 절연층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510) 사이에 배치될 수도 있다. 제2 절연층(520)은 표시 장치(10)의 제조 공정 중에 형성된 제1 절연층(510)과 발광 소자(300) 사이의 공간을 채우도록 형성될 수도 있다. 이에 따라 제2 절연층(520)은 발광 소자(300)의 외면을 감싸도록 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제2 절연층(520) 상에는 복수의 접촉 전극(261, 262)들과 제3 절연층(530)이 배치될 수 있다.
몇몇 실시예에서, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극(210) 및 제2 전극(220)의 일부만을 덮도록 배치될 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 발광 소자(300)의 일 측 및 타 측과 접촉함과 동시에, 제1 전극(210)과 제2 전극(220)의 일 측면 중 일부만을 덮도록 배치될 수 있다. 상술한 바와 같이, 제1 전극(210)과 제2 전극(220)은 상면 일부가 노출되고, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 전극(210)과 제2 전극(220)의 노출된 상면과 접촉할 수 있다. 예를 들어, 제1 접촉 전극(261)은 제1 전극(210) 중 제1 내부 뱅크(410) 상에 위치한 부분과 접촉하고, 제2 접촉 전극(262)은 제2 전극(220) 중 제2 내부 뱅크(420) 상에 위치한 부분과 접촉할 수 있다. 다만, 접촉 전극(261, 262)은 제1 전극(210)과 제2 전극(220)의 타 측면 상에는 배치되지 않을 수 있다.
다만, 이에 제한되지 않고, 경우에 따라서 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 연장된 방향의 길이가 더 길게 형성되어 제1 전극(210)과 제2 전극(220)의 양 측면을 부분적으로 덮도록 배치될 수도 있다.
또한, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 적어도 일부 영역이 제1 절연층(510) 상에도 배치된다. 일 실시예에 따르면, 발광 소자(300)는 연장된 방향의 양 단부면에는 반도체층이 노출되고, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 상기 반도체층이 노출된 단부면에서 발광 소자(300)와 접촉할 수 있다. 다만, 상술한 바와 같이 제1 접촉 전극(261)과 제2 접촉 전극(262)은 발광 소자(300)의 노출된 양 단부면 중 일부만을 덮도록 배치되고, 상기 양 단부면의 다른 일부분은 노출될 수 있다. 다만, 이에 제한되지 않는다.
제3 절연층(530)은 제1 접촉 전극(261) 상에 배치된다. 제3 절연층(530)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시킬 수 있다. 제3 절연층(530)은 제1 접촉 전극(261)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262)과 접촉할 수 있도록 발광 소자(300)의 타 단부 상에는 배치되지 않을 수 있다. 제3 절연층(530)은 제2 절연층(520)의 상면에서 제1 접촉 전극(261) 및 제2 절연층(520)과 부분적으로 접촉할 수 있다. 제3 절연층(530)의 제2 전극(220)이 배치된 방향의 측면은 제2 절연층(520)의 일 측면과 정렬될 수 있다.
제2 접촉 전극(262)은 제2 전극(220), 제2 절연층(520) 및 제3 절연층(530) 상에 배치된다. 제2 접촉 전극(262)은 발광 소자(300)의 타 단부 및 제2 전극(220)의 노출된 상면과 접촉할 수 있다. 발광 소자(300)의 타 단부는 제2 접촉 전극(262)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
제1 접촉 전극(261)은 제1 전극(210)과 제3 절연층(530) 사이에 배치되고, 제2 접촉 전극(262)은 제3 절연층(530) 상에 배치될 수 있다. 제2 접촉 전극(262)은 부분적으로 제2 절연층(520), 제3 절연층(530), 제2 전극(220) 및 발광 소자(300)와 접촉할 수 있다. 제2 접촉 전극(262)의 제1 전극(210)이 배치된 방향의 일 단부는 제3 절연층(530) 상에 배치될 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 절연층(520)과 제3 절연층(530)에 의해 상호 비접촉될 수 있다. 다만, 이에 제한되지 않으며, 경우에 따라 제3 절연층(530)은 생략될 수 있다.
접촉 전극(261, 262)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(261, 262)은 투명성 전도성 물질을 포함하고, 발광 소자(300)에서 방출된 광은 접촉 전극(261, 262)을 투과하여 전극(210, 220)들을 향해 진행할 수 있다. 각 전극(210, 220)은 반사율이 높은 재료를 포함하고, 내부 뱅크(410, 420)의 경사진 측면 상에 놓인 전극(210, 220)은 입사되는 광을 제1 기판(101)의 상부 방향으로 반사시킬 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 절연층(550)은 제1 기판(101) 상에 전면적으로 배치될 수 있다. 제4 절연층(550)은 제1 기판(101) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브, 판상형 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 육면체 또는 판상형(plate) 구조를 가질 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥 또는 원통형, 로드(rod)형 등의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(300)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되고, 이를 특정 파장대의 광으로 방출할 수 있다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
도 4는 발광 소자(300)의 절연막(380)이 부분적으로 절단되어 절연막(380)이 둘러싸는 반도체층들이 노출된 도면이 도시되어 있다. 다만, 이에 제한되지 않으며, 절연막(380)은 적어도 상기 반도체층들의 측면을 둘러싸도록 배치될 수 있다.
도 4를 참조하면, 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320), 활성층(330), 전극층(370) 및 절연막(380)을 포함할 수 있다.
제1 반도체층(310)은 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320)은 후술하는 활성층(330) 상에 배치된다. 제2 반도체층(320)은 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(320)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(310)과 제2 반도체층(320)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에 따르면 활성층(330)의 물질에 따라 제1 반도체층(310)과 제2 반도체층(320)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
활성층(330)은 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(300)는 적어도 하나의 전극층(370)을 포함할 수 있다. 도 9에서는 발광 소자(300)가 하나의 전극층(370)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 더 많은 수의 전극층(370)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(370)은 발광 소자(300)가 전극(210, 220) 또는 접촉 전극(261, 262)과 전기적으로 연결될 때, 발광 소자(300)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이방향으로 연장되어 제1 반도체층(310)으로부터 전극층(370)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(330)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(370) 외면의 일부만 커버하여 각 전극층(370)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(380)은 발광 소자(300)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm 내외일 수 있다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
한편, 발광 소자(300)는 반도체층들이 적층된 방향으로 측정된 높이(HD)를 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 높이(HD)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 일 실시예에 따른 발광 소자(300)는 일 방향으로 측정된 폭(WD)과 일 방향에 수직한 타 방향으로 측정된 길이(LD)가 정의될 수 있다. 몇몇 실시예에서, 발광 소자(300)의 폭(WD)은 300nm 내지 700nm의 범위를 가질 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 폭(WD)은 500nm 내외의 범위를 가질 수 있다.
한편, 발광 소자(300)의 길이(LD)는 폭(WD)보다 클 수 있다. 발광 소자(300)는 상부에서 바라볼 때 어느 한 방향으로 측정된 폭(WD)이 다른 방향으로 측정된 길이(LD)보다 큰 형상을 가질 수 있다. 발광 소자(300)는 일 방향으로 측정된 폭(WD)과 타 방향으로 측정된 길이(LD)에 따라 활성층(330)이 갖는 면적이 달라질 수 있다. 일 실시예에 따르면, 발광 소자(300)는 특정 범위의 폭(WD)을 갖되, 일정 범위 내의 길이(LD)를 가짐에 따라 활성층(330)의 면적을 조절할 수 있다. 이에 따라, 발광 소자(300)는 활성층(330)에서 방출되는 광의 광량을 조절할 수 있다.
또한, 일 실시예에 따른 발광 소자(300)는 길이(LD)가 조절됨에 따라 높이(HD)와 길이(LD)의 비율이 달라질 수 있다. 예를 들어, 발광 소자(300)는 길이(LD)가 폭(WD)보다 크되, 높이(HD)보다 작을 수 있다. 다만, 이에 제한되지 않고, 발광 소자(300)는 길이(LD)와 높이(HD)가 동일하거나, 길이(LD)가 높이(HD)보다 더 클 수도 있다.
상술한 바와 같이, 발광 소자(300)는 제1 전극(210) 및 제2 전극(220) 사이에 배치될 때, 복수의 반도체층들이 제1 평탄화층(109)의 상면에 평행한 방향으로 적층된 형태로 배치될 수 있다. 즉, 발광 소자(300)는 반도체층들이 제1 전극(210)과 제2 전극(220)이 이격된 제1 방향(DR1)을 따라 순차적으로 배치될 수 있다. 발광 소자(300)가 이러한 배치를 가짐에 따라, 제1 전극(210)과 제2 전극(220)이 연장된 방향은 발광 소자(300)의 길이(LD)가 연장된 방향과 동일할 수 있다.
각 전극(210, 220) 사이에 배치된 발광 소자(300)는 양 단부가 각각 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 접촉할 수 있다. 일 실시예에 따른 표시 장치(10)는 접촉 전극(261, 262)들이 전극(210, 220)이 연장된 방향(예컨대, 제2 방향(DR2)) 및 이들이 이격된 방향(예컨대, 제1 방향(DR1))에 각각 교차하는 방향(예컨대, 제3 방향(DR3))으로 연장된 형상을 가질 수 있다. 즉, 접촉 전극(261, 262)들은 발광 소자(300)의 높이(HD) 및 길이(LD)가 연장된 방향과 교차하는 방향으로 연장될 수 있다.
발광 소자(300)는 길이(LD)가 일정 범위 내에서 조절됨에 따라 발광 소자(300)의 높이(HD)와 길이(LD)의 비율이 달라질 수 있다. 일 실시예에 따르면, 제1 접촉 전극(261)과 제2 접촉 전극(262)이 연장된 방향과 전극(210, 220)들이 연장된 방향이 이루는 제1 경사각 및 제1 접촉 전극(261)과 제2 접촉 전극(262)이 이격된 간격은 발광 소자(300)의 길이(LD)에 따라 다양하게 변형될 수 있다. 다시 말해, 표시 장치(10)의 제1 접촉 전극(261)과 제2 접촉 전극(262)은 발광 소자(300)가 갖는 길이(LD)에 대응하여 그 형상 및 배치가 달라질 수 있다. 보다 자세한 설명은 다른 도면이 더 참조된다.
도 5는 도 2의 Q1 부분의 확대도이다.
도 5에서는 발광 소자(300)가 높이(HD)와 길이(LD)가 동일한 형상을 갖는 것이 도시되어 있다. 다만, 이에 제한되는 것은 아니며, 몇몇 실시예에 따르면 발광 소자(300)는 길이(LD)가 높이(HD)보다 작거나 클 수도 있다.
도 5를 참조하면, 표시 장치(10)는 제2 방향(DR2)으로 연장되고 제1 방향(DR1)으로 서로 이격 배치된 제1 전극(210) 및 제2 전극(220)과, 제1 전극(210) 및 제2 전극(220) 사이에 배치된 복수의 발광 소자(300)들을 포함할 수 있다. 또한, 표시 장치(10)는 발광 소자(300) 및 제1 전극(210) 또는 제2 전극(220)과 접촉하는 접촉 전극(261, 262)들을 포함할 수 있다.
일 실시예에 따르면, 발광 소자(300)는 높이(HD)가 제1 전극(210) 및 제2 전극(220)이 이격된 간격(DE)보다 클 수 있다. 상술한 바와 같이, 발광 소자(300)는 높이(HD) 방향을 따라 반도체층들이 적층될 수 있고, 반도체층들이 적층된 방향이 전극(210, 220)들이 이격된 방향인 제1 방향(DR1)과 평행하도록 배치될 수 있다. 발광 소자(300)는 높이(HD)가 전극(210, 220)들 간의 간격(DE)보다 클 수 있고, 높이(HD) 방향에 따른 일 단부 및 타 단부는 각각 제1 전극(210)과 제2 전극(220) 상에 놓일 수 있다.
표시 장치(10)의 제조 공정 중, 발광 소자(300)는 잉크 내에 분산된 상태로 전극(210, 220) 상에 분사되고, 전극(210, 220)들 상에 생성된 전기장에 의해 전극(210, 220) 사이에 배치될 수 있다. 상기 전기장이 생성되면, 잉크 내에 분산된 발광 소자(300)들은 전기장에 의한 유전영동힘(Dielectrophoretic force)을 전달 받아 위치 및 배향 방향이 변하면서 전극(210, 220)들 사이에 배치될 수 있다. 여기서, 발광 소자(300)는 n형 반도체층인 제1 반도체층(310)과 p형 반도체층인 제2 반도체층(320)이 적층된 방향이 전기장의 방향과 평행한 방향을 향하도록 유전영동힘이 전달될 수 있다. 전극(210, 220) 상에 생성되는 전기장은 이들이 이격된 방향인 제1 방향(DR1)을 향하도록 생성될 수 있고, 발광 소자(300)는 반도체층들이 적층된 방향이 전극(210, 220)들이 이격된 제1 방향(DR1)을 향하도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 적어도 일부의 발광 소자(300)는 높이(HD) 방향이 제1 방향(DR1)이 아닌 다른 방향을 향하도록 배치될 수도 있다.
예를 들어, 발광 소자(300)는 높이(HD)와 길이(LD)가 동일한 형상을 가질 수 있는데, 복수의 발광 소자(300)들 중 적어도 일부는 반도체층들이 적층된 방향이 제2 방향(DR2)과 평행하도록 배치될 수도 있다. 일 실시예에 따르면, 발광 소자(300)는 반도체층들이 적층된 방향이 전극(210, 220)들이 이격된 방향(예컨대, 제1 방향(DR1))과 평행한 제1 발광 소자(300A) 및 반도체층들이 적층된 방향이 전극(210, 220)들이 연장된 방향(예컨대, 제2 방향(DR2))과 평행한 제2 발광 소자(300B)를 포함할 수 있다.
제1 발광 소자(300A)는 활성층(330)의 일 면이 향하는 방향이 제1 방향(DR1)이고, 제2 발광 소자(300B)는 활성층(330)의 일 면이 향하는 방향이 제2 방향(DR2)일 수 있다. 다만, 발광 소자(300)는 높이(HD)와 길이(LD)가 동일한 형상을 가질 수 있다. 제1 발광 소자(300A) 및 제2 발광 소자(300B)는 각각 제1 방향(DR1)에 따른 일 단부 및 타 단부가 각각 전극(210, 220)들 상에 놓이도록 배치될 수 있다.
한편, 발광 소자(300)는 높이(HD) 방향에 따른 양 단부면에는 절연막(380)이 형성되지 않고 노출될 수 있다. 상술한 접촉 전극(261, 262)은 발광 소자(300)의 높이(HD) 방향에 따른 양 단부면과 각각 접촉하여 발광 소자(300)의 전기적으로 연결될 수 있다. 예를 들어 제1 접촉 전극(261)은 발광 소자(300)의 전극층(370) 또는 전극층(370)이 생략될 경우 제2 반도체층(320)과 접촉하고, 제2 접촉 전극(262)은 발광 소자(300)의 제1 반도체층(310)과 직접 접촉할 수 있다.
발광 소자(300)는 높이(HD) 및 길이(LD)가 동일한 크기를 가질 수 있고, 활성층(330)이 향하는 방향이 서로 다른 제1 발광 소자(300A) 및 제2 발광 소자(300B)를 포함할 수 있다. 제1 발광 소자(300A)는 노출된 양 단부면이 제1 방향(DR1)을 향하도록 배치되고, 제2 발광 소자(300B)는 노출된 양 단부면이 제2 방향(DR2)을 향하도록 배치될 수 있다. 일 실시예에 따르면, 접촉 전극(261, 262)들은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 일 방향(도 5의 'DRC')으로 연장된 형상을 가지며 발광 소자(300)의 양 측을 부분적으로 덮도록 배치될 수 있다. 접촉 전극(261, 262)들은 일 방향(도 5의 'DRC'), 예컨대 제3 방향(DR3)으로 연장됨에 따라 발광 소자(300)의 높이(HD) 방향 및 길이(LD) 방향의 양 측 단부면과 각각 접촉할 수 있다. 접촉 전극(261, 262)들은 발광 소자(300)의 활성층(330)이 향하는 방향과 무관하게 발광 소자(300)의 높이(HD) 방향으로 노출된 반도체층과 직접 접촉할 수 있다.
제1 발광 소자(300A)는 높이(HD) 방향이 제1 방향(DR1)을 향하도록 배치되고, 제1 방향(DR1)의 양 단부면은 반도체층들이 노출될 수 있다. 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제1 발광 소자(300A)의 제1 방향(DR1)의 양 단부면 및 제2 방향(DR2)의 양 단부면과 각각 접촉할 수 있고, 이 중에서 제1 방향(DR1)의 양 단부면에 노출된 반도체층들과 직접 접촉할 수 있다. 제2 발광 소자(300B)는 높이(HD) 방향이 제2 방향(DR2)을 향하도록 배치되고, 제2 방향(DR2)의 양 단부면은 반도체층들이 노출될 수 있다. 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제2 발광 소자(300B)의 제1 방향(DR1)의 양 단부면 및 제2 방향(DR2)의 양 단부면과 각각 접촉할 수 있고, 이 중에서 제2 방향(DR2)의 양 단부면에 노출된 반도체층들과 직접 접촉할 수 있다.
즉, 일 실시예에 따르면, 발광 소자(300)는 높이(HD) 방향인 제1 방향(DR1)에 따른 제1 단부면 및 제2 단부면을 포함하고, 길이(LD) 방향인 제2 방향(DR2)에 따른 제3 단부면 및 제4 단부면을 포함할 수 있다. 접촉 전극(261, 262)들은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 방향(도 5의 'DRC'), 예컨대 제3 방향(DR3)으로 연장된 형상을 가질 수 있고, 발광 소자(300)의 제1 내지 제4 단부면과 각각 접촉할 수 있다. 제1 접촉 전극(261)은 발광 소자(300)의 제1 단부면 및 제3 단부면과 접촉할 수 있고, 제2 접촉 전극(262)은 제2 단부면 및 제4 단부면과 접촉할 수 있다. 여기서, 제1 단부면 및 제2 단부면은 각각 발광 소자(300)의 노출된 반도체층이 위치하는 단부면일 수 있다.
상술한 바와 같이, 발광 소자(300)는 일정 수준의 폭(WD)을 갖고 길이(LD)를 조절하여 원하는 정도의 면적을 갖는 활성층(330)을 포함할 수 있다. 도 5와 같이, 발광 소자(300)는 높이(HD)와 길이(LD)가 동일한 크기를 갖게 될 수 있고, 전극(210, 220)들 사이에서 배향 방향이 균일하지 않고 서로 다른 방향으로 배치될 수 있다. 일 실시예에 따른 접촉 전극(261, 262)은 전극(210, 220) 사이에 배치된 발광 소자(300)의 사선 방향(도 5의 'DRC')으로 연장된 형상을 갖고 배치됨에 따라, 발광 소자(300)의 배향 방향에 무관하게 각 발광 소자(300)들과 전기적으로 접촉할 수 있다.
또한, 접촉 전극(261, 262)들은 서로 직접적으로 연결되지 않고 각각 서로 다른 전극(210, 220)들과 전기적으로 연결되어 다른 신호가 전달될 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 일정 간격(도 5의 'DC') 이격되어 배치되면서, 발광 소자(300)의 양 측을 부분적으로 덮도록 배치될 수 있다 접촉 전극(261, 262)은 발광 소자(300)의 높이(HD) 또는 길이(LD)방향에 일정 제1 경사각(Θc)을 갖고 사선 방향으로 접촉할 수 있다. 접촉 전극(261, 262)은 사선 방향으로 이격 배치되므로, 발광 소자(300)가 비교적 짧은 높이(HD) 및 길이(LD)를 갖더라도 접촉 전극(261, 262)들 사이의 충분한 간격(DC)을 확보할 수 있는 공정상의 이점이 있다.
특히, 접촉 전극(261, 262)들은 발광 소자(300)의 노출된 반도체층과 전면적으로 접촉하지 않고 발광 소자(300)의 사선 방향의 일 측으로부터 일정한 접촉 간격(도 5의 'WCD')만큼 덮으며 일부 영역에만 접촉하게 된다. 접촉 간격(WCD)은 발광 소자(300)의 사선 방향 일 측으로부터 접촉 전극(261, 262)이 덮는 영역의 수직 거리로 정의될 수 있다. 이와 동시에, 발광 소자(300)의 노출된 반도체층은 접촉 전극(261, 262)과 접촉하는 접촉 면적(도 5의 'LCD')을 가질 수 있다. 전극(210, 220)을 통해 전달되는 전기 신호는 접촉 전극(261, 262)과 발광 소자(300)의 반도체층들이 접촉하는 영역을 통해 전달될 수 있다. 발광 소자(300)와 접촉 전극(261, 262)의 접촉 면적(LCD)이 일정 수준 이상을 충족할 경우, 일부 영역의 반도체층들이 접촉 전극(261, 262)과 접촉하더라도, 발광 소자(300) 전면적으로 상기 전기 신호들이 퍼져 나갈 수 있다.
일 실시예에 따르면, 접촉 전극(261, 262)은 접촉 면적(LCD)과 경사를 이루며 접촉 간격(WCD)만큼 덮도록 배치되더라도 필요한 접촉 면적(LCD)을 확보할 수 있다. 즉, 일 실시예에 따른 표시 장치(10)는 접촉 전극(261, 262)들이 전극(210, 220)이 연장된 방향(도 5의 'DRE')와 제1 경사각(도 5의 'Θc')을 이루도록 이와 교차하는 방향(도 5의 'DRC')으로 연장된 형상을 가질 수 있고, 접촉 전극(261, 262)들 사이의 간격(DC)을 조절하는데 있어서 공정상의 이점이 있을 수 있다. 이에 대한 보다 자세한 설명은 후술하기로 한다.
한편, 상술한 바와 같이 접촉 전극(261, 262)은 각 발광 소자(300)들에 대응되어 배치될 수 있고, 각 서브 화소(PXn) 내에서 복수개의 접촉 전극(261, 262)들이 이격되어 배치된 패턴을 형성할 수 있다. 예를 들어, 제1 접촉 전극(261)은 제1 발광 소자(300A)의 일 측과 접촉하는 제1 패턴(261a) 및 제2 발광 소자(300B)의 일 측과 접촉하는 제2 패턴(261b)을 포함할 수 있다. 제2 접촉 전극(262)은 제1 발광 소자(300A)의 타 측과 접촉하는 제3 패턴(262a) 및 제2 발광 소자(300B)의 타 측과 접촉하는 제4 패턴(262b)을 포함할 수 있다. 제1 패턴(261a)과 제2 패턴(261b)은 제1 전극(210)이 연장된 방향을 따라 이격되어 배치되고, 제3 패턴(262a)과 제4 패턴(262b)은 제2 전극(220)이 연장된 방향을 따라 이격되어 배치될 수 있다.
제1 접촉 전극(261)의 제1 패턴(261a)과 제2 패턴(261b)이 이격된 제1 패턴 간격(DD1) 및 제1 접촉 전극(261)의 제2 패턴(261b)과 제2 접촉 전극(262)의 제3 패턴(262a)이 이격된 제2 패턴 간격(DD2)은 발광 소자(300)의 크기, 발광 소자(300)들 간의 간격 및 접촉 전극(261, 262)의 길이(LC) 및 폭(WC)에 따라 다양하게 변형될 수 있다.
예를 들어, 제1 패턴(261a) 및 제2 패턴(261b)은 각각 다른 발광 소자(300)와 접촉할 수 있도록, 제1 패턴(261a)과 제2 패턴(261b)이 이격된 제1 패턴 간격(DD1)은 적어도 발광 소자(300)의 길이(LD)보다는 클 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 제1 패턴 간격(DD1)이 발광 소자(300)의 길이(LD)보다 짧고, 하나의 발광 소자(300)에 복수개의 제1 접촉 전극(261)이 접촉할 수도 있다. 다만, 바람직하게는 하나의 발광 소자(300)에는 하나의 제1 접촉 전극(261) 또는 제2 접촉 전극(262)이 배치될 수 있다.
또한, 접촉 전극(261, 262)은 연장된 방향(DRC)이 전극(210, 220)들이 연장된 방향(도 5의 'DRE')과 평행하지 않으므로, 길이(LC) 및 제2 패턴 간격(DD2)은 다른 접촉 전극(261, 262)의 일 패턴과 접촉하지 않을 정도의 길이(LC)를 가질 수 있다. 예컨대, 접촉 전극(261, 262)의 길이(LC)는 제1 패턴(261a)이 제1 전극(210) 상에서 일 방향(DRC)으로 연장되더라도, 제2 전극(220)과 이격될 수 있을 정도의 범위를 가질 수 있다. 이와 동시에, 제2 패턴(261b)과 제3 패턴(262a)은 이들이 서로 접촉하지 않을 정도의 길이(LC) 및 제2 패턴 간격(DD2)을 가질 수 있다. 또한, 제2 패턴 간격(DD2)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 복수의 발광 소자(300)들이 갖는 평균적인 간격에 따라 달라질 수도 있다.
각 접촉 전극(261, 262)들의 폭(WC)은 제1 접촉 전극(261)과 제2 접촉 전극(262) 사이의 간격(DC) 및 제1 경사각(Θc)에 더하여 접촉 면적(LCD)에 따라 달라질 수 있다. 접촉 전극(261, 262)을 형성하는 공정 조건에 따라 제1 경사각(Θc)과 간격(DC)이 정해질 경우, 접촉 면적(LCD)을 고려하여 접촉 전극(261, 262)의 폭(WC)을 조절할 수 있다.
상술한 바와 같이, 접촉 전극(261, 262)들이 이격된 간격(DC) 및 전극(210, 220)과 이루는 제1 경사각(Θc)은 발광 소자(300)의 높이(HD) 및 길이(LD)에 따라 다양하게 변형될 수 있다. 이에 대한 설명은 다른 도면이 더 참조된다.
도 6은 일 실시예에 따른 발광 소자 및 이와 연결되는 접촉 전극의 배치를 나타내는 평면도이다. 도 7은 일 실시예에 따른 발광 소자 및 이와 연결되는 접촉 전극의 배치를 나타내는 평면도이다.
도 5에 더하여 도 6 및 도 7을 참조하면, 일 실시예에 따른 접촉 전극(261, 262)은 이들이 이격된 간격(DC), 및 전극(210, 220)이 연장된 방향(DRE)과 이루는 제1 경사각(Θc)은 발광 소자(300)의 길이(LD) 및 높이(HD)에 따라 달라질 수 있다.
일 예로, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 이들이 연장된 방향(DRC)에 수직한 방향으로 이격되어 배치되되, 접촉 전극(261, 262)들은 이들이 이격된 간격의 중점(도 5의 'COC')이 전극(210, 220)들이 이격된 간격의 중점(도 5의 'COE')과 동일 선(도 5의 'CL') 상에 놓이도록 배치될 수 있다. 이 경우, 발광 소자(300) 높이(HD)의 중점도 이들과 동일 선(CL) 상에 놓이도록 배치될 수 있다.
상술한 바와 같이, 접촉 전극(261, 262)들은 발광 소자(300)와 일정 수준 이상의 접촉 면적(LCD)을 갖도록 배치될 수 있다. 접촉 면적(LCD)은 접촉 전극(261, 262)들과 발광 소자(300)의 노출된 반도체층의 일 면이 접촉하는 면적이고, 전기 신호가 접촉 전극(261, 262)을 통해 발광 소자(300)로 원활하게 전달되기 위해 필요한 최소한의 면적일 수 있다. 즉, 접촉 전극(261, 262)은 발광 소자(300)의 높이(HD) 또는 길이(LD) 방향에 대하여 일정 제1 경사각(Θc)을 갖고 배치되면서 최소 접촉 면적(LCD)을 갖도록 배치될 수 있다.
여기서, 접촉 전극(261, 262)들은 이들이 연장된 방향(DRC)과 전극(210, 220)이 연장된 방향(DRE)이 제1 경사각(Θc)을 갖고 배치되는 경우, 발광 소자(300)의 접촉 면적(LCD)과 접촉 전극(261, 262)들이 이격 대향하는 각 측변들은 상기 제1 경사각(Θc)을 가지고 배치될 수 있다. 발광 소자(300)가 전극(210, 220)들이 이격된 간격과 높이(HD) 방향이 평행하도록 배치되는 경우, 몇몇 실시예에서, 접촉 전극(261, 262)들의 제1 경사각(Θc)과 이들이 이격된 간격(DC) 및 발광 소자(300)의 높이(HD)와 길이(LD)는 하기 식 1에 따른 관계를 가질 수 있다.
[식 1]
DC = LDsinΘc +HDcosΘc- 2LCDsinΘc
여기서, 'DC'는 제1 접촉 전극(261)과 제2 접촉 전극(262) 사이의 간격이고, 'LD'는 발광 소자(300)의 길이이고, 'HD'는 발광 소자(300)의 높이이고, 'LCD'는 발광 소자(300)와 접촉 전극(261, 262)의 접촉 면적이 갖는 길이이며, 'Θc'는 접촉 전극(261, 262)과 전극(210, 220)이 연장된 방향 사이의 제1 경사각이다.
표시 장치(10)의 제조 공정 중, 접촉 전극(261, 262)들이 발광 소자(300)에 대응되어 배치되도록 설계가 가능한 경우, 발광 소자(300)의 높이(HD) 및 길이(LD)와, 요구되는 접촉 면적(LCD)이 특정되면 상기 식 1을 통해 접촉 전극(261, 262)들의 제1 경사각(Θc)과 간격(DC)을 조절할 수 있다.
예를 들어, 도 6에 도시된 바와 같이, 발광 소자(300)의 높이(HD) 및 길이(LD)와, 발광 소자(300)가 접촉 전극(261, 262)과 접촉하는 접촉 면적(LCD')이 결정되면, 접촉 전극(261, 262) 사이의 간격(DC)을 고정시켜 접촉 전극(261, 262)과 전극(210, 220)의 제1 경사각(Θc')을 조절할 수 있다. 접촉 전극(261, 262) 사이의 간격(DC)은 제1 접촉 전극(261) 일 측의 연장선으로부터 발광 소자(300)의 일 측면 사이의 간격(도 6의 'DC1')과, 제2 접촉 전극(262) 일 측의 연장선으로부터 발광 소자(300)의 상기 일 측면 사이의 간격(도 6의 'DC2')의 합으로 정의될 수 있다. 상기 식 1을 기준으로, 접촉 전극(261, 262)들 사이의 간격(DC)이 결정되면 필요한 접촉 면적(LCD)에 따라 접촉 전극(261, 262)과 전극(210, 220) 사이의 제1 경사각(Θc)을 결정할 수 있다. 몇몇 실시예에서, 접촉 전극(261, 262)의 제1 경사각(Θc)은 발광 소자(300)의 길이(LD)에 따라 10° 내지 80° 사이의 값, 또는 30° 내지 60°, 바람직하게는 약 45°의 값을 가질 수 있다. 다만, 이에 제한되지 않는다.
한편, 접촉 전극(261, 262)의 제1 경사각(Θc)과 간격(DC)이 결정되면, 접촉 전극(261, 262)의 길이(LC)와 폭(WC)이 조절될 수 있다. 접촉 전극(261, 262)들이 일정 간격(DC) 이격 배치되며, 발광 소자(300)의 양 측과 접촉하여 일정 수준 이상의 접촉 면적(LCD)을 갖기 위해, 접촉 전극(261, 262)들은 필요한 폭(WC) 및 길이(LC)를 가질 수 있다. 예시적인 실시예에서, 접촉 전극(261, 262)들은 폭(WC)이 적어도 접촉 간격(WCD)보다 클 수 있다. 접촉 간격(WCD)은 접촉 면적(LCD)의 길이를 'sinΘc'로 나눈 값을 가질 수 있고, 접촉 전극(261, 262)의 폭(WC)은 접촉 간격(WCD)보다 클 수 있다. 또한, 접촉 전극(261, 262)의 길이(LC)는 적어도 접촉 면적(LCD)을 포함하여 이에 수직한 발광 소자(300)의 단부면을 부분적으로 덮을 수 있는 정도의 길이를 가질 수 있다. 즉, 접촉 전극(261, 262)의 길이(LC)는 적어도 접촉 면적(LCD)이 갖는 길이를 'cosΘc'로 나눈 값보다 클 수 있다.
또한, 도 7에 도시된 바와 같이, 접촉 전극(261, 262)의 제1 경사각(Θc)을 고정시키고 접촉 전극(261, 262)들 사이의 간격(DC)을 조절할 수도 있다. 발광 소자(300)의 높이(HD) 및 길이(LD)와, 발광 소자(300)가 접촉 전극(261, 262)과 접촉하는 접촉 면적(LCD'')이 결정되면, 접촉 전극(261, 262)과 전극(210, 220)의 제1 경사각(Θc)을 고정시켜 접촉 전극(261, 262) 사이의 간격(DC'')을 조절할 수 있다. 접촉 전극(261, 262)의 폭(WC) 및 길이(LC)가 정해지고, 접촉 전극(261, 262)과 전극(210, 220) 사이의 제1 경사각(Θc)이 결정되면, 상기 식 1을 기준으로, 필요한 접촉 면적(LCD'')에 따라 접촉 전극(261, 262)들 사이의 간격(DC'')을 조절할 수 있다. 이 경우, 접촉 전극(261, 262)가 발광 소자(300)의 일 측을 덮는 부분의 접촉 간격(WCD'')로 달라질 수 있다.
다만, 몇몇 실시예에서, 접촉 전극(261, 262)의 간격은 상기 식 1을 통해 결정된 수치보다 더 작은 값을 가질 수도 있다. 접촉 전극(261, 262)을 형성하는 공정의 공차를 고려하여, 접촉 전극(261, 262)들은 상기 식 1을 통해 결정된 간격(DC)보다 좁은 간격을 갖고 형성될 수도 있다. 즉, 일 실시예에 따른 접촉 전극(261, 262)은 하기 식 2를 만족할 수 있다.
[식 2]
DC ≤ LDsinΘc +HDcosΘc- 2LCDsinΘc
여기서, 'DC', 'LD', 'HD', 'LCD', 및 'Θc'는 상술한 바와 동일하다.
접촉 전극(261, 262)은 상기 식 2를 만족하는 범위 내에서 공정 설계에 따라 다양한 간격(DC) 및 제1 경사각(Θc)을 가지며 배치될 수 있다. 일 실시예에 따른 표시 장치(10)는 접촉 전극(261, 262)이 전극(210, 220)과 제1 경사각(Θc)을 가지고 이격 배치되므로, 발광 소자(300)가 비교적 짧은 높이(HD) 및 길이(LD)를 갖더라도 접촉 전극(261, 262)들 사이의 충분한 간격(DC)을 확보할 수 있는 공정상의 이점이 있다.
접촉 전극(261, 262)의 제1 경사각(Θc) 및 간격(DC)은 발광 소자(300)의 형상이 달라지더라도 동일한 방식으로 다양하게 변형될 수 있다.
도 8은 다른 실시예에 따른 발광 소자의 개략도이다. 도 9는 도 8의 발광 소자를 포함하는 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 10은 도 9의 Q2 부분의 확대도이다.
도 8을 참조하면, 일 실시예에 따른 발광 소자(300_1)는 높이(HD_1)보다 길이(LD_1)가 더 클 수 있다. 이에 따라 발광 소자(300_1)는 활성층(330)이 더 넓은 면적을 가질 수 있고, 하나의 발광 소자(300_1)가 방출하는 광의 광량이 더 증가할 수 있다.
도 9 및 도 10을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 높이(HD_1)가 길이(LD_1)보다 작은 발광 소자(300_1)를 포함할 수 있다. 발광 소자(300_1)가 더 큰 면적을 갖는 활성층(330)을 포함함에 따라, 각 서브 화소(PXn)마다 배치되는 발광 소자(300_1)의 수는 감소할 수 있다.
또한, 표시 장치(10_1)의 제1 접촉 전극(261_1) 및 제2 접촉 전극(262_1)은 이들 사이의 간격(DC_1) 및 각 전극(210, 220)과 이루는 기울기 또는 제1 경사각(Θc)이 달라질 수 있다. 도 5 내지 도 7과 비교하여, 제1 접촉 전극(261_1)과 제2 접촉 전극(262_1)들은 더 큰 간격(DC_1)을 갖고 이격되어 배치될 수 있다. 발광 소자(300_1)는 길이(LD_1)가 더 커짐에 따라 접촉 전극(261_1, 262_1)들이 비교적 큰 간격(DC_1)으로 이격되더라도 충분한 접촉 면적(LCD)을 확보할 수 있다.
다만, 이에 제한되지 않는다. 몇몇 실시예에서 발광 소자(300)는 길이(LD)가 높이(HD)보다 더 짧을 수도 있다.
도 11은 또 다른 실시예에 따른 발광 소자를 포함하는 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 12는 도 11의 Q3 부분의 확대도이다.
도 11 및 도 12를 참조하면, 일 실시예에 따른 표시 장치(10_2)는 높이(HD_2)가 길이(LD_2)보다 큰 발광 소자(300_2)를 포함할 수 있다. 발광 소자(300_2)가 더 작은 면적을 갖는 활성층(330)을 포함함에 따라, 각 서브 화소(PXn)마다 배치되는 발광 소자(300_2)의 수는 증가할 수 있다.
또한, 표시 장치(10_2)의 제1 접촉 전극(261_2) 및 제2 접촉 전극(262_2)은 이들 사이의 간격(DC_2) 및 각 전극(210, 220)과 이루는 기울기 또는 제1 경사각(Θc)이 달라질 수 있다. 발광 소자(300_2)의 길이(LD_2)가 짧아짐에 따라, 제1 접촉 전극(261_2)과 제2 접촉 전극(262_2) 사이의 간격(DC_2)도 감소할 수 있다. 다만, 공정 설계 상 일정 수준 이상의 간격(DC_2)이 필요할 경우, 접촉 전극(261_2, 262_2)들이 전극(210, 220)과 이루는 제1 경사각(Θc)을 조절하여 충분한 접촉 면적(LCD)을 확보할 수 있다. 도 5 내지 도 7과 비교하여, 접촉 전극(261_2, 262_2)들은 더 작은 제1 경사각(Θc)을 갖고 배치될 수 있고, 발광 소자(300_2)와 접촉 전극(261_2, 262_2)들이 형성하는 접촉 간격(WCD)이 작더라도, 충분한 접촉 면적(LCD) 확보가 가능하다.
일 실시예에 따른 표시 장치(10)는 접촉 전극(261, 262)이 전극(210, 220)이 연장된 방향과 평행하지 않은 방향으로 연장된 형상을 가지며 발광 소자(300)와 접촉할 수 있다. 접촉 전극(261, 262)은 필요한 접촉 면적(LCD)을 확보할 수 있는 범위 내에서 간격(DC)과 제1 경사각(Θc)이 조절될 수 있다. 표시 장치(10)는 발광 소자(300)가 비교적 짧은 높이(HD) 및 길이(LD)를 갖더라도 접촉 전극(261, 262)들 사이의 충분한 간격(DC)을 확보할 수 있는 공정상의 이점이 있다.
이하, 다른 실시예에 따른 표시 장치(10)에 대하여 설명하기로 한다.
표시 장치(10)는 접촉 전극(26,1 262)들이 발광 소자(300)와 충분한 접촉 면적(LCD)을 갖고, 충분한 간격(DC)을 확보할 수 있는 범위 내에서 다른 구조들의 변형이 가능하다. 일 예로, 표시 장치(10)의 전극(210, 220)들은 발광 소자(300)가 특정 위치 내로 배치될 수 있는 구조를 가질 수도 있다.
도 13은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 14는 도 13의 Q4 부분의 확대도이다. 도 14에서는 설명의 편의를 위해 도 13의 제1 내부 뱅크(410)와 제2 내부 뱅크(420)를 생략하고 도시하였다.
도 13 및 도 14를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 제1 전극(210_3)과 제2 전극(220_3)이 각각 다른 폭을 갖는 부분들을 포함할 수 있다. 도 13 및 도 14의 표시 장치(10_3)는 전극(210_3, 220_3)들이 연장된 방향을 따라 폭이 달라지는 부분을 포함하는 점에서 도 2의 실시예와 차이가 있다. 이하, 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
표시 장치(10_3)의 전극(210_3, 220_3)들은 폭이 큰 부분인 전극 확장부(210E_3, 220E_3)들과, 이들 사이를 연결하는 전극 연결부(210B_3, 220B_3)를 포함할 수 있다. 예를 들어, 제1 전극(210_3)은 제1 전극 확장부(210E_3) 및 이들 사이의 제1 전극 연결부(210B_3)를 포함하고, 제2 전극(220_3)은 제2 전극 확장부(220E_3) 및 이들 사이의 제2 전극 연결부(220B_3)를 포함할 수 있다. 제1 전극(210_3)과 제2 전극(220_3)은 일 방향, 예를 들어 제2 방향(DR2)으로 연장된 형상을 갖되, 부분적으로 폭이 좁은 전극 연결부(210B_3, 220B_3)를 포함할 수 있다. 제1 전극(210_3)과 제2 전극(220_3)은 전극 확장부(210E_3, 220E_3)들이 제2 방향(DR2)으로 이격 배치되되, 이들 사이를 전극 연결부(210B_3, 220B_3)들이 연결하는 형상을 가질 수 있다.
일 실시예에 따르면, 전극 확장부(210E_3, 220E_3)의 폭(WE1)은 전극 연결부(210B_3, 220B_3)의 폭(WE2)보다 클 수 있다. 이에 따라, 제1 전극(210_3)과 제2 전극(220_3) 사이의 간격은 전극 확장부(210E_3, 220E_3) 사이의 제1 간격(DE1)과, 전극 연결부(210B_3, 220B_3) 사이의 제2 간격(DE2)을 가질 수 있고, 제1 간격(DE1)은 제2 간격(DE2)보다 작은 값을 가질 수 있다.
발광 소자(300)는 전극(210_3, 220_3)들 사이에 생성된 전기장에 의해 위치 및 배향 방향이 변하면서 이들 사이에 정렬될 수 있다. 여기서, 전극(210_3, 220_3)들 사이의 간격이 다른 부분보다 좁은 부분을 포함하는 경우, 상기 전기장은 좁은 폭은 갖는 부분에서 더 강하게 형성될 수 있다. 예를 들어, 제1 전극 확장부(210E_3) 및 제2 전극 확장부(220E_3)와 같이 더 좁은 제1 간격(DE1)을 갖고 이격 배치될 경우, 발광 소자(300)들은 전극 연결부(210B_3, 220B_3) 사이의 영역보다 전극 확장부(210E_3, 220E_3) 사이에 우선적으로 배치될 수 있다. 또한, 하나의 전극 확장부(210E_3, 220E_3) 사이에 발광 소자(300)가 배치될 경우, 다른 발광 소자(300)들은 이와 중첩하지 않고 다른 전극 확장부(210E_3, 220E_3) 사이에 배치될 수 있다. 즉, 전극(210_3, 220_3)들은 전극 확장부(210E_3, 220E_3)와 전극 연결부(210B_3, 220B_3)를 포함하여 특정 위치에 발광 소자(300)들이 우선적으로 배치되도록 유도할 수 있다.
또한, 상술한 바와 같이, 접촉 전극(261_3, 262_3)들은 발광 소자(300)에 대응하여 배치될 수 있는데, 도 13 및 도 14의 표시 장치(10_3)는 접촉 전극(261_3, 262_3)들이 전극 확장부(210E_3, 220E_3)에 대응하여 배치될 수 있다. 전극(210_3, 220_3)이 전극 확장부(210E_3, 220E_3)를 포함하여 발광 소자(300)를 특정 위치에 배치되도록 유도할 수 있으므로, 발광 소자(300)의 위치가 특정됨에 따라 접촉 전극(261_3, 262_3)의 배치 및 구조를 특정하는 것이 용이해질 수 있다.
또한, 접촉 전극(261_3, 262_3)들은 전극 확장부(210E_3, 220E_3)를 기준으로 배치되게 되어 특정한 간격(DC) 및 제1 경사각(Θc)을 가질 수 있다. 다만, 전극 확장부(210E_3, 220E_3)는 그 길이(LE)가 이들 사이에 배치된 발광 소자(300)와 접촉 전극(261_3, 262_3)들이 충분한 접촉 면적(LCD)을 가질 수 있는 범위 내의 값을 가질 수 있다.
일 실시예에 따르면, 전극 확장부(210E_3, 220E_3)의 길이(LE)는 발광 소자(300)의 길이(LD) 또는 높이(HD)보다 크되, 길이(LD) 또는 높이(HD)와 접촉 면적(LCD)의 길이의 합보다는 작거나 같을 수 있다. 발광 소자(300)들은 전극(210_3, 220_3) 사이에서 무작위의 밀집도와 간격을 가지고 배치될 수 있으므로, 필요한 접촉 면적(LCD)을 확보하기 위해 제1 경사각(Θc)을 갖고 배치되는 접촉 전극(261_3, 262_3)의 위치 및 형태를 결정하는 것이 중요할 수 있다. 전극 확장부(210E_3, 220E_3)가 상술한 범위 내의 길이(LE)를 만족할 경우, 접촉 전극(261_3, 262_3)들이 전극 확장부(210E_3, 220E_3)의 위치 및 길이에 대응하여 특정 간격(DC)과 제1 경사각(Θc)으로 배치되면, 전극 확장부(210E_3, 220E_3) 사이에 배치되는 발광 소자(300)들은 그 위치에 무관하게 필요한 접촉 면적(LCD)을 가질 수 있다.
한편, 제1 전극(210_3)과 제2 전극(220_3)이 비교적 좁은 폭을 갖는 전극 연결부(210B_3, 220B_3)를 포함함에 따라, 내부 뱅크(410, 420)는 전극(210_3, 220_3)들과 두께 방향으로 중첩하지 않는 부분을 포함할 수 있다. 즉, 내부 뱅크(410, 420)들은 일 방향으로 측정된 폭이 전극 확장부(210E_3, 220E_3)의 폭(WE1)보다 작되, 전극 연결부(210B_3, 220B_3)의 폭(WE2)보다는 클 수 있다. 도 13에 도시된 바와 같이, 내부 뱅크(410, 420)는 전극 연결부(210B_3, 220B_3)가 배치된 상면 중 일부가 전극(210_3, 220_3)과 중첩하지 않을 수 있다. 반면, 전극 확장부(210E_3, 220E_3)가 배치된 상면은 전극(210_3, 220_3)에 의해 덮일 수 있다. 다만, 이에 제한되지 않는다.
한편, 도 13 및 도 14의 표시 장치(10_3)와 유사하게, 제1 전극(210)과 제2 전극(220)은 발광 소자(300)들이 특정 위치에 배치되는 것이 유도될 수 있는 구조를 가질 수 있다.
도 15는 또 다른 실시예에 따른 표시 장치의 전극 구조를 나타내는 평면도이다.
도 15를 참조하면, 일 실시예에 따른 표시 장치(10_4)는 각 전극(210_4, 220_4)들이 서로 다른 방향으로 연장된 부분들을 포함할 수 있다. 제1 전극(210_4)은 제2 방향(DR2)으로 연장된 제1 전극 연장부(210S_4)와, 제1 전극 연장부(210S_4)에서 제1 방향(DR1)으로 절곡된 제1 전극 절곡부(210R_4)를 포함할 수 있다. 제2 전극(220_4)은 제2 방향(DR2)으로 연장된 제2 전극 연장부(220S_4)와, 제2 전극 연장부(220S_4)에서 제1 방향(DR1)으로 절곡된 제2 전극 절곡부(220R_4)를 포함할 수 있다. 제1 전극(210_4)과 제2 전극(220_4)은 전극 연장부(210S_4, 220S_4)와 전극 절곡부(210R_4, 220R_4)이 교번적으로 연결된 구조를 가질 수 있다.
제1 전극(210_4)과 제2 전극(220_4)은 각 서브 화소(PXn) 내에서 제2 방향(DR2)을 따라 배치되되 수회 절곡된 형상을 가질 수 있다. 제1 전극(210_4)과 제2 전극(220_4)은 수회 절곡되며 이들이 서로 교차하도록 배치되어 부분적으로 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 상에 각각 배치될 수 있다. 제1 전극(210_4)과 제2 전극(220_4)이 교차하는 영역에서는 어느 한 전극 연장부(210S_4, 220S_4)는 다른 전극의 전극 절곡부(210R_4, 220R_4)와 부분적으로 중첩할 수도 있다.
한편, 제1 전극 연장부(210S_4)와 제2 전극 연장부(220S_4)는 제1 방향(DR1)으로 이격될 수 있고, 제1 전극 절곡부(210R_4)와 제2 전극 절곡부(220R_4)는 제2 방향(DR2)으로 이격될 수 있다. 각 전극(210_4, 220_4)의 전극 연장부(210S_4, 220S_4)와 전극 절곡부(210R_4, 220R_4)는 제1 방향(DR1) 및 제2 방향(DR2)으로 이격되며 부분적으로 전극 유닛부(EU_4)를 형성할 수 있다. 하나의 전극 유닛부(EU_4)는 제1 전극 절곡부(210R_4), 제1 전극 연장부(210S_4), 제2 전극 절곡부(220R_4) 및 제2 전극 연장부(220S_4)가 둘러싸는 영역을 포함하여 형성될 수 있다. 제1 전극(210_4)과 제2 전극(220_4)은 복수의 전극 연장부(210S_4, 220S_4) 및 전극 절곡부(210R_4, 220R_4)을 포함하여 일정 영역 내에 복수개의 전극 유닛부(EU_4)가 형성되도록 배치될 수 있다. 전극 유닛부(EU_4)의 전극 연장부(210S_4, 220S_4)와 전극 절곡부(210R_4, 220R_4)는 일정 영역을 둘러싸뎌 배치될 수 있고, 전극(210_4, 220_4)들 사이에 생성되는 전기장은 상기 영역 내에 형성될 수 있다.
이에 따라, 도 13 및 도 14의 실시예와 유사하게 전극(210_4, 220_4)들은 특정 위치에 발광 소자(300)들이 배치되도록 유도할 수 있다. 제1 접촉 전극(261_4)과 제2 접촉 전극(262_4)은 전극 유닛부(EU_4)의 위치에 대응하여 배치됨으로써, 발광 소자(300)에 대응하여 배치될 수 있다. 표시 장치(10_4)는 전극(210_4, 220_4)이 전극 유닛부(EU_4)를 형성함으로써 발광 소자(300)를 특정 위치에 배치되도록 유도할 수 있고, 발광 소자(300)의 위치가 특정됨에 따라 접촉 전극(261_4, 262_4)의 배치 및 구조를 특정하는 것이 용이해질 수 있다.
또한, 제1 전극(210_4)과 제2 전극(220_4)이 제2 방향(DR2)을 따라 배치되되 수회 절곡된 형상을 가질 수 있고, 제1 전극(210_4)과 제2 전극(220_4)은 각 전극 유닛부(EU_4)의 중심부를 기준으로 배치되는 위치가 달라질 수 있다. 예를 들어, 어느 한 전극 유닛부(EU_4)는 중심부를 기준으로 제1 전극(210_4)이 좌측과 하측에 배치될 수 있고, 다른 전극 유닛부(EU_4)는 중심부를 기준으로 제1 전극(210_4)이 우측과 하측에 배치될 수 있다. 각 전극 유닛부(EU_4)에 배치되는 발광 소자(300)들은 활성층(330)이 향하는 방향이 달라질 수 있다.
예시적인 실시예에서, 접촉 전극(261_4, 262_4)들은 전극 연장부(210S_4, 220S_4)와 전극 절곡부(210R_4, 220R_4)가 연장된 방향들과 교차하는 방향으로 연장된 형상을 가질 수 있다. 상술한 바와 같이, 접촉 전극(261_4, 262_4)들은 각 전극(210_4, 220_4)이 연장된 방향과 제1 경사각(Θc)을 가지고 연장된 형상을 가질 수 있다. 이와 동일하게, 도 15의 표시 장치(10_4)도 접촉 전극(261_4, 262_4)들은 전극 연장부(210S_4, 220S_4)와 전극 절곡부(210R_4, 220R_4)와 다른 방향으로 연장된 형상을 가질 수 있다.
또한, 접촉 전극(261_4, 262_4)들은 전극 유닛부(EU_4)가 형성하는 공간 내에 배치된 발광 소자(300)의 양 측과 접촉할 수 있도록 전극 연장부(210S_4, 220S_4)와 전극 절곡부(210R_4, 220R_4)가 연결되는 절곡부 상에 배치될 수 있다. 상술한 바와 같이, 각 전극 유닛부(EU_4)는 중심부를 기준으로 제1 전극(210_4)과 제2 전극(220_4)의 위치가 달라지므로, 제1 접촉 전극(261_4)과 제2 접촉 전극(262_4)도 각각 제1 전극(210_4)과 제2 전극(220_4)에 대응하여 위치가 달라질 수 있다. 다만, 이에 대한 자세한 설명은 생략하기로 한다.
한편, 제1 전극(210_4)과 제2 전극(220_4)은 수회 절곡되며 배치됨에 따라, 부분적으로 이들이 서로 두께 방향으로 중첩할 수도 있다. 일 실시예에 따르면, 표시 장치(10_4)는 제1 전극(210_4)과 제2 전극(220_4)이 다른 층에 배치되고, 이들 사이에는 다른 절연층이 더 배치될 수 있다.
도 16은 도 15의 Ⅵ-Ⅵ'선을 따라 자른 단면도이다.
도 16을 참조하면, 일 실시예에 따른 표시 장치(10_4)는 제1 절연층(510_4)이 제1 층(510A_4) 및 제2 층(510B_4)을 포함하고, 제1 전극(210_4)은 제2 층(510B_4) 상에 배치되고 제2 전극(220_4)은 제1 층(510A_5)과 제2 층(510B_4) 사이에 배치될 수 있다. 도 16의 표시 장치(10_4)는 제1 전극(210_4)과 제2 전극(220_4)이 서로 다른 층에 배치되고, 제1 절연층(510_4)이 복수의 층으로 이루어진 점에서 도 3의 실시예와 차이가 있다. 이하, 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
표시 장치(10_4)는 제1 전극(210_4)과 제2 전극(220_4)이 서로 다른 층에 배치됨에 따라, 도 15와 같이 부분적으로 두께 방향으로 중첩될 수 있다.
제2 전극(220_4)은 제1 내부 뱅크(410) 또는 제2 내부 뱅크(420) 상에 직접 배치될 수 있다. 도 16에서는 제2 전극(220_4)이 제2 내부 뱅크(420) 상에 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 전극(220_4)의 배치는 도 3의 제2 전극(220)과 유사하게 배치될 수 있으므로, 이에 대한 자세한 설명은 생략하기로 한다.
제1 층(510A_4)은 제1 내부 뱅크(410) 또는 제2 내부 뱅크(420)와 제2 전극(220_4) 상에 배치될 수 있다. 제1 층(510A_4)은 제2 전극(220_4)을 덮도록 배치될 수 있으며, 도 3의 제1 절연층(510)과 유사하게 배치될 수 있다.
제1 전극(210_4)은 제1 층(510A_4) 상에서 제1 내부 뱅크(410) 또는 제2 내부 뱅크(420) 상에 배치될 수 있다. 도 16에서는 제1 전극(210_4)이 제1 내부 뱅크(410) 상에 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 도면에 도시하지 않았으나, 제1 전극(210_4)과 제2 전극(220_4)은 이들 사이에 제1 층(510A_4)이 배치됨에 따라 부분적으로 두께 방향으로 중첩하더라도 이들은 직접 연결되지 않을 수 있다.
제2 층(510B_4)은 제1 전극(210_4)을 포함하여 제1 층(510A_4) 상에 배치될 수 있다. 제2 층(510B_4)은 실질적으로 제1 층(510A_4)과 동일한 형상으로 배치되되, 이들 사이에 배치된 제1 전극(210_4)에 의해 부분적으로 다른 형상을 가질 수 있다. 발광 소자(300)는 제1 전극(210_4)과 제2 전극(220_4) 사이에서 제2 층(510B_4) 상에 직접 배치될 수 있다.
제1 절연층(510_4)은 제1 접촉 전극(261_4)과 제2 접촉 전극(262_4)이 각각 제1 전극(210_4) 및 제2 전극(220_4)과 접촉할 수 있도록 이들의 상면 일부를 노출하는 개구부(OP1, OP2)를 포함할 수 있다. 제1 절연층(510_4)은 제1 접촉 전극(261_4)과 중첩하는 영역에서 제1 전극(210_4)의 상면 일부를 노출하는 제1 개구부(OP1)가 형성될 수 있다. 제1 개구부(OP1)는 제2 층(510B_4)의 일부분이 제거되어 제1 전극(210_4)의 상면 일부를 노출할 수 있다. 제1 접촉 전극(261_4)은 제1 개구부(OP1)를 통해 노출된 제1 전극(210_4)과 직접 접촉할 수 있다.
또한, 제1 절연층(510_4)은 제2 접촉 전극(262_4)과 중첩하는 영역에서 제2 전극(220_4)의 상면 일부를 노출하는 제2 개구부(OP2)가 형성될 수 있다. 제2 개구부(OP2)는 제1 층(510A_4)과 제2 층(510B_4)의 일부분이 제거되어 제2 전극(220_4)의 상면 일부를 노출할 수 있다. 제2 접촉 전극(262_4)은 제2 개구부(OP2)를 통해 노출된 제2 전극(220_4)과 직접 접촉할 수 있다.
일 실시예에 따르면, 표시 장치(10_4)는 제1 절연층(510_4)이 복수의 층(510A_4, 510B_4)들을 포함하여 제1 전극(210_4)과 제2 전극(220_4)은 서로 다른 층에 배치될 수 있다.
도 17은 다른 실시예에 따른 표시 장치의 전극 구조를 나타내는 평면도이다.
도 17을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 제1 전극(210_5)과 제2 전극(220_5)이 더 많은 수의 전극 연장부(210S_5, 220S_5)과 전극 절곡부(210R_5, 220R_5)을 포함하여 더 많은 수의 전극 유닛부(EU_5)가 형성될 수 있다. 또한, 전극 유닛부(EU_5)는 반드시 일 방향으로 배열되지 않고, 다른 방향으로 배열될 수도 있다. 도 17의 표시 장치(10_5)는 전극 유닛부(EU_5)가 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 이에 대응하여 제1 내부 뱅크(410_5) 및 제2 내부 뱅크(420_5)도 더 많은 수로 배치되고, 일정 영역 내에 배치되는 발광 소자(300)의 수는 증가할 수 있다. 도 17의 표시 장치(10_5)는 더 많은 수의 전극 유닛부(EU_5)가 형성될 수 있는 점에서 도 15의 실시예와 차이가 있다. 이하, 중복되는 설명은 생략하기로 한다.
한편, 표시 장치(10)는 제1 전극(210) 및 제2 전극(220)이 일정 영역을 둘러싸도록 배치되어 발광 소자(300)가 배치되는 공간이 확보될 수 있으면, 그 형상은 다양하게 변형될 수 있다.
도 18 내지 도 20은 또 다른 실시예에 따른 표시 장치의 전극 구조를 나타내는 평면도들이다.
먼저, 도 18을 참조하면, 일 실시예에 따른 표시 장치(10_6)는 제1 전극(210_6)과 달리 제2 전극(220_6)은 절곡된 전극 절곡부(220R)를 포함하지 않고 일 방향으로 연장된 형상을 가질 수 있으며, 제1 전극(210_6)은 제2 전극(220_6)을 기준으로 제1 전극 연장부(210S_6)와 제1 전극 절곡부(210R_6)가 일정 영역을 둘러싸도록 배치될 수 있다. 이에 따라, 하나의 전극 유닛부(EU_6)는 제2 전극(220_6) 및 이와 이격된 제1 전극 연장부(210S_6) 및 2개의 제1 전극 절곡부(210R_6)가 형성할 수 있다. 도 18의 표시 장치(10_6)는 제1 전극(210_6)과 제2 전극(220_6)의 구조가 다른 점에서 도 15의 실시예와 차이가 있다. 이하 중복되는 설명은 생략하고 제1 전극(210_6)과 제2 전극(220_6)의 배치에 대하여 설명하기로 한다.
제2 전극(220_6)은 도 2의 표시 장치(10)와 같이 일 방향, 예를 들어 제2 방향(DR2)으로 연장되어 배치될 수 있다. 이에 대한 자세한 설명은 생략하기로 한다.
제1 전극(210_6)은 제2 방향(DR2)으로 연장된 제1 전극 연장부(210S_6)와, 제1 전극 연장부(210S_6)의 양 측으로부터 제1 방향(DR1)으로 절곡된 제1 전극 절곡부(210R_6)를 포함할 수 있다. 제1 전극 연장부(210S_6)는 제2 전극(220_6)과 제1 방향(DR1)으로 이격되어 배치되고, 제1 전극 절곡부(210R_6)들은 제2 전극(220_6)을 향해 절곡될 수 있다. 이에 따라, 제2 전극(220_6), 제1 전극 연장부(210S_6) 및 2개의 제1 전극 절곡부(210R_6)들은 하나의 전극 유닛부(EU_6)를 형성하며 발광 소자(300)가 배치될 수 있는 영역을 형성할 수 있다.
한편, 제1 전극(210_6)은 이웃하는 전극 유닛부(EU_6)의 제1 전극 절곡부(210R_6)를 상호 연결하는 제1 전극 연결부(210B_6)를 더 포함할 수 있다. 제1 전극(210_6)은 제1 전극 연결부(210B_6)를 더 포함하여 하나의 전극 라인으로 일체화될 수 있고, 하나의 제1 컨택홀(CT1)을 통해 전기 신호가 전달될 수 있다. 다만, 이에 제한되지 않는다.
도 19를 참조하면, 일 실시예에 따른 표시 장치(10_7)는 제1 전극(210_7)이 제1 전극 연결부(210B)가 생략되고, 각 전극 유닛부(EU_7)마다 분리된 제1 전극(210_7)들을 포함할 수 있다. 이 경우, 각 전극 유닛부(EU_7)의 제1 전극 절곡부(210R_7)는 각각 제1 컨택홀(CT1)을 통해 전기 신호가 전달될 수 있다.
또한, 도 20을 참조하면, 일 실시예에 따른 표시 장치(10_8)는 제1 전극(210_8)이 하나의 제1 전극 연장부(210S_8)를 포함하여 제2 전극(220_8)과 이격되도록 배치되고, 복수개의 제1 전극 절곡부(210R_8)가 제2 전극(220_8)을 향해 절곡된 형상을 가질 수도 있다. 이 경우, 하나의 제1 전극 연장부(210S_8)와 복수개의 제1 전극 절곡부(210R_8)는 하나의 제1 전극(210_8)으로 일체화되어 형성될 수 있다. 도 19 및 도 20의 표시 장치(10_7, 10_9)들은 제1 전극(210_7, 210_8)들의 형상이 상이한 점에서 도 18의 표시 장치(10_6)와 차이가 있다. 이하, 중복되는 설명은 생략하기로 한다.
도 21은 다른 실시예에 따른 표시 장치의 전극 구조를 나타내는 평면도이다.
도 21을 참조하면, 일 실시예에 따른 표시 장치(10_9)는 제1 전극(210_9)이 일정한 공간을 둘러싸는 형상으로 배치되고, 제2 전극(220_9)이 상기 공간을 가로지르도록 배치될 수 있다. 제1 전극(210_9)은 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분을 포함하여 이들이 둘러싸는 공간에는 발광 소자(300)들이 배치될 수 있다. 또한, 제2 전극(220_9)은 상기 공간의 중심을 가로지르며 제2 방향(DR2)으로 연장되어 배치될 수 있고, 제1 전극(210_9)이 둘러싸는 공간에는 복수개의 발광 소자(300)들이 배치될 수 있다. 도 21의 표시 장치(10_9)는 제1 전극(210_9)의 형상이 다른 점에서 도 18의 실시예와 차이가 있다. 그 외 중복되는 설명은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극 220: 제2 전극
261: 제1 접촉 전극 262: 제2 접촉 전극
300: 발광 소자
510: 제1 절연층 520: 제2 절연층

Claims (20)

  1. 제1 방향으로 연장되어 배치된 제1 전극;
    상기 제1 방향으로 연장되되, 상기 제1 전극과 상기 제1 방향에 교차하는 제2 방향으로 이격되어 배치된 제2 전극;
    일 방향으로 연장된 형상을 갖고 상기 제1 전극과 상기 제2 전극 사이에서 상기 일 방향이 상기 제2 방향과 평행하도록 배치된 발광 소자;
    상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향으로 연장된 형상을 갖고, 적어도 일부분이 상기 제1 전극 상에 배치된 제1 접촉 전극; 및
    상기 제3 방향으로 연장된 형상을 갖고 상기 제1 접촉 전극과 상기 제3 방향과 교차하는 제4 방향으로 이격되어 배치되고, 적어도 일부분이 상기 제2 전극 상에 배치된 제2 접촉 전극을 포함하고,
    상기 제1 접촉 전극은 상기 발광 소자의 일 측과 접촉하고 상기 제2 접촉 전극은 상기 발광 소자의 타 측과 접촉하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극은 상기 제1 전극과 상기 제2 전극이 연장된 상기 제1 방향과 제1 경사각을 이루는 상기 제3 방향으로 연장된 형상을 갖는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 경사각은 10° 내지 80°의 범위를 갖는 표시 장치.
  4. 제1 항에 있어서,
    상기 발광 소자는 상기 일 방향에 따른 제1 단부면 및 제2 단부면을 포함하고,
    상기 제1 접촉 전극은 상기 제1 단부면 중 일부분과 접촉하고, 상기 제2 접촉 전극은 상기 제2 단부면 중 일부분과 접촉하는 표시 장치.
  5. 제4 항에 있어서,
    상기 발광 소자는 상기 일 방향과 교차하는 타 방향에 따른 제3 단부면 및 제4 단부면을 더 포함하고,
    상기 제1 접촉 전극은 부분적으로 상기 제3 단부면과 접촉하고, 상기 제2 접촉 전극은 부분적으로 상기 제4 단부면과 접촉하는 표시 장치.
  6. 제5 항에 있어서,
    상기 발광 소자는 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하고,
    상기 발광 소자는 상기 활성층의 일 면이 상기 제1 방향을 향하도록 배치된 제1 발광 소자 및 상기 활성층의 일 면이 상기 제2 방향을 향하도록 배치된 제2 발광 소자를 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 발광 소자는 상기 제1 반도체층의 하면이 상기 제2 접촉 전극과 접촉하는 상기 제2 단부면을 포함하는 표시 장치.
  8. 제6 항에 있어서,
    상기 제2 발광 소자는 상기 제1 반도체층의 하면이 상기 제2 접촉 전극과 접촉하는 상기 제4 단부면을 포함하는 표시 장치.
  9. 제1 항에 있어서,
    상기 발광 소자는 상기 제1 방향으로 측정된 제1 길이 및 상기 제2 방향으로 측정된 제2 길이가 정의되고, 상기 제1 접촉 전극과 상기 제2 접촉 전극 사이의 간격은 하기 식 1을 만족하는 표시 장치.
    [식 1]
    DC ≤ LDsinΘc + HDcosΘc - 2LCDsinΘc
    (여기서, 'DC'는 제1 접촉 전극과 제2 접촉 전극 사이의 간격이고, 'LD'는 발광 소자의 제1 길이이고, 'HD'는 발광 소자의 제2 길이이고, 'LCD'는 발광 소자의 일 단부면과 접촉 전극이 접촉하는 접촉 면적이 갖는 길이이며, 'Θc'는 접촉 전극과 전극이 연장된 방향 사이의 제1 경사각이다.)
  10. 제9 항에 있어서,
    상기 발광 소자의 상기 제2 길이는 상기 제1 전극과 상기 제2 전극 사이의 간격보다 큰 표시 장치.
  11. 제9 항에 있어서,
    상기 발광 소자는 상기 제1 길이와 상기 제2 길이가 동일한 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극의 폭은 적어도 상기 접촉 면적이 갖는 길이를 상기 제1 경사각의 사인(sine) 값으로 나눈 값보다 큰 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 접촉 전극과 상기 제2 접촉 전극의 길이는 적어도 상기 접촉 면적이 갖는 길이를 상기 제1 경사각의 코사인(cosine) 값으로 나눈 값보다 큰 표시 장치.
  14. 제9 항에 있어서,
    상기 발광 소자는 상기 제1 길이가 상기 제2 길이보다 큰 표시 장치.
  15. 제1 방향으로 연장된 부분을 포함하는 제1 전극;
    상기 제1 방향으로 연장된 부분을 포함하고, 상기 제1 전극과 상기 제1 방향에 교차하는 제2 방향으로 이격 대향하도록 배치된 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자;
    상기 제1 방향과 제1 경사각을 이루는 제3 방향으로 연장된 형상을 갖고, 적어도 일부분이 상기 제1 전극 상에 배치된 제1 접촉 전극; 및
    상기 제3 방향으로 연장된 형상을 갖고 상기 제1 접촉 전극과 이격 배치되고, 적어도 일부분이 상기 제2 전극 상에 배치된 제2 접촉 전극을 포함하고,
    상기 제1 접촉 전극은 상기 발광 소자의 일 측과 접촉하고 상기 제2 접촉 전극은 상기 발광 소자의 타 측과 접촉하며, 상기 제1 경사각은 10° 내지 80°의 범위를 갖는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 전극은 제1 전극 확장부 및 상기 제2 방향으로 측정된 폭이 상기 제1 전극 확장부보다 작은 제1 전극 연결부를 포함하고,
    상기 제2 전극은 제2 전극 확장부 및 상기 제2 방향으로 측정된 폭이 상기 제2 전극 확장부보다 작은 제2 전극 연결부를 포함하며,
    상기 제1 전극 확장부와 상기 제2 전극 확장부 사이의 제1 간격은 상기 제1 전극 연결부와 상기 제2 전극 연결부 사이의 제2 간격보다 작은 표시 장치.
  17. 제16 항에 있어서,
    상기 발광 소자는 상기 제1 전극 확장부와 상기 제2 전극 확장부 사이에 배치되고,
    상기 제1 접촉 전극은 상기 제1 전극 확장부 상에서 상기 발광 소자의 상기 일 측과 접촉하고,
    상기 제2 접촉 전극은 상기 제2 전극 확장부 상에서 상기 발광 소자의 상기 타 측과 접촉하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 전극 확장부 및 상기 제2 전극 확장부의 상기 제1 방향으로 측정된 길이는 상기 발광 소자의 상기 제1 방향으로 측정된 길이보다 길되, 상기 발광 소자의 길이 및 상기 발광 소자의 일 측 단부면과 상기 제1 접촉 전극이 접촉하는 부분이 갖는 길이의 합보다 작은 표시 장치.
  19. 제15 항에 있어서,
    상기 제1 전극은 상기 제1 방향으로 연장된 제1 전극 연장부 및 상기 제1 전극 연장부로부터 상기 제2 방향으로 절곡된 제1 전극 절곡부를 포함하고,
    상기 제1 전극 연장부는 상기 제2 전극과 상기 제2 방향으로 이격되어 배치되고 상기 제1 전극 절곡부 중 적어도 일부는 상기 제2 전극과 중첩하도록 배치되며,
    상기 발광 소자는 상기 제1 전극 연장부, 상기 제1 전극 절곡부 및 상기 제2 전극 사이에 배치된 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 전극은 상기 제1 방향으로 연장된 제2 전극 연장부; 및 상기 제2 전극 연장부로부터 상기 제2 방향으로 절곡된 제2 전극 절곡부를 포함하고,
    상기 제2 전극 연장부는 상기 제1 전극 연장부와 이격 배치되고 상기 제2 전극 절곡부는 상기 제1 전극 절곡부와 이격 배치되며 상기 발광 소자는 상기 제1 전극 절곡부 및 상기 제2 전극 절곡부 사이에 배치된 표시 장치.
KR1020190169223A 2019-12-17 2019-12-17 표시 장치 KR20210077864A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190169223A KR20210077864A (ko) 2019-12-17 2019-12-17 표시 장치
US17/786,332 US20240030385A1 (en) 2019-12-17 2020-12-11 Display device
CN202080088275.9A CN114868251A (zh) 2019-12-17 2020-12-11 显示装置
PCT/KR2020/018165 WO2021125705A1 (ko) 2019-12-17 2020-12-11 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190169223A KR20210077864A (ko) 2019-12-17 2019-12-17 표시 장치

Publications (1)

Publication Number Publication Date
KR20210077864A true KR20210077864A (ko) 2021-06-28

Family

ID=76477825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190169223A KR20210077864A (ko) 2019-12-17 2019-12-17 표시 장치

Country Status (4)

Country Link
US (1) US20240030385A1 (ko)
KR (1) KR20210077864A (ko)
CN (1) CN114868251A (ko)
WO (1) WO2021125705A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436123B1 (ko) * 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
US10133426B2 (en) * 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102574603B1 (ko) * 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
US20240030385A1 (en) 2024-01-25
WO2021125705A1 (ko) 2021-06-24
CN114868251A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
US11749709B2 (en) Display device
KR20210103602A (ko) 표시 장치
KR20210022799A (ko) 표시 장치
KR20210124564A (ko) 표시 장치
KR20200138479A (ko) 표시 장치
US11916171B2 (en) Display device
EP3893276B1 (en) Display device and method of fabricating the same
US20230057723A1 (en) Display apparatus
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
KR20210039521A (ko) 표시 장치 및 이의 제조 방법
EP3866195B1 (en) Display device
KR20210055831A (ko) 표시 장치
KR20210073675A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20220019120A (ko) 표시 장치 및 그 제조 방법
KR20210141801A (ko) 표시 장치
KR20210132271A (ko) 표시 장치
KR20210111920A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20220004849A (ko) 표시 장치
KR20210027564A (ko) 표시 장치 및 이의 제조 방법
KR20210124594A (ko) 표시 장치 및 이의 제조 방법
CN114631192A (zh) 显示装置
KR20210063504A (ko) 발광 소자, 표시 장치 및 이의 제조 방법
KR20210077864A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination