KR20210063504A - 발광 소자, 표시 장치 및 이의 제조 방법 - Google Patents

발광 소자, 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210063504A
KR20210063504A KR1020190151117A KR20190151117A KR20210063504A KR 20210063504 A KR20210063504 A KR 20210063504A KR 1020190151117 A KR1020190151117 A KR 1020190151117A KR 20190151117 A KR20190151117 A KR 20190151117A KR 20210063504 A KR20210063504 A KR 20210063504A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
emitting device
disposed
layer
Prior art date
Application number
KR1020190151117A
Other languages
English (en)
Inventor
정재훈
홍혜정
강종혁
유희연
조성찬
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190151117A priority Critical patent/KR20210063504A/ko
Priority to PCT/KR2020/011850 priority patent/WO2021101033A1/ko
Priority to CN202080081191.2A priority patent/CN114730820A/zh
Priority to US17/778,667 priority patent/US20230026527A1/en
Priority to EP20890488.8A priority patent/EP4064370A4/en
Publication of KR20210063504A publication Critical patent/KR20210063504A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/06—Luminescent, e.g. electroluminescent, chemiluminescent materials containing organic luminescent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/331—Metal complexes comprising an iron-series metal, e.g. Fe, Co, Ni
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2211/00—Chemical nature of organic luminescent or tenebrescent compounds
    • C09K2211/18—Metal complexes
    • C09K2211/187—Metal complexes of the iron group metals, i.e. Fe, Co or Ni
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

발광 소자, 표시 장치 및 이의 제조 방법이 제공된다. 발광 소자는 제1 극성으로 도핑된 제1 반도체층, 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층 및 적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되, 상기 절연막은 상기 활성층을 둘러싸는 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함한다.

Description

발광 소자, 표시 장치 및 이의 제조 방법 {Light emitting element, display device and the method for fabricating the same}
본 발명은 발광 소자, 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 자성 금속을 포함하는 소자 분산기가 외면에 결합된 발광 소자를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 상기 발광 소자를 포함하는 표시 장치 및 이의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자는 제1 극성으로 도핑된 제1 반도체층, 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층 및 적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되, 상기 절연막은 상기 활성층을 둘러싸는 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함한다.
상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드 및 상기 리간드에 결합된 제1 작용기를 포함할 수 있다.
상기 리간드는 포르피린 구조체 또는 다중 덴테이트 구조체 중 어느 하나이고, 상기 자성 금속은 Fe, Co, Ni, Mn 및 Cr 중 어느 하나일 수 있다.
상기 제1 작용기는 상기 절연 피막과 화학 결합을 형성할 수 있다.
상기 제1 작용기는 실란기(Silane), 보론산기(Boronate), 카르복시산기(Carboxylic acid), 아민기(Amine), 싸이올기(Thiol) 및 인산기(Phosphoric acid) 중 적어도 어느 하나일 수 있다.
상기 소자 분산기는 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 더 포함할 수 있다.
상기 제2 작용기는 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로 알킬기 및 탄소수 3 내지 6의 싸이클로 알킬기 중 적어도 어느 하나를 포함할 수 있다.
상기 소자 분산기는 하기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 가질 수 있다.
[화학식 A]
Figure pat00001
[화학식 B]
Figure pat00002
[화학식 C]
Figure pat00003
[화학식 D]
Figure pat00004
상기 화학식 A 내지 D에서, 상기 M은 Fe2+, Mn2+, Co2+, Ni2+ 또는 Cr2+ 중 적어도 어느 하나이고, 상기 R1은 실란기, 보론산기, 카르복시산기, 아민기, 싸이올기, 인산기 중 적어도 어느 하나이고, 상기 R2 내지 R4는 각각 독립적으로, 수소, 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로알킬기, 탄소수 3 내지 6의 싸이클로 알킬기 중 어느 하나이며, 상기 n은 1 내지 6의 정수이고, 상기 대시선(dash line)은 배위 결합(coordinated bonding)을 의미한다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 전극 및 상기 제1 전극과 이격 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자를 포함하고, 상기 발광 소자는 제1 극성으로 도핑된 제1 반도체층, 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층 및 적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되, 상기 절연막은 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함한다.
상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드, 상기 리간드에 결합되어 상기 절연 피막과 화학 결합을 형성하는 제1 작용기 및 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 포함할 수 있다.
상기 소자 분산기는 상기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 가질 수 있다.
상기 제1 전극과 상기 제2 전극 사이에 배치되되 상기 제1 전극과 상기 제2 전극의 적어도 일부를 덮는 제1 절연층 및 상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 절연층 상에 배치된 제2 절연층을 더 포함하고, 상기 발광 소자는 상기 제1 절연층과 상기 제2 절연층 상에 배치될 수 있다.
상기 발광 소자의 소자 분산기는 상기 제1 절연층 및 상기 제2 절연층과 직접 접촉할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 반도체 코어 및 상기 반도체 코어를 둘러싸는 절연막을 포함하는 발광 소자가 분산된 잉크를 준비하고, 상기 발광 소자에 자기장을 인가하는 단계, 서로 이격되어 배치된 제1 전극 및 제2 전극이 형성된 대상 기판을 준비하고, 상기 대상 기판 상에 상기 발광 소자가 분산된 잉크를 분사하는 단계 및 상기 대상 기판 상에 전기장을 생성하여 상기 발광 소자를 상기 제1 전극과 상기 제2 전극 사이에 안착시키는 단계를 포함한다.
상기 반도체 코어는 제1 극성으로 도핑된 제1 반도체층, 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층 및 적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되, 상기 절연막은 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함할 수 있다.
상기 소자 분산기의 자성 금속은 상기 자기장에 의해 자기력을 인가 받고, 상기 자기장을 인가하는 단계에서, 상기 발광 소자는 중력 방향의 반대 방향으로 상기 자기력이 전달될 수 있다.
상기 잉크는 상기 자기장이 인가된 상태에서 상기 대상 기판 상에 분사될 수 있다.
상기 발광 소자를 안착시키는 단계에서, 상기 발광 소자는 상기 전기장에 의해 일 단부는 상기 제1 전극 상에 배치되고 타 단부는 상기 제2 전극 상에 배치될 수 있다.
상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드, 상기 리간드에 결합되어 상기 절연 피막과 화학 결합을 형성하는 제1 작용기 및 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 포함할 수 있다.
상기 소자 분산기는 상기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 가질 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 발광 소자는 반도체 코어 및 이를 둘러싸는 절연막을 포함하고, 절연막은 절연 피막과 절연 피막의 외면에 결합된 소자 분산기를 포함할 수 있다. 소자 분산기는 자성 금속 및 상기 자성 금속과 배위 결합을 형성할 수 있는 리간드를 포함한다. 상기 자성 금속은 자기장에 의해 자기력을 인가 받을 수 있고, 발광 소자는 자성 금속이 받는 자기력을 전달 받아 잉크 내에서 침강되는 속도가 느려질 수 있다.
이에 따라, 발광 소자를 포함하는 표시 장치의 제조 공정 중, 발광 소자가 잉크 내에서 균일하게 분산된 상태로 잉크젯 프린팅 공정을 통해 분사될 수 있고, 분사된 각 잉크는 균일한 개수의 발광 소자를 포함할 수 있다.
또한, 일 실시예에 따른 표시 장치는 상술한 제조 공정을 통해 각 화소 마다 균일한 개수의 발광 소자가 배치될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
도 5는 도 4의 A부분을 확대한 개략도이다.
도 6은 일 실시예에 따른 발광 소자에 자기장이 인가된 것을 나타내는 개략도이다.
도 7은 도 6의 B부분을 확대한 개략도이다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 9는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
도 10 및 도 11은 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도들이다.
도 12는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
도 13은 도 12의 단계에서 발광 소자들이 정렬되는 것을 나타내는 개략도이다.
도 14는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
도 15는 다른 실시예에 따른 발광 소자의 개략도이다.
도 16은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 17은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 자른 단면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 발광 영역(EMA2)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 발광 소자(300)는 활성층(도 4의 '330')을 포함하고, 활성층(330)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 발광 소자(300)의 활성층(330)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
도면에 도시되지 않았으나, 표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역을 포함할 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
도 3은 도 2의 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 3은 도 2의 제1 서브 화소(PX1)에 배치된 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3을 참조하면, 표시 장치(10)는 제1 기판(101) 상에 배치되는 회로 소자층과 표시 소자층을 포함할 수 있다. 제1 기판(101) 상에는 반도체층, 복수의 도전층, 및 복수의 절연층이 배치되고, 이들은 각각 회로 소자층과 표시 소자층을 구성할 수 있다. 복수의 도전층은 제1 평탄화층(109)의 하부에 배치되어 회로소자층을 구성하는 제1 게이트 도전층, 제2 게이트 도전층, 제1 데이터 도전층, 제2 데이터 도전층과, 제1 평탄화층(109) 상에 배치되어 표시소자층을 구성하는 전극(210, 220) 및 접촉 전극(260)들을 포함할 수 있다. 복수의 절연층은 버퍼층(102), 제1 게이트 절연층(103), 제1 보호층(105), 제1 층간 절연층(107), 제2 층간 절연층(108), 제1 평탄화층(109), 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550) 등을 포함할 수 있다.
회로소자층은 발광 소자(300)를 구동하기 위한 회로 소자와 복수의 배선들로써, 구동 트랜지스터(DT), 스위칭 트랜지스터(ST), 제1 도전 패턴(CDP) 및 복수의 전압 배선(VDL, VSL)을 포함하고, 표시소자층은 발광 소자(300)를 포함하여 제1 전극(210), 제2 전극(220), 제1 접촉 전극(261) 및 제2 접촉 전극(262)등을 포함할 수 있다.
제1 기판(101)은 절연 기판일 수 있다. 제1 기판(101)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(101)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML1, BML2)은 제1 기판(101) 상에 배치될 수 있다. 차광층(BML1, BML2)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)과 제2 차광층(BML2)은 적어도 각각 구동 트랜지스터(DT)의 제1 활성물질층(DT_ACT) 및 스위칭 트랜지스터(ST)의 제2 활성물질층(ST_ACT)과 중첩하도록 배치된다. 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(DT_ACT, ST_ACT)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML1, BML2)은 생략될 수 있다. 도면에 도시되지 않았으나, 제1 차광층(BML1)은 후술하는 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결되고, 제2 차광층(BML2)은 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 전기적으로 연결될 수 있다.
버퍼층(102)은 차광층(BML1, BML2)을 포함하여 제1 기판(101) 상에 전면적으로 배치될 수 있다. 버퍼층(102)은 투습에 취약한 제1 기판(101)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터(DT, ST)들을 보호하기 위해 제1 기판(101) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(102)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(102)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층은 버퍼층(102) 상에 배치된다. 반도체층은 구동 트랜지스터(DT)의 제1 활성물질층(DT_ACT)과 스위칭 트랜지스터(ST)의 제2 활성물질층(ST_ACT)을 포함할 수 있다. 이들은 후술하는 제1 게이트 도전층의 게이트 전극(DT_G, ST_G)등과 부분적으로 중첩하도록 배치될 수 있다.
예시적인 실시예에서, 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 반도체층이 다결정 실리콘을 포함하는 경우, 제1 활성물질층(DT_ACT)은 제1 도핑 영역(DT_ACTa), 제2 도핑 영역(DT_ACTb) 및 제1 채널 영역(DT_ACTc)을 포함할 수 있다. 제1 채널 영역(DT_ACTc)은 제1 도핑 영역(DT_ACTa)과 제2 도핑 영역(DT_ACTb) 사이에 배치될 수 있다. 제2 활성물질층(ST_ACT)은 제3 도핑 영역(ST_ACTa), 제4 도핑 영역(ST_ACTb) 및 제2 채널 영역(ST_ACTc)을 포함할 수 있다. 제2 채널 영역(ST_ACTc)은 제3 도핑 영역(ST_ACTa)과 제4 도핑 영역(ST_ACTb) 사이에 배치될 수 있다. 제1 도핑 영역(DT_ACTa), 제2 도핑 영역(DT_ACTb), 제3 도핑 영역(ST_ACTa) 및 제4 도핑 영역(ST_ACTb)은 제1 활성물질층(DT_ACT) 및 제2 활성물질층(ST_ACT)의 일부 영역이 불순물로 도핑된 영역일 수 있다.
예시적인 실시예에서, 제1 활성물질층(DT_ACT) 및 제2 활성물질층(ST_ACT)은 산화물 반도체를 포함할 수도 있다. 이 경우, 제1 활성물질층(DT_ACT)과 제2 활성물질층(ST_ACT)의 도핑 영역은 각각 도체화 영역일 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다. 다만, 이에 제한되지 않는다.
제1 게이트 절연층(103)은 반도체층 및 버퍼층(102)상에 배치된다. 제1 게이트 절연층(103)은 반도체층을 포함하여, 버퍼층(102) 상에 배치될 수 있다. 제1 게이트 절연층(103)은 구동 트랜지스터(DT) 및 스위칭 트랜지스터(ST)의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(103)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 게이트 도전층은 제1 게이트 절연층(103) 상에 배치된다. 제1 게이트 도전층은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G)과 스위칭 트랜지스터(ST)의 제2 게이트 전극(ST_G)을 포함할 수 있다. 제1 게이트 전극(DT_G)은 제1 활성물질층(DT_ACT)의 적어도 일부 영역과 중첩하도록 배치되고, 제2 게이트 전극(ST_G)은 제2 활성물질층(ST_ACT)의 적어도 일부 영역과 중첩하도록 배치된다. 예를 들어, 제1 게이트 전극(DT_G)은 제1 활성물질층(DT_ACT)의 제1 채널 영역(DT_ACTc)과 두께 방향으로 중첩하도록 배치되고, 제2 게이트 전극(ST_G)은 제2 활성물질층(ST_ACT)의 제2 채널 영역(ST_ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다.
제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 보호층(105)은 제1 게이트 도전층 상에 배치된다. 제1 보호층(105)은 제1 게이트 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 보호층(105)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 게이트 도전층은 제1 보호층(105) 상에 배치된다. 제2 게이트 도전층은 적어도 일부 영역이 제1 게이트 전극(DT_G)과 두께 방향으로 중첩하도록 배치된 스토리지 커패시터의 제1 용량 전극(CE1)을 포함할 수 있다. 제1 용량 전극(CE1)은 제1 보호층(105)을 사이에 두고 제1 게이트 전극(DT_G)과 두께 방향으로 중첩하고, 이들 사이에는 스토리지 커패시터가 형성될 수 있다. 제2 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(107)은 제2 게이트 도전층 상에 배치된다. 제1 층간 절연층(107)은 제2 게이트 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 제1 층간 절연층(107)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 데이터 도전층은 제1 층간 절연층(107) 상에 배치된다. 제1 게이트 도전층은 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 제2 소스/드레인 전극(DT_SD2), 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 제2 소스/드레인 전극(ST_SD2)을 포함할 수 있다.
구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 제2 소스/드레인 전극(DT_SD2)은 제1 층간 절연층(107)과 제1 게이트 절연층(103)을 관통하는 컨택홀을 통해 제1 활성물질층(DT_ACT)의 제1 도핑 영역(DT_ACTa) 및 제2 도핑 영역(DT_ACTb)과 각각 접촉될 수 있다. 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 제2 소스/드레인 전극(ST_SD2)은 제1 층간 절연층(107)과 제1 게이트 절연층(103)을 관통하는 컨택홀을 통해 제2 활성물질층(ST_ACT)의 제3 도핑 영역(ST_ACTa) 및 제4 도핑 영역(ST_ACTb)과 각각 접촉될 수 있다. 또한, 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)은 또 다른 컨택홀을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다. 한편, 구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(DT_SD1, ST_SD1) 및 제2 소스/드레인 전극(DT_SD2, ST_SD2)은 어느 한 전극이 소스 전극인 경우 다른 전극은 드레인 전극일 수 있다. 다만 이에 제한되지 않고, 제1 소스/드레인 전극(DT_SD1, ST_SD1) 및 제2 소스/드레인 전극(DT_SD2, ST_SD2)은 어느 한 전극이 드레인 전극인 경우 다른 전극은 소스 전극일 수 있다.
제1 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 층간 절연층(108)은 제1 데이터 도전층 상에 배치될 수 있다. 제2 층간 절연층(108)은 제1 데이터 도전층을 덮으며 제1 층간 절연층(107) 상에 전면적으로 배치되고, 제1 데이터 도전층을 보호하는 기능을 수행할 수 있다. 제2 층간 절연층(108)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 데이터 도전층은 제2 층간 절연층(108) 상에 배치된다. 제2 데이터 도전층은 제2 전압 배선(VL2), 제1 전압 배선(VL1) 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 구동 트랜지스터(DT)에 공급되는 고전위 전압(제1 전원 전압, VDD)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(220)에 공급되는 저전위 전압(제2 전원 전압, VSS)이 인가될 수 있다. 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(300)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(108)에 형성된 컨택홀을 통해 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(210)과도 접촉하며, 구동 트랜지스터(DT)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압(VDD)을 제1 도전 패턴(CDP)을 통해 제1 전극(210)으로 전달할 수 있다. 한편, 도면에서는 제2 데이터 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 데이터 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)을 포함할 수 있다.
제2 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(109)은 제2 데이터 도전층 상에 배치된다. 제1 평탄화층(109)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(109) 상에는 내부 뱅크(410, 420), 복수의 전극(210, 220), 외부 뱅크(450), 복수의 접촉 전극(260) 및 발광 소자(300)가 배치된다. 또한, 제1 평탄화층(109) 상에는 복수의 절연층(510, 520, 530, 550)들이 더 배치될 수 있다.
내부 뱅크(410, 420)는 제1 평탄화층(109) 상에 직접 배치된다. 내부 뱅크(410, 420)는 각 화소(PX) 또는 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 내부 뱅크(410)와 제2 내부 뱅크(420)를 포함할 수 있다.
도 2에 도시된 바와 같이, 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 또한, 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장되되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않도록 서브 화소(PXn)들 간의 경계에서 이격되어 종지할 수 있다. 이에 따라 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(PXn) 마다 배치되어 표시 장치(10)의 전면에 있어 패턴을 이룰 수 있다. 내부 뱅크(410, 420)는 서로 이격 대향하도록 배치됨으로써, 이들 사이에 발광 소자(300)가 배치되는 영역을 형성할 수 있다. 도면에서는 하나의 제1 내부 뱅크(410)와 하나의 제2 내부 뱅크(420)가 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 경우에 따라서 후술하는 전극(210, 220)의 수에 따라 내부 뱅크(410, 420)는 각각 복수개 배치될 수 있고, 또는 더 많은 수의 다른 내부 뱅크(410, 420)들이 더 배치될 수도 있다.
또한, 도 3에 도시된 바와 같이 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제1 평탄화층(109)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 돌출된 부분은 경사진 측면을 가질 수 있고, 이들 사이에 배치되는 발광 소자(300)에서 방출된 광은 내부 뱅크(410, 420)의 경사진 측면을 향해 진행될 수 있다. 후술할 바와 같이, 내부 뱅크(410, 420) 상에 배치되는 전극(210, 220)들이 반사율이 높은 재료를 포함하는 경우, 발광 소자(300)에서 방출된 광은 내부 뱅크(410, 420)의 측면에서 반사되어, 제1 기판(101)의 상부 방향으로 출사될 수 있다. 즉, 내부 뱅크(410, 420)는 발광 소자(300)가 배치되는 영역을 제공함과 동시에 발광 소자(300)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다. 예시적인 실시예에서 내부 뱅크(410, 420)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(210, 220)은 내부 뱅크(410, 420)와 제1 평탄화층(109) 상에 배치된다. 복수의 전극(210, 220)은 제1 내부 뱅크(410) 상에 배치된 제1 전극(210)과 제2 내부 뱅크(420) 상에 배치된 제2 전극(220)을 포함할 수 있다.
도 2에 도시된 바와 같이, 제1 전극(210)은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장된 형태로 배치될 수 있다. 다만, 제1 전극(210)은 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않고, 각 서브 화소(PXn)를 둘러싸는 외부 뱅크(450)와 부분적으로 이격되어 배치될 수 있다. 제1 전극(210)의 적어도 일부 영역은 외부 뱅크(450)와 중첩하도록 배치되고, 제1 전극(210)은 상기 외부 뱅크(450)와 중첩하는 영역에서 구동 트랜지스터(DT)와 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(210)은 외부 뱅크(450)와 중첩하는 영역에 형성되어 제1 평탄화층(109)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉하고, 이를 통해 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결될 수 있다.
제2 전극(220)은 각 서브 화소(PXn)에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제2 전극(220)은 제1 전극(210)과 달리 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되어 배치될 수 있다. 즉, 제2 방향(DR2)으로 이웃하는 복수의 서브 화소(PXn)들에는 하나의 연결된 제2 전극(220)이 배치될 수 있다. 제2 전극(220)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 경계에서 외부 뱅크(450)와 부분적으로 중첩할 수 있고, 제2 전극(220)은 상기 외부 뱅크(450)와 중첩하는 영역에서 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제2 전극(220)은 외부 뱅크(450)와 중첩하는 영역에 형성되어 제1 평탄화층(109)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 도면에 도시된 바와 같이, 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)의 제2 전극(220)들은 각각 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
다만, 이에 제한되지 않는다. 경우에 따라서, 제1 전극(210)과 제2 전극(220)은 제1 방향(DR1)으로 연장된 줄기부를 더 포함할 수 있다. 제1 전극(210)은 각 서브 화소(PXn)마다 서로 다른 줄기부들이 배치되고, 제2 전극(220)은 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)들에 하나의 줄기부가 연장되어 각 서브 화소(PXn)의 제2 전극(220)들은 상기 줄기부를 통해 전기적으로 연결될 수도 있다. 이 경우, 제2 전극(220)은 복수의 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DPA)의 외곽부에 위치한 비표시 영역(NDA)에서 제2 전압 배선(VL2)과 전기적으로 연결될 수도 있다.
한편, 도면에서는 각 서브 화소(PXn)마다 하나의 제1 전극(210)과 제2 전극(220)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 각 서브 화소(PXn)마다 배치되는 제1 전극(210)과 제2 전극(220)의 수는 더 많을 수 있다. 또한, 각 서브 화소(PXn)에 배치된 제1 전극(210)과 제2 전극(220)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(210)과 제2 전극(220)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써, 그 사이에 발광 소자(300)가 배치될 영역이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않는다.
복수의 전극(210, 220)들은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 광을 방출하도록 소정의 전압을 인가 받을 수 있다. 예를 들어, 복수의 전극(210, 220)들은 후술하는 접촉 전극(260)을 통해 발광 소자(300)와 전기적으로 연결되고, 전극(210, 220)들로 인가된 전기 신호를 접촉 전극(260)을 통해 발광 소자(300)에 전달할 수 있다.
예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
또한, 각 전극(210, 220)은 발광 소자(300)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(300)는 제1 전극(210)과 제2 전극(220)에 정렬 신호를 인가하여 제1 전극(210)과 제2 전극(220) 사이에 전기장을 형성하는 공정을 통해 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 후술할 바와 같이, 발광 소자(300)는 잉크젯 프린팅 공정을 통해 잉크에 분산된 상태로 제1 전극(210)과 제2 전극(220) 상에 분사되고, 제1 전극(210)과 제2 전극(220) 사이에 정렬 신호를 인가하여 발광 소자(300)에 유전영동힘(Dieletrophoretic Force)을 인가하는 방법을 통해 이들 사이에 정렬될 수 있다.
도 3에 도시된 바와 같이, 제1 전극(210)과 제2 전극(220)은 각각 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 상에 배치되고, 이들은 제1 방향(DR1)으로 이격 대향할 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 사이에는 복수의 발광 소자(300)들이 배치되고, 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치됨과 동시에 적어도 일 단부가 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결될 수 있다.
몇몇 실시예에서, 제1 전극(210)과 제2 전극(220)은 각각 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 각각 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 외면을 덮도록 배치될 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 측면 상에는 제1 전극(210)과 제2 전극(220)이 각각 배치되고, 제1 전극(210)과 제2 전극(220) 사이의 간격은 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 사이의 간격보다 좁을 수 있다. 또한, 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 제1 평탄화층(109) 상에 직접 배치될 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)은 발광 소자(300)에서 방출되어 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
이에 제한되지 않고, 각 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다.
제1 절연층(510)은 제1 평탄화층(109), 제1 전극(210) 및 제2 전극(220) 상에 배치된다. 제1 절연층(510)은 각 전극(210, 220)들, 또는 내부 뱅크(410, 420)들이 이격된 사이 영역에 더하여, 내부 뱅크(410, 420)를 중심으로 이들 사이 영역의 반대편에도 배치될 수 있다. 또한, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 부분적으로 덮도록 배치된다. 예를 들어, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 포함하여 제1 평탄화층(109) 상에 전면적으로 배치되되, 제1 전극(210)과 제2 전극(220)의 상면 일부를 노출하도록 배치될 수 있다. 제1 절연층(510)에는 제1 전극(210)과 제2 전극(220)을 부분적으로 노출시키는 개구부(미도시)가 형성되고, 제1 전극(210)과 제2 전극(220)의 일 측과 타 측만을 덮도록 배치될 수 있다. 제1 전극(210)과 제2 전극(220)은 상기 개구부에 의해 내부 뱅크(410, 420) 상에 배치된 부분 중 일부가 노출될 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(510)의 형상 및 구조는 이에 제한되지 않는다.
예시적인 실시예에서, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에서 상면 일부에 단차가 형성될 수 있다. 몇몇 실시예에서, 제1 절연층(510)은 무기물 절연성 물질을 포함하고, 제1 전극(210)과 제2 전극(220)을 부분적으로 덮도록 배치된 제1 절연층(510)은 하부에 배치되는 전극(210, 220)들이 형성하는 단차에 의해 상면의 일부가 단차질 수 있다. 이에 따라 제1 전극(210)과 제2 전극(220) 사이에서 제1 절연층(510) 상에 배치되는 발광 소자(300)는 제1 절연층(510)의 상면 사이에서 빈 공간을 형성할 수 있다. 상기 빈 공간은 후술하는 제2 절연층(520)을 이루는 재료에 의해 채워질 수도 있다.
다만, 이에 제한되지 않는다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 부분이 평탄한 상면을 갖도록 형성될 수 있다. 사익 상면은 제1 전극(210)과 제2 전극(220)을 향해 일 방향으로 연장되고, 제1 절연층(510)은 각 전극(210, 220)이 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 경사진 측면과 중첩하는 영역 상에도 배치될 수 있다. 후술하는 접촉 전극(260)은 제1 전극(210) 및 제2 전극(220)의 노출된 영역과 접촉하고, 제1 절연층(510)의 평탄한 상면에서 발광 소자(300)의 단부와 원활하게 접촉할 수 있다.
외부 뱅크(450)는 제1 절연층(510) 상에 배치될 수 있다. 도 2 및 도 3에 도시된 바와 같이, 외부 뱅크(450)는 각 서브 화소(PXn)들 간의 경계에 배치될 수 있다. 외부 뱅크(450)는 적어도 제2 방향(DR2)으로 연장되도록 배치되며, 내부 뱅크(410, 420) 및 전극(210, 220)들 사이에 발광 소자(300)가 배치되는 영역을 포함하여 내부 뱅크(410, 420)과 전극(210, 220)들의 일부를 둘러싸도록 배치될 수 있다. 또한, 외부 뱅크(450)는 제1 방향(DR1)으로 연장된 부분을 더 포함하고, 표시 영역(DPA) 전면에 있어서 격자형 패턴을 형성할 수 있다.
일 실시예에 따르면, 외부 뱅크(450)의 높이는 내부 뱅크(410, 420)의 높이보다 클 수 있다. 내부 뱅크(410, 420)와 달리, 외부 뱅크(450)는 이웃하는 서브 화소(PXn)들을 구분함과 동시에 후술할 바와 같이 표시 장치(10)의 제조 공정 중 발광 소자(300)를 배치하기 위한 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하는 기능을 수행할 수 있다. 즉, 외부 뱅크(450)는 서로 다른 서브 화소(PXn)마다 다른 발광 소자(300)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 외부 뱅크(450)는 내부 뱅크(410, 420)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 다만, 이에 제한되는 것은 아니다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이, 또는 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 사이에 형성된 영역에 배치될 수 있다. 발광 소자(300)는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부가 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)는 접촉 전극(260)을 통해 각각 제1 전극(210)과 제2 전극(220)에 전기적으로 연결될 수 있다.
복수의 발광 소자(300)들은 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 갖고 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(300)는 일 방향으로 연장된 형상을 가지며, 각 전극(210, 220)들이 연장된 방향과 발광 소자(300)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 각 전극(210, 220)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
일 실시예에 따른 발광 소자(300)는 서로 다른 물질을 포함하는 활성층(330)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 일 실시예에 따른 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(300)들을 포함할 수 있다. 제1 서브 화소(PX1)의 발광 소자(300)는 중심 파장대역이 제1 파장인 제1 색의 광을 방출하는 활성층(330)을 포함하고, 제2 서브 화소(PX2)의 발광 소자(300)는 중심 파장대역이 제2 파장인 제2 색의 광을 방출하는 활성층(330)을 포함하고, 제3 서브 화소(PX3)의 발광 소자(300)는 중심 파장대역이 제3 파장인 제3 색의 광을 방출하는 활성층(330)을 포함할 수 있다.
이에 따라 제1 서브 화소(PX1)에서는 제1 색의 광이 출사되고, 제2 서브 화소(PX2)에서는 제2 색의 광이 출사되고, 제3 서브 화소(PX3)에서는 제3 색의 광이 출사될 수 있다. 몇몇 실시예에서, 제1 색의 광은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 색의 광은 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 색의 광은 중심 파장대역이 620nm 내지 752nm의 범위를 갖는 적색광 일 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 동일한 종류의 발광 소자(300)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
발광 소자(300)는 내부 뱅크(410, 420)들 사이의 영역 또는 각 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 예를 들어, 발광 소자(300)는 내부 뱅크(410, 420) 사이에 배치된 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(300)는 일부 영역이 각 전극(210, 220)과 두께 방향으로 중첩하도록 배치될 수 있다. 발광 소자(300)의 일 단부는 제1 전극(210)과 두께 방향으로 중첩하여 제1 전극(210) 상에 놓이고, 타 단부는 제2 전극(220)과 두께 방향으로 중첩하여 제2 전극(220) 상에 놓일 수 있다. 다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(PXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 내부 뱅크(410, 420) 사이에 형성된 영역 이외의 영역, 예를 들어 내부 뱅크(410, 420)와 외부 뱅크(450) 사이에 배치될 수도 있다.
발광 소자(300)는 제1 기판(101) 또는 제1 평탄화층(109)의 상면과 평행한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 복수의 반도체층들이 일 방향으로 순차적으로 배치된 구조를 가질 수 있다. 발광 소자(300)는 연장된 일 방향이 제1 평탄화층(109)과 평행하도록 배치되고, 발광 소자(300)에 포함된 복수의 반도체층들은 제1 평탄화층(109)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(300)가 다른 구조를 갖는 경우, 복수의 층들은 제1 평탄화층(109)에 수직한 방향으로 배치될 수도 있다.
한편, 상술한 바와 같이 표시 장치(10)의 제조 공정 중, 발광 소자(300)는 잉크에 분산된 상태로 잉크젯 프린팅 공정을 통해 제1 전극(210)과 제2 전극(220) 상에 분사될 수 있다. 이어 전극(210, 220)에 정렬 신호가 인가되면, 정렬 신호에 의한 전기장이 형성되어 발광 소자(300)들은 유전영동힘을 전달 받아 전극(210, 220)들 사이에 정렬될 수 있다. 여기서, 일 실시예에 따른 발광 소자(300)는 복수의 반도체층들, 또는 반도체 코어를 둘러싸는 절연막(도 4의 '380')을 포함하고, 절연막(380)은 절연 피막(도 4의 '381') 및 자성 금속을 포함하고 절연 피막(381)에 결합된 소자 분산기(도 4의 '385')를 포함할 수 있다. 소자 분산기(385)에 포함된 자성 금속은 외부에서 인가된 자기장에 의해 자기력을 인가 받을 수 있고, 발광 소자(300)는 상기 자기력을 전달 받을 수 있다. 자기력의 방향에 따라 발광 소자(300)는 잉크 내에서 분산된 상태를 장기간 유지할 수 있다. 이에 따라, 일 실시예에 따른 발광 소자(300)는 표시 장치(10)의 제조 공정 중 잉크 내에서 침강되지 않고 분산된 상태를 유지할 수 있고, 제1 전극(210)과 제2 전극(220) 상에 분사되는 잉크 내에서 균일한 분산도를 가질 수 있다. 발광 소자(300)의 구조에 대한 보다 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.
제2 절연층(520)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300) 상에 부분적으로 배치될 수 있다. 즉, 제2 절연층(520)은 제1 전극(210)과 제2 전극(220) 사이의 제1 절연층(510) 상에 배치되고, 발광 소자(300)는 제1 절연층(510)과 제2 절연층(520) 사이에 배치될 수 있다. 예시적인 실시예에서, 발광 소자(300)는 외면에 형성된 절연막(도 4의 '380')이 제1 절연층(510) 및 제2 절연층(520)과 직접 접촉할 수 있다. 예를 들어, 제2 절연층(520)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정 중 발광 소자(300)를 고정시킬 수도 있다. 이에 따라, 발광 소자(300)의 소자 분산기(385)는 제1 절연층(510) 및 제2 절연층(520)과 각각 직접 접촉할 수도 있다.
제2 절연층(520) 중 발광 소자(300) 상에 배치된 부분은 평면상 제1 전극(210)과 제2 전극(220) 사이에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 일 예로, 제2 절연층(520)은 각 서브 화소(PXn) 내에서 스트라이프형 또는 아일랜드형 패턴을 형성할 수 있다.
제2 절연층(520)은 발광 소자(300) 상에 배치되되, 발광 소자(300)의 일 단부 및 타 단부를 노출할 수 있다. 발광 소자(300)의 노출된 단부는 후술하는 접촉 전극(260)과 접촉할 수 있다. 이러한 제2 절연층(520)의 형상은 통상적인 마스크 공정을 이용하여 제2 절연층(520)을 이루는 재료를 이용한 패터닝 공정으로 형성된 것일 수 있다. 제2 절연층(520)을 형성하기 위한 마스크는 발광 소자(300)의 길이보다 좁은 폭을 갖고, 제2 절연층(520)을 이루는 재료가 패터닝되어 발광 소자(300)의 양 단부가 노출될 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 예시적인 실시예에서, 제2 절연층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510) 사이에 배치될 수도 있다. 제2 절연층(520)은 표시 장치(10)의 제조 공정 중에 형성된 제1 절연층(510)과 발광 소자(300) 사이의 공간을 채우도록 형성될 수도 있다. 이에 따라 제2 절연층(520)은 발광 소자(300)의 외면을 감싸도록 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제2 절연층(520) 상에는 복수의 접촉 전극(260)들과 제3 절연층(530)이 배치될 수 있다.
도 2에 도시된 바와 같이, 복수의 접촉 전극(260)들은 일 방향으로 연장된 형상을 가질 수 있다. 복수의 접촉 전극(260)들은 각각 발광 소자(300) 및 전극(210, 220)들과 접촉할 수 있고, 발광 소자(300)들은 접촉 전극(260)을 통해 제1 전극(210)과 제2 전극(220)으로부터 전기 신호를 전달 받을 수 있다.
접촉 전극(260)은 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극(210)과 제2 전극(220) 상에 배치될 수 있다. 제1 접촉 전극(261)은 제1 전극(210) 상에 배치되고, 제2 접촉 전극(262)은 제2 전극(220) 상에 배치되며, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 서로 제1 방향(DR1)으로 이격 대향할 수 있으며, 이들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 스트라이프형 패턴을 형성할 수 있다.
몇몇 실시예에서, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 일 방향으로 측정된 폭이 각각 제1 전극(210)과 제2 전극(220)의 상기 일 방향으로 측정된 폭과 같거나 더 클 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 발광 소자(300)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(210)과 제2 전극(220)의 양 측면을 덮도록 배치될 수 있다. 상술한 바와 같이, 제1 전극(210)과 제2 전극(220)은 상면 일부가 노출되고, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 전극(210)과 제2 전극(220)의 노출된 상면과 접촉할 수 있다. 예를 들어, 제1 접촉 전극(261)은 제1 전극(210) 중 제1 내부 뱅크(410) 상에 위치한 부분과 접촉하고, 제2 접촉 전극(262)은 제2 전극(220) 중 제2 내부 뱅크(420) 상에 위치한 부분과 접촉할 수 있다. 다만, 이에 제한되지 않고, 경우에 따라서 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 그 폭이 제1 전극(210)과 제2 전극(220)보다 작게 형성되어 상면의 노출된 부분만을 덮도록 배치될 수도 있다. 또한, 도 3에 도시된 바와 같이 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 적어도 일부 영역이 제1 절연층(510) 상에도 배치된다.
일 실시예에 따르면, 발광 소자(300)는 연장된 방향의 양 단부면에는 반도체층이 노출되고, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 상기 반도체층이 노출된 단부면에서 발광 소자(300)와 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 양 단부의 측면이 부분적으로 노출될 수도 있다. 표시 장치(10)의 제조 공정 중, 발광 소자(300)의 외면을 덮는 제2 절연층(520)을 형성하는 공정에서 발광 소자(300)의 반도체층 외면을 둘러싸는 절연막(도 4의 '380')이 부분적으로 제거될 수 있고, 발광 소자(300)의 노출된 측면은 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 접촉할 수도 있다. 발광 소자(300)의 일 단부는 제1 접촉 전극(261)을 통해 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(262)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
도면에서는 하나의 서브 화소(PXn)에 하나의 제1 접촉 전극(261)과 제2 접촉 전극(262)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 접촉 전극(261)과 제2 접촉 전극(262)의 개수는 각 서브 화소(PXn)에 배치된 제1 전극(210)과 제2 전극(220)의 수에 따라 달라질 수 있다.
또한, 도 3에 도시된 바와 같이 제1 접촉 전극(261)은 제1 전극(210) 및 제2 절연층(520) 상에 배치된다. 제1 접촉 전극(261)은 발광 소자(300)의 일 단부 및 제1 전극(210)의 노출된 상면과 접촉할 수 있다. 발광 소자(300)의 일 단부는 제1 접촉 전극(261)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다.
제3 절연층(530)은 제1 접촉 전극(261) 상에 배치된다. 제3 절연층(530)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시킬 수 있다. 제3 절연층(530)은 제1 접촉 전극(261)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262)과 접촉할 수 있도록 발광 소자(300)의 타 단부 상에는 배치되지 않을 수 있다. 제3 절연층(530)은 제2 절연층(520)의 상면에서 제1 접촉 전극(261) 및 제2 절연층(520)과 부분적으로 접촉할 수 있다. 제3 절연층(530)의 제2 전극(220)이 배치된 방향의 측면은 제2 절연층(520)의 일 측면과 정렬될 수 있다. 또한, 제3 절연층(530)은 비발광 영역(NEA), 예컨대 제1 평탄화층(109) 상에 배치된 제1 절연층(510) 상에도 배치될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 접촉 전극(262)은 제2 전극(220), 제2 절연층(520) 및 제3 절연층(530) 상에 배치된다. 제2 접촉 전극(262)은 발광 소자(300)의 타 단부 및 제2 전극(220)의 노출된 상면과 접촉할 수 있다. 발광 소자(300)의 타 단부는 제2 접촉 전극(262)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
즉, 제1 접촉 전극(261)은 제1 전극(210)과 제3 절연층(530) 사이에 배치되고, 제2 접촉 전극(262)은 제3 절연층(530) 상에 배치될 수 있다. 제2 접촉 전극(262)은 부분적으로 제2 절연층(520), 제3 절연층(530), 제2 전극(220) 및 발광 소자(300)와 접촉할 수 있다. 제2 접촉 전극(262)의 제1 전극(210)이 배치된 방향의 일 단부는 제3 절연층(530) 상에 배치될 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 절연층(520)과 제3 절연층(530)에 의해 상호 비접촉될 수 있다. 다만, 이에 제한되지 않으며, 경우에 따라 제3 절연층(530)은 생략될 수 있다.
접촉 전극(260)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(260)은 투명성 전도성 물질을 포함하고, 발광 소자(300)에서 방출된 광은 접촉 전극(260)을 투과하여 전극(210, 220)들을 향해 진행할 수 있다. 각 전극(210, 220)은 반사율이 높은 재료를 포함하고, 내부 뱅크(410, 420)의 경사진 측면 상에 놓인 전극(210, 220)은 입사되는 광을 제1 기판(101)의 상부 방향으로 반사시킬 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 절연층(550)은 제1 기판(101) 상에 전면적으로 배치될 수 있다. 제4 절연층(550)은 제1 기판(101) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(300)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 반도체 코어 및 이를 둘러싸는 절연막을 포함할 수 있다. 발광 소자(300)의 반도체 코어는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달 받고, 이를 특정 파장대의 광으로 방출할 수 있다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
도 4를 참조하면 참조하면, 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320), 활성층(330), 전극층(370) 및 절연막(380)을 포함할 수 있다. 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320) 및 활성층(330)을 포함하는 반도체 코어와, 상기 반도체 코어의 외면을 둘러싸는 절연막(380)을 포함할 수 있다.
제1 반도체층(310)은 제1 극성으로 도핑된 반도체로, n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320)은 후술하는 활성층(330) 상에 배치된다. 제2 반도체층(320)은 제1 극성과 다른 제2 극성으로 도핑된 반도체로 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(320)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(310)과 제2 반도체층(320)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에 따르면 활성층(330)의 물질에 따라 제1 반도체층(310)과 제2 반도체층(320)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
활성층(330)은 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(300)는 적어도 하나의 전극층(370)을 포함할 수 있다. 도 4에서는 발광 소자(300)가 하나의 전극층(370)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 더 많은 수의 전극층(370)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(370)은 발광 소자(300)가 전극(210, 220) 또는 접촉 전극(260)과 전기적으로 연결될 때, 발광 소자(300)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이 방향으로 연장되어 제1 반도체층(310)으로부터 전극층(370)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(330)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(370) 외면의 일부만 커버하여 각 전극층(370)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(380)은 발광 소자(300)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm 내외일 수 있다.
발광 소자(300)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
한편, 상술한 바와 같이 일 실시예에 따른 발광 소자(300)는 절연막(380)이 절연 피막(381) 및 소자 분산기(385)를 포함할 수 있다. 소자 분산기(385)는 절연 피막(381)의 외면에 결합될 수 있고 자성 금속을 포함할 수 있다. 발광 소자(300)는 자성 금속을 포함하는 소자 분산기(385)를 포함하여, 특정 방향을 향하는 자기력을 전달 받아 잉크 내에서 장시간 분산 상태를 유지할 수 있다.
구체적으로, 절연 피막(381)은 발광 소자(300)의 복수의 반도체층들의 외면을 둘러싸도록 형성될 수 있다. 예를 들어, 절연 피막(381)은 적어도 활성층(330)의 외면을 둘러싸도록 형성되고, 발광 소자(300)가 연장된 일 방향, 예컨대 제1 반도체층(310), 활성층(330) 및 제2 반도체층(320)이 적층된 방향을 따라 연장될 수 있다. 상술한 바와 같이, 절연 피막(381)은 활성층(330)을 포함하여 제1 반도체층(310), 제2 반도체층(320) 및 전극층(370)의 외면을 둘러싸도록 형성될 수 있다.
절연 피막(381)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연 피막(381)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
소자 분산기(385)는 자성 금속을 포함할 수 있다. 일 실시예에 따르면, 소자 분산기(385)는 상기 자성 금속과 배위 결합을 형성하는 리간드(385p), 리간드(385p)에 결합되어 절연 피막(381)과 화학 결합을 형성하는 제1 작용기(385a)를 포함할 수 있다. 또한, 소자 분산기(385)는 리간드(385p)에 결합되고 제1 작용기(385a)와 다른 제2 작용기(385b)를 포함할 수 있다.
도 5는 도 4의 A부분을 확대한 개략도이다. 도 5는 도 4의 절연막(380)의 외면을 확대하여 절연 피막(381)과 소자 분산기(385)를 개략적으로 도시하고 있다.
도 4를 결부하여 도 5를 참조하면, 소자 분산기(385)의 리간드(385p, 도 5의 'P')는 자성 금속(미도시)과 배위 결합을 형성할 수 있다. 자성 금속은 리간드(385p)와 배위 결합을 형성할 수 있다. 후술할 바와 같이 발광 소자(300)에 자기장이 인가 되면, 상기 자성 금속은 상기 자기장에 의해 일 방향으로 자기력을 인가 받을 수 있다. 발광 소자(300)는 자성 금속이 받는 자기력을 전달 받을 수 있고, 잉크 내에서 침강되는 속도가 느려져 장시간 분산 상태를 유지할 수 있다. 몇몇 실시예에서, 표시 장치(10)의 제조 공정 중 발광 소자(300)는 자기장이 인가된 상태로 균일하게 분산되어 잉크젯 프린팅 공정을 통해 분사될 수 있다.
리간드(385p)와 자성 금속의 종류는 특별히 제한되지 않는다. 예를 들어, 리간드(385p)는 자성 금속을 중심 금속으로 하여 배위 결합을 형성함으로서 자성 금속을 고정시킬 수 있는 구조이면 특별히 제한되지 않는다. 예시적인 실시예에서, 리간드(385p)는 포르피린(porphyrin) 구조체, 다중 덴테이트(multi-dentate) 구조체 등일 수 있고, 자성 금속은 Fe, Mn, Co, Ni, Cr 등일 수 있으나, 이에 제한되지 않는다.
소자 분산기(385)의 제1 작용기(385a, 도 5의 'X')는 리간드(385p)와 결합되어 절연 피막(381)의 외면과 화학 결합을 형성할 수 있다. 예를 들어, 제1 작용기(385a)는 절연 피막(381)을 이루는 물질과 공유 결합을 형성할 수 있고, 자성 금속과 배위 결합을 형성하는 리간드(385p)는 제1 작용기(385a)를 통해 절연 피막(381)에 결합될 수 있다.
제1 작용기(385a)는 절연 피막(381)과 화학 결합을 형성하는 결합부와, 결합부에 연결되어 리간드(385p)와 결합되는 연결부를 포함할 수 있다. 예시적인 실시예에서, 절연 피막(381)은 상술한 바와 같이 산화 알루미늄(Al2O3) 또는 실리콘 산화물(SiOx)과 같은 재료를 포함할 수 있고, 제1 작용기(385a)의 결합부는 실란기(Silane), 보론산기(Boronate), 카르복시산기(Carboxylic acid), 아민기(Amine), 싸이올기(Thiol), 인산기(Phosphoric acid)와 같은 작용기 중 어느 하나일 수 있다. 다만, 이에 제한되지 않는다.
또한, 제1 작용기(385a)는 연결부로 탄소수 1 내지 6의 알케닐기 또는 알카이닐기 등을 포함할 수 있다. 즉, 제1 작용기(385a)는 단일 결합을 가진 탄소사슬을 포함할 수 있다. 단일 결합을 가진 탄소 사슬을 단일 결합 회전(Single bond rotation)이 가능하고, 제1 작용기(385a)를 통해 절연 피막(381)에 결합되는 리간드(385p) 및 자성 금속은 무작위의 방향으로 배향될 수 있다. 다만, 발광 소자(300)가 분산된 잉크에 자기장이 형성되면, 자성 금속은 자기장에 의해 일 방향으로 자기력이 인가 되고, 제1 작용기(385a)의 연결부가 회전하며 소자 분산기(385)는 동일한 방향으로 배향될 수 있다.
소자 분산기(385)는 리간드(385p)에 결합된 적어도 하나의 제2 작용기(385b)를 더 포함할 수 있다. 제2 작용기(385b)는 제1 작용기(385a)와 다른 작용기일 수 있다. 상술한 바와 같이, 발광 소자(300)는 잉크 내에 분산된 상태로 준비될 수 있는데, 발광 소자(300)들은 서로 다른 발광 소자(300)와 응집되지 않도록 외면이 표면처리될 수 있다. 일 실시예에 따르면, 발광 소자(300)의 절연막(380)은 소자 분산기(385)가 소수성 작용기를 포함하는 제2 작용기(385b)를 더 포함하고, 복수의 발광 소자(300)들은 잉크 내에서 서로 응집되지 않고 분산될 수 있다. 몇몇 실시예에서, 제2 작용기(385b)는 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로알킬기, 탄소수 3 내지 6의 싸이클로 알킬기 등일 수 있으나, 이에 제한되지 않는다.
예시적인 실시예에서, 발광 소자(300)의 소자 분산기(385)는 하기 화학식 A 내지 화학식 D 중 어느 하나로 표현되는 구조를 가질 수 있다.
[화학식 A]
Figure pat00005
[화학식 B]
Figure pat00006
[화학식 C]
Figure pat00007
[화학식 D]
Figure pat00008
상기 화학식 A 내지 D에서, 상기 M은 Fe2+, Mn2+, Co2+, Ni2+ 또는 Cr2+ 중 적어도 어느 하나이고, 상기 R1은 실란기, 보론산기, 카르복시산기, 아민기, 싸이올기, 인산기 중 적어도 어느 하나이고, 상기 R2 내지 R4는 각각 독립적으로, 수소, 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로알킬기, 탄소수 3 내지 6의 싸이클로 알킬기 중 어느 하나이며, 상기 n은 1 내지 6의 정수이고, 상기 대시선(dash line)은 배위 결합(coordinated bonding)을 의미한다.
소자 분산기(385)는 상기 화학식 A 내지 화학식 D 중 어느 하나로 표현되는 구조를 가질 수 있다. 상기 화학식 A 내지 화학식 D에서, 상기 M은 자성 금속이고, 상기 R1은 제1 작용기(385a)의 결합부이고, R2 내지 R4는 제2 작용기(385b)일 수 있다.
상술한 바와 같이, 소자 분산기(385)는 자성 금속을 중심 금속으로 하여 이와 배위 결합을 형성하는 리간드(385p)를 포함할 수 있다. 일 예로, 소자 분산기(385)의 리간드(385p)는 포르피린 구조체 또는 다중 덴테이트 구조체일 수 있다. 상기 화학식 A는 리간드(385p)가 포르피린 구조체인 경우로써, 포르피린 구조체의 4개의 질소 원자(N) 중 적어도 일부는 자성 금속(M)과 배위 결합을 형성할 수 있다. 또한, 상기 화학식 B 내지 화학식 D는 리간드(385p)가 다중 덴테이트 구조체인 경우로써, 덴테이트 구조체의 산소 원자(O) 또는 질소 원자(N) 중 적어도 일부는 자성 금속과 배위 결합을 형성할 수 있다. 자성 금속은 전하를 띠는 이온의 형태로 리간드(385p)와 배위 결합을 형성할 수 있다.
또한, 제1 작용기(385a)는 결합부에 해당하는 R1과 연결부에 해당하는 -CnH2n-을 포함할 수 있다. R1은 절연막(380)의 절연 피막(381)과 화학 결합, 예를 들어 공유 결합을 형성할 수 있고, 연결부에 해당하는 탄소 사슬(-CnH2n-)은 포르피린 구조체 또는 덴테이트 구조체와 결합될 수 있다. 제2 작용기(385b)에 해당하는 R2 내지 R4는 상술한 바와 같이 소수성 작용기를 포함할 수 있다. 다만, 이들이 각각 독립적으로 수소인 경우, 소자 분산기(385)는 제2 작용기(385b)를 포함하지 않는 구조일 수 있다.
자성 금속(M)은 리간드(385p)와 배위 결합을 형성하여 이에 고정될 수 있다. 소자 분산기(385)를 포함하는 발광 소자(300)가 일 방향으로 향하는 자기장에 놓일 경우, 자성 금속(M)은 상기 자기장의 방향에 따라 자기력을 인가 받을 수 있다. 예를 들어, 발광 소자(300)는 자기장의 방향에 따라 중력 방향에 반대 방향을 향하는 자기력을 전달 받을 수 있고, 자기장이 형성된 잉크 내에서 침강 속도가 느려질 수 있다.
도 6은 일 실시예에 따른 발광 소자에 자기장이 인가되는 것을 나타내는 개략도이다. 도 7은 도 6의 B부분을 확대한 개략도이다.
도 6 및 도 7을 참조하여 구체적으로 설명하면, 일 실시예에 따른 발광 소자(300)는 절연막(380)이 소자 분산기(385)를 포함하여, 표시 장치(10)에 제조 공정에 있어서 잉크(S) 내에 분산된 상태로 준비될 수 있다.
잉크(S)는 발광 소자(300)와 반응하지 않고 이를 분산된 상태로 보관할 수 있는 유기 용매일 수 있다. 또한, 잉크(S)는 열에 의해 기화되거나 휘발되는 물질일 수 있다. 후술할 바와 같이, 표시 장치(10)의 제조 공정 중 발광 소자(300)를 각 전극(210, 220)들 사이에 정렬시킨 후, 열처리 공정을 통해 잉크(S)는 휘발되어 제거될 수 있다. 다시 말해, 잉크(S)는 발광 소자(300)들이 원활하게 분산될 수 있을 정도의 점도를 갖되, 열에 의해 쉽게 휘발될 수 있는 정도의 끓는점 또는 점도를 가질 수 있다. 일 예로, 잉크(S)는 프로필렌글리콜모노메틸에테르(Propyleneglycol monomethylether, PGME), 프로필렌글리콜모노메틸에테르 아세테이트(Propyleneglycol monomethylether acetate, PGMEA), 프로필렌글리콜(Propylene glycol, PG), 아세톤, 알코올, 톨루엔 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
상술한 바와 같이, 발광 소자(300)는 비중이 큰 반도체층, 또는 반도체 코어를 포함한다. 도 7에 도시된 바와 같이, 잉크(S) 내에 분산된 발광 소자(300)는 중력(F1)을 인가 받아 잉크(S)가 준비된 용기의 하면을 향해 침강될 수 있다. 발광 소자(300)가 잉크(S) 내에서 침강되는 경우, 표시 장치(10)의 제조 공정 중 잉크(S)를 분사하는 공정에서 잉크(S) 내에 포함되는 발광 소자(300)의 개수가 불균일할 수 있다.
다만, 일 실시예에 따른 발광 소자(300)는 자성 금속(M)을 포함하는 소자 분산기(385)를 포함하고, 일 방향을 향하는 자기장에 놓일 경우 상기 일 방향을 향하는 자기력을 전달 받을 수 있다. 도 7에 도시된 바와 같이, 잉크(S)에 중력 방향의 반대 방향으로 자기장(B0)이 형성되면, 발광 소자(300)의 소자 분산기(385)에 포함된 자성 금속은 자기장(B0)의 방향과 평행한 방향으로 자기력을 인가 받을 수 있다. 상기 화학식 A 내지 D와 같이, 자성 금속은 전하를 띠는 이온의 형태로 리간드(385p)와 배위 결합을 형성할 수 있다. 전하를 띠는 자성 금속은 자기장(B0)의 방향에 따라 인력 또는 척력인 자기력이 인가될 수 있다.
발광 소자(300)는 소자 분산기(385)의 자성 금속에 인가된 자기력을 전달 받을 수 있는데(도 6의 F2), 몇몇 실시예에서 자기장(B0)이 형성된 방향은 중력 방향과 반대 방향일 수 있다. 즉, 발광 소자(300)는 자기장(B0)의 방향에 따라 중력 방향과 반대 방향을 향하는 자기력(F2)을 전달 받을 수 있다. 이에 따라, 일 실시예에 따른 발광 소자(300)는 잉크(S) 내에서 침강 속도가 느려져 장시간 분산된 상태를 유지할 수 있고, 발광 소자(300)는 균일하게 분산된 상태로 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정을 통해 분사될 수 있다.
한편, 도면에 도시되지 않았으나, 발광 소자(300)에 자기장(B0)을 인가하는 방법은 특별히 제한되지 않는다. 예를 들어, 자기장(B0)은 발광 소자(300)가 분산된 잉크(S)가 준비되는 용기를 감싸는 코일을 통해 형성될 수 있고, 경우에 따라서 상기 용기의 외부에 준비된 장치로부터 소정의 자기장(B0)이 인가될 수도 있다.
이하에서는 다른 도면들을 참조하여 일 실시예에 따른 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 8을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 방법은 발광 소자(300)가 분산된 잉크(S)를 준비하고, 발광 소자(300)에 자기장을 인가하는 단계(S1), 서로 이격되어 배치된 제1 전극(210)과 제2 전극(220)이 형성된 대상 기판(SUB)을 준비하고, 대상 기판(SUB) 상에 잉크(S)를 분사하는 단계(S2) 및 대상 기판(SUB) 상에 전기장을 생성하여 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 안착시키는 단계(S3)를 포함할 수 있다.
발광 소자(300)는 잉크(S) 내에 분산된 상태로 준비되어 자기장이 인가될 수 있다. 상술한 바와 같이, 발광 소자(300)는 자기장이 인가되면 소자 분산기(385)에 포함된 자성 금속이 받는 자기력을 전달 받아 침강 속도가 느려질 수 있다. 발광 소자(300)는 잉크젯 프린팅 공정을 통해 제1 전극(210)과 제2 전극(220)이 배치된 대상 기판(SUB) 상에 분사되기 전에 균일하게 분산된 상태를 유지할 수 있다. 이하에서는 다른 도면들을 더 참조하여 표시 장치(10)의 제조 공정에 대하여 상세히 설명하기로 한다.
먼저, 도 6 및 도 7을 참조하여 상술한 바와 같이, 반도체 코어 및 절연막(380)을 포함하는 발광 소자(300)가 분산된 잉크(S)를 준비하고, 발광 소자(300)에 자기장을 인가(S1)한다. 발광 소자(300)의 소자 분산기(385)는 자성 금속이 자기장에 의해 자기력을 인가 받을 수 있고, 발광 소자(300)는 상기 자기력을 전달 받을 수 있다. 일 실시예에 따르면, 표시 장치(10)의 제조 공정 중, 자기장을 인가하는 단계(S1)에서 발광 소자(300)는 중력 방향의 반대 방향으로 자기력이 인가될 수 있다.
후술할 바와 같이, 발광 소자(300)가 분산된 잉크(S)를 분사하는 공정에서, 발광 소자(300)가 잉크(S) 내에서 균일하게 분산된 상태를 유지할 수 있도록 발광 소자(300)에 일 방향으로 자기장을 인가한다. 상기 자기장은 발광 소자(300)가 전달 받는 자기력이 중력 방향의 반대 방향을 향하도록 인가될 수 있다. 도 6에 도시된 바와 같이, 발광 소자(300)는 중력(F1) 방향의 반대 방향으로 자기력(F2)을 전달 받을 수 있고, 잉크(S) 내에서 침강 속도가 느려질 수 있다.
도 9는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
다음으로 도 9를 참조하면, 제1 전극(210)과 제2 전극(220)이 배치된 대상 기판(SUB)을 준비한다. 도 9에서는 설명의 편의를 위해 대상 기판(SUB)과 제1 전극(210) 및 제2 전극(220) 만을 도시하였으나, 상술한 바와 같이 표시 장치(10)는 제1 전극(210) 및 제2 전극(220) 하부에 배치되는 복수의 도전층 및 절연층이 더 배치될 수 있다. 즉, 도 9의 대상 기판(SUB)은 도 3의 제1 기판(101)을 포함하여 그 상부에 배치된 복수의 도전층과 절연층을 포함하는 것으로 이해될 수 있다. 이에 대한 설명은 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
도 10 및 도 11은 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도들이다.
이어, 도 10을 참조하면, 제1 기판(101) 상에 발광 소자(300)가 분산된 잉크(S)를 분사(S2)한다. 예시적인 실시예에서, 잉크(S)는 잉크젯 프린팅 장치(미도시)를 통한 프린팅 공정으로 제1 기판(101) 상에 분사될 수 있다. 잉크젯 프린팅 장치는 발광 소자(300)가 분산된 잉크(S)가 준비될 수 있고, 상술한 바와 같이 잉크(S)에는 일 방향을 향하는 자기장이 형성될 수 있다.
일 실시예에 따르면, 잉크(S)는 자기장(B0)이 인가된 상태에서 제1 기판(101) 상에 분사될 수 있다. 상술한 바와 같이 표시 장치(10)는 복수의 화소(PX) 및 서브 화소(PXn)들을 포함하고, 잉크젯 프린팅 공정에서 각 서브 화소(PXn) 마다 발광 소자(300)가 분산된 잉크(S)가 분사될 수 있다. 발광 소자(300)가 잉크(S)의 분사 공정 동안 균일하게 분산된 상태를 유지할 수 있도록, 잉크젯 프린팅 공정은 발광 소자(300)에 자기장이 인가된 상태에서 수행될 수 있다. 이에 따라, 각 화소(PX) 또는 서브 화소(PXn)마다 분사되는 잉크(S)에는 균일한 개수의 발광 소자(300)들이 분산될 수 있다.
도 12를 참조하면, 발광 소자(300)에 자기장이 인가되지 않은 상태로 잉크(S')가 분사되면, 발광 소자(300) 중 일부는 잉크(S')가 준비되는 용기의 하면에 침강될 수 있다. 이 경우, 잉크젯 프린팅 공정에서 일부 서브 화소(PXn)에 분사되는 잉크(S')에는 다른 서브 화소(PXn)에 분사되는 잉크(S')보다 적은 수의 발광 소자(300)가 포함될 수 있다.
일 실시예에 따른 표시 장치(10)의 제조 방법은 발광 소자(300)에 자기장이 인가된 상태에서 잉크(S)를 분사하는 단계를 수행할 수 있고, 각 서브 화소(PXn) 마다 분사되는 잉크(S)는 균일한 개수의 발광 소자(300)를 포함할 수 있다. 이로 인하여, 표시 장치(10)는 복수의 화소(PX) 또는 서브 화소(PXn)마다 균일한 개수의 발광 소자(300)들이 배치될 수 있다.
도 12는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다. 도 13은 도 12의 단계에서 발광 소자들이 정렬되는 것을 나타내는 개략도이다.
다음으로, 도 12 및 도 13을 참조하면, 대상 기판(SUB) 상에 전계를 생성하여 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 안착(S3)시킨다. 제1 전극(210)과 제2 전극(220)에 정렬 신호를 인가하면, 대상 기판(SUB) 상에 전계(E)가 생성될 수 있다. 예시적인 실시예에서 상기 정렬 신호는 교류 전압일 수 있고, 상기 교류 전압은 ±(10 ~50)V의 전압 및 10kHz 내지 1MHz의 주파수를 가질 수 있다.
상기 교류 전압이 제1 전극(210)과 제2 전극(220)에 인가되면, 이들 사이에는 전계(E)가 생성되고, 잉크(S)에 분산된 발광 소자(300)는 전계(E)가 인가될 수 있다. 전계(E)가 인가된 발광 소자(300)는 잉크(S) 내에서 유전영동힘(Dielectrophoretic Force)을 받을 수 있고, 유전영동힘(도 13의 'FE')을 받은 발광 소자(300)는 배향 방향 및 위치가 바뀌면서 제1 전극(210)과 제2 전극(220) 사이에 안착될 수 있다.
일 실시예에 따르면, 발광 소자(300)를 안착시키는 단계에서, 발광 소자(300)는 전계(E)에 의해 일 단부는 제1 전극(210) 상에 배치되고, 타 단부는 제2 전극(220) 상에 배치될 수 있다. 도 13에 도시된 바와 같이, 발광 소자(300)는 초기 분사된 위치(도 13의 점선 부분)로부터 양 단부가 전극(210, 220)을 향해 이동할 수 있고, 각 발광 소자(300)들은 연장된 방향이 일 방향을 향하도록 배향될 수 있다. 발광 소자(300)들은 양 단부가 전극(210, 220) 상에 배치될 수 있으나, 이에 제한되지 않고 경우에 따라서 발광 소자(300)는 전극(210, 220) 사이에 배치될 수도 있다.
도 14는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
다음으로 도 14를 참조하면, 대상 기판(SUB) 상에 분사된 잉크(S)를 제거한다. 잉크(S)를 제거하는 단계는 열처리 장치를 통해 수행되며, 열처리 장치는 대상 기판(SUB) 상에 열(Heat) 또는 적외선을 조사할 수 있다. 대상 기판(SUB) 상에 분사된 잉크(S)가 제거됨으로써 발광 소자(300)는 유동이 방지되고, 전극(210, 220) 사이에 안착될 수 있다.
이상에서 서술한 공정에 따라 일 실시예에 따른 표시 장치(10)를 제조할 수 있다. 표시 장치(10)의 제조 공정은 소자 분산기(385)를 포함하는 발광 소자(300)에 자기장을 인가하는 단계를 포함한다. 발광 소자(300)는 자기장이 인가되면 소자 분산기(385)의 자성 금속에 자기력이 인가되고, 발광 소자(300)는 상기 자기력을 전달 받을 수 있다. 발광 소자(300)는 자기장이 형성된 잉크(S) 내에서 분산 상태를 유지할 수 있고, 잉크젯 프린팅 공정에서 분사되는 잉크(S)는 균일한 개수의 발광 소자(300)들을 포함할 수 있다. 이에 따라 표시 장치(10)는 각 서브 화소(PXn)마다 균일한 개수의 발광 소자(300)들을 포함할 수 있다.
이하, 일 실시예에 따른 발광 소자(300) 및 표시 장치(10)의 다양한 실시예에 대하여 설명하기로 한다.
발광 소자(300)의 구조는 도 4에 도시된 바에 제한되지 않고, 다른 구조를 가질 수도 있다.
도 16는 다른 실시예에 따른 발광 소자의 개략도이다.
도 15를 참조하면, 일 실시예에 따른 발광 소자(300’)는 일 방향으로 연장된 형상을 갖되, 부분적으로 측면이 경사진 형상을 가질 수 있다. 즉, 일 실시예에 따른 발광 소자(300’)는 부분적으로 원추형의 형상을 가질 수 있다. 도 15의 발광 소자(300’)는 각 층들의 형상이 일부 상이한 것을 제외하고는 도 4의 발광 소자(300)와 동일하다. 이하에서는 동일한 내용은 생략하고 차이점에 대하여 서술한다.
발광 소자(300’)는 복수의 층들이 일 방향으로 적층되지 않고, 각 층들이 어느 다른 층의 외면을 둘러싸도록 형성될 수 있다. 도 15의 발광 소자(300’)는 복수의 반도체층들이 어느 다른 층의 외면 중 적어도 일부를 둘러싸도록 형성될 수 있다. 발광 소자(300')는 적어도 일부 영역이 일 방향으로 연장된 반도체 코어와 이를 둘러싸도록 형성된 절연막(380’)을 포함할 수 있다. 상기 반도체 코어는 제1 반도체층(310’), 활성층(330’), 제2 반도체층(320’) 및 전극층(370’)을 포함할 수 있다.
일 실시예에 따르면, 제1 반도체층(310’)은 일 방향으로 연장되고 양 단부가 중심부를 향해 경사지게 형성될 수 있다. 도 15의 제1 반도체층(310’)은 로드형 또는 원통형의 본체부와, 상기 본체부의 상부 및 하부에 각각 측면이 경사진 형상의 단부들이 형성된 형상일 수 있다. 상기 본체부의 상단부는 하단부에 비해 더 가파른 경사를 가질 수 있다.
활성층(330’)은 제1 반도체층(310’)의 상기 본체부의 외면을 둘러싸도록 배치된다. 활성층(330’)은 일 방향으로 연장된 고리형의 형상을 가질 수 있다. 활성층(330’)은 제1 반도체층(310’)의 상단부 및 하단부 상에는 형성되지 않을 수 있다. 활성층(330’)은 제1 반도체층(310’)의 경사지지 않은 측면에만 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 이에 따라 활성층(330’)에서 방출되는 광은 발광 소자(300’)의 길이방향의 양 단부뿐만 아니라, 길이방향을 기준으로 양 측면으로 방출될 수 있다. 도 4의 발광 소자(300)에 비해 도 15의 발광 소자(300’)는 활성층(330’)의 면적이 넓어 더 많은 양의 광을 방출할 수 있다.
제2 반도체층(320’)은 활성층(330’)의 외면과 제1 반도체층(310’)의 상단부를 둘러싸도록 배치된다. 제2 반도체층(320’)은 일 방향으로 연장된 고리형의 본체부와 측면이 경사지도록 형성된 상단부를 포함할 수 있다. 즉, 제2 반도체층(320’)은 활성층(330’)의 평행한 측면과 제1 반도체층(310’)의 경사진 상단부에 직접 접촉할 수 있다. 다만, 제2 반도체층(320’)은 제1 반도체층(310’)의 하단부에는 형성되지 않는다.
전극층(370’)은 제2 반도체층(320’)의 외면을 둘러싸도록 배치된다. 즉, 전극층(370’)의 형상은 실질적으로 제2 반도체층(320’)과 동일할 수 있다. 즉, 전극층(370’)은 제2 반도체층(320’)의 외면에 전면적으로 접촉할 수 있다.
절연막(380’)은 전극층(370’) 및 제1 반도체층(310’)의 외면을 둘러싸도록 배치될 수 있다. 절연막(380’)은 전극층(370’)을 포함하여, 제1 반도체층(310’)의 하단부 및 활성층(330’)과 제2 반도체층(320’)의 노출된 하단부와 직접 접촉할 수 있다.
도 15의 발광 소자(300')의 경우에도, 절연막(380')은 절연 피막(381')과 소자 분산기(385')를 포함할 수 있다. 이에 대한 설명은 상술한 바와 동일하다.
한편, 일 실시예에 따른 표시 장치(10)는 도 2 및 도 3과 다른 형상의 전극(210, 220)들을 포함할 수도 있다.
도 16은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 16을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 제1 전극(210_1)과 제2 전극(220_1)이 각각 제1 방향(DR1)으로 연장된 부분을 더 포함할 수 있다. 도 16의 표시 장치(10_1)는 제1 전극(210_1)과 제2 전극(220_1)의 형상이 다른 점에서 도 2의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 16의 표시 장치(10_1)는 제1 전극(210_1)과 제2 전극(220_1)이 각각 제1 방향(DR1)으로 연장되어 배치되는 전극 줄기부(210S_1, 220S_1)와 전극 줄기부(210S_1, 220S_1)에서 제2 방향(DR2)으로 분지되는 적어도 하나의 전극 가지부(210B_1, 220B_1)를 포함할 수 있다.
구체적으로, 제1 전극(210_1)은 제1 방향(DR1)으로 연장되어 배치되는 제1 전극 줄기부(210S_1)와 제1 전극 줄기부(210S_1)에서 분지되어 제2 방향(DR2)으로 연장된 적어도 하나의 제1 전극 가지부(210B_1)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S_1)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 제1 방향(DR1)으로 인접한)에서 이웃하는 서브 화소의 제1 전극 줄기부(210S_1)와 실질적으로 동일 직선 상에 놓일 수 있다. 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(210S_1)들은 양 단이 상호 이격됨으로써 각 제1 전극 가지부(210B_1)에 각각 독립적으로 전기 신호를 전달할 수 있다.
제1 전극 가지부(210B_1)는 제1 전극 줄기부(210S_1)의 적어도 일부에서 분지되고 제2 방향(DR2)으로 연장되어 배치된다. 다만, 제1 전극 가지부(210B_1)는 제1 전극 줄기부(210S_1)와 대향하여 배치된 제2 전극 줄기부(220S_1)와 이격된 상태에서 종지할 수 있다.
제2 전극(220_1)은 제1 방향(DR1)으로 연장되어 배치되는 제2 전극 줄기부(220S_1)와 제2 전극 줄기부(220S_1)에서 분지되어 제2 방향(DR2)으로 연장된 적어도 하나의 제2 전극 가지부(220B_1)를 포함할 수 있다. 제2 전극 줄기부(220S_1)는 제1 전극 줄기부(210S_1)와 이격 대향하도록 배치되고, 제2 전극 가지부(220B_1)는 적어도 하나의 제1 전극 가지부(210B_1)와 이격 대향하도록 배치될 수 있다.
제2 전극 줄기부(220S_1)는 제1 전극 줄기부(210S_1)와 달리 제1 방향(DR1)으로 연장되어 각 서브 화소(PXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(PXn)를 가로지르는 제2 전극 줄기부(220S_1)는 각 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DPA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(220B_1)는 제2 전극 줄기부(220S_1)로부터 제2 방향(DR2)으로 분지되되 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 제2 전극 가지부(220B_1)는 제1 전극 가지부(210B_1)와 이격 대향하도록 배치됨으로써, 이들 사이에 발광 소자(300)들이 배치되는 영역을 형성할 수 있다.
도면에서는 하나의 서브 화소(PXn)에 2개의 제1 전극 가지부(210B_1)와 하나의 제2 전극 가지부(220B_1)가 배치되어, 제1 전극(210_1)이 제2 전극 가지부(220B_1)의 외면을 둘러싸는 형상으로 배치된 것이 도시되어 있다. 다만, 이에 제한되지 않는다. 표시 장치(10_1)는 각 서브 화소(PXn)마다 더 많은 수, 또는 더 적은 수의 전극 가지부(210B_1, 220B_1)들이 배치될 수 있다. 이 경우, 제1 전극 가지부(210B_1)와 제2 전극 가지부(220B_1)는 각각 서로 이격되어 교번적으로 배치될 수 있다.
발광 소자(300)들은 제1 전극 가지부(210B_1) 및 제2 전극 가지부(220B_1) 사이에 배치될 수 있고, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극 가지부(210B_1) 및 제2 전극 가지부(220B_1) 상에 배치될 수 있다. 도 16의 표시 장치(10_1)는 하나의 서브 화소(PXn)에 더 많은 수의 전극(210_1, 220_1) 또는 전극 가지부(210B_1, 220B_1)를 포함하여 더 많은 수의 발광 소자(300)들이 배치될 수 있다. 그 외, 다른 부재들에 대한 설명은 도 2 및 도 3을 참조하여 상술한 바와 실질적으로 동일한 바, 자세한 설명은 생략하기로 한다.
도 17은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 17을 참조하면, 일 실시예에 따른 표시 장치(10_2)는 제1 전극(210_2) 및 제2 전극(220_2)이 적어도 일부 영역이 곡률진 형상을 갖고, 제1 전극(210_2)의 곡률진 영역은 제2 전극(220_2)의 곡률진 영역과 서로 이격되어 대향할 수 있다. 도 17의 표시 장치(10_2)는 제1 전극(210_2)과 제2 전극(220_2)의 형상이 다른 점에서 도 2의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 17의 표시 장치(10_2)의 제1 전극(210_2)은 복수의 홀(HOL)들을 포함할 수 있다. 일 예로, 도면에 도시된 바와 같이 제1 전극(210_2)은 제2 방향(DR2)을 따라 배열된 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며 제1 전극(210_2)은 더 많은 수의 홀(HOL)을 포함하거나 더 적은 수, 또는 하나의 홀(HOL)만을 포함할 수도 있다. 이하에서는 제1 전극(210_2)이 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함하는 것을 예시하여 설명하기로 한다.
예시적인 실시예에서, 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 원형의 평면 형상을 가질 수 있다. 이에 따라, 제1 전극(210_2)은 각 홀(HOL)들에 의해 형성된 곡률진 영역을 포함할 수 있고, 상기 곡률진 영역에서 제2 전극(220_2)과 대향할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 후술할 바와 같이 제2 전극(220_2)이 배치되는 공간을 제공할 수 있다면, 그 형상이 제한되는 것은 아니며, 예를 들어, 타원, 사각형 이상의 다각형 등의 평면 형상을 가질 수도 있다.
제2 전극(220_2)은 각 서브 화소(PXn) 내에 복수 개가 배치될 수 있다. 예를 들어, 각 서브 화소(PXn)에서는 제1 전극(210_2)의 제1 내지 제3 홀들(HOL1, HOL2, HOL3)에 대응하여 3개의 제2 전극(220_2)이 배치될 수 있다. 제2 전극(220_2)은 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에 각각 위치하여 제1 전극(210_2)에 의해 둘러싸일 수 있다.
예시적인 실시예에서, 제1 전극(210_2)의 홀(HOL)들은 외면이 곡률진 형상을 갖고, 제1 전극(210_2)의 홀(HOL) 내에 대응하여 배치된 제2 전극(220_2)들은 외면이 곡률진 형상을 갖고 제1 전극(210_2)과 이격되어 대향할 수 있다. 도 17에 도시된 바와 같이, 제1 전극(210_2)은 평면상 원형의 형상을 갖는 홀(HOL)들을 포함하고, 제2 전극(220_2)은 평면상 원형의 형상을 가질 수 있다. 제1 전극(210_2)은 홀(HOL)이 형성된 영역의 곡률진 면이 제2 전극(220_2)의 곡률진 외면과 이격되어 대향할 수 있다. 일 예로, 제1 전극(210_2)은 제2 전극(220_2)의 외면을 둘러싸도록 배치될 수 있다.
상술한 바와 같이, 발광 소자(300)들은 제1 전극(210_2)과 제2 전극(220_2) 사이에 배치될 수 있다. 본 실시예에 따른 표시 장치(10_2)는 원형의 형상을 갖는 제2 전극(220_2)과, 이를 둘러싸도록 배치된 제1 전극(210_2)을 포함하고, 복수의 발광 소자(300)들은 제2 전극(220_2)의 곡률진 외면을 따라 배열될 수 있다. 상술한 바와 같이 발광 소자(300)들은 일 방향으로 연장된 형상을 가지므로, 각 서브 화소(PXn) 내에서 제2 전극(220_2)의 곡률진 외면을 따라 배열되는 발광 소자(300)들은 연장된 방향이 서로 다른 방향을 향하도록 배치될 수 있다. 각 서브 화소(PXn)들은 발광 소자(300)의 연장된 방향이 향하는 방향에 따라 다양한 출광 방향을 가질 수 있다. 본 실시예에 따른 표시 장치(10_2)는 제1 전극(210_2)과 제2 전극(220_2)이 곡률진 형상을 갖도록 배치됨으로써, 이들 사이에 배치된 발광 소자(300)들은 서로 다른 방향을 향하도록 배치되고, 표시 장치(10_2)의 측면 시인성을 향상시킬 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극 220: 제2 전극
300: 발광 소자 380: 절연막
381: 절연 피막 385: 소자 분산기
510: 제1 절연층 520: 제2 절연층

Claims (20)

  1. 제1 극성으로 도핑된 제1 반도체층;
    상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층; 및
    적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되,
    상기 절연막은 상기 활성층을 둘러싸는 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함하는 발광 소자.
  2. 제1 항에 있어서,
    상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드 및 상기 리간드에 결합된 제1 작용기를 포함하는 발광 소자.
  3. 제2 항에 있어서,
    상기 리간드는 포르피린 구조체 또는 다중 덴테이트 구조체 중 어느 하나이고,
    상기 자성 금속은 Fe, Co, Ni, Mn 및 Cr 중 어느 하나인 발광 소자.
  4. 제2 항에 있어서,
    상기 제1 작용기는 상기 절연 피막과 화학 결합을 형성하는 발광 소자.
  5. 제4 항에 있어서,
    상기 제1 작용기는 실란기(Silane), 보론산기(Boronate), 카르복시산기(Carboxylic acid), 아민기(Amine), 싸이올기(Thiol) 및 인산기(Phosphoric acid) 중 적어도 어느 하나인 발광 소자.
  6. 제4 항에 있어서,
    상기 소자 분산기는 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 더 포함하는 발광 소자.
  7. 제6 항에 있어서,
    상기 제2 작용기는 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로 알킬기 및 탄소수 3 내지 6의 싸이클로 알킬기 중 적어도 어느 하나를 포함하는 발광 소자.
  8. 제1 항에 있어서,
    상기 소자 분산기는 하기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 갖는 발광 소자.
    [화학식 A]
    Figure pat00009

    [화학식 B]
    Figure pat00010

    [화학식 C]
    Figure pat00011

    [화학식 D]
    Figure pat00012

    상기 화학식 A 내지 D에서,
    상기 M은 Fe2+, Mn2+, Co2+, Ni2+ 또는 Cr2+ 중 적어도 어느 하나이고,
    상기 R1은 실란기, 보론산기, 카르복시산기, 아민기, 싸이올기, 인산기 중 적어도 어느 하나이고,
    상기 R2 내지 R4는 각각 독립적으로, 수소, 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로알킬기, 탄소수 3 내지 6의 싸이클로 알킬기 중 어느 하나이며, 상기 n은 1 내지 6의 정수이고,
    상기 대시선(dash line)은 배위 결합(coordinated bonding)을 의미한다.
  9. 제1 전극 및 상기 제1 전극과 이격 대향하는 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자를 포함하고,
    상기 발광 소자는
    제1 극성으로 도핑된 제1 반도체층;
    상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층; 및
    적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되,
    상기 절연막은 절연 피막; 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드, 상기 리간드에 결합되어 상기 절연 피막과 화학 결합을 형성하는 제1 작용기 및 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 소자 분산기는 하기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 갖는 표시 장치.
    [화학식 A]
    Figure pat00013

    [화학식 B]
    Figure pat00014

    [화학식 C]
    Figure pat00015

    [화학식 D]
    Figure pat00016

    상기 화학식 A 내지 D에서,
    상기 M은 Fe2+, Mn2+, Co2+, Ni2+ 또는 Cr2+ 중 적어도 어느 하나이고,
    상기 R1은 실란기, 보론산기, 카르복시산기, 아민기, 싸이올기, 인산기 중 적어도 어느 하나이고,
    상기 R2 내지 R4는 각각 독립적으로, 수소, 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로알킬기, 탄소수 3 내지 6의 싸이클로 알킬기 중 어느 하나이며, 상기 n은 1 내지 6의 정수이고,
    상기 대시선(dash line)은 배위 결합(coordinated bonding)을 의미한다.
  12. 제9 항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 배치되되 상기 제1 전극과 상기 제2 전극의 적어도 일부를 덮는 제1 절연층 및 상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 절연층 상에 배치된 제2 절연층을 더 포함하고,
    상기 발광 소자는 상기 제1 절연층과 상기 제2 절연층 상에 배치된 표시 장치.
  13. 제12 항에 있어서,
    상기 발광 소자의 소자 분산기는 상기 제1 절연층 및 상기 제2 절연층과 직접 접촉하는 표시 장치.
  14. 반도체 코어 및 상기 반도체 코어를 둘러싸는 절연막을 포함하는 발광 소자가 분산된 잉크를 준비하고, 상기 발광 소자에 자기장을 인가하는 단계;
    서로 이격되어 배치된 제1 전극 및 제2 전극이 형성된 대상 기판을 준비하고, 상기 대상 기판 상에 상기 발광 소자가 분산된 잉크를 분사하는 단계; 및
    상기 대상 기판 상에 전기장을 생성하여 상기 발광 소자를 상기 제1 전극과 상기 제2 전극 사이에 안착시키는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 반도체 코어는 제1 극성으로 도핑된 제1 반도체층;
    상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층; 및
    적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되,
    상기 절연막은 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 소자 분산기의 자성 금속은 상기 자기장에 의해 자기력을 인가 받고,
    상기 자기장을 인가하는 단계에서, 상기 발광 소자는 중력 방향의 반대 방향으로 상기 자기력이 전달되는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 잉크는 상기 자기장이 인가된 상태에서 상기 대상 기판 상에 분사되는 표시 장치의 제조 방법.
  18. 제16 항에 있어서,
    상기 발광 소자를 안착시키는 단계에서, 상기 발광 소자는 상기 전기장에 의해 일 단부는 상기 제1 전극 상에 배치되고 타 단부는 상기 제2 전극 상에 배치되는 표시 장치의 제조 방법.
  19. 제15 항에 있어서,
    상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드, 상기 리간드에 결합되어 상기 절연 피막과 화학 결합을 형성하는 제1 작용기 및 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 포함하는 표시 장치의 제조 방법.
  20. 제15 항에 있어서,
    상기 소자 분산기는 하기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 갖는 표시 장치의 제조 방법.
    [화학식 A]
    Figure pat00017

    [화학식 B]
    Figure pat00018

    [화학식 C]
    Figure pat00019

    [화학식 D]
    Figure pat00020
KR1020190151117A 2019-11-22 2019-11-22 발광 소자, 표시 장치 및 이의 제조 방법 KR20210063504A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190151117A KR20210063504A (ko) 2019-11-22 2019-11-22 발광 소자, 표시 장치 및 이의 제조 방법
PCT/KR2020/011850 WO2021101033A1 (ko) 2019-11-22 2020-09-03 발광 소자, 표시 장치 및 이의 제조 방법
CN202080081191.2A CN114730820A (zh) 2019-11-22 2020-09-03 发光元件、显示装置及其制造方法
US17/778,667 US20230026527A1 (en) 2019-11-22 2020-09-03 Light-emitting element, display apparatus, and manufacturing method therefor
EP20890488.8A EP4064370A4 (en) 2019-11-22 2020-09-03 LIGHT-EMITTING ELEMENT, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING SAME

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190151117A KR20210063504A (ko) 2019-11-22 2019-11-22 발광 소자, 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210063504A true KR20210063504A (ko) 2021-06-02

Family

ID=75981661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190151117A KR20210063504A (ko) 2019-11-22 2019-11-22 발광 소자, 표시 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20230026527A1 (ko)
EP (1) EP4064370A4 (ko)
KR (1) KR20210063504A (ko)
CN (1) CN114730820A (ko)
WO (1) WO2021101033A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100748A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752269B2 (ja) * 2004-12-28 2011-08-17 ソニー株式会社 ポルフィリン化合物及びその製造方法、有機半導体膜、並びに半導体装置
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR101874993B1 (ko) * 2016-12-28 2018-07-05 피에스아이 주식회사 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법
KR102102818B1 (ko) * 2017-08-10 2020-05-29 고려대학교산학협력단 발광소자와 기판 및 그 정렬방법과 정렬장치
KR102053217B1 (ko) * 2018-03-22 2020-01-09 삼성디스플레이 주식회사 초소형 led 전극 어셈블리 및 이의 제조 방법
KR20190105537A (ko) * 2019-08-26 2019-09-17 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN114730820A (zh) 2022-07-08
EP4064370A4 (en) 2024-01-24
WO2021101033A1 (ko) 2021-05-27
EP4064370A1 (en) 2022-09-28
US20230026527A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
KR20210095774A (ko) 표시 장치
KR20210103602A (ko) 표시 장치
KR20210022799A (ko) 표시 장치
US11916171B2 (en) Display device
KR20200138479A (ko) 표시 장치
KR20210135383A (ko) 표시 장치
KR20210065239A (ko) 표시 장치
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
KR20210143969A (ko) 표시 장치
KR20210039521A (ko) 표시 장치 및 이의 제조 방법
KR20210077086A (ko) 표시 장치
EP3866195B1 (en) Display device
CN114582910A (zh) 显示装置
US20220393071A1 (en) Display device
US20230275199A1 (en) Display device and method of fabricating the same
KR20220003685A (ko) 표시 장치
KR20210073675A (ko) 발광 소자 및 이를 포함하는 표시 장치
US20230026527A1 (en) Light-emitting element, display apparatus, and manufacturing method therefor
US20220045241A1 (en) Display device and method for manufacturing the same
US20220406759A1 (en) Display device
KR20220033537A (ko) 표시 장치 및 이의 제조 방법
KR20220004849A (ko) 표시 장치
KR20210132279A (ko) 발광 소자 잉크 및 표시 장치의 제조 방법
KR20210132271A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination