WO2021101033A1 - 발광 소자, 표시 장치 및 이의 제조 방법 - Google Patents

발광 소자, 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
WO2021101033A1
WO2021101033A1 PCT/KR2020/011850 KR2020011850W WO2021101033A1 WO 2021101033 A1 WO2021101033 A1 WO 2021101033A1 KR 2020011850 W KR2020011850 W KR 2020011850W WO 2021101033 A1 WO2021101033 A1 WO 2021101033A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light emitting
disposed
layer
group
Prior art date
Application number
PCT/KR2020/011850
Other languages
English (en)
French (fr)
Inventor
정재훈
홍혜정
강종혁
유희연
조성찬
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/778,667 priority Critical patent/US20230026527A1/en
Priority to EP20890488.8A priority patent/EP4064370A4/en
Priority to CN202080081191.2A priority patent/CN114730820A/zh
Publication of WO2021101033A1 publication Critical patent/WO2021101033A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/06—Luminescent, e.g. electroluminescent, chemiluminescent materials containing organic luminescent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/331—Metal complexes comprising an iron-series metal, e.g. Fe, Co, Ni
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2211/00—Chemical nature of organic luminescent or tenebrescent compounds
    • C09K2211/18—Metal complexes
    • C09K2211/187—Metal complexes of the iron group metals, i.e. Fe, Co or Ni
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present invention relates to a light emitting device, a display device, and a method of manufacturing the same.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device that displays an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • a light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • Inorganic light-emitting diodes Inorganic light-emitting diodes.
  • the problem to be solved by the present invention is to provide a light emitting device in which a device disperser including a magnetic metal is coupled to an outer surface.
  • an object to be solved by the present invention is to provide a display device including the light emitting device and a method of manufacturing the same.
  • the light emitting device includes a first semiconductor layer doped with a first polarity, a second semiconductor layer doped with a second polarity different from the first polarity, the first semiconductor layer and the second semiconductor layer.
  • An active layer disposed between the semiconductor layers and an insulating film disposed to surround at least an outer surface of the active layer, wherein the insulating film includes an insulating film surrounding the active layer and a magnetic metal, and a device disperser coupled to the outer surface of the insulating film Includes.
  • the device disperser may include a ligand forming a coordination bond with the magnetic metal and a first functional group bonded to the ligand.
  • the ligand may be any one of a porphyrin structure or a multiple dentate structure
  • the magnetic metal may be any one of Fe, Co, Ni, Mn, and Cr.
  • the first functional group may form a chemical bond with the insulating film.
  • the first functional group may be at least one of a silane group (Silane), a boronic acid group (Boronate), a carboxylic acid group (Carboxylic acid), an amine group (Amine), a thiol group (Thiol), and a phosphoric acid group (Phosphoric acid).
  • the device dispersant may include a hydrophobic functional group and may further include at least one second functional group bonded to the ligand.
  • the second functional group may include at least one of an alkyl group having 1 to 6 carbon atoms, a fluoroalkyl group having 1 to 6 carbon atoms, and a cycloalkyl group having 3 to 6 carbon atoms.
  • the device disperser may have a structure represented by any one of the following Formulas A to D.
  • M is at least one of Fe 2+ , Mn 2+ , Co 2+ , Ni 2+ or Cr 2+
  • R 1 is a silane group, a boronic acid group, a carboxylic acid group, an amine group , At least one of a thiol group and a phosphoric acid group, wherein R 2 to R 4 are each independently hydrogen, a C 1 to C 6 alkyl group, a C 1 to C 6 fluoroalkyl group, a C 3 to C 6 cycloalkyl group
  • n is an integer of 1 to 6, and the dash line means coordinated bonding.
  • a display device for solving the above problem includes a first electrode, a second electrode spaced apart from the first electrode, and a light emitting element disposed between the first electrode and the second electrode, wherein the The light emitting device includes a first semiconductor layer doped with a first polarity, a second semiconductor layer doped with a second polarity different from the first polarity, an active layer disposed between the first semiconductor layer and the second semiconductor layer, and at least the And an insulating film disposed to surround an outer surface of the active layer, wherein the insulating film includes an insulating film and a magnetic metal, and includes a device disperser coupled to the outer surface of the insulating film.
  • the device disperser includes a ligand that forms a coordination bond with the magnetic metal, a first functional group that is bonded to the ligand to form a chemical bond with the insulating film, and a hydrophobic functional group, and at least one second functional group bonded to the ligand.
  • a ligand that forms a coordination bond with the magnetic metal
  • a first functional group that is bonded to the ligand to form a chemical bond with the insulating film
  • a hydrophobic functional group and at least one second functional group bonded to the ligand.
  • the device disperser may have a structure represented by any one of Formulas A to D.
  • a second insulating layer disposed thereon may be further included, and the light emitting device may be disposed on the first insulating layer and the second insulating layer.
  • the device disperser of the light emitting device may directly contact the first insulating layer and the second insulating layer.
  • a method of manufacturing a display device includes preparing ink in which a light emitting element including a semiconductor core and an insulating film surrounding the semiconductor core are dispersed, and applying a magnetic field to the light emitting element, Preparing a target substrate on which a first electrode and a second electrode are formed spaced apart from each other, and spraying ink in which the light emitting device is dispersed on the target substrate, and generating an electric field on the target substrate to generate the light emitting device And seating between the first electrode and the second electrode.
  • the semiconductor core includes a first semiconductor layer doped with a first polarity, a second semiconductor layer doped with a second polarity different from the first polarity, an active layer disposed between the first semiconductor layer and the second semiconductor layer, and at least And an insulating film disposed to surround an outer surface of the active layer, wherein the insulating film includes an insulating film and a magnetic metal, and may include a device disperser coupled to an outer surface of the insulating film.
  • the magnetic metal of the device disperser receives magnetic force by the magnetic field, and in the step of applying the magnetic field, the magnetic force may be transmitted to the light emitting element in a direction opposite to the direction of gravity.
  • the ink may be sprayed onto the target substrate while the magnetic field is applied.
  • one end of the light emitting device may be disposed on the first electrode and the other end may be disposed on the second electrode by the electric field.
  • the device disperser includes a ligand that forms a coordination bond with the magnetic metal, a first functional group that is bonded to the ligand to form a chemical bond with the insulating film, and a hydrophobic functional group, and at least one second functional group bonded to the ligand.
  • a ligand that forms a coordination bond with the magnetic metal
  • a first functional group that is bonded to the ligand to form a chemical bond with the insulating film
  • a hydrophobic functional group and at least one second functional group bonded to the ligand.
  • the device disperser may have a structure represented by any one of Formulas A to D.
  • the light emitting device may include a semiconductor core and an insulating film surrounding the semiconductor core, and the insulating film may include an insulating film and a device disperser coupled to an outer surface of the insulating film.
  • the device disperser includes a magnetic metal and a ligand capable of forming a coordination bond with the magnetic metal.
  • the magnetic metal may be applied with a magnetic force by a magnetic field, and the light-emitting device may receive a magnetic force received from the magnetic metal, so that a speed of sedimentation in the ink may be slowed.
  • the light-emitting element may be uniformly dispersed in the ink and be jetted through the inkjet printing process, and each jetted ink includes a uniform number of light-emitting elements. can do.
  • a uniform number of light emitting elements may be disposed for each pixel through the above-described manufacturing process.
  • FIG. 1 is a plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • FIG. 3 is a cross-sectional view taken along line III-III' of FIG. 2.
  • FIG. 4 is a schematic diagram of a light emitting device according to an exemplary embodiment.
  • FIG. 5 is a schematic diagram of an enlarged portion A of FIG. 4.
  • FIG. 6 is a schematic diagram illustrating that a magnetic field is applied to a light emitting device according to an exemplary embodiment.
  • FIG. 7 is a schematic diagram of an enlarged portion B of FIG. 6.
  • FIG. 8 is a flowchart illustrating a method of manufacturing a display device according to an exemplary embodiment.
  • FIG. 9 is a cross-sectional view illustrating a step in a manufacturing process of a display device according to an exemplary embodiment.
  • FIGS. 10 and 11 are cross-sectional views illustrating one step in a manufacturing process of a display device according to an exemplary embodiment.
  • FIG. 12 is a cross-sectional view illustrating a step in a manufacturing process of a display device according to an exemplary embodiment.
  • FIG. 13 is a schematic diagram showing that light emitting elements are aligned in the step of FIG. 12.
  • FIG. 14 is a cross-sectional view illustrating a step in a manufacturing process of a display device according to an exemplary embodiment.
  • 15 is a schematic diagram of a light emitting device according to another embodiment.
  • 16 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 17 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • FIG. 1 is a plan view of a display device according to an exemplary embodiment.
  • the display device 10 displays a moving picture or a still image.
  • the display device 10 may refer to all electronic devices that provide a display screen. For example, televisions, notebooks, monitors, billboards, Internet of Things, mobile phones, smart phones, tablet PCs (Personal Computers), electronic watches, smart watches, watch phones, head mounted displays, mobile communication terminals that provide display screens, An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation device, a game machine, a digital camera, a camcorder, and the like may be included in the display device 10.
  • PMP portable multimedia player
  • the display device 10 includes a display panel that provides a display screen.
  • the display panel include an inorganic light emitting diode display panel, an organic light emitting display panel, a quantum dot light emitting display panel, a plasma display panel, a field emission display panel, and the like.
  • the display panel a case in which an inorganic light emitting diode display panel is applied is exemplified, but is not limited thereto, and if the same technical idea is applicable, it may be applied to other display panels.
  • the shape of the display device 10 may be variously modified.
  • the display device 10 may have a shape such as a long horizontal rectangle, a long vertical rectangle, a square, a square with a round corner (vertex), other polygons, and circles.
  • the shape of the display area DPA of the display device 10 may also be similar to the overall shape of the display device 10. In FIG. 1, a display device 10 and a display area DPA having a rectangular shape having a long horizontal shape are illustrated.
  • the display device 10 may include a display area DPA and a non-display area NDA.
  • the display area DPA is an area in which a screen can be displayed
  • the non-display area NDA is an area in which the screen is not displayed.
  • the display area DPA may be referred to as an active area
  • the non-display area NDA may also be referred to as an inactive area.
  • the display area DPA may generally occupy the center of the display device 10.
  • the display area DPA may include a plurality of pixels PX.
  • the plurality of pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a rectangle or a square in a plane, but is not limited thereto, and each side may have a rhombus shape in which each side is inclined with respect to one direction.
  • Each of the pixels PX may be alternately arranged in a stripe type or a pentile type.
  • each of the pixels PX may include one or more light-emitting elements 300 that emit light of a specific wavelength band to display a specific color.
  • a non-display area NDA may be disposed around the display area DPA.
  • the non-display area NDA may completely or partially surround the display area DPA.
  • the display area DPA has a rectangular shape, and the non-display area NDA may be disposed adjacent to four sides of the display area DPA.
  • the non-display area NDA may form a bezel of the display device 10. Wires or circuit drivers included in the display device 10 may be disposed in each of the non-display areas NDA, or external devices may be mounted.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • 3 is a cross-sectional view taken along line III-III' of FIG. 2.
  • each of the plurality of pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • the first sub-pixel PX1 emits light of a first color
  • the second sub-pixel PX2 emits light of a second color
  • the third sub-pixel PX3 emits light of a third color.
  • the first color may be blue
  • the second color may be green
  • the third color may be red.
  • each sub-pixel PXn may emit light of the same color.
  • FIG. 2 illustrates that the pixel PX includes three sub-pixels PXn, the present invention is not limited thereto, and the pixel PX may include a larger number of sub-pixels PXn.
  • Each sub-pixel PXn of the display device 10 may include an area defined as a light emitting area EMA.
  • the first sub-pixel PX1 is the first emission area EMA1
  • the second sub-pixel PX2 is the second emission area EMA2
  • the third sub-pixel PX3 is the third emission area EMA2.
  • the light-emitting area EMA may be defined as an area in which light of a specific wavelength band is emitted by disposing the light-emitting element 300 included in the display device 10.
  • the light emitting device 300 includes an active layer ('330' in FIG. 4), and the active layer 330 may emit light of a specific wavelength band without direction.
  • Light emitted from the active layer 330 of the light-emitting device 300 may also be emitted in a lateral direction of the light-emitting device 300, including the direction of both ends of the light-emitting device 300.
  • the light-emitting area EMA includes an area in which the light-emitting element 300 is disposed, and includes a region adjacent to the light-emitting element 300 and to which light emitted from the light-emitting element 300 is emitted.
  • the light emitting area EMA may also include an area in which light emitted from the light emitting device 300 is reflected or refracted by another member to be emitted.
  • the plurality of light-emitting devices 300 may be disposed in each sub-pixel PXn, and may form a light-emitting area EMA including an area in which they are disposed and an area adjacent thereto.
  • each sub-pixel PXn of the display device 10 may include a non-emission area defined as an area other than the emission area EMA.
  • the non-emission area may be a region in which the light emitting device 300 is not disposed and the light emitted from the light emitting device 300 does not reach and thus does not emit light.
  • 3 illustrates only a cross section of the first sub-pixel PX1 of FIG. 2, but the same may be applied to other pixels PX or PXn.
  • 3 is a cross-sectional view illustrating one end and the other end of the light emitting device 300 disposed in the first sub-pixel PX1 of FIG. 2.
  • the display device 10 may include a circuit device layer and a display device layer disposed on the first substrate 101.
  • a semiconductor layer, a plurality of conductive layers, and a plurality of insulating layers are disposed on the first substrate 101, and these can constitute a circuit element layer and a display element layer, respectively.
  • the plurality of conductive layers are disposed under the first planarization layer 109 to form a circuit device layer, a first gate conductive layer, a second gate conductive layer, a first data conductive layer, a second data conductive layer, and a first Electrodes 210 and 220 and contact electrodes 260 are disposed on the planarization layer 109 to form a display device layer.
  • the plurality of insulating layers include the buffer layer 102, the first gate insulating layer 103, the first protective layer 105, the first interlayer insulating layer 107, the second interlayer insulating layer 108, and the first planarization layer ( 109), a first insulating layer 510, a second insulating layer 520, a third insulating layer 530, a fourth insulating layer 550, and the like.
  • the circuit element layer is a circuit element and a plurality of wirings for driving the light emitting element 300, and includes a driving transistor DT, a switching transistor ST, a first conductive pattern CDP, and a plurality of voltage wirings VDL and VSL.
  • the display device layer may include a first electrode 210, a second electrode 220, a first contact electrode 261, a second contact electrode 262, and the like. have.
  • the first substrate 101 may be an insulating substrate.
  • the first substrate 101 may be made of an insulating material such as glass, quartz, or polymer resin. Further, the first substrate 101 may be a rigid substrate, but may be a flexible substrate capable of bending, folding, rolling, or the like.
  • the light blocking layers BML1 and BML2 may be disposed on the first substrate 101.
  • the light blocking layers BML1 and BML2 may include a first light blocking layer BML1 and a second light blocking layer BML2.
  • the first light blocking layer BML1 and the second light blocking layer BML2 overlap at least with the first active material layer DT_ACT of the driving transistor DT and the second active material layer ST_ACT of the switching transistor ST, respectively. Is placed.
  • the light blocking layers BML1 and BML2 may include a material that blocks light, and may prevent light from entering the first and second active material layers DT_ACT and ST_ACT.
  • the first and second light blocking layers BML1 and BML2 may be formed of an opaque metal material that blocks light transmission.
  • the present invention is not limited thereto, and the light blocking layers BML1 and BML2 may be omitted in some cases.
  • the first light blocking layer BML1 is electrically connected to the first source/drain electrode DT_SD1 of the driving transistor DT to be described later
  • the second light blocking layer BML2 is a switching transistor ST. It may be electrically connected to the first source/drain electrode ST_SD1 of.
  • the buffer layer 102 may be entirely disposed on the first substrate 101 including the light blocking layers BML1 and BML2.
  • the buffer layer 102 is formed on the first substrate 101 to protect the transistors DT and ST of the pixel PX from moisture penetrating through the first substrate 101, which is vulnerable to moisture permeation, and has a surface planarization function. You can do it.
  • the buffer layer 102 may be formed of a plurality of inorganic layers that are alternately stacked.
  • the buffer layer 102 may be formed as a multilayer in which inorganic layers including at least one of silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (SiON) are alternately stacked.
  • the semiconductor layer is disposed on the buffer layer 102.
  • the semiconductor layer may include a first active material layer DT_ACT of the driving transistor DT and a second active material layer ST_ACT of the switching transistor ST. These may be disposed so as to partially overlap the gate electrodes DT_G and ST_G of the first gate conductive layer, which will be described later.
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, oxide semiconductor, or the like.
  • Polycrystalline silicon can be formed by crystallizing amorphous silicon. Examples of the crystallization method include RTA (Rapid thermal annealing) method, SPC (Solid phase crystallization) method, ELA (Excimer laser annealing) method, MILC (Metal induced crystallization) method, SLS (Sequential lateral solidification) method, etc. , But is not limited thereto.
  • the first active material layer DT_ACT may include a first doped region DT_ACTa, a second doped region DT_ACTb, and a first channel region DT_ACTc.
  • the first channel region DT_ACTc may be disposed between the first doped region DT_ACTa and the second doped region DT_ACTb.
  • the second active material layer ST_ACT may include a third doped region ST_ACTa, a fourth doped region ST_ACTb, and a second channel region ST_ACTc.
  • the second channel region ST_ACTc may be disposed between the third doped region ST_ACTa and the fourth doped region ST_ACTb.
  • the first doped region DT_ACTa, the second doped region DT_ACTb, the third doped region ST_ACTa, and the fourth doped region ST_ACTb are formed of the first active material layer DT_ACT and the second active material layer ST_ACT. Some regions may be regions doped with impurities.
  • the first active material layer DT_ACT and the second active material layer ST_ACT may include an oxide semiconductor.
  • the doped regions of the first active material layer DT_ACT and the second active material layer ST_ACT may be conductive regions, respectively.
  • the oxide semiconductor may be an oxide semiconductor containing indium (In).
  • the oxide semiconductor is Indium-Tin Oxide (ITO), Indium-Zinc Oxide (IZO), Indium-Gallium Oxide (IGO), Indium- Indium-Zinc-Tin Oxide (IZTO), Indium-Gallium-Tin Oxide (IGTO), Indium-Gallium-Zinc-Tin Oxide, IGZTO) or the like.
  • ITO Indium-Tin Oxide
  • IZO Indium-Zinc Oxide
  • IGO Indium-Gallium Oxide
  • IZTO Indium-Indium-Zinc-Tin Oxide
  • IGTO Indium-Gallium-Zinc-Tin Oxide
  • the first gate insulating layer 103 is disposed on the semiconductor layer and the buffer layer 102.
  • the first gate insulating layer 103 may include a semiconductor layer and may be disposed on the buffer layer 102.
  • the first gate insulating layer 103 may function as a gate insulating layer of the driving transistor DT and the switching transistor ST.
  • the first gate insulating layer 103 may be formed of an inorganic layer including an inorganic material such as silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (SiON), or may be formed in a stacked structure.
  • the first gate conductive layer is disposed on the first gate insulating layer 103.
  • the first gate conductive layer may include a first gate electrode DT_G of the driving transistor DT and a second gate electrode ST_G of the switching transistor ST.
  • the first gate electrode DT_G is disposed to overlap at least a partial region of the first active material layer DT_ACT
  • the second gate electrode ST_G is disposed to overlap at least a partial region of the second active material layer ST_ACT do.
  • the first gate electrode DT_G is disposed to overlap the first channel region DT_ACTc of the first active material layer DT_ACT in the thickness direction
  • the second gate electrode ST_G is a second active material layer. It may be disposed to overlap the second channel region ST_ACTc of (ST_ACT) in the thickness direction.
  • the first gate conductive layer is any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu), or It may be formed of a single layer or multiple layers made of an alloy of. However, it is not limited thereto.
  • the first protective layer 105 is disposed on the first gate conductive layer.
  • the first passivation layer 105 may be disposed to cover the first gate conductive layer to protect it.
  • the first protective layer 105 may be formed of an inorganic layer including an inorganic material such as silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (SiON), or may be formed in a stacked structure.
  • the second gate conductive layer is disposed on the first protective layer 105.
  • the second gate conductive layer may include a first capacitive electrode CE1 of a storage capacitor disposed so that at least a partial region overlaps the first gate electrode DT_G in the thickness direction.
  • the first capacitive electrode CE1 overlaps the first gate electrode DT_G in the thickness direction with the first passivation layer 105 therebetween, and a storage capacitor may be formed therebetween.
  • the second gate conductive layer is any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu), or It may be formed of a single layer or multiple layers made of an alloy of. However, it is not limited thereto.
  • the first interlayer insulating layer 107 is disposed on the second gate conductive layer.
  • the first interlayer insulating layer 107 may function as an insulating layer between the second gate conductive layer and other layers disposed thereon.
  • the first interlayer insulating layer 107 may be formed of an inorganic layer including an inorganic material such as silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (SiON), or may be formed in a stacked structure.
  • the first data conductive layer is disposed on the first interlayer insulating layer 107.
  • the first gate conductive layer includes a first source/drain electrode DT_SD1 and a second source/drain electrode DT_SD2 of the driving transistor DT, and a first source/drain electrode ST_SD1 and a second of the switching transistor ST.
  • a source/drain electrode ST_SD2 may be included.
  • the first source/drain electrode DT_SD1 and the second source/drain electrode DT_SD2 of the driving transistor DT are formed through a contact hole penetrating the first interlayer insulating layer 107 and the first gate insulating layer 103.
  • the first doped region DT_ACTa and the second doped region DT_ACTb of the first active material layer DT_ACT may contact each other.
  • the first source/drain electrodes ST_SD1 and the second source/drain electrodes ST_SD2 of the switching transistor ST are formed through a contact hole penetrating the first interlayer insulating layer 107 and the first gate insulating layer 103.
  • the third doped region ST_ACTa and the fourth doped region ST_ACTb of the second active material layer ST_ACT may contact each other.
  • the first source/drain electrode DT_SD1 of the driving transistor DT and the first source/drain electrode ST_SD1 of the switching transistor ST are respectively connected to the first light blocking layer BML1 and the first light blocking layer BML1 through another contact hole. It may be electrically connected to the second light blocking layer BML2.
  • the other electrode is drained. It may be an electrode.
  • the present invention is not limited thereto, and when one of the first source/drain electrodes DT_SD1 and ST_SD1 and the second source/drain electrodes DT_SD2 and ST_SD2 is a drain electrode, the other electrode may be a source electrode.
  • the first data conductive layer is any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu), or It may be formed of a single layer or multiple layers made of an alloy of. However, it is not limited thereto.
  • the second interlayer insulating layer 108 may be disposed on the first data conductive layer.
  • the second interlayer insulating layer 108 covers the first data conductive layer and is entirely disposed on the first interlayer insulating layer 107, and may perform a function of protecting the first data conductive layer.
  • the second interlayer insulating layer 108 may be formed of an inorganic layer including an inorganic material such as silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxynitride (SiON), or may be formed in a stacked structure.
  • the second data conductive layer is disposed on the second interlayer insulating layer 108.
  • the second data conductive layer may include a second voltage line VL2, a first voltage line VL1, and a first conductive pattern CDP.
  • the first voltage wiring VL1 is applied with a high potential voltage (first power voltage, VDD) supplied to the driving transistor DT, and the second voltage wiring VL2 is a low potential supplied to the second electrode 220 A voltage (second power supply voltage, VSS) may be applied.
  • the second voltage line VL2 may be applied with an alignment signal required to align the light emitting device 300 during the manufacturing process of the display device 10.
  • the first conductive pattern CDP may be electrically connected to the first source/drain electrode DT_SD1 of the driving transistor DT through a contact hole formed in the second interlayer insulating layer 108.
  • the first conductive pattern CDP also contacts the first electrode 210 to be described later, and the driving transistor DT applies the first power voltage VDD applied from the first voltage line VL1 to the first conductive pattern CDP.
  • the second data conductive layer includes one second voltage line VL2 and one first voltage line VL1, but is not limited thereto.
  • the second data conductive layer may include a larger number of first voltage wires VL1 and second voltage wires VL2.
  • the second data conductive layer is any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu), or It may be formed of a single layer or multiple layers made of an alloy of. However, it is not limited thereto.
  • the first planarization layer 109 is disposed on the second data conductive layer.
  • the first planarization layer 109 may include an organic insulating material, for example, an organic material such as polyimide (PI), and may perform a surface planarization function.
  • PI polyimide
  • first planarization layer 109 On the first planarization layer 109, internal banks 410 and 420, a plurality of electrodes 210 and 220, an external bank 450, a plurality of contact electrodes 260, and a light emitting element 300 are disposed. In addition, a plurality of insulating layers 510, 520, 530, and 550 may be further disposed on the first planarization layer 109.
  • the inner banks 410 and 420 are directly disposed on the first planarization layer 109.
  • the internal banks 410 and 420 may include a first internal bank 410 and a second internal bank 420 disposed adjacent to the center of each pixel PX or sub-pixel PXn.
  • the first internal bank 410 and the second internal bank 420 may be disposed to face each other in a first direction DR1.
  • the first internal bank 410 and the second internal bank 420 extend in the second direction DR2, but do not extend to the neighboring sub-pixel PXn in the second direction DR2.
  • PXn can be spaced apart at the boundary between them and terminated.
  • the first internal bank 410 and the second internal bank 420 are disposed for each sub-pixel PXn to form a pattern on the front surface of the display device 10.
  • the inner banks 410 and 420 are disposed so as to face each other, so that a region in which the light emitting element 300 is disposed may be formed therebetween.
  • first internal bank 410 and one second internal bank 420 are disposed, but the present invention is not limited thereto. In some cases, a plurality of internal banks 410 and 420 may be disposed according to the number of electrodes 210 and 220 to be described later, or a larger number of other internal banks 410 and 420 may be further disposed.
  • the first internal bank 410 and the second internal bank 420 may have a structure in which at least a portion of the first internal bank 410 and the second internal bank 420 protrude from the top surface of the first planarization layer 109.
  • the protruding portions of the first inner bank 410 and the second inner bank 420 may have inclined sides, and light emitted from the light emitting device 300 disposed between them is the inner banks 410 and 420 Can proceed towards the inclined side of.
  • the inner banks 410 and 420 may provide a region in which the light-emitting element 300 is disposed, and at the same time perform a function of a reflective partition wall that reflects light emitted from the light-emitting element 300 upward.
  • the inner banks 410 and 420 may include an organic insulating material such as polyimide (PI), but are not limited thereto.
  • the plurality of electrodes 210 and 220 are disposed on the inner banks 410 and 420 and the first planarization layer 109.
  • the plurality of electrodes 210 and 220 may include a first electrode 210 disposed on the first inner bank 410 and a second electrode 220 disposed on the second inner bank 420.
  • the first electrode 210 may be disposed in a shape extending in the second direction DR2 within each sub-pixel PXn. However, the first electrode 210 does not extend to other sub-pixels PXn adjacent to each other in the second direction DR2, but is partially spaced apart from the external bank 450 surrounding each sub-pixel PXn. I can. At least a portion of the first electrode 210 is disposed to overlap with the external bank 450, and the first electrode 210 may be electrically connected to the driving transistor DT in a region overlapping the external bank 450. have.
  • the first electrode 210 is formed in a region overlapping the external bank 450 and passes through the first contact hole CT1 through the first planarization layer 109 to pass through the first conductive pattern CDP. Contact, and through this, may be electrically connected to the first source/drain electrode DT_SD1 of the driving transistor DT.
  • the second electrode 220 may be disposed to extend in the second direction DR2 in each sub-pixel PXn. Unlike the first electrode 210, the second electrode 220 may be disposed to extend to another sub-pixel PXn adjacent in the second direction DR2. That is, one connected second electrode 220 may be disposed in the plurality of sub-pixels PXn adjacent in the second direction DR2. The second electrode 220 may partially overlap the outer bank 450 at the boundary of the sub-pixel PXn adjacent in the second direction DR2, and the second electrode 220 may be the outer bank 450 In a region overlapping with, it may be electrically connected to the second voltage line VL2.
  • the second electrode 220 is formed in a region overlapping the external bank 450 and passes through the second contact hole CT2 penetrating the first planarization layer 109 to the second voltage line VL2 and I can contact you.
  • the second electrodes 220 of the sub-pixel PXn adjacent in the first direction DR1 are each electrically connected to the second voltage line VL2 through the second contact hole CT2. I can.
  • the first electrode 210 and the second electrode 220 may further include a stem portion extending in the first direction DR1.
  • the first electrode 210 has different stem portions for each sub-pixel PXn, and the second electrode 220 extends one stem portion to neighboring sub-pixels PXn in the first direction DR1
  • the second electrodes 220 of each sub-pixel PXn may be electrically connected through the stem portion.
  • the second electrode 220 is connected to the second voltage line VL2 in the non-display area NDA located outside the display area DPA in which the plurality of pixels PX or the sub-pixels PXn are disposed. It can also be electrically connected.
  • first electrode 210 and one second electrode 220 are disposed for each sub-pixel PXn, but the present invention is not limited thereto.
  • the number of the first electrode 210 and the second electrode 220 disposed for each sub-pixel PXn may be larger.
  • the first electrode 210 and the second electrode 220 disposed in each sub-pixel PXn may not necessarily have a shape extending in one direction, and the first electrode 210 and the second electrode 220 ) Can be arranged in various structures.
  • the first electrode 210 and the second electrode 220 may have a partially curved or bent shape, and one electrode may be disposed to surround the other electrode.
  • At least some regions of the first electrode 210 and the second electrode 220 are spaced apart from each other to face each other, so that if a region in which the light emitting element 300 is to be disposed is formed therebetween, the structure or shape in which they are disposed is not particularly limited. .
  • the plurality of electrodes 210 and 220 may be electrically connected to the light emitting devices 300 and may receive a predetermined voltage so that the light emitting device 300 emits light.
  • the plurality of electrodes 210 and 220 are electrically connected to the light emitting element 300 through a contact electrode 260 to be described later, and an electric signal applied to the electrodes 210 and 220 is transmitted to the contact electrode 260. ) Through the light emitting device 300.
  • the first electrode 210 may be a pixel electrode separated for each sub-pixel PXn, and the second electrode 220 may be a common electrode commonly connected along each sub-pixel PXn.
  • One of the first electrode 210 and the second electrode 220 may be an anode electrode of the light emitting device 300, and the other may be a cathode electrode of the light emitting device 300.
  • each of the electrodes 210 and 220 may be used to form an electric field in the sub-pixel PXn to align the light emitting device 300.
  • the light-emitting device 300 applies an alignment signal to the first electrode 210 and the second electrode 220 to form an electric field between the first electrode 210 and the second electrode 220. It may be disposed between 210 and the second electrode 220.
  • the light emitting device 300 is sprayed onto the first electrode 210 and the second electrode 220 in a state dispersed in ink through an inkjet printing process, and the first electrode 210 and the second electrode
  • the alignment signal may be applied between 220 to be aligned between them through a method of applying a dielectric force to the light-emitting element 300.
  • the first electrode 210 and the second electrode 220 are disposed on the first inner bank 410 and the second inner bank 420, respectively, and they are disposed in the first direction DR1. You can face away from it.
  • a plurality of light emitting devices 300 are disposed between the first inner bank 410 and the second inner bank 420, and the light emitting device 300 is disposed between the first electrode 210 and the second electrode 220 At the same time, at least one end may be electrically connected to the first electrode 210 and the second electrode 220.
  • the first electrode 210 and the second electrode 220 may be formed to have a larger width than the first inner bank 410 and the second inner bank 420, respectively.
  • the first electrode 210 and the second electrode 220 may be disposed to cover outer surfaces of the first inner bank 410 and the second inner bank 420, respectively.
  • the first electrode 210 and the second electrode 220 are respectively disposed on the side surfaces of the first and second internal banks 410 and 420, and between the first and second electrodes 210 and 220.
  • the spacing of may be smaller than the spacing between the first inner bank 410 and the second inner bank 420.
  • at least a portion of the first electrode 210 and the second electrode 220 may be directly disposed on the first planarization layer 109.
  • each of the electrodes 210 and 220 may include a transparent conductive material.
  • each of the electrodes 210 and 220 may include a material such as Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), and Indium Tin-Zinc Oxide (ITZO), but is not limited thereto.
  • each of the electrodes 210 and 220 may include a conductive material having high reflectivity.
  • each of the electrodes 210 and 220 may include a metal such as silver (Ag), copper (Cu), or aluminum (Al) as a material having a high reflectance.
  • each of the electrodes 210 and 220 transmits light emitted from the light emitting device 300 to the side of the first internal bank 410 and the second internal bank 420 in the upper direction of each sub-pixel PXn. Can be reflected.
  • each of the electrodes 210 and 220 may have a structure in which one or more layers of a transparent conductive material and a highly reflective metal layer are stacked, or may be formed as a single layer including them.
  • each of the electrodes 210 and 220 has a stacked structure of ITO/silver (Ag)/ITO/IZO, or an alloy containing aluminum (Al), nickel (Ni), lanthanum (La), etc.
  • ITO/silver (Ag)/ITO/IZO or an alloy containing aluminum (Al), nickel (Ni), lanthanum (La), etc.
  • the first insulating layer 510 is disposed on the first planarization layer 109, the first electrode 210, and the second electrode 220.
  • the first insulating layer 510 is disposed on the opposite side of the inner banks 410 and 420 in addition to the area between the electrodes 210 and 220 or the inner banks 410 and 420 spaced apart from each other. Can be.
  • the first insulating layer 510 is disposed to partially cover the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 is disposed entirely on the first planarization layer 109 including the first electrode 210 and the second electrode 220, 2 It may be arranged to expose a part of the upper surface of the electrode 220.
  • An opening (not shown) partially exposing the first electrode 210 and the second electrode 220 is formed in the first insulating layer 510, and one of the first electrode 210 and the second electrode 220 is formed. It may be arranged to cover only the side and the other side. Part of the portions of the first electrode 210 and the second electrode 220 disposed on the inner banks 410 and 420 may be exposed through the opening.
  • the first insulating layer 510 may protect the first electrode 210 and the second electrode 220 and insulate them from each other. In addition, it is possible to prevent the light emitting device 300 disposed on the first insulating layer 510 from being damaged by direct contact with other members.
  • the shape and structure of the first insulating layer 510 is not limited thereto.
  • a step may be formed in a portion of the upper surface of the first insulating layer 510 between the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 includes an inorganic insulating material, and the first insulating layer 510 disposed to partially cover the first electrode 210 and the second electrode 220 is disposed under the first insulating layer 510.
  • a part of the upper surface may be stepped due to a step formed by the disposed electrodes 210 and 220. Accordingly, the light emitting device 300 disposed on the first insulating layer 510 between the first electrode 210 and the second electrode 220 may form an empty space between the top surfaces of the first insulating layer 510. I can.
  • the empty space may be filled with a material forming the second insulating layer 520 to be described later.
  • the first insulating layer 510 may be formed such that a portion disposed between the first electrode 210 and the second electrode 220 has a flat top surface.
  • the upper surface of the blade extends in one direction toward the first electrode 210 and the second electrode 220, and in the first insulating layer 510, each of the electrodes 210 and 220 has a first internal bank 410 and a second electrode. It may be disposed on an area overlapping the inclined side surface of the inner bank 420.
  • the contact electrode 260 to be described later makes contact with the exposed regions of the first electrode 210 and the second electrode 220 and smoothly with the end of the light emitting element 300 on the flat upper surface of the first insulating layer 510. I can contact you.
  • the outer bank 450 may be disposed on the first insulating layer 510. 2 and 3, the outer bank 450 may be disposed at a boundary between the sub-pixels PXn.
  • the outer bank 450 is disposed to extend in at least the second direction DR2, and includes the inner banks 410 and 420 and a region in which the light emitting element 300 is disposed between the electrodes 210 and 220. It may be arranged to surround a portion of the 410 and 420 and the electrodes 210 and 220.
  • the outer bank 450 may further include a portion extending in the first direction DR1 and may form a lattice pattern on the entire surface of the display area DPA.
  • the height of the outer bank 450 may be greater than the height of the inner banks 410 and 420.
  • the outer bank 450 separates the neighboring sub-pixels PXn and at the same time, as described later, is used for arranging the light emitting element 300 during the manufacturing process of the display device 10.
  • a function of preventing ink from overflowing to the adjacent sub-pixel PXn may be performed. That is, the external bank 450 may separate the different light emitting elements 300 for each of the sub-pixels PXn so that the dispersed inks are not mixed with each other.
  • the outer bank 450 may include polyimide (PI) like the inner banks 410 and 420, but is not limited thereto.
  • the light emitting device 300 may be disposed in a region formed between the first electrode 210 and the second electrode 220 or between the first internal bank 410 and the second internal bank 420. One end of the light emitting device 300 may be electrically connected to the first electrode 210 and the other end may be electrically connected to the second electrode 220. The light emitting device 300 may be electrically connected to the first electrode 210 and the second electrode 220 through the contact electrode 260, respectively.
  • the plurality of light emitting devices 300 are disposed to be spaced apart from each other and may be substantially aligned in parallel with each other.
  • the interval at which the light emitting devices 300 are separated is not particularly limited.
  • a plurality of light-emitting devices 300 may be arranged adjacent to each other to form a group, and other plurality of light-emitting devices 300 may be grouped in a state spaced apart by a predetermined interval, and are oriented in one direction with a non-uniform density. It can also be aligned.
  • the light-emitting element 300 has a shape extending in one direction, and the direction in which the electrodes 210 and 220 extend and the direction in which the light-emitting element 300 extends may be substantially vertical. have.
  • the present invention is not limited thereto, and the light emitting device 300 may be disposed at an angle without being perpendicular to the direction in which the electrodes 210 and 220 extend.
  • the light emitting device 300 may include an active layer 330 including different materials to emit light of different wavelength bands to the outside.
  • the display device 10 may include light-emitting elements 300 that emit light of different wavelength bands.
  • the light-emitting element 300 of the first sub-pixel PX1 includes an active layer 330 that emits light of a first color having a first wavelength in a center wavelength band
  • the light-emitting element 300 of the second sub-pixel PX2 Includes an active layer 330 that emits light of a second color having a second wavelength in the center wavelength band
  • the light emitting device 300 of the third sub-pixel PX3 includes a third wavelength band in which the center wavelength band is a third wavelength. It may include an active layer 330 that emits color light.
  • light of a first color is emitted from the first sub-pixel PX1
  • light of a second color is emitted from the second sub-pixel PX2
  • light of a third color is emitted from the third sub-pixel PX3.
  • light of the first color is blue light having a center wavelength band ranging from 450 nm to 495 nm
  • light of the second color is green light having a center wavelength band ranging from 495 nm to 570 nm
  • light of a third color Silver may be red light having a central wavelength band ranging from 620 nm to 752 nm.
  • each of the first sub-pixel PX1, the second sub-pixel PX2, and the third sub-pixel PX3 may include the same type of light emitting device 300 to emit light of substantially the same color. have.
  • the light emitting device 300 may be disposed on the first insulating layer 510 between the inner banks 410 and 420 or between the electrodes 210 and 220.
  • the light emitting device 300 may be disposed on the first insulating layer 510 disposed between the inner banks 410 and 420.
  • the light emitting device 300 may be disposed so that some regions overlap each of the electrodes 210 and 220 in the thickness direction.
  • One end of the light-emitting element 300 overlaps the first electrode 210 in the thickness direction and is placed on the first electrode 210, and the other end overlaps the second electrode 220 in the thickness direction to form a second electrode. It can be placed on 220.
  • the present invention is not limited thereto, and although not shown in the drawing, at least some of the light emitting devices 300 disposed in each sub-pixel PXn are areas other than the areas formed between the internal banks 410 and 420, for example, internal It may be disposed between the banks 410 and 420 and the external bank 450.
  • a plurality of layers may be disposed in a direction parallel to the top surface of the first substrate 101 or the first planarization layer 109.
  • the light emitting device 300 of the display device 10 may have a shape extending in one direction, and may have a structure in which a plurality of semiconductor layers are sequentially disposed in one direction.
  • the light emitting device 300 is disposed so that one extended direction is parallel to the first planarization layer 109, and a plurality of semiconductor layers included in the light emitting device 300 are parallel to the top surface of the first planarization layer 109 It can be arranged sequentially along the line. However, it is not limited thereto. In some cases, when the light emitting device 300 has a different structure, a plurality of layers may be disposed in a direction perpendicular to the first planarization layer 109.
  • the light emitting element 300 is dispersed in ink and sprayed onto the first electrode 210 and the second electrode 220 through the inkjet printing process. I can. Subsequently, when an alignment signal is applied to the electrodes 210 and 220, an electric field is formed by the alignment signal, so that the light-emitting elements 300 may be aligned between the electrodes 210 and 220 by receiving a dielectrophoretic force.
  • the light emitting device 300 according to an exemplary embodiment includes a plurality of semiconductor layers or an insulating film ('380' in FIG.
  • the insulating film 380 is an insulating film (' 381') and a magnetic metal, and a device disperser ('385' in FIG. 4) coupled to the insulating film 381 may be included.
  • the magnetic metal included in the device disperser 385 may receive magnetic force by an externally applied magnetic field, and the light emitting device 300 may receive the magnetic force. Depending on the direction of the magnetic force, the light emitting device 300 may maintain a dispersed state in the ink for a long time.
  • the light emitting device 300 may maintain a dispersed state without sedimentation in ink during the manufacturing process of the display device 10, and the first electrode 210 and the second electrode 220 It may have a uniform degree of dispersion in the ink sprayed onto the image.
  • a more detailed description of the structure of the light emitting device 300 will be described later with reference to other drawings.
  • the second insulating layer 520 may be partially disposed on the light emitting device 300 disposed between the first electrode 210 and the second electrode 220. That is, the second insulating layer 520 is disposed on the first insulating layer 510 between the first electrode 210 and the second electrode 220, and the light emitting device 300 is the first insulating layer 510 And the second insulating layer 520.
  • an insulating film ('380' in FIG. 4) formed on an outer surface of the light emitting device 300 may directly contact the first insulating layer 510 and the second insulating layer 520.
  • the second insulating layer 520 is disposed to partially cover the outer surface of the light emitting element 300 to protect the light emitting element 300 and at the same time, the light emitting element 300 during the manufacturing process of the display device 10 Can also be fixed. Accordingly, the device disperser 385 of the light emitting device 300 may directly contact the first insulating layer 510 and the second insulating layer 520, respectively.
  • a portion of the second insulating layer 520 disposed on the light emitting element 300 may have a shape extending in the second direction DR2 between the first electrode 210 and the second electrode 220 on a plane.
  • the second insulating layer 520 may form a stripe-shaped or island-shaped pattern in each sub-pixel PXn.
  • the second insulating layer 520 is disposed on the light emitting device 300, and one end and the other end of the light emitting device 300 may be exposed. The exposed end of the light emitting device 300 may contact the contact electrode 260 to be described later.
  • the shape of the second insulating layer 520 may be formed by a patterning process using a material forming the second insulating layer 520 using a conventional mask process.
  • the mask for forming the second insulating layer 520 has a width narrower than the length of the light emitting device 300, and the material forming the second insulating layer 520 is patterned to expose both ends of the light emitting device 300. I can. However, it is not limited thereto.
  • the materials of the second insulating layer 520 may be disposed between the lower surface of the light emitting device 300 and the first insulating layer 510.
  • the second insulating layer 520 may be formed to fill a space between the first insulating layer 510 and the light emitting element 300 formed during the manufacturing process of the display device 10. Accordingly, the second insulating layer 520 may be formed to surround the outer surface of the light emitting device 300. However, it is not limited thereto.
  • a plurality of contact electrodes 260 and a third insulating layer 530 may be disposed on the second insulating layer 520.
  • the plurality of contact electrodes 260 may have a shape extending in one direction.
  • the plurality of contact electrodes 260 may contact the light emitting device 300 and the electrodes 210 and 220, respectively, and the light emitting devices 300 may be connected to the first electrode 210 and the second electrode through the contact electrode 260.
  • An electric signal may be transmitted from the electrode 220.
  • the contact electrode 260 may include a first contact electrode 261 and a second contact electrode 262.
  • the first contact electrode 261 and the second contact electrode 262 may be disposed on the first electrode 210 and the second electrode 220, respectively.
  • the first contact electrode 261 is disposed on the first electrode 210
  • the second contact electrode 262 is disposed on the second electrode 220
  • Each of the 262 may have a shape extending in the second direction DR2.
  • the first contact electrode 261 and the second contact electrode 262 may be spaced apart from each other in the first direction DR1, and they form a stripe pattern in the light emitting area EMA of each sub-pixel PXn. can do.
  • a width of the first and second contact electrodes 261 and 262 measured in one direction is a width of the first electrode 210 and the second electrode 220 measured in the one direction, respectively.
  • the first contact electrode 261 and the second contact electrode 262 contact one end and the other end of the light emitting device 300, respectively, and both sides of the first electrode 210 and the second electrode 220 It can be arranged to cover. As described above, a portion of the upper surface of the first electrode 210 and the second electrode 220 is exposed, and the first contact electrode 261 and the second contact electrode 262 are formed with the first electrode 210 and the second electrode. It may contact the exposed upper surface of the electrode 220.
  • the first contact electrode 261 contacts a portion of the first electrode 210 located on the first internal bank 410
  • the second contact electrode 262 is the second electrode 220. 2 It is possible to contact a portion located on the inner bank 420.
  • the present invention is not limited thereto, and in some cases, the widths of the first and second contact electrodes 261 and 262 are smaller than those of the first electrode 210 and the second electrode 220 to be exposed on the upper surface. It may be arranged to cover only a part.
  • at least a portion of each of the first contact electrode 261 and the second contact electrode 262 is also disposed on the first insulating layer 510.
  • the semiconductor layer is exposed on both end surfaces of the light emitting device 300 in an extended direction, and the first contact electrode 261 and the second contact electrode 262 are exposed end surfaces of the semiconductor layer.
  • the light emitting device 300 may be in contact with. However, it is not limited thereto. In some cases, side surfaces of both ends of the light emitting device 300 may be partially exposed.
  • an insulating film surrounding the outer surface of the semiconductor layer of the light emitting element 300 ('380 in FIG. ') may be partially removed, and the exposed side surface of the light emitting device 300 may contact the first and second contact electrodes 261 and 262.
  • One end of the light emitting device 300 is electrically connected to the first electrode 210 through the first contact electrode 261, and the other end is electrically connected to the second electrode 220 through the second contact electrode 262. Can be connected to.
  • first contact electrode 261 and a second contact electrode 262 are disposed in one sub-pixel PXn, but the present invention is not limited thereto.
  • the number of first and second contact electrodes 261 and 262 may vary according to the number of first and second electrodes 210 and 220 disposed in each sub-pixel PXn.
  • the first contact electrode 261 is disposed on the first electrode 210 and the second insulating layer 520.
  • the first contact electrode 261 may contact one end of the light emitting device 300 and the exposed upper surface of the first electrode 210.
  • One end of the light emitting device 300 may be electrically connected to the first electrode 210 through the first contact electrode 261.
  • the third insulating layer 530 is disposed on the first contact electrode 261.
  • the third insulating layer 530 may electrically insulate the first contact electrode 261 and the second contact electrode 262 from each other.
  • the third insulating layer 530 is disposed to cover the first contact electrode 261, but is not disposed on the other end of the light emitting device 300 so that the light emitting device 300 can contact the second contact electrode 262. May not.
  • the third insulating layer 530 may partially contact the first contact electrode 261 and the second insulating layer 520 on the upper surface of the second insulating layer 520.
  • a side surface of the third insulating layer 530 in a direction in which the second electrode 220 is disposed may be aligned with a side surface of the second insulating layer 520.
  • the third insulating layer 530 may be disposed on the non-emission area NEA, for example, the first insulating layer 510 disposed on the first planarization layer 109. However, it is not limited thereto.
  • the second contact electrode 262 is disposed on the second electrode 220, the second insulating layer 520, and the third insulating layer 530.
  • the second contact electrode 262 may contact the other end of the light emitting device 300 and the exposed upper surface of the second electrode 220.
  • the other end of the light emitting device 300 may be electrically connected to the second electrode 220 through the second contact electrode 262.
  • the first contact electrode 261 may be disposed between the first electrode 210 and the third insulating layer 530, and the second contact electrode 262 may be disposed on the third insulating layer 530. .
  • the second contact electrode 262 may partially contact the second insulating layer 520, the third insulating layer 530, the second electrode 220, and the light emitting element 300.
  • One end of the second contact electrode 262 in the direction in which the first electrode 210 is disposed may be disposed on the third insulating layer 530.
  • the first contact electrode 261 and the second contact electrode 262 may be non-contact with each other by the second insulating layer 520 and the third insulating layer 530.
  • the present invention is not limited thereto, and in some cases, the third insulating layer 530 may be omitted.
  • the contact electrode 260 may include a conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al), and the like.
  • the contact electrode 260 may include a transparent conductive material, and light emitted from the light emitting device 300 may pass through the contact electrode 260 and travel toward the electrodes 210 and 220.
  • Each of the electrodes 210 and 220 includes a material having a high reflectance, and the electrodes 210 and 220 placed on the inclined sides of the inner banks 410 and 420 direct incident light to the upper direction of the first substrate 101. Can be reflected. However, it is not limited thereto.
  • the fourth insulating layer 550 may be entirely disposed on the first substrate 101.
  • the fourth insulating layer 550 may function to protect the external environment of members disposed on the first substrate 101.
  • first insulating layer 510, second insulating layer 520, third insulating layer 530, and fourth insulating layer 550 may include an inorganic insulating material or an organic insulating material.
  • first insulating layer 510, the second insulating layer 520, the third insulating layer 530, and the fourth insulating layer 550 are silicon oxide (SiOx), silicon nitride (SiNx), Inorganic insulating materials such as silicon oxynitride (SiOxNy), aluminum oxide (Al2O3), and aluminum nitride (AlN) may be included.
  • acrylic resin epoxy resin, phenol resin, polyamide resin, polyimide resin, unsaturated polyester resin, polyphenylene resin, polyphenylene sulfide resin, benzocyclobutene, cardo resin, siloxane resin , Silsesquioxane resin, polymethyl methacrylate, polycarbonate, polymethyl methacrylate-polycarbonate synthetic resin, and the like.
  • acrylic resin epoxy resin, phenol resin, polyamide resin, polyimide resin, unsaturated polyester resin, polyphenylene resin, polyphenylene sulfide resin, benzocycl
  • the light emitting device 300 may be a light emitting diode (Light Emitting diode), specifically, the light emitting device 300 has a size of a micrometer (micro-meter) or a nanometer (nano-meter) unit, It may be made of an inorganic light emitting diode. Inorganic light emitting diodes may be aligned between the two electrodes that form a polarity when an electric field is formed in a specific direction between two electrodes facing each other. The light emitting device 300 may be aligned between the electrodes by an electric field formed on the two electrodes.
  • Light Emitting diode Light Emitting diode
  • the light emitting device 300 may have a shape extending in one direction.
  • the light emitting device 300 may have a shape such as a rod, a wire, or a tube.
  • the light emitting device 300 may be cylindrical or rod-shaped.
  • the shape of the light-emitting element 300 is not limited thereto, and has a shape of a polygonal column such as a regular cube, a rectangular parallelepiped, or a hexagonal column, or extends in one direction but has a partially inclined outer surface. 300) can have a variety of forms.
  • a plurality of semiconductors included in the light emitting device 300 to be described later may have a structure that is sequentially disposed or stacked along the one direction.
  • the light emitting device 300 may include a semiconductor core and an insulating layer surrounding the semiconductor core.
  • the semiconductor core of the light emitting device 300 may include a semiconductor layer doped with an arbitrary conductivity type (eg, p-type or n-type) impurity.
  • the semiconductor layer may receive an electric signal applied from an external power source and emit it as light in a specific wavelength band.
  • FIG. 4 is a schematic diagram of a light emitting device according to an exemplary embodiment.
  • the light emitting device 300 may include a first semiconductor layer 310, a second semiconductor layer 320, an active layer 330, an electrode layer 370, and an insulating layer 380.
  • the light emitting device 300 may include a semiconductor core including a first semiconductor layer 310, a second semiconductor layer 320, and an active layer 330, and an insulating layer 380 surrounding an outer surface of the semiconductor core. .
  • the first semiconductor layer 310 is a semiconductor doped with a first polarity and may be an n-type semiconductor.
  • the first semiconductor layer 310 when the light emitting device 300 emits light in a blue wavelength band, the first semiconductor layer 310 is AlxGayIn1-x-yN (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ It may include a semiconductor material having the formula 1).
  • it may be any one or more of n-type doped AlGaInN, GaN, AlGaN, InGaN, AlN, and InN.
  • the first semiconductor layer 310 may be doped with an n-type dopant.
  • the n-type dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 310 may be n-GaN doped with n-type Si.
  • the length of the first semiconductor layer 310 may range from 1.5 ⁇ m to 5 ⁇ m, but is not limited thereto.
  • the second semiconductor layer 320 is disposed on the active layer 330 to be described later.
  • the second semiconductor layer 320 is a semiconductor doped with a second polarity different from the first polarity and may be a p-type semiconductor.
  • the second semiconductor The layer 320 may include a semiconductor material having a formula of AlxGayIn1-x-yN (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1).
  • it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with p-type.
  • the second semiconductor layer 320 may be doped with a p-type dopant.
  • the p-type dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the second semiconductor layer 320 may be p-GaN doped with p-type Mg.
  • the length of the second semiconductor layer 320 may range from 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • the first semiconductor layer 310 and the second semiconductor layer 320 are configured as one layer, but the present invention is not limited thereto. According to some embodiments, depending on the material of the active layer 330, the first semiconductor layer 310 and the second semiconductor layer 320 may have a larger number of layers, such as a clad layer or a tensile strain barrier reducing (TSBR). It may further include a layer. This will be described later with reference to other drawings.
  • TSBR tensile strain barrier reducing
  • the active layer 330 is disposed between the first semiconductor layer 310 and the second semiconductor layer 320.
  • the active layer 330 may include a material having a single or multiple quantum well structure.
  • the active layer 330 includes a material having a multiple quantum well structure, a plurality of quantum layers and well layers may be alternately stacked with each other.
  • the active layer 330 may emit light by combining an electron-hole pair according to an electric signal applied through the first semiconductor layer 310 and the second semiconductor layer 320.
  • the active layer 330 when the active layer 330 emits light in a blue wavelength band, it may include a material such as AlGaN or AlGaInN.
  • the active layer 330 when the active layer 330 has a structure in which quantum layers and well layers are alternately stacked in a multiple quantum well structure, the quantum layer may include a material such as AlGaN or AlGaInN, and the well layer may include a material such as GaN or AlInN.
  • the active layer 330 includes AlGaInN as a quantum layer and AlInN as a well layer, and as described above, the active layer 330 is blue light having a center wavelength band in the range of 450 nm to 495 nm. Can emit
  • the active layer 330 may have a structure in which a semiconductor material having a large band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, or a wavelength band of emitted light.
  • Other Group 3 to Group 5 semiconductor materials may be included according to the present invention.
  • the light emitted by the active layer 330 is not limited to light in the blue wavelength band, and in some cases, light in the red and green wavelength bands may be emitted.
  • the length of the active layer 330 may range from 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • light emitted from the active layer 330 may be emitted not only to the outer surface of the light emitting device 300 in the longitudinal direction, but also to both side surfaces.
  • the light emitted from the active layer 330 is not limited in directionality in one direction.
  • the electrode layer 370 may be an ohmic contact electrode. However, the present invention is not limited thereto, and may be a Schottky contact electrode.
  • the light emitting device 300 may include at least one electrode layer 370. 4 illustrates that the light emitting device 300 includes one electrode layer 370, but is not limited thereto. In some cases, the light emitting device 300 may include or be omitted in a larger number of electrode layers 370. The description of the light emitting device 300 to be described later may be equally applied even if the number of electrode layers 370 is changed or other structures are further included.
  • the electrode layer 370 may reduce resistance between the light emitting device 300 and the electrode or the contact electrode.
  • the electrode layer 370 may include a conductive metal.
  • the electrode layer 370 is aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), and ITZO ( Indium Tin-Zinc Oxide) may contain at least any one.
  • the electrode layer 370 may include a semiconductor material doped with n-type or p-type. The electrode layer 370 may include the same material or different materials, but is not limited thereto.
  • the insulating layer 380 is disposed to surround the outer surfaces of the plurality of semiconductor layers and electrode layers described above.
  • the insulating layer 380 may be disposed to surround at least an outer surface of the active layer 330, and may extend in one direction in which the light emitting device 300 extends.
  • the insulating layer 380 may function to protect the members.
  • the insulating layer 380 may be formed to surround side surfaces of the members, and both ends of the light emitting device 300 in the longitudinal direction may be exposed.
  • the insulating layer 380 is formed to extend in the length direction of the light emitting device 300 to cover from the first semiconductor layer 310 to the side surface of the electrode layer 370, but is not limited thereto.
  • the insulating layer 380 may cover only the outer surface of some of the semiconductor layers including the active layer 330, or may partially expose the outer surface of each electrode layer 370 by covering only a part of the outer surface of the electrode layer 370.
  • the insulating layer 380 may be formed to have a rounded top surface in cross section in a region adjacent to at least one end of the light emitting device 300.
  • the thickness of the insulating layer 380 may range from 10 nm to 1.0 ⁇ m, but is not limited thereto. Preferably, the thickness of the insulating layer 380 may be about 40 nm.
  • the light emitting device 300 may have a length h of 1 ⁇ m to 10 ⁇ m or 2 ⁇ m to 6 ⁇ m, and preferably 3 ⁇ m to 5 ⁇ m.
  • the diameter of the light emitting device 300 may be in the range of 300 nm to 700 nm, and the aspect ratio of the light emitting device 300 may be 1.2 to 100.
  • the present invention is not limited thereto, and the plurality of light emitting devices 300 included in the display device 10 may have different diameters according to a composition difference of the active layer 330.
  • the diameter of the light emitting device 300 may have a range of about 500 nm.
  • the insulating film 380 may include an insulating film 381 and a device disperser 385.
  • the element disperser 385 may be coupled to the outer surface of the insulating film 381 and may include a magnetic metal.
  • the light-emitting device 300 includes a device disperser 385 including a magnetic metal, and receives a magnetic force directed in a specific direction to maintain a dispersed state in ink for a long time.
  • the insulating film 381 may be formed to surround the outer surfaces of the plurality of semiconductor layers of the light emitting device 300.
  • the insulating film 381 is formed to surround at least the outer surface of the active layer 330, and in one direction in which the light emitting device 300 extends, for example, the first semiconductor layer 310, the active layer 330, and the second The semiconductor layer 320 may extend along the stacking direction.
  • the insulating film 381 may be formed to surround the outer surfaces of the first semiconductor layer 310, the second semiconductor layer 320, and the electrode layer 370 including the active layer 330.
  • the insulating film 381 is materials having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum nitride (AlN). , Aluminum oxide (Aluminum oxide, Al2O3), etc. may be included. Accordingly, an electrical short that may occur when the active layer 330 directly contacts an electrode through which an electrical signal is transmitted to the light emitting device 300 may be prevented. In addition, since the insulating film 381 includes the active layer 330 to protect the outer surface of the light-emitting element 300, it is possible to prevent a decrease in luminous efficiency.
  • the device disperser 385 may include a magnetic metal. According to an embodiment, the device disperser 385 is a ligand 385p that forms a coordination bond with the magnetic metal, and a first functional group 385a that is bonded to the ligand 385p to form a chemical bond with the insulating film 381. It may include. In addition, the device disperser 385 is coupled to the ligand 385p and may include a second functional group 385b different from the first functional group 385a.
  • FIG. 5 is a schematic diagram of an enlarged portion A of FIG. 4.
  • FIG. 5 schematically shows the insulating film 381 and the element disperser 385 by enlarging the outer surface of the insulating film 380 of FIG. 4.
  • the ligand 385p (“P” of FIG. 5) of the device disperser 385 may form a coordination bond with a magnetic metal (not shown).
  • the magnetic metal may form a coordination bond with the ligand 385p.
  • the magnetic metal may receive a magnetic force in one direction by the magnetic field.
  • the light-emitting device 300 may receive magnetic force received by the magnetic metal, and the rate of sedimentation in the ink is slow, so that the dispersed state may be maintained for a long time.
  • the light emitting device 300 may be uniformly distributed while a magnetic field is applied and sprayed through the inkjet printing process.
  • the kind of the ligand 385p and the magnetic metal is not particularly limited.
  • the ligand 385p is not particularly limited as long as it has a structure capable of fixing the magnetic metal by forming a coordination bond using a magnetic metal as a center metal.
  • the ligand 385p may be a porphyrin structure, a multi-dentate structure, and the like, and the magnetic metal may be Fe, Mn, Co, Ni, Cr, etc., but is not limited thereto. .
  • the first functional group 385a (“X” in FIG. 5) of the device disperser 385 may be combined with the ligand 385p to form a chemical bond with the outer surface of the insulating film 381.
  • the first functional group 385a may form a covalent bond with the material forming the insulating film 381, and the ligand 385p forming a coordination bond with the magnetic metal is insulated through the first functional group 385a. It may be bonded to the film 381.
  • the first functional group 385a may include a bonding portion forming a chemical bond with the insulating film 381, and a connecting portion connected to the bonding portion and bonded to the ligand 385p.
  • the insulating film 381 may include a material such as aluminum oxide (Al 2 O 3 ) or silicon oxide (SiOx) as described above, and the bonding portion of the first functional group 385a is a silane group.
  • Silane silane
  • a boronic acid group Boronate
  • a carboxylic acid group Carboxylic acid
  • an amine group Amine
  • a thiol group Thiol
  • a functional group such as a phosphoric acid group (Phosphoric acid).
  • Phosphoric acid phosphoric acid
  • the first functional group 385a may include an alkenyl group or an alkynyl group having 1 to 6 carbon atoms as a connecting portion. That is, the first functional group 385a may include a carbon chain having a single bond. A single bond rotation of the carbon chain having a single bond is possible, and the ligand 385p and the magnetic metal bonded to the insulating film 381 through the first functional group 385a can be oriented in a random direction. have.
  • the magnetic metal is applied with a magnetic force in one direction by the magnetic field, the connection portion of the first functional group 385a rotates, and the element disperser 385 is in the same direction. Can be oriented.
  • the device disperser 385 may further include at least one second functional group 385b coupled to the ligand 385p.
  • the second functional group 385b may be a functional group different from the first functional group 385a.
  • the light emitting device 300 may be prepared in a dispersed state in ink, and the outer surfaces of the light emitting devices 300 may be surface-treated so as not to aggregate with other light emitting devices 300.
  • the insulating film 380 of the light-emitting element 300 further includes a second functional group 385b in which the element disperser 385 includes a hydrophobic functional group, and the plurality of light-emitting elements 300 are They can be dispersed without agglomeration with each other.
  • the second functional group 385b may be an alkyl group having 1 to 6 carbon atoms, a fluoroalkyl group having 1 to 6 carbon atoms, a cycloalkyl group having 3 to 6 carbon atoms, or the like, but is not limited thereto.
  • the device disperser 385 of the light emitting device 300 may have a structure represented by any one of Formulas A to D below.
  • M is at least one of Fe 2+ , Mn 2+ , Co 2+ , Ni 2+ or Cr 2+
  • R 1 is a silane group, a boronic acid group, a carboxylic acid group, an amine group , At least one of a thiol group and a phosphoric acid group, wherein R 2 to R 4 are each independently hydrogen, a C 1 to C 6 alkyl group, a C 1 to C 6 fluoroalkyl group, a C 3 to C 6 cycloalkyl group
  • n is an integer of 1 to 6, and the dash line means coordinated bonding.
  • the device disperser 385 may have a structure represented by any one of Formulas A to D.
  • M is a magnetic metal
  • R 1 is a bonding portion of the first functional group 385a
  • R 2 to R 4 may be a second functional group 385b.
  • the device disperser 385 may include a ligand 385p using a magnetic metal as a center metal and forming a coordination bond therewith.
  • the ligand 385p of the device disperser 385 may be a porphyrin structure or a multiple dentate structure.
  • the ligand 385p when the ligand 385p is a porphyrin structure, at least some of the four nitrogen atoms (N) of the porphyrin structure may form a coordination bond with the magnetic metal (M).
  • the ligand (385p) when the ligand (385p) is a multi-dentate structure, at least some of the oxygen atoms (O) or nitrogen atoms (N) of the dentate structure may form a coordination bond with a magnetic metal. have.
  • the magnetic metal can form a coordination bond with the ligand 385p in the form of charged ions.
  • the first functional group 385a may include R 1 corresponding to the coupling portion and -C n H 2n- corresponding to the coupling portion.
  • R 1 may form a chemical bond with the insulating film 381 of the insulating film 380, for example, a covalent bond, and the carbon chain (-C n H 2n- ) corresponding to the connection part is a porphyrin structure or a dentate structure Can be combined.
  • R 2 to R 4 corresponding to the second functional group 385b may include a hydrophobic functional group as described above. However, when they are each independently hydrogen, the device disperser 385 may have a structure that does not include the second functional group 385b.
  • the magnetic metal M may form a coordination bond with the ligand 385p and be fixed thereto.
  • the magnetic metal M may receive magnetic force according to the direction of the magnetic field.
  • the light emitting device 300 may receive a magnetic force in a direction opposite to the direction of gravity according to the direction of the magnetic field, and the sedimentation speed may be slowed in the ink in which the magnetic field is formed.
  • FIG. 6 is a schematic diagram illustrating that a magnetic field is applied to a light emitting device according to an exemplary embodiment.
  • FIG. 7 is a schematic diagram of an enlarged portion B of FIG. 6.
  • the insulating film 380 includes the element disperser 385, and the ink ( It can be prepared in a dispersed state within S).
  • the ink S may be an organic solvent that does not react with the light emitting device 300 and can be stored in a dispersed state.
  • the ink S may be a material that is vaporized or volatilized by heat.
  • the ink S may be volatilized and removed through a heat treatment process.
  • the ink S may have a viscosity such that the light-emitting elements 300 can be smoothly dispersed, but may have a boiling point or viscosity such that it can be easily volatilized by heat.
  • the ink (S) may be propylene glycol monomethylether (PGME), propylene glycol monomethylether acetate (PGMEA), propylene glycol (PG), acetone, alcohol, toluene, etc. have. However, it is not limited thereto.
  • the light emitting device 300 includes a semiconductor layer or a semiconductor core having a large specific gravity. As shown in FIG. 7, the light-emitting elements 300 dispersed in the ink S may be settled toward the lower surface of the container in which the ink S is prepared by applying the gravity F 1. When the light-emitting element 300 is settled in the ink (S), the number of light-emitting elements 300 included in the ink (S) is non-uniform in the process of spraying the ink (S) during the manufacturing process of the display device 10 can do.
  • the light-emitting device 300 includes a device disperser 385 including a magnetic metal M, and when placed in a magnetic field directed in one direction, a magnetic force in the one direction may be transmitted.
  • a magnetic field B 0 is formed in the ink S in a direction opposite to the gravitational direction
  • the magnetic metal included in the device disperser 385 of the light emitting device 300 is a magnetic field B 0 Magnetic force can be applied in a direction parallel to the direction of.
  • the magnetic metal may form a coordination bond with the ligand 385p in the form of an ion carrying an electric charge.
  • a magnetic metal carrying an electric charge may apply a magnetic force, which is an attractive force or a repulsive force, depending on the direction of the magnetic field B 0.
  • the light-emitting device 300 may receive a magnetic force applied to the magnetic metal of the device disperser 385 (F 2 in FIG. 6 ), and in some embodiments, the direction in which the magnetic field B 0 is formed is a direction opposite to the direction of gravity. I can. That is, the light-emitting element 300 may receive a magnetic force F 2 directed in a direction opposite to the direction of gravity according to the direction of the magnetic field B0. Accordingly, the light-emitting element 300 according to an exemplary embodiment can maintain a dispersed state for a long time due to a slow sedimentation speed in the ink S, and the light-emitting element 300 is uniformly dispersed and the display device 10 It may be sprayed through an inkjet printing process during the manufacturing process of.
  • a method of applying the magnetic field B 0 to the light emitting device 300 is not particularly limited.
  • the magnetic field (B 0 ) may be formed through a coil surrounding a container in which the ink S in which the light emitting element 300 is dispersed is prepared, and in some cases, a predetermined magnetic field from a device prepared outside the container (B 0 ) may be applied.
  • FIG. 8 is a flowchart illustrating a method of manufacturing a display device according to an exemplary embodiment.
  • the step of preparing the ink S in which the light emitting element 300 is dispersed and applying a magnetic field to the light emitting element 300 (S1) Step (S2) of preparing a target substrate (SUB) on which the first electrode 210 and the second electrode 220 disposed spaced apart from each other are formed, and spraying the ink (S) onto the target substrate (SUB) (S2) and the target
  • the light emitting device 300 may include a step S3 of seating between the first electrode 210 and the second electrode 220.
  • the light-emitting element 300 is prepared in a dispersed state in the ink S, and a magnetic field may be applied. As described above, when a magnetic field is applied to the light-emitting element 300, the settling speed may be slowed by receiving a magnetic force received by the magnetic metal included in the element disperser 385.
  • the light emitting device 300 may maintain a uniformly dispersed state before being sprayed onto the target substrate SUB on which the first electrode 210 and the second electrode 220 are disposed through an inkjet printing process.
  • a manufacturing process of the display device 10 will be described in detail with reference to other drawings.
  • the ink S in which the light emitting device 300 including the semiconductor core and the insulating film 380 is dispersed is prepared, and a magnetic field is applied to the light emitting device 300.
  • the device disperser 385 of the light-emitting element 300 may receive magnetic force from a magnetic metal by a magnetic field, and the light-emitting element 300 may receive the magnetic force.
  • the light emitting element 300 may apply a magnetic force in a direction opposite to the direction of gravity.
  • the light-emitting element 300 is applied to the light-emitting element 300 to maintain a uniformly dispersed state in the ink S.
  • a magnetic field is applied in one direction. The magnetic field may be applied so that the magnetic force received by the light emitting device 300 faces in a direction opposite to the direction of gravity. As shown in FIG. 6, the light-emitting element 300 may receive magnetic force F 2 in a direction opposite to the gravitational force F 1 , and the settling speed in the ink S may be slow.
  • FIG. 9 is a cross-sectional view illustrating a step in a manufacturing process of a display device according to an exemplary embodiment.
  • a target substrate SUB on which the first electrode 210 and the second electrode 220 are disposed is prepared.
  • the display device 10 includes the first electrode 210 and the second electrode.
  • a plurality of conductive layers and insulating layers disposed under the electrode 220 may be further disposed. That is, the target substrate SUB of FIG. 9 may be understood to include a plurality of conductive layers and insulating layers disposed thereon, including the first substrate 101 of FIG. 3. The description thereof is the same as described above, and a detailed description thereof will be omitted.
  • FIGS. 10 and 11 are cross-sectional views illustrating one step in a manufacturing process of a display device according to an exemplary embodiment.
  • the ink S in which the light emitting element 300 is dispersed on the first substrate 101 is sprayed (S2).
  • the ink S may be sprayed onto the first substrate 101 by a printing process using an inkjet printing apparatus (not shown).
  • the ink S in which the light emitting element 300 is dispersed may be prepared, and as described above, a magnetic field in one direction may be formed in the ink S.
  • the ink S may be sprayed onto the first substrate 101 while the magnetic field B0 is applied.
  • the display device 10 includes a plurality of pixels PX and sub-pixels PXn, and the ink S in which the light-emitting element 300 is dispersed for each sub-pixel PXn in the inkjet printing process is Can be sprayed.
  • the inkjet printing process may be performed in a state in which a magnetic field is applied to the light emitting device 300 so that the light emitting device 300 maintains a uniformly dispersed state during the spraying process of the ink S. Accordingly, a uniform number of light emitting devices 300 may be dispersed in the ink S sprayed for each pixel PX or sub-pixel PXn.
  • the ink S'sprayed without a magnetic field applied to the light-emitting element 300 some of the light-emitting elements 300 may settle on the lower surface of the container in which the ink S'is prepared. I can.
  • the ink S'sprayed on some sub-pixels PXn in the inkjet printing process may include a smaller number of light-emitting elements 300 than the ink S'sprayed on other sub-pixels PXn.
  • the step of spraying the ink S while a magnetic field is applied to the light emitting device 300 may be performed, and ink sprayed for each sub-pixel PXn.
  • S may include a uniform number of light emitting devices 300. Accordingly, in the display device 10, a uniform number of light emitting devices 300 may be disposed for each of the plurality of pixels PX or the sub-pixels PXn.
  • FIG. 12 is a cross-sectional view illustrating a step in a manufacturing process of a display device according to an exemplary embodiment.
  • 13 is a schematic diagram showing that light emitting elements are aligned in the step of FIG. 12.
  • the light emitting device 300 is mounted (S3) between the first electrode 210 and the second electrode 220.
  • an electric field E may be generated on the target substrate SUB.
  • the alignment signal may be an AC voltage, and the AC voltage may have a voltage of ⁇ (10 to 50) V and a frequency of 10 kHz to 1 MHz.
  • the light-emitting element 300 to which the electric field E is applied may receive a dielectrophoretic force in the ink S, and the light-emitting element 300 receiving a dielectrophoretic force ('FE' in FIG. 13) is As the orientation direction and position are changed, it may be seated between the first electrode 210 and the second electrode 220.
  • the light emitting device 300 in the step of mounting the light emitting device 300, has one end disposed on the first electrode 210 by an electric field E, and the other end thereof is a second electrode ( 220). As shown in FIG. 13, both ends of the light-emitting element 300 may move toward the electrodes 210 and 220 from the initial injection position (dotted portion in FIG. 13), and each of the light-emitting elements 300 is extended. The direction may be oriented toward one direction. Both ends of the light-emitting elements 300 may be disposed on the electrodes 210 and 220, but the present invention is not limited thereto, and the light-emitting element 300 may be disposed between the electrodes 210 and 220 in some cases.
  • FIG. 14 is a cross-sectional view illustrating a step in a manufacturing process of a display device according to an exemplary embodiment.
  • the ink S sprayed on the target substrate SUB is removed.
  • the step of removing the ink S is performed through a heat treatment apparatus, and the heat treatment apparatus may irradiate heat or infrared rays onto the target substrate SUB.
  • the light emitting element 300 is prevented from flowing and may be seated between the electrodes 210 and 220.
  • the display device 10 may be manufactured.
  • the manufacturing process of the display device 10 includes applying a magnetic field to the light emitting element 300 including the element disperser 385.
  • a magnetic field is applied to the light-emitting element 300
  • a magnetic force is applied to the magnetic metal of the element disperser 385, and the light-emitting element 300 may receive the magnetic force.
  • the light emitting device 300 may maintain a dispersed state in the ink S in which the magnetic field is formed, and the ink S sprayed in the inkjet printing process may include a uniform number of light emitting devices 300.
  • the display device 10 may include a uniform number of light emitting devices 300 for each sub-pixel PXn.
  • the structure of the light-emitting device 300 is not limited to that shown in FIG. 4 and may have other structures.
  • 16 is a schematic diagram of a light emitting device according to another embodiment.
  • the light emitting device 300 ′ may have a shape extending in one direction, but may have a partially inclined side surface. That is, the light emitting device 300 ′ according to the exemplary embodiment may have a partially conical shape.
  • the light-emitting element 300' of FIG. 15 is the same as the light-emitting element 300 of FIG. 4 except that the shapes of each layer are partially different.
  • the same content will be omitted and the differences will be described.
  • the light emitting device 300' may be formed so that a plurality of layers are not stacked in one direction, and each layer surrounds an outer surface of another layer.
  • the light emitting device 300' of FIG. 15 may be formed such that a plurality of semiconductor layers surround at least a portion of an outer surface of another layer.
  • the light-emitting device 300 ′ may include a semiconductor core in which at least a partial region extends in one direction and an insulating layer 380 ′ formed to surround the semiconductor core.
  • the semiconductor core may include a first semiconductor layer 310', an active layer 330', a second semiconductor layer 320', and an electrode layer 370'.
  • the first semiconductor layer 310' may extend in one direction and have both ends thereof inclined toward the center.
  • the first semiconductor layer 310 ′ of FIG. 15 may have a rod-shaped or cylindrical body portion, and end portions having an inclined side surface respectively above and below the body portion.
  • the upper end of the main body may have a steeper slope than the lower end.
  • the active layer 330' is disposed to surround the outer surface of the body portion of the first semiconductor layer 310'.
  • the active layer 330' may have an annular shape extending in one direction.
  • the active layer 330' may not be formed on the upper and lower portions of the first semiconductor layer 310'.
  • the active layer 330 ′ may be formed only on a side of the first semiconductor layer 310 ′ that is not inclined. However, it is not limited thereto. Accordingly, light emitted from the active layer 330 ′ may be emitted not only to both ends of the light emitting device 300 ′ in the longitudinal direction, but also to both sides of the light emitting device 300 ′.
  • the light emitting device 300 ′ of FIG. 15 has a larger area of the active layer 330 ′ and may emit a greater amount of light.
  • the second semiconductor layer 320 ′ is disposed to surround the outer surface of the active layer 330 ′ and an upper end of the first semiconductor layer 310 ′.
  • the second semiconductor layer 320 ′ may include an annular body portion extending in one direction and an upper end portion formed such that a side surface thereof is inclined. That is, the second semiconductor layer 320 ′ may directly contact the parallel side surface of the active layer 330 ′ and the inclined upper end of the first semiconductor layer 310 ′. However, the second semiconductor layer 320 ′ is not formed at the lower end of the first semiconductor layer 310 ′.
  • the electrode layer 370' is disposed to surround the outer surface of the second semiconductor layer 320'. That is, the shape of the electrode layer 370 ′ may be substantially the same as the second semiconductor layer 320 ′. That is, the electrode layer 370 ′ may be in full contact with the outer surface of the second semiconductor layer 320 ′.
  • the insulating layer 380 ′ may be disposed to surround outer surfaces of the electrode layer 370 ′ and the first semiconductor layer 310 ′.
  • the insulating layer 380 ′ includes the electrode layer 370 ′ and may directly contact the lower end of the first semiconductor layer 310 ′ and the exposed lower end of the active layer 330 ′ and the second semiconductor layer 320 ′. .
  • the insulating layer 380 ′ may include an insulating film 381 ′ and a device disperser 385 ′. Description of this is the same as described above.
  • the display device 10 may include electrodes 210 and 220 having different shapes from those of FIGS. 2 and 3.
  • 16 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • the display device 10_1 may further include portions in which the first electrode 210_1 and the second electrode 220_1 extend in the first direction DR1, respectively.
  • the display device 10_1 of FIG. 16 is different from the display device 10 of FIG. 2 in that the first electrode 210_1 and the second electrode 220_1 have different shapes.
  • overlapping descriptions will be omitted and descriptions will be made focusing on differences.
  • the display device 10_1 of FIG. 16 includes electrode stem portions 210S_1 and 220S_1 and 210S_1 in which the first electrode 210_1 and the second electrode 220_1 extend in the first direction DR1, respectively. At least one electrode branch 210B_1 and 220B_1 branched in the second direction DR2 in 220S_1) may be included.
  • the first electrode 210_1 is branched from the first electrode stem portion 210S_1 and the first electrode stem portion 210S_1 disposed to extend in the first direction DR1 and extends in the second direction DR2. It may include at least one first electrode branch 210B_1.
  • Both ends of the first electrode stem 210S_1 of an arbitrary pixel are spaced apart between each sub-pixel PXn and terminate, but the adjacent sub-pixels in the same row (e.g., adjacent in the first direction DR1).
  • the first electrode stem part 210S_1 may be substantially on the same straight line. Since both ends of the first electrode stem portions 210S_1 disposed in each sub-pixel PXn are spaced apart from each other, electric signals may be independently transmitted to each of the first electrode branch portions 210B_1.
  • the first electrode branch portion 210B_1 is branched from at least a portion of the first electrode stem portion 210S_1 and is disposed to extend in the second direction DR2. However, the first electrode branch portion 210B_1 may be terminated while being spaced apart from the second electrode stem portion 220S_1 disposed to face the first electrode stem portion 210S_1.
  • the second electrode 220_1 is branched from the second electrode stem portion 220S_1 and the second electrode stem portion 220S_1 disposed to extend in the first direction DR1 and extends in the second direction DR2.
  • a second electrode branch part 220B_1 may be included.
  • the second electrode stem portion 220S_1 is disposed to face the first electrode stem portion 210S_1 and spaced apart, and the second electrode branch portion 220B_1 is disposed to face the at least one first electrode branch portion 210B_1. I can.
  • the second electrode stem portion 220S_1 may extend in the first direction DR1 and may be disposed to cross each of the sub-pixels PXn.
  • the second electrode stem 220S_1 crossing each sub-pixel PXn is formed at the outer portion of the display area DPA in which each pixel PX or the sub-pixels PXn is disposed, or in the non-display area NDA. It can be connected to a portion extending in the direction.
  • the second electrode branch portion 220B_1 may be branched in the second direction DR2 from the second electrode stem portion 220S_1, but may be terminated while being spaced apart from the first electrode stem portion 210S.
  • the second electrode branch portion 220B_1 is disposed to face the first electrode branch portion 210B_1 and spaced apart, thereby forming a region in which the light emitting elements 300 are disposed therebetween.
  • first electrode branch portions 210B_1 and one second electrode branch portion 220B_1 are disposed in one sub-pixel PXn, so that the first electrode 210_1 is the second electrode branch portion 220B_1. It is shown arranged in a shape surrounding the outer surface of the. However, it is not limited thereto. In the display device 10_1, a larger or smaller number of electrode branch portions 210B_1 and 220B_1 may be disposed for each sub-pixel PXn. In this case, the first electrode branch portions 210B_1 and the second electrode branch portions 220B_1 may be alternately disposed to be spaced apart from each other.
  • the light emitting devices 300 may be disposed between the first electrode branch portion 210B_1 and the second electrode branch portion 220B_1, and the first contact electrode 261 and the second contact electrode 262 are each a first electrode It may be disposed on the branch portion 210B_1 and the second electrode branch portion 220B_1.
  • a larger number of light emitting elements 300 including a larger number of electrodes 210_1 and 220_1 or electrode branches 210B_1 and 220B_1 are disposed in one sub-pixel PXn. Can be.
  • descriptions of other members are substantially the same as those described above with reference to FIGS. 2 and 3, and detailed descriptions will be omitted.
  • 17 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • the display device 10_2 in the display device 10_2 according to an exemplary embodiment, at least a portion of the first electrode 210_2 and the second electrode 220_2 has a curved shape, and the first electrode 210_2 has a curved shape.
  • the region may be spaced apart from and face the curved region of the second electrode 220_2.
  • the display device 10_2 of FIG. 17 is different from the display device 10 of FIG. 2 in that the first electrode 210_2 and the second electrode 220_2 have different shapes.
  • overlapping descriptions will be omitted and descriptions will be made focusing on differences.
  • the first electrode 210_2 of the display device 10_2 of FIG. 17 may include a plurality of holes HOL.
  • the first electrode 210_2 may include a first hole HOL1, a second hole HOL2, and a third hole HOL3 arranged along the second direction DR2. have.
  • the present invention is not limited thereto, and the first electrode 210_2 may include a larger number of holes HOL, a smaller number, or only one hole HOL.
  • a description will be made by illustrating that the first electrode 210_2 includes the first hole HOL1, the second hole HOL2, and the third hole HOL3.
  • each of the first hole HOL1, the second hole HOL2, and the third hole HOL3 may have a circular planar shape.
  • the first electrode 210_2 may include a curved region formed by each of the holes HOL, and may face the second electrode 220_2 in the curved region.
  • this is exemplary and is not limited thereto.
  • Each of the first hole HOL1, the second hole HOL2, and the third hole HOL3 is not limited in shape as long as it can provide a space in which the second electrode 220_2 is disposed, as described later, For example, it may have a planar shape such as an ellipse, a polygon of a rectangle or more.
  • a plurality of second electrodes 220_2 may be disposed in each sub-pixel PXn.
  • three second electrodes 220_2 may be disposed corresponding to the first to third holes HOL1, HOL2, and HOL3 of the first electrode 210_2.
  • the second electrode 220_2 may be positioned in each of the first to third holes HOL1, HOL2, and HOL3, and may be surrounded by the first electrode 210_2.
  • the holes HOL of the first electrode 210_2 have a curved outer surface
  • the second electrodes 220_2 correspondingly disposed in the hole HOL of the first electrode 210_2 have an outer surface. It may have this curved shape and may be spaced apart from and face the first electrode 210_2.
  • the first electrode 210_2 may include holes HOL having a circular shape in plan view
  • the second electrode 220_2 may have a circular shape in plan view.
  • the first electrode 210_2 may face the curved surface of the region where the hole HOL is formed is spaced apart from the curved outer surface of the second electrode 220_2.
  • the first electrode 210_2 may be disposed to surround the outer surface of the second electrode 220_2.
  • the light emitting devices 300 may be disposed between the first electrode 210_2 and the second electrode 220_2.
  • the display device 10_2 according to the present exemplary embodiment includes a second electrode 220_2 having a circular shape and a first electrode 210_2 disposed to surround the second electrode 220_2, and the plurality of light emitting devices 300 are second electrodes. It may be arranged along the curved outer surface of (220_2).
  • the light-emitting elements 300 have a shape extending in one direction, the light-emitting elements 300 arranged along the curved outer surface of the second electrode 220_2 in each sub-pixel PXn are extended.
  • the directions may be arranged to face different directions.
  • Each of the sub-pixels PXn may have various emission directions according to the direction in which the extended direction of the light emitting device 300 is directed.
  • the first electrode 210_2 and the second electrode 220_2 are arranged to have a curved shape, so that the light emitting elements 300 disposed therebetween face different directions. It is disposed, and the side visibility of the display device 10_2 may be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

발광 소자, 표시 장치 및 이의 제조 방법이 제공된다. 발광 소자는 제1 극성으로 도핑된 제1 반도체층, 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층 및 적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되, 상기 절연막은 상기 활성층을 둘러싸는 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함한다.

Description

발광 소자, 표시 장치 및 이의 제조 방법
본 발명은 발광 소자, 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 자성 금속을 포함하는 소자 분산기가 외면에 결합된 발광 소자를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 상기 발광 소자를 포함하는 표시 장치 및 이의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자는 제1 극성으로 도핑된 제1 반도체층, 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층 및 적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되, 상기 절연막은 상기 활성층을 둘러싸는 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함한다.
상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드 및 상기 리간드에 결합된 제1 작용기를 포함할 수 있다.
상기 리간드는 포르피린 구조체 또는 다중 덴테이트 구조체 중 어느 하나이고, 상기 자성 금속은 Fe, Co, Ni, Mn 및 Cr 중 어느 하나일 수 있다.
상기 제1 작용기는 상기 절연 피막과 화학 결합을 형성할 수 있다.
상기 제1 작용기는 실란기(Silane), 보론산기(Boronate), 카르복시산기(Carboxylic acid), 아민기(Amine), 싸이올기(Thiol) 및 인산기(Phosphoric acid) 중 적어도 어느 하나일 수 있다.
상기 소자 분산기는 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 더 포함할 수 있다.
상기 제2 작용기는 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로 알킬기 및 탄소수 3 내지 6의 싸이클로 알킬기 중 적어도 어느 하나를 포함할 수 있다.
상기 소자 분산기는 하기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 가질 수 있다.
[화학식 A]
Figure PCTKR2020011850-appb-img-000001
[화학식 B]
Figure PCTKR2020011850-appb-img-000002
[화학식 C]
Figure PCTKR2020011850-appb-img-000003
[화학식 D]
Figure PCTKR2020011850-appb-img-000004
상기 화학식 A 내지 D에서, 상기 M은 Fe 2+, Mn 2+, Co 2+, Ni 2+ 또는 Cr 2+ 중 적어도 어느 하나이고, 상기 R 1은 실란기, 보론산기, 카르복시산기, 아민기, 싸이올기, 인산기 중 적어도 어느 하나이고, 상기 R 2 내지 R 4는 각각 독립적으로, 수소, 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로알킬기, 탄소수 3 내지 6의 싸이클로 알킬기 중 어느 하나이며, 상기 n은 1 내지 6의 정수이고, 상기 대시선(dash line)은 배위 결합(coordinated bonding)을 의미한다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 전극 및 상기 제1 전극과 이격 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자를 포함하고, 상기 발광 소자는 제1 극성으로 도핑된 제1 반도체층, 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층 및 적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되, 상기 절연막은 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함한다.
상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드, 상기 리간드에 결합되어 상기 절연 피막과 화학 결합을 형성하는 제1 작용기 및 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 포함할 수 있다.
상기 소자 분산기는 상기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 가질 수 있다.
상기 제1 전극과 상기 제2 전극 사이에 배치되되 상기 제1 전극과 상기 제2 전극의 적어도 일부를 덮는 제1 절연층 및 상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 절연층 상에 배치된 제2 절연층을 더 포함하고, 상기 발광 소자는 상기 제1 절연층과 상기 제2 절연층 상에 배치될 수 있다.
상기 발광 소자의 소자 분산기는 상기 제1 절연층 및 상기 제2 절연층과 직접 접촉할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 반도체 코어 및 상기 반도체 코어를 둘러싸는 절연막을 포함하는 발광 소자가 분산된 잉크를 준비하고, 상기 발광 소자에 자기장을 인가하는 단계, 서로 이격되어 배치된 제1 전극 및 제2 전극이 형성된 대상 기판을 준비하고, 상기 대상 기판 상에 상기 발광 소자가 분산된 잉크를 분사하는 단계 및 상기 대상 기판 상에 전기장을 생성하여 상기 발광 소자를 상기 제1 전극과 상기 제2 전극 사이에 안착시키는 단계를 포함한다.
상기 반도체 코어는 제1 극성으로 도핑된 제1 반도체층, 상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층 및 적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되, 상기 절연막은 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함할 수 있다.
상기 소자 분산기의 자성 금속은 상기 자기장에 의해 자기력을 인가 받고, 상기 자기장을 인가하는 단계에서, 상기 발광 소자는 중력 방향의 반대 방향으로 상기 자기력이 전달될 수 있다.
상기 잉크는 상기 자기장이 인가된 상태에서 상기 대상 기판 상에 분사될 수 있다.
상기 발광 소자를 안착시키는 단계에서, 상기 발광 소자는 상기 전기장에 의해 일 단부는 상기 제1 전극 상에 배치되고 타 단부는 상기 제2 전극 상에 배치될 수 있다.
상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드, 상기 리간드에 결합되어 상기 절연 피막과 화학 결합을 형성하는 제1 작용기 및 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 포함할 수 있다.
상기 소자 분산기는 상기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 가질 수 있다.
일 실시예에 따른 발광 소자는 반도체 코어 및 이를 둘러싸는 절연막을 포함하고, 절연막은 절연 피막과 절연 피막의 외면에 결합된 소자 분산기를 포함할 수 있다. 소자 분산기는 자성 금속 및 상기 자성 금속과 배위 결합을 형성할 수 있는 리간드를 포함한다. 상기 자성 금속은 자기장에 의해 자기력을 인가 받을 수 있고, 발광 소자는 자성 금속이 받는 자기력을 전달 받아 잉크 내에서 침강되는 속도가 느려질 수 있다.
이에 따라, 발광 소자를 포함하는 표시 장치의 제조 공정 중, 발광 소자가 잉크 내에서 균일하게 분산된 상태로 잉크젯 프린팅 공정을 통해 분사될 수 있고, 분사된 각 잉크는 균일한 개수의 발광 소자를 포함할 수 있다.
또한, 일 실시예에 따른 표시 장치는 상술한 제조 공정을 통해 각 화소 마다 균일한 개수의 발광 소자가 배치될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 III-III' 선을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
도 5는 도 4의 A부분을 확대한 개략도이다.
도 6은 일 실시예에 따른 발광 소자에 자기장이 인가된 것을 나타내는 개략도이다.
도 7은 도 6의 B부분을 확대한 개략도이다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 9는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
도 10 및 도 11은 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도들이다.
도 12는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
도 13은 도 12의 단계에서 발광 소자들이 정렬되는 것을 나타내는 개략도이다.
도 14는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
도 15는 다른 실시예에 따른 발광 소자의 개략도이다.
도 16은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 17은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 3은 도 2의 III-III'선을 따라 자른 단면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 발광 영역(EMA2)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 발광 소자(300)는 활성층(도 4의 '330')을 포함하고, 활성층(330)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 발광 소자(300)의 활성층(330)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
도면에 도시되지 않았으나, 표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역을 포함할 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
도 3은 도 2의 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 3은 도 2의 제1 서브 화소(PX1)에 배치된 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3을 참조하면, 표시 장치(10)는 제1 기판(101) 상에 배치되는 회로 소자층과 표시 소자층을 포함할 수 있다. 제1 기판(101) 상에는 반도체층, 복수의 도전층, 및 복수의 절연층이 배치되고, 이들은 각각 회로 소자층과 표시 소자층을 구성할 수 있다. 복수의 도전층은 제1 평탄화층(109)의 하부에 배치되어 회로소자층을 구성하는 제1 게이트 도전층, 제2 게이트 도전층, 제1 데이터 도전층, 제2 데이터 도전층과, 제1 평탄화층(109) 상에 배치되어 표시소자층을 구성하는 전극(210, 220) 및 접촉 전극(260)들을 포함할 수 있다. 복수의 절연층은 버퍼층(102), 제1 게이트 절연층(103), 제1 보호층(105), 제1 층간 절연층(107), 제2 층간 절연층(108), 제1 평탄화층(109), 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550) 등을 포함할 수 있다.
회로소자층은 발광 소자(300)를 구동하기 위한 회로 소자와 복수의 배선들로써, 구동 트랜지스터(DT), 스위칭 트랜지스터(ST), 제1 도전 패턴(CDP) 및 복수의 전압 배선(VDL, VSL)을 포함하고, 표시소자층은 발광 소자(300)를 포함하여 제1 전극(210), 제2 전극(220), 제1 접촉 전극(261) 및 제2 접촉 전극(262)등을 포함할 수 있다.
제1 기판(101)은 절연 기판일 수 있다. 제1 기판(101)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(101)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML1, BML2)은 제1 기판(101) 상에 배치될 수 있다. 차광층(BML1, BML2)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)과 제2 차광층(BML2)은 적어도 각각 구동 트랜지스터(DT)의 제1 활성물질층(DT_ACT) 및 스위칭 트랜지스터(ST)의 제2 활성물질층(ST_ACT)과 중첩하도록 배치된다. 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(DT_ACT, ST_ACT)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML1, BML2)은 생략될 수 있다. 도면에 도시되지 않았으나, 제1 차광층(BML1)은 후술하는 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결되고, 제2 차광층(BML2)은 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 전기적으로 연결될 수 있다.
버퍼층(102)은 차광층(BML1, BML2)을 포함하여 제1 기판(101) 상에 전면적으로 배치될 수 있다. 버퍼층(102)은 투습에 취약한 제1 기판(101)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터(DT, ST)들을 보호하기 위해 제1 기판(101) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(102)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(102)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층은 버퍼층(102) 상에 배치된다. 반도체층은 구동 트랜지스터(DT)의 제1 활성물질층(DT_ACT)과 스위칭 트랜지스터(ST)의 제2 활성물질층(ST_ACT)을 포함할 수 있다. 이들은 후술하는 제1 게이트 도전층의 게이트 전극(DT_G, ST_G)등과 부분적으로 중첩하도록 배치될 수 있다.
예시적인 실시예에서, 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 반도체층이 다결정 실리콘을 포함하는 경우, 제1 활성물질층(DT_ACT)은 제1 도핑 영역(DT_ACTa), 제2 도핑 영역(DT_ACTb) 및 제1 채널 영역(DT_ACTc)을 포함할 수 있다. 제1 채널 영역(DT_ACTc)은 제1 도핑 영역(DT_ACTa)과 제2 도핑 영역(DT_ACTb) 사이에 배치될 수 있다. 제2 활성물질층(ST_ACT)은 제3 도핑 영역(ST_ACTa), 제4 도핑 영역(ST_ACTb) 및 제2 채널 영역(ST_ACTc)을 포함할 수 있다. 제2 채널 영역(ST_ACTc)은 제3 도핑 영역(ST_ACTa)과 제4 도핑 영역(ST_ACTb) 사이에 배치될 수 있다. 제1 도핑 영역(DT_ACTa), 제2 도핑 영역(DT_ACTb), 제3 도핑 영역(ST_ACTa) 및 제4 도핑 영역(ST_ACTb)은 제1 활성물질층(DT_ACT) 및 제2 활성물질층(ST_ACT)의 일부 영역이 불순물로 도핑된 영역일 수 있다.
예시적인 실시예에서, 제1 활성물질층(DT_ACT) 및 제2 활성물질층(ST_ACT)은 산화물 반도체를 포함할 수도 있다. 이 경우, 제1 활성물질층(DT_ACT)과 제2 활성물질층(ST_ACT)의 도핑 영역은 각각 도체화 영역일 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다. 다만, 이에 제한되지 않는다.
제1 게이트 절연층(103)은 반도체층 및 버퍼층(102)상에 배치된다. 제1 게이트 절연층(103)은 반도체층을 포함하여, 버퍼층(102) 상에 배치될 수 있다. 제1 게이트 절연층(103)은 구동 트랜지스터(DT) 및 스위칭 트랜지스터(ST)의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(103)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 게이트 도전층은 제1 게이트 절연층(103) 상에 배치된다. 제1 게이트 도전층은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G)과 스위칭 트랜지스터(ST)의 제2 게이트 전극(ST_G)을 포함할 수 있다. 제1 게이트 전극(DT_G)은 제1 활성물질층(DT_ACT)의 적어도 일부 영역과 중첩하도록 배치되고, 제2 게이트 전극(ST_G)은 제2 활성물질층(ST_ACT)의 적어도 일부 영역과 중첩하도록 배치된다. 예를 들어, 제1 게이트 전극(DT_G)은 제1 활성물질층(DT_ACT)의 제1 채널 영역(DT_ACTc)과 두께 방향으로 중첩하도록 배치되고, 제2 게이트 전극(ST_G)은 제2 활성물질층(ST_ACT)의 제2 채널 영역(ST_ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다.
제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 보호층(105)은 제1 게이트 도전층 상에 배치된다. 제1 보호층(105)은 제1 게이트 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 보호층(105)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 게이트 도전층은 제1 보호층(105) 상에 배치된다. 제2 게이트 도전층은 적어도 일부 영역이 제1 게이트 전극(DT_G)과 두께 방향으로 중첩하도록 배치된 스토리지 커패시터의 제1 용량 전극(CE1)을 포함할 수 있다. 제1 용량 전극(CE1)은 제1 보호층(105)을 사이에 두고 제1 게이트 전극(DT_G)과 두께 방향으로 중첩하고, 이들 사이에는 스토리지 커패시터가 형성될 수 있다. 제2 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(107)은 제2 게이트 도전층 상에 배치된다. 제1 층간 절연층(107)은 제2 게이트 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 제1 층간 절연층(107)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 데이터 도전층은 제1 층간 절연층(107) 상에 배치된다. 제1 게이트 도전층은 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 제2 소스/드레인 전극(DT_SD2), 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 제2 소스/드레인 전극(ST_SD2)을 포함할 수 있다.
구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 제2 소스/드레인 전극(DT_SD2)은 제1 층간 절연층(107)과 제1 게이트 절연층(103)을 관통하는 컨택홀을 통해 제1 활성물질층(DT_ACT)의 제1 도핑 영역(DT_ACTa) 및 제2 도핑 영역(DT_ACTb)과 각각 접촉될 수 있다. 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 제2 소스/드레인 전극(ST_SD2)은 제1 층간 절연층(107)과 제1 게이트 절연층(103)을 관통하는 컨택홀을 통해 제2 활성물질층(ST_ACT)의 제3 도핑 영역(ST_ACTa) 및 제4 도핑 영역(ST_ACTb)과 각각 접촉될 수 있다. 또한, 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)은 또 다른 컨택홀을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다. 한편, 구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(DT_SD1, ST_SD1) 및 제2 소스/드레인 전극(DT_SD2, ST_SD2)은 어느 한 전극이 소스 전극인 경우 다른 전극은 드레인 전극일 수 있다. 다만 이에 제한되지 않고, 제1 소스/드레인 전극(DT_SD1, ST_SD1) 및 제2 소스/드레인 전극(DT_SD2, ST_SD2)은 어느 한 전극이 드레인 전극인 경우 다른 전극은 소스 전극일 수 있다.
제1 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 층간 절연층(108)은 제1 데이터 도전층 상에 배치될 수 있다. 제2 층간 절연층(108)은 제1 데이터 도전층을 덮으며 제1 층간 절연층(107) 상에 전면적으로 배치되고, 제1 데이터 도전층을 보호하는 기능을 수행할 수 있다. 제2 층간 절연층(108)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 데이터 도전층은 제2 층간 절연층(108) 상에 배치된다. 제2 데이터 도전층은 제2 전압 배선(VL2), 제1 전압 배선(VL1) 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 구동 트랜지스터(DT)에 공급되는 고전위 전압(제1 전원 전압, VDD)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(220)에 공급되는 저전위 전압(제2 전원 전압, VSS)이 인가될 수 있다. 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(300)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(108)에 형성된 컨택홀을 통해 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(210)과도 접촉하며, 구동 트랜지스터(DT)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압(VDD)을 제1 도전 패턴(CDP)을 통해 제1 전극(210)으로 전달할 수 있다. 한편, 도면에서는 제2 데이터 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 데이터 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)을 포함할 수 있다.
제2 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(109)은 제2 데이터 도전층 상에 배치된다. 제1 평탄화층(109)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(109) 상에는 내부 뱅크(410, 420), 복수의 전극(210, 220), 외부 뱅크(450), 복수의 접촉 전극(260) 및 발광 소자(300)가 배치된다. 또한, 제1 평탄화층(109) 상에는 복수의 절연층(510, 520, 530, 550)들이 더 배치될 수 있다.
내부 뱅크(410, 420)는 제1 평탄화층(109) 상에 직접 배치된다. 내부 뱅크(410, 420)는 각 화소(PX) 또는 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 내부 뱅크(410)와 제2 내부 뱅크(420)를 포함할 수 있다.
도 2에 도시된 바와 같이, 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 또한, 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장되되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않도록 서브 화소(PXn)들 간의 경계에서 이격되어 종지할 수 있다. 이에 따라 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(PXn) 마다 배치되어 표시 장치(10)의 전면에 있어 패턴을 이룰 수 있다. 내부 뱅크(410, 420)는 서로 이격 대향하도록 배치됨으로써, 이들 사이에 발광 소자(300)가 배치되는 영역을 형성할 수 있다. 도면에서는 하나의 제1 내부 뱅크(410)와 하나의 제2 내부 뱅크(420)가 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 경우에 따라서 후술하는 전극(210, 220)의 수에 따라 내부 뱅크(410, 420)는 각각 복수개 배치될 수 있고, 또는 더 많은 수의 다른 내부 뱅크(410, 420)들이 더 배치될 수도 있다.
또한, 도 3에 도시된 바와 같이 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제1 평탄화층(109)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 돌출된 부분은 경사진 측면을 가질 수 있고, 이들 사이에 배치되는 발광 소자(300)에서 방출된 광은 내부 뱅크(410, 420)의 경사진 측면을 향해 진행될 수 있다. 후술할 바와 같이, 내부 뱅크(410, 420) 상에 배치되는 전극(210, 220)들이 반사율이 높은 재료를 포함하는 경우, 발광 소자(300)에서 방출된 광은 내부 뱅크(410, 420)의 측면에서 반사되어, 제1 기판(101)의 상부 방향으로 출사될 수 있다. 즉, 내부 뱅크(410, 420)는 발광 소자(300)가 배치되는 영역을 제공함과 동시에 발광 소자(300)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다. 예시적인 실시예에서 내부 뱅크(410, 420)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(210, 220)은 내부 뱅크(410, 420)와 제1 평탄화층(109) 상에 배치된다. 복수의 전극(210, 220)은 제1 내부 뱅크(410) 상에 배치된 제1 전극(210)과 제2 내부 뱅크(420) 상에 배치된 제2 전극(220)을 포함할 수 있다.
도 2에 도시된 바와 같이, 제1 전극(210)은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장된 형태로 배치될 수 있다. 다만, 제1 전극(210)은 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않고, 각 서브 화소(PXn)를 둘러싸는 외부 뱅크(450)와 부분적으로 이격되어 배치될 수 있다. 제1 전극(210)의 적어도 일부 영역은 외부 뱅크(450)와 중첩하도록 배치되고, 제1 전극(210)은 상기 외부 뱅크(450)와 중첩하는 영역에서 구동 트랜지스터(DT)와 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(210)은 외부 뱅크(450)와 중첩하는 영역에 형성되어 제1 평탄화층(109)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉하고, 이를 통해 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결될 수 있다.
제2 전극(220)은 각 서브 화소(PXn)에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제2 전극(220)은 제1 전극(210)과 달리 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되어 배치될 수 있다. 즉, 제2 방향(DR2)으로 이웃하는 복수의 서브 화소(PXn)들에는 하나의 연결된 제2 전극(220)이 배치될 수 있다. 제2 전극(220)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 경계에서 외부 뱅크(450)와 부분적으로 중첩할 수 있고, 제2 전극(220)은 상기 외부 뱅크(450)와 중첩하는 영역에서 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제2 전극(220)은 외부 뱅크(450)와 중첩하는 영역에 형성되어 제1 평탄화층(109)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 도면에 도시된 바와 같이, 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)의 제2 전극(220)들은 각각 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
다만, 이에 제한되지 않는다. 경우에 따라서, 제1 전극(210)과 제2 전극(220)은 제1 방향(DR1)으로 연장된 줄기부를 더 포함할 수 있다. 제1 전극(210)은 각 서브 화소(PXn)마다 서로 다른 줄기부들이 배치되고, 제2 전극(220)은 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)들에 하나의 줄기부가 연장되어 각 서브 화소(PXn)의 제2 전극(220)들은 상기 줄기부를 통해 전기적으로 연결될 수도 있다. 이 경우, 제2 전극(220)은 복수의 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DPA)의 외곽부에 위치한 비표시 영역(NDA)에서 제2 전압 배선(VL2)과 전기적으로 연결될 수도 있다.
한편, 도면에서는 각 서브 화소(PXn)마다 하나의 제1 전극(210)과 제2 전극(220)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 각 서브 화소(PXn)마다 배치되는 제1 전극(210)과 제2 전극(220)의 수는 더 많을 수 있다. 또한, 각 서브 화소(PXn)에 배치된 제1 전극(210)과 제2 전극(220)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(210)과 제2 전극(220)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써, 그 사이에 발광 소자(300)가 배치될 영역이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않는다.
복수의 전극(210, 220)들은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 광을 방출하도록 소정의 전압을 인가 받을 수 있다. 예를 들어, 복수의 전극(210, 220)들은 후술하는 접촉 전극(260)을 통해 발광 소자(300)와 전기적으로 연결되고, 전극(210, 220)들로 인가된 전기 신호를 접촉 전극(260)을 통해 발광 소자(300)에 전달할 수 있다.
예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
또한, 각 전극(210, 220)은 발광 소자(300)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(300)는 제1 전극(210)과 제2 전극(220)에 정렬 신호를 인가하여 제1 전극(210)과 제2 전극(220) 사이에 전기장을 형성하는 공정을 통해 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 후술할 바와 같이, 발광 소자(300)는 잉크젯 프린팅 공정을 통해 잉크에 분산된 상태로 제1 전극(210)과 제2 전극(220) 상에 분사되고, 제1 전극(210)과 제2 전극(220) 사이에 정렬 신호를 인가하여 발광 소자(300)에 유전영동힘(Dieletrophoretic Force)을 인가하는 방법을 통해 이들 사이에 정렬될 수 있다.
도 3에 도시된 바와 같이, 제1 전극(210)과 제2 전극(220)은 각각 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 상에 배치되고, 이들은 제1 방향(DR1)으로 이격 대향할 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 사이에는 복수의 발광 소자(300)들이 배치되고, 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치됨과 동시에 적어도 일 단부가 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결될 수 있다.
몇몇 실시예에서, 제1 전극(210)과 제2 전극(220)은 각각 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 각각 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 외면을 덮도록 배치될 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 측면 상에는 제1 전극(210)과 제2 전극(220)이 각각 배치되고, 제1 전극(210)과 제2 전극(220) 사이의 간격은 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 사이의 간격보다 좁을 수 있다. 또한, 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 제1 평탄화층(109) 상에 직접 배치될 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)은 발광 소자(300)에서 방출되어 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
이에 제한되지 않고, 각 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다.
제1 절연층(510)은 제1 평탄화층(109), 제1 전극(210) 및 제2 전극(220) 상에 배치된다. 제1 절연층(510)은 각 전극(210, 220)들, 또는 내부 뱅크(410, 420)들이 이격된 사이 영역에 더하여, 내부 뱅크(410, 420)를 중심으로 이들 사이 영역의 반대편에도 배치될 수 있다. 또한, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 부분적으로 덮도록 배치된다. 예를 들어, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 포함하여 제1 평탄화층(109) 상에 전면적으로 배치되되, 제1 전극(210)과 제2 전극(220)의 상면 일부를 노출하도록 배치될 수 있다. 제1 절연층(510)에는 제1 전극(210)과 제2 전극(220)을 부분적으로 노출시키는 개구부(미도시)가 형성되고, 제1 전극(210)과 제2 전극(220)의 일 측과 타 측만을 덮도록 배치될 수 있다. 제1 전극(210)과 제2 전극(220)은 상기 개구부에 의해 내부 뱅크(410, 420) 상에 배치된 부분 중 일부가 노출될 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(510)의 형상 및 구조는 이에 제한되지 않는다.
예시적인 실시예에서, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에서 상면 일부에 단차가 형성될 수 있다. 몇몇 실시예에서, 제1 절연층(510)은 무기물 절연성 물질을 포함하고, 제1 전극(210)과 제2 전극(220)을 부분적으로 덮도록 배치된 제1 절연층(510)은 하부에 배치되는 전극(210, 220)들이 형성하는 단차에 의해 상면의 일부가 단차질 수 있다. 이에 따라 제1 전극(210)과 제2 전극(220) 사이에서 제1 절연층(510) 상에 배치되는 발광 소자(300)는 제1 절연층(510)의 상면 사이에서 빈 공간을 형성할 수 있다. 상기 빈 공간은 후술하는 제2 절연층(520)을 이루는 재료에 의해 채워질 수도 있다.
다만, 이에 제한되지 않는다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 부분이 평탄한 상면을 갖도록 형성될 수 있다. 사익 상면은 제1 전극(210)과 제2 전극(220)을 향해 일 방향으로 연장되고, 제1 절연층(510)은 각 전극(210, 220)이 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 경사진 측면과 중첩하는 영역 상에도 배치될 수 있다. 후술하는 접촉 전극(260)은 제1 전극(210) 및 제2 전극(220)의 노출된 영역과 접촉하고, 제1 절연층(510)의 평탄한 상면에서 발광 소자(300)의 단부와 원활하게 접촉할 수 있다.
외부 뱅크(450)는 제1 절연층(510) 상에 배치될 수 있다. 도 2 및 도 3에 도시된 바와 같이, 외부 뱅크(450)는 각 서브 화소(PXn)들 간의 경계에 배치될 수 있다. 외부 뱅크(450)는 적어도 제2 방향(DR2)으로 연장되도록 배치되며, 내부 뱅크(410, 420) 및 전극(210, 220)들 사이에 발광 소자(300)가 배치되는 영역을 포함하여 내부 뱅크(410, 420)과 전극(210, 220)들의 일부를 둘러싸도록 배치될 수 있다. 또한, 외부 뱅크(450)는 제1 방향(DR1)으로 연장된 부분을 더 포함하고, 표시 영역(DPA) 전면에 있어서 격자형 패턴을 형성할 수 있다.
일 실시예에 따르면, 외부 뱅크(450)의 높이는 내부 뱅크(410, 420)의 높이보다 클 수 있다. 내부 뱅크(410, 420)와 달리, 외부 뱅크(450)는 이웃하는 서브 화소(PXn)들을 구분함과 동시에 후술할 바와 같이 표시 장치(10)의 제조 공정 중 발광 소자(300)를 배치하기 위한 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하는 기능을 수행할 수 있다. 즉, 외부 뱅크(450)는 서로 다른 서브 화소(PXn)마다 다른 발광 소자(300)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 외부 뱅크(450)는 내부 뱅크(410, 420)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 다만, 이에 제한되는 것은 아니다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이, 또는 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 사이에 형성된 영역에 배치될 수 있다. 발광 소자(300)는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부가 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)는 접촉 전극(260)을 통해 각각 제1 전극(210)과 제2 전극(220)에 전기적으로 연결될 수 있다.
복수의 발광 소자(300)들은 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 갖고 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(300)는 일 방향으로 연장된 형상을 가지며, 각 전극(210, 220)들이 연장된 방향과 발광 소자(300)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 각 전극(210, 220)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
일 실시예에 따른 발광 소자(300)는 서로 다른 물질을 포함하는 활성층(330)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 일 실시예에 따른 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(300)들을 포함할 수 있다. 제1 서브 화소(PX1)의 발광 소자(300)는 중심 파장대역이 제1 파장인 제1 색의 광을 방출하는 활성층(330)을 포함하고, 제2 서브 화소(PX2)의 발광 소자(300)는 중심 파장대역이 제2 파장인 제2 색의 광을 방출하는 활성층(330)을 포함하고, 제3 서브 화소(PX3)의 발광 소자(300)는 중심 파장대역이 제3 파장인 제3 색의 광을 방출하는 활성층(330)을 포함할 수 있다.
이에 따라 제1 서브 화소(PX1)에서는 제1 색의 광이 출사되고, 제2 서브 화소(PX2)에서는 제2 색의 광이 출사되고, 제3 서브 화소(PX3)에서는 제3 색의 광이 출사될 수 있다. 몇몇 실시예에서, 제1 색의 광은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 색의 광은 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 색의 광은 중심 파장대역이 620nm 내지 752nm의 범위를 갖는 적색광 일 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 동일한 종류의 발광 소자(300)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
발광 소자(300)는 내부 뱅크(410, 420)들 사이의 영역 또는 각 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 예를 들어, 발광 소자(300)는 내부 뱅크(410, 420) 사이에 배치된 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(300)는 일부 영역이 각 전극(210, 220)과 두께 방향으로 중첩하도록 배치될 수 있다. 발광 소자(300)의 일 단부는 제1 전극(210)과 두께 방향으로 중첩하여 제1 전극(210) 상에 놓이고, 타 단부는 제2 전극(220)과 두께 방향으로 중첩하여 제2 전극(220) 상에 놓일 수 있다. 다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(PXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 내부 뱅크(410, 420) 사이에 형성된 영역 이외의 영역, 예를 들어 내부 뱅크(410, 420)와 외부 뱅크(450) 사이에 배치될 수도 있다.
발광 소자(300)는 제1 기판(101) 또는 제1 평탄화층(109)의 상면과 평행한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 복수의 반도체층들이 일 방향으로 순차적으로 배치된 구조를 가질 수 있다. 발광 소자(300)는 연장된 일 방향이 제1 평탄화층(109)과 평행하도록 배치되고, 발광 소자(300)에 포함된 복수의 반도체층들은 제1 평탄화층(109)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(300)가 다른 구조를 갖는 경우, 복수의 층들은 제1 평탄화층(109)에 수직한 방향으로 배치될 수도 있다.
한편, 상술한 바와 같이 표시 장치(10)의 제조 공정 중, 발광 소자(300)는 잉크에 분산된 상태로 잉크젯 프린팅 공정을 통해 제1 전극(210)과 제2 전극(220) 상에 분사될 수 있다. 이어 전극(210, 220)에 정렬 신호가 인가되면, 정렬 신호에 의한 전기장이 형성되어 발광 소자(300)들은 유전영동힘을 전달 받아 전극(210, 220)들 사이에 정렬될 수 있다. 여기서, 일 실시예에 따른 발광 소자(300)는 복수의 반도체층들, 또는 반도체 코어를 둘러싸는 절연막(도 4의 '380')을 포함하고, 절연막(380)은 절연 피막(도 4의 '381') 및 자성 금속을 포함하고 절연 피막(381)에 결합된 소자 분산기(도 4의 '385')를 포함할 수 있다. 소자 분산기(385)에 포함된 자성 금속은 외부에서 인가된 자기장에 의해 자기력을 인가 받을 수 있고, 발광 소자(300)는 상기 자기력을 전달 받을 수 있다. 자기력의 방향에 따라 발광 소자(300)는 잉크 내에서 분산된 상태를 장기간 유지할 수 있다. 이에 따라, 일 실시예에 따른 발광 소자(300)는 표시 장치(10)의 제조 공정 중 잉크 내에서 침강되지 않고 분산된 상태를 유지할 수 있고, 제1 전극(210)과 제2 전극(220) 상에 분사되는 잉크 내에서 균일한 분산도를 가질 수 있다. 발광 소자(300)의 구조에 대한 보다 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.
제2 절연층(520)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300) 상에 부분적으로 배치될 수 있다. 즉, 제2 절연층(520)은 제1 전극(210)과 제2 전극(220) 사이의 제1 절연층(510) 상에 배치되고, 발광 소자(300)는 제1 절연층(510)과 제2 절연층(520) 사이에 배치될 수 있다. 예시적인 실시예에서, 발광 소자(300)는 외면에 형성된 절연막(도 4의 '380')이 제1 절연층(510) 및 제2 절연층(520)과 직접 접촉할 수 있다. 예를 들어, 제2 절연층(520)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정 중 발광 소자(300)를 고정시킬 수도 있다. 이에 따라, 발광 소자(300)의 소자 분산기(385)는 제1 절연층(510) 및 제2 절연층(520)과 각각 직접 접촉할 수도 있다.
제2 절연층(520) 중 발광 소자(300) 상에 배치된 부분은 평면상 제1 전극(210)과 제2 전극(220) 사이에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 일 예로, 제2 절연층(520)은 각 서브 화소(PXn) 내에서 스트라이프형 또는 아일랜드형 패턴을 형성할 수 있다.
제2 절연층(520)은 발광 소자(300) 상에 배치되되, 발광 소자(300)의 일 단부 및 타 단부를 노출할 수 있다. 발광 소자(300)의 노출된 단부는 후술하는 접촉 전극(260)과 접촉할 수 있다. 이러한 제2 절연층(520)의 형상은 통상적인 마스크 공정을 이용하여 제2 절연층(520)을 이루는 재료를 이용한 패터닝 공정으로 형성된 것일 수 있다. 제2 절연층(520)을 형성하기 위한 마스크는 발광 소자(300)의 길이보다 좁은 폭을 갖고, 제2 절연층(520)을 이루는 재료가 패터닝되어 발광 소자(300)의 양 단부가 노출될 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 예시적인 실시예에서, 제2 절연층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510) 사이에 배치될 수도 있다. 제2 절연층(520)은 표시 장치(10)의 제조 공정 중에 형성된 제1 절연층(510)과 발광 소자(300) 사이의 공간을 채우도록 형성될 수도 있다. 이에 따라 제2 절연층(520)은 발광 소자(300)의 외면을 감싸도록 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제2 절연층(520) 상에는 복수의 접촉 전극(260)들과 제3 절연층(530)이 배치될 수 있다.
도 2에 도시된 바와 같이, 복수의 접촉 전극(260)들은 일 방향으로 연장된 형상을 가질 수 있다. 복수의 접촉 전극(260)들은 각각 발광 소자(300) 및 전극(210, 220)들과 접촉할 수 있고, 발광 소자(300)들은 접촉 전극(260)을 통해 제1 전극(210)과 제2 전극(220)으로부터 전기 신호를 전달 받을 수 있다.
접촉 전극(260)은 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극(210)과 제2 전극(220) 상에 배치될 수 있다. 제1 접촉 전극(261)은 제1 전극(210) 상에 배치되고, 제2 접촉 전극(262)은 제2 전극(220) 상에 배치되며, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 서로 제1 방향(DR1)으로 이격 대향할 수 있으며, 이들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 스트라이프형 패턴을 형성할 수 있다.
몇몇 실시예에서, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 일 방향으로 측정된 폭이 각각 제1 전극(210)과 제2 전극(220)의 상기 일 방향으로 측정된 폭과 같거나 더 클 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 발광 소자(300)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(210)과 제2 전극(220)의 양 측면을 덮도록 배치될 수 있다. 상술한 바와 같이, 제1 전극(210)과 제2 전극(220)은 상면 일부가 노출되고, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 전극(210)과 제2 전극(220)의 노출된 상면과 접촉할 수 있다. 예를 들어, 제1 접촉 전극(261)은 제1 전극(210) 중 제1 내부 뱅크(410) 상에 위치한 부분과 접촉하고, 제2 접촉 전극(262)은 제2 전극(220) 중 제2 내부 뱅크(420) 상에 위치한 부분과 접촉할 수 있다. 다만, 이에 제한되지 않고, 경우에 따라서 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 그 폭이 제1 전극(210)과 제2 전극(220)보다 작게 형성되어 상면의 노출된 부분만을 덮도록 배치될 수도 있다. 또한, 도 3에 도시된 바와 같이 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 적어도 일부 영역이 제1 절연층(510) 상에도 배치된다.
일 실시예에 따르면, 발광 소자(300)는 연장된 방향의 양 단부면에는 반도체층이 노출되고, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 상기 반도체층이 노출된 단부면에서 발광 소자(300)와 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 양 단부의 측면이 부분적으로 노출될 수도 있다. 표시 장치(10)의 제조 공정 중, 발광 소자(300)의 외면을 덮는 제2 절연층(520)을 형성하는 공정에서 발광 소자(300)의 반도체층 외면을 둘러싸는 절연막(도 4의 '380')이 부분적으로 제거될 수 있고, 발광 소자(300)의 노출된 측면은 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 접촉할 수도 있다. 발광 소자(300)의 일 단부는 제1 접촉 전극(261)을 통해 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(262)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
도면에서는 하나의 서브 화소(PXn)에 하나의 제1 접촉 전극(261)과 제2 접촉 전극(262)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 접촉 전극(261)과 제2 접촉 전극(262)의 개수는 각 서브 화소(PXn)에 배치된 제1 전극(210)과 제2 전극(220)의 수에 따라 달라질 수 있다.
또한, 도 3에 도시된 바와 같이 제1 접촉 전극(261)은 제1 전극(210) 및 제2 절연층(520) 상에 배치된다. 제1 접촉 전극(261)은 발광 소자(300)의 일 단부 및 제1 전극(210)의 노출된 상면과 접촉할 수 있다. 발광 소자(300)의 일 단부는 제1 접촉 전극(261)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다.
제3 절연층(530)은 제1 접촉 전극(261) 상에 배치된다. 제3 절연층(530)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시킬 수 있다. 제3 절연층(530)은 제1 접촉 전극(261)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262)과 접촉할 수 있도록 발광 소자(300)의 타 단부 상에는 배치되지 않을 수 있다. 제3 절연층(530)은 제2 절연층(520)의 상면에서 제1 접촉 전극(261) 및 제2 절연층(520)과 부분적으로 접촉할 수 있다. 제3 절연층(530)의 제2 전극(220)이 배치된 방향의 측면은 제2 절연층(520)의 일 측면과 정렬될 수 있다. 또한, 제3 절연층(530)은 비발광 영역(NEA), 예컨대 제1 평탄화층(109) 상에 배치된 제1 절연층(510) 상에도 배치될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 접촉 전극(262)은 제2 전극(220), 제2 절연층(520) 및 제3 절연층(530) 상에 배치된다. 제2 접촉 전극(262)은 발광 소자(300)의 타 단부 및 제2 전극(220)의 노출된 상면과 접촉할 수 있다. 발광 소자(300)의 타 단부는 제2 접촉 전극(262)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
즉, 제1 접촉 전극(261)은 제1 전극(210)과 제3 절연층(530) 사이에 배치되고, 제2 접촉 전극(262)은 제3 절연층(530) 상에 배치될 수 있다. 제2 접촉 전극(262)은 부분적으로 제2 절연층(520), 제3 절연층(530), 제2 전극(220) 및 발광 소자(300)와 접촉할 수 있다. 제2 접촉 전극(262)의 제1 전극(210)이 배치된 방향의 일 단부는 제3 절연층(530) 상에 배치될 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 절연층(520)과 제3 절연층(530)에 의해 상호 비접촉될 수 있다. 다만, 이에 제한되지 않으며, 경우에 따라 제3 절연층(530)은 생략될 수 있다.
접촉 전극(260)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(260)은 투명성 전도성 물질을 포함하고, 발광 소자(300)에서 방출된 광은 접촉 전극(260)을 투과하여 전극(210, 220)들을 향해 진행할 수 있다. 각 전극(210, 220)은 반사율이 높은 재료를 포함하고, 내부 뱅크(410, 420)의 경사진 측면 상에 놓인 전극(210, 220)은 입사되는 광을 제1 기판(101)의 상부 방향으로 반사시킬 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 절연층(550)은 제1 기판(101) 상에 전면적으로 배치될 수 있다. 제4 절연층(550)은 제1 기판(101) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(300)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 반도체 코어 및 이를 둘러싸는 절연막을 포함할 수 있다. 발광 소자(300)의 반도체 코어는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달 받고, 이를 특정 파장대의 광으로 방출할 수 있다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
도 4를 참조하면 참조하면, 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320), 활성층(330), 전극층(370) 및 절연막(380)을 포함할 수 있다. 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320) 및 활성층(330)을 포함하는 반도체 코어와, 상기 반도체 코어의 외면을 둘러싸는 절연막(380)을 포함할 수 있다.
제1 반도체층(310)은 제1 극성으로 도핑된 반도체로, n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320)은 후술하는 활성층(330) 상에 배치된다. 제2 반도체층(320)은 제1 극성과 다른 제2 극성으로 도핑된 반도체로 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(320)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(310)과 제2 반도체층(320)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에 따르면 활성층(330)의 물질에 따라 제1 반도체층(310)과 제2 반도체층(320)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
활성층(330)은 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(300)는 적어도 하나의 전극층(370)을 포함할 수 있다. 도 4에서는 발광 소자(300)가 하나의 전극층(370)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 더 많은 수의 전극층(370)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(370)은 발광 소자(300)가 전극(210, 220) 또는 접촉 전극(260)과 전기적으로 연결될 때, 발광 소자(300)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이 방향으로 연장되어 제1 반도체층(310)으로부터 전극층(370)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(330)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(370) 외면의 일부만 커버하여 각 전극층(370)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(380)은 발광 소자(300)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm 내외일 수 있다.
발광 소자(300)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
한편, 상술한 바와 같이 일 실시예에 따른 발광 소자(300)는 절연막(380)이 절연 피막(381) 및 소자 분산기(385)를 포함할 수 있다. 소자 분산기(385)는 절연 피막(381)의 외면에 결합될 수 있고 자성 금속을 포함할 수 있다. 발광 소자(300)는 자성 금속을 포함하는 소자 분산기(385)를 포함하여, 특정 방향을 향하는 자기력을 전달 받아 잉크 내에서 장시간 분산 상태를 유지할 수 있다.
구체적으로, 절연 피막(381)은 발광 소자(300)의 복수의 반도체층들의 외면을 둘러싸도록 형성될 수 있다. 예를 들어, 절연 피막(381)은 적어도 활성층(330)의 외면을 둘러싸도록 형성되고, 발광 소자(300)가 연장된 일 방향, 예컨대 제1 반도체층(310), 활성층(330) 및 제2 반도체층(320)이 적층된 방향을 따라 연장될 수 있다. 상술한 바와 같이, 절연 피막(381)은 활성층(330)을 포함하여 제1 반도체층(310), 제2 반도체층(320) 및 전극층(370)의 외면을 둘러싸도록 형성될 수 있다.
절연 피막(381)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연 피막(381)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
소자 분산기(385)는 자성 금속을 포함할 수 있다. 일 실시예에 따르면, 소자 분산기(385)는 상기 자성 금속과 배위 결합을 형성하는 리간드(385p), 리간드(385p)에 결합되어 절연 피막(381)과 화학 결합을 형성하는 제1 작용기(385a)를 포함할 수 있다. 또한, 소자 분산기(385)는 리간드(385p)에 결합되고 제1 작용기(385a)와 다른 제2 작용기(385b)를 포함할 수 있다.
도 5는 도 4의 A부분을 확대한 개략도이다. 도 5는 도 4의 절연막(380)의 외면을 확대하여 절연 피막(381)과 소자 분산기(385)를 개략적으로 도시하고 있다.
도 4를 결부하여 도 5를 참조하면, 소자 분산기(385)의 리간드(385p, 도 5의 'P')는 자성 금속(미도시)과 배위 결합을 형성할 수 있다. 자성 금속은 리간드(385p)와 배위 결합을 형성할 수 있다. 후술할 바와 같이 발광 소자(300)에 자기장이 인가 되면, 상기 자성 금속은 상기 자기장에 의해 일 방향으로 자기력을 인가 받을 수 있다. 발광 소자(300)는 자성 금속이 받는 자기력을 전달 받을 수 있고, 잉크 내에서 침강되는 속도가 느려져 장시간 분산 상태를 유지할 수 있다. 몇몇 실시예에서, 표시 장치(10)의 제조 공정 중 발광 소자(300)는 자기장이 인가된 상태로 균일하게 분산되어 잉크젯 프린팅 공정을 통해 분사될 수 있다.
리간드(385p)와 자성 금속의 종류는 특별히 제한되지 않는다. 예를 들어, 리간드(385p)는 자성 금속을 중심 금속으로 하여 배위 결합을 형성함으로서 자성 금속을 고정시킬 수 있는 구조이면 특별히 제한되지 않는다. 예시적인 실시예에서, 리간드(385p)는 포르피린(porphyrin) 구조체, 다중 덴테이트(multi-dentate) 구조체 등일 수 있고, 자성 금속은 Fe, Mn, Co, Ni, Cr 등일 수 있으나, 이에 제한되지 않는다.
소자 분산기(385)의 제1 작용기(385a, 도 5의 'X')는 리간드(385p)와 결합되어 절연 피막(381)의 외면과 화학 결합을 형성할 수 있다. 예를 들어, 제1 작용기(385a)는 절연 피막(381)을 이루는 물질과 공유 결합을 형성할 수 있고, 자성 금속과 배위 결합을 형성하는 리간드(385p)는 제1 작용기(385a)를 통해 절연 피막(381)에 결합될 수 있다.
제1 작용기(385a)는 절연 피막(381)과 화학 결합을 형성하는 결합부와, 결합부에 연결되어 리간드(385p)와 결합되는 연결부를 포함할 수 있다. 예시적인 실시예에서, 절연 피막(381)은 상술한 바와 같이 산화 알루미늄(Al 2O 3) 또는 실리콘 산화물(SiOx)과 같은 재료를 포함할 수 있고, 제1 작용기(385a)의 결합부는 실란기(Silane), 보론산기(Boronate), 카르복시산기(Carboxylic acid), 아민기(Amine), 싸이올기(Thiol), 인산기(Phosphoric acid)와 같은 작용기 중 어느 하나일 수 있다. 다만, 이에 제한되지 않는다.
또한, 제1 작용기(385a)는 연결부로 탄소수 1 내지 6의 알케닐기 또는 알카이닐기 등을 포함할 수 있다. 즉, 제1 작용기(385a)는 단일 결합을 가진 탄소사슬을 포함할 수 있다. 단일 결합을 가진 탄소 사슬을 단일 결합 회전(Single bond rotation)이 가능하고, 제1 작용기(385a)를 통해 절연 피막(381)에 결합되는 리간드(385p) 및 자성 금속은 무작위의 방향으로 배향될 수 있다. 다만, 발광 소자(300)가 분산된 잉크에 자기장이 형성되면, 자성 금속은 자기장에 의해 일 방향으로 자기력이 인가 되고, 제1 작용기(385a)의 연결부가 회전하며 소자 분산기(385)는 동일한 방향으로 배향될 수 있다.
소자 분산기(385)는 리간드(385p)에 결합된 적어도 하나의 제2 작용기(385b)를 더 포함할 수 있다. 제2 작용기(385b)는 제1 작용기(385a)와 다른 작용기일 수 있다. 상술한 바와 같이, 발광 소자(300)는 잉크 내에 분산된 상태로 준비될 수 있는데, 발광 소자(300)들은 서로 다른 발광 소자(300)와 응집되지 않도록 외면이 표면처리될 수 있다. 일 실시예에 따르면, 발광 소자(300)의 절연막(380)은 소자 분산기(385)가 소수성 작용기를 포함하는 제2 작용기(385b)를 더 포함하고, 복수의 발광 소자(300)들은 잉크 내에서 서로 응집되지 않고 분산될 수 있다. 몇몇 실시예에서, 제2 작용기(385b)는 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로알킬기, 탄소수 3 내지 6의 싸이클로 알킬기 등일 수 있으나, 이에 제한되지 않는다.
예시적인 실시예에서, 발광 소자(300)의 소자 분산기(385)는 하기 화학식 A 내지 화학식 D 중 어느 하나로 표현되는 구조를 가질 수 있다.
[화학식 A]
Figure PCTKR2020011850-appb-img-000005
[화학식 B]
Figure PCTKR2020011850-appb-img-000006
[화학식 C]
Figure PCTKR2020011850-appb-img-000007
[화학식 D]
Figure PCTKR2020011850-appb-img-000008
상기 화학식 A 내지 D에서, 상기 M은 Fe 2+, Mn 2+, Co 2+, Ni 2+ 또는 Cr 2+ 중 적어도 어느 하나이고, 상기 R 1은 실란기, 보론산기, 카르복시산기, 아민기, 싸이올기, 인산기 중 적어도 어느 하나이고, 상기 R 2 내지 R 4는 각각 독립적으로, 수소, 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로알킬기, 탄소수 3 내지 6의 싸이클로 알킬기 중 어느 하나이며, 상기 n은 1 내지 6의 정수이고, 상기 대시선(dash line)은 배위 결합(coordinated bonding)을 의미한다.
소자 분산기(385)는 상기 화학식 A 내지 화학식 D 중 어느 하나로 표현되는 구조를 가질 수 있다. 상기 화학식 A 내지 화학식 D에서, 상기 M은 자성 금속이고, 상기 R 1은 제1 작용기(385a)의 결합부이고, R 2 내지 R 4는 제2 작용기(385b)일 수 있다.
상술한 바와 같이, 소자 분산기(385)는 자성 금속을 중심 금속으로 하여 이와 배위 결합을 형성하는 리간드(385p)를 포함할 수 있다. 일 예로, 소자 분산기(385)의 리간드(385p)는 포르피린 구조체 또는 다중 덴테이트 구조체일 수 있다. 상기 화학식 A는 리간드(385p)가 포르피린 구조체인 경우로써, 포르피린 구조체의 4개의 질소 원자(N) 중 적어도 일부는 자성 금속(M)과 배위 결합을 형성할 수 있다. 또한, 상기 화학식 B 내지 화학식 D는 리간드(385p)가 다중 덴테이트 구조체인 경우로써, 덴테이트 구조체의 산소 원자(O) 또는 질소 원자(N) 중 적어도 일부는 자성 금속과 배위 결합을 형성할 수 있다. 자성 금속은 전하를 띠는 이온의 형태로 리간드(385p)와 배위 결합을 형성할 수 있다.
또한, 제1 작용기(385a)는 결합부에 해당하는 R 1과 연결부에 해당하는 -C nH 2n-을 포함할 수 있다. R 1은 절연막(380)의 절연 피막(381)과 화학 결합, 예를 들어 공유 결합을 형성할 수 있고, 연결부에 해당하는 탄소 사슬(-C nH 2n-)은 포르피린 구조체 또는 덴테이트 구조체와 결합될 수 있다. 제2 작용기(385b)에 해당하는 R 2 내지 R 4는 상술한 바와 같이 소수성 작용기를 포함할 수 있다. 다만, 이들이 각각 독립적으로 수소인 경우, 소자 분산기(385)는 제2 작용기(385b)를 포함하지 않는 구조일 수 있다.
자성 금속(M)은 리간드(385p)와 배위 결합을 형성하여 이에 고정될 수 있다. 소자 분산기(385)를 포함하는 발광 소자(300)가 일 방향으로 향하는 자기장에 놓일 경우, 자성 금속(M)은 상기 자기장의 방향에 따라 자기력을 인가 받을 수 있다. 예를 들어, 발광 소자(300)는 자기장의 방향에 따라 중력 방향에 반대 방향을 향하는 자기력을 전달 받을 수 있고, 자기장이 형성된 잉크 내에서 침강 속도가 느려질 수 있다.
도 6은 일 실시예에 따른 발광 소자에 자기장이 인가되는 것을 나타내는 개략도이다. 도 7은 도 6의 B부분을 확대한 개략도이다.
도 6 및 도 7을 참조하여 구체적으로 설명하면, 일 실시예에 따른 발광 소자(300)는 절연막(380)이 소자 분산기(385)를 포함하여, 표시 장치(10)에 제조 공정에 있어서 잉크(S) 내에 분산된 상태로 준비될 수 있다.
잉크(S)는 발광 소자(300)와 반응하지 않고 이를 분산된 상태로 보관할 수 있는 유기 용매일 수 있다. 또한, 잉크(S)는 열에 의해 기화되거나 휘발되는 물질일 수 있다. 후술할 바와 같이, 표시 장치(10)의 제조 공정 중 발광 소자(300)를 각 전극(210, 220)들 사이에 정렬시킨 후, 열처리 공정을 통해 잉크(S)는 휘발되어 제거될 수 있다. 다시 말해, 잉크(S)는 발광 소자(300)들이 원활하게 분산될 수 있을 정도의 점도를 갖되, 열에 의해 쉽게 휘발될 수 있는 정도의 끓는점 또는 점도를 가질 수 있다. 일 예로, 잉크(S)는 프로필렌글리콜모노메틸에테르(Propyleneglycol monomethylether, PGME), 프로필렌글리콜모노메틸에테르 아세테이트(Propyleneglycol monomethylether acetate, PGMEA), 프로필렌글리콜(Propylene glycol, PG), 아세톤, 알코올, 톨루엔 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
상술한 바와 같이, 발광 소자(300)는 비중이 큰 반도체층, 또는 반도체 코어를 포함한다. 도 7에 도시된 바와 같이, 잉크(S) 내에 분산된 발광 소자(300)는 중력(F 1)을 인가 받아 잉크(S)가 준비된 용기의 하면을 향해 침강될 수 있다. 발광 소자(300)가 잉크(S) 내에서 침강되는 경우, 표시 장치(10)의 제조 공정 중 잉크(S)를 분사하는 공정에서 잉크(S) 내에 포함되는 발광 소자(300)의 개수가 불균일할 수 있다.
다만, 일 실시예에 따른 발광 소자(300)는 자성 금속(M)을 포함하는 소자 분산기(385)를 포함하고, 일 방향을 향하는 자기장에 놓일 경우 상기 일 방향을 향하는 자기력을 전달 받을 수 있다. 도 7에 도시된 바와 같이, 잉크(S)에 중력 방향의 반대 방향으로 자기장(B 0)이 형성되면, 발광 소자(300)의 소자 분산기(385)에 포함된 자성 금속은 자기장(B 0)의 방향과 평행한 방향으로 자기력을 인가 받을 수 있다. 상기 화학식 A 내지 D와 같이, 자성 금속은 전하를 띠는 이온의 형태로 리간드(385p)와 배위 결합을 형성할 수 있다. 전하를 띠는 자성 금속은 자기장(B 0)의 방향에 따라 인력 또는 척력인 자기력이 인가될 수 있다.
발광 소자(300)는 소자 분산기(385)의 자성 금속에 인가된 자기력을 전달 받을 수 있는데(도 6의 F 2), 몇몇 실시예에서 자기장(B 0)이 형성된 방향은 중력 방향과 반대 방향일 수 있다. 즉, 발광 소자(300)는 자기장(B0)의 방향에 따라 중력 방향과 반대 방향을 향하는 자기력(F 2)을 전달 받을 수 있다. 이에 따라, 일 실시예에 따른 발광 소자(300)는 잉크(S) 내에서 침강 속도가 느려져 장시간 분산된 상태를 유지할 수 있고, 발광 소자(300)는 균일하게 분산된 상태로 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정을 통해 분사될 수 있다.
한편, 도면에 도시되지 않았으나, 발광 소자(300)에 자기장(B 0)을 인가하는 방법은 특별히 제한되지 않는다. 예를 들어, 자기장(B 0)은 발광 소자(300)가 분산된 잉크(S)가 준비되는 용기를 감싸는 코일을 통해 형성될 수 있고, 경우에 따라서 상기 용기의 외부에 준비된 장치로부터 소정의 자기장(B 0)이 인가될 수도 있다.
이하에서는 다른 도면들을 참조하여 일 실시예에 따른 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 8을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 방법은 발광 소자(300)가 분산된 잉크(S)를 준비하고, 발광 소자(300)에 자기장을 인가하는 단계(S1), 서로 이격되어 배치된 제1 전극(210)과 제2 전극(220)이 형성된 대상 기판(SUB)을 준비하고, 대상 기판(SUB) 상에 잉크(S)를 분사하는 단계(S2) 및 대상 기판(SUB) 상에 전기장을 생성하여 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 안착시키는 단계(S3)를 포함할 수 있다.
발광 소자(300)는 잉크(S) 내에 분산된 상태로 준비되어 자기장이 인가될 수 있다. 상술한 바와 같이, 발광 소자(300)는 자기장이 인가되면 소자 분산기(385)에 포함된 자성 금속이 받는 자기력을 전달 받아 침강 속도가 느려질 수 있다. 발광 소자(300)는 잉크젯 프린팅 공정을 통해 제1 전극(210)과 제2 전극(220)이 배치된 대상 기판(SUB) 상에 분사되기 전에 균일하게 분산된 상태를 유지할 수 있다. 이하에서는 다른 도면들을 더 참조하여 표시 장치(10)의 제조 공정에 대하여 상세히 설명하기로 한다.
먼저, 도 6 및 도 7을 참조하여 상술한 바와 같이, 반도체 코어 및 절연막(380)을 포함하는 발광 소자(300)가 분산된 잉크(S)를 준비하고, 발광 소자(300)에 자기장을 인가(S1)한다. 발광 소자(300)의 소자 분산기(385)는 자성 금속이 자기장에 의해 자기력을 인가 받을 수 있고, 발광 소자(300)는 상기 자기력을 전달 받을 수 있다. 일 실시예에 따르면, 표시 장치(10)의 제조 공정 중, 자기장을 인가하는 단계(S1)에서 발광 소자(300)는 중력 방향의 반대 방향으로 자기력이 인가될 수 있다.
후술할 바와 같이, 발광 소자(300)가 분산된 잉크(S)를 분사하는 공정에서, 발광 소자(300)가 잉크(S) 내에서 균일하게 분산된 상태를 유지할 수 있도록 발광 소자(300)에 일 방향으로 자기장을 인가한다. 상기 자기장은 발광 소자(300)가 전달 받는 자기력이 중력 방향의 반대 방향을 향하도록 인가될 수 있다. 도 6에 도시된 바와 같이, 발광 소자(300)는 중력(F 1) 방향의 반대 방향으로 자기력(F 2)을 전달 받을 수 있고, 잉크(S) 내에서 침강 속도가 느려질 수 있다.
도 9는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
다음으로 도 9를 참조하면, 제1 전극(210)과 제2 전극(220)이 배치된 대상 기판(SUB)을 준비한다. 도 9에서는 설명의 편의를 위해 대상 기판(SUB)과 제1 전극(210) 및 제2 전극(220) 만을 도시하였으나, 상술한 바와 같이 표시 장치(10)는 제1 전극(210) 및 제2 전극(220) 하부에 배치되는 복수의 도전층 및 절연층이 더 배치될 수 있다. 즉, 도 9의 대상 기판(SUB)은 도 3의 제1 기판(101)을 포함하여 그 상부에 배치된 복수의 도전층과 절연층을 포함하는 것으로 이해될 수 있다. 이에 대한 설명은 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
도 10 및 도 11은 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도들이다.
이어, 도 10을 참조하면, 제1 기판(101) 상에 발광 소자(300)가 분산된 잉크(S)를 분사(S2)한다. 예시적인 실시예에서, 잉크(S)는 잉크젯 프린팅 장치(미도시)를 통한 프린팅 공정으로 제1 기판(101) 상에 분사될 수 있다. 잉크젯 프린팅 장치는 발광 소자(300)가 분산된 잉크(S)가 준비될 수 있고, 상술한 바와 같이 잉크(S)에는 일 방향을 향하는 자기장이 형성될 수 있다.
일 실시예에 따르면, 잉크(S)는 자기장(B0)이 인가된 상태에서 제1 기판(101) 상에 분사될 수 있다. 상술한 바와 같이 표시 장치(10)는 복수의 화소(PX) 및 서브 화소(PXn)들을 포함하고, 잉크젯 프린팅 공정에서 각 서브 화소(PXn) 마다 발광 소자(300)가 분산된 잉크(S)가 분사될 수 있다. 발광 소자(300)가 잉크(S)의 분사 공정 동안 균일하게 분산된 상태를 유지할 수 있도록, 잉크젯 프린팅 공정은 발광 소자(300)에 자기장이 인가된 상태에서 수행될 수 있다. 이에 따라, 각 화소(PX) 또는 서브 화소(PXn)마다 분사되는 잉크(S)에는 균일한 개수의 발광 소자(300)들이 분산될 수 있다.
도 12를 참조하면, 발광 소자(300)에 자기장이 인가되지 않은 상태로 잉크(S')가 분사되면, 발광 소자(300) 중 일부는 잉크(S')가 준비되는 용기의 하면에 침강될 수 있다. 이 경우, 잉크젯 프린팅 공정에서 일부 서브 화소(PXn)에 분사되는 잉크(S')에는 다른 서브 화소(PXn)에 분사되는 잉크(S')보다 적은 수의 발광 소자(300)가 포함될 수 있다.
일 실시예에 따른 표시 장치(10)의 제조 방법은 발광 소자(300)에 자기장이 인가된 상태에서 잉크(S)를 분사하는 단계를 수행할 수 있고, 각 서브 화소(PXn) 마다 분사되는 잉크(S)는 균일한 개수의 발광 소자(300)를 포함할 수 있다. 이로 인하여, 표시 장치(10)는 복수의 화소(PX) 또는 서브 화소(PXn)마다 균일한 개수의 발광 소자(300)들이 배치될 수 있다.
도 12는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다. 도 13은 도 12의 단계에서 발광 소자들이 정렬되는 것을 나타내는 개략도이다.
다음으로, 도 12 및 도 13을 참조하면, 대상 기판(SUB) 상에 전계를 생성하여 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 안착(S3)시킨다. 제1 전극(210)과 제2 전극(220)에 정렬 신호를 인가하면, 대상 기판(SUB) 상에 전계(E)가 생성될 수 있다. 예시적인 실시예에서 상기 정렬 신호는 교류 전압일 수 있고, 상기 교류 전압은 ±(10 ~50)V의 전압 및 10kHz 내지 1MHz의 주파수를 가질 수 있다.
상기 교류 전압이 제1 전극(210)과 제2 전극(220)에 인가되면, 이들 사이에는 전계(E)가 생성되고, 잉크(S)에 분산된 발광 소자(300)는 전계(E)가 인가될 수 있다. 전계(E)가 인가된 발광 소자(300)는 잉크(S) 내에서 유전영동힘(Dielectrophoretic Force)을 받을 수 있고, 유전영동힘(도 13의 'FE')을 받은 발광 소자(300)는 배향 방향 및 위치가 바뀌면서 제1 전극(210)과 제2 전극(220) 사이에 안착될 수 있다.
일 실시예에 따르면, 발광 소자(300)를 안착시키는 단계에서, 발광 소자(300)는 전계(E)에 의해 일 단부는 제1 전극(210) 상에 배치되고, 타 단부는 제2 전극(220) 상에 배치될 수 있다. 도 13에 도시된 바와 같이, 발광 소자(300)는 초기 분사된 위치(도 13의 점선 부분)로부터 양 단부가 전극(210, 220)을 향해 이동할 수 있고, 각 발광 소자(300)들은 연장된 방향이 일 방향을 향하도록 배향될 수 있다. 발광 소자(300)들은 양 단부가 전극(210, 220) 상에 배치될 수 있으나, 이에 제한되지 않고 경우에 따라서 발광 소자(300)는 전극(210, 220) 사이에 배치될 수도 있다.
도 14는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
다음으로 도 14를 참조하면, 대상 기판(SUB) 상에 분사된 잉크(S)를 제거한다. 잉크(S)를 제거하는 단계는 열처리 장치를 통해 수행되며, 열처리 장치는 대상 기판(SUB) 상에 열(Heat) 또는 적외선을 조사할 수 있다. 대상 기판(SUB) 상에 분사된 잉크(S)가 제거됨으로써 발광 소자(300)는 유동이 방지되고, 전극(210, 220) 사이에 안착될 수 있다.
이상에서 서술한 공정에 따라 일 실시예에 따른 표시 장치(10)를 제조할 수 있다. 표시 장치(10)의 제조 공정은 소자 분산기(385)를 포함하는 발광 소자(300)에 자기장을 인가하는 단계를 포함한다. 발광 소자(300)는 자기장이 인가되면 소자 분산기(385)의 자성 금속에 자기력이 인가되고, 발광 소자(300)는 상기 자기력을 전달 받을 수 있다. 발광 소자(300)는 자기장이 형성된 잉크(S) 내에서 분산 상태를 유지할 수 있고, 잉크젯 프린팅 공정에서 분사되는 잉크(S)는 균일한 개수의 발광 소자(300)들을 포함할 수 있다. 이에 따라 표시 장치(10)는 각 서브 화소(PXn)마다 균일한 개수의 발광 소자(300)들을 포함할 수 있다.
이하, 일 실시예에 따른 발광 소자(300) 및 표시 장치(10)의 다양한 실시예에 대하여 설명하기로 한다.
발광 소자(300)의 구조는 도 4에 도시된 바에 제한되지 않고, 다른 구조를 가질 수도 있다.
도 16는 다른 실시예에 따른 발광 소자의 개략도이다.
도 15를 참조하면, 일 실시예에 따른 발광 소자(300’)는 일 방향으로 연장된 형상을 갖되, 부분적으로 측면이 경사진 형상을 가질 수 있다. 즉, 일 실시예에 따른 발광 소자(300’)는 부분적으로 원추형의 형상을 가질 수 있다. 도 15의 발광 소자(300’)는 각 층들의 형상이 일부 상이한 것을 제외하고는 도 4의 발광 소자(300)와 동일하다. 이하에서는 동일한 내용은 생략하고 차이점에 대하여 서술한다.
발광 소자(300’)는 복수의 층들이 일 방향으로 적층되지 않고, 각 층들이 어느 다른 층의 외면을 둘러싸도록 형성될 수 있다. 도 15의 발광 소자(300’)는 복수의 반도체층들이 어느 다른 층의 외면 중 적어도 일부를 둘러싸도록 형성될 수 있다. 발광 소자(300')는 적어도 일부 영역이 일 방향으로 연장된 반도체 코어와 이를 둘러싸도록 형성된 절연막(380’)을 포함할 수 있다. 상기 반도체 코어는 제1 반도체층(310’), 활성층(330’), 제2 반도체층(320’) 및 전극층(370’)을 포함할 수 있다.
일 실시예에 따르면, 제1 반도체층(310’)은 일 방향으로 연장되고 양 단부가 중심부를 향해 경사지게 형성될 수 있다. 도 15의 제1 반도체층(310’)은 로드형 또는 원통형의 본체부와, 상기 본체부의 상부 및 하부에 각각 측면이 경사진 형상의 단부들이 형성된 형상일 수 있다. 상기 본체부의 상단부는 하단부에 비해 더 가파른 경사를 가질 수 있다.
활성층(330’)은 제1 반도체층(310’)의 상기 본체부의 외면을 둘러싸도록 배치된다. 활성층(330’)은 일 방향으로 연장된 고리형의 형상을 가질 수 있다. 활성층(330’)은 제1 반도체층(310’)의 상단부 및 하단부 상에는 형성되지 않을 수 있다. 활성층(330’)은 제1 반도체층(310’)의 경사지지 않은 측면에만 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 이에 따라 활성층(330’)에서 방출되는 광은 발광 소자(300’)의 길이방향의 양 단부뿐만 아니라, 길이방향을 기준으로 양 측면으로 방출될 수 있다. 도 4의 발광 소자(300)에 비해 도 15의 발광 소자(300’)는 활성층(330’)의 면적이 넓어 더 많은 양의 광을 방출할 수 있다.
제2 반도체층(320’)은 활성층(330’)의 외면과 제1 반도체층(310’)의 상단부를 둘러싸도록 배치된다. 제2 반도체층(320’)은 일 방향으로 연장된 고리형의 본체부와 측면이 경사지도록 형성된 상단부를 포함할 수 있다. 즉, 제2 반도체층(320’)은 활성층(330’)의 평행한 측면과 제1 반도체층(310’)의 경사진 상단부에 직접 접촉할 수 있다. 다만, 제2 반도체층(320’)은 제1 반도체층(310’)의 하단부에는 형성되지 않는다.
전극층(370’)은 제2 반도체층(320’)의 외면을 둘러싸도록 배치된다. 즉, 전극층(370’)의 형상은 실질적으로 제2 반도체층(320’)과 동일할 수 있다. 즉, 전극층(370’)은 제2 반도체층(320’)의 외면에 전면적으로 접촉할 수 있다.
절연막(380’)은 전극층(370’) 및 제1 반도체층(310’)의 외면을 둘러싸도록 배치될 수 있다. 절연막(380’)은 전극층(370’)을 포함하여, 제1 반도체층(310’)의 하단부 및 활성층(330’)과 제2 반도체층(320’)의 노출된 하단부와 직접 접촉할 수 있다.
도 15의 발광 소자(300')의 경우에도, 절연막(380')은 절연 피막(381')과 소자 분산기(385')를 포함할 수 있다. 이에 대한 설명은 상술한 바와 동일하다.
한편, 일 실시예에 따른 표시 장치(10)는 도 2 및 도 3과 다른 형상의 전극(210, 220)들을 포함할 수도 있다.
도 16은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 16을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 제1 전극(210_1)과 제2 전극(220_1)이 각각 제1 방향(DR1)으로 연장된 부분을 더 포함할 수 있다. 도 16의 표시 장치(10_1)는 제1 전극(210_1)과 제2 전극(220_1)의 형상이 다른 점에서 도 2의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 16의 표시 장치(10_1)는 제1 전극(210_1)과 제2 전극(220_1)이 각각 제1 방향(DR1)으로 연장되어 배치되는 전극 줄기부(210S_1, 220S_1)와 전극 줄기부(210S_1, 220S_1)에서 제2 방향(DR2)으로 분지되는 적어도 하나의 전극 가지부(210B_1, 220B_1)를 포함할 수 있다.
구체적으로, 제1 전극(210_1)은 제1 방향(DR1)으로 연장되어 배치되는 제1 전극 줄기부(210S_1)와 제1 전극 줄기부(210S_1)에서 분지되어 제2 방향(DR2)으로 연장된 적어도 하나의 제1 전극 가지부(210B_1)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S_1)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 제1 방향(DR1)으로 인접한)에서 이웃하는 서브 화소의 제1 전극 줄기부(210S_1)와 실질적으로 동일 직선 상에 놓일 수 있다. 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(210S_1)들은 양 단이 상호 이격됨으로써 각 제1 전극 가지부(210B_1)에 각각 독립적으로 전기 신호를 전달할 수 있다.
제1 전극 가지부(210B_1)는 제1 전극 줄기부(210S_1)의 적어도 일부에서 분지되고 제2 방향(DR2)으로 연장되어 배치된다. 다만, 제1 전극 가지부(210B_1)는 제1 전극 줄기부(210S_1)와 대향하여 배치된 제2 전극 줄기부(220S_1)와 이격된 상태에서 종지할 수 있다.
제2 전극(220_1)은 제1 방향(DR1)으로 연장되어 배치되는 제2 전극 줄기부(220S_1)와 제2 전극 줄기부(220S_1)에서 분지되어 제2 방향(DR2)으로 연장된 적어도 하나의 제2 전극 가지부(220B_1)를 포함할 수 있다. 제2 전극 줄기부(220S_1)는 제1 전극 줄기부(210S_1)와 이격 대향하도록 배치되고, 제2 전극 가지부(220B_1)는 적어도 하나의 제1 전극 가지부(210B_1)와 이격 대향하도록 배치될 수 있다.
제2 전극 줄기부(220S_1)는 제1 전극 줄기부(210S_1)와 달리 제1 방향(DR1)으로 연장되어 각 서브 화소(PXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(PXn)를 가로지르는 제2 전극 줄기부(220S_1)는 각 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DPA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(220B_1)는 제2 전극 줄기부(220S_1)로부터 제2 방향(DR2)으로 분지되되 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 제2 전극 가지부(220B_1)는 제1 전극 가지부(210B_1)와 이격 대향하도록 배치됨으로써, 이들 사이에 발광 소자(300)들이 배치되는 영역을 형성할 수 있다.
도면에서는 하나의 서브 화소(PXn)에 2개의 제1 전극 가지부(210B_1)와 하나의 제2 전극 가지부(220B_1)가 배치되어, 제1 전극(210_1)이 제2 전극 가지부(220B_1)의 외면을 둘러싸는 형상으로 배치된 것이 도시되어 있다. 다만, 이에 제한되지 않는다. 표시 장치(10_1)는 각 서브 화소(PXn)마다 더 많은 수, 또는 더 적은 수의 전극 가지부(210B_1, 220B_1)들이 배치될 수 있다. 이 경우, 제1 전극 가지부(210B_1)와 제2 전극 가지부(220B_1)는 각각 서로 이격되어 교번적으로 배치될 수 있다.
발광 소자(300)들은 제1 전극 가지부(210B_1) 및 제2 전극 가지부(220B_1) 사이에 배치될 수 있고, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극 가지부(210B_1) 및 제2 전극 가지부(220B_1) 상에 배치될 수 있다. 도 16의 표시 장치(10_1)는 하나의 서브 화소(PXn)에 더 많은 수의 전극(210_1, 220_1) 또는 전극 가지부(210B_1, 220B_1)를 포함하여 더 많은 수의 발광 소자(300)들이 배치될 수 있다. 그 외, 다른 부재들에 대한 설명은 도 2 및 도 3을 참조하여 상술한 바와 실질적으로 동일한 바, 자세한 설명은 생략하기로 한다.
도 17은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 17을 참조하면, 일 실시예에 따른 표시 장치(10_2)는 제1 전극(210_2) 및 제2 전극(220_2)이 적어도 일부 영역이 곡률진 형상을 갖고, 제1 전극(210_2)의 곡률진 영역은 제2 전극(220_2)의 곡률진 영역과 서로 이격되어 대향할 수 있다. 도 17의 표시 장치(10_2)는 제1 전극(210_2)과 제2 전극(220_2)의 형상이 다른 점에서 도 2의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 17의 표시 장치(10_2)의 제1 전극(210_2)은 복수의 홀(HOL)들을 포함할 수 있다. 일 예로, 도면에 도시된 바와 같이 제1 전극(210_2)은 제2 방향(DR2)을 따라 배열된 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며 제1 전극(210_2)은 더 많은 수의 홀(HOL)을 포함하거나 더 적은 수, 또는 하나의 홀(HOL)만을 포함할 수도 있다. 이하에서는 제1 전극(210_2)이 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함하는 것을 예시하여 설명하기로 한다.
예시적인 실시예에서, 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 원형의 평면 형상을 가질 수 있다. 이에 따라, 제1 전극(210_2)은 각 홀(HOL)들에 의해 형성된 곡률진 영역을 포함할 수 있고, 상기 곡률진 영역에서 제2 전극(220_2)과 대향할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 후술할 바와 같이 제2 전극(220_2)이 배치되는 공간을 제공할 수 있다면, 그 형상이 제한되는 것은 아니며, 예를 들어, 타원, 사각형 이상의 다각형 등의 평면 형상을 가질 수도 있다.
제2 전극(220_2)은 각 서브 화소(PXn) 내에 복수 개가 배치될 수 있다. 예를 들어, 각 서브 화소(PXn)에서는 제1 전극(210_2)의 제1 내지 제3 홀들(HOL1, HOL2, HOL3)에 대응하여 3개의 제2 전극(220_2)이 배치될 수 있다. 제2 전극(220_2)은 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에 각각 위치하여 제1 전극(210_2)에 의해 둘러싸일 수 있다.
예시적인 실시예에서, 제1 전극(210_2)의 홀(HOL)들은 외면이 곡률진 형상을 갖고, 제1 전극(210_2)의 홀(HOL) 내에 대응하여 배치된 제2 전극(220_2)들은 외면이 곡률진 형상을 갖고 제1 전극(210_2)과 이격되어 대향할 수 있다. 도 17에 도시된 바와 같이, 제1 전극(210_2)은 평면상 원형의 형상을 갖는 홀(HOL)들을 포함하고, 제2 전극(220_2)은 평면상 원형의 형상을 가질 수 있다. 제1 전극(210_2)은 홀(HOL)이 형성된 영역의 곡률진 면이 제2 전극(220_2)의 곡률진 외면과 이격되어 대향할 수 있다. 일 예로, 제1 전극(210_2)은 제2 전극(220_2)의 외면을 둘러싸도록 배치될 수 있다.
상술한 바와 같이, 발광 소자(300)들은 제1 전극(210_2)과 제2 전극(220_2) 사이에 배치될 수 있다. 본 실시예에 따른 표시 장치(10_2)는 원형의 형상을 갖는 제2 전극(220_2)과, 이를 둘러싸도록 배치된 제1 전극(210_2)을 포함하고, 복수의 발광 소자(300)들은 제2 전극(220_2)의 곡률진 외면을 따라 배열될 수 있다. 상술한 바와 같이 발광 소자(300)들은 일 방향으로 연장된 형상을 가지므로, 각 서브 화소(PXn) 내에서 제2 전극(220_2)의 곡률진 외면을 따라 배열되는 발광 소자(300)들은 연장된 방향이 서로 다른 방향을 향하도록 배치될 수 있다. 각 서브 화소(PXn)들은 발광 소자(300)의 연장된 방향이 향하는 방향에 따라 다양한 출광 방향을 가질 수 있다. 본 실시예에 따른 표시 장치(10_2)는 제1 전극(210_2)과 제2 전극(220_2)이 곡률진 형상을 갖도록 배치됨으로써, 이들 사이에 배치된 발광 소자(300)들은 서로 다른 방향을 향하도록 배치되고, 표시 장치(10_2)의 측면 시인성을 향상시킬 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 제1 극성으로 도핑된 제1 반도체층;
    상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층; 및
    적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되,
    상기 절연막은 상기 활성층을 둘러싸는 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함하는 발광 소자.
  2. 제1 항에 있어서,
    상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드 및 상기 리간드에 결합된 제1 작용기를 포함하는 발광 소자.
  3. 제2 항에 있어서,
    상기 리간드는 포르피린 구조체 또는 다중 덴테이트 구조체 중 어느 하나이고,
    상기 자성 금속은 Fe, Co, Ni, Mn 및 Cr 중 어느 하나인 발광 소자.
  4. 제2 항에 있어서,
    상기 제1 작용기는 상기 절연 피막과 화학 결합을 형성하는 발광 소자.
  5. 제4 항에 있어서,
    상기 제1 작용기는 실란기(Silane), 보론산기(Boronate), 카르복시산기(Carboxylic acid), 아민기(Amine), 싸이올기(Thiol) 및 인산기(Phosphoric acid) 중 적어도 어느 하나인 발광 소자.
  6. 제4 항에 있어서,
    상기 소자 분산기는 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 더 포함하는 발광 소자.
  7. 제6 항에 있어서,
    상기 제2 작용기는 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로 알킬기 및 탄소수 3 내지 6의 싸이클로 알킬기 중 적어도 어느 하나를 포함하는 발광 소자.
  8. 제1 항에 있어서,
    상기 소자 분산기는 하기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 갖는 발광 소자.
    [화학식 A]
    Figure PCTKR2020011850-appb-img-000009
    [화학식 B]
    Figure PCTKR2020011850-appb-img-000010
    [화학식 C]
    Figure PCTKR2020011850-appb-img-000011
    [화학식 D]
    Figure PCTKR2020011850-appb-img-000012
    상기 화학식 A 내지 D에서,
    상기 M은 Fe 2+, Mn 2+, Co 2+, Ni 2+ 또는 Cr 2+ 중 적어도 어느 하나이고,
    상기 R 1은 실란기, 보론산기, 카르복시산기, 아민기, 싸이올기, 인산기 중 적어도 어느 하나이고,
    상기 R 2 내지 R 4는 각각 독립적으로, 수소, 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로알킬기, 탄소수 3 내지 6의 싸이클로 알킬기 중 어느 하나이며, 상기 n은 1 내지 6의 정수이고,
    상기 대시선(dash line)은 배위 결합(coordinated bonding)을 의미한다.
  9. 제1 전극 및 상기 제1 전극과 이격 대향하는 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자를 포함하고,
    상기 발광 소자는
    제1 극성으로 도핑된 제1 반도체층;
    상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층; 및
    적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되,
    상기 절연막은 절연 피막; 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드, 상기 리간드에 결합되어 상기 절연 피막과 화학 결합을 형성하는 제1 작용기 및 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 소자 분산기는 하기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 갖는 표시 장치.
    [화학식 A]
    Figure PCTKR2020011850-appb-img-000013
    [화학식 B]
    Figure PCTKR2020011850-appb-img-000014
    [화학식 C]
    Figure PCTKR2020011850-appb-img-000015
    [화학식 D]
    Figure PCTKR2020011850-appb-img-000016
    상기 화학식 A 내지 D에서,
    상기 M은 Fe 2+, Mn 2+, Co 2+, Ni 2+ 또는 Cr 2+ 중 적어도 어느 하나이고,
    상기 R 1은 실란기, 보론산기, 카르복시산기, 아민기, 싸이올기, 인산기 중 적어도 어느 하나이고,
    상기 R 2 내지 R 4는 각각 독립적으로, 수소, 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로알킬기, 탄소수 3 내지 6의 싸이클로 알킬기 중 어느 하나이며, 상기 n은 1 내지 6의 정수이고,
    상기 대시선(dash line)은 배위 결합(coordinated bonding)을 의미한다.
  12. 제9 항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 배치되되 상기 제1 전극과 상기 제2 전극의 적어도 일부를 덮는 제1 절연층 및 상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 절연층 상에 배치된 제2 절연층을 더 포함하고,
    상기 발광 소자는 상기 제1 절연층과 상기 제2 절연층 상에 배치된 표시 장치.
  13. 제12 항에 있어서,
    상기 발광 소자의 소자 분산기는 상기 제1 절연층 및 상기 제2 절연층과 직접 접촉하는 표시 장치.
  14. 반도체 코어 및 상기 반도체 코어를 둘러싸는 절연막을 포함하는 발광 소자가 분산된 잉크를 준비하고, 상기 발광 소자에 자기장을 인가하는 단계;
    서로 이격되어 배치된 제1 전극 및 제2 전극이 형성된 대상 기판을 준비하고, 상기 대상 기판 상에 상기 발광 소자가 분산된 잉크를 분사하는 단계; 및
    상기 대상 기판 상에 전기장을 생성하여 상기 발광 소자를 상기 제1 전극과 상기 제2 전극 사이에 안착시키는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 반도체 코어는 제1 극성으로 도핑된 제1 반도체층;
    상기 제1 극성과 다른 제2 극성으로 도핑된 제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층; 및
    적어도 상기 활성층의 외면을 둘러싸도록 배치된 절연막을 포함하되,
    상기 절연막은 절연 피막 및 자성 금속을 포함하고 상기 절연 피막의 외면에 결합된 소자 분산기를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 소자 분산기의 자성 금속은 상기 자기장에 의해 자기력을 인가 받고,
    상기 자기장을 인가하는 단계에서, 상기 발광 소자는 중력 방향의 반대 방향으로 상기 자기력이 전달되는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 잉크는 상기 자기장이 인가된 상태에서 상기 대상 기판 상에 분사되는 표시 장치의 제조 방법.
  18. 제16 항에 있어서,
    상기 발광 소자를 안착시키는 단계에서, 상기 발광 소자는 상기 전기장에 의해 일 단부는 상기 제1 전극 상에 배치되고 타 단부는 상기 제2 전극 상에 배치되는 표시 장치의 제조 방법.
  19. 제15 항에 있어서,
    상기 소자 분산기는 상기 자성 금속과 배위 결합을 형성하는 리간드, 상기 리간드에 결합되어 상기 절연 피막과 화학 결합을 형성하는 제1 작용기 및 소수성 작용기를 포함하고 상기 리간드에 결합된 적어도 하나의 제2 작용기를 포함하는 표시 장치의 제조 방법.
  20. 제15 항에 있어서,
    상기 소자 분산기는 하기 화학식 A 내지 D 중 어느 하나로 표현되는 구조를 갖는 표시 장치의 제조 방법.
    [화학식 A]
    Figure PCTKR2020011850-appb-img-000017
    [화학식 B]
    Figure PCTKR2020011850-appb-img-000018
    [화학식 C]
    Figure PCTKR2020011850-appb-img-000019
    [화학식 D]
    Figure PCTKR2020011850-appb-img-000020
    상기 화학식 A 내지 D에서,
    상기 M은 Fe 2+, Mn 2+, Co 2+, Ni 2+ 또는 Cr 2+ 중 적어도 어느 하나이고,
    상기 R 1은 실란기, 보론산기, 카르복시산기, 아민기, 싸이올기, 인산기 중 적어도 어느 하나이고,
    상기 R 2 내지 R 4는 각각 독립적으로, 수소, 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 플루오로알킬기, 탄소수 3 내지 6의 싸이클로 알킬기 중 어느 하나이며, 상기 n은 1 내지 6의 정수이고,
    상기 대시선(dash line)은 배위 결합(coordinated bonding)을 의미한다.
PCT/KR2020/011850 2019-11-22 2020-09-03 발광 소자, 표시 장치 및 이의 제조 방법 WO2021101033A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/778,667 US20230026527A1 (en) 2019-11-22 2020-09-03 Light-emitting element, display apparatus, and manufacturing method therefor
EP20890488.8A EP4064370A4 (en) 2019-11-22 2020-09-03 LIGHT-EMITTING ELEMENT, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING SAME
CN202080081191.2A CN114730820A (zh) 2019-11-22 2020-09-03 发光元件、显示装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190151117A KR20210063504A (ko) 2019-11-22 2019-11-22 발광 소자, 표시 장치 및 이의 제조 방법
KR10-2019-0151117 2019-11-22

Publications (1)

Publication Number Publication Date
WO2021101033A1 true WO2021101033A1 (ko) 2021-05-27

Family

ID=75981661

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/011850 WO2021101033A1 (ko) 2019-11-22 2020-09-03 발광 소자, 표시 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20230026527A1 (ko)
EP (1) EP4064370A4 (ko)
KR (1) KR20210063504A (ko)
CN (1) CN114730820A (ko)
WO (1) WO2021101033A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100748A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752269B2 (ja) * 2004-12-28 2011-08-17 ソニー株式会社 ポルフィリン化合物及びその製造方法、有機半導体膜、並びに半導体装置
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
US20180182741A1 (en) * 2016-12-28 2018-06-28 Psi Co., Ltd. Nanoscale led electrode assembly having improved electrical contact and manufacturing method thereof
KR20190017691A (ko) * 2017-08-10 2019-02-20 고려대학교 산학협력단 발광소자와 기판 및 그 정렬방법과 정렬장치
KR20190112226A (ko) * 2018-03-22 2019-10-04 삼성디스플레이 주식회사 초소형 led 전극 어셈블리 및 이의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190105537A (ko) * 2019-08-26 2019-09-17 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752269B2 (ja) * 2004-12-28 2011-08-17 ソニー株式会社 ポルフィリン化合物及びその製造方法、有機半導体膜、並びに半導体装置
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
US20180182741A1 (en) * 2016-12-28 2018-06-28 Psi Co., Ltd. Nanoscale led electrode assembly having improved electrical contact and manufacturing method thereof
KR20190017691A (ko) * 2017-08-10 2019-02-20 고려대학교 산학협력단 발광소자와 기판 및 그 정렬방법과 정렬장치
KR20190112226A (ko) * 2018-03-22 2019-10-04 삼성디스플레이 주식회사 초소형 led 전극 어셈블리 및 이의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4064370A4 *

Also Published As

Publication number Publication date
CN114730820A (zh) 2022-07-08
EP4064370A1 (en) 2022-09-28
US20230026527A1 (en) 2023-01-26
KR20210063504A (ko) 2021-06-02
EP4064370A4 (en) 2024-01-24

Similar Documents

Publication Publication Date Title
WO2020242116A1 (ko) 표시 장치
WO2019151550A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021225284A1 (ko) 표시 장치
WO2021162180A1 (ko) 표시 장치
WO2021125704A1 (ko) 표시 장치
WO2021049725A1 (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2021091062A1 (ko) 표시 장치
WO2022045698A1 (ko) 표시 장치
WO2022030763A1 (ko) 표시 장치
WO2022025395A1 (ko) 표시 장치
WO2021118182A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2021215585A1 (ko) 표시 장치
WO2020235803A1 (ko) 표시 장치 및 이의 제조 방법
WO2021054551A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2021101033A1 (ko) 발광 소자, 표시 장치 및 이의 제조 방법
WO2021215693A1 (ko) 발광 소자 잉크 및 표시 장치의 제조 방법
WO2021091061A1 (ko) 표시 장치
WO2022005208A1 (ko) 표시 장치
WO2022059986A1 (ko) 표시 장치
WO2021235689A1 (ko) 표시 장치
WO2021177510A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2021246572A1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2021230426A1 (ko) 표시 장치
WO2021206217A1 (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20890488

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020890488

Country of ref document: EP

Effective date: 20220622