WO2021215693A1 - 발광 소자 잉크 및 표시 장치의 제조 방법 - Google Patents

발광 소자 잉크 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
WO2021215693A1
WO2021215693A1 PCT/KR2021/004077 KR2021004077W WO2021215693A1 WO 2021215693 A1 WO2021215693 A1 WO 2021215693A1 KR 2021004077 W KR2021004077 W KR 2021004077W WO 2021215693 A1 WO2021215693 A1 WO 2021215693A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting device
solvent
formula
layer
Prior art date
Application number
PCT/KR2021/004077
Other languages
English (en)
French (fr)
Inventor
정재훈
강종혁
유희연
조현민
홍혜정
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/921,083 priority Critical patent/US20230170336A1/en
Priority to CN202180030698.XA priority patent/CN115461869A/zh
Publication of WO2021215693A1 publication Critical patent/WO2021215693A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/30—Inkjet printing inks
    • C09D11/36—Inkjet printing inks based on non-aqueous solvents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/30—Inkjet printing inks
    • C09D11/38—Inkjet printing inks characterised by non-macromolecular additives other than solvents, pigments or dyes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/52—Electrically conductive inks
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/02—Use of particular materials as binders, particle coatings or suspension media therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 소자 잉크 및 표시 장치의 제조 방법이 제공된다. 발광 소자 잉크는 발광 소자 용매 및 상기 발광 소자 용매 내에 분산되고, 복수의 반도체층 및 상기 반도체층들의 외면을 부분적으로 둘러싸는 절연막을 포함하는 복수의 발광 소자들을 포함하고, 상기 발광 소자 용매는 융점이 0℃ 내지 15℃의 범위를 갖는 지방산 에스터계 화합물을 포함한다.

Description

발광 소자 잉크 및 표시 장치의 제조 방법
본 발명은 발광 소자 잉크 및 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는 융점이 높은 용매를 포함한 발광 소자 잉크 및 이를 이용한 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 융점이 높은 용매를 포함하여 보관 중 발광 소자들이 침전되지 않는 발광 소자 잉크를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 상기 발광 소자 잉크를 이용하여 단위 영역 당 발광 소자들을 균일하게 배치시켜 제품 신뢰성이 향상되는 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자 잉크는 발광 소자 용매 및 상기 발광 소자 용매 내에 분산되고, 복수의 반도체층 및 상기 반도체층들의 외면을 부분적으로 둘러싸는 절연막을 포함하는 복수의 발광 소자들을 포함하고, 상기 발광 소자 용매는 융점이 0℃ 내지 15℃의 범위를 갖는 지방산 에스터계 화합물을 포함한다.
상기 발광 소자 용매는 하기 화학식 1로 표현되는 화합물을 포함할 수 있다.
[화학식 1]
Figure PCTKR2021004077-appb-img-000001
상기 화학식 1에서, 상기 R1 및 R2는 각각 독립적으로 탄소수 1 내지 25의 직쇄형 또는 측쇄형 알킬기, 알킬에터기 또는 알케닐에터기이고, 상기 R1 및 R2의 탄소수의 합은 14 내지 49의 범위이다.
상기 화학식 1의 상기 R 1 및 R 2 중 적어도 어느 하나는 하기 화학식 2로 표현된 작용기를 포함할 수 있다.
[화학식 2]
Figure PCTKR2021004077-appb-img-000002
상기 화학식 2에서, 상기 n은 1 내지 4의 범위를 갖되, 상기 화학식 1에서 전체 산소 원자의 수는 2 내지 10개의 범위이다.
상기 발광 소자 용매는 하기 화학식 3 내지 6 중 어느 하나로 표현되는 화합물을 포함할 수 있다.
[화학식 3]
Figure PCTKR2021004077-appb-img-000003
[화학식 4]
Figure PCTKR2021004077-appb-img-000004
[화학식 5]
Figure PCTKR2021004077-appb-img-000005
[화학식 6]
Figure PCTKR2021004077-appb-img-000006
상기 발광 소자 용매는 상온에서 측정된 점도가 8cP 내지 10cP의 범위를 가질 수 있다.
상기 발광 소자 용매는 유전율이 0.1 내지 5의 범위를 가질 수 있다.
상기 발광 소자의 상기 반도체층은 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고, 상기 절연막은 적어도 상기 발광층의 외면을 둘러싸도록 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 발광 소자 용매, 및 상기 발광 소자 용매 내에 분산된 복수의 발광 소자를 포함하는 발광 소자 잉크와 제1 전극 및 제2 전극이 형성된 대상 기판을 준비하는 단계, 상기 대상 기판 상에 상기 발광 소자 용매의 융점 이상의 온도에서 상기 발광 소자 잉크를 분사하는 단계 및 상기 대상 기판 상에 전계를 생성하여 상기 발광 소자를 상기 제1 전극과 상기 제2 전극 상에 안착시키는 단계를 포함할 수 있다.
상기 발광 소자는 복수의 반도체층 및 상기 반도체층들의 외면을 부분적으로 둘러싸는 절연막을 포함하고, 상기 발광 소자 용매는 에스터기를 포함하고 상기 화학식 1로 표현될 수 있다.
상기 화학식 1의 상기 R 1 및 R 2 중 적어도 어느 하나는 상기 화학식 2로 표현된 작용기를 포함할 수 있다.
상기 발광 소자 용매는 상기 화학식 3 내지 6 중 어느 하나로 표현되는 화합물을 포함할 수 있다.
상기 발광 소자 용매의 융점은 0℃ 내지 15℃의 범위를 가질 수 있다.
상기 발광 소자 용매는 상온에서 측정된 점도가 8cP 내지 10cP의 범위를 갖고, 유전율이 0.1 내지 5의 범위를 가질 수 있다.
상기 발광 소자 잉크를 준비하는 단계에서, 상기 발광 소자 잉크는 상기 발광 소자 용매의 융점보다 낮은 온도에서 상기 발광 소자 용매가 응고된 상태로 준비될 수 있다.
상기 발광 소자 잉크를 분사하는 단계에서, 상기 발광 소자 잉크는 상기 발광 소자 용매가 용융된 후에 상기 대상 기판 상에 분사될 수 있다.
상기 발광 소자를 안착시키는 단계에서, 상기 발광 소자는 제1 단부가 상기 제1 전극 상에 배치되고 제2 단부는 상기 제2 전극 상에 배치될 수 있다.
상기 발광 소자를 안착시키는 단계 후에 상기 발광 소자 용매를 제거하는 열처리 단계를 더 포함할 수 있다.
상기 열처리 단계는 200℃ 내지 400℃의 온도 범위에서 수행될 수 있다.
상기 발광 소자를 안착시키는 단계에서, 상기 발광 소자에 광을 조사하면서 상기 전계를 생성할 수 있다.
상기 발광 소자의 상기 반도체층은 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고, 상기 절연막은 적어도 상기 발광층의 외면을 둘러싸도록 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 발광 소자 잉크는 융점이 높은 발광 소자 용매를 포함하여, 상온 부근의 저온에서 발광 소자 용매가 응고된 상태로 보관될 수 있다. 이에 따라 발광 소자 잉크는 발광 소자의 프린팅 공정 전에 발광 소자들이 침전되는 것을 방지할 수 있다.
또한, 일 실시예에 따른 표시 장치의 제조 방법은 상기 발광 소자 잉크를 이용하여 제조되고, 발광 소자가 침전되는 것을 방지하고, 프린팅 공정에서 발광 소자가 높은 유전영동 반응성을 가질 수 있으므로, 각 단위 영역 당 균일한 개수의 발광 소자가 높은 정렬도로 배치될 수 있어 표시 장치의 제품 신뢰성이 향상될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
도 5 및 도 6은 다른 실시예에 따른 발광 소자의 개략도들이다.
도 7은 일 실시예에 따른 발광 소자 잉크의 개략도이다.
도 8은 도 7의 발광 소자 잉크의 보관 상태를 나타내는 개략적인 단면도이다.
도 9는 도 7의 발광 소자 잉크의 프린팅 상태를 나타내는 개략적인 단면도이다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 11 내지 도 15는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 16은 다른 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(30)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(30)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(30)가 배치되지 않고, 발광 소자(30)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(30)가 배치된 영역을 포함하여, 발광 소자(30)와 인접한 영역으로 발광 소자(30)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(30)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(30)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
또한, 각 서브 화소(PXn)는 비발광 영역에 배치된 절단부 영역(CBA)을 포함할 수 있다. 절단부 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 절단부 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 절단부 영역(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 절단부 영역(CBA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 또한, 절단부 영역(CBA)들의 제1 방향(DR1)으로 이격된 간격은 발광 영역(EMA)의 제1 방향(DR1)으로 이격된 간격보다 작을 수 있다. 절단부 영역(CBA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(BNL2)가 배치되고, 이들 사이의 간격은 제2 뱅크(BNL2)의 폭에 따라 달라질 수 있다. 절단부 영역(CBA)에는 발광 소자(30)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(21, 22) 일부가 배치될 수 있다. 각 서브 화소(PXn)마다 배치되는 전극(21, 22)들은 절단부 영역(CBA)에서 서로 분리되어 배치될 수 있다.
도 3은 도 2의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다. 도 3은 도 2의 제1 서브 화소(PX1)에 배치된 발광 소자(30)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3을 참조하면, 표시 장치(10)는 제1 기판(11), 및 제1 기판(11) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 발광 소자층을 구성할 수 있다.
구체적으로, 제1 기판(11)은 절연 기판일 수 있다. 제1 기판(11)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(11)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 도전층은 제1 기판(11) 상에 배치될 수 있다. 제1 도전층은 적어도 하나의 하부 금속층(BML)을 포함하며, 하부 금속층(BML)은 표시 장치(10)의 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML1)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 예를 들어, 하부 금속층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 하부 금속층(BML)은 생략될 수 있다.
버퍼층(12)은 제1 도전층과 제1 기판(11) 상에 전면적으로 배치될 수 있다. 버퍼층(12)은 투습에 취약한 제1 기판(11)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 제1 기판(11) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(12)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(12)은 실리콘 산화물(Silicon Oxide, SiO x), 실리콘 질화물(Silicon Nitride, SiN x), 실리콘 산질화물(Silicon Oxynitride, SiO xN y) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층은 버퍼층(12) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 이들은 후술하는 제2 도전층의 게이트 전극(G1)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(T1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT1)은 복수의 도체화 영역(ACTa, ACTb) 및 이들 사이의 채널 영역(ACTc)을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT1)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(13)은 반도체층 및 버퍼층(12)상에 배치된다. 제1 게이트 절연층(13)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(13)은 무기물, 예컨대 실리콘 산화물(Silicon Oxide, SiO x), 실리콘 질화물(Silicon Nitride, SiN x), 실리콘 산질화물(Silicon Oxynitride, SiO xN y) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다.
제2 도전층은 제1 게이트 절연층(13) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역(ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 용량 전극(CSE1)은 후술하는 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제1 용량 전극(CSE1)은 게이트 전극(G1)과 연결되어 일체화될 수 있다. 제1 용량 전극(CSE1)은 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치되고 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제2 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(15)은 제2 도전층 상에 배치된다. 제1 층간 절연층(15)은 제2 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(15)은 제2 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 층간 절연층(15)은 무기물, 예컨대 실리콘 산화물(Silicon Oxide, SiO x), 실리콘 질화물(Silicon Nitride, SiN x), 실리콘 산질화물(Silicon Oxynitride, SiO xN y) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다.
제3 도전층은 제1 층간 절연층(15) 상에 배치된다. 제3 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1), 데이터 라인(DTL), 및 제2 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제2 층간 절연층(17)과 제1 게이트 절연층(13)을 관통하는 컨택홀을 통해 액티브층(ACT1)의 도핑 영역(ACTa, ACTb)과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스 전극(S1)은 또 다른 컨택홀을 통해 하부 금속층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DTL)은 표시 장치(10)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DTL)은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인(DTL)에서 인가되는 신호를 전달할 수 있다.
제2 용량 전극(CSE2)은 제1 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치된다. 일 실시예에서, 제2 용량 전극(CSE2)은 제1 소스 전극(S1)과 일체화되어 연결될 수 있다.
제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 층간 절연층(17)은 제3 도전층 상에 배치된다. 제2 층간 절연층(17)은 제3 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제2 층간 절연층(17)은 제3 도전층을 덮으며 제3 도전층을 보호하는 기능을 수행할 수 있다. 제2 층간 절연층(17)은 무기물, 예컨대 실리콘 산화물(Silicon Oxide, SiO x), 실리콘 질화물(Silicon Nitride, SiN x), 실리콘 산질화물(Silicon Oxynitride, SiO xN y) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다.
제4 도전층은 제2 층간 절연층(17) 상에 배치된다. 제4 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(22)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 또한, 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(30)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(17)에 형성된 컨택홀을 통해 제2 용량 전극(CSE2)과 연결될 수 있다. 제2 용량 전극(CSE2)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 일체화될 수 있고, 제1 도전 패턴(CDP)은 제1 소스 전극(S1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(21)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(21)으로 전달할 수 있다. 한편, 도면에서는 제4 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제4 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
제4 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(19)은 제4 도전층 상에 배치된다. 제1 평탄화층(19)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(19) 상에는 복수의 제1 뱅크(BNL1)들, 복수의 전극(21, 22)들, 발광 소자(30), 복수의 연결 전극(CNE1, CNE2)들 및 제2 뱅크(BNL2)가 배치된다. 또한, 제1 평탄화층(19) 상에는 복수의 절연층(PAS1, PAS2, PAS3, PAS4)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 제1 평탄화층(19) 상에 직접 배치될 수 있다. 복수의 제1 뱅크(BNL1)들은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않으며 발광 영역(EMA) 내에 배치될 수 있다. 또한, 복수의 제1 뱅크(BNL1)들은 제1 방향(DR1)으로 서로 이격되어 배치되고, 이들 사이에 발광 소자(30)가 배치될 수 있다. 복수의 제1 뱅크(BNL1)들은 각 서브 화소(PXn)마다 배치되어 표시 장치(10)의 표시 영역(DPA)에서 선형의 패턴을 형성할 수 있다. 도면에서는 2개의 제1 뱅크(BNL1)들이 도시되어 있으나, 이에 제한되지 않는다. 전극(21, 22)의 수에 따라 더 많은 수의 제1 뱅크(BNL1)들이 배치될 수도 있다.
제1 뱅크(BNL1)는 제1 평탄화층(19)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(30)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(21, 22)에서 반사되어 제1 평탄화층(19)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(30)가 배치되는 영역을 제공함과 동시에 발광 소자(30)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다. 제1 뱅크(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(21, 22)들은 제1 뱅크(BNL1)와 제1 평탄화층(19) 상에 배치된다. 복수의 전극(21, 22)은 제1 전극(21) 및 제2 전극(22)을 포함할 수 있다. 제1 전극(21) 및 제2 전극(22)은 제2 방향(DR2)으로 연장되고, 이들은 서로 제1 방향(DR1)으로 이격되도록 배치될 수 있다.
제1 전극(21)과 제2 전극(22)은 각각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 절단부 영역(CBA)에서 다른 전극(21, 22)들과 분리될 수 있다. 예를 들어, 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 발광 영역(EMA)들 사이에는 절단부 영역(CBA)이 배치되고, 제1 전극(21) 및 제2 전극(22)은 절단부 영역(CBA)에서 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에 배치된 다른 제1 전극(21) 및 제2 전극(22)과 분리될 수 있다. 다만, 이에 제한되지 않으며, 몇몇 전극(21, 22)들은 각 서브 화소(PXn) 마다 분리되지 않고 제2 방향(DR2)으로 이웃하는 서브 화소(PXn) 넘어 연장되어 배치되거나, 제1 전극(21) 또는 제2 전극(22) 중 어느 한 전극만 분리될 수도 있다.
제1 전극(21)은 제1 컨택홀(CT1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되고, 제2 전극(22)은 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(21)은 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(22)도 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 다른 실시예에서 제1 컨택홀(CT1)과 제2 컨택홀(CT2)은 제2 뱅크(BNL2)와 중첩하지 않도록 제2 뱅크(BNL2)가 둘러싸는 발광 영역(EMA) 내에 배치될 수도 있다.
도면에서는 각 서브 화소(PXn)마다 하나의 제1 전극(21)과 제2 전극(22)이 배치된 것이 예시되어 있으나, 이에 제한되지 않고 각 서브 화소(PXn)마다 배치되는 제1 전극(21)과 제2 전극(22)의 수는 더 많을 수 있다. 또한, 각 서브 화소(PXn)에 배치된 제1 전극(21)과 제2 전극(22)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(21)과 제2 전극(22)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다.
제1 전극(21) 및 제2 전극(22)은 각각 제1 뱅크(BNL1)들 상에 직접 배치될 수 있다. 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(BNL1)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(BNL1)의 외면을 덮도록 배치될 수 있다. 제1 뱅크(BNL1)의 측면 상에는 제1 전극(21)과 제2 전극(22)이 각각 배치되고, 제1 전극(21)과 제2 전극(22) 사이의 간격은 제1 뱅크(BNL1) 사이의 간격보다 좁을 수 있다. 또한, 제1 전극(21)과 제2 전극(22)은 적어도 일부 영역이 제1 평탄화층(19) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라 각 전극(21, 22)들은 그 폭이 제1 뱅크(BNL1)보다 작을 수도 있다. 다만, 각 전극(21, 22)들은 적어도 제1 뱅크(BNL1)의 일 측면은 덮도록 배치되어 발광 소자(30)에서 방출된 광을 반사시킬 수 있다.
각 전극(21, 22)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 각 전극(21, 22)은 발광 소자(30)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(21, 22)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(21, 22)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(21, 22)은 ITO/은(Ag)/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다. 또는 각 전극(21, 22)은 티타늄(Ti), 및 몰리브덴(Mo)과 같은 금속층과 상기 합금이 적층된 구조를 가질 수도 있다. 몇몇 실시예에서, 전극(21, 22)들은 알루미늄(Al)을 포함하는 합금과 티타늄(Ti) 또는 몰리브덴(Mo)으로 이루어진 적어도 한 층 이상의 금속층이 적층된 이중층 또는 다중층으로 이루어질 수 있다.
복수의 전극(21, 22)들은 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 복수의 전극(21, 22)들은 연결 전극(CNE1, CNE2)을 통해 발광 소자(30)와 전기적으로 연결되고, 전극(21, 22)들로 인가된 전기 신호를 연결 전극(CNE1, CNE2)을 통해 발광 소자(30)에 전달할 수 있다.
또한, 각 전극(21, 22)은 발광 소자(30)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(30)는 제1 전극(21)과 제2 전극(22) 상에 형성된 전계에 의해 제1 전극(21)과 제2 전극(22) 사이에 배치될 수 있다. 표시 장치(10)의 발광 소자(30)는 잉크젯 프린팅 공정을 통해 전극(21, 22)들 상에 분사될 수 있다. 전극(21, 22) 상에 발광 소자(30)를 포함하는 잉크가 분사되면, 전극(21, 22)에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(30)는 전극(21, 22) 상에 생성된 전계에 의해 전극(21, 22) 상에 정렬될 수 있다.
제1 절연층(PAS1)은 제1 평탄화층(19) 상에 배치된다. 제1 절연층(PAS1)은 제1 뱅크(BNL1)들, 및 제1 전극(21)과 제2 전극(22)들을 덮도록 배치될 수 있다. 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
일 실시예에서, 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 부분적으로 노출하는 개구부(OP)를 포함할 수 있다. 각 개구부(OP)는 각 전극(21, 22)들 중 제1 뱅크(BNL1)의 상면에 배치된 부분을 일부 노출시킬 수 있다. 연결 전극(CNE1, CNE2) 중 일부는 개구부(OP)를 통해 노출된 각 전극(21, 22)과 접촉할 수 있다.
제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 예를 들어, 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 덮도록 배치됨에 따라 그 하부에 배치된 전극(21, 22)의 형상에 따라 그 상면이 단차질 수 있다. 다만, 이에 제한되지 않는다.
제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다.
또한, 제2 뱅크(BNL2)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제1 전극(21)과 제2 전극(22)은 제2 방향(DR2)으로 연장되어 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분을 가로질러 배치될 수 있다. 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분은 발광 영역(EMA) 사이에 배치된 부분은 절단부 영역(CBA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 이에 따라, 절단부 영역(CBA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격보다 작을 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(BNL2)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(30)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(30)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(30)들은 각 전극(21, 22)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(21, 22)들이 연장된 방향과 발광 소자(30)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)는 각 전극(21, 22)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
각 서브 화소(PXn)에 배치된 발광 소자(30)들은 서로 다른 물질을 포함하는 발광층(도 4의 '36')을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 이에 따라 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에서는 각각 제1 색, 제2 색 및 제3 색의 광이 출사될 수 있다. 다만, 이에 제한되지 않으며, 각 서브 화소(PXn)들은 동일한 종류의 발광 소자(30)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
발광 소자(30)는 제1 뱅크(BNL1)들 사이에서 양 단부가 각 전극(21, 22) 상에 배치될 수 있다. 발광 소자(30)의 연장된 길이는 제1 전극(21)과 제2 전극(22) 사이의 간격보다 길고, 발광 소자(30)의 양 단부가 각각 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다. 예를 들어, 발광 소자(30)는 일 단부가 제1 전극(21) 상에 놓이고, 타 단부가 제2 전극(22) 상에 놓이도록 배치될 수 있다.
발광 소자(30)는 제1 기판(11) 또는 제1 평탄화층(19)의 상면에 수직한 방향으로 복수의 층들이 배치될 수 있다. 발광 소자(30)는 연장된 일 방향이 제1 평탄화층(19)의 상면과 평행하도록 배치되고, 발광 소자(30)에 포함된 복수의 반도체층들은 제1 평탄화층(19)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)가 다른 구조를 갖는 경우 복수의 반도체층들은 제1 평탄화층(19)의 상면에 수직한 방향으로 배치될 수도 있다.
발광 소자(30)의 양 단부는 각각 연결 전극(CNE1, CNE2)들과 접촉할 수 있다. 예를 들어, 발광 소자(30)는 연장된 일 방향측 단부면에는 절연막(도 4의 '38')이 형성되지 않고 반도체층 일부가 노출될 수 있고, 상기 노출된 반도체층은 연결 전극(CNE1, CNE2)과 접촉할 수 있다. 다만, 이에 제한되지 않고 발광 소자(30)는 절연막(38) 중 적어도 일부 영역이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 연결 전극(CNE1, CNE2)과 직접 접촉할 수도 있다.
제2 절연층(PAS2)은 발광 소자(30) 상에 부분적으로 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)은 발광 소자(30)를 감싸면서 발광 소자(30)의 양 단부가 노출되도록 발광 소자(30)의 길이보다 작은 폭을 갖고 발광 소자(30) 상에 배치될 수 있다. 제2 절연층(PAS2)은 표시 장치(10)의 제조 공정 중 발광 소자(30), 전극(21, 22)들 및 제1 절연층(PAS1)을 덮도록 배치된 뒤 발광 소자(30)의 양 단부를 노출하도록 제거될 수 있다. 제2 절연층(PAS2)은 평면상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(30)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(30)를 고정시킬 수 있다.
제2 절연층(PAS2) 상에는 복수의 연결 전극(CNE1, CNE2)들과 제3 절연층(PAS3)이 배치될 수 있다.
복수의 연결 전극(CNE1, CNE2)들은 일 방향으로 연장된 형상을 갖고 각 전극(21, 22) 상에 배치될 수 있다. 연결 전극(CNE1, CNE2)은 제1 전극(21) 상에 배치된 제1 연결 전극(CNE1)과 제2 전극(22) 상에 배치된 제2 연결 전극(CNE2)을 포함할 수 있다. 각 연결 전극(CNE1, CNE2)들은 서로 이격되거나 대향하며 배치될 수 있다. 예를 들어, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제1 전극(21)과 제2 전극(22) 상에 배치되어 서로 제1 방향(DR1)으로 이격될 수 있다. 각 연결 전극(CNE1, CNE2)들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 스트라이프형 패턴을 형성할 수 있다.
복수의 연결 전극(CNE1, CNE2)들은 각각 발광 소자(30)와 접촉할 수 있다. 제1 연결 전극(CNE1)은 발광 소자(30)들의 일 단부와 접촉하고, 제2 연결 전극(CNE2)은 발광 소자(30)의 타 단부와 접촉할 수 있다. 발광 소자(30)는 연장된 방향의 양 단부면에서 반도체층이 노출되고, 각 연결 전극(CNE1, CNE2)들은 발광 소자(30)의 반도체층과 접촉하여 이와 전기적으로 연결될 수 있다. 연결 전극(CNE1, CNE2)들은 발광 소자(30)의 양 단부와 접촉하는 일 측이 제2 절연층(PAS2) 상에 배치될 수 있다. 또한, 제1 연결 전극(CNE1)은 제1 전극(21)의 상면 일부를 노출하는 개구부(OP)를 통해 제1 전극(21)과 접촉하고, 제2 연결 전극(CNE2)은 제2 전극(22)의 상면 일부를 노출하는 개구부(OP)를 통해 제2 전극(22)과 접촉할 수 있다.
각 연결 전극(CNE1, CNE2)들은 일 방향으로 측정된 폭이 각각 전극(21, 22)들의 상기 일 방향으로 측정된 폭보다 작을 수 있다. 연결 전극(CNE1, CNE2)들은 각각 발광 소자(30)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(21)과 제2 전극(22)의 상면 일부를 덮도록 배치될 수 있다. 다만, 이에 제한되지 않고 연결 전극(CNE1, CNE2)들은 그 폭이 전극(21, 22)보다 크게 형성되어 전극(21, 22)의 양 측변들을 덮을 수도 있다.
연결 전극(CNE1, CNE2)은 투명성 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 발광 소자(30)에서 방출된 광은 연결 전극(CNE1, CNE2)을 투과하여 전극(21, 22)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
도면에서는 하나의 서브 화소(PXn)에 2개의 연결 전극(CNE1, CNE2)들이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 각 연결 전극(CNE1, CNE2)들의 개수는 각 서브 화소(PXn)마다 배치되는 전극(21, 22)의 개수에 따라 달라질 수 있다.
제3 절연층(PAS3)은 제1 연결 전극(CNE1)을 덮도록 배치된다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)을 포함하여 제2 절연층(PAS2)을 기준으로 제1 연결 전극(CNE1)이 배치된 일 측을 덮도록 배치될 수 있다. 예를 들어, 제3 절연층(PAS3)은 제1 연결 전극(CNE1)과 제1 전극(21) 상에 배치된 제1 절연층(PAS1)들을 덮도록 배치될 수 있다. 이러한 배치는 제3 절연층(PAS3)을 이루는 절연 물질층이 발광 영역(EMA)에 전면적으로 배치된 후, 제2 연결 전극(CNE2)을 형성하기 위해 상기 절연 물질층을 일부 제거하는 공정에 의해 형성된 것일 수 있다. 상기 공정에서 제3 절연층(PAS3)을 이루는 절연 물질층은 제2 절연층(PAS2)을 이루는 절연 물질층과 함께 제거될 수 있고, 제3 절연층(PAS3)의 일 측은 제2 절연층(PAS2)의 일 측과 상호 정렬될 수 있다. 제2 연결 전극(CNE2)은 일 측이 제3 절연층(PAS3) 상에 배치되며, 이를 사이에 두고 제1 연결 전극(CNE1)과 상호 절연될 수 있다.
제4 절연층(PAS4)은 제1 기판(11)의 표시 영역(DPA)에 전면적으로 배치될 수 있다. 제4 절연층(PAS4)은 제1 기판(11) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다. 다만, 제4 절연층(PAS4)은 생략될 수도 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4)은 실리콘 산화물(SiO x), 실리콘 질화물(SiN x), 실리콘 산질화물(SiO xN y), 산화 알루미늄(AlO x), 질화 알루미늄(AlN x)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(30)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(30)는 마이크로 미터(Micro-meter) 내지 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(30)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(30)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(30)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(30)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(30)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 4를 참조하면, 발광 소자(30)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(30)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 Al xGa yIn 1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(30)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 Al xGa yIn 1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(30)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(30)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 4에서는 발광 소자(30)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(30)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(30)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(30)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(30)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiO x), 실리콘 질화물(Silicon nitride, SiN x), 산질화 실리콘(SiO xN y), 질화알루미늄(Aluminum nitride, AlN x), 산화알루미늄(Aluminum oxide, AlO x) 등을 포함할 수 있다. 이에 따라 발광층(36)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(30)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(30)가 잉크 내에서 인접한 다른 발광 소자(30)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다. 예를 들어, 절연막(38)은 스테아릭 산(Stearic acid), 2,3-나프탈렌 디카르복실산(2,3-Naphthalene dicarboxylic acid) 등과 같은 물질로 외면이 표면처리될 수 있다.
발광 소자(30)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(30)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(30)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(30)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(30)의 직경은 500nm 내외의 범위를 가질 수 있다.
한편, 발광 소자(30)는 그 형상 및 재료가 도 4에 제한되지 않는다. 몇몇 실시예에서, 발광 소자(30)는 더 많은 수의 층들을 포함하거나, 다른 형상을 가질 수도 있다.
도 5 및 도 6은 다른 실시예에 따른 발광 소자의 개략도이다.
먼저, 도 5를 참조하면, 일 실시예에 따른 발광 소자(30')는 제1 반도체층(31')과 발광층(36') 사이에 배치된 제3 반도체층(33'), 발광층(36')과 제2 반도체층(32') 사이에 배치된 제4 반도체층(34') 및 제5 반도체층(35')을 더 포함할 수 있다. 도 5의 발광 소자(30')는 복수의 반도체층(33', 34', 35') 및 전극층(37a', 37b')이 더 배치되고, 발광층(36')이 다른 원소를 함유하는 점에서 도 4의 실시예와 차이가 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
도 4의 발광 소자(30)는 발광층(36)이 질소(N)를 포함하여 청색(Blue) 또는 녹색(Green)의 광을 방출할 수 있다. 반면에, 도 5의 발광 소자(30')는 발광층(36') 및 다른 반도체층들이 각각 적어도 인(P)을 포함하는 반도체일 수 있다. 일 실시예에 따른 발광 소자(30')는 중심 파장 대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)의 광을 방출할 수 있다. 다만, 적색광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 적색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다.
구체적으로, 제1 반도체층(31')은 n형 반도체층으로 In xAl yGa 1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 제1 반도체층(31')은 n형으로 도핑된 InAlGaP, GaP, AlGaP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 예를 들어, 제1 반도체층(31')은 n형 Si로 도핑된 n-AlGaInP일 수 있다.
제2 반도체층(32')은 p형 반도체층으로 In xAl yGa 1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 제2 반도체층(32')은 p형으로 도핑된 InAlGaP, GaP, AlGaNP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 예를 들어, 제2 반도체층(32')은 p형 Mg로 도핑된 p-GaP일 수 있다.
발광층(36')은 제1 반도체층(31')과 제2 반도체층(32') 사이에 배치될 수 있다. 발광층(36')은 단일 또는 다중 양자 우물 구조의 물질을 포함하여 특정 파장대의 광을 방출할 수 있다. 발광층(36')이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaP 또는 AlInGaP, 우물층은 GaP 또는 AlInP 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36')은 양자층으로 AlGaInP를, 우물층으로 AlInP를 포함하여 620nm 내지 750nm의 중심 파장대역을 갖는 적색광을 방출할 수 있다.
도 5의 발광 소자(30')는 발광층(36')과 인접하여 배치되는 클래드층(Clad layer)을 포함할 수 있다. 도면에 도시된 바와 같이, 발광층(36')의 상하에서 제1 반도체층(31') 및 제2 반도체층(32') 사이에 배치된 제3 반도체층(33')과 제4 반도체층(34')은 클래드층일 수 있다.
제3 반도체층(33')은 제1 반도체층(31')과 발광층(36') 사이에 배치될 수 있다. 제3 반도체층(33')은 제1 반도체층(31')과 같이 n형 반도체일 수 있으며, 제3 반도체층(33')은 In xAl yGa 1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31')은 n-AlGaInP이고, 제3 반도체층(33')은 n-AlInP일 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 반도체층(34')은 발광층(36')과 제2 반도체층(32') 사이에 배치될 수 있다. 제4 반도체층(34')은 제2 반도체층(32')과 같이 n형 반도체일 수 있으며, 제4 반도체층(34')은 In xAl yGa 1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32')은 p-GaP이고, 제4 반도체층(34')은 p-AlInP 일 수 있다.
제5 반도체층(35')은 제4 반도체층(34')과 제2 반도체층(32') 사이에 배치될 수 있다. 제5 반도체층(35')은 제2 반도체층(32') 및 제4 반도체층(34')과 같이 p형으로 도핑된 반도체일 수 있다. 몇몇 실시예에서, 제5 반도체층(35')은 제4 반도체층(34')과 제2 반도체층(32') 사이의 격자 상수(Lattice constant) 차이를 줄여주는 기능을 수행할 수 있다. 제5 반도체층(35')은 TSBR(Tensile strain barrier reducing)층일 수 있다. 예를 들어, 제5 반도체층(35')은 p-GaInP, p-AlInP, p-AlGaInP 등을 포함할 수 있으나, 이에 제한되지 않는다. 또한, 제3 반도체층(33'), 제4 반도체층(34') 및 제5 반도체층(35')의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제1 전극층(37a')과 제2 전극층(37b')은 각각 제1 반도체층(31') 및 제2 반도체층(32') 상에 배치될 수 있다. 제1 전극층(37a')은 제1 반도체층(31')의 하면에 배치되고, 제2 전극층(37b')은 제2 반도체층(32')의 상면에 배치될 수 있다. 다만, 이에 제한되지 않고, 제1 전극층(37a') 및 제2 전극층(37b') 중 적어도 어느 하나는 생략될 수 있다. 예를 들어 발광 소자(30')는 제1 반도체층(31') 하면에 제1 전극층(37a')이 배치되지 않고, 제2 반도체층(32') 상면에 하나의 제2 전극층(37b')만이 배치될 수도 있다.
이어, 도 6을 참조하면, 발광 소자(30'')는 일 방향으로 연장된 형상을 갖되, 부분적으로 측면이 경사진 형상을 가질 수 있다. 즉, 일 실시예에 따른 발광 소자(30'')는 부분적으로 원추형의 형상을 가질 수 있다.
발광 소자(30'')는 복수의 층들이 일 방향으로 적층되지 않고, 각 층들이 어느 다른 층의 외면을 둘러싸도록 형성될 수 있다. 발광 소자(30'')는 적어도 일부 영역이 일 방향으로 연장된 반도체 코어와 이를 둘러싸도록 형성된 절연막(38'')을 포함할 수 있다. 상기 반도체 코어는 제1 반도체층(31''), 발광층(36''), 제2 반도체층(32'') 및 전극층(37'')을 포함할 수 있다.
제1 반도체층(31'')은 일 방향으로 연장되고 양 단부가 중심부를 향해 경사지게 형성될 수 있다. 제1 반도체층(31'')은 로드형 또는 원통형의 본체부와, 상기 본체부의 상부 및 하부에 각각 측면이 경사진 형상의 단부들이 형성된 형상일 수 있다. 상기 본체부의 상단부는 하단부에 비해 더 가파른 경사를 가질 수 있다.
발광층(36'')은 제1 반도체층(31'')의 상기 본체부의 외면을 둘러싸도록 배치된다. 발광층(36'')은 일 방향으로 연장된 고리형의 형상을 가질 수 있다. 발광층(36'')은 제1 반도체층(31'')의 상단부 및 하단부 상에는 형성되지 않을 수 있다. 다만, 이에 제한되는 것은 아니다. 발광층(36'')에서 방출되는 광은 발광 소자(30'')의 길이방향의 양 단부뿐만 아니라, 길이방향을 기준으로 양 측면으로 방출될 수 있다. 도 4의 발광 소자(30)에 비해 도 6의 발광 소자(30'')는 발광층(36'')의 면적이 넓어 더 많은 양의 광을 방출할 수 있다.
제2 반도체층(32'')은 발광층(36'')의 외면과 제1 반도체층(31'')의 상단부를 둘러싸도록 배치된다. 제2 반도체층(32'')은 일 방향으로 연장된 고리형의 본체부와 측면이 경사지도록 형성된 상단부를 포함할 수 있다. 즉, 제2 반도체층(32'')은 발광층(36'')의 평행한 측면과 제1 반도체층(31'')의 경사진 상단부에 직접 접촉할 수 있다. 다만, 제2 반도체층(32'')은 제1 반도체층(31'')의 하단부에는 형성되지 않는다.
전극층(37'')은 제2 반도체층(32'')의 외면을 둘러싸도록 배치된다. 전극층(37'')의 형상은 실질적으로 제2 반도체층(32'')과 동일할 수 있다. 전극층(37'')은 제2 반도체층(32'')의 외면에 전면적으로 접촉할 수 있다.
절연막(38'')은 전극층(37'') 및 제1 반도체층(31'')의 외면을 둘러싸도록 배치될 수 있다. 절연막(38'')은 전극층(37'')을 포함하여, 제1 반도체층(31'')의 하단부 및 발광층(36'')과 제2 반도체층(32'')의 노출된 하단부와 직접 접촉할 수 있다.
한편, 발광 소자(30)는 잉크젯 프린팅(Inkjet printing) 공정을 통해 각 전극(21, 22) 상에 분사될 수 있다. 발광 소자(30)는 용매에 분산되어 잉크 상태로 준비되어 전극(21, 22) 상에 분사되고, 전극(21, 22)에 정렬 신호를 인가하는 공정을 통해 전극(21, 22) 사이에 배치될 수 있다. 각 전극(21, 22)에 정렬 신호가 인가되면 이들 상에는 전계가 형성되고, 발광 소자(30)는 상기 전계에 의한 힘을 전달받을 수 있다. 힘이 전달된 발광 소자(30)는 배향 방향 및 위치가 변하면서 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다.
발광 소자(30)는 복수의 반도체층들을 포함하여 일반적으로 용매보다 비중이 큰 물질들로 이루어질 수 있다. 발광 소자(30)를 용매에 분산시켜 보관하면 일정 시간 분산된 상태를 유지하다가 비중 차이에 의해 점차 침전될 수 있다. 용매 내 발광 소자(30)들이 침전되면 잉크 액적 당 발광 소자(30)의 개수가 균일하지 않아, 잉크를 이용하여 발광 소자(30)를 포함한 장치를 제조할 때 각 영역 당 발광 소자(30)의 개수가 일정하지 않게 되고 제품의 품질이 낮아질 수 있다. 일 실시예에 따르면, 발광 소자(30)를 포함하는 잉크는 융점이 높은 용매를 이용하여 발광 소자(30)를 분산시키고, 보관 중에는 용매를 응고시켜 고체 상태로 보관할 수 있다. 상기 용매는 상온보다 15℃ 내외의 온도 범위의 융점을 가질 수 있다. 발광 소자(30)를 용매에 분산시킨 뒤 상온보다 낮은 온도에서 이를 응고시켜 보관하다가, 잉크젯 프린팅 공정 시 상온 또는 그보다 높은 온도에서 프린팅 공정을 수행하여 용매를 용융시킬 수 있다. 또한, 상기 용매는 잉크젯 프린팅 공정에서 노즐을 통한 토출이 가능한 정도의 점도를 가질 수 있어, 각 공정 단계에 적합한 상(Phase)을 갖고 발광 소자(30)들을 분산시킬 수 있다. 이하, 발광 소자(30)를 분산시키는 용매 및 이들을 포함하는 잉크에 대하여 설명하기로 한다.
도 7은 일 실시예에 따른 발광 소자 잉크의 개략도이다.
도 7을 참조하면, 일 실시예에 따른 발광 소자 잉크(1000)는 발광 소자 용매(100) 및 발광 소자 용매(100)에 분산된 발광 소자(30)들을 포함할 수 있다. 발광 소자(30)는 도 4 내지 도 6을 참조하여 상술한 발광 소자(30, 30', 30")들 중 어느 하나일 수 있으며, 도면에서는 도 4의 발광 소자(30)가 예시되어 있다. 발광 소자(30)에 대한 설명은 상술한 바와 동일하다.
발광 소자 용매(100)는 반도체층들을 포함하여 비중이 큰 발광 소자(30)를 분산된 상태로 보관할 수 있으며, 발광 소자(30)와 반응하지 않는 유기 용매일 수 있다. 또한, 발광 소자 용매(100)는 액체 상태에서 잉크젯 프린팅 장치의 노즐을 통해 토출될 수 있을 정도의 점도를 가질 수 있다. 발광 소자 용매(100)의 용매 분자들은 발광 소자(30)의 표면에서 이를 둘러싸면서 발광 소자(30)를 분산시킬 수 있다.
본 명세서에서, '발광 소자 용매(100)'는 발광 소자(30)가 분산될 수 있는 용매, 또는 그 매질을 의미하는 것이고, '용매 분자'는 발광 소자 용매(100)를 이루는 하나의 분자를 지칭하는 것으로 이해될 수 있다. 후술할 바와 같이, '발광 소자 용매(100)'는 '용매 분자'를 포함하여 이들이 형성하는 액체상태의 매질인 것으로 이해될 수 있다. 다만, 반드시 이들의 용어가 구분되어서 사용되지 않을 수 있으며, 경우에 따라서 '발광 소자 용매(100)'와 '용매 분자'는 혼용되어 사용되되 실질적으로 동일한 것을 의미할 수 있다.
일 실시예에 따르면, 발광 소자 용매(100)는 융점이 비교적 높은 유기 용매일 수 있다. 발광 소자 용매(100)는 일반적인 유기 용매 대비 비교적 높은 융점, 예를 들어 0℃ 내지 15℃의 온도 범위에서 융점을 갖는 용매일 수 있다. 발광 소자 용매(100)는 반도체층들을 포함하는 발광 소자(30)들을 일정 시간 동안 분산시킬 수 있다. 발광 소자 용매(100)의 용매 분자가 갖는 작용기는 발광 소자(30)들의 표면을 둘러싸며 이를 분산시킬 수 있다. 또한, 발광 소자 용매(100)는 상온보다 다소 낮은 온도에서 응고될 수 있고, 발광 소자(30)가 비중이 큰 반도체 물질들을 포함하더라도 발광 소자(30)들이 침전되는 것을 방지할 수 있다.
도 8은 도 7의 발광 소자 잉크가 보관 상태일 때를 나타내는 개략적인 단면도이다. 도 9는 도 7의 발광 소자 잉크가 프린팅 공정 중일 때를 나타내는 개략적인 단면도이다. 도 8은 발광 소자 용매(100)의 융점보다 낮은 온도에서 발광 소자 용매(100)가 응고된 상태를 도시하고 있고, 도 9는 발광 소자 용매(101)의 융점 보다 높은 온도에서 발광 소자 용매(101)가 용융된 상태를 도시하고 있다.
먼저, 도 8을 참조하면, 발광 소자 잉크(1000)는 발광 소자 용매(100)의 융점 이하의 온도에서 보관될 수 있다. 발광 소자 용매(100)는 융점 이하의 온도에서 응고된 상태로 존재하고, 발광 소자 용매(100)에 분산된 발광 소자(30)들은 응고된 발광 소자 용매(100) 내에서 침전되지 않을 수 있다. 발광 소자 용매(100)는 통상적으로 상온인 25℃보다 큰 차이가 나지 않는 온도 범위에서 융점을 갖고, 0℃ 이상의 저온에서도 응고될 수 있다. 일 실시예에서, 발광 소자 용매(100)는 0℃ 내지 15℃의 범위 내에서 융점을 갖고, 발광 소자 잉크(1000)는 그 이하의 온도에서 보관될 수 있다.
예를 들어, 발광 소자 용매(100)가 15℃ 내외의 융점을 가질 수 있고, 발광 소자 잉크(1000)는 5℃ 내외의 온도에서 보관될 수 있다. 발광 소자 잉크(1000)가 보관되는 온도는 발광 소자 용매(100)의 융점과 약 10℃ 차이가 나므로, 발광 소자 용매(100)의 응고 및 융해 상변화를 쉽게 조절할 수 있다.
또한, 발광 소자(30)는 잉크젯 프린팅 공정을 통해 노즐에서 토출될 수 있고, 발광 소자 잉크(1000)는 융점 이상의 온도에서 용융된 상태로 프린팅 공정이 수행될 수 있다.
도 9를 참조하면, 상온 또는 그 이상의 온도에서 발광 소자 잉크(1001)는 발광 소자 용매(101)가 용융된 상태로 존재할 수 있다. 발광 소자 용매(101)는 융점 이상의 온도에서 용융되더라도 발광 소자(30)들을 분산시킬 수 있고, 유동성을 갖고 흐를 수 있다. 발광 소자(30)도 발광 소자 용매(101) 상에서 분산되어 서서히 침전될 수 있으나, 발광 소자 잉크(1001)는 프린팅 공정을 수행하기 시작할 때 발광 소자 용매(101)를 용융시켜 공정을 수행할 수 있다. 이에 따라, 발광 소자(30)들이 비중이 큰 물질을 포함하더라도, 유동성을 가진 발광 소자 용매(101) 내에서 침전되기 전에 프린팅 공정이 수행될 수 있고, 잉크젯 프린팅 장치의 노즐에서 토출되는 발광 소자 잉크(1001)의 단위 액적 당 발광 소자(30)의 수가 균일하게 유지될 수 있다.
한편, 본 명세서에서, 발광 소자(30)의 '프린팅(printing)'은 잉크젯 프린팅 장치를 이용하여 발광 소자(30)를 일정 대상에 토출, 또는 분사하는 것을 의미할 수 있다. 예를 들어, 발광 소자(30)를 프린팅하는 것은 발광 소자(30)를 잉크젯 프린팅 장치의 노즐을 통해 직접 토출하거나 발광 소자 잉크(1000) 내에 분산된 상태로 토출하는 것을 의미할 수 있다. 이에 제한되지 않고, 발광 소자(30)를 프린팅하는 것은 대상 기판(도 11의 'SUB') 상에 발광 소자(30), 또는 발광 소자(30)가 분산된 발광 소자 잉크(1000)를 분사하여 상기 발광 소자(30) 또는 발광 소자 잉크(1000)가 대상 기판(SUB)에 안착하는 것을 의미할 수 있다.
발광 소자 용매(100)는 용융된 상태에서 잉크젯 프린팅 장치의 노즐을 통해 토출될 수 있을 정도의 점도를 가질 수 있다. 일 실시예에서, 발광 소자 용매(100)는 상온 25℃에서 용융된 상태에서 측정된 점도가 5cP 내지 10cP, 또는 7cP 내외의 범위를 가질 수 있다. 상기 범위 내의 점도를 갖는 발광 소자 용매(100)는 노즐을 통해 원활하게 토출될 수 있고, 발광 소자(30)가 서서히 침전되더라도 그 이전에 프린팅 공정이 수행되므로 발광 소자(30)들의 분산도가 유지될 수 있다.
발광 소자 용매(100)는 발광 소자 잉크(1000)의 보관 상태에서 발광 소자(30)가 침전되는 것을 방지할 수 있으므로, 비교적 낮은 점도를 가질 수 있고 유전율도 낮은 수치를 가질 수 있다. 발광 소자 용매(100)에 분산된 발광 소자(30)는 전계에 놓이면 상기 전계에 의해 반응하여 유전영동힘을 받을 수 있는데, 발광 소자 용매(100)가 낮은 유전율을 가질수록 발광 소자(30)가 전계에 의해 받는 유전영동힘이 커질 수 있다. 즉, 발광 소자(30)의 유전영동 반응성이 증가할 수 있다. 일 실시예에 따른 발광 소자 용매(100)는 유전율이 0.1 내지 5, 또는 3 내외의 범위를 갖고, 이에 분산된 발광 소자(30)는 발광 소자 잉크(1000) 내에서 전계에 의한 유전영동 반응성이 증가할 수 있다. 발광 소자(30)들은 유전영동힘에 의해 위치 및 배향 방향이 변하면서 특정 영역 내에 배치될 수 있는데, 발광 소자 용매(100)가 낮은 유전율을 갖고 발광 소자(30)의 유전영동 반응성이 증가함에 따라, 각 발광 소자(30)들의 배향 방향 및 위치의 편차가 작아질 수 있다. 즉, 발광 소자(30)들의 정렬도가 향상될 수 있다.
발광 소자(30)들이 갖는 '정렬도'는 대상 기판(SUB) 상에서 정렬된 발광 소자(30)들의 배향 방향 및 안착된 위치의 편차를 의미하는 것일 수 있다. 예를 들어, 발광 소자(30)들의 배향 방향 및 안착된 위치 등의 편차가 클 경우, 발광 소자(30)들의 정렬도가 낮은 것이고, 발광 소자(30)들의 배향 방향 및 안착된 위치 등의 편차가 작을 경우, 발광 소자(30)들의 정렬도가 높거나 개선된 것으로 이해될 수 있다.
일 실시예에서 발광 소자(30)들은 잉크젯 프린팅 공정을 통해 단위 영역 내에 프린팅될 수 있고, 이를 이용하여 제조된 장치, 예를 들어 표시 장치(10)는 단위 영역 당 배치된 발광 소자(30)들의 수가 균일할 수 있다. 또한, 발광 소자 용매(100)는 비교적 낮은 유전율을 가짐에 따라 발광 소자(30)들을 정렬하는 공정에서 발광 소자(30)들의 유전영동 반응성이 증가하여 복수의 발광 소자(30)들은 높은 정렬도를 가질 수 있다. 일 실시예에 따른 발광 소자 용매(100)를 포함하는 발광 소자 잉크(1000)는 발광 소자(30)를 포함한 표시 장치(10)를 제조하는데 있어 표시 장치(10)의 제품 신뢰성을 향상시키는데 기여할 수 있다.
일 실시예에 따르면, 발광 소자 용매(100)는 지방산 에스터계 화합물로, 하기 화학식 1로 표시되는 화합물을 포함할 수 있다.
[화학식 1]
Figure PCTKR2021004077-appb-img-000007
상기 화학식 1에서, 상기 R 1 및 R 2는 각각 독립적으로 탄소수 1 내지 25의 직쇄형 또는 측쇄형 알킬기, 알킬에터기 또는 알케닐에터기이고, 상기 R 1 및 R 2의 탄소수의 합은 14 내지 49의 범위를 가질 수 있다.
발광 소자 용매(100)의 용매 분자는 지방산 에스터계 화합물로, 에스터 작용기의 양 측에 서로 같거나 다른 작용기인 R 1 및 R 2를 포함할 수 있다. 상기 R 1 및 R 2는 각각 발광 소자 용매(100)의 융점, 상온에서의 점도 및 발광 소자(30)의 분산도를 고려하여 상기 예시한 작용기들 중 어느 하나일 수 있다. 특히, 발광 소자 용매(100)는 상기 화학식 1에서 작용기 R 1 및 R 2의 탄소수의 합은 14 내지 49의 범위를 가질 수 있다. 발광 소자 용매(100)의 용매 분자의 전체 탄소의 개수는 15개 내지 50개의 범위를 가질 수 있다. 발광 소자 용매(100)는 용매 분자의 탄소수가 상기 범위를 벗어날 경우, 원하는 온도 범위 내의 융점을 갖지 않을 수 있다. 예를 들어 발광 소자 용매(100)의 용매 분자는 탄소수가 15개 미만일 경우 융점이 너무 낮을 수 있고, 탄소수가 50개 초과일 경우 융점이 너무 높고 용융되었을 때 점도가 높아 프린팅 공정에서 노즐을 통한 토출이 불가능할 수도 있다. 일 실시예에 따른 발광 소자 용매(100)는 상기 화학식 1에서 상기한 범위 내의 탄소수 및 작용기를 포함할 수 있다.
한편, 발광 소자 용매(100)는 발광 소자(30)의 프린팅 공정 후에는 휘발되어 제거될 필요가 있다. 발광 소자 용매(100)는 비교적 높은 융점을 갖되, 끓는점은 너무 높지 않도록 조절될 수 있다. 일 실시예에 따른 발광 소자 용매(100)는 상기 화학식 1의 작용기 R 1 및 R 2의 탄소수 차이가 20개 미만일 수 있다. 용매 분자는 각 분자 구조의 대칭성이 클 경우, 고체 상태에서 분자간 인력이 더 크게 작용할 수 있어 끓는점 대비 융점이 크게 증가될 수 있다. 상기 화학식 1에서 작용기 R 1 및 R 2의 탄소 사슬 길이가 큰 차이가 나지 않도록 조절되어 발광 소자 용매(100)는 끓는점은 다른 유기 용매와 유사한 수준이되 융점이 비교적 높을 수 있다. 예를 들어, 발광 소자 용매(100)는 작용기 R 1과 R 2의 탄소 사슬 탄소수 차이가 15개 미만일 수 있고, 발광 소자 용매(100)의 용매 분자는 구조적으로 높은 대칭성을 가질 수 있다. 발광 소자 용매(100)는 끓는점은 크게 증가하지 않는 범위 내에서 융점이 높을 수 있고, 상온 부근의 저온에서 응고될 수 있다.
한편, 상기 화학식 1에서, 상기 R 1 및 R 2 중 적어도 어느 하나는 하기 화학식 2로 표현되는 에틸렌글리콜(Ethylene glycol, -OCH 2CH 2O-) 단위체가 반복된 구조를 가질 수 있다.
[화학식 2]
Figure PCTKR2021004077-appb-img-000008
상기 화학식 2에서, 상기 n은 1 내지 4의 범위를 갖되, 발광 소자 용매(100) 내에서 전체 산소 원자의 수는 2 내지 10개의 범위를 가질 수 있다. 발광 소자 용매(100)는 에틸렌글리콜 단위체가 반복된 치환기를 포함한 지방산 에스터계 화합물일 수 있고, 발광 소자(30)들과 반응하지 않으면서 이들을 더 원활하게 분산시킬 수 있다. 에틸렌글리콜기의 산소원자는 발광 소자(30)의 표면에 배치된 절연막(38)의 재료와 화학적 상호작용이 가능하여 발광 소자(30)들의 분산도를 향상시킬 수 있다.
일 실시예에 따르면, 발광 소자 용매(100)는 하기 화학식 3 내지 6 중 어느 하나로 표현되는 화합물일 수 있다.
[화학식 3]
Figure PCTKR2021004077-appb-img-000009
[화학식 4]
Figure PCTKR2021004077-appb-img-000010
[화학식 5]
Figure PCTKR2021004077-appb-img-000011
[화학식 6]
Figure PCTKR2021004077-appb-img-000012
상기 화학식 3 내지 6의 화합물들은 에스터기를 포함한 지방산 에스터 화합물일 수 있다. 각 화합물들은 에스터기를 포함하면서, 전체 탄소 원자수가 10개 내지 50이고, 산소 원자수가 2개 내지 10개를 가질 수 있다. 이들은 다른 유기 용매 대비 끓는점은 높지 않으면서 그 분자 구조에 의해 높은 융점을 가질 수 있고, 0℃ 이상, 상온(25℃) 이하의 저온에서 응고될 수 있다. 또한, 각 화합물들은 상술한 범위의 점도 및 유전율을 가질 수 있고, 발광 소자 잉크(1000)의 발광 소자 용매(100)로 사용되어 발광 소자(30)들을 원활하게 분산시킬 수 있다.
예를 들어, 발광 소자 용매(100)가 상기 화학식 3의 이소프로필 팔미테이트(Isopropyl palmitate)일 경우, 융점이 14℃도 상온보다 낮되 0℃이상의 저온에서 응고될 수 있다. 이소프로필 팔미테이트는 분자량이 약 298이고, 끓는점이 약 160℃ 내외의 값을 가지며 해당 온도 범위에서 휘발되어 제거될 수도 있다. 또한, 이소프로필 팔미테이트(Isopropyl palmitate)는 상온(25℃)에서 측정된 점도가 약 7.0cP이고, 유전율이 3.2의 값을 가짐에 따라 발광 소자(30)들이 프린팅 공정에서 원활하게 토출될 수 있으면서 높은 유전영동 반응성을 가질 수 있다.
일 실시예에 따른 발광 소자 잉크(1000)는 융점이 높은 발광 소자 용매(100)를 포함하여, 상온 부근의 저온에서 발광 소자 용매(100)가 응고된 상태로 보관될 수 있다. 발광 소자 잉크(1000)는 응고된 발광 소자 용매(100)에 분산된 발광 소자(30)를 포함하여 발광 소자(30)의 프린팅 공정 전에 발광 소자(30)들이 침전되는 것을 방지할 수 있다.
이하, 다른 도면들을 더 참조하여 일 실시예에 따른 표시 장치(10)의 제 조 공정에 대하여 설명하기로 한다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다. 도 11 내지 도 15는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 10을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 방법은 발광 소자(30) 및 발광 소자 용매(100)를 포함하는 발광 소자 잉크(1000)와 복수의 전극(21, 22)이 형성된 대상 기판(SUB)을 준비하는 단계(S100), 발광 소자 잉크(1000)의 응고된 발광 소자 용매(100)를 용융시키고 발광 소자 잉크(1000)를 대상 기판(SUB) 상에 분사하는 단계(S200), 및 전극(21, 22)들 상에 전계를 생성하며 발광 소자(30)를 전극(21, 22)들 상에 안착하는 단계(S300)를 포함할 수 있다. 표시 장치(10)의 제조 공정은 발광 소자 용매(100)의 융점 이하의 온도에서 보관된 발광 소자 잉크(1000)를 상기 융점 이상의 온도에서 프린팅하는 공정을 포함할 수 있다. 발광 소자 잉크(1000)는 발광 소자(30)의 침전은 방지하면서 보관 시와 다른 온도에서 프린팅 공정이 수행되어 발광 소자(30)들을 원활하게 프린팅할 수 있다. 이하, 다른 도면들을 참조하여 표시 장치(10)의 제조 방법에 대하여 상세히 설명하기로 한다.
먼저, 도 11을 참조하면, 발광 소자(30) 및 발광 소자 용매(100)를 포함하는 발광 소자 잉크(1000)와 제1 전극(21) 및 제2 전극(22)이 배치된 대상 기판(SUB)을 준비한다. 도면에서는 대상 기판(SUB) 상에 한 쌍의 전극이 배치된 것을 도시하고 있으나, 대상 기판(SUB) 상에는 더 많은 수의 전극 쌍이 배치될 수 있다. 한편, 대상 기판(SUB)은 상술한 표시 장치(10)의 제1 기판(11)에 더하여 그 상부에 배치되는 복수의 회로소자들을 포함할 수 있다. 이하에서는 설명의 편의를 위해 이들은 생략하여 도시하기로 한다.
발광 소자 잉크(1000)는 발광 소자 용매(100) 및 이에 분산된 발광 소자(30)를 포함할 수 있다. 일 실시예에서, 발광 소자 잉크(1000)는 발광 소자 용매(100)의 융점 이하의 온도에서 보관되어 발광 소자 용매(100)가 응고된 상태로 준비될 수 있다. 발광 소자 용매(100)가 상기 화학식 1로 표현되는 지방산 에스터계 화합물일 경우, 융점이 0℃ 이상 15℃ 이하의 범위를 가질 수 있고, 상온보다 낮은 저온에서 응고된 상태로 존재할 수 있다. 예를 들어, 발광 소자 용매(100)가 상기 화학식 3의 이소프로필 팔미테이트일 경우, 발광 소자 잉크(1000)는 약 5℃ 내외의 온도 범위에서 보관될 수 있다. 발광 소자(30)는 응고된 발광 소자 용매(100) 내에 분산되어 침전되지 않는 상태로 준비될 수 있다.
이어, 도 12 및 도 13을 참조하면, 대상 기판(SUB) 상의 제1 전극(21) 및 제2 전극(22) 상에 용융된 발광 소자 용매(101)를 포함하는 발광 소자 잉크(1001)를 분사한다. 예시적인 실시예에서, 발광 소자 잉크(1001)는 잉크젯 프린팅 장치를 이용한 프린팅 공정을 통해 전극(21, 22) 상에 분사될 수 있다. 발광 소자 잉크(1001)는 잉크젯 프린팅 장치에 포함된 잉크젯 헤드의 노즐(nozzle)을 통해 분사될 수 있다. 발광 소자 잉크(1001)는 잉크젯 헤드 내에 구비된 내부 유로를 따라 흐르다가 노즐을 통해 대상 기판(SUB) 상에 토출될 수 있다. 노즐(Nozzle)에서 토출된 발광 소자 잉크(1001)는 대상 기판(SUB) 상에 배치된 전극(21, 22) 상에 안착될 수 있다. 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있고, 발광 소자 잉크(1001) 내에서 연장된 방향이 무작위의 배향 방향을 가진 상태로 분산될 수 있다.
일 실시예에 따르면, 발광 소자 잉크(1000)는 발광 소자 용매(100)가 응고된 상태로 준비되고, 발광 소자 잉크(1001)를 대상 기판(SUB) 상에 분사하는 공정은 발광 소자 용매(101)의 융점 이상의 온도에서 수행될 수 있다. 발광 소자 잉크(1001)는 발광 소자 용매(101)가 완전히 용융된 상태에서 프린팅 공정이 수행될 수 있고, 잉크젯 프린팅 장치의 노즐을 통해 원활하게 토출될 수 있다. 발광 소자 용매(101)는 상온에서 점도가 8cP 내지 10cP의 범위를 가질 수 있고, 상온 또는 그 이상의 온도에서 발광 소자 잉크(1001)는 노즐이 막히지 않으며 원활하게 토출될 수 있다. 표시 장치(10)의 제조 방법은 응고된 발광 소자 용매(101)를 완전히 용융시킨 후에 발광 소자 잉크(1001)를 대상 기판(SUB) 상에 분사할 수 있다.
이어, 도 14를 참조하면, 발광 소자(30)를 포함하는 발광 소자 잉크(1000)가 대상 기판(SUB) 상에 분사되면, 전극(21, 22)에 정렬 신호를 인가하여 대상 기판(SUB) 상에 전계(EL)를 생성한다. 용융된 발광 소자 용매(101) 내에 분산된 발광 소자(30)들은 전계(EL)에 의해 유전영동힘을 받을 수 있고, 배향 방향 및 위치가 변하면서 전극(21, 22) 상에 배치될 수 있다.
대상 기판(SUB) 상에 전계(EL)를 생성하면, 발광 소자(30)는 유전영동힘을 받을 수 있다. 대상 기판(SUB) 상에 생성되는 전계(EL)가 대상 기판(SUB)의 상면에 평행하게 생성되는 경우, 발광 소자(30)는 연장된 방향이 대상 기판(SUB)에 평행하도록 정렬되어 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다. 발광 소자(30)는 유전영동힘에 의해 초기 분산된 위치로부터 각각 전극(21, 22)을 향해 이동할 수 있다. 발광 소자(30)는 전계(EL)에 의해 위치와 배향 방향이 변하면서 양 단부가 각각 제1 전극(21) 및 제2 전극(22) 상에 배치될 수 있다.
일 실시예에 따르면, 발광 소자 용매(101)는 유전율이 비교적 낮아 이에 분산된 발광 소자(30)들은 전계(EL)에 의한 유전영동 반응성이 클 수 있다. 발광 소자(30)는 서로 다른 도전형으로 도핑된 반도체층들을 포함하고, 소자 내 쌍극자 모멘트(Dipole moment)를 가질 수 있다. 쌍극자 모멘트를 갖는 발광 소자(30)는 전계(EL) 상에 놓이면 양 단부가 각각 전극(21, 22) 상에 배치되도록 유전영동힘을 받을 수 있다. 여기서 발광 소자 용매(101)의 유전율이 낮을수록 상대적으로 발광 소자(30)가 더 큰 유전영동힘을 받을 수 있고, 전극(21, 22) 상에 배치되는 발광 소자(30)들은 배향 방향이 더 균일하게 배치될 수 있다. 즉, 발광 소자(30)는 유전율이 낮은 발광 소자 용매(101) 내에 분산되어 높은 정렬도로 전극(21, 22)들 상에 배치될 수 있다.
다음으로, 도 15를 참조하면, 발광 소자(30)들이 전극(21, 22) 상에 안착되면 발광 소자 잉크(1000)의 발광 소자 용매(101)를 제거한다. 발광 소자 용매(101)를 제거하는 공정은 통상적인 열처리 공정을 통해 수행될 수 있다. 일 실시예에서 상기 열처리 공정은 200℃ 내지 400℃, 또는 300℃ 내외의 온도 범위에서 수행될 수 있다. 발광 소자 용매(100)는 상기 화학식 3 내지 6 중 어느 하나로 표현되는 화합물일 수 있고, 끓는점이 상기 온도 범위 내에 있을 수 있다. 발광 소자 용매(100)는 비교적 높은 융점을 갖더라도 끓는점은 다른 유기 매와 유사한 범위를 가질 수 있다. 상기 범위 내에서 열처리 공정을 수행할 경우, 발광 소자(30) 및 회로소자들의 손상을 방지하면서 발광 소자 용매(101)를 완전하게 제거할 수 있다.
이어, 발광 소자(30)와 전극(21, 22) 상에 복수의 절연층들, 및 연결 전극(26)을 형성하여 표시 장치(10)를 제조할 수 있다. 이상의 공정을 통해 발광 소자(30)를 포함하는 표시 장치(10)를 제조할 수 있다. 표시 장치(10)의 제조 공정 중 발광 소자 잉크(1000)는 발광 소자 용매(100)의 융점 이하의 온도에서 보관되고, 발광 소자(30)의 침전을 방지할 수 있다. 발광 소자 잉크(1000)의 프린팅 공정은 발광 소자 용매(100)의 융점 이상의 온도에서 수행되고, 발광 소자 용매(100)가 유동성을 갖는 액체 상태에서 진행될 수 있다. 일 실시예에 따른 발광 소자 잉크(1000)는 보관 상태에서 발광 소자(30)가 침전되는 것을 방지하고, 프린팅 공정에서는 발광 소자(30)가 높은 유전영동 반응성을 가질 수 있는 발광 소자 용매(100)를 포함한다. 이를 이용하여 발광 소자(30)를 포함한 표시 장치(10)를 제조하면 각 단위 영역 당 균일한 개수의 발광 소자(30)가 높은 정렬도로 배치될 수 있고, 표시 장치(10)의 제품 신뢰성이 향상될 수 있다.
한편, 표시 장치(10)의 제조 공정 중, 발광 소자(30)의 정렬도를 더욱 향상시키기 위해, 광을 조사하는 공정이 더 수행될 수 있다.
도 16은 다른 실시예에 따른 표시 장치의 제조 공정 중 일 단계를 나타내는 단면도이다.
도 16을 참조하면, 표시 장치(10)의 제조 공정은 전극(21, 22) 상에 전계(EL)를 생성하는 단계에서 대상 기판(SUB) 상에 분사된 발광 소자(30)에 광(UV)을 조사하는 공정이 수행될 수 있다. 발광 소자(30)는 쌍극자 모멘트를 가질 수 있고, 발광 소자(30)에 광(UV)이 조사되면 발광 소자(30)는 광(UV)에 반응하여 쌍극자 모멘트가 더 커질 수 있다. 쌍극자 모멘트가 커진 발광 소자(30)들은 전극(21, 22) 상에 생성된 전계(EL)에 반응하여 제1 단부가 일정한 방향을 향하도록 배향될 수 있다. 이와 동시에 발광 소자(30)들은 적어도 일 단부가 제1 전극(21) 또는 제2 전극(22) 상에 배치될 수 있다. 예를 들어, 발광 소자(30)들은 제1 단부가 제1 전극(21) 상에 배치되고, 제2 단부가 제2 전극(22) 상에 배치될 수 있다.
전극(21, 22) 상에 발광 소자(30)를 안착시키는 단계에서, 광(UV)을 조사하면서 전계(EL)를 생성하면 발광 소자(30)들의 유전영동 반응성이 더 커지면서 각 발광 소자(30)들의 제1 단부가 일정한 방향으로 배향될 수 있다. 이에 따라, 전극(21, 22) 상에 배치되는 발광 소자(30)들은 높은 정렬도로 배치될 수 있고, 표시 장치(10)의 제품 신뢰성이 더욱 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 발광 소자 용매; 및
    상기 발광 소자 용매 내에 분산되고, 복수의 반도체층들 및 상기 반도체층들의 외면을 부분적으로 둘러싸는 절연막을 포함하는 복수의 발광 소자들을 포함하고,
    상기 발광 소자 용매는 융점이 0℃ 내지 15℃의 범위를 갖는 지방산 에스터계 화합물을 포함하는 발광 소자 잉크.
  2. 제1 항에 있어서,
    상기 발광 소자 용매는 하기 화학식 1로 표현되는 화합물을 포함하는 발광 소자 잉크.
    [화학식 1]
    Figure PCTKR2021004077-appb-img-000013
    상기 화학식 1에서, 상기 R1 및 R2는 각각 독립적으로 탄소수 1 내지 25의 직쇄형 또는 측쇄형 알킬기, 알킬에터기 또는 알케닐에터기이고, 상기 R1 및 R2의 탄소수의 합은 14 내지 49의 범위이다.
  3. 제2 항에 있어서,
    상기 화학식 1의 상기 R 1 및 R 2 중 적어도 어느 하나는 하기 화학식 2로 표현된 작용기를 포함하는 발광 소자 잉크.
    [화학식 2]
    Figure PCTKR2021004077-appb-img-000014
    상기 화학식 2에서, 상기 n은 1 내지 4의 범위를 갖되, 상기 화학식 1에서 전체 산소 원자의 수는 2 내지 10개의 범위이다.
  4. 제3 항에 있어서,
    상기 발광 소자 용매는 하기 화학식 3 내지 6 중 어느 하나로 표현되는 화합물을 포함하는 발광 소자 잉크.
    [화학식 3]
    Figure PCTKR2021004077-appb-img-000015
    [화학식 4]
    Figure PCTKR2021004077-appb-img-000016
    [화학식 5]
    Figure PCTKR2021004077-appb-img-000017
    [화학식 6]
    Figure PCTKR2021004077-appb-img-000018
  5. 제2 항에 있어서,
    상기 발광 소자 용매는 상온에서 측정된 점도가 8cP 내지 10cP의 범위를 갖는 발광 소자 잉크.
  6. 제2 항에 있어서,
    상기 발광 소자 용매는 유전율이 0.1 내지 5의 범위를 갖는 발광 소자 잉크.
  7. 제2 항에 있어서,
    상기 발광 소자의 상기 반도체층은 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고, 상기 절연막은 적어도 상기 발광층의 외면을 둘러싸도록 배치된 발광 소자 잉크.
  8. 발광 소자 용매, 및 상기 발광 소자 용매 내에 분산된 복수의 발광 소자를 포함하는 발광 소자 잉크와 제1 전극 및 제2 전극이 형성된 대상 기판을 준비하는 단계;
    상기 대상 기판 상에 상기 발광 소자 용매의 융점 이상의 온도에서 상기 발광 소자 잉크를 분사하는 단계; 및
    상기 대상 기판 상에 전계를 생성하여 상기 발광 소자를 상기 제1 전극과 상기 제2 전극 상에 안착시키는 단계를 포함하는 표시 장치의 제조 방법.
  9. 제8 항에 있어서,
    상기 발광 소자는 복수의 반도체층들 및 상기 반도체층들의 외면을 부분적으로 둘러싸는 절연막을 포함하고, 상기 발광 소자 용매는 에스터기를 포함하고 하기 화학식 1로 표현되는 표시 장치의 제조 방법.
    [화학식 1]
    Figure PCTKR2021004077-appb-img-000019
    상기 화학식 1에서, 상기 R1 및 R2는 각각 독립적으로 탄소수 1 내지 25의 직쇄형 또는 측쇄형 알킬기, 알킬에터기 또는 알케닐에터기이고, 상기 R1 및 R2의 탄소수의 합은 14 내지 49의 범위이다.
  10. 제9 항에 있어서,
    상기 화학식 1의 상기 R 1 및 R 2 중 적어도 어느 하나는 하기 화학식 2로 표현된 작용기를 포함하는 표시 장치의 제조 방법.
    [화학식 2]
    Figure PCTKR2021004077-appb-img-000020
    상기 화학식 2에서, 상기 n은 1 내지 4의 범위를 갖되, 상기 화학식 1에서 전체 산소 원자의 수는 2 내지 10개의 범위이다.
  11. 제10 항에 있어서,
    상기 발광 소자 용매는 하기 화학식 3 내지 6 중 어느 하나로 표현되는 화합물을 포함하는 표시 장치의 제조 방법.
    [화학식 3]
    Figure PCTKR2021004077-appb-img-000021
    [화학식 4]
    Figure PCTKR2021004077-appb-img-000022
    [화학식 5]
    Figure PCTKR2021004077-appb-img-000023
    [화학식 6]
    Figure PCTKR2021004077-appb-img-000024
  12. 제8 항에 있어서,
    상기 발광 소자 용매의 융점은 0℃ 내지 15℃의 범위를 갖는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 발광 소자 용매는 상온에서 측정된 점도가 8cP 내지 10cP의 범위를 갖고, 유전율이 0.1 내지 5의 범위를 갖는 표시 장치의 제조 방법.
  14. 제12 항에 있어서,
    상기 발광 소자 잉크를 준비하는 단계에서, 상기 발광 소자 잉크는 상기 발광 소자 용매의 융점보다 낮은 온도에서 상기 발광 소자 용매가 응고된 상태로 준비되는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 발광 소자 잉크를 분사하는 단계에서, 상기 발광 소자 잉크는 상기 발광 소자 용매가 용융된 후에 상기 대상 기판 상에 분사되는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 발광 소자를 안착시키는 단계에서, 상기 발광 소자는 제1 단부가 상기 제1 전극 상에 배치되고 제2 단부는 상기 제2 전극 상에 배치되는 표시 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 발광 소자를 안착시키는 단계 후에 상기 발광 소자 용매를 제거하는 열처리 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 열처리 단계는 200℃ 내지 400℃의 온도 범위에서 수행되는 표시 장치의 제조 방법.
  19. 제14 항에 있어서,
    상기 발광 소자를 안착시키는 단계에서, 상기 발광 소자에 광을 조사하면서 상기 전계를 생성하는 표시 장치의 제조 방법.
  20. 제9 항에 있어서,
    상기 발광 소자의 상기 반도체층은 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고, 상기 절연막은 적어도 상기 발광층의 외면을 둘러싸도록 배치된 표시 장치의 제조 방법.
PCT/KR2021/004077 2020-04-24 2021-04-01 발광 소자 잉크 및 표시 장치의 제조 방법 WO2021215693A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/921,083 US20230170336A1 (en) 2020-04-24 2021-04-01 Light-emitting element ink and method for manufacturing display apparatus
CN202180030698.XA CN115461869A (zh) 2020-04-24 2021-04-01 发光元件墨及用于制造显示设备的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200050110A KR20210132279A (ko) 2020-04-24 2020-04-24 발광 소자 잉크 및 표시 장치의 제조 방법
KR10-2020-0050110 2020-04-24

Publications (1)

Publication Number Publication Date
WO2021215693A1 true WO2021215693A1 (ko) 2021-10-28

Family

ID=78269650

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/004077 WO2021215693A1 (ko) 2020-04-24 2021-04-01 발광 소자 잉크 및 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20230170336A1 (ko)
KR (1) KR20210132279A (ko)
CN (1) CN115461869A (ko)
WO (1) WO2021215693A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100748A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001026A1 (en) * 2000-02-01 2002-01-03 Nobuyuki Ishikawa Production of organic luminescence device
WO2012001744A1 (ja) * 2010-07-01 2012-01-05 パナソニック株式会社 有機発光素子用インク、有機発光素子の製造方法、有機表示パネル、有機表示装置、有機発光装置、インク、機能層の形成方法、および有機発光素子
WO2017102048A1 (en) * 2015-12-15 2017-06-22 Merck Patent Gmbh Esters containing aromatic groups as solvents for organic electronic formulations
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20190070265A (ko) * 2017-12-12 2019-06-20 주식회사 엘지화학 잉크 조성물 및 유기 발광 소자 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001026A1 (en) * 2000-02-01 2002-01-03 Nobuyuki Ishikawa Production of organic luminescence device
WO2012001744A1 (ja) * 2010-07-01 2012-01-05 パナソニック株式会社 有機発光素子用インク、有機発光素子の製造方法、有機表示パネル、有機表示装置、有機発光装置、インク、機能層の形成方法、および有機発光素子
WO2017102048A1 (en) * 2015-12-15 2017-06-22 Merck Patent Gmbh Esters containing aromatic groups as solvents for organic electronic formulations
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20190070265A (ko) * 2017-12-12 2019-06-20 주식회사 엘지화학 잉크 조성물 및 유기 발광 소자 제조방법

Also Published As

Publication number Publication date
CN115461869A (zh) 2022-12-09
KR20210132279A (ko) 2021-11-04
US20230170336A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
WO2020242116A1 (ko) 표시 장치
WO2020149517A1 (ko) 표시 장치
WO2021225284A1 (ko) 표시 장치
WO2021235589A1 (ko) 표시 장치 및 그 제조 방법
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2021125704A1 (ko) 표시 장치
WO2022045698A1 (ko) 표시 장치
WO2022035233A1 (ko) 표시 장치
WO2022030763A1 (ko) 표시 장치
WO2021091062A1 (ko) 표시 장치
WO2021215585A1 (ko) 표시 장치
WO2021215693A1 (ko) 발광 소자 잉크 및 표시 장치의 제조 방법
WO2021054551A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2021101033A1 (ko) 발광 소자, 표시 장치 및 이의 제조 방법
WO2021235689A1 (ko) 표시 장치
WO2022031104A1 (ko) 표시 장치
WO2022005208A1 (ko) 표시 장치
WO2022050685A1 (ko) 표시 장치
WO2022019705A2 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2022059986A1 (ko) 표시 장치
WO2021177510A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2022035232A1 (ko) 표시 장치
WO2021091061A1 (ko) 표시 장치
WO2021206217A1 (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21792814

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21792814

Country of ref document: EP

Kind code of ref document: A1