WO2022055297A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2022055297A1
WO2022055297A1 PCT/KR2021/012341 KR2021012341W WO2022055297A1 WO 2022055297 A1 WO2022055297 A1 WO 2022055297A1 KR 2021012341 W KR2021012341 W KR 2021012341W WO 2022055297 A1 WO2022055297 A1 WO 2022055297A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light emitting
disposed
connection electrode
insulating layer
Prior art date
Application number
PCT/KR2021/012341
Other languages
English (en)
French (fr)
Inventor
김범준
이원호
임현덕
강종혁
조은아
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to EP21867162.6A priority Critical patent/EP4213205A1/en
Priority to CN202180062345.8A priority patent/CN116114063A/zh
Publication of WO2022055297A1 publication Critical patent/WO2022055297A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a display device.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device for displaying an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • the light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • An object of the present invention is to provide a display device including a plurality of light emitting devices disposed in a thickness direction and electrically connected to each other.
  • a display device provides a substrate, first and second electrodes disposed on the substrate and spaced apart from each other, and a first insulating layer disposed on the first electrode and the second electrode , disposed on the first insulating layer, a plurality of first light emitting devices including first and second ends respectively disposed on the first electrode and the second electrode, disposed on the first electrode a first connection electrode electrically in contact with a first end of each of the plurality of first light emitting elements, and a first connection electrode disposed on the second electrode to make electrical contact with a second end of each of the plurality of first light emitting elements a second connection electrode, the plurality of first light emitting devices, a second insulating layer disposed on the first connection electrode and the second connection electrode, and a second insulating layer disposed on the second insulating layer, the first electrode and the a plurality of second light emitting devices each having a first end and a second end disposed on the second electrode, and a first end of each of the second plurality of
  • At least some of the plurality of first light emitting devices may overlap the plurality of second light emitting devices in a thickness direction.
  • Each of the plurality of first light emitting devices and the plurality of second light emitting devices includes a first semiconductor layer, a second semiconductor layer, and a light emitting layer disposed between the first semiconductor layer and the second semiconductor layer,
  • a direction in which one end at which the first semiconductor layer is disposed faces may be opposite to a direction in which one end at which the first semiconductor layer is disposed of the second light emitting device faces.
  • the first connection electrode is in electrical contact with the first electrode through a first contact portion penetrating the first insulating layer
  • the fourth connection electrode is in electrical contact with the first electrode through a second contact portion penetrating the second insulating layer.
  • the second connection electrode may be in electrical contact
  • the third connection electrode may be in electrical contact with the second electrode through a third contact portion penetrating the first insulating layer and the second insulating layer.
  • the third connection electrode may include an electrode extension disposed across the first electrode and the second electrode, and the electrode extension may be in electrical contact with the second electrode through the third contact portion.
  • the second connection electrode may not be directly connected to the first electrode and the second electrode.
  • a second electrode may extend in the first direction to cover the light emitting area and the sub area, and the first contact part and the third contact part may be disposed in the sub area.
  • the first connection electrode includes a first portion disposed on the first electrode, a second portion disposed on the third electrode and electrically contacting a first end of each of the third plurality of light emitting devices, and the a third portion electrically connecting the first portion and the second portion, wherein the third connection electrode is disposed on a fourth portion disposed on the first portion and on the second portion a fifth portion electrically contacting a first end of each of the four light emitting elements, and a sixth portion electrically connecting the fourth portion and the fifth portion, wherein a second connection electrode includes the third plurality of The second end of each of the light emitting elements may be in electrical contact, and the fourth connection electrode may be in contact with the second end of each of the plurality of fourth light emitting elements.
  • a third insulating layer disposed on the plurality of second light emitting devices, the third connection electrode, and the fourth connection electrode, is disposed on the third insulating layer, and is disposed on the first electrode and the second electrode, respectively
  • a plurality of third light emitting elements including an arranged first end and a second end, a fifth connection disposed on the third connection electrode and in electrical contact with a first end of each of the plurality of third light emitting elements It may further include an electrode and a sixth connection electrode disposed on the fourth connection electrode and in electrical contact with the second end of each of the plurality of third light emitting elements.
  • a first bank disposed on the first insulating layer to surround a region in which the plurality of first light emitting devices and the plurality of second light emitting devices are disposed, wherein the second insulating layer is disposed on the first bank can also be placed on
  • a fourth insulating layer disposed between the plurality of first light emitting devices and the second insulating layer, and a fifth insulating layer disposed on the plurality of second light emitting devices, the first connection electrode and the A part of the second connection electrode may be disposed on the fourth insulating layer, and a part of the third connection electrode and the fourth connection electrode may be disposed on the fifth insulating layer.
  • a display device provides a light emitting area, a sub area spaced apart from the light emitting area in a first direction, extending in the first direction, and disposed over the light emitting area and the sub area.
  • the devices include a plurality of first light emitting devices and second light emitting devices disposed on the first electrode and the third electrode, and third light emitting devices and second light emitting devices disposed on the second electrode and the fourth electrode.
  • a first connection electrode including 4 light emitting devices, disposed on the first electrode to make electrical contact with the plurality of first light emitting devices, and disposed on the second electrode to electrically connect with the plurality of third light emitting devices a second connection electrode in contact with the second connection electrode, a third connection electrode disposed on the first connection electrode and electrically contacting the plurality of second light emitting devices, and a third connection electrode disposed on the second connection electrode and disposed on the plurality of fourth light emitting devices; a fourth connection electrode in electrical contact, a fifth connection electrode disposed on the third electrode and the fourth electrode and in electrical contact with the plurality of first light emitting devices and the plurality of third light emitting devices, and the second electrode and a sixth connection electrode disposed on the fifth connection electrode and in electrical contact with the plurality of second light emitting
  • connection electrode The first connection electrode, the second connection electrode, and the fifth connection electrode are disposed between the first insulating layer and the second insulating layer, the third connection electrode, the fourth connection electrode, and the 6
  • connection electrode may be disposed on the second insulating layer.
  • the first connection electrode is in electrical contact with the first electrode through a first contact portion penetrating the first insulating layer
  • the fourth connection electrode is in electrical contact with the first electrode through a second contact portion penetrating the second insulating layer. 2 electrically contacting the connection electrode
  • the third connection electrode is in electrical contact with the second electrode through a third contact portion penetrating the first and second insulating layers
  • the fifth connection electrode is The third electrode and the fourth electrode may be in electrical contact with each other through a fourth contact portion and a fifth contact portion penetrating the first insulating layer.
  • a display device may include a large number of light emitting devices per unit area including light emitting devices disposed on different layers.
  • the light emitting devices disposed on different layers may be connected in series with each other through a plurality of connection electrodes, there is an advantage in that luminance per unit area is improved.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • FIG. 3 is a plan view illustrating a first sub-pixel of FIG. 2 .
  • FIG. 4 is a cross-sectional view taken along lines Q1-Q1', Q2-Q2', and Q3-Q3' of FIG. 3 .
  • FIG. 5 is a cross-sectional view taken along the line Q4-Q4' of FIG.
  • FIG. 6 is a schematic diagram of a light emitting device according to an embodiment.
  • FIG. 7 to 12 are cross-sectional views sequentially illustrating a manufacturing process of a display device according to an exemplary embodiment.
  • FIG. 13 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 14 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 15 is a cross-sectional view taken along line Q5-Q5' of FIG. 14 .
  • 16 is a cross-sectional view taken along lines Q6-Q6' and Q7-Q7' of FIG. 14 .
  • 17 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 19 is a cross-sectional view taken along the line Q9-Q9' of FIG.
  • 20 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 21 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 22 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • FIG. 23 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • FIG. 24 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • 25 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • Elements or layers are referred to as “on” of another element or layer, including cases in which another layer or other element is interposed immediately on or in the middle of another element.
  • those referred to as “Below”, “Left” and “Right” refer to cases where they are interposed immediately adjacent to other elements or interposed other layers or other materials in the middle.
  • Like reference numerals refer to like elements throughout.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • the display device 10 displays a moving image or a still image.
  • the display device 10 may refer to any electronic device including a display screen.
  • a television that provides a display screen, a laptop computer, a monitor, a billboard, the Internet of Things, a mobile phone, a smart phone, a tablet PC (Personal Computer), an electronic watch, a smart watch, a watch phone, a head mounted display, a mobile communication terminal,
  • An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation system, a game console, a digital camera, a camcorder, etc. may be included in the display device 10 .
  • the display device 10 may include a display panel that provides a display screen.
  • the display panel include an inorganic light emitting diode display panel, an organic light emitting display panel, a quantum dot light emitting display panel, a plasma display panel, a field emission display panel, and the like.
  • an inorganic light emitting diode display panel is applied is exemplified as an example of the display panel, but the present invention is not limited thereto, and the same technical idea may be applied to other display panels if applicable.
  • the shape of the display device 10 may be variously modified.
  • the display device 10 may have a shape such as a long rectangle, a long rectangle, a square, a rectangle with rounded corners (vertices), other polygons, or a circle.
  • the shape of the display area DPA of the display device 10 may also be similar to the overall shape of the display device 10 .
  • FIG. 1 a display device 10 having a rectangular shape having a long length in the second direction DR2 is illustrated.
  • the display device 10 may include a display area DPA and a non-display area NDA.
  • the display area DPA is an area in which a screen can be displayed
  • the non-display area NDA is an area in which a screen is not displayed.
  • the display area DPA may be referred to as an active area
  • the non-display area NDA may also be referred to as a non-active area.
  • the display area DPA may generally occupy the center of the display device 10 .
  • the display area DPA may include pixels PXs.
  • the plurality of pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a rectangular or square shape in plan view. However, the present invention is not limited thereto, and each side may have a rhombus shape inclined with respect to one direction.
  • Each pixel PX may be alternately arranged in a stripe type or a PENTILE TM type.
  • Each of the pixels PX may include one or more light emitting devices emitting light of a specific wavelength band to display a specific color.
  • a non-display area NDA may be disposed around the display area DPA.
  • the non-display area NDA may completely or partially surround the display area DPA.
  • the display area DPA may have a rectangular shape, and the non-display area NDA may be disposed adjacent to four sides of the display area DPA.
  • the non-display area NDA may constitute a bezel of the display device 10 .
  • Wires or circuit drivers included in the display device 10 may be disposed in each non-display area NDA, or external devices may be mounted thereon.
  • FIG. 2 is a plan view illustrating one pixel of a display device according to an exemplary embodiment.
  • each of the pixels PX of the display device 10 may include sub-pixels PXn, where n is 1 to 3 .
  • one pixel PX may include a first sub-pixel PX1 , a second sub-pixel PX2 , and a third sub-pixel PX3 .
  • the first sub-pixel PX1 emits light of a first color
  • the second sub-pixel PX2 emits light of a second color
  • the third sub-pixel PX3 emits light of a third color.
  • the first color may be blue
  • the second color may be green
  • the third color may be red.
  • each of the sub-pixels PXn may emit light of the same color. 2 illustrates that one pixel PX includes three sub-pixels PXn, but is not limited thereto, and the pixel PX may include a larger number of sub-pixels PXn.
  • Each of the sub-pixels PXn of the display device 10 may include an emission area EMA and a non-emission area (not shown).
  • the light emitting area EMA is an area where the light emitting device ED is disposed and light of a specific wavelength band is emitted
  • the non-emission area is a non-emission area where the light emitting device ED is not disposed and the light emitted from the light emitting device ED does not reach. Therefore, it may be an area from which light is not emitted.
  • the light emitting area may include a region in which the light emitting device ED is disposed, and an area adjacent to the light emitting device ED, in which light emitted from the light emitting device ED is emitted.
  • the present invention is not limited thereto, and the light emitting region may include a region in which light emitted from the light emitting device ED is reflected or refracted by other members to be emitted.
  • the light emitting devices ED may be disposed in each sub-pixel PXn, and may form a light emitting area including an area in which they are disposed and an area adjacent thereto.
  • each of the emission areas EMA of each sub-pixel PXn may have a different area according to a color or wavelength band of light emitted from the light emitting device ED disposed in the corresponding sub-pixel.
  • Each sub-pixel PXn may further include a sub-area SA disposed in the non-emission area.
  • the sub-area SA may be disposed on one side of the light-emitting area EMA in the first direction DR1 and may be disposed between the light-emitting areas EMA of the sub-pixels PXn adjacent in the first direction DR1 .
  • the light emitting areas EMA and the sub areas SA are each repeatedly arranged in the second direction DR2 , and the light emitting areas EMA and the sub areas SA are alternately arranged in the first direction DR1 .
  • a first bank BNL1 is disposed between the sub-areas SA and the light-emitting area EMA, and an interval therebetween may vary according to a width of the first bank BNL1 .
  • Light is not emitted in the sub area SA because the light emitting device ED is not disposed.
  • a portion of the electrode RME disposed in each sub pixel PXn may be disposed.
  • the electrodes RME disposed in different sub-pixels PXn may be disposed to be separated from each other in the sub-area SA.
  • the first bank BNL1 may be disposed in a grid pattern on the entire surface of the display area DPA, including portions extending in the first direction DR1 and the second direction DR2 in plan view.
  • the first bank BNL1 is disposed across the boundary of each sub-pixel PXn to distinguish neighboring sub-pixels PXn.
  • the first bank BNL1 may be disposed to surround the emission area EMA and the sub area SA disposed in each sub-pixel PXn to distinguish them.
  • FIG. 3 is a plan view illustrating a first sub-pixel of FIG. 2 .
  • 4 is a cross-sectional view taken along lines Q1-Q1', Q2-Q2', and Q3-Q3' of FIG. 3 .
  • 5 is a cross-sectional view taken along the line Q4-Q4' of FIG. 3 illustrates a first sub-pixel PX1 included in one pixel PX, and FIG. 4 illustrates a cross-section crossing both ends of the light emitting devices ED disposed in the first sub-pixel PX1, there is.
  • 5 illustrates cross-sections of contact portions CT1 , CT2 , and CT3 to which a plurality of connection electrodes CNE are connected.
  • the display device 10 may include a first substrate SUB, and semiconductor layers, conductive layers, and insulating layers disposed on the first substrate SUB. .
  • the semiconductor layer, the conductive layer, and the insulating layer may form the circuit layer CCL and the display element layer of the display device 10 , respectively.
  • the first substrate SUB may be an insulating substrate.
  • the first substrate SUB may be made of an insulating material such as glass, quartz, or polymer resin.
  • the first substrate SUB may be a rigid substrate, but may also be a flexible substrate capable of bending, folding, rolling, or the like.
  • the first conductive layer may be disposed on the first substrate SUB.
  • the first conductive layer includes a lower metal layer BML, and the lower metal layer BML is disposed to overlap the active layer ACT1 of the first transistor T1.
  • the lower metal layer BML may include a light-blocking material to prevent light from being incident on the active layer ACT1 of the first transistor. However, the lower metal layer BML may be omitted.
  • the buffer layer BL may be disposed on the lower metal layer BML and the first substrate SUB.
  • the buffer layer BL is formed on the first substrate SUB to protect the transistors of the pixel PX from moisture penetrating through the first substrate SUB, which is vulnerable to moisture permeation, and may perform a surface planarization function.
  • the semiconductor layer may be disposed on the buffer layer BL.
  • the semiconductor layer may include the active layer ACT1 of the first transistor T1 .
  • the active layer ACT1 may be disposed to partially overlap with a gate electrode G1 of a second conductive layer, which will be described later.
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, an oxide semiconductor, or the like. In another embodiment, the semiconductor layer may include polycrystalline silicon.
  • the oxide semiconductor may be an oxide semiconductor containing indium (In).
  • the oxide semiconductor may include indium tin oxide (ITO), indium zinc oxide (IZO), indium gallium oxide (IGO), and indium zinc tin oxide (Indium Zinc Tin Oxide).
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • IGO indium gallium oxide
  • IGO indium zinc tin oxide
  • IZTO Indium Gallium Tin Oxide
  • IGTO Indium Gallium Tin Oxide
  • IGZO Indium Gallium Zinc Oxide
  • IGZTO Indium Gallium Zinc Tin Oxide
  • the display device 10 may include a larger number of transistors.
  • the first gate insulating layer GI may be disposed on the semiconductor layer and the buffer layer BL.
  • the first gate insulating layer GI may serve as a gate insulating layer of the first transistor T1 .
  • the second conductive layer may be disposed on the first gate insulating layer GI.
  • the second conductive layer may include the gate electrode G1 of the first transistor T1 .
  • the gate electrode G1 may be disposed to overlap the channel region of the active layer ACT1 in the third direction DR3 in the thickness direction.
  • the second conductive layer may further include a capacitance electrode of the storage capacitor.
  • the first interlayer insulating layer IL1 may be disposed on the second conductive layer.
  • the first interlayer insulating layer IL1 may function as an insulating layer between the second conductive layer and other layers disposed thereon and may protect the second conductive layer.
  • the third conductive layer may be disposed on the first interlayer insulating layer IL1.
  • the third conductive layer may include a first source electrode S1 and a first drain electrode D1 of the first transistor T1 .
  • the first source electrode S1 and the first drain electrode D1 of the first transistor T1 are connected to the active layer ( ACT1) may be in contact with each other or may be electrically connected to each other.
  • the first source electrode S1 may contact the lower metal layer BML through another contact hole.
  • the third conductive layer may further include data lines or a capacitance electrode of a storage capacitor.
  • the second interlayer insulating layer IL2 may be disposed on the third conductive layer.
  • the second interlayer insulating layer IL2 may function as an insulating layer between the third conductive layer and other layers disposed thereon and may protect the third conductive layer.
  • the fourth conductive layer may be disposed on the second interlayer insulating layer IL2.
  • the fourth conductive layer may include a first voltage line VL1 , a second voltage line VL2 , and a first conductive pattern CDP.
  • the first voltage line VL1 is applied with a high potential voltage (or a first power voltage) transmitted to the first transistor T1
  • the second voltage line VL2 has a low voltage transmitted to the second electrode RME2 .
  • a potential voltage (or a second power supply voltage) may be applied.
  • the first conductive pattern CDP may be electrically connected to the first transistor T1 .
  • the first conductive pattern CDP is also electrically connected to a first electrode RME1 to be described later, and the first transistor T1 applies a first power voltage applied from the first voltage line VL1 to the first electrode RME1. can be transmitted as
  • the above-described buffer layer BL, first gate insulating layer GI, first interlayer insulating layer IL1 and second interlayer insulating layer IL2 may include a plurality of inorganic layers alternately stacked.
  • the buffer layer BL, the first gate insulating layer GI, the first interlayer insulating layer IL1 and the second interlayer insulating layer IL2 may include silicon oxide (SiOx), silicon nitride (Silicon Nitride).
  • the buffer layer BL, the first gate insulating layer GI, the first interlayer insulating layer IL1, and the second interlayer insulating layer IL2 include the above-described insulating material as one inorganic layer. may be done
  • the second conductive layer, the third conductive layer, and the fourth conductive layer include molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and It may be formed as a single layer or multiple layers made of any one of copper (Cu) or an alloy thereof. However, the present invention is not limited thereto.
  • the via layer VIA may be disposed on the fourth conductive layer.
  • the via layer VIA may include an organic insulating material, for example, an organic material such as polyimide (PI), and may perform a surface planarization function.
  • PI polyimide
  • a plurality of electrodes RME, a first bank BNL1, a plurality of light emitting elements ED1 and ED2, and a plurality of connection electrodes CNE; CNE1, CNE2, CNE3 , CNE4) are placed.
  • a plurality of insulating layers PAS1 and PAS2 may be disposed on the via layer VIA.
  • the plurality of electrodes RME may be disposed in each sub-pixel PXn in a shape extending in one direction.
  • the plurality of electrodes RME may have a shape extending in the first direction DR1 and may be disposed to be spaced apart from each other in the second direction DR2 in each sub-pixel PXn.
  • one sub-pixel PXn may include electrodes RME extending in the first direction DR1 to span the emission area EMA and the sub-area SA.
  • the electrodes RME of the sub-pixel PXn adjacent in the first direction DR1 may be separated from each other in the separation portion ROP of the sub-region SA.
  • the plurality of electrodes RME are formed as electrode lines extending in the first direction DR1 in the manufacturing process of the display device 10 to generate an electric field in the sub-pixel PXn to align the light emitting devices ED.
  • the light emitting devices ED may be aligned by receiving a dielectrophoretic force by an electric field generated on the electrode lines, and the electrode lines may be separated from the separation unit ROP to form the respective electrodes RME.
  • the electrodes RME disposed in each sub-pixel PXn may be spaced apart from each other in the separation portion ROP formed in the emission area EMA.
  • the plurality of electrodes RME includes one electrode group located on one side of the separation portion ROP and the other side of the separation portion ROP with respect to the separation portion ROP of the light emitting area EMA. It may be divided into different electrode groups.
  • the display device 10 may include a first electrode RME1 and a second electrode RME2 disposed in each sub-pixel PXn.
  • the first electrode RME1 and the second electrode RME2 may extend in the first direction DR1 on the via layer VIA and may be spaced apart from each other in the second direction DR2 .
  • the first electrode RME1 and the second electrode RME2 may have the same width, but is not limited thereto.
  • Each of the first electrode RME1 and the second electrode RME2 may be a first-type electrode electrically connected to a lower fourth conductive layer.
  • the first electrode RME1 has a first electrode contact hole CTD formed in a portion overlapping with the first bank BNL1
  • the second electrode RME2 has a second electrode contact hole formed in the sub area SA.
  • CTS may be directly electrically connected to the fourth conductive layer, respectively.
  • the first electrode RME1 may make electrical contact with the first conductive pattern CDP through the first electrode contact hole CTD penetrating the via layer VIA thereunder.
  • the second electrode RME2 may be in electrical contact with the second voltage line VL2 through the second electrode contact hole CTS penetrating the via layer VIA thereunder.
  • the first electrode RME1 is electrically connected to the first transistor T1 through the first conductive pattern CDP to receive a first power voltage
  • the second electrode RME2 is connected to the second voltage line VL2 and It may be electrically connected to apply a second power voltage. Since the first electrode RME1 and the second electrode RME2 are separately disposed for each sub-pixel PXn, the light-emitting devices ED of different sub-pixels PXn may emit light individually.
  • the display device 10 includes a larger number of electrodes, and at least some of them may not be directly connected to the fourth conductive layer.
  • the plurality of electrodes RME may be electrically connected to the light emitting device ED.
  • Each of the electrodes RME may be electrically connected to both ends of the light emitting device ED through the connection electrode CNE, and may transmit an electrical signal applied from the fourth conductive layer to the light emitting device ED.
  • Electrical signals for emitting light emitting devices ED may be directly applied to the first electrode RME1 and the second electrode RME2 , and electrodes other than the first electrode RME1 and the second electrode RME2 may be further applied to the first electrode RME1 and the second electrode RME2 .
  • the electrical signal may be transmitted to other electrodes through the connection electrode CNE and the light emitting device ED.
  • Each of the plurality of electrodes RME may include a conductive material having high reflectivity.
  • the electrode RME is a material with high reflectivity and includes a metal such as silver (Ag), copper (Cu), aluminum (Al), etc., or aluminum (Al), nickel (Ni), lanthanum (La), etc. It may be an alloy containing.
  • the electrode RME may reflect light emitted from the light emitting device ED and traveling to the side surface of the first bank BNL1 or the second bank BNL2 in FIG. 25 in an upper direction of each sub-pixel PXn. .
  • each electrode RME may further include a transparent conductive material.
  • each electrode RME may include a material such as ITO, IZO, ITZO, or the like.
  • each of the electrodes RME may have a structure in which at least one layer of a transparent conductive material and a metal layer having high reflectivity are stacked, or may be formed as a single layer including them.
  • each electrode RME may have a stacked structure such as ITO/Ag/ITO/, ITO/Ag/IZO, or ITO/Ag/ITZO/IZO.
  • the first insulating layer PAS1 may be disposed on the via layer VIA and the plurality of electrodes RME.
  • the first insulating layer PAS1 is disposed to completely cover or overlap the plurality of electrodes RME, and may protect them and insulate them from each other.
  • the first insulating layer PAS1 may prevent the light emitting device ED disposed thereon from being damaged by direct contact with other members.
  • the first insulating layer PAS1 may have a stepped shape (or different heights) such that a portion of the top surface is recessed between the electrodes RME spaced apart in the second direction DR2 .
  • the light emitting device ED may be disposed on the recessed upper surface of the first insulating layer PAS1 , and a space may be formed between the light emitting device ED and the first insulating layer PAS1 .
  • the present invention is not limited thereto.
  • Contact portions eg, first contact portions CT1 and third contact portions CT3 exposing a portion of top surfaces of each of the electrodes RME may be formed in the first insulating layer PAS1 .
  • the plurality of contact portions may pass through the first insulating layer PAS1 , and connection electrodes CNE, which will be described later, may be in electrical contact with the electrode RME exposed through the contact portions.
  • the first bank BNL1 may be disposed on the first insulating layer PAS1 .
  • the first bank BNL1 may be disposed in a grid pattern including portions extending in the first direction DR1 and the second direction DR2 in a plan view, and may be disposed across the boundary of each sub-pixel PXn.
  • the neighboring sub-pixels PXn may be distinguished from each other.
  • the first bank BNL1 may be disposed to surround the emission area EMA and the sub area SA disposed in each sub-pixel PXn to distinguish them.
  • the first bank BNL1 may have a predetermined height and may prevent ink from overflowing into the adjacent sub-pixels PXn in an inkjet printing process during a manufacturing process of the display device 10 .
  • the first bank BNL1 may prevent inks in which different light emitting devices ED are dispersed in different sub-pixels PXn from being mixed with each other.
  • the plurality of light emitting devices ED may be disposed on the first insulating layer PAS1 .
  • the light emitting device ED may include layers disposed in a direction parallel to the top surface of the first substrate SUB.
  • the light emitting device ED of the display device 10 is disposed so that one extended direction is parallel to the first substrate SUB, and semiconductor layers included in the light emitting device ED are parallel to the top surface of the first substrate SUB. They may be sequentially disposed along one direction.
  • the present invention is not limited thereto. In some cases, when the light emitting device ED has a different structure, the plurality of layers may be disposed in a direction perpendicular to the first substrate SUB.
  • the plurality of light emitting devices ED may be disposed to be spaced apart from each other in the first direction DR1 in which the respective electrodes RME extend, and may be aligned substantially parallel to each other.
  • the light emitting device ED may have a shape extending in one direction, and the direction in which each of the electrodes RME is extended and the direction in which the light emitting device ED is extended may be substantially perpendicular to each other.
  • the present invention is not limited thereto, and the light emitting device ED may be disposed obliquely in a direction in which the respective electrodes RME extend.
  • the light emitting device ED may include semiconductor layers doped with impurities of different conductivity types, and both ends thereof may make electrical contact with connection electrodes CNE1 , CNE2 , CNE3 , and CNE4 to be described later, respectively.
  • connection electrodes CNE1 , CNE2 , CNE3 , and CNE4 to be described later, respectively.
  • an insulating layer ('38' in FIG. 6) is not formed on the extended one-way end surface and a part of the semiconductor layer is exposed, the exposed semiconductor layer may be in contact with the connection electrode CNE.
  • Each of the light emitting devices ED may be electrically connected to each of the electrodes RME through the connection electrodes CNE, and may emit light in a specific wavelength band.
  • the light emitting devices ED disposed in each sub-pixel PXn may emit light of different wavelength bands depending on the material constituting the semiconductor layer. However, the present invention is not limited thereto, and the light emitting devices ED disposed in each sub-pixel PXn may emit light of the same color. Since the light emitting device ED may include semiconductor layers doped with impurities of different conductivity types, one end of the light emitting device ED may be oriented in a specific direction by an electric field generated on the electrode RME.
  • the display device 10 may include light emitting devices ED (ED1, ED2) disposed on different layers.
  • the display device 10 includes a first light emitting device ED1 disposed on the first insulating layer PAS1 and a second light emitting device ED1 disposed on the second insulating layer PAS2 disposed on the first light emitting device ED1 .
  • a light emitting device ED2 may be included.
  • the first light emitting device ED1 and the second light emitting device ED2 may be electrically connected to the electrodes RME1 and RME2 through connection electrodes CNE disposed on different layers.
  • the display device 10 may be stacked in a thickness direction as the plurality of light emitting devices ED are disposed on different layers, and the number of light emitting devices ED disposed per unit area may increase.
  • the first light emitting devices ED1 may be disposed directly on the first insulating layer PAS1 , and both ends may be disposed on the first electrode RME1 and the second electrode RME2 .
  • the extended length of the first light emitting device ED1 may be longer than the interval between the first electrode RME1 and the second electrode RME2 .
  • the second insulating layer PAS2 may be disposed on the first light emitting device ED1 .
  • the second insulating layer PAS2 is completely disposed on the first insulating layer PAS1 and overlaps the first light emitting device ED1 and the first bank BNL1 disposed on the first insulating layer PAS1 . can be placed.
  • the second insulating layer PAS2 is disposed to overlap the connection electrodes CNE1 and CNE2 of the first connection electrode layer CNL1 to be described later, and may protect them and insulate them from each other.
  • the second insulating layer PAS2 may insulate the other light emitting devices ED and the connection electrodes CNE disposed on the first light emitting device ED1 and the second insulating layer PAS2 from each other.
  • the second insulating layer PAS2 includes a contact portion (eg, the second contact portion CT2 ) exposing a portion of the upper surface of the lower first connection electrode layer CNL1 and the first insulating layer PAS1 .
  • a contact portion eg, a third contact portion CT3 ) exposing a portion of the top surfaces of the electrodes RME may be formed.
  • the plurality of second light emitting devices ED2 may be directly disposed on the second insulating layer PAS2 . Similar to the first light emitting device ED1 , both ends of the second light emitting devices ED2 may be disposed to lie on the first electrode RME1 and the second electrode RME2 . The extended length of the second light emitting device ED2 may be longer than the interval between the first electrode RME1 and the second electrode RME2 .
  • the first light emitting devices ED1 may overlap the second light emitting device ED2 in the third direction DR3 , which is the thickness direction.
  • the second light emitting device ED2 may be disposed on the second insulating layer PAS2 overlapping the first light emitting device ED1 .
  • one end of the plurality of light emitting devices ED may be oriented toward a specific direction by an electric field generated by the electrodes RME.
  • the light emitting devices ED are oriented such that both ends thereof are placed on the respective electrodes RME, and the first light emitting device ED1 and the second light emitting device ED2 are formed by the electric field generated by the same electrode RME. can be oriented.
  • the display device 10 includes light emitting devices ED disposed on different layers, and at least some of them may overlap each other in a thickness direction.
  • the light emitting device ED may include semiconductor layers, and a first end and an opposite second end may be defined with respect to any one semiconductor layer.
  • the plurality of light emitting devices ED may be disposed such that the first end and the second end are respectively disposed on the specific electrode RME, and the light emitting devices ED1 and ED2 disposed on different layers have the first end disposed on each other.
  • the electrodes may be different. According to an embodiment, a direction that the first end of the first light emitting device ED1 faces may be opposite to a direction that the first end of the second light emitting device ED2 faces.
  • the first light emitting device ED1 may be disposed such that a first end thereof is placed on the first electrode RME1 and a second end portion is placed on the second electrode RME2 .
  • the second light emitting device ED2 may be disposed such that a first end thereof is placed on the second electrode RME2 and a second end portion is placed on the first electrode RME1 .
  • the present invention is not limited thereto, and only one end of the plurality of light emitting devices ED is disposed on the electrodes RME1 and RME2 according to an orientation direction between the first electrode RME1 and the second electrode RME2. may be placed.
  • connection electrodes CNE may be disposed on the first light emitting device ED1 and the second light emitting device ED2 .
  • the connection electrode CNE is disposed on the first light emitting element ED1 and the connection electrodes CNE1 and CNE2 of the first connection electrode layer CNL1 disposed between the first insulating layer PAS1 and the second insulating layer PAS2.
  • connection electrodes CNE3 and CNE4 of the second connection electrode layer CNL2 disposed on the second light emitting device ED2 and the second insulating layer PAS2 .
  • the first connection electrode layer CNL1 includes a first connection electrode CNE1 and a second connection electrode CNE2 disposed on the first light emitting element ED1
  • the second connection electrode layer CNL2 is a second light emitting element
  • a third connection electrode CNE3 and a fourth connection electrode CNE4 disposed on the ED2 may be included.
  • the plurality of connection electrodes CNE may be disposed over the light emitting area EMA and the sub area SA, including portions extending in the first direction DR1 .
  • the first connection electrode CNE1 of the first connection electrode layer CNL1 and the third connection electrode CNE3 of the second connection electrode layer CNL2 are disposed on the first electrode RME1 and extend in the first direction DR1 and the second connection electrode CNE2 of the first connection electrode layer CNL1 and the fourth connection electrode CNE4 of the second connection electrode layer CNL2 are disposed on the second electrode RME2 in the first direction DR1 can be extended to
  • the connection electrodes CNE may be disposed on the first bank BNL1 disposed between the light emitting area EMA and the sub area SA.
  • connection electrodes CNE may form a linear pattern for each sub-pixel PXn. Also, similarly to the electrodes RME, the connection electrodes CNE disposed on the same layer may be spaced apart from each other in the second direction DR2 . The first connection electrode CNE1 and the second connection electrode CNE2 are spaced apart from each other in the second direction DR2 on the first light emitting element ED1 , and the third connection electrode CNE3 and the fourth connection electrode CNE4 are It may be spaced apart from the second light emitting device ED2 in the second direction DR2 .
  • connection electrodes CNE are directly disposed on the light emitting element ED, and the connection electrodes CNE of the same connection electrode layers CNL1 and CNL2 are formed of substantially the same layer.
  • the present invention is not limited thereto.
  • another insulating layer is further disposed between the light emitting element ED and the connection electrode CNE and between the connection electrodes CNE, so that some of the connection electrodes CNE are disposed on the same layer and different from each other. Some may be arranged on different floors.
  • connection electrode CNE disposed in the light emitting area EMA may be in electrical contact with the light emitting devices ED.
  • first connection electrode CNE1 and the second connection electrode CNE2 of the first connection electrode layer CNL1 may be in electrical contact with the first end and the second end of the first light emitting device ED1, respectively.
  • the third connection electrode CNE3 and the fourth connection electrode CNE4 of the second connection electrode layer CNL2 may make electrical contact with the first end and the second end of the second light emitting device ED2 , respectively.
  • connection electrodes CNE of the display device 10 may be divided into different types of connection electrodes electrically connected to the electrode RME or another connection electrode CNE.
  • the connection electrode CNE is a first type connection electrode directly connected to the electrode RME through a contact portion formed in the first insulating layer PAS1, and the first connection electrode CNE1 and the third connection electrode ( CNE3).
  • the first connection electrode CNE1 may be disposed on the first insulating layer PAS1 to overlap the first electrode RME1 .
  • the first connection electrode CNE1 may be in electrical contact with the first electrode RME1 through the first contact portion CT1 penetrating the first insulating layer PAS1 and exposing the top surface of the first electrode RME1. there is.
  • the third connection electrode CNE3 may be disposed on the second insulating layer PAS2 to overlap the first electrode RME1 and the first connection electrode CNE1 .
  • the third connection electrode CNE3 may include an electrode extension part CP extending in the second direction DR2 from the sub-region SA.
  • the electrode extension portion CP may be connected to a portion extending in the first direction DR1 of the third connection electrode CNE3 to be disposed across the first electrode RME1 and the second electrode RME2 .
  • the electrode extension part CP passes through the first insulating layer PAS1 and the second insulating layer PAS2 at a portion overlapping the second electrode RME2 to expose the upper surface of the second electrode RME2 . It may be in electrical contact with the second electrode RME2 through the portion CT3 .
  • the first connection electrode CNE1 and the third connection electrode CNE3, which are the first type connection electrodes, may transmit an electrical signal applied to the electrode RME to any one end of the light emitting device ED.
  • the first connection electrode CNE1 may be in electrical contact with the first end of the first light emitting element ED1 to transmit the electrical signal applied from the first electrode RME1 to the first end of the first light emitting element ED1 .
  • the third connection electrode CNE3 may be in electrical contact with the second end of the second light emitting element ED2 to transmit the electrical signal applied from the second electrode RME2 to the second end of the second light emitting element ED2 . there is.
  • the electric signal may be directly applied to the first end of the first light emitting element ED1 and the second end of the second light emitting element ED2, and the electric signal is transmitted to the second end of the first light emitting element ED1 and It may be transmitted to other connection electrodes CNE and the light emitting device ED through the first end of the second light emitting device ED2 .
  • the second connection electrode CNE2 may be disposed on the first insulating layer PAS1 to overlap the second electrode RME2 .
  • the fourth connection electrode CNE4 may be disposed on the second insulating layer PAS2 to overlap the second electrode RME2 and the second connection electrode CNE2 .
  • the second connection electrode CNE2 and the fourth connection electrode CNE4 may be electrically connected to each other through the second contact portion CT2 penetrating the second insulating layer PAS2 .
  • the second connection electrode CNE2 and the fourth connection electrode CNE4 which are the second type connection electrodes, may transmit an electrical signal transmitted to the light emitting device ED to any one end of the other light emitting device ED.
  • the second connection electrode CNE2 may electrically contact the second end of the first light emitting element ED1
  • the fourth connection electrode CNE4 may electrically contact the first end of the second light emitting element ED2 .
  • Electrical signals transmitted from the first type connection electrode to the first light emitting element ED1 and the second light emitting element ED2 may flow through the second connection electrode CNE2 and the fourth connection electrode CNE4, and the first
  • the light emitting device ED1 and the second light emitting device ED2 may be electrically connected to each other through a second type connection electrode.
  • the light emitting devices ED disposed in one sub-pixel PXn may be electrically connected to each other in series through the second type connection electrode.
  • a second end of the first light emitting device ED1 may be electrically connected with the first end of the second light emitting device ED2 .
  • the direction toward which the first end of the second light emitting element ED2 faces is disposed in a direction opposite to the direction toward which the first end of the first light emitting element ED1 faces, connections disposed in different connection electrode layers CNL1 and CNL2 although the electrodes overlap each other in the thickness direction and are electrically connected, the second end of the first light emitting element ED1 may be electrically connected with the first end of the second light emitting element ED2 .
  • the second end of the first light emitting element ED1 is in electrical contact with the second connecting electrode CNE2
  • the first end of the second light emitting element ED2 is electrically connected to the fourth connecting electrode CNE4 .
  • the orientation of the second light emitting element ED2 and the first light emitting element ED1 is Since the directions are different, the ends of the light emitting devices ED to which the second connection electrode CNE2 and the fourth connection electrode CNE4 electrically contact may be different from each other.
  • connection electrode CNE of the second connection electrode layer CNL2 does not include a separate bypass wire or an extension for connection with the connection electrode in electrical contact with the second end of the first light emitting element ED1 .
  • the light emitting devices ED may be electrically connected in series.
  • the plurality of contact portions CT1 , CT2 , and CT3 may be disposed so as not to overlap the light emitting devices ED in the second direction DR2 .
  • Each of the contact portions CT1 , CT2 , and CT3 may be formed to be spaced apart from a region in which the plurality of light emitting devices ED are disposed in the first direction DR1 .
  • the plurality of contact portions CT1 , CT2 , and CT3 may be formed in the sub-region SA in which the light emitting devices ED are not disposed.
  • the contact parts CT1 , CT2 , and CT3 are disposed in the sub-region SA, it is possible to minimize or reduce light emitted from the light emitting device ED from being refracted by the contact parts CT1 , CT2 , and CT3 and not being emitted. .
  • connection electrodes CNE may include a conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al), and the like.
  • the connection electrode CNE may include a transparent conductive material, and light emitted from the light emitting device ED may pass through the connection electrode CNE and travel toward the electrodes RME.
  • the present invention is not limited thereto.
  • an insulating layer covering or overlapping the plurality of connection electrodes CNE may be further disposed.
  • the insulating layer may be entirely disposed on the first substrate SUB to protect members disposed thereon from an external environment.
  • Each of the above-described first insulating layer PAS1 and second insulating layer PAS2 may include an inorganic insulating material or an organic insulating material. However, the present invention is not limited thereto.
  • the second insulating layer PAS2 disposed on the first light emitting device ED1 may include a transparent insulating material.
  • the display device 10 includes a plurality of light emitting devices ED (ED1, ED2) stacked in a thickness direction, and a second insulating layer PAS2 is disposed therebetween.
  • the second insulating layer PAS2 may be made of a transparent material so that the light emitted from the first light emitting device ED1 may be emitted in an upper direction of the via layer VIA.
  • the display device 10 may include a large number of light emitting devices ED per unit area, including light emitting devices ED (ED1, ED2) disposed on different layers.
  • the light emitting devices ED (ED1, ED2) disposed on different layers may be electrically connected to each other in series through the plurality of connection electrodes CNE, so that the luminance of each sub-pixel PXn is improved.
  • FIG. 6 is a schematic diagram of a light emitting device according to an embodiment.
  • the light emitting device ED may be a light emitting diode, and specifically, the light emitting device ED has a size of nanometers to micrometers. and may be an inorganic light emitting diode made of an inorganic material. When an electric field is formed in a specific direction between the two electrodes facing each other, the light emitting device ED may be aligned between the two electrodes in which polarities are formed.
  • the light emitting device ED may have a shape extending in one direction.
  • the light emitting device ED may have a shape such as a cylinder, a rod, a wire, or a tube.
  • the shape of the light emitting device (ED) is not limited thereto, and the light emitting device ( ED) may have various forms.
  • the light emitting device ED may include a semiconductor layer doped with an arbitrary conductivity type (eg, p-type or n-type) impurity.
  • the semiconductor layer may emit an electric signal applied from an external power source to emit light in a specific wavelength band.
  • the light emitting device ED may include a first semiconductor layer 31 , a second semiconductor layer 32 , a light emitting layer 36 , an electrode layer 37 , and an insulating layer 38 .
  • the first semiconductor layer 31 may be an n-type semiconductor.
  • the first semiconductor layer 31 may include a semiconductor material having a chemical formula of AlxGayIn1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1). For example, it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with an n-type dopant.
  • the n-type dopant doped in the first semiconductor layer 31 may be Si, Ge, Sn, or the like.
  • the first end of the light emitting device ED may be a portion in which the first semiconductor layer 31 is disposed with respect to the light emitting layer 36 .
  • the second semiconductor layer 32 is disposed on the first semiconductor layer 31 with the light emitting layer 36 interposed therebetween.
  • the second semiconductor layer 32 may be a p-type semiconductor, and the second semiconductor layer 32 is composed of AlxGayIn1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1). and a semiconductor material having a chemical formula.
  • it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with a p-type dopant.
  • the p-type dopant doped in the second semiconductor layer 32 may be Mg, Zn, Ca, Ba, or the like.
  • the second end of the light emitting device ED may be a portion in which the second semiconductor layer 32 is disposed with respect to the light emitting layer 36 .
  • the drawing shows that the first semiconductor layer 31 and the second semiconductor layer 32 are configured as one layer, the present invention is not limited thereto.
  • the first semiconductor layer 31 and the second semiconductor layer 32 may further include a larger number of layers, for example, a clad layer or a TSBR (Tensile strain barrier reducing) layer. may be
  • the light emitting layer 36 is disposed between the first semiconductor layer 31 and the second semiconductor layer 32 .
  • the light emitting layer 36 may include a material having a single or multiple quantum well structure.
  • the light emitting layer 36 may have a structure in which a plurality of quantum layers and a well layer are alternately stacked.
  • the light emitting layer 36 may emit light by combining electron-hole pairs according to an electric signal applied through the first semiconductor layer 31 and the second semiconductor layer 32 .
  • the emission layer 36 may include a material such as AlGaN, AlGaInN, or InGaN.
  • the emission layer 36 has a multi-quantum well structure in which quantum layers and well layers are alternately stacked
  • the quantum layer may include a material such as AlGaN or AlGaInN
  • the well layer may include a material such as GaN or AlInN.
  • the light emitting layer 36 may have a structure in which a type of semiconductor material having a large band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, and different groups 3 to 5 depending on the wavelength band of the emitted light. It may also include semiconductor materials.
  • the light emitted by the light emitting layer 36 is not limited to the light of the blue wavelength band, and in some cases, the light of the red and green wavelength bands may be emitted.
  • the electrode layer 37 may be an ohmic connection electrode. However, the present invention is not limited thereto, and may be a Schottky connection electrode.
  • the light emitting device ED may include at least one electrode layer 37 .
  • the light emitting device ED may include one or more electrode layers 37 , but the present invention is not limited thereto and the electrode layers 37 may be omitted.
  • the electrode layer 37 may reduce resistance between the light emitting device ED and the electrode or the connection electrode when the light emitting device ED is electrically connected to an electrode or a connection electrode in the display device 10 .
  • the electrode layer 37 may include a conductive metal.
  • the electrode layer 37 may include at least one of aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), ITO, IZO, and ITZO.
  • the insulating film 38 is disposed to surround the outer surfaces of the plurality of semiconductor layers and the electrode layers described above.
  • the insulating layer 38 may be disposed to surround at least the outer surface of the light emitting layer 36 , and both ends of the light emitting device ED in the longitudinal direction may be exposed.
  • the insulating layer 38 may be formed to have a round top surface in cross-section in a region adjacent to at least one end of the light emitting device ED.
  • the insulating layer 38 may include materials having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum nitride (AlNx), aluminum oxide (AlOx), or the like.
  • SiOx silicon oxide
  • SiNx silicon nitride
  • SiOxNy silicon oxynitride
  • AlNx aluminum oxide
  • AlOx aluminum oxide
  • the insulating layer 38 may function to protect the members.
  • the insulating layer 38 may prevent an electrical short circuit that may occur in the light emitting layer 36 when the light emitting device ED directly contacts an electrode through which an electrical signal is transmitted.
  • the insulating layer 38 may prevent a decrease in luminous efficiency of the light emitting device ED.
  • the outer surface of the insulating film 38 may be surface-treated.
  • the light emitting element ED may be sprayed onto the electrode in a state of being dispersed in a predetermined ink to be aligned.
  • the surface of the insulating layer 38 may be treated with hydrophobicity or hydrophilicity.
  • FIG. 7 to 12 are cross-sectional views sequentially illustrating a manufacturing process of a display device according to an exemplary embodiment.
  • an order of forming each layer will be described, and a description of a method of forming each layer will be briefly described.
  • a first substrate SUB is prepared, and a circuit layer CCL, electrodes RME, a first insulating layer PAS1 and a first bank BNL1 are formed on the first substrate SUB. ) to form
  • the description of the structure of each layer is the same as described above.
  • first light emitting devices ED1 are disposed on the first insulating layer PAS1 .
  • the light emitting devices ED may be disposed on the electrode RME through an inkjet printing process.
  • the light emitting device ED including semiconductor layers doped with different conductivity types may have an intramolecular dipole, and receive a dielectrophoretic force by an electric field in the ink Ink on the electrodes RME. can be placed.
  • the ink Ink injected to each sub-pixel PXn may be seated in the light emitting area EMA surrounded by the first bank BNL1 .
  • the first bank BNL1 may prevent ink Ink from overflowing into other adjacent light emitting areas EMA, and ink Ink including different types of light emitting devices ED is stored in different sub-pixels PXn. Even if they are sprayed, mixing of them can be prevented.
  • the ink Ink in which the first light emitting devices ED1 are dispersed is sprayed onto the light emitting area EMA of each sub-pixel PXn.
  • an electric signal is applied to the electrodes RME1 and RME2 to generate a first electric field EL1 .
  • the first electric field EL1 may be oriented so that both ends of the first light emitting devices ED1 face a specific direction.
  • the first light emitting devices ED1 may be disposed so that a first end thereof is placed on the first electrode RME1 by the first electric field EL1 .
  • a first connection electrode CNE1 and a second connection electrode CNE2 are formed on the first light emitting device ED1 .
  • the first connection electrode CNE1 and the second connection electrode CNE2 may be formed by a patterning process of partially separating a layer disposed to overlap the first light emitting device ED1 .
  • the first connection electrode CNE1 and the second connection electrode CNE2 may be disposed on the first light emitting element ED1 and the first insulating layer PAS1 to form the first connection electrode layer CNL1 .
  • the first connection electrode CNE1 and the second connection electrode CNE2 may be on the same layer.
  • a second insulating layer PAS2 is disposed on the first light emitting device ED1 and the first connection electrode layer CNL1 .
  • the second insulating layer PAS2 may be entirely disposed on the first insulating layer PAS1 , and may overlap the first light emitting device ED1 , the first connection electrode layer CNL1 , and the first bank BNL1 .
  • second light emitting devices ED2 are disposed on the second insulating layer PAS2 .
  • the second light emitting device ED2 may also be sprayed into the light emitting area EMA surrounded by the first bank BNL1 while being dispersed in the ink Ink.
  • an electric signal is applied to the electrodes RME1 and RME2 to generate a first electric field EL1 .
  • the second electric field EL2 generated when disposing the second light emitting devices ED2 is the first electric field EL2 for disposing the first light emitting devices ED1 . EL1) and in the opposite direction.
  • the electric signal applied to the first electrode RME1 and the second electrode RME2 to generate the second electric field EL2 is applied to the electrodes RME1 and RME2 to generate the first electric field EL1.
  • the signal may be reversed.
  • the second electric field EL2 is applied to the first electrode
  • the second signal may be applied to RME1 and the first signal may be applied to the second electrode RME2 .
  • the second electric field EL2 may be oriented such that both ends of the second light emitting devices ED2 face in a direction opposite to that of the first light emitting device ED1 .
  • the second light emitting devices ED2 may be disposed so that a first end thereof is placed on the second electrode RME2 by the second electric field EL2 .
  • the first light emitting device ED1 and the second light emitting device ED2 may be oriented in opposite directions to each other, and the connecting electrodes CNE disposed in different layers may have different thicknesses. Although overlapping in the direction and electrically connected, the first light emitting element ED1 and the second light emitting element ED2 may be electrically connected in series.
  • a third connection electrode CNE3 and a fourth connection electrode CNE4 are formed on the second light emitting device ED2 .
  • the third connection electrode CNE3 and the fourth connection electrode CNE4 may be formed by a patterning process of partially separating a layer disposed to overlap the second light emitting device ED2 .
  • the third connection electrode CNE3 and the fourth connection electrode CNE4 may be disposed on the second light emitting element ED2 and the second insulating layer PAS2 to form the second connection electrode layer CNL2 .
  • the third connection electrode CNE3 and the fourth connection electrode CNE4 may be on the same layer.
  • the display device 10 may be manufactured.
  • the display device 10 may include light emitting devices ED (ED1, ED2) disposed on different layers, and may be electrically connected in series through connection electrodes CNE disposed on different layers.
  • the display device 10 includes a plurality of light emitting devices ED stacked in the thickness direction to increase the number of light emitting devices ED disposed per unit area, and by connecting them in series to each sub-pixel PXn luminance may be improved.
  • FIG. 13 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • connection electrode layers CNL ( CNL1 , CNL2 ) disposed in each sub-pixel PXn may include a larger number of connection electrodes CNE.
  • the light emitting devices ED disposed in one sub-pixel PXn may be electrically connected to each other in series with the light emitting devices ED disposed on the same layer.
  • the present embodiment is different from the embodiment of FIG. 3 in that a larger number of connection electrodes CNE are disposed in each sub-pixel PXn.
  • the display device 10_1 includes the first light emitting devices ED1 and a third light emitting device ED3 spaced apart from each other in the first direction DR1 . ) may be further included.
  • the display device 10_1 includes the second light emitting devices ED2 and a fourth light emitting device ED4 spaced apart from each other in the first direction DR1 . ) may be further included.
  • the first light emitting device ED1 and the second light emitting device ED2 form a first light emitting device group ED#1, and the third light emitting device ED3 and the fourth light emitting device ED4 are the second light emitting devices A group (ED#2) may be formed. At least a portion of the first light emitting devices ED1 may overlap the second light emitting device ED2 in the thickness direction, but may not overlap the fourth light emitting devices ED4 . At least some of the third light emitting devices ED3 may overlap the fourth light emitting device ED4 in the thickness direction, but may not overlap the second light emitting devices ED2 .
  • the light emitting devices ED of the first light emitting device group ED#1 and the second light emitting device group ED#2 are divided into light emitting devices ED disposed adjacent to each other in a predetermined area of the light emitting area EMA.
  • the light emitting devices ED of the first light emitting device group ED#1 may be disposed to be spaced apart from the light emitting devices ED of the second light emitting device group ED#2 in the first direction DR1 .
  • the plurality of light emitting devices ED; ED1 , ED2 , ED3 , and ED4 may be disposed so that both ends thereof are respectively disposed on the first electrode RME1 and the second electrode RME2 .
  • the first light emitting element ED1 and the third light emitting element ED3 may have a first end on the first electrode RME1 and a second end on the second electrode RME2 .
  • the second light emitting element ED2 and the fourth light emitting element ED4 may have a first end on the second electrode RME2 and a second end on the first electrode RME1 .
  • the first connection electrode layer CNL1_1 may further include a fifth connection electrode CNE5_1 in addition to the first connection electrode CNE1_1 and the second connection electrode CNE2_1 .
  • the first connection electrode CNE1_1 may be disposed on the first electrode RME1 to make electrical contact with the first end of the first light emitting device ED1 .
  • the second connection electrode CNE2_1 may be disposed on the second electrode RME2 to make electrical contact with the second end of the third light emitting device ED3 .
  • the fifth connection electrode CNE5_1 may be disposed across the first electrode RME1 and the second electrode RME2 .
  • connection electrode CNE5_1 is disposed on the second electrode RME2 and is spaced apart from the first connection electrode CNE1_1 in the second direction DR2 on the first extension CN_E1 and on the first electrode RME1 .
  • a second extension portion CN_E2 disposed on the second connection electrode CNE2_1 and spaced apart from each other in the second direction DR2 , and a first first electrically connecting the first extension portion CN_E1 and the second extension portion CN_E2 It may include a connection part CN_B1.
  • the first extension part CN_E1 is spaced apart from the second connection electrode CNE2_1 in the first direction DR1
  • the second extension part CN_E2 is spaced apart from the first connection electrode CNE1_1 in the first direction DR1 .
  • the first connection part CN_B1 may extend in the second direction DR2 from the center of the emission area EMA and may be disposed across the first electrode RME1 and the second electrode RME2 .
  • the first light emitting device ED1 and the third light emitting device ED3 may be electrically connected to each other in series through the fifth connection electrode CNE5_1 .
  • the second connection electrode layer CNL2_1 may further include a sixth connection electrode CNE6_1 in addition to the third connection electrode CNE3_1 and the fourth connection electrode CNE4_1 .
  • the third connection electrode CNE3_1 may be disposed on the first electrode RME1 and the first connection electrode CNE1_1 to make electrical contact with the first end of the second light emitting device ED2 .
  • the fourth connection electrode CNE4_1 may be disposed on the second electrode RME2 and the second connection electrode CNE2_1 to make electrical contact with the second end of the fourth light emitting device ED4 .
  • the sixth connection electrode CNE6_1 may be disposed to overlap the fifth connection electrode CNE5_1 across the second electrode RME2 and the first electrode RME1 .
  • the sixth connection electrode CNE6_1 is disposed on the first extension CN_E1 of the fifth connection electrode CNE5_1 and is spaced apart from the third connection electrode CNE3_1 in the second direction DR2 by a third extension CN_E3 ), a fourth extension part CN_E4 and a third extension part disposed on the second extension part CN_E2 of the fifth connection electrode CNE5_1 and spaced apart from the fourth connection electrode CNE4_1 in the second direction DR2
  • a second connection part CN_B2 electrically connecting the CN_E3 and the fourth extension part CN_E4 may be included.
  • the third extension part CN_E3 is spaced apart from the fourth connection electrode CNE4_1 in the first direction DR1
  • the fourth extension part CN_E4 is spaced apart from the third connection electrode CNE3_1 in the first direction DR1 .
  • the second connection part CN_B2 extends in the second direction DR2 from the center of the light emitting area EMA and extends over the first electrode RME1 and the second electrode RME2 to overlap the first connection part CN_B1.
  • the second light emitting device ED2 and the fourth light emitting device ED4 may be electrically connected to each other in series through the sixth connection electrode CNE6_1 .
  • the second connection electrode CNE2_2 and the fourth connection electrode CNE4_2 may be electrically connected to each other through the second contact part CT2 penetrating the second insulating layer PAS2 in the emission area EMA.
  • the third light emitting device ED3 may be electrically connected to the fourth light emitting device ED4 in series.
  • the light emitting devices ED of each sub-pixel PXn may form a 4-stage series connection.
  • light emitting devices disposed on the same layer may be divided into different light emitting device groups ED#1 and ED#2, which are electrically in series through the connection electrode CNE. can be connected to
  • the display device 10_1 may be electrically connected in series through the connection electrode CNE between the light emitting devices ED disposed on the same layer in addition to the light emitting devices ED disposed on different layers, and may have a unit area. Per luminance may be improved.
  • 14 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 15 is a cross-sectional view taken along line Q5-Q5' of FIG. 14 .
  • 16 is a cross-sectional view taken along lines Q6-Q6' and Q7-Q7' of FIG. 14 .
  • a greater number of electrodes RME ( RME1_2 , RME2_2 , and RME3_2 ) may be disposed in each sub-pixel PXn.
  • a larger number of light emitting devices ED may be disposed in each sub-pixel PXn, and the light emitting devices ED disposed in one sub-pixel PXn may be electrically connected to each other in series or in parallel.
  • the display device 10_2 according to the present exemplary embodiment is different from the exemplary embodiment of FIG. 3 in that the number of electrodes RME and light emitting devices ED disposed in one sub-pixel PXn is different.
  • the display device 10_2 may further include a third electrode RME3_2 in addition to the first electrode RME1_2 and the second electrode RME2_2 .
  • the third electrode RME3_2 may be spaced apart from the first electrode RME1_2 in the second direction DR2 with the second electrode RME2_2 interposed therebetween.
  • the third electrode RME3_2 may also be spaced apart from the second electrode RME2_2 in the second direction DR2 to face each other. Similar to the first electrode RME1_2 , the third electrode RME3_2 may also extend in the first direction DR1 to cover the light emitting area EMA and the sub area SA, and may be disposed in the first direction DR2 . may be spaced apart from the third electrode RME3_2 of the other adjacent sub-pixel PXn and the separation unit ROP.
  • the third electrode RME3_2 may be electrically connected to the fourth conductive layer through the third electrode contact hole CTA penetrating the via layer VIA thereunder.
  • the third electrode RME3_2 may be connected to the conductive pattern CDP of the fourth conductive layer in the same manner as the first electrode RME1_2 , and an electric signal may be applied from the first transistor T1 .
  • a signal may be simultaneously applied to the first electrode RME1_2 and the third electrode RME3_2 to each sub-pixel PXn.
  • the light emitting devices ED may be disposed on the first electrode RME1_2 and the second electrode RME2_2 , and the second electrode RME2_2 and the third electrode RME3_2 .
  • the light emitting device ED further includes a third light emitting device ED3 disposed on the second electrode RME2_2 and the third electrode RME3_2 on the first insulating layer PAS1 in addition to the first light emitting device ED1 . can do.
  • the light emitting device ED further includes a fourth light emitting device ED4 disposed on the second electrode RME2_2 and the third electrode RME3_2 on the second insulating layer PAS2 in addition to the second light emitting device ED2 . can do.
  • Both ends of the third light emitting element ED3 and the fourth light emitting element ED4 may be disposed on the second electrode RME2_2 and the third electrode RME3_2 .
  • the third light emitting device ED3 has a first end disposed on the third electrode RME3_2 and a second end disposed on the second electrode RME2_2
  • the fourth light emitting device ED4 has a first end disposed on the second electrode RME2_2 . It may be disposed on the second electrode RME2_2 and a second end may be disposed on the third electrode RME3_2 .
  • the direction in which the first end faces is the same as that of the second light emitting device ED2
  • the direction in which the first end faces in the fourth light emitting device ED4 is the first light emitting device ( ED3 ). ED1).
  • the first connection electrode CNE1_2 and the third connection electrode CNE3_2 may be disposed on the first electrode RME1_2 and the third electrode RME3_2.
  • the first connection electrode CNE1_2 is disposed on the first portion E1 and the third electrode RME3_2 disposed on the first electrode RME1_2 and in electrical contact with the first ends of the first light emitting devices ED1 . to form a second portion E2 electrically contacting the first end of the third light emitting devices ED3 and a third portion E3 electrically connecting the first portion E1 and the second portion E2 to each other.
  • the third portion E3 may be disposed to extend in the second direction DR2 on the first bank BNL1 located on the other side of the light emitting area EMA in the first direction DR1 .
  • the present invention is not limited thereto, and the third portion E3 may be disposed in the light emitting area EMA.
  • the first connection electrode CNE1_2 may have a shape that partially surrounds outer surfaces of the second connection electrode CNE2_2 in a plan view.
  • the first portion E1 and the second portion E2 of the first connection electrode CNE1_2 are disposed over the emission area EMA and the sub area SA.
  • a portion of the first portion E1 disposed in the light emitting area EMA is in electrical contact with the first light emitting device ED1 , and a portion disposed in the sub area SA passes through the first insulating layer PAS1 . It may be in electrical contact with the first electrode RME1_2 through the first contact part CT1 .
  • a portion of the second portion E2 disposed in the light emitting area EMA is in electrical contact with the third light emitting device ED3 , and a portion disposed in the sub area SA passes through the first insulating layer PAS1 .
  • the first light emitting element ED1 and the third light emitting element ED3 may be electrically connected to the first electrode RME1_2 and the third electrode RME3_2 through the first connection electrode CNE1_2, respectively.
  • the third connection electrode CNE3_2 is disposed on the first electrode RME1_2 and the first portion E1 of the first connection electrode CNE1_2 to electrically contact the second ends of the second light emitting devices ED2 .
  • a fifth portion disposed on the fourth portion E4 , the third electrode RME3_2 , and the second portion E2 of the first connection electrode CNE1_2 to make electrical contact with second ends of the fourth light emitting devices ED4 .
  • the sixth portion E6 may be disposed to extend in the second direction DR2 from the sub-area SA of another sub-pixel PXn adjacent in the first direction DR1 .
  • the present invention is not limited thereto, and the sixth portion E6 may be disposed in the light emitting area EMA.
  • the third connection electrode CNE3_2 may have a shape that partially surrounds outer surfaces of the fourth connection electrode CNE4_2 in a plan view.
  • the fourth portion E4 and the fifth portion E5 of the third connection electrode CNE3_2 may be disposed over the light emitting area EMA and the sub area SA of the other sub pixel PXn.
  • a portion of the fourth portion E4 disposed in the light emitting area EMA is in electrical contact with the second light emitting device ED2
  • a portion of the fifth portion E5 disposed in the light emitting area EMA is provided with the fourth light emission It may be in electrical contact with the element ED4.
  • the third connection electrode CNE3_2 is connected to the second electrode RME2_2 through the third contact portion CT3 through which the sixth portion E6 passes through the first and second insulating layers PAS1 and PAS2 below the third connection electrode CNE3_2. ) can be in electrical contact with
  • the second light emitting element ED2 and the fourth light emitting element ED4 may be electrically connected to the second electrode RME2_2 through the third connection electrode CNE3_2 , respectively.
  • the second connection electrode CNE2_2 is disposed on the second electrode RME2_3 and may be in electrical contact with the second end of the first light emitting device ED1 and the second end of the third light emitting device ED3 .
  • the width of the second connection electrode CNE2_2 may be greater than that of the first portion E1 and the second electrode RME2_2 of the first connection electrode CNE1_2 .
  • the second connection electrode CNE2_2 may contact the first light emitting device ED1 and the third light emitting device ED3 disposed on the first insulating layer PAS1 at the same time.
  • the fourth connection electrode CNE4_2 is disposed on the second electrode RME2_3 and the second connection electrode CNE2_3 and includes the first end of the second light emitting element ED2 and the first end of the fourth light emitting element ED4. can be electrically contacted.
  • the fourth connection electrode CNE4_2 may also have a width greater than that of the fourth portion E4 of the third connection electrode CNE3_2 and the second electrode RME2_2 .
  • the fourth connection electrode CNE4_2 may contact the second light emitting device ED2 and the fourth light emitting device ED4 disposed on the second insulating layer PAS2 at the same time.
  • the second connection electrode CNE2_2 and the fourth connection electrode CNE4_2 are disposed over the light emitting area EMA and the sub area SA, and the second connection electrode CNE2_2 and the fourth connection electrode CNE4_2 may pass through the second insulating layer PAS2 in the sub area SA. They may be electrically connected to each other through the contact unit CT2 .
  • the first light emitting element ED1 and the third light emitting element ED3 are connected to the second light emitting element ED2 and the fourth light emitting element ED4 through the second connecting electrode CNE2_2 and the fourth connecting electrode CNE4_2, respectively. They may be electrically connected in series.
  • the first light emitting device ED1 and the third light emitting device ED3 may receive electrical signals from the first electrode RME1_2 and the third electrode RME3_2 respectively through the first connection electrode CNE1_2, and the second Each of the light emitting device ED2 and the fourth light emitting device ED4 may receive an electric signal from the second electrode RME2_2 through the third connection electrode CNE3_2 .
  • the first light emitting device ED1 and the second light emitting device ED2 , the third light emitting device ED3 , and the fourth light emitting device ED4 are electrically connected to each other in parallel, and the first light emitting device ED1 .
  • the display device 10_2 may further include a third electrode RME3_2 so that the light emitting devices ED may form a two-stage series-two parallel connection.
  • 17 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 18 is a cross-sectional view taken along the line Q8-Q8' of FIG. 19 is a cross-sectional view taken along the line Q9-Q9' of FIG.
  • the display device 10_3 may include a larger number of electrodes RME and connection electrodes CNE for each sub-pixel PXn.
  • the number of serially connected light emitting devices ED disposed in one sub-pixel PXn may increase.
  • luminance per unit area may be improved.
  • the display device 10_3 may further include a third electrode RME3_3 and a fourth electrode RME4_3 in addition to the first electrode RME1_3 and the second electrode RME2_3 .
  • the third electrode RME3_3 is disposed between the first electrode RME1_3 and the second electrode RME2_3
  • the fourth electrode RME4_3 is disposed between the third electrode RME3_3 and the second electrode RME3_3 with the second electrode RME2_3 interposed therebetween. It may be spaced apart in two directions DR2.
  • the third electrode RME3_3 is spaced apart from the first electrode RME1_3 in the second direction DR2 to face each other, and the fourth electrode RME4_3 is spaced apart from the second electrode RME2_3 in the second direction DR2 to face each other. can do. Similar to the first electrode RME1_3 and the second electrode RME2_3 , the third electrode RME3_3 and the fourth electrode RME4_3 also extend in the first direction DR1 to form the emission area EMA and the sub area SA. ), and may be spaced apart from the third electrode RME3_3 and the fourth electrode RME4_3 of the other sub-pixel PXn adjacent in the first direction DR2 from the separation portion ROP.
  • the third electrode RME3_3 and the fourth electrode RME4_3 may not be directly connected to the fourth conductive layer under the via layer VIA.
  • the first electrode RME1_3 and the second electrode RME2_3 are first type electrodes directly connected to the fourth conductive layer, and the third electrode RME3_3 and the fourth electrode RME4_3 are not directly connected to the fourth conductive layer. It may be a second type electrode.
  • the light emitting devices ED may be disposed on the first electrode RME1_3 and the third electrode RME3_3 , and the second electrode RME2_3 and the fourth electrode RME4_3 .
  • the light emitting device ED includes a first light emitting device ED1 having both ends disposed on the first electrode RME1_3 and the third electrode RME3_3 on the first insulating layer PAS1 , and the first insulating layer PAS1 . Both ends may include a third light emitting device ED3 disposed on the second electrode RME2_3 and the fourth electrode RME4_3.
  • the light emitting device ED includes a second light emitting device ED2 having both ends disposed on the first electrode RME1_3 and the third electrode RME3_3 on the second insulating layer PAS2, and a second insulating layer ( On the PAS2 , both ends may include a fourth light emitting device ED4 disposed on the second electrode RME2_3 and the fourth electrode RME4_3 .
  • the directions in which the first ends of the first light emitting device ED1 and the third light emitting device ED3 face are opposite to each other, and the first ends of the second light emitting device ED2 and the fourth light emitting device ED4 face each other. may also be opposite to each other.
  • the directions in which the first ends of the first light emitting device ED1 and the fourth light emitting device ED4 face are the same, and the first ends of the second light emitting device ED2 and the third light emitting device ED3 face each other.
  • the directions may also be the same.
  • connection electrode CNE of the display device 10_3 includes a first connection electrode CNE1_3 and a second connection electrode CNE2_3 disposed on the first light emitting element ED1 and the third light emitting element ED3, and a second A second connection electrode CNE2_3 and a fourth connection electrode CNE4_3 disposed on the light emitting device ED2 and the fourth light emitting device ED4 may be included.
  • the connection electrode CNE includes the fifth connection electrode CNE5_3 disposed on the first light emitting element ED1 and the third light emitting element ED3 , the second light emitting element ED2 and the fourth light emitting element ED3 .
  • a sixth connection electrode CNE6_3 disposed over the ED4 may be further included.
  • the first connection electrode CNE1_3 may be disposed to overlap the first electrode RME1_3 on the first insulating layer PAS1 and may be in electrical contact with the first end of the first light emitting device ED1 . Also, the first connection electrode CNE1_3 may be in electrical contact with the first electrode RME1_3 through the first contact portion CT1 penetrating the first insulating layer PAS1 in the sub area SA.
  • the second connection electrode CNE2_3 may be disposed on the first insulating layer PAS1 to overlap the second electrode RME2_3 and may be in electrical contact with the second end of the third light emitting device ED3 .
  • the third connection electrode CNE3_3 is disposed on the second insulating layer PAS2 to overlap the first electrode RME1_3 and the first connection electrode CNE1_3 , and is electrically connected to the second end of the second light emitting device ED2 . can be contacted
  • the third connection electrode CNE3_3 includes an electrode extension CP extending in the second direction DR2 from the sub-region SA, and includes the first insulating layer PAS1 and the second insulating layer PAS2 . It may be in electrical contact with the second electrode RME2_3 through the third contact portion CT3 passing through it.
  • the fourth connection electrode CNE4_3 is disposed on the second insulating layer PAS2 to overlap the second electrode RME2_3 and the second connection electrode CNE2_3 , and is electrically connected to the first end of the fourth light emitting device ED4 . can be contacted
  • the fourth connection electrode CNE4_3 may be in electrical contact with the second connection electrode CNE2_3 through the second contact portion CT2 penetrating the second insulating layer PAS2 in the sub area SA.
  • the fifth connection electrode CNE5_3 has a first extension portion CN_E1 disposed to overlap the third electrode RME3_3 on the first insulating layer PAS1 and a second extension portion disposed to overlap the fourth electrode RME4_3 It may include a CN_E2 and a first connection part CN_B1 connecting the first extension part CN_E1 and the second extension part CN_E2.
  • the first connection part CN_B1 may be disposed to extend in the second direction DR2 on the first bank BNL1 located on the other side of the light emitting area EMA in the first direction DR1 .
  • the present invention is not limited thereto, and the first connection part CN_B1 of the fifth connection electrode CNE5_3 may be disposed in the emission area EMA.
  • the fifth connection electrode CNE5_3 may have a shape that partially surrounds an outer surface of the second connection electrode CNE2_3 in a plan view.
  • the first extension part CN_E1 is spaced apart from the first connection electrode CNE1_3 in the second direction DR2
  • the second extension part CN_E2 is spaced apart from the second connection electrode CNE2_3 in the second direction DR2 .
  • the first extension CN_E1 may be in electrical contact with the second end of the first light emitting element ED1
  • the second extension CN_E2 may be in electrical contact with the first end of the third light emitting element ED3 .
  • the first light emitting device ED1 and the third light emitting device ED3 may be electrically connected to each other in series through the fifth connection electrode CNE5_3 .
  • the first extension part CN_E1 and the second extension part CN_E2 are disposed over the light emitting area EMA and the sub area SA, and the first extension part CN_E1 and the second extension part CN_E2 respectively pass through the first insulating layer PAS1 in the sub area SA.
  • the third electrode RME3_3 and the fourth electrode RME4_3 may be in electrical contact through the fourth contact portion CT4 and the fifth contact portion CT5 .
  • the third electrode RME3_3 and the fourth electrode RME4_3 are not directly connected to the lower fourth conductive layer, but an electric signal is transmitted through the fifth connection electrode CNE5_3 so that they may not be floating. .
  • the sixth connection electrode CNE6_3 includes a third extension CN_E3, a fourth electrode RME4_3 and a fourth extension part CN_E4 disposed to overlap the second extension part CN_E2, and a second connection part CN_B2 electrically connecting the third extension part CN_E3 and the fourth extension part CN_E4.
  • the second connection part CN_B2 may be disposed to overlap the first connection part CN_B1 .
  • the present invention is not limited thereto, and the second connection part CN_B2 of the sixth connection electrode CNE6_3 may be disposed in the light emitting area EMA.
  • the sixth connection electrode CNE6_3 may have a shape that partially surrounds an outer surface of the fourth connection electrode CNE4_3 in a plan view.
  • the third extension part CN_E3 is spaced apart from the third connection electrode CNE3_3 in the second direction DR2
  • the fourth extension part CN_E4 is spaced apart from the fourth connection electrode CNE4_3 in the second direction DR2 .
  • the third extension CN_E3 may electrically contact the first end of the second light emitting element ED2
  • the fourth extension CN_E4 may electrically contact the second end of the fourth light emitting element ED4 .
  • the second light emitting device ED2 and the fourth light emitting device ED4 may be connected in series to each other through the sixth connection electrode CNE6_3 .
  • the third extension CN_E3 and the fourth extension CN_E4 of the sixth connection electrode CNE6_3 extend in the first direction DR1 , but are within the light emitting area EMA. It may be disposed, but may not be disposed in the sub area SA. A portion of the fifth connection electrode CNE5_3 disposed on the fourth contact part CT4 and the fifth contact part CT5 in the sub area SA may not overlap the sixth connection electrode CNE6_3 in the thickness direction. there is.
  • connection electrodes CNE In the display device 10_3 , different electrodes RME and a plurality of light emitting devices ED disposed on different layers are electrically connected to each other through connection electrodes CNE to form a four-stage series. You can configure the connection.
  • 20 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • the display device 10_4 includes a larger number of connection electrodes CNE for each sub-pixel PXn, so that the light emitting devices ED of each sub-pixel PXn are provided.
  • An 8-speed series connection is configurable.
  • the present embodiment is different from the embodiment of FIG. 17 in that the number of connection electrodes CNE disposed in each sub-pixel PXn of the display device 10_4 and the series connection between the light emitting devices ED are different. .
  • the overlapping content will be omitted and the arrangement and connection of the light emitting devices ED and the connection electrodes CNE will be described.
  • the display device 10_4 includes light emitting devices ED disposed on the first insulating layer PAS1 , and includes a first light emitting device ED1 and a third light emitting device. ( ED3 ), a fifth light emitting device ED5 , and a seventh light emitting device ED7 may be included.
  • the first light emitting element ED1 and the fifth light emitting element ED5 are light emitting elements disposed on the first electrode RME1_4 and the third electrode RME3_4 , and the third light emitting element ED3 and the seventh light emitting element ED3 and the seventh light emitting element ( ED7 may be light emitting devices disposed on the second electrode RME2_4 and the fourth electrode RME4_4 .
  • the display device 10_4 is a light emitting device ED disposed on the second insulating layer PAS2 , and includes a second light emitting device ED2 , a fourth light emitting device ED4 , a sixth light emitting device ED6 , and an eighth light emitting device ED.
  • a light emitting device ED8 may be included.
  • the second light emitting element ED2 and the sixth light emitting element ED6 are light emitting elements disposed on the first electrode RME1_4 and the third electrode RME3_4 , and the fourth light emitting element ED4 and the eighth light emitting element ED4 and the eighth light emitting element (
  • the ED8 may be light emitting devices disposed on the second electrode RME2_4 and the fourth electrode RME4_4 . Similar to the embodiment of FIG. 13 , the light emitting devices ED may constitute the light emitting device groups ED#1, ED#2, ED#3, and ED#4 among the light emitting devices that are relatively adjacent to each other.
  • the first light emitting elements ED1 and the second light emitting elements ED2 form a first light emitting element group ED#1
  • the third light emitting element ED3 and the fourth light emitting element ED4 form a second light emitting element group (ED#2)
  • the fifth light emitting element ED5 and the sixth light emitting element ED6 form the third light emitting element group ED#3
  • the seventh light emitting element ED7 and the eighth light emitting element ED8 may constitute the fourth light emitting device group ED#4.
  • connection electrodes CNE may further include fifth to tenth connection electrodes CNE5_4, CNE6_4, CNE7_4, CNE8_4, CNE9_4, and CNE10_4 in addition to the first to fourth connection electrodes CNE1_4, CNE2_4, CNE3_4, and CNE4_4. .
  • the arrangement and connection relationship of the first to fourth connection electrodes CNE1_4 , CNE2_4 , CNE3_4 , and CNE4_4 are substantially the same as in the embodiment of FIG. 17 .
  • first to fourth connection electrodes CNE1_4, CNE2_4, CNE3_4, and CNE4_4 are electrically connected only to the light emitting devices ED of the first light emitting device group ED#1 and the second light emitting device group ED#2.
  • a length extending in the first direction DR1 to be in contact with each other may be shorter than in the embodiment of FIG. 17 . A detailed description thereof will be omitted.
  • the fifth connection electrode CNE5_4 is disposed on the first insulating layer PAS1 to overlap the third electrode RME3_4 and the first electrode RME1_4 .
  • the fifth connection electrode CNE5_4 may be in electrical contact with the second end of the first light emitting elements ED1 and the first end of the fifth light emitting elements ED5 .
  • the fifth connection electrode CNE5_4 may be in electrical contact with the third electrode RME3_4 through the fourth contact part CT4 in the sub area SA.
  • the sixth connection electrode CNE6_4 is disposed to overlap a portion of the third electrode RME3_4 and the first electrode RME1_4 or the fifth connection electrode CNE5_4 on the second insulating layer PAS2 .
  • the sixth connection electrode CNE6_4 may be in electrical contact with the first end of the second light emitting elements ED2 and the second end of the sixth light emitting element ED6 .
  • shapes of the fifth connection electrode CNE5_4 and the sixth connection electrode CNE6_4 may be similar to the fifth connection electrode CNE5_1 and the sixth connection electrode CNE6_1 of FIG. 13 .
  • the seventh connection electrode CNE7_4 is disposed on the first insulating layer PAS1 to overlap the third electrode RME3_4 and the fourth electrode RME4_4 .
  • the seventh connection electrode CNE7_4 may be in electrical contact with the second end of the fifth light emitting elements ED5 and the first end of the seventh light emitting elements ED7 .
  • the eighth connection electrode CNE8_4 is disposed to overlap the third electrode RME3_4 and the fourth electrode RME4_4 or the seventh connection electrode CNE7_4 on the second insulating layer PAS2 .
  • the eighth connection electrode CNE8_4 may be in electrical contact with the first end of the sixth light emitting elements ED6 and the second end of the eighth light emitting elements ED8 .
  • shapes of the seventh connection electrode CNE7_4 and the eighth connection electrode CNE8_4 may be similar to the fifth connection electrode CNE5_3 and the sixth connection electrode CNE6_3 of FIG. 17 .
  • the seventh connection electrode CNE7_4 and the eighth connection electrode CNE8_4 are illustrated as being bent on the first bank BNL1 , but the present invention is not limited thereto.
  • the seventh connection electrode CNE7_4 and the eighth connection electrode CNE8_4 may be bent in the emission area EMA.
  • the ninth connection electrode CNE9_4 is disposed on the first insulating layer PAS1 to overlap the second electrode RME2_4 and the fourth electrode RME4_4 .
  • the ninth connection electrode CNE9_4 may be in electrical contact with the second end of the seventh light emitting devices ED7 and the first end of the third light emitting devices ED3 .
  • the tenth connection electrode CNE10_4 is disposed to overlap the second electrode RME2_4 and the fourth electrode RME4_4 or the ninth connection electrode CNE9_4 on the second insulating layer PAS2 .
  • the tenth connection electrode CNE10_4 may be in electrical contact with the first end of the eighth light emitting elements ED8 and the second end of the fourth light emitting elements ED4 .
  • Shapes of the ninth connection electrode CNE9_4 and the tenth connection electrode CNE10_4 in a plan view may be similar to those of the sixth connection electrode CNE6_4 .
  • the third light emitting element ED3 and the fourth light emitting element ED4 may be electrically connected in series through the second connection electrode CNE2_4 and the fourth connection electrode CNE4_4 .
  • the plurality of light emitting device groups ED#1, ED#2, ED#3, and ED#4 may be electrically connected in series through the plurality of connection electrodes CNE. Accordingly, in the display device 10_4 , since the light emitting devices ED are connected in series with eight stages, the luminance of each sub-pixel PXn may be further improved.
  • the plurality of electrodes RME1_4 , RME2_4 , RME3_4 , and RME4_4 may be separated from each other in the light emitting area EMA based on the separation unit ROP.
  • each of the electrodes RME1_4, RME2_4, RME3_4, and RME4_4 may be divided into electrodes divided into one side and the other side in the first direction DR1 of the light emitting area EMA with respect to the separation part ROP, and these may be divided into electrodes.
  • Each of the different electrode groups may be configured.
  • the electrode is bent in the light emitting area EMA to be disposed over the other electrodes RME among the connection electrodes CNE.
  • the connection electrodes for example, the fifth connection electrode CNE5_4 , the sixth connection electrode CNE6_4 , the ninth connection electrode CNE9_4 , and the tenth connection electrode CNE10_4 include a bent connection part, which is separated in the light emitting area EMA. It may be disposed in the ROP.
  • 21 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • the light emitting devices ED constitute an 8-stage series connection, but the arrangement of the connection electrodes CNE may be different from that of the display device 10_4 of FIG. 20 .
  • the arrangement of the light emitting elements ED (ED1, ED2, ED3, ED4) electrically connected to each other in series may also be different from the display device 10_4 of FIG. 20 .
  • the display device 10_5 is a light emitting device disposed on the first insulating layer PAS1 , and includes a first light emitting device ED1 and a seventh light emitting device ED7 . is disposed on the first electrode RME1_5 and the third electrode RME3_5 , and the third light emitting device ED3 and the fifth light emitting device ED5 are disposed on the second electrode RME2_5 and the fourth electrode RME4_5 . can be placed.
  • the display device 10_5 is a light emitting device disposed on the second insulating layer PAS2 , wherein the second light emitting device ED2 and the eighth light emitting device ED8 include a first electrode RME1_5 and a third electrode RME3_5 . and the fourth light emitting device ED4 and the sixth light emitting device ED6 are disposed on the second electrode RME2_5 and the fourth electrode RME4_5 .
  • the first light emitting element ED1 and the second light emitting element ED2 are respectively connected to the first electrode RME1_5 and the second electrode ( RME1_5 ) and the second electrode ( RME2_5) and may be electrically connected.
  • the third light emitting element ED3 and the fourth light emitting element ED4 may be electrically connected to each other through the second connection electrode CNE2_5 and the fourth connection electrode CNE4_5 , respectively.
  • the second connection electrode CNE2_5 and the fourth connection electrode CNE4_5 may be electrically connected to each other through the second contact portion CT2 penetrating the second insulating layer PAS2 .
  • the second contact portion CT2 may be formed in the emission area EMA, but is not limited thereto.
  • the second contact unit CT2 may be disposed in the sub area SA of the sub pixel PXn other than the emission area EMA.
  • the fifth light emitting element ED5 is electrically connected to the first connecting electrode CNE1_5 through the fifth connecting electrode CNE5_5 , and the seventh light emitting element ED7 emits a fifth light through the seventh connecting electrode CNE7_5 . It is electrically connected to the element ED5 , and the third light emitting element ED3 may be electrically connected to the seventh light emitting element ED7 through the ninth connection electrode CNE9_5 .
  • the fifth connection electrode CNE5_5 may have a shape bent over the sub area SA to overlap the third electrode RME3_5 and the fourth electrode RME4_5 on the first insulating layer PAS1 .
  • the fifth connection electrode CNE5_5 has a portion disposed in the light emitting area EMA in electrical contact with the second end of the first light emitting element ED1 and the first end of the fifth light emitting element ED5, and the sub area ( A portion disposed on the SA may be in electrical contact with the third electrode RME3_5 and the fourth electrode RME4_5 through the fourth contact portion CT4 and the fifth contact portion CT5 .
  • the seventh connection electrode CNE7_5 may have a bent shape in the light emitting area EMA to overlap the second electrode RME2_5 and the first electrode RME1_5 on the first insulating layer PAS1 .
  • the seventh connection electrode CNE7_5 may contact the second end of the fifth light emitting element ED5 and the first end of the seventh light emitting element ED7 .
  • the shape of the seventh connection electrode CNE7_5 in a plan view is similar to that of the fifth connection electrode CNE5_4 of FIG. 17 , but at least the seventh connection electrode CNE7_5 has a second direction ( There is a difference in that the length of the bent portion DR2 is longer and is disposed over the second electrode RME2_5 and the first electrode RME1_5 .
  • the ninth connection electrode CNE9_5 may also have a bent shape on the first bank BNL1 to overlap the third electrode RME3_5 and the fourth electrode RME4_5 on the first insulating layer PAS1 .
  • a portion disposed in the light emitting area EMA of the ninth connection electrode CNE9_5 may be in electrical contact with the second end of the seventh light emitting device ED7 and the first end of the third light emitting device ED3 .
  • a shape in a plan view of the ninth connection electrode CNE9_5 may be similar to that of the seventh connection electrode CNE7_4 of FIG. 17 .
  • the fourth light emitting element ED4 is electrically connected to the eighth light emitting element ED8 through the tenth connection electrode CNE10_5 , and the eighth light emitting element ED8 emits sixth light through the eighth connecting electrode CNE8_5 . It is electrically connected to the element ED6 , and the sixth light emitting element ED6 may be electrically connected to the third connection electrode CNE3_5 through the sixth connection electrode CNE6_5 .
  • the tenth connection electrode CNE10_5 may be disposed to overlap the ninth connection electrode CNE9_5 on the second insulating layer PAS2 .
  • the tenth connection electrode CNE10_5 may also have a bent shape on the first bank BNL1 , and a portion of the tenth connection electrode CNE10_5 disposed in the light emitting area EMA is the fourth light emitting element ED4 .
  • the second end and the first end of the eighth light emitting device ED8 may be in contact.
  • a shape in a plan view of the tenth connection electrode CNE10_5 may be the same as that of the ninth connection electrode CNE9_5 .
  • the eighth connection electrode CNE8_5 may be disposed on the second insulating layer PAS2 to overlap the seventh connection electrode CNE7_5 .
  • the eighth connection electrode CNE8_5 may also have a bent shape in the light emitting area EMA, and be in electrical contact with the second end of the eighth light emitting element ED8 and the first end of the sixth light emitting element ED6 . can do.
  • a shape in a plan view of the eighth connection electrode CNE8_5 may be the same as that of the seventh connection electrode CNE7_5 .
  • the sixth connection electrode CNE6_5 may be disposed to overlap the fifth connection electrode CNE5_5 on the second insulating layer PAS2 .
  • the sixth connection electrode CNE6_5 may also have a bent shape over the sub-region SA, and be in electrical contact with the second end of the sixth light emitting element ED6 and the first end of the second light emitting element ED2 . can do.
  • the shape of the sixth connection electrode CNE6_5 is similar to that of the fifth connection electrode CNE5_5 , but at least the sixth connection electrode CNE6_5 includes the fifth connection electrode CNE5_5 and the fourth and fourth connections in the sub-region SA. There is a difference in that the 5 contact portions CT4 and CT5 do not make electrical contact with the electrodes RME.
  • the sixth connection electrode CNE6_5 is bent in the sub region SA, and the ninth connection electrode CNE9_5 and the tenth connection electrode CNE10_5 are bent on the first bank BNL1. It is not limited thereto. They may be bent in the light emitting area EMA.
  • connection electrodes CNE disposed across the electrodes RME are disposed on the electrode RME may be identical to each other.
  • the portion disposed in the light emitting area EMA is the other side of the third electrode RME3_5 in the second direction DR2 and the second direction of the fourth electrode RME4_5 ( RME4_5 ). DR2) It can be the other side.
  • the portion disposed in the light emitting area EMA has one side in the second direction DR2 of the second electrode RME2_5 and the second direction ( RME1_5) of the first electrode RME1_5, respectively.
  • DR2 can be unilateral.
  • the arrangement of the connecting electrodes CNE is different while configuring the eight-stage series connection of the light emitting devices ED, so that the connecting electrode CNE and the electrode RME are overlapped with an overlay ( Overlay) has the advantage of easy design.
  • FIG. 22 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • the display device 10_6 may further include a third insulating layer PAS3 and third light emitting devices ED3 disposed on the second light emitting devices ED2 .
  • the display device 10_6 further includes a third light emitting device ED3 stacked in a thickness direction in addition to the first light emitting device ED1 and the second light emitting device ED2 , and the light emitting devices ED are disposed per unit area. Their number may increase further.
  • a third insulating layer PAS3 may be disposed on the second light emitting device ED2 and the second connection electrode layer CNL2 .
  • the third insulating layer PAS3 is completely disposed on the second insulating layer PAS2 and covers or overlaps the second light emitting device ED2, the third connection electrode CNE3, and the fourth connection electrode CNE4. can be placed.
  • the plurality of third light emitting devices ED3 may be directly disposed on the third insulating layer PAS3 . Similar to the first light emitting device ED1 , both ends of the third light emitting devices ED3 may be disposed on the first electrode RME1 and the second electrode RME2 . A first end of the third light emitting devices ED3 may be placed on the first electrode RME1 and a second end of the third light emitting element ED3 may be placed on the second electrode RME2 . That is, the alignment direction of the first end of the third light emitting device ED3 may be the same as that of the first light emitting device ED1 , but may be opposite to that of the second light emitting device ED2 .
  • the fifth connection electrode CNE5 may be disposed on the third insulating layer PAS3 to overlap the first electrode RME1 and the third connection electrode CNE3 .
  • the sixth connection electrode CNE6 may be disposed to overlap the second electrode RME2 and the fourth connection electrode CNE4 on the third insulating layer PAS3 .
  • the fifth connection electrode CNE5 may electrically contact the first end of the third light emitting element ED3
  • the sixth connection electrode CNE6 may electrically contact the second end of the third light emitting element ED3 . .
  • the third connection electrode CNE3 is in electrical contact with the fifth connection electrode CNE5 through a contact portion penetrating the third insulating layer PAS3
  • the sixth connection electrode CNE6 is connected to the first
  • the second electrode RME2 may be in electrical contact through a contact portion penetrating the insulating layer PAS1 , the second insulating layer PAS2 , and the third insulating layer PAS3 .
  • the electrode extension part CP may be omitted in the third connection electrode CNE3 .
  • the second light emitting device ED2 may be electrically connected to the third light emitting device ED3 in series through the connection electrodes CNE disposed on the third insulating layer PAS3 .
  • FIG. 23 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • the display device 10_7 may further include an insulating layer for fixing alignment positions of the light emitting devices ED during a manufacturing process.
  • a fourth insulating layer PAS4 disposed on the first light emitting devices ED1 and a fifth insulating layer PAS5 disposed on the second light emitting devices ED2 may be further included.
  • the fourth insulating layer PAS4 and the fifth insulating layer PAS5 may be disposed to partially overlap the light emitting devices ED ED1 and ED2 before the process of forming the connection electrodes CNE.
  • the fourth insulating layer PAS4 and the fifth insulating layer PAS5 may prevent the light emitting devices ED from being separated in the process of forming the connection electrodes CNE.
  • This embodiment is similar to the embodiment of FIG. 4 in that it further includes a fourth insulating layer PAS4 and a fifth insulating layer PAS5 disposed on the first light emitting device ED1 and the second light emitting device ED2. There is a difference.
  • the fourth insulating layer PAS4 may be partially disposed on the first insulating layer PAS1 and the first light emitting device ED1 .
  • the fourth insulating layer PAS4 may be disposed to partially overlap the outer surface of the first light emitting device ED1 , and both ends of the first light emitting device ED1 may be disposed not to overlap.
  • a portion of the fourth insulating layer PAS4 disposed on the first light emitting device ED1 is disposed to extend in the first direction DR1 on the first insulating layer PAS1 in a plan view, and thus is disposed within each sub-pixel PXn. It can form a linear or island-like pattern.
  • the fifth insulating layer PAS5 may be partially disposed on the second insulating layer PAS2 and the second light emitting device ED2 .
  • the fifth insulating layer PAS5 may be disposed to partially overlap the outer surface of the second light emitting device ED2 , and both ends of the second light emitting device ED2 may be disposed not to overlap.
  • a portion of the fifth insulating layer PAS5 disposed on the second light emitting device ED2 is disposed to extend in the first direction DR1 on the second insulating layer PAS2 in a plan view, and thus is disposed within each sub-pixel PXn. It can form a linear or island-like pattern.
  • the fourth insulating layer PAS4 and the fifth insulating layer PAS5 may protect the light emitting devices ED;
  • connection electrodes CNE1 and CNE2 of the first connection electrode layer CNL1 may be disposed to be spaced apart from each other on the fourth insulating layer PAS4 .
  • the first connection electrode CNE1 is in electrical contact with the first end of the first light emitting device ED1 and a portion is disposed on the fourth insulating layer PAS4
  • the second connection electrode CNE2 is the first light emitting device A portion may be in electrical contact with the second end of the ED1 and disposed on the fourth insulating layer PAS4 .
  • the first connection electrode CNE1 and the second connection electrode CNE2 may be spaced apart from each other in the second direction DR2 on a portion of the fourth insulating layer PAS4 that overlaps the first light emitting device ED1 .
  • connection electrodes CNE3 and CNE4 of the second connection electrode layer CNL2 may be disposed to be spaced apart from each other on the fifth insulating layer PAS5 .
  • the third connection electrode CNE3 is in electrical contact with the second end of the second light emitting device ED2 and a portion is disposed on the fifth insulating layer PAS5
  • the fourth connection electrode CNE4 is the second light emitting device A portion may be in electrical contact with the first end of the ED2 and disposed on the fifth insulating layer PAS5 .
  • the third connection electrode CNE3 and the fourth connection electrode CNE4 may be spaced apart from each other in the second direction DR2 on a portion of the fifth insulating layer PAS5 that overlaps the second light emitting device ED2 .
  • the display device 10_7 may further include insulating layers PAS4 and PAS5 overlapping the light emitting devices ED; ED1 and ED2 to prevent the light emitting devices ED from being separated from the manufacturing process. there is.
  • FIG. 24 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • connection electrodes CNE of each connection electrode layer CNL may be disposed on different layers.
  • the display device 10_8 further includes a sixth insulating layer PAS6 and a seventh insulating layer PAS7 , and includes a first connecting electrode CNE1 , a second connecting electrode CNE2 , and a third connecting electrode CNE3 .
  • the fourth connection electrode CNE4 may be disposed on different layers. This embodiment is different from the embodiment of FIG. 23 in that the display device 10_8 includes a larger number of insulating layers PAS6 and PAS7.
  • the sixth insulating layer PAS6 may be disposed on the first insulating layer PAS1 , the fourth insulating layer PAS4 , and the second connection electrode CNE2 .
  • the sixth insulating layer PAS6 is disposed entirely on the first insulating layer PAS1 and the fourth insulating layer PAS4 , and the first of the first light emitting devices ED1 on which the first connection electrode CNE1 is disposed. The ends may be arranged to be exposed.
  • a portion of the first connection electrode CNE1 is disposed on the sixth insulating layer PAS6 , and the first connection electrode CNE1 and the second connection electrode CNE2 are insulated from each other by the sixth insulating layer PAS6 .
  • the seventh insulating layer PAS7 may be disposed on the second insulating layer PAS2 , the fifth insulating layer PAS5 , and the fourth connection electrode CNE4 .
  • the seventh insulating layer PAS7 is entirely disposed on the second insulating layer PAS2 and the fifth insulating layer PAS5 , and the second of the second light emitting devices ED2 on which the third connection electrode CNE3 is disposed. The ends may be arranged to be exposed.
  • a portion of the third connection electrode CNE3 is disposed on the seventh insulating layer PAS7 , and the third connection electrode CNE3 and the fourth connection electrode CNE4 are insulated from each other by the seventh insulating layer PAS7 .
  • connection electrodes CNE disposed on the same connection electrode layer CNL may be simultaneously formed.
  • the display device 10_8 according to the present exemplary embodiment may be formed in different processes by disposing at least one insulating layer between the respective connection electrodes CNE. For example, if the fourth insulating layer PAS4 is formed after disposing the first light emitting device ED1 , the second connection electrode CNE2 is first formed, and the sixth insulating layer PAS6 and the first insulating layer PAS6 are sequentially formed. A connection electrode CNE1 may be formed.
  • the fourth connecting electrode CNE4 is first formed, and then the seventh insulating layer PAS7 and the third connecting electrode (PAS7) are sequentially formed.
  • CNE3 can be formed.
  • insulating layers eg, the sixth insulating layer PAS6 and the seventh insulating layer
  • 25 is a cross-sectional view illustrating a portion of a display device according to another exemplary embodiment.
  • the display device 10_9 may further include second banks BNL2 disposed between the respective electrodes RME and the via layer VIA.
  • a portion disposed in the light emitting area EMA of the plurality of electrodes RME may be disposed on the second bank BNL2 , and the light emitting devices ED may be disposed between the second banks BNL2 spaced apart from each other.
  • the display device 10_9 of the present exemplary embodiment is different from the exemplary embodiment of FIG. 4 in that it further includes second banks BNL2 disposed under the electrode RME.
  • the second bank BNL2 may be directly disposed on the via layer VIA.
  • the second bank BNL2 may be disposed to extend in the first direction DR1 from the center of the emission area EMA.
  • a plurality of second banks BNL2 are disposed in each sub-pixel PXn and may be spaced apart from each other.
  • the second bank BNL2 may be disposed to be spaced apart from each other in the second direction DR2 in each light emitting area EMA.
  • the first electrode RME1 and the second electrode RME2 may be respectively disposed on different second banks BNL2 .
  • a length extending in the first direction DR1 of the second banks BNL2 may be smaller than a length of a region surrounded by the first bank BNL1 in the first direction DR1 .
  • the second bank BNL2 may be disposed in the emission area EMA of each sub-pixel PXn to form an island-shaped pattern extending in one direction with a relatively narrow width across the display area DPA. there is.
  • the second bank BNL2 may have a structure in which at least a portion protrudes from the top surface of the via layer VIA.
  • the protruding portion of the second bank BNL2 may have an inclined side surface.
  • the present invention is not limited thereto, and the second bank BNL2 may have a shape of a semi-circle or a semi-ellipse with a curved outer surface.
  • the second bank BNL2 may include an organic insulating material such as polyimide (PI), but is not limited thereto.
  • widths measured in the second direction DR2 of the first electrode RME1 and the second electrode RME2 may be smaller than that of the second bank BNL2 .
  • the first electrode RME1 and the second electrode RME2 may be disposed to overlap only one side surface of the second bank BNL2 .
  • the present invention is not limited thereto, and a width measured in the second direction DR2 of the electrodes RME may be greater than that of the second bank BNL2 , and the electrodes RME may overlap both sides of the second bank BNL2 .
  • the plurality of electrodes RME may be disposed to overlap at least one side surface of the second bank BNL2 to reflect light emitted from the light emitting device ED.
  • a distance between the electrodes RME in the second direction DR2 may be smaller than a distance between the second banks BNL2 .
  • the display device 10_9 further includes the second banks BNL2 , at least a partial region of each of the electrodes RME may be directly disposed on the via layer VIA so that they may be disposed on the same plane.
  • the first electrode RME1 and the second electrode RME2 may be disposed to overlap at least one side surface of the second bank BNL2 .
  • the second banks BNL2 may have a predetermined height and may have inclined or curved sides, and the light emitting devices ED are disposed between the second banks BNL2 spaced apart from each other in the second direction DR2 . . Lights generated from the light emitting device ED may be emitted toward both ends of the light emitting devices ED, and the lights may travel toward the electrode RME disposed on the side surface of the second bank BNL2 .
  • the electrodes RME may include a material having high reflectivity, and light emitted from the light emitting device ED may be reflected from the electrode RME in an upper direction of the via layer VIA.
  • the display device 10_9 may further include second banks BNL2 disposed between the via layer VIA and the electrode RME to improve front light emitting efficiency.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판 상에 배치되고 서로 이격된 제1 전극 및 제2 전극, 제1 전극과 제2 전극 상에 배치된 제1 절연층, 제1 절연층 상에 배치된 제1 발광 소자들, 제1 전극 상에 배치되어 복수의 제1 발광 소자들과 접촉하는 제1 연결 전극, 및 제2 전극 상에 배치되어 복수의 제1 발광 소자들과 접촉하는 제2 연결 전극, 복수의 제1 발광 소자, 제1 연결 전극 및 제2 연결 전극 상에 배치된 제2 절연층, 제2 절연층 상에 배치된 복수의 제2 발광 소자들, 및 제1 연결 전극 상에 배치되어 제2 복수의 발광 소자들과 접촉하는 제3 연결 전극, 및 제2 연결 전극 상에 배치되어 복수의 제2 발광 소자들과 접촉하는 제4 연결 전극을 포함한다.

Description

표시 장치
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 두께 방향으로 배치되어 서로 전기적으로 연결된 복수의 발광 소자들을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되고 서로 이격된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고, 상기 제1 전극 및 상기 제2 전극 상에 각각 배치된 제1 단부 및 제2 단부를 포함하는 복수의 제1 발광 소자들, 상기 제1 전극 상에 배치되어 상기 복수의 제1 발광 소자들 각각의 제1 단부와 전기적으로 접촉하는 제1 연결 전극, 및 상기 제2 전극 상에 배치되어 상기 복수의 제1 발광 소자들 각각의 제2 단부와 전기적으로 접촉하는 제2 연결 전극, 상기 복수의 제1 발광 소자, 상기 제1 연결 전극 및 상기 제2 연결 전극 상에 배치된 제2 절연층, 상기 제2 절연층 상에 배치되고, 상기 제1 전극 및 상기 제2 전극 상에 각각 배치된 제1 단부 및 제2 단부를 포함하는 복수의 제2 발광 소자들, 및 상기 제1 연결 전극 상에 배치되어 상기 제2 복수의 발광 소자들 각각의 제1 단부와 전기적으로 접촉하는 제3 연결 전극, 및 상기 제2 연결 전극 상에 배치되어 상기 복수의 제2 발광 소자들 각각의 제2 단부와 전기적으로 접촉하는 제4 연결 전극을 포함한다.
상기 복수의 제1 발광 소자들 중 적어도 일부는 상기 복수의 제2 발광 소자와 두께 방향으로 중첩할 수 있다.
상기 복수의 제1 발광 소자 및 상기 복수의 제2 발광 소자들 각각은 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고, 상기 제1 발광 소자는 상기 제1 반도체층이 배치된 일 단부가 향하는 방향이 상기 제2 발광 소자의 상기 제1 반도체층이 배치된 일 단부가 향하는 방향과 반대일 수 있다.
상기 제1 연결 전극은 상기 제1 절연층을 관통하는 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고, 상기 제4 연결 전극은 상기 제2 절연층을 관통하는 제2 컨택부를 통해 상기 제2 연결 전극과 전기적으로 접촉하며, 상기 제3 연결 전극은 상기 제1 절연층 및 상기 제2 절연층을 관통하는 제3 컨택부를 통해 상기 제2 전극과 전기적으로 접촉할 수 있다.
상기 제3 연결 전극은 상기 제1 전극 및 상기 제2 전극에 걸쳐 배치된 전극 연장부를 포함하고, 상기 전극 연장부는 상기 제3 컨택부를 통해 상기 제2 전극과 전기적으로 접촉할 수 있다.
상기 제2 연결 전극은 상기 제1 전극 및 상기 제2 전극과 직접 연결되지 않을 수 있다.
상기 기판 상에 배치된 복수의 전압 배선 및 도전 패턴을 포함하는 도전층, 및 상기 도전층과 상기 제1 전극 및 상기 제2 전극 사이에 배치된 비아층을 더 포함하고, 상기 제1 전극은 상기 비아층을 관통하는 제1 전극 컨택홀을 통해 상기 도전 패턴과 전기적으로 연결되고, 상기 제2 전극은 상기 비아층을 관통하는 제2 전극 컨택홀을 통해 상기 복수의 전압 배선 중 어느 하나와 전기적으로 연결될 수 있다.
발광 영역 및 상기 발광 영역과 제1 방향으로 이격된 서브 영역을 더 포함하고, 상기 복수의 제1 발광 소자 및 상기 복수의 제2 발광 소자들은 상기 발광 영역 내에 배치되고, 상기 제1 전극 및 상기 제2 전극은 상기 제1 방향으로 연장되어 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되며, 상기 제1 컨택부, 및 상기 제3 컨택부는 상기 서브 영역에 배치될 수 있다.
상기 제2 전극을 사이에 두고 상기 제1 전극과 이격된 제3 전극, 상기 제1 절연층 상에서 상기 제2 전극 및 상기 제3 전극 상에 배치된 복수의 제3 발광 소자들, 및 상기 제2 전극 및 상기 제3 전극 상에 배치된 복수의 제4 발광 소자들을 더 포함하고, 상기 제2 절연층은 상기 복수의 제3 발광 소자 상에도 배치되며, 상기 복수의 제4 발광 소자는 상기 제2 절연층 상에 직접 배치될 수 있다.
상기 제1 연결 전극은 상기 제1 전극 상에 배치된 제1 부분, 상기 제3 전극 상에 배치되어 상기 제3 복수의 발광 소자들 각각의 제1 단부와 전기적으로 접촉하는 제2 부분, 및 상기 제1 부분과 상기 제2 부분을 전기적으로 연결하는 제3 부분을 포함하고, 상기 제3 연결 전극은 상기 제1 부분 상에 배치된 제4 부분, 상기 제2 부분 상에 배치되어 상기 복수의 제4 발광 소자들 각각의 제1 단부와 전기적으로 접촉하는 제5 부분, 및 상기 제4 부분과 상기 제5 부분을 전기적으로 연결하는 제6 부분을 포함하며, 제2 연결 전극은 상기 제3 복수의 발광 소자들 각각의 제2 단부와 전기적으로 접촉하고, 상기 제4 연결 전극은 상기 복수의 제4 발광 소자들 각각의 제2 단부와 접촉할 수 있다.
상기 복수의 제2 발광 소자, 상기 제3 연결 전극 및 상기 제4 연결 전극 상에 배치된 제3 절연층, 상기 제3 절연층 상에 배치되고, 상기 제1 전극 및 상기 제2 전극 상에 각각 배치된 제1 단부 및 제2 단부를 포함하는 복수의 제3 발광 소자들, 상기 제3 연결 전극 상에 배치되어 상기 복수의 제3 발광 소자들 각각의 제1 단부와 전기적으로 접촉하는 제5 연결 전극, 및 상기 제4 연결 전극 상에 배치되어 상기 복수의 제3 발광 소자들 각각의 제2 단부와 전기적으로 접촉하는 제6 연결 전극을 더 포함할 수 있다.
상기 제1 절연층 상에 배치되어 상기 복수의 제1 발광 소자 및 상기 복수의 제2 발광 소자들이 배치된 영역을 둘러싸는 제1 뱅크를 더 포함하고, 상기 제2 절연층은 상기 제1 뱅크 상에도 배치될 수 있다.
상기 복수의 제1 발광 소자와 상기 제2 절연층 사이에 배치된 제4 절연층, 및 상기 복수의 제2 발광 소자 상에 배치된 제5 절연층을 더 포함하고, 상기 제1 연결 전극 및 상기 제2 연결 전극은 일부분이 상기 제4 절연층 상에 배치되고, 상기 제3 연결 전극과 상기 제4 연결 전극은 일부분이 상기 제5 절연층 상에 배치될 수 있다.
상기 제2 연결 전극과 상기 제2 절연층 사이에 배치된 제6 절연층, 및 상기 제4 연결 전극 상에 배치된 제7 절연층을 더 포함하고, 상기 제1 연결 전극은 일부분이 상기 제6 절연층 상에 배치되고 상기 제3 연결 전극은 일부분이 상기 제7 절연층 상에 배치될 수 있다.
상기 기판과 상기 제1 전극 사이 및 상기 기판과 상기 제2 전극 사이에 배치되어 서로 이격된 복수의 제2 뱅크들을 더 포함하고, 상기 복수의 제1 발광 소자들은 상기 복수의 제2 뱅크들 사이에 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 발광 영역과 상기 발광 영역과 제1 방향으로 이격된 서브 영역, 상기 제1 방향으로 연장되어 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되고 서로 제2 방향으로 이격된 복수의 전극들로서, 상기 전극들은 제1 전극, 상기 제1 전극과 상기 제2 방향으로 이격된 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치된 제3 전극, 및 상기 제2 전극을 사이에 두고 상기 제3 전극과 상기 제2 방향으로 이격된 제4 전극을 포함하고, 상기 제2 방향으로 이격된 상기 전극들 상에 배치된 복수의 발광 소자들로서, 상기 발광 소자들은 상기 제1 전극과 상기 제3 전극 상에 배치된 복수의 제1 발광 소자들과 제2 발광 소자들, 및 상기 제2 전극과 상기 제4 전극 상에 배치된 제3 발광 소자들과 제4 발광 소자들을 포함하고, 상기 제1 전극 상에 배치되어 상기 복수의 제1 발광 소자와 전기적으로 접촉하는 제1 연결 전극, 상기 제2 전극 상에 배치되어 상기 복수의 제3 발광 소자와 전기적으로 접촉하는 제2 연결 전극, 상기 제1 연결 전극 상에 배치되어 상기 복수의 제2 발광 소자와 전기적으로 접촉하는 제3 연결 전극, 상기 제2 연결 전극 상에 배치되어 상기 복수의 제4 발광 소자와 전기적으로 접촉하는 제4 연결 전극, 상기 제3 전극과 상기 제4 전극 상에 배치되어 상기 복수의 제1 발광 소자 및 상기 복수의 제3 발광 소자와 전기적으로 접촉하는 제5 연결 전극, 및 상기 제5 연결 전극 상에 배치되어 상기 복수의 제2 발광 소자 및 상기 복수의 제4 발광 소자와 전기적으로 접촉하는 제6 연결 전극을 포함한다.
상기 복수의 전극들 상에 배치된 제1 절연층, 및 상기 제1 절연층 상에 배치된 제2 절연층을 더 포함하고, 상기 복수의 제1 발광 소자 및 상기 복수의 제3 발광 소자는 상기 제1 절연층과 상기 제2 절연층 사이에 배치되고, 상기 복수의 제2 발광 소자 및 상기 복수의 제4 발광 소자는 상기 제2 절연층 상에 배치될 수 있다.
상기 제1 연결 전극, 상기 제2 연결 전극, 및 상기 제5 연결 전극은 상기 제1 절연층과 상기 제2 절연층 사이에 배치되고, 상기 제3 연결 전극, 상기 제4 연결 전극, 및 상기 제6 연결 전극은 상기 제2 절연층 상에 배치될 수 있다.
상기 제1 연결 전극은 상기 제1 절연층을 관통하는 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고, 상기 제4 연결 전극은 상기 제2 절연층을 관통하는 제2 컨택부를 통해 상기 제2 연결 전극과 전기적으로 접촉하며, 상기 제3 연결 전극은 상기 제1 절연층 및 상기 제2 절연층을 관통하는 제3 컨택부를 통해 상기 제2 전극과 전기적으로 접촉하고, 상기 제5 연결 전극은 상기 제1 절연층을 관통하는 제4 컨택부 및 제5 컨택부를 통해 상기 제3 전극 및 상기 제4 전극과 각각 전기적으로 접촉할 수 있다.
상기 복수의 제1 발광 소자들 중 적어도 일부는 상기 복수의 제2 발광 소자와 두께 방향으로 중첩하고, 상기 복수의 제3 발광 소자들 중 적어도 일부는 상기 복수의 제4 발광 소자와 두께 방향으로 중첩할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 서로 다른 층에 배치된 발광 소자들을 포함하여 단위 면적 당 많은 수의 발광 소자들을 포함할 수 있다. 또한, 다른 층에 배치된 발광 소자들은 복수의 연결 전극들을 통해 서로 직렬로 연결될 수 있어 단위 면적 당 휘도가 향상되는 이점이 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1’선, Q2-Q2’선, 및 Q3-Q3’선을 따라 자른 단면도이다.
도 5는 도 3의 Q4-Q4’선을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7 내지 도 12는 일 실시예에 따른 표시 장치의 제조 공정을 순서대로 나타내는 단면도들이다.
도 13은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 14는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 15는 도 14의 Q5-Q5’선을 따라 자른 단면도이다.
도 16은 도 14의 Q6-Q6’선, 및 Q7-Q7’선을 따라 자른 단면도이다.
도 17은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 18은 도 17의 Q8-Q8’선을 따라 자른 단면도이다.
도 19는 도 17의 Q9-Q9’선을 따라 자른 단면도이다.
도 20은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 21은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 22는 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 23은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 24는 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 25는 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 포함하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함할 수 있다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 표시 장치(10)가 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 화소(PX)들을 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 다만, 이에 제한되는 것은 아니고, 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 PENTILETM타입으로 교대 배열될 수 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)의 화소(PX)들을 각각은 서브 화소(PXn, n은 1 내지 3)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 도 2에서는 하나의 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
다만, 이에 제한되지 않고, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 발광 소자(ED)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
도면에서는 각 서브 화소(PXn)의 발광 영역(EMA)들이 각각 실질적으로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 각 서브 화소(PXn)의 각 발광 영역(EMA)들은 해당 서브 화소에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다.
각 서브 화소(PXn)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)은 발광 영역(EMA)의 제1 방향(DR1) 일 측에 배치되어 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA)들 사이에 배치될 수 있다. 예를 들어, 발광 영역(EMA)들과 서브 영역(SA)들은 각각 제2 방향(DR2)으로 반복 배열되되, 발광 영역(EMA)과 서브 영역(SA)은 제1 방향(DR1)으로 교대 배열될 수 있다. 서브 영역(SA)들 및 발광 영역(EMA)들 사이에는 제1 뱅크(BNL1)가 배치되고, 이들 사이의 간격은 제1 뱅크(BNL1)의 폭에 따라 달라질 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 서로 다른 서브 화소(PXn)에 배치되는 전극(RME)들은 서브 영역(SA)에서 서로 분리되어 배치될 수 있다.
제1 뱅크(BNL1)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제1 뱅크(BNL1)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다. 제1 뱅크(BNL1)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어 이들을 구분할 수 있다.
도 3은 도 2의 제1 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 Q1-Q1’선, Q2-Q2’선, 및 Q3-Q3’선을 따라 자른 단면도이다. 도 5는 도 3의 Q4-Q4’선을 따라 자른 단면도이다. 도 3은 일 화소(PX)에 포함된 제1 서브 화소(PX1)를 도시하고, 도 4는 제1 서브 화소(PX1)에 배치된 발광 소자(ED)들의 양 단부를 가로지르는 단면을 도시하고 있다. 도 5는 복수의 연결 전극(CNE)들이 연결되는 컨택부(CT1, CT2, CT3)들의 단면을 도시하고 있다.
도 2 및 도 3 내지 도 5를 참조하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 반도체층, 도전층, 및 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층(CCL)과 표시 소자층을 형성할 수 있다.
제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 도전층은 제1 기판(SUB) 상에 배치될 수 있다. 제1 도전층은 하부 금속층(BML)을 포함하고, 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 다만, 하부 금속층(BML)은 생략될 수 있다.
버퍼층(BL)은 하부 금속층(BML) 및 제1 기판(SUB) 상에 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치될 수 있다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 액티브층(ACT1)은 후술하는 제2 도전층의 게이트 전극(G1)과 부분적으로 중첩하도록 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
도면에서는 표시 장치(10)의 서브 화소(PXn)에 하나의 제1 트랜지스터(T1)가 배치된 것을 예시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치될 수 있다. 제1 게이트 절연층(GI)은 제1 트랜지스터(T1)의 게이트 절연막의 역할을 할 수 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치될 수 있다. 제2 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 도면으로 도시하지 않았으나, 제2 도전층은 스토리지 커패시터의 정전 용량 전극을 더 포함할 수 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치될 수 있다. 제1 층간 절연층(IL1)은 제2 도전층과 그 상에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치될 수 있다. 제3 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 액티브층(ACT1)과 각각 접촉하거나 전기적으로 연결될 수 있다. 제1 소스 전극(S1)은 다른 컨택홀을 통해 하부 금속층(BML)과 접촉할 수 있다. 도면으로 도시하지 않았으나, 제3 도전층은 데이터 배선들, 또는 스토리지 커패시터의 정전 용량 전극을 더 포함할 수 있다.
제2 층간 절연층(IL2)은 제3 도전층 상에 배치될 수 있다. 제2 층간 절연층(IL2)은 제3 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제3 도전층을 보호할 수 있다.
제4 도전층은 제2 층간 절연층(IL2) 상에 배치될 수 있다. 제4 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 전달되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 전달되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
제1 도전 패턴(CDP)은 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(RME1)과도 전기적으로 연결되며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(RME1)으로 전달할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 교번하여 적층된 복수의 무기층들을 포함할 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제2 층간 절연층(IL2)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.
제2 도전층, 제3 도전층 및 제4 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
비아층(VIA)은 제4 도전층 상에 배치될 수 있다. 비아층(VIA)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(VIA) 상에는 표시 소자층으로서, 복수의 전극(RME)들과 제1 뱅크(BNL1), 및 복수의 발광 소자(ED1, ED2)들과 복수의 연결 전극(CNE; CNE1, CNE2, CNE3, CNE4)들이 배치된다. 또한, 비아층(VIA) 상에는 복수의 절연층(PAS1, PAS2)들이 배치될 수 있다.
복수의 전극(RME)들은 일 방향으로 연장된 형상으로 각 서브 화소(PXn)마다 배치될 수 있다. 복수의 전극(RME)들은 제1 방향(DR1)으로 연장된 형상을 갖고 각 서브 화소(PXn) 내에서 서로 제2 방향(DR2)으로 이격되어 배치될 수 있다.
예를 들어, 하나의 서브 화소(PXn)에는 제1 방향(DR1)으로 연장되어 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치된 전극(RME)들을 포함할 수 있다. 제1 방향(DR1)으로 이웃한 서브 화소(PXn)의 전극(RME)들은 서브 영역(SA)의 분리부(ROP)에서 서로 분리될 수 있다. 복수의 전극(RME)들은 표시 장치(10)의 제조 공정에서 제1 방향(DR1)으로 연장된 전극 라인으로 형성되어 발광 소자(ED)를 정렬하기 위해 서브 화소(PXn) 내에 전계를 생성하는 데에 활용될 수 있다. 발광 소자(ED)는 전극 라인 상에 생성된 전계에 의해 유전영동힘을 받아 정렬될 수 있고, 전극 라인은 분리부(ROP)에서 분리되어 각 전극(RME)들을 형성할 수 있다.
한편, 도면에서는 전극(RME)들이 서브 영역(SA)의 분리부(ROP)에서 서로 이격된 구조가 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 각 서브 화소(PXn)에 배치된 전극(RME)들은 발광 영역(EMA) 내에 형성되는 분리부(ROP)에서 서로 이격될 수 있다. 이 경우, 복수의 전극(RME)들은 발광 영역(EMA)의 분리부(ROP)를 기준으로, 분리부(ROP)의 일 측에 위치한 하나의 전극 그룹과 분리부(ROP)의 타 측에 위치한 다른 전극 그룹으로 구분될 수도 있다.
일 실시예에 따르면, 표시 장치(10)는 각 서브 화소(PXn)에 배치된 제1 전극(RME1) 및 제2 전극(RME2)을 포함할 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 비아층(VIA) 상에서 제1 방향(DR1)으로 연장되며 서로 제2 방향(DR2)으로 이격될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 서로 동일한 폭을 가질 수 있으나, 이에 제한되지 않는다.
제1 전극(RME1)과 제2 전극(RME2)은 각각 하부의 제4 도전층과 전기적으로 연결된 제1 타입 전극일 수 있다. 제1 전극(RME1)은 제1 뱅크(BNL1)와 중첩된 부분에 형성된 제1 전극 컨택홀(CTD)을 통해, 제2 전극(RME2)은 서브 영역(SA)에 형성된 제2 전극 컨택홀(CTS)을 통해 각각 제4 도전층과 직접 전기적으로 연결될 수 있다. 제1 전극(RME1)은 그 하부의 비아층(VIA)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 도전 패턴(CDP)과 전기적으로 접촉할 수 있다. 제2 전극(RME2)은 그 하부의 비아층(VIA)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 전기적으로 접촉할 수 있다. 제1 전극(RME1)은 제1 도전 패턴(CDP)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 각 서브 화소(PXn)마다 분리되어 배치되기 때문에, 서로 다른 서브 화소(PXn)의 발광 소자(ED)들은 개별적으로 발광할 수 있다.
도면에서는 각 서브 화소(PXn)마다 2개의 전극(RME)들이 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 표시 장치(10)는 더 많은 수의 전극들을 포함하며, 이들 중 적어도 일부는 제4 도전층과 직접 연결되지 않을 수도 있다.
복수의 전극(RME)들은 발광 소자(ED)와 전기적으로 연결될 수 있다. 각 전극(RME)들은 연결 전극(CNE)을 통해 발광 소자(ED)의 양 단부와 전기적으로 연결될 수 있고, 제4 도전층으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다. 제1 전극(RME1)과 제2 전극(RME2)에는 발광 소자(ED)들을 발광하기 위한 전기 신호가 직접 인가될 수 있고, 제1 전극(RME1) 및 제2 전극(RME2) 이외의 전극들을 더 포함하는 실시예에서, 다른 전극들에는 연결 전극(CNE) 및 발광 소자(ED)들을 통해 상기 전기 신호가 전달될 수 있다.
복수의 전극(RME)들 각각은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극(RME)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 전극(RME)은 발광 소자(ED)에서 방출되어 제1 뱅크(BNL1) 또는 제2 뱅크(도 25의 BNL2)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(RME)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 적어도 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(PAS1)은 비아층(VIA) 및 복수의 전극(RME)들 상에 배치될 수 있다. 제1 절연층(PAS1)은 복수의 전극(RME)들을 전면적으로 덮거나 중첩하도록 배치되며, 이들을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 제1 절연층(PAS1)은 그 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제2 방향(DR2)으로 이격된 전극(RME) 사이에서 상면의 일부가 함몰되도록 단차진 형상(또는 높이가 다른)을 가질 수 있다. 제1 절연층(PAS1)의 함몰된 상면에는 발광 소자(ED)가 배치되고, 발광 소자(ED)와 제1 절연층(PAS1) 사이에는 공간이 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제1 절연층(PAS1)에는 각 전극(RME)들의 상면 일부를 노출하는 컨택부(예를 들어, 제1 컨택부(CT1) 및 제3 컨택부(CT3))들이 형성될 수 있다. 복수의 컨택부들은 제1 절연층(PAS1)을 관통하며, 후술하는 연결 전극(CNE)들은 컨택부들을 통해 노출된 전극(RME)과 전기적으로 접촉할 수 있다.
제1 뱅크(BNL1)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제1 뱅크(BNL1)는 평면도 상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있고, 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 서로 구분할 수 있다. 제1 뱅크(BNL1)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어 이들을 구분할 수 있다.
제1 뱅크(BNL1)는 일정 높이를 가질 수 있고, 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지할 수 있다. 제1 뱅크(BNL1)는 다른 서브 화소(PXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되는 것을 방지할 수 있다.
복수의 발광 소자(ED)들은 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 제1 기판(SUB)의 상면에 평행한 방향으로 배치된 층들을 포함할 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 제1 기판(SUB)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 반도체층들은 제1 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 제1 기판(SUB)에 수직한 방향으로 배치될 수도 있다.
복수의 발광 소자(ED)들은 각 전극(RME)들이 연장된 제1 방향(DR1)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(RME)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME)들이 연장된 방향에 비스듬히 배치될 수도 있다.
발광 소자(ED)는 서로 다른 도전형의 불순물로 도핑된 반도체층들을 포함할 수 있고, 양 단부가 각각 후술하는 연결 전극(CNE1, CNE2, CNE3, CNE4)들과 전기적으로 접촉할 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 절연막(도 6의 ‘38’)이 형성되지 않고 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 연결 전극(CNE)과 접촉할 수 있다. 각 발광 소자(ED)들은 연결 전극(CNE)들을 통해 각 전극(RME)들과 전기적으로 연결될 수 있고, 특정 파장대의 광을 방출할 수 있다.
각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 상기 반도체층을 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 색의 광을 방출할 수 있다. 발광 소자(ED)는 서로 다른 도전형의 불순물로 도핑된 반도체층들을 포함할 수 있므로, 전극(RME) 상에 생성되는 전계에 의해 일 단부가 특정 방향을 향하도록 배향될 수 있다.
일 실시예에 따르면, 표시 장치(10)는 서로 다른 층에 배치된 발광 소자(ED; ED1, ED2)들을 포함할 수 있다. 표시 장치(10)는 제1 절연층(PAS1) 상에 배치된 제1 발광 소자(ED1)와, 제1 발광 소자(ED1) 상에 배치된 제2 절연층(PAS2) 상에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 서로 다른 층에 배치된 연결 전극(CNE)들을 통해 전극(RME1, RME2)들과 전기적으로 연결될 수 있다. 표시 장치(10)는 복수의 발광 소자(ED)들이 서로 다른 층에 배치됨에 따라 두께 방향으로 적층될 수 있고, 단위 면적 당 배치된 발광 소자(ED)들의 개수가 증가할 수 있다.
제1 발광 소자(ED1)들은 제1 절연층(PAS1) 상에 직접 배치되며, 양 단부가 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치될 수 있다. 제1 발광 소자(ED1)의 연장된 길이는 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격보다 길 수 있다.
제2 절연층(PAS2)은 제1 발광 소자(ED1) 상에 배치될 수 있다. 제2 절연층(PAS2)은 제1 절연층(PAS1) 상에 전면적으로 배치되며, 제1 절연층(PAS1) 상에 배치된 제1 발광 소자(ED1)와 제1 뱅크(BNL1)와 중첩하도록 배치될 수 있다. 제2 절연층(PAS2)은 후술하는 제1 연결 전극층(CNL1)의 연결 전극(CNE1, CNE2)들과 중첩하도록 배치되며, 이들을 보호함과 동시에 상호 절연시킬 수 있다. 제2 절연층(PAS2)은 제1 발광 소자(ED1)와 제2 절연층(PAS2) 상에 배치되는 다른 발광 소자(ED) 및 연결 전극(CNE)들을 상호 절연할 수 있다.
제2 절연층(PAS2)에는 그 하부의 제1 연결 전극층(CNL1)의 상면 일부를 노출하는 컨택부(예를 들어, 제2 컨택부(CT2))와, 제1 절연층(PAS1)과 함께 전극(RME)들의 상면 일부를 노출하는 컨택부(예를 들어, 제3 컨택부(CT3))가 형성될 수 있다. 컨택부들 중 일부는 제2 절연층(PAS2)을 관통하며, 후술하는 제2 연결 전극층(CNL2)의 연결 전극(CNE)들은 제2 절연층(PAS2)에 형성된 컨택부들을 통해 제1 연결 전극층(CNL1)의 연결 전극(CNE) 또는 전극(RME)과 전기적으로 접촉할 수 있다.
복수의 제2 발광 소자(ED2)들은 제2 절연층(PAS2) 상에 직접 배치될 수 있다. 제1 발광 소자(ED1)와 유사하게, 제2 발광 소자(ED2)들은 양 단부가 제1 전극(RME1) 및 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 제2 발광 소자(ED2)의 연장된 길이는 제1 전극(RME1)과 제2 전극(RME2) 사이의 간격보다 길 수 있다.
일 실시예에 따르면, 제1 발광 소자(ED1)들 중 적어도 일부는 제2 발광 소자(ED2)와 두께 방향인 제3 방향(DR3)으로 중첩할 수 있다. 제2 발광 소자(ED2)는 제1 발광 소자(ED1)와 중첩하는 제2 절연층(PAS2) 상에 배치될 수 있다. 표시 장치(10)의 제조 공정에서 복수의 발광 소자(ED)들은 전극(RME)들이 생성하는 전계에 의해 일 단부가 특정 방향을 향하도록 배향될 수 있다. 발광 소자(ED)들은 양 단부가 각 전극(RME)들 상에 놓이도록 배향되는데, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)들은 서로 동일한 전극(RME)이 생성하는 전계에 의해 배향될 수 있다. 제1 발광 소자(ED1) 상에는 제2 절연층(PAS2)이 배치되므로, 제2 발광 소자(ED2)는 그 하부에 배치된 제1 발광 소자(ED1)의 위치에 무관하게 전극(RME)들이 생성하는 전계에 따라 배향될 수 있다. 표시 장치(10)는 서로 다른 층에 배치된 발광 소자(ED)들을 포함하며, 이들 중 적어도 일부는 서로 두께 방향으로 중첩할 수 있다.
한편, 발광 소자(ED)는 반도체층들을 포함하고, 어느 한 반도체층을 기준으로 제1 단부와 그 반대편 제2 단부가 정의될 수 있다. 복수의 발광 소자(ED)들은 제1 단부 및 제2 단부가 각각 특정 전극(RME) 상에 놓이도록 배치될 수 있고, 서로 다른 층에 배치된 발광 소자(ED1, ED2)들은 제1 단부가 놓인 전극이 서로 다를 수 있다. 일 실시예에 따르면, 제1 발광 소자(ED1)의 제1 단부가 향하는 방향은 제2 발광 소자(ED2)의 제1 단부가 향하는 방향과 반대일 수 있다. 예를 들어, 제1 발광 소자(ED1)는 제1 단부가 제1 전극(RME1) 상에 놓이고 제2 단부가 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 반면, 제2 발광 소자(ED2)는 제1 단부가 제2 전극(RME2) 상에 놓이고 제2 단부가 제1 전극(RME1) 상에 놓이도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 복수의 발광 소자(ED)들은 제1 전극(RME1)과 제2 전극(RME2) 사이에서 배향된 방향에 따라 어느 한 단부만이 전극(RME1, RME2) 상에 놓이도록 배치될 수도 있다.
연결 전극(CNE)들은 제1 발광 소자(ED1) 및 제2 발광 소자(ED2) 상에 배치될 수 있다. 연결 전극(CNE)은 제1 발광 소자(ED1) 상에 배치되어 제1 절연층(PAS1)과 제2 절연층(PAS2) 사이에 배치된 제1 연결 전극층(CNL1)의 연결 전극(CNE1, CNE2)들과 제2 발광 소자(ED2) 및 제2 절연층(PAS2) 상에 배치된 제2 연결 전극층(CNL2)의 연결 전극(CNE3, CNE4)을 포함할 수 있다. 제1 연결 전극층(CNL1)은 제1 발광 소자(ED1) 상에 배치된 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 포함하고, 제2 연결 전극층(CNL2)은 제2 발광 소자(ED2) 상에 배치된 제3 연결 전극(CNE3) 및 제4 연결 전극(CNE4)을 포함할 수 있다.
복수의 연결 전극(CNE)들은 제1 방향(DR1)으로 연장된 부분을 포함하여 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있다. 제1 연결 전극층(CNL1)의 제1 연결 전극(CNE1)과 제2 연결 전극층(CNL2)의 제3 연결 전극(CNE3)은 제1 전극(RME1) 상에 배치되어 제1 방향(DR1)으로 연장되고, 제1 연결 전극층(CNL1)의 제2 연결 전극(CNE2)과 제2 연결 전극층(CNL2)의 제4 연결 전극(CNE4)은 제2 전극(RME2) 상에 배치되어 제1 방향(DR1)으로 연장될 수 있다. 연결 전극(CNE)들은 발광 영역(EMA)과 서브 영역(SA) 사이에 배치된 제1 뱅크(BNL1) 상에 배치될 수 있다. 복수의 연결 전극(CNE)들은 각 서브 화소(PXn)마다 선형의 패턴을 형성할 수 있다. 또한, 전극(RME)들과 유사하게 동일한 층에 배치된 연결 전극(CNE)들은 서로 제2 방향(DR2)으로 이격될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제1 발광 소자(ED1) 상에서 제2 방향(DR2)으로 이격되고, 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 제2 발광 소자(ED2) 상에서 제2 방향(DR2)으로 이격될 수 있다.
한편, 도면에서는 연결 전극(CNE)들이 발광 소자(ED) 상에 직접 배치되고, 동일한 연결 전극층(CNL1, CNL2)의 연결 전극(CNE)들이 실질적으로 동일한 층으로 형성된 것이 예시되어 있다. 다만, 이에 제한되지 않는다. 몇몇 실시예에서, 발광 소자(ED)와 연결 전극(CNE) 사이, 및 연결 전극(CNE)들 사이에 다른 절연층이 더 배치되어 연결 전극(CNE)들 중 일부는 서로 동일한 층에 배치되고 다른 일부는 서로 다른 층에 배치될 수도 있다.
연결 전극(CNE) 중 발광 영역(EMA)에 배치된 부분은 발광 소자(ED)들과 전기적으로 접촉할 수 있다. 예를 들어, 제1 연결 전극층(CNL1)의 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제1 발광 소자(ED1)의 제1 단부 및 제2 단부와 전기적으로 접촉할 수 있다. 제2 연결 전극층(CNL2)의 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 각각 제2 발광 소자(ED2)의 제1 단부 및 제2 단부와 전기적으로 접촉할 수 있다.
일 실시예에 따르면, 표시 장치(10)의 연결 전극(CNE)들은 전극(RME) 또는 다른 연결 전극(CNE)과 전기적으로 연결되는 서로 다른 타입의 연결 전극들로 구분될 수 있다. 예를 들어, 연결 전극(CNE)은 제1 절연층(PAS1)에 형성된 컨택부를 통해 전극(RME)과 직접 연결되는 제1 타입 연결 전극으로, 제1 연결 전극(CNE1) 및 제3 연결 전극(CNE3)을 포함할 수 있다. 제2 절연층(PAS2)에 형성된 컨택부를 통해 다른 연결 전극(CNE)들과 직접 연결되는 제2 타입 연결 전극으로, 제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4)을 포함할 수 있다.
제1 연결 전극(CNE1)은 제1 절연층(PAS1) 상에서 제1 전극(RME1)과 중첩하도록 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 절연층(PAS1)을 관통하여 제1 전극(RME1)의 상면을 노출하는 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 전기적으로 접촉할 수 있다.
제3 연결 전극(CNE3)은 제2 절연층(PAS2) 상에서 제1 전극(RME1) 및 제1 연결 전극(CNE1)과 중첩하도록 배치될 수 있다. 일 실시예에서, 제3 연결 전극(CNE3)은 서브 영역(SA)에서 제2 방향(DR2)으로 연장된 전극 연장부(CP)를 포함할 수 있다. 전극 연장부(CP)는 제3 연결 전극(CNE3)의 제1 방향(DR1)으로 연장된 부분과 연결되어 제1 전극(RME1)과 제2 전극(RME2)에 걸쳐 배치될 수 있다. 전극 연장부(CP)는 제2 전극(RME2)과 중첩된 부분에서 제1 절연층(PAS1) 및 제2 절연층(PAS2)을 관통하여 제2 전극(RME2)의 상면을 노출하는 제3 컨택부(CT3)를 통해 제2 전극(RME2)과 전기적으로 접촉할 수 있다.
제1 타입 연결 전극인 제1 연결 전극(CNE1)과 제3 연결 전극(CNE3)은 전극(RME)으로 인가된 전기 신호를 발광 소자(ED)의 어느 일 단부로 전달할 수 있다. 제1 연결 전극(CNE1)은 제1 발광 소자(ED1)의 제1 단부와 전기적으로 접촉하여 제1 전극(RME1)으로부터 인가된 전기 신호를 제1 발광 소자(ED1)의 제1 단부로 전달할 수 있다. 제3 연결 전극(CNE3)은 제2 발광 소자(ED2)의 제2 단부와 전기적으로 접촉하여 제2 전극(RME2)으로부터 인가된 전기 신호를 제2 발광 소자(ED2)의 제2 단부로 전달할 수 있다. 제1 발광 소자(ED1)의 제1 단부와 제2 발광 소자(ED2)의 제2 단부는 상기 전기 신호가 직접 인가될 수 있고, 상기 전기 신호는 제1 발광 소자(ED1)의 제2 단부 및 제2 발광 소자(ED2)의 제1 단부를 통해 다른 연결 전극(CNE)들 및 발광 소자(ED)로 전달될 수 있다.
제2 연결 전극(CNE2)은 제1 절연층(PAS1) 상에서 제2 전극(RME2)과 중첩하도록 배치될 수 있다. 제4 연결 전극(CNE4)은 제2 절연층(PAS2) 상에서 제2 전극(RME2) 및 제2 연결 전극(CNE2)과 중첩하도록 배치될 수 있다. 제2 연결 전극(CNE2)과 제4 연결 전극(CNE4)은 제2 절연층(PAS2)을 관통하는 제2 컨택부(CT2)를 통해 상호 전기적으로 연결될 수 있다.
제2 타입 연결 전극인 제2 연결 전극(CNE2)과 제4 연결 전극(CNE4)은 발광 소자(ED)로 전달된 전기 신호를 다른 발광 소자(ED)의 어느 일 단부로 전달할 수 있다. 제2 연결 전극(CNE2)은 제1 발광 소자(ED1)의 제2 단부와 전기적으로 접촉하고, 제4 연결 전극(CNE4)은 제2 발광 소자(ED2)의 제1 단부와 전기적으로 접촉할 수 있다. 제1 타입 연결 전극에서 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)로 전달된 전기 신호는 제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4)을 통해 흐를 수 있고, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제2 타입 연결 전극을 통해 서로 전기적으로 연결될 수 있다. 하나의 서브 화소(PXn)에 배치된 발광 소자(ED)들은 제2 타입 연결 전극을 통해 서로 전기적으로 직렬로 연결될 수 있다.
서로 다른 층에 배치된 발광 소자(ED)들이 전기적으로 직렬로 연결되기 위해, 제1 발광 소자(ED1)는 제2 단부가 제2 발광 소자(ED2)의 제1 단부와 전기적으로 연결될 수 있다. 제2 발광 소자(ED2)의 제1 단부가 향하는 방향이 제1 발광 소자(ED1)의 제1 단부가 향하는 방향과 반대 방향으로 배치됨에 따라, 서로 다른 연결 전극층(CNL1, CNL2)에 배치된 연결 전극들이 서로 두께 방향으로 중첩하며 전기적으로 연결되더라도 제1 발광 소자(ED1)의 제2 단부는 제2 발광 소자(ED2)의 제1 단부와 전기적으로 연결될 수 있다. 예를 들어, 제1 발광 소자(ED1)의 제2 단부는 제2 연결 전극(CNE2)과 전기적으로 접촉하고, 제2 발광 소자(ED2)의 제1 단부는 제4 연결 전극(CNE4)과 전기적으로 접촉한다. 제2 연결 전극(CNE2)과 제4 연결 전극(CNE4)은 제2 절연층(PAS2)을 사이에 두고 서로 두께 방향으로 중첩하더라도 제2 발광 소자(ED2)와 제1 발광 소자(ED1)의 배향 방향이 다르므로, 제2 연결 전극(CNE2)과 제4 연결 전극(CNE4)이 전기적으로 접촉하는 발광 소자(ED)의 단부가 서로 다를 수 있다. 이에 따라, 제2 연결 전극층(CNL2)의 연결 전극(CNE)은 제1 발광 소자(ED1)의 제2 단부와 전기적으로 접촉하는 연결 전극과의 연결을 위해 별도의 우회 배선이나 연장부를 포함하지 않더라도 발광 소자(ED)들을 전기적으로 직렬로 연결할 수 있다.
한편, 복수의 컨택부(CT1, CT2, CT3)들은 발광 소자(ED)들과 제2 방향(DR2)으로 중첩하지 않도록 배치될 수 있다. 각 컨택부(CT1, CT2, CT3)들은 복수의 발광 소자(ED)들이 배치되는 영역과 제1 방향(DR1)으로 이격되어 형성될 수 있다. 일 실시예에서, 복수의 컨택부(CT1, CT2, CT3)들은 발광 소자(ED)들이 배치되지 않는 서브 영역(SA)에 형성될 수 있다. 컨택부(CT1, CT2, CT3)들이 서브 영역(SA)에 배치됨에 따라 발광 소자(ED)에서 방출된 광이 컨택부(CT1, CT2, CT3)에서 굴절되어 출사되지 못하는 것을 최소화하거나 줄일 수 있다. 또한, 표시 장치(10)의 제조 공정에서 전극(RME)의 상면을 노출하는 컨택부(CT1, CT2, CT3)에 의해 발광 소자(ED)들이 컨택부 부근에서 뭉치는 것을 방지할 수 있다.
연결 전극(CNE)들은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 연결 전극(CNE)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 연결 전극(CNE)을 투과하여 전극(RME)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
도면에 도시하지 않았으나, 복수의 연결 전극(CNE)들 상에는 이들을 덮거나 중첩하는 절연층이 더 배치될 수 있다. 상기 절연층은 제1 기판(SUB) 상에 전면적으로 배치되어 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 및 제2 절연층(PAS2) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
일 실시예에 따르면, 제1 발광 소자(ED1) 상에 배치된 제2 절연층(PAS2)은 투명한 절연성 물질을 포함할 수 있다. 표시 장치(10)는 두께 방향으로 적층된 복수의 발광 소자(ED; ED1, ED2)들을 포함하며, 이들 사이에 제2 절연층(PAS2)이 배치된다. 제1 발광 소자(ED1)에서 방출된 광이 비아층(VIA)의 상부 방향으로 출사될 수 있도록 제2 절연층(PAS2)은 투명한 재질로 이루어질 수 있다.
일 실시예에 따른 표시 장치(10)는 서로 다른 층에 배치된 발광 소자(ED; ED1, ED2)들을 포함하여 단위 면적 당 많은 수의 발광 소자(ED)들을 포함할 수 있다. 다른 층에 배치된 발광 소자(ED; ED1, ED2)들은 복수의 연결 전극(CNE)들을 통해 서로 전기적으로 직렬로 연결될 수 있어 각 서브 화소(PXn)의 휘도가 향상된 이점이 있다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 6을 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 발광 소자(ED)의 제1 단부는 발광층(36)을 기준으로 제1 반도체층(31)이 배치된 부분일 수 있다.
제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Ba 등일 수 있다. 발광 소자(ED)의 제2 단부는 발광층(36)을 기준으로 제2 반도체층(32)이 배치된 부분일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN, InGaN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다.
발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(ED)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나 이에 제한되지 않으며, 몇몇 실시예에서 절연막(38)은 층들이 적층된 다중층 구조로 형성될 수도 있다.
절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
이하, 다른 도면들을 더 참조하여 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 7 내지 도 12는 일 실시예에 따른 표시 장치의 제조 공정을 순서대로 나타내는 단면도들이다. 이하에서는 각 층들의 형성 순서에 대하여 설명하고, 각 층들의 형성 방법에 대한 설명은 간략히 설명하기로 한다.
먼저, 도 7을 참조하면, 제1 기판(SUB)을 준비하고 제1 기판(SUB) 상에 회로층(CCL), 전극(RME)들, 제1 절연층(PAS1) 및 제1 뱅크(BNL1)를 형성한다. 각 층들의 구조에 대한 설명은 상술한 바와 동일하다.
다음으로, 도 8을 참조하면, 제1 절연층(PAS1) 상에 제1 발광 소자(ED1)들을 배치한다.
일 실시예에 따른 표시 장치(10)는 발광 소자(ED)들이 잉크젯 프린팅 공정을 통해 전극(RME) 상에 배치될 수 있다. 서로 다른 도전형으로 도핑된 반도체층들을 포함한 발광 소자(ED)는 분자 내 쌍극성(Dipole)을 가질 수 있고, 잉크(Ink) 내에서 전계에 의해 유전영동힘을 받아 전극(RME)들 상에 배치될 수 있다.
각 서브 화소(PXn)에 분사된 잉크(Ink)는 제1 뱅크(BNL1)가 둘러싸는 발광 영역(EMA) 내에 안착될 수 있다. 제1 뱅크(BNL1)는 잉크(Ink)가 인접한 다른 발광 영역(EMA)으로 넘치는 것을 방지할 수 있고, 서로 다른 서브 화소(PXn)에는 다른 종류의 발광 소자(ED)들을 포함한 잉크(Ink)가 분사되더라도 이들이 혼합되는 것이 방지될 수 있다.
제1 절연층(PAS1)을 형성한 뒤, 제1 발광 소자(ED1)들이 분산된 잉크(Ink)를 각 서브 화소(PXn)의 발광 영역(EMA)에 분사한다. 잉크(Ink)가 발광 영역(EMA)에 안착되면, 전극(RME1, RME2)들에 전기 신호를 인가하여 제1 전계(EL1)를 생성한다. 제1 전계(EL1)는 제1 발광 소자(ED1)들의 양 단부가 특정 방향을 향하도록 배향시킬 수 있다. 제1 발광 소자(ED1)들은 제1 전계(EL1)에 의해 제1 단부가 제1 전극(RME1) 상에 놓이도록 배치될 수 있다.
도 9를 참조하면, 제1 발광 소자(ED1) 상에 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)을 형성한다. 몇몇 실시예에서, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제1 발광 소자(ED1)와 중첩하도록 배치된 층을 부분적으로 분리하는 패터닝 공정으로 형성될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제1 발광 소자(ED1) 및 제1 절연층(PAS1) 상에 배치되어 제1 연결 전극층(CNL1)을 구성할 수 있다. 예를 들어, 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)은 동일한 층에 있을 수 있다.
도 10을 참조하면, 제1 발광 소자(ED1) 및 제1 연결 전극층(CNL1) 상에 제2 절연층(PAS2)을 배치한다. 제2 절연층(PAS2)은 제1 절연층(PAS1) 상에 전면적으로 배치되며, 제1 발광 소자(ED1), 제1 연결 전극층(CNL1) 및 제1 뱅크(BNL1)와 중첩할 수 있다.
도 11을 참조하면, 제2 절연층(PAS2) 상에 제2 발광 소자(ED2)들을 배치한다. 제2 발광 소자(ED2)도 잉크(Ink)에 분산된 상태로 제1 뱅크(BNL1)가 둘러싸는 발광 영역(EMA) 내에 분사될 수 있다. 잉크(Ink)가 발광 영역(EMA)에 분사되면 전극(RME1, RME2)들에 전기 신호를 인가하여 제1 전계(EL1)를 생성한다. 일 실시예에 따르면, 표시 장치(10)의 제조 공정에서 제2 발광 소자(ED2)들을 배치시킬 때 생성되는 제2 전계(EL2)는 제1 발광 소자(ED1)를 배치시키기 위한 제1 전계(EL1)와 반대 방향일 수 있다. 제2 전계(EL2)를 생성하기 위해 제1 전극(RME1)과 제2 전극(RME2)에 인가된 전기 신호는 제1 전계(EL1)를 생성하기 위해 전극(RME1, RME2)들에 인가된 전기 신호가 반대일 수 있다. 예를 들어, 제1 전극(RME1)에 제1 신호가 인가되고 제2 전극(RME2)에 제2 신호가 인가되어 제1 전계(EL1)가 생성되면, 제2 전계(EL2)는 제1 전극(RME1)에 제2 신호가 인가되고 제2 전극(RME2)에 제1 신호가 인가되어 형성될 수 있다. 제2 전계(EL2)는 제2 발광 소자(ED2)들의 양 단부가 제1 발광 소자(ED1)와 반대 방향을 향하도록 배향시킬 수 있다. 제2 발광 소자(ED2)들은 제2 전계(EL2)에 의해 제1 단부가 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 상술한 바와 같이, 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제1 단부가 향하는 방향이 서로 반대 방향으로 배향될 수 있고, 서로 다른 층에 배치된 연결 전극(CNE)들이 두께 방향으로 중첩하여 전기적으로 연결되더라도 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 전기적으로 직렬로 연결될 수 있다.
도 12를 참조하면, 제2 발광 소자(ED2) 상에 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)을 형성한다. 몇몇 실시예에서, 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 제2 발광 소자(ED2)와 중첩하도록 배치된 층을 부분적으로 분리하는 패터닝 공정으로 형성될 수 있다. 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 제2 발광 소자(ED2) 및 제2 절연층(PAS2) 상에 배치되어 제2 연결 전극층(CNL2)을 구성할 수 있다. 예를 들어, 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 동일한 층에 있을 수 있다.
이상의 공정을 통해 일 실시예에 따른 표시 장치(10)를 제조할 수 있다. 표시 장치(10)는 서로 다른 층에 배치된 발광 소자(ED; ED1, ED2)들을 포함할 수 있고, 이들은 서로 다른 층에 배치된 연결 전극(CNE)들을 통해 전기적으로 직렬로 연결될 수 있다. 표시 장치(10)는 두께 방향으로 적층된 복수의 발광 소자(ED)들을 포함하여 단위 면적 당 배치되는 발광 소자(ED)의 개수를 증가시킬 수 있고, 이들을 직렬로 연결하여 각 서브 화소(PXn)의 휘도가 향상될 수 있다.
이하, 다른 도면들을 더 참조하여 표시 장치(10)의 다양한 실시예들에 대하여 설명하기로 한다.
도 13은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 13을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 각 서브 화소(PXn)에 배치된 연결 전극층(CNL; CNL1, CNL2)이 더 많은 수의 연결 전극(CNE)들을 포함할 수 있다. 하나의 서브 화소(PXn)에 배치된 발광 소자(ED)들은 동일한 층에 배치된 발광 소자(ED)들도 서로 전기적으로 직렬로 연결될 수 있다. 본 실시예는 각 서브 화소(PXn)에 더 많은 수의 연결 전극(CNE)들이 배치된 점에서 도 3의 실시예와 차이가 있다.
표시 장치(10_1)는 제1 절연층(PAS1) 상에 배치된 제1 발광 소자(ED1)에 더하여 제1 발광 소자(ED1)들과 제1 방향(DR1)으로 이격된 제3 발광 소자(ED3)들을 더 포함할 수 있다. 표시 장치(10_1)는 제2 절연층(PAS2) 상에 배치된 제2 발광 소자(ED2)에 더하여 제2 발광 소자(ED2)들과 제1 방향(DR1)으로 이격된 제4 발광 소자(ED4)들을 더 포함할 수 있다. 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제1 발광 소자 그룹(ED#1)을 형성하고, 제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 제2 발광 소자 그룹(ED#2)을 형성할 수 있다. 제1 발광 소자(ED1)들 중 적어도 일부는 제2 발광 소자(ED2)와 두께 방향으로 중첩하되, 제4 발광 소자(ED4)들과 중첩하지 않을 수 있다. 제3 발광 소자(ED3)들 중 적어도 일부는 제4 발광 소자(ED4)와 두께 방향으로 중첩하되, 제2 발광 소자(ED2)들과 중첩하지 않을 수 있다. 제1 발광 소자 그룹(ED#1)과 제2 발광 소자 그룹(ED#2)의 발광 소자(ED)들은 발광 영역(EMA)의 일정 영역에서 서로 인접하여 배치된 발광 소자(ED)들로 구분될 수 있다. 제1 발광 소자 그룹(ED#1)의 발광 소자(ED)들은 제2 발광 소자 그룹(ED#2)의 발광 소자(ED)들과 제1 방향(DR1)으로 이격되어 배치될 수 있다.
복수의 발광 소자(ED; ED1, ED2, ED3, ED4)들은 양 단부가 각각 제1 전극(RME1)과 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 제1 단부가 제1 전극(RME1) 상에 놓이고 제2 단부는 제2 전극(RME2) 상에 놓일 수 있다. 반면에, 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 제1 단부가 제2 전극(RME2) 상에 놓이고 제2 단부는 제1 전극(RME1) 상에 놓일 수 있다.
제1 연결 전극층(CNL1_1)은 제1 연결 전극(CNE1_1) 및 제2 연결 전극(CNE2_1)에 더하여 제5 연결 전극(CNE5_1)을 더 포함할 수 있다. 제1 연결 전극(CNE1_1)은 제1 전극(RME1) 상에 배치되어 제1 발광 소자(ED1)의 제1 단부와 전기적으로 접촉할 수 있다. 제2 연결 전극(CNE2_1)은 제2 전극(RME2) 상에 배치되어 제3 발광 소자(ED3)의 제2 단부와 전기적으로 접촉할 수 있다. 제5 연결 전극(CNE5_1)은 제1 전극(RME1) 및 제2 전극(RME2)에 걸쳐 배치될 수 있다. 제5 연결 전극(CNE5_1)은 제2 전극(RME2) 상에 배치되어 제1 연결 전극(CNE1_1)과 제2 방향(DR2)으로 이격된 제1 연장부(CN_E1), 제1 전극(RME1) 상에 배치되어 제2 연결 전극(CNE2_1)과 제2 방향(DR2)으로 이격된 제2 연장부(CN_E2) 및 제1 연장부(CN_E1)와 제2 연장부(CN_E2)를 전기적으로 연결하는 제1 연결부(CN_B1)를 포함할 수 있다. 제1 연장부(CN_E1)는 제2 연결 전극(CNE2_1)과 제1 방향(DR1)으로 이격되고, 제2 연장부(CN_E2)는 제1 연결 전극(CNE1_1)과 제1 방향(DR1)으로 이격될 수 있다. 제1 연결부(CN_B1)는 발광 영역(EMA)의 중심부에서 제2 방향(DR2)으로 연장되어 제1 전극(RME1)과 제2 전극(RME2)에 걸쳐 배치될 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 제5 연결 전극(CNE5_1)을 통해 서로 전기적으로 직렬로 연결될 수 있다.
제2 연결 전극층(CNL2_1)은 제3 연결 전극(CNE3_1) 및 제4 연결 전극(CNE4_1)에 더하여 제6 연결 전극(CNE6_1)을 더 포함할 수 있다. 제3 연결 전극(CNE3_1)은 제1 전극(RME1) 및 제1 연결 전극(CNE1_1) 상에 배치되어 제2 발광 소자(ED2)의 제1 단부와 전기적으로 접촉할 수 있다. 제4 연결 전극(CNE4_1)은 제2 전극(RME2) 및 제2 연결 전극(CNE2_1) 상에 배치되어 제4 발광 소자(ED4)의 제2 단부와 전기적으로 접촉할 수 있다. 제6 연결 전극(CNE6_1)은 제2 전극(RME2) 및 제1 전극(RME1)에 걸쳐 제5 연결 전극(CNE5_1)과 중첩하도록 배치될 수 있다. 제6 연결 전극(CNE6_1)은 제5 연결 전극(CNE5_1)의 제1 연장부(CN_E1) 상에 배치되어 제3 연결 전극(CNE3_1)과 제2 방향(DR2)으로 이격된 제3 연장부(CN_E3), 제5 연결 전극(CNE5_1)의 제2 연장부(CN_E2) 상에 배치되어 제4 연결 전극(CNE4_1)과 제2 방향(DR2)으로 이격된 제4 연장부(CN_E4) 및 제3 연장부(CN_E3)와 제4 연장부(CN_E4)를 전기적으로 연결하는 제2 연결부(CN_B2)를 포함할 수 있다. 제3 연장부(CN_E3)는 제4 연결 전극(CNE4_1)과 제1 방향(DR1)으로 이격되고, 제4 연장부(CN_E4)는 제3 연결 전극(CNE3_1)과 제1 방향(DR1)으로 이격될 수 있다. 제2 연결부(CN_B2)는 발광 영역(EMA)의 중심부에서 제2 방향(DR2)으로 연장되어 제1 전극(RME1)과 제2 전극(RME2)에 걸쳐 제1 연결부(CN_B1)와 중첩하도록 배치될 수 있다. 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 제6 연결 전극(CNE6_1)을 통해 서로 전기적으로 직렬로 연결될 수 있다.
제2 연결 전극(CNE2_2)과 제4 연결 전극(CNE4_2)은 발광 영역(EMA) 내에서 제2 절연층(PAS2)을 관통하는 제2 컨택부(CT2)를 통해 상호 전기적으로 연결될 수 있다. 제3 발광 소자(ED3)는 제4 발광 소자(ED4)와 전기적으로 직렬로 연결될 수 있다. 예를 들어, 표시 장치(10_1)는 각 서브 화소(PXn)의 발광 소자(ED)들이 4단 직렬 연결을 구성할 수 있다.
일 실시예에 따른 표시 장치(10_1)는 동일한 층에 배치된 발광 소자들이 서로 다른 발광 소자 그룹(ED#1, ED#2)으로 구분될 수 있고, 이들은 연결 전극(CNE)을 통해 전기적으로 직렬로 연결될 수 있다. 표시 장치(10_1)는 서로 다른 층에 배치된 발광 소자(ED)들에 더하여 동일한 층에 배치된 발광 소자(ED)들 사이에서도 연결 전극(CNE)을 통해 전기적으로 직렬로 연결될 수 있고, 단위 면적 당 휘도가 향상될 수 있다.
도 14는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 15는 도 14의 Q5-Q5’선을 따라 자른 단면도이다. 도 16은 도 14의 Q6-Q6’선, 및 Q7-Q7’선을 따라 자른 단면도이다.
도 14 내지 도 16을 참조하면, 일 실시예에 따른 표시 장치(10_2)는 각 서브 화소(PXn)마다 더 많은 수의 전극(RME; RME1_2, RME2_2, RME3_2)들이 배치될 수 있다. 각 서브 화소(PXn)에는 더 많은 수의 발광 소자(ED)들이 배치될 수 있고, 하나의 서브 화소(PXn)에 배치된 발광 소자(ED)들은 서로 전기적으로 직렬 또는 병렬로 연결될 수 있다. 본 실시예에 따른 표시 장치(10_2)는 하나의 서브 화소(PXn)에 배치된 전극(RME)과 발광 소자(ED)들의 개수가 다른 점에서 도 3의 실시예와 차이가 있다.
표시 장치(10_2)는 제1 전극(RME1_2) 및 제2 전극(RME2_2)에 더하여 제3 전극(RME3_2)을 더 포함할 수 있다. 제3 전극(RME3_2)은 제2 전극(RME2_2)을 사이에 두고 제1 전극(RME1_2)과 제2 방향(DR2)으로 이격될 수 있다. 제3 전극(RME3_2)은 제2 전극(RME2_2)과도 제2 방향(DR2)으로 이격되어 대향할 수 있다. 제1 전극(RME1_2)과 유사하게, 제3 전극(RME3_2)도 제1 방향(DR1)으로 연장되어 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있고, 제1 방향(DR2)으로 이웃한 다른 서브 화소(PXn)의 제3 전극(RME3_2)과 분리부(ROP)에서 이격될 수 있다.
제3 전극(RME3_2)은 그 하부의 비아층(VIA)을 관통하는 제3 전극 컨택홀(CTA)을 통해 제4 도전층과 전기적으로 연결될 수 있다. 제3 전극(RME3_2)은 제1 전극(RME1_2)과 동일하게 제4 도전층의 도전 패턴(CDP)과 연결될 수 있고, 제1 트랜지스터(T1)로부터 전기 신호가 인가될 수 있다. 표시 장치(10_2)의 구동 시 각 서브 화소(PXn)는 제1 전극(RME1_2)과 제3 전극(RME3_2)이 동시에 신호가 인가될 수 있다.
발광 소자(ED)들은 제1 전극(RME1_2)과 제2 전극(RME2_2), 및 제2 전극(RME2_2)과 제3 전극(RME3_2) 상에 배치될 수 있다. 발광 소자(ED)는 제1 발광 소자(ED1)에 더하여 제1 절연층(PAS1) 상에서 제2 전극(RME2_2)과 제3 전극(RME3_2) 상에 배치된 제3 발광 소자(ED3)를 더 포함할 수 있다. 발광 소자(ED)는 제2 발광 소자(ED2)에 더하여 제2 절연층(PAS2) 상에서 제2 전극(RME2_2)과 제3 전극(RME3_2) 상에 배치된 제4 발광 소자(ED4)를 더 포함할 수 있다.
제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 양 단부가 제2 전극(RME2_2) 및 제3 전극(RME3_2) 상에 놓이도록 배치될 수 있다. 제3 발광 소자(ED3)는 제1 단부가 제3 전극(RME3_2) 상에 배치되고 제2 단부가 제2 전극(RME2_2) 상에 배치되는 반면, 제4 발광 소자(ED4)는 제1 단부가 제2 전극(RME2_2) 상에 배치되고 제2 단부가 제3 전극(RME3_2) 상에 배치될 수 있다. 예를 들어, 제3 발광 소자(ED3)는 제1 단부가 향하는 방향이 제2 발광 소자(ED2)와 동일하고, 제4 발광 소자(ED4)는 제1 단부가 향하는 방향이 제1 발광 소자(ED1)와 동일할 수 있다.
일 실시예에 따르면, 제1 연결 전극(CNE1_2)과 제3 연결 전극(CNE3_2)은 제1 전극(RME1_2) 및 제3 전극(RME3_2) 상에 걸쳐 배치될 수 있다.
제1 연결 전극(CNE1_2)은 제1 전극(RME1_2) 상에 배치되어 제1 발광 소자(ED1)들의 제1 단부와 전기적으로 접촉하는 제1 부분(E1), 제3 전극(RME3_2) 상에 배치되어 제3 발광 소자(ED3)들의 제1 단부와 전기적으로 접촉하는 제2 부분(E2), 및 제1 부분(E1)과 제2 부분(E2)을 전기적으로 연결하는 제3 부분(E3)을 포함할 수 있다. 제3 부분(E3)은 발광 영역(EMA)의 제1 방향(DR1) 타 측에 위치한 제1 뱅크(BNL1) 상에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 다만, 이에 제한되지 않고, 제3 부분(E3)은 발광 영역(EMA) 내에 배치될 수도 있다. 제1 연결 전극(CNE1_2)은 평면도 상 제2 연결 전극(CNE2_2)의 외측면들 부분적으로 둘러싸는 형상을 가질 수 있다.
제1 연결 전극(CNE1_2)의 제1 부분(E1)과 제2 부분(E2)은 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치된다. 제1 부분(E1) 중 발광 영역(EMA)에 배치된 부분은 제1 발광 소자(ED1)와 전기적으로 접촉하고, 서브 영역(SA)에 배치된 부분은 제1 절연층(PAS1)을 관통하는 제1 컨택부(CT1)를 통해 제1 전극(RME1_2)과 전기적으로 접촉할 수 있다. 제2 부분(E2) 중 발광 영역(EMA)에 배치된 부분은 제3 발광 소자(ED3)와 전기적으로 접촉하고, 서브 영역(SA)에 배치된 부분은 제1 절연층(PAS1)을 관통하는 제4 컨택부(CT4)를 통해 제3 전극(RME3_2)과 전기적으로 접촉할 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 각각 제1 연결 전극(CNE1_2)을 통해 제1 전극(RME1_2) 및 제3 전극(RME3_2)과 전기적으로 연결될 수 있다.
제3 연결 전극(CNE3_2)은 제1 전극(RME1_2) 및 제1 연결 전극(CNE1_2)의 제1 부분(E1) 상에 배치되어 제2 발광 소자(ED2)들의 제2 단부와 전기적으로 접촉하는 제4 부분(E4), 제3 전극(RME3_2) 및 제1 연결 전극(CNE1_2)의 제2 부분(E2) 상에 배치되어 제4 발광 소자(ED4)들의 제2 단부와 전기적으로 접촉하는 제5 부분(E5), 및 제4 부분(E4)과 제5 부분(E5)을 전기적으로 연결하는 제6 부분(E6)을 포함할 수 있다. 제6 부분(E6)은 제1 방향(DR1)으로 이웃한 다른 서브 화소(PXn)의 서브 영역(SA)에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 다만, 이에 제한되지 않고, 제6 부분(E6)은 발광 영역(EMA) 내에 배치될 수도 있다. 제3 연결 전극(CNE3_2)은 평면도 상 제4 연결 전극(CNE4_2)의 외측면들 부분적으로 둘러싸는 형상을 가질 수 있다.
제3 연결 전극(CNE3_2)의 제4 부분(E4)과 제5 부분(E5)은 발광 영역(EMA) 및 다른 서브 화소(PXn)의 서브 영역(SA)에 걸쳐 배치될 수 있다. 제4 부분(E4) 중 발광 영역(EMA)에 배치된 부분은 제2 발광 소자(ED2)와 전기적으로 접촉하고, 제5 부분(E5) 중 발광 영역(EMA)에 배치된 부분은 제4 발광 소자(ED4)와 전기적으로 접촉할 수 있다. 제3 연결 전극(CNE3_2)은 제6 부분(E6)이 그 하부의 제1 절연층(PAS1) 및 제2 절연층(PAS2)을 관통하는 제3 컨택부(CT3)를 통해 제2 전극(RME2_2)과 전기적으로 접촉할 수 있다. 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 각각 제3 연결 전극(CNE3_2)을 통해 제2 전극(RME2_2)과 전기적으로 연결될 수 있다.
제2 연결 전극(CNE2_2)은 제2 전극(RME2_3) 상에 배치되며 제1 발광 소자(ED1)의 제2 단부 및 제3 발광 소자(ED3)의 제2 단부와 전기적으로 접촉할 수 있다. 제2 연결 전극(CNE2_2)은 폭이 제1 연결 전극(CNE1_2)의 제1 부분(E1), 및 제2 전극(RME2_2)보다 클 수 있다. 제2 연결 전극(CNE2_2)은 제1 절연층(PAS1) 상에 배치된 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)와 동시에 접촉할 수 있다.
제4 연결 전극(CNE4_2)은 제2 전극(RME2_3) 및 제2 연결 전극(CNE2_3) 상에 배치되며 제2 발광 소자(ED2)의 제1 단부 및 제4 발광 소자(ED4)의 제1 단부와 전기적으로 접촉할 수 있다. 제4 연결 전극(CNE4_2)도 폭이 제3 연결 전극(CNE3_2)의 제4 부분(E4), 및 제2 전극(RME2_2)보다 클 수 있다. 제4 연결 전극(CNE4_2)은 제2 절연층(PAS2) 상에 배치된 제2 발광 소자(ED2) 및 제4 발광 소자(ED4)와 동시에 접촉할 수 있다.
제2 연결 전극(CNE2_2)과 제4 연결 전극(CNE4_2)은 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치되며, 서브 영역(SA)에서 제2 절연층(PAS2)을 관통하는 제2 컨택부(CT2)를 통해 상호 전기적으로 연결될 수 있다. 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)는 제2 연결 전극(CNE2_2)과 제4 연결 전극(CNE4_2)을 통해 각각 제2 발광 소자(ED2) 및 제4 발광 소자(ED4)와 전기적으로 직렬로 연결될 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 제1 연결 전극(CNE1_2)을 통해 각각 제1 전극(RME1_2) 및 제3 전극(RME3_2)으로부터 전기 신호를 인가 받을 수 있고, 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 제3 연결 전극(CNE3_2)을 통해 각각 제2 전극(RME2_2)으로부터 전기 신호를 인가 받을 수 있다. 예를 들어, 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)와 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)는 전기적으로 서로 병렬로 연결되고, 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)와 제2 발광 소자(ED2) 및 제4 발광 소자(ED4)는 서로 직렬로 연결될 수 있다. 일 실시예에 따른 표시 장치(10_2)는 제3 전극(RME3_2)을 더 포함하여 발광 소자(ED)들이 2단 직렬-2단 병렬 연결을 구성할 수 있다.
도 17은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 18은 도 17의 Q8-Q8’선을 따라 자른 단면도이다. 도 19는 도 17의 Q9-Q9’선을 따라 자른 단면도이다.
도 17 내지 도 19를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 각 서브 화소(PXn)마다 더 많은 수의 전극(RME)들과 연결 전극(CNE)들을 포함할 수 있다. 하나의 서브 화소(PXn)에 배치된 발광 소자(ED)들의 직렬 연결 수는 증가할 수 있다. 일 실시예에 따른 표시 장치(10_3)는 각 서브 화소(PXn)의 발광 소자(ED)들이 4단 직렬 연결을 구성하여 단위 면적당 휘도가 향상될 수 있다.
표시 장치(10_3)는 제1 전극(RME1_3) 및 제2 전극(RME2_3)에 더하여 제3 전극(RME3_3) 및 제4 전극(RME4_3)을 더 포함할 수 있다. 제3 전극(RME3_3)은 제1 전극(RME1_3)과 제2 전극(RME2_3) 사이에 배치되고, 제4 전극(RME4_3)은 제2 전극(RME2_3)을 사이에 두고 제3 전극(RME3_3)과 제2 방향(DR2)으로 이격될 수 있다. 제3 전극(RME3_3)은 제1 전극(RME1_3)과 제2 방향(DR2)으로 이격되어 대향하고, 제4 전극(RME4_3)은 제2 전극(RME2_3)과 제2 방향(DR2)으로 이격되어 대향할 수 있다. 제1 전극(RME1_3) 및 제2 전극(RME2_3)과 유사하게, 제3 전극(RME3_3) 및 제4 전극(RME4_3)도 제1 방향(DR1)으로 연장되어 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치될 수 있고, 제1 방향(DR2)으로 이웃한 다른 서브 화소(PXn)의 제3 전극(RME3_3) 및 제4 전극(RME4_3)과 분리부(ROP)에서 이격될 수 있다. 다만, 제3 전극(RME3_3)과 제4 전극(RME4_3)은 비아층(VIA) 하부의 제4 도전층과 직접 연결되지 않을 수 있다. 제1 전극(RME1_3)과 제2 전극(RME2_3)은 제4 도전층과 직접 연결된 제1 타입 전극이고, 제3 전극(RME3_3)과 제4 전극(RME4_3)은 제4 도전층과 직접 연결되지 않은 제2 타입 전극일 수 있다.
발광 소자(ED)들은 제1 전극(RME1_3)과 제3 전극(RME3_3), 및 제2 전극(RME2_3)과 제4 전극(RME4_3) 상에 배치될 수 있다. 발광 소자(ED)는 제1 절연층(PAS1) 상에서 양 단부가 제1 전극(RME1_3) 및 제3 전극(RME3_3) 상에 배치된 제1 발광 소자(ED1)와, 제1 절연층(PAS1) 상에서 양 단부가 제2 전극(RME2_3) 및 제4 전극(RME4_3) 상에 배치된 제3 발광 소자(ED3)를 포함할 수 있다. 또한, 발광 소자(ED)는 제2 절연층(PAS2) 상에서 양 단부가 제1 전극(RME1_3) 및 제3 전극(RME3_3) 상에 배치된 제2 발광 소자(ED2)와, 제2 절연층(PAS2) 상에서 양 단부가 제2 전극(RME2_3) 및 제4 전극(RME4_3) 상에 배치된 제4 발광 소자(ED4)를 포함할 수 있다.
제1 발광 소자(ED1)와 제3 발광 소자(ED3)의 제1 단부가 향하는 방향은 서로 반대 방향이고, 제2 발광 소자(ED2)와 제4 발광 소자(ED4)의 제1 단부가 향하는 방향도 서로 반대 방향일 수 있다. 반면, 제1 발광 소자(ED1)와 제4 발광 소자(ED4)의 제1 단부가 향하는 방향은 서로 동일하고, 제2 발광 소자(ED2)와 제3 발광 소자(ED3)의 제1 단부가 향하는 방향도 서로 동일할 수 있다.
표시 장치(10_3)의 연결 전극(CNE)은 제1 발광 소자(ED1)와 제3 발광 소자(ED3) 상에 배치된 제1 연결 전극(CNE1_3)과 제2 연결 전극(CNE2_3), 및 제2 발광 소자(ED2)와 제4 발광 소자(ED4) 상에 배치된 제2 연결 전극(CNE2_3)과 제4 연결 전극(CNE4_3)을 포함할 수 있다. 이에 더하여, 연결 전극(CNE)은 제1 발광 소자(ED1) 및 제3 발광 소자(ED3) 상에 걸쳐 배치된 제5 연결 전극(CNE5_3)과, 제2 발광 소자(ED2) 및 제4 발광 소자(ED4) 상에 걸쳐 배치된 제6 연결 전극(CNE6_3)을 더 포함할 수 있다.
제1 연결 전극(CNE1_3)은 제1 절연층(PAS1) 상에서 제1 전극(RME1_3)과 중첩하도록 배치되고, 제1 발광 소자(ED1)의 제1 단부와 전기적으로 접촉할 수 있다. 또한, 제1 연결 전극(CNE1_3)은 서브 영역(SA)에서 제1 절연층(PAS1)을 관통하는 제1 컨택부(CT1)를 통해 제1 전극(RME1_3)과 전기적으로 접촉할 수 있다. 제2 연결 전극(CNE2_3)은 제1 절연층(PAS1) 상에서 제2 전극(RME2_3)과 중첩하도록 배치되고, 제3 발광 소자(ED3)의 제2 단부와 전기적으로 접촉할 수 있다.
제3 연결 전극(CNE3_3)은 제2 절연층(PAS2) 상에서 제1 전극(RME1_3) 및 제1 연결 전극(CNE1_3)과 중첩하도록 배치되고, 제2 발광 소자(ED2)의 제2 단부와 전기적으로 접촉할 수 있다. 또한, 제3 연결 전극(CNE3_3)은 서브 영역(SA)에서 제2 방향(DR2)으로 연장된 전극 연장부(CP)를 포함하고, 제1 절연층(PAS1) 및 제2 절연층(PAS2)을 관통하는 제3 컨택부(CT3)를 통해 제2 전극(RME2_3)과 전기적으로 접촉할 수 있다. 제4 연결 전극(CNE4_3)은 제2 절연층(PAS2) 상에서 제2 전극(RME2_3) 및 제2 연결 전극(CNE2_3)과 중첩하도록 배치되고, 제4 발광 소자(ED4)의 제1 단부와 전기적으로 접촉할 수 있다. 제4 연결 전극(CNE4_3)은 서브 영역(SA)에서 제2 절연층(PAS2)을 관통하는 제2 컨택부(CT2)를 통해 제2 연결 전극(CNE2_3)과 전기적으로 접촉할 수 있다.
제5 연결 전극(CNE5_3)은 제1 절연층(PAS1) 상에서 제3 전극(RME3_3)과 중첩하도록 배치된 제1 연장부(CN_E1), 제4 전극(RME4_3)과 중첩하도록 배치된 제2 연장부(CN_E2), 및 제1 연장부(CN_E1)와 제2 연장부(CN_E2)를 연결하는 제1 연결부(CN_B1)를 포함할 수 있다. 제1 연결부(CN_B1)는 발광 영역(EMA)의 제1 방향(DR1) 타 측에 위치한 제1 뱅크(BNL1) 상에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 다만, 이에 제한되지 않고, 제5 연결 전극(CNE5_3)의 제1 연결부(CN_B1)는 발광 영역(EMA) 내에 배치될 수도 있다. 제5 연결 전극(CNE5_3)은 평면도 상 제2 연결 전극(CNE2_3)의 외면을 부분적으로 둘러싸는 형상을 가질 수 있다. 제1 연장부(CN_E1)는 제1 연결 전극(CNE1_3)과 제2 방향(DR2)으로 이격되고, 제2 연장부(CN_E2)는 제2 연결 전극(CNE2_3)과 제2 방향(DR2)으로 이격될 수 있다. 제1 연장부(CN_E1)는 제1 발광 소자(ED1)의 제2 단부와 전기적으로 접촉하고, 제2 연장부(CN_E2)는 제3 발광 소자(ED3)의 제1 단부와 전기적으로 접촉할 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 제5 연결 전극(CNE5_3)을 통해 서로 전기적으로 직렬로 연결될 수 있다.
제1 연장부(CN_E1) 및 제2 연장부(CN_E2)는 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치되며, 각각 서브 영역(SA)에서 제1 절연층(PAS1)을 관통하는 제4 컨택부(CT4) 및 제5 컨택부(CT5)를 통해 제3 전극(RME3_3) 및 제4 전극(RME4_3)과 전기적으로 접촉할 수 있다. 제3 전극(RME3_3)과 제4 전극(RME4_3)은 하부의 제4 도전층과 직접 연결되지 않으나, 제5 연결 전극(CNE5_3)을 통해 전기 신호는 전달되어 플로팅(Floating) 되지 않은 상태일 수 있다.
제6 연결 전극(CNE6_3)은 제2 절연층(PAS2) 상에서 제3 전극(RME3_3) 및 제1 연장부(CN_E1)와 중첩하도록 배치된 제3 연장부(CN_E3), 제4 전극(RME4_3) 및 제2 연장부(CN_E2)와 중첩하도록 배치된 제4 연장부(CN_E4), 및 제3 연장부(CN_E3)와 제4 연장부(CN_E4)를 전기적으로 연결하는 제2 연결부(CN_B2)를 포함할 수 있다. 제2 연결부(CN_B2)는 제1 연결부(CN_B1)와 중첩하도록 배치될 수 있다. 다만, 이에 제한되지 않고, 제6 연결 전극(CNE6_3)의 제2 연결부(CN_B2)는 발광 영역(EMA) 내에 배치될 수도 있다. 제6 연결 전극(CNE6_3)은 평면도 상 제4 연결 전극(CNE4_3)의 외면을 부분적으로 둘러싸는 형상을 가질 수 있다. 제3 연장부(CN_E3)는 제3 연결 전극(CNE3_3)과 제2 방향(DR2)으로 이격되고, 제4 연장부(CN_E4)는 제4 연결 전극(CNE4_3)과 제2 방향(DR2)으로 이격될 수 있다. 제3 연장부(CN_E3)는 제2 발광 소자(ED2)의 제1 단부와 전기적으로 접촉하고, 제4 연장부(CN_E4)는 제4 발광 소자(ED4)의 제2 단부와 전기적으로 접촉할 수 있다. 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 제6 연결 전극(CNE6_3)을 통해 서로 직렬로 연결될 수 있다.
한편, 제6 연결 전극(CNE6_3)의 제3 연장부(CN_E3) 및 제4 연장부(CN_E4)는 제5 연결 전극(CNE5_3)과 달리 제1 방향(DR1)으로 연장되되 발광 영역(EMA) 내에 배치되고 서브 영역(SA)에는 배치되지 않을 수 있다. 제5 연결 전극(CNE5_3) 중 서브 영역(SA)에서 제4 컨택부(CT4) 및 제5 컨택부(CT5) 상에 배치된 부분은 제6 연결 전극(CNE6_3)과 두께 방향으로 중첩하지 않을 수 있다.
표시 장치(10_3)는 서로 다른 전극(RME), 및 서로 다른 층에 배치된 복수의 발광 소자(ED; ED1, ED2, ED3, ED4)들이 연결 전극(CNE)들을 통해 연결되어 전기적으로 4단 직렬 연결을 구성할 수 있다.
도 20은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 20을 참조하면, 일 실시예에 따른 표시 장치(10_4)는 각 서브 화소(PXn)마다 더 많은 수의 연결 전극(CNE)들을 포함하여, 각 서브 화소(PXn)의 발광 소자(ED)들이 8단 직렬 연결을 구성할 수 있다. 본 실시예는 표시 장치(10_4)의 각 서브 화소(PXn)에 배치된 연결 전극(CNE)들의 개수 및 발광 소자(ED)들 사이의 직렬 연결이 다른 점에서 도 17의 실시예와 차이가 있다. 이하, 중복된 내용은 생략하고 발광 소자(ED)들과 연결 전극(CNE)들의 배치 및 연결에 대하여 설명하기로 한다.
도 17의 실시예와 비교하여, 일 실시예에 따른 표시 장치(10_4)는 제1 절연층(PAS1) 상에 배치된 발광 소자(ED)들로써, 제1 발광 소자(ED1), 제3 발광 소자(ED3), 제5 발광 소자(ED5) 및 제7 발광 소자(ED7)를 포함할 수 있다. 제1 발광 소자(ED1)와 제5 발광 소자(ED5)는 제1 전극(RME1_4) 및 제3 전극(RME3_4) 상에 배치된 발광 소자들이고, 제3 발광 소자(ED3) 및 제7 발광 소자(ED7)는 제2 전극(RME2_4) 및 제4 전극(RME4_4) 상에 배치된 발광 소자들일 수 있다. 표시 장치(10_4)는 제2 절연층(PAS2) 상에 배치된 발광 소자(ED)들로써, 제2 발광 소자(ED2), 제4 발광 소자(ED4), 제6 발광 소자(ED6) 및 제8 발광 소자(ED8)를 포함할 수 있다. 제2 발광 소자(ED2)와 제6 발광 소자(ED6)는 제1 전극(RME1_4) 및 제3 전극(RME3_4) 상에 배치된 발광 소자들이고, 제4 발광 소자(ED4) 및 제8 발광 소자(ED8)는 제2 전극(RME2_4) 및 제4 전극(RME4_4) 상에 배치된 발광 소자들일 수 있다. 도 13의 실시예와 유사하게, 발광 소자(ED)들은 상대적으로 인접한 발광 소자들끼리 발광 소자 그룹(ED#1, ED#2, ED#3, ED#4)을 구성할 수 있다. 제1 발광 소자(ED1)들과 제2 발광 소자(ED2)들은 제1 발광 소자 그룹(ED#1)을, 제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 제2 발광 소자 그룹(ED#2)을, 제5 발광 소자(ED5)와 제6 발광 소자(ED6)는 제3 발광 소자 그룹(ED#3)을, 제7 발광 소자(ED7)와 제8 발광 소자(ED8)는 제4 발광 소자 그룹(ED#4)을 구성할 수 있다.
연결 전극(CNE)들은 제1 내지 제4 연결 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4)에 더하여 제5 내지 제10 연결 전극(CNE5_4, CNE6_4, CNE7_4, CNE8_4, CNE9_4, CNE10_4)들을 더 포함할 수 있다. 제1 내지 제4 연결 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4)들의 배치 및 연결 관계는 실질적으로 도 17의 실시예와 동일하다. 다만, 제1 내지 제4 연결 전극(CNE1_4, CNE2_4, CNE3_4, CNE4_4)들은 제1 발광 소자 그룹(ED#1) 및 제2 발광 소자 그룹(ED#2)의 발광 소자(ED)들과만 전기적으로 접촉하도록 제1 방향(DR1)으로 연장된 길이가 도 17의 실시예에 비해 짧을 수 있다. 이들에 대한 자세한 설명은 생략하기로 한다.
제5 연결 전극(CNE5_4)은 제1 절연층(PAS1) 상에서 제3 전극(RME3_4) 및 제1 전극(RME1_4)과 중첩하도록 배치된다. 제5 연결 전극(CNE5_4)은 제1 발광 소자(ED1)들의 제2 단부 및 제5 발광 소자(ED5)들의 제1 단부와 전기적으로 접촉할 수 있다. 또한, 제5 연결 전극(CNE5_4)은 서브 영역(SA)에서 제4 컨택부(CT4)를 통해 제3 전극(RME3_4)과 전기적으로 접촉할 수 있다. 제6 연결 전극(CNE6_4)은 제2 절연층(PAS2) 상에서 제3 전극(RME3_4) 및 제1 전극(RME1_4), 또는 제5 연결 전극(CNE5_4)의 일부분과 중첩하도록 배치된다. 제6 연결 전극(CNE6_4)은 제2 발광 소자(ED2)들의 제1 단부 및 제6 발광 소자(ED6)들의 제2 단부와 전기적으로 접촉할 수 있다. 제5 연결 전극(CNE5_4) 및 제6 연결 전극(CNE6_4)의 평면도 상 형상은 도 13의 제5 연결 전극(CNE5_1) 및 제6 연결 전극(CNE6_1)과 유사할 수 있다.
제7 연결 전극(CNE7_4)은 제1 절연층(PAS1) 상에서 제3 전극(RME3_4) 및 제4 전극(RME4_4)과 중첩하도록 배치된다. 제7 연결 전극(CNE7_4)은 제5 발광 소자(ED5)들의 제2 단부 및 제7 발광 소자(ED7)들의 제1 단부와 전기적으로 접촉할 수 있다. 제8 연결 전극(CNE8_4)은 제2 절연층(PAS2) 상에서 제3 전극(RME3_4) 및 제4 전극(RME4_4), 또는 제7 연결 전극(CNE7_4)과 중첩하도록 배치된다. 제8 연결 전극(CNE8_4)은 제6 발광 소자(ED6)들의 제1 단부 및 제8 발광 소자(ED8)들의 제2 단부와 전기적으로 접촉할 수 있다. 제7 연결 전극(CNE7_4) 및 제8 연결 전극(CNE8_4)의 평면도 상 형상은 도 17의 제5 연결 전극(CNE5_3) 및 제6 연결 전극(CNE6_3)과 유사할 수 있다. 도면에서는 제7 연결 전극(CNE7_4)과 제8 연결 전극(CNE8_4)이 제1 뱅크(BNL1) 상에서 절곡된 형상으로 예시되어 있으나, 이에 제한되지 않는다. 제7 연결 전극(CNE7_4)과 제8 연결 전극(CNE8_4)은 발광 영역(EMA) 내에서 절곡될 수도 있다.
제9 연결 전극(CNE9_4)은 제1 절연층(PAS1) 상에서 제2 전극(RME2_4) 및 제4 전극(RME4_4)과 중첩하도록 배치된다. 제9 연결 전극(CNE9_4)은 제7 발광 소자(ED7)들의 제2 단부 및 제3 발광 소자(ED3)들의 제1 단부와 전기적으로 접촉할 수 있다. 제10 연결 전극(CNE10_4)은 제2 절연층(PAS2) 상에서 제2 전극(RME2_4) 및 제4 전극(RME4_4), 또는 제9 연결 전극(CNE9_4)과 중첩하도록 배치된다. 제10 연결 전극(CNE10_4)은 제8 발광 소자(ED8)들의 제1 단부 및 제4 발광 소자(ED4)들의 제2 단부와 전기적으로 접촉할 수 있다. 제9 연결 전극(CNE9_4) 및 제10 연결 전극(CNE10_4)의 평면도 상 형상은 제6 연결 전극(CNE6_4)과 유사할 수 있다.
표시 장치(10_4)는 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)가 제2 연결 전극(CNE2_4) 및 제4 연결 전극(CNE4_4)을 통해 전기적으로 직렬로 연결될 수 있다. 또한, 복수의 발광 소자 그룹(ED#1, ED#2, ED#3, ED#4)들은 복수의 연결 전극(CNE)들을 통해 전기적으로 직렬로 연결될 수 있다. 이에 따라, 표시 장치(10_4)는 발광 소자(ED)들이 8단 직렬 연결을 구성하여 각 서브 화소(PXn)의 휘도가 더욱 향상될 수 있다.
한편, 상술한 바와 같이, 복수의 전극(RME1_4, RME2_4, RME3_4, RME4_4)들은 발광 영역(EMA) 내에서 분리부(ROP)를 기준으로 각각 분리될 수 있다. 이 경우, 각 전극(RME1_4, RME2_4, RME3_4, RME4_4)들은 분리부(ROP)를 기준으로 발광 영역(EMA)의 제1 방향(DR1) 일 측과 타 측으로 나뉘어진 전극으로 나뉘어질 수 있고, 이들은 각각 서로 다른 전극 그룹을 구성할 수 있다. 하나의 전극이 발광 영역(EMA)의 분리부(ROP)를 기준으로 나뉘어진 실시예에서, 연결 전극(CNE)들 중 다른 전극(RME)들에 걸쳐 배치되도록 발광 영역(EMA) 내에서 절곡된 연결 전극들, 예컨대 제5 연결 전극(CNE5_4), 제6 연결 전극(CNE6_4), 제9 연결 전극(CNE9_4) 및 제10 연결 전극(CNE10_4)은 절곡된 부분인 연결부가 발광 영역(EMA) 내의 분리부(ROP)에 배치될 수도 있다.
도 21은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 21을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 발광 소자(ED)들이 8단 직렬 연결을 구성하되, 연결 전극(CNE)들의 배치는 도 20의 표시 장치(10_4)와 다를 수 있다. 서로 전기적으로 직렬로 연결된 발광 소자(ED; ED1, ED2, ED3, ED4)들의 배치도 도 20의 표시 장치(10_4)와 다를 수 있다.
도 20의 실시예와 비교하여, 일 실시예에 따른 표시 장치(10_5)는 제1 절연층(PAS1) 상에 배치된 발광 소자로서, 제1 발광 소자(ED1)와 제7 발광 소자(ED7)가 제1 전극(RME1_5) 및 제3 전극(RME3_5) 상에 배치되고, 제3 발광 소자(ED3)와 제5 발광 소자(ED5)가 제2 전극(RME2_5) 및 제4 전극(RME4_5) 상에 배치될 수 있다. 표시 장치(10_5)는 제2 절연층(PAS2) 상에 배치된 발광 소자로서, 제2 발광 소자(ED2)와 제8 발광 소자(ED8)가 제1 전극(RME1_5) 및 제3 전극(RME3_5) 상에 배치되고, 제4 발광 소자(ED4)와 제6 발광 소자(ED6)가 제2 전극(RME2_5) 및 제4 전극(RME4_5) 상에 배치된다.
제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 각각 제1 연결 전극(CNE1_5) 및 제3 연결 전극(CNE3_5)을 통해 제1 타입 전극인 제1 전극(RME1_5) 및 제2 전극(RME2_5)과 전기적으로 연결될 있다. 제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 각각 제2 연결 전극(CNE2_5) 및 제4 연결 전극(CNE4_5)을 통해 서로 전기적으로 연결될 수 있다. 제2 연결 전극(CNE2_5)과 제4 연결 전극(CNE4_5)은 제2 절연층(PAS2)을 관통하는 제2 컨택부(CT2)를 통해 서로 전기적으로 연결될 수 있다. 몇몇 실시예에서, 제2 컨택부(CT2)는 발광 영역(EMA) 내에 형성될 수 있으나, 이에 제한되지 않는다. 도 17의 실시예예서 제3 컨택부(CT3)와 유사하게, 제2 컨택부(CT2)는 발광 영역(EMA)이 아닌 다른 서브 화소(PXn)의 서브 영역(SA)에 배치될 수도 있다.
제5 발광 소자(ED5)는 제5 연결 전극(CNE5_5)을 통해 제1 연결 전극(CNE1_5)과 전기적으로 연결되고, 제7 발광 소자(ED7)는 제7 연결 전극(CNE7_5)을 통해 제5 발광 소자(ED5)와 전기적으로 연결되며, 제3 발광 소자(ED3)는 제9 연결 전극(CNE9_5)을 통해 제7 발광 소자(ED7)와 전기적으로 연결될 수 있다.
제5 연결 전극(CNE5_5)은 제1 절연층(PAS1) 상에서 제3 전극(RME3_5) 및 제4 전극(RME4_5)과 중첩하도록 배치되도록 서브 영역(SA)에 걸쳐 절곡된 형상을 가질 수 있다. 제5 연결 전극(CNE5_5)은 발광 영역(EMA)에 배치된 부분이 제1 발광 소자(ED1)의 제2 단부 및 제5 발광 소자(ED5)의 제1 단부와 전기적으로 접촉하고, 서브 영역(SA)에 배치된 부분이 제4 컨택부(CT4) 및 제5 컨택부(CT5)를 통해 제3 전극(RME3_5) 및 제4 전극(RME4_5)과 전기적으로 접촉할 수 있다.
제7 연결 전극(CNE7_5)은 제1 절연층(PAS1) 상에서 제2 전극(RME2_5) 및 제1 전극(RME1_5)과 중첩하도록 배치되도록 발광 영역(EMA) 내에서 절곡된 형상을 가질 수 있다. 제7 연결 전극(CNE7_5)은 제5 발광 소자(ED5)의 제2 단부 및 제7 발광 소자(ED7)의 제1 단부와 접촉할 수 있다. 제7 연결 전극(CNE7_5)의 평면도 상 형상은 도 17의 제5 연결 전극(CNE5_4)과 유사하되, 적어도 제7 연결 전극(CNE7_5)이 도 20의 제5 연결 전극(CNE5_4)보다 제2 방향(DR2)으로 절곡된 부분의 길이가 더 길고 제2 전극(RME2_5) 및 제1 전극(RME1_5)에 걸쳐 배치된 점에서 차이가 있다.
제9 연결 전극(CNE9_5)도 제1 절연층(PAS1) 상에서 제3 전극(RME3_5) 및 제4 전극(RME4_5)과 중첩하도록 배치되도록 제1 뱅크(BNL1) 상에서 절곡된 형상을 가질 수 있다. 제9 연결 전극(CNE9_5)은 발광 영역(EMA)에 배치된 부분이 제7 발광 소자(ED7)의 제2 단부 및 제3 발광 소자(ED3)의 제1 단부와 전기적으로 접촉할 수 있다. 제9 연결 전극(CNE9_5)의 평면도 상 형상은 도 17의 제7 연결 전극(CNE7_4)과 유사할 수 있다.
제4 발광 소자(ED4)는 제10 연결 전극(CNE10_5)을 통해 제8 발광 소자(ED8)와 전기적으로 연결되고, 제8 발광 소자(ED8)는 제8 연결 전극(CNE8_5)을 통해 제6 발광 소자(ED6)와 전기적으로 연결되며, 제6 발광 소자(ED6)는 제6 연결 전극(CNE6_5)을 통해 제3 연결 전극(CNE3_5)과 전기적으로 연결될 수 있다.
제10 연결 전극(CNE10_5)은 제2 절연층(PAS2) 상에서 제9 연결 전극(CNE9_5)과 중첩하도록 배치될 수 있다. 제10 연결 전극(CNE10_5)도 제1 뱅크(BNL1) 상에서 절곡된 형상을 가질 수 있고, 제10 연결 전극(CNE10_5) 중 발광 영역(EMA)에 배치된 부분이 제4 발광 소자(ED4)의 제2 단부 및 제8 발광 소자(ED8)의 제1 단부와 접촉할 수 있다. 제10 연결 전극(CNE10_5)의 평면도 상 형상은 제9 연결 전극(CNE9_5)과 동일할 수 있다.
제8 연결 전극(CNE8_5)은 제2 절연층(PAS2) 상에서 제7 연결 전극(CNE7_5)과 중첩하도록 배치될 수 있다. 제8 연결 전극(CNE8_5)도 발광 영역(EMA) 내에서 절곡된 형상을 가질 수 있고, 제8 발광 소자(ED8)의 제2 단부 및 제6 발광 소자(ED6)의 제1 단부와 전기적으로 접촉할 수 있다. 제8 연결 전극(CNE8_5)의 평면도 상 형상은 제7 연결 전극(CNE7_5)과 동일할 수 있다.
제6 연결 전극(CNE6_5)은 제2 절연층(PAS2) 상에서 제5 연결 전극(CNE5_5)과 중첩하도록 배치될 수 있다. 제6 연결 전극(CNE6_5)도 서브 영역(SA)에 걸쳐 절곡된 형상을 가질 수 있고, 제6 발광 소자(ED6)의 제2 단부 및 제2 발광 소자(ED2)의 제1 단부와 전기적으로 접촉할 수 있다. 제6 연결 전극(CNE6_5)의 평면도 상 형상은 제5 연결 전극(CNE5_5)과 유사하되, 적어도 제6 연결 전극(CNE6_5)은 제5 연결 전극(CNE5_5)과 서브 영역(SA)에서 제4 및 제5 컨택부(CT4, CT5)를 통해 전극(RME)들과 전기적으로 접촉하지 않는 점에서 차이가 있다.
도면에서는 제6 연결 전극(CNE6_5)이 서브 영역(SA)에서 절곡되고, 제9 연결 전극(CNE9_5)과 제10 연결 전극(CNE10_5)이 제1 뱅크(BNL1) 상에서 절곡된 형상으로 예시되어 있으나, 이에 제한되지 않는다. 이들은 발광 영역(EMA) 내에서 절곡될 수도 있다.
표시 장치(10_5)는 발광 소자(ED)들이 8단 직렬 연결을 구성하여 각 서브 화소(PXn)의 휘도가 향상될 수 있다. 전극(RME)들에 걸쳐 배치된 연결 전극(CNE)들이 전극(RME) 상에 배치된 위치가 서로 동일할 수 있다. 예를 들어, 제5 연결 전극(CNE5_5)은 발광 영역(EMA)에 배치된 부분이 각각 제3 전극(RME3_5)의 제2 방향(DR2) 타 측과 제4 전극(RME4_5)의 제2 방향(DR2) 타 측일 수 있다. 이와 유사하게, 제7 연결 전극(CNE7_5)은 발광 영역(EMA)에 배치된 부분이 각각 제2 전극(RME2_5)의 제2 방향(DR2) 일 측과 제1 전극(RME1_5)의 제2 방향(DR2) 일 측일 수 있다. 본 실시예는 도 20의 실시예와 유사하게 발광 소자(ED)들의 8단 직렬 연결을 구성하면서 연결 전극(CNE)들의 배치를 달리하여 연결 전극(CNE)과 전극(RME)이 중첩된 오버레이(Overlay) 설계가 용이한 이점이 있다.
도 22는 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 22를 참조하면, 일 실시예에 따른 표시 장치(10_6)는 제2 발광 소자(ED2)들 상에 배치된 제3 절연층(PAS3)과 제3 발광 소자(ED3)들을 더 포함할 수 있다. 표시 장치(10_6)는 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)에 더하여, 두께 방향으로 적층된 제3 발광 소자(ED3)를 더 포함하여 단위 면적 당 배치된 발광 소자(ED)들의 수가 더 증가할 수 있다.
제2 발광 소자(ED2) 및 제2 연결 전극층(CNL2) 상에는 제3 절연층(PAS3)이 배치될 수 있다. 제3 절연층(PAS3)은 제2 절연층(PAS2) 상에 전면적으로 배치되며, 제2 발광 소자(ED2)와 제3 연결 전극(CNE3) 및 제4 연결 전극(CNE4)을 덮거나 중첩하도록 배치될 수 있다.
복수의 제3 발광 소자(ED3)들은 제3 절연층(PAS3) 상에 직접 배치될 수 있다. 제1 발광 소자(ED1)와 유사하게, 제3 발광 소자(ED3)들도 양 단부가 제1 전극(RME1) 및 제2 전극(RME2) 상에 놓이도록 배치될 수 있다. 제3 발광 소자(ED3)들의 제1 단부는 제1 전극(RME1) 상에 놓이고 제2 단부는 제2 전극(RME2) 상에 놓일 수 있다. 즉, 제3 발광 소자(ED3)는 제1 단부의 배향 방향이 제1 발광 소자(ED1)와 동일하되 제2 발광 소자(ED2)와 반대일 수 있다.
제5 연결 전극(CNE5)은 제3 절연층(PAS3) 상에서 제1 전극(RME1) 및 제3 연결 전극(CNE3)과 중첩하도록 배치될 수 있다. 제6 연결 전극(CNE6)은 제3 절연층(PAS3) 상에서 제2 전극(RME2) 및 제4 연결 전극(CNE4)과 중첩하도록 배치될 수 있다. 제5 연결 전극(CNE5)은 제3 발광 소자(ED3)의 제1 단부와 전기적으로 접촉하고 제6 연결 전극(CNE6)은 제3 발광 소자(ED3)의 제2 단부와 전기적으로 접촉할 수 있다.
도면에 도시하지 않았으나, 제3 연결 전극(CNE3)은 제3 절연층(PAS3)을 관통하는 컨택부를 통해 제5 연결 전극(CNE5)과 전기적으로 접촉하고, 제6 연결 전극(CNE6)은 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)을 관통하는 컨택부를 통해 제2 전극(RME2)과 전기적으로 접촉할 수 있다. 도 3의 실시예와 달리, 제3 연결 전극(CNE3)은 전극 연장부(CP)가 생략될 수 있다. 제2 발광 소자(ED2)는 제3 절연층(PAS3) 상에 배치된 연결 전극(CNE)들을 통해 제3 발광 소자(ED3)와 전기적으로 직렬로 연결될 수 있다.
도 23은 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 23을 참조하면, 일 실시예에 따른 표시 장치(10_7)는 제조 공정 중 발광 소자(ED)들의 정렬 위치를 고정시키는 절연층을 더 포함할 수 있다. 제1 발광 소자(ED1)들 상에 배치된 제4 절연층(PAS4) 및 제2 발광 소자(ED2)들 상에 배치된 제5 절연층(PAS5)을 더 포함할 수 있다. 제4 절연층(PAS4) 및 제5 절연층(PAS5)은 연결 전극(CNE)들을 형성하는 공정 이전에 발광 소자(ED; ED1, ED2)들을 부분적으로 중첩하도록 배치될 수 있다. 제4 절연층(PAS4) 및 제5 절연층(PAS5)은 연결 전극(CNE)들을 형성하는 공정에서 발광 소자(ED)들이 이탈하는 것을 방지할 수 있다. 본 실시예는 제1 발광 소자(ED1) 및 제2 발광 소자(ED2) 상에 배치된 제4 절연층(PAS4) 및 제5 절연층(PAS5)을 더 포함하는 점에서 도 4의 실시예와 차이가 있다.
제4 절연층(PAS4)은 제1 절연층(PAS1)과 제1 발광 소자(ED1) 상에 부분적으로 배치될 수 있다. 예를 들어, 제4 절연층(PAS4)은 제1 발광 소자(ED1)의 외면을 부분적으로 중첩하도록 배치되며, 제1 발광 소자(ED1)의 양 단부는 중첩하지 않도록 배치될 수 있다. 제4 절연층(PAS4) 중 제1 발광 소자(ED1) 상에 배치된 부분은 평면도상 제1 절연층(PAS1) 상에서 제1 방향(DR1)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다.
제5 절연층(PAS5)은 제2 절연층(PAS2)과 제2 발광 소자(ED2) 상에 부분적으로 배치될 수 있다. 예를 들어, 제5 절연층(PAS5)은 제2 발광 소자(ED2)의 외면을 부분적으로 중첩하도록 배치되며, 제2 발광 소자(ED2)의 양 단부는 중첩하지 않도록 배치될 수 있다. 제5 절연층(PAS5) 중 제2 발광 소자(ED2) 상에 배치된 부분은 평면도상 제2 절연층(PAS2) 상에서 제1 방향(DR1)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다.
제4 절연층(PAS4)과 제5 절연층(PAS5)은 발광 소자(ED; ED1, ED2)들을 보호함과 동시에 표시 장치(10_7)의 제조 공정에서 발광 소자(ED)들을 고정시킬 수 있다.
제1 연결 전극층(CNL1)의 연결 전극(CNE1, CNE2)들은 제4 절연층(PAS4) 상에서 서로 이격되어 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 발광 소자(ED1)의 제1 단부와 전기적으로 접촉하며 일부분이 제4 절연층(PAS4) 상에 배치되고, 제2 연결 전극(CNE2)은 제1 발광 소자(ED1)의 제2 단부와 전기적으로 접촉하며 일부분이 제4 절연층(PAS4) 상에 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제4 절연층(PAS4) 중 제1 발광 소자(ED1)와 중첩하는 부분 상에서 서로 제2 방향(DR2)으로 이격될 수 있다.
이와 유사하게, 제2 연결 전극층(CNL2)의 연결 전극(CNE3, CNE4)들은 제5 절연층(PAS5) 상에서 서로 이격되어 배치될 수 있다. 제3 연결 전극(CNE3)은 제2 발광 소자(ED2)의 제2 단부와 전기적으로 접촉하며 일부분이 제5 절연층(PAS5) 상에 배치되고, 제4 연결 전극(CNE4)은 제2 발광 소자(ED2)의 제1 단부와 전기적으로 접촉하며 일부분이 제5 절연층(PAS5) 상에 배치될 수 있다. 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 제5 절연층(PAS5) 중 제2 발광 소자(ED2)와 중첩하는 부분 상에서 서로 제2 방향(DR2)으로 이격될 수 있다.
일 실시예에 따른 표시 장치(10_7)는 발광 소자(ED; ED1, ED2)들과 중첩하는 절연층(PAS4, PAS5)들을 더 포함하여 발광 소자(ED)들이 제조 공정에서 이탈하는 것을 방지할 수 있다.
도 24는 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 24를 참조하면, 일 실시예에 따른 표시 장치(10_8)는 각 연결 전극층(CNL)의 연결 전극(CNE)들이 서로 다른 층에 배치될 수 있다. 표시 장치(10_8)는 제6 절연층(PAS6) 및 제7 절연층(PAS7)을 더 포함하여 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2), 및 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)이 서로 다른 층에 배치될 수 있다. 본 실시예는 표시 장치(10_8)가 더 많은 수의 절연층(PAS6, PAS7)들을 포함하는 점에서 도 23의 실시예와 차이가 있다.
제6 절연층(PAS6)은 제1 절연층(PAS1), 제4 절연층(PAS4) 및 제2 연결 전극(CNE2) 상에 배치될 수 있다. 제6 절연층(PAS6)은 제1 절연층(PAS1) 및 제4 절연층(PAS4) 상에 전면적으로 배치되되, 제1 연결 전극(CNE1)이 배치되는 제1 발광 소자(ED1)의 제1 단부는 노출하도록 배치될 수 있다. 제1 연결 전극(CNE1)은 일부분이 제6 절연층(PAS6) 상에 배치되며, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제6 절연층(PAS6)에 의해 상호 절연될 수 있다.
이와 유사하게, 제7 절연층(PAS7)은 제2 절연층(PAS2), 제5 절연층(PAS5) 및 제4 연결 전극(CNE4) 상에 배치될 수 있다. 제7 절연층(PAS7)은 제2 절연층(PAS2) 및 제5 절연층(PAS5) 상에 전면적으로 배치되되, 제3 연결 전극(CNE3)이 배치되는 제2 발광 소자(ED2)의 제2 단부는 노출하도록 배치될 수 있다. 제3 연결 전극(CNE3)은 일부분이 제7 절연층(PAS7) 상에 배치되며, 제3 연결 전극(CNE3)과 제4 연결 전극(CNE4)은 제7 절연층(PAS7)에 의해 상호 절연될 수 있다.
이상의 실시예들에서는 동일한 연결 전극층(CNL)에 배치된 연결 전극(CNE)들이 동시에 형성될 수 있다. 다만, 본 실시예에 따른 표시 장치(10_8)는 각 연결 전극(CNE)들 사이에 적어도 하나의 절연층들이 배치되어 각각 다른 공정에서 형성될 수 있다. 예를 들어, 제1 발광 소자(ED1)를 배치한 뒤 제4 절연층(PAS4)을 형성하면, 제2 연결 전극(CNE2)을 먼저 형성하고, 순차적으로 제6 절연층(PAS6)과 제1 연결 전극(CNE1)을 형성할 수 있다. 또한, 제2 발광 소자(ED2)를 배치한 뒤 제5 절연층(PAS5)을 형성하면, 제4 연결 전극(CNE4)을 먼저 형성하고 순차적으로 제7 절연층(PAS7)과 제3 연결 전극(CNE3)을 형성할 수 있다. 본 실시예에 따른 표시 장치(10_8)는 동일한 발광 소자(ED; ED1, ED2)와 전기적으로 접촉하는 연결 전극(CNE)들을 절연층(예를 들어 제6 절연층(PAS6) 및 제7 절연층(PAS7))을 통해 상호 절연시킴에 따라, 제조 공정에서 연결 전극 재료들의 잔사에 따른 단락 문제를 방지할 수 있다.
도 25는 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도이다.
도 25를 참조하면, 일 실시예에 따른 표시 장치(10_9)는 각 전극(RME)들과 비아층(VIA) 사이에 배치된 제2 뱅크(BNL2)들을 더 포함할 수 있다. 복수의 전극(RME)들은 발광 영역(EMA)에 배치된 부분이 제2 뱅크(BNL2) 상에 배치되며, 발광 소자(ED)들은 서로 이격된 제2 뱅크(BNL2)들 사이에 배치될 수 있다. 본 실시예의 표시 장치(10_9)는 전극(RME)의 하부에 배치된 제2 뱅크(BNL2)들을 더 포함하는 점에서 도 4의 실시예와 차이가 있다.
제2 뱅크(BNL2)는 비아층(VIA) 상에 직접 배치될 수 있다. 제2 뱅크(BNL2)는 발광 영역(EMA)의 중심에서 제1 방향(DR1)으로 연장되어 배치될 수 있다. 표시 장치(10_9)는 각 서브 화소(PXn)에 복수의 제2 뱅크(BNL2)들이 배치되며, 이들은 서로 이격될 수 있다. 예를 들어, 제2 뱅크(BNL2)는 각 발광 영역(EMA)에서 서로 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 각각 서로 다른 제2 뱅크(BNL2) 상에 배치될 수 있다.
제2 뱅크(BNL2)들은 제1 방향(DR1)으로 연장된 길이가 제1 뱅크(BNL1)가 둘러싸는 영역의 제1 방향(DR1) 길이보다 작을 수 있다. 예를 들어, 제2 뱅크(BNL2)는 각 서브 화소(PXn)의 발광 영역(EMA) 내에 배치되어 표시 영역(DPA) 전면에서 비교적 좁은 폭을 갖고 일 방향으로 연장된 섬형의 패턴을 형성할 수 있다.
제2 뱅크(BNL2)는 비아층(VIA)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제2 뱅크(BNL2)의 돌출된 부분은 경사진 측면을 가질 수 있다. 다만, 이에 제한되지 않고 제2 뱅크(BNL2)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제2 뱅크(BNL2)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
일 실시예에서, 제1 전극(RME1) 및 제2 전극(RME2)의 제2 방향(DR2)으로 측정된 폭은 제2 뱅크(BNL2)보다 작을 수 있다.
제1 전극(RME1)과 제2 전극(RME2)은 제2 뱅크(BNL2)의 일 측면과만 중첩하도록 배치될 수 있다. 다만, 이에 제한되지 않고 전극(RME)들의 제2 방향(DR2)으로 측정된 폭은 제2 뱅크(BNL2)보다 클 수 있고, 전극(RME)들은 제2 뱅크(BNL2)의 양 측면과 중첩할 수도 있다. 복수의 전극(RME)들은 적어도 제2 뱅크(BNL2)의 일 측면과 중첩하도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
전극(RME)들이 제2 방향(DR2)으로 이격된 간격은 제2 뱅크(BNL2)들 사이의 간격보다 좁을 수 있다. 표시 장치(10_9)가 제2 뱅크(BNL2)들을 더 포함하더라도, 각 전극(RME)들은 적어도 일부 영역이 비아층(VIA) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
일 실시예에서, 제1 전극(RME1)과 제2 전극(RME2)은 제2 뱅크(BNL2)의 적어도 일 측면과 중첩하도록 배치될 수 있다. 제2 뱅크(BNL2)들은 소정의 높이를 갖고 측면이 경사지거나 곡률진 형상을 가질 수 있고, 발광 소자(ED)들은 제2 방향(DR2)으로 이격된 제2 뱅크(BNL2)들 사이에 배치된다. 발광 소자(ED)에서 생성된 광들은 발광 소자(ED)들의 양 단부 방향으로 방출될 수 있고, 상기 광들은 제2 뱅크(BNL2)의 측면 상에 놓인 전극(RME)을 향해 진행할 수 있다. 상술한 바와 같이, 전극(RME)들은 반사율이 높은 재료를 포함할 수 있고, 발광 소자(ED)에서 방출된 광들은 전극(RME)에서 비아층(VIA)의 상부 방향으로 반사될 수 있다. 표시 장치(10_9)는 비아층(VIA)과 전극(RME) 사이에 배치된 제2 뱅크(BNL2)들을 더 포함하여 전면 출광 효율이 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 기판;
    상기 기판 상에 배치되고 서로 이격된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치된 제1 절연층;
    상기 제1 절연층 상에 배치되고, 상기 제1 전극 및 상기 제2 전극 상에 각각 배치된 제1 단부 및 제2 단부를 포함하는 복수의 제1 발광 소자들;
    상기 제1 전극 상에 배치되어 상기 복수의 제1 발광 소자들 각각의 제1 단부와 전기적으로 접촉하는 제1 연결 전극, 및 상기 제2 전극 상에 배치되어 상기 복수의 제1 발광 소자들 각각의 제2 단부와 전기적으로 접촉하는 제2 연결 전극;
    상기 복수의 제1 발광 소자, 상기 제1 연결 전극 및 상기 제2 연결 전극 상에 배치된 제2 절연층;
    상기 제2 절연층 상에 배치되고, 상기 제1 전극 및 상기 제2 전극 상에 각각 배치된 제1 단부 및 제2 단부를 포함하는 복수의 제2 발광 소자들; 및
    상기 제1 연결 전극 상에 배치되어 상기 제2 복수의 발광 소자들 각각의 제1 단부와 전기적으로 접촉하는 제3 연결 전극, 및 상기 제2 연결 전극 상에 배치되어 상기 복수의 제2 발광 소자들 각각의 제2 단부와 전기적으로 접촉하는 제4 연결 전극을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 제1 발광 소자들 중 적어도 일부는 상기 복수의 제2 발광 소자와 두께 방향으로 중첩하는 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 제1 발광 소자 및 상기 복수의 제2 발광 소자들 각각은 제1 반도체층, 제2 반도체층 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층을 포함하고,
    상기 제1 발광 소자는 상기 제1 반도체층이 배치된 일 단부가 향하는 방향이 상기 제2 발광 소자의 상기 제1 반도체층이 배치된 일 단부가 향하는 방향과 반대인 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 연결 전극은 상기 제1 절연층을 관통하는 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고,
    상기 제4 연결 전극은 상기 제2 절연층을 관통하는 제2 컨택부를 통해 상기 제2 연결 전극과 전기적으로 접촉하며,
    상기 제3 연결 전극은 상기 제1 절연층 및 상기 제2 절연층을 관통하는 제3 컨택부를 통해 상기 제2 전극과 전기적으로 접촉하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제3 연결 전극은 상기 제1 전극 및 상기 제2 전극에 걸쳐 배치된 전극 연장부를 포함하고,
    상기 전극 연장부는 상기 제3 컨택부를 통해 상기 제2 전극과 전기적으로 접촉하는 표시 장치.
  6. 제4 항에 있어서,
    상기 제2 연결 전극은 상기 제1 전극 및 상기 제2 전극과 직접 연결되지 않는 표시 장치.
  7. 제4 항에 있어서,
    상기 기판 상에 배치된 복수의 전압 배선 및 도전 패턴을 포함하는 도전층, 및 상기 도전층과 상기 제1 전극 및 상기 제2 전극 사이에 배치된 비아층을 더 포함하고,
    상기 제1 전극은 상기 비아층을 관통하는 제1 전극 컨택홀을 통해 상기 도전 패턴과 전기적으로 연결되고,
    상기 제2 전극은 상기 비아층을 관통하는 제2 전극 컨택홀을 통해 상기 복수의 전압 배선 중 어느 하나와 전기적으로 연결된 표시 장치.
  8. 제4 항에 있어서,
    발광 영역 및 상기 발광 영역과 제1 방향으로 이격된 서브 영역을 더 포함하고,
    상기 복수의 제1 발광 소자 및 상기 복수의 제2 발광 소자들은 상기 발광 영역 내에 배치되고,
    상기 제1 전극 및 상기 제2 전극은 상기 제1 방향으로 연장되어 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되며,
    상기 제1 컨택부, 및 상기 제3 컨택부는 상기 서브 영역에 배치된 표시 장치.
  9. 제1 항에 있어서,
    상기 제2 전극을 사이에 두고 상기 제1 전극과 이격된 제3 전극;
    상기 제1 절연층 상에서 상기 제2 전극 및 상기 제3 전극 상에 배치된 복수의 제3 발광 소자들; 및
    상기 제2 전극 및 상기 제3 전극 상에 배치된 복수의 제4 발광 소자들을 더 포함하고,
    상기 제2 절연층은 상기 복수의 제3 발광 소자 상에도 배치되며,
    상기 복수의 제4 발광 소자는 상기 제2 절연층 상에 직접 배치된 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 연결 전극은 상기 제1 전극 상에 배치된 제1 부분,
    상기 제3 전극 상에 배치되어 상기 제3 복수의 발광 소자들 각각의 제1 단부와 전기적으로 접촉하는 제2 부분, 및
    상기 제1 부분과 상기 제2 부분을 전기적으로 연결하는 제3 부분을 포함하고,
    상기 제3 연결 전극은 상기 제1 부분 상에 배치된 제4 부분,
    상기 제2 부분 상에 배치되어 상기 복수의 제4 발광 소자들 각각의 제1 단부와 전기적으로 접촉하는 제5 부분, 및
    상기 제4 부분과 상기 제5 부분을 전기적으로 연결하는 제6 부분을 포함하며,
    제2 연결 전극은 상기 제3 복수의 발광 소자들 각각의 제2 단부와 전기적으로 접촉하고, 상기 제4 연결 전극은 상기 복수의 제4 발광 소자들 각각의 제2 단부와 접촉하는 표시 장치.
  11. 제1 항에 있어서,
    상기 복수의 제2 발광 소자, 상기 제3 연결 전극 및 상기 제4 연결 전극 상에 배치된 제3 절연층;
    상기 제3 절연층 상에 배치되고, 상기 제1 전극 및 상기 제2 전극 상에 각각 배치된 제1 단부 및 제2 단부를 포함하는 복수의 제3 발광 소자들;
    상기 제3 연결 전극 상에 배치되어 상기 복수의 제3 발광 소자들 각각의 제1 단부와 전기적으로 접촉하는 제5 연결 전극; 및
    상기 제4 연결 전극 상에 배치되어 상기 복수의 제3 발광 소자들 각각의 제2 단부와 전기적으로 접촉하는 제6 연결 전극을 더 포함하는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 절연층 상에 배치되어 상기 복수의 제1 발광 소자 및 상기 복수의 제2 발광 소자들이 배치된 영역을 둘러싸는 제1 뱅크를 더 포함하고,
    상기 제2 절연층은 상기 제1 뱅크 상에도 배치된 표시 장치.
  13. 제12 항에 있어서,
    상기 복수의 제1 발광 소자와 상기 제2 절연층 사이에 배치된 제4 절연층, 및
    상기 복수의 제2 발광 소자 상에 배치된 제5 절연층을 더 포함하고,
    상기 제1 연결 전극 및 상기 제2 연결 전극은 일부분이 상기 제4 절연층 상에 배치되고,
    상기 제3 연결 전극과 상기 제4 연결 전극은 일부분이 상기 제5 절연층 상에 배치된 표시 장치.
  14. 제13 항에 있어서,
    상기 제2 연결 전극과 상기 제2 절연층 사이에 배치된 제6 절연층, 및 상기 제4 연결 전극 상에 배치된 제7 절연층을 더 포함하고,
    상기 제1 연결 전극은 일부분이 상기 제6 절연층 상에 배치되고 상기 제3 연결 전극은 일부분이 상기 제7 절연층 상에 배치된 표시 장치.
  15. 제12 항에 있어서,
    상기 기판과 상기 제1 전극 사이 및 상기 기판과 상기 제2 전극 사이에 배치되어 서로 이격된 복수의 제2 뱅크들을 더 포함하고,
    상기 복수의 제1 발광 소자들은 상기 복수의 제2 뱅크들 사이에 배치된 표시 장치.
  16. 발광 영역과 상기 발광 영역과 제1 방향으로 이격된 서브 영역;
    상기 제1 방향으로 연장되어 상기 발광 영역 및 상기 서브 영역에 걸쳐 배치되고 서로 제2 방향으로 이격된 복수의 전극들로서, 상기 전극들은
    제1 전극,
    상기 제1 전극과 상기 제2 방향으로 이격된 제2 전극,
    상기 제1 전극과 상기 제2 전극 사이에 배치된 제3 전극, 및
    상기 제2 전극을 사이에 두고 상기 제3 전극과 상기 제2 방향으로 이격된 제4 전극을 포함하고,
    상기 제2 방향으로 이격된 상기 전극들 상에 배치된 복수의 발광 소자들로서, 상기 발광 소자들은
    상기 제1 전극과 상기 제3 전극 상에 배치된 복수의 제1 발광 소자들과 제2 발광 소자들, 및
    상기 제2 전극과 상기 제4 전극 상에 배치된 제3 발광 소자들과 제4 발광 소자들을 포함하고,
    상기 제1 전극 상에 배치되어 상기 복수의 제1 발광 소자와 전기적으로 접촉하는 제1 연결 전극;
    상기 제2 전극 상에 배치되어 상기 복수의 제3 발광 소자와 전기적으로 접촉하는 제2 연결 전극;
    상기 제1 연결 전극 상에 배치되어 상기 복수의 제2 발광 소자와 전기적으로 접촉하는 제3 연결 전극;
    상기 제2 연결 전극 상에 배치되어 상기 복수의 제4 발광 소자와 전기적으로 접촉하는 제4 연결 전극;
    상기 제3 전극과 상기 제4 전극 상에 배치되어 상기 복수의 제1 발광 소자 및 상기 복수의 제3 발광 소자와 전기적으로 접촉하는 제5 연결 전극; 및
    상기 제5 연결 전극 상에 배치되어 상기 복수의 제2 발광 소자 및 상기 복수의 제4 발광 소자와 전기적으로 접촉하는 제6 연결 전극을 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 복수의 전극들 상에 배치된 제1 절연층; 및
    상기 제1 절연층 상에 배치된 제2 절연층을 더 포함하고,
    상기 복수의 제1 발광 소자 및 상기 복수의 제3 발광 소자는 상기 제1 절연층과 상기 제2 절연층 사이에 배치되고,
    상기 복수의 제2 발광 소자 및 상기 복수의 제4 발광 소자는 상기 제2 절연층 상에 배치된 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 연결 전극, 상기 제2 연결 전극, 및 상기 제5 연결 전극은 상기 제1 절연층과 상기 제2 절연층 사이에 배치되고,
    상기 제3 연결 전극, 상기 제4 연결 전극, 및 상기 제6 연결 전극은 상기 제2 절연층 상에 배치된 표시 장치.
  19. 제17 항에 있어서,
    상기 제1 연결 전극은 상기 제1 절연층을 관통하는 제1 컨택부를 통해 상기 제1 전극과 전기적으로 접촉하고,
    상기 제4 연결 전극은 상기 제2 절연층을 관통하는 제2 컨택부를 통해 상기 제2 연결 전극과 전기적으로 접촉하며,
    상기 제3 연결 전극은 상기 제1 절연층 및 상기 제2 절연층을 관통하는 제3 컨택부를 통해 상기 제2 전극과 전기적으로 접촉하고,
    상기 제5 연결 전극은 상기 제1 절연층을 관통하는 제4 컨택부 및 제5 컨택부를 통해 상기 제3 전극 및 상기 제4 전극과 각각 전기적으로 접촉하는 표시 장치.
  20. 제17 항에 있어서,
    상기 복수의 제1 발광 소자들 중 적어도 일부는 상기 복수의 제2 발광 소자와 두께 방향으로 중첩하고,
    상기 복수의 제3 발광 소자들 중 적어도 일부는 상기 복수의 제4 발광 소자와 두께 방향으로 중첩하는 표시 장치.
PCT/KR2021/012341 2020-09-11 2021-09-10 표시 장치 WO2022055297A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP21867162.6A EP4213205A1 (en) 2020-09-11 2021-09-10 Display device
CN202180062345.8A CN116114063A (zh) 2020-09-11 2021-09-10 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0116522 2020-09-11
KR1020200116522A KR20220034945A (ko) 2020-09-11 2020-09-11 표시 장치

Publications (1)

Publication Number Publication Date
WO2022055297A1 true WO2022055297A1 (ko) 2022-03-17

Family

ID=80627144

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/012341 WO2022055297A1 (ko) 2020-09-11 2021-09-10 표시 장치

Country Status (5)

Country Link
US (1) US20220085246A1 (ko)
EP (1) EP4213205A1 (ko)
KR (1) KR20220034945A (ko)
CN (1) CN116114063A (ko)
WO (1) WO2022055297A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180009015A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
US10600767B2 (en) * 2017-03-20 2020-03-24 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices by stacking strata of micro LEDS
KR20200070493A (ko) * 2018-12-07 2020-06-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200085977A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200088959A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180009015A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
US10600767B2 (en) * 2017-03-20 2020-03-24 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices by stacking strata of micro LEDS
KR20200070493A (ko) * 2018-12-07 2020-06-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200085977A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200088959A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
EP4213205A1 (en) 2023-07-19
CN116114063A (zh) 2023-05-12
KR20220034945A (ko) 2022-03-21
US20220085246A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
WO2020242116A1 (ko) 표시 장치
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2021242074A1 (ko) 표시 장치
WO2022035233A1 (ko) 표시 장치
WO2021125704A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2022045698A1 (ko) 표시 장치
WO2022154517A1 (ko) 표시 장치
WO2021091062A1 (ko) 표시 장치
WO2021215585A1 (ko) 표시 장치
WO2021235689A1 (ko) 표시 장치
WO2022149813A1 (ko) 표시 장치
WO2022146131A1 (ko) 표시 장치
WO2022059986A1 (ko) 표시 장치
WO2022031104A1 (ko) 표시 장치
WO2022035232A1 (ko) 표시 장치
WO2022019547A1 (ko) 표시 장치
WO2022050685A1 (ko) 표시 장치
WO2022025395A1 (ko) 표시 장치
WO2021206217A1 (ko) 표시 장치 및 이의 제조 방법
WO2021091061A1 (ko) 표시 장치
WO2022055297A1 (ko) 표시 장치
WO2022086277A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2022092880A1 (ko) 표시 장치
WO2022139401A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21867162

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021867162

Country of ref document: EP

Effective date: 20230411