KR20220100748A - 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법 - Google Patents

잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220100748A
KR20220100748A KR1020210002427A KR20210002427A KR20220100748A KR 20220100748 A KR20220100748 A KR 20220100748A KR 1020210002427 A KR1020210002427 A KR 1020210002427A KR 20210002427 A KR20210002427 A KR 20210002427A KR 20220100748 A KR20220100748 A KR 20220100748A
Authority
KR
South Korea
Prior art keywords
light emitting
target substrate
emitting device
plate
layer
Prior art date
Application number
KR1020210002427A
Other languages
English (en)
Inventor
안정현
김범준
이원호
임현덕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210002427A priority Critical patent/KR20220100748A/ko
Priority to US17/545,439 priority patent/US20220223562A1/en
Priority to CN202210014528.9A priority patent/CN114759120A/zh
Publication of KR20220100748A publication Critical patent/KR20220100748A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J11/00—Devices or arrangements  of selective printing mechanisms, e.g. ink-jet printers or thermal printers, for supporting or handling copy material in sheet or web form
    • B41J11/0015—Devices or arrangements  of selective printing mechanisms, e.g. ink-jet printers or thermal printers, for supporting or handling copy material in sheet or web form for treating before, during or after printing or for uniform coating or laminating the copy material before or after printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00—Duplicating or marking methods; Sheet materials for use therein
    • B41M5/0023—Digital printing methods characterised by the inks used
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00—Duplicating or marking methods; Sheet materials for use therein
    • B41M5/0041—Digital printing on surfaces other than ordinary paper
    • B41M5/0047—Digital printing on surfaces other than ordinary paper by ink-jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M7/00—After-treatment of prints, e.g. heating, irradiating, setting of the ink, protection of the printed stock
    • B41M7/0081—After-treatment of prints, e.g. heating, irradiating, setting of the ink, protection of the printed stock using electromagnetic radiation or waves, e.g. ultraviolet radiation, electron beams
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/50—Sympathetic, colour changing or similar inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7655—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7665—Means for transporting the components to be connected
    • H01L2224/76655—Means for transporting the components to be connected in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명은 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법에 관한 것이다. 일 실시예에 따른 잉크 평탄화 장치는 대상 기판이 배치되는 스테이지, 상기 스테이지의 양측에 각각 배치된 베이스 프레임들, 상기 베이스 프레임들에 각각 결합되어 상하 이동이 가능한 이동 유닛들, 및 상기 이동 유닛들에 양측이 결합되며, 상기 대상 기판을 가압하는 플레이트를 포함할 수 있다.

Description

잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법{Ink leveling device and method for manufacturing of the same}
본 발명은 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 기판 상에 분사된 발광 소자 잉크를 평탄화하여 발광 소자를 균일하게 정렬시킬 수 있는 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 잉크 평탄화 장치는 대상 기판이 배치되는 스테이지, 상기 스테이지의 양측에 각각 배치된 베이스 프레임들, 상기 베이스 프레임들에 각각 결합되어 상하 이동이 가능한 이동 유닛들, 및 상기 이동 유닛들에 양측이 결합되며, 상기 대상 기판을 가압하는 플레이트를 포함할 수 있다.
상기 이동 유닛은 상기 베이스 프레임에 결합된 이동부, 및 상기 이동부에 결합되어 상기 플레이트를 고정하는 고정부를 포함할 수 있다.
상기 이동부는 상기 베이스 프레임의 길이 방향으로 상승 및 하강할 수 있다.
상기 플레이트는 투명하며, 상기 이동 유닛들의 상하 이동에 따라 상하 이동하여 상기 대상 기판을 가압할 수 있다.
상기 플레이트는 상기 대상 기판의 크기보다 클 수 있다.
상기 플레이트는 상기 대상 기판의 크기보다 작으며, 복수 개로 분할될 수 있다.
상기 이동 유닛들은 각각, 상기 베이스 프레임에 결합된 이동부, 상기 이동부에 결합되어 상기 이동부의 이동에 따라 이동하는 지지부, 및 상기 지지부로부터 연장되어 상기 복수의 플레이트를 고정하는 복수의 고정부를 포함할 수 있다.
상기 복수의 고정부는 상기 복수의 플레이트의 일측과 1대 1로 결합할 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 대상 기판을 준비하는 단계, 상기 대상 기판 상에 발광 소자를 포함하는 발광 소자 잉크를 분사하는 단계, 플레이트를 이용하여 상기 대상 기판을 가압하는 단계, 상기 대상 기판 상에 전계를 생성하고 UV를 조사하여 상기 발광 소자를 정렬시키는 단계, 및 상기 대상 기판으로부터 상기 플레이트를 분리하는 단계를 포함할 수 있다.
상기 발광 소자 잉크는 용매 및 상기 용매에 분산된 상기 발광 소자를 포함하며, 잉크젯 프린팅으로 상기 제2 패턴 사이에 분사될 수 있다.
상기 대상 기판은 나란하게 제1 패턴들, 상기 제1 패턴들 상에 각각 배치된 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극을 덮는 제1 절연층, 및 상기 제1 절연층 상에 배치되며 소정 영역을 구획하는 제2 패턴을 포함할 수 있다.
상기 발광 소자를 정렬시키는 단계는, 상기 제1 전극 및 상기 제2 전극에 의해 생성된 전계에 의해 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 배치될 수 있다.
상기 플레이트를 이용하여 상기 대상 기판을 가압하는 단계는, 베이스 프레임들, 상기 베이스 프레임들에 각각 결합되어 상하 이동이 가능한 이동 유닛들, 및 상기 이동 유닛들에 양측이 결합되며, 상기 대상 기판을 가압하는 상기 플레이트를 포함하는 잉크 평탄화 장치를 이용하며, 상기 이동 유닛을 상기 대상 기판으로 하강시켜 상기 이동 유닛에 결합된 상기 플레이트를 상기 대상 기판에 접촉시킨 후, 상기 플레이트로 상기 대상 기판과 상기 발광 소자 잉크를 가압할 수 있다.
상기 플레이트는 상기 대상 기판의 상기 제2 패턴 및 상기 발광 소자 잉크와 접촉하며, 상기 플레이트의 가압에 의해 상기 발광 소자 잉크가 상기 제2 패턴 사이에서 평탄화될 수 있다.
상기 대상 기판으로부터 상기 플레이트를 분리하는 단계는 상기 이동 유닛을 상승시켜 상기 이동 유닛에 결합된 상기 플레이트를 상기 대상 기판으로부터 분리할 수 있다.
상기 이동 유닛은 상기 베이스 프레임에 결합된 이동부 및 상기 이동부에 결합되어 상기 플레이트를 고정하는 고정부를 포함하며, 상기 플레이트는 상기 대상 기판의 크기보다 클 수 있다.
상기 이동 유닛은 상기 베이스 프레임에 결합된 이동부, 및 상기 이동부에 결합되어 상기 이동부의 이동에 따라 이동하는 지지부, 및 상기 지지부로부터 연장되어 복수의 플레이트를 고정하는 복수의 고정부를 포함하며, 상기 복수의 플레이트의 전체 크기는 상기 대상 기판의 크기보다 클 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 대상 기판을 준비하는 단계, 상기 대상 기판 상에 발광 소자를 포함하는 발광 소자 잉크를 분사하는 단계, 플레이트를 이용하여 상기 대상 기판을 영역별로 순차적으로 가압하는 단계, 상기 대상 기판으로부터 상기 플레이트를 분리하는 단계, 및 상기 대상 기판 상에 전계를 생성하고 UV를 조사하여 상기 발광 소자를 정렬시키는 단계를 포함할 수 있다.
상기 플레이트는 상기 대상 기판의 크기보다 작으며, 상기 플레이트를 이용하여 상기 대상 기판을 일측부터 타측까지 순차적으로 가압할 수 있다.
상기 발광 소자를 정렬시키는 단계는 상기 플레이트를 분리하는 단계 이후에 수행될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법에 의하면, 기판 상에 분사된 발광 소자 잉크를 평탄화한 후 발광 소자를 정렬시킴으로써, 서브 화소 내에서 발광 소자의 정렬도를 향상시키고 휘도 균일도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일부 서브 픽셀을 개략적으로 나타낸 단면도이다.
도 3은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다.
도 5는 일 실시예에 따른 발광 소자의 개략도이다.
도 6은 일 실시예에 따른 잉크 평탄화 장치를 나타낸 사시도이다.
도 7 및 도 8은 일 실시예에 따른 잉크 평탄화 장치를 나타낸 정면도이다.
도 9는 다른 실시예에 따른 잉크 평탄화 장치를 나타낸 사시도이다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 11 내지 도 18은 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 단면도들이다.
도 19 내지 도 21은 다른 실시예에 따른 표시 장치의 제조 방법을 나타낸 도면들이다.
도 22는 또 다른 실시예에 따른 표시 장치에 제조 방법을 나타낸 평면도이다.
도 23은 기판 샘플#1에 따른 발광 소자 잉크의 흐름을 나타낸 이미지이다.
도 24는 기판 샘플#2에 따른 발광 소자 잉크의 흐름을 나타내 이미지이다.
도 25는 표시 장치 샘플#1에 따른 표시 장치의 서브 화소의 발광 이미지이다.
도 26은 표시 장치 샘플#2에 따른 표시 장치의 서브 화소의 발광 이미지이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)를 설명하는 도면에서는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 나타낸다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변을 포함하는 직사각형 형상을 가질 수 있다. 다른 예로, 표시 장치(10)는 평면상 제2 방향(DR2)이 제1 방향(DR1)보다 긴 장변을 포함하는 직사각형 형상을 가질 수도 있다. 그러나, 이에 제한되지 않으며, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(30)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일부 서브 픽셀을 개략적으로 나타낸 단면도이다.
도 2를 참조하면, 표시 장치(10)의 표시 영역(DPA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치(10)의 발광 소자(30)에서 생성된 광이 표시 장치(10)의 외부로 방출되는 영역일 수 있다.
표시 장치(10)는 기판(11), 버퍼층(12), 트랜지스터층(TFTL), 발광 소자층(EML), 파장 변환층(WLCL), 컬러 필터층(CFL), 및 봉지층(TFE)을 포함할 수 있다.
기판(11)은 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(11)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 기판(11)은 폴리이미드(PI)를 포함할 수 있으나, 이에 한정되지 않는다.
버퍼층(12)은 기판(11) 상에 배치될 수 있다. 버퍼층(12)은 공기 또는 수분의 침투를 방지할 수 있는 무기막으로 이루어질 수 있다. 예를 들어, 버퍼층(12)은 교번하여 적층된 복수의 무기막을 포함할 수 있다.
버퍼층(12) 상에 트랜지스터층(TFTL)이 배치될 수 있다. 트랜지스터층(TFTL)은 제1 트랜지스터(T1), 게이트 절연층(13), 제1 층간 절연층(15), 제2 층간 절연층(17), 및 제1 평탄화층(19)을 포함할 수 있다.
제1 트랜지스터(T1)는 버퍼층(BF) 상에 배치될 수 있고, 복수의 화소 각각의 화소 회로를 구성할 수 있다. 예를 들어, 제1 트랜지스터(T1)는 화소 회로의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다. 제1 트랜지스터(T1)는 액티브층(ACT), 게이트 전극(G1), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다. 액티브층(ACT)은 복수의 도체화 영역(ACTa, ACTb) 및 이들 사이의 채널 영역(ACTc)을 포함할 수 있다.
트랜지스터층(TFTL) 상에 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 제1 패턴(BNL1), 발광 소자(30), 및 제2 패턴(BNL2)을 포함할 수 있다. 발광 소자(30)는 제1 트랜지스터(T1) 상에 배치될 수 있다. 발광 소자(30)는 제1 전극과 제2 전극 사이에 배치되고 제1 연결 전극과 제2 연결 전극에 각각 연결될 수 있다.
전술한 트랜지스터층(TFTL)과 발광 소자층(EML)의 구체적인 설명은 도 3 내지 도 5를 참조하여 후술하기로 한다.
발광 소자층(EML) 상에 제2 평탄화층(41)이 배치되어 발광 소자층(EML)의 상단을 평탄화시킬 수 있다. 제2 평탄화층(41)은 유기 물질을 포함할 수 있다. 예를 들어, 제2 평탄화층(41)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다.
파장 변환층(WLCL)은 제1 캡핑층(CAP1), 제1 차광 부재(BK1), 제1 파장 변환부(WLC1), 제2 파장 변환부(WLC2), 광 투과부(LTU), 제2 캡핑층(CAP2), 및 제3 평탄화층(43)을 포함할 수 있다.
제1 캡핑층(CAP1)은 발광 소자층(EML)의 제2 평탄화층(41) 상에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 하면을 밀봉할 수 있다. 제1 캡핑층(CAP1)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 캡핑층(CAP1)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
제1 차광 부재(BK1)는 제1 캡핑층(CAP1) 상의 제1 내지 제3 차광 영역(BA1, BA2, BA3)에 배치될 수 있다. 제1 차광 부재(BK1)는 제2 패턴(BNL2)과 두께 방향으로 중첩될 수 있다. 제1 차광 부재(BK1)는 광의 투과를 차단할 수 있다. 제1 차광 부재(BK1)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 색 재현율을 향상시킬 수 있다. 제1 차광 부재(BK1)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제1 차광 부재(BK1)는 유기 차광 물질과 발액 성분을 포함할 수 있다. 여기에서, 발액 성분은 불소 함유 단량체 또는 불소 함유 중합체로 이루어질 수 있고, 구체적으로 불소 함유 지방족 폴리카보네이트를 포함할 수 있다. 예를 들어, 제1 차광 부재(BK1)는 발액 성분을 포함한 블랙 유기 물질로 이루어질 수 있다. 제1 차광 부재(BK1)는 발액 성분을 포함한 유기 차광 물질의 코팅 및 노광 공정 등을 통해 형성될 수 있다.
제1 차광 부재(BK1)는 발액 성분을 포함함으로써, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 대응되는 발광 영역(LA)으로 분리시킬 수 있다. 예를 들어, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)가 잉크젯 방식으로 형성되는 경우, 잉크 조성물이 제1 차광 부재(BK1)의 상면에 흐를 수 있다. 이 경우, 제1 차광 부재(BK1)는 발액 성분을 포함함으로써, 잉크 조성물이 각각의 발광 영역으로 흘러가도록 유도할 수 있다. 따라서, 제1 차광 부재(BK1)는 잉크 조성물이 혼합되는 것을 방지할 수 있다.
제1 파장 변환부(WLC1)는 제1 캡핑층(CAP1) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 파장 변환부(WLC1)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제1 파장 변환부(WLC1)는 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 시프터(WLS1)를 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
제1 산란체(SCT1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다. 예를 들어, 제1 산란체(SCT1)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제1 산란체(SCT1)는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(AlxOy), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등과 같은 금속 산화물 입자를 포함하거나, 아크릴계 수지 또는 우레탄계 수지 등의 유기 입자를 포함할 수 있다. 제1 산란체(SCT1)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제1 파장 시프터(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제1 파장 시프터(WLS1)는 표시 장치(10)에서 제공된 청색 광을 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 제1 파장 시프터(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
예를 들어, 양자점은 반도체 나노 결정 물질일 수 있다. 양자점은 그 조성 및 크기에 따라 특정 밴드 갭을 가져 빛을 흡수한 후 고유의 파장을 갖는 광을 방출할 수 있다. 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
예를 들어, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할과, 양자점에 전기 영동 특성을 부여하기 위한 차징층(Charging Layer)의 역할을 수행할 수 있다. 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(Gradient)를 가질 수 있다. 양자점의 쉘은 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등으로 이루어질 수 있다.
제1 파장 시프터(WLS1)가 방출하는 광은 45nm 이하, 또는 40nm 이하, 또는 30nm 이하의 발광 파장 스펙트럼 반치폭(Full Width of Half Maximum, FWHM)을 가질 수 있고, 표시 장치(10)가 표시하는 색의 색 순도와 색 재현성을 더욱 개선할 수 있다. 제1 파장 시프터(WLS1)가 방출하는 광은 입사광의 입사 방향과 무관하게 여러 방향을 향하여 방출될 수 있다. 따라서, 제1 발광 영역(LA1)에서 표시되는 적색의 측면 시인성을 향상시킬 수 있다.
발광 소자층(EML)에서 제공된 청색 광의 일부는 제1 파장 시프터(WLS1)에 의해 적색 광으로 변환되지 않고 제1 파장 변환부(WLC1)를 투과할 수 있다. 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사한 광은 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 그리고, 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환된 적색 광은 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다. 따라서, 제1 발광 영역(LA1)은 적색 광을 방출할 수 있다.
제2 파장 변환부(WLC2)는 제1 캡핑층(CAP1) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 파장 변환부(WLC2)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제2 파장 변환부(WLC2)는 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 시프터(WLS2)를 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제2 베이스 수지(BS2)는 제1 베이스 수지(BS1)와 동일 물질로 이루어지거나, 제1 베이스 수지(BS1)에서 예시된 물질로 이루어질 수 있다.
제2 산란체(SCT2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제2 산란체(SCT2)는 제1 산란체(SCT1)와 동일 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다. 제2 산란체(SCT2)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제2 파장 시프터(WLS2)는 입사광의 피크 파장을 제1 파장 시프터(WLS1)의 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제2 파장 시프터(WLS2)는 표시 장치(10)에서 제공된 청색 광을 510nm 내지 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 제2 파장 시프터(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다. 제2 파장 시프터(WLS2)는 제1 파장 시프터(WLS1)에서 예시된 물질과 동일 취지의 물질을 포함할 수 있다. 제2 파장 시프터(WLS2)의 파장 변환 범위는 제1 파장 시프터(WLS1)의 파장 변환 범위와 다르도록 양자점, 양자 막대 또는 형광체로 이루어질 수 있다.
광 투과부(LTU)는 제1 캡핑층(CAP1) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 광 투과부(LTU)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 광 투과부(LTU)는 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 광 투과부(LTU)는 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제3 베이스 수지(BS3)는 제1 또는 제2 베이스 수지(BS1, BS2)와 동일 물질로 이루어지거나, 제1 또는 제2 베이스 수지(BS1, BS2)에서 예시된 물질로 이루어질 수 있다.
제3 산란체(SCT3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제3 산란체(SCT3)는 제1 또는 제2 산란체(SCT1, SCT2)와 동일 물질로 이루어지거나, 제1 또는 제2 산란체(SCT1, SCT2)에서 예시된 물질로 이루어질 수 있다. 제3 산란체(SCT3)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
파장 변환층(WLCL)은 발광 소자층(EML)의 제2 평탄화층(41) 상에 직접 배치됨으로써, 표시 장치(10)는 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 용이하게 얼라인될 수 있고, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제2 캡핑층(CAP2)은 제1 및 제2 파장 변환부(WLC1, WLC2), 광 투과부(LTU), 및 제1 차광 부재(BK1)를 덮을 수 있다. 예를 들어, 제2 캡핑층(CAP2)은 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 밀봉하여 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 손상 또는 오염을 방지할 수 있다. 제2 캡핑층(CAP2)은 제1 캡핑층(CAP1)과 동일 물질로 이루어지거나, 제1 캡핑층(CAP1)에서 예시된 물질로 이루어질 수 있다.
제3 평탄화층(43)은 제2 캡핑층(CAP2)의 상부에 배치되어, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 상단을 평탄화시킬 수 있다. 제3 평탄화층(43)은 유기 물질을 포함할 수 있다. 예를 들어, 제3 평탄화층(43)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다.
컬러 필터층(CFL)은 제2 차광 부재(BK2), 제1 내지 제3 컬러 필터(CF1, CF2, CF3), 및 보호층(PRT)을 포함할 수 있다.
제2 차광 부재(BK2)는 파장 변환층(WLCL)의 제3 평탄화층(43) 상에서, 제1 내지 제3 차광 영역(BA1, BA2, BA3)에 배치될 수 있다. 제2 차광 부재(BK2)는 제1 차광 부재(BK1) 또는 제2 패턴(BNL2)과 두께 방향으로 중첩될 수 있다. 제2 차광 부재(BK2)는 광의 투과를 차단할 수 있다. 제2 차광 부재(BK2)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 색 재현율을 향상시킬 수 있다. 제2 차광 부재(BK2)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제1 컬러 필터(CF1)는 제3 평탄화층(43) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 컬러 필터(CF1)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제1 컬러 필터(CF1)는 제1 파장 변환부(WLC1)와 두께 방향으로 중첩될 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있으며, 적색의 색재(Red Colorant)를 포함할 수 있다. 적색의 색재(Red Colorant)는 적색 염료(Red Dye) 또는 적색 안료(Red Pigment)로 이루어질 수 있다.
제2 컬러 필터(CF2)는 제3 평탄화층(43) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제2 컬러 필터(CF2)는 제2 파장 변환부(WLC2)와 두께 방향으로 중첩될 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있으며, 녹색의 색재(Green Colorant)를 포함할 수 있다. 녹색의 색재(Green Colorant)는 녹색 염료(Green Dye) 또는 녹색 안료(Green Pigment)로 이루어질 수 있다.
제3 컬러 필터(CF3)는 제3 평탄화층(43) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 제3 컬러 필터(CF3)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제3 컬러 필터(CF3)는 광 투과부(LTU)와 두께 방향으로 중첩될 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있으며, 청색의 색재(Blue Colorant)를 포함할 수 있다. 청색의 색재(Blue Colorant)는 청색 염료(Blue Dye) 또는 청색 안료(Blue Pigment)로 이루어질 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 표시 장치(10)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 파장 변환층(WLCL)의 제3 평탄화층(43) 상에 직접 배치됨으로써, 표시 장치(10)는 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제3 보호층(PRT)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 덮을 수 있다. 제3 보호층(PRT)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 보호할 수 있다.
봉지층(TFE)은 컬러 필터층(CFL)의 제3 보호층(PRT) 상에 배치될 수 있다. 봉지층(TFE)은 표시층의 상면 및 측면을 덮을 수 있다. 예를 들어, 봉지층(TFE)은 적어도 하나의 무기막을 포함하여, 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 봉지층(TFE)은 적어도 하나의 유기막을 포함하여, 표시 장치(10)를 먼지와 같은 이물질로부터 보호할 수 있다. 예를 들어, 봉지층(TFE)은 2개의 무기막들 사이에 적어도 하나의 유기막이 적층된 구조로 이루어질 수 있다. 무기막들은 각각 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 실리콘 산질화물, 리튬 플로라이드 등을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지 등을 포함할 수 있다. 다만, 봉지층(TFE)의 구조가 전술한 예에 한정되는 것은 아니며 적층 구조는 다양하게 변경될 수 있다.
이하, 일 실시예에 따른 표시 장치의 일 화소의 평면과 단면 구조를 통해 트랜지스터층(TFTL)과 발광 소자층(EML)에 대해 상세히 설명하기로 한다.
도 3은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3을 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광부(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광부(EMA)는 발광 소자(30)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(30)가 배치되지 않고, 발광 소자(30)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(30)가 배치된 영역을 포함하여, 발광 소자(30)와 인접한 영역으로 발광 소자(30)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(30)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(30)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
또한, 각 서브 화소(PXn)는 비발광 영역에 배치된 절단부(CBA)를 포함할 수 있다. 절단부(CBA)는 발광부(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 절단부(CBA)는 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광부(EMA) 사이에 배치될 수 있다. 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광부(EMA)와 절단부(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광부(EMA)들과 절단부(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광부(EMA)와 절단부(CBA)는 제2 방향(DR2)으로 교대 배열될 수 있다. 또한, 절단부(CBA)들의 제1 방향(DR1)으로 이격된 간격은 발광부(EMA)의 제1 방향(DR1)으로 이격된 간격보다 작을 수 있다. 절단부(CBA)들 및 발광부(EMA)들 사이에는 제2 패턴(BNL2)이 배치되고, 이들 사이의 간격은 제2 패턴(BNL2)의 폭에 따라 달라질 수 있다. 절단부(CBA)에는 발광 소자(30)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(21, 22) 일부가 배치될 수 있다. 각 서브 화소(PXn)마다 배치되는 전극(21, 22)들은 절단부(CBA)에서 서로 분리되어 배치될 수 있다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다. 도 4는 도 3의 제1 서브 화소(PX1)에 배치된 발광 소자(30)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 3에 결부하여 도 4를 참조하면, 표시 장치(10)는 기판(11), 및 기판(11) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 발광 소자층을 구성할 수 있다.
차광층(BML)은 기판(11) 상에 배치될 수 있다. 차광층(BML)은 표시 장치(10)의 제1 트랜지스터(T1)의 액티브층(ACT)과 중첩하도록 배치될 수 있다. 차광층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터(T1)의 액티브층(ACT)에 광이 입사되는 것을 방지할 수 있다. 예를 들어, 차광층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다. 또한, 차광층(BML)은 소스 전극(SE)과 전기적으로 연결되어 트랜지스터의 전압이 변하는 것을 억제하는 역할을 할 수도 있다. 또한, 차광층(BML)은 배선, 예컨대 전원 배선, 데이터 배선 또는 게이트 배선 등으로 이용될 수도 있다.
버퍼층(12)은 차광층(BML)을 포함하여 기판(11) 상에 전면적으로 배치될 수 있다. 버퍼층(12)은 투습에 취약한 기판(11)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 기판(11) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(12)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(12)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층은 버퍼층(12) 상에 배치될 수 있다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT)을 포함할 수 있다. 이들은 후술하는 제1 게이트 도전층의 게이트 전극(G1)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(T1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT)은 복수의 도체화 영역(ACTa, ACTb) 및 이들 사이의 채널 영역(ACTc)을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
게이트 절연층(13)은 반도체층 및 버퍼층(12)상에 배치될 수 있다. 게이트 절연층(13)은 반도체층을 포함하여, 버퍼층(12) 상에 배치될 수 있다. 게이트 절연층(13)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다. 게이트 절연층(13)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 게이트 도전층은 게이트 절연층(13) 상에 배치될 수 있다. 제1 게이트 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT)의 채널 영역(ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 용량 전극(CSE1)은 후술하는 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제1 용량 전극(CSE1)은 게이트 전극(G1)과 연결되어 일체화될 수 있다. 제1 용량 전극(CSE1)은 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치되고 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(15)은 제1 게이트 도전층 상에 배치될 수 있다. 제1 층간 절연층(15)은 제1 게이트 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(15)은 제1 게이트 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 층간 절연층(15)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 데이터 도전층은 제1 층간 절연층(15) 상에 배치될 수 있다. 제1 데이터 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(SE)과 제1 드레인 전극(DE), 데이터 라인(DTL), 및 제2 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(SE)과 제1 드레인 전극(DE)은 제1 층간 절연층(15)과 게이트 절연층(13)을 관통하는 컨택홀을 통해 액티브층(ACT)의 도핑 영역(ACTa, ACTb)과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스 전극(SE)은 또 다른 컨택홀을 통해 차광층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DTL)은 표시 장치(10)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DTL)은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인(DTL)에서 인가되는 신호를 전달할 수 있다.
제2 용량 전극(CSE2)은 제1 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제2 용량 전극(CSE2)은 제1 소스 전극(SE)과 일체화되어 연결될 수 있다.
제1 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 층간 절연층(17)은 제1 데이터 도전층 상에 배치될 수 있다. 제2 층간 절연층(17)은 제1 데이터 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제2 층간 절연층(17)은 제1 데이터 도전층을 덮으며 제1 데이터 도전층을 보호하는 기능을 수행할 수 있다. 제2 층간 절연층(17)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 데이터 도전층은 제2 층간 절연층(17) 상에 배치될 수 있다. 제2 데이터 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(22)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 또한, 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(30)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(17)에 형성된 컨택홀을 통해 제2 용량 전극(CSE2)과 연결될 수 있다. 제2 용량 전극(CSE2)은 제1 트랜지스터(T1)의 제1 소스 전극(SE)과 일체화될 수 있고, 제1 도전 패턴(CDP)은 제1 소스 전극(SE)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(21)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(21)으로 전달할 수 있다. 한편, 도면에서는 제2 데이터 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 데이터 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다. 다만 이에 제한되는 것은 아니며, 제1 데이터 도전층이 전원 전압 등의 신호를 전달하는 역할을 할 수도 있으며, 이 경우 제2 데이터 도전층은 생략될 수도 있다.
제2 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(19)은 제2 데이터 도전층 상에 배치될 수 있다. 제1 평탄화층(19)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(19) 상에는 복수의 제1 패턴(BNL1)들, 복수의 전극(21, 22)들, 발광 소자(30), 복수의 연결 전극(CNE1, CNE2)들 및 제2 패턴(BNL2)이 배치될 수 있다. 또한, 제1 평탄화층(19) 상에는 복수의 절연층(PAS1, PAS2, PAS3, PAS4)들이 배치될 수 있다.
복수의 제1 패턴(BNL1)들은 제1 평탄화층(19) 상에 직접 배치될 수 있다. 복수의 제1 패턴(BNL1)들은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않으며 발광부(EMA) 내에 배치될 수 있다. 또한, 복수의 제1 패턴(BNL1)들은 제1 방향(DR1)으로 서로 이격되어 배치되고, 이들 사이에 발광 소자(30)가 배치될 수 있다. 복수의 제1 패턴(BNL1)들은 각 서브 화소(PXn)마다 배치되어 표시 장치(10)의 표시 영역(DPA)에서 선형의 패턴을 형성할 수 있다. 도면에서는 2개의 제1 패턴(BNL1)들이 도시되어 있으나, 이에 제한되지 않는다. 전극(21, 22)의 수에 따라 더 많은 수의 제1 패턴(BNL1)들이 배치될 수도 있다.
제1 패턴(BNL1)은 제1 평탄화층(19)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 패턴(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(30)에서 방출된 광은 제1 패턴(BNL1) 상에 배치되는 전극(21, 22)에서 반사되어 제1 평탄화층(19)의 상부 방향으로 출사될 수 있다. 제1 패턴(BNL1)은 발광 소자(30)가 배치되는 영역을 제공함과 동시에 발광 소자(30)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다. 제1 패턴(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 패턴(BNL1)은 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 패턴(BNL1)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(21, 22)들은 제1 패턴(BNL1)과 제1 평탄화층(19) 상에 배치될 수 있다. 복수의 전극(21, 22)은 제1 전극(21) 및 제2 전극(22)을 포함할 수 있다. 제1 전극(21) 및 제2 전극(22)은 제2 방향(DR2)으로 연장되고, 이들은 서로 제1 방향(DR1)으로 이격되도록 배치될 수 있다.
제1 전극(21)과 제2 전극(22)은 각각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 절단부(CBA)에서 다른 전극(21, 22)들과 분리될 수 있다. 예를 들어, 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 발광부(EMA)들 사이에는 절단부(CBA)가 배치되고, 제1 전극(21) 및 제2 전극(22)은 절단부(CBA)에서 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에 배치된 다른 제1 전극(21) 및 제2 전극(22)과 분리될 수 있다. 다만, 이에 제한되지 않으며, 몇몇 전극(21, 22)들은 각 서브 화소(PXn) 마다 분리되지 않고 제2 방향(DR2)으로 이웃하는 서브 화소(PXn) 넘어 연장되어 배치되거나, 제1 전극(21) 또는 제2 전극(22) 중 어느 한 전극만 분리될 수도 있다.
제1 전극(21)은 제1 컨택홀(CT1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되고, 제2 전극(22)은 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(21)은 제2 패턴(BNL2)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(22)도 제2 패턴(BNL2)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 다른 실시예에서 제1 컨택홀(CT1)과 제2 컨택홀(CT2)은 제2 패턴(BNL2)과 중첩하지 않도록 제2 패턴(BNL2)이 둘러싸는 발광부(EMA) 내에 배치될 수도 있다. 또 다른 실시예에서 제2 전극(22)은 제1 데이터 배선층과 직접 접촉하여 전압이 인가될 수도 있다.
도면에서는 각 서브 화소(PXn)마다 하나의 제1 전극(21)과 제2 전극(22)이 배치된 것이 예시되어 있으나, 이에 제한되지 않고 각 서브 화소(PXn)마다 배치되는 제1 전극(21)과 제2 전극(22)의 수는 더 많을 수 있다. 또한, 각 서브 화소(PXn)에 배치된 제1 전극(21)과 제2 전극(22)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(21)과 제2 전극(22)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다.
제1 전극(21) 및 제2 전극(22)은 각각 제1 패턴(BNL1)들 상에 직접 배치될 수 있다. 제1 전극(21)과 제2 전극(22)은 각각 제1 패턴(BNL1)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 각각 제1 패턴(BNL1)의 외면을 덮도록 배치될 수 있다. 제1 패턴(BNL1)의 측면 상에는 제1 전극(21)과 제2 전극(22)이 각각 배치되고, 제1 전극(21)과 제2 전극(22) 사이의 간격은 제1 패턴(BNL1) 사이의 간격보다 좁을 수 있다. 또한, 제1 전극(21)과 제2 전극(22)은 적어도 일부 영역이 제1 평탄화층(19) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라 각 전극(21, 22)들은 그 폭이 제1 패턴(BNL1)보다 작을 수도 있다. 다만, 각 전극(21, 22)들은 적어도 제1 패턴(BNL1)의 일 측면은 덮도록 배치되어 발광 소자(30)에서 방출된 광을 반사시킬 수 있다.
각 전극(21, 22)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 각 전극(21, 22)은 발광 소자(30)에서 방출되어 제1 패턴(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(21, 22)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(21, 22)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(21, 22)은 ITO/은(Ag)/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
복수의 전극(21, 22)들은 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 복수의 전극(21, 22)들은 연결 전극(CNE1, CNE2)을 통해 발광 소자(30)와 전기적으로 연결되고, 전극(21, 22)들로 인가된 전기 신호를 연결 전극(CNE1, CNE2)을 통해 발광 소자(30)에 전달할 수 있다.
제1 전극(21)과 제2 전극(22) 중 어느 하나는 발광 소자(30)의 애노드(Anode) 전극과 전기적으로 연결되고, 다른 하나는 발광 소자(30)의 캐소드(Cathode) 전극과 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
또한, 각 전극(21, 22)은 발광 소자(30)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(30)는 제1 전극(21)과 제2 전극(22) 상에 형성된 전계에 의해 제1 전극(21)과 제2 전극(22) 사이에 배치될 수 있다. 표시 장치(10)의 발광 소자(30)는 잉크젯 프린팅 공정을 통해 전극(21, 22)들 상에 분사될 수 있다. 전극(21, 22) 상에 발광 소자(30)를 포함하는 잉크가 분사되면, 전극(21, 22)에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(30)는 전극(21, 22) 상에 생성된 전계에 의해 유전영동힘을 받아 전극(21, 22) 상에 정렬될 수 있다.
제1 절연층(PAS1)은 제1 평탄화층(19) 상에 배치될 수 있다. 제1 절연층(PAS1)은 제1 패턴(BNL1)들, 및 제1 전극(21)과 제2 전극(22)들을 덮도록 배치될 수 있다. 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
일 실시예에서, 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 부분적으로 노출하는 개구부(OP)를 포함할 수 있다. 각 개구부(OP)는 각 전극(21, 22)들 중 제1 패턴(BNL1)의 상면에 배치된 부분을 일부 노출시킬 수 있다. 연결 전극(CNE1, CNE2) 중 일부는 개구부(OP)를 통해 노출된 각 전극(21, 22)과 접촉할 수 있다.
제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 예를 들어, 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 덮도록 배치됨에 따라 그 하부에 배치된 전극(21, 22)의 형상에 따라 그 상면이 단차질 수 있다. 다만, 이에 제한되지 않는다.
제2 패턴(BNL2)은 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 패턴(BNL2)은 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 패턴(BNL2)은 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다.
또한, 제2 패턴(BNL2)은 서브 화소(PXn)마다 배치된 발광부(EMA)와 절단부(CBA)를 둘러싸도록 배치되어 이들을 구분할 수 있다. 제1 전극(21)과 제2 전극(22)은 제2 방향(DR2)으로 연장되어 제2 패턴(BNL2)의 제1 방향(DR1)으로 연장된 부분을 가로질러 배치될 수 있다. 제2 패턴(BNL2)의 제2 방향(DR2)으로 연장된 부분은 발광부(EMA) 사이에 배치된 부분은 절단부(CBA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 이에 따라, 절단부(CBA)들 사이의 간격은 발광부(EMA)들 사이의 간격보다 작을 수 있다.
제2 패턴(BNL2)은 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 패턴(BNL2)은 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(30)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 제2 패턴(BNL2)은 제1 패턴(BNL1)과 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(30)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(30)들은 각 전극(21, 22)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(21, 22)들이 연장된 방향과 발광 소자(30)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)는 각 전극(21, 22)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
각 서브 화소(PXn)에 배치된 발광 소자(30)들은 서로 다른 물질을 포함하는 발광층(도 5의 '36')을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 이에 따라 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에서는 각각 제1 색, 제2 색 및 제3 색의 광이 출사될 수 있다. 다만, 이에 제한되지 않으며, 각 서브 화소(PXn)들은 동일한 종류의 발광 소자(30)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
발광 소자(30)는 제1 패턴(BNL1)들 사이에서 양 단부가 각 전극(21, 22) 상에 배치될 수 있다. 발광 소자(30)의 연장된 길이는 제1 전극(21)과 제2 전극(22) 사이의 간격보다 길고, 발광 소자(30)의 양 단부가 각각 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다. 예를 들어, 발광 소자(30)는 일 단부가 제1 전극(21) 상에 놓이고, 타 단부가 제2 전극(22) 상에 놓이도록 배치될 수 있다.
발광 소자(30)는 기판(11) 또는 제1 평탄화층(19)의 상면에 수직한 방향으로 복수의 층들이 배치될 수 있다. 발광 소자(30)는 연장된 일 방향이 제1 평탄화층(19)의 상면과 평행하도록 배치되고, 발광 소자(30)에 포함된 복수의 반도체층들은 제1 평탄화층(19)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)가 다른 구조를 갖는 경우 복수의 반도체층들은 제1 평탄화층(19)의 상면에 수직한 방향으로 배치될 수도 있다.
발광 소자(30)의 양 단부는 각각 연결 전극(CNE1, CNE2)들과 접촉할 수 있다. 예를 들어, 발광 소자(30)는 연장된 일 방향측 단부면에는 절연막(도 5의 '38')이 형성되지 않고 반도체층(도 5의 '31', '32') 또는 전극층(도 5의 '37) 일부가 노출될 수 있고, 상기 노출된 반도체층(도 5의 '31', '32') 또는 전극층(도 5의 '37)은 연결 전극(CNE1, CNE2)과 접촉할 수 있다. 다만, 이에 제한되지 않고 발광 소자(30)는 절연막(38) 중 적어도 일부 영역이 제거되어 반도체층(도 5의 '31', '32')의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층 반도체층(도 5의 '31', '32')의 측면은 연결 전극(CNE1, CNE2)과 직접 접촉할 수도 있다.
제2 절연층(PAS2)은 발광 소자(30) 상에 부분적으로 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)은 발광 소자(30)를 감싸면서 발광 소자(30)의 양 단부가 노출되도록 발광 소자(30)의 길이보다 작은 폭을 갖고 발광 소자(30) 상에 배치될 수 있다. 제2 절연층(PAS2)은 표시 장치(10)의 제조 공정 중 발광 소자(30), 전극(21, 22)들 및 제1 절연층(PAS1)을 덮도록 배치된 뒤 발광 소자(30)의 양 단부를 노출하도록 제거될 수 있다. 제2 절연층(PAS2)은 평면상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(30)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(30)를 고정시킬 수 있다.
제2 절연층(PAS2) 상에는 복수의 연결 전극(CNE1, CNE2)들과 제3 절연층(PAS3)이 배치될 수 있다.
복수의 연결 전극(CNE1, CNE2)들은 일 방향으로 연장된 형상을 갖고 각 전극(21, 22) 상에 배치될 수 있다. 연결 전극(CNE1, CNE2)은 제1 전극(21) 상에 배치된 제1 연결 전극(CNE1)과 제2 전극(22) 상에 배치된 제2 연결 전극(CNE2)을 포함할 수 있다. 각 연결 전극(CNE1, CNE2)들은 서로 이격되거나 대향하며 배치될 수 있다. 예를 들어, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제1 전극(21)과 제2 전극(22) 상에 배치되어 서로 제1 방향(DR1)으로 이격될 수 있다. 각 연결 전극(CNE1, CNE2)들은 각 서브 화소(PXn)의 발광부(EMA) 내에서 스트라이프형 패턴을 형성할 수 있다.
복수의 연결 전극(CNE1, CNE2)들은 각각 발광 소자(30)와 접촉할 수 있다. 제1 연결 전극(CNE1)은 발광 소자(30)들의 일 단부와 접촉하고, 제2 연결 전극(CNE2)은 발광 소자(30)의 타 단부와 접촉할 수 있다. 발광 소자(30)는 연장된 방향의 양 단부면에서 반도체층이 노출되고, 각 연결 전극(CNE1, CNE2)들은 발광 소자(30)의 반도체층과 접촉하여 이와 전기적으로 연결될 수 있다. 연결 전극(CNE1, CNE2)들은 발광 소자(30)의 양 단부와 접촉하는 일 측이 제2 절연층(PAS2) 상에 배치될 수 있다. 또한, 제1 연결 전극(CNE1)은 제1 전극(21)의 상면 일부를 노출하는 개구부(OP)를 통해 제1 전극(21)과 접촉하고, 제2 연결 전극(CNE2)은 제2 전극(22)의 상면 일부를 노출하는 개구부(OP)를 통해 제2 전극(22)과 접촉할 수 있다.
각 연결 전극(CNE1, CNE2)들은 일 방향으로 측정된 폭이 각각 전극(21, 22)들의 상기 일 방향으로 측정된 폭보다 작을 수 있다. 연결 전극(CNE1, CNE2)들은 각각 발광 소자(30)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(21)과 제2 전극(22)의 상면 일부를 덮도록 배치될 수 있다. 다만, 이에 제한되지 않고 연결 전극(CNE1, CNE2)들은 그 폭이 전극(21, 22)보다 크게 형성되어 전극(21, 22)의 양 측변들을 덮을 수도 있다.
연결 전극(CNE1, CNE2)은 투명성 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 발광 소자(30)에서 방출된 광은 연결 전극(CNE1, CNE2)을 투과하여 전극(21, 22)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
도면에서는 하나의 서브 화소(PXn)에 2개의 연결 전극(CNE1, CNE2)들이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 각 연결 전극(CNE1, CNE2)들의 개수는 각 서브 화소(PXn)마다 배치되는 전극(21, 22)의 개수에 따라 달라질 수 있다.
제3 절연층(PAS3)은 제1 연결 전극(CNE1)을 덮도록 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)을 포함하여 제2 절연층(PAS2)을 기준으로 제1 연결 전극(CNE1)이 배치된 일 측을 덮도록 배치될 수 있다. 예를 들어, 제3 절연층(PAS3)은 제1 연결 전극(CNE1)과 제1 전극(21) 상에 배치된 제1 절연층(PAS1)들을 덮도록 배치될 수 있다. 이러한 배치는 제3 절연층(PAS3)을 이루는 절연 물질층이 발광부(EMA)에 전면적으로 배치된 후, 제2 연결 전극(CNE2)을 형성하기 위해 상기 절연 물질층을 일부 제거하는 공정에 의해 형성된 것일 수 있다. 상기 공정에서 제3 절연층(PAS3)을 이루는 절연 물질층은 제2 절연층(PAS2)을 이루는 절연 물질층과 함께 제거될 수 있고, 제3 절연층(PAS3)의 일 측은 제2 절연층(PAS2)의 일 측과 상호 정렬될 수 있다. 제2 연결 전극(CNE2)은 일 측이 제3 절연층(PAS3) 상에 배치되며, 이를 사이에 두고 제1 연결 전극(CNE1)과 상호 절연될 수 있다.
제4 절연층(PAS4)은 기판(11)의 표시 영역(DPA)에 전면적으로 배치될 수 있다. 제4 절연층(PAS4)은 기판(11) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다. 다만, 제4 절연층(PAS4)은 생략될 수도 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlxOy), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 5는 일 실시예에 따른 발광 소자의 개략도이다.
도 5를 참조하면, 발광 소자(30)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(30)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(30)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(30)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(30)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(30)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(30)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
일 실시예에서, 발광 소자(30)는 무기 발광 다이오드일 수 있다. 구체적으로 발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달받고, 이를 특정 파장대의 광으로 방출할 수 있다.
일 실시예에 따른 발광 소자(30)는 길이 방향으로 순차 적층된 제1 반도체층(31), 활성층(33), 제2 반도체층(32), 및 전극층(37)을 포함할 수 있다. 발광 소자는 제1 반도체층(31), 제2 반도체층(32), 활성층(33)의 외표면을 감싸는 절연막(38)을 더 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(30)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치될 수 있다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(30)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치될 수 있다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(30)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(30)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 4에서는 발광 소자(30)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(30)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(30)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치될 수 있다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(30)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(30)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, AlxOy) 등을 포함할 수 있다. 절연막(38)은 절연 특성을 가진 물질들의 단일막 또는 다중막으로 형성될 수 있다. 이에 따라 발광층(36)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(30)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(30)가 잉크 내에서 인접한 다른 발광 소자(30)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다. 예를 들어, 절연막(38)은 스테아릭 산(Stearic acid), 2,3-나프탈렌 디카르복실산(2,3-Naphthalene dicarboxylic acid) 등과 같은 물질로 외면이 표면처리될 수 있다.
상술한 표시 장치(10) 중 발광 소자(30)는 소정의 발광 소자 잉크 내에서 분산된 상태로 기판(11) 상에 분사되어 정렬될 수 있다. 발광 소자 잉크가 분사된 기판(11)은 UV를 조사하면서 발광 소자(30)를 정렬한 후 건조될 수 있다. 기판(11)의 발광부(EMA)에 도포된 발광 소자 잉크는 중앙부의 두께가 외곽보다 두껍게 이루어질 수 있다. 발광 소자(30)의 정렬을 위해 전극들(21, 22)에 교류 전압이 인가되면, 발광 소자 잉크 내에 교류 전압에 의한 삼투압 흐름(flow)이 생성된다. 발광 소자 잉크의 두께가 낮을수록 삼투압 흐름의 유속이 빨라져, 발광 소자가 외곽으로 더 밀려날 수 있다. 이에 따라, 발광 소자(30)들이 발광부(EMA)의 외곽에서 다수의 뭉침이 발생하여 정렬도가 저하될 수 있다.
이하, 발광 소자 잉크의 두께를 평탄화하여 발광 소자(30)를 균일하게 정렬시켜 정렬도를 향상시킬 수 있는 잉크 평탄화 장치에 대하여 설명하기로 한다.
도 6은 일 실시예에 따른 잉크 평탄화 장치를 나타낸 사시도이다. 도 7 및 도 8은 일 실시예에 따른 잉크 평탄화 장치를 나타낸 정면도이다.
도 6 내지 도 8을 참조하면, 일 실시예에 따른 잉크 평탄화 장치(100)는 스테이지(110), 베이스 프레임(120), 플레이트(130), 및 이동 유닛(140)을 포함할 수 있다. 잉크 평탄화 장치(100)는 플레이트(130)를 이용하여 소정의 발광 소자 잉크가 분사된 대상 기판(150)을 가압하여 분사된 발광 소자 잉크를 평탄화시킬 수 있다.
스테이지(110)는 대상 기판(150)이 배치되는 영역을 제공할 수 있다. 스테이지(110)는 정반과 같이 평평한 평면의 테이블이 구비되어 대상 기판(150)이 배치될 수 있다. 도면에서는 스테이지(110)가 고정되는 구조가 도시되어 있으나, 몇몇 실시예에서 스테이지(110)가 레일을 따라 이동할 수도 있다.
베이스 프레임(120)은 스테이지(110)의 양측에 각각 배치되어 제1 방향(DR1)으로 서로 이격되고 제3 방향(DR3)으로 연장되어 배치될 수 있다. 베이스 프레임(120)은 플레이트(130)를 고정하는 이동 유닛(140)이 결합되어 이들을 지지할 수 있다. 베이스 프레임(120)은 스테이지(110)의 양측에 고정되는 구조로 이루어질 수 있으나, 몇몇 실시예에서는 베이스 프레임(120)이 레일을 따라 제2 방향(DR2)으로 수평 이동할 수도 있다. 또한, 베이스 프레임(120)은 각각 하나의 바(bar) 형상으로 이루어진 것으로 도시하였으나, 이에 제한되지 않으며 복수의 바가 결합된 사다리 형상 등 바닥으로부터 견고하게 지지될 수 있는 형상이라면 적용 가능하다.
플레이트(130)는 베이스 프레임(120)의 양측에 각각 결합된 이동 유닛(140)에 양측이 고정될 수 있다. 플레이트(130)는 대상 기판(150)을 가압하여 대상 기판(150) 상에 분사된 잉크를 평탄화시킬 수 있다. 잉크 평탄화 장치(100)는 대상 기판(150) 상에 발광 소자를 포함하는 잉크를 분사하고 플레이트(130)로 대상 기판(150)을 가압한 상태에서 발광 소자의 정렬 공정이 수행될 수 있다. 발광 소자의 정렬 공정에서는 발광 소자의 쌍극자 모멘트(Dipole moment)를 활성화하기 위해 대상 기판(150)에 UV가 계속 조사될 수 있다. 플레이트(130)는 UV가 플레이트(130)를 투과하여 대상 기판(150)에 조사되기 위해, 투명한 재질로 이루어질 수 있다. 또한, 플레이트(130)는 대상 기판(150)을 가압하기 위해 리지드(rigid)한 특성을 가질 수 있다. 예를 들어, 플레이트(130)는 폴리메틸메타크릴레이트(PMMA), 폴리아크릴레이트(PA), 폴리카보네이트(PC), 폴리에틸렌(PE) 등으로 이루어질 수 있다. 다만, 이에 제한되는 것은 아니며 리지드하면서 투명한 재질이라면 공지된 다양한 재료로 이루어질 수 있다.
이동 유닛(140)은 베이스 프레임(120)에 각각 결합되고, 상하 방향으로 이동할 수 있는 이동부(145) 및 이동부(145)의 끝단에 배치되어 플레이트(130)를 고정하는 고정부(147)를 포함할 수 있다. 이동부(145)는 베이스 프레임(120)의 길이 방향을 따라 상하로 이동될 수 있다. 이동부(145)는 베이스 프레임(120)을 따라 제3 방향(DR3)으로 이동할 수 있다. 고정부(147)는 이동부(145)에 고정되어 이동부(145)의 이동에 따라 제3 방향(DR3)으로 이동할 수 있다. 고정부(147)는 플레이트(130)를 고정하여, 이동부(145)의 이동에 따라 플레이트(130)도 제3 방향(DR3)으로 이동할 수 있다.
예시적인 실시예에서, 베이스 프레임(120)은 스테이지(110)의 양측에 각각 하나씩 구비되고, 각 베이스 프레임(120)은 하나의 이동 유닛(140)을 각각 구비할 수 있다. 각 베이스 프레임(120)의 고정부(147)에는 플레이트(130)의 일측과 타측이 고정될 수 있다. 각 베이스 프레임(120)에 구비된 이동 유닛(140)들은 서로 동기화되어 동일하게 이동될 수 있다. 예를 들어, 각 고정부(147)는 스테이지(110)에 인접하도록 동시에 하강하거나, 스테이지(110)로부터 멀어지도록 동시에 상승할 수 있다. 이를 통해, 잉크 평탄화 장치(100)는 플레이트(130)의 상승 및 하강 이동에 따라 스테이지(110) 상에 배치된 대상 기판(150)을 가압하여, 대상 기판(150) 상에 분사된 잉크를 평탄화시킬 수 있다.
도 9는 다른 실시예에 따른 잉크 평탄화 장치를 나타낸 사시도이다.
도 9를 참조하면, 본 실시예에서 잉크 평탄화 장치(10)는 복수의 고정부(147)와 복수의 플레이트(130)를 포함한다는 점에서 전술한 도 6 내지 8의 실시예와 차이점이 있다. 하기에서는 차이가 있는 구성에 대해 자세히 설명하고 동일한 구성에 대해 설명을 생략하기로 한다.
일 실시예에 따른 잉크 평탄화 장치(10)는 베이스 프레임(120)에 구비된 이동 유닛(140)을 포함할 수 있다. 이동 유닛(140)은 이동부(145), 이동부(145)에 결합된 지지부(148), 및 지지부(148)로부터 연장된 복수의 고정부(147)를 포함할 수 있다.
지지부(148)는 복수의 고정부(147)를 지지하는 역할을 하며, 이동부(145)에 결합될 수 있다. 지지부(148)는 제2 방향(DR2)으로 연장되고 복수의 고정부(147)는 지지부(148)로부터 제1 방향(DR1)으로 돌출되어 배치될 수 있다. 복수의 고정부(147)는 제2 방향(DR2)으로 일정 간격 서로 이격되어 배치될 수 있다.
잉크 평탄화 장치(10)는 복수의 플레이트(130)를 포함할 수 있다. 상술한 도 6에서는 하나의 플레이트(130)가 배치되나, 본 실시예에서는 복수의 플레이트(130)가 배치될 수 있다. 복수의 플레이트(130)는 대상 기판(150)을 영역별로 구획하여 가압함으로써, 대상 기판(150)의 각 영역별로 가압되는 압력을 균일하게 할 수 있다. 복수의 플레이트(130)는 각각 고정부(147)에 양측에 고정되어 이동부(145)의 이동에 의해 이동될 수 있다. 복수의 고정부(147)는 복수의 플레이트(130)의 일측과 1대 1로 결합할 수 있다.
상술한 잉크 평탄화 장치(100)는 발광 소자가 포함된 잉크가 대상 기판(150) 상에 분사된 후 대상 기판(150)을 가압하여 잉크를 평탄화시킬 수 있다. 이하에서는 일 실시예에 따른 잉크 평탄화 장치(100)를 이용한 표시 장치의 제조 방법에 대하여 자세하게 설명하기로 한다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다. 도 11 내지 도 18은 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 단면도들이다.
도 10을 참조하면, 일 실시예에 따른 표시 장치의 제조 방법은 대상 기판을 준비하는 단계(S100), 대상 기판 상에 발광 소자 잉크를 분사하는 단계(S200), 잉크 평탄화 장치의 플레이트를 이용하여 대상 기판을 가압하는 단계(S300), 대상 기판 상에 전계를 생성하고 UV를 조사하여 발광 소자들을 정렬시키는 단계(S400), 및 플레이트를 제거하는 단계(S500)를 포함할 수 있다.
도 10과 결부하여, 도 11을 참조하면, 대상 기판(150)을 준비한다.(S100) 대상 기판(150)은 제1 전극(21), 제2 전극(22), 제1 절연층(PAS1), 제1 패턴(BNL1), 및 제2 패턴(BNL2)이 배치될 수 있다. 도면에서는 대상 기판(150) 상에 한 쌍의 전극이 배치된 것을 도시하고 있으나, 대상 기판(150) 상에는 더 많은 수의 전극 쌍이 배치될 수 있다. 한편, 대상 기판(150)은 상술한 표시 장치(10)의 기판(11)에 더하여 그 상부에 배치되는 복수의 회로소자들을 포함할 수 있다. 이하에서는 설명의 편의를 위해 이들은 생략하여 도시하기로 한다.
다음, 도 12를 참조하면, 대상 기판(150) 상에 발광 소자 잉크(200)를 분사한다.(S200) 발광 소자 잉크(200)는 용매(220) 및 용매(220)에 분산된 복수의 발광 소자(30)를 포함할 수 있다. 발광 소자(30)는 용매(220) 내에 균일하게 분산될 수 있다.
일 실시예에서, 발광 소자 잉크(200)는 잉크젯 프린팅 장치를 이용한 프린팅 공정을 통해 제1 절연층(PAS1) 상에 분사될 수 있다. 발광 소자 잉크(200)는 잉크젯 프린팅 장치에 포함된 잉크젯 헤드의 노즐(Nozzle)을 통해 분사될 수 있다. 노즐(Nozzle)에서 토출된 발광 소자 잉크(200)는 대상 기판(150) 상에 배치된 전극(21, 22)이 형성된 제1 절연층(PAS1) 상에 안착될 수 있다. 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있고, 발광 소자 잉크(200) 내에서 연장된 방향이 무작위의 배향 방향을 가진 상태로 분산될 수 있다. 발광 소자 잉크(200)가 제1 절연층(PAS1) 상에 분사되면, 발광 소자 잉크(200)는 제2 뱅크(BNL2) 위로 넘치지 않으면서 제2 뱅크(BNL2) 내에 도포될 수 있다.
도면에 도시된 것처럼, 발광 소자 잉크(200)는 중심부가 볼록하여 두께가 두껍고 외곽으로 갈수록 두께가 얇아지는 형상을 이룰 수 있다. 후속 공정에서 발광 소자(30)의 정렬을 위해 전극들(21, 22)에 교류 전압이 인가되면, 잉크 내에 교류 전압에 의한 삼투압 흐름이 생성된다. 잉크의 두께가 낮을수록 삼투압 흐름의 유속이 빨라져, 발광 소자(30)가 외곽으로 더 밀려날 수 있다. 이에 따라, 발광 소자(30)들이 외곽에서 다수 뭉쳐지게 된다. 발광 소자(30)가 불균일하게 정렬되면 하나의 서브 화소 내에서 발광이 불균일해질 수 있다.
일 실시예에서는 잉크(200)의 두께를 균일하게 하기 위해 잉크 평탄화 장치(100)를 이용할 수 있다.
도 6과 결부하여 도 13 내지 도 15를 참조하면, 잉크 평탄화 장치(100)의 플레이트(130)를 이용하여 대상 기판(150)을 가압한다.(S300)
구체적으로, 잉크 평탄화 장치(100)를 스테이지(110) 상에 정렬시키고, 플레이트(130)와 대상 기판(150)을 정렬시킨다. 그리고 이동 유닛(140)의 이동부(145)를 하강시켜 고정부(147)에 고정된 플레이트(130)를 대상 기판(150)에 접촉시킨다. 플레이트(130)는 대상 기판(150) 상에 배치된 제2 패턴(BNL2)의 상면에 접촉될 수 있다. 또한, 대상 기판(150)에 분사된 발광 소자 잉크(200)도 플레이트(130)와 접촉될 수 있다. 플레이트(130)는 대상 기판(150)의 큰 크기로 이루어져 대상 기판(150)을 완전히 덮을 수 있다.
이어, 잉크 평탄화 장치(100)의 이동부(145)를 더 하강시켜 플레이트(130)로 대상 기판(150)을 가압한다. 제2 패턴(BNL2)의 상면에 접촉된 플레이트(130)가 가압되면, 그 가압되는 거리에 따라 제2 패턴(BNL2)이 플레이트(130)의 가압에 의해 높이가 감소하게 된다. 플레이트(130)는 대상 기판(150) 상에 형성된 제1 절연층(PAS1)에 접촉되지 않도록 가압하여, 대상 기판(150)에 형성된 구성층들이 손상되는 것을 방지한다. 예시적인 실시예에서, 제1 절연층(PAS1)과 제2 패턴(BNL2) 상면 사이의 거리는 약 0.4 내지 0.5㎛ 범위로 형성될 수 있으며, 플레이트(130)가 가압하는 거리는 약 0.1 내지 0.3㎛ 정도일 수 있다.
플레이트(130)에 접촉하고 있는 발광 소자 잉크(200)는 플레이트(130)에 의해 가압되어 제2 패턴(BNL2) 사이에서 퍼지게 된다. 발광 소자 잉크(200)는 제2 패턴(BNL2) 사이에서 플레이트(130)에 의해 상부가 차단되어 제2 패턴(BNL2)을 넘지 못하고 옆으로 퍼질 수 있다.
일 실시예에서는 제2 패턴(BNL2) 사이에 분사된 발광 소자 잉크(200)의 양을 고려하여 플레이트(130)로 가압할 수 있다. 하기 식 1과 같이, 발광 소자 잉크(200)의 양은 발광 소자 잉크(200)의 한 드롭(drop) 당 잉크 부피와 드롭 수를 곱한 값을 서브 픽셀의 넓이와 플레이트(130)의 가압 후 제2 패턴(BNL2)의 두께로 나누어 구할 수 있다.
[식 1]
Figure pat00001
(플레이트의 가압 후 제2 패턴(BNL2)의 두께는 제1 절연층(PAS1) 상면으로부터의 제2 패턴(BNL2)의 초기 높이에서 플레이트(130)의 가압 거리를 뺀 값이다.)
위와 같이, 하나의 서브 화소에 분사되는 발광 소자 잉크(200)의 양을 고려하여 분사함으로써, 플레이트(130)의 가압 시 발광 소자 잉크(200)가 제2 패턴(BNL2)을 넘어 인접한 서브 화소로 넘치거나 가압되는 압력으로 인해 내부 구성층이 손상되는 것을 방지할 수 있다.
도 16을 참조하면, 플레이트(130)의 가압을 통해 발광 소자 잉크(200)는 제2 패턴(BNL2) 사이에서 균일한 두께로 퍼져 평탄화될 수 있다.
이어, 대상 기판(150) 상에 전계를 생성하고 UV를 조사하여 발광 소자(30)들을 정렬시킨다.(S400) 플레이트(130)로 인해 가압이 유지되고 있는 대상 기판(150) 상에 UV 조사장치(UVD)를 정렬시키고 UV를 조사한다. UV는 발광 소자(30)의 쌍극자 모멘트를 활성화시켜 생성된 전계에 의해 정렬이 용이하도록 할 수 있다.
그리고, 전극들(21, 22)에 정렬 신호를 인가하여 대상 기판(150) 상에 전계(EL)를 생성한다. 발광 소자 용매(220) 내에 분산된 발광 소자(30)들은 전계(EL)에 의해 유전영동힘을 받을 수 있고, 배향 방향 및 위치가 변하면서 전극들(21, 22) 상에 배치될 수 있다.
대상 기판(150) 상에 전계(EL)를 생성하면, 발광 소자(30)는 유전영동힘을 받을 수 있다. 대상 기판(150) 상에 생성되는 전계(EL)가 대상 기판(150)의 상면에 평행하게 생성되는 경우, 발광 소자(30)는 연장된 방향이 대상 기판(150)에 평행하도록 정렬되어 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다. 발광 소자(30)는 유전영동힘에 의해 초기 분산된 위치로부터 각각 전극(21, 22)을 향해 이동할 수 있다. 발광 소자(30)는 전계(EL)에 의해 위치와 배향 방향이 변하면서 양 단부가 각각 제1 전극(21) 및 제2 전극(22) 상에 배치될 수 있다. 발광 소자(30)는 서로 다른 도전형으로 도핑된 반도체층들을 포함하고, 소자 내 쌍극자 모멘트를 가질 수 있다. 쌍극자 모멘트를 갖는 발광 소자(30)는 전계(EL) 상에 놓이면 양 단부가 각각 전극(21, 22) 상에 배치되도록 유전영동힘을 받아 정렬될 수 있다.
발광 소자(30)의 정렬을 위해 전극들(21, 22)에 교류 전압이 인가되면, 발광 소자 잉크(200) 내에 교류 전압에 의한 흐름(flow)이 생성된다. 발광 소자 잉크(200)의 두께가 낮을수록 흐름의 속도가 빨라져, 발광 소자가 외곽으로 더 밀려날 수 있다. 일 실시예에서는 발광 소자 잉크(200)의 두께가 균일하도록 평탄화함으로써, 교류 전압에 의한 흐름에 의해 발광 소자(30)들이 외곽부로 밀려나 다수의 뭉침이 생기는 것을 방지하고 균일한 분포로 정렬될 수 있게 할 수 있다.
다음, 도 17을 참조하면, 플레이트(130)를 제거한다.(S500) 상술한 발광 소자(30)의 정렬 공정이 종료된 후에, 잉크 평탄화 장치(100)의 플레이트(130)를 상승시켜 대상 기판(150)으로부터 분리하여 제거한다. 또한, UV 조사장치(UVD)도 분리하여 제거할 수 있다.
이어, 대상 기판(150)을 열처리하여 발광 소자 용매를 제거한다. 열처리 공정은 내부 압력 조절이 가능한 챔버 내에서 수행될 수 있다. 챔버는 장치 내 내부 압력을 조절할 수 있고, 압력이 조절된 상태에서 대상 기판(150) 상에 열(Heat)을 조사하여 발광 소자 용매를 제거할 수 있다. 표시 장치(10)의 제조 방법은 발광 소자 용매를 저압의 환경에서 열처리하여 완전하게 제거할 수 있다. 일 실시예에 따르면, 발광 소자 용매의 제거 공정은 10-4Torr 내지 1Torr의 압력에서, 25℃ 내지 150℃의 온도 범위에서 수행될 수 있다. 상기 압력 범위 내에서 열처리 공정을 수행할 경우, 발광 소자 용매의 자체적인 끓는점도 낮아져 더 쉽게 제거될 수 있다. 챔버 내에서 수행되는 열처리 공정은 1분 내지 30분동안 수행될 수 있다. 다만, 이에 제한되지 않는다.
다음, 대상 기판(150) 상에 제1 연결 전극(CNE1), 제2 절연층(PAS2), 제2 연결 전극(CNE2) 및 제3 절연층(PAS3)을 형성한다.
도 18을 참조하면, 제1 절연층(PAS1) 및 발광 소자(30)가 배치된 대상 기판(150) 상에 절연 물질을 적층하고 패터닝하여 발광 소자(30)의 일부를 덮는 제2 절연층(PAS2)을 형성하고 제2 절연층(PAS2)의 형성과 동시에 각 전극들(21, 22)을 노출시키는 개구부(OP)를 형성한다. 그리고 대상 기판(150) 상에 전극 물질층을 적층하고 패터닝하여 제1 연결 전극(CNE1)을 형성한다. 제1 연결 전극(CNE1)은 개구부(OP)를 통해 제1 전극(21)과 접촉하면서 발광 소자(30)의 일 단부에 접한다. 이어, 대상 기판(150) 상에 절연 물질을 적층하고 패터닝하여 제1 연결 전극(CNE1)을 덮으며 발광 소자(30)의 타 단부를 노출하는 제3 절연층(PAS3)을 형성한다. 그리고, 대상 기판(150) 상에 전극 물질층을 적층하고 패터닝하여 제2 연결 전극(CNE2)을 형성한다. 제2 연결 전극(CNE2)은 개구부(OP)를 통해 제2 전극(22)과 접촉하면서 발광 소자(30)의 타 단부에 접한다. 이후, 대상 기판(150) 상에 제4 절연층(PAS4)을 형성하여 일 실시예에 따른 표시 장치를 제조할 수 있다.
상기와 같이, 일 실시예에 따른 표시 장치의 제조 방법은 발광 소자 잉크 분사 후 잉크 평탄화 장치를 이용하여 발광 소자 잉크를 평탄화시키면서 발광 소자의 정렬 공정을 수행함으로써, 서브 화소의 외곽부에서 발광 소자의 뭉침이 발생하는 것을 방지하여 발광 소자를 균일하게 정렬시킬 수 있다.
도 19 내지 도 21은 다른 실시예에 따른 표시 장치의 제조 방법을 나타낸 도면들이다. 도 19 내지 도 21은 잉크 평탄화 장치(100)의 플레이트(130)가 대상 기판(150)을 순차적으로 가압하는 모습을 개략적으로 나타낸 도면들이다.
다른 실시예에 따른 표시 장치의 제조 방법은 플레이트(130)의 크기가 대상 기판(150)보다 작으며, 대상 기판(150)을 영역 별로 플레이트(130)가 순차적으로 가압한다는 점에서 도 11 내지 도 18의 실시예와 차이점이 있다. 하기에서는 차이점에 대해 구체적으로 설명하고 동일한 구성에 대해 그 설명을 생략하기로 한다.
도 19 내지 도 21을 참조하면, 일 실시예에 따른 잉크 평탄화 장치(100)는 대상 기판(150)의 크기보다 작은 플레이트(130)를 포함할 수 있다. 플레이트(130)는 제1 방향(DR1)의 폭이 대상 기판(150)의 제1 방향(DR1)의 폭보다 작을 수 있다. 또한, 플레이트(130)는 제2 방향(DR2)의 폭이 대상 기판(150)의 제2 방향(DR2)의 폭보다 클 수 있다.
상술한 도 13처럼 대상 기판(150) 상에 발광 소자 잉크(200)가 분사되면, 플레이트(130)를 대상 기판(150)의 일측에 정렬시킨다. 플레이트(130)는 대상 기판(150)의 일측보다 외측으로 돌출되도록 정렬되어, 대상 기판(150)의 일측을 완전히 덮을 수 있다. 그리고, 이동 유닛(140)의 이동부(145)를 하강하여 플레이트(130)로 대상 기판(150)의 일측 영역을 가압한다. 가압하는 공정은 상술하였으므로 설명을 생략한다. 본 실시예에서는 플레이트(130)로 대상 기판(150)을 가압한 상태에서 발광 소자의 정렬 공정은 수행되지 않는다. 이어, 가압이 종료된 후 이동 유닛(140)의 이동부(145)를 상승시켜 플레이트(130)를 대상 기판(150)으로부터 분리한다.
이어, 베이스 프레임(120)을 제1 방향(DR1)으로 이동시켜 플레이트(130)가 대상 기판(150)의 가압되지 않은 영역 상에 정렬되도록 한다. 다음, 이동 유닛(140)의 이동부(145)를 하강하여 플레이트(130)로 대상 기판(150)의 일 영역을 가압하고, 가압이 종료된 후 이동 유닛(140)의 이동부(145)를 상승시켜 플레이트(130)를 대상 기판(150)으로부터 분리한다. 이와 같은 공정을 반복하여, 대상 기판(150)의 일측부터 타측까지 전체 영역을 분할하여 플레이트(130)로 순차적으로 가압함으로써, 대상 기판(150) 상에 분사된 발광 소자 잉크를 평탄화시킨다. 일 실시예에서, 대상 기판(150)을 가압하는 플레이트(130)의 가압 영역들은 서로 일부 중첩되도록 함으로써, 대상 기판(150)의 전체 영역을 가압할 수 있다.
이후, 대상 기판(150) 상에 UV를 조사하면서 전계를 생성하여 발광 소자를 정렬시켜 표시 장치를 제조한다.
본 실시예에서는, 대상 기판(150)의 크기보다 작은 플레이트(130)를 이용하여, 대상 기판(150)을 영역별로 구획하여 순차적으로 가압한다. 대상 기판(150)의 크기가 큰 경우, 상대적으로 작은 플레이트(130)로 대상 기판(150)을 가압함으로써, 대상 기판(150)의 전체 영역에 가해지는 플레이트(130)의 가압 압력을 균일하게 할 수 있다. 따라서, 대상 기판(150)의 전체 영역에 배치된 발광 소자 잉크를 균일하게 평탄화할 수 있다.
도 22는 또 다른 실시예에 따른 표시 장치에 제조 방법을 나타낸 평면도이다. 도 22는 상술한 도 9의 잉크 평탄화 장치(100)를 이용하여 대상 기판(150)을 가압하는 모습을 개략적으로 나타낸 도면들이다.
또 다른 실시예에 따른 표시 장치의 제조 방법은 분할된 플레이트(130)를 이용하여 대상 기판(150)을 가압한다는 점에서 도 11 내지 도 21의 실시예와 차이점이 있다. 하기에서는 차이점에 대해 구체적으로 설명하고 동일한 구성에 대해 그 설명을 생략하기로 한다.
도 22를 참조하면, 일 실시예에 따른 잉크 평탄화 장치(100)는 이동부(145)에 결합된 지지부(148) 및 지지부(148)로부터 연장된 복수의 고정부(147)를 포함할 수 있다. 지지부(148)는 복수의 플레이트(130)를 지지하도록 제1 방향(DR1)으로 연장된 길이를 가질 수 있다. 고정부(147)는 복수의 플레이트(130) 각각을 지지할 수 있도록 플레이트(130)의 개수와 동일한 개수로 구비될 수 있다. 복수의 플레이트(130)는 제1 방향(DR1)으로 서로 이격하여 배치되며, 이격된 거리는 매우 작을 수 있다. 복수의 플레이트(130)는 각각이 대상 기판(150)보다 작은 크기로 이루어지나, 복수의 플레이트(130) 전체 크기는 대상 기판(150) 전체를 덮을 수 있도록 대상 기판(150)보다 큰 크기로 이루어질 수 있다.
상술한 도 13처럼 대상 기판(150) 상에 발광 소자 잉크(200)가 분사되면, 복수의 플레이트(130)를 대상 기판(150) 상에 정렬시킨다. 복수의 플레이트(130)는 대상 기판(150)을 덮을 수 있다. 그리고, 이동 유닛(140)의 이동부(145)를 하강하여 복수의 플레이트(130)로 대상 기판(150)의 일측 영역을 가압한다. 복수의 플레이트(130)의 가압에 의해 대상 기판(150) 상에 분사된 발광 소자 잉크는 전체적으로 평탄화될 수 있다. 그리고, 상술한 도 16처럼 UV 조사장치를 통해 UV를 조사하면서 전계를 인가하여 발광 소자들을 정렬시킨다. 이어, 발광 소자들의 정렬이 종료된 후 이동 유닛(140)의 이동부(145)를 상승시켜 복수의 플레이트(130)를 대상 기판(150)으로부터 분리한다.
본 실시예에서는 대상 기판(150)의 전체 영역을 분할된 복수의 플레이트(130)로 가압함으로써, 대상 기판(150)의 전체 영역에 가해지는 복수의 플레이트(130)의 가압 압력을 균일하게 할 수 있다. 따라서, 대상 기판(150)의 전체 영역에 배치된 발광 소자 잉크를 균일하게 평탄화할 수 있다.
이하, 제조예 및 실험예를 통해 실시예들에 대해 더욱 구체적으로 설명한다.
<제조예 1: 대상 기판 샘플들의 제조>
도 12와 같이, 대상 기판 상에 발광 소자를 포함하는 발광 소자 잉크를 각각 분사한 기판 샘플#1과 기판 샘플#2를 제조하였다.
<제조예 2: 표시 장치들의 제조>
제조예 1에서 각각 제조된 기판 샘플#1과 #2를 이용하여 도 18과 같이, 표시 장치 샘플#1과 #2를 제조하였다.
<실험예 1: 발광 소자 잉크 평탄화에 유무에 따른 흐름 측정>
기판 샘플#1에 전계를 인가하여 발광 소자 잉크의 흐름을 측정하였다. 잉크 평탄화 장치의 플레이트를 이용하여 기판 샘플#2를 가압하여 발광 소자 잉크를 평탄화한 상태에서 전계를 인가하여 발광 소자 잉크의 흐름을 측정하였다. 발광 소자 잉크의 흐름은 시뮬레이션을 통해 그 이미지를 도 23과 도 24에 각각 나타내었다. 도 23은 기판 샘플#1에 따른 발광 소자 잉크의 흐름을 나타낸 이미지이다. 도 24는 기판 샘플#2에 따른 발광 소자 잉크의 흐름을 나타내 이미지이다.
도 23을 참조하면, 기판 샘플#1은 발광 소자 잉크의 외곽부에서 흐름이 강하게 나타났다. 반면, 도 24를 참조하면, 기판 샘플#2는 발광 소자 잉크의 중심부나 외곽부에서 흐름이 동일한 수준으로 나타났다.
<실험예 2: 표시 장치의 발광 소자의 정렬도 측정>
제조예 2에서 제조된 표시 장치 샘플#1과 #2를 각각 발광시킨 후, 서브 화소의 발광 이미지를 측정하여 도 25와 도 26에 각각 나타내었다. 도 25는 표시 장치 샘플#1에 따른 표시 장치의 서브 화소의 발광 이미지이다. 도 26은 표시 장치 샘플#2에 따른 표시 장치의 서브 화소의 발광 이미지이다.
도 25를 참조하면, 표시 장치 샘플#1은 서브 화소의 상측과 하측으로 발광 소자들이 집중되어 상측과 하측에서 휘도가 강하게 나타났다. 도 26을 참조하면, 표시 장치 샘플#2는 서브 화소 내에 대체적으로 균일하게 발광 소자들이 분포되어 전체적으로 균일한 휘도를 나타내었다.
상기 실험예들을 통해, 일 실시예들에 따른 표시 장치의 제조 방법으로 제조된 표시 장치는 서브 화소 내에 발광 소자들의 정렬 분포를 균일하게 하여 정렬도 및 휘도 균일도를 향상시킬 수 있음을 알 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 잉크 평탄화 장치
110: 스테이지 120: 베이스 프레임
130: 플레이트 140: 이동 유닛
145: 이동부 147: 고정부
148: 지지부 150: 대상 기판

Claims (20)

  1. 대상 기판이 배치되는 스테이지;
    상기 스테이지의 양측에 각각 배치된 베이스 프레임들;
    상기 베이스 프레임들에 각각 결합되어 상하 이동이 가능한 이동 유닛들; 및
    상기 이동 유닛들에 양측이 결합되며, 상기 대상 기판을 가압하는 플레이트를 포함하는 잉크 평탄화 장치.
  2. 제1 항에 있어서,
    상기 이동 유닛은 상기 베이스 프레임에 결합된 이동부, 및 상기 이동부에 결합되어 상기 플레이트를 고정하는 고정부를 포함하는 잉크 평탄화 장치.
  3. 제2 항에 있어서,
    상기 이동부는 상기 베이스 프레임의 길이 방향으로 상승 및 하강하는 잉크 평탄화 장치.
  4. 제1 항에 있어서,
    상기 플레이트는 투명하며, 상기 이동 유닛들의 상하 이동에 따라 상하 이동하여 상기 대상 기판을 가압하는 잉크 평탄화 장치.
  5. 제1 항에 있어서,
    상기 플레이트는 상기 대상 기판의 크기보다 큰 잉크 평탄화 장치.
  6. 제1 항에 있어서,
    상기 플레이트는 상기 대상 기판의 크기보다 작으며, 복수 개로 분할된 잉크 평탄화 장치.
  7. 제6 항에 있어서,
    상기 이동 유닛들은 각각,
    상기 베이스 프레임에 결합된 이동부, 상기 이동부에 결합되어 상기 이동부의 이동에 따라 이동하는 지지부, 및 상기 지지부로부터 연장되어 상기 복수의 플레이트를 고정하는 복수의 고정부를 포함하는 잉크 평탄화 장치.
  8. 제7 항에 있어서,
    상기 복수의 고정부는 상기 복수의 플레이트의 일측과 1대 1로 결합하는 잉크 평탄화 장치.
  9. 대상 기판을 준비하는 단계;
    상기 대상 기판 상에 발광 소자를 포함하는 발광 소자 잉크를 분사하는 단계;
    플레이트를 이용하여 상기 대상 기판을 가압하는 단계;
    상기 대상 기판 상에 전계를 생성하고 UV를 조사하여 상기 발광 소자를 정렬시키는 단계; 및
    상기 대상 기판으로부터 상기 플레이트를 분리하는 단계를 포함하는 표시 장치의 제조 방법.
  10. 제9 항에 있어서,
    상기 발광 소자 잉크는 용매 및 상기 용매에 분산된 상기 발광 소자를 포함하며, 잉크젯 프린팅으로 상기 제2 패턴 사이에 분사되는 표시 장치의 제조 방법.
  11. 제9 항에 있어서,
    상기 대상 기판은 나란하게 제1 패턴들, 상기 제1 패턴들 상에 각각 배치된 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극을 덮는 제1 절연층, 및 상기 제1 절연층 상에 배치되며 소정 영역을 구획하는 제2 패턴을 포함하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 발광 소자를 정렬시키는 단계는,
    상기 제1 전극 및 상기 제2 전극에 의해 생성된 전계에 의해 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 배치되는 표시 장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 플레이트를 이용하여 상기 대상 기판을 가압하는 단계는,
    베이스 프레임들, 상기 베이스 프레임들에 각각 결합되어 상하 이동이 가능한 이동 유닛들, 및 상기 이동 유닛들에 양측이 결합되며, 상기 대상 기판을 가압하는 상기 플레이트를 포함하는 잉크 평탄화 장치를 이용하며,
    상기 이동 유닛을 상기 대상 기판으로 하강시켜 상기 이동 유닛에 결합된 상기 플레이트를 상기 대상 기판에 접촉시킨 후, 상기 플레이트로 상기 대상 기판과 상기 발광 소자 잉크를 가압하는 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 플레이트는 상기 대상 기판의 상기 제2 패턴 및 상기 발광 소자 잉크와 접촉하며,
    상기 플레이트의 가압에 의해 상기 발광 소자 잉크가 상기 제2 패턴 사이에서 평탄화되는 표시 장치의 제조 방법.
  15. 제13 항에 있어서,
    상기 대상 기판으로부터 상기 플레이트를 분리하는 단계는 상기 이동 유닛을 상승시켜 상기 이동 유닛에 결합된 상기 플레이트를 상기 대상 기판으로부터 분리하는 표시 장치의 제조 방법.
  16. 제13 항에 있어서,
    상기 이동 유닛은 상기 베이스 프레임에 결합된 이동부 및 상기 이동부에 결합되어 상기 플레이트를 고정하는 고정부를 포함하며,
    상기 플레이트는 상기 대상 기판의 크기보다 큰 표시 장치의 제조 방법.
  17. 제13 항에 있어서,
    상기 이동 유닛은 상기 베이스 프레임에 결합된 이동부, 및 상기 이동부에 결합되어 상기 이동부의 이동에 따라 이동하는 지지부, 및 상기 지지부로부터 연장되어 복수의 플레이트를 고정하는 복수의 고정부를 포함하며,
    상기 복수의 플레이트의 전체 크기는 상기 대상 기판의 크기보다 큰 표시 장치의 제조 방법.
  18. 대상 기판을 준비하는 단계;
    상기 대상 기판 상에 발광 소자를 포함하는 발광 소자 잉크를 분사하는 단계;
    플레이트를 이용하여 상기 대상 기판을 영역별로 순차적으로 가압하는 단계;
    상기 대상 기판으로부터 상기 플레이트를 분리하는 단계; 및
    상기 대상 기판 상에 전계를 생성하고 UV를 조사하여 상기 발광 소자를 정렬시키는 단계를 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 플레이트는 상기 대상 기판의 크기보다 작으며,
    상기 플레이트를 이용하여 상기 대상 기판을 일측부터 타측까지 순차적으로 가압하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 발광 소자를 정렬시키는 단계는 상기 플레이트를 분리하는 단계 이후에 수행되는 표시 장치의 제조 방법.
KR1020210002427A 2021-01-08 2021-01-08 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법 KR20220100748A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210002427A KR20220100748A (ko) 2021-01-08 2021-01-08 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법
US17/545,439 US20220223562A1 (en) 2021-01-08 2021-12-08 Ink leveling device and method of manufacturing display device using the same
CN202210014528.9A CN114759120A (zh) 2021-01-08 2022-01-06 墨水平整设备和使用其制造显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210002427A KR20220100748A (ko) 2021-01-08 2021-01-08 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220100748A true KR20220100748A (ko) 2022-07-18

Family

ID=82322501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210002427A KR20220100748A (ko) 2021-01-08 2021-01-08 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20220223562A1 (ko)
KR (1) KR20220100748A (ko)
CN (1) CN114759120A (ko)

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US7278728B2 (en) * 2004-02-20 2007-10-09 Agfa Graphics Nv Ink-jet printing system
US7259030B2 (en) * 2004-03-29 2007-08-21 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
US7332361B2 (en) * 2004-12-14 2008-02-19 Palo Alto Research Center Incorporated Xerographic micro-assembler
JP5700750B2 (ja) * 2007-01-17 2015-04-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷ベースの組立により製作される光学システム
US9153782B2 (en) * 2011-01-19 2015-10-06 Joled Inc. Method for producing organic light-emitting element, organic display panel, organic light-emitting device, method for forming functional layer, ink, substrate, organic light-emitting element, organic display device, and inkjet device
US9765934B2 (en) * 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
US9242498B2 (en) * 2011-07-26 2016-01-26 Seiko Epson Corporation Printing method, printing device, printed material and molded article
US10283476B2 (en) * 2017-03-15 2019-05-07 Immunolight, Llc. Adhesive bonding composition and electronic components prepared from the same
US10361337B2 (en) * 2017-08-18 2019-07-23 Intel Corporation Micro light-emitting diode (LED) display and fluidic self-assembly of same
KR102446139B1 (ko) * 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR102493479B1 (ko) * 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
US10822507B2 (en) * 2018-03-13 2020-11-03 Ricoh Company, Ltd. Curable composition, curable ink, composition stored container, image forming apparatus, image forming method, cured product, and decorated body
JP7024532B2 (ja) * 2018-03-19 2022-02-24 株式会社リコー 組成物、硬化物、収容容器、像形成装置、及び像形成方法
JP2020015790A (ja) * 2018-07-24 2020-01-30 株式会社リコー 硬化型組成物、硬化型インク、収容容器、２次元又は３次元の像形成装置、２次元又は３次元の像形成方法、硬化物、及び印刷物
US11059985B2 (en) * 2018-07-30 2021-07-13 Ricoh Company, Ltd. Composition, cured product, storage container, image forming apparatus, and image forming method
US11084940B2 (en) * 2018-07-30 2021-08-10 Ricoh Company, Ltd. Composition, cured product, storage container, image forming apparatus, and image forming method
JP2020117586A (ja) * 2019-01-22 2020-08-06 株式会社リコー 硬化型組成物、収容容器、２次元又は３次元の像形成装置、２次元又は３次元の像形成方法、及び硬化物
US11515297B2 (en) * 2019-06-27 2022-11-29 Intel Corporation Micro light-emitting diode displays having colloidal or graded index quantum dot films
US11610874B2 (en) * 2019-06-27 2023-03-21 Intel Corporation Micro light-emitting diode displays having hybrid inorganic-organic pixel structures
US11721786B2 (en) * 2019-06-27 2023-08-08 Intel Corporation Micro light-emitting diode displays having color correction films applied thereto
US20200411491A1 (en) * 2019-06-27 2020-12-31 Intel Corporation Micro light-emitting diode displays having microgrooves or wells
KR20210022799A (ko) * 2019-08-20 2021-03-04 삼성디스플레이 주식회사 표시 장치
KR20210063504A (ko) * 2019-11-22 2021-06-02 삼성디스플레이 주식회사 발광 소자, 표시 장치 및 이의 제조 방법
KR20210086805A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20210132279A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 발광 소자 잉크 및 표시 장치의 제조 방법
KR20210143969A (ko) * 2020-05-20 2021-11-30 삼성디스플레이 주식회사 표시 장치
KR20220019120A (ko) * 2020-08-06 2022-02-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220021949A (ko) * 2020-08-13 2022-02-23 삼성디스플레이 주식회사 표시 장치
KR20230010137A (ko) * 2021-07-09 2023-01-18 삼성디스플레이 주식회사 잉크젯 프린팅 방법 및 이를 이용한 표시 장치의 제조 방법
KR20230060573A (ko) * 2021-10-27 2023-05-08 삼성디스플레이 주식회사 표시 장치
KR20230117019A (ko) * 2022-01-28 2023-08-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230128171A (ko) * 2022-02-25 2023-09-04 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN114759120A (zh) 2022-07-15
US20220223562A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
CN113851511A (zh) 显示装置及拼接式显示器
US20220223664A1 (en) Display device
US20220045124A1 (en) Tiled display device
KR20230060573A (ko) 표시 장치
KR20220019198A (ko) 표시 장치
CN115662916A (zh) 喷墨印刷的方法以及使用其的制造显示设备的方法
US11882744B2 (en) Display device including display devices connected together via protrusions and grooves
US20220069167A1 (en) Display device
CN116259642A (zh) 显示装置
KR20220100748A (ko) 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법
KR20220080761A (ko) 표시 장치
CN116830268A (zh) 显示设备
KR20230004989A (ko) 잉크젯 프린팅 장치 및 이를 이용한 표시 장치의 제조 방법
US20220208849A1 (en) Display device
CN220341226U (zh) 显示装置
US20220013576A1 (en) Display device and tiled display device including the same
US20220262870A1 (en) Display device
CN219961262U (zh) 显示装置
US20230335689A1 (en) Display device and manufacturing method therefor
US20220302203A1 (en) Display device
KR20220140064A (ko) 표시 장치
KR20230055445A (ko) 잉크젯 프린팅 장치 및 그 구동 방법
KR20220049085A (ko) 잉크젯 프린팅 장치
KR20220060007A (ko) 발광 소자 잉크, 표시 장치 및 그 제조 방법
KR20230010874A (ko) 잉크젯 프린팅 장치

Legal Events

Date Code Title Description
A201 Request for examination