KR20220140064A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220140064A
KR20220140064A KR1020210045750A KR20210045750A KR20220140064A KR 20220140064 A KR20220140064 A KR 20220140064A KR 1020210045750 A KR1020210045750 A KR 1020210045750A KR 20210045750 A KR20210045750 A KR 20210045750A KR 20220140064 A KR20220140064 A KR 20220140064A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
light emitting
layer
connection
Prior art date
Application number
KR1020210045750A
Other languages
English (en)
Inventor
배성근
이정현
이종찬
이진우
정다솔
최경아
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210045750A priority Critical patent/KR20220140064A/ko
Priority to US17/544,149 priority patent/US20220328465A1/en
Priority to CN202280026516.6A priority patent/CN117099204A/zh
Priority to PCT/KR2022/002986 priority patent/WO2022215867A1/ko
Publication of KR20220140064A publication Critical patent/KR20220140064A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시 장치에 관한 것이다. 일 실시예에 따른 표시 장치는 기판 상에 배치되며, 일 방향으로 연장되며 서로 나란한 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되며, 일 단부가 상기 제1 전극 상에 배치되고 타 단부가 상기 제2 전극 상에 배치되는 복수의 발광 소자, 및 상기 제1 절연층 상에서 상기 제1 전극과 나란하게 배치되며, 상기 복수의 발광 소자와 중첩하는 제1 부분 및 상기 복수의 발광 소자와 비중첩하는 제2 부분들을 포함하는 격벽을 포함하며, 상기 제1 전극의 상면을 기준으로 상기 제1 부분의 상면까지의 수직 거리와 상기 제2 부분의 상면까지의 수직 거리는 동일하다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 휘도를 향상시키고 마스크 공정을 저감할 수 있는 표시 장치 및 그 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판 상에 배치되며, 일 방향으로 연장되며 서로 나란한 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되며, 일 단부가 상기 제1 전극 상에 배치되고 타 단부가 상기 제2 전극 상에 배치되는 복수의 발광 소자, 및 상기 제1 절연층 상에서 상기 제1 전극과 나란하게 배치되며, 상기 복수의 발광 소자와 중첩하는 제1 부분 및 상기 복수의 발광 소자와 비중첩하는 제2 부분들을 포함하는 격벽을 포함하며, 상기 제1 전극의 상면을 기준으로 상기 제1 부분의 상면까지의 수직 거리와 상기 제2 부분의 상면까지의 수직 거리는 동일할 수 있다.
상기 제2 부분들은 상기 복수의 발광 소자를 사이에 두고 서로 이웃하는 제1 연장부 및 제2 연장부를 포함할 수 있다.
상기 제1 부분은 상기 제1 연장부와 상기 제2 연장부 사이에 배치될 수 있다.
상기 제1 연장부는 상기 제1 전극과 중첩하고 상기 제2 연장부는 상기 제2 전극과 중첩할 수 있다.
상기 제1 부분 및 상기 제2 부분들은 상기 복수의 발광 소자가 연장된 방향과 교차할 수 있다.
상기 격벽은 상기 제1 전극과 교차하는 방향으로 연장되며 상기 제1 부분과 상기 제2 부분들을 연결하는 제3 부분들을 더 포함할 수 있다.
상기 제3 부분들은 상기 제1 부분의 일측에 배치되는 제1 연결부 및 상기 제1 부분의 타측에 배치되는 제2 연결부를 포함할 수 있다.
상기 제1 연결부 및 상기 제2 연결부는 상기 복수의 발광 소자가 연장된 방향과 나란하게 배열되며, 상기 복수의 발광 소자와 비중첩할 수 있다.
상기 제1 절연층 상에 배치되며, 상기 복수의 발광 소자가 배치되는 발광부를 구획하는 뱅크를 더 포함할 수 있다.
상기 격벽은 상기 발광부 내에 배치되며, 상기 뱅크와 비중첩할 수 있다.
상기 제1 전극의 상면을 기준으로, 상기 제1 부분의 상면까지의 수직 거리는 상기 뱅크의 상면까지의 수직 거리와 동일할 수 있다.
상기 제1 전극의 상면을 기준으로, 상기 제1 부분의 상면까지의 수직 거리는 상기 뱅크의 상면까지의 수직 거리보다 클 수 있다.
상기 뱅크, 상기 격벽의 상기 제1 부분 및 상기 제2 부분들은 상기 제1 절연층 상에 직접 배치되며, 상기 제1 절연층과 접촉할 수 있다.
일 실시예에 따른 표시 장치는 기판 상에 배치되며, 일 방향으로 연장되며 서로 나란한 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극 상에 배치되는 제1 절연층, 상기 제1 절연층 상에 배치되며, 일 단부가 상기 제1 전극 상에 배치되고 타 단부가 상기 제2 전극 상에 배치되는 복수의 발광 소자, 상기 제1 절연층 상에서 상기 제1 전극과 나란하게 배치되며, 상기 복수의 발광 소자와 중첩하는 제1 부분 및 상기 복수의 발광 소자와 비중첩하는 제2 부분들을 포함하는 격벽, 및 상기 제2 부분들의 적어도 일 측면에 배치된 반사층들을 포함하며, 상기 제1 전극의 상면을 기준으로 상기 제1 부분의 상면까지의 수직 거리와 상기 제2 부분들의 상면까지의 수직 거리는 동일할 수 있다.
상기 제2 부분들은 상기 복수의 발광 소자를 사이에 두고 서로 이웃하는 제1 연장부 및 제2 연장부를 포함하며, 상기 반사층들은 상기 복수의 발광 소자와 인접한 상기 제1 연장부의 일 측변 및 상기 제2 연장부의 일 측변 상에 배치될 수 있다.
상기 반사층들은 상기 복수의 발광 소자를 사이에 두고 서로 마주보며 배치될 수 있다.
상기 격벽은 상기 제1 전극과 교차하는 방향으로 연장되며 상기 제1 부분와 상기 제2 부분을 연결하는 제3 부분들을 더 포함할 수 있다.
상기 제3 부분들은 상기 제1 부분의 일측에 배치된 제1 연결부 및 상기 제1 부분의 타측에 배치된 제2 연결부를 포함하며, 상기 반사층들은 상기 제1 연결부의 일 측면 및 상기 제2 연결부의 일 측면으로 연장되어 배치될 수 있다.
상기 반사층들 중 어느 하나는 상기 제1 전극과 중첩하고 상기 반사층들 중 다른 하나는 상기 제2 전극과 중첩하며, 상기 반사층들은 상기 제1 연결부 및 상기 제2 연결부에서 서로 이격하여 배치될 수 있다.
상기 제1 연장부, 상기 제2 연장부 및 상기 제1 부분은 서로 분리되어 이격 배치될 수 있다.
상기 복수의 발광 소자 상에 배치되며, 상기 복수의 발광 소자의 일 단부에 접하는 제1 연결 전극, 및 상기 복수의 발광 소자의 타 단부에 접하는 제2 연결 전극을 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 복수의 전극들 및 발광 소자 상에 격벽을 배치하여, 발광부에 도포될 수 있는 잉크의 용적량이 증가시킬 수 있다. 따라서, 발광부에 정렬될 수 있는 발광 소자의 수를 증가시켜 휘도를 향상시킬 수 있다.
또한, 실시예들에 따른 표시 장치에 의하면, 건식 식각 공정으로 형성된 격벽들의 테이퍼 각도를 크게 형성함으로써, 격벽의 높이를 줄이고 이에 따라 셀갭(cell gap)을 저감하여 박형의 표시 장치를 구현할 수 있다.
또한, 실시예들에 따른 표시 장치에 의하면, 격벽의 일 측면들에 반사층을 배치함으로써, 발광 소자에서 방출된 광을 상부로 반사시켜 휘도를 향상시킬 수 있다.
또한, 실시예들에 따른 표시 장치에 의하면, 한번의 마스크 공정을 통해 제1 부분, 제2 부분들 및 제3 부분들을 동시에 형성함으로써, 마스크 공정을 줄일 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 개략적으로 나타낸 단면도이다.
도 3은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 4는 일 실시예에 따른 표시 장치 2의 일 서브 화소의 등가 회로도이다.
도 5는 도 3의 제1 서브 화소를 나타내는 평면도이다.
도 6은 도 5의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다.
도 7은 도 5의 Q4-Q4'선을 따라 자른 단면도이다.
도 8은 도 5의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 다른 예의 단면도이다.
도 9는 도 5의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 또 다른 예의 단면도이다.
도 10은 일 실시예에 따른 발광 소자의 개략도이다.
도 11 내지 도 17은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 개략도들이다.
도 18은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 19는 도 18의 Q5-Q5'선을 따라 자른 단면도이다.
도 20은 도 18의 Q5-Q5'선을 따라 자른 다른 예의 단면도이다.
도 21은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 22는 도 21의 Q6-Q6'선을 따라 자른 단면도이다.
도 23은 또 다른 실시예에 따른 일 화소를 나타내는 평면도이다.
도 24는 또 다른 실시예에 따른 일 화소를 나타내는 평면도이다.
도 25는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 26은 도 25의 Q7-Q7'선을 따라 자른 단면도이다.
도 27은 도 25의 Q8-Q8'선을 따라 자른 단면도이다.
도 28은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 29는 도 28의 Q9-Q9'선을 따라 자른 단면도이다.
도 30은 도 28의 Q10-Q10'선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)를 설명하는 도면에서는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 나타낸다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변을 포함하는 직사각형 형상을 가질 수 있다. 다른 예로, 표시 장치(10)는 평면상 제2 방향(DR2)이 제1 방향(DR1)보다 긴 장변을 포함하는 직사각형 형상을 가질 수도 있다. 그러나, 이에 제한되지 않으며, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 화소를 개략적으로 나타낸 단면도이다.
도 2를 참조하면, 표시 장치(10)의 표시 영역(DPA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치(10)의 발광 소자(ED)에서 생성된 광이 표시 장치(10)의 외부로 방출되는 영역일 수 있다.
표시 장치(10)는 기판(11), 버퍼층(12), 트랜지스터층(TFTL), 발광 소자층(EML), 파장 변환층(WLCL), 컬러 필터층(CFL), 및 봉지층(TFE)을 포함할 수 있다.
기판(11)은 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(11)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 기판(11)은 폴리이미드(PI)를 포함할 수 있으나, 이에 한정되지 않는다.
버퍼층(12)은 기판(11) 상에 배치될 수 있다. 버퍼층(12)은 공기 또는 수분의 침투를 방지할 수 있는 무기막으로 이루어질 수 있다. 예를 들어, 버퍼층(12)은 교번하여 적층된 복수의 무기막을 포함할 수 있다.
버퍼층(12) 상에 트랜지스터층(TFTL)이 배치될 수 있다. 트랜지스터층(TFTL)은 제1 트랜지스터(T1), 게이트 절연층(13), 제1 층간 절연층(15), 제2 층간 절연층(17), 및 비아층(19)을 포함할 수 있다.
제1 트랜지스터(T1)는 버퍼층(BF) 상에 배치될 수 있고, 복수의 화소 각각의 화소 회로를 구성할 수 있다. 예를 들어, 제1 트랜지스터(T1)는 화소 회로의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다. 제1 트랜지스터(T1)는 액티브층(ACT), 게이트 전극(G1), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다. 액티브층(ACT)은 복수의 도체화 영역(ACTa, ACTb) 및 이들 사이의 채널 영역(ACTc)을 포함할 수 있다.
트랜지스터층(TFTL) 상에 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 격벽(WA), 발광 소자(ED), 및 뱅크(BNL)를 포함할 수 있다. 발광 소자(ED)는 제1 트랜지스터(T1) 상에 배치될 수 있다. 발광 소자(ED)는 제1 전극과 제2 전극 사이에 배치되고 제1 연결 전극과 제2 연결 전극에 각각 연결될 수 있다.
전술한 트랜지스터층(TFTL)과 발광 소자층(EML)의 구체적인 설명은 도 5 내지 도 7을 참조하여 후술하기로 한다.
발광 소자층(EML) 상에 평탄화층(41)이 배치되어 발광 소자층(EML)의 상단을 평탄화시킬 수 있다. 평탄화층(41)은 유기 물질을 포함할 수 있다. 예를 들어, 평탄화층(41)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다. 다만 이에 제한되는 것은 아니며, 평탄화층(41)은 생략될 수도 있다.
파장 변환층(WLCL)은 제1 캡핑층(CAP1), 제1 차광 부재(BK1), 제1 파장 변환부(WLC1), 제2 파장 변환부(WLC2), 광 투과부(LTU), 제2 캡핑층(CAP2), 및 제3 평탄화층(43)을 포함할 수 있다.
제1 캡핑층(CAP1)은 발광 소자층(EML)의 평탄화층(41) 상에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 하면을 밀봉할 수 있다. 제1 캡핑층(CAP1)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 캡핑층(CAP1)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며 제1 캡핑층(CAP1)은 생략될 수도 있다.
제1 차광 부재(BK1)는 제1 캡핑층(CAP1) 상의 제1 내지 제3 차광 영역(BA1, BA2, BA3)에 배치될 수 있다. 제1 차광 부재(BK1)는 제2 패턴(BNL2)과 두께 방향으로 중첩될 수 있다. 제1 차광 부재(BK1)는 광의 투과를 차단할 수 있다. 제1 차광 부재(BK1)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 색 재현율을 향상시킬 수 있다. 제1 차광 부재(BK1)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제1 차광 부재(BK1)는 유기 차광 물질과 발액 성분을 포함할 수 있다. 여기에서, 발액 성분은 불소 함유 단량체 또는 불소 함유 중합체로 이루어질 수 있고, 구체적으로 불소 함유 지방족 폴리카보네이트를 포함할 수 있다. 예를 들어, 제1 차광 부재(BK1)는 발액 성분을 포함한 블랙 유기 물질로 이루어질 수 있다. 제1 차광 부재(BK1)는 발액 성분을 포함한 유기 차광 물질의 코팅 및 노광 공정 등을 통해 형성될 수 있다.
제1 차광 부재(BK1)는 발액 성분을 포함함으로써, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 대응되는 발광 영역(LA)으로 분리시킬 수 있다. 예를 들어, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)가 잉크젯 방식으로 형성되는 경우, 잉크 조성물이 제1 차광 부재(BK1)의 상면에 흐를 수 있다. 이 경우, 제1 차광 부재(BK1)는 발액 성분을 포함함으로써, 잉크 조성물이 각각의 발광 영역으로 흘러가도록 유도할 수 있다. 따라서, 제1 차광 부재(BK1)는 잉크 조성물이 혼합되는 것을 방지할 수 있다.
제1 파장 변환부(WLC1)는 제1 캡핑층(CAP1) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 파장 변환부(WLC1)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제1 파장 변환부(WLC1)는 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 시프터(WLS1)를 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
제1 산란체(SCT1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다. 예를 들어, 제1 산란체(SCT1)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제1 산란체(SCT1)는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(AlxOy), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등과 같은 금속 산화물 입자를 포함하거나, 아크릴계 수지 또는 우레탄계 수지 등의 유기 입자를 포함할 수 있다. 제1 산란체(SCT1)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제1 파장 시프터(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제1 파장 시프터(WLS1)는 표시 장치(10)에서 제공된 청색 광을 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 제1 파장 시프터(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
예를 들어, 양자점은 반도체 나노 결정 물질일 수 있다. 양자점은 그 조성 및 크기에 따라 특정 밴드 갭을 가져 빛을 흡수한 후 고유의 파장을 갖는 광을 방출할 수 있다. 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
예를 들어, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할과, 양자점에 전기 영동 특성을 부여하기 위한 차징층(Charging Layer)의 역할을 수행할 수 있다. 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(Gradient)를 가질 수 있다. 양자점의 쉘은 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등으로 이루어질 수 있다.
제1 파장 시프터(WLS1)가 방출하는 광은 45nm 이하, 또는 40nm 이하, 또는 30nm 이하의 발광 파장 스펙트럼 반치폭(Full Width of Half Maximum, FWHM)을 가질 수 있고, 표시 장치(10)가 표시하는 색의 색 순도와 색 재현성을 더욱 개선할 수 있다. 제1 파장 시프터(WLS1)가 방출하는 광은 입사광의 입사 방향과 무관하게 여러 방향을 향하여 방출될 수 있다. 따라서, 제1 발광 영역(LA1)에서 표시되는 적색의 측면 시인성을 향상시킬 수 있다.
발광 소자층(EML)에서 제공된 청색 광의 일부는 제1 파장 시프터(WLS1)에 의해 적색 광으로 변환되지 않고 제1 파장 변환부(WLC1)를 투과할 수 있다. 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사한 광은 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 그리고, 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환된 적색 광은 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다. 따라서, 제1 발광 영역(LA1)은 적색 광을 방출할 수 있다.
제2 파장 변환부(WLC2)는 제1 캡핑층(CAP1) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 파장 변환부(WLC2)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제2 파장 변환부(WLC2)는 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 시프터(WLS2)를 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제2 베이스 수지(BS2)는 제1 베이스 수지(BS1)와 동일 물질로 이루어지거나, 제1 베이스 수지(BS1)에서 예시된 물질로 이루어질 수 있다.
제2 산란체(SCT2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제2 산란체(SCT2)는 제1 산란체(SCT1)와 동일 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다. 제2 산란체(SCT2)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제2 파장 시프터(WLS2)는 입사광의 피크 파장을 제1 파장 시프터(WLS1)의 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제2 파장 시프터(WLS2)는 표시 장치(10)에서 제공된 청색 광을 510nm 내지 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 제2 파장 시프터(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다. 제2 파장 시프터(WLS2)는 제1 파장 시프터(WLS1)에서 예시된 물질과 동일 취지의 물질을 포함할 수 있다. 제2 파장 시프터(WLS2)의 파장 변환 범위는 제1 파장 시프터(WLS1)의 파장 변환 범위와 다르도록 양자점, 양자 막대 또는 형광체로 이루어질 수 있다.
광 투과부(LTU)는 제1 캡핑층(CAP1) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 광 투과부(LTU)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 광 투과부(LTU)는 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 광 투과부(LTU)는 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제3 베이스 수지(BS3)는 제1 또는 제2 베이스 수지(BS1, BS2)와 동일 물질로 이루어지거나, 제1 또는 제2 베이스 수지(BS1, BS2)에서 예시된 물질로 이루어질 수 있다.
제3 산란체(SCT3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제3 산란체(SCT3)는 제1 또는 제2 산란체(SCT1, SCT2)와 동일 물질로 이루어지거나, 제1 또는 제2 산란체(SCT1, SCT2)에서 예시된 물질로 이루어질 수 있다. 제3 산란체(SCT3)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
파장 변환층(WLCL)은 발광 소자층(EML)의 평탄화층(41) 상에 직접 배치됨으로써, 표시 장치(10)는 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 용이하게 얼라인될 수 있고, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제2 캡핑층(CAP2)은 제1 및 제2 파장 변환부(WLC1, WLC2), 광 투과부(LTU), 및 제1 차광 부재(BK1)를 덮을 수 있다. 예를 들어, 제2 캡핑층(CAP2)은 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 밀봉하여 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 손상 또는 오염을 방지할 수 있다. 제2 캡핑층(CAP2)은 제1 캡핑층(CAP1)과 동일 물질로 이루어지거나, 제1 캡핑층(CAP1)에서 예시된 물질로 이루어질 수 있다.
제3 평탄화층(43)은 제2 캡핑층(CAP2)의 상부에 배치되어, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 상단을 평탄화시킬 수 있다. 제3 평탄화층(43)은 유기 물질을 포함할 수 있다. 예를 들어, 제3 평탄화층(43)은 아크릴 수지(Acryl Resin), 에폭시 수지(Epoxy Resin), 페놀 수지(Phenolic Resin), 폴리아미드 수지(Polyamide Resin), 및 폴리이미드 수지(Polyimide Resin) 중 적어도 하나를 포함할 수 있다.
컬러 필터층(CFL)은 제2 차광 부재(BK2), 제1 내지 제3 컬러 필터(CF1, CF2, CF3), 및 보호층(PRT)을 포함할 수 있다.
제2 차광 부재(BK2)는 파장 변환층(WLCL)의 제3 평탄화층(43) 상에서, 제1 내지 제3 차광 영역(BA1, BA2, BA3)에 배치될 수 있다. 제2 차광 부재(BK2)는 제1 차광 부재(BK1) 또는 제2 패턴(BNL2)과 두께 방향으로 중첩될 수 있다. 제2 차광 부재(BK2)는 광의 투과를 차단할 수 있다. 제2 차광 부재(BK2)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 색 재현율을 향상시킬 수 있다. 제2 차광 부재(BK2)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제1 컬러 필터(CF1)는 제3 평탄화층(43) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 컬러 필터(CF1)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제1 컬러 필터(CF1)는 제1 파장 변환부(WLC1)와 두께 방향으로 중첩될 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있으며, 적색의 색재(Red Colorant)를 포함할 수 있다. 적색의 색재(Red Colorant)는 적색 염료(Red Dye) 또는 적색 안료(Red Pigment)로 이루어질 수 있다.
제2 컬러 필터(CF2)는 제3 평탄화층(43) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제2 컬러 필터(CF2)는 제2 파장 변환부(WLC2)와 두께 방향으로 중첩될 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있으며, 녹색의 색재(Green Colorant)를 포함할 수 있다. 녹색의 색재(Green Colorant)는 녹색 염료(Green Dye) 또는 녹색 안료(Green Pigment)로 이루어질 수 있다.
제3 컬러 필터(CF3)는 제3 평탄화층(43) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 제3 컬러 필터(CF3)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제3 컬러 필터(CF3)는 광 투과부(LTU)와 두께 방향으로 중첩될 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있으며, 청색의 색재(Blue Colorant)를 포함할 수 있다. 청색의 색재(Blue Colorant)는 청색 염료(Blue Dye) 또는 청색 안료(Blue Pigment)로 이루어질 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 표시 장치(10)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 파장 변환층(WLCL)의 제3 평탄화층(43) 상에 직접 배치됨으로써, 표시 장치(10)는 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제3 보호층(PRT)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 덮을 수 있다. 제3 보호층(PRT)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 보호할 수 있다.
봉지층(TFE)은 컬러 필터층(CFL)의 제3 보호층(PRT) 상에 배치될 수 있다. 봉지층(TFE)은 표시층의 상면 및 측면을 덮을 수 있다. 예를 들어, 봉지층(TFE)은 적어도 하나의 무기막을 포함하여, 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 봉지층(TFE)은 적어도 하나의 유기막을 포함하여, 표시 장치(10)를 먼지와 같은 이물질로부터 보호할 수 있다. 예를 들어, 봉지층(TFE)은 2개의 무기막들 사이에 적어도 하나의 유기막이 적층된 구조로 이루어질 수 있다. 무기막들은 각각 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 실리콘 산질화물, 리튬 플로라이드 등을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지 등을 포함할 수 있다. 다만, 봉지층(TFE)의 구조가 전술한 예에 한정되는 것은 아니며 적층 구조는 다양하게 변경될 수 있다.
이하, 일 실시예에 따른 표시 장치의 일 화소의 평면과 단면 구조를 통해 트랜지스터층(TFTL)과 발광 소자층(EML)에 대해 상세히 설명하기로 한다.
도 3은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 3에서는 하나의 화소(PX)에 더하여 제2 방향(DR2)으로 이웃한 다른 화소(PX)의 일부분이 함께 도시되어 있다.
도 3을 참조하면, 표시 장치(10)의 복수의 화소(PX)들을 각각은 복수의 서브 화소(SPXn, n은 1 내지 3)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1)는 제1 색의 광을 발광하고, 제2 서브 화소(SPX2)는 제2 색의 광을 발광하며, 제3 서브 화소(SPX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(SPXn)들은 동일한 색의 광을 발광할 수도 있다. 일 실시예에서, 각 서브 화소(SPXn)들은 청색의 광을 발광할 수 있다. 또한, 도 3에서는 하나의 화소(PX)가 3개의 서브 화소(SPXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(SPXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(SPXn)들은 발광부(EMA) 및 비발광부를 포함할 수 있다. 발광부(EMA)는 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광부는 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광부(EMA)는 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광부(EMA)는 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(SPXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광부(EMA)를 형성할 수 있다.
도면에서는 각 서브 화소(SPXn)의 발광부(EMA)들이 각각 실질적으로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 각 서브 화소(SPXn)의 각 발광부(EMA)들은 해당 서브 화소에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다.
또한, 각 서브 화소(SPXn)는 비발광부에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)은 발광부(EMA)의 제2 방향(DR2) 일 측에 배치되어 제2 방향(DR2)으로 이웃하는 서브 화소(SPXn)들의 발광부(EMA)들 사이에 배치될 수 있다. 예를 들어, 복수의 발광부(EMA)들과 서브 영역(SA)들은 각각 제2 방향(DR2)으로 반복 배열되되, 발광부(EMA)와 서브 영역(SA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 다만, 이에 제한되지 않고, 복수의 화소(PX)들에서 발광부(EMA)들과 서브 영역(SA)들은 도 3과 다른 배열을 가질 수도 있다. 도 3에 도시된 하나의 화소(PX)는 발광부(EMA) 및 발광부(EMA)의 제2 방향(DR2) 일 측인 상측에 배치된 서브 영역(SA)이 하나의 서브 화소(SPXn)에 포함되고, 발광부(EMA)의 제2 방향(DR2) 타 측인 하측에 배치된 부분은 제2 방향(DR2)으로 이웃한 다른 서브 화소(SPXn)의 서브 영역(SA)일 수 있다.
서브 영역(SA)들 및 발광부(EMA)들 사이에는 뱅크(BNL)가 배치되고, 이들 사이의 간격은 뱅크(BNL)의 폭에 따라 달라질 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(SPXn)에 배치된 전극(RME) 일부가 배치될 수 있다. 서로 다른 서브 화소(SPXn)에 배치되는 전극(RME)들은 서브 영역(SA)의 분리부(ROP)에서 서로 분리되어 배치될 수 있다.
뱅크(BNL)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 뱅크(BNL)는 각 서브 화소(SPXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(SPXn)들을 구분할 수 있다. 또한, 뱅크(BNL)는 서브 화소(SPXn)마다 배치된 발광부(EMA)를 둘러싸도록 배치되어 이들을 구분할 수 있다.
표시 장치(10)의 각 화소(PX) 또는 서브 화소(SPXn)는 화소 구동 회로를 포함한다. 상술한 배선들은 각 화소(PX) 또는 그 주위를 지나면서 각 화소 구동 회로에 구동 신호를 인가할 수 있다. 화소 구동 회로는 트랜지스터와 커패시터를 포함할 수 있다. 각 화소 구동 회로의 트랜지스터와 커패시터의 개수는 다양하게 변형될 수 있다. 일 실시예에 따르면, 표시 장치(10)의 각 서브 화소(SPXn)는 화소 구동 회로가 3개의 트랜지스터와 1개의 커패시터를 포함하는 3T1C 구조일 수 있다. 이하에서는 3T1C 구조를 예로 하여, 화소 구동 회로에 대해 설명하지만, 이에 제한되지 않고 2T1C 구조, 7T1C 구조, 6T1C 구조 등 다른 다양한 변형 화소(PX) 구조가 적용될 수도 있다.
도 4는 일 실시예에 따른 표시 장치 2의 일 서브 화소의 등가 회로도이다.
도 4를 참조하면, 일 실시예에 따른 표시 장치(10)의 각 서브 화소(SPXn)는 발광 소자(ED) 이외에, 3개의 트랜지스터(T1, T2, T3)와 1개의 스토리지 커패시터(Cst)를 포함한다.
발광 소자(ED)는 제1 트랜지스터(T1)를 통해 공급되는 전류에 따라 발광한다. 발광 소자(ED)는 양 단에 연결된 제1 전극과 제2 전극으로부터 전달되는 전기 신호에 의해 특정 파장대의 광을 방출할 수 있다.
발광 소자(ED)의 일 단은 제1 트랜지스터(T1)의 소스 전극에 연결되고, 타 단은 제1 전압 배선(VL1)의 고전위 전압(이하, 제1 전원 전압)보다 낮은 저전위 전압(이하, 제2 전원 전압)이 공급되는 제2 전압 배선(VL2)에 연결될 수 있다.
제1 트랜지스터(T1)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 전압이 공급되는 제1 전압 배선(VL1)으로부터 발광 소자(ED)로 흐르는 전류를 조정한다. 일 예로, 제1 트랜지스터(T1)는 발광 소자(ED)의 구동을 위한 구동 트랜지스터일 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제2 트랜지스터(T2)의 소스 전극에 연결되고, 소스 전극은 발광 소자(ED)의 일 단에 연결되며, 드레인 전극은 제1 전원 전압이 인가되는 제1 전압 배선(VL1)에 연결될 수 있다.
제2 트랜지스터(T2)는 제1 스캔 라인(SL1)의 스캔 신호에 의해 턴-온되어 데이터 라인(DTL)을 제1 트랜지스터(T1)의 게이트 전극에 연결시킨다. 제2 트랜지스터(T2)의 게이트 전극은 제1 스캔 라인(SL1)에 연결되고, 소스 전극은 제1 트랜지스터(T1)의 게이트 전극에 연결되며, 드레인 전극은 데이터 라인(DTL)에 연결될 수 있다.
제3 트랜지스터(T3)는 제2 스캔 라인(SL2)의 스캔 신호에 의해 턴-온되어 초기화 전압 배선(VIL)을 발광 소자(ED)의 일 단에 연결시킨다. 제3 트랜지스터(T3)의 게이트 전극은 제2 스캔 라인(SL2)에 연결되고, 드레인 전극은 초기화 전압 배선(VIL)에 연결되며, 소스 전극은 발광 소자(ED)의 일 단 또는 제1 트랜지스터(T1)의 소스 전극에 연결될 수 있다. 도면에서는 제1 스캔 라인(SL1)과 제2 스캔 라인(SL2)이 구별되어 도시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 제1 스캔 라인(SL1)과 제2 스캔 라인(SL2)은 하나의 배선으로 이루어질 수 있고, 이 경우 제2 트랜지스터(T2)와 제3 트랜지스터(T3)는 동일한 스캔 신호에 의해 동시에 턴-온될 수 있다.
일 실시예에서, 각 트랜지스터(T1, T2, T3)들의 소스 전극과 드레인 전극은 상술한 바에 제한되지 않고, 그 반대의 경우일 수도 있다. 또한, 트랜지스터(T1, T2, T3)들 각각은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 4에서는 각 트랜지스터(T1, T2, T3)들이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 제한되는 것은 아니다. 즉, 각 트랜지스터(T1, T2, T3)들은 P 타입 MOSFET으로 형성되거나, 일부는 N 타입 MOSFET으로, 다른 일부는 P 타입 MOSFET으로 형성될 수도 있다.
스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전압과 소스 전압의 차전압을 저장한다.
이하에서는 다른 도면을 더 참조하여 일 실시예에 따른 표시 장치(10)의 일 화소(PX)의 구조에 대하여 상세히 설명하기로 한다.
도 5는 도 3의 제1 서브 화소를 나타내는 평면도이다. 도 6은 도 5의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 단면도이다. 도 7은 도 5의 Q4-Q4'선을 따라 자른 단면도이다. 도 8은 도 5의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 다른 예의 단면도이다. 도 9는 도 5의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 또 다른 예의 단면도이다. 하기에서는 전술한 도 2에서 설명된 구성과 중복되는 구성에 대한 설명은 간략히 하기로 한다.
도 2 및 3과 결부하여, 도 5 내지 도 7을 참조하면, 표시 장치(10)는 기판(11), 및 기판(11) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 트랜지스터층(CCL)과 발광 소자층(EML)을 구성할 수 있다.
기판(11)은 절연 기판일 수 있다. 기판(11)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(11)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 도전층은 기판(11) 상에 배치될 수 있다. 제1 도전층은 하부 금속층(BML)을 포함하고, 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT)과 중첩하도록 배치될 수 있다. 하부 금속층(BML)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터(T1)의 액티브층(ACT)에 광이 입사되는 것을 방지할 수 있다. 다만, 하부 금속층(BML)은 생략될 수 있다.
버퍼층(12)은 하부 금속층(BML) 및 기판(11) 상에 배치될 수 있다. 버퍼층(12)은 투습에 취약한 기판(11)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 기판(11) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(12) 상에 배치될 수 있다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT)을 포함할 수 있다. 액티브층(ACT)은 후술하는 제2 도전층의 게이트 전극(G1)과 부분적으로 중첩하도록 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
도면에서는 표시 장치(10)의 서브 화소(SPXn)에 하나의 제1 트랜지스터(T1)가 배치된 것을 예시하고 있으나, 이에 제한되지 않고 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
게이트 절연층(13)은 반도체층 및 버퍼층(12)상에 배치될 수 있다. 게이트 절연층(13)은 제1 트랜지스터(T1)의 게이트 절연막의 역할을 할 수 있다.
제2 도전층은 게이트 절연층(13) 상에 배치될 수 있다. 제2 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 제1 용량 전극(CSE1)은 후술하는 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제1 용량 전극(CSE1)은 게이트 전극(G1)과 연결되어 일체화될 수 있다. 제1 용량 전극(CSE1)은 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치되고 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 층간 절연층(15)은 제2 도전층 상에 배치될 수 있다. 제1 층간 절연층(15)은 제2 도전층과 그 상에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다. 또한, 제1 층간 절연층(15)은 제2 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 층간 절연층(15)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제3 도전층은 제1 층간 절연층(15) 상에 배치될 수 있다. 제3 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(SE)과 제1 드레인 전극(DE), 데이터 라인(DTL), 및 제2 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(SE)과 제1 드레인 전극(DE)은 제1 층간 절연층(15)과 게이트 절연층(13)을 관통하는 컨택홀을 통해 액티브층(ACT)의 도핑 영역(ACTa, ACTb)과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스 전극(SE)은 또 다른 컨택홀을 통해 하부 금속층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DTL)은 표시 장치(10)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DTL)은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인(DTL)에서 인가되는 신호를 전달할 수 있다.
제2 용량 전극(CSE2)은 제1 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제2 용량 전극(CSE2)은 제1 소스 전극(SE)과 일체화되어 연결될 수 있다.
제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 도전층 상에 제2 층간 절연층(17)이 배치될 수 있다. 제2 층간 절연층(17)은 제3 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제2 층간 절연층(17)은 제3 도전층을 덮으며 제3 도전층을 보호하는 기능을 수행할 수 있다. 제2 층간 절연층(17)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 층간 절연층(17) 상에 제4 도전층이 배치될 수 있다. 제4 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 또한, 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(ED)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(17)에 형성된 컨택홀을 통해 제2 용량 전극(CSE2)과 연결될 수 있다. 제2 용량 전극(CSE2)은 제1 트랜지스터(T1)의 제1 소스 전극(SE)과 일체화될 수 있고, 제1 도전 패턴(CDP)은 제1 소스 전극(SE)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(RME1)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(RME1)으로 전달할 수 있다.
한편, 도면에서는 제4 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 데이터 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다. 다만 이에 제한되는 것은 아니며, 제3 도전층이 전원 전압 등의 신호를 전달하는 역할을 할 수도 있으며, 이 경우 제4 도전층 및 제2 층간 절연층(17)은 생략될 수도 있다. 예를 들어, 제1 전압 배선(VL1), 제2 전압 배선(VL2)은 제3 도전층으로 이루어질 수 있으며, 제1 도전 패턴(CDP)은 생략될 수 있다.
제4 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 도전층 상에 비아층(19)이 배치될 수 있다. 비아층(19)은 유기 절연 물질, 예를 들어 폴리이미드(PI)와 같은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(19) 상에는 발광 소자층(EML)으로서, 격벽(WA), 복수의 전극(RME; RME1, RME2)들, 뱅크(BNL), 복수의 발광 소자(ED)들과 복수의 연결 전극(CNE; CNE1, CNE2)들이 배치될 수 있다. 또한, 비아층(19) 상에는 복수의 절연층(PAS1, PAS2, PAS3)들이 배치될 수 있다.
복수의 전극(RME)들은 비아층(19) 상에 배치될 수 있다. 복수의 전극(RME)은 제1 전극(RME1) 및 제2 전극(RME2)을 포함할 수 있다. 제1 전극(RME1) 및 제2 전극(RME2)은 제2 방향(DR2)으로 연장되고, 이들은 서로 제1 방향(DR1)으로 이격되도록 배치될 수 있다.
복수의 전극(RME)들은 각각 서브 화소(SPXn) 내에서 제2 방향(DR2)으로 연장되되, 서브 영역(SA)에서 다른 전극(RME)들과 분리될 수 있다. 예를 들어, 제2 방향(DR2)으로 이웃하는 서브 화소(SPXn)의 발광부(EMA)들 사이에는 서브 영역(SA)이 배치되고, 제1 전극(RME1) 및 제2 전극(RME2)은 서브 영역(SA)에서 제2 방향(DR2)으로 이웃하는 서브 화소(SPXn)에 배치된 다른 제1 전극(RME1) 및 제2 전극(RME2)과 분리될 수 있다. 다만, 이에 제한되지 않으며, 몇몇 전극(RME)들은 각 서브 화소(SPXn) 마다 분리되지 않고 제2 방향(DR2)으로 이웃하는 서브 화소(SPXn) 넘어 연장되어 배치되거나, 제1 전극(RME1) 또는 제2 전극(RME2) 중 어느 한 전극만 분리될 수도 있다.
제1 전극(RME1)은 제1 전극 컨택홀(CTD)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되고, 제2 전극(RME2)은 제2 전극 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(RME1)은 뱅크(BNL)의 제1 방향(DR1)으로 연장된 부분에서 비아층(19)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(RME2)도 뱅크(BNL)의 제1 방향(DR1)으로 연장된 부분에서 비아층(19)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 다른 실시예에서 제1 전극 컨택홀(CTD)과 제2 전극 컨택홀(CTS)은 뱅크(BNL)와 중첩하지 않도록 뱅크(BNL)가 둘러싸는 발광부(EMA) 내에 배치될 수도 있다. 또 다른 실시예에서 제2 전극(RME2)은 제3 도전층과 직접 접촉하여 전압이 인가될 수도 있다.
도면에서는 각 서브 화소(SPXn)마다 하나의 제1 전극(RME1)과 제2 전극(RME2)이 배치된 것이 예시되어 있으나, 이에 제한되지 않고 각 서브 화소(SPXn)마다 배치되는 제1 전극(RME1)과 제2 전극(RME2)의 수는 더 많을 수 있다. 또한, 각 서브 화소(SPXn)에 배치된 제1 전극(RME1)과 제2 전극(RME2)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(RME1)과 제2 전극(RME2)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(RME1)과 제2 전극(RME2)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다.
복수의 전극(RME)들은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 복수의 전극(RME)들은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 복수의 전극(RME)들은 발광 소자(ED)에서 방출되는 광을 각 서브 화소(SPXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 복수의 전극(RME)들은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 복수의 전극(RME)들은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 복수의 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 복수의 전극(RME)들은 ITO/은(Ag)/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
복수의 전극(RME)들은 발광 소자(ED)들과 전기적으로 연결되고, 발광 소자(ED)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 복수의 전극(RME)들은 연결 전극(CNE)들을 통해 발광 소자(ED)와 전기적으로 연결되고, 전극(RME)들로 인가된 전기 신호를 연결 전극(CNE)들을 통해 발광 소자(ED)에 전달할 수 있다.
제1 전극(RME1)과 제2 전극(RME2) 중 어느 하나는 발광 소자(ED)의 애노드(Anode) 전극과 전기적으로 연결되고, 다른 하나는 발광 소자(ED)의 캐소드(Cathode) 전극과 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
또한, 복수의 전극(RME)들은 발광 소자(ED)를 정렬하기 위해 서브 화소(SPXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(ED)는 제1 전극(RME1)과 제2 전극(RME2) 상에 형성된 전계에 의해 제1 전극(RME1)과 제2 전극(RME2) 사이에 배치될 수 있다. 표시 장치(10)의 발광 소자(ED)는 잉크젯 프린팅 공정을 통해 복수의 전극(RME)들 상에 분사될 수 있다. 복수의 전극(RME)들 상에 발광 소자(ED)를 포함하는 잉크가 분사되면, 복수의 전극(RME)들에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(ED)는 복수의 전극(RME)들 상에 생성된 전계에 의해 유전영동힘을 받아 복수의 전극(RME)들 상에 정렬될 수 있다.
제1 절연층(PAS1)은 비아층(19) 상에 배치될 수 있다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)을 덮도록 배치될 수 있다. 제1 절연층(PAS1)은 제1 전극(RME1)과 제2 전극(RME2)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제1 방향(DR1)으로 이격된 복수의 전극(RME)들 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)의 단차가 형성된 상면에는 발광 소자(ED)가 배치되고, 발광 소자(ED)와 제1 절연층(PAS1) 사이에는 공간이 형성될 수도 있다.
제1 절연층(PAS1)은 복수의 전극(RME)들의 상면 일부를 노출하는 복수의 컨택부(CT1, CT2)들을 포함할 수 있다. 복수의 컨택부(CT1, CT2)들은 제1 절연층(PAS1)을 관통하며, 후술하는 연결 전극(CNE)들은 컨택부(CT1, CT2)들을 통해 노출된 전극(RME)들과 접촉할 수 있다.
뱅크(BNL)는 제1 절연층(PAS1) 상에 배치될 수 있다. 뱅크(BNL)는 평면도 상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있고, 각 서브 화소(SPXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(SPXn)들을 구분할 수 있다. 또한, 뱅크(BNL)는 발광부(EMA) 및 서브 영역(SA)을 둘러싸도록 배치되며, 뱅크(BNL)가 구획하며 개구하는 영역이 각각 발광부(EMA)와 서브 영역(SA)일 수 있다.
뱅크(BNL)는 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(SPXn)로 넘치는 것을 방지할 수 있다. 뱅크(BNL)는 다른 서브 화소(SPXn)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되는 것을 방지할 수 있다. 뱅크(BNL)는 잉크가 인접한 서브 화소(SPXn)로 넘치는 것을 방지하기 위해, 표면이 소수성 처리될 수 있다. 또한, 뱅크(BNL)는 광을 흡수할 수 있는 블랙 매트릭스 물질을 포함할 수 있다. 블랙 매트릭스는 유기물에 흑색의 안료를 포함하여 광을 흡수할 수 있다. 일 실시예에서 뱅크(BNL)는 블랙 매트릭스 물질을 포함함으로써, 인접한 서브 화소(SPXn)들에서 방출되는 광을 흡수하여 혼색을 방지할 수 있다.
복수의 발광 소자(ED)들은 제1 절연층(PAS1) 상에 배치될 수 있다. 발광 소자(ED)는 기판(11)의 상면에 평행한 방향으로 배치된 복수의 층들을 포함할 수 있다. 표시 장치(10)의 발광 소자(ED)는 연장된 일 방향이 기판(11)과 평행하도록 배치되고, 발광 소자(ED)에 포함된 복수의 반도체층들은 기판(11)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(ED)가 다른 구조를 갖는 경우, 복수의 층들은 기판(11)에 수직한 방향으로 배치될 수도 있다.
복수의 발광 소자(ED)들은 격벽(WA) 사이에서, 제1 방향(DR1)으로 이격된 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)들은 각 전극(RME)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 연장된 길이가 제1 방향(DR1)으로 이격된 전극(RME)들 사이의 최단 간격보다 길 수 있다. 발광 소자(ED)들은 적어도 일 단부가 서로 다른 전극(RME)들 중 어느 하나 상에 배치되거나, 양 단부가 각각 서로 다른 전극(RME)들 상에 놓이도록 배치될 수 있다. 각 전극(RME)들이 연장된 방향과 발광 소자(ED)가 연장된 방향은 실질적으로 수직을 이루도록 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(ED)는 각 전극(RME)들이 연장된 방향에 비스듬히 배치될 수도 있다.
각 서브 화소(SPXn)에 배치된 발광 소자(ED)들은 복수의 반도체층을 포함하고, 상기 반도체층이 이루는 재료에 따라 서로 다른 파장대의 광을 방출할 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(SPXn)에 배치된 발광 소자(ED)들은 동일한 재료의 반도체층을 포함하여 동일한 색의 광을 방출할 수 있다. 또한, 발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함하여 전극(RME) 상에 생성되는 전계에 의해 일 단부가 특정 방향을 향하도록 배향될 수 있다. 발광 소자(ED)들은 어느 한 반도체층을 기준으로 제1 단부와 그 반대편 제2 단부가 정의될 수 있다. 예를 들어, 발광 소자(ED)는 제1 전극(RME1) 상에 배치된 부분이 제1 단부이고, 제2 전극(RME2) 상에 배치된 부분은 제2 단부일 수 있다. 표시 장치(10)가 더 많은 수의 전극(RME)들을 포함하는 실시예에서, 서로 다른 전극(RME)들 상에 배치된 발광 소자(ED)들은 제1 단부가 향하는 방향이 서로 다를 수 있다.
발광 소자(ED)들은 연결 전극(CNE: CNE1, CNE2)들과 접촉하여 전기적으로 연결될 수 있다. 발광 소자(ED)는 연장된 일 방향측 단부면에는 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 연결 전극(CNE)들과 접촉할 수 있다. 각 발광 소자(ED)들은 연결 전극(CNE)들을 통해 전극(RME)들 및 비아층(19) 하부의 도전층들과 전기적으로 연결될 수 있고, 전기 신호가 인가되어 특정 파장대의 광을 방출할 수 있다.
격벽(WA)은 제1 절연층(PAS1) 및 복수의 발광 소자(ED) 상에 직접 배치될 수 있다. 격벽(WA)은 제1 방향(DR1)으로 연장된 부분들과 제2 방향(DR2)으로 연장된 부분들이 서로 연결된 형상을 가질 수 있다. 제1 방향(DR1)으로 연장된 부분들은 서로 이격되고, 제2 방향(DR2)으로 연장된 부분들은 서로 이격될 수 있다. 격벽(WA)은 발광부(EMA)의 중심부에서 뱅크(BNL)가 둘러싸는 영역, 즉 발광부(EMA) 내에 배치될 수 있다.
격벽(WA)은 발광 소자(ED)와 중첩하는 제1 부분(WAA), 제1 부분(WAA)을 사이에 두고 서로 이웃하여 배치된 제2 부분(WAV), 및 제1 부분(WAA)과 제2 부분(WAV)을 연결하는 제3 부분(WAH)을 포함할 수 있다.
제1 부분(WAA)은 격벽(WA)의 제2 방향(DR2)으로 연장된 부분 중 복수의 발광 소자(ED)와 중첩하는 부분일 수 있다. 예를 들어, 제1 부분(WAA)은 발광부(EMA)의 가운데 배치될 수 있다. 제1 부분(WAA)은 복수의 발광 소자(ED) 상에 직접 배치되어 복수의 발광 소자(ED)를 고정 및 보호할 수 있다. 제1 부분(WAA)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 양 측, 또는 양 단부는 덮지 않도록 배치될 수 있다. 제1 부분(WAA) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 제1 부분(WAA)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시킬 수 있다. 또한, 제1 부분(WAA)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다. 제1 부분(WAA)은 제1 절연층(PAS1) 상에 배치되되, 발광 소자(ED)의 양 측과 함께 전극(RME)들이 배치된 부분 일부를 노출하도록 배치될 수 있다. 도면에 도시되지 않았으나, 제1 부분(WAA)은 서브 영역(SA)에도 부분적으로 배치될 수 있으나, 분리부(ROP)에서는 전극(RME)들을 형성하는 공정 중 제1 절연층(PAS1)과 함께 제거될 수 있다.
제1 부분(WAA)은 복수의 연결 전극(CNE)들과 중첩하여 배치될 수 있으며, 복수의 전극(RME)들과 비중첩하여 배치될 수 있다. 다만, 이에 제한되지 않으며, 제1 부분(WAA)은 복수의 전극(RME)들과도 중첩하여 배치될 수도 있다. 제1 부분(WAA)은 제1 방향(DR1)으로의 소정 폭을 가질 수 있으며, 발광 소자(ED)의 제1 방향(DR1)으로 연장된 길이보다 작을 수 있다. 또한, 제1 부분(WAA)의 폭은 제2 부분(WAV)의 제1 연장부(WAV1) 및 제2 연장부(WAV2) 각각의 폭보다 작은 폭으로 이루어질 수 있다. 다만, 이에 제한되지 않으며 제1 부분(WAA)의 폭은 제1 연장부(WAV1) 및 제2 연장부(WAV2) 각각의 폭과 동일하게 이루어질 수도 있다.
제2 부분(WAV)은 제1 연장부(WAV1) 및 제2 연장부(WAV2)를 포함할 수 있다. 제1 연장부(WAV1)는 격벽(WA)의 제2 방향(DR2)으로 연장된 부분 중 제1 전극(RME1)과 중첩하는 부분일 수 있다. 제2 연장부(WAV2)는 격벽(WA)의 제2 방향(DR2)으로 연장된 부분 중 제2 전극(RME2)과 중첩하는 부분일 수 있다. 예를 들어, 제1 연장부(WAV1)는 발광부(EMA)의 좌측에 배치될 수 있으며, 제2 연장부(WAV2)는 발광부(EMA)의 우측에 배치될 수 있다. 제1 연장부(WAV1)와 제2 연장부(WAV2)는 복수의 전극(RME)들 및 복수의 연결 전극(CNE)들이 연장된 방향과 나란하게 연장되어 배치될 수 있다. 제1 연장부(WAV1)와 제2 연장부(WAV2)는 복수의 발광 소자(ED)를 사이에 두고 서로 제1 방향(DR1)으로 이격되어 배치되며, 복수의 발광 소자(ED)와 비중첩하여 배치될 수 있다. 예시적인 실시예에서 제1 연장부(WAV1)와 제2 연장부(WAV2)는 뱅크(BNL)와 비중첩하며 평면 상에서 이격되어 배치될 수 있다.
제1 연장부(WAV1)와 제2 연장부(WAV2) 각각은 제1 방향(DR1)으로의 소정의 폭으로 이루어질 수 있으며, 복수의 전극(RME)들 각각의 폭보다 작은 폭으로 이루어질 수 있다. 예시적인 실시예에서 제1 연장부(WAV1)와 제2 연장부(WAV2) 각각은 복수의 전극(RME)들 각각에 완전히 중첩될 수 있다. 또한, 제1 연장부(WAV1)와 제2 연장부(WAV2)는 제1 방향(DR1)으로 이격되어 배치될 수 있으며, 제1 연장부(WAV1)와 제2 연장부(WAV2) 사이의 간격은 발광 소자(ED)의 제1 방향(DR1)의 길이보다 클 수 있다.
제3 부분(WAH)은 제1 방향(DR1)으로 연장되며 제2 방향(DR2)으로 서로 이격된 제1 연결부(WAH1) 및 제2 연결부(WAH2)를 포함할 수 있다.
제1 연결부(WAH1)는 격벽(WA)의 제1 방향(DR1)으로 연장된 부분 중 제1 전극 컨택홀(CTD) 또는 제2 전극 컨택홀(CTS)에 인접한 부분일 수 있다. 제2 연결부(WAH2)는 격벽(WA)의 제1 방향(DR1)으로 연장된 부분 중 제1 연결부(WAH1)로부터 제2 방향(DR2)의 반대 방향으로 이격된 부분일 수 있다. 예를 들어, 제1 연결부(WAH1)는 발광부(EMA)의 상측에 배치될 수 있으며, 제2 연결부(WAH2)는 발광부(EMA)의 하측에 배치될 수 있다. 제1 연결부(WAH1)와 제2 연결부(WAH2)는 복수의 발광 소자(ED)가 연장된 방향과 나란하게 배열되며, 복수의 발광 소자(ED)와 비중첩하여 배치될 수 있다. 제1 연결부(WAH1)와 제2 연결부(WAH2)는 복수의 전극(RME)들 및 복수의 연결 전극(CNE)들과 중첩하여 배치될 수 있다. 예시적인 실시예에서 제1 연결부(WAH1)와 제2 연결부(WAH2)는 뱅크(BNL)와 비중첩하며 평면 상에서 이격되어 배치될 수 있다.
상술한 제1 부분(WAA), 제2 부분(WAV) 및 제3 부분(WAH)은 일체로 이루어질 수 있다. 제1 부분(WAA), 제2 부분(WAV) 및 제3 부분(WAH)은 서로 연속적으로 연결되어 형성될 수 있다. 후술하는 바와 같이, 제1 부분(WAA), 제2 부분(WAV) 및 제3 부분(WAH)은 유기물을 패터닝하여 동시에 형성될 수 있다.
격벽(WA)은 비아층(19)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 격벽(WA)의 돌출된 부분은 경사지거나 곡률진 측면을 가질 수 있다. 도면에 예시된 바와 달리, 격벽(WA)은 단면도 상 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 격벽(WA)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
일 실시예에서 격벽(WA)은 소정의 높이로 이루어질 수 있으며, 격벽(WA)을 구성하는 제1 부분(WAA)은 복수의 발광 소자(ED)들을 고정하기 위해 소정의 높이를 가질 수 있다. 제1 전극(RME1)의 상면을 기준으로 제1 부분(WAA), 제2 부분(WAV) 및 제3 부분(WAH)의 상면까지의 수직 거리는 동일하게 이루어질 수 있다. 예시적인 실시예에서, 제1 전극(RME1)의 상면을 기준으로 제2 부분(WAV)의 제1 연장부(WAV1)의 상면까지의 수직 거리(H1)는 제1 부분(WAA)의 상면까지의 수직 거리(H2)와 동일하게 이루어질 수 있다. 상술한 바와 같이, 격벽(WA)은 유기물을 패터닝하여 동시에 형성됨으로써, 제2 부분(WAV)의 제1 연장부(WAV1)와 제2 연장부(WAV2), 및 제1 부분(WAA) 각각의 상면은 제1 전극(RME1)의 상면을 기준으로 동일한 높이에 위치할 수 있다.
격벽(WA)은 발광 소자(ED)들을 포함하는 잉크를 도포하고 발광 소자(ED)들을 정렬한 후에 형성될 수 있다. 뱅크(BNK)에 의해 구획된 발광부(EMA)에 잉크가 도포되면, 발광부(EMA)의 부피에 따른 도포될 수 있는 잉크의 용적량이 결정된다. 격벽(WA)이 발광 소자(ED)의 정렬 후에 형성되면, 격벽(WA)이 형성되기 전 발광부(EMA)에 도포될 수 있는 잉크의 용적량이 증가될 수 있다. 이에 따라, 발광부(EMA)에 정렬될 수 있는 발광 소자(ED)의 수를 증가시켜 휘도를 향상시킬 수 있다.
격벽(WA)은 후술하는 바와 같이 하드 마스크를 이용하여 건식 식각되어 형성되므로, 테이퍼 각도가 클 수 있다. 격벽(WA)을 구성하는 제3 부분(WAH)의 제1 연결부(WAH1)와 제2 연결부(WAH2), 제2 부분(WAV)의 제1 연장부(WAV1)와 제2 연장부(WAV2) 및 제1 부분(WAA)의 테이퍼 각도는 동일하게 이루어질 수 있다. 예시적인 실시예에서 격벽(WA)의 제2 연장부(WAV2)의 테이퍼 각도(θ1)는 제1 부분(WAA)의 테이퍼 각도(θ2)와 동일할 수 있다.
상술한 바와 같이, 격벽(WA)은 큰 테이퍼 각도를 가지면서 잉크의 용적량을 증가시킬 수 있으므로, 격벽(WA)의 높이가 특별히 제한되지 않는다. 예시적인 실시예에서, 제1 전극(RME1)의 상면을 기준으로 제2 부분(WAV)의 제1 연장부(WAV1)의 상면까지의 수직 거리(H1)는 뱅크(BNL)의 상면까지의 수직 거리(H3)와 동일할 수 있다. 이 경우, 격벽(WA)의 높이를 뱅크(BNL)의 높이까지 줄일 수 있으므로, 발광 소자층(EML)과 파장 변환층(도 2의 'WLCL') 사이의 셀갭(cell gap)을 저감하여 박형의 표시 장치를 구현할 수 있다.
다만, 이에 제한되지 않으며 도 8에 도시된 바와 같이, 격벽(WA)의 높이는 뱅크(BNL)의 높이보다 클 수 있다. 예를 들어, 제1 전극(RME1)의 상면을 기준으로 제2 부분(WAV)의 제1 연장부(WAV1)의 상면까지의 수직 거리(H1)는 뱅크(BNL)의 상면까지의 수직 거리(H3)보다 클 수 있다. 제1 전극(RME1)의 상면을 기준으로 제1 부분(WAA)의 상면까지의 수직 거리(H2)도 뱅크(BNL)의 상면까지의 수직 거리(H3)보다 클 수 있다.
또한, 도 9에 도시된 바와 같이, 격벽(WA)의 높이는 뱅크(BNL)의 높이보다 작을 수 있다. 예를 들어, 제1 전극(RME1)의 상면을 기준으로 제2 부분(WAV)의 제1 연장부(WAV1)의 상면까지의 수직 거리(H1)는 뱅크(BNL)의 상면까지의 수직 거리(H3)보다 작을 수 있다. 제1 전극(RME1)의 상면을 기준으로 제1 부분(WAA)의 상면까지의 수직 거리(H2)도 뱅크(BNL)의 상면까지의 수직 거리(H3)보다 작을 수 있다.
격벽(WA) 상에는 복수의 연결 전극(CNE; CNE1, CNE2)들, 제2 절연층(PAS2) 및 제3 절연층(PAS3)이 배치될 수 있다. 다만 이에 제한되지 않으며, 제3 절연층(PAS3)은 생략될 수도 있다.
복수의 연결 전극(CNE)들은 발광 소자(ED)들, 전극(RME) 및 격벽(WA) 상에 배치될 수 있다. 또한, 연결 전극(CNE)들은 부분적으로 격벽(WA)의 제1 부분(WAA) 상에 배치되며 다른 연결 전극(CNE)과 제1 부분(WAA) 및 제2 절연층(PAS2)에 의해 상호 절연될 수 있다. 복수의 연결 전극(CNE)들은 각각 발광 소자(ED) 및 전극(RME)들과 접촉할 수 있다. 연결 전극(CNE)은 발광 소자(ED)의 양 단부면에 노출된 반도체층과 직접 접촉할 수 있고, 제1 절연층(PAS1) 및 제2 절연층(PAS2)을 관통하는 컨택부(CT1, CT2)를 통해 전극(RME)들 중 적어도 어느 하나와 접촉할 수 있다. 발광 소자(ED)의 양 단부는 복수의 연결 전극(CNE)들을 통해 전극(RME)과 전기적으로 연결될 수 있다.
제1 연결 전극(CNE1)은 제2 방향(DR2)으로 연장된 형상을 갖고 제1 전극(RME1) 및 격벽(WA) 상에 배치될 수 있다. 제1 연결 전극(CNE1) 중 일부는 제1 전극(RME1)과 격벽(WA)의 제1 연장부(WAV1)와 중첩하고, 다른 일부는 격벽(WA)의 제1 부분(WAA)과 중첩할 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1)의 상면을 노출하는 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 접촉하며 발광 소자(ED)들의 제1 단부와 접촉할 수 있다.
제2 연결 전극(CNE2)도 제2 방향(DR2)으로 연장된 형상을 갖고, 제2 전극(RME2) 및 격벽(WA) 상에 배치될 수 있다. 제2 연결 전극(CNE2) 중 일부는 제2 전극(RME2)과 격벽(WA)의 제2 연장부(WAV2)와 중첩하고, 다른 일부는 격벽(WA)의 제1 부분(WAA)과 중첩할 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2)의 상면을 노출하는 제2 컨택부(CT2)를 통해 제2 전극(RME2)과 접촉하며 발광 소자(ED)들의 제2 단부와 접촉할 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제1 전극(RME1) 및 제2 전극(RME2)으로 인가된 전기 신호를 발광 소자(ED)로 전달할 수 있다. 발광 소자(ED)는 상기 전기 신호가 직접 인가될 수 있다. 또한, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 평면도 상 서로 제1 방향(DR1)으로 이격되어 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 서로 직접 접촉하지 않도록 배치되고, 각 연결 전극(CNE)에 인가된 전기 신호는 발광 소자(ED)를 통해 흐를 수 있다.
일 실시예에서, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 서로 다른 층에 배치될 수 있다. 제1 연결 전극(CNE1)은 후술하는 제2 절연층(PAS2) 하부에 배치되고, 제2 연결 전극(CNE2)은 제2 절연층(PAS2) 상부에 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 서로 이격되어 배치되고, 이에 더하여 제2 절연층(PAS2)에 의해 상호 절연될 수 있다. 다만, 이에 제한되지 않고, 제2 절연층(PAS2)은 생략될 수 있고, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 동일층 상에 직접 배치될 수 있다. 이 경우, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 서로 일정 간격 이격되어 배치됨으로써, 서로 직접 연결되지 않을 수 있다.
연결 전극(CNE)들은 컨택부(CT1, CT2)들이 배치된 부분에서 그 폭이 부분적으로 큰 형상을 가질 수 있다. 연결 전극(CNE)들은 제1 절연층(PAS1) 또는 제1 절연층(PAS1)과 제2 절연층(PAS2)을 관통하는 컨택부(CT1, CT2)를 통해 전극(RME)과 접촉할 수 있다.
일 실시예에서, 복수의 컨택부(CT1, CT2)들은 발광 소자(ED)들과 제1 방향(DR1)으로 중첩하지 않도록 복수의 발광 소자(ED)들이 배치되는 영역과 제2 방향(DR2)으로 이격되어 형성될 수 있다. 도면에서는 복수의 컨택부(CT1, CT2)들이 서브 영역(SA)에 배치된 것이 예시되어 있으나, 이에 제한되지 않고 복수의 컨택부(CT1, CT2)들은 발광부(EMA) 중 발광 소자(ED)들이 배치되지 않는 부분에 형성될 수 있다.
연결 전극(CNE)들은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 연결 전극(CNE)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 연결 전극(CNE)을 투과하여 전극(RME)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 절연층(PAS2)은 제1 연결 전극(CNE1), 격벽(WA) 및 뱅크(BNL) 상에 배치될 수 있다. 제2 절연층(PAS2)은 제1 연결 전극(CNE1)을 덮도록 배치될 수 있다. 제2 절연층(PAS2)은 제2 연결 전극(CNE2)이 배치된 영역을 제외하고 비아층(19) 상에 전면적으로 배치될 수 있다. 즉, 제2 절연층(PAS2)은 제1 절연층(PAS1)에 더하여 격벽(WA), 및 뱅크(BNL) 상에도 배치될 수 있다.
제3 절연층(PAS3)은 제2 연결 전극(CNE2), 제2 절연층(PAS2) 및 격벽(WA) 상에 배치될 수 있다. 제3 절연층(PAS3)은 상술한 구성들을 덮도록 배치되며, 비아층(19) 상에 전면적으로 배치될 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 10은 일 실시예에 따른 발광 소자의 개략도이다.
도 10을 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31)은 n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn 등일 수 있다.
제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31) 상에 배치될 수 있다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32)은 p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치될 수 있다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다.
발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(ED)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치될 수 있다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx) 등을 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나 이에 제한되지 않으며, 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다.
절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면 처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
도 11 내지 도 17은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 개략도들이다. 도 11 내지 도 17에서는 표시 장치(10)의 제조 공정 중 일부분을 도시하고 있다.
도 11을 참조하면, 비아층(19) 상에 일 방향으로 연장된 제1 전극(RME1) 및 제2 전극(RME2)을 형성한다. 제1 전극(RME1) 및 제2 전극(RME2)은 각각 발광 소자(ED)들을 정렬하는 데에 활용될 수 있고, 이후 공정에서 부분적으로 분리될 수 있다. 제1 전극(RME1)과 제2 전극(RME2) 상에 제1 절연층(PAS1)을 형성한다. 제1 절연층(PAS1)은 제1 전극(RME1) 및 제2 전극(RME2)을 덮으며 비아층(19) 상에 전면적으로 배치될 수 있다. 이어, 제1 절연층(PAS1) 상에 뱅크(BNL)를 형성한다.
다음으로, 도 12를 참조하면, 뱅크(BNL)로 구획된 제1 절연층(PAS1) 상에 발광 소자(ED)를 포함하는 잉크(200)를 분사한다. 잉크(200)는 용매(220) 및 용매(220)에 분산된 복수의 발광 소자(ED)를 포함할 수 있다. 발광 소자(ED)는 용매(220) 내에 균일하게 분산될 수 있다.
일 실시예에서, 잉크(200)는 잉크젯 프린팅 장치를 이용한 프린팅 공정을 통해 제1 절연층(PAS1) 상에 분사될 수 있다. 잉크(200)는 잉크젯 프린팅 장치에 포함된 잉크젯 헤드의 노즐(Nozzle)을 통해 분사될 수 있다. 노즐(Nozzle)에서 토출된 잉크(200)는 제1 전극(RME1) 및 제2 전극(RME2)이 형성된 제1 절연층(PAS1) 상에 안착될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있고, 잉크(200) 내에서 연장된 방향이 무작위의 배향 방향을 가진 상태로 분산될 수 있다. 잉크(200)가 제1 절연층(PAS1) 상에 분사되면, 잉크(200)는 뱅크(BNL) 위로 넘치지 않으면서 뱅크(BNL) 내에 도포될 수 있다.
이어, 도 13을 참조하면, 제1 전극(RME1) 및 제2 전극(RME2)에 정렬 신호를 인가하여 전계(EL)를 생성하여 발광 소자(ED)들을 정렬시킨다. 용매(220) 내에 분산된 발광 소자(ED)들은 전계(EL)에 의해 유전영동힘을 받을 수 있고, 배향 방향 및 위치가 변하면서 전극들(RME1, RME2) 상에 배치될 수 있다.
전계(EL)를 생성하면, 발광 소자(ED)는 유전영동힘을 받을 수 있다. 전계(EL)가 비아층(19) 상면에 평행하게 생성되는 경우, 발광 소자(ED)는 연장된 방향이 비아층(19)에 평행하도록 정렬되어 제1 전극(RME1)과 제2 전극(RME2) 상에 배치될 수 있다. 발광 소자(ED)는 유전영동힘에 의해 초기 분산된 위치로부터 각각 전극(RME1, RME2)을 향해 이동할 수 있다. 발광 소자(ED)는 전계(EL)에 의해 위치와 배향 방향이 변하면서 양 단부가 각각 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치될 수 있다. 발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함하고, 소자 내 쌍극자 모멘트를 가질 수 있다. 쌍극자 모멘트를 갖는 발광 소자(ED)는 전계(EL) 상에 놓이면 양 단부가 각각 전극(RME1, RME2) 상에 배치되도록 유전영동힘을 받아 정렬될 수 있다.
이어, 열처리를 통해 용매를 제거한다. 열처리 공정은 내부 압력 조절이 가능한 챔버 내에서 수행될 수 있다. 챔버는 장치 내 내부 압력을 조절할 수 있고, 압력이 조절된 상태에서 열(Heat)을 조사하여 용매를 제거할 수 있다. 표시 장치(10)의 제조 방법은 용매를 저압의 환경에서 열처리하여 완전하게 제거할 수 있다. 일 실시예에 따르면, 용매의 제거 공정은 10-4Torr 내지 1Torr의 압력에서, 25℃ 내지 150℃의 온도 범위에서 수행될 수 있다. 상기 압력 범위 내에서 열처리 공정을 수행할 경우, 용매의 자체적인 끓는점도 낮아져 더 쉽게 제거될 수 있다. 챔버 내에서 수행되는 열처리 공정은 1분 내지 30분동안 수행될 수 있다. 다만, 이에 제한되지 않는다.
다음, 도 14를 참조하면, 뱅크(BNL)로 구획된 제1 절연층(PAS1) 및 발광 소자(ED) 상에 유기물층(310)을 도포한다. 유기물층(310)은 용액 공정, 예를 들어 스핀 코팅, 슬릿 코팅, 잉크젯 프린팅 등으로 형성할 수 있다. 유기물층(310)은 폴리이미드일 수 있으나 이에 제한되지 않는다.
이어, 유기물층(310) 상에 격벽(WA)을 형성하기 위한 하드 마스크(330)를 형성한다. 하드 마스크(330)는 무기물 예를 들어 ITO와 같은 물질로 형성할 수 있다. 하드 마스크(330)는 격벽(WA)의 패턴과 동일한 평면 형상으로 형성될 수 있다.
다음, 도 15 및 도 16을 참조하면, 하드 마스크(330)를 이용하여 유기물층(310)을 건식 식각(dry etching)하여 격벽(WA)을 형성한다. 격벽(WA)은 제1 부분(WAA), 제2 부분(WAV)의 제1 연장부(WAV1)와 제2 연장부(WAV2), 및 제3 부분(WAH)의 제1 연결부(WAH1)와 제2 연결부(WAH2)를 포함하여 동시에 형성될 수 있다.
일 실시예에서 격벽(WA)의 각 부분들은 동일한 마스크 공정을 통해 형성됨으로써, 제1 전극(RME1)의 상면을 기준으로 제1 연결부(WAH1), 제2 연결부(WAH2), 제1 연장부(WAV1), 제2 연장부(WAV2) 및 제1 부분(WAA)의 상면까지의 수직 거리는 동일하게 이루어질 수 있다. 또한, 발광 소자(ED)의 정렬 후에 격벽(WA)을 형성함으로써, 발광부(EMA)에 도포될 수 있는 잉크의 용적량이 증가될 수 있다. 이에 따라, 발광부(EMA)에 정렬될 수 있는 발광 소자(ED)의 수를 증가시켜 휘도를 향상시킬 수 있다. 또한, 격벽(WA)은 하드 마스크(330)를 이용하여 건식 식각되어 형성되므로, 테이퍼 각도가 크게 형성될 수 있다. 예시적인 실시예에서 격벽(WA)의 테이퍼 각도는 40도 이상일 수 있다. 또한, 하나의 마스크 공정에서 다양한 부분들을 포함하는 격벽(WA)을 형성함으로써, 마스크 공정을 줄이고 공정을 간소화할 수 있다.
다음, 대상 기판(150) 상에 제1 연결 전극(CNE1), 제2 절연층(PAS2), 제2 연결 전극(CNE2) 및 제3 절연층(PAS3)을 형성한다.
이어, 도 17을 참조하면, 전극 물질층을 적층하고 패터닝하여 제1 연결 전극(CNE1)을 형성한다. 제1 연결 전극(CNE1)은 발광 소자(ED)의 일 단부에 접한다. 이어, 절연 물질을 적층하고 패터닝하여 제1 연결 전극(CNE1)을 덮으며 발광 소자(ED)의 타 단부를 노출하는 제2 절연층(PAS2)을 형성한다. 그리고, 재차 전극 물질층을 적층하고 패터닝하여 제2 연결 전극(CNE2)을 형성한다. 제2 연결 전극(CNE2)은 발광 소자(ED)의 타 단부에 접한다. 이후, 제3 절연층(PAS3)을 형성하여 일 실시예에 따른 표시 장치를 제조할 수 있다.
이하, 다른 도면들을 더 참조하여 표시 장치(10)의 다양한 실시예들에 대하여 설명하기로 한다.
도 18은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 19는 도 18의 Q5-Q5'선을 따라 자른 단면도이다. 도 20은 도 18의 Q5-Q5'선을 따라 자른 다른 예의 단면도이다. 도 21은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 22는 도 21의 Q6-Q6'선을 따라 자른 단면도이다.
도 18 내지 도 22의 실시예들에 따른 표시 장치(10)는 격벽(WA)을 포함할 수 있으며, 반사층(RFL)을 더 포함한다는 점에서 전술한 도 2 내지 도 9의 실시예와 차이점이 있다. 이하, 동일한 구성에 대해 설명을 간략히 하거나 생략하고 차이점에 대해 자세히 설명하기로 한다.
도 18 및 도 19를 참조하면, 일 실시예에서는 격벽(WA) 상에 배치된 반사층(RFL)들을 더 포함할 수 있다. 반사층(RFL)들은 격벽(WA)의 적어도 일 측면에 배치될 수 있다. 구체적으로, 반사층(RFL)들은 격벽(WA) 중 제2 방향(DR2)으로 연장된 제1 연장부(WAV1) 및 제2 연장부(WAV2) 각각의 일 측면에 배치될 수 있다. 반사층(RFL)들은 각각 제2 방향(DR2)으로 연장되며 제1 방향(DR1)으로 서로 이격하여 배치될 수 있다. 반사층(RFL)들은 각 연장부(WAV1, WAV2)들에서 서로 마주보는 일 측면에 배치될 수 있다. 예를 들어, 어느 하나의 반사층(RFL)은 발광 소자(ED)와 인접한 제1 연장부(WAV1)의 일 측면에 배치되고, 다른 하나의 반사층(RFL)은 발광 소자(ED)와 인접한 제2 연장부(WAV2)의 일 측면에 배치될 수 있다.
반사층(RFL)들은 복수의 연결 전극(CNE1, CNE2)에 접할 수 있다. 구체적으로, 제2 부분(WAV)의 제1 연장부(WAV1)의 일 측면에 배치된 반사층(RFL)은 제1 연결 전극(CNE1)과 접할 수 있으며, 제1 연결 전극(CNE1)의 하면에 접할 수 있다. 제2 부분(WAV)의 제2 연장부(WAV2)의 일 측면에 배치된 반사층(RFL)은 제2 연결 전극(CNE2)과 접할 수 있으며, 제2 연결 전극(CNE2)의 하면에 접할 수 있다. 반사층(RFL)들은 복수의 연결 전극(CNE1, CNE2)에 접함으로써, 복수의 연결 전극(CNE1, CNE2)의 저항을 낮출 수 있다.
반사층(RFL)들은 각각 제2 부분(WAV)의 연장부(WAV1, WAV2)들의 일 측면에 접하며, 일 단부는 제1 절연층(PAS1)에 직접 접할 수 있다. 반사층(RFL)들의 타 단부는 연장부(WAV1, WAV2)들의 상면과 일치될 수 있다. 예시적인 실시예에서 반사층(RFL)들은 각각 연장부(WAV1, WAV2)들의 일 측면 전체에 접하여 배치될 수 있다. 다만, 이에 제한되지 않으며 다른 예시적인 실시예에서 반사층(RFL)들은 각각 연장부(WAV1, WAV2)들의 일 측면의 일부에만 배치될 수도 있다.
반사층(RFL)들은 반사율이 높은 금속, 예를 들어 알루미늄(Al), 티타늄(Ti), 니켈(Ni) 등으로 이루어질 수 있다. 반사층(RFL)들은 제1 연장부(WAV1) 및 제2 연장부(WAV2)의 일 측면의 경사를 따라 경사지게 배치될 수 있다. 반사층(RFL)들은 복수의 발광 소자(ED)들을 양 방향에서 둘러쌀 수 있으며, 복수의 발광 소자(ED)에서 방출되는 광을 상부로 반사하여 휘도를 향상시킬 수 있다.
상술한 바와 같이, 격벽(WA)은 하드 마스크를 이용하여 건식 식각으로 형성됨으로써, 큰 테이퍼 각도를 가질 수 있다. 이에 따라, 격벽(WA) 중 제2 부분(WAV)의 제1 연장부(WAV1) 및 제2 연장부(WAV2)의 일 측면에 배치된 반사층(RFL)의 경사각도 커지게 되어, 발광 소자(ED)에서 방출되는 광을 상부로 반사할 수 있는 반사 효율을 향상시킬 수 있다.
도 20을 참조하면, 다른 예시적인 실시예에서 반사층(RFL)들은 발광 소자(ED)에 인접한 방향으로 더 연장되어 배치될 수 있다. 구체적으로, 제1 연장부(WAV1)의 일 측면에 배치된 반사층(RFL)은 일 부분이 제1 연장부(WAV1)의 일 측면과 접하고, 다른 일 부분은 제1 절연층(PAS1)과 접하되 제1 전극(RME1)과 평행하게 배치될 수 있다. 제2 연장부(WAV2)의 일 측면에 배치된 반사층(RFL)은 일 부분이 제2 연장부(WAV2)의 일 측면과 접하고, 다른 일 부분은 제1 절연층(PAS1)과 접하되 제1 전극(RME1)과 평행하게 배치될 수 있다.
반사층(RFL)들 중 제1 전극(RME1)과 평행하게 배치된 부분은 상부로부터 입사되는 광을 다시 상부로 재반사하여 휘도를 향상시킬 수 있다. 반사층(RFL)들은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)이 발광 소자(ED)의 양 단부에 컨택할 수 있도록, 발광 소자(ED)와 소정 간격 이격하여 배치될 수 있다.
또 다른 실시예에서, 반사층(RFL)들은 도 18 및 도 19의 실시예에 더하여 제3 부분(WAH)의 제1 연결부(WAH1) 및 제2 연결부(WAH2)의 일 측면에 더 배치될 수 있다.
도 21 및 도 22를 참조하면, 반사층(RFL)들은 격벽(WA) 중 제1 방향(DR1)으로 연장된 제3 부분(WAH)의 제1 연결부(WAH1) 및 제2 연결부(WAH2)의 일 측면에 연장되어 배치될 수 있다. 제1 연결부(WAH1) 및 제2 연결부(WAH2) 각각의 일 측면으로 연장된 반사층(RFL)들은 각각 제1 방향(DR1)으로 연장되며 제2 방향(DR2)으로 서로 이격하여 배치될 수 있다. 반사층(RFL)들은 각 제3 부분(WAH1, WAH2)들에서 서로 마주보는 일 측면에 배치될 수 있다. 예를 들어, 어느 하나의 반사층(RFL)은 발광 소자(ED)와 인접한 제1 연결부(WAH1)의 일 측면에 배치되고, 다른 하나의 반사층(RFL)은 발광 소자(ED)와 인접한 제2 연결부(WAH2)의 일 측면에 배치될 수 있다.
반사층(RFL)들 중 어느 하나는 제1 전극(RME1)과 중첩하고, 제1 연결부(WAH1), 제1 연장부(WAV1) 및 제2 연결부(WAH2)의 각 일 측면에 연속적으로 연결되어 배치될 수 있다. 반사층(RFL)들 중 다른 하나는 제2 전극(RME2)과 중첩하고, 제1 연결부(WAH1), 제2 연장부(WAV2) 및 제2 연결부(WAH2)의 각 일 측면에 연속적으로 연결되어 배치될 수 있다. 반사층(RFL)들은 제1 연결부(WAH1) 및 제2 연결부(WAH2)에서 서로 소정 간격으로 이격되어 배치될 수 있다.
일 실시예에서, 반사층(RFL)들은 제1 연결부(WAH1), 제2 연결부(WAH2), 제1 연장부(WAV1) 및 제2 연장부(WAV2)의 측면에 배치되어, 복수의 발광 소자(ED)들을 네 방향에서 둘러쌀 수 있다. 이에 따라, 복수의 발광 소자(ED)에서 방출되는 광은 복수의 발광 소자(ED)를 둘러싸는 반사층(RFL)들에 의해 상부로 반사되어 휘도를 향상시킬 수 있다.
도 23은 또 다른 실시예에 따른 일 화소를 나타내는 평면도이다. 도 24는 또 다른 실시예에 따른 일 화소를 나타내는 평면도이다.
도 23 및 도 24의 실시예들에 따른 표시 장치(10)는 격벽(WA)을 포함할 수 있으며, 제3 부분(WAH)의 제1 연결부(WAH1) 및 제2 연결부(WAH2)가 생략된다는 점에서 전술한 도 2 내지 도 9의 실시예 및 도 18 내지 도 22의 실시예와 차이점이 있다. 이하, 동일한 구성에 대해 설명을 간략히 하거나 생략하고 차이점에 대해 자세히 설명하기로 한다.
도 23 및 도 24를 참조하면, 일 실시예에 따른 격벽(WA)은 제2 방향(DR2)으로 연장되되 제1 방향(DR1)으로 서로 이격된 제2 부분(WAV)의 제1 연장부(WAV1) 및 제2 연장부(WAV2)를 포함하고, 제1 연장부(WAV1) 및 제2 연장부(WAV2) 사이에 배치되며 제2 방향(DR2)으로 연장된 제1 부분(WAA)을 포함할 수 있다. 본 실시예에서는 격벽(WA)을 구성하는 제1 연장부(WAV1), 제2 연장부(WAV2), 및 제1 부분(WAA)이 서로 연결되지 않고 서로 분리되어 이격될 수 있다. 제1 연장부(WAV1), 제2 연장부(WAV2), 및 제1 부분(WAA)은 상술한 실시예들과 동일하므로 설명을 생략한다.
본 실시예에 따른 격벽(WA)은 상술한 실시예들과 달리 제1 방향(DR1)으로 연장된 제3 부분(WAH)이 생략되고, 제2 방향(DR2)으로 연장된 제1 연장부(WAV1), 제2 연장부(WAV2), 및 제1 부분(WAA)을 포함할 수 있다. 이로써, 상술한 건식 식각으로 동시에 형성되는 격벽(WA)의 패턴성을 향상시킬 수 있다.
또한, 반사층(RFL)들은 제1 연장부(WAV1)의 일 측면과 제2 연장부(WAV2)에서 제1 연장부(WAV1)와 마주보는 일 측면에 각각 배치될 수 있다. 반사층(RFL)들은 복수의 발광 소자(ED)들을 사이에 두고 서로 이웃하여 배치됨으로써, 발광 소자(ED)들로부터 방출되는 광을 상부로 반사시켜 휘도를 향상시킬 수 있다.
도 25는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 26은 도 25의 Q7-Q7'선을 따라 자른 단면도이다. 도 27은 도 25의 Q8-Q8'선을 따라 자른 단면도이다. 도 26은 도 25의 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있고, 도 27은 도 25의 복수의 컨택부(CT1, CT2, CT3, CT4)들을 가로지르는 단면을 도시하고 있다.
도 25 내지 도 27을 참조하면, 일 실시예에 따른 표시 장치(10_2)는 더 많은 수의 전극(RME)들과 더 많은 수의 연결 전극(CNE)들을 포함할 수 있고, 각 서브 화소(SPXn)에 배치되는 발광 소자(ED)들의 개수가 증가할 수 있다. 본 실시예는 각 서브 화소(SPXn)의 전극(RME) 및 연결 전극(CNE)의 배치와 격벽(WA)이 상이한 점에서 도 2 내지 도 9의 실시예 및 도 18 내지 도 24의 실시예와 차이가 있다. 이하, 중복된 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
격벽(WA)은 발광 소자(ED)들과 중첩하는 제1 부분(WAA)들, 제1 부분(WAA)들을 사이에 두고 서로 이격된 제2 부분(WAV)들, 및 제1 부분(WAA)들과 제2 부분(WAV)들을 서로 연결하는 제3 부분(WAH)을 포함할 수 있다.
제1 부분(WAA)들은 제2 방향(DR2)으로 연장되며, 제2 부분(WAV)의 제1 연장부(WAV1)와 제2 연장부(WAV2) 사이에 배치된 제1 고정부(WAA1) 및 제2 연장부(WAV2)와 제3 연장부(WAV3) 사이에 배치된 제2 고정부(WAA2)를 포함할 수 있다. 제2 부분(WAV)들은 제3 부분(WAH)의 제1 연결부(WAH1)와 제2 연결부(WAH2)를 각각 연결하며, 제2 방향(DR2)으로 연장되되 제1 방향(DR1)으로 서로 이격된 제1 연장부(WAV1), 제2 연장부(WAV2) 및 제3 연장부(WAV3)를 포함할 수 있다. 제3 부분(WAH)들은 제1 방향(DR1)으로 연장되며 제2 방향(DR2)으로 서로 이격된 제1 연결부(WAH1) 및 제2 연결부(WAH2)를 포함할 수 있다.
제3 부분(WAH)의 제1 연결부(WAH1) 및 제2 연결부(WAH2)는 상술한 도 2 내지 9의 실시예와 동일한 구조로 이루어질 수 있다. 제1 연결부(WAH1)와 제2 연결부(WAH2)는 복수의 전극(RME)들 및 복수의 연결 전극(CNE)들과 중첩하여 배치될 수 있다. 예시적인 실시예에서 제1 연결부(WAH1)와 제2 연결부(WAH2)는 제1 전극(RME1), 제2 전극(RME2), 제3 전극(RME3) 및 제4 전극(RME4)과 중첩할 수 있다. 제1 연결부(WAH1)는 제5 연결 전극(CNE5)의 제3 연결부(CN_B3)와 중첩할 수 있다. 제2 연결부(WAH2)는 제1 연결 전극(CNE1), 제2 연결 전극(CNE2), 제3 연결 전극(CNE3) 및 제4 연결 전극(CNE4)과 중첩할 수 있다.
제2 부분(WAV)의 제1 연장부(WAV1)는 제1 전극(RME1)과 중첩하며 제1 연결 전극(CNE1) 및 제3 연결 전극(CNE3)과 중첩할 수 있다. 제2 연장부(WAV2)는 제2 전극(RME2) 및 제3 전극(RME3)과 중첩하며, 제2 연결 전극(CNE2), 제3 연결 전극(CNE3), 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)과 중첩할 수 있다. 제3 연장부(WAV3)는 제4 전극(RME4)과 중첩하며, 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)과 중첩할 수 있다. 예를 들어, 제1 연장부(WAV1)는 발광부(EMA)의 좌측에 배치될 수 있으며, 제2 연장부(WAV2)는 발광부(EMA)의 가운데에 배치될 수 있으며, 제3 연장부(WAV3)는 발광부(EMA)의 우측에 배치될 수 있다. 제1 연장부(WAV1)와 제2 연장부(WAV2)는 제1 및 제3 발광 소자(ED1, ED3)를 사이에 두고 서로 제1 방향(DR1)으로 이격되어 배치될 수 있고, 제2 연장부(WAV2)와 제3 연장부(WAV3)는 제2 및 제4 발광 소자(ED2, ED4)를 사이에 두고 서로 제1 방향(DR1)으로 이격되어 배치될 수 있다.
제1 부분(WAA)의 제1 고정부(WAA1) 및 제2 고정부(WAA2)는 제2 방향(DR2)으로 연장되되, 발광 소자(ED)와 중첩하는 부분일 수 있다. 제1 고정부(WAA1)는 제1 및 제3 발광 소자(ED1, ED3) 상에 직접 배치되어 이들을 고정 및 보호할 수 있고, 제2 고정부(WAA2)는 제2 및 제4 발광 소자(ED2, ED4) 상에 직접 배치되어 이들을 고정 및 보호할 수 있다. 제1 고정부(WAA1) 및 제2 고정부(WAA2)는 각각 복수의 연결 전극(CNE)들과 중첩하여 배치될 수 있다. 예시적인 실시예에서, 제1 고정부(WAA1)는 제1 연결 전극(CNE1), 제3 연결 전극(CNE3) 및 제5 연결 전극(CNE5)과 중첩하여 배치될 수 있고, 제2 고정부(WAA2)는 제2 연결 전극(CNE2), 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)과 중첩하여 배치될 수 있다.
상술한 격벽(WA)은 복수의 전극(RME) 및 발광 소자(ED) 상에 배치됨으로써, 발광부(EMA)에 도포될 수 있는 잉크의 용적량이 증가시킬 수 있다. 따라서, 발광부(EMA)에 정렬될 수 있는 발광 소자(ED)의 수를 증가시켜 휘도를 향상시킬 수 있다.
각 서브 화소(SPXn)마다 배치되는 복수의 전극(RME)은 제1 전극(RME1) 및 제2 전극(RME2)에 더하여 제3 전극(RME3)과 제4 전극(RME4)을 더 포함할 수 있다.
제3 전극(RME3)은 제1 전극(RME1)과 제2 전극(RME2) 사이에 배치되고, 제4 전극(RME4)은 제2 전극(RME2)을 사이에 두고 제3 전극(RME3)과 제1 방향(DR1)으로 이격되어 배치될 수 있다. 복수의 전극(RME)들은 서브 화소(SPXn)의 좌측으로부터 우측으로 갈수록 제1 전극(RME1), 제3 전극(RME3), 제2 전극(RME2) 및 제4 전극(RME4)이 순차적으로 배치될 수 있다.
각 전극(RME)들은 뱅크(BNL)를 가로지르며 발광 영역(EMA)으로부터 서브 영역(SA)까지 연장되어 배치될 수 있다. 복수의 전극(RME)들 중, 제1 전극(RME1)과 제2 전극(RME2)은 전극 컨택홀(CTD, CTS)을 통해 하부의 제3 도전층과 연결될 수 있다. 다만, 제3 전극(RME3)과 제4 전극(RME4)은 하부의 제3 도전층과 직접 연결되지 않으며, 발광 소자(ED)들 및 연결 전극(CNE)들을 통해 제1 전극(RME1) 및 제2 전극(RME2)과 전기적으로 연결될 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 전극 컨택홀(CTD, CTS)을 통해 제3 도전층과 직접 연결된 제1 타입 전극이고, 제3 전극(RME3)과 제4 전극(RME4)은 그렇지 않은 제2 타입 전극일 수 있다. 제2 타입 전극들은 연결 전극(CNE)과 함께 발광 소자(ED)들의 전기적 연결 경로를 제공할 수 있다.
복수의 발광 소자(ED)들은 서로 다른 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)들 중 일부는 제1 연장부(WAV1)와 제2 연장부(WAV2) 사이에 배치되고, 다른 일부는 제2 연장부(WAV2)와 제3 연장부(WAV3) 사이에 배치될 수 있다. 일 실시예에 따르면, 발광 소자(ED)는 제1 연장부(WAV1)와 제2 연장부(WAV2) 사이에 배치된 제1 발광 소자(ED1) 및 제3 발광 소자(ED3)와, 제2 연장부(WAV2)와 제3 연장부(WAV3) 사이에 배치된 제2 발광 소자(ED2) 및 제4 발광 소자(ED4)를 포함할 수 있다. 제1 발광 소자(ED1)와 제3 발광 소자(ED3)는 각각 제1 전극(RME1)과 제3 전극(RME3) 상에 배치되고, 제2 발광 소자(ED2)와 제4 발광 소자(ED4)는 각각 제2 전극(RME2) 및 제4 전극(RME4) 상에 배치될 수 있다. 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 해당 서브 화소(SPXn)의 발광 영역(EMA)에서 하측, 또는 서브 영역(SA)에 인접하여 배치되고, 제3 발광 소자(ED3)와 제4 발광 소자(ED4)는 해당 서브 화소(SPXn)의 발광 영역(EMA)에서 상측에 인접하여 배치될 수 있다. 다만, 각 발광 소자(ED)들은 발광 영역(EMA)에서 배치된 위치에 따라 구분되는 것이 아니며, 후술하는 연결 전극(CNE)과의 연결 관계에 따라 구분된 것일 수 있다. 각 발광 소자(ED)들은 연결 전극(CNE)들의 배치 구조에 따라 양 단부가 접촉하는 연결 전극(CNE)이 서로 다를 수 있고, 접촉하는 연결 전극(CNE)의 종류에 따라 서로 다른 발광 소자(ED)들로 구분될 수 있다.
복수의 연결 전극(CNE)은 제1 전극(RME1) 상에 배치된 제1 연결 전극(CNE1) 및 제2 전극(RME2) 상에 배치된 제2 연결 전극(CNE2)에 더하여, 복수의 전극(RME)들에 걸쳐 배치된 제3 연결 전극(CNE3), 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)을 더 포함할 수 있다.
상술한 실시예들과 달리, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제2 방향(DR2)으로 연장된 길이가 비교적 짧을 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 발광 영역(EMA)의 중심을 기준으로 하측에 배치될 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 발광 영역(EMA)과 해당 서브 화소(SPXn)의 서브 영역(SA)에 걸쳐 배치되고, 각각 서브 영역(SA)에 형성된 제1 컨택부(CT1) 및 제2 컨택부(CT2)를 통해 제1 전극(RME1) 및 제2 전극(RME2)과 접촉할 수 있다.
제3 연결 전극(CNE3)은 제3 전극(RME3) 상에 배치된 제1 서브 연장부(CN_E1), 제1 전극(RME1) 상에 배치된 제2 서브 연장부(CN_E2), 및 제1 서브 연장부(CN_E1)와 제2 서브 연장부(CN_E2)를 연결하는 제1 서브 연결부(CN_B1)를 포함할 수 있다. 제1 서브 연장부(CN_E1)는 제1 연결 전극(CNE1)과 제1 방향(DR1)으로 이격 대향하고, 제2 서브 연장부(CN_E2)는 제1 연결 전극(CNE1)과 제2 방향(DR2)으로 이격될 수 있다. 제1 서브 연장부(CN_E1)는 해당 서브 화소(SPXn)의 발광 영역(EMA) 중 하측에 배치되며, 제2 서브 연장부(CN_E2)는 발광 영역(EMA)의 상측에 배치될 수 있다. 제1 서브 연장부(CN_E1)는 발광 영역(EMA) 및 서브 영역(SA)에 걸쳐 배치되어 서브 영역(SA)에 형성된 제3 컨택부(CT3)를 통해 제3 전극(RME3)과 연결될 수 있다. 제1 서브 연결부(CN_B1)는 발광 영역(EMA)의 중심부에서 제1 전극(RME1) 및 제3 전극(RME3)에 걸쳐 배치될 수 있다. 제3 연결 전극(CNE3)은 대체로 제2 방향(DR2)으로 연장된 형상을 갖되, 제1 방향(DR1)으로 절곡되었다가 다시 제2 방향(DR2)으로 연장된 형상을 가질 수 있다.
제4 연결 전극(CNE4)은 제4 전극(RME4) 상에 배치된 제3 서브 연장부(CN_E3), 제2 전극(RME2) 상에 배치된 제4 서브 연장부(CN_E4), 및 제3 서브 연장부(CN_E3)와 제4 서브 연장부(CN_E4)를 연결하는 제2 서브 연결부(CN_B2)를 포함할 수 있다. 제3 서브 연장부(CN_E3)는 제2 연결 전극(CNE2)과 제1 방향(DR1)으로 이격 대향하며, 제4 서브 연장부(CN_E4)는 제2 연결 전극(CNE2)과 제2 방향(DR2)으로 이격될 수 있다. 제3 서브 연장부(CN_E3)는 해당 서브 화소(SPXn)의 발광 영역(EMA) 중 하측에 배치되며, 제4 서브 연장부(CN_E4)는 발광 영역(EMA)의 상측에 배치될 수 있다. 제3 서브 연장부(CN_E3)는 발광 영역(EMA) 및 서브 영역(SA)에 배치되어 제4 컨택부(CT4)를 통해 제4 전극(RME4)과 연결될 수 있다. 제2 서브 연결부(CN_B2)는 발광 영역(EMA)의 중심에 인접하여 제2 전극(RME2) 및 제4 전극(RME4)에 걸쳐 배치될 수 있다. 제4 연결 전극(CNE4)은 대체로 제2 방향(DR2)으로 연장된 형상을 갖되, 제1 방향(DR1)으로 절곡되었다가 다시 제2 방향(DR2)으로 연장된 형상을 가질 수 있다.
제5 연결 전극(CNE5)은 제3 전극(RME3) 상에 배치된 제5 서브 연장부(CN_E5), 제4 전극(RME4) 상에 배치된 제6 서브 연장부(CN_E6), 및 제5 서브 연장부(CN_E5)와 제6 서브 연장부(CN_E6)를 연결하는 제3 서브 연결부(CN_B3)를 포함할 수 있다. 제5 서브 연장부(CN_E5)는 제3 연결 전극(CNE3)의 제2 서브 연장부(CN_E2)와 제1 방향(DR1)으로 이격 대향하고, 제6 서브 연장부(CN_E6)는 제4 연결 전극(CNE4)의 제4 서브 연장부(CN_E4)와 제1 방향(DR1)으로 이격 대향할 수 있다. 제5 서브 연장부(CN_E5) 및 제6 서브 연장부(CN_E6)는 각각 발광 영역(EMA)의 상측에 배치되고, 제3 서브 연결부(CN_B3)는 제3 전극(RME3), 제2 전극(RME2) 및 제4 전극(RME4)에 걸쳐 배치될 수 있다. 제5 연결 전극(CNE5)은 평면도 상 제4 연결 전극(CNE4)의 제4 서브 연장부(CN_E4)를 둘러싸는 형상으로 배치될 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제3 도전층과 직접 연결된 제1 전극(RME1) 및 제2 전극(RME2)과 연결되는 제1 타입 연결 전극이고, 제3 연결 전극(CNE3), 및 제4 연결 전극(CNE4)은 제3 도전층과 직접 연결되지 않는 제3 전극(RME3) 및 제4 전극(RME4)과 연결되는 제2 타입 연결 전극이며, 제5 연결 전극(CNE5)은 전극(RME)들과 연결되지 않는 제3 타입 연결 전극일 수 있다.
상술한 바와 같이, 연결 전극(CNE)들의 배치 구조에 대응하여 복수의 발광 소자(ED)들은 양 단부가 접촉하는 연결 전극(CNE)에 따라 서로 다른 발광 소자(ED)들로 구분될 수 있다.
제1 발광 소자(ED1) 및 제2 발광 소자(ED2)는 제1 단부가 제1 타입 연결 전극과 접촉하고 제2 단부가 제2 타입 연결 전극과 접촉할 수 있다. 제1 발광 소자(ED1)는 제1 연결 전극(CNE1) 및 제3 연결 전극(CNE3)과 접촉하고, 제2 발광 소자(ED2)는 제2 연결 전극(CNE2) 및 제4 연결 전극(CNE4)과 접촉할 수 있다. 제3 발광 소자(ED3) 및 제4 발광 소자(ED4)는 제1 단부가 제2 타입 연결 전극과 접촉하고 제2 단부가 제3 타입 연결 전극과 접촉할 수 있다. 제3 발광 소자(ED3)는 제3 연결 전극(CNE3) 및 제5 연결 전극(CNE5)과 접촉하고, 제4 발광 소자(ED4)는 제4 연결 전극(CNE4) 및 제5 연결 전극(CNE5)과 접촉할 수 있다.
복수의 발광 소자(ED)들은 복수의 연결 전극(CNE)들을 통해 서로 직렬로 연결될 수 있다. 본 실시예에 따른 표시 장치(10)는 각 서브 화소(SPXn)마다 더 많은 수의 발광 소자(ED)들을 포함하며 이들의 직렬 연결을 구성할 수 있어, 단위 면적 당 발광량이 더욱 증가할 수 있다.
도 28은 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 29는 도 28의 Q9-Q9'선을 따라 자른 단면도이다. 도 30은 도 28의 Q10-Q10'선을 따라 자른 단면도이다. 도 29는 도 28의 서브 화소(SPXn)에서 제1 발광 소자(ED1) 및 제2 발광 소자(ED2)의 양 단부를 가로지르는 단면을 도시하고 있고, 도 30은 도 28의 컨택부(CT1, CT2)들을 가로지르는 단면을 도시하고 있다.
도 28 내지 도 30을 참조하면, 일 실시예에 따른 표시 장치(10)는 전극(RME) 및 연결 전극(CNE)의 구조가 상술한 실시예들과 다를 수 있다. 격벽(WA)의 구조는 상술한 도 25 내지 도 27과 동일하나, 전극(RME) 및 연결 전극(CNE) 간의 배치 관계가 차이가 있을 수 있다.
격벽(WA)의 제3 부분(WAH)의 제1 연결부(WAH1) 및 제2 연결부(WAH2)는 상술한 도 2 내지 9의 실시예와 동일한 구조로 이루어질 수 있다. 제1 연결부(WAH1)와 제2 연결부(WAH2)는 복수의 전극(RME)들 및 복수의 연결 전극(CNE)들과 중첩하여 배치될 수 있다. 예시적인 실시예에서 제1 연결부(WAH1)와 제2 연결부(WAH2)는 제1 전극(RME1), 제2 전극(RME2) 및 제3 전극(RME3)과 중첩할 수 있다. 제1 연결부(WAH1)는 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)과 중첩할 수 있다. 제2 연결부(WAH2)는 제3 연결 전극(CNE1)과 중첩할 수 있다.
제2 부분(WAV)의 제1 연장부(WAV1)는 제2 전극(RME2)과 중첩하며 제2 연결 전극(CNE2)과 중첩할 수 있다. 제2 연장부(WAV2)는 제1 전극(RME1)과 중첩하며, 제1 연결 전극(CNE1)과 중첩할 수 있다. 제3 연장부(WAV3)는 제3 전극(RME3)과 중첩하며, 제3 연결 전극(CNE3)과 중첩할 수 있다. 예를 들어, 제1 연장부(WAV1)는 발광부(EMA)의 좌측에 배치될 수 있으며, 제2 연장부(WAV2)는 발광부(EMA)의 가운데에 배치될 수 있으며, 제3 연장부(WAV3)는 발광부(EMA)의 우측에 배치될 수 있다. 제1 연장부(WAV1)와 제2 연장부(WAV2)는 제2 발광 소자(ED2)를 사이에 두고 서로 제1 방향(DR1)으로 이격되어 배치될 수 있고, 제2 연장부(WAV2)와 제3 연장부(WAV3)는 제1 발광 소자(ED1)를 사이에 두고 서로 제1 방향(DR1)으로 이격되어 배치될 수 있다.
제1 부분(WAA)의 제1 고정부(WAA1) 및 제2 고정부(WAA2)는 제2 방향(DR2)으로 연장되되, 발광 소자(ED)와 중첩하는 부분일 수 있다. 제1 고정부(WAA1)는 제2 발광 소자(ED2) 상에 직접 배치되어 이들을 고정 및 보호할 수 있고, 제2 고정부(WAA2)는 제1 발광 소자(ED1) 상에 직접 배치되어 이들을 고정 및 보호할 수 있다. 제1 고정부(WAA1) 및 제2 고정부(WAA2)는 각각 복수의 연결 전극(CNE)들과 중첩하여 배치될 수 있다. 예시적인 실시예에서, 제1 고정부(WAA1)는 제2 연결 전극(CNE2) 및 제3 연결 전극(CNE3)과 중첩하여 배치될 수 있고, 제2 고정부(WAA2)는 제1 연결 전극(CNE2) 및 제3 연결 전극(CNE3)과 중첩하여 배치될 수 있다.
상술한 격벽(WA)은 복수의 전극(RME) 및 발광 소자(ED) 상에 배치됨으로써, 발광부(EMA)에 도포될 수 있는 잉크의 용적량이 증가시킬 수 있다. 따라서, 발광부(EMA)에 정렬될 수 있는 발광 소자(ED)의 수를 증가시켜 휘도를 향상시킬 수 있다.
복수의 전극(RME)들은 제1 전극(RME1), 제2 전극(RME2) 및 제3 전극(RME3)을 포함한다. 제1 전극(RME1)은 발광 영역(EMA)의 중심에 배치되고, 제2 전극(RME2)은 제1 전극(RME1)의 좌측에 배치되며, 제3 전극(RME3)은 제1 전극(RME1)의 우측에 배치된다.
제1 전극(RME1)은 제2 연장부(WAV2) 상에 배치되고, 제2 전극(RME2)은 제1 연장부(WAV1) 상에 배치되며, 제3 전극(RME3)은 제3 연장부(WAV3) 상에 배치될 수 있다. 각 전극(RME)들은 적어도 각 연장부(WAV1, WAV2, WAV3)의 경사진 측면 상에 배치될 수 있다. 제1 전극(RME1)은 제2 연장부(WAV2)보다 제1 방향(DR1)의 폭이 클 수 있고, 제2 전극(RME2)은 제1 연장부(WAV1)보다 제1 방향(DR1)의 폭이 작을 수 있으며, 제3 전극(RME3)은 제3 연장부(WAV3)보다 제1 방향(DR1)의 폭이 작을 수 있다.
제1 전극(RME1)과 제3 전극(RME3)은 제2 방향(DR2)으로 연장되되 각 서브 영역(SA)의 분리부(ROP)에서 다른 서브 화소(SPXn)의 제1 전극(RME1) 및 제3 전극(RME3)과 이격될 수 있다. 반면, 제2 전극(RME2)은 제1 방향(DR1)으로 연장되어 제1 방향(DR1)으로 배열된 복수의 서브 화소(SPXn)들에 배치될 수 있다.
제1 전극(RME1)은 뱅크(BNL)와 중첩하는 부분에 형성된 제1 전극 컨택홀(CTD)을 통해 제3 도전층과 연결될 수 있다. 서브 화소(SPXn)의 제1 전극(RME1)은 발광 영역(EMA)의 상측에 위치한 뱅크(BNL)와 중첩하는 부분에서 비아층(17)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제3 도전층과 접촉할 수 있다. 각 서브 화소(SPXn)가 차지하는 영역에 배치된 제3 도전층의 구조에 따라 서로 다른 서브 화소(SPXn)의 제1 전극 컨택홀(CTD) 위치는 달라질 수 있다.
제2 전극(RME2)은 발광 영역(EMA)의 하측에 위치한 서브 영역(SA)에서 비아층(17)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 연결될 수 있다.
복수의 발광 소자(ED)들은 서로 다른 전극(RME)들 상에 배치될 수 있다. 발광 소자(ED)는 양 단부가 제1 전극(RME1) 및 제3 전극(RME3) 상에 배치된 제1 발광 소자(ED1), 및 양 단부가 제1 전극(RME1) 및 제2 전극(RME2) 상에 배치된 제2 발광 소자(ED2)를 포함할 수 있다. 제1 발광 소자(ED1)들은 제1 전극(RME1)을 기준으로 우측에 배치되고, 제2 발광 소자(ED2)들은 제1 전극(RME1)을 기준으로 좌측에 배치될 수 있다.
복수의 연결 전극(CNE; CNE1, CNE2, CNE3)들은 제1 타입 연결 전극인 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2), 및 제3 타입 연결 전극인 제3 연결 전극(CNE3)을 포함할 수 있다.
제1 연결 전극(CNE1)은 제2 방향(DR2)으로 연장된 형상을 갖고 제1 전극(RME1) 상에 배치될 수 있다. 제1 연결 전극(CNE1) 중 제2 연장부(WAV2) 상에 배치된 부분은 제1 전극(RME1)과 중첩하고, 이로부터 제2 방향(DR2)으로 연장되어 뱅크(BNL)를 넘어 발광 영역(EMA)의 상측에 위치한 다른 서브 화소(SPXn)의 서브 영역(SA)까지 배치될 수 있다. 제1 연결 전극(CNE1)은 서브 영역(SA)에서 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 접촉할 수 있다.
제2 연결 전극(CNE2)은 제2 방향(DR2)으로 연장된 형상을 갖고 제2 전극(RME2) 상에 배치될 수 있다. 제2 연결 전극(CNE2) 중 제1 연장부(WAV1) 상에 배치된 부분은 제2 전극(RME2)과 중첩하고, 이로부터 제2 방향(DR2)으로 연장되어 뱅크(BNL)를 넘어 발광 영역(EMA)의 상측에 위치한 다른 서브 화소(SPXn)의 서브 영역(SA)까지 배치될 수 있다. 제2 연결 전극(CNE2)은 서브 영역(SA)에서 제2 컨택부(CT2)를 통해 제2 전극(RME2)과 접촉할 수 있다.
제3 연결 전극(CNE3)은 제2 방향(DR2)으로 연장된 서브 연장부(CN_E1, CN_E2)들, 및 서브 연장부(CN_E1, CN_E2)들을 연결하는 제1 서브 연결부(CN_B1)를 포함할 수 있다. 제1 서브 연장부(CN_E1)는 발광 영역(EMA) 내에서 제3 전극(RME3) 상에 배치되고, 제2 서브 연장부(CN_E2)는 발광 영역(EMA) 내에서 제1 전극(RME1) 상에 배치된다. 제1 서브 연결부(CN_B1)는 발광 영역(EMA)의 하측에 배치된 뱅크(BNL) 상에서 제1 방향(DR1)으로 연장되어 제1 서브 연장부(CN_E1) 및 제2 서브 연장부(CN_E2)를 연결할 수 있다. 제3 연결 전극(CNE3)은 발광 영역(EMA) 및 뱅크(BNL) 상에 배치되며, 제3 전극(RME3)과 연결되지 않을 수 있다.
제3 전극(RME3)은 제1 절연층(PAS1)에 의해 완전히 덮일 수 있다. 제3 전극(RME3)은 서브 영역(SA)에서 상면이 노출된 부분을 포함하지 않고, 연결 전극(CNE) 및 발광 소자(ED)와 전기적으로 연결되지 않은 플로팅(Floating) 상태로 배치될 수 있다. 제1 발광 소자(ED1)와 제2 발광 소자(ED2)는 제3 연결 전극(CNE3)을 통해서만 직렬로 연결될 수 있다.
한편, 도 28의 실시예와 같이 제3 전극(RME3)은 연결 전극(CNE3)과 연결되지 않고 플로팅 상태로 남을 수 있으나, 몇몇 실시예에서 인접한 다른 전극(RME)과 연결될 수도 있다. 예를 들어, 제3 전극(RME3)은 제1 방향(DR1)으로 인접한 다른 서브 화소(SPXn)에 배치되는 제2 전극(RME2)과 연결될 수 있고, 제3 전극(RME3)에는 제2 전원 전압이 인가될 수 있다. 제3 전극(RME3)에 제2 전원 전압이 인가되더라도 다른 연결 전극(CNE)과 연결되지 않으므로, 제3 전극(RME3)에 인가된 제2 전원 전압은 발광 소자(ED)들에 발광에 영향을 주지 않을 수 있다. 이 경우, 제3 전극(RME3)은 이웃한 서브 화소(SPXn)의 제2 전극(RME2)으로부터 분기된 형상을 가질 수 있고, 서브 영역(SA)의 분리부(ROP)에서는 제1 전극(RME1)만이 분리될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 11: 기판
RME1, RME2: 제1 및 제2 전극 ED: 발광 소자
WA: 격벽 WAV: 제2 부분
WAV1, WAV2: 제1 및 제2 연장부
WAH: 제3 부분
WAH1, WAH2: 제1 및 제2 연결부 WAA: 제1 부분
RFL: 반사층 CNE1, CNE2: 제1 및 제2 연결 전극
PAS1, PAS2, PAS3: 제1 내지 제3 절연층

Claims (21)

  1. 기판 상에 배치되며, 일 방향으로 연장되며 서로 나란한 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되며, 일 단부가 상기 제1 전극 상에 배치되고 타 단부가 상기 제2 전극 상에 배치되는 복수의 발광 소자; 및
    상기 제1 절연층 상에서 상기 제1 전극과 나란하게 배치되며, 상기 복수의 발광 소자와 중첩하는 제1 부분 및 상기 복수의 발광 소자와 비중첩하는 제2 부분들을 포함하는 격벽을 포함하며,
    상기 제1 전극의 상면을 기준으로 상기 제1 부분의 상면까지의 수직 거리와 상기 제2 부분의 상면까지의 수직 거리는 동일한 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 부분들은 상기 복수의 발광 소자를 사이에 두고 서로 이웃하는 제1 연장부 및 제2 연장부를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 부분은 상기 제1 연장부와 상기 제2 연장부 사이에 배치되는 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 연장부는 상기 제1 전극과 중첩하고 상기 제2 연장부는 상기 제2 전극과 중첩하는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 부분 및 상기 제2 부분들은 상기 복수의 발광 소자가 연장된 방향과 교차하는 표시 장치.
  6. 제1 항에 있어서,
    상기 격벽은 상기 제1 전극과 교차하는 방향으로 연장되며 상기 제1 부분과 상기 제2 부분들을 연결하는 제3 부분들을 더 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제3 부분들은 상기 제1 부분의 일측에 배치되는 제1 연결부 및 상기 제1 부분의 타측에 배치되는 제2 연결부를 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 연결부 및 상기 제2 연결부는 상기 복수의 발광 소자가 연장된 방향과 나란하게 배열되며, 상기 복수의 발광 소자와 비중첩하는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 절연층 상에 배치되며, 상기 복수의 발광 소자가 배치되는 발광부를 구획하는 뱅크를 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 격벽은 상기 발광부 내에 배치되며, 상기 뱅크와 비중첩하는 표시 장치.
  11. 제9 항에 있어서,
    상기 제1 전극의 상면을 기준으로, 상기 제1 부분의 상면까지의 수직 거리는 상기 뱅크의 상면까지의 수직 거리와 동일한 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 전극의 상면을 기준으로, 상기 제1 부분의 상면까지의 수직 거리는 상기 뱅크의 상면까지의 수직 거리보다 큰 표시 장치.
  13. 제9 항에 있어서,
    상기 뱅크, 상기 격벽의 상기 제1 부분 및 상기 제2 부분들은 상기 제1 절연층 상에 직접 배치되며, 상기 제1 절연층과 접촉하는 표시 장치.
  14. 기판 상에 배치되며, 일 방향으로 연장되며 서로 나란한 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되며, 일 단부가 상기 제1 전극 상에 배치되고 타 단부가 상기 제2 전극 상에 배치되는 복수의 발광 소자;
    상기 제1 절연층 상에서 상기 제1 전극과 나란하게 배치되며, 상기 복수의 발광 소자와 중첩하는 제1 부분 및 상기 복수의 발광 소자와 비중첩하는 제2 부분들을 포함하는 격벽; 및
    상기 제2 부분들의 적어도 일 측면에 배치된 반사층들을 포함하며,
    상기 제1 전극의 상면을 기준으로 상기 제1 부분의 상면까지의 수직 거리와 상기 제2 부분들의 상면까지의 수직 거리는 동일한 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 부분들은 상기 복수의 발광 소자를 사이에 두고 서로 이웃하는 제1 연장부 및 제2 연장부를 포함하며,
    상기 반사층들은 상기 복수의 발광 소자와 인접한 상기 제1 연장부의 일 측변 및 상기 제2 연장부의 일 측변 상에 배치되는 표시 장치.
  16. 제15 항에 있어서,
    상기 반사층들은 상기 복수의 발광 소자를 사이에 두고 서로 마주보며 배치되는 표시 장치.
  17. 제15 항에 있어서,
    상기 격벽은 상기 제1 전극과 교차하는 방향으로 연장되며 상기 제1 부분과 상기 제2 부분을 연결하는 제3 부분들을 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제3 부분들은 상기 제1 부분의 일측에 배치된 제1 연결부 및 상기 제1 부분의 타측에 배치된 제2 연결부를 포함하며,
    상기 반사층들은 상기 제1 연결부의 일 측면 및 상기 제2 연결부의 일 측면으로 연장되어 배치되는 표시 장치.
  19. 제18 항에 있어서,
    상기 반사층들 중 어느 하나는 상기 제1 전극과 중첩하고 상기 반사층들 중 다른 하나는 상기 제2 전극과 중첩하며,
    상기 반사층들은 상기 제1 연결부 및 상기 제2 연결부에서 서로 이격하여 배치되는 표시 장치.
  20. 제15 항에 있어서,
    상기 제1 연장부, 상기 제2 연장부 및 상기 제1 부분은 서로 분리되어 이격 배치되는 표시 장치.
  21. 제15 항에 있어서,
    상기 복수의 발광 소자 상에 배치되며, 상기 복수의 발광 소자의 일 단부에 접하는 제1 연결 전극, 및 상기 복수의 발광 소자의 타 단부에 접하는 제2 연결 전극을 더 포함하는 표시 장치.
KR1020210045750A 2021-04-08 2021-04-08 표시 장치 KR20220140064A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210045750A KR20220140064A (ko) 2021-04-08 2021-04-08 표시 장치
US17/544,149 US20220328465A1 (en) 2021-04-08 2021-12-07 Display device
CN202280026516.6A CN117099204A (zh) 2021-04-08 2022-03-03 显示装置
PCT/KR2022/002986 WO2022215867A1 (ko) 2021-04-08 2022-03-03 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210045750A KR20220140064A (ko) 2021-04-08 2021-04-08 표시 장치

Publications (1)

Publication Number Publication Date
KR20220140064A true KR20220140064A (ko) 2022-10-18

Family

ID=83509470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210045750A KR20220140064A (ko) 2021-04-08 2021-04-08 표시 장치

Country Status (4)

Country Link
US (1) US20220328465A1 (ko)
KR (1) KR20220140064A (ko)
CN (1) CN117099204A (ko)
WO (1) WO2022215867A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102600602B1 (ko) * 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102624516B1 (ko) * 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20200079817A (ko) * 2018-12-26 2020-07-06 엘지디스플레이 주식회사 표시 장치
JP7282620B2 (ja) * 2019-07-04 2023-05-29 シャープ福山レーザー株式会社 画像表示素子

Also Published As

Publication number Publication date
WO2022215867A1 (ko) 2022-10-13
US20220328465A1 (en) 2022-10-13
CN117099204A (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
US20220223664A1 (en) Display device
US20230275197A1 (en) Display device
KR20230060573A (ko) 표시 장치
KR20220019198A (ko) 표시 장치
KR20220018122A (ko) 타일형 표시 장치
KR20220016388A (ko) 타일형 표시 장치
US20220069167A1 (en) Display device
US11882744B2 (en) Display device including display devices connected together via protrusions and grooves
KR20230087673A (ko) 표시 장치
KR20220140064A (ko) 표시 장치
KR20220004849A (ko) 표시 장치
US12010891B2 (en) Display device
CN220341226U (zh) 显示装置
US20220208849A1 (en) Display device
US20220302203A1 (en) Display device
US20230275196A1 (en) Display device
US20220128740A1 (en) Tiled display device
KR20220007754A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230017376A (ko) 표시 장치
KR20220033544A (ko) 표시 장치 및 이의 제조 방법
KR20220146725A (ko) 표시 장치
KR20220112316A (ko) 표시 장치
KR20210104392A (ko) 표시 장치
KR20230139843A (ko) 표시 장치
KR20220100748A (ko) 잉크 평탄화 장치 및 이를 이용한 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination