CN220341226U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN220341226U
CN220341226U CN202320662481.7U CN202320662481U CN220341226U CN 220341226 U CN220341226 U CN 220341226U CN 202320662481 U CN202320662481 U CN 202320662481U CN 220341226 U CN220341226 U CN 220341226U
Authority
CN
China
Prior art keywords
electrode
light emitting
disposed
layer
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320662481.7U
Other languages
English (en)
Inventor
金槿卓
朴成镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220341226U publication Critical patent/CN220341226U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

公开了一种显示装置，所述显示装置包括：发光区域和子区域，彼此间隔开；第一电极和第二电极，设置在基底上，并且彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；堤层，设置在第一绝缘层上，并且设置在发光区域与子区域之间；发光元件，设置在第一电极和第二电极上；第一连接电极和第二连接电极，第一连接电极电连接到发光元件的一端，第二连接电极连接到发光元件的另一端；以及辅助电极，设置在基底与堤层之间，并且彼此间隔开，且发光区域和子区域设置在辅助电极之间。该显示装置通过将发光元件移动到发光区域并将发光元件设置在电极上以增加发射光的发光元件的数量来改善子像素的亮度。

Description

显示装置
技术领域
公开涉及一种显示装置和用于制造该显示装置的方法。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。因此，正在使用诸如有机发光显示器(OLED)和液晶显示器(LCD)的各种类型的显示装置。
显示装置包括诸如有机发光显示面板或液晶显示面板的显示面板作为用于显示显示装置的图像的装置。对于显示面板之中的发光显示面板，显示装置可以包括发光元件。例如，发光二极管(LED)包括使用有机材料作为发光材料的有机发光二极管、使用无机材料作为发光材料的无机发光二极管等。
实用新型内容
公开的方面提供了一种能够通过将不发射的发光元件移动和对准而发射光来改善子像素的亮度的显示装置和用于制造该显示装置的方法。
然而，公开的方面不限于在这里阐述的那些。通过参照下面给出的公开的详细描述，公开的上述和其他方面对于公开所属领域的普通技术人员而言将变得更加明显。
根据公开的实施例，一种显示装置包括：发光区域和与发光区域间隔开的子区域；第一电极和第二电极，设置在基底上，并且彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；堤层，设置在第一绝缘层上，并且设置在发光区域与子区域之间；发光元件，设置在第一电极和第二电极上；第一连接电极和第二连接电极，第一连接电极电连接到发光元件的一端，第二连接电极连接到发光元件的另一端；以及辅助电极，设置在基底与堤层之间，并且彼此间隔开，且发光区域和子区域设置在辅助电极之间。
在实施例中，辅助电极可以在平面中与堤层叠置，并且在平面中不与发光区域和子区域叠置。
在实施例中，辅助电极可以平行于第一电极和第二电极延伸，并且与第一电极和第二电极间隔开。
在实施例中，显示装置还可以包括：第一堤图案，设置在基底与堤层之间，其中，辅助电极设置在第一堤图案与基底之间。
在实施例中，辅助电极可以被第一堤图案覆盖。
在实施例中，辅助电极可以包括彼此间隔开的第一辅助电极和第二辅助电极，并且第一辅助电极和第二辅助电极可以彼此间隔开，且发光区域设置在第一辅助电极与第二辅助电极之间。
在实施例中，第一辅助电极可以包括：第一辅助延伸部分，平行于第一电极延伸；第一分支部分，从第一辅助延伸部分沿第一方向分支；以及第二分支部分和第三分支部分，从第一辅助延伸部分沿与第一方向相反的方向分支，第二分支部分和第三分支部分彼此间隔开，并且第二辅助电极可以包括：第二辅助延伸部分，平行于第一电极延伸；第四分支部分，从第二辅助延伸部分沿第一方向分支；以及第五分支部分和第六分支部分，从第二辅助延伸部分沿与第一方向相反的方向分支，第五分支部分和第六分支部分彼此间隔开。
在实施例中，第一分支部分、第五分支部分和第六分支部分可以延伸到设置在第一辅助电极与第二辅助电极之间的发光区域，并且第五分支部分和第六分支部分可以彼此间隔开且第一分支部分设置在第五分支部分与第六分支部分之间。
在实施例中，第二分支部分和第三分支部分可以从第一辅助延伸部分延伸到在与第一方向相反的方向上相邻的另一发光区域，并且第四分支部分可以从第二辅助延伸部分延伸到在第一方向上相邻的另一发光区域。
在实施例中，第一分支部分可以在平面中不与第一电极和第二电极叠置，并且第五分支部分可以在平面中与第一电极和第二电极叠置。
在实施例中，显示装置还可以包括：第一过孔层，设置在基底上；第二过孔层，设置在第一过孔层上；以及第一堤图案，设置在第二过孔层上，并且彼此间隔开。
在实施例中，第一辅助电极和第二辅助电极可以设置在第一过孔层与第二过孔层之间，并且第一电极和第二电极可以设置在第二过孔层上。
在实施例中，第一分支部分可以在平面中不与第一堤图案叠置，并且第五分支部分和第六分支部分可以在平面中与第一堤图案叠置。
在实施例中，第一辅助电极和第二辅助电极在平面中可以具有基本上相同的形状。
在实施例中，在平面中，第一分支部分、第五分支部分和第六分支部分可以与发光区域叠置并且不与发光元件叠置。
根据公开的实施例，一种用于制造显示装置的方法，所述方法包括：在基底上制备彼此间隔开的辅助电极、彼此间隔开的第一电极和第二电极以及设置在辅助电极上的堤层；将包括发光元件的发光元件墨提供到基底上；向辅助电极施加交流(AC)信号；以及通过向第一电极和第二电极施加对准信号来使发光元件对准。
在实施例中，施加到辅助电极的AC信号可以为约50Hz或更小的信号。
在实施例中，在向辅助电极施加AC信号的情况下，可以通过AC电渗现象产生发光元件墨的流动。
在实施例中，所述方法还可以包括：执行干燥发光元件墨的干燥工艺，并且基本上同时执行向辅助电极AC施加AC信号的步骤。
在实施例中，所述方法还可以包括：在使发光元件对准之后执行干燥和去除发光元件墨的干燥工艺。
根据实施例的显示装置和用于制造该显示装置的方法，可以通过将发光元件移动到发光区域并将发光元件设置在电极上以增加发射光的发光元件的数量来改善子像素的亮度。
然而，实施例的效果不限于在这里阐述的效果。对于实施例所属领域的普通技术人员而言，通过参照权利要求，实施例的上述和其他效果将变得更加明显。
附图说明
通过参照附图详细描述公开的实施例，公开的上述以及其他方面和特征将变得更加明显，在附图中：
图1是根据实施例的显示装置的示意性平面图；
图2是根据实施例的显示装置的子像素的等效电路的示意图；
图3是示出根据实施例的显示装置的像素的示意性平面图；
图4是示出图3的第一子像素的示意性平面图；
图5是沿着图4的线Q1-Q1'截取的示意性剖视图；
图6是示出根据实施例的发光元件的示意性透视图；
图7是示出根据另一实施例的显示装置的第一子像素的示意性平面图；
图8是沿着图7的线Q2-Q2'截取的示意性剖视图；
图9是沿着图7的线Q3-Q3'截取的示意性剖视图；
图10是示出图7的辅助电极的形状的示意性平面图；以及
图11至图15是针对每个工艺示出根据实施例的用于制造显示装置的方法的示意图。
具体实施方式
现在将在下文中参照其中示出了公开的实施例的附图更充分地描述公开。然而，本公开可以以不同的形式实施，并且不应被解释为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是更加彻底的和完整的，并且将向本领域技术人员传达公开的范围。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的情况下的物理连接、电气连接和/或流体连接。贯穿说明书，相同的附图标记表示相同的组件。
将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。类似地，第二元件也可以被命名为第一元件。
公开的各种实施例的特征中的每个可以部分地组合或全部地组合或者部分地彼此组合或全部地彼此组合，并且在技术上各种互锁和驱动是可能的。每个实施例可以彼此独立地实现，或者可以关联地一起实现。
考虑到正在被谈及的测量以及与具体量的测量有关的误差(即，测量系统的局限性)，如在这里使用的术语“约(大约)”或“近似”包括所陈述的值，并且意指在如本领域普通技术人员确定的具体值的可接受偏差范围内。例如，“约”可以意指在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
术语“和/或”包括相关构造可以限定的一个或更多个的所有组合。例如，“A和/或B”可以被理解为意指“A、B或者A和B”。
为了本公开的目的，短语“A和B中的至少一个(种/者)”可以被解释为仅A、仅B或A和B的任何组合。此外，“X、Y和Z中的至少一个(种/者)”和“从由X、Y和Z组成的组中选择的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任何组合。
除非在这里另外限定或暗示，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的意思相同的意思。还将理解的是，除非在这里明确如此限定，否则诸如在通用词典中限定的那些术语应该被解释为具有与它们在公开和相关领域的背景中的意思一致的意思，并且不应该以理想的或过于形式化的含义来解释。
在下文中，将参照附图描述具体的实施例。
图1是根据实施例的显示装置的示意性平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示屏幕的所有电子装置。例如，显示装置10可以包括提供显示屏幕的电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书阅读器、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置10包括提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下文中，将通过示例的方式描述其中无机发光二极管显示面板被应用为显示面板的示例的情况，但是公开不限于此，如果适用，则相同/相似的技术思想可以应用于其他显示面板。
在下文中，为了描述显示装置10，在附图中定义了第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1和第二方向DR2可以是在平面中彼此垂直的方向。第三方向DR3可以是垂直于其中定位有第一方向DR1和第二方向DR2的平面的方向。第三方向DR3垂直于第一方向DR1和第二方向DR2中的每个。在用于描述显示装置10的实施例中，第三方向DR3指显示装置10的厚度方向。
显示装置10的形状可以各种改变。例如，在平面图中，显示装置10可以具有包括在第一方向DR1上比在第二方向DR2上长的边的矩形形状。作为另一示例，在平面图中，显示装置10可以具有包括在第二方向DR2上比在第一方向DR1上长的边的矩形形状。然而，显示装置10的形状不限于此，显示装置10也可以具有正方形形状、具有圆润的拐角部分(顶点)的四边形形状、其他多边形形状或圆形形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。作为示例，图1示出了具有在第一方向DR1上比在第二方向DR2上长的矩形形状的显示装置10和显示区域DPA。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示图像的区域，非显示区域NDA是其中不显示图像的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA可以基本上占据显示装置10的中央。
显示区域DPA可以包括像素PX。像素PX可以以矩阵形式布置。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状，但不限于此，还可以是每条边相对于一个方向倾斜的菱形形状。每个像素PX可以以条纹型或型交替布置。像素PX中的每个可以包括发射特定波段的光以显示特定颜色的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全地或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，非显示区域NDA可以设置为与显示区域DPA的四条边相邻。非显示区域NDA可以构成显示装置10的边框。可以在非显示区域NDA中的每个中设置包括在显示装置10中的线或电路驱动器，或者可以在非显示区域NDA中安装外部装置。
图2是根据实施例的显示装置的子像素的等效电路的示意图。
参照图2，除了发光二极管(或发光元件)ED之外，根据实施例的显示装置10的每个子像素SPXn包括三个晶体管T1、T2和T3以及存储电容器Cst。
发光元件ED可以根据通过第一晶体管T1供应的电流来发射光。发光元件ED可以通过从电连接到其两端的第一电极和第二电极传输的电信号来发射特定波段的光。
发光元件ED的一端可以电连接到第一晶体管T1的源电极，并且发光元件ED的另一端可以电连接到供应有比第一电压线VL1的高电位电压(在下文中，被称为第一电力电压)低的低电位电压(在下文中，被称为第二电力电压)的第二电压线VL2。
第一晶体管T1根据其栅电极与源电极之间的电压差来调整从供应有第一电力电压的第一电压线VL1流到发光元件ED的电流。作为示例，第一晶体管T1可以是用于驱动发光元件ED的驱动晶体管。第一晶体管T1的栅电极可以电连接到第二晶体管T2的源电极，并且第一晶体管T1的源电极可以电连接到发光元件ED的一端。第一晶体管T1的漏电极可以电连接到施加有第一电力电压的第一电压线VL1。
第二晶体管T2通过第一扫描线SL1的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以电连接到第一扫描线SL1，第二晶体管T2的源电极可以电连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以电连接到数据线DTL。
第三晶体管T3通过第二扫描线SL2的扫描信号导通，以将初始化电压线VIL连接到发光元件ED的一端。第三晶体管T3的栅电极可以电连接到第二扫描线SL2，第三晶体管T3的漏电极可以电连接到初始化电压线VIL，并且第三晶体管T3的源电极可以电连接到发光元件ED的一端或第一晶体管T1的源电极。尽管在附图中单独地示出了第一扫描线SL1和第二扫描线SL2，但是公开不限于此。在一些实施例中，第一扫描线SL1和第二扫描线SL2可以形成为单条线。第二晶体管T2和第三晶体管T3可以通过同一扫描信号同时导通。
在实施例中，晶体管T1、T2和T3中的每个的源电极和漏电极不限于上述那些，反之亦然。晶体管T1、T2和T3中的每个可以形成为薄膜晶体管。在图2中主要示出了晶体管T1、T2和T3中的每个形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是公开不限于此。例如，晶体管T1、T2和T3中的每个可以形成为P型MOSFET，或者晶体管T1、T2和T3中的一些可以形成为N型MOSFET，并且晶体管T1、T2和T3中的其他晶体管可以形成为P型MOSFET。
存储电容器Cst形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst存储第一晶体管T1的栅极电压和源极电压之间的电压差。
在下文中，将参照其他附图详细描述根据实施例的显示装置10的像素PX的结构。
图3是示出根据实施例的显示装置的像素的示意性平面图。
参照图3，显示装置10的像素PX中的每个可以包括子像素SPXn(其中n为1至3)。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，第三子像素SPX3可以发射第三颜色的光。作为示例，第一颜色可以是红色，第二颜色可以是绿色，第三颜色可以是蓝色。然而，公开不限于此，子像素SPXn中的每个可以发射相同颜色的光。在另一实施例中，子像素SPXn中的每个可以发射蓝色光。图3示出了像素PX包括三个子像素SPXn，但是公开不限于此，像素PX可以包括更多数量的子像素SPXn。
显示装置10的子像素SPXn中的每个可以包括发光区域EMA和非发光区域。发光区域EMA可以是其中设置有发光元件ED并且发射特定波段的光的区域，非发光区域可以是其中未设置有发光元件ED并且从发光元件ED发射的光无法到达而因此不发射光的区域。发光区域EMA可以包括其中设置有发光元件ED的区域和与发光元件ED相邻并且从发光元件ED发射的光从其发射的区域。
然而，公开不限于此，发光区域EMA还可以包括其中从发光元件ED发射的光被其他构件反射或折射然后发射的区域。发光元件ED可以设置在每个子像素SPXn中，并且可以形成包括其中设置有发光元件ED的区域和与发光元件ED相邻的区域的发光区域EMA。
图3示出了每个子像素SPXn的发光区域EMA具有基本上一致的面积，但是公开不限于此。在一些实施例中，每个子像素SPXn的发光区域EMA中的每个也可以根据从设置在对应的子像素SPXn中的发光元件ED发射的光的颜色或波段而具有不同的面积。
每个子像素SPXn还可以包括设置在非发光区域中的子区域SA。子区域SA可以设置在发光区域EMA的第二方向DR2上，并且可以设置在沿第二方向DR2彼此相邻的子像素SPXn的发光区域EMA之间。例如，发光区域EMA和子区域SA可以在第二方向DR2上重复布置，并且发光区域EMA和子区域SA可以交替布置。然而，公开不限于此，在像素PX中，发光区域EMA和子区域SA可以具有与图3的布置不同的布置。在图3中示出的像素PX中，发光区域EMA和在第二方向DR2上设置在发光区域EMA的上侧的子区域SA可以包括在子像素SPXn中，并且子区域SA的在与第二方向DR2相反的方向上设置的一部分可以是另一子像素SPXn的子区域SA。
堤层BNL可以设置在子区域SA和发光区域EMA之间，并且子区域SA与发光区域EMA之间的间隙可以根据堤层BNL的宽度而变化。由于发光元件ED没有设置在子区域SA中，因此光不从子区域SA发射，但是设置在每个子像素SPXn中的电极RME1、RME2和RME3中的一些可以设置在子区域SA中。设置在不同子像素SPXn中的电极RME中的一些可以设置为通过子区域SA的分离部分ROP(例如，第一分离部分ROP1(参照图4))彼此分离。
在平面图中，包括在第一方向DR1和第二方向DR2上延伸的部分的堤层BNL可以以格子形状图案设置在显示区域DPA的整个表面上。堤层BNL可以横跨各个子像素SPXn之间的边界设置，以区分彼此相邻的子像素SPXn。堤层BNL设置为围绕设置在每个子像素SPXn中的发光区域EMA以区分发光区域EMA。
显示装置10可以包括电极RME(RME1、RME2、RME3和RME4)、堤图案BP1和BP2、发光元件ED(ED1、ED2、ED3和ED4)以及连接电极CNE(CNE1、CNE2、CNE3、CNE4和CNE5)。下面将描述显示装置10的示例构造。
图4是示出图3的第一子像素的示意性平面图。图5是沿着图4的线Q1-Q1'截取的示意性剖视图。
参照图4和图5，显示装置10可以包括基底SUB以及设置在基底SUB上的半导体层、导电层和绝缘层。半导体层、导电层和绝缘层中的每个可以构成(或形成)显示装置10的电路层和显示元件层。
基底SUB可以是绝缘基底。基底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成(或包括诸如玻璃、石英或聚合物树脂的绝缘材料)。基底SUB可以是刚性基底，但也可以是可以弯曲的、折叠的和/或卷曲的柔性基底。
第一导电层可以设置在基底SUB上。第一导电层可以包括下金属层CAS，并且下金属层CAS可以设置为(例如，在一个方向或视角上)与第一晶体管T1的有源层ACT叠置。下金属层CAS可以包括阻挡光的材料，以防止光入射在第一晶体管T1的有源层ACT上。然而，可以省略下金属层CAS。
缓冲层BL可以设置在下金属层CAS和基底SUB上。缓冲层BL可以形成在基底SUB上以保护晶体管免受渗透通过易受湿气渗透的基底SUB的湿气的影响，并且可以执行表面平坦化功能。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT。有源层ACT可以设置为与将在下面描述的第二导电层的栅电极G1部分叠置。
半导体层可以包括单晶硅或氧化物半导体等。在另一实施例中，半导体层还可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
图5示出了第一晶体管T1设置在显示装置10的子像素SPXn中，但是公开不限于此，显示装置10可以包括更多数量的晶体管。
栅极绝缘层GI可以设置在有源层ACT上。栅极绝缘层GI可以用作(或作为)第一晶体管T1的栅极绝缘膜。
第二导电层可以设置在栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以设置为在作为厚度方向的第三方向DR3上与有源层ACT的沟道区叠置。
层间绝缘层IL可以设置在第二导电层上。层间绝缘层IL可以执行第二导电层与设置在其上的其他层之间的绝缘膜的功能，并且可以保护第二导电层。
第三导电层可以设置在层间绝缘层IL上。第三导电层可以包括第一电压线VL1、第二电压线VL2和第一导电图案CDP1。
传输到第一电极RME1的高电位电压(或第一电力电压)可以施加到第一电压线VL1，并且传输到第二电极RME2的低电位电压(或第二电力电压)可以施加到第二电压线VL2。第一电压线VL1的一部分可以通过穿过层间绝缘层IL和栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT电接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第二电压线VL2可以直接连接到将在下面描述的第二电极RME2。第一电压线VL1可以电连接到将在下面描述的第一连接电极CNE1，第二电压线VL2可以电连接到将在下面描述的第二连接电极CNE2。
第一导电图案CDP1可以通过穿过层间绝缘层IL和栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT电接触。第一导电图案CDP1可以通过另一接触孔与下金属层CAS电接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。
钝化层PV可以设置在第三导电层和层间绝缘层IL上。钝化层PV可以执行第三导电层与设置在钝化层PV上的其他层之间的绝缘膜的功能，并且可以保护第三导电层。
上述的缓冲层BL、栅极绝缘层GI、层间绝缘层IL和钝化层PV可以形成为彼此交替堆叠的无机层(或由彼此交替堆叠的无机层形成)。例如，缓冲层BL、栅极绝缘层GI、层间绝缘层IL和钝化层PV可以形成为其中包括氧化硅(SiOx)、氮化硅(SiNx)和氧氮化硅(SiOxNy)中的至少一种的无机层彼此堆叠的双层、或者其中这些双层交替堆叠的多层。然而，公开不限于此，缓冲层BL、栅极绝缘层GI、层间绝缘层IL和钝化层PV也可以形成为包括上述绝缘材料的无机层。在一些实施例中，层间绝缘层IL也可以由诸如聚酰亚胺(PI)的有机绝缘材料形成。
第二导电层和第三导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或者它们的合金制成的单层或多层。然而，公开不限于此。
过孔层VIA可以设置在钝化层PV上。过孔层VIA可以包括有机绝缘材料，例如，诸如聚酰亚胺(PI)的有机材料，并且可以执行表面平坦化功能。
电极RME(RME1、RME2、RME3和RME4)、堤图案BP1和BP2、发光元件ED(ED1、ED2、ED3和ED4)以及连接电极CNE(CNE1、CNE2、CNE3、CNE4和CNE5)可以作为显示器件层设置在过孔层VIA上。绝缘层PAS1、PAS2和PAS3可以设置在过孔层VIA上。
堤图案BP1和BP2可以直接设置在过孔层VIA上。堤图案BP1和BP2可以包括第一堤图案BP1和第二堤图案BP2。第一堤图案BP1可以设置在子像素SPXn的发光区域EMA中。第一堤图案BP1可以具有在第二方向DR2上延伸的形状，并且可以在第一方向DR1上彼此间隔开。第一堤图案BP1可以具有相同的宽度，但是公开不限于此，第一堤图案BP1也可以具有不同的宽度。第一堤图案BP1在第二方向DR2上延伸的长度可以小于被堤层BNL围绕的发光区域EMA在第二方向DR2上的长度。
第二堤图案BP2可以设置在子像素SPXn的发光区域EMA中，并且可以具有在第二方向DR2上延伸的形状。第二堤图案BP2可以设置在第一堤图案BP1之间以与第一堤图案BP1间隔开。第二堤图案BP2可以在显示区域DPA的整个表面的每个子像素SPXn的发光区域EMA中形成具有窄的宽度并且在第二方向DR2上延伸的岛状图案。
第二堤图案BP2设置在发光区域EMA的中央部分处，第一堤图案BP1设置为与第二堤图案BP2间隔开，且第二堤图案BP2置于(或设置在)第一堤图案BP1之间。第一堤图案BP1和第二堤图案BP2可以在第一方向DR1上交替设置。发光元件ED可以设置在彼此间隔开的第一堤图案BP1与第二堤图案BP2之间。
第一堤图案BP1和第二堤图案BP2可以在第二方向DR2上具有相同的长度，但是可以具有在第一方向DR1上测量的不同的宽度。在第二方向DR2上延伸的堤层BNL的一部分可以在厚度方向(例如，第三方向DR3)上与第一堤图案BP1叠置。堤图案BP1和BP2可以在显示区域DPA的整个表面以岛状图案设置。发光元件ED可以设置在彼此间隔开的堤图案BP1和BP2之间。
堤图案BP1和BP2可以具有其中其至少部分从过孔层VIA的顶表面突出的结构。堤图案BP1和BP2的突出部分可以具有倾斜的或弯曲的侧表面。与附图中示出的不同，堤图案BP1和BP2的构造中的每个在剖视图中可以具有半圆形形状或半椭圆形状的外表面。堤图案BP1和BP2可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但不限于此。
电极RME可以以在一个方向上延伸的形状设置在每个子像素SPXn中。电极RME可以在第二方向DR2上延伸以横跨子像素SPXn的发光区域EMA和子区域SA设置，并且可以设置为在第一方向DR1上彼此间隔开。显示装置10可以包括设置在每个子像素SPXn中的第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4。例如，第一电极RME1可以设置在发光区域EMA的左侧，第二电极RME2可以在第一方向DR1上与第一电极RME1间隔开并且设置在发光区域EMA的中央部分中，第三电极RME3可以设置在第一电极RME1与第二电极RME2之间，并且第四电极RME4可以设置在发光区域EMA的右侧。
第一电极RME1可以设置在设置于发光区域EMA的左侧的第一堤图案BP1上，第二电极RME2可以设置在设置于发光区域EMA的中心处的第二堤图案BP2的一侧上，第三电极RME3可以设置在第二堤图案BP2的另一侧上，第四电极RME4可以设置在设置于发光区域EMA的右侧的第一堤图案BP1上。电极RME可以至少设置在堤图案BP1和BP2中的每个的倾斜的侧表面上。电极RME中的每个的至少一部分可以直接设置在过孔层VIA上并且设置在同一平面上。
第一电极RME1和第二电极RME2可以分别通过形成在其与堤层BNL叠置的部分中的第一电极接触孔CTD和第二电极接触孔CTS电连接到第三导电层。第一电极RME1可以通过穿过过孔层VIA和其下侧的钝化层PV的第一电极接触孔CTD电接触第一导电图案CDP1和第一电压线VL1。第一电极接触孔CTD将第一电极RME1连接到第一导电图案CDP1，使得第一晶体管T1的第一电力电压可以通过第一导电图案CDP1施加到第一电极RME1。如将在下面描述的，因为第一电极RME1在发光元件ED的对准之后由于第一分离部分ROP1而分离，所以第一电极RME1可以不从第一电压线VL1接收信号，并且可以通过第一电极接触孔CTD而被施加有来自第一晶体管T1的信号。
第二电极RME2可以通过穿过过孔层VIA和其下侧的钝化层PV的第二电极接触孔CTS电接触第二电压线VL2。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1以被施加有第一电力电压，第二电极RME2可以电连接到第二电压线VL2以被施加有第二电力电压。
在第二方向DR2上或在与第二方向DR2相反的方向上彼此相邻的不同子像素SPXn中设置的第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4可以在子区域SA的第一分离部分ROP1中彼此间隔开或者通过子区域SA的第一分离部分ROP1彼此间隔开。第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4的这种布置可以通过形成在第二方向DR2上延伸的电极线并且然后在设置发光元件ED之后的后续工艺中使电极线分离来形成。电极线可以用于在制造显示装置10的工艺期间在子像素SPXn中产生电场以使发光元件ED对准。
通过在使发光元件ED对准之后将电极线因第一分离部分ROP1而分离，可以形成在第二方向DR2上彼此间隔开的第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4。分离电极线的工艺可以在形成第二绝缘层PAS2的工艺之后执行，第二绝缘层PAS2可以不设置在第一分离部分ROP1中。第二绝缘层PAS2可以在分离电极线的工艺中用作掩模图案。
电极RME可以电连接到发光元件ED。电极RME中的每个可以通过将在下面描述的连接电极CNE(CNE1、CNE2、CNE3、CNE4和CNE5)电连接到发光元件ED，并且可以将从下导电层施加的电信号传输到发光元件ED。
电极RME中的每个可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)、铝(Al)等的金属，或者可以是包括铝(Al)、镍(Ni)、镧(La)等的合金作为具有高反射率的材料。电极RME可以反射从发光元件ED发射并在每个子像素SPXn的向上方向上朝向堤图案BP1和BP2的侧表面行进的光。
然而，公开不限于此，每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO或ITZO的材料，但是实施例不限于此。在一些实施例中，电极RME中的每个可以具有其中透明导电材料和具有高反射率的金属层彼此堆叠成一层或更多层的结构，或者可以形成为包括透明导电材料和具有高反射率的金属层的层。例如，每个电极RME可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
第一绝缘层PAS1可以设置在过孔层VIA、堤图案BP1和BP2以及电极RME上。第一绝缘层PAS1可以设置在过孔层VIA上以覆盖电极RME和堤图案BP1和BP2(或与电极RME和堤图案BP1和BP2叠置)。第一绝缘层PAS1可以不设置在其中在第二方向DR2上彼此相邻的电极RME在子区域SA中彼此间隔开的第一分离部分ROP1中。第一绝缘层PAS1可以保护电极RME并使不同的电极RME彼此绝缘。第一绝缘层PAS1还可以防止设置在其上的发光元件ED由于直接接触其他构件而被损坏。在实施例中，第一绝缘层PAS1可以具有形成为使得其顶表面的一部分在沿第一方向DR1彼此间隔开的电极RME之间凹陷的台阶(或高度或厚度差)。发光元件ED可以设置在第一绝缘层PAS1的其中形成有台阶的顶表面上，并且还可以在发光元件ED和第一绝缘层PAS1之间形成空间。该空间可以填充有将在下面描述的第二绝缘层PAS2。
第一绝缘层PAS1可以包括暴露每个电极RME的顶表面的一部分的接触部分CT1、CT2、CT3和CT4。接触部分CT1、CT2、CT3和CT4可以穿过第一绝缘层PAS1，并且将在下面描述的第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3和第五连接电极CNE5可以分别电接触通过接触部分CT1、CT2、CT3和CT4暴露的电极RME。
堤层BNL可以设置在第一绝缘层PAS1上。在平面图中，堤层BNL可以通过包括在第一方向DR1和第二方向DR2上延伸的部分而设置为格子图案，并且可以被设置为横跨子像素SPXn之间的边界以区分彼此相邻的子像素SPXn。堤层BNL可以设置为围绕发光区域EMA和子区域SA，并且由堤层BNL划分而开口的区域可以分别是发光区域EMA和子区域SA。
堤层BNL可以具有高度(例如，预定的或可选择的高度)，并且在一些实施例中，堤层BNL的顶表面的高度可以高于堤图案BP1和BP2的高度，并且堤层BNL的厚度可以基本上等于或大于堤图案BP1和BP2的厚度。然而，公开不限于此，堤层BNL的顶表面的高度可以基本上等于或小于堤图案BP1和BP2的高度，并且堤层BNL的厚度可以小于堤图案BP1和BP2的厚度。堤层BNL可以在制造显示装置10的工艺中的喷墨印刷工艺中防止墨溢出到相邻的子像素SPXn中。堤层BNL可以防止其中针对不同的子像素SPXn中的每个分散有不同的发光元件ED的墨彼此混合。堤层BNL可以像堤图案BP1和BP2一样包括聚酰亚胺，但不限于此。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以包括在平行于基底SUB的顶表面的方向上设置的层。显示装置10的发光元件ED可以设置为使得发光元件ED延伸所沿的方向平行于基底SUB，并且包括在发光元件ED中的半导体层可以在平行于基底SUB的顶表面的方向上顺序地设置。然而，公开不限于此。在一些实施例中，在发光元件ED具有另一结构的情况下，层也可以设置在垂直于基底SUB的方向上。
发光元件ED可以设置在堤图案BP1和BP2之间或不同的电极RME上。发光元件ED中的一些可以设置在第一堤图案BP1与第二堤图案BP2之间，并且发光元件ED中的另一些可以设置在另一第一堤图案BP1与第二堤图案BP2之间。根据实施例，发光元件ED可以包括在发光区域EMA中设置在左上侧设置在第一堤图案BP1与第二堤图案BP2之间的第一发光元件ED1、在发光区域EMA中设置在右上侧设置在第一堤图案BP1与第二堤图案BP2之间的第二发光元件ED2、在发光区域EMA中设置在左下侧设置在第一堤图案BP1与第二堤图案BP2之间的第三发光元件ED3以及在发光区域EMA中设置在右下侧设置在第一堤图案BP1与第二堤图案BP2之间的第四发光元件ED4。第一发光元件ED1和第三发光元件ED3可以设置在第一电极RME1和第三电极RME3上，并且第二发光元件ED2和第四发光元件ED4可以设置在第二电极RME2和第四电极RME4上。然而，发光元件ED中的每个不是根据设置在发光区域EMA中的位置进行分类，而是可以根据与连接电极CNE的连接关系进行分类，这将在下面进行描述。根据连接电极CNE的布置结构，发光元件ED中的每个可以具有电接触不同连接电极CNE的两端，并且可以根据电接触发光元件ED的连接电极CNE的类型而被分类为不同的发光元件ED。
发光元件ED可以通过电接触连接电极CNE1、CNE2、CNE3、CNE4和CNE5彼此电连接。由于半导体层的一部分在发光元件ED的在延伸的方向上的端表面上被暴露，因此暴露的半导体层可以电接触连接电极CNE。发光元件ED中的每个可以通过连接电极CNE电连接到电极RME和过孔层VIA的下侧的导电层，并且可以被施加有电信号以发射特定波段的光。
第二绝缘层PAS2可以设置在发光元件ED和第一绝缘层PAS1上。第二绝缘层PAS2可以包括在堤图案BP1和BP2之间在第二方向DR2上延伸并且设置在发光元件ED上的图案部分。图案部分可以设置为部分地围绕发光元件ED的外表面，并且可以不覆盖发光元件ED的侧面或两端。在平面图中，图案部分可以在每个子像素SPXn中形成线状图案或岛状图案。第二绝缘层PAS2的图案部分可以保护发光元件ED，并且在制造显示装置10的工艺中固定发光元件ED。
第二绝缘层PAS2也可以设置为填充发光元件ED与发光元件ED的下侧的第一绝缘层PAS1之间的空间。例如，第二绝缘层PAS2可以形成为完全覆盖发光元件ED，然后被图案化以暴露发光元件ED的两端，并且第二绝缘层PAS2的一部分可以填充发光元件ED与发光元件ED的下侧的第一绝缘层PAS1之间的空间。
第二绝缘层PAS2的一部分可以设置在堤层BNL上和子区域SA中。第二绝缘层PAS2可以包括设置在子区域SA中的接触部分CT1、CT2、CT3和CT4。第二绝缘层PAS2可以包括设置为与第一电极RME1叠置的第一接触部分CT1、设置为与第二电极RME2叠置的第二接触部分CT2、设置为与第三电极RME3叠置的第三接触部分CT3和设置为与第四电极RME4叠置的第四接触部分CT4。除了第一绝缘层PAS1之外，接触部分CT1、CT2、CT3和CT4还可以穿过第二绝缘层PAS2。第一接触部分CT1、第二接触部分CT2、第三接触部分CT3和第四接触部分CT4可以分别暴露在它们的下侧的第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4的顶表面的部分。
连接电极CNE1、CNE2、CNE3、CNE4和CNE5可以包括第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5。
第一连接电极CNE1可以具有在第二方向DR2上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1的设置在第一堤图案BP1上的部分可以与第一电极RME1叠置，并且第一连接电极CNE1可以在第二方向DR2上从叠置部分延伸以越过堤层BNL直至设置到定位在发光区域EMA的上侧的子区域SA。第一连接电极CNE1可以在子区域SA中通过第一接触部分CT1电连接到第一电极RME1和第一导电图案CDP1中的至少一个。
第二连接电极CNE2可以具有在第二方向DR2上延伸的形状并且设置在第二电极RME2上。第二连接电极CNE2的设置在第二堤图案BP2上的部分可以与第二电极RME2叠置，并且第二连接电极CNE2可以在第二方向DR2上从叠置部分延伸以越过堤层BNL直至设置到定位在发光区域EMA的上侧的子区域SA。第二连接电极CNE2可以在子区域SA中通过第二接触部分CT2电接触第二电压线VL2。
第一连接电极CNE1可以与第二连接电极CNE2相邻设置且第三连接电极CNE3置于第一连接电极CNE1与第二连接电极CNE2之间。第一连接电极CNE1和第二连接电极CNE2可以彼此平行地设置，并且可以设置为横跨发光区域EMA和子区域SA延伸。
第三连接电极CNE3可以设置为与第一电极RME1和第三电极RME3叠置。第三连接电极CNE3可以包括在第二方向DR2上延伸的第一延伸部分CN_E1和第二延伸部分CN_E2以及连接第一延伸部分CN_E1和第二延伸部分CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1在发光区域EMA中设置在第三电极RME3上，第二延伸部分CN_E2在发光区域EMA中设置在第一电极RME1上。第一延伸部分CN_E1可以在第一方向DR1上与第一连接电极CNE1间隔开并面对第一连接电极CNE1，第二延伸部分CN_E2可以在第二方向DR2上与第一连接电极CNE1间隔开。第一延伸部分CN_E1可以设置在相应的子像素SPXn的发光区域EMA的上侧处，第二延伸部分CN_E2可以设置在子像素SPXn的发光区域EMA的下侧处。第一连接部分CN_B1可以在发光区域EMA内在第一方向DR1上延伸，以将第一延伸部分CN_E1和第二延伸部分CN_E2彼此电连接。第一连接部分CN_B1、第一延伸部分CN_E1和第二延伸部分CN_E2可以彼此成一体。第三连接电极CNE3大体上可以具有在第二方向DR2上延伸的形状，并且可以具有在第一方向DR1上弯曲并再次在第二方向DR2上延伸的形状。第三连接电极CNE3可以设置在发光区域EMA和子区域SA中，并且可以电连接到第三电极RME3。第三连接电极CNE3可以传输通过发光元件ED施加的信号。第一发光元件ED1和第三发光元件ED3可以通过第三连接电极CNE3彼此串联电连接。
第四连接电极CNE4可以包括设置在第三电极RME3上的第三延伸部分CN_E3、设置在第四电极RME4上的第四延伸部分CN_E4以及将第三延伸部分CN_E3和第四延伸部分CN_E4彼此电连接的第二连接部分CN_B2。第二连接部分CN_B2、第三延伸部分CN_E3和第四延伸部分CN_E4可以彼此成一体。第三延伸部分CN_E3可以在第一方向DR1上与第三连接电极CNE3的第二延伸部分CN_E2间隔开并且面对第三连接电极CNE3的第二延伸部分CN_E2，第四延伸部分CN_E4可以在第一方向DR1上与将在下面描述的第五连接电极CNE5的第五延伸部分CN_E5间隔开并且面对第五连接电极CNE5的第五延伸部分CN_E5。第三延伸部分CN_E3和第四延伸部分CN_E4中的每个可以设置在发光区域EMA的下侧处，第二连接部分CN_B2可以横跨第三电极RME3、第二电极RME2和第四电极RME4设置。在平面图中，第四连接电极CNE4可以设置为围绕第五连接电极CNE5的第五延伸部分CN_E5。
第五连接电极CNE5可以包括设置在第二电极RME2上的第五延伸部分CN_E5、设置在第四电极RME4上的第六延伸部分CN_E6以及将第五延伸部分CN_E5和第六延伸部分CN_E6彼此连接的第三连接部分CN_B3。第三连接部CN_B3、第五延伸部分CN_E5和第六延伸部分CN_E6可以彼此成一体。第五延伸部分CN_E5可以在第一方向DR1上与第四连接电极CNE4的第四延伸部分CN_E4间隔开并且面对第四连接电极CNE4的第四延伸部分CN_E4，第六延伸部分CN_E6可以在第一方向DR1上与第二连接电极CNE2间隔开并且面对第二连接电极CNE2。第五延伸部分CN_E5可以设置在对应的子像素SPXn的发光区域EMA的下侧处，第六延伸部分CN_E6可以设置在发光区域EMA的上侧处。第六延伸部分CN_E6可以横跨发光区域EMA和子区域SA设置，以通过形成在子区域SA中的第四接触部分CT4电连接到第四电极RME4。第三连接部分CN_B3可以横跨第二电极RME2和第四电极RME4设置。第五连接电极CNE5大体上可以具有在第二方向DR2上延伸的形状，并且可以具有在第一方向DR1上弯曲然后再次在第二方向DR2上延伸的形状。
第一连接电极CNE1和第二连接电极CNE2可以是分别电接触直接连接到第三导电层的第一电极RME1和第二电极RME2的第一类型连接电极，第三连接电极CNE3和第五连接电极CNE5可以是电接触不直接连接到第三导电层的第三电极RME3和第四电极RME4的第二类型连接电极，第四连接电极CNE4可以是不直接接触电极RME中的任一个的第三类型连接电极。
响应于连接电极CNE的上述结构，可以根据发光元件ED的两端电接触的连接电极CNE将发光元件ED分类为不同的发光元件ED。第一发光元件ED1可以具有电接触第一连接电极CNE1的一端和电接触第三连接电极CNE3的一部分(第一延伸部分CN_E1)的另一端。第二发光元件ED2可以具有电接触第二连接电极CNE2的一端和电接触第五连接电极CNE5的另一部分(第六延伸部分CN_E6)的另一端。第三发光元件ED3可以具有电接触第三连接电极CNE3的一部分(第二延伸部分CN_E2)的一端和电接触第四连接电极CNE4的一部分(第三延伸部分CN_E3)的另一端。第四发光元件ED4可以具有电接触第五连接电极CNE5的一部分(第五延伸部分CN_E5)的一端和电接触第四连接电极CNE4的一部分(第四延伸部分CN_E4)的另一端。
第一发光元件ED1的一端可以电连接到直接连接到第三导电层的第一电极RME1，第二发光元件ED2的一端也可以电连接到直接连接到第三导电层的第二电极RME2。第一发光元件ED1和第三发光元件ED3可以通过第三连接电极CNE3彼此电连接，第三发光元件ED3和第四发光元件ED4可以通过第四连接电极CNE4彼此电连接，第四发光元件ED4和第二发光元件ED2可以通过第五连接电极CNE5彼此电连接。第一发光元件ED1、第三发光元件ED3、第四发光元件ED4和第二发光元件ED2可以通过连接电极CNE彼此串联电连接。
第三绝缘层PAS3设置在第三连接电极CNE3、第五连接电极CNE5、第一绝缘层PAS1和第二绝缘层PAS2上。第三绝缘层PAS3设置为覆盖第三连接电极CNE3和第五连接电极CNE5，以使第三连接电极CNE3和第五连接电极CNE5与同它们相邻的第一连接电极CNE1和第二连接电极CNE2绝缘。第一连接电极CNE1和第二连接电极CNE2可以设置在第三绝缘层PAS3上。
尽管未在图中示出，但是绝缘层还可以设置在第三绝缘层PAS3上。绝缘层可以用于保护设置在基底SUB上的构件免受外部环境影响。上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以包括无机绝缘材料或有机绝缘材料。
根据实施例，辅助电极AXE可以设置在子像素SPXn之间。辅助电极AXE可以在第二方向DR2上延伸。例如，辅助电极AXE可以与电极RME1、RME2、RME3和RME4中的每个平行地延伸，并且可以设置为在第一方向DR1上彼此间隔开。辅助电极AXE可以设置为在第一方向DR1上彼此间隔开，且每个子像素SPXn的发光区域EMA和子区域SA置于辅助电极AXE之间。例如，辅助电极AXE和子像素SPXn可以在第一方向DR1上交替设置。
辅助电极AXE可以设置在过孔层VIA上。辅助电极AXE可以设置在过孔层VIA与第一堤图案BP1之间，并且可以直接设置在过孔层VIA的顶表面上。辅助电极AXE可以被第一堤图案BP1覆盖，以与设置在第一堤图案BP1上的电极RME绝缘。辅助电极AXE可以在平面图中与电极RME平行地设置，并且可以设置为与电极RME间隔开。辅助电极AXE可以设置为与堤层BNL叠置。
辅助电极AXE可以包括导电材料，例如，诸如银(Ag)、铜(Cu)、铝(Al)等的金属或者包括铝(Al)、镍(Ni)、镧(La)等的合金。另外，辅助电极AXE可以包括透明导电材料，例如，诸如ITO、IZO、ITZO等的材料。在一些实施例中，辅助电极AXE可以具有其中透明导电材料和金属层分别堆叠成一层或更多层的结构，或者可以由包括透明导电材料的单层和金属层形成。例如，辅助电极AXE可以具有诸如Ag/ITO、ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
在实施例中，辅助电极AXE可以是施加有交流(AC)信号的电极。如将在下面描述的，在将包括发光元件ED的墨喷射到基底SUB上之后将AC信号施加到辅助电极AXE的情况下，可以由于AC电渗(ACEO)现象引起墨的流动，以将堤层BNL上的发光元件ED移动到发光区域EMA。AC电渗(ACEO)是其中流体内部的离子在非均匀电场中在电极表面和液体界面处形成薄的双电层，并且流体在由电压形成的切向电场的影响下沿着电极表面移动的现象。这种电渗现象会导致流体在电场强的方向上流动。辅助电极AXE可以被施加有低频信号(例如，约50Hz或更小的正弦波)。
在实施例中，辅助电极AXE形成在发光区域EMA周围以与堤层BNL叠置，在涂覆墨的情况下，墨会由于AC电渗现象而流动。墨的流动在堤层BNL的上侧上沿外周方向回旋，这样的回旋可以将存在于堤层BNL的上侧的发光元件ED向发光区域EMA移动。因此，可以通过将位于堤层BNL上并且不发光的发光元件ED设置在发光区域EMA中来改善子像素SPXn的亮度。将在下面描述的制造方法中提供更详细的描述。
图6是示出根据实施例的发光元件的示意性透视图。
参照图6，发光元件ED可以是发光二极管。具体地，发光元件ED可以是具有纳米至微米的尺寸并且由无机材料制成的无机发光二极管。在彼此面对且形成有极性的两个电极之间在特定方向上形成电场的情况下，发光元件ED可以在所述两个电极之间对准。
根据实施例的发光元件ED可以具有在一个方向上延伸的形状。发光元件ED可以具有诸如圆柱、杆、线或管的形状。然而，发光元件ED的形状不限于此，发光元件ED可以具有各种形状。例如，发光元件ED可以具有诸如立方体形状、长方体形状或六角棱柱形状的多边形棱柱形状，或者具有在一个方向上延伸并且具有部分倾斜的外表面的形状。
发光元件ED可以包括掺杂有任意导电类型(例如，p型或n型)杂质的半导体层。半导体层可以接收从外部电源施加的电信号以发射特定波段的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘层38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，并且0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。掺杂在第一半导体层31中的n型掺杂剂可以是Si、Ge、Se、Sn等，但不限于此。
第二半导体层32设置在第一半导体层31上且发光层36置于第二半导体层32与第一半导体层31之间。第二半导体层32可以是p型半导体，并且可以包括化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。掺杂在第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等，但不限于此。
图6示出了第一半导体层31和第二半导体层32被构造为一层，但是公开不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层(例如，覆层或拉伸应变势垒减小(TSBR)层)。
发光层36设置在第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括具有多量子阱结构的材料的情况下，发光层36可以具有其中量子层和阱层彼此交替堆叠的结构。发光层36可以根据通过第一半导体层31和第二半导体层32施加的电信号通过电子-空穴对的复合来发射光。发光层36可以包括诸如AlGaN或AlGaInN的材料。在发光层36具有多量子阱结构(例如，其中量子层和阱层彼此交替堆叠的结构)的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，阱层可以包括诸如GaN或AlInN的材料。
发光层36还可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料彼此交替堆叠的结构，并且还可以根据发射光的波段而包括其他III族至V族半导体材料。由发光层36发射的光不限于蓝色波段的光，在一些实施例中，发光层36还可以发射红色波段和绿色波段的光。
电极层37可以是欧姆连接电极。然而，公开不限于此，电极层37也可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或更多个电极层37，但是公开不限于此，也可以省略电极层37。
在发光元件ED在显示装置10中电连接到电极或连接电极的情况下，电极层37可以降低发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。
绝缘层38设置为围绕上述半导体层和电极层的外表面。例如，绝缘层38可以设置为至少围绕发光层36的外表面，但是可以形成为暴露发光元件ED的在长度方向上的两端。绝缘层38也可以形成为使得其顶表面在与发光元件ED的至少一端相邻的区域中的剖视图中是圆形的。
绝缘层38可以包括具有绝缘性质的材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)和氧化铝(AlOx)。图6示出了绝缘层38形成为单层，但是公开不限于此，在一些实施例中，绝缘层38也可以形成为其中彼此堆叠有(多个)层的多层结构。
绝缘层38可以执行保护构件的功能。绝缘层38可以防止在发光元件ED电接触电信号通过其传输到发光层36的电极的情况下可能在发光层36中发生的电短路。绝缘层38可以防止发光元件ED的发射效率的降低。
绝缘层38的外表面可以被表面处理。发光元件ED可以以分散在墨中的状态喷射到电极上以进行对准。为了使发光元件ED保持处于其中发光元件ED分散而不与墨中的其它相邻的发光元件ED聚集的状态，可以对绝缘层38的表面执行疏水处理或亲水处理。
在下文中，将进一步参照其他附图描述显示装置10的其他实施例。
图7是示出根据另一实施例的显示装置的第一子像素的示意性平面图。图8是沿着图7的线Q2-Q2'截取的示意性剖视图。图9是沿着图7的线Q3-Q3'截取的示意性剖视图。图10是示出图7的辅助电极的形状的示意性平面图。
参照图7至图10，该实施例与参照图3至图5描述的实施例的不同之处在于，电极RME的结构部分地不同，并且辅助电极AXE还包括在第一方向DR1上分支的分支部分AX_C1、AX_C2和AX_C3。在下文中，将省略与上述实施例重复的描述，并且将描述与上述实施例的不同之处。
根据实施例，显示装置10可以针对每个子像素SPXn包括更多数量的电极RME1、RME2、RME3、RME4、RME5、RME6、RME7和RME8。
第一堤图案BP1可以在第二方向DR2上延伸，并且可以设置为在第二方向DR2上彼此间隔开，第二堤图案BP2也可以在第二方向DR2上延伸，并且可以设置为在第二方向DR2上彼此间隔开。该实施例与上面参照图4描述的实施例的不同之处在于，第一堤图案BP1和第二堤图案BP2均在发光区域EMA的中央部分处在第二方向DR2上彼此间隔开。
第一电极RME1、第四电极RME4、第五电极RME5和第八电极RME8可以具有大体上在第二方向DR2上延伸，部分弯曲，并且再次弯曲以在第二方向DR2上延伸的形状。另一方面，第二电极RME2、第三电极RME3、第六电极RME6和第七电极RME7可以具有在第二方向DR2上延伸的形状。第一电极RME1、第四电极RME4、第五电极RME5和第八电极RME8可以设置在第一堤图案BP1上，第二电极RME2、第三电极RME3、第六电极RME6和第七电极RME7可以设置在第二堤图案BP2上。
第一电极RME1可以相对于发光区域EMA的中心设置在左上侧。第一电极RME1的一部分可以设置在第一堤图案BP1之中的设置在上侧且横跨在与所述第一方向DR1相反的方向上相邻的子像素SPXn设置的第一堤图案BP1上。第二电极RME2可以设置在第二堤图案BP2之中的设置上侧的第二堤图案BP2的在第一方向DR1上的一侧上。
第三电极RME3可以设置在第一电极RME1与第二电极RME2之间，并且可以设置在其上设置有第二电极RME2的第二堤图案BP2的在第一方向DR1上的另一侧上。第三电极RME3可以分别与第一电极RME1和第二电极RME2间隔开，并且第一发光元件ED1可以设置在彼此间隔开的第一电极RME1与第三电极RME3之间。第四电极RME4可以相对于发光区域EMA的中心设置在右上侧。第四电极RME4的一部分可以设置在第一堤图案BP1之中的设置在上侧且横跨在第一方向DR1上相邻的子像素SPXn设置的第一堤图案BP1上。第四电极RME4可以设置为与第二电极RME2间隔开，并且第二发光元件ED2可以设置在彼此间隔开的第二电极RME2与第四电极RME4之间。
第五电极RME5可以设置为在第二方向DR2上与第一电极RME1间隔开，并且可以相对于发光区域EMA的中心设置在左下侧。第五电极RME5的一部分可以设置在第一堤图案BP1之中的设置在下侧且横跨在与第一方向DR1相反的方向上相邻的子像素SPXn设置的第一堤图案BP1上。第六电极RME6可以设置为在第二方向DR2上与第二电极RME2间隔开。第六电极RME6可以设置在设置于其上设置有第二电极RME2的第二堤图案BP2的下侧的第二堤图案BP2的在第一方向DR1上的一侧上。
第七电极RME7可以设置在第五电极RME5与第六电极RME6之间。第七电极RME7可以设置为在第二方向DR2上与第三电极RME3间隔开。第七电极RME7可以设置在第二堤图案BP2之中的设置在下侧的第二堤图案BP2上。第七电极RME7可以面对第五电极RME5并且可以在第一方向DR1上与第五电极RME5间隔开，第三发光元件ED3可以设置在彼此间隔开的第七电极RME7与第五电极RME5之间。第八电极RME8可以设置为在第一方向DR1上与第六电极RME6间隔开，并且可以相对于发光区域EMA的中心设置在右下侧。第八电极RME8的一部分可以设置在第一堤图案BP1之中的设置在下侧且横跨在第一方向DR1上相邻的子像素SPXn设置的第一堤图案BP1上。第四发光元件ED4可以设置在彼此间隔开的第八电极RME8与第六电极RME6之间。
相对于发光区域EMA的中心设置在上侧的第一电极RME1、第三电极RME3、第二电极RME2和第四电极RME4可以分别与设置在下侧的第五电极RME5、第七电极RME7、第六电极RME6和第八电极RME8在第二方向DR2上间隔开。其中电极RME在第二方向DR2上彼此间隔开的区域可以是其中在制造显示装置10的工艺中电极线由于第二分离部分ROP2而分离的区域。
第一电极RME1和第二电极RME2可以具有形成在它们与堤层BNL叠置的区域中的电极接触部分CTP1和CTP2，并且可以通过电极接触孔CTD和CTS直接连接到第三导电层。另一方面，除了第一电极RME1和第二电极RME2之外的第三电极RME3、第四电极RME4、第五电极RME5、第六电极RME6、第七电极RME7和第八电极RME8可以不直接连接到第三导电层。
第一绝缘层PAS1可以包括暴露每个电极RME的顶表面的一部分的开口OP。开口OP可以穿过第一绝缘层PAS1，并且将在下面描述的第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3和第五连接电极CNE5可以分别电接触通过开口OP暴露的电极RME。
根据实施例，每个子像素SPXn可以包括彼此间隔开的第一辅助电极AXE1和第二辅助电极AXE2，且发光区域EMA和子区域SA置于第一辅助电极AXE1与第二辅助电极AXE2之间。第一辅助电极AXE1和第二辅助电极AXE2可以在第二方向DR2上延伸，并且可以设置为彼此间隔开，且每个子像素SPXn的发光区域EMA和每个子像素SPXn的子区域SA置于第一辅助电极AXE1与第二辅助电极AXE2之间。例如，第一辅助电极AXE1可以设置在发光区域EMA和子区域SA的左侧，第二辅助电极AXE2可以设置在发光区域EMA和子区域SA的右侧。辅助电极AXE1和AXE2中的每个可以具有由彼此相邻的子像素SPXn共享的结构。例如，第一子像素SPX1的第一辅助电极AXE1可以与设置在第一子像素SPX1的左侧的子像素SPXn的第二辅助电极AXE2对应。设置在第一子像素SPX1的右侧的第二辅助电极AXE2可以与设置在第一子像素SPX1的右侧的子像素SPXn的第一辅助电极AXE1对应。第一辅助电极AXE1和第二辅助电极AXE2可以具有相同的平面形状。
第一辅助电极AXE1可以包括在第二方向DR2上延伸的第一辅助延伸部分AX_E1、从第一辅助延伸部分AX_E1沿第一方向DR1分支的第一分支部分AX_C1、以及从第一辅助延伸部分AX_E1沿与第一方向DR1相反的方向分支的第二分支部分AX_C2和第三分支部分AX_C3。
第一辅助延伸部分AX_E1和上述图3至图5的实施例的辅助电极AXE可以以基本上相同的方式形成。例如，第一辅助延伸部分AX_E1可以设置为在子像素SPXn之间在第二方向DR2上延伸。第一辅助延伸部分AX_E1可以设置为在第三方向DR3上与第一堤图案BP1和堤层BNL叠置，并且可以设置为不与发光区域EMA和子区域SA叠置。第一分支部分AX_C1可以从第一辅助延伸部分AX_E1沿第一方向DR1分支以延伸到发光区域EMA。第一分支部分AX_C1可以设置为在第三方向DR3上与设置在第一子像素SPX1的发光区域EMA中的第二分离部分ROP2叠置。第一分支部分AX_C1可以设置为在第三方向DR3上不与电极RME1至RME8中的每个叠置，而与第三连接电极CNE3和第五连接电极CNE5叠置。第一分支部分AX_C1可以设置为不与第一堤图案BP1叠置而与堤层BNL部分叠置。
第二分支部分AX_C2和第三分支部分AX_C3可以从第一辅助延伸部分AX_E1沿与第一方向DR1相反的方向分支，以延伸到相邻子像素SPXn的发光区域EMA。第二分支部分AX_C2和第三分支部分AX_C3可以设置为在第二方向DR2上彼此间隔开。由于将在下面描述的第一辅助电极AXE1的第二分支部分AX_C2和第三分支部分AX_C3以及第二辅助电极AXE2的第五分支部分AX_C5和第六分支部分AX_C6具有基本上相同的结构，因此将在第五分支部分AX_C5和第六分支部分AX_C6的描述中详细描述第二分支部分AX_C2和第三分支部分AX_C3。
第二辅助电极AXE2可以包括在第二方向DR2上延伸的第二辅助延伸部分AX_E2、从第二辅助延伸部分AX_E2沿第一方向DR1分支的第四分支部分AX_C4以及从第二辅助延伸部分AX_E2沿与第一方向DR1相反的方向分支的第五分支部分AX_C5和第六分支部分AX_C6。第二辅助延伸部分AX_E2和上述第一辅助电极AXE1的第一辅助延伸部分AX_E1可以具有不同的位置，但是具有基本上相同的结构。例如，第二辅助延伸部分AX_E2可以设置在子像素SPXn之间以在第二方向DR2上延伸。第二辅助延伸部分AX_E2可以设置为在第三方向DR3上与第一堤图案BP1和堤层BNL叠置，并且可以设置为不与发光区域EMA和子区域SA叠置。
第四分支部分AX_C4可以从第二辅助延伸部分AX_E2沿第一方向DR1分支，以延伸到相邻子像素SPXn的发光区域EMA。第四分支部分AX_C4可以设置为在第三方向DR3上与设置在沿第一方向DR1与第一子像素SPX1相邻的第二子像素的发光区域EMA中的第二分离部分ROP2叠置。第四分支部分AX_C4和上述第一辅助电极AXE1的第一分支部分AX_C1可以具有不同的位置，但是具有基本上相同的结构。例如，第四分支部分AX_C4可以设置为在第三方向DR3上不与子像素SPXn的彼此相邻的电极RME1至RME8中的每个叠置，而与第三连接电极CNE3和第五连接电极CNE5叠置。第四分支部分AX_C4可以设置为不与第一堤图案BP1叠置而与堤层BNL部分叠置。
第五分支部分AX_C5和第六分支部分AX_C6可以从第二辅助延伸部分AX_E2沿与第一方向DR1相反的方向分支，以延伸到第一子像素SPX1的发光区域EMA。第五分支部分AX_C5和第六分支部分AX_C6可以设置为在第二方向DR2上彼此间隔开。第五分支部分AX_C5和第六分支部分AX_C6可以设置为彼此间隔开且第一辅助电极AXE1的第一分支部分AX_C1置于第五分支部分AX_C5与第六分支部分AX_C6之间。第五分支部分AX_C5可以设置在第一子像素SPX1的发光区域EMA的上侧处，第六分支部分AX_C6可以设置在第一子像素SPX1的发光区域EMA的下侧处。第五分支部分AX_C5和第六分支部分AX_C6可以均在第三方向DR3上与第一堤图案BP1、第二堤图案BP2和堤层BNL叠置。第五分支部分AX_C5可以与第一电极RME1至第四电极RME4叠置，第六分支部分AX_C6可以设置为与第五电极RME5至第八电极RME8叠置。上面未描述的第一辅助电极AXE1的第二分支部分AX_C2和第三分支部分AX_C3以及上述第五分支部分AX_C5和第六分支部分AX_C6可以具有基本上相同的布置。
第一辅助电极AXE1的第一分支部分AX_C1以及第二辅助电极AXE2的第五分支部分AX_C5和第六分支部分AX_C6可以延伸到设置在第一辅助电极AXE1与第二辅助电极AXE2之间的发光区域EMA。在发光区域EMA中，第二辅助电极AXE2的第五分支部分AX_C5和第六分支部分AX_C6可以设置为在第二方向DR2上彼此间隔开，且第一辅助电极AXE1的第一分支部分AX_C1置于第二辅助电极AXE2的第五分支部分AX_C5和第六分支部分AX_C6之间。
第一辅助电极AXE1的第二分支部分AX_C2和第三分支部分AX_C3可以从第一辅助电极AXE1的第一辅助延伸部分AX_E1沿与第一方向DR1相反的方向延伸到另一相邻子像素SPXn的发光区域EMA。第二辅助电极AXE2的第四分支部分AX_C4可以从第二辅助电极AXE2的第二辅助延伸部分AX_E2沿第一方向DR1延伸到另一相邻子像素SPXn的发光区域EMA。
根据实施例，第一辅助电极AXE1和第二辅助电极AXE2可以设置为不与发光元件ED中的每个叠置。例如，第一辅助电极AXE1的第一辅助延伸部分AX_E1和第二辅助电极AXE2的第二辅助延伸部分AX_E2可以设置为不与其中设置有发光元件ED的发光区域EMA叠置，第一辅助电极AXE1的延伸到子像素SPXn的发光区域EMA的第一分支部分AX_C1以及第二辅助电极AXE2的延伸到子像素SPXn的发光区域EMA的第五分支部分AX_C5和第六分支部分AX_C6可以设置为与发光区域EMA叠置，但不与发光元件ED叠置。
上述第一辅助电极AXE1和第二辅助电极AXE2可以设置在第一过孔层VIA1上。第一过孔层VIA1可以与图5的实施例中的过孔层VIA对应。在实施例中，第二过孔层VIA2可以设置在第一辅助电极AXE1和第二辅助电极AXE2上。第二过孔层VIA2可以用于将第一辅助电极AXE1和第二辅助电极AXE2与其他电极(例如，在第二分离部分ROP2中与第一辅助电极AXE1和第二辅助电极AXE2彼此叠置的第三连接电极CNE3和第五连接电极CNE5)绝缘。第二过孔层VIA2和第一过孔层VIA1可以由基本上相同的材料形成(或包括基本上相同的材料)。
在实施例中，第一辅助电极AXE1和第二辅助电极AXE2可以是施加有交流(AC)信号的电极。如将在下面描述的，在将包括发光元件ED的墨喷射到基底SUB上之后，在将AC信号施加到辅助电极AXE的情况下，可以由于AC电渗(ACEO)现象引起墨的流动，以将堤层BNL上的发光元件ED移动到发光区域EMA。在实施例中，通过形成第一辅助电极AXE1和第二辅助电极AXE2，使得发光元件ED不设置在设置于发光区域EMA的中心处的第二分离部分ROP2中以及发光区域EMA的上侧和下侧，发光元件ED可以移动到发光区域EMA。因此，通过将不发射光的发光元件ED设置在发光区域EMA中可以改善子像素SPXn的亮度。
以下，将描述用于制造根据上述实施例的显示装置的方法。
图11至图15是针对每个工艺示出根据实施例的用于制造显示装置的方法的示意图。图11至图15顺序地示出了使发光元件在基底上对准的工艺。
参照图11，制备其上形成有辅助电极AXE、第一堤图案BP1、第二堤图案BP2、相应的电极RME1、RME2、RME3和RME4、第一绝缘层PAS1和堤层BNL的基底SUB。制备包括发光元件ED和溶剂(或发光元件溶剂；在下文中，“发光元件溶剂”)220的发光元件墨200。尽管图11示出了四个电极设置在基底SUB上，但是可以在基底SUB上设置更多数量或更少数量的电极。除了上述显示装置10的基底SUB之外，基底SUB还可以包括设置在其上的电路元件。在下文中，为了便于描述，省略了电路元件的图示。
发光元件墨200可以包括发光元件溶剂220和分散在发光元件溶剂220中的发光元件ED。可以通过将发光元件ED和发光元件溶剂220混合的分散工艺来制备发光元件墨200。在分散工艺中，将发光元件ED与发光元件溶剂220混合，这是通过5分钟或更长的混合工艺执行的。基于总共100重量份的发光元件墨200，可以包括0.01至10重量份的发光元件ED。可以通过超声工艺、搅拌工艺、混炼(milling)工艺等执行混合工艺。
将发光元件墨200喷射在基底SUB上的电极RME1、RME2、RME3和RME4上。在实施例中，可以使用喷墨印刷设备通过印刷工艺来喷射发光元件墨200。可以通过包括在喷墨印刷设备中的喷墨头的喷嘴来喷射发光元件墨200。可以通过设置在喷墨头中的喷嘴将发光元件墨200喷射到基底SUB上。从喷嘴排出的发光元件墨200可以位于设置在基底SUB上的电极RME1、RME2、RME3和RME4上。发光元件ED可以具有在一个方向上延伸的形状，并且可以在发光元件墨200中以延伸方向是随机取向方向的状态分散。
参照图12和图13，通过在执行初次干燥工艺的同时将交流(AC)信号施加到辅助电极AXE，在发光元件墨200中产生AC电渗。作为对基底SUB照射热量的工艺的干燥工艺可以在其中可以调整内部压力的腔室中执行。根据实施例，干燥工艺可以在约10-4托至约1托的压力下在约100℃至约400℃的温度范围内执行。在压力范围内执行热处理工艺(即，干燥工艺)的情况下，发光元件溶剂220本身的沸点也被降低，使得可以更容易地干燥发光元件溶剂220。在腔室中执行的热处理工艺可以执行约1分钟至约30分钟。然而，公开不限于此。
将交流(AC)信号施加到辅助电极AXE，并且使与辅助电极AXE相邻的电极(例如，第一电极RME1和第四电极RME4)保持处于接地状态。在将AC信号施加到辅助电极AXE的情况下，由于AC电渗现象而在发光元件墨200中产生流动。电渗现象可以引起流体在电场强的方向上流动。发光元件墨200从辅助电极AXE的上部向外周流动，并且由于该流动，发光元件ED从辅助电极AXE的上部向发光区域EMA移动。例如，发光元件墨200的流动从与辅助电极AXE叠置的堤层BNL的上部沿外周方向回旋，并且这样的回旋将存在于堤层BNL上的发光元件ED移动到发光区域EMA。
如图13中所示，发光元件墨200的体积由于发光元件墨200的干燥工艺而减小，并且发光元件ED聚集到电极RME1、RME2、RME3和RME4的上部上。接下来，施加到辅助电极AXE的AC信号停止。
参照图14，通过将对准信号施加到第一电极RME1和第二电极RME2来使发光元件ED对准。通过将交流(AC)信号施加到第一电极RME1和第二电极RME2而在电极RME1、RME2、RME3和RME4上产生电场。分散在发光元件墨200的发光元件溶剂220中的发光元件ED可以通过电场而被施加有介电泳力，并且可以在发光元件ED的位置改变的同时设置在电极RME1、RME2、RME3和RME4上。
在通过将AC电信号施加到第一电极RME1和第二电极RME2来产生电场的情况下，发光元件ED可以被施加有介电泳力。介电电泳还可以控制不带电粒子的移动。在将AC电场施加到电介质的情况下，在电介质中产生感应偶极子，并且在电场密度高的方向上产生净力，使得可以控制电介质的移动。在基底SUB的顶表面上产生在电极RME1、RME2、RME3和RME4上产生的电场的情况下，发光元件ED可以通过介电泳力从其初始分散的位置朝向电极RME1、RME2、RME3和RME4移动。发光元件ED可以在其位置通过电场而改变的同时来对准并设置在电极RME1、RME2、RME3和RME4上。
参照图15，在使发光元件ED对准之后，执行通过对发光元件墨200照射热量来去除发光元件溶剂220的二次干燥工艺。二次干燥工艺和上述初次干燥工艺可以在相同的条件下执行。然而，公开不限于此，二次干燥工艺可以在比初次干燥工艺高的温度下执行比初次干燥工艺长的时间段。
如上述图5中所示，可以通过形成绝缘层和连接电极来制造显示装置。
以上描述是公开的技术特征的示例，并且公开所属领域的技术人员将能够进行各种修改和变化。因此，上述公开的实施例可以单独地或彼此组合地实现。
因此，公开中公开的实施例不意图限制公开的技术精神，而是意图描述公开的技术精神，并且公开的技术精神的范围不受这些实施例的限制。公开的保护范围应该由权利要求解释，并且应该解释为等同范围内的所有技术精神被包括在公开的范围内。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：
发光区域和子区域，彼此间隔开；
第一电极和第二电极，设置在基底上，并且彼此间隔开；
第一绝缘层，设置在所述第一电极和所述第二电极上；
堤层，设置在所述第一绝缘层上，并且设置在所述发光区域与所述子区域之间；
发光元件，设置在所述第一电极和所述第二电极上；
第一连接电极和第二连接电极，所述第一连接电极电连接到所述发光元件的一端，所述第二连接电极连接到所述发光元件的另一端；以及
辅助电极，设置在所述基底与所述堤层之间，并且彼此间隔开，且所述发光区域和所述子区域设置在所述辅助电极之间。
2.根据权利要求1所述的显示装置，其特征在于，所述辅助电极在平面中与所述堤层叠置，并且在平面中不与所述发光区域和所述子区域叠置，并且
其中，所述辅助电极平行于所述第一电极和所述第二电极延伸，并且与所述第一电极和所述第二电极间隔开。
3.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括：
第一堤图案，设置在所述基底与所述堤层之间，
其中，所述辅助电极设置在所述第一堤图案与所述基底之间，并且
其中，所述辅助电极被所述第一堤图案覆盖。
4.根据权利要求1所述的显示装置，其特征在于，
所述辅助电极包括彼此间隔开的第一辅助电极和第二辅助电极，并且
所述第一辅助电极和所述第二辅助电极彼此间隔开，且所述发光区域设置在所述第一辅助电极与所述第二辅助电极之间。
5.根据权利要求4所述的显示装置，其特征在于，
所述第一辅助电极包括：
第一辅助延伸部分，平行于所述第一电极延伸；
第一分支部分，从所述第一辅助延伸部分沿第一方向分支；以及
第二分支部分和第三分支部分，从所述第一辅助延伸部分沿与所述第一方向相反的方向分支，所述第二分支部分和所述第三分支部分彼此间隔开，并且
所述第二辅助电极包括：
第二辅助延伸部分，平行于所述第一电极延伸；
第四分支部分，从所述第二辅助延伸部分沿所述第一方向分支；以及
第五分支部分和第六分支部分，从所述第二辅助延伸部分沿与所述第一方向相反的所述方向分支，所述第五分支部分和所述第六分支部分彼此间隔开。
6.根据权利要求5所述的显示装置，其特征在于，
所述第一分支部分、所述第五分支部分和所述第六分支部分延伸到设置在所述第一辅助电极与所述第二辅助电极之间的所述发光区域，并且
所述第五分支部分和所述第六分支部分彼此间隔开且所述第一分支部分设置在所述第五分支部分与所述第六分支部分之间，
其中，所述第二分支部分和所述第三分支部分从所述第一辅助延伸部分延伸到在与所述第一方向相反的所述方向上相邻的另一发光区域，并且
所述第四分支部分从所述第二辅助延伸部分延伸到在所述第一方向上相邻的另一发光区域，
其中，所述第一分支部分在平面中不与所述第一电极和所述第二电极叠置，并且
所述第五分支部分在平面中与所述第一电极和所述第二电极叠置。
7.根据权利要求5所述的显示装置，其特征在于，所述显示装置还包括：
第一过孔层，设置在所述基底上；
第二过孔层，设置在所述第一过孔层上；以及
第一堤图案，设置在所述第二过孔层上，并且彼此间隔开。
8.根据权利要求7所述的显示装置，其特征在于，
所述第一辅助电极和所述第二辅助电极设置在所述第一过孔层与所述第二过孔层之间，并且
所述第一电极和所述第二电极设置在所述第二过孔层上，
其中，所述第一分支部分在平面中不与所述第一堤图案叠置，并且
所述第五分支部分和所述第六分支部分在平面中与所述第一堤图案叠置。
9.根据权利要求5所述的显示装置，其特征在于，所述第一辅助电极和所述第二辅助电极在平面中具有相同的形状。
10.根据权利要求5所述的显示装置，其特征在于，在平面中，所述第一分支部分、所述第五分支部分和所述第六分支部分与所述发光区域叠置并且不与所述发光元件叠置。
CN202320662481.7U 2022-04-06 2023-03-29 显示装置 Active CN220341226U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220042830A KR20230144149A (ko) 2022-04-06 2022-04-06 표시 장치 및 그 제조 방법
KR10-2022-0042830 2022-04-06

Publications (1)

Publication Number Publication Date
CN220341226U true CN220341226U (zh) 2024-01-12

Family

ID=88239913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320662481.7U Active CN220341226U (zh) 2022-04-06 2023-03-29 显示装置

Country Status (3)

Country Link
US (1) US20230327049A1 (zh)
KR (1) KR20230144149A (zh)
CN (1) CN220341226U (zh)

Also Published As

Publication number Publication date
KR20230144149A (ko) 2023-10-16
US20230327049A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
US11670628B2 (en) Display device
EP3866195B1 (en) Display device
CN114582910A (zh) 显示装置
US20220045241A1 (en) Display device and method for manufacturing the same
US20220140000A1 (en) Display device
CN220341226U (zh) 显示装置
CN116830268A (zh) 显示设备
CN220210915U (zh) 显示装置
US20230282774A1 (en) Display device and method of fabricating the same
US11908849B2 (en) Display device
US20220302178A1 (en) Display device and method of manufacturing the same
CN220358090U (zh) 显示装置
EP4207278A1 (en) Display device
EP4340027A1 (en) Display device
US20220271201A1 (en) Display device
US20230246139A1 (en) Display device and method for fabricating the same
US20230275189A1 (en) Display device
CN117637797A (zh) 显示装置
CN115050780A (zh) 显示装置
KR20220113566A (ko) 표시 장치
CN116267009A (zh) 显示装置
CN114765239A (zh) 显示设备
CN116314235A (zh) 显示装置
KR20230112772A (ko) 표시 장치 및 이의 제조 방법
CN116544258A (zh) 显示设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant