CN114765239A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN114765239A
CN114765239A CN202210012258.8A CN202210012258A CN114765239A CN 114765239 A CN114765239 A CN 114765239A CN 202210012258 A CN202210012258 A CN 202210012258A CN 114765239 A CN114765239 A CN 114765239A
Authority
CN
China
Prior art keywords
layer
region
electrode
disposed
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210012258.8A
Other languages
English (en)
Inventor
郑义锡
金泰均
朴埈弘
李起范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114765239A publication Critical patent/CN114765239A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

本公开涉及显示设备。该显示设备包括：缓冲层，在衬底上，并且包括第一区域中的开口；栅极绝缘层，在缓冲层上，并且包括第一区域中的开口；第一导电层，在第二区域中在栅极绝缘层上；第一层间绝缘层，在第一导电层上，并且包括第一区域中的开口；第二导电层，在第二区域中在第一层间绝缘层上；光吸收层，在第二导电层上；第三导电层，在光吸收层上，并且包括第一电极和第二电极以及光吸收层上的第一电压线；第一绝缘层，与第三导电层重叠；以及发光元件，在第一区域中在第一绝缘层上。

Description

显示设备
技术领域
本公开涉及显示设备。
背景技术
随着多媒体技术的发展，显示设备的重要性不断增加。响应于此，已经实现了各种类型的显示设备，诸如有机发光显示器(OLED)、液晶显示器(LCD)等。
显示设备是用于显示图像的设备，并且可以包括显示面板，诸如有机发光显示面板或液晶显示面板。发光显示面板可以包括诸如发光二极管(LED)的发光元件，并且发光二极管的示例包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
应理解，本背景技术部分在某种程度上旨在为理解技术提供有用的背景。然而，本背景技术部分也可以包括在本文中公开的主题的相应有效申请日之前不属于由相关领域中的技术人员已知或理解的思想、概念或认识。
发明内容
本公开的方面提供包括无机发光元件并且能够减少外部光和内部光的反射的显示设备。
然而，本公开的方面不限于本文中阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域中的普通技术人员将变得更加显而易见。
根据实施方式的显示设备可以包括光吸收层，光吸收层能够允许从发光元件发射的光的一部分顺利地向上发射，同时防止从发光元件发射的光的其它部分以及外部光由导电层反射。因此，显示设备可以通过防止内部光和外部光的反射来提高可见度。
应注意，本公开的效果不限于上述效果，并且本公开的其它效果将从以下描述中变得显而易见。
根据实施方式，显示设备可以包括：衬底，包括第一区域和第二区域；缓冲层，设置在衬底上，并且包括第一区域中的开口；栅极绝缘层，设置在缓冲层上，并且包括第一区域中的开口；第一导电层，在第二区域中设置在栅极绝缘层上；第一层间绝缘层，设置在第一导电层上，并且包括第一区域中的开口；第二导电层，在第二区域中设置在第一层间绝缘层上；光吸收层，在第一区域和第二区域中设置在第二导电层上；第三导电层，设置在光吸收层上，并且包括在第一区域中彼此间隔开的第一电极和第二电极以及设置在光吸收层上并且设置在第二区域中的第一电压线；第一绝缘层，设置在第一区域和第二区域中，并且与第三导电层重叠；以及发光元件，在第一区域中设置在第一绝缘层上。
光吸收层可以包括黑矩阵材料。
光吸收层在第一区域中可以与衬底直接接触。
光吸收层的设置在第一区域中的部分的从衬底测量的高度可以小于光吸收层的设置在第二区域中的部分的从衬底测量的高度。
发光元件可以在厚度方向上与光吸收层重叠。
光吸收层可以设置在第一区域的内侧壁上，并且可以与缓冲层、栅极绝缘层和第一层间绝缘层直接接触，缓冲层、栅极绝缘层和第一层间绝缘层在第一区域中开口。
第一电极和第二电极中的每个可以设置在衬底的第一区域的内侧壁上的光吸收层上，并且与衬底的第一区域的内侧壁上的光吸收层直接接触。
发光元件的顶表面的从衬底测量的高度可以低于第一电极和第二电极在衬底的第二区域中的部分的从衬底测量的高度。
显示设备还可以包括：第二层间绝缘层，设置在光吸收层和第一层间绝缘层之间，其中，光吸收层可以设置在第二层间绝缘层上，并且与第二层间绝缘层直接接触。
第一电极可以通过贯穿光吸收层和第二层间绝缘层的第一接触孔直接连接到第二导电层的源电极，并且第二电极可以通过贯穿光吸收层和第二层间绝缘层的第二接触孔直接连接到第二导电层的第二电压线。
第一接触孔和第二接触孔可以设置在衬底的第二区域中。
光吸收层可以设置在第二导电层和第一层间绝缘层上，并且与第二导电层和第一层间绝缘层直接接触。
第一电极可以通过贯穿光吸收层的第一接触孔直接连接到第二导电层的源电极，并且第二电极可以通过贯穿光吸收层的第二接触孔直接连接到第二导电层的第二电压线。
显示设备还可以包括：第二绝缘层，设置在发光元件上，并且暴露发光元件的端部。
显示设备还可以包括：第一连接电极，设置在第一电极上，并且与发光元件和第一电极电接触；以及第二连接电极，设置在第二电极上，并且与发光元件和第二电极电接触，其中，第一连接电极和第二连接电极可以各自设置在第一区域和第二区域中。
根据实施方式，显示设备可以包括：衬底，包括第一区域和围绕第一区域的第二区域；光吸收层，设置在衬底上，并且设置在第一区域和第二区域中；第一电极和第二电极，所述第一电极和所述第二电极在光吸收层上在第一方向上延伸，并且包括与第一区域相交的部分，并且在第一区域中在第二方向上彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；以及发光元件，在第一区域中设置在第一绝缘层上，并且具有设置在第一电极和第二电极上的端部。
显示设备还可以包括：导电层，设置在第二区域中，并且与光吸收层重叠。
显示设备还可以包括：层间绝缘层，设置在第二区域中，并且与导电层重叠，层间绝缘层与发光元件不重叠。
显示设备还可以包括：接触孔，设置在第二区域中，并且贯穿光吸收层和层间绝缘层，其中，第一电极和第二电极中的每个可以通过接触孔中的一个直接连接到导电层。
显示设备还可以包括：第一连接电极，在第一方向上延伸，并且与第一电极和发光元件电接触；以及第二连接电极，在第二方向上与第一连接电极间隔开，并且与第二电极和发光元件电接触，其中，第一连接电极和第二连接电极可以分别设置成在第二方向上跨过第一区域和第二区域。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面和特征将变得更加显而易见，在附图中：
图1是根据实施方式的显示设备的示意性平面图；
图2是示出根据实施方式的显示设备的一个像素的示意性平面图；
图3是沿着图2的线Q1-Q1'截取的示意性截面图；
图4和图5是示出从根据实施方式的显示设备的发光元件发射的光的行进路径的示意图；
图6是根据实施方式的发光元件的示意图；
图7至图17是依次示出根据实施方式的显示设备的制造工艺的示意性截面图；以及
图18是根据实施方式的显示设备的示意性截面图。
具体实施方式
现在将在下文中参考其中示出有实施方式的附图更全面地描述本公开。然而，本公开可以以不同形式实施，并且不应被解释为限于本文中阐述的实施方式。更准确地，提供这些实施方式使得本公开将是透彻和完整的，并且将向本领域中的技术人员完全传达本公开的范围。
在附图中，为了便于描述，并且为了清楚起见，可以夸大元件的尺寸、厚度、比例和大小。相同的标记始终表示相同的元件。
如本文中所用，除非上下文另外清楚地指示，否则单数形式“一”、“一个”和“该”旨在也包括复数形式。
在说明书和权利要求中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”与“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B、或者A和B”。术语“和”与“或”可以以结合或分离的含义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求中，出于其含义和解释的目的，短语“至少一个”旨在包括“选自…的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指“A、B、或者A和B”。
还应理解，当层被称作为在另一层或衬底上时，它可以直接在另一层或衬底上，或者也可以存在中间层。在说明书通篇，相同的参考标记表示相同的组件。
应理解，在说明书中，当元件(或区域、层、部分等)被称作为在另一元件上、连接到或联接到另一元件时，它可以直接设置在上述另一元件上、直接连接或联接到上述另一元件，或者它们之间可以设置中间元件。
应理解，术语“连接到”或“联接到”可以包括物理连接或联接、或者电连接或联接。
应理解，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，以下讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
为了便于描述，在本文中可以使用空间相对术语“下方”、“以下”、“下部”、“上方”、“上部”等来描述如附图中所示的一个元件或组件与另一元件或组件之间的关系。应理解，除了附图中描绘的定向之外，空间相对术语旨在包括设备在使用或操作中的不同定向。例如，在附图中示出的设备被翻转的情况下，定位在另一设备“下方”或“以下”的设备可以位于另一设备“上方”。因此，说明性术语“下方”可以包括下部位置和上部位置两者。设备也可以以其它方向定向，并且因此可以根据定向不同地解释空间相对术语。
术语“重叠(overlap)”或“重叠(overlapped)”意指第一物体可以在第二物体上方或下方、或者在第二物体的一侧，反之亦然。另外，术语“重叠”可以包括层叠、叠置、面对或面向、延伸跨过、覆盖或部分覆盖、或者如由本领域中的普通技术人员将领会和理解的任何其它合适的术语。
当元件被描述为与另一元件“不重叠(not overlapping)”或“不重叠(to notoverlap)”时，这可以包括元件彼此间隔开、彼此偏移、或彼此分开、或者如由本领域中的普通技术人员将领会和理解的任何其它合适的术语。
术语“面对”和“面向”意指第一元件可以直接或间接地与第二元件相对。在第三元件插置在第一元件和第二元件之间的情况下，第一元件和第二元件可以理解为彼此间接地相对，尽管仍然彼此面对。
当在本说明书中使用时，术语“包含(comprises)”、“包含(comprising)”、“包括(includes)”和/或“包括(including)”、“具有(has)”、“具有(have)”和/或“具有(having)”及其变体指定所述特征、整体、步骤、操作、元件、组件和/或其组的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。
短语“在平面图中”意指从顶部观察物体，并且短语“在示意性截面图中”意指观察从侧面竖直切割物体的截面。
如本文中所用，“约”或“近似”包括所述值以及如由本领域中的普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以意指在一个或多个标准偏差内或者在所述值的±30％、±20％、±10％、±5％内。
除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与由本公开所属领域中的普通技术人员通常理解的含义相同的含义。还应理解，术语(诸如在常用字典中限定的术语)应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此限定，否则不应以理想化或过于形式化的含义进行解释。
在下文中，将参考附图描述实施方式。
图1是根据实施方式的显示设备的示意性平面图。
参考图1，显示设备10显示动态图像或静态图像。显示设备10可以指提供显示屏幕的任何电子设备。显示设备10的示例可以包括提供显示屏幕的电视、膝上型计算机、监视器、广告牌、物联网设备、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航设备、游戏机、数码相机、便携式摄像机等。
显示设备10可以包括提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在以下描述中，将描述应用无机发光二极管显示面板作为显示面板的情况，但是本公开不限于此，并且在本公开的范围内可以应用其它显示面板。
显示设备10的形状可以进行各种修改。例如，显示设备10可以具有诸如在水平方向上伸长的大体矩形形状、在竖直方向上伸长的大体矩形形状、大体正方形形状、具有大体圆润的拐角(顶点)的大体四边形形状、另一大体多边形形状以及大体圆形形状的形状。显示设备10的显示区域DPA的形状也可以类似于显示设备10的整体形状。在图1中，示出了具有在水平方向上伸长的大体矩形形状的显示设备10和显示区域DPA。
显示设备10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是可以显示屏幕的区域，而非显示区域NDA是不显示屏幕的区域。显示区域DPA也可以被称作为有效区域，而非显示区域NDA也可以被称作为无效区域。显示区域DPA可以大体占据显示设备10的中央。
显示区域DPA可以包括像素PX。像素PX可以以矩阵形式布置或设置。在平面图中，每个像素PX的形状可以是大体矩形形状或大体正方形形状。然而，本公开不限于此，并且它可以是每个边相对于一个方向或在一个方向上倾斜的大体菱形形状。像素PX可以以条纹型或
Figure BDA0003459418640000071
型交替设置。像素PX中的每个可以包括一个或多个发光元件ED(参见图2)，发光元件ED发射波长带的光以显示颜色。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA或者可以与显示区域DPA相邻。显示区域DPA可以具有大体矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个边相邻。非显示区域NDA可以形成显示设备10的边框。包括在显示设备10中的布线或电路驱动器可以设置在非显示区域NDA中，或者外部设备可以安装在非显示区域NDA上。
图2是示出根据实施方式的显示设备的一个像素的示意性平面图。
参考图2，像素PX中的每个可以包括子像素SPXn(n是1至3的整数)。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且子像素SPXn可以发射相同颜色的光。例如，每个子像素SPXn可以发射第一颜色的光(例如，蓝色的光)。尽管图2示出了像素PX可以包括三个子像素SPXn，但是本公开不限于此，并且像素PX可以包括更多数量的子像素SPXn。
显示设备10的一个像素PX可以包括第一区域AA1，并且每个子像素SPXn可以包括第一区域AA1和围绕第一区域AA1的第二区域AA2。第一区域AA1可以是设置有发光元件ED(参见图6)以发射波长带的光的发射区域，并且第二区域AA2可以是未设置有发光元件ED并且从发光元件ED发射的光不能到达并且因此不发射光的非发射区域。除了设置有发光元件ED的区域之外，第一区域AA1可以包括从发光元件ED发射的光发射通过的区域，所述区域是与发光元件ED相邻的区域。
然而，通过包括第一区域AA1，发射区域也可以包括从发光元件ED发射的光由其它构件反射或折射并发射的区域。发光元件ED可以设置在每个子像素SPXn中，并且发射区域可以形成为包括设置有发光元件ED的区域以及与其相邻的区域。
子像素SPXn的第一区域AA1可以在一个方向上并排布置或设置。第一区域AA1可以位于或设置在子像素SPXn的中央部分中，并且第二区域AA2可以设置成围绕第一区域AA1。如稍后将描述的，第一区域AA1可以是未设置有显示设备10的电路元件层的区域，并且可以限定为设置在第二区域AA2中的电路元件层和绝缘层开口的区域。例如，显示设备10的第一区域AA1可以是其中未设置有电路元件的开口的区域，并且除了第一区域AA1之外的区域可以是第二区域AA2。
在每个子像素SPXn中，可以设置在第一方向DR1上延伸的电极RME，并且发光元件ED在第一区域AA1中可以设置在电极RME上。电极RME可以设置成跨过第一区域AA1和第二区域AA2，并且电极RME的设置在第一区域AA1中的部分可以与稍后将描述的电路元件层不重叠。发光元件ED在电极RME与电路元件层不重叠的区域中可以设置在电极RME上，并且可以电连接到电极RME以发射光。在下文中，将参考其它附图详细描述显示设备10的结构。
图3是沿着图2的线Q1-Q1'截取的示意性截面图。图4和图5是示出从根据实施方式的显示设备的发光元件发射的光的行进路径的示意图。图3和图4示出了贯穿设置在第一子像素SPX1中的发光元件ED的两个端部的示意性截面，其是在第二方向DR2上穿过第一区域AA1的截面。图5是沿着图2的线Q2-Q2'截取的示意性截面图。图5示出了从设置在第一子像素SPX1中的发光元件ED的一个端部在第二方向DR2上穿过第一区域AA1的示意性截面。图4示出了从发光元件ED发射的光从电极RME1和RME2反射并发射。图5示出了从发光元件ED发射的内部光和从外部入射的外部光的传播。
结合图2参考图3至图5，显示设备10可以包括第一衬底或衬底SUB、设置在第一衬底SUB上的导电层、发光元件ED和绝缘层。导电层中的一些或一部分可以是设置在第二区域AA2中以驱动发光元件ED的电路元件层，并且另外一些可以是设置在第一区域AA1中并且电连接到发光元件ED的电极RME和连接电极CNE等。
第一衬底SUB可以是透明材料的绝缘衬底。第一衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，第一衬底SUB可以是刚性衬底，但是也可以是可以弯曲、折叠或卷曲的柔性衬底。第一衬底SUB可以包括设置有稍后将描述的发光元件ED的第一区域AA1以及作为除了第一区域AA1之外的区域的设置有电路元件层的第二区域AA2。
下部金属层CAS设置在第一衬底SUB上。下部金属层CAS设置成与稍后将描述的第一晶体管T1的第一有源层ACT1重叠。下部金属层CAS可以包括阻挡光的材料，以防止光到达第一晶体管T1的第一有源层ACT1。例如，下部金属层CAS可以由阻挡光的透射的不透明金属材料制成。下部金属层CAS可以仅设置在设置有电路元件的第二区域AA2中，而不设置在设置有发光元件ED的第一区域AA1中，并且可以设置在第一区域AA1在第二方向DR2上的一侧。然而，本公开不限于此，并且在一些情况下，可以省略下部金属层CAS。
缓冲层BL可以设置在第一衬底SUB上以覆盖下部金属层CAS或与下部金属层CAS重叠。缓冲层BL可以设置在除了第一区域AA1之外的第二区域AA2中，并且可以在第一区域AA1中开口。缓冲层BL可以形成在第一衬底SUB上，以保护第一晶体管T1免受渗透通过敏感于湿气渗透的第一衬底SUB的湿气的影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1。第一有源层ACT1在第二区域AA2中可以设置成在作为厚度方向的第三方向DR3上与下部金属层CAS重叠。第一有源层ACT1可以形成为具有比下部金属层CAS的宽度小的宽度，并且可以与下部金属层CAS完全重叠。
在本公开的精神和范围内，半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在实施方式中，半导体层可以包括多晶硅。在半导体层可以包括氧化物半导体的情况下，第一有源层ACT1可以是包括铟(In)的氧化物半导体。在实施方式中，在本公开的精神和范围内，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟镓锌锡氧化物(IGZTO)等。
第一栅极绝缘层GI设置在半导体层和缓冲层BL上。例如，第一栅极绝缘层GI可以设置成覆盖半导体层和缓冲层BL的顶表面或与半导体层和缓冲层BL的顶表面重叠。第一栅极绝缘层GI可以用作每个晶体管的栅极绝缘层。第一栅极绝缘层GI可以设置在除了第一区域AA1之外的第二区域AA2中，并且可以在第一区域AA1中开口。
第一导电层设置在第一栅极绝缘层GI上。第一导电层可以包括第一晶体管T1的第一栅电极G1，并且第一栅电极G1可以设置成在第三方向DR3上与第一有源层ACT1重叠。例如，第一导电层可以仅设置在第二区域AA2中，而不设置在第一区域AA1中。
第一层间绝缘层IL1可以设置在第一导电层上。第一层间绝缘层IL1可以布置或设置成覆盖第一导电层或与第一导电层重叠以保护第一导电层。第一层间绝缘层IL1也可以设置在除了第一区域AA1之外的第二区域AA2中，并且可以在第一区域AA1中开口。
第二导电层设置在第一层间绝缘层IL1上。第二导电层可以包括第一晶体管T1的第一源电极S1和第一漏电极D1以及第二电压线VL2。
第一源电极S1和第一漏电极D1可以设置在第二区域AA2中，并且可以通过贯穿设置在其下方的第一栅极绝缘层GI和第一层间绝缘层IL1的接触孔与第一有源层ACT1电接触，第二区域AA2位于或设置在第一区域AA1在第二方向DR2上的一侧。此外，尽管附图中未示出，但是第一源电极S1也可以通过贯穿缓冲层BL、第一栅极绝缘层GI和第一层间绝缘层IL1的接触孔与下部金属层CAS电接触。第一漏电极D1可以电连接到稍后将描述的第三导电层的第一电压线VL1，并且第一源电极S1可以电连接到第一电极RME1。第一晶体管T1可以响应于导通信号向第一电极RME1传输施加到第一电压线VL1的电源电压。
第二电压线VL2可以设置在位于或设置在第一区域AA1在第二方向DR2上的另一侧的第二区域AA2中，并且可以电连接到稍后将描述的第三导电层的第二电极RME2。第二电压线VL2可以施加有传输到第二电极RME2的低电势电压(或第二电源电压)。
第二层间绝缘层IL2可以设置在第二导电层上。第二层间绝缘层IL2可以布置或设置成覆盖第二导电层或与第二导电层重叠以保护第二导电层。第二层间绝缘层IL2也可以设置在除了第一区域AA1之外的第二区域AA2中，并且可以在第一区域AA1中开口。
第一导电层和第二导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其合金中的任何一种制成的单个层或多个层。然而，本公开不限于此。
缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2可以由单个层或其中层可以彼此叠置或者层可以彼此交替叠置的无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2可以由包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层形成，或者可以由其中所述无机层可以彼此交替叠置的多个层或者其中氧化硅(SiOx)和氮化硅(SiNx)可以彼此依次叠置的双层形成。
缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2在第一衬底SUB上可以完全设置在除了第一区域AA1之外的第二区域AA2中。缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2可以跨过整个显示区域DPA设置成在第一区域AA1中开口，并且可以与导电层一起形成围绕第一区域AA1的堤结构。第一导电层和第二导电层的电路元件层可以设置在第二区域AA2中以形成堤结构的一部分。设置有堤结构的第二区域AA2的高度可以高于第一区域AA1的高度，并且布置或设置在第一区域AA1中的发光元件ED可以仅设置在第一区域AA1中，第一区域AA1在显示区域DPA中具有相对低的高度。
由于堤结构形成为具有给定高度，因此布置或设置在每个子像素SPXn中的发光元件ED可以设置在每个子像素SPXn中，而不与其它相邻的子像素SPXn的发光元件ED混合。通过堤结构打开的第一区域AA1的内侧壁可以形成为倾斜，并且用于改善从发光元件ED发射的光的光发射效率的层可以设置在倾斜的侧壁上。
在显示设备10中，可以发射由发光元件ED产生的内部光，并且外部光可以从外部入射到显示区域DPA。外部光可以入射到显示区域DPA的整个表面上，并且从第一导电层和第二导电层反射。由于发光元件ED设置在具有低的高度的第一区域AA1中，因此从发光元件ED发射的内部光的一部分也可以从第一导电层和第二导电层反射。在显示设备10中反射的内部光和外部光可能是用户视觉识别显示区域DPA的屏幕的障碍。根据实施方式的显示设备10可以包括光吸收层BM，光吸收层BM吸收从第一导电层和第二导电层反射的光，以防止从发光元件ED发射的内部光和从外部入射的外部光的反射。
光吸收层BM设置成跨过第一区域AA1和第二区域AA2。光吸收层BM可以设置成跨过显示区域DPA的整个表面，并且在第一区域AA1中可以设置在第一衬底SUB上或直接设置在第一衬底SUB上，并且在第二区域AA2中设置在第二层间绝缘层IL2上。光吸收层BM也可以设置在通过缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2打开的第一区域AA1的内侧壁上。例如，光吸收层BM可以设置成覆盖由缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2形成的堤结构的顶表面以及通过堤结构打开的第一区域AA1的内侧壁，或者与所述顶表面和所述内侧壁重叠。因此，光吸收层BM可以与缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的侧表面接触或与缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的侧表面直接接触。光吸收层BM可以设置成在厚度方向上与第一导电层和第二导电层重叠，并且也可以在厚度方向上与稍后将描述的发光元件ED重叠。
光吸收层BM的一部分可以设置在第一导电层和第二导电层上方，而其另一部分可以设置在发光元件ED下方以及发光元件ED的侧面。由于光吸收层BM的设置在第二区域AA2中的部分设置在堤结构上，因此它可以设置在第一导电层和第二导电层上方，并且由于光吸收层BM的另一部分设置在第一区域AA1中并且设置在通过堤结构打开的第一区域AA1的内侧壁上，因此它可以设置在发光元件ED下方以及发光元件ED的侧面。
由于光吸收层BM完全设置在第一区域AA1和第二区域AA2中，因此可以防止外部光和内部光朝向第一导电层和第二导电层定向。在实施方式中，光吸收层BM可以包括能够吸收全部可见波长的光吸收材料。例如，光吸收层BM可以由有机光阻挡材料形成，有机光阻挡材料是用作黑矩阵的材料。
第三导电层可以设置在光吸收层BM上。第三导电层可以包括第一电压线VL1、第一电极RME1和第二电极RME2。
第一电压线VL1可以设置在位于或设置在第一区域AA1在第二方向DR2上的一侧的第二区域AA2中，并且可以电连接到第二导电层的第一漏电极D1。例如，第一电压线VL1可以通过贯穿光吸收层BM和第二层间绝缘层IL2的第三接触孔CT3与第一漏电极D1电接触。传输到第一电极RME1的高电势电压(或第一电源电压)可以施加到第一电压线VL1，并且高电势电压可以通过第一晶体管T1传输到第一电极RME1。然而，第一电压线VL1可以不必要形成为第三导电层，并且在实施方式中，第一电压线VL1可以形成为第二导电层。
电极RME(RME1和RME2)可以设置在光吸收层BM上或者直接设置在光吸收层BM上，可以在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开。电极RME可以包括第一电极RME1和第二电极RME2，并且第一电极RME1和第二电极RME2形成一对并且针对每个子像素SPXn设置。第一电极RME1和第二电极RME2可以设置成跨过第一区域AA1和第二区域AA2，同时在第一方向DR1上与第一区域AA1相交或交叉。第一电极RME1和第二电极RME2在第一区域AA1的中央周围在第二方向DR2上彼此间隔开。第一电极RME1和第二电极RME2的设置在第一区域AA1中的部分可以相对于第一衬底SUB以比第一电极RME1和第二电极RME2的设置在第二区域AA2中的部分低的高度定位。第一电极RME1和第二电极RME2也可以设置在第一区域AA1的在第一方向DR1和第二方向DR2上的内侧壁上。
另一方面，电极RME可以通过设置在第一区域AA1在第一方向DR1上的一侧的分离部分ROP与在第一方向DR1上相邻的另一子像素SPXn的电极RME分离。每个子像素SPXn的第一电极RME1可以通过设置在相应子像素SPXn中的第一晶体管T1接收第一电源电压，并且由于所述第一电极RME1通过分离部分ROP与另一子像素SPXn的第一电极RME1分离，因此每个子像素SPXn可以单独发射光。
第一电极RME1和第二电极RME2可以电连接到第二区域AA2中的第二导电层的一部分。例如，第一电极RME1可以通过贯穿光吸收层BM和第二区域AA2中的第二层间绝缘层IL2的第一接触孔CT1电连接或直接连接到第一源电极S1，并且第二电极RME2可以通过贯穿光吸收层BM和第二区域AA2中的第二层间绝缘层IL2的第二接触孔CT2电连接或直接连接到第二电压线VL2。
在附图中，示出了一个第一电极RME1和一个第二电极RME2布置或设置在每个子像素SPXn中，但是本公开不限于此，并且布置在每个子像素SPXn中的电极RME1和RME2的布置位置可以根据布置或设置在每个子像素SPXn中的电极的数量或者发光元件ED的数量而变化。
电极RME1和RME2可以电连接到发光元件ED。电极RME1和RME2可以分别通过稍后将描述的连接电极CNE1和CNE2电连接到发光元件ED的两个端部，并且可以向发光元件ED传输从设置在第二区域AA2中的电压线VL1和VL2施加的电信号。
第三导电层可以包括具有高反射率的导电材料。电极RME1和RME2中的每个可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属作为具有高反射率的材料，或者在本公开的精神和范围内可以是包括铝(Al)、镍(Ni)、镧(La)等的合金。然而，本公开不限于此，并且电极RME1和RME2中的每个还可以包括透明导电材料。例如，电极RME1和RME2中的每个可以包括诸如ITO、IZO和ITZO的材料。在实施方式中，电极RME1和RME2中的每个可以具有至少一种透明导电材料层和至少一个具有高反射率的金属层可以彼此叠置的结构，或者可以形成为包括它们的一个层。例如，在本公开的精神和范围内，电极RME1和RME2中的每个可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的叠置结构。由于电极RME包括具有高反射率的材料，因此从发光元件ED发射的光可以从电极RME的设置在第一区域AA1中的部分反射并向上发射。
第一绝缘层PAS1在第三导电层上设置成跨过第一区域AA1和第二区域AA2。第一绝缘层PAS1可以设置成跨过显示区域DPA的整个表面，以覆盖第三导电层或与第三导电层重叠。第一绝缘层PAS1可以覆盖第一电极RME1和第二电极RME2或与第一电极RME1和第二电极RME2重叠以使第一电极RME1和第二电极RME2彼此绝缘，并且可以防止设置在其上的发光元件ED通过与其它构件接触或与其它构件直接接触而被损坏。
第一绝缘层PAS1可以包括暴露每个电极RME的顶表面的一部分的接触部分。接触部分可以贯穿第一绝缘层PAS1，并且稍后将描述的连接电极CNE可以与通过接触部分暴露的电极RME电接触。
发光元件ED在第一区域AA1中设置在第一绝缘层PAS1上。发光元件ED可以设置成沿着电极RME1和RME2延伸的第一方向DR1彼此间隔开，并且可以大体彼此平行地对准。发光元件ED可以具有在一个方向上延伸的形状，并且发光元件ED的延伸方向可以大体垂直于电极RME1和RME2的延伸方向。然而，本公开不限于此，并且发光元件ED可以各自布置或设置成在相对于电极RME1和RME2的延伸方向倾斜的方向上延伸。
发光元件ED可以包括在平行于第一衬底SUB的顶表面的方向上布置或设置的层。显示设备10的发光元件ED可以设置成使得其一个延伸方向平行于第一衬底SUB，并且包括在发光元件ED中的半导体层可以依次布置或设置在平行于第一衬底SUB的顶表面的方向上。然而，本公开不限于此。在一些情况下，在发光元件ED具有不同结构的情况下，所述层可以布置或设置在垂直于第一衬底SUB的方向上。
发光元件ED可以设置在沿着第二方向DR2间隔开的电极RME1和RME2上方。发光元件ED的延伸长度可以大于在第二方向DR2上间隔开的电极RME1和RME2之间的间隙，并且发光元件ED的两个端部可以设置在不同的电极上。发光元件ED可以设置成使得第一端部位于第一电极RME1上方，而第二端部位于第二电极RME2上方。然而，本公开不限于此，并且发光元件ED中的至少一些或一部分可以各自设置成使得所述第一端部位于第二电极RME2上方，而所述第二端部位于第一电极RME1上方。例如，发光元件ED中的至少一些或一部分可以各自设置成使得仅发光元件ED的一个端部位于电极RME1、RME2上方。
发光元件ED可以与将电连接到电极RME的连接电极CNE(CNE1和CNE2)电接触。由于半导体层的一部分在沿着一个方向延伸的发光元件ED的端部表面处暴露，因此暴露的半导体层可以与连接电极CNE电接触。发光元件ED可以通过连接电极CNE电连接到电极RME或导电层，并且可以施加有电信号以发射波长带的光。
第二绝缘层PAS2可以设置在发光元件ED上。在一个示例中，第二绝缘层PAS2设置成部分地围绕发光元件ED的外表面，而不覆盖发光元件ED的两侧或两个端部或者与发光元件ED的两侧或两个端部不重叠。在平面图中，第二绝缘层PAS2的设置在发光元件ED上的部分在第一绝缘层PAS1上可以布置或布置成在第一方向DR1上延伸，使得它在每个子像素SPXn中可以形成大体线性或岛状的图案。在显示设备10的制造工艺期间，第二绝缘层PAS2可以在固定发光元件ED的同时保护发光元件ED。此外，第二绝缘层PAS2可以设置成填充发光元件ED和其下方的第一绝缘层PAS1之间的空间。
连接电极CNE1和CNE2可以设置在第二绝缘层PAS2上。连接电极CNE1、CNE2可以与发光元件ED的一个端部以及电极RME1和RME2中的至少一个电接触。
连接电极CNE可以具有在第一方向DR1上延伸的形状，并且可以设置成在第二方向DR2上彼此间隔开。连接电极CNE可以在第一区域AA1中的第二绝缘层PAS2上在第二方向DR2上彼此间隔开，并且可以设置成跨过第一区域AA1和第二区域AA2。在实施方式中，每个连接电极CNE在第一方向DR1上延伸的长度可以小于第一区域AA1在第一方向DR1上的长度，但是每个连接电极CNE在第二方向DR2上测量的宽度可以大于第一区域AA1在第二方向DR2上测量的宽度的一半。因此，连接电极CNE可以各自设置成跨过第一区域AA1和第二区域AA2，并且可以在沿着第二方向DR2的两侧上设置在第一区域AA1的内侧壁上。连接电极CNE中的每个可以在每个子像素SPXn中形成岛状图案。
第一连接电极CNE1在第一电极RME1上可以设置成与发光元件ED和第一电极RME1电接触，并且第二连接电极CNE2在第二电极RME2上可以设置成与发光元件ED和第二电极RME2电接触。第一连接电极CNE1可以通过在第二区域AA2中与第一电极RME1重叠的部分中形成的接触部分与第一电极RME1电接触，并且第二连接电极CNE2可以通过在第二区域AA2中与第二电极RME2重叠的部分中形成的接触部分与第二电极RME2电接触。
在附图中，示出了一个第一连接电极CNE1和一个第二连接电极CNE2布置或设置在一个子像素SPXn中，但是本公开不限于此。连接电极CNE1和CNE2的数量和形状可以根据设置在每个子像素SPXn中的电极RME1和RME2的数量而变化。
连接电极CNE1和CNE2可以包括导电材料。例如，在本公开的精神和范围内，它们可以包括ITO、IZO、ITZO、铝(Al)等。例如，连接电极CNE1和CNE2可以包括透明导电材料，并且从发光元件ED发射的光可以贯穿连接电极CNE1和CNE2。
尽管附图中未示出，但是绝缘层还可以设置在连接电极CNE1和CNE2以及第二绝缘层PAS2上，以覆盖它们或与它们重叠。绝缘层可以设置成遍及整个第一衬底SUB，以保护设置在第一衬底SUB上的构件免受外部环境的影响。
上述第一绝缘层PAS1和第二绝缘层PAS2中的每个可以包括无机绝缘材料或有机绝缘材料。然而，本公开不限于此。
显示设备10可以包括设置有发光元件ED的第一区域AA1和作为围绕第一区域AA1的区域的第二区域AA2，在第二区域AA2中设置有构成堤结构的层以及构成电路元件层的第一导电层和第二导电层。在显示设备10中的像素PX的光发射中，发射光的发光元件ED和驱动发光元件ED的电路元件层可以被划分和设置到不同的区域中。显示设备10可以包括设置在第一区域AA1和第二区域AA2中的光吸收层BM，以防止外部光和内部光由电路元件层反射。
如图4中所示，光吸收层BM设置在第一区域AA1和第二区域AA2两者中，并且设置在第一导电层和第二导电层上方以及发光元件ED下方。从发光元件ED发射的光可以通过设置在堤结构的内侧壁上的电极RME反射，以在第一衬底SUB的向上方向上发射。在从发光元件ED发射的内部光之中，朝向电极RME定向的光可以从电极RME反射并顺利地发射。
同时，如图5中所示，在从发光元件ED发射的内部光之中，朝向未设置有电极RME的区域(例如，电极RME在第一区域AA1在第一方向DR1上的两侧上间隔开的部分)定向的光可以朝向设置在第一区域AA1的内侧壁上的光吸收层BM定向。光吸收层BM可以由吸收可见波长带的光的材料制成，并且可以吸收从发光元件ED发射的内部光之中未向电极RME定向的光。因此，可以防止内部光从第一导电层和第二导电层反射并发射到外部。类似地，由于从显示设备10的外部入射的外部光也入射在与第二区域AA2重叠的光吸收层BM上以被吸收到其中，因此它可以不从第一导电层和第二导电层反射。根据实施方式的显示设备10可以包括光吸收层BM，光吸收层BM能够允许从发光元件ED发射的光的一部分顺利地向上发射，同时防止从发光元件ED发射的光的其它部分以及外部光从导电层反射。因此，显示设备10可以通过防止内部光和外部光的反射来提高可见度。
图6是根据实施方式的发光元件的示意图。
发光元件ED可以是发光二极管。例如，发光元件ED可以是具有微米或纳米尺寸并且由无机材料制成的无机发光二极管。在电场形成在彼此相对的两个电极RME之间的方向上的情况下，具有极性的无机发光二极管可以在两个电极RME之间对准。每个发光元件ED可以通过在电极RME之间产生的电场在两个电极RME之间对准。
根据实施方式的发光元件ED可以具有在一个方向上伸长的形状。在本公开的精神和范围内，发光元件ED可以具有大体为圆柱体、杆、线、管等的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有诸如大体规则的立方体、大体矩形平行六面体和大体六边形棱柱体的大体多边形棱柱体形状，或者可以具有诸如在一个方向上伸长并且具有部分倾斜的外表面的形状的各种形状。稍后将描述的包括在发光元件ED中的半导体可以具有其中它们沿着一个方向依次设置或彼此叠置的结构。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)的杂质的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射波长带的光。
参考图6，发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘层38。
第一半导体层31可以是n型半导体。在发光元件ED发射蓝色波长带的光的情况下，第一半导体层31可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，它可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。第一半导体层31可以掺杂有n型掺杂剂，并且在本公开的精神和范围内，n型掺杂剂可以是Si、Ge、Sn、Se等。例如，第一半导体层31可以是掺杂有n型Si的n-GaN。第一半导体层31的长度可以具有约1.5μm至约5μm的范围，但是不限于此。发光元件ED的第二端部可以是相对于发光层36设置有第一半导体层31的部分。
第二半导体层32设置在稍后将描述的发光层36上。第二半导体层32可以是p型半导体。在发光元件ED发射蓝色或绿色波长带的光的情况下，第二半导体层32可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，它可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。第二半导体层32可以掺杂有p型掺杂剂，并且在本公开的精神和范围内，p型掺杂剂可以是Mg、Zn、Ca、Ba等。例如，第二半导体层32可以是掺杂有p型Mg的p-GaN。第二半导体层32的长度可以具有约0.05μm至约0.10μm的范围，但是不限于此。发光元件ED的第一端部可以是相对于发光层36设置有第二半导体层32的部分。
尽管附图中示出了第一半导体层31和第二半导体层32可以形成为一个层，但是本公开不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32还可以包括诸如覆层或拉伸应变势垒减小(TSBR)层的许多层。
发光层36设置在第一半导体层31和第二半导体层32之间。发光层36可以包括具有单量子阱或多量子阱结构的材料。在发光层36可以包括具有多量子阱结构的材料的情况下，量子层和阱层可以彼此交替叠置。发光层36可以通过电子空穴对根据通过第一半导体层31和第二半导体层32施加的电信号的复合来发射光。在发光层36发射蓝色波长带的光的情况下，可以包括诸如AlGaN或AlGaInN的材料。在发光层36具有量子层和阱层在多量子阱结构中可以彼此交替叠置的结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。例如，如上所述，发光层36可以包括AlGaInN作为量子层以及AlInN作为阱层，并且发光层36可以发射具有在约450nm至约495nm的范围内的中心波长带的蓝色光。
然而，本公开不限于此，并且发光层36可以具有包括大带隙能量的半导体材料和包括小带隙能量的半导体材料可以彼此交替叠置的结构，并且可以根据发射光的波长带而包括其它III至V族半导体材料。由发光层36发射的光不限于蓝色波长带的光，而是在一些情况下，发光层36也可以发射红色或绿色波长带的光。发光层36的长度可以具有约0.05μm至约0.10μm的范围，但是不限于此。
从发光层36发射的光可以在纵向方向上发射到发光元件ED的两个侧表面以及外表面。从发光层36发射的光的方向性不限于一个方向。
电极层37可以是欧姆连接电极。然而，本公开不限于此，并且电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。尽管图6示出了发光元件ED可以包括一个电极层37，但是本公开不限于此。在一些情况下，发光元件ED可以包括更多数量的电极层37，或者可以省略电极层37。即使电极层37的数量不同或者还可以包括其它结构，也可以同等地应用发光元件ED的以下描述。
在根据实施方式的显示设备10中，在发光元件ED电连接到电极RME或连接电极CNE的情况下，电极层37可以减小发光元件ED与电极RME或连接电极CNE之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。此外，电极层37可以包括n型或p型掺杂的半导体材料。然而，本公开不限于此。
绝缘层38布置或设置成围绕上述第一半导体层31、第二半导体层32和电极层37的外表面。例如，绝缘层38可以布置或设置成至少围绕发光层36的外表面，并且发光元件ED可以在一个方向上伸长。绝缘层38可以用于保护构件。绝缘层38可以形成为围绕构件的侧表面，以暴露发光元件ED在纵向方向上的两个端部。
尽管附图中示出了绝缘层38在发光元件ED的纵向方向上延伸以覆盖从第一半导体层31到电极层37的侧表面的区域或与从第一半导体层31到电极层37的侧表面的区域重叠，但是本公开不限于此。绝缘层38可以仅覆盖发光层36和一些半导体层的外表面或与发光层36和一些半导体层的外表面重叠，或者可以仅覆盖电极层37的外表面的一部分或与电极层37的外表面的一部分重叠以部分地暴露每个电极层37的外表面。此外，在示意性截面图中，绝缘层38可以具有大体可以在与发光元件ED的至少一个端部相邻的区域中是圆形的顶表面。
绝缘层38的厚度可以具有约10nm至约1.0μm的范围，但是不限于此。例如，绝缘层38的厚度可以是约40nm。
绝缘层38可以包括具有绝缘性质的材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)和氧化铝(AlOx)。尽管附图中示出了绝缘层38形成为单个层，但是本公开不限于此。在实施方式中，绝缘层38可以形成为层可以彼此叠置的多层结构。因此，可以防止在发光层36与电极RME电接触或直接接触的情况下可能发生的电短路，电信号通过所述电极RME传输到发光元件ED。由于绝缘层38可以覆盖发光层36以保护发光元件ED的外表面，因此可以防止光发射效率的劣化。
此外，绝缘层38可以具有经表面处理的外表面。发光元件ED可以以将其中分散有发光元件ED的油墨喷洒在电极RME上的方式排列。这里，绝缘层38的表面可以以疏水或亲水方式处理，以将发光元件ED保持在分散状态，而不与油墨中相邻的其它发光元件ED聚集。例如，绝缘层38可以用诸如硬脂酸和2，3-萘二甲酸的材料在其外表面上进行表面处理。
发光元件ED可以具有约1μm至约10μm范围内或约2μm至约6μm范围内、以及例如约3μm至约5μm范围内的长度。此外，发光元件ED的直径可以具有约30nm至约700nm的范围，并且发光元件ED的纵横比可以在约1.2至约100的范围内。然而，本公开不限于此，并且根据发光层36的组成的差异，包括在显示设备10中的发光元件ED可以具有不同的直径。发光元件ED的直径可以为约500nm。
在下文中，将参考其它附图描述根据实施方式的显示设备10的制造工艺。
图7至图17是依次示出根据实施方式的显示设备的制造工艺的示意性截面图。在参考图7至图17描述的显示设备10的制造工艺中，将详细描述形成层的顺序和方法，并且由于层的结构和布置与以上描述相同，因此在描述中将省略层的结构和布置。在以下附图中，基于第一子像素SPX1中的第一区域AA1和与第一区域AA1相邻的第二区域AA2的截面，依次示出了显示设备10的制造工艺。
首先，参考图7，准备第一衬底SUB，并且在第一衬底SUB上依次形成下部金属层CAS、缓冲层BL和第一有源层ACT1。下部金属层CAS和第一有源层ACT1可以通过形成包括构成每个层的材料的层并图案化所述层以具有形状的工艺来形成。缓冲层BL可以通过在第一衬底SUB上沉积构成每个层的材料的工艺来形成。第一衬底SUB可以包括第一区域AA1和除了第一区域AA1之外的第二区域AA2，并且下部金属层CAS、缓冲层BL和第一有源层ACT1可以仅设置在第二区域AA2中。缓冲层BL可以完全设置在第一衬底SUB上，同时在第一区域AA1中开口。
参考图8和图9，在第一有源层ACT1上依次形成第一栅极绝缘层GI、第一导电层和第一层间绝缘层IL1。第一导电层可以包括设置成与有源层ACT1重叠的第一栅电极G1。第一导电层可以通过形成包括构成每个层的材料的层并图案化所述层以具有形状的工艺来形成。第一栅极绝缘层GI和第一层间绝缘层IL1可以通过在第一衬底SUB上沉积构成每个层的材料的工艺来形成。第一栅极绝缘层GI、第一导电层和第一层间绝缘层IL1也可以仅设置在第二区域AA2中，并且第一栅极绝缘层GI和第一层间绝缘层IL1可以设置成完全跨过第一衬底SUB，同时在第一区域AA1中开口。
参考图10和图11，在第一层间绝缘层IL1上形成第二导电层和第二层间绝缘层IL2。形成第二导电层和第二层间绝缘层IL2的方法与以上描述相同。第二导电层和第二层间绝缘层IL2也可以仅设置在第二区域AA2中，并且第二层间绝缘层IL2可以在第一区域AA1中开口。
在形成第二导电层之前，可以执行形成贯穿第一栅极绝缘层GI和第一层间绝缘层IL1的接触孔的工艺。在形成接触孔的工艺中，暴露第一有源层ACT1的一部分，并且第一源电极S1和第一漏电极D1可以设置在接触孔中以与第一有源层ACT1电接触。
参考图12，可以在第一衬底SUB上形成或设置光吸收层BM。无论第一区域AA1和第二区域AA2如何，光吸收层BM可以形成或设置成完全跨过第一衬底SUB，并且可以在上述层开口的第一区域AA1中设置在第一衬底SUB上或直接设置在第一衬底SUB上。光吸收层BM在第二区域AA2中可以设置在第二层间绝缘层IL2上或直接设置在第二层间绝缘层IL2上，并且也可以设置在第一区域AA1的内侧壁上。
参考图13和图14，形成贯穿光吸收层BM和第二层间绝缘层IL2的接触孔CT1、CT2和CT3，并且在光吸收层BM上形成第三导电层，并且在第三导电层上形成第一绝缘层PAS1。在第三导电层中，第一电压线VL1可以设置在第二区域AA2中，并且可以形成为通过第三接触孔CT3电连接或直接连接到第一漏电极D1。第一电极RME1和第二电极RME2可以设置成跨过第一区域AA1和第二区域AA2，并且可以形成为分别通过第一接触孔CT1和第二接触孔CT2电连接或直接连接到第一源电极S1和第二电压线VL2。
参考图15，发光元件ED在第一区域AA1中设置在第一绝缘层PAS1上。在实施方式中，发光元件ED可以制备成在油墨中处于分散状态，并且可以通过喷墨印刷工艺喷洒到每个子像素SPXn的第一区域AA1中。由缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2形成的堤结构可以防止油墨溢出到其它相邻子像素SPXn的第一区域AA1。在油墨喷洒到第一区域AA1中的情况下，对准信号施加到电极RME1和RME2中的每个以在第一区域AA1中产生电场。分散在油墨中的发光元件ED的位置和定向方向通过电场改变，使得发光元件ED的两个端部可以设置在不同的电极RME1和RME2上。
参考图16，在发光元件ED上形成第二绝缘层PAS2。第二绝缘层PAS2可以通过构成第二绝缘层PAS2的材料完全形成在第一绝缘层PAS1上并且被部分地去除的图案化工艺来形成。构成第二绝缘层PAS2的材料首先形成为固定发光元件ED，并且被图案化使得发光元件ED的两个端部暴露以形成第二绝缘层PAS2。
参考图17，形成贯穿第一绝缘层PAS1的接触部分，以暴露第一电极RME1和第二电极RME2的顶表面的部分。该工艺可以在形成第二绝缘层PAS2之后执行，但是不限于此。在实施方式中，可以在形成第一绝缘层PAS2的工艺之前(例如，在布置发光元件ED的工艺之前)形成贯穿第一绝缘层PAS1的接触部分。
最后，尽管附图中未示出，但是可以在第二绝缘层PAS2上形成连接电极CNE，以制造显示设备10。根据实施方式的显示设备10可以根据以上工艺顺序来制造。通过在布置发光元件ED之前将光吸收层BM完全形成在第一衬底SUB上，显示设备10可以减少由于外部光和内部光而引起的反射。
图18是根据实施方式的显示设备的示意性截面图。
参考图18，在根据实施方式的显示设备10_1中，第二层间绝缘层IL2可以与光吸收层BM_1一体，并且光吸收层BM_1可以设置在第二导电层和第一层间绝缘层IL1上或者直接设置在第二导电层和第一层间绝缘层IL1上。由于光吸收层BM_1可以包括用作黑矩阵材料的有机光阻挡材料，因此光吸收层BM_1可以用作使导电层绝缘的层。因此，第二层间绝缘层IL2可以与光吸收层BM_1一体，并且光吸收层BM_1可以设置在第一层间绝缘层IL1和第二导电层上或者直接设置在第一层间绝缘层IL1和第二导电层上。
接触孔CT1、CT2和CT3可以贯穿光吸收层BM_1以打开第二导电层的一部分。第一电极RME1可以通过贯穿光吸收层BM_1的第一接触孔CT1电连接或直接连接到第一源电极S1，并且第二电极RME2可以通过贯穿光吸收层BM_1的第二接触孔CT2电连接或直接连接到第二电压线VL2。第一电压线VL1可以通过贯穿光吸收层BM_1的第三接触孔CT3电连接或直接连接到第一漏电极D1。在实施方式中，由于第二层间绝缘层IL2可以与光吸收层BM_1一体，因此具有缩短制造工艺的优点。
在结束详细描述时，本领域中的技术人员应理解，在大体不脱离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，所公开的实施方式仅在一般性和描述性的意义上使用，而非出于限制的目的。

Claims (20)

1.显示设备，包括：
衬底，包括第一区域和第二区域；
缓冲层，设置在所述衬底上，并且包括所述第一区域中的开口；
栅极绝缘层，设置在所述缓冲层上，并且包括所述第一区域中的开口；
第一导电层，在所述第二区域中设置在所述栅极绝缘层上；
第一层间绝缘层，设置在所述第一导电层上，并且包括所述第一区域中的开口；
第二导电层，在所述第二区域中设置在所述第一层间绝缘层上；
光吸收层，在所述第一区域和所述第二区域中设置在所述第二导电层上；
第三导电层，设置在所述光吸收层上，并且包括：
第一电极和第二电极，所述第一电极和所述第二电极在所述第一区域中彼此间隔开；以及
第一电压线，设置在所述光吸收层上，并且设置在所述第二区域中；
第一绝缘层，设置在所述第一区域和所述第二区域中，并且与所述第三导电层重叠；以及
发光元件，在所述第一区域中设置在所述第一绝缘层上。
2.根据权利要求1所述的显示设备，其中，所述光吸收层包括黑矩阵材料。
3.根据权利要求1所述的显示设备，其中，所述光吸收层在所述第一区域中与所述衬底直接接触。
4.根据权利要求3所述的显示设备，其中，所述光吸收层的设置在所述第一区域中的部分的从所述衬底测量的高度小于所述光吸收层的设置在所述第二区域中的部分的从所述衬底测量的高度。
5.根据权利要求3所述的显示设备，其中，所述发光元件在厚度方向上与所述光吸收层重叠。
6.根据权利要求1所述的显示设备，其中，所述光吸收层设置在所述第一区域的内侧壁上，并且与所述缓冲层、所述栅极绝缘层和所述第一层间绝缘层直接接触，所述缓冲层、所述栅极绝缘层和所述第一层间绝缘层在所述第一区域中开口。
7.根据权利要求6所述的显示设备，其中，所述第一电极和所述第二电极中的每个设置在所述衬底的所述第一区域的所述内侧壁上的所述光吸收层上，并且与所述衬底的所述第一区域的所述内侧壁上的所述光吸收层直接接触。
8.根据权利要求7所述的显示设备，其中，所述发光元件的顶表面的从所述衬底测量的高度低于所述第一电极和所述第二电极在所述衬底的所述第二区域中的部分的从所述衬底测量的高度。
9.根据权利要求1所述的显示设备，还包括：
第二层间绝缘层，设置在所述光吸收层和所述第一层间绝缘层之间，
其中，所述光吸收层设置在所述第二层间绝缘层上，并且与所述第二层间绝缘层直接接触。
10.根据权利要求9所述的显示设备，其中，
所述第一电极通过贯穿所述光吸收层和所述第二层间绝缘层的第一接触孔直接连接到所述第二导电层的源电极，以及
所述第二电极通过贯穿所述光吸收层和所述第二层间绝缘层的第二接触孔直接连接到所述第二导电层的第二电压线。
11.根据权利要求10所述的显示设备，其中，所述第一接触孔和所述第二接触孔设置在所述衬底的所述第二区域中。
12.根据权利要求1所述的显示设备，其中，所述光吸收层设置在所述第二导电层和所述第一层间绝缘层上，并且与所述第二导电层和所述第一层间绝缘层直接接触。
13.根据权利要求12所述的显示设备，其中，
所述第一电极通过贯穿所述光吸收层的第一接触孔直接连接到所述第二导电层的源电极，以及
所述第二电极通过贯穿所述光吸收层的第二接触孔直接连接到所述第二导电层的第二电压线。
14.根据权利要求1所述的显示设备，还包括：
第二绝缘层，设置在所述发光元件上，并且暴露所述发光元件的端部。
15.根据权利要求14所述的显示设备，还包括：
第一连接电极，设置在所述第一电极上，并且与所述发光元件和所述第一电极电接触；以及
第二连接电极，设置在所述第二电极上，并且与所述发光元件和所述第二电极电接触，
其中，所述第一连接电极和所述第二连接电极各自设置在所述第一区域和所述第二区域中。
16.显示设备，包括：
衬底，包括第一区域和围绕所述第一区域的第二区域；
光吸收层，设置在所述衬底上，并且设置在所述第一区域和所述第二区域中；
第一电极和第二电极，所述第一电极和所述第二电极在所述光吸收层上在第一方向上延伸，包括与所述第一区域相交的部分，并且在所述第一区域中在第二方向上彼此间隔开；
第一绝缘层，设置在所述第一电极和所述第二电极上；以及
发光元件，在所述第一区域中设置在所述第一绝缘层上，并且具有设置在所述第一电极和所述第二电极上的端部。
17.根据权利要求16所述的显示设备，还包括：
导电层，设置在所述第二区域中，并且与所述光吸收层重叠。
18.根据权利要求17所述的显示设备，还包括：
层间绝缘层，设置在所述第二区域中，并且与所述导电层重叠，
其中，所述层间绝缘层与所述发光元件不重叠。
19.根据权利要求18所述的显示设备，还包括：
接触孔，设置在所述第二区域中，并且贯穿所述光吸收层和所述层间绝缘层，
其中，所述第一电极和所述第二电极中的每个通过所述接触孔中的一个直接连接到所述导电层。
20.根据权利要求16所述的显示设备，还包括：
第一连接电极，在所述第一方向上延伸，并且与所述第一电极和所述发光元件电接触；以及
第二连接电极，在所述第二方向上与所述第一连接电极间隔开，并且与所述第二电极和所述发光元件电接触，
其中，所述第一连接电极和所述第二连接电极分别设置成在所述第二方向上跨过所述第一区域和所述第二区域。
CN202210012258.8A 2021-01-14 2022-01-07 显示设备 Pending CN114765239A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210005304A KR20220103232A (ko) 2021-01-14 2021-01-14 표시 장치
KR10-2021-0005304 2021-01-14

Publications (1)

Publication Number Publication Date
CN114765239A true CN114765239A (zh) 2022-07-19

Family

ID=82323321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210012258.8A Pending CN114765239A (zh) 2021-01-14 2022-01-07 显示设备

Country Status (3)

Country Link
US (1) US20220223768A1 (zh)
KR (1) KR20220103232A (zh)
CN (1) CN114765239A (zh)

Also Published As

Publication number Publication date
US20220223768A1 (en) 2022-07-14
KR20220103232A (ko) 2022-07-22

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
US11670628B2 (en) Display device
US11916171B2 (en) Display device
KR20210022799A (ko) 표시 장치
EP3866195B1 (en) Display device
US20220393071A1 (en) Display device
US20220140000A1 (en) Display device
US20220052107A1 (en) Display device
US20230187584A1 (en) Display device
US20220406759A1 (en) Display device
CN114582910A (zh) 显示装置
KR20220019120A (ko) 표시 장치 및 그 제조 방법
KR20220031786A (ko) 표시 장치
US20220223768A1 (en) Display device
US20220262877A1 (en) Display device
US20220102585A1 (en) Display device
US20220131047A1 (en) Light emitting element and display device including the same
US20230282774A1 (en) Display device and method of fabricating the same
US11908849B2 (en) Display device
US11785809B2 (en) Display device
US20230124028A1 (en) Display device
US20230246139A1 (en) Display device and method for fabricating the same
US20230207543A1 (en) Display device
US20230207610A1 (en) Display device
US20240186456A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination