WO2020235803A1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
WO2020235803A1
WO2020235803A1 PCT/KR2020/004316 KR2020004316W WO2020235803A1 WO 2020235803 A1 WO2020235803 A1 WO 2020235803A1 KR 2020004316 W KR2020004316 W KR 2020004316W WO 2020235803 A1 WO2020235803 A1 WO 2020235803A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
insulating layer
disposed
sub
light emitting
Prior art date
Application number
PCT/KR2020/004316
Other languages
English (en)
French (fr)
Inventor
유제원
공태진
이희근
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190059328A external-priority patent/KR102702898B1/ko
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN202080032756.8A priority Critical patent/CN113785401A/zh
Priority to US17/609,882 priority patent/US20220216373A1/en
Priority to EP20810061.0A priority patent/EP3975256A4/en
Publication of WO2020235803A1 publication Critical patent/WO2020235803A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present invention relates to a display device and a method of manufacturing the same.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device that displays an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • the light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • an inorganic material as a fluorescent material Inorganic light emitting diodes.
  • An inorganic light emitting diode using an inorganic semiconductor as a fluorescent material has an advantage of having durability even in a high temperature environment, and having high efficiency of blue light compared to an organic light emitting diode.
  • a transfer method using a dielectrophoresis (DEP) method has been developed. Accordingly, research on inorganic light emitting diodes having superior durability and efficiency compared to organic light emitting diodes is ongoing.
  • the problem to be solved by the present invention is to provide a display device in which a structure positioned between adjacent pixels is omitted and the alignment of light emitting elements is improved.
  • an object to be solved by the present invention is to provide a method of manufacturing a display device in which light-emitting elements are selectively arranged in a predetermined area.
  • a display device for solving the above problem includes a substrate, a first electrode and a second electrode disposed spaced apart from each other on the substrate, and covering at least a portion of the first electrode and the second electrode on the substrate.
  • a first insulating layer disposed and at least one first light emitting device disposed between the first electrode and the second electrode on the first insulating layer, and the first insulating layer includes a material having hydrophilicity
  • the first portion may be positioned between the first electrode and the second electrode.
  • the first part may have a contact angle of 5° or less with water
  • the second part may have a contact angle of 100° or more with water.
  • the first insulating layer may include silicon oxycarbide, the first portion may have a higher concentration of oxygen atoms than the second portion, and the second portion may have a higher concentration of fluorine atoms than the first portion.
  • the first portion may be disposed such that the first electrode and the second electrode partially overlap one side portions facing each other.
  • the second portion may overlap with a side portion of the first electrode that does not face the second electrode and a side portion of the second electrode that does not face the first electrode.
  • a first area in which the first part is located and a second area in which the second part is located may be defined, and the second area may surround the first area.
  • a density of the first light emitting device disposed in the first area may be greater than that of the first light emitting device disposed in the second area.
  • a light-emitting area from which a light-emitting area is emitted from the first light-emitting device may be defined, and the light-emitting area may include the first area.
  • the first insulating layer is also disposed on the third electrode and the fourth electrode, the first part is the third electrode and It may be positioned between the fourth electrodes, and the second portion may be positioned between the third electrode and the second electrode.
  • a display device for solving the above problem includes a substrate, a first electrode disposed on the substrate, extending in a first direction, and extending in the first direction, and the first electrode and the first electrode.
  • a second electrode spaced apart from the first direction in a second direction, a first insulating layer disposed to cover at least a portion of the first electrode and the second electrode, and the first electrode between the first electrode and the second electrode.
  • the first electrode and a third electrode spaced apart in the second direction are further included, the first insulating layer is extended to be disposed on the third electrode, and the third electrode is disposed between the first electrode and the third electrode.
  • the density of the light emitting device disposed between the second electrode and the second electrode may be greater than the density of the light emitting device disposed between the second electrode and the third electrode.
  • the first part may have a contact angle of 5° or less with water
  • the second part may have a contact angle of 100° or more with water.
  • the first insulating layer may further include a sub insulating layer positioned below the first portion and the second portion.
  • At least one of the first portions may be spaced apart from each other in the first direction, and the second portion may be located in a region between the first portions.
  • a method of manufacturing a display device includes a substrate, a first electrode and a second electrode disposed spaced apart from each other on the substrate, and a first electrode covering the first electrode and the second electrode.
  • the forming of the first part and the second part may include forming the first part by irradiating a first plasma on the first insulating layer, and forming the first part and the first electrode and the second part on the first part. It may include the step of forming the second portion by irradiating a second plasma to the region between the electrodes.
  • the first insulating layer may include silicon oxycarbide
  • the first plasma may be a fluorine (F)-based plasma
  • the second plasma may be an oxygen (O)-based plasma.
  • the first insulating layer may further include a sub insulating layer positioned below the first portion and the second portion.
  • the display device includes a first insulating layer including a hydrophilic region and a hydrophobic region, and the light emitting device may be selectively disposed in the hydrophilic region.
  • the number of light-emitting elements remaining in an area other than the area in which the light-emitting elements are disposed can be minimized, and even if a separate structure is omitted between adjacent pixels, the light-emitting elements can be aligned in a specific position. Accordingly, even if the size of the pixel is reduced, the display device can separate the light emitting elements from other pixels and arrange the light emitting elements.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is a schematic plan view of one pixel of a display device according to an exemplary embodiment.
  • FIG. 3 is a schematic cross-sectional view of a cross section taken along line X1-X1' of FIG. 2.
  • FIG. 4 is an enlarged view of a portion Q of FIG. 3.
  • FIG. 5 is a schematic diagram illustrating that ink is sprayed onto a first insulating layer according to an exemplary embodiment.
  • FIG. 6 is a cross-sectional view schematically showing another cross section along line X2-X2' of FIG. 2.
  • FIG. 7 is a schematic cross-sectional view illustrating a partial cross-section of a display device according to an exemplary embodiment.
  • FIG. 8 is a cross-sectional view taken along lines Xa-Xa', Xb-Xb', and Xc-Xc' of FIG. 2.
  • FIG. 9 is a schematic diagram of a light emitting device according to an embodiment.
  • FIG. 10 is a flowchart illustrating a method of manufacturing a display device according to an exemplary embodiment.
  • 11 to 18 are schematic diagrams illustrating a manufacturing process of a display device according to an exemplary embodiment.
  • 19 and 20 are plan views illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 21 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 22 is a schematic cross-sectional view of a sub-pixel of the display device of FIG. 21.
  • FIG. 23 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • FIG. 24 is a schematic cross-sectional view of one sub-pixel of the display device of FIG. 23.
  • 25 is a plan view illustrating three sub-pixels of the display device of FIG. 23.
  • 26 to 28 are schematic cross-sectional views illustrating a part of a manufacturing process of the display device of FIG. 25.
  • 29 is a schematic diagram of a light emitting device according to another embodiment.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • the display device 10 displays a moving image or a still image.
  • the display device 10 may refer to all electronic devices that provide a display screen. For example, televisions, notebooks, monitors, billboards, Internet of Things, mobile phones, smart phones, tablet PCs (Personal Computers), electronic watches, smart watches, watch phones, head mounted displays, mobile communication terminals, which provide display screens, An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation device, a game machine, a digital camera, a camcorder, and the like may be included in the display device 10.
  • PMP portable multimedia player
  • the display device 10 includes a display panel that provides a display screen.
  • Examples of the display panel include an LED display panel, an organic light emitting display panel, a quantum dot emission display panel, a plasma display panel, and a field emission display panel.
  • a display panel a case in which an LED display panel is applied is exemplified, but is not limited thereto, and if the same technical idea is applicable, it may be applied to other display panels.
  • the shape of the display device 10 may be variously modified.
  • the display device 10 may have a shape such as a long horizontal rectangle, a long vertical rectangle, a square, a square with a round corner (vertex), other polygons, and circles.
  • the shape of the display area DA of the display device 10 may also be similar to the overall shape of the display device 10. In FIG. 1, a display device 10 and a display area DA having an elongated rectangular shape are illustrated.
  • the display device 10 may include a display area DA and a non-display area NDA.
  • the display area DA is an area in which a screen can be displayed
  • the non-display area NDA is an area in which the screen is not displayed.
  • the display area DA may be referred to as an active area
  • the non-display area NDA may be referred to as an inactive area.
  • the display area DA may generally occupy the center of the display device 10.
  • the display area DA may include a plurality of pixels PX.
  • the plurality of pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a rectangular or square shape in plan, but is not limited thereto, and each side may be a rhombus shape inclined with respect to the first direction DR1.
  • Each of the pixels PX may include one or more light-emitting elements 300 that emit light of a specific wavelength band to display a specific color.
  • FIG. 2 is a schematic plan view of one pixel of a display device according to an exemplary embodiment.
  • each of the plurality of pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • the first sub-pixel PX1 emits light of a first color
  • the second sub-pixel PX2 emits light of a second color
  • the third sub-pixel PX3 emits light of a third color.
  • the first color may be red
  • the second color may be green
  • the third color may be blue, but the present invention is not limited thereto
  • each sub-pixel PXn may emit light of the same color.
  • the pixel PX includes three sub-pixels PXn, but is not limited thereto, and the pixel PX may include a larger number of sub-pixels PXn.
  • first, second, etc. are used to refer to each component, but this is used to simply distinguish the components, and does not necessarily mean the corresponding component. That is, the configuration defined as first, second, etc. is not necessarily limited to a specific structure or location, and other numbers may be assigned depending on the case. Accordingly, the numbers assigned to each component may be described through the drawings and the following description, and it is a matter of course that the first component mentioned below may be a second component within the technical idea of the present invention.
  • Each of the sub-pixels PXn of the display device 10 may include an area defined as a light emitting area EMA.
  • the first sub-pixel PX1 is the first emission area EMA1
  • the second sub-pixel PX2 is the second emission area EMA2
  • the third sub-pixel PX3 is the third emission area EMA2.
  • the light-emitting area EMA may be defined as an area in which the light-emitting element 300 included in the display device 10 is disposed to emit light of a specific wavelength band.
  • the light emitting device 300 includes an active layer 330 (shown in FIG. 9 ), and the active layer 330 may emit light of a specific wavelength band without direction.
  • each sub-pixel PXn includes an area in which the light-emitting element 300 is disposed, and is a region adjacent to the light-emitting element 300 and includes a region in which light emitted from the light-emitting element 300 is emitted. can do. Further, the present invention is not limited thereto, and the light emitting area EMA may also include a region in which light emitted from the light emitting device 300 is reflected or refracted by another member to be emitted.
  • the plurality of light-emitting elements 300 may be disposed in each sub-pixel PXn, and may form a light-emitting area EMA including an area in which they are disposed and an area adjacent thereto.
  • each of the sub-pixels PXn of the display device 10 may include a non-emission area defined as an area other than the emission area EMA.
  • the non-emission area may be defined as a region in which the light emitting device 300 is not disposed and the light emitted from the light emitting device 300 does not reach and thus does not emit light.
  • Each sub-pixel PXn of the display device 10 may include a plurality of electrodes 210 and 220, a light emitting element 300, and at least one insulating layer 510, 520, 550 (shown in FIG. 8). .
  • the plurality of electrodes 210 and 220 may be electrically connected to the light emitting devices 300 and may receive a predetermined voltage so that the light emitting device 300 emits light of a specific wavelength range. In addition, at least a portion of each of the electrodes 210 and 220 may be utilized to form an electric field in the sub-pixel PXn to align the light emitting device 300.
  • the plurality of electrodes 210 and 220 may include a first electrode 210 and a second electrode 220.
  • the first electrode 210 may be a pixel electrode separated for each sub-pixel PXn
  • the second electrode 220 may be a common electrode connected in common along each sub-pixel PXn.
  • One of the first electrode 210 and the second electrode 220 may be an anode electrode of the light emitting device 300, and the other may be a cathode electrode of the light emitting device 300.
  • the present invention is not limited thereto, and vice versa.
  • the first electrode 210 and the second electrode 220 extend in the first direction DR1 and are disposed in the first direction DR1 in the electrode stem portions 210S and 220S and the electrode stem portions 210S and 220S, respectively. It may include at least one electrode branch portion 210B and 220B extending and branching in the second direction DR2, which is a direction crossing the.
  • the first electrode 210 extends in the first direction DR1 and is branched from the first electrode stem 210S and the first electrode stem 210S and extends in the second direction DR2. It may include a first electrode branch portion 210B.
  • Both ends of the first electrode stem 210S of an arbitrary pixel are spaced apart between the sub-pixels PXn and terminate, but the adjacent sub-pixels in the same row (e.g., adjacent in the first direction DR1)
  • the first electrode stem part 210S may be substantially on the same straight line. Since both ends of the first electrode stem portions 210S disposed in each sub-pixel PXn are spaced apart from each other, different electrical signals may be applied to each of the first electrode branch portions 210B, and the first electrode branch portions ( 210B) can each be driven separately.
  • the first electrode branch portion 210B is branched from at least a portion of the first electrode stem portion 210S and is disposed to extend in the second direction DR2, and the second electrode branch portion 210B is disposed to face the first electrode stem portion 210S. It may be terminated in a state spaced apart from the electrode stem part 220S.
  • the second electrode 220 extends in the first direction DR1 and is spaced apart from the first electrode stem portion 210S and the second direction DR2 to face the second electrode stem portion 220S and the second electrode stem portion.
  • a second electrode branch portion 220B branched at 220S and extending in the second direction DR2 may be included.
  • the second electrode stem portion 220S may be connected to the second electrode stem portion 220S of another sub-pixel PXn whose other end portion is adjacent in the first direction DR1. That is, unlike the first electrode stem portion 210S, the second electrode stem portion 220S extends in the first direction DR1 and may be disposed to cross each sub-pixel PXn.
  • the second electrode stem 220S crossing each sub-pixel PXn is formed at the outer portion of the display area DA where each pixel PX or the sub-pixels PXn is disposed, or in the non-display area NDA. It can be connected to a portion extending in the direction.
  • the second electrode branch portion 220B may be spaced apart from and faced with the first electrode branch portion 210B, and may be terminated while being spaced apart from the first electrode stem portion 210S.
  • the second electrode branch portion 220B may be connected to the second electrode stem portion 220S, and an end portion in an extended direction may be disposed in the sub-pixel PXn in a state spaced apart from the first electrode stem portion 210S. .
  • first electrode branch portions 210B are disposed in each sub-pixel PXn, and one second electrode branch portion 220B is disposed therebetween, but is not limited thereto.
  • first electrode 210 and the second electrode 220 do not necessarily have only a shape extending in one direction, and may be disposed in various structures.
  • the first electrode 210 and the second electrode 220 may have a partially curved or bent shape, and one electrode may be disposed to surround the other electrode.
  • the first electrode 210 and the second electrode 220 are at least partially spaced apart from each other to face each other, so that if a space in which the light emitting element 300 is disposed is formed therebetween, the structure or shape in which they are disposed is not particularly limited. I can.
  • first electrode 210 and the second electrode 220 may each pass through a contact hole, for example, a first electrode contact hole CNTD and a second electrode contact hole CNTS, respectively, through the circuit element layer of the display device 10.
  • PAL shown in FIG. 7
  • a first electrode contact hole CNTD is formed for each first electrode stem 210S of each sub-pixel PXn
  • a second electrode contact hole CNTS crosses each sub-pixel PXn. It is shown that only one is formed in the second electrode stem 220S.
  • the present invention is not limited thereto, and in some cases, the second electrode contact hole CNTS may also be formed for each sub-pixel PXn.
  • the plurality of light emitting devices 300 may be disposed between the first electrode 210 and the second electrode 220. As shown in the drawing, the light emitting devices 300 may be disposed between the first electrode branch portion 210B and the second electrode branch portion 220B. At least some of the plurality of light emitting devices 300 may have one end electrically connected to the first electrode 210 and the other end electrically connected to the second electrode 220. Both ends of the light-emitting device 300 may be disposed to be placed on the first electrode branch portion 210B and the second electrode branch portion 220B, respectively, but are not limited thereto. In some cases, the light emitting device 300 may be disposed between both ends so as not to overlap with the first electrode 210 and the second electrode 220.
  • the plurality of light emitting devices 300 are disposed to be spaced apart from each other between the electrodes 210 and 220 and may be aligned substantially parallel to each other.
  • the interval at which the light-emitting elements 300 are separated is not particularly limited.
  • a plurality of light-emitting devices 300 may be arranged adjacent to each other to form a group, and other plurality of light-emitting devices 300 may be grouped in a state spaced apart at a predetermined interval, and have non-uniform density but oriented in one direction. Can also be aligned.
  • the light-emitting element 300 has a shape extending in one direction, and the direction in which each electrode, for example, the first electrode branch 210B and the second electrode branch 220B, is extended and the light emitting device
  • the direction in which 300 extends may be substantially vertical.
  • the present invention is not limited thereto, and the light emitting device 300 may be disposed at an angle without being perpendicular to the direction in which the first electrode branch portion 210B and the second electrode branch portion 220B extend.
  • the display device 10 includes a first insulating layer 510 covering at least a portion of the first electrode 210 and the second electrode 220, and each sub-pixel PXn is One of the insulating layers 510 may include a first region IR1 and a second region IR2 including materials having different polarities.
  • the first insulating layer 510 may be disposed on each sub-pixel PXn of the display device 10.
  • the first insulating layer 510 may be disposed to substantially cover each sub-pixel PXn entirely, and may extend and be disposed in other adjacent sub-pixels PXn.
  • the first insulating layer 510 may be disposed to cover at least a portion of the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 includes a portion of the first electrode 210 and the second electrode 220, specifically, the first electrode branch 210B and the second electrode branch 220B. It can be arranged to expose some areas of the. A detailed description of this will be described later with reference to other drawings.
  • a region including a partially hydrophilic material and a region including a hydrophobic material may be formed in the first insulating layer 510.
  • the region including the material having hydrophilicity may be the first region IR1
  • the region including the material having hydrophobicity may be the second region IR2.
  • a first region IR1 and a second region IR2 may be formed in each sub-pixel PXn of the display device 10.
  • the first region IR1 may be located for each sub-pixel PXn.
  • the first region IR1 may overlap the first electrode 210 and the second electrode 220 disposed for each sub-pixel PXn.
  • the first region IR1 may be positioned to include the first electrode branch portion 210B, the second electrode branch portion 220B, and a region spaced apart from each other.
  • the plurality of first regions IR1 are formed for each sub-pixel PXn, so that the first regions IR1 disposed in the neighboring sub-pixels PXn are in one direction, for example, the first direction DR1 or the second It may be spaced apart in the direction DR2. That is, the first region IR1 may substantially form an island-like or linear pattern over the entire surface of the display device 10.
  • the second area IR2 is an area other than the first area IR1 and may be formed to surround the first area IR1.
  • the second region IR2 is formed to surround the first region IR1 and may be connected to and integrated for each sub-pixel PXn. In an embodiment, the second region IR2 may be located at the boundary of the neighboring sub-pixel PXn.
  • the second area IR2 is a boundary between the sub-pixels PXn neighboring in the first direction DR1, for example, the first sub-pixel PX1, the second sub-pixel PX2, and the third sub-pixel PX3. It may be formed to extend in the second direction DR2.
  • the second region IR2 is a sub-pixel adjacent to the first sub-pixel PX1, the second sub-pixel PX2, and the third sub-pixel PX3 in the second direction DR2, respectively. It may be formed to extend in the first direction DR1 at the boundary between the pixels PXn. That is, the second region IR2 may substantially form a grid pattern over the entire surface of the display device 10.
  • the display device 10 includes a first area IR1 and a second area IR2 that is an area other than the first area IR1 disposed for each sub-pixel PXn.
  • the light emitting devices 300 disposed for each pixel PXn may be disposed in the first region IR1.
  • the first region IR1 may be positioned between the first electrode 210 and the second electrode 220, for example, between the first electrode branch portion 210B and the second electrode branch portion 220B.
  • the light emitting device 300 may be aligned between the first electrode branch portion 210B and the second electrode branch portion 220B in the first region IR1.
  • the first area IR1 may be included in the light-emitting area EMA, which is an area in which the light-emitting devices 300 are disposed and light emitted from the light-emitting device 300 is emitted. That is, the emission area EMA of each sub-pixel PXn may have a larger area than the first area IR1.
  • the present invention is not limited thereto, and the emission area EMA and the first area IR1 may have substantially the same area.
  • the light emitting element 300 sprays ink (S, shown in FIG. 5) in which the light emitting element 300 is dispersed during the manufacturing process of the display device 10 on the electrodes 210 and 220, By applying an alignment signal to each of the electrodes 210 and 220, it may be disposed between the first electrode 210 and the second electrode 220.
  • the ink S in which the light-emitting element 300 is dispersed may be sprayed onto the first insulating layer 510 on the electrodes 210 and 220, and has fluidity on the first insulating layer 510 and into an adjacent region. You can move.
  • the display device 10 includes a first region IR1 and a second region IR2 including materials having different polarities among the first insulating layers 510, and the light emitting device 300
  • the dispersed ink S may be induced to be located in the first region IR1.
  • the ink S can form a relatively strong attractive force with the material located in the first region IR1 than the material located in the second region IR2 of the first insulating layer 510, and the first insulating layer 510
  • the ink S sprayed on) may be sprayed to be located in the first region IR1.
  • the ink S in which the light emitting element 300 is dispersed is a first region.
  • IR1 By being positioned on (IR1), most of the light emitting devices 300 may be aligned between the first electrode 210 and the second electrode 220.
  • each pixel PX or sub-pixel PXn of the display device 10 includes a first region IR1 and a second region IR2, the light emitting element 300 is formed in the manufacturing process of the display device 10. It is possible to induce the dispersed ink (S) to be located in a specific area, and to minimize the number of light emitting devices 300 located in other areas other than the area between the first electrode 210 and the second electrode 220. have. That is, the display device 10 according to an exemplary embodiment may minimize the number of light emitting elements 300 that are lost during the manufacturing process or remain defective without being connected to the electrodes 210 and 220 in each sub-pixel PXn. I can.
  • a separate structure is not disposed at the boundary between the adjacent sub-pixels PXn, and even if the structure is omitted, the light emitting element 300 is dispersed during the manufacturing process of the display device 10. It is possible to prevent (S) from flowing to the other sub-pixel PXn.
  • the ink S injected into each sub-pixel PXn is guided to be located in the first region IR1, and flows from the boundary between the first region IR1 and the second region IR2 to the second region IR2. Can be prevented.
  • a second region IR2 is formed at the boundary of each sub-pixel PXn, and the ink S sprayed on one sub-pixel PXn is prevented from moving beyond the boundary with the other neighboring sub-pixels PXn. Can be.
  • the first insulating layer 510 of the display device 10 includes first sub insulating layers 511 and 512 and second sub insulating layers 513, and the first sub insulating layer 511 , 512 may include a first portion 511 and a second portion 512.
  • the region in which the first portion 511 and the second portion 512 are disposed may form the first region IR1 and the second region IR2 described above.
  • the first region IR1 in which the light-emitting elements 300 are disposed is a region in which the first portion 511 including a hydrophilic material is located among the first insulating layer 510, and the second region IR2 contains a hydrophobic material. It may be an area in which the included second part 512 is located.
  • other drawings are further referenced.
  • FIG. 3 is a schematic cross-sectional view of a cross section taken along line X1-X1' of FIG. 2.
  • 4 is an enlarged view of a portion Q of FIG. 3.
  • 5 is a schematic diagram illustrating that ink is sprayed onto a first insulating layer according to an exemplary embodiment.
  • 6 is a cross-sectional view schematically showing another cross section along line X2-X2' of FIG. 2.
  • 3 to 6 schematically illustrate a cross section of one sub-pixel PXn, and the structure of the display device 10 according to an exemplary embodiment is not limited thereto.
  • 3 to 6 show only the first electrode 210, the second electrode 220, the first insulating layer 510, and the light emitting element 300 disposed in each sub-pixel PXn, and the display device ( 10) may further include a plurality of members other than these.
  • the display device 10 may include a circuit element layer PAL and an emission layer EML positioned on the circuit element layer PAL. A description of their specific structure will be described later.
  • the light emitting element 300 is disposed in the light emitting layer EML.
  • the emission layer EML may include a first electrode 210, a second electrode 220, a first insulating layer 510, and a light emitting device 300. Descriptions of the first electrode 210, the second electrode 220, and the light emitting device 300 are the same as described above.
  • the first insulating layer 510 is disposed to cover the first electrode 210 and the second electrode 220, and the light emitting element 300 is formed on the first insulating layer 510 and the first electrode 210 and the second electrode 210. It may be disposed between the electrodes 220. In the drawing, both ends of the light emitting device 300 are disposed at positions overlapping each of the first electrode 210 and the second electrode 220, but are not limited thereto.
  • the first insulating layer 510 is other than the second sub insulating layer 513 and the first part 511 and the first part 511 formed on some regions of the second sub insulating layer 513. It may include a second portion 512 formed on the area of.
  • the second sub insulating layer 513 may be disposed to cover the first electrode 210 and the second electrode 220 and may be disposed over the first region IR1 and the second region IR2.
  • the second sub insulating layer 513 may be disposed to directly contact the first electrode 210 and the second electrode 220, and may be disposed to extend to the adjacent sub-pixel PXn.
  • the first part 511 may be formed in a partial area on the second sub insulating layer 513.
  • the first part 511 may be formed on a part of the first electrode 210 and the second electrode 220 disposed in each sub-pixel PXn.
  • the first part 511 may be disposed only in each sub-pixel PXn. In the drawing, it is shown that the first portion 511 overlaps with a partial region of the first electrode 210 in cross-section, that is, half of the first electrode 210, and the second electrode 220 is formed to cover the entire cross-section. .
  • the first part 511 overlaps only with one side opposite to the second electrode 220, but in the case of the second electrode 220, the first portion 511 is opposite to the first electrode 210. It can be arranged to overlap with both sides.
  • the present invention is not limited thereto, and in some cases, the first portion 511 may be formed to completely overlap the first electrode 210 or may be formed to overlap a portion of the second electrode 220.
  • the region in which the first portion 511 is formed may form the first region IR1.
  • the plurality of light emitting devices 300 may be disposed on the first portion 511 in the first region IR1.
  • the second part 512 may be formed on the second sub insulating layer 513 in a region where the first part 511 is not formed.
  • the second part 512 may also be disposed at the boundary of the neighboring sub-pixel PXn, and the second part 512 disposed in one sub-pixel PXn extends to the neighboring sub-pixel PXn to mutually Can be connected.
  • a second sub insulating layer 513 and a second portion are formed in a region between the first electrode 210 of one sub-pixel PXn and the first electrode 210 of another sub-pixel PXn. Only 512 can be deployed.
  • the area in which the second part 512 is formed may form the second area IR2, and the light emitting devices 300 may be hardly disposed on the second part 512. That is, in an exemplary embodiment, the density of the light emitting device 300 disposed on the first region IR1 or the first portion 511 is, the density of the light emitting device 300 disposed on the second region IR2 or the second portion 512 It may be greater than the density of the light-emitting device 300.
  • the first portion 511 may include a hydrophilic material
  • the second portion 512 may include a hydrophobic material. That is, regions having different polarities may be formed on an upper surface of the first insulating layer 510.
  • the ink S in which the light emitting element 300 is dispersed is a specific region, such as hydrophilicity. It can be induced to be located only on the first portion 511 containing the material.
  • the ink S in which the light emitting element 300 is dispersed may be sprayed on the first electrode 210 and the second electrode 220.
  • the first portion 511 forming the first region IR1 may prevent the ink S from moving onto the second portion 512.
  • the ink S sprayed on each sub-pixel PXn can be sprayed into the first region IR1 to maintain an initial position, and ink sprayed on the second region IR2 instead of the first region IR1 ( S) may move into the first region IR1 by forming a strong attractive force with the first portion 511 including a material having hydrophilicity. Accordingly, among the light-emitting elements 300 dispersed in the ink S, the number of light-emitting elements 300 positioned between the first electrode 210 and the second electrode 220 may be increased.
  • the spreading prevention function of the first insulating layer 510 controls the difference in surface energy between the first part 511 and the second part 512 of the first insulating layer 510 and the ink S. It can be derived by doing.
  • the first portion 511 may include a material having hydrophilicity
  • the second portion 512 may include a material having hydrophobicity, and between the first portion 511 and the ink S The surface energy and the surface energy between the second portion 512 and the ink S may be different from each other.
  • the ink S sprayed on the first insulating layer 510 may have a shape to minimize surface energy.
  • the ink S may have a spherical or semi-elliptical shape to minimize surface energy.
  • the ink S when the ink S is positioned on the first portion 511, that is, in the first region IR1, the ink S is formed of the first portion 511 and the second portion 512. At the boundary, an interface between the first part 511 and the ink S and an interface between the ink S and air may be formed.
  • the ink S has surface energy formed at each of these interfaces, and may exhibit a behavior to minimize the surface energy value.
  • the ink S when the ink S is located on the first portion 511 forming the first region IR1, the ink S is forced to move in a random direction according to the movement of the fluid ( Can have F1).
  • This first force (F1) is caused by the movement of fluid contained in the ink (S), or by gravity acting on the ink (S), or a force applied to minimize the surface energy of the ink (S). May be.
  • the first force (F1) is in a direction in which the sum of the first surface energy ( ⁇ SL) between the ink (S) and the first portion 511 and the second surface energy ( ⁇ LV) between the ink (S) and the air is minimized. Can be applied.
  • the ink ( S) may move by receiving the first force F1 to widen the interface with the first part 511.
  • the ink S When the ink S is located between the first area IR1 and the second area IR2 and moves to the second area IR2 by the first force F1, the ink S is a second area. A new interface with 512 can be formed. However, when the third surface energy ( ⁇ SL') formed at the interface between the ink (S) and the second part (512) has a large value, the total surface energy of the surface of the ink (S) has a larger value. Can be. To prevent this, the ink S receives a force applied in a direction that minimizes the interface with the second portion 512, that is, a second force F2.
  • the ink S in which the light emitting element 300 is dispersed may be induced to be located within a certain area, for example, in the first area IR1. . That is, it is possible to prevent the ink S sprayed on each sub-pixel PXn from spreading to a region other than the first region IR1.
  • the light-emitting elements 300 dispersed in the ink S are guided to be located only in the first area IR1, and the light-emitting elements 300 disposed between the electrodes 210 and 220 in the first area IR1 You can increase the number of
  • the second region IR2 is formed between different sub-pixels PXn, so that even if members that separate them are not disposed, the ink S spreads to the neighboring sub-pixels PXn. Can be prevented.
  • the display device 10 forms the second region IR2 between the neighboring sub-pixels PXn, so that a different type of each sub-pixel PXn is not provided even if a separate member is not disposed.
  • Light-emitting elements 300 may be disposed.
  • the first portion 511 may include a hydrophilic material
  • the second portion 512 may include a hydrophobic material.
  • the second force F2 applied to the ink S at the boundary between the first portion 511 and the second portion 512 is It may have a value greater than the first force F1, and accordingly, the ink S may be prevented from spreading within the sub-pixel PXn.
  • the polarity of the material included in the first portion 511 and the second portion 512 is not limited thereto. In the manufacturing process of the display device 10, the polarities of the materials included in the first portion 511 and the second portion 512 may be opposite depending on the polarity of the ink S in which the light emitting element 300 is dispersed. .
  • the first portion 511 may include a material having a contact angle of 30° or less, or 5° or less, and the second portion 512 is A material having a contact angle of 80° or more, or 150° or more may be included.
  • the ink S in which the light-emitting element 300 is dispersed is hydrophilic such as water
  • the first part 511 also contains a hydrophilic material
  • the second part 512 contains a hydrophobic material, so that the ink S It is possible to prevent spreading to areas other than the first area IR1.
  • the present invention is not limited thereto, and as described above, the polarities of the materials included in the first portion 511 and the second portion 512 may be opposite.
  • the light emitting device 300 may not be disposed only in the first region IR1 in each sub-pixel PXn. In some cases, some of the light emitting devices 300 may be located in the second region IR2. In the display device 10 according to an exemplary embodiment, the density of the light emitting element 300 disposed in the first region IR1 may be greater than that of the light emitting element 300 disposed in the second region IR2.
  • the structure of the first insulating layer 510 described above is obtained by forming the first insulating layer 510 in the manufacturing process of the display device 10 and then irradiating different plasmas on the first insulating layer 510 to obtain the first insulating layer 510.
  • the portion 511, the second portion 512, and the second sub insulating layer 513 may be formed.
  • the first insulating layer 510 is irradiated with a first plasma (1 st Plasma, shown in FIG. 12) the one part 511 is formed, and the second plasma (2 nd plasma, shown in Fig. 14), the second portion 512, the second sub-insulation layer (513 a region is formed that the plasma to be investigated is irradiated ) May be formed.
  • the first insulating layer 510 may include an inorganic insulating material.
  • the first insulating layer 510 may include silicon oxycarbide (SiOC x ).
  • the first insulating layer 510 may contain silicon-oxygen (Si-O) bonds and silicon-carbon (Si-C) bonds, including silicon oxycarbide.
  • Si-O silicon-oxygen
  • Si-C silicon-carbon bonds
  • the first plasma (1 st plasma) irradiated to the first insulating layer 510 in the manufacturing process of the display device 10 is a fluorine (F)-based plasma
  • the second plasma (2 nd plasma) May be an oxygen (O)-based plasma
  • the first portion 511 has a second plasma (2 nd Plasma) is silicon formed investigated in accordance with-the second portion 512 is the first plasma (1 st Plasma), and containing oxygen (Si-O) bond May contain a silicon-fluoromethyl (Si-CnFm) bond formed by irradiation.
  • the second sub insulating layer 513 may be a region including the same material as the first insulating layer 510 without the plasma being irradiated.
  • the first insulating layer 510 may include silicon oxycarbide (SiOCx), and regions containing different bonds according to the irradiated plasma. That is, silicon oxycarbide (SiOCx) is irradiated with a first plasma (1 st Plasma) to form a silicon-fluoromethyl (Si-CnFm) bond, and then, when a second plasma (2 nd Plasma) is irradiated, silicon-oxygen ( Si-O) bonds can be formed. Silicon (Si) contained in silicon oxycarbide (SiOCx) is irradiated with plasma irrespective of the type of element forming the bond, the bond is decomposed and a new bond can be formed. In other words, the first insulating layer 510 may selectively or reversibly modify its upper surface by irradiating the first plasma (1 st Plasma) or the second plasma (2 nd Plasma). This will be described later.
  • SiOCx silicon oxycarbide
  • the first portion 511 may contain a silicon-oxygen (Si-O) bond or a silicon-hydroxide (Si-OH) bond, and thus have hydrophilic polarity and a small contact angle with respect to water.
  • the second portion 512 may contain a silicon-fluoromethyl (Si-CnFm) bond, and thus may have a hydrophobic polarity and a large contact angle with water. Accordingly, in the manufacturing process of the display device 10, the ink S sprayed on the first insulating layer 510 may be positioned within the first region IR1 in which the first portion 511 having a hydrophilic polarity is formed. Can be induced.
  • This shape of the first insulating layer 510 is substantially irradiated with a first plasma (1 st Plasma) or a second plasma (2 nd Plasma) on one insulating layer to form a first
  • the portion 511 and the second portion 512 may be formed.
  • the first portion 511, the second portion 512, and the second sub insulating layer 513 are illustrated as being divided into separate layers, but the present invention is not limited thereto.
  • the first insulating layer 510 is formed by integrating the first portion 511, the second portion 512, and the second sub insulating layer 513, and the composition ratio of the material or the type of bonding may vary depending on the location. .
  • the first insulating layer 510 is formed by arranging a layer containing a hydrophilic material on the second sub insulating layer 513 to form the first part 511, and other than the first part 511.
  • the second portion 512 may be formed by arranging a layer including a hydrophobic material in the region of.
  • the first insulating layer 510 includes a second sub insulating layer 513, a first portion 511 having a larger oxygen (O) atom content than the second sub insulating layer 513, and The second sub-insulating layer 513 and the second portion 512 having a larger content of fluorine (F) atoms than the first portion 511 may be included.
  • the content of oxygen (O) atoms increases from the lower region to the upper region in the first region IR1, and the fluorine content increases from the lower region to the upper region in the second region IR2.
  • the content of atoms may increase.
  • the lower region of the first insulating layer 510 may be a second sub insulating layer 513.
  • the first insulating layer 510 includes silicon oxycarbide (SiOCx), but the first portion 511 having a larger content of oxygen (O) atoms than other regions, and fluorine ( F) A second part 512 having a large atomic content may be included.
  • the first portion 511 having a large content of oxygen (O) atoms has hydrophilicity
  • the second portion 512 having a large content of fluorine (F) atoms has hydrophobicity
  • the jetted ink S may be induced to be located on an arbitrary area, for example, the first part 511.
  • a contact electrode 260 may be further disposed on the first electrode 210 and the second electrode 220, respectively.
  • the contact electrode 260 is substantially disposed on the first insulating layer 510, and at least a portion of the contact electrode 260 may contact or be electrically connected to the first electrode 210 and the second electrode 220. .
  • FIG. 7 is a schematic cross-sectional view illustrating a partial cross-section of a display device according to an exemplary embodiment.
  • a first insulating layer 510 is formed to expose at least a portion of the first electrode 210 and the second electrode 220, and the display device 10 opens the opening.
  • a contact electrode 260 in contact with the exposed first electrode 210 and the second electrode 220 may be further included.
  • the first insulating layer 510 is disposed to cover the electrodes 210 and 220, and the openings are formed to overlap the electrodes 210 and 220 to expose a partial region of the electrodes 210 and 220. As shown in the drawing, the opening may expose the entire flat upper surface of the electrodes 210 and 220, and may partially expose the inclined side surfaces of the electrodes 210 and 220. However, it is not limited thereto.
  • the opening formed in the first insulating layer 510 may expose only a portion of the upper surfaces of the electrodes 210 and 220.
  • the contact electrode 260 is disposed on the electrodes 210 and 220.
  • the contact electrode 260 may contact the exposed regions of the electrodes 210 and 220 and at least one end of the light emitting element 300 through the opening.
  • the contact electrode 260 includes a first contact electrode 261 disposed on the first electrode 210 and a second contact electrode 262 disposed on the second electrode 220.
  • the first contact electrode 261 is in contact with the exposed area of the first electrode 210 and one end of the light emitting element 300
  • the second contact electrode 262 is in contact with the exposed area of the second electrode 220 and It may be in contact with the other end of the light emitting device 300.
  • the opening of the first insulating layer 510 may expose at least a portion of the side surfaces including the top surfaces of the first electrode 210 and the second electrode 220.
  • the area of the electrodes 210 and 220 exposed by the opening is increased, and the contact electrode 260 may contact the electrodes 210 and 220 in more areas. Accordingly, it is possible to reduce the contact resistance between the contact electrode 260 and the electrodes 210 and 220.
  • the light emitting device 300 may be aligned in the first region IR1. Thereafter, the opening to expose a portion of the electrodes 210 and 220 is formed on the first insulating layer 510, and is in contact with at least one end of the light emitting element 300 and at least a partial region of the electrodes 210 and 220.
  • the contact electrode 260 may be formed.
  • the electrodes 210 and 220 exposed through the opening and the light emitting element 300 are By further including the contact electrode 260 in contact, electric signals transmitted from the electrodes 210 and 220 may be transmitted to the light emitting device 300 through the contact electrode 260.
  • the first contact electrode 261 is in contact with the first electrode 210 and one end of the light emitting element 300
  • the second contact electrode 262 is the second electrode 220 and the light emitting element It can contact the other end of the 300.
  • the light emitting device 300 has a shape extending in one direction, and may contact the first contact electrode 261 and the second contact electrode 262 at both ends along the one direction.
  • the contact electrode 260 may also contact an area adjacent to both ends of the side surfaces of the light emitting device 300 including both end surfaces of the light emitting device 300. That is, the contact electrode 260 may make contact to surround both ends of the light emitting device 300. However, it is not limited thereto.
  • the structure of the display device 10 is not limited to FIGS. 3 to 7, and may have a different structure or a larger number of members may be disposed on the circuit element layer PAL.
  • the display device 10 covers at least a portion of the circuit element layer PAL positioned under each of the electrodes 210 and 220, and the respective electrodes 210 and 220, and the light emitting element 300.
  • a second insulating layer 520 (shown in FIG. 8) and a passivation layer 550 (shown in FIG. 8) arranged so as to be disposed may be included.
  • the structure of the display device 10 will be described in detail with reference to FIG. 8.
  • FIG. 8 is a cross-sectional view taken along lines Xa-Xa', Xb-Xb', and Xc-Xc' of FIG. 2.
  • 8 illustrates only a cross-section of the first sub-pixel PX1, but the same may be applied to the other pixel PX or the sub-pixel PXn. 8 is a cross-sectional view illustrating one end and the other end of the light emitting device 300.
  • the display device 10 may include a circuit device layer PAL and an emission layer EML.
  • the circuit element layer PAL includes the substrate 110, the buffer layer 115, the light blocking layer BML, the first and second transistors 120 and 140, and the emission layer EML is the first and second transistors. It may include a plurality of electrodes 210 and 220 disposed above the 120 and 140, a light emitting device 300, and a plurality of insulating layers 510, 520, 550, and the like.
  • the substrate 110 may be an insulating substrate.
  • the substrate 110 may be made of an insulating material such as glass, quartz, or polymer resin. Further, the substrate 110 may be a rigid substrate, but may be a flexible substrate capable of bending, folding, rolling, or the like.
  • the light blocking layer BML may be disposed on the substrate 110.
  • the light blocking layer BML may include a first light blocking layer BML1 and a second light blocking layer BML2.
  • the first light blocking layer BML1 may be electrically connected to the first drain electrode 123 of the first transistor 120 to be described later.
  • the second light blocking layer BML2 may be electrically connected to the second drain electrode 143 of the second transistor 140.
  • the first light blocking layer BML1 and the second light blocking layer BML2 overlap with the first active material layer 126 of the first transistor 120 and the second active material layer 146 of the second transistor 140, respectively Are arranged to be
  • the first and second light blocking layers BML1 and BML2 may include a light-blocking material to prevent light from entering the first and second active material layers 126 and 146.
  • the first and second light blocking layers BML1 and BML2 may be formed of an opaque metal material that blocks light transmission.
  • the present invention is not limited thereto, and in some cases, the light blocking layer BML may be omitted.
  • the buffer layer 115 is disposed on the light blocking layer BML and the substrate 110.
  • the buffer layer 115 may be disposed to cover the entire substrate 110 including the light blocking layer BML.
  • the buffer layer 115 may prevent diffusion of impurity ions, prevent penetration of moisture or outside air, and may perform a surface planarization function.
  • the buffer layer 115 may insulate the light blocking layer BML and the first and second active material layers 126 and 146 from each other.
  • a semiconductor layer is disposed on the buffer layer 115.
  • the semiconductor layer may include a first active material layer 126 of the first transistor 120, a second active material layer 146 of the second transistor 140, and an auxiliary layer 163.
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, or oxide semiconductor.
  • the first active material layer 126 may include a first doped region 126a, a second doped region 126b, and a first channel region 126c.
  • the first channel region 126c may be disposed between the first doped region 126a and the second doped region 126b.
  • the second active material layer 146 may include a third doped region 146a, a fourth doped region 146b, and a second channel region 146c.
  • the second channel region 146c may be disposed between the third doped region 146a and the fourth doped region 146b.
  • the first active material layer 126 and the second active material layer 146 may include polycrystalline silicon. Polycrystalline silicon may be formed by crystallizing amorphous silicon.
  • the crystallization method examples include RTA (Rapid thermal annealing) method, SPC (Solid phase crystallization) method, ELA (Excimer laser annealing) method, MILC (Metal induced crystallization) method, SLS (Sequential lateral solidification) method, etc. It is not limited thereto.
  • the first active material layer 126 and the second active material layer 146 may include single crystal silicon, low-temperature polycrystalline silicon, amorphous silicon, or the like.
  • the first doped region 126a, the second doped region 126b, the third doped region 146a, and the fourth doped region 146b are formed of the first active material layer 126 and the second active material layer 146. Some regions may be regions doped with impurities. However, it is not limited thereto.
  • a first gate insulating layer 150 is disposed on the semiconductor layer.
  • the first gate insulating layer 150 may be disposed to cover the buffer layer 115 including a semiconductor layer.
  • the first gate insulating layer 150 may function as a gate insulating layer of the first and second transistors 120 and 140.
  • a first conductive layer is disposed on the first gate insulating layer 150.
  • the first conductive layer is a first gate electrode 121 disposed on the first active material layer 126 of the first transistor 120 on the first gate insulating layer 150 and a second active layer of the second transistor 140
  • a second gate electrode 141 disposed on the material layer 146 and a power line 161 disposed on the auxiliary layer 163 may be included.
  • the first gate electrode 121 overlaps the first channel region 126c of the first active material layer 126
  • the second gate electrode 141 is a second channel region of the second active material layer 146 ( 146c).
  • An interlayer insulating layer 170 is disposed on the first conductive layer.
  • the interlayer insulating layer 170 may function as an interlayer insulating layer.
  • the interlayer insulating layer 170 may include an organic insulating material and may perform a surface planarization function.
  • a second conductive layer is disposed on the interlayer insulating layer 170.
  • the second conductive layer includes a first drain electrode 123 and a first source electrode 124 of the first transistor 120, and a second drain electrode 143 and a second source electrode 144 of the second transistor 140. , And a power electrode 162 disposed on the power line 161.
  • the first drain electrode 123 and the first source electrode 124 are formed in the first doped region of the first active material layer 126 through a contact hole penetrating the interlayer insulating layer 170 and the first gate insulating layer 150. 126a) and the second doped region 126b, respectively.
  • the second drain electrode 143 and the second source electrode 144 are formed in a third doped region of the second active material layer 146 through a contact hole penetrating the interlayer insulating layer 170 and the first gate insulating layer 150. 146a) and the fourth doped region 146b, respectively.
  • the first drain electrode 123 and the second drain electrode 143 may be electrically connected to the first light blocking layer BML1 and the second light blocking layer BML2, respectively, through another contact hole.
  • the via layer 200 is disposed on the second conductive layer.
  • the via layer 200 may include an organic insulating material and may perform a surface planarization function.
  • a plurality of banks 410 and 420, a plurality of electrodes 210 and 220, and a light emitting device 300 may be disposed on the via layer 200.
  • the banks 410 and 420 may be spaced apart from each other in each sub-pixel PXn.
  • the plurality of banks 410 and 420 may include a first bank 410 and a second bank 420 disposed adjacent to the center of each sub-pixel PXn.
  • the first bank 410 and the second bank 420 are disposed to face each other while being spaced apart.
  • the first electrode 210 may be disposed on the first bank 410 and the second electrode 220 may be disposed on the second bank 420. 2 and 8, it may be understood that a first electrode branch portion 210B is disposed on a first bank 410 and a second electrode branch portion 220B is disposed on the second bank 420.
  • the first bank 410 and the second bank 420 may be disposed to extend in the second direction DR2 within each sub-pixel PXn. Although not shown in the drawing, the first bank 410 and the second bank 420 may extend toward the sub-pixel PXn adjacent to the second direction DR2 as they extend in the second direction DR2. . However, the present invention is not limited thereto, and the first bank 410 and the second bank 420 may be disposed for each sub-pixel PXn to form a pattern on the entire surface of the display device 10.
  • the first bank 410 and the second bank 420 may include polyimide (PI), but are not limited thereto.
  • the first bank 410 and the second bank 420 may have a structure in which at least a portion of the via layer 200 protrudes.
  • the first bank 410 and the second bank 420 may protrude upward based on a plane on which the light emitting element 300 is disposed, and at least a portion of the protruding portion may have an inclined.
  • the protruding shape of the first bank 410 and the second bank 420 is not particularly limited.
  • each sub-pixel PXn includes a first insulating layer 510 including a plurality of sub-insulating layers 511, 512, and 513, and a first region IR1 having different polarities and A second area IR2 may be defined.
  • the organic material may be formed even if the banks 410 and 420 are not disposed at the boundaries of the sub-pixels PXn.
  • the solvent may be located in the first region IR1 of each sub-pixel PXn.
  • a first insulating layer 510 including a plurality of sub-insulating layers 511, 512, and 513 is disposed, and banks 410 and 420 are formed at the boundary between neighboring sub-pixels PXn. Even if omitted, it is possible to prevent the sprayed organic material or solvent from flowing to the adjacent sub-pixel PXn. A detailed description of this is the same as described above with reference to FIG. 5.
  • the plurality of electrodes 210 and 220 may be disposed on the via layer 200 and the banks 410 and 420.
  • each of the electrodes 210 and 220 includes electrode stem portions 210S and 220S and electrode branch portions 210B and 220B.
  • Line Xa-Xa' of FIG. 2 represents the first electrode stem portion 210S
  • line Xb-Xb' of FIG. 2 represents the first electrode branch portion 210B and the second electrode branch portion 220B
  • the Xc-Xc' line is a line that crosses the second electrode stem 220S. That is, the first electrode 210 disposed in the Xa-Xa' area of FIG.
  • the electrode 220 is a first electrode branch portion 210B and a second electrode branch portion 220B, respectively, and the second electrode 220 disposed in the Xc-Xc' region of FIG. 8 is a second electrode stem portion 220S.
  • Each of the electrode stem portions 210S and 220S and each of the electrode branch portions 210B and 220B may form the first electrode 210 and the second electrode 220.
  • first electrode stem portion 210S of the first electrode 210 and the second electrode stem portion 220S of the second electrode 220 extend in the first direction DR1
  • first bank The 410 and the second bank 420 may extend in the second direction DR2 and may also be disposed in the sub-pixel PXn adjacent to the second direction DR2.
  • first electrode stem 210S and the second electrode stem 220S extending in the first direction DR1 of the first electrode 210 and the second electrode 220 are a first bank. It may partially overlap with 410 and the second bank 420.
  • the present invention is not limited thereto, and the first electrode stem portion 210S and the second electrode stem portion 220S may not overlap the first bank 410 and the second bank 420.
  • a first electrode contact hole CNDT partially exposing the first drain electrode 123 of the first transistor 120 through the via layer 200 in the first electrode stem 210S of the first electrode 210 Can be formed.
  • the first electrode 210 may contact the first drain electrode 123 through the first electrode contact hole CNTD.
  • the first electrode 210 is electrically connected to the first drain electrode 123 of the first transistor 120 to receive a predetermined electric signal.
  • the second electrode stem portion 220S of the second electrode 220 may extend in one direction and may be disposed in a non-emission area where the light-emitting elements 300 are not disposed.
  • a second electrode contact hole CNTS may be formed in the second electrode stem 220S to penetrate through the via layer 200 to expose a part of the power electrode 162.
  • the second electrode 220 may contact the power electrode 162 through the second electrode contact hole CNTS.
  • the second electrode 220 may be electrically connected to the power electrode 162 to receive a predetermined electric signal from the power electrode 162.
  • a partial region of the first electrode 210 and the second electrode 220 for example, the first electrode branch portion 210B and the second electrode branch portion 220B, respectively, the first bank 410 and the second bank 420 Can be placed on top.
  • the first electrode branch portion 210B of the first electrode 210 is disposed to cover the first bank 410
  • the second electrode branch portion 220B of the second electrode 220 is the second bank 420 Can be arranged to cover. Since the first bank 410 and the second bank 420 are spaced apart from each other at the center of each sub-pixel PXn, the first electrode branch 210B and the second electrode branch 220B are also spaced apart from each other. Can be placed.
  • a plurality of light-emitting elements 300 are provided in a region between the first electrode 210 and the second electrode 220, that is, in a space where the first electrode branch portion 210B and the second electrode branch portion 220B are spaced apart and face each other. Can be placed.
  • each of the electrodes 210 and 220 may include a transparent conductive material.
  • each of the electrodes 210 and 220 may include a material such as Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), and Indium Tin-Zinc Oxide (ITZO), but is not limited thereto.
  • each of the electrodes 210 and 220 may include a conductive material having high reflectivity.
  • each of the electrodes 210 and 220 may include a metal such as silver (Ag), copper (Cu), or aluminum (Al) as a material having a high reflectance. In this case, light incident on each of the electrodes 210 and 220 may be reflected to emit light in the upper direction of each sub-pixel PXn.
  • the electrodes 210 and 220 may have a structure in which one or more layers of a transparent conductive material and a metal layer having a high reflectivity are stacked, or may be formed as one layer including them.
  • each of the electrodes 210 and 220 has a stacked structure of ITO/silver (Ag)/ITO/IZO, or an alloy containing aluminum (Al), nickel (Ni), lanthanum (La), etc. Can be However, it is not limited thereto.
  • the first insulating layer 510 is disposed on the via layer 200, the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 is disposed to partially cover the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 is disposed to cover most of the upper surfaces of the first electrode 210 and the second electrode 220, but may expose a portion of the first electrode 210 and the second electrode 220.
  • the first insulating layer 510 includes a portion of the top surfaces of the first electrode 210 and the second electrode 220, for example, the top surface of the first electrode branch 210B and the second electrode disposed on the first bank 410. A portion of the top surface of the second electrode branch 220B disposed on the bank 420 may be exposed.
  • the first insulating layer 510 is substantially formed entirely on the via layer 200, and may include an opening partially exposing the first electrode 210 and the second electrode 220.
  • the opening of the first insulating layer 510 may be positioned so that relatively flat top surfaces of the first electrode 210 and the second electrode 220 are exposed.
  • the first insulating layer 510 may form a flat top surface such that the light emitting device 300 is disposed between the first electrode 210 and the second electrode 220.
  • the upper surface may extend in one direction toward the first electrode 210 and the second electrode 220 and may end at the inclined side of the first electrode 210 and the second electrode 220. That is, the first insulating layer 510 may be disposed in a region where each of the electrodes 210 and 220 overlaps the inclined side surfaces of the first bank 410 and the second bank 420.
  • the contact electrode 260 to be described later makes contact with the exposed regions of the first electrode 210 and the second electrode 220 and smoothly with the end of the light emitting element 300 on the flat upper surface of the first insulating layer 510. I can contact you.
  • a top surface of the first insulating layer 510 disposed between the first electrode 210 and the second electrode 220 is spaced apart from each other, and a step may be formed.
  • a space may be formed between the lower surface of the light-emitting element 300 and a region in which a step difference between the first insulating layer 510 is formed.
  • the light emitting device 300 may be disposed to be partially spaced apart from the top surface of the first insulating layer 510, and a material constituting the second insulating layer 520 to be described later may be filled in the space.
  • the first insulating layer 510 may protect the first electrode 210 and the second electrode 220 and insulate them from each other. In addition, it is possible to prevent the light emitting device 300 disposed on the first insulating layer 510 from being damaged by direct contact with other members.
  • the shape and structure of the first insulating layer 510 is not limited thereto.
  • the first insulating layer 510 may include a first portion 511, a second portion 512, and a second sub insulating layer 513.
  • the second sub insulating layer 513 may be disposed to cover the first bank 410, the second bank 420, the first electrode 210 and the second electrode 220 including the via layer 200. have. That is, the second sub insulating layer 513 may be disposed in substantially the same shape as the first insulating layer 510.
  • a first region IR1 is formed in a region in which the first portion 511 of the first insulating layer 510 is disposed, and a second region 512 is disposed in the other region
  • a second region IR2 may be formed in the. Since the description thereof is the same as described above, a detailed description will be omitted.
  • the light emitting device 300 may be disposed on the first insulating layer 510 between the electrodes 210 and 220.
  • the light emitting device 300 is at least on the first insulating layer 510 disposed between the respective electrode branches 210B and 220B, that is, the first portion 511 forming the first region IR1.
  • the present invention is not limited thereto, and although not shown in the drawing, at least some of the light emitting devices 300 disposed in each sub-pixel PXn may be disposed in the second region IR2.
  • most of the light-emitting elements 300 among the plurality of light-emitting elements 300 disposed in each sub-pixel PXn are disposed in the first area IR1 and partially emit light. Only the devices 300 may be disposed in the second region IR2. In addition, the light emitting device 300 may be disposed at a position where a partial region overlaps the electrodes 210 and 220.
  • the light-emitting element 300 is disposed on each end of the first electrode branch portion 210B and the second electrode branch portion 220B facing each other, and is electrically connected to each electrode 210 and 220 through the contact electrode 260. Can be connected.
  • the light emitting element 300 of the display device 10 includes a first semiconductor layer 310 (shown in FIG. 9), a second semiconductor layer 320 (shown in FIG. 9), and an active layer ( 330 (shown in FIG. 9 ), and these may be sequentially disposed in the via layer 200 in a horizontal direction.
  • a first semiconductor layer 310, an active layer 330, and a second semiconductor layer 320 may be sequentially disposed on the via layer 200 in a horizontal direction. .
  • the order in which the plurality of layers of the light-emitting element 300 are arranged may be in the opposite direction. In some cases, when the light-emitting element 300 has a different structure, the plurality of layers are arranged in a direction perpendicular to the via layer 200. It can also be placed.
  • the second insulating layer 520 may be partially disposed on the light emitting device 300.
  • the second insulating layer 520 may be disposed to partially surround the outer surface of the light emitting device 300.
  • the second insulating layer 520 may protect the light emitting device 300 and at the same time perform a function of fixing the light emitting device 300 in a manufacturing process of the display device 10.
  • some of the materials of the second insulating layer 520 may be disposed between the lower surface of the light emitting device 300 and the first insulating layer 510.
  • the second insulating layer 520 may be formed to fill a space between the first insulating layer 510 and the light emitting element 300 formed during the manufacturing process of the display device 10. Accordingly, the second insulating layer 520 may be formed to surround the outer surface of the light emitting device 300.
  • the second insulating layer 520 may be disposed to extend in the second direction DR2 between the first electrode branch portion 210B and the second electrode branch portion 220B on a plane.
  • the second insulating layer 520 may have a planar island shape or a linear shape on the via layer 200.
  • the contact electrode 260 is disposed on each of the electrodes 210 and 220 and the second insulating layer 520.
  • the first contact electrode 261 and the second contact electrode 262 may be disposed spaced apart from each other on the second insulating layer 520.
  • the second insulating layer 520 may insulate each other so that the first contact electrode 261 and the second contact electrode 262 do not directly contact each other.
  • the plurality of contact electrodes 260 may be disposed to extend in the second direction DR2 on a plane, but may be disposed to be spaced apart from each other in the first direction DR1.
  • the contact electrode 260 may contact at least one end of the light emitting device 300, and the contact electrode 260 is electrically connected to the first electrode 210 or the second electrode 220 to receive an electric signal. I can.
  • the contact electrode 260 may include a first contact electrode 261 and a second contact electrode 262.
  • the first contact electrode 261 is disposed on the first electrode branch portion 210B, contacts one end of the light emitting element 300, and the second contact electrode 262 is on the second electrode branch portion 220B. It is disposed, and may contact the other end of the light-emitting device 300.
  • the first contact electrode 261 may contact a partial exposed area of the first electrode 210 on the first bank 410, and the second contact electrode 262 is a second electrode on the second bank 420. It is possible to contact the exposed partial area of 220.
  • the contact electrode 260 may transmit an electric signal transmitted from each of the electrodes 210 and 220 to the light emitting device 300.
  • the contact electrode 260 may include a conductive material.
  • it may include ITO, IZO, ITZO, aluminum (Al), and the like. However, it is not limited thereto.
  • the passivation layer 550 may be disposed on the first contact electrode 261, the second contact electrode 262, and the second insulating layer 520.
  • the passivation layer 550 may function to protect members disposed on the via layer 200 from an external environment.
  • Each of the above-described second insulating layer 520 and passivation layer 550 may include an inorganic insulating material or an organic insulating material.
  • the second insulating layer 520 and the passivation layer 550 are silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum oxide (Al2O3), aluminum nitride (AlN). It may contain an inorganic insulating material such as.
  • the second insulating layer 520 and the passivation layer 550 are organic insulating materials, such as acrylic resin, epoxy resin, phenol resin, polyamide resin, polyimide resin, unsaturated polyester resin, polyphenylene resin, polyphenyl Rensulfide resin, benzocyclobutene, cardo resin, siloxane resin, silsesquioxane resin, polymethyl methacrylate, polycarbonate, polymethyl methacrylate-polycarbonate synthetic resin, and the like. However, it is not limited thereto.
  • the light emitting device 300 may be a light emitting diode, and specifically, the light emitting device 300 may be an inorganic light emitting diode made of an inorganic material. Inorganic light emitting diodes may be aligned between the two electrodes that form a polarity when an electric field is formed in a specific direction between two electrodes facing each other. The light emitting device 300 may be aligned between the electrodes by an electric field formed on the two electrodes.
  • the light-emitting device 300 may have a shape extending in one direction.
  • the light-emitting device 300 may have a shape such as a rod, a wire, or a tube.
  • the light emitting device 300 may be cylindrical or rod-shaped.
  • the shape of the light-emitting device 300 is not limited thereto, and has a shape of a polygonal column such as a regular cube, a rectangular parallelepiped, or a hexagonal column, or extends in one direction but has a partially inclined outer surface. 300) may have various forms.
  • a plurality of semiconductors included in the light-emitting device 300 to be described later may have a structure that is sequentially disposed or stacked along the one direction.
  • the light emitting device 300 may include a semiconductor crystal doped with an arbitrary conductivity type (eg, p-type or n-type) impurity.
  • the semiconductor crystal may receive an electric signal applied from an external power source and emit it as light in a specific wavelength band.
  • FIG. 9 is a schematic diagram of a light emitting device according to an embodiment.
  • the light emitting device 300 may emit light of a specific wavelength band.
  • light emitted from the active layer 330 may emit blue light having a central wavelength band ranging from 450 nm to 495 nm.
  • the center wavelength band of blue light is not limited to the above-described range, and includes all wavelength ranges that can be recognized as blue in the art.
  • the light emitted from the active layer 330 of the light emitting device 300 is not limited thereto, and green light having a center wavelength band in the range of 495 nm to 570 nm or green light having a center wavelength band in the range of 620 nm to 750 nm. It may be red light.
  • a light emitting device 300 may include a first semiconductor layer 310, a second semiconductor layer 320, an active layer 330, and an insulating layer 380.
  • the light emitting device 300 according to an exemplary embodiment may further include at least one electrode layer 370. 9 illustrates that the light emitting device 300 includes one electrode layer 370, but is not limited thereto. In some cases, the light emitting device 300 may include or be omitted in a larger number of electrode layers 370. The description of the light-emitting device 300 to be described later may be equally applied even if the number of electrode layers 370 is changed or other structures are further included.
  • the first semiconductor layer 310 may have a first conductivity type, for example, an n-type semiconductor.
  • the first semiconductor layer 310 when the light-emitting device 300 emits light in a blue wavelength band, the first semiconductor layer 310 is AlxGayIn1-x-yN (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ It may include a semiconductor material having the formula 1). For example, it may be any one or more of n-type doped AlGaInN, GaN, AlGaN, InGaN, AlN, and InN.
  • the first semiconductor layer 310 may be doped with a first conductivity type dopant.
  • the first conductivity type dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 310 may be n-GaN doped with n-type Si.
  • the length of the first semiconductor layer 310 may range from 1.5 ⁇ m to 5 ⁇ m, but is not limited thereto.
  • the second semiconductor layer 320 is disposed on the active layer 330 to be described later.
  • the second semiconductor layer 320 may be a p-type semiconductor having a second conductivity type.
  • the second semiconductor layer 320 AlxGayIn1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1) may include a semiconductor material having a formula.
  • it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with p-type.
  • the second semiconductor layer 320 may be doped with a second conductivity type dopant.
  • the second conductivity type dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the second semiconductor layer 320 may be p-GaN doped with p-type Mg.
  • the length of the second semiconductor layer 320 may range from 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • the first semiconductor layer 310 and the second semiconductor layer 320 are configured as one layer, but the present invention is not limited thereto.
  • the first semiconductor layer 310 and the second semiconductor layer 320 may have a larger number of layers, such as a clad layer or a TSBR (Tensile strain barrier reducing) layer. It may further include.
  • the active layer 330 is disposed between the first semiconductor layer 310 and the second semiconductor layer 320.
  • the active layer 330 may include a material having a single or multiple quantum well structure.
  • the active layer 330 includes a material having a multiple quantum well structure, a plurality of quantum layers and well layers may be alternately stacked with each other.
  • the active layer 330 may emit light by combination of an electron-hole pair according to an electric signal applied through the first semiconductor layer 310 and the second semiconductor layer 320.
  • the active layer 330 when the active layer 330 emits light in a blue wavelength band, it may include a material such as AlGaN or AlGaInN.
  • the active layer 330 when the active layer 330 has a structure in which quantum layers and well layers are alternately stacked in a multiple quantum well structure, the quantum layer may include a material such as AlGaN or AlGaInN, and the well layer may include a material such as GaN or AlInN.
  • the active layer 330 includes AlGaInN as a quantum layer and AlInN as a well layer, and as described above, the active layer 330 is a blue light having a center wavelength band in the range of 450 nm to 495 nm. Can emit
  • the active layer 330 may have a structure in which a semiconductor material having a high band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, or the wavelength band of the emitted light Other Group 3 to 5 semiconductor materials may be included according to the present invention.
  • the light emitted by the active layer 330 is not limited to light in the blue wavelength band, and in some cases, light in the red and green wavelength bands may be emitted.
  • the length of the active layer 330 may range from 0.05 ⁇ m to 0.10 ⁇ m, but is not limited thereto.
  • the light emitted from the active layer 330 may be emitted not only to the outer surface of the light emitting device 300 in the longitudinal direction, but also to both side surfaces.
  • the light emitted from the active layer 330 is not limited in directionality in one direction.
  • the electrode layer 370 may be an ohmic contact electrode. However, the present invention is not limited thereto, and may be a Schottky contact electrode.
  • the electrode layer 370 may include a conductive metal.
  • the electrode layer 370 is aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), and ITZO ( Indium Tin-Zinc Oxide) may contain at least any one.
  • the electrode layer 370 may include a semiconductor material doped with n-type or p-type.
  • the electrode layer 370 may include the same material or different materials, but is not limited thereto.
  • the insulating layer 380 is disposed to surround the outer surfaces of the plurality of semiconductors described above.
  • the insulating layer 380 may be disposed to surround at least an outer surface of the active layer 330, and may extend in one direction in which the light emitting element 300 extends.
  • the insulating layer 380 may perform a function of protecting the members.
  • the insulating layer 380 may be formed to surround side surfaces of the members, and both ends of the light emitting device 300 in the longitudinal direction may be exposed.
  • the insulating layer 380 is formed to extend in the longitudinal direction of the light emitting device 300 to cover from the first semiconductor layer 310 to the electrode layer 370, but is not limited thereto.
  • the insulating layer 380 may cover only an outer surface of a part of the conductive semiconductor including the active layer 330, or may partially expose the outer surface of the electrode layer 370 by covering only a part of the outer surface of the electrode layer 370.
  • the insulating layer 380 may be formed to have a rounded top surface in cross section in a region adjacent to at least one end of the light emitting device 300.
  • the thickness of the insulating layer 380 may range from 10 nm to 1.0 ⁇ m, but is not limited thereto. Preferably, the thickness of the insulating layer 380 may be about 40 nm.
  • the insulating layer 380 is a material having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum nitride (AlN), It may contain aluminum oxide (Aluminum oxide, Al 2 O 3 ). Accordingly, an electrical short that may occur when the active layer 330 directly contacts an electrode through which an electrical signal is transmitted to the light emitting device 300 can be prevented. In addition, since the insulating layer 380 includes the active layer 330 to protect the outer surface of the light emitting device 300, it is possible to prevent a decrease in luminous efficiency.
  • the outer surface of the insulating layer 380 may be surface-treated.
  • the light emitting element 300 may be sprayed onto the electrode in a state dispersed in a predetermined ink to be aligned.
  • the surface of the insulating layer 380 may be hydrophobic or hydrophilic.
  • the light emitting device 300 may have a length h of 1 ⁇ m to 10 ⁇ m or 2 ⁇ m to 6 ⁇ m, and preferably 3 ⁇ m to 5 ⁇ m.
  • the diameter of the light emitting device 300 may be in the range of 300 nm to 700 nm, and the aspect ratio of the light emitting device 300 may be 1.2 to 100.
  • the present invention is not limited thereto, and the plurality of light emitting devices 300 included in the display device 10 may have different diameters according to a composition difference of the active layer 330.
  • the diameter of the light emitting device 300 may have a range of about 500 nm.
  • FIG. 10 is a flowchart illustrating a method of manufacturing a display device according to an exemplary embodiment.
  • the first portion 511 and the second portion 512 of the first insulating layer 510 may be formed through a plasma process.
  • the first insulating layer 510 is formed of a material constituting the second sub insulating layer 513 and then treated with a first plasma or a second plasma on the upper surface of the second sub insulating layer 513 to each of the first portions ( 511 and the second portion 512 may be formed.
  • the first plasma and the second plasma may be selectively irradiated to a partial region in each pixel PX or sub-pixel PXn, respectively, and a first portion 511 and a second portion 512 are formed in the region. Can be.
  • the light emitting elements 300 are disposed in the first region IR1 in which the first portion 511 is formed to form the display device 10.
  • the first electrode 210, the second electrode 220, and the first insulating layer 510 are illustrated except for the banks 410 and 420 disposed on the circuit element layer PAL, and the display device 10 The manufacturing process of will be described. However, it is obvious that the descriptions described below can be applied equally to the case where the first bank 410 and the second bank 420 are disposed on the circuit device layer PAL.
  • 11 to 18 are schematic diagrams illustrating a manufacturing process of a display device according to an exemplary embodiment.
  • a first electrode 210, a second electrode 220, and a second sub-insulating layer 513 covering them are formed on the circuit device layer PAL (S100). Then, the upper surface of the second sub insulating layer 513 is subjected to a first plasma (1 st Plasma) treatment (S200) to form a first insulating material layer 510'.
  • the first insulating material layer 510 ′ may include a second portion 512 and a second sub insulating layer 513.
  • the first insulating layer 510 ′ may form a first insulating layer 510 by further forming a first portion 511 in a subsequent process.
  • the first insulating material layer 510 ′ forms a second sub insulating layer 513 covering the first electrode 210 and the second electrode 220, and a second portion is formed on the upper surface of the second sub insulating layer 513. It can be manufactured by forming (512). In one embodiment, the second portion 512 may be formed by irradiating a first plasma (1 st Plasma) on the second sub insulating layer 513.
  • the second sub insulating layer 513 including silicon oxycarbide (SiOCx) is irradiated with the first plasma (1 st Plasma)
  • the silicon-carbon (Si-C) bond is decomposed, and the first plasma ( 1 st Plasma) can form a new bond with the gas contained in it.
  • the first plasma (1 st Plasma) may be a fluorine-based plasma.
  • a second portion 512 containing a silicon-fluoromethyl (Si-CnFm) bond may be formed on the second sub insulating layer 513.
  • a second plasma (2 nd Plasma) a first portion formed (S300) to (511) by irradiating a region on at least a portion 13 and 14, the first insulating material layer (510 ').
  • the second plasma (2 nd plasma) is between the first electrode 210 and the second electrode 220 of the upper surface of the second portion 512 formed by irradiating the first plasma (1 st plasma). It can be irradiated to the area placed in.
  • the silicon-fluoromethyl (Si-CnFm) bond is decomposed, and a new bond with the gas contained in the second plasma (2 nd Plasma) Can be formed.
  • the plasma may be a second (2 nd Plasma) are oxygen-based plasma. Accordingly, a first portion 511 containing a silicon-oxygen (Si-O) bond may be formed on the second sub insulating layer 513. An area in which the first part 511 is formed on the second sub-insulating layer 513 may form a first area IR1, and an area in which the second part 512 is formed may form a second area IR2. have. Description of this is the same as described above.
  • the first insulating layer 510 may be formed with a first plasma (1 st plasma) and a second plasma (2 nd plasma) on the top surface of the first insulating layer 510 without forming the first insulating layer 510 ′. , Shown in FIG. 13) may be irradiated to form a first portion 511, a second portion 512, and a second sub insulating layer 513, respectively.
  • the first plasma (1 st Plasma) and the second plasma (2 nd Plasma) may be completely irradiated over a certain area, but in some cases, only some areas may be selectively irradiated. May be.
  • the position corresponding to the first insulating layer 510 to form a layer containing the material, and forming a first region (IR1) is irradiated to the second plasma (2 nd Plasma)
  • the first part 511 may be formed, and the second part 512 may be formed by irradiating a first plasma (1 st Plasma) at a position corresponding to the second region IR2.
  • a 15 a second plasma (2 nd Plasma) the region, that is injected (S400) the print (S) that includes a light-emitting element 300 on a first portion (511) processing.
  • the ink S including the light emitting element 300 may be jetted in an inkjet manner that is jetted through a nozzle. However, it is not limited thereto.
  • the ink S may include a solvent and a plurality of light emitting devices 300 dispersed in the solvent.
  • the ink S may be provided in a solution or colloidal state.
  • the solvent may be acetone, water, alcohol, toluene, propylene glycol (PG), or propylene glycol methyl acetate (PGMA), but is not limited thereto.
  • the ink S may be induced to be positioned on the first portion 511 within the first region IR1, and most of the light emitting devices 300 have the first region IR1, that is, the first region. It may be positioned between the first electrode 210 and the second electrode 220.
  • the ink S may be located only in the first region IR1 and may not move to the second region IR2, and the light emitting device 300 disposed between the first electrode 210 and the second electrode 220
  • the number may be increased, and the number of light emitting elements 300 that are lost or remain defective during the manufacturing process of the display device 10 may be reduced.
  • the ink S may be prevented from flowing to the other sub-pixels PXn.
  • Aligning the light-emitting element 300 (S500) is a step of forming an electric field in the ink S by applying an electric signal to the first electrode 210 and the second electrode 220, and the light-emitting element ( 300) may include a step of receiving a dielectrophoretic force and seating on the electrodes 210 and 220, and removing a solvent of the ink S.
  • the light emitting device 300 may be disposed on the electrodes 210 and 220 using a dielectrophoresis (DEP) method.
  • DEP dielectrophoresis
  • the solution in which the light-emitting element 300 is dispersed is sprayed onto the electrodes 210 and 220 and AC power is applied to the electrodes 210 and 220, an electric field between the first electrode 210 and the second electrode 220 is Is generated, and the light emitting device 300 may receive a dielectrophoretic force by the electric field.
  • the light-emitting element 300 subjected to the dielectrophoretic force is subjected to a force to move or rotate in one direction, and may be finally disposed between the first electrode 210 and the second electrode 220.
  • the ink S may be guided to be positioned within the first region IR1, and the plurality of light emitting devices 300 may be arranged to be aligned in one direction between the first electrode 210 and the second electrode 220. have.
  • the solvent of the ink S is removed.
  • a conventional method may be employed.
  • the solvent may be removed through a method such as heat treatment or infrared irradiation.
  • the display device 10 by performing a process of forming a plurality of members included in the display device 10, for example, the contact electrode 260, the second insulating layer 520, the passivation layer 550, and the like, The display device 10 according to an exemplary embodiment may be manufactured. A detailed description of this will be omitted.
  • a display device 10 in accordance with the other hand, one embodiment of the second plasma (2 nd Plasma) The manufacturing process for each sub-pixel (PXn) of including a plurality of sub-pixels (PXn), display device 10, sequentially It may be carried out by processing the light emitting devices 300 to be disposed. Wherein the second plasma (2 nd Plasma) is not irradiated region can be irradiated is blocked, of the plasma by the mask (Mask).
  • the mask may be a mask that does not typically react with plasma, and for example, a metal mask or a photoresist (PR) may be employed. However, it is not limited thereto.
  • the first region IR1 may be formed only between the first electrode 210 and the second electrode 220 disposed in the first sub-pixel PX1, and the light emitting device sprayed on the sub-pixel PXn ( 300 may be positioned only between the first electrode 210 and the second electrode 220 of the first sub-pixel PX1.
  • the present invention is not limited thereto, and as described above, the first plasma (1 st Plasma) and the second plasma (2 nd plasma) may be selectively irradiated to a partial region, respectively.
  • the first region IR1 and the second region IR2 positioned in the first sub-pixel PX1, the second sub-pixel PX2, and the third sub-pixel PX3 are respectively formed in some regions in one process. It may be formed by irradiating the first plasma (1 st plasma) and the second plasma (2 nd plasma). In this case, the light emitting devices 300 disposed in each sub-pixel PXn may not be sequentially disposed but may be disposed simultaneously in the same process.
  • a process of forming the first portion 511 and the second portion 512 having different polarities by irradiating plasma on the second sub insulating layer 513 is performed.
  • the ink S injected on each sub-pixel PXn may be induced to be located in the first region IR1. Accordingly, the number of light-emitting elements 300 disposed between the first electrode 210 and the second electrode 220 is increased, and the light-emitting element 300 that is lost or left as a defect during the manufacturing process of the display device 10 is increased. You can reduce the number.
  • even a separate structure is omitted at the boundary of the adjacent sub-pixels PXn, it is possible to prevent the ink S from flowing to the other sub-pixels PXn.
  • 19 and 20 are plan views illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • the first region IR1 may not necessarily be limited to the shape of FIG. 2. In some cases, the first region IR1 may be disposed while forming a plurality of patterns within one sub-pixel PXn.
  • a plurality of first regions IR1_1 and IR1_2 may be disposed to be spaced apart from each other in one sub-pixel PXn. It may be understood that the plurality of first regions IR1_1 and IR1_2 illustrated in FIGS. 19 and 20 are substantially regions in which the first portion 511 of the first insulating layer 510 is formed.
  • the display devices 10_1 and 10_2 of FIGS. 19 and 20 are the same as the display device 10 of FIG. 2 except that the plurality of first regions IR1_1 and IR1_2 are disposed to be spaced apart from each other.
  • the shape in which the first regions IR1_1 and IR1_2 are arranged will be described in detail, and redundant descriptions will be omitted.
  • two first regions IR1_1 extending in one direction, that is, in a second direction DR2 are spaced apart in a first direction DR1 within one sub-pixel PXn.
  • the plurality of first regions IR1_1 is between one first electrode branch portion 210B and the second electrode branch portion 220B, or between the second electrode branch portion 220B and the other first electrode branch portion 210B. ) Can be placed between. These may each have a shape extending in the second direction DR2 along the first electrode branch portion 210B and the second electrode branch portion 220B.
  • the plurality of first regions IR1_1 may be spaced apart from each other in the first direction DR1 on the second electrode branch 220B.
  • a plurality of first regions IR1_2 may be disposed to be spaced apart in a first direction DR1 and a second direction DR2.
  • a larger number of first regions IR1_2 are disposed in each sub-pixel PXn to form a first direction DR1 and a second direction. It is the same except that it is separated by DR2).
  • the first regions IR1_1 and IR1_2 of the display devices 10_1 and 10_2 may be regions in which the first part 511 of the first insulating layer 510 is formed, and the first part 511 is claim can be formed by irradiating the second plasma (2 nd plasma).
  • a mask may be disposed on each sub-pixel PXn to partially irradiate the second plasma (2 nd plasma).
  • 21 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment.
  • 22 is a schematic cross-sectional view of a sub-pixel of the display device of FIG. 21.
  • the display device 10_3 may include a larger number of first electrode branch portions 210B_3 and second electrode branch portions 220B_3. 21 and 22, it is shown that the first electrode 210_3 includes three first electrode branches 210B_3, and the second electrode 220_3 includes two second electrode branches 220B_3. have.
  • the display device 10_3 of FIGS. 21 and 22 is the same except that a larger number of electrode branch portions 210B_3 and 220B_3 are included than the display device 10 of FIG. 2.
  • overlapping descriptions will be omitted and will be described focusing on differences.
  • the display device 10_3 of FIGS. 21 and 22 includes a plurality of first electrode branch portions 210B_3 and second electrode branch portions 220B_3, the light emitting element 300 within one sub-pixel PXn
  • the area in which they can be placed may increase. Accordingly, more light-emitting elements 300 are disposed in one sub-pixel PXn, and the amount of light emission of each sub-pixel PXn may increase. Also, an area in which the first portion 511_3 of each sub-pixel PXn is formed may increase.
  • the second electrode branch 220B_3 when the first portion 511_3 is part of the first electrode branch 210B_3, the second electrode branch 220B_3 It can be arranged to overlap with both sides opposite to.
  • FIG. 23 is a plan view illustrating one sub-pixel of a display device according to another exemplary embodiment. 24 is a schematic cross-sectional view of one sub-pixel of the display device of FIG. 23.
  • the display device 10_4 may include a smaller number of first electrode branch portions 210B_4. 23 and 27, it is shown that the first electrode 210_4 includes one first electrode branch part 210B_4, and the second electrode 220_4 includes one second electrode branch part 220B_4. have.
  • the display device 10_4 of FIGS. 23 and 24 is the same except that a smaller number of electrode branch portions 210B_4 and 220B_4 are included than the display device 10 of FIG. 2.
  • overlapping descriptions will be omitted and will be described focusing on differences.
  • the display device 10_4 of FIGS. 23 and 24 may include only one first electrode branch 210B_4 and one second electrode branch 220B_4.
  • the first portion 511_4 may be disposed so as to overlap only one side of the first electrode branch portion 210B_4 and the second electrode branch portion 220B_4 facing each other.
  • the display device 10_4 includes only one first electrode branch portion 210B_4 and one second electrode branch portion 220B_4, the size of each sub-pixel PXn may be reduced.
  • the light-emitting element 300 can be arranged at a high density within a certain region, so even if the size of one sub-pixel PXn decreases, the required number of light emission Devices 300 may be disposed. Furthermore, as the size of one sub-pixel PXn decreases, the size of one pixel PX including three sub-pixels PXn may decrease.
  • the second region IR2_4 disposed at the boundary between the adjacent sub-pixels PXn is a sub-pixel having a different ink S when the light emitting element 300 is aligned with one sub-pixel PXn. It can effectively prevent migration to (PXn).
  • each sub-pixel PXn may include different types of light emitting devices 300 to emit light of different wavelength bands.
  • 25 is a plan view illustrating three sub-pixels of the display device of FIG. 23.
  • 26 to 28 are schematic cross-sectional views illustrating a part of a manufacturing process of the display device of FIG. 25.
  • a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3 are different from each other.
  • a device 301_5, a second light emitting device 302_5, and a third light emitting device 303_5 may be included.
  • each of the sub-pixels PXn includes one first electrode branch part 210B_5 and one second electrode branch part 220B_5, the boundary between the neighboring sub-pixels PXn may be narrower.
  • each sub-pixel PXn includes different light-emitting elements 300_5
  • the ink S sprayed on the electrode during the manufacturing process of the display device 10_5 does not move to the neighboring sub-pixel PXn. It is important to avoid it.
  • the display device 10_5 according to an exemplary embodiment includes a first region IR1_5 and a second region IR2_5, and neighboring sub-pixels PXn when the ink S including the light emitting element 300_5 is ejected. ) Can effectively prevent the ink (S) from moving.
  • the first insulating layer 510_5 may include silicon oxycarbide to form a first portion 511_5 and a second portion 512_5 according to the irradiated plasma. .
  • the first portion may be a (511_5) formed.
  • the first part 511_5 is formed by irradiating the second plasma (2 nd Plasma) on the first sub-pixel PX1, and the first light emitting element 301_5 is disposed, and then the first plasma (1 st Plasma) is formed.
  • a second part 512_5 may be formed again except for a region overlapping with the first light emitting device 301_5 (shown in FIG. 27).
  • the forming process may be repeated to selectively form the first region IR1_5 in a partial region.
  • the ink S in which the light emitting element 300_5 is dispersed does not flow into the second region IR2_5 other than the first region IR1_5, and may be located only in the first region IR1_5.
  • the structure of the light-emitting device 300 is not limited to that shown in FIG. 9, and may have other structures.
  • 29 is a schematic diagram of a light emitting device according to another embodiment.
  • the light-emitting device 300 ′ may have a shape extending in one direction, but may have a partially inclined side surface. That is, the light emitting device 300 ′ according to the exemplary embodiment may have a partially conical shape.
  • the light emitting device 300 ′ may be formed so that a plurality of layers are not stacked in one direction, and each layer surrounds an outer surface of any other layer.
  • the light emitting device 300 ′ of FIG. 29 is the same as the light emitting device 300 of FIG. 9 except that the shapes of each layer are partially different.
  • the same content will be omitted and the differences will be described.
  • the first semiconductor layer 310 ′ may extend in one direction and both ends may be formed to be inclined toward the center.
  • the first semiconductor layer 310 ′ of FIG. 29 may have a rod-shaped or cylindrical body portion, and a conical end portion formed above and below the body portion, respectively.
  • the upper end of the main body may have a steeper slope than the lower end.
  • the active layer 330 ′ is disposed to surround the outer surface of the body portion of the first semiconductor layer 310 ′.
  • the active layer 330 ′ may have an annular shape extending in one direction.
  • the active layer 330 ′ may not be formed on the upper and lower portions of the first semiconductor layer 310 ′. That is, the active layer 330 ′ may contact only the parallel side surfaces of the first semiconductor layer 310 ′.
  • the second semiconductor layer 320 ′ is disposed to surround the outer surface of the active layer 330 ′ and the upper end of the first semiconductor layer 310 ′.
  • the second semiconductor layer 320 ′ may include an annular body portion extending in one direction and an upper end portion formed to have an inclined side surface. That is, the second semiconductor layer 320 ′ may directly contact the parallel side surface of the active layer 330 ′ and the inclined upper end of the first semiconductor layer 310 ′. However, the second semiconductor layer 320 ′ is not formed at the lower end of the first semiconductor layer 310 ′.
  • the electrode layer 370 ′ is disposed to surround the outer surface of the second semiconductor layer 320 ′. That is, the shape of the electrode layer 370 ′ may be substantially the same as the second semiconductor layer 320 ′. That is, the electrode layer 370 ′ may be in full contact with the outer surface of the second semiconductor layer 320 ′.
  • the insulating layer 380 ′ may be disposed to surround outer surfaces of the electrode layer 370 ′ and the first semiconductor layer 310 ′.
  • the insulating layer 380 ′ includes the electrode layer 370 ′ and may directly contact the lower end of the first semiconductor layer 310 ′ and the exposed lower end of the active layer 330 ′ and the second semiconductor layer 320 ′. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치는 기판, 상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 기판 상에서 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮도록 배치된 제1 절연층 및 상기 제1 절연층 상에서 상기 제1 전극과 상기 제2 전극 사이에 배치된 적어도 하나의 제1 발광 소자를 포함하고, 상기 제1 절연층은, 친수성을 갖는 재료를 포함하는 제1 부분 및 상기 제1 부분 이외의 영역으로 소수성을 갖는 재료를 포함하는 제2 부분을 포함하는 제1 서브 절연층 및 상기 제1 서브 절연층 하부에 위치한 제2 서브 절연층을 포함하고, 상기 제1 발광 소자의 적어도 일부는 상기 제1 부분 상에 배치된다.

Description

표시 장치 및 이의 제조 방법
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 이웃하는 화소 사이에 위치하는 구조물이 생략되고, 발광 소자의 정렬도가 개선된 표시 장치를 제공하고자 하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 일정 영역 내에 발광 소자를 선택적으로 배치시키는 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 기판 상에서 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮도록 배치된 제1 절연층 및 상기 제1 절연층 상에서 상기 제1 전극과 상기 제2 전극 사이에 배치된 적어도 하나의 제1 발광 소자를 포함하고, 상기 제1 절연층은, 친수성을 갖는 재료를 포함하는 제1 부분 및 상기 제1 부분 이외의 영역으로 소수성을 갖는 재료를 포함하는 제2 부분을 포함하는 제1 서브 절연층 및 상기 제1 서브 절연층 하부에 위치한 제2 서브 절연층을 포함하고, 상기 제1 발광 소자의 적어도 일부는 상기 제1 부분 상에 배치된다.
상기 제1 부분은 상기 제1 전극과 상기 제2 전극 사이에 위치할 수 있다.
상기 제1 부분은 물에 대한 접촉각이 5°이하이고 상기 제2 부분은 물에 대한 접촉각이 100° 이상일 수 있다.
상기 제1 절연층은 실리콘 옥시카바이드를 포함하며, 상기 제1 부분은 상기 제2 부분보다 산소 원자의 농도가 크고, 상기 제2 부분은 상기 제1 부분보다 불소 원자의 농도가 클 수 있다.
상기 제1 부분은 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 일 측부들과 부분적으로 중첩하도록 배치될 수 있다.
상기 제2 부분은 상기 제1 전극의 상기 제2 전극과 대향하지 않는 타 측부 및 상기 제2 전극의 상기 제1 전극과 대향하지 않는 타 측부와 중첩할 수 있다.
상기 제1 부분이 위치한 영역인 제1 영역 및 상기 제2 부분이 위치한 제2 영역이 정의되고, 상기 제2 영역은 상기 제1 영역을 둘러쌀 수 있다.
상기 제1 발광 소자는 상기 제2 영역에 배치된 상기 제1 발광 소자의 밀도보다 상기 제1 영역에 배치된 상기 제1 발광 소자의 밀도가 클 수 있다.
상기 제1 발광 소자에서 광이 방출된 영역이 출사되는 발광 영역이 정의되고, 상기 발광 영역은 상기 제1 영역을 포함할 수 있다.
상기 기판 상에서 서로 이격되어 배치된 제3 전극 및 제4 전극을 더 포함하고, 상기 제1 절연층은 상기 제3 전극과 상기 제4 전극 상에도 배치되며, 상기 제1 부분은 상기 제3 전극과 상기 제4 전극 사이에도 위치하고, 상기 제3 전극과 상기 제2 전극 사이에는 상기 제2 부분이 위치할 수 있다.
상기 제3 전극과 상기 제4 전극 사이에서 상기 제1 부분 상에 배치된 적어도 하나의 제2 발광 소자를 더 포함하고, 상기 제2 발광 소자는 상기 제1 발광 소자와 다른 파장대의 광을 방출할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되고, 제1 방향으로 연장된 제1 전극, 상기 제1 방향으로 연장되어 배치되고, 상기 제1 전극과 상기 제1 방향과 다른 제2 방향으로 이격된 제2 전극, 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮도록 배치된 제1 절연층 및 상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 절연층 상에 배치된 적어도 하나의 발광 소자를 포함하고, 상기 제1 절연층은, 친수성을 갖는 재료를 포함하고 상기 제1 전극과 상기 제2 전극 사이의 영역에 위치한 제1 부분 및 소수성을 갖는 재료를 포함하고 상기 제1 부분 이외의 영역인 제2 부분을 포함한다.
상기 제1 전극과 상기 제2 방향으로 이격된 제3 전극을 더 포함하고, 상기 제1 절연층은 상기 제3 전극 상에 배치되도록 연장되고, 상기 제1 전극과 상기 제3 전극 사이에는 상기 제2 부분이 위치하고, 상기 제1 전극과 상기 제2 전극 사이에 배치된 상기 발광 소자의 밀도는상기 제2 전극과 상기 제3 전극 사이에 배치된 상기 발광 소자의 밀도보다 클 수 있다.
상기 제1 부분은 물에 대한 접촉각이 5°이하이고 상기 제2 부분은 물에 대한 접촉각이 100° 이상일 수 있다.
상기 제1 절연층은 상기 제1 부분과 상기 제2 부분 하부에 위치한 서브 절연층을 더 포함할 수 있다.
적어도 하나의 상기 제1 부분은 상기 제1 방향으로 서로 이격되고, 상기 제1 부분 사이의 영역에는 상기 제2 부분이 위치할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판, 상기 기판 상에 서로 이격되어 배치된 제1 전극 및 제2 전극, 및 상기 제1 전극 및 상기 제2 전극을 덮는 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 친수성을 갖는 재료를 포함하는 제1 부분 및 소수성을 갖는 재료를 포함하는 제2 부분을 형성하는 단계 및 상기 제1 부분 상에서 상기 제1 전극과 상기 제2 전극 사이에 발광 소자를 배치하는 단계를 포함한다.
상기 제1 부분 및 상기 제2 부분을 형성하는 단계는, 상기 제1 절연층 상에 제1 플라즈마를 조사하여 상기 제1 부분을 형성하는 단계 및 상기 제1 부분 상에서 상기 제1 전극과 상기 제2 전극 사이의 영역에 제2 플라즈마를 조사하여 상기 제2 부분을 형성하는 단계를 포함할 수 있다.
상기 제1 절연층은 실리콘 옥시카바이드를 포함하며, 상기 제1 플라즈마는 불소(F)계 플라즈마이고 상기 제2 플라즈마는 산소(O)계 플라즈마일 수 있다.
상기 제1 절연층은 상기 제1 부분과 상기 제2 부분 하부에 위치한 서브 절연층을 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 친수성 영역과 소수성 영역을 포함하는 제1 절연층을 포함하고, 발광 소자는 친수성 영역 내에 선택적으로 배치될 수 있다. 표시 장치는 발광 소자가 배치되는 영역 이외의 영역에 남게 되는 발광 소자의 수를 최소화할 수 있고, 이웃한 화소 사이에 별도의 구조물이 생략되더라도 발광 소자를 특정 위치 내에 정렬시킬 수 있다. 이에 따라, 표시 장치는 화소의 크기가 작아지더라도 다른 화소와 구분하여 발광 소자를 정렬시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 3은 도 2의 X1-X1'선을 따라 자른 단면을 개략적으로 도시하는 단면도이다.
도 4는 도 3의 Q 부분을 확대한 확대도이다.
도 5는 일 실시예에 따른 제1 절연층 상에 잉크가 분사된 것을 나타내는 개략도이다.
도 6은 도 2의 X2-X2'선을 따라 다른 단면을 개략적으로 도시하는 단면도이다.
도 7은 일 실시예에 따른 표시 장치의 부분적인 단면을 개략적으로 도시하는 단면도이다.
도 8은 도 2의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 11 내지 도 18은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 개략도들이다.
도 19 및 도 20은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도들이다.
도 21은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 22는 도 21의 표시 장치의 일 서브 화소의 단면을 개략적으로 나타내는 단면도이다.
도 23은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 24는 도 23의 표시 장치의 일 서브 화소의 단면을 개략적으로 나타내는 단면도이다.
도 25는 도 23의 표시 장치의 3개의 서브 화소를 나타내는 평면도이다.
도 26 내지 도 28은 도 25의 표시 장치의 제조 공정 중 일부를 나타내는 개략적인 단면도들이다.
도 29는 다른 실시예에 따른 발광 소자의 개략도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있으나, 이에 제한되지 않고, 각 서브 화소(PXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3 개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
한편, 본 명세서에서 각 구성요소들을 지칭하는 '제1', '제2'등이 사용되나, 이는 상기 구성요소들을 단순히 구별하기 위해 사용되는 것이며, 반드시 해당 구성요소를 의미하는 것은 아니다. 즉, 제1, 제2 등으로 정의된 구성이 반드시 특정 구조 또는 위치에 제한되는 구성은 아니며, 경우에 따라서는 다른 번호들이 부여될 수 있다. 따라서, 각 구성요소들에 부여된 번호는 도면 및 이하의 서술을 통해 설명될 수 있으며, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 발광 영역(EMA2)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 발광 소자(300)는 후술할 바와 같이 활성층(330, 도 9에 도시)을 포함하고, 활성층(330)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 즉, 발광 소자(300)의 활성층(330)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 각 서브 화소(PXn)의 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 또한, 이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
도면에 도시되지 않았으나, 표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역을 포함할 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
표시 장치(10)의 각 서브 화소(PXn)는 복수의 전극(210, 220), 발광 소자(300) 및 적어도 하나의 절연층(510, 520, 550, 도 8에 도시)을 포함할 수 있다.
복수의 전극(210, 220)은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 특정 파장대의 광을 방출하도록 소정의 전압을 인가 받을 수 있다. 또한, 각 전극(210, 220)의 적어도 일부는 발광 소자(300)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수 있다.
복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 방향(DR1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(DR1)과 교차하는 방향인 제2 방향(DR2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다.
제1 전극(210)은 제1 방향(DR1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되어 제2 방향(DR2)으로 연장된 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 제1 방향(DR1)으로 인접한)에서 이웃하는 서브 화소의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(210S)들은 양 단이 상호 이격됨으로써 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(210B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고 제2 방향(DR2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)와 대향하여 배치된 제2 전극 줄기부(220S)와 이격된 상태에서 종지할 수 있다.
제2 전극(220)은 제1 방향(DR1)으로 연장되어 제1 전극 줄기부(210S)와 제2 방향(DR2)으로 이격되어 대향하는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되고 제2 방향(DR2)으로 연장된 제2 전극 가지부(220B)를 포함할 수 있다. 제2 전극 줄기부(220S)는 타 단부가 제1 방향(DR1)으로 인접한 다른 서브 화소(PXn)의 제2 전극 줄기부(220S)와 연결될 수 있다. 즉, 제2 전극 줄기부(220S)는 제1 전극 줄기부(210S)와 달리 제1 방향(DR1)으로 연장되어 각 서브 화소(PXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(PXn)를 가로지르는 제2 전극 줄기부(220S)는 각 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하고, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 제2 전극 가지부(220B)는 제2 전극 줄기부(220S)와 연결되고, 연장된 방향의 단부는 제1 전극 줄기부(210S)와 이격된 상태로 서브 화소(PXn) 내에 배치될 수 있다.
도면에서는 각 서브 화소(PXn)에 두 개의 제1 전극 가지부(210B)가 배치되고, 그 사이에 하나의 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 또한, 제1 전극(210)과 제2 전극(220)은 반드시 일 방향으로 연장된 형상만을 갖지 않고, 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써, 그 사이에 발광 소자(300)가 배치될 공간이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않을 수 있다.
또한, 제1 전극(210)과 제2 전극(220)은 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 장치(10)의 회로소자층(PAL, 도 7에 도시)과 전기적으로 연결될 수 있다. 도면에는 제1 전극 컨택홀(CNTD)은 각 서브 화소(PXn)의 제1 전극 줄기부(210S)마다 형성되고, 제2 전극 컨택홀(CNTS)은 각 서브 화소(PXn)들을 가로지르는 하나의 제2 전극 줄기부(220S)에 하나만이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 제2 전극 컨택홀(CNTS)의 경우에도 각 서브 화소(PXn) 마다 형성될 수 있다.
복수의 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 도면에 도시된 바와 같이, 발광 소자(300)들은 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치될 수 있다. 복수의 발광 소자(300) 중 적어도 일부는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부가 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)의 양 단부는 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에 놓이도록 배치될 수 있으나, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(300)는 양 단부과 제1 전극(210) 및 제2 전극(220)과 중첩하지 않도록 이들 사이에 배치될 수도 있다.
복수의 발광 소자(300)들은 각 전극(210, 220) 사이에서 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(300)는 일 방향으로 연장된 형상을 가지며, 각 전극, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향과 발광 소자(300)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
한편, 일 실시예에 따른 표시 장치(10)는 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 덮는 제1 절연층(510)을 포함하고, 각 서브 화소(PXn)들은 제1 절연층(510) 중 서로 다른 극성을 갖는 재료를 포함하는 제1 영역(IR1) 및 제2 영역(IR2)을 포함할 수 있다.
제1 절연층(510)은 표시 장치(10)의 각 서브 화소(PXn)에 배치될 수 있다. 제1 절연층(510)은 실질적으로 각 서브 화소(PXn)를 전면적으로 덮도록 배치될 수 있으며, 이웃한 다른 서브 화소(PXn)에도 연장되어 배치될 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 적어도 일부를 덮도록 배치될 수 있다. 도 2에 도시되지 않았으나, 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 일부, 구체적으로 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 일부 영역을 노출하도록 배치될 수 있다. 이에 대한 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.
제1 절연층(510)은 부분적으로 친수성을 갖는 재료를 포함하는 영역과 소수성을 갖는 재료를 포함하는 영역이 형성될 수 있다. 친수성을 갖는 재료를 포함하는 영역은 제1 영역(IR1)이고, 소수성을 갖는 재료를 포함하는 영역은 제2 영역(IR2)일 수 있다. 도 2에 도시된 바와 같이, 표시 장치(10)의 각 서브 화소(PXn)에는 제1 영역(IR1)과 제2 영역(IR2)이 형성될 수 있다.
제1 영역(IR1)은 각 서브 화소(PXn)마다 위치할 수 있다. 제1 영역(IR1)은 각 서브 화소(PXn)마다 배치된 제1 전극(210) 및 제2 전극(220)과 중첩할 수 있다. 구체적으로, 제1 영역(IR1)은 제1 전극 가지부(210B), 제2 전극 가지부(220B) 및 이들이 이격된 사이 영역을 포함하도록 위치할 수 있다. 복수의 제1 영역(IR1)들은 각 서브 화소(PXn) 마다 형성됨으로써, 이웃하는 서브 화소(PXn)들에 배치된 제1 영역(IR1)들은 일 방향, 예컨대 제1 방향(DR1) 또는 제2 방향(DR2)으로 이격될 수 있다. 즉, 제1 영역(IR1)은 실질적으로 표시 장치(10)의 전면적으로 섬형, 또는 선형의 패턴을 형성할 수 있다.
제2 영역(IR2)은 제1 영역(IR1) 이외의 영역으로, 제1 영역(IR1)을 둘러싸도록 형성될 수 있다. 제2 영역(IR2)은 제1 영역(IR1)을 둘러싸도록 형성되며, 각 서브 화소(PXn)마다 연결되어 일체화될 수 있다. 일 실시예에서, 제2 영역(IR2)은 이웃하는 서브 화소(PXn)의 경계에 위치할 수 있다. 제2 영역(IR2)은 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)들, 예컨대 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)들 간의 경계에서 제2 방향(DR2)으로 연장되도록 형성될 수 있다. 또한 도면에 도시되지 않았으나, 제2 영역(IR2)은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)들과 각각 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들 간의 경계에서 제1 방향(DR1)으로 연장되도록 형성될 수도 있다. 즉, 제2 영역(IR2)은 실질적으로 표시 장치(10)의 전면적으로 격자형 패턴을 형성할 수 있다.
일 실시예에 따르면, 표시 장치(10)는 각 서브 화소(PXn) 마다 배치된 제1 영역(IR1) 및 제1 영역(IR1) 이외의 영역인 제2 영역(IR2)을 포함하고, 각 서브 화소(PXn) 마다 배치된 발광 소자(300)들은 제1 영역(IR1)에 배치될 수 있다. 제1 영역(IR1)은 제1 전극(210)과 제2 전극(220) 사이, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 위치할 수 있다. 발광 소자(300)는 제1 영역(IR1) 내에서 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 정렬될 수 있다. 이에 따라 제1 영역(IR1)은 발광 소자(300)들이 배치되고 발광 소자(300)에서 방출된 광이 출사되는 영역인 발광 영역(EMA)에 포함될 수 있다. 즉, 각 서브 화소(PXn)들의 발광 영역(EMA)은 제1 영역(IR1)보다 더 큰 면적을 가질 수 있다. 다만, 이에 제한되는 것은 아니며, 발광 영역(EMA)과 제1 영역(IR1)은 실질적으로 동일한 면적을 가질 수도 있다.
예시적인 실시예에서, 발광 소자(300)는 표시 장치(10)의 제조 공정 중 발광 소자(300)가 분산된 잉크(S, 도 5에 도시)를 전극(210, 220) 상에 분사하고, 각 전극(210, 220)에 정렬 신호를 인가함으로써 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 여기서, 발광 소자(300)가 분산된 잉크(S)는 전극(210, 220) 상의 제1 절연층(510) 상에 분사될 수 있고, 제1 절연층(510) 상에서 유동성을 갖고 인접한 영역으로 이동할 수 있다. 일 실시예에 따른 표시 장치(10)는 제1 절연층(510) 중 서로 다른 극성을 갖는 재료를 포함하는 제1 영역(IR1) 및 제2 영역(IR2)을 포함하여, 발광 소자(300)가 분산된 잉크(S)가 제1 영역(IR1) 내에 위치하도록 유도할 수 있다.
잉크(S)는 제1 절연층(510) 중 제2 영역(IR2)에 위치하는 재료보다 제1 영역(IR1)에 위치하는 재료와 비교적 강한 인력을 형성할 수 있고, 제1 절연층(510) 상에 분사된 잉크(S)는 제1 영역(IR1) 내에 위치하도록 분사될 수 있다. 제1 영역(IR1)이 발광 소자(300)가 정렬되는 제1 전극(210)과 제2 전극(220) 사이에 형성됨에 따라, 발광 소자(300)가 분산된 잉크(S)가 제1 영역(IR1) 상에 위치함으로써 대부분의 발광 소자(300)들은 제1 전극(210)과 제2 전극(220) 사이에 정렬될 수 있다. 표시 장치(10)의 각 화소(PX) 또는 서브 화소(PXn)들은 제1 영역(IR1)과 제2 영역(IR2)을 포함함에 따라 표시 장치(10)의 제조 공정에서 발광 소자(300)가 분산된 잉크(S)가 특정 영역 내로 위치하도록 유도할 수 있고, 제1 전극(210)과 제2 전극(220) 사이의 영역 이외에 다른 영역에 위치하는 발광 소자(300)의 수를 최소화할 수 있다. 즉, 일 실시예에 따른 표시 장치(10)는 제조 공정 중에 손실되거나 각 서브 화소(PXn) 내에서 전극(210, 220)과 연결되지 않고 불량으로 잔존하는 발광 소자(300)의 수를 최소화할 수 있다.
또한, 표시 장치(10)는 이웃하는 서브 화소(PXn)들 간의 경계에 별도의 구조물이 배치되지 않고, 상기 구조물이 생략되더라도 표시 장치(10)의 제조 공정 중에 발광 소자(300)가 분산된 잉크(S)가 다른 서브 화소(PXn)로 흐르는 것을 방지할 수 있다. 각 서브 화소(PXn)에 분사된 잉크(S)는 제1 영역(IR1) 내에 위치하도록 유도되고, 제1 영역(IR1)과 제2 영역(IR2)의 경계에서 제2 영역(IR2)으로 흐르는 것이 방지될 수 있다. 각 서브 화소(PXn)들의 경계에는 제2 영역(IR2)이 형성되고, 하나의 서브 화소(PXn)에 분사된 잉크(S)는 이웃하는 다른 서브 화소(PXn)와의 경계를 넘어 이동하는 것이 방지될 수 있다.
일 실시예에 따르면, 표시 장치(10)의 제1 절연층(510)은 제1 서브 절연층(511, 512) 및 제2 서브 절연층(513)을 포함하고, 제1 서브 절연층(511, 512)은 제1 부분(511) 및 제2 부분(512)을 포함할 수 있다. 제1 부분(511)과 제2 부분(512)이 배치된 영역은 상술한 제1 영역(IR1) 및 제2 영역(IR2)을 형성할 수 있다. 발광 소자(300)들이 배치되는 제1 영역(IR1)은 제1 절연층(510) 중 친수성 재료를 포함하는 제1 부분(511)이 위치하는 영역이고, 제2 영역(IR2)은 소수성 재료를 포함하는 제2 부분(512)이 위치하는 영역일 수 있다. 이에 대한 자세한 설명은 다른 도면이 더 참조된다.
도 3은 도 2의 X1-X1'선을 따라 자른 단면을 개략적으로 도시하는 단면도이다. 도 4는 도 3의 Q 부분을 확대한 확대도이다. 도 5는 일 실시예에 따른 제1 절연층 상에 잉크가 분사된 것을 나타내는 개략도이다. 도 6은 도 2의 X2-X2'선을 따라 다른 단면을 개략적으로 도시하는 단면도이다.
도 3 내지 도 6은 하나의 서브 화소(PXn)의 단면을 개략적으로 도시한 것이며, 일 실시예에 따른 표시 장치(10)의 구조가 이에 제한되는 것은 아니다. 도 3 내지 도 6에서는 각 서브 화소(PXn) 내에 배치되는 제1 전극(210), 제2 전극(220), 제1 절연층(510) 및 발광 소자(300) 만을 도시하고 있으며, 표시 장치(10)는 이들 이외에 다른 복수의 부재들을 더 포함할 수 있다.
도 3 내지 도 6을 참조하면, 일 실시예에 따른 표시 장치(10)는 회로소자층(PAL) 및 회로소자층(PAL) 상에 위치하는 발광층(EML)을 포함할 수 있다. 이들의 구체적인 구조에 대한 설명은 후술하기로 한다. 발광층(EML)은 발광 소자(300)가 배치된다. 발광층(EML)은 제1 전극(210), 제2 전극(220), 제1 절연층(510) 및 발광 소자(300)를 포함할 수 있다. 제1 전극(210), 제2 전극(220) 및 발광 소자(300)에 대한 설명은 상술한 바와 동일하다.
제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 덮도록 배치되고, 발광 소자(300)는 제1 절연층(510) 상에서 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 도면에서는 발광 소자(300)의 양 단부가 제1 전극(210)과 제2 전극(220)에 각각 중첩하는 위치에 배치된 것을 도시하고 있으나, 이에 제한되지 않는다.
일 실시예에 따른 제1 절연층(510)은 제2 서브 절연층(513), 제2 서브 절연층(513)의 일부 영역 상에 형성된 제1 부분(511) 및 제1 부분(511) 이외의 영역 상에 형성된 제2 부분(512)을 포함할 수 있다. 제2 서브 절연층(513)은 제1 전극(210)과 제2 전극(220)을 덮도록 배치되어 제1 영역(IR1) 및 제2 영역(IR2)에 걸쳐 배치될 수 있다. 제2 서브 절연층(513)은 제1 전극(210) 및 제2 전극(220)과 직접 접촉하도록 배치될 수 있으며, 이웃한 서브 화소(PXn)로 연장되어 배치될 수 있다.
제1 부분(511)은 제2 서브 절연층(513) 상의 일부 영역에 형성될 수 있다. 제1 부분(511)은 각 서브 화소(PXn) 내에 배치된 제1 전극(210)의 일부와 제2 전극(220) 상에 형성될 수 있다. 제1 부분(511)은 각 서브 화소(PXn) 내에만 배치될 수 있다. 도면에서는 제1 부분(511)이 단면상 제1 전극(210)의 일부 영역, 즉 제1 전극(210)의 절반과 중첩하고, 제2 전극(220)은 단면상 전부를 덮도록 형성된 것이 도시되어 있다. 즉, 제1 부분(511)은 제1 전극(210)의 경우 제2 전극(220)과 대향하는 일 측과만 중첩하되, 제2 전극(220)의 경우 제1 전극(210)과 대향하는 양 측과 모두 중첩하도록 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서 제1 부분(511)은 제1 전극(210)과 전부 중첩하도록 형성되거나, 제2 전극(220)의 일부와 중첩하도록 형성될 수도 있다. 제1 부분(511)이 형성된 영역은 제1 영역(IR1)을 이룰 수 있다. 복수의 발광 소자(300)들은 제1 영역(IR1) 내에서 제1 부분(511) 상에 배치될 수 있다.
제2 부분(512)은 제2 서브 절연층(513) 상에서 제1 부분(511)이 형성되지 않은 영역에 형성될 수 있다. 제2 부분(512)은 이웃하는 서브 화소(PXn)의 경계에도 배치될 수 있으며, 하나의 서브 화소(PXn)에 배치된 제2 부분(512)은 이웃하는 서브 화소(PXn)로 연장되어 상호 연결될 수 있다. 도 6에 도시된 바와 같이 일 서브 화소(PXn)의 제1 전극(210)과 다른 서브 화소(PXn)의 제1 전극(210) 사이의 영역에는 제2 서브 절연층(513)과 제2 부분(512) 만이 배치될 수 있다. 제2 부분(512)이 형성된 영역은 제2 영역(IR2)을 이룰 수 있고, 제2 부분(512) 상에는 발광 소자(300)들이 거의 배치되지 않을 수 있다. 즉, 예시적인 실시예에서, 제1 영역(IR1) 또는 제1 부분(511) 상에 배치된 발광 소자(300)의 밀도는 제2 영역(IR2) 또는 제2 부분(512) 상에 배치된 발광 소자(300)의 밀도보다 클 수 있다.
제1 부분(511)은 친수성 재료를 포함하고, 제2 부분(512)은 소수성 재료를 포함할 수 있다. 즉, 제1 절연층(510)은 상면에 서로 다른 극성을 갖는 영역이 형성될 수 있다. 일 실시예에 따르면, 표시 장치(10)의 제조 공정 중에서 제1 절연층(510) 상에 형성된 서로 다른 극성을 갖는 영역은 발광 소자(300)가 분산된 잉크(S)가 특정 영역, 예컨대 친수성 재료를 포함하는 제1 부분(511) 상에만 위치하도록 유도할 수 있다.
도 5에 도시된 바와 같이, 표시 장치(10)의 제조 공정에서, 제1 전극(210)과 제2 전극(220) 상에는 발광 소자(300)가 분산된 잉크(S)가 분사될 수 있다. 예시적인 실시예에서, 제1 영역(IR1)을 형성하는 제1 부분(511)은 잉크(S)가 제2 부분(512) 상으로 이동하는 것을 방지할 수 있다. 각 서브 화소(PXn)에 분사된 잉크(S)는 제1 영역(IR1) 내에 분사되어 초기의 위치를 유지할 수 있으며, 제1 영역(IR1)이 아닌 제2 영역(IR2)에 분사된 잉크(S)는 친수성을 갖는 재료를 포함하는 제1 부분(511)과 강한 인력을 형성하여 제1 영역(IR1) 내로 이동할 수 있다. 이에 따라 잉크(S) 내에 분산된 발광 소자(300)들 중에서 제1 전극(210)과 제2 전극(220) 사이에 위치하는 발광 소자(300)의 수가 커질 수 있다.
이러한 제1 절연층(510)의 퍼짐 방지 기능은 제1 절연층(510)의 제1 부분(511) 및 제2 부분(512)과 잉크(S) 사이의 표면 에너지(surface energy) 차이를 제어함으로써 유도할 수 있다. 상술한 바와 같이, 제1 부분(511)은 친수성을 갖는 재료를 포함하고, 제2 부분(512)은 소수성을 갖는 재료를 포함할 수 있고, 제1 부분(511)과 잉크(S) 사이의 표면 에너지와 제2 부분(512)과 잉크(S) 사이의 표면 에너지는 서로 다를 수 있다.
제1 절연층(510) 상에 분사된 잉크(S)는 표면에너지를 최소화하기 위한 형태를 가질 수 있다. 잉크(S)는 표면에너지를 최소화하기 위해 구형 또는 반타원 형의 형상을 가질 수 있다.
여기서, 잉크(S)가 제1 부분(511) 상에, 즉 제1 영역(IR1) 내에 위치하는 경우를 예시하면, 잉크(S)는 제1 부분(511)과 제2 부분(512)의 경계에서 제1 부분(511)과 잉크(S) 사이의 계면 및 잉크(S)와 공기 사이의 계면을 형성할 수 있다. 잉크(S)는 이들 각각의 계면에서 형성되는 표면에너지를 갖고, 상기 표면에너지 값이 최소화하기 위한 거동을 보일 수 있다.
예를 들어, 제1 영역(IR1)을 형성하는 제1 부분(511) 상에 잉크(S)가 위치할 경우, 유체의 움직임에 따라 잉크(S)는 무작위의 방향으로 이동하려는 제1 힘(F1)을 가질 수 있다. 이러한 제1 힘(F1)은 잉크(S) 내에 포함된 유체의 움직임에 의한 것, 또는 잉크(S)에 작용하는 중력에 의한 힘이거나, 잉크(S)의 표면에너지를 최소화 하기 위해 가해지는 힘일 수도 있다. 제1 힘(F1)은 잉크(S)와 제1 부분(511) 사이의 제1 표면에너지(γSL) 및 잉크(S)와 공기 사이의 제2 표면에너지(γLV)의 합이 최소화되는 방향으로 가해질 수 있다. 도 5와 같이, 잉크(S)와 제1 부분(511) 사이의 제1 표면에너지(γSL)가 잉크(S)와 공기 사이의 제2 표면에너지(γLV)보다 작은 값을 갖는 경우, 잉크(S)는 제1 부분(511)과의 계면을 넓히기 위해 제1 힘(F1)을 받아 이동할 수 있다.
잉크(S)가 제1 영역(IR1)과 제2 영역(IR2) 사이에 위치하여 제1 힘(F1)에 의해 제2 영역(IR2)으로 이동하게 될 경우, 잉크(S)는 제2 부분(512)과 새로운 계면을 형성할 수 있다. 다만, 잉크(S)와 제2 부분(512)의 계면에서 형성되는 제3 표면에너지(γSL')가 큰 값을 갖는 경우, 잉크(S)의 표면이 갖는 전체 표면에너지는 더 큰 값을 갖게될 수 있다. 이를 방지하기 위해, 잉크(S)는 제2 부분(512)과의 계면을 최소화하는 방향으로 가해지는 힘, 즉 제2 힘(F2)을 받게 된다. 잉크(S)에 가해지는 제2 힘(F2)이 제1 힘(F1)보다 큰 경우, 잉크(S)는 제1 부분(511)과 제2 부분(512) 사이의 경계에서 이동하지 않을 수 있다. 상술한 바에 따라 일 실시예에 따른 표시 장치(10)의 제조 공정에서, 발광 소자(300)가 분산된 잉크(S)를 일정 영역 내, 예컨대 제1 영역(IR1) 내에 위치하도록 유도할 수 있다. 즉, 각 서브 화소(PXn)에 분사된 잉크(S)가 제1 영역(IR1) 이외의 영역으로 퍼지는 것을 방지할 수 있다. 이를 통해 잉크(S) 내에 분산된 발광 소자(300)들이 제1 영역(IR1)에만 위치하도록 유도하고,제1 영역(IR1) 내에서 전극(210, 220) 사이에 배치되는 발광 소자(300)의 수를 증가시킬 수 있다.
나아가, 도 6에 도시된 바와 같이 서로 다른 서브 화소(PXn) 사이에 제2 영역(IR2)을 형성함으로써 이들을 구분하는 부재들이 배치되지 않더라도, 잉크(S)가 이웃하는 서브 화소(PXn)로 퍼지는 것을 방지할 수 있다. 각 서브 화소(PXn)마다 서로 다른 종류의 발광 소자(300)가 배치되는 경우, 표시 장치(10)의 제조 공정 중에 특정 서브 화소(PXn)에 배치되는 발광 소자(300)가 다른 서브 화소(PXn)에 배치되는 것을 방지할 필요가 있다. 여기서, 일 실시예에 따른 표시 장치(10)는 이웃하는 서브 화소(PXn) 사이에 제2 영역(IR2)을 형성함으로써, 별도의 부재가 배치되지 않더라도 각 서브 화소(PXn)마다 서로 다른 종류의 발광 소자(300)들을 배치할 수 있다.
한편, 일 실시예에 따르면, 제1 부분(511)은 친수성 재료를 포함하고, 제2 부분(512)은 소수성 재료를 포함할 수 있다. 발광 소자(300)가 분산된 잉크(S)가 친수성 용매를 포함하는 경우, 제1 부분(511)과 제2 부분(512)의 경계에서 잉크(S)에 가해지는 제2 힘(F2)은 제1 힘(F1)보다 큰 값을 가질 수 있고, 이에 따라 잉크(S)는 서브 화소(PXn) 내에서 퍼지는 것이 방지될 수 있다. 다만, 제1 부분(511)과 제2 부분(512)에 포함된 재료의 극성은 이에 제한되지 않는다. 표시 장치(10)의 제조 공정에서 발광 소자(300)가 분산된 잉크(S)의 극성에 따라 제1 부분(511)과 제2 부분(512)에 포함된 재료의 극성은 반대가 될 수 있다.
예시적인 실시예에서, 제1 부분(511)은 물에 대한 접촉각(Contact angle)이 30°이하, 또는 5°이하의 값을 갖는 재료를 포함할 수 있고, 제2 부분(512)은 물에 대한 접촉각(Contact angle)이 80° 이상, 또는 150° 이상의 값을 갖는 재료를 포함할 수 있다. 발광 소자(300)가 분산된 잉크(S)가 물과 같이 친수성인 경우, 제1 부분(511)도 친수성 재료를 포함하고 제2 부분(512)은 소수성 재료를 포함함으로써, 잉크(S)가 제1 영역(IR1) 이외의 영역으로 퍼지는 것을 방지할 수 있다. 다만, 이에 제한되지 않으며 상술한 바와 같이, 제1 부분(511)과 제2 부분(512)에 포함된 재료의 극성은 반대일 수도 있다.
또한, 발광 소자(300)는 각 서브 화소(PXn) 내에서 제1 영역(IR1)에만 배치되지 않을 수도 있다. 경우에 따라서 일부의 발광 소자(300)들은 제2 영역(IR2)에 위치할 수도 있다. 일 실시예에 따른 표시 장치(10)는 제1 영역(IR1)에 배치된 발광 소자(300)의 밀도가 제2 영역(IR2)에 배치된 발광 소자(300)의 밀도보다 클 수 있다.
상술한 제1 절연층(510)의 구조는 표시 장치(10)의 제조 공정에서, 제1 절연층(510)을 형성한 뒤, 제1 절연층(510 상에 서로 다른 플라즈마를 조사함으로써 제1 부분(511)과 제2 부분(512) 및 제2 서브 절연층(513)이 형성된 것일 수 있다. 제1 절연층(510)은 제1 플라즈마(1 st Plasma, 도 12에 도시)를 조사하여 제1 부분(511)이 형성되고, 제2 플라즈마(2 nd Plasma, 도 14에 도시)를 조사하여 제2 부분(512)이 형성되며 상기 플라즈마들이 조사되지 않은 영역에 제2 서브 절연층(513)이 형성된 것일 수 있다.
일 실시예에 따르면, 제1 절연층(510)은 무기물 절연물질을 포함할 수 있다. 일 예로, 제1 절연층(510)은 실리콘 옥시카바이드(Silicon Oxycarbide, SiOC x)를 포함할 수 있다. 제1 절연층(510)은 실리콘 옥시카바이드를 포함하여 실리콘-산소(Si-O) 결합 및 실리콘-탄소(Si-C) 결합을 함유할 수 있다. 여기서, 실리콘-탄소(Si-C) 결합은 플라즈마가 조사되면 상기 결합이 분해되고 조사된 플라즈마에 따라 다른 결합이 형성될 수 있다. 예시적인 실시예에서, 표시 장치(10)의 제조 공정에서 제1 절연층(510)에 조사되는 제1 플라즈마(1 st Plasma)는 불소(F)계 플라즈마이고, 제2 플라즈마(2 nd Plasma)는 산소(O)계 플라즈마일 수 있다. 이에 따라 제1 부분(511)은 제2 플라즈마(2 nd Plasma)가 조사되어 형성되는 실리콘-산소(Si-O) 결합을 함유하고, 제2 부분(512)은 제1 플라즈마(1 st Plasma)가 조사되어 형성된 실리콘-플루오로메틸(Si-CnFm) 결합을 함유할 수 있다. 제2 서브 절연층(513)은 상기 플라즈마들이 조사되지 않고 제1 절연층(510)과 동일한 재료를 포함하는 영역일 수 있다.
또한, 일 실시예에 따르면 제1 절연층(510)은 실리콘 옥시카바이드(SiOCx)를 포함하여 조사되는 플라즈마에 따라 서로 다른 결합을 함유하는 영역이 형성될 수 있다. 즉, 실리콘 옥시카바이드(SiOCx)는 제1 플라즈마(1 st Plasma)가 조사되어 실리콘-플루오로메틸(Si-CnFm) 결합이 형성된 후, 제2 플라즈마(2 nd Plasma)가 조사되면 실리콘-산소(Si-O) 결합이 형성될 수 있다. 실리콘 옥시카바이드(SiOCx)가 함유하는 실리콘(Si)은 결합을 형성하는 원소의 종류에 상관없이 플라즈마가 조사되면 상기 결합이 분해되고 새로운 결합을 형성할 수 있다. 다시 말해, 제1 절연층(510)은 제1 플라즈마(1 st Plasma) 또는 제2 플라즈마(2 nd Plasma)를 조사하여 상면을 선택적 또는 가역적으로 표면 개질할 수 있다. 이에 대한 설명은 후술하기로 한다.
제1 부분(511)은 실리콘-산소(Si-O) 결합, 또는 실리콘-하이드록사이드(Si-OH) 결합을 함유하여, 친수성 극성을 갖고, 물에 대한 접촉각이 작은 값을 가질 수 있다. 반면에, 제2 부분(512)은 실리콘-플루오로메틸(Si-CnFm) 결합을 함유하여, 소수성 극성을 갖고 물에 대한 접촉각이 큰 값을 가질 수 있다. 이에 따라, 표시 장치(10)의 제조 공정에 있어서 제1 절연층(510) 상에 분사된 잉크(S)는 친수성 극성을 갖는 제1 부분(511)이 형성된 제1 영역(IR1) 내에 위치하도록 유도될 수 있다.
제1 절연층(510)의 이러한 형상은 실질적으로 하나의 절연층 상에 제1 플라즈마(1 st Plasma) 또는 제2 플라즈마(2 nd Plasma)가 조사되어 일부 영역에 서로 다른 결합을 함유하는 제1 부분(511)과 제2 부분(512)이 형성된 것일 수 있다. 도면에서는 제1 부분(511), 제2 부분(512) 및 제2 서브 절연층(513)이 별개의 층으로 구분되는 것으로 도시되어 있으나, 이에 제한되지 않는다. 제1 절연층(510)은 제1 부분(511), 제2 부분(512) 및 제2 서브 절연층(513)이 일체화되어 형성되고, 위치에 따른 물질의 성분비 또는 결합의 종류가 달라질 수 있다. 또한, 경우에 따라서는 제1 절연층(510)은 제2 서브 절연층(513) 상에 친수성 재료를 포함하는 층을 배치하여 제1 부분(511)을 형성하고, 제1 부분(511) 이외의 영역에 소수성 재료를 포함하는 층을 배치하여 제2 부분(512)을 형성한 것일 수도 있다.
예시적인 실시예에서, 제1 절연층(510)은 제2 서브 절연층(513)과, 제2 서브 절연층(513)보다 산소(O) 원자의 함량이 큰 제1 부분(511), 및 제2 서브 절연층(513)과 제1 부분(511)보다 불소(F) 원자의 함량이 큰 제2 부분(512)을 포함할 수 있다. 또는, 제1 절연층(510)은 제1 영역(IR1)에서 하부 영역에서 상부 영역으로 갈수록 산소(O) 원자의 함량이 증가하고, 제2 영역(IR2)에서 하부 영역에서 상부 영역으로 갈수록 불소(F) 원자의 함량이 증가할 수 있다. 제1 절연층(510)의 하부 영역은 제2 서브 절연층(513)일 수 있다. 또한, 제1 절연층(510)의 제1 영역(IR1)의 상부 영역에 위치하여 산소(O) 원자의 함량이 큰 부분은 제1 부분(511)인 것이고, 제1 절연층(510)의 제2 영역(IR2)의 상부 영역에 위치하여 불소(F) 원자의 함량이 큰 부분은 제2 부분(512)일 수 있다.
일 실시예에 따른 제1 절연층(510)은 실리콘 옥시카바이드(SiOCx)를 포함하되, 다른 영역에 비해 산소(O) 원자의 함량이 큰 제1 부분(511), 및 다른 영역에 비해 불소(F) 원자의 함량이 큰 제2 부분(512)을 포함할 수 있다. 산소(O) 원자의 함량이 큰 제1 부분(511)은 친수성을 갖고, 불소(F) 원자의 함량이 큰 제2 부분(512)은 소수성을 가짐에 따라 제1 절연층(510) 상에 분사된 잉크(S)는 임의의 영역, 예컨대 제1 부분(511) 상에 위치하도록 유도될 수 있다.
한편, 몇몇 실시예에서 제1 전극(210)과 제2 전극(220) 상에는 각각 접촉 전극(260, 도 7에 도시)이 더 배치될 수 있다. 접촉 전극(260)은 실질적으로 제1 절연층(510) 상에 배치되며, 접촉 전극(260)의 적어도 일부는 제1 전극(210) 및 제2 전극(220)과 접촉하거나 전기적으로 연결될 수 있다.
도 7은 일 실시예에 따른 표시 장치의 부분적인 단면을 개략적으로 도시하는 단면도이다.
도 7을 참조하면, 일 실시예에 따른 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 노출하도록 형성되고, 표시 장치(10)는 상기 개구부를 통해 노출된 제1 전극(210) 및 제2 전극(220)과 접촉하는 접촉 전극(260)을 더 포함할 수 있다. 제1 절연층(510)은 전극(210, 220)을 덮도록 배치되고, 상기 개구부는 전극(210, 220)과 중첩되도록 형성되어 전극(210, 220)의 일부 영역을 노출시킬 수 있다. 도면에 도시된 바와 같이, 상기 개구부는 전극(210, 220)의 평탄한 상면 전체를 노출시키고, 전극(210, 220)의 경사진 측면을 부분적으로 노출시킬 수 있다. 다만, 이에 제한되는 것은 아니다. 제1 절연층(510)에 형성되는 개구부는 전극(210, 220)의 상면 중 일부만을 노출시킬 수도 있다.
접촉 전극(260)은 전극(210, 220) 상에 배치된다. 접촉 전극(260)은 상기 개구부를 통해 전극(210, 220)의 노출된 영역 및 발광 소자(300)의 적어도 일 단부와 접촉할 수 있다. 접촉 전극(260)은 제1 전극(210) 상에 배치되는 제1 접촉 전극(261) 및 제2 전극(220) 상에 배치되는 제2 접촉 전극(262)을 포함한다. 제1 접촉 전극(261)은 제1 전극(210)의 노출된 영역 및 발광 소자(300)의 일 단부와 접촉하고, 제2 접촉 전극(262)은 제2 전극(220)의 노출된 영역 및 발광 소자(300)의 타 단부와 접촉할 수 있다.
도 7에 도시된 바와 같이, 제1 절연층(510)의 상기 개구부는 제1 전극(210) 및 제2 전극(220)의 상면을 포함하여 측면의 적어도 일부를 노출시킬 수 있다. 이 경우 상기 개구부에 의해 노출되는 전극(210, 220)의 면적이 넓어지고, 접촉 전극(260)은 전극(210, 220)과 더 많은 영역에서 접촉할 수 있다. 이에 따라, 접촉 전극(260)과 전극(210, 220) 사이의 컨택 저항을 줄일 수 있다.
표시 장치(10)의 제조 공정에서 전극(210, 220)을 전면적으로 덮는 제1 절연층(510)을 형성한 뒤, 발광 소자(300)는 제1 영역(IR1) 내에 정렬시킬 수 있다. 이후 제1 절연층(510) 상에 전극(210, 220)의 일부를 노출시키는 상기 개구부를 형성하고, 발광 소자(300)의 적어도 일 단부 및 전극(210, 220)의 적어도 일부 영역과 접촉하는 접촉 전극(260)을 형성할 수 있다. 일 실시예에 따른 표시 장치(10)는 제1 절연층(510)이 전극(210, 220)을 전면적으로 덮더라도, 상기 개구부를 통해 노출된 전극(210, 220)과 발광 소자(300)에 접촉하는 접촉 전극(260)을 더 포함함으로써, 전극(210, 220)으로부터 전달되는 전기 신호를 접촉 전극(260)을 통해 발광 소자(300)에 전달할 수 있다.
예시적인 실시예에서, 제1 접촉 전극(261)은 제1 전극(210) 및 발광 소자(300)의 일 단부와 접촉하고, 제2 접촉 전극(262)은 제2 전극(220) 및 발광 소자(300)의 타 단부와 접촉할 수 있다. 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 상기 일 방향에 따른 양 단부에서 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 접촉할 수 있다. 접촉 전극(260)은 발광 소자(300)의 양 단부면을 포함하여, 발광 소자(300)의 측면 중 상기 양 단부와 인접한 영역에도 접촉할 수 있다. 즉, 접촉 전극(260)은 발광 소자(300)의 양 단부를 둘러싸도록 접촉할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 표시 장치(10)의 구조가 도 3 내지 도 7에 제한되는 것은 아니며, 이와 다른 구조를 갖거나 회로소자층(PAL) 상에 더 많은 수의 부재들이 배치될 수 있다. 도면에서는 도시하지 않았으나, 표시 장치(10)는 각 전극(210, 220)의 하부에 위치하는 회로소자층(PAL)과, 각 전극(210, 220) 및 발광 소자(300)의 적어도 일부를 덮도록 배치되는 제2 절연층(520, 도 8에 도시) 및 패시베이션층(550, 도 8에 도시)을 포함할 수 있다. 이하에서는 도 8을 참조하여 표시 장치(10)의 구조에 대하여 자세히 설명하도록 한다.
도 8은 도 2의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다.
도 8은 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 8은 임의의 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시한다.
도 2 및 도 8을 참조하면, 표시 장치(10)는 회로소자층(PAL)과 발광층(EML)을 포함할 수 있다. 회로소자층(PAL)은 기판(110), 버퍼층(115), 차광층(BML), 제1 및 제2 트랜지스터(120, 140) 등을 포함하고, 발광층(EML)은 제1 및 제2 트랜지스터(120, 140)의 상부에 배치된 복수의 전극(210, 220), 발광 소자(300), 복수의 절연층(510, 520, 550) 등을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 기판(110) 상에 배치될 수 있다. 차광층(BML)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)은 후술하는 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 차광층(BML2)은 제2 트랜지스터(140)의 제2 드레인 전극(143)과 전기적으로 연결될 수 있다.
제1 차광층(BML1)과 제2 차광층(BML2)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 중첩하도록 배치된다. 제1 및 제2 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(115)은 차광층(BML)과 기판(110) 상에 배치된다. 버퍼층(115)은 차광층(BML)을 포함하여 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(115)은 차광층(BML)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
제1 활성물질층(126)은 제1 도핑 영역(126a), 제2 도핑 영역(126b) 및 제1 채널 영역(126c)을 포함할 수 있다. 제1 채널 영역(126c)은 제1 도핑 영역(126a)과 제2 도핑 영역(126b) 사이에 배치될 수 있다. 제2 활성물질층(146)은 제3 도핑 영역(146a), 제4 도핑 영역(146b) 및 제2 채널 영역(146c)을 포함할 수 있다. 제2 채널 영역(146c)은 제3 도핑 영역(146a)과 제4 도핑 영역(146b) 사이에 배치될 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 활성물질층(126) 및 제2 활성물질층(146)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다. 제1 도핑 영역(126a), 제2 도핑 영역(126b), 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)은 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부 영역이 불순물로 도핑된 영역일 수 있다. 다만, 이에 제한되지 않는다.
반도체층 상에는 제1 게이트 절연막(150)이 배치된다. 제1 게이트 절연막(150)은 반도체층을 포함하여 버퍼층(115)을 전면적으로 덮도록 배치될 수 있다. 제1 게이트 절연막(150)은 제1 및 제2 트랜지스터(120, 140)의 게이트 절연막으로 기능할 수 있다.
제1 게이트 절연막(150) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연막(150) 상에서 제1 트랜지스터(120)의 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 게이트 전극(121)은 제1 활성물질층(126)의 제1 채널 영역(126c)과 중첩하고, 제2 게이트 전극(141)은 제2 활성물질층(146)의 제2 채널 영역(146c)과 중첩할 수 있다.
제1 도전층 상에는 층간절연막(170)이 배치된다. 층간절연막(170)은 층간 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(170)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다.
층간절연막(170) 상에는 제2 도전층이 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 드레인 전극(123)과 제1 소스 전극(124)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제1 활성물질층(126)의 제1 도핑 영역(126a) 및 제2 도핑 영역(126b)과 각각 접촉될 수 있다. 제2 드레인 전극(143)과 제2 소스 전극(144)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제2 활성물질층(146)의 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)과 각각 접촉될 수 있다. 또한, 제1 드레인 전극(123)과 제2 드레인 전극(143)은 또 다른 컨택홀을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다.
제2 도전층 상에는 비아층(200)이 배치된다. 비아층(200)은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(200) 상에는 복수의 뱅크(410, 420)와 복수의 전극(210, 220) 및 발광 소자(300)가 배치될 수 있다.
뱅크(410, 420)는 각 서브 화소(PXn) 내에서 이격되어 배치될 수 있다. 복수의 뱅크(410, 420)는 각 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 뱅크(410) 및 제2 뱅크(420)를 포함할 수 있다.
제1 뱅크(410) 및 제2 뱅크(420)는 서로 이격되어 대향하도록 배치된다. 제1 뱅크(410) 상에는 제1 전극(210)이, 제2 뱅크(420) 상에는 제2 전극(220)이 배치될 수 있다. 도 2 및 도 8을 참조하면 제1 뱅크(410) 상에는 제1 전극 가지부(210B)가, 제2 뱅크(420) 상에는 제2 전극 가지부(220B)가 배치된 것으로 이해될 수 있다.
제1 뱅크(410)와 제2 뱅크(420)는 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 뱅크(410) 및 제2 뱅크(420)는 제2 방향(DR2)으로 연장됨에 따라 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)를 향해 연장될 수 있다. 다만, 이에 제한되지 않으며, 제1 뱅크(410)와 제2 뱅크(420)는 각 서브 화소(PXn) 마다 배치되어 표시 장치(10) 전면에 있어서 패턴을 이룰 수 있다. 제1 뱅크(410) 및 제2 뱅크(420)는 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다.
제1 뱅크(410) 및 제2 뱅크(420)는 비아층(200)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(410) 및 제2 뱅크(420)는 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 제1 뱅크(410) 및 제2 뱅크(420)의 돌출된 형상은 특별히 제한되지 않는다.
한편, 일 실시예에 따르면, 이웃하는 서브 화소(PXn) 간의 경계에는 뱅크(410, 420)가 배치되지 않고 생략될 수 있다. 예컨대 제1 서브 화소(PX1)와 제2 서브 화소(PX2) 사이에는 제2 방향(DR2)으로 연장되는 뱅크(410, 420)가 배치되지 않고 평탄한 면이 형성될 수 있다. 상술한 바와 같이, 각 서브 화소(PXn)는 복수의 서브 절연층(511, 512, 513)을 포함하는 제1 절연층(510)이 배치되고, 서로 다른 극성을 갖는 제1 영역(IR1)과 제2 영역(IR2)이 정의될 수 있다. 표시 장치(10)의 제조 공정에서 잉크젯 프린팅법으로 각 서브 화소(PXn)에 유기 물질 또는 용매를 분사하면, 각 서브 화소(PXn)들의 경계에 뱅크(410, 420)가 배치되지 않더라도 상기 유기 물질 또는 용매는 각 서브 화소(PXn)의 제1 영역(IR1) 내에 위치할 수 있다. 각 서브 화소(PXn)는 복수의 서브 절연층(511, 512, 513)을 포함하는 제1 절연층(510)이 배치되고, 이웃하는 서브 화소(PXn)간의 경계에 뱅크(410, 420)가 생략되더라도 분사된 유기 물질이나 용매가 인접한 서브 화소(PXn)로 흐르는 것을 방지할 수 있다. 이에 대한 자세한 설명은 도 5를 참조하여 상술한 바와 동일하다.
복수의 전극(210, 220)은 비아층(200) 및 뱅크(410, 420) 상에 배치될 수 있다. 상술한 바와 같이, 각 전극(210, 220)은 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B)를 포함한다. 도 2의 Xa-Xa'선은 제1 전극 줄기부(210S)를, 도 2의 Xb-Xb'선은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)를, 도 2의 Xc-Xc'선은 제2 전극 줄기부(220S)를 가로지르는 선이다. 즉, 도 8의 Xa-Xa' 영역에 배치된 제1 전극(210)은 제1 전극 줄기부(210S)이고, 도 8의 Xb-Xb' 영역에 배치된 제1 전극(210) 및 제2 전극(220)은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)이고, 도 8의 Xc-Xc' 영역에 배치된 제2 전극(220)은 제2 전극 줄기부(220S)인 것으로 이해될 수 있다. 각 전극 줄기부(210S, 220S)와 각 전극 가지부(210B, 220B)는 제1 전극(210) 및 제2 전극(220)을 이룰 수 있다.
제1 전극(210)과 제2 전극(220)은 일부 영역은 비아층(200) 상에 배치되고, 일부 영역은 제1 뱅크(410) 및 제2 뱅크(420) 상에 배치될 수 있다. 상술한 바와 같이, 제1 전극(210)의 제1 전극 줄기부(210S)와 제2 전극(220)의 제2 전극 줄기부(220S)는 제1 방향(DR1)으로 연장되고, 제1 뱅크(410)와 제2 뱅크(420)는 제2 방향(DR2)으로 연장되어 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에도 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 전극(210) 및 제2 전극(220)의 제1 방향(DR1)으로 연장된 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 뱅크(410) 및 제2 뱅크(420)와 부분적으로 중첩할 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 뱅크(410) 및 제2 뱅크(420)와 중첩하지 않을 수도 있다.
제1 전극(210)의 제1 전극 줄기부(210S)에는 비아층(200)을 관통하여 제1 트랜지스터(120)의 제1 드레인 전극(123)을 일부 노출하는 제1 전극 컨택홀(CNDT)이 형성될 수 있다. 제1 전극(210)은 제1 전극 컨택홀(CNTD)을 통해 제1 드레인 전극(123)과 접촉할 수 있다. 제1 전극(210)은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결되어 소정의 전기 신호를 전달 받을 수 있다.
제2 전극(220)의 제2 전극 줄기부(220S)는 일 방향으로 연장되어 발광 소자(300)들이 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(220S)에는 비아층(200)을 관통하여 전원 전극(162)의 일부를 노출하는 제2 전극 컨택홀(CNTS)이 형성될 수 있다. 제2 전극(220)은 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 접촉할 수 있다. 제2 전극(220)은 전원 전극(162)과 전기적으로 연결되어 전원 전극(162)으로부터 소정의 전기 신호를 전달 받을 수 있다.
제1 전극(210)과 제2 전극(220)의 일부 영역, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 각각 제1 뱅크(410) 및 제2 뱅크(420) 상에 배치될 수 있다. 제1 전극(210)의 제1 전극 가지부(210B)는 제1 뱅크(410)를 덮도록 배치되고, 제2 전극(220)의 제2 전극 가지부(220B)는 제2 뱅크(420)를 덮도록 배치될 수 있다. 제1 뱅크(410)와 제2 뱅크(420)가 각 서브 화소(PXn)의 중심부에서 서로 이격되어 배치되므로, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)도 서로 이격되어 배치될 수 있다. 제1 전극(210)과 제2 전극(220) 사이의 영역, 즉, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격되어 대향하는 공간에는 복수의 발광 소자(300)들이 배치될 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)으로 입사되는 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시킬 수도 있다.
또한, 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(510)은 비아층(200), 제1 전극(210) 및 제2 전극(220) 상에 배치된다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 부분적으로 덮도록 배치된다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면 중 일부, 예컨대 제1 뱅크(410) 상에 배치된 제1 전극 가지부(210B)의 상면과 제2 뱅크(420) 상에 배치된 제2 전극 가지부(220B)의 상면 중 일부가 노출되도록 배치될 수 있다. 즉, 제1 절연층(510)은 실질적으로 비아층(200) 상에 전면적으로 형성되되, 제1 전극(210)과 제2 전극(220)을 부분적으로 노출하는 개구부를 포함할 수 있다. 제1 절연층(510)의 개구부는 제1 전극(210)과 제2 전극(220)의 비교적 평탄한 상면이 노출되도록 위치할 수 있다.
예시적인 실시예에서, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에서 발광 소자(300)가 배치되도록 평탄한 상면을 형성할 수 있다. 상기 상면은 제1 전극(210)과 제2 전극(220)을 향해 일 방향으로 연장되어 제1 전극(210)과 제2 전극(220)의 경사진 측면에서 종지할 수 있다. 즉, 제1 절연층(510)은 각 전극(210, 220)이 제1 뱅크(410)와 제2 뱅크(420)의 경사진 측면과 중첩하는 영역에 배치될 수 있다. 후술하는 접촉 전극(260)은 제1 전극(210) 및 제2 전극(220)의 노출된 영역과 접촉하고, 제1 절연층(510)의 평탄한 상면에서 발광 소자(300)의 단부와 원활하게 접촉할 수 있다.
다만, 이에 제한되는 것은 아니다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)이 이격된 사이에 배치된 제1 절연층(510)의 상면은 평탄하지 않고 단차가 형성될 수도 있다. 제1 절연층(510) 상에 발광 소자(300)가 배치되면, 발광 소자(300)의 하면과 제1 절연층(510)의 단차가 형성된 영역 사이에는 공간이 형성될 수도 있다. 발광 소자(300)는 제1 절연층(510)의 상면과 부분적으로 이격된 상태로 배치될 수 있고, 후술하는 제2 절연층(520)을 이루는 재료가 상기 공간에 채워질 수도 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(510)의 형상 및 구조는 이에 제한되지 않는다.
제1 절연층(510)은 상술한 바와 같이, 제1 부분(511), 제2 부분(512) 및 제2 서브 절연층(513)을 포함할 수 있다. 제2 서브 절연층(513)은 비아층(200)을 포함하여 제1 뱅크(410), 제2 뱅크(420), 제1 전극(210) 및 제2 전극(220)을 덮도록 배치될 수 있다. 즉 제2 서브 절연층(513)은 제1 절연층(510)과 실질적으로 동일한 형상으로 배치될 수 있다. 도 8에 도시하지 않았으나, 제1 절연층(510)의 제1 부분(511)이 배치된 영역에는 제1 영역(IR1)이 형성되고, 그 외의 영역인 제2 부분(512)이 배치된 영역에는 제2 영역(IR2)이 형성될 수 있다. 이에 대한 설명은 상술한 바와 동일하므로 자세한 설명은 생략하기로 한다.
발광 소자(300)는 각 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 예시적으로, 발광 소자(300)는 각 전극 가지부(210B, 220B) 사이에 배치된 제1 절연층(510), 즉 제1 영역(IR1)을 형성하는 제1 부분(511) 상에 적어도 하나 배치될 수 있다. 다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(PXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 제2 영역(IR2)에 배치될 수도 있다. 일 실시예에 따른 표시 장치(10)는 각 서브 화소(PXn)에 배치된 복수의 발광 소자(300)들 중 대부분의 발광 소자(300)들이 제1 영역(IR1) 내에 배치되고, 일부의 발광 소자(300)들만이 제2 영역(IR2)에 배치될 수 있다. 또한 발광 소자(300)는 일부 영역이 전극(210, 220)과 중첩하는 위치에 배치될 수 있다. 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 서로 대향하는 각 단부 상에 배치되며 접촉 전극(260)을 통해 각 전극(210, 220)과 전기적으로 연결될 수 있다.
한편, 발광 소자(300)는 비아층(200)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 후술할 바와 같이, 제1 반도체층(310, 도 9에 도시), 제2 반도체층(320, 도 9에 도시) 및 활성층(330, 도 9에 도시)을 포함하고, 이들은 비아층(200)에 수평한 방향으로 순차적으로 배치될 수 있다. 도면에 도시된 바와 같이, 발광 소자(300)는 제1 반도체층(310), 활성층(330) 및 제2 반도체층(320)이 비아층(200)에 수평한 방향으로 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 발광 소자(300)의 복수의 층들이 배치된 순서는 반대방향일 수도 있으며, 경우에 따라서는 발광 소자(300)가 다른 구조를 갖는 경우, 복수의 층들은 비아층(200)에 수직한 방향으로 배치될 수도 있다.
제2 절연층(520)은 발광 소자(300) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다. 또한, 예시적인 실시예에서, 제2 절연층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510) 사이에 배치될 수도 있다. 상술한 바와 같이 제2 절연층(520)은 표시 장치(10)의 제조 공정 중에 형성된 제1 절연층(510)과 발광 소자(300) 사이의 공간을 채우도록 형성될 수도 있다. 이에 따라 제2 절연층(520)은 발광 소자(300)의 외면을 감싸도록 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제2 절연층(520)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 일 예로, 제2 절연층(520)은 비아층(200) 상에서 평면상 섬형 또는 선형의 형상을 가질 수 있다.
접촉 전극(260)은 각 전극(210, 220) 및 제2 절연층(520) 상에 배치된다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 절연층(520) 상에서 서로 이격되어 배치될 수 있다. 제2 절연층(520)은 제1 접촉 전극(261)과 제2 접촉 전극(262)이 직접 접촉하지 않도록 상호 절연시킬 수 있다.
도면으로 도시하지 않았으나, 복수의 접촉 전극(260)은 평면상 제2 방향(DR2)으로 연장되어 배치되되, 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 접촉 전극(260)은 발광 소자(300)의 적어도 일 단부와 접촉할 수 있으며, 접촉 전극(260)은 제1 전극(210) 또는 제2 전극(220)과 전기적으로 연결되어 전기 신호를 인가 받을 수 있다. 접촉 전극(260)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)은 제1 전극 가지부(210B) 상에 배치되며, 발광 소자(300)의 일 단부와 접촉하고 제2 접촉 전극(262)은 제2 전극 가지부(220B) 상에 배치되며, 발광 소자(300)의 타 단부와 접촉할 수 있다.
제1 접촉 전극(261)은 제1 뱅크(410) 상에서 제1 전극(210)의 노출된 일부 영역과 접촉할 수 있고, 제2 접촉 전극(262)은 제2 뱅크(420) 상에서 제2 전극(220)의 노출된 일부 영역과 접촉할 수 있다. 접촉 전극(260)은 각 전극(210, 220)으로부터 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.
접촉 전극(260)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(550)은 제1 접촉 전극(261), 제2 접촉 전극(262) 및 제2 절연층(520) 상에 배치될 수 있다. 패시베이션층(550)은 비아층(200) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제2 절연층(520) 및 패시베이션층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제2 절연층(520) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제2 절연층(520) 및 패시베이션층(550)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(300)는 발광 다이오드(Light Emitting Diode)일 수 있으며, 구체적으로 발광 소자(300)는 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(300)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체 결정을 포함할 수 있다. 반도체 결정은 외부의 전원으로부터 인가되는 전기 신호를 전달 받고, 이를 특정 파장대의 광으로 방출할 수 있다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
일 실시예에 따른 발광 소자(300)는 특정 파장대의 광을 방출할 수 있다. 예시적인 실시예에서, 활성층(330)에서 방출되는 광은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 다만, 청색(Blue) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 청색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다. 또한, 발광 소자(300)의 활성층(330)에서 방출되는 광은 이에 제한되지 않고, 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색(Green)광 또는 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)광일 수도 있다.
도 9를 참조하면, 일 실시예에 따른 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320), 활성층(330) 및 절연막(380)을 포함할 수 있다. 또한, 일 실시예에 따른 발광 소자(300)는 적어도 하나의 전극층(370)을 더 포함할 수도 있다. 도 9에서는 발광 소자(300)가 하나의 전극층(370)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 더 많은 수의 전극층(370)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
제1 반도체층(310)은 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320)은 후술하는 활성층(330) 상에 배치된다. 제2 반도체층(320)은 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(320)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(310)과 제2 반도체층(320)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 활성층(330)의 물질에 따라 제1 반도체층(310)과 제2 반도체층(320)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
활성층(330)은 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이방향으로 연장되어 제1 반도체층(310)부터 전극층(370)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(330)을 포함하여 일부의 도전형 반도체의 외면만을 커버하거나, 전극층(370) 외면의 일부만 커버하여 전극층(370)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(380)은 발광 소자(300)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm 내외일 수 있다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al 2O 3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
한편, 발광 소자(300)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하에서는 일 실시예에 따른 표시 장치(10)의 제조 방법에 대하여 설명하기로 한다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
일 실시예에 따르면, 표시 장치(10)의 제조 공정 중, 제1 절연층(510)의 제1 부분(511) 및 제2 부분(512)은 플라즈마 공정을 통해 형성될 수 있다. 제1 절연층(510)은 제2 서브 절연층(513)을 이루는 재료를 형성한 뒤, 제2 서브 절연층(513)의 상면에 제1 플라즈마 또는 제2 플라즈마를 처리하여 각각 제1 부분(511) 및 제2 부분(512)을 형성할 수 있다. 제1 플라즈마와 제2 플라즈마는 각각 각 화소(PX) 또는 서브 화소(PXn) 내에서 일부 영역에 선택적으로 조사될 수 있고, 상기 영역에는 제1 부분(511) 및 제2 부분(512)이 형성될 수 있다.
이와 같은 공정을 수행하여 일 실시예에 따른 제1 절연층(510)을 형성한 뒤, 제1 부분(511)이 형성된 제1 영역(IR1)에 발광 소자(300)들을 배치하여 표시 장치(10)를 제조할 수 있다. 보다 자세한 설명은 다른 도면들이 더 참조된다. 이하에서는 회로소자층(PAL) 상에 배치되는 뱅크(410, 420)를 제외하고 제1 전극(210), 제2 전극(220) 및 제1 절연층(510) 만을 도시하여 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다. 다만, 이하에서 서술되는 설명들은 회로소자층(PAL) 상에 제1 뱅크(410) 및 제2 뱅크(420)가 배치된 경우에도 동일하게 적용될 수 있음은 자명하다.
도 11 내지 도 18은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 개략도들이다.
먼저, 도 11 및 도 12에 도시된 바와 같이, 회로소자층(PAL) 상에 제1 전극(210), 제2 전극(220) 및 이들을 덮는 제2 서브 절연층(513)을 형성(S100)하고, 제2 서브 절연층(513)의 상면을 제1 플라즈마(1 st Plasma) 처리(S200)하여 제1 절연물층(510')을 형성한다. 제1 절연물층(510')은 제2 부분(512)과 제2 서브 절연층(513)을 포함할 수 있다. 제1 절연물층(510')은 후속 공정에서 제1 부분(511)이 더 형성되어 제1 절연층(510)을 이룰 수 있다. 제1 절연물층(510')은 제1 전극(210) 및 제2 전극(220)을 덮는 제2 서브 절연층(513)을 형성하고, 제2 서브 절연층(513)의 상면에 제2 부분(512)을 형성함으로써 제조될 수 있다. 일 실시예에서, 제2 부분(512)은 제2 서브 절연층(513) 상에 제1 플라즈마(1 st Plasma)를 조사하여 형성될 수 있다.
상술한 바와 같이 실리콘 옥시카바이드(SiOCx)를 포함하는 제2 서브 절연층(513)은 제1 플라즈마(1 st Plasma)가 조사되면 실리콘-탄소(Si-C) 결합이 분해되고, 제1 플라즈마(1 st Plasma)에 포함된 기체와 새로운 결합을 형성할 수 있다. 예시적인 실시예에서, 제1 플라즈마(1 st Plasma)는 불소계 플라즈마일 수 있다. 이에 따라 제2 서브 절연층(513) 상에는 실리콘-플루오로메틸(Si-CnFm) 결합을 함유한 제2 부분(512)이 형성될 수 있다.
다음으로, 도 13 및 도 14를 참조하면, 제1 절연물층(510') 상의 적어도 일부 영역에 제2 플라즈마(2 nd Plasma)를 조사하여 제1 부분(511)을 형성(S300)한다. 예시적인 실시예에서 제2 플라즈마(2 nd Plasma)는 제1 플라즈마(1 st Plasma)가 조사되어 형성된 제2 부분(512)의 상면 중, 제1 전극(210)과 제2 전극(220) 사이에 배치된 영역에 조사될 수 있다. 제2 플라즈마(2 nd Plasma)가 조사된 영역의 제2 부분(512)은 실리콘-플루오로메틸(Si-CnFm) 결합이 분해되고, 제2 플라즈마(2 nd Plasma)에 포함된 기체와 새로운 결합을 형성할 수 있다. 예시적인 실시예에서, 제2 플라즈마(2 nd Plasma)는 산소계 플라즈마일 수 있다. 이에 따라 제2 서브 절연층(513) 상에는 실리콘-산소(Si-O) 결합을 함유한 제1 부분(511)이 형성될 수 있다. 제2 서브 절연층(513) 상에 제1 부분(511)이 형성된 영역은 제1 영역(IR1)을 이룰 수 있고, 제2 부분(512)이 형성된 영역은 제2 영역(IR2)을 이룰 수 있다. 이에 대한 설명은 상술한 바와 동일하다.
다만, 이에 제한되는 것은 아니다. 경우에 따라서 제1 절연층(510)은 제1 절연물층(510')을 형성하는 단계 없이 제1 절연층(510)의 상면에 제1 플라즈마(1 st Plasma) 및 제2 플라즈마(2 nd Plasma, 도 13에 도시)를 조사하여 각각 제1 부분(511) 및 제2 부분(512)과 제2 서브 절연층(513)을 형성할 수도 있다. 다른 도면을 참조하여 후술할 바와 같이, 제1 플라즈마(1 st Plasma)와 제2 플라즈마(2 nd Plasma)는 일정 영역의 상부에 전면적으로 조사될 수 있으나, 경우에 따라서 일부 영역에만 선택적으로 조사될 수도 있다. 도면으로 도시하지 않았으나, 몇몇 실시예에서, 제1 절연층(510)을 이루는 재료를 포함한 층을 형성하고, 제1 영역(IR1)에 해당하는 위치에는 제2 플라즈마(2 nd Plasma)를 조사하여 제1 부분(511)을 형성하고, 제2 영역(IR2)에 해당하는 위치에는 제1 플라즈마(1 st Plasma)를 조사하여 제2 부분(512)을 형성할 수도 있다.
다음으로 도 15를 참조하면, 제2 플라즈마(2 nd Plasma) 처리된 영역, 즉 제1 부분(511) 상에 발광 소자(300)를 포함하는 잉크(S)를 분사(S400)한다. 예시적인 실시예에서, 발광 소자(300)를 포함하는 잉크(S)는 노즐(nozzle)을 통해 분사되는 잉크젯 방식으로 분사될 수 있다. 다만, 이에 제한되는 것은 아니다.
잉크(S)는 용매와 용매 내에 분산된 복수의 발광 소자(300)를 포함할 수 있다. 예시적인 실시예에서, 잉크(S)는 용액 또는 콜로이드(colloide) 상태로 제공될 수 있다. 예컨대, 용매는 아세톤, 물, 알코올, 톨루엔, 프로필렌글리콜(Propylene glycol, PG) 또는 프로필렌글리콜메틸아세테이트(Propylene glycol methyl acetate, PGMA) 등일 수 있으나 이에 제한되지 않는다.
잉크(S)는 상술한 바와 같이, 제1 영역(IR1) 내에서 제1 부분(511) 상에 위치하도록 유도될 수 있고, 대부분의 발광 소자(300)는 제1 영역(IR1), 즉 제1 전극(210)과 제2 전극(220) 사이에 위치할 수 있다. 잉크(S)는 제1 영역(IR1) 내에만 위치하고 제2 영역(IR2)으로 이동하지 않을 수 있으며, 제1 전극(210)과 제2 전극(220) 사이에 배치되는 발광 소자(300)의 수를 증가시키고, 표시 장치(10)의 제조 공정 중 손실되거나 불량으로 남게 되는 발광 소자(300)의 수를 감소시킬 수 있다. 또한, 이웃하는 서브 화소(PXn)들의 경계에서 별도의 구조물이 생략되더라도 잉크(S)가 다른 서브 화소(PXn)로 흐르는 것을 방지할 수 있다.
다음으로 발광 소자(300)를 제1 전극(210)과 제2 전극(220) 사이에 정렬(S500)한다. 발광 소자(300)를 정렬하는 단계(S500)는 제1 전극(210)과 제2 전극(220)에 전기 신호를 인가하여 잉크(S)에 전계를 형성하는 단계, 상기 전계에 의해 발광 소자(300)가 유전영동힘(Dielectrophoretic force)을 전달 받아 전극(210, 220) 상에 안착하는 단계 및 잉크(S)의 용매를 제거하는 단계를 포함할 수 있다.
발광 소자(300)는 유전영동법(Dielectrophoresis, DEP)을 이용하여 전극(210, 220) 상에 배치될 수 있다. 발광 소자(300)가 분산된 용액을 전극(210, 220) 상에 분사하고, 전극(210, 220)에 교류 전원을 인가하면 제1 전극(210)과 제2 전극(220) 사이에 전기장이 생성되고, 발광 소자(300)는 상기 전기장에 의해 유전영동힘을 받을 수 있다. 유전영동힘을 받은 발광 소자(300)는 일 방향으로 이동하거나 회전하는 힘을 받게 되고, 최종적으로 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 잉크(S)는 제1 영역(IR1) 내에 위치하도록 유도될 수 있고, 복수의 발광 소자(300)들은 제1 전극(210)과 제2 전극(220) 사이에서 일 방향으로 정렬되도록 배치될 수 있다.
다음으로, 도 16에 도시된 바와 같이, 전극(210, 220) 상에 발광 소자(300)가 배치되면, 잉크(S)의 용매를 제거한다. 용매를 제거하는 단계를 통상적인 방법이 채용될 수 있다. 예컨대, 용매는 열처리, 적외선 조사 등의 방법을 통해 제거될 수 있다. 이후, 도면으로 도시하지 않았으나, 표시 장치(10)에 포함되는 복수의 부재들, 예컨대 접촉 전극(260), 제2 절연층(520), 패시베이션층(550) 등을 형성하는 공정을 수행함으로써, 일 실시예에 따른 표시 장치(10)를 제조할 수 있다. 이에 대한 자세한 설명은 생략하기로 한다.
한편, 일 실시예에 따른 표시 장치(10)는 복수의 서브 화소(PXn)를 포함하며, 표시 장치(10)의 제조 공정은 각 서브 화소(PXn) 마다 제2 플라즈마(2 nd Plasma)를 순차적으로 처리하여 발광 소자(300)들을 배치시키는 방법으로 수행될 수 있다. 여기서 제2 플라즈마(2 nd Plasma)가 조사되지 않는 영역은 마스크(Mask)에 의해 플라즈마의 조사가 차단될 수 있다. 예시적인 실시예에서, 마스크(Mask)는 통상적으로 플라즈마와 반응하지 않는 마스크일 수 있으며, 일 예로 금속마스크 또는 포토레지스트(Photo resist, PR) 등이 채용될 수 있다. 다만, 이에 제한되지 않는다.
도 17 및 도 18을 참조하면, 일 실시예에 따르면 제2 플라즈마(2 nd Plasma)를 조사하여 제1 부분(511)을 형성하는 단계에서, 제1 서브 화소(PX1)의 일부 영역을 제외한 영역에는 마스크(Mask)가 배치되고, 제2 플라즈마(2 nd Plasma)는 제1 서브 화소(PX1)에만 조사될 수 있다. 이에 따라 제1 서브 화소(PX1)에 배치된 제1 전극(210)과 제2 전극(220) 사이에만 제1 영역(IR1)이 형성될 수 있고, 서브 화소(PXn)에 분사된 발광 소자(300)는 제1 서브 화소(PX1)의 제1 전극(210)과 제2 전극(220) 사이에만 위치할 수 있다. 제2 플라즈마(2 nd Plasma)를 조사하는 단계에서, 마스크(Mask)가 배치된 다른 서브 화소(PXn)에는 제1 부분(511)이 형성되지 않으므로, 발광 소자(300)는 제1 서브 화소(PX1)에서만 정렬될 수 있다.
다음으로, 도 18에 도시된 바와 같이, 발광 소자(300)가 정렬된 제1 서브 화소(PX1) 및 제2 서브 화소(PX2)에 마스크(Mask)가 배치되면 제3 서브 화소(PX3)에만 제2 플라즈마(2 nd Plasma)가 조사될 수 있다. 이후 동일한 방법으로 제3 서브 화소(PX3)에 발광 소자(300)를 정렬시킬 수 있다. 다만, 이에 제한되지 않고, 상술한 바와 같이 제1 플라즈마(1 st Plasma)와 제2 플라즈마(2 nd Plasma)는 일부 영역에 각각 선택적으로 조사될 수 있다. 즉, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 위치하는 제1 영역(IR1) 및 제2 영역(IR2)은 하나의 공정에서 일부 영역에 각각 제1 플라즈마(1 st Plasma)와 제2 플라즈마(2 nd Plasma)가 조사되어 형성될 수 있다. 이 경우, 각 서브 화소(PXn)에 배치되는 발광 소자(300)들은 순차적으로 배치되지 않고 동일한 공정에서 동시에 배치될 수도 있다.
일 실시예에 따른 표시 장치(10)의 제조 방법은 제2 서브 절연층(513) 상에 플라즈마를 조사하여 극성이 서로 다른 제1 부분(511) 및 제2 부분(512)을 형성하는 공정을 포함하고, 각 서브 화소(PXn) 상에 분사된 잉크(S)가 제1 영역(IR1) 내에 위치할 수 있도록 유도할 수 있다. 이에 따라 제1 전극(210)과 제2 전극(220) 사이에 배치되는 발광 소자(300)의 수를 증가시키고 표시 장치(10)의 제조 공정 중 손실되거나 불량으로 남게 되는 발광 소자(300)의 수를 감소시킬 수 있다. 또한, 이웃하는 서브 화소(PXn)들의 경계에 별도의 구조물이 생략되더라도 잉크(S)가 다른 서브 화소(PXn)로 흐르는 것을 방지할 수 있다.
이하에서는 다른 도면을 더 참조하여 표시 장치(10)의 다양한 실시예에 대하여 설명하기로 한다.
도 19 및 도 20은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도들이다.
일 실시예에 따른 제1 영역(IR1)은 반드시 도 2의 형상에 제한되지 않을 수 있다. 경우에 따라서 제1 영역(IR1)은 하나의 서브 화소(PXn) 내에서 복수개의 패턴을 형성하며 배치될 수 있다.
도 19 및 도 20을 참조하면, 일 실시예에 따른 표시 장치(10_1, 10_2)는 하나의 서브 화소(PXn) 내에서 복수의 제1 영역(IR1_1, IR1_2)이 서로 이격되어 배치될 수 있다. 도 19 및 도 20에 도시된 복수의 제1 영역(IR1_1, IR1_2)들은 실질적으로 제1 절연층(510)의 제1 부분(511)이 형성된 영역인 것으로 이해될 수 있다. 도 19 및 도 20의 표시 장치(10_1, 10_2)는 복수의 제1 영역(IR1_1, IR1_2)이 서로 이격되어 배치된 것을 제외하고는 도 2의 표시 장치(10)와 동일하다. 이하에서는 제1 영역(IR1_1, IR1_2)이 배치된 형상에 대하여 자세하게 설명하고, 중복되는 설명은 생략하기로 한다.
먼저, 도 19의 표시 장치(10_1)는 하나의 서브 화소(PXn) 내에서 일 방향, 즉 제2 방향(DR2)으로 연장된 2개의 제1 영역(IR1_1)이 제1 방향(DR1)으로 이격되어 배치될 수 있다. 복수의 제1 영역(IR1_1)은 하나의 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이, 또는 제2 전극 가지부(220B)와 다른 하나의 제1 전극 가지부(210B) 사이에 배치될 수 있다. 이들은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)를 따라 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 복수의 제1 영역(IR1_1)은 제2 전극 가지부(220B) 상에서 제1 방향(DR1)으로 이격될 수 있다.
다음으로, 도 20의 표시 장치(10_2)는 하나의 서브 화소(PXn) 내에서 복수의 제1 영역(IR1_2)들이 제1 방향(DR1) 및 제2 방향(DR2)으로 이격되어 배치될 수 있다. 도 20의 표시 장치(10_2)는 도 19의 표시 장치(10_1)에서 각 서브 화소(PXn)에 더 많은 수의 제1 영역(IR1_2)들이 배치되어 서로 제1 방향(DR1) 및 제2 방향(DR2)으로 이격된 것을 제외하고는 동일하다.
상술한 바와 같이, 표시 장치(10_1, 10_2)의 제1 영역(IR1_1, IR1_2)은 제1 절연층(510)의 제1 부분(511)이 형성된 영역일 수 있으며, 제1 부분(511)은 제2 플라즈마(2 nd Plasma)를 조사함으로써 형성될 수 있다. 제2 플라즈마(2 nd Plasma)를 조사하는 공정에서, 각 서브 화소(PXn) 상에 마스크(Mask)를 배치하여 부분적으로 제2 플라즈마(2 nd plasma)를 조사할 수 있다. 일 실시예에 따르면, 하나의 서브 화소(PXn) 내에서도 부분적으로 제2 플라즈마(2 nd Plasma)를 조사함으로써, 제1 부분(511)을 부분적으로 형성할 수 있다. 이에 따라, 각 서브 화소(PXn) 내에서 발광 소자(300)들을 특정 영역에 집중적으로 배치시킬 수도 있다.
도 21은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 22는 도 21의 표시 장치의 일 서브 화소의 단면을 개략적으로 나타내는 단면도이다.
도 21 및 도 22를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 더 많은 수의 제1 전극 가지부(210B_3)와 제2 전극 가지부(220B_3)를 포함할 수 있다. 도 21 및 도 22에서는 제1 전극(210_3)이 3개의 제1 전극 가지부(210B_3)를 포함하고, 제2 전극(220_3)이 2개의 제2 전극 가지부(220B_3)를 포함하는 것이 도시되어 있다. 도 21 및 도 22의 표시 장치(10_3)는 도 2의 표시 장치(10)에 비해 더 많은 수의 전극 가지부(210B_3, 220B_3)를 포함하는 것을 제외하고는 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 21 및 도 22의 표시 장치(10_3)는 복수의 제1 전극 가지부(210B_3)와 제2 전극 가지부(220B_3)를 포함함에 따라, 하나의 서브 화소(PXn) 내에서 발광 소자(300)들이 배치될 수 있는 영역이 증가할 수 있다. 이에 따라 하나의 서브 화소(PXn) 내에서 발광 소자(300)들이 더 많이 배치되고, 각 서브 화소(PXn)의 발광량이 증가할 수 있다. 또한, 각 서브 화소(PXn)의 제1 부분(511_3)이 형성된 영역도 증가할 수 있다. 도 2의 표시 장치(10)와 달리, 도 21 및 도 22의 표시 장치(10_3)는 제1 부분(511_3)이 제1 전극 가지부(210B_3) 중 일부의 경우 제2 전극 가지부(220B_3)와 대향하는 양 측과 모두 중첩하도록 배치될 수 있다.
도 23은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 24는 도 23의 표시 장치의 일 서브 화소의 단면을 개략적으로 나타내는 단면도이다.
도 23 및 도 24를 참조하면, 일 실시예에 따른 표시 장치(10_4)는 더 적은 수의 제1 전극 가지부(210B_4)를 포함할 수 있다. 도 23 및 도 27에서는 제1 전극(210_4)이 하나의 제1 전극 가지부(210B_4)를 포함하고, 제2 전극(220_4)이 하나의 제2 전극 가지부(220B_4)를 포함하는 것이 도시되어 있다. 도 23 및 도 24의 표시 장치(10_4)는 도 2의 표시 장치(10)에 비해 더 적은 수의 전극 가지부(210B_4, 220B_4)를 포함하는 것을 제외하고는 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 23 및 도 24의 표시 장치(10_4)는 하나의 제1 전극 가지부(210B_4)와 하나의 제2 전극 가지부(220B_4)만을 포함할 수 있다. 이 경우, 제1 부분(511_4)은 제1 전극 가지부(210B_4)와 제2 전극 가지부(220B_4)가 서로 대향하는 일 측과만 중첩하도록 배치될 수 있다. 또한, 표시 장치(10_4)는 하나의 제1 전극 가지부(210B_4)와 하나의 제2 전극 가지부(220B_4)만을 포함함으로써, 각 서브 화소(PXn)의 크기가 작아질 수 있다. 각 서브 화소(PXn)마다 제1 영역(IR1_4)을 형성하여 발광 소자(300)를 일정 영역 내에 높은 밀도로 배치시킬 수 있으므로, 하나의 서브 화소(PXn)의 크기가 작아지더라도 필요한 수의 발광 소자(300)들을 배치시킬 수 있다. 나아가, 하나의 서브 화소(PXn)의 크기가 작아짐에 따라 3개의 서브 화소(PXn)를 포함하는 하나의 화소(PX)의 크기도 작아질 수 있다. 이 경우, 이웃하여 배치되는 서브 화소(PXn)들 간의 경계에 배치된 제2 영역(IR2_4)은 하나의 서브 화소(PXn)에 발광 소자(300)가 정렬될 때 잉크(S)가 다른 서브 화소(PXn)로 이동하는 것을 효과적으로 방지할 수 있다.
예시적인 실시예에서, 각 서브 화소(PXn)는 서로 다른 파장대의 광을 방출하기 위해, 서로 다른 종류의 발광 소자(300)를 포함할 수 있다.
도 25는 도 23의 표시 장치의 3개의 서브 화소를 나타내는 평면도이다. 도 26 내지 도 28은 도 25의 표시 장치의 제조 공정 중 일부를 나타내는 개략적인 단면도들이다.
도 25 내지 도 28을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)가 각각 서로 다른 제1 발광 소자(301_5), 제2 발광 소자(302_5) 및 제3 발광 소자(303_5)를 포함할 수 있다. 각각의 서브 화소(PXn)들이 하나의 제1 전극 가지부(210B_5)와 하나의 제2 전극 가지부(220B_5)를 포함함에 따라 이웃하는 서브 화소(PXn)간의 경계가 더 좁아질 수 있다. 또한, 각 서브 화소(PXn)들이 서로 다른 발광 소자(300_5)들을 포함함에 따라, 표시 장치(10_5)의 제조 공정 중에 전극 상에 분사된 잉크(S)가 이웃하는 서브 화소(PXn)로 이동하지 않도록 방지하는 것이 중요하다. 일 실시예에 따른 표시 장치(10_5)는 제1 영역(IR1_5)과 제2 영역(IR2_5)을 포함하여, 발광 소자(300_5)를 포함하는 잉크(S)가 분사될 때 이웃하는 서브 화소(PXn)로 잉크(S)가 이동하는 것을 효과적으로 방지할 수 있다.
또한, 도 26 내지 도 28에 도시된 바와 같이, 제1 절연층(510_5)은 실리콘 옥시카바이드를 포함하여 조사되는 플라즈마에 따라 제1 부분(511_5) 및 제2 부분(512_5)을 형성할 수 있다. 특히, 제2 부분(512_5)에 제2 플라즈마(2 nd Plasma)를 조사하더라도, 제1 부분(511_5)이 형성될 수 있다. 이에 따라, 제1 서브 화소(PX1)에 제2 플라즈마(2 nd Plasma)를 조사하여 제1 부분(511_5)을 형성하고 제1 발광 소자(301_5)를 배치한 뒤, 제1 플라즈마(1 st Plasma)를 조사하면 제1 발광 소자(301_5)와 중첩한 영역을 제외하고는 다시 제2 부분(512_5)이 형성될 수 있다(도 27에 도시).
일 실시예에 따르면, 임의의 영역에 제2 플라즈마(2 nd plasma)를 조사하여 제1 부분(511_5)을 형성하는 공정과 제1 플라즈마(1 st Plasma)를 조사하여 제2 부분(512_5)을 형성하는 공정을 반복하여 일부 영역에 선택적으로 제1 영역(IR1_5)을 형성할 수 있다. 제1 영역(IR1_5) 이외의 제2 영역(IR2_5)에는 발광 소자(300_5)가 분산된 잉크(S)가 흐르지 않고, 제1 영역(IR1_5)에만 위치할 수 있다. 이에 따라 서로 다른 발광 소자(300_5)들을 비교적 좁은 화소(PX) 또는 서브 화소(PXn) 내에 배치시킬 때, 각 서브 화소(PXn)들의 경계에서 별도의 구조물이 생략되더라도, 임의의 발광 소자(300_5), 예컨대 제1 발광 소자(301_5)가 제1 서브 화소(PX1) 이외의 제2 서브 화소(PX2) 또는 제3 서브 화소(PX3)에 배치되는 것을 방지할 수 있다.
한편, 발광 소자(300)의 구조는 도 9에 도시된 바에 제한되지 않고, 다른 구조를 가질 수도 있다.
도 29는 다른 실시예에 따른 발광 소자의 개략도이다.
도 29를 참조하면, 발광 소자(300')는 일 방향으로 연장된 형상을 갖되, 부분적으로 측면이 경사진 형상을 가질 수 있다. 즉, 일 실시예에 따른 발광 소자(300')는 부분적으로 원추형의 형상을 가질 수 있다. 발광 소자(300')는 복수의 층들이 일 방향으로 적층되지 않고, 각 층들이 어느 다른 층의 외면을 둘러싸도록 형성될 수 있다. 도 29의 발광 소자(300')는 각 층들의 형상이 일부 상이한 것을 제외하고는 도 9의 발광 소자(300)와 동일하다. 이하에서는 동일한 내용은 생략하고 차이점에 대하여 서술한다.
일 실시예에 따르면, 제1 반도체층(310')은 일 방향으로 연장되고 양 단부가 중심부를 향해 경사지게 형성될 수 있다. 도 29의 제1 반도체층(310')은 로드형 또는 원통형의 본체부와, 상기 본체부의 상부 및 하부에 각각 원추형의 단부가 형성된 형상일 수 있다. 상기 본체부의 상단부는 하단부에 비해 더 가파른 경사를 가질 수 있다.
활성층(330')은 제1 반도체층(310')의 상기 본체부의 외면을 둘러싸도록 배치된다. 활성층(330')은 일 방향으로 연장된 고리형의 형상을 가질 수 있다. 활성층(330')은 제1 반도체층(310')의 상단부 및 하단부 상에는 형성되지 않을 수 있다. 즉, 활성층(330')은 제1 반도체층(310')의 평행한 측면에만 접촉할 수 있다.
제2 반도체층(320')은 활성층(330')의 외면과 제1 반도체층(310')의 상단부를 둘러싸도록 배치된다. 제2 반도체층(320')은 일 방향으로 연장된 고리형의 본체부와 측면이 경사지도록 형성된 상단부를 포함할 수 있다. 즉, 제2 반도체층(320')은 활성층(330')의 평행한 측면과 제1 반도체층(310')의 경사진 상단부에 직접 접촉할 수 있다. 다만, 제2 반도체층(320')은 제1 반도체층(310')의 하단부에는 형성되지 않는다.
전극층(370')은 제2 반도체층(320')의 외면을 둘러싸도록 배치된다. 즉, 전극층(370')의 형상은 실질적으로 제2 반도체층(320')과 동일할 수 있다. 즉, 전극층(370')은 제2 반도체층(320')의 외면에 전면적으로 접촉할 수 있다.
절연막(380')은 전극층(370') 및 제1 반도체층(310')의 외면을 둘러싸도록 배치될 수 있다. 절연막(380')은 전극층(370')을 포함하여, 제1 반도체층(310')의 하단부 및 활성층(330')과 제2 반도체층(320')의 노출된 하단부와 직접 접촉할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 기판;
    상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극;
    상기 기판 상에서 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮도록 배치된 제1 절연층; 및
    상기 제1 절연층 상에서 상기 제1 전극과 상기 제2 전극 사이에 배치된 적어도 하나의 제1 발광 소자를 포함하고,
    상기 제1 절연층은,
    친수성을 갖는 재료를 포함하는 제1 부분 및 상기 제1 부분 이외의 영역으로 소수성을 갖는 재료를 포함하는 제2 부분을 포함하는 제1 서브 절연층; 및
    상기 제1 서브 절연층 하부에 위치한 제2 서브 절연층을 포함하고,
    상기 제1 발광 소자의 적어도 일부는 상기 제1 부분 상에 배치된 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 부분은 상기 제1 전극과 상기 제2 전극 사이에 위치한 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 부분은 물에 대한 접촉각이 5°이하이고 상기 제2 부분은 물에 대한 접촉각이 100° 이상인 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 절연층은 실리콘 옥시카바이드를 포함하며,
    상기 제1 부분은 상기 제2 부분보다 산소 원자의 농도가 크고,
    상기 제2 부분은 상기 제1 부분보다 불소 원자의 농도가 큰 표시 장치.
  5. 제2 항에 있어서,
    상기 제1 부분은 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 일 측부들과 부분적으로 중첩하도록 배치된 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 부분은 상기 제1 전극의 상기 제2 전극과 대향하지 않는 타 측부 및 상기 제2 전극의 상기 제1 전극과 대향하지 않는 타 측부와 중첩하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 부분이 위치한 영역인 제1 영역 및 상기 제2 부분이 위치한 제2 영역이 정의되고, 상기 제2 영역은 상기 제1 영역을 둘러싸는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 발광 소자는 상기 제2 영역에 배치된 상기 제1 발광 소자의 밀도보다 상기 제1 영역에 배치된 상기 제1 발광 소자의 밀도가 큰 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 발광 소자에서 광이 방출된 영역이 출사되는 발광 영역이 정의되고,
    상기 발광 영역은 상기 제1 영역을 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 기판 상에서 서로 이격되어 배치된 제3 전극 및 제4 전극을 더 포함하고,
    상기 제1 절연층은 상기 제3 전극과 상기 제4 전극 상에도 배치되며,
    상기 제1 부분은 상기 제3 전극과 상기 제4 전극 사이에도 위치하고,
    상기 제3 전극과 상기 제2 전극 사이에는 상기 제2 부분이 위치하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제3 전극과 상기 제4 전극 사이에서 상기 제1 부분 상에 배치된 적어도 하나의 제2 발광 소자를 더 포함하고,
    상기 제2 발광 소자는 상기 제1 발광 소자와 다른 파장대의 광을 방출하는 표시 장치.
  12. 기판;
    상기 기판 상에 배치되고, 제1 방향으로 연장된 제1 전극;
    상기 제1 방향으로 연장되어 배치되고, 상기 제1 전극과 상기 제1 방향과 다른 제2 방향으로 이격된 제2 전극;
    상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮도록 배치된 제1 절연층; 및
    상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 절연층 상에 배치된 적어도 하나의 발광 소자를 포함하고,
    상기 제1 절연층은,
    친수성을 갖는 재료를 포함하고 상기 제1 전극과 상기 제2 전극 사이의 영역에 위치한 제1 부분 및
    소수성을 갖는 재료를 포함하고 상기 제1 부분 이외의 영역인 제2 부분을 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 전극과 상기 제2 방향으로 이격된 제3 전극을 더 포함하고, 상기 제1 절연층은 상기 제3 전극 상에 배치되도록 연장되고, 상기 제1 전극과 상기 제3 전극 사이에는 상기 제2 부분이 위치하고,
    상기 제1 전극과 상기 제2 전극 사이에 배치된 상기 발광 소자의 밀도는상기 제2 전극과 상기 제3 전극 사이에 배치된 상기 발광 소자의 밀도보다 큰 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 부분은 물에 대한 접촉각이 5°이하이고 상기 제2 부분은 물에 대한 접촉각이 100° 이상인 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 절연층은 상기 제1 부분과 상기 제2 부분 하부에 위치한 서브 절연층을 더 포함하는 표시 장치.
  16. 제15 항에 있어서,
    적어도 하나의 상기 제1 부분은 상기 제1 방향으로 서로 이격되고, 상기 제1 부분 사이의 영역에는 상기 제2 부분이 위치하는 표시 장치.
  17. 기판, 상기 기판 상에 서로 이격되어 배치된 제1 전극 및 제2 전극, 및 상기 제1 전극 및 상기 제2 전극을 덮는 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 친수성을 갖는 재료를 포함하는 제1 부분 및 소수성을 갖는 재료를 포함하는 제2 부분을 형성하는 단계; 및
    상기 제1 부분 상에서 상기 제1 전극과 상기 제2 전극 사이에 발광 소자를 배치하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제1 부분 및 상기 제2 부분을 형성하는 단계는,
    상기 제1 절연층 상에 제1 플라즈마를 조사하여 상기 제1 부분을 형성하는 단계; 및
    상기 제1 부분 상에서 상기 제1 전극과 상기 제2 전극 사이의 영역에 제2 플라즈마를 조사하여 상기 제2 부분을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 절연층은 실리콘 옥시카바이드를 포함하며,
    상기 제1 플라즈마는 불소(F)계 플라즈마이고 상기 제2 플라즈마는 산소(O)계 플라즈마인 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 절연층은 상기 제1 부분과 상기 제2 부분 하부에 위치한 서브 절연층을 더 포함하는 표시 장치.
PCT/KR2020/004316 2019-05-21 2020-03-30 표시 장치 및 이의 제조 방법 WO2020235803A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080032756.8A CN113785401A (zh) 2019-05-21 2020-03-30 显示设备及显示设备的制造方法
US17/609,882 US20220216373A1 (en) 2019-05-21 2020-03-30 Display device and manufacturing method therefor
EP20810061.0A EP3975256A4 (en) 2019-05-21 2020-03-30 DISPLAY DEVICE AND METHOD OF MANUFACTURING IT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190059328A KR102702898B1 (ko) 2019-05-21 표시 장치 및 이의 제조 방법
KR10-2019-0059328 2019-05-21

Publications (1)

Publication Number Publication Date
WO2020235803A1 true WO2020235803A1 (ko) 2020-11-26

Family

ID=73458127

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/004316 WO2020235803A1 (ko) 2019-05-21 2020-03-30 표시 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20220216373A1 (ko)
EP (1) EP3975256A4 (ko)
CN (1) CN113785401A (ko)
WO (1) WO2020235803A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380937A (zh) * 2021-05-28 2021-09-10 上海天马微电子有限公司 显示面板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115606011A (zh) * 2020-09-29 2023-01-13 京东方科技集团股份有限公司（Cn） 发光二极管芯片、显示基板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105549A1 (en) * 2002-12-18 2006-05-18 Duineveld Paulus C Manipulation of micrometer-sized electronic objects with liquid droplets
JP2011096318A (ja) * 2009-10-29 2011-05-12 Sony Corp 光素子集積装置およびその製造方法
KR101047034B1 (ko) * 2008-04-14 2011-07-06 (주)에이디에스 박막 패턴 형성 방법
JP2015126048A (ja) * 2013-12-26 2015-07-06 シャープ株式会社 発光素子、発光素子の製造方法、複数の発光素子を備える発光装置、及び、発光装置の製造方法
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011227814A (ja) * 2010-04-22 2011-11-10 Hitachi Chem Co Ltd 半導体装置、半導体装置製造装置、半導体装置製造方法及びｉｃタグ
US9368549B1 (en) * 2015-09-02 2016-06-14 Nthdegree Technologies Worldwide Inc. Printed mesh defining pixel areas for printed inorganic LED dies
US11152533B1 (en) * 2018-09-21 2021-10-19 Facebook Technologies, Llc Etchant-accessible carrier substrate for display manufacture
WO2021054550A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
DE112021006224T5 (de) * 2021-01-08 2023-10-05 Lg Electronics Inc. Selbstanbringungsvorrichtung und selbstanbringungsverfahren
US20220285581A1 (en) * 2021-03-04 2022-09-08 Samsung Electronics Co., Ltd. Display device including reflective structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105549A1 (en) * 2002-12-18 2006-05-18 Duineveld Paulus C Manipulation of micrometer-sized electronic objects with liquid droplets
KR101047034B1 (ko) * 2008-04-14 2011-07-06 (주)에이디에스 박막 패턴 형성 방법
JP2011096318A (ja) * 2009-10-29 2011-05-12 Sony Corp 光素子集積装置およびその製造方法
JP2015126048A (ja) * 2013-12-26 2015-07-06 シャープ株式会社 発光素子、発光素子の製造方法、複数の発光素子を備える発光装置、及び、発光装置の製造方法
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3975256A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380937A (zh) * 2021-05-28 2021-09-10 上海天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN113785401A (zh) 2021-12-10
KR20200134359A (ko) 2020-12-02
EP3975256A1 (en) 2022-03-30
US20220216373A1 (en) 2022-07-07
EP3975256A4 (en) 2023-05-24

Similar Documents

Publication Publication Date Title
WO2021149863A1 (ko) 표시 장치
WO2020242116A1 (ko) 표시 장치
WO2021162180A1 (ko) 표시 장치
WO2021225284A1 (ko) 표시 장치
WO2020197080A1 (ko) 표시 장치 및 이의 제조 방법
WO2021235689A1 (ko) 표시 장치
WO2021125704A1 (ko) 표시 장치
WO2022025395A1 (ko) 표시 장치
WO2021242074A1 (ko) 표시 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2020235803A1 (ko) 표시 장치 및 이의 제조 방법
WO2020218722A1 (ko) 표시 장치 및 이의 제조 방법
WO2022030763A1 (ko) 표시 장치
WO2022154517A1 (ko) 표시 장치
WO2022045698A1 (ko) 표시 장치
WO2022131794A1 (ko) 표시 장치
WO2022050685A1 (ko) 표시 장치
WO2021091062A1 (ko) 표시 장치
WO2021215585A1 (ko) 표시 장치
WO2021054551A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2022240097A1 (ko) 표시 장치
WO2022050782A1 (ko) 표시 장치 및 이의 제조 방법
WO2022059986A1 (ko) 표시 장치
WO2022005208A1 (ko) 표시 장치
WO2021101033A1 (ko) 발광 소자, 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20810061

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020810061

Country of ref document: EP

Effective date: 20211221