KR20210141801A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210141801A
KR20210141801A KR1020200056940A KR20200056940A KR20210141801A KR 20210141801 A KR20210141801 A KR 20210141801A KR 1020200056940 A KR1020200056940 A KR 1020200056940A KR 20200056940 A KR20200056940 A KR 20200056940A KR 20210141801 A KR20210141801 A KR 20210141801A
Authority
KR
South Korea
Prior art keywords
electrode
contact
disposed
light emitting
contact electrode
Prior art date
Application number
KR1020200056940A
Other languages
English (en)
Inventor
김진택
이승민
이정환
이희근
임백현
채경태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200056940A priority Critical patent/KR20210141801A/ko
Priority to US17/998,352 priority patent/US20230187584A1/en
Priority to PCT/KR2020/009900 priority patent/WO2021230426A1/ko
Priority to CN202080100721.3A priority patent/CN115552610A/zh
Publication of KR20210141801A publication Critical patent/KR20210141801A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 기판, 상기 제1 기판 상에 제1 방향으로 연장되고 제2 방향으로 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자, 상기 제1 전극 또는 상기 제2 전극 상에 배치되며 상기 발광 소자와 접촉하는 복수의 접촉 전극들을 포함하고, 상기 접촉 전극은 상기 제1 전극 상에 배치된 제1 접촉 전극, 상기 제2 전극 상에 배치된 제2 접촉 전극, 상기 제2 접촉 전극과 상기 제1 방향으로 이격되어 상기 제1 접촉 전극과 상기 제2 방향으로 대향하는 제3 접촉 전극 및 상기 제1 접촉 전극과 상기 제1 방향으로 이격되어 상기 제2 접촉 전극과 상기 제2 방향으로 대향하는 제4 접촉 전극을 포함하며, 상기 제3 접촉 전극 및 상기 제4 접촉 전극과 연결되며 상기 제2 접촉 전극을 둘러싸도록 배치된 전극 연결부를 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 각 서브 화소의 발광 불량을 줄이고 단위 영역 당 휘도가 향상된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 제1 방향으로 연장되고 제2 방향으로 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자, 상기 제1 전극 또는 상기 제2 전극 상에 배치되며 상기 발광 소자와 접촉하는 복수의 접촉 전극들을 포함하고, 상기 접촉 전극은 상기 제1 전극 상에 배치된 제1 접촉 전극, 상기 제2 전극 상에 배치된 제2 접촉 전극, 상기 제2 접촉 전극과 상기 제1 방향으로 이격되어 상기 제1 접촉 전극과 상기 제2 방향으로 대향하는 제3 접촉 전극 및 상기 제1 접촉 전극과 상기 제1 방향으로 이격되어 상기 제2 접촉 전극과 상기 제2 방향으로 대향하는 제4 접촉 전극을 포함하며, 상기 제3 접촉 전극 및 상기 제4 접촉 전극과 연결되며 상기 제2 접촉 전극을 둘러싸도록 배치된 전극 연결부를 포함한다.
상기 전극 연결부는 상기 제3 접촉 전극 및 상기 제4 접촉 전극과 일체화될 수 있다.
상기 제1 기판 상에 상기 제1 전극 및 상기 제2 전극을 덮도록 배치되되, 상기 제1 전극의 상면 일부를 노출하는 제1 개구부 및 상기 제2 전극의 상면 일부를 노출하는 제2 개구부를 포함하는 제1 절연층을 더 포함하고, 상기 발광 소자들은 상기 제1 절연층 상에 배치될 수 있다.
상기 제1 절연층 및 상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부 및 상기 제1 절연층의 상기 접촉 전극들이 배치된 부분을 노출하는 제2 절연층을 더 포함할 수 있다.
상기 제1 접촉 전극, 상기 제2 접촉 전극, 상기 제3 접촉 전극 및 상기 제4 접촉 전극은 상기 제1 절연층 상에 직접 배치되고, 상기 전극 연결부는 적어도 일부분이 상기 제2 절연층 상에 배치될 수 있다.
상기 제1 접촉 전극 및 상기 제2 접촉 전극을 덮도록 배치된 제3 절연층을 더 포함하고, 상기 제3 접촉 전극, 상기 제4 접촉 전극 및 상기 전극 연결부는 적어도 일부분이 상기 제3 절연층 상에 배치될 수 있다.
상기 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하고 타 단부가 상기 제3 접촉 전극과 접촉하는 제1 발광 소자 및 일 단부가 상기 제4 접촉 전극과 접촉하고 타 단부가 상기 제2 접촉 전극과 접촉하는 제2 발광 소자를 포함할 수 있다.
상기 발광 소자는 양 단부가 상기 접촉 전극들과 접촉하지 않는 제3 발광 소자를 더 포함할 수 있다.
상기 제1 접촉 전극은 상기 제1 개구부를 덮도록 배치되어 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 개구부를 덮도록 배치되어 상기 제2 전극과 접촉하며, 상기 제3 접촉 전극 및 상기 제4 접촉 전극은 상기 제1 절연층 상에 배치되어 상기 제1 전극 및 상기 제2 전극과 접촉하지 않을 수 있다.
상기 전극 연결부는 상기 제1 방향으로 연장되며 상기 제3 접촉 전극과 연결된 제1 연장부, 및 상기 제2 방향으로 연장되어 일 측은 상기 제1 연장부와 연결되고 타 측은 상기 제4 접촉 전극과 연결된 제2 연장부를 포함하고, 상기 제1 연장부는 상기 제2 접촉 전극의 상기 외측변 중 장변과 이격되고 상기 제2 연장부는 상기 제2 접촉 전극의 상기 외측변 중 단변과 이격될 수 있다.
상기 제2 접촉 전극의 상기 장변과 상기 전극 연결부의 상기 제1 연장부 사이의 간격은 상기 제2 접촉 전극과 상기 제4 접촉 전극 사이의 간격과 동일하거나 더 작을 수 있다.
상기 전극 연결부의 상기 제1 연장부는 부분적으로 상기 제2 전극과 두께 방향으로 중첩하도록 배치될 수 있다.
상기 접촉 전극들은 제1 부분 및 상기 제1 부분보다 작은 폭을 갖는 제2 부분을 포함하고, 상기 제2 방향으로 대향하는 상기 접촉 전극들 사이의 간격은 상기 제1 부분 사이의 간격보다 상기 제2 부분 사이의 간격 클 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 제1 방향으로 연장되고 제2 방향으로 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 제1 기판 상에 배치되며 상기 제1 전극 또는 상기 제2 전극의 일부분을 노출하는 개구부를 포함하는 제1 절연층, 상기 제1 절연층 상에 배치되며 양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자, 상기 제1 전극 또는 상기 제2 전극 상에 배치되며 상기 발광 소자 및 상기 제1 전극 또는 상기 제2 전극과 접촉하는 복수의 제1 타입 접촉 전극들 및 상기 발광 소자와 접촉하되 상기 제1 전극 및 제2 전극과 접촉하지 않는 제2 타입 접촉 전극을 포함하고, 상기 제2 타입 접촉 전극은 상기 제1 전극 또는 상기 제2 전극 상에 배치되되 상기 제1 타입 접촉 전극과 이격된 복수의 접촉부들 및 상기 접촉부들을 연결하는 전극 연결부를 포함하고, 상기 전극 연결부는 상기 제1 타입 접촉 전극들 중 어느 하나의 외측변과 이격되어 상기 외측변을 둘러싸도록 배치된다.
상기 제1 타입 접촉 전극은 상기 제1 전극 상에 배치되어 상기 제1 전극의 상면 일부를 노출하는 제1 개구부를 통해 상기 제1 전극과 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 제2 전극의 상면 일부를 노출하는 제2 개구부를 통해 상기 제2 전극과 접촉하는 제2 접촉 전극을 포함하고, 상기 제2 타입 접촉 전극은 상기 제2 전극 상에 배치되어 상기 제2 접촉 전극과 이격된 제1 접촉부, 상기 제1 전극 상에 배치되어 상기 제1 접촉 전극과 이격된 제2 접촉부, 및 상기 제1 접촉부와 상기 제2 접촉부를 연결하는 제1 전극 연결부를 포함할 수 있다.
상기 제1 전극 연결부는 상기 제2 접촉 전극의 외측변을 둘러싸도록 배치될 수 있다.
상기 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하고 타 단부가 상기 제1 접촉부와 접촉하는 제1 발광 소자 및 일 단부가 상기 제2 접촉부와 접촉하고 타 단부가 상기 제2 접촉 전극과 접촉하는 제2 발광 소자를 포함할 수 있다.
상기 제1 접촉부는 상기 제1 접촉 전극과 대향하고 상기 제2 접촉부는 상기 제1 접촉 전극과 상기 제1 방향으로 이격되며 상기 제1 전극 연결부는 상기 제1 접촉 전극의 외측변을 둘러싸도록 배치되고, 상기 제2 타입 접촉 전극은 상기 제2 접촉 전극과 상기 제1 접촉부 사이에서 상기 제2 접촉부와 대향하는 제3 접촉부, 상기 제2 접촉부와 상기 제1 방향으로 이격되어 상기 제2 접촉 전극과 대향하는 제4 접촉부, 및 상기 제3 접촉부와 상기 제4 접촉부를 연결하며 상기 제2 접촉 전극의 외측변을 둘러싸도록 배치된 제2 전극 연결부를 더 포함할 수 있다.
상기 제1 절연층 및 상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부 및 상기 제1 절연층의 상기 접촉 전극들이 배치된 부분을 노출하는 제2 절연층을 더 포함하고, 상기 제1 타입 접촉 전극과 상기 제2 타입 접촉 전극의 접촉부는 동일한 층에 배치될 수 있다.
상기 제2 타입 접촉 전극의 상기 전극 연결부는 상기 제2 절연층 상에 직접 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 각 서브 화소 당 복수의 발광 소자들 중 일부가 서로 직렬로 연결되어 단위 서브 화소 당 휘도가 향상되면서 각 서브 화소의 발광 불량을 줄일 수 있다. 또한, 각 서브 화소의 발광 소자들이 배치되는 충분한 영역을 확보하면서 발광 소자들이 직렬로 연결될 수 있도록 전극 연결부의 배치를 설계하여 서브 화소가 차지하는 면적이 작더라도 그 크기를 유지하면서 휘도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 일 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선 및 Q2-Q2'선을 따라 자른 단면도이다.
도 5는 도 3의 Q3-Q3'선을 따라 자른 단면도이다.
도 6은 도 3의 Q4-Q4'선 및 Q5-Q5'선을 따라 자른 단면도이다.
도 7은 도 3의 Q6-Q6'선을 따라 자른 단면도이다.
도 8은 일 실시예에 따른 발광 소자의 개략도이다.
도 9는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 10은 도 9의 Q7-Q7'선을 따라 자른 단면도이다.
도 11은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 12는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 13은 도 12의 Q8-Q8'선을 따라 자른 단면도이다.
도 14는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 15는 도 14의 Q9-Q9'선을 따라 자른 단면도이다.
도 16은 다른 실시예에 따른 표시 장치의 접촉 전극들을 나타내는 개략적인 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(30)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2을 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(30)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(30)가 배치되지 않고, 발광 소자(30)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(30)가 배치된 영역을 포함하여, 발광 소자(30)와 인접한 영역으로 발광 소자(30)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(30)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(30)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
또한, 각 서브 화소(PXn)는 비발광 영역에 배치된 절단부 영역(CBA)을 포함할 수 있다. 절단부 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 절단부 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 절단부 영역(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 절단부 영역(CBA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 또한, 절단부 영역(CBA)들의 제1 방향(DR1)으로 이격된 간격은 발광 영역(EMA)의 제1 방향(DR1)으로 이격된 간격보다 작을 수 있다. 절단부 영역(CBA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(BNL2)가 배치되고, 이들 사이의 간격은 제2 뱅크(BNL2)의 폭에 따라 달라질 수 있다. 절단부 영역(CBA)에는 발광 소자(30)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(21, 22) 일부가 배치될 수 있다. 각 서브 화소(PXn)마다 배치되는 전극(21, 22)들은 절단부 영역(CBA)에서 서로 분리되어 배치될 수 있다.
도 3은 도 2의 일 서브 화소를 나타내는 평면도이다. 도 4는 도 3의 Q1-Q1'선 및 Q2-Q2'선을 따라 자른 단면도이다. 도 5는 도 3의 Q3-Q3'선을 따라 자른 단면도이다. 도 6은 도 3의 Q4-Q4'선 및 Q5-Q5'선을 따라 자른 단면도이다.
도 3은 제1 서브 화소(PX1)에 배치된 전극(21, 22)들과 발광 소자(30) 및 접촉 전극(CNE)들의 배치를 도시하고 있으며, 도 4 내지 도 6은 각 접촉 전극(CNE)들의 배치 및 형상을 따라 그 단면을 도시하고 있다. 도 4와 도 6은 제1 서브 화소(PX1)에 배치된 발광 소자(30; 30A, 30B)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3 내지 도 6을 참조하면, 표시 장치(10)는 제1 기판(11), 및 제1 기판(11) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 발광 소자층을 구성할 수 있다.
구체적으로, 제1 기판(11)은 절연 기판일 수 있다. 제1 기판(11)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(11)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
차광층(BML)은 제1 기판(11) 상에 배치될 수 있다. 차광층(BML)은 표시 장치(10)의 제1 트랜지스터(T1)의 액티브층(ACT)과 중첩하도록 배치된다. 차광층(BML1)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT)에 광이 입사되는 것을 방지할 수 있다. 예를 들어, 차광층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(12)은 차광층(BML)을 포함하여 제1 기판(11) 상에 전면적으로 배치될 수 있다. 버퍼층(12)은 투습에 취약한 제1 기판(11)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 제1 기판(11) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(12)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(12)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층은 버퍼층(12) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT)을 포함할 수 있다. 이들은 후술하는 제1 게이트 도전층의 게이트 전극(GE)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(T1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT)은 복수의 도체화 영역(ACTa, ACTb) 및 이들 사이의 채널 영역(ACTc)을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(13)은 반도체층 및 버퍼층(12)상에 배치된다. 제1 게이트 절연층(13)은 반도체층을 포함하여, 버퍼층(12) 상에 배치될 수 있다. 제1 게이트 절연층(13)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(13)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 게이트 도전층은 제1 게이트 절연층(13) 상에 배치된다. 제1 게이트 도전층은 제1 트랜지스터(T1)의 게이트 전극(GE)과 스토리지 커패시터의 제1 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역(ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 용량 전극(CSE1)은 후술하는 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제1 용량 전극(CSE1)은 게이트 전극(GE)과 연결되어 일체화될 수 있다. 제1 용량 전극(CSE1)은 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치되고 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 보호층(15)은 제1 게이트 도전층 상에 배치된다. 제1 보호층(15)은 제1 게이트 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 보호층(15)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 데이터 도전층은 제1 보호층(15) 상에 배치된다. 제1 데이터 도전층은 제1 트랜지스터(T1)의 제1 소스/드레인 전극(SD1)과 제2 소스/드레인 전극(SD2), 데이터 라인(DTL), 및 제2 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 소스/드레인 전극(SD1, SD2)은 제1 층간 절연층(17)과 제1 게이트 절연층(13)을 관통하는 컨택홀을 통해 액티브층(ACT)의 도핑 영역(ACTa, ACTb)과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스/드레인 전극(SD1)은 또 다른 컨택홀을 통해 차광층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DTL)은 표시 장치(10)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DTL)은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인(DTL)에서 인가되는 신호를 전달할 수 있다.
제2 용량 전극(CSE2)은 제1 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치된다. 일 실시예에서, 제2 용량 전극(CSE2)은 제2 소스/드레인 전극(SD2)과 연결되어 일체화될 수 있다.
제1 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(17)은 제1 데이터 도전층 상에 배치된다. 제1 층간 절연층(17)은 제1 데이터 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(17)은 제1 데이터 도전층을 덮으며 제1 데이터 도전층을 보호하는 기능을 수행할 수 있다. 제1 층간 절연층(17)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 데이터 도전층은 제1 층간 절연층(17) 상에 배치된다. 제2 데이터 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(22)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 또한, 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(30)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제1 층간 절연층(17)에 형성된 컨택홀을 통해 제2 용량 전극(CSE2)과 연결될 수 있다. 제2 용량 전극(CSE2)은 제1 트랜지스터(T1)의 제2 소스/드레인 전극(SD2)과 일체화될 수 있고, 제1 도전 패턴(CDP)은 제2 소스/드레인 전극(SD2)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(21)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(21)으로 전달할 수 있다. 한편, 도면에서는 제2 데이터 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 데이터 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
제2 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(19)은 제2 데이터 도전층 상에 배치된다. 제1 평탄화층(19)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(19) 상에는 복수의 제1 뱅크(BNL1)들, 복수의 전극(21, 22)들, 발광 소자(30), 복수의 접촉 전극(CNE1, CNE2, CNE3, CNE4)들 및 제2 뱅크(BNL2)가 배치된다. 또한, 제1 평탄화층(19) 상에는 복수의 절연층(PAS1, PAS2, PAS3, PAS4)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 제1 평탄화층(19) 상에 직접 배치될 수 있다. 복수의 제1 뱅크(BNL1)들은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않으며 발광 영역(EMA) 내에 배치될 수 있다. 또한, 복수의 제1 뱅크(BNL1)들은 제1 방향(DR1)으로 서로 이격되어 배치되고, 이들 사이에 발광 소자(30)가 배치될 수 있다. 복수의 제1 뱅크(BNL1)들은 각 서브 화소(PXn)마다 배치되어 표시 장치(10)의 표시 영역(DPA)에서 선형의 패턴을 형성할 수 있다. 제1 뱅크(BNL1)의 제2 방향(DR2)으로 측정된 길이는 후술하는 접촉 전극(CNE1, CNE2)들의 길이보다 길 수 있다. 다만, 이에 제한되지 않는다. 도면에서는 2개의 제1 뱅크(BNL1)들이 도시되어 있으나, 이에 제한되지 않는다. 후술하는 전극(21, 22)의 수에 따라 더 많은 수의 제1 뱅크(BNL1)들이 더 배치될 수도 있다.
제1 뱅크(BNL1)는 제1 평탄화층(19)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(30)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(21, 22)에서 반사되어 제1 평탄화층(19)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(30)가 배치되는 영역을 제공함과 동시에 발광 소자(30)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다. 제1 뱅크(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(21, 22)들은 제1 뱅크(BNL1)와 제1 평탄화층(19) 상에 배치된다. 복수의 전극(21, 22)은 제1 전극(21) 및 제2 전극(22)을 포함할 수 있다. 제1 전극(21) 및 제2 전극(22)은 제2 방향(DR2)으로 연장되고, 이들은 서로 제1 방향(DR1)으로 이격되도록 배치될 수 있다.
제1 전극(21)과 제2 전극(22)은 각각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 절단부 영역(CBA)에서 다른 전극(21, 22)들과 분리될 수 있다. 예를 들어, 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 발광 영역(EMA)들 사이에는 절단부 영역(CBA)이 배치되고, 제1 전극(21) 및 제2 전극(22)은 절단부 영역(CBA)에서 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에 배치된 다른 제1 전극(21) 및 제2 전극(22)과 분리될 수 있다. 다만, 이에 제한되지 않으며, 몇몇 전극(21, 22)들은 각 서브 화소(PXn) 마다 분리되지 않고 제2 방향(DR2)으로 이웃하는 서브 화소(PXn) 넘어 연장되어 배치되거나, 제1 전극(21) 또는 제2 전극(22) 중 어느 한 전극만 분리될 수도 있다.
제1 전극(21)은 제1 컨택홀(CT1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되고, 제2 전극(22)은 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(21)은 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(22)도 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 다른 실시예에서 제1 컨택홀(CT1)과 제2 컨택홀(CT2)은 제2 뱅크(BNL2)와 중첩하지 않도록 제2 뱅크(BNL2)가 둘러싸는 발광 영역(EMA) 내에 배치될 수도 있다.
도면에서는 각 서브 화소(PXn)마다 하나의 제1 전극(21)과 제2 전극(22)이 배치된 것이 예시되어 있으나, 이에 제한되지 않고 각 서브 화소(PXn)마다 배치되는 제1 전극(21)과 제2 전극(22)의 수는 더 많을 수 있다. 또한, 각 서브 화소(PXn)에 배치된 제1 전극(21)과 제2 전극(22)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(21)과 제2 전극(22)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다.
제1 전극(21) 및 제2 전극(22)은 각각 제1 뱅크(BNL1)들 상에 배치될 수 있다. 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(BNL1)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(BNL1)의 외면을 덮도록 배치될 수 있다. 제1 뱅크(BNL1)의 측면 상에는 제1 전극(21)과 제2 전극(22)이 각각 배치되고, 제1 전극(21)과 제2 전극(22) 사이의 간격은 제1 뱅크(BNL1) 사이의 간격보다 좁을 수 있다. 또한, 제1 전극(21)과 제2 전극(22)은 적어도 일부 영역이 제1 평탄화층(19) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라 각 전극(21, 22)들은 그 폭이 제1 뱅크(BNL1)보다 작을 수도 있다. 다만, 각 전극(21, 22)들은 적어도 제1 뱅크(BNL1)의 일 측면은 덮도록 배치되어 발광 소자(30)에서 방출된 광을 반사시킬 수 있다.
각 전극(21, 22)은 투명성 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 각 전극(21, 22)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(21, 22)은 발광 소자(30)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
이에 제한되지 않고, 각 전극(21, 22)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(21, 22)은 ITO/은(Ag)/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다.
복수의 전극(21, 22)들은 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 예를 들어, 복수의 전극(21, 22)들은 후술하는 접촉 전극(CNE)을 통해 발광 소자(30)와 전기적으로 연결되고, 전극(21, 22)들로 인가된 전기 신호를 접촉 전극(CNE)을 통해 발광 소자(30)에 전달할 수 있다.
제1 전극(21)과 제2 전극(22) 중 어느 하나는 발광 소자(30)의 애노드(Anode) 전극과 전기적으로 연결되고, 다른 하나는 발광 소자(30)의 캐소드(Cathode) 전극과 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
또한, 각 전극(21, 22)은 발광 소자(30)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(30)는 제1 전극(21)과 제2 전극(22) 상에 형성된 전계에 의해 제1 전극(21)과 제2 전극(22) 사이에 배치될 수 있다. 표시 장치(10)의 발광 소자(30)는 잉크젯 프린팅 공정을 통해 전극(21, 22)들 상에 분사될 수 있다. 전극(21, 22) 상에 발광 소자(30)를 포함하는 잉크가 분사되면, 전극(21, 22)에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(30)는 전극(21, 22) 상에 생성된 전계에 의해 유전영동힘을 받아 전극(21, 22) 상에 정렬될 수 있다.
제1 절연층(PAS1)은 제1 평탄화층(19) 상에 배치된다. 제1 절연층(PAS1)은 제1 뱅크(BNL1)들, 및 제1 전극(21)과 제2 전극(22)들을 덮도록 배치될 수 있다. 일 실시예에서, 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 부분적으로 노출하는 개구부(OP1, OP2)를 포함할 수 있다. 제1 절연층(PAS1)은 제1 전극(21)의 상면 일부를 노출하는 제1 개구부(OP1)와, 제2 전극(22)의 상면 일부를 노출하는 제2 개구부(OP2)를 포함할 수 있다. 제1 개구부(OP1)와 제2 개구부(OP2)는 각 전극(21, 22)들 중 제1 뱅크(BNL1)의 상면에 배치된 부분을 일부 노출시킬 수 있다. 후술하는 접촉 전극(CNE) 중 일부는 개구부(OP1, OP2)를 통해 노출된 각 전극(21, 22)과 접촉할 수 있다.
제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 예를 들어, 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 덮도록 배치됨에 따라 그 하부에 배치된 전극(21, 22)의 형상에 따라 그 상면이 단차질 수 있다. 다만, 이에 제한되지 않는다. 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다.
또한, 제2 뱅크(BNL2)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제1 전극(21)과 제2 전극(22)은 제2 방향(DR2)으로 연장되어 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분을 가로질러 배치될 수 있다. 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분은 발광 영역(EMA) 사이에 배치된 부분은 절단부 영역(CBA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 이에 따라, 절단부 영역(CBA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격보다 작을 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(BNL2)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(30)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(30)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(30)들은 각 전극(21, 22)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(21, 22)들이 연장된 방향과 발광 소자(30)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)는 각 전극(21, 22)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
각 서브 화소(PXn)에 배치된 발광 소자(30)들은 서로 다른 물질을 포함하는 발광층(도 8의 '36')을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 이에 따라 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에서는 각각 제1 색, 제2 색 및 제3 색의 광이 출사될 수 있다. 다만, 이에 제한되지 않으며, 각 서브 화소(PXn)들은 동일한 종류의 발광 소자(30)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
발광 소자(30)는 제1 뱅크(BNL1)들 사이에서 양 단부가 각 전극(21, 22) 상에 배치될 수 있다. 발광 소자(30)의 연장된 길이는 제1 전극(21)과 제2 전극(22) 사이의 간격보다 길고, 발광 소자(30)의 양 단부가 각각 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다. 예를 들어, 발광 소자(30)는 일 단부가 제1 전극(21) 상에 놓이고, 타 단부가 제2 전극(22) 상에 놓이도록 배치될 수 있다.
발광 소자(30)는 제1 기판(11) 또는 제1 평탄화층(19)의 상면에 수직한 방향으로 복수의 층들이 배치될 수 있다. 발광 소자(30)는 연장된 일 방향이 제1 평탄화층(19)의 상면과 평행하도록 배치되고, 발광 소자(30)에 포함된 복수의 반도체층들은 제1 평탄화층(19)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)가 다른 구조를 갖는 경우 복수의 반도체층들은 제1 평탄화층(19)의 상면에 수직한 방향으로 배치될 수도 있다.
발광 소자(30)의 양 단부는 각각 접촉 전극(CNE)들과 접촉할 수 있다. 예를 들어, 발광 소자(30)는 연장된 일 방향측 단부면에는 절연막(도 8의 '38')이 형성되지 않고 반도체층 일부가 노출될 수 있고, 상기 노출된 반도체층은 접촉 전극(CNE)과 접촉할 수 있다. 다만, 이에 제한되지 않고 발광 소자(30)는 절연막(38) 중 적어도 일부 영역이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 접촉 전극(CNE)과 직접 접촉할 수도 있다.
일 실시예에 따르면, 발광 소자(30)는 양 단부가 서로 다른 접촉 전극(CNE)들에 접촉한 발광 소자(30A, 30B)들을 포함할 수 있다. 발광 소자(30)는 제1 발광 소자(30A) 및 제2 발광 소자(30B)를 포함하고, 이들은 서로 연결된 접촉 전극(CNE)을 통해 전기적으로 연결될 수 있다. 제1 발광 소자(30A)와 제2 발광 소자(30B)의 일 단부들은 서로 다른 접촉 전극(CNE)과 접촉하고, 제1 발광 소자(30A)의 타 단부와 제2 발광 소자(30B)의 일 단부는 서로 연결된 접촉 전극(CNE)과 접촉할 수 있다. 제1 발광 소자(30A)와 제2 발광 소자(30B)는 접촉 전극(CNE)을 통해 서로 직렬로 연결되고, 각 서브 화소(PXn)의 단위 영역당 휘도가 향상될 수 있다. 보다 자세한 설명은 후술하기로 한다.
제2 절연층(PAS2)은 발광 소자(30) 상에 배치될 수 있다. 제2 절연층(PAS2)은 제1 절연층(PAS1), 제1 전극(21)과 제2 전극(22) 및 발광 소자(30) 상에 부분적으로 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)은 제2 뱅크(BNL2)가 둘러싸는 영역에서 제1 절연층(PAS1) 상에 전면적으로 배치되되, 발광 소자(30)의 양 단부와 전극(21, 22) 상면 중 접촉 전극(CNE)들이 배치되는 부분은 제외하고 배치될 수 있다. 제2 절연층(PAS2)은 표시 장치(10)의 제조 공정 중 발광 소자(30), 전극(21, 22)들 및 제1 절연층(PAS1)을 덮도록 배치된 뒤 발광 소자(30)의 양 단부를 노출하도록 제거되어 형성될 수 있다. 제2 절연층(PAS2) 중 일부분은 발광 소자(30)를 감싸면서 양 단부는 노출되도록 배치될 수 있다. 제2 절연층(PAS2) 중 발광 소자(30) 상에 배치된 부분은 평면상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(30)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(30)를 고정시킬 수 있다. 또한, 몇몇 실시예에서 제2 절연층(PAS2) 중 일부는 발광 소자(30)와 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다.
또한, 제2 절연층(PAS2)은 각 전극(21, 22)의 외측변을 부분적으로 덮도록 배치될 수 있다. 제2 절연층(PAS2)이 배치되지 않은 부분에는 접촉 전극(CNE)들이 일부 배치될 수 있다. 다만, 이에 제한되지 않으며 제2 절연층(PAS2)은 발광 소자(30)를 고정시키기 위해 전극(21, 22)들 사이에만 배치되고 그 이외의 영역에서는 제거될 수도 있다.
제2 절연층(PAS2) 상에는 복수의 접촉 전극(CNE)들과 제3 절연층(PAS3)이 배치될 수 있다.
복수의 접촉 전극(CNE)들은 일 방향으로 연장된 형상을 갖고 각 전극(21, 22) 상에 배치될 수 있다. 접촉 전극(CNE)은 제1 전극(21) 상에 배치된 제1 접촉 전극(CNE1)과 제4 접촉 전극(CNE4), 및 제2 전극(22) 상에 배치된 제2 접촉 전극(CNE2)과 제3 접촉 전극(CNE3)을 포함할 수 있다. 각 접촉 전극(CNE)들은 서로 이격되거나 대향하며 배치될 수 있다. 예를 들어, 제1 접촉 전극(CNE1)과 제4 접촉 전극(CNE4)은 제1 전극(21) 상에서 제2 방향(DR2)으로 이격되고, 제2 접촉 전극(CNE2)과 제3 접촉 전극(CNE3)은 제2 전극(22) 상에서 제2 방향(DR2)으로 이격될 수 있다. 또한, 제1 접촉 전극(CNE1)과 제3 접촉 전극(CNE3)은 제1 방향(DR1)으로 대향하고, 제2 접촉 전극(CNE2)과 제4 접촉 전극(CNE4)도 제1 방향(DR1)으로 대향할 수 있다. 각 접촉 전극(CNE)들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 스트라이프형 패턴을 형성할 수 있다.
복수의 접촉 전극(CNE)들은 각각 발광 소자(30)와 접촉할 수 있다. 제1 접촉 전극(CNE1)과 제4 접촉 전극(CNE4)은 발광 소자(30)들의 일 단부와 접촉하고, 제2 접촉 전극(CNE2)과 제3 접촉 전극(CNE3)은 발광 소자(30)의 타 단부와 접촉할 수 있다. 상술한 바와 같이, 발광 소자(30)는 연장된 방향의 양 단부면에서 반도체층이 노출되고, 각 접촉 전극(CNE)들은 발광 소자(30)의 반도체층과 접촉하여 이와 전기적으로 연결될 수 있다. 접촉 전극(CNE)들은 발광 소자(30)의 양 단부와 접촉하는 일 측이 제2 절연층(PAS2) 상에 배치될 수 있다.
각 접촉 전극(CNE)들은 일 방향으로 측정된 폭이 각각 전극(21, 22)들의 상기 일 방향으로 측정된 폭보다 작을 수 있다. 접촉 전극(CNE)들은 각각 발광 소자(30)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(21)과 제2 전극(22)의 상면 일부를 덮도록 배치될 수 있다. 다만, 이에 제한되지 않고 접촉 전극(CNE)들은 그 폭이 전극(21, 22)보다 크게 형성되어 전극(21, 22)의 양 측변들을 덮을 수도 있다.
접촉 전극(CNE)은 투명성 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 발광 소자(30)에서 방출된 광은 접촉 전극(CNE)을 투과하여 전극(21, 22)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
일 실시예에 따르면, 접촉 전극(CNE)은 제1 절연층(PAS1)의 개구부(OP)를 통해 전극(21, 22)들과 접촉하는 제1 타입 접촉 전극(CNE#1)과, 각 전극(21, 22)과 접촉하지 않으며 발광 소자(30)들과만 접촉하는 제2 타입 접촉 전극(CNE#2)을 포함할 수 있다. 또한, 제2 타입 접촉 전극(CNE#2)은 각 전극(21, 22) 상에 배치되되 이들과 접촉하지 않는 부분과, 각 전극(21, 22) 상에 배치된 부분을 서로 연결하는 전극 연결부(BE)를 더 포함할 수 있다. 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 발광 소자(30)와 접촉하되, 전극(21, 22)과 접촉 여부 및 전극 연결부(BE)와의 연결에 따라 구분될 수 있다.
예를 들어, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 타입 접촉 전극(CNE#1)일 수 있다. 제1 접촉 전극(CNE1)은 제1 개구부(OP1)를 덮도록 배치되어 이를 통해 제1 전극(21)과 접촉하고, 제2 접촉 전극(CNE2)은 제2 개구부(OP2)를 덮도록 배치되어 이를 통해 제2 전극(22)과 접촉할 수 있다. 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 일 방향으로 연장된 형상을 갖고, 전극(21, 22)들 상에 배치되어 전극(21, 22)들과 직접 연결될 수 있다.
제2 타입 접촉 전극(CNE#2)은 각 전극(21, 22) 상에 배치되어 발광 소자(30)와 접촉하는 접촉부(CP1, CP2)와, 접촉부(CP1, CP2)들을 상호 연결하는 전극 연결부(BE)를 포함한다. 제3 접촉 전극(CNE3)과 제4 접촉 전극(CNE4)은 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)일 수 있다. 제3 접촉 전극(CNE3)은 제2 접촉 전극(CNE2)과 이격되며 제1 접촉 전극(CNE1)과 대향하는 제1 접촉부(CP1)이고, 제4 접촉 전극(CNE4)은 제1 접촉 전극(CNE1)과 이격되며 제2 접촉 전극(CNE2)과 대향하는 제2 접촉부(CP2)일 수 있다. 전극 연결부(BE)는 제1 접촉부(CP1)와 제2 접촉부(CP2), 또는 제3 접촉 전극(CNE3)과 제4 접촉 전극(CNE4)을 상호 연결할 수 있고, 제3 접촉 전극(CNE3)과 제4 접촉 전극(CNE4)은 전극 연결부(BE)를 통해 서로 전기적으로 연결될 수 있다.
발광 소자(30)들은 일 단부가 제1 전극(21) 상에 배치되고 타 단부가 제2 전극(22) 상에 배치될 수 있다. 발광 소자(30)는 양 단부가 각각 제1 타입 접촉 전극(CNE#1) 및 제2 타입 접촉 전극(CNE#2)과 접촉하고, 복수의 발광 소자(30)들 중 일부는 제2 타입 접촉 전극(CNE#2)을 통해 서로 전기적으로 연결될 수 있다. 일 실시예에 따르면, 발광 소자(30)는 일 단부가 제1 접촉 전극(CNE1)과 접촉하고 타 단부가 제3 접촉 전극(CNE3)과 접촉하는 제1 발광 소자(30A)와, 일 단부가 제4 접촉 전극(CNE4)과 접촉하고 타 단부가 제2 접촉 전극(CNE2)과 접촉하는 제2 발광 소자(30B)를 포함할 수 있다.
제1 발광 소자(30A)의 일 단부와 제2 발광 소자(30B)의 타 단부는 각각 제1 타입 접촉 전극(CNE#1)과 접촉한다. 제1 발광 소자(30A)는 일 단부가 제1 접촉 전극(CNE1)과 접촉하고, 제2 발광 소자(30B)는 타 단부가 제2 접촉 전극(CNE2)과 접촉한다. 제1 발광 소자(30A)의 일 단부와 제2 발광 소자(30B)의 타 단부는 각각 제1 타입 접촉 전극(CNE#1)을 통해 각 전극(21, 22)과 전기적으로 연결될 수 있다.
제1 발광 소자(30A)의 타 단부와 제2 발광 소자(30B)의 일 단부는 각각 제2 타입 접촉 전극(CNE#2)과 접촉한다. 제1 발광 소자(30A)는 타 단부가 제3 접촉 전극(CNE3)과 접촉하고, 제2 발광 소자(30B)는 일 단부가 제4 접촉 전극(CNE4)과 접촉한다. 제3 접촉 전극(CNE3)과 제4 접촉 전극(CNE4)은 전극 연결부(BE)를 통해 서로 연결되므로, 제1 발광 소자(30A)의 타 단부와 제2 발광 소자(30B)의 일 단부는 제2 타입 접촉 전극(CNE#2)을 통해 서로 전기적으로 연결될 수 있다. 제1 전극(21)과 제2 전극(22)은 각각 제1 컨택홀(CT1)과 제2 컨택홀(CT2)을 통해 그 하부의 제1 트랜지스터(T1) 및 제2 전압 배선(VL2)과 전기적으로 연결되고, 이로부터 전기 신호가 인가될 수 있다. 상기 전기 신호는 제1 타입 접촉 전극(CNE#1)과 제1 발광 소자(30A) 및 제2 발광 소자(30B), 그리고 제2 타입 접촉 전극(CNE#2)을 통해 흐를 수 있다. 제1 발광 소자(30A)와 제2 발광 소자(30B)는 서로 제2 타입 접촉 전극(CNE#2)을 통해 전기적으로 연결되므로, 이들은 서로 직렬로 연결될 수 있다. 각 서브 화소(PXn) 당 일정한 발광 소자(30)들이 배치될 때, 이들 중 일부가 서로 직렬로 연결되면 발광 소자(30)에서 방출되는 광의 광량이 증가할 수 있다. 표시 장치(10)는 각 서브 화소(PXn)마다 복수의 발광 소자(30)들을 직렬로 연결하여 단위 서브 화소 당 휘도가 증가할 수 있다. 또한, 복수의 발광 소자(30)들이 직렬로 연결됨에 따라, 일부 접촉 전극(CNE)들이 단락되더라도 다른 접촉 전극(CNE)들과 접촉하는 발광 소자(30)들이 발광할 수 있다. 예컨대 제1 발광 소자(30A)와 접촉하는 제1 접촉 전극(CNE1)과 제3 접촉 전극(CNE3)이 서로 직접 연결되어 단락되면, 제1 발광 소자(30A)들이 발광하지 않더라도 제2 발광 소자(30B)들이 발광할 수 있다. 표시 장치(10)는 각 서브 화소(PXn)의 휘도를 향상시킴과 동시에 해당 서브 화소(PXn)가 완전히 발광하지 않는 발광 불량을 최소화할 수 있다.
일 실시예에서, 전극 연결부(BE)와 접촉부(CP1, CP2), 또는 제3 접촉 전극(CNE3) 및 제4 접촉 전극(CNE4)은 일체화되어 서로 동일한 층에 배치되고, 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 서로 다른 층에 배치될 수 있다. 제1 타입 접촉 전극(CNE#1)의 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 동일한 공정에서 형성되되 서로 이격되어 형성된다. 제2 타입 접촉 전극(CNE#2)의 제3 접촉 전극(CNE3), 제4 접촉 전극(CNE4) 및 전극 연결부(BE)는 동일한 공정에서 서로 연결된 상태로 형성되어 일체화된 접촉 전극을 구성할 수 있다. 다만, 이에 제한되지 않고 전극 연결부(BE)는 별도의 공정에서 형성되고 접촉부(CP1, CP2)와 연결될 수도 있다.
제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2) 사이에는 제3 절연층(PAS3)이 배치될 수 있다. 제3 절연층(PAS3)은 제1 타입 접촉 전극(CNE#1)을 포함하여 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)들이 배치된 영역을 제외한 제2 절연층(PAS2) 상에도 배치될 수 있다. 제2 절연층(PAS2)은 전극(21, 22) 상에서 접촉 전극(CNE)들이 배치된 부분을 제외하고 제1 절연층(PAS1) 상에 전면적으로 배치될 수 있고, 제3 절연층(PAS3)은 전극(21, 22) 상에서 제2 타입 접촉 전극(CNE#2)들이 배치된 부분을 제외하고 제1 절연층(PAS1) 상에 전면적으로 배치될 수 있다. 제3 절연층(PAS3)은 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)이 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다. 즉, 일 실시예에서 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 서로 다른 층에 배치될 수 있다. 제1 타입 접촉 전극(CNE#1)은 제2 절연층(PAS2) 상에 직접 배치되고, 제2 타입 접촉 전극(CNE#2)은 제3 절연층(PAS3) 상에 직접 배치될 수 있다. 다만, 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 제2 절연층(PAS2)과 제3 절연층(PAS3)이 배치되지 않고 발광 소자(30)의 양 단부가 노출된 영역에서는 제1 절연층(PAS1) 상에 직접 배치될 수도 있다.
또한, 제2 절연층(PAS2)과 제3 절연층(PAS3)은 발광 소자(30)들이 배치되지 않는 영역, 또는 전극(21, 22)과 제2 뱅크(BNL2) 사이에도 배치되어 전극 연결부(BE)는 제2 절연층(PAS2) 또는 제3 절연층(PAS3) 상에 배치된다. 전극 연결부(BE)는 제3 절연층(PAS3) 상에 배치됨에 따라 제1 타입 접촉 전극(CNE#1)과 제3 절연층(PAS3)에 의해 상호 절연될 수 있다. 다만, 이에 제한되지 않고, 제3 절연층(PAS3)은 생략될 수도 있고, 제2 타입 접촉 전극(CNE#2)은 제2 절연층(PAS2) 상에 직접 배치될 수 있다.
또한, 일 실시예에 따르면, 제2 타입 접촉 전극(CNE#2)의 전극 연결부(BE)는 제1 타입 접촉 전극(CNE#1)의 외측변과 이격되며 상기 외측변을 둘러싸도록 배치될 수 있다. 전극 연결부(BE)는 제2 방향(DR2)으로 연장되어 제3 접촉 전극(CNE3)과 연결된 제1 연장부(EP1), 및 제1 방향(DR1)으로 연장되어 일 측은 제1 연장부(EP1)와 연결되고 타 측은 제4 접촉 전극(CNE4)과 연결된 제2 연장부(EP2)를 포함할 수 있다. 전극 연결부(BE)의 상기 제1 연장부(EP1)는 제2 접촉 전극(CNE2)의 외측변 중 장변과 이격되고 상기 제2 연장부(EP2)는 제2 접촉 전극(CNE2)의 외측변 중 단변과 이격되어, 전극 연결부(BE)는 제2 접촉 전극(CNE2)의 외측변을 둘러싸도록 배치될 수 있다. 전극 연결부(BE)의 제1 연장부(EP1)는 제2 전극(22)과 비중첩하도록 배치될 수 있다.
제2 타입 접촉 전극(CNE#2)의 전극 연결부(BE)는 발광 소자(30)들이 배치되지 않는 영역을 경유하여 접촉부(CP1, CP2)들, 또는 제3 접촉 전극(CNE3)과 제4 접촉 전극(CNE4)을 서로 연결할 수 있다. 접촉 전극(CNE)들이 서로 이격된 영역은 서브 화소(PXn)의 발광 영역(EMA) 중 발광 소자(30)들이 배치될 수 있는 영역으로, 전극 연결부(BE)는 접촉 전극(CNE)들이 이격된 영역을 가로지르지 않도록 배치된다. 전극 연결부(BE)는 제1 타입 접촉 전극(CNE#1)의 외측변을 둘러싸며 전극(21, 22)과 제2 뱅크(BNL2) 사이에 배치될 수 있다. 전극 연결부(BE)가 발광 소자(30)들이 배치되지 않는 영역에만 배치됨에 따라 각 서브 화소(PXn)당 배치되는 발광 소자(30)의 수를 유지하면서 일부 발광 소자(30)들을 직렬로 연결할 수 있다. 표시 장치(10)는 각 서브 화소(PXn)의 발광 소자(30)들이 배치되는 충분한 영역을 확보하면서 발광 소자(30)들이 직렬로 연결되도록 전극 연결부(BE)의 배치를 설계하여, 서브 화소(PXn)가 차지하는 면적이 작더라도 각 서브 화소(PXn)의 크기를 유지하면서 휘도를 향상시킬 수 있다.
일 실시예에 따르면, 전극 연결부(BE)와 제1 타입 접촉 전극(CNE#1), 예를 들어 제2 접촉 전극(CNE2) 사이의 간격(DC1, DC2)들은 접촉 전극(CNE)들 사이의 간격과 같거나 더 작을 수 있다. 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 서로 직접 연결되지 않고 발광 소자(30)들을 통해 전기적으로 연결될 수 있다. 하나의 서브 화소(PXn) 내에서 전극 연결부(BE)는 일정 간격 이상 제2 접촉 전극(CNE2)과 이격된 상태로 그 외측변을 둘러싸도록 배치된다. 전극 연결부(BE)의 제1 연장부(EP1)와 제2 접촉 전극(CNE2)의 외측변 중 장변이 이격된 간격(DC1) 및 제2 연장부(EP2)와 제2 접촉 전극(CNE2)의 외측변 중 단변이 이격된 간격(DC2)은 이들이 서로 직접 접촉하지 않을 정도로 이격될 수 있다. 상기 간격(DC1, DC2)들은 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)들 사이의 간격과 동일할 수 있으나, 이들이 서로 연결되지 않을 수 있는 범위 내에서 더 작을 수도 있다.
제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2) 사이에 제3 절연층(PAS3)이 배치되어 이들을 상호 절연시킬 수 있으나, 상술한 바와 같이 제3 절연층(PAS3)은 생략될 수도 있다. 이 경우, 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 동일한 층에 배치될 수 있고, 전극 연결부(BE)는 제1 타입 접촉 전극(CNE#1)과 직접 연결되지 않을 범위 내에서 일정 간격(DC1, DC2) 이격되어 배치될 수 있다.
도면에서는 하나의 서브 화소(PXn)에 2개의 제1 타입 접촉 전극(CNE#1)과 하나의 제2 타입 접촉 전극(CNE#2)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 타입 접촉 전극(CNE#1)은 제1 전극(21)과 접촉하는 제1 접촉 전극(CNE1) 및 제2 전극(22)과 접촉하는 제2 접촉 전극(CNE2)이 하나씩 배치되되, 제2 타입 접촉 전극(CNE#2)은 더 많은 수의 접촉부(CP1, CP2)들과 전극 연결부(BE)를 포함할 수 있다. 이에 따라 각 서브 화소(PXn) 당 발광 소자(30)들의 직렬 연결 수가 증가할 수 있고, 서브 화소(PXn)의 휘도가 더욱 향상될 수 있다.
제4 절연층(PAS4)은 제1 기판(11) 상에 전면적으로 배치될 수 있다. 제4 절연층(PAS4)은 제1 기판(11) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)들, 또는 제1 접촉 전극(CNE1) 및 제3 접촉 전극(CNE3)은 각각 제4 접촉 전극(CNE4) 및 제2 접촉 전극(CNE2)과 제2 방향(DR2)으로 이격될 수 있고, 이들 사이에도 발광 소자(30)들이 배치될 수 있다. 이러한 발광 소자(30)는 양 단부가 접촉 전극(CNE)과 접촉하지 않은 상태로 전극(21, 22) 상에 배치될 수 있고, 각 서브 화소(PXn)에서 미발광되는 발광 소자(30)로 남을 수도 있다.
도 7은 도 3의 Q6-Q6'선을 따라 자른 단면도이다.
도 7을 참조하면, 일 실시예에 따른 발광 소자(30)는 양 단부가 접촉 전극(CNE)들과 접촉하지 않는 제3 발광 소자(30C)를 더 포함할 수 있다. 제3 발광 소자(30C)는 양 단부가 제1 전극(21) 및 제2 전극(22) 상에 배치되되, 이들이 배치된 전극(21, 22) 상에는 접촉 전극(CNE)들이 배치되지 않을 수 있다. 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)들은 각 전극(21, 22) 상에서 제2 방향(DR2)으로 이격되어 배치될 수 있고, 해당 영역에도 발광 소자(30)들이 배치될 수 있다. 상기 발광 소자는 접촉 전극(CNE)과 전기적으로 연결되지 않는 제3 발광 소자(30C)로, 양 단부가 제2 절연층(PAS2) 및 제3 절연층(PAS3)에 의해 노출될 수 있다. 제3 발광 소자(30C)의 양 단부는 그 상에 배치되는 제4 절연층(PAS4)과 직접 접촉할 수 있다. 표시 장치(10)는 발광하지 않는 제3 발광 소자(30C)를 포함할 수 있다. 다만, 각 서브 화소(PXn)는 제3 발광 소자(30C)와 같이 일부 유실된 발광 소자(30)들을 포함하더라도, 제1 발광 소자(30A)와 제2 발광 소자(30B)들이 직렬로 연결되어 충분한 휘도를 가질 수 있다. 또한, 제3 발광 소자(30C)도 제2 절연층(PAS2)에 의해 둘러싸일 수 있고, 표시 장치(10)의 제조 공정 중 그 위치가 고정될 수 있다. 제3 발광 소자(30C)는 접촉 전극(CNE)과 연결되지 않더라도 그 위치를 이탈하여 후속 공정에서 이물질로 작용하지 않고, 표시 장치(10)는 일부 유실된 발광 소자(30)를 포함하더라도 충분한 휘도를 가질 수 있다.
일 실시예에 따른 표시 장치(10)는 각 서브 화소(PXn)에 배치된 일부 발광 소자(30)들을 서로 직렬로 연결하여 단위 영역 당 휘도를 향상시킬 수 있다. 또한, 발광 소자(30)들을 직렬로 연결하는 제2 타입 접촉 전극(CNE#2)의 전극 연결부(BE)가 발광 소자(30)들이 배치되지 않는 영역을 경유하도록 배치되어, 각 서브 화소(PXn)의 크기와 발광 소자(30)들의 개수를 유지하면서 발광 소자(30)들을 직렬로 연결할 수 있다.
도 8은 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(30)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(30)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(30)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(30)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(30)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(30)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(30)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 8을 참조하면, 발광 소자(30)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(30)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(30)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(30)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(30)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 8에서는 발광 소자(30)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(30)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(30)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(30)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(30)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 발광층(36)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(30)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(30)가 잉크 내에서 인접한 다른 발광 소자(30)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(30)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(30)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(30)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(30)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(30)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다.
도 9는 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 10은 도 9의 Q7-Q7'선을 따라 자른 단면도이다.
도 9 및 도 10을 참조하면, 표시 장치(10)는 제3 절연층(PAS3)이 생략될 수 있다. 표시 장치(10)의 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 각각 제1 절연층(PAS1) 또는 제2 절연층(PAS2) 상에 직접 배치될 수 있고, 이들은 서로 동일한 층에 배치될 수 있다. 본 실시예는 제3 절연층(PAS3)이 생략된 점에서 도 4 내지 도 6의 실시예와 차이가 있다. 이하, 중복된 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
일 실시예에서, 제3 절연층(PAS3)은 생략되고, 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)은 제1 절연층(PAS1) 및 제2 절연층(PAS2) 상에 직접 배치될 수 있다. 복수의 접촉 전극(CNE)들은 동일한 공정에서 동시에 형성될 수 있고, 이들은 동일한 층에 배치될 수 있다. 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)의 접촉부(CP1, CP2)들은 각각 발광 소자(30) 상에 배치된 제2 절연층(PAS2) 상에서 이격될 수 있다. 제1 접촉 전극(CNE1_1)과 제3 접촉 전극(CNE3_1), 그리고 제2 접촉 전극(CNE2_1)과 제4 접촉 전극(CNE4_1)들은 각각 제2 절연층(PAS2) 상에서 이격되어 서로 직접 연결되지 않는다. 전극 연결부(BE_1)도 제2 절연층(PAS2) 상에 직접 배치된다. 전극 연결부(BE_1)는 제1 타입 접촉 전극(CNE#1)의 제2 접촉 전극(CNE2_1)의 외측변을 둘러싸되, 일정 간격 이격되어 배치되므로 직접 연결되지 않을 수 있다.
표시 장치(10)는 제3 절연층(PAS3)이 생략되더라도 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2)이 일정 간격 이격되어 배치된다. 특히, 제1 타입 접촉 전극(CNE#1) 중 어느 하나를 둘러싸도록 배치되는 전극 연결부(BE_1)는 제1 타입 접촉 전극(CNE#1)과 일정 간격(DC1, DC2) 유지하며 이격되므로, 이들은 서로 직접 연결되지 않을 수 있다. 제1 발광 소자(30A)와 제2 발광 소자(30B)는 제2 타입 접촉 전극(CNE#2)을 통해서 전기적으로 직렬 연결될 수 있다.
도 11은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 11을 참조하면, 일 실시예에 따른 표시 장치(10)는 전극 연결부(BE_2)의 제1 연장부(EP1_2)와 제2 접촉 전극(CNE2) 사이의 간격(DC1)이 제2 연장부(EP2)와 제2 접촉 전극(CNE2) 사이의 간격(DC2)보다 작을 수 있다. 전극 연결부(BE_2)의 제1 연장부(EP1_2)는 제2 전극(22)의 외측변과 두께 방향으로 중첩하도록 배치될 수 있다. 본 실시예는 전극 연결부(BE_2)의 제1 연장부(EP1_2)와 제2 접촉 전극(CNE2) 사이의 간격(DC1)이 더 작은 점에서 도 3의 실시예와 차이가 있다.
상술한 바와 같이 제1 타입 접촉 전극(CNE#1)과 제2 타입 접촉 전극(CNE#2) 사이에는 제3 절연층(PAS3)이 배치되므로, 이들이 직접 접촉되지 않을 수 있다. 전극 연결부(BE_2)는 제2 접촉 전극(CNE2)의 외측변을 둘러싸도록 배치되되, 이들 사이의 간격(DC1, DC2)이 더 작아지더라도 제2 접촉 전극(CNE2)과 직접 접촉하지 않을 수 있다. 또한, 제3 절연층(PAS3)이 생략되더라도 전극 연결부(BE_2)는 제2 접촉 전극(CNE2)과 직접 접촉하지 않을 정도로 이격될 수 있다. 표시 장치(10)는 전극 연결부(BE_2)가 최소한의 간격으로 제2 접촉 전극(CNE2)과 이격된 상태로 이를 우회하며 배치되어, 각 서브 화소(PXn)의 발광 영역(EMA)이 차지하는 면적을 더 최소화할 수 있다. 이에 따라, 표시 장치(10)는 단위 면적 당 더 많은 수의 서브 화소(PXn)들이 배치될 수 있고, 초고해상도 표시 장치를 구현할 수 있다.
도 12는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 13은 도 12의 Q8-Q8'선을 따라 자른 단면도이다. 도 13은 양 단부가 제2 타입 접촉 전극(CNE#2)들에 접촉하는 발광 소자(30)의 양 단부를 가로지르는 단면을 도시하고 있다. 또한, 도 12 및 도 13은 제3 절연층(PAS3)이 생략된 도 9의 표시 장치(10)에서 더 많은 수의 제2 타입 접촉 전극(CNE#2)이 배치된 실시예를 예시하고 있다.
도 12 및 도 13을 참조하면, 일 실시예에 따른 표시 장치(10)는 더 많은 수의 제2 타입 접촉 전극(CNE#2)들을 포함하여, 각 서브 화소(PXn)들은 더 많은 수의 발광 소자(30)들이 직렬로 연결될 수 있다. 각 서브 화소(PXn)는 제1 발광 소자(30A) 및 제2 발광 소자(30B) 사이에서 이들과 직렬로 연결된 제4 발광 소자(30D)를 더 포함할 수 있다. 각 서브 화소(PXn)는 제1 발광 소자(30A), 제4 발광 소자(30D) 및 제2 발광 소자(30B)가 직렬로 연결되어 각 서브 화소(PXn)의 휘도가 더욱 향상될 수 있다.
도 9의 실시예와 동일하게, 제1 타입 접촉 전극(CNE#1)은 제1 전극(21) 상에 배치된 제1 접촉 전극(CNE1_3)과 제2 전극(22) 상에 배치된 제2 접촉 전극(CNE2_3)을 포함한다. 이들은 제1 절연층(PAS1)의 개구부(OP1, OP2)를 통해 각각 전극(21, 22)과 접촉할 수 있다. 제2 타입 접촉 전극(CNE#2)은 제3 접촉 전극(CNE3_3), 제4 접촉 전극(CNE4_3) 및 이들은 연결하는 제1 전극 연결부(BE1_3)에 더하여 제5 접촉 전극(CNE5_3) 및 제6 접촉 전극(CNE6_3)과 이들을 연결하는 제2 전극 연결부(BE2_3)를 더 포함할 수 있다. 제1 타입 접촉 전극(CNE#1)의 배치는 도 9의 실시예를 참조하여 상술한 바와 동일하므로, 이하 제2 타입 접촉 전극(CNE#2)들에 대하여 설명하기로 한다.
제3 접촉 전극(CNE3_3)은 제2 전극(22) 상에 배치되어 제1 접촉 전극(CNE1_3)과 대향하도록 배치된다. 제4 접촉 전극(CNE4_3)은 제1 전극(21) 상에 배치되어 제1 접촉 전극(CNE1_3)과 제2 방향(DR2)으로 이격되어 배치된다. 제3 접촉 전극(CNE3_3)과 제4 접촉 전극(CNE4_3)의 배치도 도 3의 실시예와 실질적으로 동일할 수 있다. 다만, 제3 접촉 전극(CNE3_3)과 제4 접촉 전극(CNE4_3)을 연결하는 제1 전극 연결부(BE1_3)는 제1 타입 접촉 전극(CNE#1) 중 제1 접촉 전극(CNE1_3)의 외측벽을 둘러싸도록 배치될 수 있다.
제5 접촉 전극(CNE5_3)은 제2 전극(22) 상에서 제3 접촉 전극(CNE3_3)과 제2 접촉 전극(CNE2_3) 사이에 배치된다. 제5 접촉 전극(CNE5_3)은 제3 접촉 전극(CNE3_3) 및 제2 접촉 전극(CNE2_3)과 각각 제2 방향(DR2)으로 이격되며, 제4 접촉 전극(CNE4_3)과 제1 방향(DR1)으로 대향할 수 있다. 제6 접촉 전극(CNE6_3)은 제1 전극(21) 상에서 제4 접촉 전극(CNE4_3)과 제2 방향(DR2)으로 이격되어 배치된다. 제6 접촉 전극(CNE6_3)은 제2 접촉 전극(CNE2_3)과 제1 방향(DR1)으로 대향할 수 있다. 제5 접촉 전극(CNE5_3)은 제2 타입 접촉 전극(CNE#2)의 제3 접촉부(CP3)이고, 제6 접촉 전극(CNE6_3)은 제2 타입 접촉 전극(CNE#2)의 제4 접촉부(CP4)일 수 있다. 제5 접촉 전극(CNE5_3)과 제6 접촉 전극(CNE6_3)을 연결하는 제2 전극 연결부(BE2_3)는 제1 타입 접촉 전극(CNE#1)인 제2 접촉 전극(CNE2_3)의 외측벽을 둘러싸도록 배치될 수 있다.
제1 발광 소자(30A)는 일 단부가 제1 접촉 전극(CNE1_3)과 접촉하고, 타 단부는 제3 접촉 전극(CNE3_3)과 접촉한다. 제2 발광 소자(30B)는 일 단부가 제6 접촉 전극(CNE6_3)과 접촉하고, 타 단부는 제2 접촉 전극(CNE2_3)과 접촉한다. 제4 발광 소자(30D)는 일 단부가 제4 접촉 전극(CNE4_3)과 접촉하고, 타 단부는 제5 접촉 전극(CNE5_3)과 접촉한다. 제1 발광 소자(30A)와 제4 발광 소자(30D), 제4 발광 소자(30D)와 제2 발광 소자(30B)들은 복수의 제2 타입 접촉 전극(CNE#2)을 통해 서로 직렬로 연결될 수 있다. 본 실시예에 따른 표시 장치(10)는 각 서브 화소(PXn)의 발광 소자(30)들이 다중 직렬 연결을 이룰 수 있다 각 서브 화소(PXn)의 휘도가 더욱 향상될 수 있다.
한편, 제1 전극(21)과 제2 전극(22)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있다. 몇몇 실시예에서, 표시 장치(10)의 전극(21, 22)들은 서로 다른 폭을 갖고 연장된 부분과 다른 방향으로 연장된 부분을 포함한 형상을 가질 수도 있다.
도 14는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 15는 도 14의 Q9-Q9'선을 따라 자른 단면도이다.
도 14 및 도 15를 참조하면, 일 실시예에 따른 표시 장치(10)의 전극(21_4, 22_4)은 제2 방향(DR2)으로 연장되되, 다른 부분보다 큰 폭을 갖는 확장부(RE-E), 제1 방향(DR1) 및 제2 방향(DR2)으로부터 기울어진 방향으로 연장된 절곡부(RE-B)들, 및 절곡부(RE-B)들과 확장부(RE-E)를 연결하는 연결부(RE-C)들을 포함할 수 있다. 각 전극(21_4, 22_4)들은 전반적으로 제2 방향(DR2)으로 연장된 형상을 갖되, 부분적으로 더 큰 폭을 갖거나 제2 방향(DR2)으로부터 기울어진 방향으로 절곡된 형상을 가질 수 있다. 제1 전극(21_4)과 제2 전극(22_4)은 이들 사이 영역을 기준으로 대칭적 구조로 배치될 수 있다. 이하, 중복된 설명은 생략하고 제1 전극(21_4)의 형상을 중심으로 설명하기로 한다.
제1 전극(21_4)은 다른 부분들보다 큰 폭을 갖는 확장부(RE-E)를 포함할 수 있다. 확장부(RE-E)는 서브 화소(PXn)의 발광 영역(EMA) 내에서 제1 뱅크(BNL1_4)들 상에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제1 전극(21_4)과 제2 전극(22_4)의 확장부(RE-E)들 상에는 발광 소자(30)들이 배치될 수 있다. 또한, 접촉 전극(CNE)들은 각 전극(21_4, 22_4)의 확장부(RE-E) 상에 배치되되, 그 폭은 확장부(RE-E)의 폭보다 작을 수 있다. 제1 타입 접촉 전극(CNE#1)은 각 전극(21_4, 22_4)의 확장부(RE-E) 상면 일부를 노출하는 개구부(OP1, OP2)를 덮도록 배치되어, 이들과 접촉할 수 있다. 제2 타입 접촉 전극(CNE#2)의 확장부들은 제1 타입 접촉 전극(CNE#1)과 확장부(RE-E) 상에서 제2 방향(DR2)으로 이격되어 배치되고, 전극 연결부(BE)는 제2 전극(22_4)의 확장부(RE-E) 상에서 제2 접촉 전극(CNE2)과 이격되도록 배치된다.
확장부(RE-E)들의 제2 방향(DR2) 양 측에는 각각 연결부(RE-C)들이 연결될 수 있다. 연결부(RE-C1, RE-C2)들은 확장부(RE-E)와 연결되어 각 서브 화소(PXn)의 발광 영역(EMA)과 제2 뱅크(BNL2)에 걸쳐 배치될 수 있다.
연결부(RE-C)는 그 폭이 확장부(RE-E)의 폭보다 작을 수 있다. 연결부(RE-C)들은 제2 방향(DR2)으로 연장된 일 변이 확장부(RE-E)의 제2 방향(DR2)으로 연장된 일 변과 동일 선 상에서 연결될 수 있다. 예를 들어, 확장부(RE-E)와 연결부(RE-C)의 양 변들 중, 발광 영역(EMA)의 중심을 기준으로 외측에 위치한 일 변들이 서로 연장되어 연결될 수 있다. 이에 따라, 제1 전극(21_4)과 제2 전극(22_4)의 확장부(RE-E)들 사이의 간격(DE1)은 연결부(RE-C)들 사이의 간격(DE2)보다 작을 수 있다.
절곡부(RE-B)들은 연결부(RE-C)들과 연결된다. 절곡부(RE-B)들은 연결부(RE-C)들과 연결되어 제2 방향(DR2)으로부터 기울어진 방향, 예를 들어 서브 화소(PXn)의 중심을 향해 절곡될 수 있다. 제1 전극(21_4)과 제2 전극(22_4)의 절곡부(RE-B)들 사이의 최단 간격(DE3)은 연결부(RE-C)들 사이의 간격(DE2)보다 작을 수 있다. 다만, 절곡부(RE-B)들 사이의 최단 간격(DE3)은 확장부(RE-E)들 사이의 간격(DE1)보다 클 수 있다.
한편, 제1 전극(21_4)의 확장부(RE-E) 상측에 연결된 연결부(RE-C)의 길이는 제2 전극(22_4)의 확장부(RE-E) 상측에 연결된 연결부(RE-C)의 길이보다 짧을 수 있다. 이에 따라, 제1 전극(21_4)의 상측 절곡부(RE-B)와 제2 전극(22_4)의 상측 절곡부(RE-B)는 서로 엇갈려 배치될 수 있다. 반면, 각 전극(21_4, 22_4)의 확장부(RE-E) 하측에 연결된 연결부(RE-C)들은 길이가 서로 동일하고, 하측 절곡부(RE-B)들은 서로 대칭적으로 배치될 수 있다.
또한, 상측 절곡부(RE-B)의 일 단부에는 전극(21_4)들이 절단부 영역(CBA)에서 분리되어 남은 단편부(RE-D)가 형성될 수 있다. 단편부(RE-D)는 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 전극(21_4, 22_4)들이 절단부 영역(CBA)에서 단선되고 남는 부분일 수 있다.
제1 전극(21_4)은 상측 절곡부(RE-B)와 단편부(RE-D) 사이에 배치되고 그 폭이 비교적 넓은 컨택부(RE-P)가 형성될 수 있다. 제2 전극(22_4)은 상측 연결부(RE-C)에 컨택부(RE-P)가 형성될 수 있다. 컨택부(RE-P)는 제1 전극(21_4)과 제2 전극(22_4)의 제1 컨택홀(CT1) 및 제2 컨택홀(CT2)이 형성될 수 있다.
도 14의 실시예는 제1 전극(21_4)과 제2 전극(22_4)이 확장부(RE-E), 연결부(RE-C1, RE-C2) 및 절곡부(RE-B1, RE-B2)들을 포함하며 서브 화소(PXn)의 중심을 기준으로 대칭적으로 배치된 점에서 도 2의 실시예와 차이가 있다. 다만, 이에 제한되지 않으며, 경우에 따라 제1 전극(21_4)과 제2 전극(22_4)은 서로 다른 형상을 가질 수 있다.
또한, 제1 뱅크(BNL1_4)는 더 큰 폭을 갖고 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)의 경계에 걸쳐 배치될 수 있다. 제1 뱅크(BNL1_4)는 각 서브 화소(PXn)의 발광 영역(EMA)을 포함하여 이들 사이의 경계를 넘어 배치될 수 있다. 이에 따라, 제2 뱅크(BNL2_4)의 제2 방향(DR2)으로 연장된 부분 중 일부는 제1 뱅크(BNL1_4) 상에 배치될 수 있다. 하나의 서브 화소(PXn)에는 2개의 제1 뱅크(BNL1_4)들이 부분적으로 배치될 수 있다. 각 전극(21_4, 22_4)의 확장부(RE-E)들은 제1 뱅크(BNL1_4) 상에 배치되고, 접촉 전극(CNE)들은 제1 뱅크(BNL1_4)들 사이에 배치된 발광 소자(30)와 접촉하며 전극(21_4, 22_4)의 확장부(RE-E)들 상에 배치될 수 있다.
한편, 접촉 전극(CNE)들은 전극(21, 22) 및 제1 뱅크(BNL1)의 경사진 측면 상에서 그 단차를 따라 배치될 수 있다. 특히, 도 14의 실시예와 같이 전극(21_4, 22_4)의 확장부(RE-E) 상에 접촉 전극(CNE)들이 배치될 때, 확장부(RE-E)의 상측 또는 하측 모서리에서는 제1 뱅크(BNL1_4)와 확장부(RE-E)에 의한 경사가 클 수 있다. 접촉 전극(CNE)들이 확장부(RE-E)의 모서리에 배치될 때 그 하부의 제1 뱅크(BNL1_4)와 전극이 형성하는 단차에 의해 접촉 전극(CNE)의 이루는 재료가 연결될 수도 있다. 이를 방지하기 위해, 표시 장치(10)는 접촉 전극(CNE)이 확장부(RE-E)의 모서리 부분에서 그 폭이 작아지는 형상을 가질 수 있다.
도 16은 다른 실시예에 따른 표시 장치의 접촉 전극들을 나타내는 개략적인 도면이다. 도 16은 도 14의 표시 장치(10)에서 다른 형상을 갖는 제1 접촉 전극(CNE1_5)과 제3 접촉 전극(CNE3_5)을 확대하여 도시하고 있다.
도 16을 참조하면, 접촉 전극(CNE)은 제1 부분(P1) 및 상기 제1 부분(P1)보다 작은 폭을 갖는 제2 부분(P2)을 포함하고, 서로 제1 방향(DR1)으로 대향하는 접촉 전극(CNE)들 사이의 간격은 제1 부분(P1) 사이의 간격(DC3)보다 제2 부분(P2) 사이의 간격(DC4)이 클 수 있다. 예를 들어, 제1 접촉 전극(CNE1_5)과 제3 접촉 전극(CNE3_5)은 비교적 넓은 폭을 갖는 제1 부분(P1)과, 상기 제1 부분(P1)보다 좁은 폭을 갖는 제2 부분(P2)을 포함할 수 있다. 제1 접촉 전극(CNE1_5)과 제3 접촉 전극(CNE3_5)은 전체적으로 제1 부분(P1)과 동일한 폭을 갖되, 전극(21, 22)과 제1 뱅크(BNL1)의 모서리 상에 배치된 부분(또는, 제2 부분(P2))이 더 작은 폭을 갖는 형상을 가질 수 있다.
제1 뱅크(BNL1)는 제1 평탄화층(19) 상면을 기준으로 돌출된 형상을 가질 수 있고, 제1 뱅크(BNL1)의 각 변들이 단면 상 경사질 수 있다. 평면으로 볼 때 제1 뱅크(BNL1)의 상변과 측변은 각각 단면 상 경사질 수 있고, 이들이 만나는 모서리에서는 각 변의 다른 부분보다 더 경사질 수 있다. 제1 뱅크(BNL1) 상에 배치되는 전극(21, 22)의 확장부(RE-E)도 평면으로 볼 때 상변과 측변이 만나는 모서리에서 더 단차질 수 있다.
접촉 전극(CNE)을 형성하는 패터닝 공정에서, 접촉 전극(CNE)을 이루는 재료들이 일정 간격 이격되어 배치되어야 하나 확장부(RE-E)의 상변과 측변이 만나는 모서리 상에서 그 하부 단차에 의해 상기 재료들이 원하는 만큼 이격되지 않을 수 있다. 이 경우, 서로 대향하는 접촉 전극(CNE)들, 예를 들어 제1 접촉 전극(CNE1_5)과 제3 접촉 전극(CNE3_5)의 재료들이 부분적으로 서로 연결될 수도 있다. 표시 장치(10)는 접촉 전극(CNE)이 그 하부 단차가 큰 부분에는 작은 폭을 갖도록 형성되어 서로 다른 접촉 전극(CNE)들이 직접 연결되는 것을 방지할 수 있다.
일 실시예에서, 각 접촉 전극(CNE)들 사이의 간격은 제1 부분(P1) 사이의 간격(DC3)이 제2 부분(P2) 사이의 간격(DC4)보다 작아지는 형상을 가질 수 있다. 예를 들어, 각 접촉 전극(CNE)들은 상측 변으로 갈수록 그 폭이 작아지도록 제2 부분(P2)의 다른 접촉 전극(CNE)과 대향하는 일 변이 경사지게 형성될 수 있다. 즉 접촉 전극(CNE)은 그 하부 단차가 큰 부분에서 모따기가 형성될 수 있고, 해당 부분에서 다른 접촉 전극(CNE)과 직접 연결되는 것이 방지될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
21: 제1 전극 22: 제2 전극
30: 발광 소자
CNE: 접촉 전극
BNL1: 제1 뱅크 BNL2: 제2 뱅크
PAS1, PAS2, PAS3, PAS4: 제1 내지 제4 절연층

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 제1 방향으로 연장되고 제2 방향으로 서로 이격되어 배치된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자;
    상기 제1 전극 또는 상기 제2 전극 상에 배치되며 상기 발광 소자와 접촉하는 복수의 접촉 전극들을 포함하고,
    상기 접촉 전극은 상기 제1 전극 상에 배치된 제1 접촉 전극, 상기 제2 전극 상에 배치된 제2 접촉 전극, 상기 제2 접촉 전극과 상기 제1 방향으로 이격되어 상기 제1 접촉 전극과 상기 제2 방향으로 대향하는 제3 접촉 전극 및 상기 제1 접촉 전극과 상기 제1 방향으로 이격되어 상기 제2 접촉 전극과 상기 제2 방향으로 대향하는 제4 접촉 전극을 포함하며,
    상기 제3 접촉 전극 및 상기 제4 접촉 전극과 연결되며 상기 제2 접촉 전극을 둘러싸도록 배치된 전극 연결부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 전극 연결부는 상기 제3 접촉 전극 및 상기 제4 접촉 전극과 일체화된 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 기판 상에 상기 제1 전극 및 상기 제2 전극을 덮도록 배치되되, 상기 제1 전극의 상면 일부를 노출하는 제1 개구부 및 상기 제2 전극의 상면 일부를 노출하는 제2 개구부를 포함하는 제1 절연층을 더 포함하고,
    상기 발광 소자들은 상기 제1 절연층 상에 배치된 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 절연층 및 상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부 및 상기 제1 절연층의 상기 접촉 전극들이 배치된 부분을 노출하는 제2 절연층을 더 포함하는 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 접촉 전극, 상기 제2 접촉 전극, 상기 제3 접촉 전극 및 상기 제4 접촉 전극은 상기 제1 절연층 상에 직접 배치되고,
    상기 전극 연결부는 적어도 일부분이 상기 제2 절연층 상에 배치된 표시 장치.
  6. 제2 항에 있어서,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극을 덮도록 배치된 제3 절연층을 더 포함하고,
    상기 제3 접촉 전극, 상기 제4 접촉 전극 및 상기 전극 연결부는 적어도 일부분이 상기 제3 절연층 상에 배치된 표시 장치.
  7. 제1 항에 있어서,
    상기 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하고 타 단부가 상기 제3 접촉 전극과 접촉하는 제1 발광 소자 및 일 단부가 상기 제4 접촉 전극과 접촉하고 타 단부가 상기 제2 접촉 전극과 접촉하는 제2 발광 소자를 포함하는 표시 장치.
  8. 제1 항에 있어서,
    상기 발광 소자는 양 단부가 상기 접촉 전극들과 접촉하지 않는 제3 발광 소자를 더 포함하는 표시 장치.
  9. 제3 항에 있어서,
    상기 제1 접촉 전극은 상기 제1 개구부를 덮도록 배치되어 상기 제1 전극과 접촉하고 상기 제2 접촉 전극은 상기 제2 개구부를 덮도록 배치되어 상기 제2 전극과 접촉하며,
    상기 제3 접촉 전극 및 상기 제4 접촉 전극은 상기 제1 절연층 상에 배치되어 상기 제1 전극 및 상기 제2 전극과 접촉하지 않는 표시 장치.
  10. 제1 항에 있어서,
    상기 전극 연결부는 상기 제1 방향으로 연장되며 상기 제3 접촉 전극과 연결된 제1 연장부, 및 상기 제2 방향으로 연장되어 일 측은 상기 제1 연장부와 연결되고 타 측은 상기 제4 접촉 전극과 연결된 제2 연장부를 포함하고,
    상기 제1 연장부는 상기 제2 접촉 전극의 상기 외측변 중 장변과 이격되고 상기 제2 연장부는 상기 제2 접촉 전극의 상기 외측변 중 단변과 이격된 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 접촉 전극의 상기 장변과 상기 전극 연결부의 상기 제1 연장부 사이의 간격은 상기 제2 접촉 전극과 상기 제4 접촉 전극 사이의 간격과 동일하거나 작은 표시 장치.
  12. 제11 항에 있어서,
    상기 전극 연결부의 상기 제1 연장부는 부분적으로 상기 제2 전극과 두께 방향으로 중첩하도록 배치된 표시 장치.
  13. 제1 항에 있어서,
    상기 접촉 전극들은 제1 부분 및 상기 제1 부분보다 작은 폭을 갖는 제2 부분을 포함하고,
    상기 제2 방향으로 대향하는 상기 접촉 전극들 사이의 간격은 상기 제1 부분 사이의 간격보다 상기 제2 부분 사이의 간격이 큰 표시 장치.
  14. 제1 기판;
    상기 제1 기판 상에 제1 방향으로 연장되고 제2 방향으로 서로 이격되어 배치된 제1 전극 및 제2 전극;
    상기 제1 기판 상에 배치되며 상기 제1 전극 또는 상기 제2 전극의 일부분을 노출하는 개구부를 포함하는 제1 절연층;
    상기 제1 절연층 상에 배치되며 양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자;
    상기 제1 전극 또는 상기 제2 전극 상에 배치되며 상기 발광 소자 및 상기 제1 전극 또는 상기 제2 전극과 접촉하는 복수의 제1 타입 접촉 전극들; 및
    상기 발광 소자와 접촉하되 상기 제1 전극 및 제2 전극과 접촉하지 않는 제2 타입 접촉 전극을 포함하고,
    상기 제2 타입 접촉 전극은 상기 제1 전극 또는 상기 제2 전극 상에 배치되되 상기 제1 타입 접촉 전극과 이격된 복수의 접촉부들 및 상기 접촉부들을 연결하는 전극 연결부를 포함하고, 상기 전극 연결부는 상기 제1 타입 접촉 전극들 중 어느 하나의 외측변과 이격되어 상기 외측변을 둘러싸도록 배치된 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 타입 접촉 전극은 상기 제1 전극 상에 배치되어 상기 제1 전극의 상면 일부를 노출하는 제1 개구부를 통해 상기 제1 전극과 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 제2 전극의 상면 일부를 노출하는 제2 개구부를 통해 상기 제2 전극과 접촉하는 제2 접촉 전극을 포함하고,
    상기 제2 타입 접촉 전극은 상기 제2 전극 상에 배치되어 상기 제2 접촉 전극과 이격된 제1 접촉부, 상기 제1 전극 상에 배치되어 상기 제1 접촉 전극과 이격된 제2 접촉부, 및 상기 제1 접촉부와 상기 제2 접촉부를 연결하는 제1 전극 연결부를 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 전극 연결부는 상기 제2 접촉 전극의 외측변을 둘러싸도록 배치된 표시 장치.
  17. 제16 항에 있어서,
    상기 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하고 타 단부가 상기 제1 접촉부와 접촉하는 제1 발광 소자 및 일 단부가 상기 제2 접촉부와 접촉하고 타 단부가 상기 제2 접촉 전극과 접촉하는 제2 발광 소자를 포함하는 표시 장치.
  18. 제15 항에 있어서,
    상기 제1 접촉부는 상기 제1 접촉 전극과 대향하고 상기 제2 접촉부는 상기 제1 접촉 전극과 상기 제1 방향으로 이격되며 상기 제1 전극 연결부는 상기 제1 접촉 전극의 외측변을 둘러싸도록 배치되고,
    상기 제2 타입 접촉 전극은 상기 제2 접촉 전극과 상기 제1 접촉부 사이에서 상기 제2 접촉부와 대향하는 제3 접촉부, 상기 제2 접촉부와 상기 제1 방향으로 이격되어 상기 제2 접촉 전극과 대향하는 제4 접촉부, 및 상기 제3 접촉부와 상기 제4 접촉부를 연결하며 상기 제2 접촉 전극의 외측변을 둘러싸도록 배치된 제2 전극 연결부를 더 포함하는 표시 장치.
  19. 제14 항에 있어서,
    상기 제1 절연층 및 상기 발광 소자 상에 배치되되, 상기 발광 소자의 양 단부 및 상기 제1 절연층의 상기 접촉 전극들이 배치된 부분을 노출하는 제2 절연층을 더 포함하고,
    상기 제1 타입 접촉 전극과 상기 제2 타입 접촉 전극의 접촉부는 동일한 층에 배치되는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 타입 접촉 전극의 상기 전극 연결부는 상기 제2 절연층 상에 직접 배치된 표시 장치.
KR1020200056940A 2020-05-13 2020-05-13 표시 장치 KR20210141801A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200056940A KR20210141801A (ko) 2020-05-13 2020-05-13 표시 장치
US17/998,352 US20230187584A1 (en) 2020-05-13 2020-07-28 Display device
PCT/KR2020/009900 WO2021230426A1 (ko) 2020-05-13 2020-07-28 표시 장치
CN202080100721.3A CN115552610A (zh) 2020-05-13 2020-07-28 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200056940A KR20210141801A (ko) 2020-05-13 2020-05-13 표시 장치

Publications (1)

Publication Number Publication Date
KR20210141801A true KR20210141801A (ko) 2021-11-23

Family

ID=78524630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200056940A KR20210141801A (ko) 2020-05-13 2020-05-13 표시 장치

Country Status (4)

Country Link
US (1) US20230187584A1 (ko)
KR (1) KR20210141801A (ko)
CN (1) CN115552610A (ko)
WO (1) WO2021230426A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11785809B2 (en) 2020-09-10 2023-10-10 Samsung Display Co., Ltd. Display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258381A (ja) * 2010-06-08 2011-12-22 Sharp Corp 配線基板及び照明装置
JP2015011784A (ja) * 2013-06-26 2015-01-19 シャープ株式会社 照明装置
KR20170104031A (ko) * 2016-03-03 2017-09-14 삼성전자주식회사 패키지 기판 및 발광소자 패키지
KR102553265B1 (ko) * 2018-07-09 2023-07-07 삼성전자 주식회사 발광 소자 및 이를 포함하는 광원 모듈
KR102587133B1 (ko) * 2018-07-19 2023-10-10 삼성디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11785809B2 (en) 2020-09-10 2023-10-10 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20230187584A1 (en) 2023-06-15
CN115552610A (zh) 2022-12-30
WO2021230426A1 (ko) 2021-11-18

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
KR20210124564A (ko) 표시 장치
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
US11670628B2 (en) Display device
US20230057723A1 (en) Display apparatus
CN115699323A (zh) 显示装置
KR20210143969A (ko) 표시 장치
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
CN113555385A (zh) 显示装置
KR20210104392A (ko) 표시 장치
KR20210055831A (ko) 표시 장치
KR20210141801A (ko) 표시 장치
US20220406759A1 (en) Display device
KR20210132271A (ko) 표시 장치
KR20210124594A (ko) 표시 장치 및 이의 제조 방법
KR20210143350A (ko) 표시 장치
KR20220019120A (ko) 표시 장치 및 그 제조 방법
CN116057614A (zh) 显示装置
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20220021947A (ko) 표시 장치
US20220271201A1 (en) Display device
US20230163247A1 (en) Light emitting element and display device including the same
US20220140194A1 (en) Display device
KR20220083935A (ko) 표시 장치
KR20220153140A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination