KR20200088961A - 발광 장치, 이를 포함하는 표시 장치 - Google Patents

발광 장치, 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20200088961A
KR20200088961A KR1020190005454A KR20190005454A KR20200088961A KR 20200088961 A KR20200088961 A KR 20200088961A KR 1020190005454 A KR1020190005454 A KR 1020190005454A KR 20190005454 A KR20190005454 A KR 20190005454A KR 20200088961 A KR20200088961 A KR 20200088961A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
opening
electrodes
emitting element
Prior art date
Application number
KR1020190005454A
Other languages
English (en)
Inventor
도영락
어윤재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190005454A priority Critical patent/KR20200088961A/ko
Priority to EP19910392.0A priority patent/EP3913676A4/en
Priority to US17/423,089 priority patent/US12087884B2/en
Priority to CN201980089112.XA priority patent/CN113316849A/zh
Priority to PCT/KR2019/008733 priority patent/WO2020149476A1/ko
Publication of KR20200088961A publication Critical patent/KR20200088961A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 장치는 기판을 포함한다. 제1 전극 및 제2 전극은 기판 상에 상호 이격되어 배치된다. 제1 절연층은 기판 및 제1 및 제2 전극들 상에 배치되고, 제1 및 제2 전극들 사이에서 제1 및 제2 전극들의 상호 마주보는 부분들을 부분적으로 노출시키는 개구를 포함한다. 적어도 하나의 발광 소자는 개구에 배치된다. 적어도 하나의 발광 소자의 제1 단부는 개구에 의해 노출된 제1 전극의 제1 부분에 연결되고, 적어도 하나의 발광 소자의 제2 단부는 개구에 의해 노출된 제2 전극의 제2 부분에 연결된다.

Description

발광 장치, 이를 포함하는 표시 장치{LIGHT EMITTING DEVCIE, DISLAY DEVCIE HAVING THE SAME}
본 발명의 실시예는 발광 장치, 이를 포함하는 표시 장치에 관한 것이다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 소자를 제조하고, 상기 발광 소자를 이용하여 발광 장치를 제조하는 기술이 개발되고 있다. 예를 들어, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 초소형의 발광 소자들을 이용하여 발광 장치의 광원을 구성하는 기술이 개발되고 있다. 이러한 발광 장치는 표시 장치나 조명 장치와 같은 각종 전자 장치에 이용될 수 있다.
초소형의 발광 소자들은 용액에 분사된 형태로 준비되어 발광 장치의 기판에 공급되며, 기판 내 전극들 사이에 형성된 전기장에 따라 초소형의 발광 소자들 중 일부가 해당 전극들 사이에 정렬 및 연결될 수 있다.
전극들 사이에 배치되는 초소형의 발광 소자들이 많아질수록, 발광 장치의 발광 효율(또는, 광추출 효율)이 향상될 수 있다. 또한, 초소형의 발광 소자들이 전극들 사이에 균일하게 배치되는 경우, 발광 소자들이 발광 전체에서 균일하게 발광하여, 발광 장치의 발광 품질이 향상될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 향상된 발광 효율을 가지고 균일하게 발광하는 발광 장치 및 표시 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 발광 장치는, 기판; 상기 기판 상에 상호 이격되어 배치되는 제1 전극 및 제2 전극; 상기 기판 및 상기 제1 및 제2 전극들 상에 배치되고, 상기 제1 및 제2 전극들 사이에서 상기 제1 및 제2 전극들의 상호 마주보는 부분들을 부분적으로 노출시키는 개구를 포함하는 제1 절연층; 및 상기 개구에 배치되는 적어도 하나의 발광 소자를 포함하고, 상기 적어도 하나의 발광 소자의 제1 단부는 상기 개구에 의해 노출된 상기 제1 전극의 제1 부분에 연결되고, 상기 적어도 하나의 발광 소자의 제2 단부는 상기 개구에 의해 노출된 상기 제2 전극의 제2 부분에 연결된다.
일 실시예에 의하면, 상기 발광소자들은 나노 스케일 내지 마이크로 스케일의 크기를 가진 막대형 발광 다이오드일 수 있다.
일 실시예에 의하면, 상기 개구들 각각은 나노 스케일 내지 마이크로 스케일의 크기를 가진 막대형의 슬릿일 수 있다.
일 실시예에 의하면, 상기 개구의 장축 방향으로의 제1 길이는 상기 발광 소자의 장축 방향으로의 평균 길이보다 5 내지 30% 만큼 클 수 있다.
일 실시예에 의하면, 상기 개구의 단축 방향으로의 제2 길이는 상기 발광 소자의 평균 직경보다 10% 내지 100% 만큼 클 수 있다.
일 실시예에 의하면, 상기 개구는 복수 개가 구비되고, 상기 제1 및 제2 전극들 각각은 제1 방향으로 연장하며, 상기 개구는 상기 제1 및 제2 전극들 사이에서 상기 제1 방향으로 상호 이격되어 반복적으로 배치될 수 있다.
일 실시예에 의하면, 상기 발광 장치는, 상기 적어도 하나의 발광 소자의 상기 제1 단부 및 상기 제1 전극과 중첩하며 상기 제1 단부를 상기 제1 전극에 연결하는 제1 컨택 전극; 및 상기 적어도 하나의 발광 소자의 상기 제2 단부 및 상기 제2 전극과 중첩하며 상기 제2 단부를 상기 제2 전극에 연결하는 제2 컨택 전극을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 전극 및 상기 제2 전극은 동일한 층에 배치되고, 상기 제1 컨택 전극 및 상기 제2 컨택 전극은 동일한 층에 배치될 수 있다.
일 실시예에 의하면, 상기 개구에서 상기 제1 전극 및 상기 제2 전극들 사이의 간격은 상기 적어도 하나의 발광 소자의 장축 방향으로의 평균 길이보다 작고, 상기 적어도 하나의 발광 소자의 제1 단부는 상기 제1 전극과 중첩하며, 상기 적어도 하나의 발광 소자의 제2 단부는 상기 제2 전극과 중첩할 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 전극들 각각은 제1 방향으로 연장하고, 상기 개구의 제1 방향으로의 길이는 상기 발광 소자의 평균 길이보다 작을 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 전극들 각각은 제1 방향으로 연장하고, 상기 개구는 상기 제1 방향에 실질적으로 수직하는 제2 방향으로 연장하며, 상기 개구는 상기 제1 및 제2 전극들을 가로지를 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는, 기판; 상기 기판 상에 상호 이격되어 배치되는 제1 전극 및 제2 전극; 상기 기판 및 상기 제1 및 제2 전극들 상에 배치되고, 상기 제1 전극의 일 측변을 부분적으로 노출시키는 제1 개구 및 상기 제1 전극의 일 측변에 마주하는 제2 전극의 일 측변을 부분적으로 노출시키는 제2 개구를 포함하는 제1 절연층; 및 상기 제1 및 제2 전극들 사이에서, 상기 제1 개구 및 상기 제2 개구와 중첩하여 배치되는 적어도 하나의 발광 소자를 포함하고, 상기 적어도 하나의 발광 소자의 제1 단부는 상기 제1 개구에 의해 노출된 상기 제1 전극의 제1 부분에 연결되고, 상기 적어도 하나의 발광 소자의 제2 단부는 상기 제2 개구에 의해 노출된 상기 제2 전극의 제2 부분에 연결될 수 있다.
일 실시예에 의하면, 상기 발광소자들은 나노 스케일 내지 마이크로 스케일의 크기를 가진 막대형 발광 다이오드일 수 있다.
일 실시예에 의하면, 상기 개구들 각각은 나노 스케일 내지 마이크로 스케일의 크기를 가진 슬릿일 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 개구들에서 상기 제1 전극 및 상기 제2 전극들 사이의 간격은 상기 적어도 하나의 발광 소자의 장축 방향으로의 평균 길이보다 크고, 상기 제1 전극 및 상기 제2 전극 사이에서 상기 발광 소자는 상기 제1 절연층 상에 배치될 수 있다.
일 실시예에 의하면, 상기 적어도 하나의 발광 소자는 상기 제1 개구 및 상기 제2 개구에 의해 형성된 공간에 배치될 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 전극들 각각은 제1 방향으로 연장하고, 상기 제1 및 제2 개구들 각각의 상기 제1 방향으로의 제1 길이는 상기 발광 소자의 평균 직경보다 10% 내지 100% 만큼 클 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 개구들 각각의 제2 방향으로의 제2 길이는 상기 발광 소자의 장축 방향으로의 평균 길이보다 작고, 상기 제2 방향은 상기 제1 방향에 실질적으로 수직할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 적어도 하나의 발광 소자의 상기 제1 단부 및 상기 제1 전극과 중첩하며 상기 제1 개구를 통해 상기 제1 단부를 상기 제1 전극에 연결하는 제1 컨택 전극; 및 상기 적어도 하나의 발광 소자의 상기 제2 단부 및 상기 제2 전극과 중첩하며 상기 제2 개구를 통해 상기 제2 단부를 상기 제2 전극에 연결하는 제2 컨택 전극을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 기판 및 상기 제1 전극 사이에 배치되는 제1 격벽; 및 상기 기판 및 상기 제2 전극 사이에 배치되는 제2 격벽을 더 포함할 수 있다.
본 발명의 실시예에 따른 발광 장치 및 표시 장치는, 발광 소자들이 전극들 상에 배치된 절연층에 구비된 막대형의 개구들(또는, 슬릿들)에 각각 배치되므로, 전극들 사이에 배치되는 발광 소자들의 개수가 증가할 수 있다. 따라서, 발광 장치 및 표시 장치의 발광 효율이 향상될 수 있다.
또한, 개구들은 전극들 사이에서 균일하게 분산되어 형성되므로, 발광 소자들이 균일하게 분포될 수 있다. 따라서, 발광 장치 및 표시 장치는 전체적으로 균일하게 발광할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3a 및 도 3b는 본 발명의 또 다른 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 4는 본 발명의 일 실시예에 따른 발광 장치를 나타내는 사시도이다.
도 5a는 도 4의 발광 장치의 일 예를 나타내는 평면도이다.
도 5b는 도 4의 I-I'선을 따라 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 5c는 도 4의 발광 장치의 제조 방법을 나타내는 순서도이다.
도 6a는 도 4의 발광 장치의 다른 예를 나타내는 평면도이다.
도 6b는 도 4의 I-I'선을 따라 자른 발광 장치의 다른 예를 나타내는 단면도이다.
도 7a 및 도 7b는 도 4의 발광 장치의 또 다른 예를 나타내는 평면도들이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 9a 내지 도 9c는 도 8의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도들이다.
도 10은 도 8의 표시 장치에 포함된 서브 화소의 일 예를 나타내는 평면도이다.
도 11은 도 10의 IV-IV'선을 따라 자른 서브 화소의 일 예를 나타내는 단면도이다.
도 12는 도 8의 표시 장치에 포함된 서브 화소의 다른 일 예를 나타내는 평면도이다.
도 13a 및 도 13b는 도 10의 V-V'선을 따라 자른 서브 화소의 다른 예를 나타내는 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
본 출원에서, 제1, 제2 등의 용어는 다양한 구성 요소들을 구별하여 설명하는데 사용될 뿐, 상기 구성 요소들이 상기 용어에 의해 한정되지는 않는다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들의 조합이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 이하의 설명에서 규정하는 특정 위치 또는 방향 등은 상대적인 관점에서 기술한 것으로서, 일 예로 이는 보는 관점이나 방향에 따라서는 반대로 변경될 수도 있음에 유의하여야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 1a 및 도 1b에서 원 기둥 형상의 막대형 발광 소자(LD)가 도시되었으나, 본 발명에 의한 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되는 것은 아니다.
도 1a 및 도 1b를 참조하면, 발광 소자(LD)는, 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(13)과, 제1 및 제2 도전형 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 일 방향을 따라 제1 도전형 반도체층(11), 활성층(12) 및 제2 도전형 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)는 일 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 도전형 반도체층들(11, 13) 중 하나가 배치되고, 발광 소자(LD)의 타측 단부에는 제1 및 제2 도전형 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 여기서, 막대 형상은 원 기둥 또는 다각 기둥 등과 같이 폭 방향보다 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 나노 스케일 또는 마이크로 스케일 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 한정되는 것은 아니다. 예를 들어, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수도 있다.
제1 도전형 반도체층(11)은 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 도전형 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑될 수 있다. 다만, 제1 도전형 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제1 도전형 반도체층(11)을 구성할 수 있다. 제1 도전형 반도체층(11)의 두께는 500nm 내지 5㎛일 수 있으나, 이에 한정되는 것은 아니다.
활성층(12)은 제1 도전형 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양단에 소정 전압 이상의 전계가 인가 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광할 수 있다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)는 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용될 수 있다. 활성층(12)의 두께는 10nm 내지 200nm 일 수 있으나, 이에 한정되는 것은 아니다.
제2 도전형 반도체층(13)은 활성층(12) 상에 배치되며, 제1 도전형 반도체층(11)의 타입과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 도전형 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 도전형 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑될 수 있다. 다만, 제2 도전형 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전형 반도체층(13)을 구성할 수 있다. 제2 도전형 반도체층(1)의 두께는 50nm 내지 500nm일 수 있으나, 이에 한정되는 것은 아니다.
실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 도전형 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다. 다만, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 길이 방향 상에서 발광 소자(LD)의 양단에 위치한 제1 및 제2 도전형 반도체층들(11, 13) 각각의 일단, 일 예로 원기둥의 두 평면(즉, 상부면 및 하부면)은 커버하지 않고 노출할 수 있다.
실시예에 따라, 절연성 피막(INF)은 SiO2, Si3N4, Al2O3 및 TiO2 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 절연성 피막(INF)의 구성 물질이 특별히 한정되지는 않으며, 절연성 피막(INF)은 현재 공지된 다양한 절연 물질로 구성될 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13) 및 절연성 피막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 도전형 반도체층(11), 활성층(12) 및/또는 제2 도전형 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 3a 및 도 3b는 본 발명의 또 다른 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 2a 및 도 2b를 참조하면, 발광 소자(LD)는 제2 도전형 반도체층(13)의 일단 측에 배치되는 적어도 하나의 전극층(14)을 더 포함할 수 있다.
도 3a 및 도 3b를 참조하면, 발광 소자(LD)는 제1 도전형 반도체층(11)의 일단 측에 배치되는 적어도 하나의 다른 전극층(15)을 더 포함할 수도 있다.
전극층들(14, 15) 각각은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 전극층들(14, 15) 각각은 금속 또는 도전성 금속 산화물을 포함할 수 있으며, 일 예로, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 구성될 수 있다. 전극층들(14, 15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층들(14, 15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다. 전극층들(14, 15) 각각의 두께는 1nm 내지 200nm일 수 있으나, 이에 한정되는 것은 아니다.
실시예에 따라, 절연성 피막(INF)은 상기 전극층들(14, 15)의 외주면을 적어도 부분적으로 감싸거나, 또는 감싸지 않을 수 있다. 즉, 절연성 피막(INF)은 전극층들(14, 15)의 표면에 선택적으로 형성될 수 있다. 또한, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양단을 노출하도록 형성되며, 일 예로 전극층들(14, 15)의 적어도 일 영역을 노출할 수 있다. 다만, 이에 한정되는 것은 아니며, 절연성 피막(INF)이 제공되지 않을 수도 있다.
발광 소자(LD)의 표면, 예를 들어, 활성층(12)의 표면에 절연성 피막(INF)이 제공됨으로써, 활성층(12)이 적어도 하나의 전극(예를 들어, 발광 소자(LD)의 양단에 연결되는 컨택 전극들 중 적어도 하나의 컨택 전극) 등과 단락되는 것이 방지될 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성이 확보될 수 있다.
또한, 발광 소자(LD)의 표면에 절연성 피막(INF)을 형성함으로써, 발광 소자(LD)의 표면 결함이 최소화되고, 발광 소자(LD)의 수명 및 효율이 향상될 수 있다. 또한, 발광 소자(LD)에 절연성 피막(INF)을 형성함으로써, 다수의 발광 소자들(LD)이 서로 밀접하여 배치되더라도, 발광 소자들(LD)의 사이에서 원하지 않는 단락이 방지될 수 있다.
일 실시예에서, 발광 소자(LD)는 표면 처리 과정(예를 들어, 코팅)을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 발광 소자들(LD)이 용액 내에서 응집하지 않고 균일하게 분산될 수 있다. 여기서, 발광 영역은 발광 소자들(LD)에 의해 광이 발산되는 영역으로, 광이 발산되지 않은 비발광 영역과 구별될 수 있다.
발광 소자(LD)를 포함한 발광 장치는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 영역에 복수의 초소형 발광 소자들(LD)을 배치하고, 이를 통해 각 화소의 발광 유닛을 구성할 수 있다. 다만, 본 발명에서 발광 소자(LD)의 적용 분야가 표시 장치에 한정되지는 않는다. 예컨대, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 4는 본 발명의 일 실시예에 따른 발광 장치를 나타내는 사시도이다. 도 4에는 도 1a 내지 도 3b에서 설명한 발광 소자들(LD)을 광원으로서 이용할 수 있는 장치의 일 예로서, 발광 장치(EU)가 도시되어 있다. 또한, 도 4에는 발광 장치(EU)의 단위 발광 영역(또는, 화소(PXL))을 중심으로 발광 장치(EU)가 간략하게 도시되어 있다. 여기서, 단위 발광 영역은 광은 발산되는 단위 영역으로, 예를 들어, 독립적으로 휘도 및/또는 발산되는 광의 색상이 조절될 수 있는 영역일 수 있다.
도 5a는 도 4의 발광 장치의 일 예를 나타내는 평면도이다. 도 5b는 도 4의 I-I'선을 따라 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 4, 도 5a 및 도 5b를 참조하면, 발광 장치(EU)는 기판(SUB), 제1 전극(ELT1), 제2 전극(ETL2), 제1 절연층(INS1) 및 발광 소자들(LD)을 포함할 수 있다.
기판(SUB)은 발광 장치(EU)의 베이스 부재를 구성할 수 있다.
실시예에 따라, 기판(SUB)은 경성 기판 또는 가요성 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성(flexibility) 기판일 수 있다. 또한, 기판(SUB)은 투명 기판일 수 있으나 이에 한정되지는 않는다. 일 예로, 기판(SUB)은 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.
기판(SUB)의 면적과 모양은 제한이 없으며, 기판(SUB) 상에 형성될 제1 및 제2 전극들(ELT1, ㄴELT2)의 면적, 발광 소자들(LD)의 크기 및 실장 개수 등을 고려하여 변할 수 있다. 기판(SUB)의 두께는 100㎛~1mm일 수 있다. 제1 및 제2 전극들(ELT1, ELT2)의 면적(또는, 단위 전극 면적)은 약 10㎛2 내지 100cm2일 수 있다.
제1 및 제2 전극들(ELT1, ELT2)은 기판(SUB) 상에 배치될 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 단위 발광 영역 내에서 상호 이격되어 배치되며, 적어도 일 영역이 서로 마주하도록 배치될 수 있다.
실시예들에 따라, 제1 전극(ELT1)은 적어도 하나의 제1 서브 전극(ELT_S1)(이하, 제1 서브 전극(ELT_S1)이라 함)을 포함하고, 제2 전극(ELT2)은 적어도 하나의 제2 서브 전극(ELT_S2)(이하, 제2 서브 전극(ELT_S2)라 함)을 포함할 수 있다. 제1 서브 전극(ELT_S1) 및 제2 서브 전극(ELT_S2) 각각은 서브 화소 영역(SPA) 내에서 제1 방향(DR1)으로 연장하며, 제2 방향(DR2)을 따라 소정 간격만큼 이격되어 나란히 배치될 수 있다.
예를 들어, 도 4 및 5에 도시된 바와 같이, 제1 전극(ELT1)은 4개의 제1 서브 전극들(ELT_S1)을 포함하고, 제2 전극(ELT2)은 4개의 제2 서브 전극들(ELT_S2)을 포함할 수 있다. 제1 서브 전극(ELT_S1) 및 제2 서브 전극(ELT_S2)는 소정 간격을 가지고 제2 방향(DR2)을 따라 교번하여 배치될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 및 제2 전극들(ELT1, ELT2) 각각은 3개 이하, 또는 5개 이상의 서브 전극들을 포함하거나, 다른 예로, 제1 전극(ELT1)은 2개의 제1 서브 전극들을 포함하고, 제2 전극(ELT2)은 하나의 제2 서브 전극을 포함할 수도 있다(도 10 참조). 즉, 제1 및 제2 서브 전극들(ELT_S1, ELT_S2)(또는, 제1 및 제2 전극들(ELT1, ELT2))의 형상 및/또는 상호 배치 관계 등은 다양하게 변경될 수 있다.
실시예에 따라, 제1 서브 전극(ELT_S1) 및 제2 서브 전극(ELT_S2) 간의 이격거리(D0)(또는, 간격, 제1 전극(ELT1) 및 제2 전극(ELT2) 간의 이격 거리)는 발광 소자들(LD) 각각의 길이(L, 도 1a 참조)(또는, 발광 소자들(LD)의 평균 길이)보다 작거나 같을 수 있으나, 이에 한정되는 것은 아니다.
제1 및 제2 전극들(ELT1, ELT2) 각각의 선폭 및 두께는 인가되는 전압에 따라 변할 수 있으나, 예를 들어, 제1 및 제2 전극들(ELT1, ELT2) 각각의 선폭은 100nm 내지 50㎛ 이고, 제1 및 제2 전극들(ELT1, ELT2) 각각의 두께는 0.1㎛ 내지 10㎛ 일수 있다.
실시예에 따라, 제1 전극(ELT1)은 제1 서브 전극(ELT_S1)에 연결되는 제1 연결 전극(CNL1)을 더 포함할 수 있다. 예를 들어, 제1 연결 전극(CNL1)은 제2 방향(DR2)으로 연장하며, 제1 서브 전극(ELT_S1)과 일체로 연결될 수 있다. 일 예로, 제1 서브 전극(ELT_S1)은 제1 연결 전극(CNL1)으로부터 적어도 한 갈래로 분기되어 형성될 수 있다. 제1 서브 전극(ELT_S1)과 제1 연결 전극(CNL1)이 일체로 형성되는 경우, 제1 연결 전극(CNL1)을 제1 전극(ELT1)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 제1 서브 전극(ELT_S1) 및 제1 연결 전극(CNL1)이 서로 개별적으로 형성되어, 도시되지 않은 적어도 하나의 컨택홀 또는 비아홀 등을 통해 서로 전기적으로 연결될 수도 있다. 제1 연결 전극(CNL1)은 단위 발광 역역마다 독립적으로 배치되고, 다른 단위 발광 영역의 제1 연결 전극과 전기적으로 분리될 수 있으나, 이에 한정되는 것은 아니다.
실시예에 따라, 제1 서브 전극(ELT_S1) 및 제1 연결 전극(CNL1)은 단위 발광 영역 내에서 서로 다른 방향들을 따라 연장할 수 있다. 일 예로, 제1 연결 전극(CNL1)이 제2 방향(DR2)을 따라 연장하는 경우, 제1 서브 전극(ELT_S1)은 제2 방향(DR2)과 교차하는 제1 방향(DR1)을 따라 연장할 수 있다.
유사하게, 제2 전극(ELT2)은 제2 서브 전극(ELT_S2)에 연결되는 제2 연결 전극(CNL2)을 더 포함할 수 있다. 제2 연결 전극(CNL2)의 배치 및 제2 서브 전극(ELT_S2)과의 연결 관계는, 제1 연결 전극(CNL1)의 배치 및 제1 서브 전극(ELT_S1)과의 연결 관계와 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다. 제2 연결 전극(CNL2)은 해당 서브 화소 영역으로부터 다른 서브 화소 영역들까지 연장할 수 있다.
제2 서브 전극(ELT_S2) 및 제2 연결 전극(CNL2)은 단위 발광 영역 내에서 서로 다른 방향들을 따라 연장할 수 있다. 일 예로, 제2 연결 전극(CNL2)이 제1 방향(DR1)을 따라 연장하는 경우, 제2 서브 전극(ELT_S2)은 제2 방향(DR2)과 교차하는 제1 방향(DR1)을 따라 연장할 수 있다.
제1 및 제2 전극들(ELT1, ELT2) 각각은 적어도 하나의 도전성 물질을 포함할 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2) 각각은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속, ITO, IZO, ZnO, ITZO와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 중 적어도 하나의 물질을 포함할 수 있으나, 이에 한정되지는 않는다.
또한, 제1 및 제2 전극들(ELT1, ELT2) 각각은 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2) 각각은 적어도 한 층의 반사 전극층을 포함할 수 있다. 또한, 제1 및 제2 전극들(ELT1, ELT2) 각각은, 반사 전극층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 전극층과, 상기 반사 전극층 및/또는 투명 전극층의 상부를 커버하는 적어도 한 층의 도전성 캡핑층 중 적어도 하나를 선택적으로 더 포함할 수 있다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2) 각각의 반사 전극층은, 균일한 반사율을 갖는 도전 물질로 구성될 수 있다. 일 예로, 반사 전극층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금과 같은 금속 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 반사 전극층은 다양한 반사성 도전 물질로 구성될 수 있다. 제1 및 제2 전극들(ELT1, ELT2) 각각이 반사 전극층을 포함할 경우, 발광 소자들(LD) 각각의 양단, 즉 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광을 제3 방향(DR3)으로 더욱 진행되게 할 수 있다.
또한, 제1 및 제2 전극들(ELT1, ELT2) 각각의 투명 전극층은, 다양한 투명 전극 물질로 구성될 수 있다. 일 예로, 투명 전극층은 ITO, IZO 또는 ITZO를 포함할 수 있으나, 이에 한정되지는 않는다. 일 실시예에서, 제1 및 제2 전극들(ELT1, ELT2) 각각은, ITO/Ag/ITO의 적층 구조를 가지는 3중층으로 구성될 수 있다. 이와 같이, 제1 및 제2 전극들(ELT1, ELT2)이 적어도 2중층 이상의 다중층으로 구성되면, 신호 지연(RC delay)에 의한 전압 강하를 최소화할 수 있다. 이에 따라, 발광 소자들(LD)로 원하는 전압을 효과적으로 전달할 수 있게 된다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2) 각각이, 반사 전극층 및/또는 투명 전극층을 커버하는 도전성 캡핑층을 포함하게 되면, 화소(PXL)의 제조 공정 등에서 발생하는 불량으로 인해 제1 및 제2 전극들(ELT1, ELT2)의 반사 전극층 등이 손상되는 것을 방지할 수 있다. 다만, 도전성 캡핑층은 제1 및 제2 전극들(ELT1, ELT2)에 선택적으로 포함될 수 있는 것으로서, 실시예에 따라서는 생략될 수 있다. 또한, 도전성 캡핑층은 제1 및 제2 전극들(ELT1, ELT2) 각각의 구성 요소로 간주되거나, 또는 상기 제1 및 제2 전극들(ELT1, ELT2) 상에 배치된 별개의 구성 요소로 간주될 수도 있다.
제1 절연층(INS1)은 기판(SUB) 및 제1 및 제2 전극들(ELT1, ELT2) 상에 배치될 수 있다. 예를 들어, 제1 절연층(INS1)은, 제1 및 제2 전극들(ELT1, ELT2)의 적어도 일부를 커버하거나, 기판(SUB) 상에 전면적으로 배치될 수 있다.
제1 절연층(INS1)은, 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 예를 들어, 제1 절연층(INS1) 각각은, SiNx를 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있다. 예를 들어, 제1 절연층(INS1)은 질화규소, 산화규소, 산화지르코늄, 산화하프늄, 산화알루미늄 및 산화타이타늄으로 이루어진 군에서 선택된 1종 이상의 물질로 형성할 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 절연층(INS1)의 구성 물질이 특별히 한정되지는 않는다.
실시예들에서, 제1 절연층(INS1)은 개구(VO)(또는, 슬릿, 관통홀)를 포함할 수 있다. 개구(VO)는 제1 절연층(INS1)을 관통하며, 상호 마주보는 제1 및 제2 전극들(ELT1, ELT2) 사이에서, 제1 및 제2 전극들(ELT1, ELT2)의 상호 마주보는 부분들을 부분적으로 노출시킬 수 있다. 예를 들어, 개구(VO)의 일단부는 제1 전극(ELT1)의 일 부분을 노출시키며, 개구(VO)의 타단부는 제1 전극(ELT1)과 마주하는 제2 전극(ELT2)의 일 부분을 노출시킬 수 있다. 개구(VO)는 포토리소그래피 및 에칭 공정을 통해 형성될 수 있다.
실시예들에서, 개구(VO)는 나노 스케일 내지 마이크로 스케일의 크기를 가지는 막대형의 슬릿일 수 있다. 예를 들어, 개구(VO)는 제2 방향(DR2)으로 길고 제1 방향(DR1)으로 상대적으로 짧은 직사각형의 평면 형상을 가질 수 있다. 다만, 이는 예시적인 것으로, 개구(VO)의 형상이 이에 한정되는 것은 아니다.
실시예들에서, 개구(VO)는 제1 절연층(INS1)에 매트릭스 형태로 배열될 수 있다. 즉, 개구(VO)를 포함하는 제1 절연층(INS1)은 메쉬(mesh) 구조를 가질 수 있다. 예를 들어, 개구(VO)는 평면상 제1 및 제2 전극들(ELT1, ELT2) 사이에 위치하되, 제1 절연층(INS1)에서 개구(VO)는 제2 방향(DR2)을 따라 제1 간격(D1)을 가지고 반복적으로 형성되고, 개구(VO)는 제1 방향(DR1)을 따라 제2 간격(D2)을 가지고 반복적으로 형성될 수 있다. 여기서, 제1 간격(D1)은 개구(VO)의 장축 방향(즉, 제2 방향(DR2))으로의 제1 길이(W1)(또는, 발광 소자들(LD)의 장축 방향으로의 평균 길이) 및 제1 및 제2 전극들(ELT1, ELT2)의 평균 선폭에 의해 결정될 수 있다. 예를 들어, 제1 간격(D1)은 개구(VO)의 장축 방향으로의 제1 길이(W1)(또는, 발광 소자들(LD)의 장축 방향으로의 평균 길이)의 50% 이하, 또는 30% 이하일 수 있다. 이 경우, 발광 소자들(VO)은 제1 및 제2 전극들(ELT1, ELT2) 사이에서 제1 절연층(INS1)에 배치되지 않고, 개구(VO)에 용이하게 실장될 수 있다. 제2 간격(D2)은 개구(VO)의 단축 방향(즉, 제1 방향(DR1))으로의 제2 길이(W2)(또는, 발광 소자들(LD)의 평균 직경) 및 발광 소자들(LD)의 원하는 실장 개수 등에 의해 결정되며, 예를 들어, 제2 간격(D2)은 개구(VO) 단축 방향으로의 제2 길이(W2)(또는, 발광 소자들(LD)의 평균 직경)보다 작을 수 있다. 제2 간격(D2)이 개구(VO) 단축 방향으로의 제2 길이(W2)보다 작은 경우, 발광 소자들(VO)은 제1 및 제2 전극들(ELT1, ELT2) 사이에서 제1 절연층(INS1)에 배치되지 않고, 개구(VO)에 용이하게 실장될 수 있다.
즉, 개구(VO)의 장축은 라인 형상으로 이루어진 제1 및 제2 전극들(ELT1, ELT2)과 직교하도록 배치되고, 개구(VO)의 장축 방향의 양 끝단이 제1 전극(ELT1) 및 제2 전극(ELT2) 상에 배치될 수 있다.
일 실시예에서, 개구(VO)의 장축 방향으로의 제1 길이(W1)는 발광 소자들(LD)의 장축 방향으로의 평균 길이(예를 들어, 도 1a에 도시된 길이(L))보다 5% 내지 30% 만큼 클 수 있다. 개구(VO)의 제1 길이(W1)가 발광 소자들(LD)의 평균 길이의 5% 이상인 경우, 발광 소자들(LD)이 개구(VO)에 용이하게 실장되며, 개구(VO)의 제1 길이(W1)가 30% 이하인 경우, 개구(VO) 내에서 제2 방향(DR2)으로 하나의 발광 소자(LD)가 실장되어, 제1 및 제2 전극들(ELT1, ELT2)과 연결될 수 있다.
일 실시예에서, 개구(VO)의 단축 방향으로의 제2 길이(W2)는 발광 소자들(LD)의 평균 직경(예를 들어, 도 1a에 도시된 직경(D))보다 10% 내지 100% 만큼 클 수 있다. 개구(VO)의 제2 길이(W2)가 발광 소자들(LD)의 평균 직경의 10% 이상인 경우, 발광 소자들(LD)이 개구(VO)에 용이하게 실장되며, 개구(VO)의 제2 길이(W2)가 30% 이하인 경우, 개구(VO) 내에서 제1 방향(DR1)으로 하나의 발광 소자(LD)가 실장되며, 발광 소자들(LD)이 단위 발광 영역 내에서 보다 균일하게 분산될 수 있다.
발광 소자들(LD)은 제1 및 제2 전극들(ELT1, ELT2)의 사이에는 배열되되, 제1 절연층(INS1)의 개구(VO)(또는, 개구 영역(VOA))에 배치되거나, 실장될 수 있다. 발광 소자들(LD)은 서로 마주하는 제1 전극(ELT1)과 제2 전극(ELT2)을 통해 병렬로 연결될 수 있다.
한편, 도 4 및 도 5a에서 발광 소자들(LD)이 제1 및 제2 전극들(ELT1, ELT2)의 사이에서 제1 방향(DR1), 일 예로 가로 방향으로 정렬된 것으로 도시하였으나, 발광 소자들(LD)의 배열 방향이 이에 한정되지는 않는다. 예를 들어, 발광 소자들(LD) 중 적어도 하나는 제1 절연층(INS1) 상에서 사선 방향으로 배열될 수도 있다.
발광 소자들(LD) 각각은 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기적으로 연결될 수 있다. 예를 들어, 발광 소자들(LD) 각각의 제1 단부(EP1)는 개구(VO)에 의해 노출된 제1 전극(ELT1)에 전기적으로 연결되고, 발광 소자들(LD) 각각의 제2 단부(EP2)는 개구(VO)에 의해 노출된 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
실시예에 따라, 발광 소자들(LD) 각각의 제1 단부(EP1)는 제1 전극(ELT1)과 중첩하고, 발광 소자들(LD) 각각의 제2 단부(EP2)는 제2 전극(ELT2)과 중첩할 수 있다. 즉, 발광 소자들(LD) 각각의 제1 단부(EP1)는 제1 전극(ELT1) 상에 직접적으로 배치/접촉되고, 발광 소자들(LD) 각각의 제2 단부(EP2)는 제2 전극(ELT2) 상에 직접적으로 배치/접촉될 수 있다. 이 경우, 발광 소자들(LD)은 제1 및 제2 전극들(ELT1, ELT2)에 직접적으로 연결될 수 있다. 다만, 이에 한정되는 것은 아니다.
실시예에 따라, 발광 소자들(LD) 각각은 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 다이오드일 수 있다. 예를 들어, 발광 소자들(LD) 각각은, 도 1a 내지 도 3b 중 어느 하나에 도시된, 나노 스케일 내지 마이크로 스케일의 크기를 가진 초소형의 막대형 발광 다이오드일 수 있다. 다만, 본 발명에 적용될 수 있는 발광 소자들(LD)의 종류가 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 성장 방식으로 형성되며, 일 예로 나노 스케일 내지 마이크로 스케일의 크기를 가진 코어-쉘 구조의 발광 다이오드일 수도 있다.
실시예에 따라, 발광 소자들(LD)은 소정의 용액 내에 분산된 형태로 준비되어, 잉크젯 프린팅 방식이나 슬릿 코팅 방식 등을 통해 단위 발광 영역 내 제1 절연층(INS1) 상에 공급될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 섞여 단위 발광 영역 내 제1 절연층(INS1) 상에 공급될 수 있다. 이 때, 제1 및 제2 전극들(ELT1, ELT2)에 소정의 전압이 공급되면, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전계가 형성되면서, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)이 자가 정렬하게 된다. 제1 절연층(INS1)의 개구(VO)는 제1 및 제2 전극들(ELT1, ELT2) 사이에 형성됨에 따라, 자가 정렬된 발광 소자들(LD)은 개구(VO)에 실장될 수 있다. 발광 소자들(LD)이 정렬된 이후에 용매를 휘발시키거나 이외의 다른 방식으로 제거함으로써, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)을 안정적으로 배열할 수 있다.
단위 발광 영역에 배치된 발광 소자들(LD)이 모여 광원을 구성할 수 있다. 일 예로, 각각의 프레임 기간 동안 제1 및 제2 전극들(ELT1, ELT2) 사이에 구동 전류가 흐르게 되면, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 순방향으로 연결된 발광 소자들(LD)이 발광하면서 구동 전류에 대응하는 휘도의 빛을 방출할 수 있다.
도 4 내지 도 5b를 참조하여 설명한 바와 같이, 마주하는 제1 및 제2 전극들(ELT1, ELT2)을 노출시키는 개구(VO)가 제1 절연층(INS1)에 형성되고, 개구(VO)에 발광 소자들(LD)이 실장됨으로써, 제1 및 제2 전극들(ELT1, ELT2) 사이에 실장된 발광 소자들(LD)(또는, 정상적으로 발광할 수 있는 유효 발광 소자들)의 개수가 증가하고, 또한, 발광 소자들(LD)의 제1 및 제2 전극들(ELT1, ELT2)에 대한 접촉 불량이 방지될 수 있다.
한편, 도 5b에서 제1 및 제2 전극들(ELT1, ELT2) 사이에서, 개구(VO)에 의해 기판(SUB)과 발광 소자(LD) 사이에 빈 공간이 형성된 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 개구(VO)의 형상에 따라, 기판(SUB)과 발광 소자(LD) 사이에는 제1 절연층(INS1) 또는 다른 절연층이 배치될 수도 있으며, 도 10 및 도 11을 참조하여 후술하기로 한다.
도 5c는 도 4의 발광 장치의 제조 방법을 나타내는 순서도이다.
도 4 내지 도 5c를 참조하면, 도 5c의 방법은, 도 4의 발광 장치(EU)를 제조할 수 있다.
먼저, 도 5c의 방법은, 기판(SUB)을 준비할 수 있다(S610).
기판(SUB)의 면적과 모양은 제한이 없으며, 기판(SUB) 상에 형성될 제1 및 제2 전극들(ELT1, ELT2)의 면적, 발광 소자들(LD)의 크기 및 실장 개수 등을 고려하여 변할 수 있다. 기판(SUB)의 두께는 100㎛~1mm일 수 있다. 제1 및 제2 전극들(ELT1, ELT2)의 면적(또는, 단위 전극 면적)은 약 10㎛2 내지 100cm2일 수 있다.
이후, 도 5c의 방법은, 기판(SUB) 상에 제1 및 제2 전극들(ELT1, ELT2)를 형성할 수 있다(S620).
제1 및 제2 전극들(ELT1, ELT2)을 형성하는 방법은 통상적으로 전극을 형성할 수 있는 방법이라면 제한 없이 사용할 수 있다. 예를 들어, 도 5c의 방법은, 기판(SUB) 상에 광 레지스트(PR: photo resist)를 코팅하여 광 레지스트층을 형성할 수 있다. 여기서, 광 레지스트는 일반적으로 사용하는 광 레지스트일 수 있다. 광 레지스트를 기판(SUB) 상에 코팅하여 광 레지스트층을 형성하는 방법은 스핀코팅, 스프레이코팅 및 스크린 프린팅 중 어느 하나 일 수 있다, 광 레지스트층의 두께는 0.1 내지 10 ㎛ 일 수 있다. 다만, 광 레지스트층의 두께는 이후 기판(SUB) 상에 증착될 전극들(ELT1, ELT2)의 두께를 고려하여 변경될 수 있다.
기판(SUB) 상에 광 레지스트층을 형성시킨 이후 동일평면상에 제1 전극(ELT1)과 제2 전극(ELT2)에 상응하는 패턴이 그려진 마스크를 광 레지스트층에 상부에 올려놓고, 마스크 상부에서 자외선을 노광할 수 있다. 노광된 광 레지스트층을 일반적인 광 레지스트 용매에 침지시켜 제거하는 단계를 거칠 수 있고, 이를 통해 전극라인이 형성될 노광된 광 레지스트층 부분을 제거할 수 있다.
이후, 전극라인 마스크의 형상으로 광 레지스트층이 제거된 부분에 전극 형성 물질을 증착할 수 있다. 전극 형성 물질은 제1 및 제2 전극들(ELT1, ELT2)을 형성하는 물질로서, 알루미늄, 타이타늄, 인듐, 골드 및 실버로 이루어진 군에서 선택된 어느 하나 이상의 금속물질 또는 ITO(Indum Tin Oxide), ZnO:Al 및 CNT-전도성 폴리머(polmer) 복합체로 이루어진 군에서 선택된 어느 하나 이상의 투명물질일 수 있다. 전극 형성 물질이 2종 이상일 경우 제1전극은 2종 이상의 물질이 적층된 구조일 수 있다.
전극 형성 물질의 증착은 열증착법, e-빔 증착법, 스퍼터링 증착법 및 스크린 프린팅 방법 등의 방법 중 어느 하나의 방법으로 증착될 수 있으며, 바람직하게는 열 증착 방법일 수 있으나, 이에 제한되는 것은 아니다.
전극 형성 물질을 증착하여 제1 및 제2 전극들(ELT1, ELET2)을 형성한 이후 아세톤, N-메틸피롤리돈 (1-Methyl-2-pyrrolidone, NMP), 디메틸설폭사이드(Dimethyl sulfoxide, DMSO) 또는 remover 중 어느 하나의 광 레지스트 제거제를 이용하여 기판(SUB)에 코팅된 광 레지스트층을 제거하면 기판(SUB) 상에 증착된 제1 및 제2 전극들(ELT1, ETL2)을 제조될 수 있다.
이후, 도 5c의 방법은, 개구들(VO)를 포함하는 제1 절연층(INS1)을 제1 및 제2 전극들 상에 형성할 수 있다(S630).
실시예에 따라, 제1 절연층(INS1)은 플라즈마화학기상증착(PECVD), e-빔 증착법, 원자층증착법, 스퍼터링 증착법 중 어느 하나를 통해 형성될 수 있으나, 이에 한정되는 것은 아니다.
제1 절연층(INS1)은 SiO2, Si3N4, SiNx, Al2O3, HfO2, Y2O3 및 TiO2 중에서 선택된 적어도 하나의 재료를 포함할 수 있다. 또한, 제1 절연층(INS1)은 1 nm 내지 100 ㎛의 두께를 가질 수 있으며, 제1 및 제2 전극들(ELT1, ELT2)에 인가되는 전원의 전압(예를 들어, 정렬 전압), 발광 소자들(LD)의 길이, 제1 및 제2 전극들(ELT1, ELT2) 간 거리 등에 따라 달라질 수 있다.
제1 절연층(INS1)에 구비되는 개구들(VO)은 일반적인 방법을 통해 형성될 수 있으며, 바람직하게는 나노/마이크로 임프린트 및 포토리소그래피로 이루어진 군에서 선택된 어느 하나의 방법으로 형성될 수 있고, 보다 바람직하게는 포토리소그래피를 통해 형성될 수 있다.
이후, 도 5c의 방법은, 발광 소자들(LD)을 제1 절연층(INS1) 상에 공급하고(S640), 발광 소자들(LD)을 개구들(VO)에 수용시킬 수 있다(S650).
발광 소자들(LD)은 용액 내에 분산된 형태로 준비되어, 제1 절연층(INS1) 상에 공급될 수 있다. 용액은 발광 소자들(LD)을 분산용매에 혼합하여 제조될 수 있다. 분산용매는 잉크 또는 페이스트 상일 수 있으며, 용매는 휘발성 용매로, 아세톤, 물, 알코올 및 톨루엔 중에서 선택된 적어도 하나일 수 있다. 다만, 분산용매의 종류는 앞에서 언급한 것에 제한되는 것은 아니며 제1 발광 소자들(LD1)에 물리적, 화학적 영향을 미치지 않으면서 잘 증발할 수 있는 용매의 경우 제한 없이 사용될 수 있다. 용액(SOL)은 분산용매의 중량을 기준으로 0.001 내지 100 중량%의 발광 소자들(LD)을 포함할 수 있다. 용액(SOL)이 0.001 중량% 미만의 발광 소자들(LD)을 포함하는 경우, 전극들(예를 들어, 제1 및 제2 전극들(ELT1, ELT2))에 연결되는 발광 소자들(LD1)의 개수가 적을 수 있다. 이와 달리, 용액(SOL1)이 100 중량%을 초과하는 발광 소자들(LD1)을 포함하는 경우, 발광 소자들(LD1) 상호 간에 정렬이 방해될 수 있다.
이후, 제1 및 제2 전극들(ELT1, ELT2)에 소정의 전압이 공급되면, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전계가 형성되면서, 평면도 상 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)이 자가 정렬하게 된다. 제1 발광 소자들(LD1)이 정렬된 이후에 용매를 휘발시키거나 이외의 다른 방식으로 제거함으로써, 제1 절연층(INS1) 상에 발광 소자들(LD)이 안정적으로 배열될 수 있다.
예를 들어, 제1 및 제2 전극들(ELT1, ELT2)에 제1 전압이 공급되면, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기장이 형성되어 발광 소자들(LD)에 분극이 발생할 수 있다. 이에 따라, 발광 소자들(LD)은 인접한 전극간의 정전기적 인력에 의하여 배향 경향성을 가지고 배열될 수 있다. 제1 전극(ELT1)이 양극이고 제2 전극(ELT2)이 음극일 경우, 발광 소자들(LD)의 음전하를 띄는 일단부가 제1 전극(ELT1)의 위치에 대응하여 제1 절연층(INS1) 상에 위치하고, 양전하를 띄는 타단부가 제2 전극(ELT2)의 위치에 대응하여 제1 절연층(INS1) 상에 위치할 수 있다. 제1 및 제2 전극들(ELT1, ELT2) 사이에서, 제1 절연층(INS1)에 개구들(VO)이 형성되어 있으므로, 정려된 발광 소자들(LD)은 개구들(VO)에 각각 수용될 수 있다.
실시예들에서, 제1 전압은 0.1V 내지 2000V의 전압 레벨을 가질 수 있다. 제1 전압의 전압 레벨이 0.1V 미만인 경우, 발광 소자들(LD)의 정렬 효율이 저하될 수 있다. 제1 전압의 전압 레벨이 2000 V를 초과하는 경우, 제1 절연층(INS1)이 파괴되어 누설 전류, 전기적 단락 또는 전극 손상이 발생할 수 있다. 또한, 제1 전압의 주파수는 10 Hz 내지 100 GHz일 수 있으며, 예를 들어, 제1 전압은 90 kHz 내지 100 MHz인 사인파(sine wave)일 수 있다. 주파수가 10 Hz 미만일 경우, 실장되는 발광 소자들(LD)의 개수가 현저히 저하되고, 발광 소자들(LD)의 배향성도 매우 불규칙해 질 수 있다. 주파수가 100 GHz를 초과하는 경우, 발광 소자들(LD)이 빠르게 변화하는 교류전원에 대해 적응하지 못하여, 발광 소자들(LD)의 실장성이 낮아지고, 배향 경향성도 감소될 수 있다.
도 6a는 도 4의 발광 장치의 다른 예를 나타내는 평면도이다. 도 6b는 도 4의 I-I'선을 따라 자른 발광 장치의 다른 예를 나타내는 단면도이다.
도 5a, 도 6a 및 도 6b를 참조하면, 도 6a의 발광 장치(EU)(또는, 화소(PXL))는 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)를 더 포함하는 점에서, 도 5a의 발광 장치(EU)와 상이하다. 즉, 제1 및 제2 컨택 전극들(CNE1, CNE2)를 제외하고, 도 6a의 발광 장치(EU)는 도 5a의 발광 장치(EU)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제1 컨택 전극(CNE1)은, 발광 소자들(LD)의 제1 단부(EP1) 및 이에 대응하는 제1 전극(ELT1)의 적어도 일 영역 상에 형성되어, 발광 소자들(LD)의 제1 단부(EP1)를 상기 제1 전극(ELT1)에 물리적 및/또는 전기적으로 연결할 수 있다. 유사하게, 제2 컨택 전극(CNE2)은 발광 소자들(LD)의 제2 단부(EP2) 및 이에 대응하는 제2 전극(ELT2)의 적어도 일 영역 상에 형성되어, 발광 소자들(LD)의 제2 단부(EP2)를 제2 전극(ELT2)에 물리적 및/또는 전기적으로 연결할 수 있다.
예를 들어, 제1 컨택 전극(CNE1)은, 제1 전극(ELT1)과 접촉되도록 제1 전극(ELT1) 상에 배치될 수 있다. 일 예로, 제1 컨택 전극(CNE1)은 제1 절연층(INS1)에 의해 커버되지 않은 제1 전극(ELT1)의 일 영역(일 예로, 제1 컨택부(CNT1)) 상에서
발광 소자들(LD)이 개구(VO)에 배치된 이후, 발광 소자들(LD)의 제1 단부(EP1) 및 제2 단부(EP2) 상에 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)이 형성됨으로써, 발광 소자들(LD)은 제1 및 제2 전극들(ELT1, ELT2)의 사이에 안정적으로 연결될 수 있다.
일 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 도 6b에 도시된 바와 같이 서로 동일한 층에 배치될 수 있다. 이 경우, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 동일 공정에서, 동일한 도전 물질을 이용하여 형성될 수 있으나, 이에 한정되지는 않는다.
도 7a 및 도 7b는 도 4의 발광 장치의 또 다른 예를 나타내는 평면도들이다.
도 5a, 도 7a 및 도 7b를 참조하면, 개구(VO)의 크기 및 배치를 제외하고, 도 7a의 발광 장치(EU) 및 도 7b의 발광 장치(EU) 각각은, 도 5a의 발광 장치(EU)와 실질적으로 동일하거나 유사할 수 있다. 도 7a의 발광 장치(EU)의 단면 구조는 도 5a의 발광 장치(EU)의 단면 구조와 실질적으로 동일할 수 있다. 예를 들어, 도 7a의 III-III'선을 따라 자른 단면은 도 5b에 도시된 발광 장치(EU)의 단면과 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
먼저, 도 7a를 참조하면, 개구(VO)는 제1 절연층(INS1)을 관통하며, 상호 마주보는 제1 및 제2 전극들(ELT1, ELT2) 사이에서, 제1 및 제2 전극들(ELT1, ELT2)의 상호 마주보는 부분들을 부분적으로 노출시킬 수 있다.
개구(VO)의 제2 방향(DR2)으로의 길이(W1)는 도 4 내지 도 5b를 참조하여 설명한 제1 길이(W1)와 실질적으로 동일할 수 있다.
실시예들에 따라, 개구(VO)의 제1 방향(DR1)으로의 길이(W3)은 제2 방향(DR2)으로의 길이(W1)와 같거나, 길 수 있다. 이 경우, 개구(VO)에 복수의 발광 소자들(LD)이 실장될 수 있으며, 단위 발광 영역 내 보다 많은 개수의 발광 소자들(LD)이 배치될 수 있다. 예를 들어, 도 5a에 도시된 바와 같이, 개구(VO)의 제1 길이(W1)에 따라 한 쌍의 제1 및 제2 전극들(ELT1, ELT2) 사이에 7개의 발광 소자들(LD)이 배치되고, 도 7a에 도시된 바와 같이, 개구(VO)의 길이(W3)에 따라 한 쌍의 제1 및 제2 전극들(ELT1, ELT2) 사이에 9개의 발광 소자들(LD)이 배치될 수 있다. 즉, 필요에 따라, 발광 소자들(LD)의 정렬 균일성을 다소 감소시키고, 발광 소자들(LD)의 실장 개수를 보다 증가시킬 수 있다.
도 7b를 참조하면, 개구(VO)는 제2 방향(DR2)으로 연장하며, 제1 및 제2 전극들(ELT1, ELT2)를 가로지를 수 있다. 즉, 개구(VO)는 단위 발광 영역 내에서 제2 방향(DR2)으로 상대적으로 길게 연장하며, 제1 방향(DR1)을 따라 반복적으로 배치될 수 있다. 제1 및 제2 전극들(ELT1, ELT2)의 선폭이 상대적으로 좁아질 수 있고, 한정된 단위 발광 영역에 배치되는 제1 및 제2 전극들(ELT1, ELT2)의 개수가 증가될 수 있으며, 이에 따라 단위 발광 영역에 배치되는 발광 소자들(LD)의 개수가 증가될 수 있다.
도 7a 및 도 7b를 참조하여 설명한 바와 같이, 제1 절연층(VO)의 개구(VO)의 크기는 다양하게 변형될 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 실시예에 따라, 도 9에는 도 1a 내지 도 3b에서 설명한 발광 소자들(LD) 또는 도 4에서 설명한 발광 장치(EU)를 광원으로서 이용할 수 있는 장치의 일 예로서, 표시 장치, 특히, 표시 장치에 구비되는 표시 패널(PNL)이 도시되어 있다. 실시예에 따라, 도 8에는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조가 간략하게 도시되어 있다. 다만, 실시예에 따라서는 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나) 및/또는 복수의 배선들이 표시 패널(PNL)에 더 배치될 수도 있다.
도 8을 참조하면, 표시 패널(PNL)은, 기판(SUB)과, 기판(SUB) 상에 배치된 화소(PXL)를 포함할 수 있다. 구체적으로, 표시 패널(PNL) 및 기판(SUB)은, 영상이 표시되는 표시 영역(DA)과, 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
실시예에 따라, 표시 영역(DA)은 표시 패널(PNL)의 중앙 영역에 배치되고, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 패널(PNL)의 가장자리를 따라 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수도 있다.
기판(SUB)은 표시 패널(PNL)의 베이스 부재를 구성할 수 있다. 예를 들어, 기판(SUB)은 하부 패널(예를 들어, 표시 패널(PNL)의 하판)의 베이스 부재를 구성할 수 있다. 기판(SUB)은 도 4를 참조하여 설명한 기판(SUB)과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
기판(SUB) 상의 일 영역은 표시 영역(DA)으로 규정되어 화소(PXL)가 배치되고, 나머지 영역은 비표시 영역(NDA)으로 규정된다. 일 예로, 기판(SUB)은, 화소(PXL)가 형성되는 복수의 화소 영역들을 포함한 표시 영역(DA)과, 표시 영역(DA)의 외곽에 배치되는 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들 및/또는 내장 회로부가 배치될 수 있다.
화소(PXL)는 해당 주사 신호 및 데이터 신호에 의해 구동되는 적어도 하나의 발광 소자(LD), 일 예로 도 1a 내지 도 3b의 실시예들 중 어느 하나의 실시예에 의한 적어도 하나의 막대형 발광 다이오드를 포함할 수 있다. 복수의 막대형 발광 다이오드들은 화소(PXL)의 광원을 구성할 수 있다.
또한, 화소(PXL)는 복수의 서브 화소들을 포함할 수 있다. 일 예로, 화소(PXL)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 실시예에 따라, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)은 서로 다른 색상들로 발광할 수 있다. 일 예로, 제1 서브 화소(SPX1)는 적색으로 발광하는 청색 서브 화소일 수 있고, 제2 서브 화소(SPX2)는 녹색으로 발광하는 녹색 서브 화소일 수 있으며, 제3 서브 화소(SPX3)는 적색으로 발광하는 청색 서브 화소일 수 있다. 다만, 화소(PXL)를 구성하는 서브 화소들의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않으며, 일 예로 각각의 서브 화소들이 발하는 광의 색상은 다양하게 변경될 수 있다. 또한, 도 12에서는 표시 영역(DA)에서 화소(PXL)가 스트라이프 형태로 배열되는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 화소(PXL)는 현재 공지된 다양한 화소 배열 형태를 가지고 배치될 수 있다.
일 실시예에서, 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 본 발명의 표시 장치에 적용될 수 있는 화소(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 화소(PXL)는 현재 공지된 다양한 수동형 또는 능동형 구조를 가진 표시 장치의 화소로 구성될 수 있다.
도 9a 내지 도 9c는 도 8의 표시 장치에 포함된 서브 화소의 일 예를 나타내는 회로도들이다. 도 9a 내지 도 9c에는 도 8에 도시된 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3) 중 어느 하나가 도시되어 있다. 도 9a 내지 도 9c에는, 능동형 표시 장치(일 예로, 능동형 발광 표시 장치)에 구비될 수 있는 서브 화소(SPX)의 서로 다른 실시예를 도시한 것이다.
예를 들어, 도 9a 내지 도 9c에 도시된 서브 화소(SPX)는 도 8의 표시 패널(PNL)에 구비된 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3) 중 어느 하나일 수 있으며, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)은 실질적으로 동일 또는 유사한 구조를 가질 수 있다. 따라서, 도 9a 내지 도 9c에서는 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)을 포괄하여 서브 화소(SPX)로 지칭하기로 한다.
먼저 도 9a를 참조하면, 서브 화소(SPX)는, 발광 유닛(LSU)과, 발광 유닛(LSU)을 구동하기 위한 화소 회로(PXC)를 포함할 수 있다.
실시예에 따라, 발광 유닛(LSU)은 제1 및 제2 전원들(VDD, VSS)의 사이에 병렬로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 여기서, 제1 및 제2 전원들(VDD, VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 전원들(VDD, VSS) 간의 전위 차는 적어도 서브 화소(SPX)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
한편, 도 9a에서는 발광 소자들(LD)이 제1 전원(VDD)과 제2 전원(VSS)의 사이에 서로 동일한 방향(일 예로, 순방향)으로 병렬 연결된 것으로 도시되어 있으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 발광 소자들(LD) 중 일부는 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결되고, 다른 일부는 역방향으로 연결될 수도 있다. 다른 예로, 적어도 하나의 서브 화소(SPX)가 단일의 발광 소자(LD)만을 포함할 수도 있다.
실시예에 따라, 발광 소자들(LD) 각각의 일 단부는, 제1 전극을 통해 해당 화소 회로(PXC)에 공통으로 접속되며, 화소 회로(PXC)를 통해 제1 전원(VDD)에 접속될 수 있다. 발광 소자들(LD) 각각의 다른 단부는, 제2 전극을 통해 제2 전원(VSS)에 공통으로 접속될 수 있다.
발광 유닛(LSU)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 이에 따라, 표시 영역(DA)에서 소정의 영상이 표시될 수 있다.
화소 회로(PXC)는 해당 서브 화소(SPX)의 주사선(Si) 및 데이터선(Dj)에 접속될 수 있다. 일 예로, 서브 화소(SPX)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치되었다고 할 때, 서브 화소(SPX)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 주사선(Si) 및 j번째 데이터선(Dj)에 접속될 수 있다. 화소 회로(PXC)는 제1 및 제2 트랜지스터(T1, T2)와 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1, 또는, 구동 트랜지스터)는 제1 전원(VDD)과 발광 유닛(LSU)의 제1 전극 사이에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 유닛(LSU)으로 공급되는 구동 전류를 제어할 수 있다.
제2 트랜지스터(T2, 또는, 스위칭 트랜지스터)는 데이터선(Dj)과 제1 노드(N1)의 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 접속될 수 있다.
제2 트랜지스터(T2)는, 주사선(Si)으로부터 게이트-온 전압(예컨대, 로우 전압)의 주사 신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 프레임 기간마다 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 데이터 신호는 제2 트랜지스터(T2)를 경유하여 제1 노드(N1)로 전달될 수 있다. 이에 따라, 스토리지 커패시터(Cst)에는 데이터 신호에 대응하는 전압이 충전될 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속될 수 있다. 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
한편, 도 9a에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로, 제1 및 제2 트랜지스터들(T1, T2)이 모두 P타입의 트랜지스터들인 것으로 도시되어 있으나, 본 발명이 이에 한정되지는 않는다. 즉, 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
일 예로, 도 9b에 도시된 바와 같이, 제1 및 제2 트랜지스터들(T1, T2)은 모두 N타입의 트랜지스터들일 수 있다. 도 9b에 도시된 서브 화소(SPX)는, 트랜지스터 타입 변경에 따라 일부 회로 소자의 접속 위치가 변경된 것을 제외하고, 그 구성 및 동작이 도 9a의 화소 회로(PXC)와 실질적으로 유사할 수 있다. 따라서, 도 9b의 서브 화소(SPX)에 대한 설명은 생략하기로 한다.
한편, 화소 회로(PXC)의 구조가 도 9a 및 도 9b에 도시된 실시예에 한정되지는 않는다. 즉, 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 일 예로, 화소 회로(PXC)는 도 9c에 도시된 실시예와 같이 구성될 수도 있다.
도 9c를 참조하면, 화소 회로(PXC)는 해당 수평 라인의 주사선(Si) 외에도 적어도 하나의 다른 주사선(또는, 제어선)에 더 접속될 수 있다. 일 예로, 표시 영역(DA)의 i번째 행에 배치된 서브 화소(SPX)의 화소 회로(PXC)는 i-1번째 주사선(Si-1) 및/또는 i+1번째 주사선(Si+1)에 더 접속될 수 있다. 또한, 실시예에 따라 화소 회로(PXC)는 제1 및 제2 전원들(VDD, VSS) 외에 다른 전원에 더 연결될 수 있다. 일 예로, 화소 회로(PXC)는 초기화 전원(Vint)에도 연결될 수 있다. 실시예에 따라, 화소 회로(PXC)는 제1 내지 제7 트랜지스터들(T1 내지 T7)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 발광 유닛(LSU)의 제1 전극 사이에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 유닛(LSU)으로 공급되는 구동 전류를 제어할 수 있다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 트랜지스터(T1)의 일 전극 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 해당 주사선(Si)에 접속될 수 있다. 제2 트랜지스터(T2)는 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)을 제1 트랜지스터(T1)의 일 전극에 전기적으로 연결할 수 있다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달될 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1) 사이에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 해당 주사선(Si)에 접속될 수 있다. 제3 트랜지스터(T3)는 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)를 다이오드 형태로 연결할 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 이전 주사선, 일 예로 i-1번째 주사선(Si-1)에 접속될 수 있다. 제4 트랜지스터(T4)는 i-1번째 주사선(Si-1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달할 수 있다. 여기서, 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하일 수 있다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속될 수 있다. 제5 트랜지스터(T5)는 발광 제어선(Ei)으로 게이트-오프 전압(일 예로, 하이 전압)의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 발광 유닛(LSU)의 제1 전극 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속될 수 있다. 제6 트랜지스터(T6)는 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
제7 트랜지스터(T7)는 발광 유닛(LSU)의 제1 전극과 초기화 전원(Vint)의 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 다음 단의 주사선들 중 어느 하나, 일 예로 i+1번째 주사선(Si+1)에 접속될 수 있다. 제7 트랜지스터(T7)는 i+1번째 주사선(Si+1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 유닛(LSU)의 제1 전극으로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 전원(VDD)과 제1 노드(N1)의 사이에 접속될 수 있다. 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다.
한편, 도 9c에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 예를 들어 제1 내지 제7 트랜지스터들(T1 내지 T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 일 예로, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다. 또한, 이 경우 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나를 제어하기 위한 제어 신호(일 예로, 주사 신호 및/또는 데이터 신호)의 전압 레벨은 변경될 수 있다.
또한, 본 발명에 적용될 수 있는 서브 화소(SPX)의 구조가 도 9a 내지 도 9c에 도시된 실시예들에 한정되지는 않으며, 서브 화소(SPX)는 현재 공지된 다양한 구조를 가질 수 있다. 예를 들어, 서브 화소(SPX)에 포함된 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 또한, 본 발명의 다른 실시예에서 서브 화소(SPX)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(PXC)는 생략되고, 발광 유닛(LSU)의 제1 및 제2 전극들 각각은 주사선(Si), 데이터선(Dj), 전원선 및/또는 제어선 등에 직접 접속될 수 있다.
도 10은 도 8의 표시 장치에 포함된 서브 화소의 일 예를 나타내는 평면도이다. 도 10에는 서브 화소(SPX)의 발광 소자들(LD)이 배치되는 발광 소자층을 중심으로 서브 화소(SPX)의 구조가 도시되어 있다. 서브 화소(SPX)는 기판(SUB) 상에 규정된 서브 화소 영역(SPA)에 형성될 수 있다.
도 5a 및 도 10을 참조하면, 제1 및 제2 전극들(ELT1, ELT2)의 형상 및 제1 및 제2 개구들(VO1, VO2)를 제외하고, 도 10의 서브 화소(SPX)는 도 5a의 발광 장치(EU)(또는, 화소(PXR))와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
발광 장치(EU)는 기판(SUB), 제1 전극(ELT1), 제2 전극(ETL2), 제1 절연층(INS1), 발광 소자들(LD), 제1 컨택 전극(CNE1), 및 제2 컨택 전극(CNE2)을 포함할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 단위 발광 영역 내에서 상호 이격되어 배치되며, 적어도 일 영역이 서로 마주하도록 배치될 수 있다.
제1 전극(ELT1)은 2개의 제1 서브 전극들(ELT_S1)과, 제1 서브 전극들(ELT_S1)과 제1 연결 전극(CNL1)을 포함할 수 있다. 제1 서브 전극들(ELT_S1) 각각은 제1 방향(DR1)으로 연장하고, 제2 방향(DR2)으로 연장하는 제1 연결 전극(CNL1)을 통해 상호 연결될 수 있다.
제2 전극(ELT2)은 1개의 제2 서브 전극(ELT_S2)과 제2 연결 전극(CNL2)를 포함할 수 있다. 제2 서브 전극(ELT_S2)은 제1 방향(DR1)으로 연장하고, 제2 방향(DR2)으로 연장하는 제2 연결 전극(CNL2)에 연결될 수 있다. 또한, 제2 연결 전극(CNL2)은 다른 서브 화소 영역들(예를 들어, 도 8을 참조하여 설명한 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)이 배치된 영역들)까지 연장하며, 이에 따라, 제2 서브 전극(ELT_S2)(또는, 제2 전극(ELT))은 다른 서브 화소 영역의 제2 서브 전극(또는, 제2 전극)과 연결될 수 있다.
제1 서브 전극(ELT_S1) 및 제2 서브 전극(ELT_S2)는 소정 간격을 가지고 제2 방향(DR2)을 따라 교번하여 배치될 수 있다. 앞서 설명한 바와 같이, 도 10에 도시된 제1 및 제2 전극들(ELT1, ELT2)은 예시적인 것으로, 제1 및 제2 전극들(ELT1, ELT2)의 형상 및/또는 상호 배치 관계 등은 다양하게 변경될 수 있다.
실시예에 따라, 제1 전극(ELT1)은 제1 컨택홀(CH1)을 통해 서브 화소(SPX)의 화소 회로(PXC), 일 예로 도 9a 내지 도 9c 중 어느 하나에 도시된 화소 회로(PXC)에 접속될 수 있다. 실시예에 따라, 제1 컨택홀(CH1)은 각 서브 화소(SPX)의 발광 영역의 외부에 배치될 수 있다.
실시예에 따라, 화소 회로(PXC)는 해당 서브 화소 영역(SPA)에 배치된 발광 소자들(LD)의 하부에 위치될 수 있다. 예컨대, 각각의 화소 회로(PXC)는 발광 소자들(LD) 하부의 화소 회로층(또는, 트랜지스터 등의 회로 소자를 포함하는 회로 소자층)에 형성되어 제1 컨택홀(CH1)을 통해 제1 전극(ELT1)에 연결될 수 있다.
실시예에 따라, 제2 전극(ELT2)은 전원(예를 들어, 제2 전원(VSS), 도 13a 참조)에 접속될 수 있다. 일 예로, 제2 전극(ELT2)은 제2 컨택홀(CH2) 및 이에 연결된 전원선(미도시)을 통해 제2 전원(VSS)에 접속될 수 있다. 제1 컨택홀(CH1)과 유사하게, 제2 컨택홀(CH2)은 각 서브 화소(SPX)의 발광 영역의 외부에 배치될 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 제2 전원(VSS)을 공급하기 위한 전원선의 일 영역은 발광 소자들(LD) 하부의 화소 회로층에 배치될 수 있다. 예를 들어, 전원선은 발광 소자들(LD) 하부의 화소 회로층(PCL, 도 11 참조)에 배치되어, 제2 컨택홀(CH2)을 통해 제2 전극(ELT2)에 연결될 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 전원선의 위치는 다양하게 변경될 수 있다.
실시예에 따라, 제1 서브 전극(ELT_S1) 및 제2 서브 전극(ELT_S2) 간의 이격거리(또는, 간격, 제1 전극(ELT1) 및 제2 전극(ELT2) 간의 이격 거리)는 발광 소자들(LD) 각각의 길이(L, 도 1a 참조)(또는, 발광 소자들(LD)의 평균 길이)보다 클 수 있다.
제1 절연층(INS1)은 제1 개구(VO1)(또는, 제1 슬릿, 제1 관통홀) 및 제2 개구(VO2)를 포함할 수 있다. 제1 개구(VO1) 및 제2 개구(VO2) 각각은 제1 절연층(INS1)을 관통할 수 있다. 제1 개구(VO1)는 상호 마주보는 제1 및 제2 전극들(ELT1, ELT2) 사이에서, 제2 전극(ELT2)과 마주보는 제1 전극(ELT1)의 일 부분을 부분적으로 노출시킬 수 있다. 유사하게, 제2 개구(VO2)는 상호 마주보는 제1 및 제2 전극들(ELT1, ELT2) 사이에서, 제1 전극(ELT1)과 마주보는 제2 전극(ELT2)의 일 부분을 부분적으로 노출시킬 수 있다.
제1 및 제2 개구들(VO1, VO2) 각각은 사각형의 평면 형상을 가질 수 있으나, 이에 한정되는 것은 아니다.
실시예에 따라, 제1 개구(VO1) 및 제2 개구(VO2)는 제1 및 제2 전극들(ELT1, ELT2)이 연장하는 제1 방향(DR1)과 교차하는, 또는 실질적으로 수직인, 제2 방향(DR2)으로 제1 간격(D1)만큼 이격되어 배치될 수 있다. 제1 간격(D)은 제1 및 제2 전극들(ELT1, ELT2)의 간격, 발광 소자들(LD)의 평균 길이 등에 의해 결정되며, 예를 들어, 제1 간격(D1)은 제1 및 제2 전극들(ELT1, ELT2)의 간격보다 작되, 발광 소자들(LD)의 평균 길이의 30% 이상, 또는 50% 이상일 수 있다. 이 경우, 제1 및 제2 개구들(VO1, VO2)에 의해 도 5a를 참조하여 설명한 개구(VO)에 대응하는 실장 공간(즉, 발광 소자들(LD)이 실장될 수 있는 공간)이 형성되고, 또한, 제1 및 제2 개구들(VO1, VO2) 사이에서 발광 소자들(LD)은 제1 절연층(INS1) 에 의해 지지될 수 있다.
실시예에 따라, 제1 개구(VO1)는 제1 및 제2 전극들(ELT1, ELT2) 사이에서, 제1 전극(ELT1)의 일 변을 따라, 제2 간격(D2)을 가지고 반복적으로 배치될 수 있다. 유사하게, 제2 개구(VO1)는 제1 및 제2 전극들(ELT1, ELT2) 사이에서, 제2 전극(ELT2)의 일 변을 따라, 제2 간격(D2)을 가지고 반복적으로 배치될 수 있다. 여기서, 제2 간격(D2)은 도 5a를 참조하여 설명한 제2 간격(D2)과 같고, 예를 들어, 제2 간격(D2)은 발광 소자들(LD)의 평균 직경 보다 작을 수 있을 수 있다.
일 실시예에서, 제1 및 제2 개구들(VO1, VO2) 각각의 제2 방향(DR2)으로의 길이(W1) 및 제1 간격(D1)의 합은 발광 소자들(LD)의 평균 길이보다 작을 수 있다. 이 경우, 발광 소자들(LD)이 제1 및 제2 개구들(VO1, VO2) 중에 하나에 편중되거나 치우쳐 위치하더라도, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)이 제1 및 제2 개구들(VO1, VO2)에 위치함으로써, 제1 및 제2 컨택 전극들(CNE1, CNE2)과 용이하게 연결되며, 발광 소자들(LD)의 제1 및 제2 전극들(ELT1, ELT2)에 대한 접촉 불량이 방지될 수 있다.
제1 및 제2 개구들(VO1, VO2) 각각의 단축 방향으로의 제2 길이(W2)는, 도 5a를 참조하여 설명한 바와 같이, 발광 소자들(LD)의 평균 직경보다 10% 내지 100% 만큼 클 수 있다.
제1 및 제2 컨택 전극들(CNE1, CNE2)은, 제1 및 제2 전극들(ELT1, ELT2)과, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 상에 배치될 수 있다. 일 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 도 17a에 도시된 바와 같이 서로 동일한 층에 배치될 수 있다. 이 경우, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 동일 공정에서, 동일한 도전 물질을 이용하여 형성될 수 있으나, 이에 한정되지는 않는다.
제1 및 제2 컨택 전극들(CNE1, CNE2)은 도 6a를 참조하여 설명한 제1 및 제2 컨택 전극들(CNE1, CNE2)과 각각 실질적으로 동일하거나 유사할 수 있다.
도 10을 참조하여 설명한 바와 같이, 제1 절연층(INS1)은 한 쌍의 제1 및 제2 전극들(ELT1, ELT2) 사이에서, 제1 및 제2 전극들(ELT1, ELT2)의 일 부분을 노출시키는 복수의 개구들(VO1, VO2)을 포함할 수 있다. 따라서, 제1 및 제2 전극들(ELT1, ELT2) 사이의 간격이 발광 소자들(LD)의 평균 길이 보다 길더라도, 발광 소자들(LD)은 제1 절연층(INS1)에 지지되어 제1 및 제2 전극들(ELT1, ELT2)보다 상부 층에 위치하고, 이에 따라, 제1 및 제2 전극들(ELT1, ELT2)을 통한 발광 소자들(LD)의 광이 제1 및 제2 전극들(ELT1, ELT2)에 의해 반사되어 전면으로 방출될 수 있다. 또한, 제1 및 제2 개구들(VO1, VO2)에 의해 발광 소자들(LD)이 실장될 수 있는 공간이 형성되므로, 발광 소자들(LD)이 균일하게 분포될 수 있다.
도 11은 도 10의 IV-IV'선을 따라 자른 서브 화소의 일 예를 나타내는 단면도이다. 도 11에는 표시 패널(PNL)에 구성된 어느 하나의 서브 화소 영역(SPA)을 도시되어 있다. 도 8을 참조하여 설명한 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)은 실질적으로 동일 또는 유사한 단면 구조를 가질 수 있다. 따라서, 설명의 편의상, 도 11에서는 도 10의 IV-IV'선에 대응되는 서브 화소 영역(SPA)의 단면을 통해, 서브 화소들(SPX1, SPX2, SPX3)의 구조를 포괄적으로 설명하기로 한다.
도 10 및 도 11을 참조하면, 기판(SUB) 상의 서브 화소 영역(SPA)에는 화소 회로층(PCL) 및 발광 소자층(LDL)이 순차적으로 배치될 수 있다. 실시예에 따라, 화소 회로층(PCL) 및 발광 소자층(LDL)은 표시 패널(PNL)의 표시 영역(DA)에 전면적으로 형성될 수 있다.
실시예에 따라, 화소 회로층(PCL)은 표시 영역(DA)에 배치되는 복수의 회로 소자들을 포함할 수 있다. 예를 들어, 화소 회로층(PCL)은 서브 화소 영역(SPA)에 형성되어 서브 화소(SPX)의 화소 회로(PXC)를 구성하는 복수의 회로 소자들을 포함할 수 있다. 일 예로, 화소 회로층(PCL)은 서브 화소 영역(SPA)에 배치된 복수의 트랜지스터들, 일 예로 도 9a 및 도 9b의 제1 트랜지스터(T1)를 포함할 수 있다. 또한, 도 11에 도시되지 않았으나 화소 회로층(PCL)은, 서브 화소 영역(SPA)에 배치된 스토리지 커패시터(Cst)와, 화소 회로(PXC)에 연결되는 각종 신호선들(일 예로, 도 9a 및 도 9b의 주사선(Si) 및 데이터선(Dj))과, 화소 회로(PXC) 및/또는 발광 소자들(LD)에 연결되는 각종 전원선들(일 예로, 제1 전원(VDD) 및 제2 전원(VSS)을 각각 전달하는 제1 전원선(미도시) 및 제2 전원선)을 포함할 수 있다.
실시예에 따라, 화소 회로(PXC)에 구비된 복수의 트랜지스터들, 일 예로, 제1 트랜지스터들(T1)와 실질적으로 동일 또는 유사한 단면 구조를 가질 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 다른 실시예에서는 상기 복수의 트랜지스터들 중 적어도 일부가 서로 다른 타입 및/또는 구조를 가질 수도 있다.
또한, 화소 회로층(PCL)은 복수의 절연막들을 포함한다. 일 예로, 화소 회로층(PCL)은 기판(SUB)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연막(GI), 층간 절연막(ILD) 및 패시베이션막(PSV)을 포함할 수 있다.
실시예에 따라, 버퍼층(BFL)은 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 한편, 실시예에 따라서는 버퍼층(BFL)이 생략될 수도 있다.
실시예에 따라, 제1 트랜지스터(T1)는, 반도체층(SCL), 게이트 전극(GE), 제1 트랜지스터 전극(ET1) 및 제2 트랜지스터 전극(ET2)을 포함할 수 있다. 한편, 실시예에 따라 도 11에서는 제1 트랜지스터(T1)가, 반도체층(SCL)과 별개로 형성된 제1 트랜지스터 전극(ET1) 및 제2 트랜지스터 전극(ET2)을 구비하는 것으로 도시되어 있으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 각각의 서브 화소 영역(SPA)에 배치되는 적어도 하나의 트랜지스터에 구비되는 제1 및/또는 제2 트랜지스터 전극들(ET1, ET2)이 각각의 반도체층(SCL)과 통합되어 구성될 수도 있다.
반도체층(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 일 예로, 반도체층(SCL)은 버퍼층(BFL)이 형성된 기판(SUB)과 게이트 절연막(GI)의 사이에 배치될 수 있다. 반도체층(SCL)은 제1 트랜지스터 전극(ET1)에 접촉되는 제1 영역과, 제2 트랜지스터 전극(ET2)에 접촉되는 제2 영역과, 제1 및 제2 영역들의 사이에 위치된 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 반도체층(SCL)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 반도체층(SCL)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연막(GI)을 사이에 개재하고 반도체층(SCL) 상에 배치될 수 있다. 일 예로, 게이트 전극(GE)은 게이트 절연막(GI) 및 층간 절연막(ILD)의 사이에, 반도체층(SCL)의 적어도 일 영역과 중첩하여 배치될 수 있다.
제1 및 제2 트랜지스터 전극들(ET1, ET2)은, 적어도 하나의 층간 절연막(ILD)을 사이에 개재하고, 반도체층(SCL) 및 게이트 전극(GE) 상에 배치될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 층간 절연막(ILD)과 패시베이션막(PSV)의 사이에 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 반도체층(SCL)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2) 각각은 게이트 절연막(GI) 및 층간 절연막(ILD)을 관통하는 컨택홀을 통해 각각 반도체층(SCL)의 제1 영역 및 제2 영역에 연결될 수 있다.
한편, 실시예에 따라, 화소 회로(PXC)에 구비된 적어도 하나의 트랜지스터(일 예로, 도 9a 및 도 9b에 도시된 제1 트랜지스터(T1))의 제1 및 제2 트랜지스터 전극들(ET1, ET2) 중 어느 하나는 패시베이션막(PSV)을 관통하는 제1 컨택홀(CH1)을 통해, 패시베이션막(PSV)의 상부에 배치된 발광 유닛(LSU)의 제1 전극(ELT1)에 전기적으로 연결될 수 있다.
실시예에 따라, 서브 화소(SPX)에 연결되는 적어도 하나의 신호선 및/또는 전원선은 화소 회로(PXC)를 구성하는 회로 소자들의 일 전극과 동일한 층 상에 배치될 수 있다. 일 예로, 제2 전원(VSS)을 공급하기 위한 전원선(PL)은 제1 트랜지스터들(T1)의 게이트 전극(GE)과 동일한 층 상에 배치되어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)과 동일한 층 상에 배치된 브리지 패턴(BRP), 및 패시베이션막(PSV)을 관통하는 적어도 하나의 제2 컨택홀(CH2)을 통해, 패시베이션막(PSV)의 상부에 배치된 발광 유닛(LSU)의 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 다만, 제2 전원선(PL) 등의 구조 및/또는 위치는 다양하게 변경될 수 있다.
발광 소자층(LDL)은 화소 회로층(PCL) 상에 순차적으로 배치 및/또는 형성된 제1 및 제2 전극들(ELT1, ELT2), 제1 절연층(INS1), 발광 소자들(LD), 제2 절연층(INS2) 및 제1 및 제2 컨택 전극들(CNE1, CNE2)을 포함할 수 있다.
제1 및 제2 전극들(ELT1, ELT2)은 화소 회로층(PCL) 상에서 상호 이격되어 배치될 수 있다. 제1 및 제2 전극들(ELT1, ELT2)은 도 4 내지 도 5b를 참조하여 설명한 제1 및 제2 전극들(ELT1, ELT2)과 각각 실질적으로 동일하거나 유사할 수 있다.
제1 절연층(INS1)은 제1 및 제2 전극들(ELT1, ELT2) 상에 배치되고, 제1 및 제2 개구들(VO1, VO2)를 포함할 수 있다.
도 10을 참조하여 설명한 바와 같이, 제1 개구(VO1)는 제1 전극(ELT1)의 일 부분 및 화소 회로층(PCL)을 부분적으로 노출시키고, 유사하게, 제2 개구(VO2)는 제2 전극(ELT2)의 일 부분 및 화소 회로층(PCL)을 부분적으로 노출시킬 수 있다.
도 11에 도시된 바와 같이, 제1 절연층(INS1)에 제1 개구(VO1) 및 제2 개구(VO2)가 형성됨에 따라, 발광 소자들(LD)이 실장되는 공간(즉, 제1 및 제2 전극들(ELT1, ELT2) 사이에서 하부 방향으로 함몰된 부분)이 형성될 수 있다. 또한, 제1 및 제2 개구들(OV1, OV2) 사이의 제1 절연층(INS1)의 일부분은 화소 회로층(PCL) 상에 직접적으로 배치되고, 발광 소자들(LD)을 지지할 수 있다.
제2 절연층(INS2)은, 발광 소자들(LD), 특히, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 정렬된 발광 소자들(LD)의 상부에 배치되며, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 예를 들어, 제2 절연층(INS2)은 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)은 커버하지 않고, 발광 소자들(LD)의 일 영역 상부에만 부분적으로 배치될 수 있다. 제2 절연층(INS2)은 각각의 서브 화소 영역들 상에 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다. 또한, 도 11에 도시된 바와 같이, 제1 및 제2 전극들(ELT1, ELT2)와 동일한 층에서 제1 및 제2 개구들(VO1, VO2)에 의해 빈 공간은, 제2 절연층(INS2)에 의해 채워질 수 있다. 이에 따라, 발광 소자들(LD)은 보다 안정적으로 지지 및 고정될 수 있다.
제1 및 제2 컨택 전극들(CNE1, CNE2)은, 제1 및 제2 전극들(ELT1, ELT2)과, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 상에 배치될 수 있다. 일 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 도 11에 도시된 바와 같이 서로 동일한 층에 배치될 수 있다. 이 경우, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 동일 공정에서, 동일한 도전 물질을 이용하여 형성될 수 있으나, 이에 한정되지는 않는다.
제1 및 제2 컨택 전극들(CNE1, CNE2)은, 발광 소자들(LD)의 제1 및 제2 단부들을 제1 및 제2 전극들(ELT1, ELT2)에 각각 전기적으로 연결할 수 있다. 예를 들어, 제1 컨택 전극(CNE1)은 발광 소자들(LD)의 제1 단부들 및 제1 전극(ELT1)의 일부분을 커버하고, 또한, 제1 개구(VO1) 내에 채워져, 발광 소자들(LD)의 제1 단부들을 제1 전극(ELT1)에 연결할 수 있다. 유사하게, 제2 컨택 전극(CNE2)은 발광 소자들(LD)의 제2 단부들 및 제2 전극(ELT2)의 일부분을 커버하고, 또한, 제2 개구(VO2) 내에 채워져, 발광 소자들(LD)의 제2 단부들을 제2 전극(ELT2)에 연결할 수 있다. 따라서, 발광 소자들(LD)의 제1 및 제2 전극들(ELT1, ELT2)에 대한 접촉 불량이 방지되거나 감소될 수 있다.
제1 및 제2 컨택 전극들(CNE1, CNE2) 상부에는 도시되지 않은 적어도 한 층의 오버코트층이 더 배치될 수도 있다.
도 12는 도 8의 표시 장치에 포함된 서브 화소의 다른 일 예를 나타내는 평면도이다. 도 10에는 서브 화소(SPX)의 발광 소자들(LD)이 배치되는 발광 소자층을 중심으로 서브 화소(SPX)의 구조가 도시되어 있다.
도 10 및 도 12를 참조하면, 격벽들(PW1, PW2)를 제외하고, 도 10의 서브 화소(SPX)는 도 10의 화소(SPX)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제1 격벽(PW1)은 제1 전극(ELT1)의 일 영역과 중첩하여 제1 전극(ELT1)의 하부에 배치되고, 제2 격벽(PW2)은 제2 전극(ELT2)의 일 영역과 중첩하여 제2 전극(ELT2)의 하부에 배치될 수 있다. 제1 및 제2 격벽들(PW1, PW2)은 서브 화소 영역(SPA)에서 서로 이격되어 배치되며, 제1 및 제2 전극들(ELT1, ELT2)의 일 영역을 상부 방향으로 돌출시킬 수 있다. 예를 들어, 제1 전극(ELT1)은 제1 격벽(PW1) 상에 배치되어 제1 격벽(PW1)에 의해 기판(SUB)의 높이 방향(또는, 두께 방향)으로 돌출되고, 제2 전극(ELT2)은 제2 격벽(PW2) 상에 배치되어 제2 격벽(PW2)에 의해 기판(SUB)의 높이 방향으로 돌출될 수 있다.
실시예들에서, 제1 절연층(INS1)의 제1 및 제2 개구들(VO1, VO2)은 제1 및 제2 격벽들(PW1, PW2)과 중첩하지 않을 수 있다. 즉, 평면도 상, 제1 절연층(INS1)의 제1 및 제2 개구들(VO1, VO2)은 제1 및 제2 격벽들(PW1, PW2) 사이에 형성될 수 있다. 이 경우, 제1 및 제2 개구들(VO1, VO2)에 의해 형성된 실장 공간(즉, 발광 소자들(LD)이 실장되는 공간)은 제1 및 제2 격벽들(PW1, PW2)에 의해 변형되지 않고, 발광 소자들(LD)이 용이하게 형성될 수 있다.
일 실시예에서, 제1 절연층(INS1)의 제1 및 제2 개구들(VO1, VO2)은 제1 및 제2 격벽들(PW1, PW2)과 인접할 수 있다. 예를 들어, 제1 개구(VO1)의 일측은 제1 격벽(PW1)과 인접하거나 접하고, 제2 개구(VO2)의 일측은 제2 격벽(PW2)과 인접하거나 접할 수 있다. 이 경우, 발광 소자들(LD)이 실장되는 공간은 제1 및 제2 개구들(VO1, VO2) 및 제1 및 제2 격벽들(PW1, PW2)에 의해 정의되며, 제1 및 제2 격벽들(PW1, PW2)의 경사면에 의해 발광 소자들(LD)은 제1 및 제2 격벽들(PW1, PW2) 상에 배치되지 않고, 실장 공간에 보다 용이하게 배치될 수 있다.
도 13a 및 도 13b는 도 10의 V-V'선을 따라 자른 서브 화소의 다른 예를 나타내는 단면도들이다. 도 13a 및 도 13b에는 도 11에 대응하는 서브 화소의 단면이 도시되어 있다.
도 11, 도 12, 도 13a 및 도 13b를 참조하면, 기판(SUB) 상의 서브 화소 영역(SPA)에는 화소 회로층(PCL) 및 발광 소자층(LDL)이 순차적으로 배치될 수 있다. 실시예에 따라, 화소 회로층(PCL) 및 발광 소자층(LDL)은 표시 패널(PNL)의 표시 영역(DA)에 전면적으로 형성될 수 있다.
도 13a 및 도 13b에 도시된 화소 회로층(PCL)은 도 11을 참조하여 설명한 화소 회로층(PCL)과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
발광 소자층(LDL)은 화소 회로층(PCL) 상에 순차적으로 배치 및/또는 형성된 제1 및 제2 격벽들(PW1, PW2), 제1 및 제2 전극들(ELT1, ELT2), 제1 절연층(INS1), 발광 소자들(LD), 제2 절연층(INS2), 제1 및 제2 컨택 전극들(CNE1, CNE2), 및 제3 절연층(INS3)을 포함할 수 있다.
제1 및 제2 격벽들(PW1, PW2)은 화소 회로층(PCL) 상에 배치될 수 있다. 제1 및 제2 격벽들(PW1, PW2)은 발광 영역에 서로 이격되어 배치될 수 있다. 제1 및 제2 격벽들(PW1, PW2)은 화소 회로층(PCL) 상에서 높이 방향으로 돌출될 수 있다. 실시예에 따라, 제1 및 제2 격벽들(PW1, PW2)은 실질적으로 서로 동일한 높이를 가질 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 제1 격벽(PW1)은, 화소 회로층(PCL)과 제1 전극(ELT1)의 사이에 배치될 수 있다. 제1 격벽(PW1)은, 발광 소자들(LD)의 제1 단부들(EP1)에 인접하도록 배치될 수 있다. 일 예로, 제1 격벽(PW1)의 일 측면은, 발광 소자들(LD)의 제1 단부들(EP1)과 인접한 거리에 위치되어, 제1 단부들(EP1)과 마주하도록 배치될 수 있다.
실시예에 따라, 제2 격벽(PW2)은, 화소 회로층(PCL)과 제2 전극(ELT2)의 사이에 배치될 수 있다. 제2 격벽(PW2)은, 발광 소자들(LD)의 제2 단부들(EP2)에 인접하도록 배치될 수 있다. 일 예로, 제2 격벽(PW2)의 일 측면은, 발광 소자들(LD)의 제2 단부들(EP2)과 인접한 거리에 위치되어, 제2 단부들(EP2)과 마주하도록 배치될 수 있다.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2)은 다양한 형상을 가질 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은 도 13a에 도시된 바와 같이 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면 형상을 가질 수 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW2) 각각은 적어도 일 측면에서 경사면을 가질 수 있다. 다른 예로, 도 13b에 도시된 바와 같이 제1 및 제2 격벽들(PW1, PW2)은 상부로 갈수록 폭이 좁아지는 반원 또는 반타원의 단면 형상을 가질 수 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW2) 각각은 적어도 일 측면에서 곡면을 가질 수 있다.
즉, 제1 및 제2 격벽들(PW1, PW2)의 형상이 특별히 한정되지 않으며, 이는 다양하게 변경될 수 있다. 또한, 실시예에 따라서는 제1 및 제2 격벽들(PW1, PW2) 중 적어도 하나가 생략되거나, 그 위치가 변경될 수도 있다.
제1 및 제2 격벽들(PW1, PW2)은 무기 재료 및/또는 유기 재료를 포함하는 절연 물질을 포함할 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은 SiNx 또는 SiOx 등을 비롯하여 현재 공지된 다양한 무기 절연 물질을 포함하는 적어도 한 층의 무기막을 포함할 수 있다. 또는, 제1 및 제2 격벽들(PW1, PW2)은 현재 공지된 다양한 유기 절연 물질을 포함하는 적어도 한 층의 유기막 및/또는 포토레지스트막 등을 포함하거나, 유/무기 물질을 복합적으로 포함하는 단일층 또는 다중층의 절연체로 구성될 수도 있다. 즉, 제1 및 제2 격벽들(PW1, PW2)의 구성 물질은 다양하게 변경될 수 있다.
일 실시예에서, 제1 및 제2 격벽들(PW1, PW2)은 반사 부재로 기능할 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은 그 상부에 제공된 제1 및 제2 전극들(ELT1, ELT2)과 함께 각각의 발광 소자(LD)에서 출사되는 광을 원하는 방향으로 유도하여 화소(PXL)의 광 효율을 향상시키는 반사 부재로 기능할 수 있다.
제1 및 제2 격벽들(PW1, PW2)의 상부에는 제1 및 제2 전극들(ELT1, ELT2)이 각각 배치될 수 있다. 제1 및 제2 전극들(ELT1, ELT2)은 서브 화소 영역(SPA)에서 서로 이격되어 배치될 수 있다.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2)의 상부에 각각 배치되는 제1 및 제2 전극들(ELT1, ELT2) 등은 제1 및 제2 격벽들(PW1, PW2) 각각의 형상에 상응하는 형상을 가질 수 있다. 예를 들어, 제1 및 제2 전극들(ELT1, ELT2)은, 제1 및 제2 격벽들(PW1, PW2)에 대응하는 경사면 또는 곡면을 각각 가지면서, 발광 소자층(PCL)의 높이 방향(또는, 두께 방향)으로 돌출될 수 있다.
제1 및 제2 전극들(ELT1, ELT2)은 도 4 내지 도 5b를 참조하여 설명한 제1 및 제2 전극들(ELT1, ELT2)과 각각 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
제1 및 제2 전극들(ELT1, ELT2)의 일 영역 상에는 제1 절연층(INS1)이 배치될 수 있다. 예를 들어, 제1 절연층(INS1)은, 제1 및 제2 전극들(ELT1, ELT2)의 일 영역을 커버하도록 형성되며, 제1 및 제2 전극들(ELT1, ELT2)의 다른 일 영역을 노출하는 개구부를 포함할 수 있다.
제1 절연층(INS1)은 제1 및 제2 전극들(ELT1, ELT2) 상에 배치되고, 제1 및 제2 개구들(VO1, VO2)를 포함할 수 있다.
도 11을 참조하여 설명한 바와 같이, 제1 개구(VO1)는 제1 전극(ELT1)의 일 부분 및 화소 회로층(PCL)을 부분적으로 노출시키고, 유사하게, 제2 개구(VO2)는 제2 전극(ELT2)의 일 부분 및 화소 회로층(PCL)을 부분적으로 노출시킬 수 있다.
또한, 제1 및 제2 개구들(VO1, VO2)은 제1 및 제2 격벽들(PW1, PW2)과 중첩하지 않을 수 있다. 제1 및 제2 격벽들(PW1, PW2)의 경사면을 따라 발광 소자들(LD)은 실장 공간(즉, 제1 및 제2 개구들(VO1, VO2)에 의해 형성되고 발광 소자들(LD)이 실장되는 공간)으로 유도될 수 있다. 따라서, 제1 및 제2 전극들(ELT1, ELT2) 사이에 배치되어 유효하게 발광하는 발광 소자들(LD)의 개수가 보다 증가할 수 있다.
제1 및 제2 개구들(VO1, VO2) 사이의 제1 절연층(INS1)의 일부분은 화소 회로층(PCL) 상에 직접적으로 배치되고, 발광 소자들(LD)을 지지할 수 있다.
제2 절연층(INS2)은, 발광 소자들(LD)의 상부에 배치되며, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 제2 절연층(INS2)은 도 11을 참조하여 설명한 제2 절연층(INS2)과 실질적으로 동일할 수 있다.
제1 및 제2 컨택 전극들(CNE1, CNE2)은, 제1 및 제2 전극들(ELT1, ELT2)과, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2) 상에 배치될 수 있다.
제1 및 제2 컨택 전극들(CNE1, CNE2)은, 발광 소자들(LD)의 제1 및 제2 단부들을 제1 및 제2 전극들(ELT1, ELT2)에 각각 전기적으로 연결할 수 있다. 제1 컨택 전극(CNE1)은 발광 소자들(LD)의 제1 단부들 및 제1 전극(ELT1)의 일부분을 커버하고, 또한, 제1 개구(VO1) 내에 채워져, 발광 소자들(LD)의 제1 단부들을 제1 전극(ELT1)에 연결할 수 있다. 유사하게, 제2 컨택 전극(CNE2)은 발광 소자들(LD)의 제2 단부들 및 제2 전극(ELT2)의 일부분을 커버하고, 또한, 제2 개구(VO2) 내에 채워져, 발광 소자들(LD)의 제2 단부들을 제2 전극(ELT2)에 연결할 수 있다.
실시예에 따라, 제1 절연층(INS1)은, 제1 및 제2 격벽들(PW1, PW2)와 중첩하는 영역 내에서, 제1 및 제2 전극들(ELT1, ELT2)의 일 영역을 노출시키는 제3 개구(VO3)를 더 포함하고, 제1 및 제2 컨택 전극들(CNE1, CNE2)는 제3 개구(VO3)를 통해 제1 및 제2 전극들(ELT1, ELT2)과 접촉할 수 있다.
도 13a에 도시된 바와 같이, 제1 격벽(PW1)의 상부 평탄면 상의 제1 전극(ELT1)은 제3 개구(VO3)에 의해 노출되고, 제1 컨택 전극(CNE1)은 제3 개구(VO3)를 통해 제1 전극(ELT1)과 직접적으로 접촉할 수 있다. 따라서, 발광 소자들(LD)의 일단 및 제1 전극(ELT1) 간의 전기적인 연결이 보다 견고해 질 수 있다. 유사하게, 제2 격벽(PW2)의 상부 평탄면 상의 제2 전극(ELT2)은 제3 개구(VO3)에 의해 노출되고, 제2 컨택 전극(CNE2)은 제3 개구(VO3)를 통해 제2 전극(ELT2)과 직접적으로 접촉할 수 있다.
한편, 제1 및 제2 개구들(VO1, VO2)는 발광 소자들(LD)이 공급되기 이전에 제1 절연층(INS1)에 형성되고, 제3 개구(VO3)는 발광 소자들(LD)이 공급되기 이전 또는 이후에 제1 절연층(INS1)에 형성될 수 있다. 제3 개구(VO3)가 발광 소자들(LD)이 공급되기 이전에 형성되는 경우, 제3 개구(VO3)의 크기(예를 들어, 장축의 길이)는 발광 소자들(LD)의 평균 길이의 절반 보다 작을 수 있다. 이 경우, 발광 소자들(LD)이 제3 개구(VO3)에 배치되는 것이 방지될 수 있다.
한편, 본 발명의 일 실시예에서, 각각의 서브 화소(SPX)는 각각의 발광 장치를 구성할 수 있다. 일 예로, 적색 서브 화소에 대응하는 제1 서브 화소(SPX1)는 적색 발광 장치를, 녹색 서브 화소에 대응하는 제2 서브 화소(SPX2)는 녹색 발광 장치를, 청색 서브 화소에 대응하는 제3 서브 화소(SPX3)는 청색 발광 장치를 구성할 수 있다. 그리고, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)을 포함하는 풀-컬러의 화소(PXL)는, 풀-컬러의 발광 장치를 구성할 수 있다. 즉, 본 발명의 실시예가 반드시 표시 장치에만 국한되지는 않으며, 이는 광원을 필요로 하는 다른 종류의 장치에도 폭 넓게 적용될 수 있을 것이다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
CNL1: 제1 연결 전극 CNL2: 제2 연결 전극
ELT1: 제1 전극 ELT2: 제2 전극
EMA: 발광 영역 INS1: 제1 절연층
LD: 발광 소자들 LDL: 발광 소자층
LSU: 발광 유닛 PCL: 화소 회로층
PXA: 화소 영역 PXC: 화소 회로
PXL: 화소 PW1: 제1 격벽
PW2: 제2 격벽 SUB: 기판
VOA: 개구

Claims (20)

  1. 기판;
    상기 기판 상에 상호 이격되어 배치되는 제1 전극 및 제2 전극;
    상기 기판 및 상기 제1 및 제2 전극들 상에 배치되고, 상기 제1 및 제2 전극들 사이에서 상기 제1 및 제2 전극들의 상호 마주보는 부분들을 부분적으로 노출시키는 개구를 포함하는 제1 절연층; 및
    상기 개구에 배치되는 적어도 하나의 발광 소자를 포함하고,
    상기 적어도 하나의 발광 소자의 제1 단부는 상기 개구에 의해 노출된 상기 제1 전극의 제1 부분에 연결되고,
    상기 적어도 하나의 발광 소자의 제2 단부는 상기 개구에 의해 노출된 상기 제2 전극의 제2 부분에 연결되는,
    발광 장치.
  2. 제1 항에 있어서, 상기 발광소자들은 나노 스케일 내지 마이크로 스케일의 크기를 가진 막대형 발광 다이오드인,
    발광 장치.
  3. 제2 항에 있어서, 상기 개구들 각각은 나노 스케일 내지 마이크로 스케일의 크기를 가진 막대형의 슬릿인,
    발광 장치.
  4. 제3 항에 있어서, 상기 개구의 장축 방향으로의 제1 길이는 상기 발광 소자의 장축 방향으로의 평균 길이보다 5 내지 30% 만큼 큰,
    발광 장치.
  5. 제4 항에 있어서, 상기 개구의 단축 방향으로의 제2 길이는 상기 발광 소자의 평균 직경보다 10% 내지 100% 만큼 큰,
    발광 장치.
  6. 제3 항에 있어서, 상기 개구는 복수 개가 구비되고,
    상기 제1 및 제2 전극들 각각은 제1 방향으로 연장하며,
    상기 개구는 상기 제1 및 제2 전극들 사이에서 상기 제1 방향으로 상호 이격되어 반복적으로 배치되는,
    발광 장치.
  7. 제3 항에 있어서,
    상기 적어도 하나의 발광 소자의 상기 제1 단부 및 상기 제1 전극과 중첩하며 상기 제1 단부를 상기 제1 전극에 연결하는 제1 컨택 전극; 및
    상기 적어도 하나의 발광 소자의 상기 제2 단부 및 상기 제2 전극과 중첩하며 상기 제2 단부를 상기 제2 전극에 연결하는 제2 컨택 전극을 더 포함하는,
    발광 장치.
  8. 제7 항에 있어서, 상기 제1 전극 및 상기 제2 전극은 동일한 층에 배치되고,
    상기 제1 컨택 전극 및 상기 제2 컨택 전극은 동일한 층에 배치되는,
    발광 장치.
  9. 제3 항에 있어서, 상기 개구에서 상기 제1 전극 및 상기 제2 전극들 사이의 간격은 상기 적어도 하나의 발광 소자의 장축 방향으로의 평균 길이보다 작고,
    상기 적어도 하나의 발광 소자의 제1 단부는 상기 제1 전극과 중첩하며,
    상기 적어도 하나의 발광 소자의 제2 단부는 상기 제2 전극과 중첩하는,
    발광 장치.
  10. 제3 항에 있어서, 상기 제1 및 제2 전극들 각각은 제1 방향으로 연장하고,
    상기 개구의 제1 방향으로의 길이는 상기 발광 소자의 평균 길이보다 작은,
    발광 장치.
  11. 제3 항에 있어서, 상기 제1 및 제2 전극들 각각은 제1 방향으로 연장하고,
    상기 개구는 상기 제1 방향에 실질적으로 수직하는 제2 방향으로 연장하며,
    상기 개구는 상기 제1 및 제2 전극들을 가로지르는,
    발광 장치.
  12. 기판;
    상기 기판 상에 상호 이격되어 배치되는 제1 전극 및 제2 전극;
    상기 기판 및 상기 제1 및 제2 전극들 상에 배치되고, 상기 제1 전극의 일 측변을 부분적으로 노출시키는 제1 개구 및 상기 제1 전극의 일 측변에 마주하는 제2 전극의 일 측변을 부분적으로 노출시키는 제2 개구를 포함하는 제1 절연층; 및
    상기 제1 및 제2 전극들 사이에서, 상기 제1 개구 및 상기 제2 개구와 중첩하여 배치되는 적어도 하나의 발광 소자를 포함하고,
    상기 적어도 하나의 발광 소자의 제1 단부는 상기 제1 개구에 의해 노출된 상기 제1 전극의 제1 부분에 연결되고,
    상기 적어도 하나의 발광 소자의 제2 단부는 상기 제2 개구에 의해 노출된 상기 제2 전극의 제2 부분에 연결되는,
    표시 장치.
  13. 제12 항에 있어서, 상기 발광소자들은 나노 스케일 내지 마이크로 스케일의 크기를 가진 막대형 발광 다이오드인,
    표시 장치.
  14. 제13 항에 있어서, 상기 개구들 각각은 나노 스케일 내지 마이크로 스케일의 크기를 가진 슬릿인,
    표시 장치.
  15. 제14 항에 있어서, 상기 제1 및 제2 개구들에서 상기 제1 전극 및 상기 제2 전극들 사이의 간격은 상기 적어도 하나의 발광 소자의 장축 방향으로의 평균 길이보다 크고,
    상기 제1 전극 및 상기 제2 전극 사이에서 상기 발광 소자는 상기 제1 절연층 상에 배치되는,
    표시 장치.
  16. 제15 항에 있어서, 상기 적어도 하나의 발광 소자는 상기 제1 개구 및 상기 제2 개구에 의해 형성된 공간에 배치되는,
    표시 장치.
  17. 제14 항에 있어서, 상기 제1 및 제2 전극들 각각은 제1 방향으로 연장하고,
    상기 제1 및 제2 개구들 각각의 상기 제1 방향으로의 제1 길이는 상기 발광 소자의 평균 직경보다 10% 내지 100% 만큼 큰,
    표시 장치.
  18. 제17 항에 있어서, 상기 제1 및 제2 개구들 각각의 제2 방향으로의 제2 길이는 상기 발광 소자의 장축 방향으로의 평균 길이보다 작고,
    상기 제2 방향은 상기 제1 방향에 실질적으로 수직하는,
    표시 장치.
  19. 제14 항에 있어서,
    상기 적어도 하나의 발광 소자의 상기 제1 단부 및 상기 제1 전극과 중첩하며 상기 제1 개구를 통해 상기 제1 단부를 상기 제1 전극에 연결하는 제1 컨택 전극; 및
    상기 적어도 하나의 발광 소자의 상기 제2 단부 및 상기 제2 전극과 중첩하며 상기 제2 개구를 통해 상기 제2 단부를 상기 제2 전극에 연결하는 제2 컨택 전극을 더 포함하는,
    표시 장치.
  20. 제12 항에 있어서,
    상기 기판 및 상기 제1 전극 사이에 배치되는 제1 격벽; 및 상기 기판 및 상기 제2 전극 사이에 배치되는 제2 격벽을 더 포함하는,
    표시 장치.
KR1020190005454A 2019-01-15 2019-01-15 발광 장치, 이를 포함하는 표시 장치 KR20200088961A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190005454A KR20200088961A (ko) 2019-01-15 2019-01-15 발광 장치, 이를 포함하는 표시 장치
EP19910392.0A EP3913676A4 (en) 2019-01-15 2019-07-15 LIGHT EMITTING DEVICE AND DISPLAY DEVICE THEREOF
US17/423,089 US12087884B2 (en) 2019-01-15 2019-07-15 Light-emitting device and display device comprising uniformly distributed light emitting elements
CN201980089112.XA CN113316849A (zh) 2019-01-15 2019-07-15 发光设备及包括其的显示设备
PCT/KR2019/008733 WO2020149476A1 (ko) 2019-01-15 2019-07-15 발광 장치, 이를 포함하는 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190005454A KR20200088961A (ko) 2019-01-15 2019-01-15 발광 장치, 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20200088961A true KR20200088961A (ko) 2020-07-24

Family

ID=71613377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190005454A KR20200088961A (ko) 2019-01-15 2019-01-15 발광 장치, 이를 포함하는 표시 장치

Country Status (5)

Country Link
US (1) US12087884B2 (ko)
EP (1) EP3913676A4 (ko)
KR (1) KR20200088961A (ko)
CN (1) CN113316849A (ko)
WO (1) WO2020149476A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022086018A1 (ko) * 2020-10-22 2022-04-28 삼성디스플레이 주식회사 표시 장치
WO2022245147A1 (ko) * 2021-05-21 2022-11-24 한양대학교 에리카산학협력단 정전기적 척력을 이용한 마이크로 led 정렬 방법 및 이를 이용한 마이크로 led 디스플레이 제조 방법
WO2023282365A1 (ko) * 2021-07-05 2023-01-12 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
US11967607B2 (en) 2019-01-15 2024-04-23 Samsung Display Co., Ltd. Light-emitting device and display device comprising same
US11978835B2 (en) 2020-12-18 2024-05-07 Samsung Display Co., Ltd. Display device
US11990568B2 (en) 2019-01-15 2024-05-21 Samsung Display Co., Ltd. Light emitting device, display device comprising same, and method for manufacturing display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026709A (ko) * 2019-08-21 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127195B2 (ja) 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
EP1049167A3 (en) * 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100845856B1 (ko) 2006-12-21 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR101273083B1 (ko) * 2007-06-21 2013-06-10 엘지이노텍 주식회사 발광장치
KR100955319B1 (ko) 2008-05-23 2010-04-29 고려대학교 산학협력단 발광다이오드 제조방법 및 이에 의해 제조되는발광다이오드
KR100999798B1 (ko) * 2010-02-11 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2012004535A (ja) 2010-05-17 2012-01-05 Sharp Corp 発光装置の製造方法
US9329433B2 (en) * 2010-03-12 2016-05-03 Sharp Kabushiki Kaisha Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
TWI523269B (zh) * 2012-03-30 2016-02-21 晶元光電股份有限公司 發光元件
US9773761B2 (en) * 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
KR101814104B1 (ko) * 2016-01-14 2018-01-04 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR101814283B1 (ko) * 2016-06-01 2018-01-30 고려대학교 산학협력단 복수 n 콘택 구조가 구비된 발광 다이오드 소자
KR102608419B1 (ko) 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102574603B1 (ko) 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102592276B1 (ko) 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102621662B1 (ko) 2017-01-09 2024-01-09 삼성디스플레이 주식회사 발광 소자 및 이의 제조 방법
TWI631738B (zh) * 2017-07-17 2018-08-01 聯勝光電股份有限公司 光電半導體裝置及其製造方法
US11005004B2 (en) * 2017-10-20 2021-05-11 Korea Advanced Institute Of Science And Technology Micro light emitting diode (LED) structure, method for manufacturing the same and display including the same
KR102715637B1 (ko) 2019-01-15 2024-10-14 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR102704785B1 (ko) 2019-01-15 2024-09-10 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20200088962A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치
KR20210115116A (ko) * 2020-03-11 2021-09-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967607B2 (en) 2019-01-15 2024-04-23 Samsung Display Co., Ltd. Light-emitting device and display device comprising same
US11990568B2 (en) 2019-01-15 2024-05-21 Samsung Display Co., Ltd. Light emitting device, display device comprising same, and method for manufacturing display device
WO2022086018A1 (ko) * 2020-10-22 2022-04-28 삼성디스플레이 주식회사 표시 장치
US11978835B2 (en) 2020-12-18 2024-05-07 Samsung Display Co., Ltd. Display device
WO2022245147A1 (ko) * 2021-05-21 2022-11-24 한양대학교 에리카산학협력단 정전기적 척력을 이용한 마이크로 led 정렬 방법 및 이를 이용한 마이크로 led 디스플레이 제조 방법
WO2023282365A1 (ko) * 2021-07-05 2023-01-12 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Also Published As

Publication number Publication date
US20220085249A1 (en) 2022-03-17
EP3913676A1 (en) 2021-11-24
EP3913676A4 (en) 2022-10-19
CN113316849A (zh) 2021-08-27
WO2020149476A1 (ko) 2020-07-23
US12087884B2 (en) 2024-09-10

Similar Documents

Publication Publication Date Title
CN108206228B (zh) 发光设备以及发光设备的制造方法
KR102715637B1 (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20200088961A (ko) 발광 장치, 이를 포함하는 표시 장치
KR102585158B1 (ko) 표시 장치
KR102704785B1 (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20200010704A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102557981B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20200013190A (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20200010706A (ko) 발광 장치 및 이를 구비한 표시 장치
EP4027391A1 (en) Display device, and method for producing same
KR20210086805A (ko) 표시장치 및 이의 제조방법
KR20200041430A (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
EP3961710A1 (en) Display device and manufacturing method thereof
CN113302742A (zh) 显示装置
KR20210086807A (ko) 표시장치 및 이의 제조방법
KR20210028795A (ko) 표시 장치
KR20230157157A (ko) 적층형 마이크로 led 소자를 포함하는 led 디스플레이 장치 및 그 제조 방법
KR20210142035A (ko) 표시 장치
KR20230146706A (ko) 표시 장치 및 그 제조 방법
CN116895678A (zh) 显示设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
X701 Decision to grant (after re-examination)