KR20210035362A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210035362A
KR20210035362A KR1020190116610A KR20190116610A KR20210035362A KR 20210035362 A KR20210035362 A KR 20210035362A KR 1020190116610 A KR1020190116610 A KR 1020190116610A KR 20190116610 A KR20190116610 A KR 20190116610A KR 20210035362 A KR20210035362 A KR 20210035362A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
insulating layer
contact
light emitting
Prior art date
Application number
KR1020190116610A
Other languages
English (en)
Inventor
허의강
장종섭
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190116610A priority Critical patent/KR20210035362A/ko
Priority to US16/916,995 priority patent/US11393798B2/en
Publication of KR20210035362A publication Critical patent/KR20210035362A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극 사이에 배치된 제1 발광 소자, 상기 제1 발광 소자와 이격되어 제1 전극 상에 배치된 제2 발광 소자, 및 상기 제1 전극 상에 배치되고, 상기 제2 발광 소자를 부분적으로 덮는 절연층을 포함하되, 상기 절연층은 상기 절연층을 관통하여 상기 제1 전극의 일부를 노출하는 적어도 하나의 접촉 전극 컨택홀을 포함한다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 전극의 상부, 또는 각 전극이 대향하는 공간 이외의 영역에 배치되는 일부 발광 소자들이 제조 공정 중에 유실되지 않는 표시 장치를 제공할 수 있다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않으며, 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 제1 전극 및 상기 제2 전극 사이에 배치된 제1 발광 소자, 상기 제1 발광 소자와 이격되어 제1 전극 상에 배치된 제2 발광 소자, 및 상기 제1 전극 상에 배치되고, 상기 제2 발광 소자를 부분적으로 덮는 절연층을 포함하되, 상기 절연층은 상기 절연층을 관통하여 상기 제1 전극의 일부를 노출하는 적어도 하나의 접촉 전극 컨택홀을 포함한다.
상기 제2 발광 소자의 길이는 상기 접촉 전극 컨택홀의 직경보다 클 수 있다.
상기 접촉 전극 컨택홀 중 적어도 일부는 상기 제2 발광 소자와 중첩하도록 위치할 수 있다.
상기 제2 발광 소자는 적어도 일부 영역이 상기 제1 전극과 직접 접촉할 수 있다.
상기 제1 발광 소자는 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결되되, 상기 제2 발광 소자는 상기 제2 전극과 전기적으로 연결되지 않을 수 있다.
상기 제1 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극, 및 상기 제1 발광 소자의 타 단부 및 상기 제2 전극과 접촉하는 제2 접촉 전극을 더 포함하고, 상기 제1 접촉 전극은 상기 접촉 전극 컨택홀을 통해 상기 제1 전극과 접촉할 수 있다.
상기 제2 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하고, 타 단부가 상기 절연층과 접촉할 수 있다.
상기 제1 전극이 상기 제2 전극과 대향하는 일 측의 반대편 타 측에 배치된 제3 발광 소자를 더 포함하고, 상기 절연층은 상기 제3 접촉 전극을 덮도록 배치될 수 있다.
상기 제3 발광 소자는 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결되지 않을 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극의 적어도 일부 영역을 덮도록 배치된 제1 절연층, 상기 제1 전극 및 상기 제2 전극 사이에 배치된 제1 발광 소자, 상기 제1 발광 소자와 이격되어 제1 전극 상에 배치된 제2 발광 소자, 상기 제1 전극 상에 배치되고, 상기 제2 발광 소자를 부분적으로 덮는 제2 절연층, 및 상기 제1 발광 소자 상에 배치되되 상기 제1 발광 소자의 양 단부를 노출하는 제3 절연층을 포함하고, 상기 제2 절연층은 상기 제2 절연층을 관통하여 상기 제1 전극의 일부를 노출하는 적어도 하나의 제1 접촉 전극 컨택홀을 포함한다.
상기 제1 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극, 및 상기 제1 발광 소자의 타 단부 및 상기 제2 전극과 접촉하는 제2 접촉 전극을 더 포함할 수 있다.
상기 제2 절연층은 상기 제2 절연층을 관통하여 상기 제2 발광 소자의 일부를 노출하는 적어도 하나의 제2 접촉 전극 컨택홀을 더 포함할 수 있다.
상기 제2 발광 소자의 길이는 상기 제2 접촉 전극 컨택홀의 직경보다 클 수 있다.
상기 제1 절연층은 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제1 발광 소자는 상기 제1 절연층 상에 배치될 수 있다.
상기 제1 절연층은 적어도 일부 영역이 상기 제1 전극 상에 배치되고, 상기 제2 발광 소자는 상기 제1 전극 상에 배치될 수 있다.
상기 제1 접촉 전극 컨택홀은 상기 제1 절연층을 관통하여 상기 제1 전극의 일부를 노출할 수 있다.
상기 제2 절연층은 상기 제1 절연층과 이격될 수 있다.
상기 제2 절연층은 상기 제1 절연층과 부분적으로 접촉할 수 있다.
상기 제1 전극이 상기 제2 전극과 대향하는 일 측의 반대편 타 측에 배치된 제3 발광 소자를 더 포함하고, 상기 제2 절연층은 상기 제3 접촉 전극을 덮도록 배치될 수 있다.
상기 제3 발광 소자는 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결되지 않을 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 제1 발광 소자 상에 배치되는 제3 절연층을 포함함과 동시에 제2 발광 소자 및 제3 발광 소자들 상에 배치되는 제2 절연층을 더 포함하여 이들이 표시 장치의 제조 공정 중 유실되는 것을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 3은 도 2의 일 서브 화소를 나타내는 평면도이다.
도 4는 도 2의 Xa-Xa' 선, Xb-Xb' 선, Xc-Xc' 선을 따라 자른 단면도이다.
도 5는 도 4의 A 부분을 확대한 확대도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7은 일 실시예에 따른 일 서브 화소의 제1 서브 발광층에 배치되는 복수의 전극, 복수의 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다.
도 8은 도 7의 B 부분을 확대한 확대도이다.
도 9는 도 7의 IX-IX' 선을 따라 자른 일 예를 보여주는 단면도이다.
도 10은 도 7의 IX-IX' 선을 따라 자른 다른 예를 보여주는 단면도이다.
도 11은 도 7의 IX-IX' 선을 따라 자른 또 다른 예를 보여주는 단면도이다.
도 12는 도 7의 IX-IX' 선을 따라 자른 또 다른 예를 보여주는 단면도이다.
도 13은 다른 실시예에 따른 제2 전극 가지부, 제2 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다.
도 14는 또 다른 실시예에 따른 제2 전극 가지부, 제2 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다.
도 15는 또 다른 실시예에 따른 제2 전극 가지부, 제2 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다.
도 16은 또 다른 실시예에 따른 제2 전극 가지부, 제2 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다.
도 17은 또 다른 실시예에 따른 제2 전극 가지부, 제2 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다.
도 18은 다른 실시예에 따른 일 서브 화소의 제1 서브 발광층에 배치되는 복수의 전극, 복수의 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 도면에서는 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 실시예들에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 나타낸다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는, 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형 형상일 수 있다. 표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일측에 배치될 수 있다. 실시예들에서 다른 별도의 언급이 없는 한, 상부는 제3 방향(DR3) 일측으로 표시 방향을 나타내고, 마찬가지로 상면은 제3 방향(DR3) 일측을 향하는 표면을 나타낸다. 또한, 하부는 제3 방향(DR3) 타측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타측을 향하는 표면을 지칭한다. 다만, 이에 제한되지 않고, 표시 장치(10)는 제1 방향(DR1)이 긴 직사각형, 제2 방향(DR2)이 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수도 있다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 장치(10)의 표시 영역(DA)의 형상은 표시 장치(10)의 형상과 대체로 유사할 수 있다. 예를 들어, 표시 장치(10)이 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형 평면 형상을 갖는 경우, 표시 영역(DA) 또한 닮은꼴의 직사각형 평면 형상을 가질 수 있다.
표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다. 도 3은 도 2의 일 서브 화소를 나타내는 평면도이다.
도 2 및 도 3을 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn)들을 포함할 수 있다. 각 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예시적인 실시예에서는 각 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 각 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수도 있다.
각 서브 화소(PXn)는 특정 파장대의 광을 방출하는 적어도 하나의 발광 소자(300)를 포함하여 특정 색을 발광할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제2 서브 화소(PX2)가 발광하는 제2 색은 제1 서브 화소(PX1)가 발광하는 제1 색과 상이하고, 제3 서브 화소(PX3)가 발광하는 제3 색은 제1 서브 화소(PX)가 발광하는 제1 색 및 제2 서브 화소(PX2)가 발광하는 제2 색과 상이할 수 있다. 다만 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 예시적인 실시예에서 제1 서브 화소(PX1)가 발광하는 제1 색은 청색, 제2 서브 화소(PX2)가 발광하는 제2 색은 녹색, 제3 서브 화소(PX3)는 제3 색은 적색일 수 있으나, 이에 제한되지 않는다.
각 화소(PX)는 발광 영역(EMA)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 각 화소(PX)가 포함하는 복수의 서브 화소(PXn)들은 각각 서브 발광 영역(EMAn)을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 서브 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 서브 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 서브 발광 영역(EMA3)을 포함할 수 있다.
각 서브 화소(PXn)의 서브 발광 영역(EMAn)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 서브 발광 영역(EMAn)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수도 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되며, 각 서브 발광 영역(EMAn)은 발광 소자(300)가 배치된 영역과 이에 인접한 영역을 포함하여 형성될 수 있다.
표시 장치(10)의 화소(PX)는 비발광 영역을 더 포함할 수 있다. 화소(PX)의 비발광 영역 각 서브 화소(PXn)의 서브 비발광 영역을 포함할 수 있다. 화소(PX)의 비발광 영역은 발광 영역(EMA) 이외의 영역으로 정의될 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않거나 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
각 화소(PX)는 각 서브 화소(PXn), 및 각 서브 화소(PXn) 사이에 배치되는 외부 뱅크(430)를 포함할 수 있다. 표시 장치(10)의 각 서브 화소(PXn)는 복수의 전극(210, 220), 발광 소자(300), 접촉 전극(260), 내부 뱅크(410, 도 4 참조) 및 복수의 절연층(510, 520, 530, 550, 도 4 참조)을 포함할 수 있다.
복수의 전극(210, 220)은 발광 소자(300)들과 전기적으로 연결되어, 발광 소자(300)가 특정 파장대의 광을 방출하도록 소정의 전압을 인가받는 역할을 할 수 있다. 또한, 복수의 전극(210, 220)의 적어도 일부는 표시 장치(10)의 발광 영역(EMA)에 배치되는 발광 소자(300)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 역할도 할 수 있다.
복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 전극 줄기부(210S, 220S) 및 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다. 각 전극(210, 220)의 전극 줄기부(210S, 220S)는 제1 방향(DR1)으로 연장되고, 각 전극(210, 220)의 전극 가지부(210B, 220B)는 전극 줄기부(210S, 220S)에서 분지되어 제1 방향(DR1)과 교차하는 방향인 제2 방향(DR2)으로 연장될 수 있다.
제1 전극(210)은 제1 전극 줄기부(210S), 및 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 제1 전극 줄기부(210S)와 두 개의 제1 전극 가지부(210B)를 포함할 수 있다. 상술한 바와 같이, 제1 전극 줄기부(210S)는 제1 방향(DR1)으로 연장되고, 제1 전극 가지부(210B)는 각각 제1 전극 줄기부(210S)에서 분지되어 제1 전극 줄기부(210S)로부터 제2 방향(DR2)의 반대 방향(즉, 도면에서 하측)으로 연장될 수 있다. 두 개의 제1 전극 가지부(210B)는 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다.
제1 전극 줄기부(210S)는 평면상 서브 화소(PXn)의 상측(또는 제2 방향(DR2) 일 측)에 배치될 수 있다. 임의의 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 제1 방향(DR1))에서 이웃하는 서브 화소(PXn)의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 다른 서브 화소(PXn)의 제1 전극 줄기부(210S)는 양 단이 서로 상호 이격됨으로써, 다른 서브 화소(PXn)의 제1 전극 가지부(210B)에는 서로 다른 전기 신호가 인가될 수 있다. 각 서브 화소(PXn)의 제1 전극 가지부(210B)에 서로 다른 전기 신호가 인가됨으로써, 인접한 다른 서브 화소(PXn)의 제1 전극 가지부(210B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되어 제1 전극 줄기부(210S)로부터 제2 방향(DR2)의 반대 방향으로 연장되어 배치될 수 있다. 제1 전극 가지부(210B)는 후술하는 제2 전극 줄기부(220S)와 이격되도록 종지할 수 있다. 제1 전극 가지부(210B)의 연장된 방향의 단부는 제2 전극 줄기부(220S)와 이격되도록 배치될 수 있다.
제2 전극(220)은 제2 전극 줄기부(220S), 및 제2 전극 가지부(220B)를 포함할 수 있다. 예시적인 실시예에서, 제2 전극(220)은 하나의 제1 전극 가지부(220B)를 포함할 수 있다. 상술한 바와 같이, 제2 전극 줄기부(220S)는 제1 방향(DR1)으로 연장되고, 제2 전극 가지부(220B)는 제2 전극 줄기부(220S)에서 분지되어 제2 전극 줄기부(220S)로부터 제2 방향(DR2)(즉, 도면에서 상측)으로 연장될 수 있다.
제2 전극 줄기부(220S)는 제1 전극 줄기부(210S)와 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제2 전극 줄기부(220S)는 평면상 서브 화소(PXn)의 하측(또는 제2 방향(DR2) 일 측의 반대 측인 타 측)에 배치될 수 있다. 제2 전극 줄기부(220S)의 양 단부는 제1 방향(DR1)으로 인접한 다른 서브 화소(PXn)의 제2 전극 줄기부(220S)와 연결될 수 있다. 즉, 제2 전극 줄기부(220S)는 제1 전극 줄기부(210S)와 달리 제1 방향(DR1)으로 연장되어 각 서브 화소(PXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(PXn)를 가로지르는 제2 전극 줄기부(220S)는 각 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(220B)는 제2 전극 줄기부(220S)의 적어도 일부에서 분지되어 제2 전극 줄기부(220S)로부터 제2 방향(DR2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)와 이격되도록 종지될 수 있다. 제2 전극 가지부(220B)의 연장된 방향의 단부는 제1 전극 줄기부(210S)와 이격되도록 배치될 수 있다. 제2 전극 가지부(220B)는 제1 방향(DR1)으로 이격되어 배치되는 제1 전극 가지부(210B)들 사이의 이격 공간에 배치될 수 있다. 제2 전극 가지부(220B)는 각 제1 전극 가지부(210B)와 제1 방향(DR1)으로 이격되어 대향하도록 배치될 수 있다.
제1 전극(210)과 제2 전극(220)은 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 장치(10)의 회로소자층(PAL, 도 4 참조)과 전기적으로 연결될 수 있다. 도면에는 제1 전극 컨택홀(CNTD)은 각 서브 화소(PXn)의 제1 전극 줄기부(210S)마다 형성되고, 제2 전극 컨택홀(CNTS)은 각 서브 화소(PXn)들을 가로지르는 하나의 제2 전극 줄기부(220S)에 하나만이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 제2 전극 컨택홀(CNTS)도 각 서브 화소(PXn) 마다 형성될 수 있다.
도면에서는 각 서브 화소(PXn)의 제1 전극(210)이 두 개의 제1 전극 가지부(210B)를 포함하고, 두 개의 제1 전극 가지부(210B) 사이의 이격된 공간에 하나의 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않고 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써 제1 전극(210)과 제2 전극(220) 사이에 발광 소자(300)가 배치될 공간이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않고 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 또한, 몇몇 실시예에서 제1 전극(210)과 제2 전극(220)은 각각 전극 줄기부(210S, 220S)가 생략될 수도 있다.
외부 뱅크(430)는 각 서브 화소(PXn) 간의 경계에 배치될 수 있다. 외부 뱅크(430)는 제2 방향(DR2)으로 연장될 수 있다. 외부 뱅크(430)는 제1 방향(DR1)으로 인접하여 배치되는 서브 화소(PXn) 간의 경계에 배치될 수 있다. 외부 뱅크(430)는 제2 방향(DR2)으로 이웃하여 위치한 다른 서브 화소(PXn)로 연장될 수 있다. 도면에는 도시하지 않았으나, 외부 뱅크(430)는 제1 방향(DR1)으로 연장되는 형상으로, 제2 방향(DR2)으로 인접하여 배치되는 서브 화소(PXn) 간의 경게에도 배치될 수 있다. 외부 뱅크(430)는 각 서브 화소(PXn)의 경계에 배치되어 각 서브 화소(PXn)의 경계를 구분하는 역할을 할 수 있다.
각 외부 뱅크(430) 사이에 배치되는 제1 전극 줄기부(210S)는 외부 뱅크(430)와 서로 이격되어 배치될 수 있다. 외부 뱅크(430) 사이에 배치되는 각 서브 화소(PXn)의 제1 전극 줄기부(210S)의 양 단부는 외부 뱅크(430)를 기준으로 서로 이격되어 종지할 수 있다. 외부 뱅크(430)는 후술하는 내부 뱅크(410, 도 4 참조)와 동일한 재료를 포함하여 하나의 공정에서 동시에 형성될 수 있다.
외부 뱅크(430)는 표시 장치(10)의 제조 시, 잉크젯 프린팅 장치를 이용하여 발광 소자(300)가 분산된 잉크를 분사할 때 잉크가 서브 화소(PXn)의 경계를 넘는 것을 방지하는 기능을 수행할 수 있다. 외부 뱅크(430)는 서로 다른 서브 화소(PXn)마다 다른 발광 소자(300)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 발광 소자(300)의 일 단부는 제1 전극(210)과 전기적으로 연결되고, 발광 소자(300)의 일 단부의 반대인 타 단부는 제2 전극(220)과 전기적으로 연결될 수 있다. 도면에서는 발광 소자(300)의 양 단부가 각 전극(210, 220)의 전극 가지부(210B, 220B)와 적어도 일부 중첩되도록 배치되어 있으나, 이에 제한되지 않는다. 예를 들어, 발광 소자(300)의 양 단부 중 적어도 하나는 각 전극(210, 220)의 전극 가지부(210B, 220B)와 중첩되지 않도록 배치될 수도 있다. 이 경우에도, 발광 소자(300)는 후술하는 접촉 전극(260)을 통해 각각 제1 전극(210)과 제2 전극(220)에 전기적으로 연결될 수 있다.
복수의 발광 소자(300)들은 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(300)는 일 방향으로 연장된 형상을 가지며, 각 전극, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향과 발광 소자(300)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
발광 소자(300)는 후술할 활성층(330, 도 5 참조)을 포함할 수 있다. 발광 소자(300)는 활성층(330, 도 5 참조) 이 포함하는 물질에 따라 특정 파장대의 광을 외부로 방출할 수 있다. 각 발광 소자(300)가 서로 다른 서로 다른 물질을 포함하는 활성층(330, 도 5 참조)을 포함하는 경우, 각 발광 소자(300)는 서로 다른 파장대의 광을 외부로 방출할 수 있다.
일 실시예에 따른 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(300)들을 포함할 수 있다. 제1 서브 화소(PX1)의 발광 소자(300)는 중심 파장 대역이 제1 파장 대역인 제1 광(L1)을 방출하는 활성층(330)을 포함하고, 제2 서브 화소(PX2)의 발광 소자(300)는 중심 파장 대역이 제2 파장 대역인 제2 광(L2)을 방출하는 활성층(330)을 포함하고, 제3 서브 화소(PX3)의 발광 소자(300)는 중심 파장 대역이 제3 파장 대역인 제3 광(L3)을 방출하는 활성층(330)을 포함할 수 있다. 복수의 서브 화소(PX1, PX2, PX3)에 배치되는 각 발광 소자(300)들은 같은 구조를 갖되, 각각 서로 다른 광을 방출하는 활성층(330)을 포함할 수 있다.
이에 따라 제1 서브 화소(PX1)에서는 제1 광(L1)이 출사되고, 제2 서브 화소(PX2)에서는 제2 광(L2)이 출사되고, 제3 서브 화소(PX3)에서는 제3 광(L3)이 출사될 수 있다. 예시적인 실시예에서, 제1 광(L1)은 중심 파장 대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 광(L2)은 중심 파장 대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 광(L3)은 중심 파장 대역이 620nm 내지 752nm의 범위를 갖는 적색광 일 수 있다. 다만, 이에 제한되지 않고, 제1 광(L1), 제2 광(L2) 및 제3 광(L3)은 예시한 색과 다른 색의 광일 수도 있고, 동일한 색의 광이되, 중심 파장 대역이 상기의 범위와 다를 수도 있다. 또한, 경우에 따라서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)는 동일한 종류의 발광 소자(300)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
도 2 및 도 3에서는 도시하지 않았으나, 표시 장치(10)는 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 덮는 제1 절연층(510)을 포함할 수 있다.
제1 절연층(510)은 표시 장치(10)의 각 서브 화소(PXn)에 배치될 수 있다. 제1 절연층(510)은 각 서브 화소(PXn)의 적어도 일부는 노출하되, 대체로 각 각 서브 화소(PXn)를 전면적으로 덮도록 배치될 수 있다. 제1 절연층(510)은 이웃한 다른 서브 화소(PXn)에도 연장되어 배치될 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 적어도 일부를 덮도록 배치될 수 있다. 도 2 및 도 3에 도시되지 않았으나, 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 일부, 구체적으로 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 일부 영역을 노출하도록 배치될 수 있다.
도 3을 참조하면, 접촉 전극(260)은 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)은 제1 전극(210) 상에 배치되고, 제2 접촉 전극(262)은 제2 전극(220) 상에 배치될 수 있다.
각 접촉 전극(261, 262)들은 적어도 일부 영역이 일 방향으로 연장된 형상을 가질 수 있다. 복수의 접촉 전극(260)들은 각각 발광 소자(300) 및 복수의 전극(210, 220)들과 접촉할 수 있다. 발광 소자(300)들은 접촉 전극(260)을 통해 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결되어, 제1 전극(210) 및 제2 전극(220)으로부터 전기 신호를 전달받을 수 있다.
제1 접촉 전극(261)은 제1 전극(210), 구체적으로 제1 전극 가지부(210B) 상에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제1 접촉 전극(261)은 발광 소자(300)의 일 단부와 접촉할 수 있다. 또한, 제1 접촉 전극(261)은 제1 절연층(510)에 의해 노출되는 제1 전극(210)의 적어도 일부와 접촉할 수 있다. 이에 따라, 발광 소자(300)는 제1 접촉 전극(261)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다.
제2 접촉 전극(262)은 제2 전극(220), 구체적으로 제2 전극 가지부(220B) 상에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제2 접촉 전극(262)은 제1 접촉 전극(261)과 제1 방향(DR1)으로 이격될 수 있다. 제2 접촉 전극(262)은 발광 소자(300)의 타 단부와 접촉할 수 있다. 또한, 제2 접촉 전극(262)은 제1 절연층(510)에 의해 노출되는 제2 전극(220)의 적어도 일부와 접촉할 수 있다. 이에 따라, 발광 소자(300)는 제2 접촉 전극(262)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
예시적인 실시예에서, 하나의 서브 화소(PXn)는 2개의 제1 전극 가지부(210B)과 1개의 제2 전극 가지부(220B)를 포함하고, 각 전극 가지부(210B, 220B) 상에 배치되는 접촉 전극(260)은 서로 이격되어 배치될 수 있다. 따라서, 일 서브 화소(PXn)에 배치되는 접촉 전극(260)은 평면상 도면의 좌측에서 우측으로 제1 전극 가지부(210B), 제2 전극 가지부(220B), 제1 전극 가지부(210B)의 순서로 차례대로 이격되어 배치될 수 있다. 한편, 일 서브 화소(PXn)가 포함하는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 수에 따라 제1 접촉 전극(261)과 제2 접촉 전극(262)의 개수는 달라질 수 있다.
몇몇 실시예에서, 제1 접촉 전극(261)과 제2 접촉 전극(262)의 제1 방향(DR1)의 폭은 각각 제1 전극(210)과 제2 전극(220), 구체적으로 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 제1 방향(DR1)의 폭보다 클 수 있다.
구체적으로, 제1 접촉 전극(261)은 제1 전극 가지부(210B)의 양 측부를 전면적으로 덮고 외측으로 연장되도록 배치될 수 있다. 마찬가지로, 제2 접촉 전극(262)은 제2 전극 가지부(220B)의 양 측부를 전면적으로 덮고 외측으로 연장되도록 배치될 수 있다. 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 각 발광 소자(300)가 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)와 물리적으로 이격되어 배치됨에도 불구하고 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)의 일부 영역을 전면적으로 덮고 외측으로 연장되어 각 발광 소자(300)의 적어도 일부와 접촉함으로써, 복수의 전극(210, 220)과 발광 소자(300)를 전기적으로 연결하는 역할을 할 수 있다. 다만, 이에 제한되지 않고, 경우에 따라서 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 일 측부 만을 덮도록 배치될 수도 있다.
도 4는 도 2의 IVa-IVa' 선, IVb-IVb' 선, IVc-IVc' 선을 따라 자른 단면도이다. 도 5는 도 4의 A 부분을 확대한 확대도이다. 도 6은 일 실시예에 다른 발광 소자의 개략도이다.
도 4는 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 4는 제1 서브 화소(PX1)에 배치된 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
도 2 및 도 3을 결부하여 도 4를 참조하면, 표시 장치(10)는 회로소자층(PAL)과 회로소자층(PAL)의 상부에 배치되는 발광층(EML)을 포함할 수 있다. 회로소자층(PAL)은 기판(110), 차광층(BML), 버퍼층(171), 제1 트랜지스터(120), 및 제2 트랜지스터(140) 등을 포함하고, 발광층(EML)은 제1 및 제2 트랜지스터(120, 140)의 상부에 배치된 복수의 전극(210, 220), 발광 소자(300), 내부 뱅크(410), 및 복수의 절연층(510, 520, 530, 560) 등을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 기판(110) 상에 배치될 수 있다. 차광층(BML)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)은 후술하는 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)과 전기적으로 연결되고, 제2 차광층(BML2)은 제2 트랜지스터(140)의 제1 소스/드레인 전극(143)과 전기적으로 연결될 수 있다. 일 실시예에서, 제1 및 제2 트랜지스터(120, 140) 각각의 제1 소스/드레인 전극(123, 143)은 드레인 전극일 수 있으나, 이에 한정되지 않고 그 반대의 경우일 수도 있다.
제1 차광층(BML1)과 제2 차광층(BML2)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 두께 방향으로 중첩하도록 배치된다. 제1 차광층(BML1)의 폭은 제1 차광층(BML1) 상에 배치되는 제1 트랜지스터(120)의 제1 활성물질층(126)의 폭보다 클 수 있다. 마찬가지로, 제2 차광층(BML2)의 폭은 제2 차광층(BML2) 상에 배치되는 제2 활성물질층(146)의 폭보다 클 수 있다. 제1 및 제2 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(171)은 차광층(BML)과 차광층(BML)이 노출하는 기판(110) 상에 배치된다. 버퍼층(171)은 차광층(BML)을 포함하여 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(171)은 버퍼층(171)을 관통하여 제1 차광층(BML1) 및 제2 차광층(BML2)의 일부를 노출하는 복수의 컨택홀(CNT1)이 형성되어 있을 수 있다.
버퍼층(171)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(171)은 차광층(BML)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.
버퍼층(171) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조층(166)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
제1 활성물질층(126)은 제1 도핑 영역(126a), 제2 도핑 영역(126b) 및 제1 채널 영역(126c)을 포함할 수 있다. 제1 채널 영역(126c)은 제1 도핑 영역(126a)과 제2 도핑 영역(126b) 사이에 배치될 수 있다. 제2 활성물질층(146)은 제3 도핑 영역(146a), 제4 도핑 영역(146b) 및 제2 채널 영역(146c)을 포함할 수 있다. 제2 채널 영역(146c)은 제3 도핑 영역(146a)과 제4 도핑 영역(146b) 사이에 배치될 수 있다.
제1 활성물질층(126) 및 제2 활성물질층(146)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 활성물질층(126) 및 제2 활성물질층(146)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다. 제1 도핑 영역(126a), 제2 도핑 영역(126b), 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)은 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부 영역이 불순물로 도핑된 영역일 수 있다.
제1 활성물질층(126) 및 제2 활성물질층(146)이 반드시 상술한 바에 제한되는 것은 아니다. 예를 들어, 제1 활성물질층(126) 및 제2 활성물질층(146)은 산화물 반도체를 포함할 수도 있다. 이 경우, 제1 도핑 영역(126a)과 제3 도핑 영역(146a)은 제1 도체화 영역일 수 있고, 제2 도핑 영역(126b)과 제4 도핑 영역(146b)은 제2 도체화 영역일 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)이 산화물 반도체를 포함하는 경우, 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Galium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Galium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Galium-Zinc-Tin Oxide, IGZTO) 등일 수 있다. 다만, 이에 제한되지 않는다.
반도체층 및 반도체층이 노출하는 버퍼층(171) 상에는 게이트 절연막(173)이 배치된다. 게이트 절연막(150)은 반도체층을 포함하여 버퍼층(171)을 전면적으로 덮도록 배치될 수 있다.
게이트 절연막(173)은 복수의 컨택홀(CNT1, CNT2)이 형성되어 있을 수 있다. 게이트 절연막(173)에 형성되는 복수의 컨택홀(CNT1, CNT2)는 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 포함할 수 있다. 게이트 절연막(173)에 형성되는 제1 컨택홀(CNT1)은 게이트 절연막(173)을 관통하여 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부를 노출할 수 있다. 게이트 절연막(173)에 제2 컨택홀(CNT2)은 게이트 절연막(173)과 버퍼층(171)을 관통하여 제1 차광층(BML1) 및 제2 차광층(BML2)의 일부를 노출할 수 있다.
게이트 절연막(173)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연막(173)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 게이트 절연막(173)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
게이트 절연막(173) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(166) 상에 배치된 전원 배선(163)을 포함할 수 있다. 제1 게이트 전극(121)은 제1 활성물질층(126)의 제1 채널 영역(126c)과 두께 방향으로 중첩되도록 게이트 절연막(173) 상에 배치되고, 제2 게이트 전극(141)은 제2 활성물질층(146)의 제2 채널 영역(146c)과 두께 방향으로 중첩되도록 게이트 절연막(173) 상에 배치되며, 전원 배선(161)은 보조층(166) 상에 보조층과 두께 방향으로 중첩되도록 배치될 수 있다.
제1 도전층 상에는 층간절연막(175)이 배치된다. 층간절연막(175)은 제1 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(175)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다.
제2 도전층은 층간절연막(175) 상에 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)과 제1 트랜지스터(120)의 제2 소스/드레인 전극(124), 제2 트랜지스터(140)의 제1 소스/드레인 전극(143)과 제2 트랜지스터(140)의 제2 소스/드레인 전극(144), 및 전원 전극(163)을 포함한다.
제1 트랜지스터(120)의 제1 소스/드레인 전극(123)은 층간절연막(175)과 게이트 절연막(173)을 관통하는 컨택홀(CNT1)을 통해 제1 활성물질층(126)의 제1 도핑 영역(126a)과 접촉되고, 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)은 층간절연막(175), 게이트 절연막(173), 및 버퍼층(171)을 관통하는 컨택홀(CNT2)을 통해 제1 차광층(BML1)과 접촉될 수 있다.
제1 트랜지스터(120)의 제2 소스/드레인 전극(124)은 층간절연막(175)과 게이트 절연막(173)을 관통하는 컨택홀(CNT1)을 통해 제1 활성물질층(126)의 제2 도핑 영역(126b)과 접촉될 수 있다.
제1 트랜지스터(120)의 제1 소스/드레인 전극(123)과 제1 트랜지스터(120)의 제2 소스/드레인 전극(124)은 서로 이격되어 층간절연막(175) 상에 배치될 수 있다.
제2 트랜지스터(140)의 제1 소스/드레인 전극(143)은 층간절연막(175)과 게이트 절연막(173)을 관통하는 컨택홀(CNT1)을 통해 제2 활성물질층(146)의 제3 도핑 영역(146a)과 접촉되고, 제2 트랜지스터(140)의 제1 소스/드레인 전극(143)은 층간절연막(175), 게이트 절연막(173), 및 버퍼층(171)을 관통하는 컨택홀(CNT2)을 통해 제2 차광층(BML2)과 접촉될 수 있다.
제2 트랜지스터(140)의 제2 소스/드레인 전극(144)은 층간절연막(175)과 게이트 절연막(173)을 관통하는 컨택홀(CNT1)을 통해 제2 활성물질층(146)의 제4 도핑 영역(146b)과 접촉될 수 있다.
제2 트랜지스터(140)의 제1 소스/드레인 전극(143)과 제2 트랜지스터(140)의 제2 소스/드레인 전극(144)은 서로 이격되어 층간절연막(175) 상에 배치될 수 있다.
제1 트랜지스터(120)의 제1 소스/드레인 전극(123), 제1 트랜지스터(120)의 제2 소스/드레인 전극(124), 제2 트랜지스터(140)의 제1 소스/드레인 전극(143), 및 제2 트랜지스터(140)의 제2 소스/드레인 전극(144)은 복수의 컨택홀(CNT1, CNT2)을 통해 제1 차광층(BML1) 및 제2 차광층(BML2)의 상면과 접촉하여 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다.
전원 전극(163)은 전원 배선(161) 상에 배치된다. 전원 전극(163)은 전원 배선(161) 상에 두께 방향으로 중첩되도록 배치될 수 있다. 전원 전극(163)은 층간절연막(175)을 관통하는 컨택홀(CNT1)을 통해 전원 배선(161)의 상면과 접촉하여, 전기적으로 연결될 수 있다.
제2 도전층 상에는 비아층(177)이 배치된다. 비아층(177)은 비아층(177)을 관통하는 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)이 형성되어 있을 수 있다. 비아층(177)은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(177) 상에는 내부 뱅크(410), 외부 뱅크(430), 복수의 전극(210, 220), 및 발광 소자(300)가 배치될 수 있다.
복수의 내부 뱅크(411, 412)는 제1 내부 뱅크(411) 및 제2 내부 뱅크(412)를 포함할 수 있다. 제1 내부 뱅크(411) 및 제2 내부 뱅크(412)는 각 서브 화소(PXn)의 중심부에 인접하여 배치될 수 있다. 제1 내부 뱅크(411) 및 제2 내부 뱅크(412)는 서로 이격되어 대향하도록 배치된다.
제1 내부 뱅크(411) 상에는 제1 전극(210)이 배치되고, 제2 내부 뱅크(412) 상에는 제2 전극(220)이 배치될 수 있다. 도 3 및 도 4를 참조하면, 제1 내부 뱅크(411) 상에는 제1 전극 가지부(210B)가 배치되고, 제2 내부 뱅크(420) 상에는 제2 전극 가지부(220B)가 배치된 것으로 이해될 수 있다. 일 서브 화소(PXn)에 배치되는 제1 내부 뱅크(411)의 개수는 제1 전극(210)의 제1 전극 가지부(210B)의 개수와 동일하고, 제2 내부 뱅크(412)의 개수는 제2 전극(220)의 제2 전극 가지부(220B)의 개수와 동일할 수 있다. 예시적인 실시예에서, 일 서브 화소(PXn)에 포함된 제1 전극 가지부(210B)의 개수가 두 개이고, 제2 전극 가지부(220B)의 개수는 하나인 경우, 일 서브 화소(PXn)에 포함된 제1 내부 뱅크(411)의 개수는 두 개이고, 제2 내부 뱅크(412)의 개수는 하나일 수 있다. 다만, 이에 제한되지 않고 제1 내부 뱅크(411) 및 제2 내부 뱅크(412)의 개수는 각 전극 가지부(210B, 220B)의 개수보다 많을 수도 있다.
제1 내부 뱅크(411) 및 제2 내부 뱅크(412)는 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 내부 뱅크(411) 및 제2 내부 뱅크(412)는 제2 방향(DR2)으로 연장됨에 따라 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)를 향해 연장될 수 있다. 다만, 이에 제한되지 않으며, 제1 내부 뱅크(411)와 제2 내부 뱅크(412)는 각 서브 화소(PXn) 마다 배치되어 표시 장치(10) 전면에 있어서 패턴을 이룰 수 있다. 내부 뱅크(410), 및 상술한 외부 뱅크(430)는 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다.
내부 뱅크(410)는 비아층(177)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 내부 뱅크(410)는 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있다. 내부 뱅크(410)의 돌출된 형상은 특별히 제한되지 않는다.
내부 뱅크(410)는 상면, 하면 및 측면을 포함할 수 있다. 내부 뱅크(410)의 상면과 하면은 서로 대향한다. 내부 뱅크(410)의 상면과 하면은 각각 하나의 평면 상에 위치하며 상면이 위치하는 평면과 하면이 위치하는 평면은 대체로 평행하여 전체적으로 균일한 두께를 가질 수 있다. 내부 뱅크(410)의 하면은 비아층(177)의 일면 상에 놓인다.
몇몇 실시예에서, 내부 뱅크(410)의 상면의 폭과 내부 뱅크(410)의 하면의 폭은 다를 수 있다. 예를 들어, 내부 뱅크(410)의 측면이 위치하는 평면은 비아층(177)의 일면에 대해 예각을 이루도록 기울어질 수 있고, 이 경우 내부 뱅크(410)의 상면의 폭은 내부 뱅크(410)의 하면의 폭에 비해 작을 수 있다.
내부 뱅크(410)는 비아층(177)을 기준으로 돌출되어 경사진 측면을 갖기 때문에, 발광 소자(300)에서 방출된 광 중 각 내부 뱅크(411, 412)의 경사진 측면으로 진행한 광은, 각 내부 뱅크(411, 412)의 경사진 측면에서 반사될 수 있다. 후술할 바와 같이, 각 내부 뱅크(411, 412) 상에 배치되는 전극(210, 220)들이 반사율이 높은 재료를 포함하는 경우, 발광 소자(300)에서 방출된 광은 각 내부 뱅크(411, 412)의 경사진 측면 상에 위치하는 전극(210, 220)에서 반사되어 비아층(177)의 상부 방향으로 진행할 수 있다.
상술한 바와 같이, 내부 뱅크(410) 및 외부 뱅크(430)는 동일한 공정에서 동일한 재료를 포함하여 형성될 수 있다. 다만, 외부 뱅크(430)는 각 서브 화소(PXn)의 경계에 배치되어 격자형 패턴을 이루도록 형성되나, 내부 뱅크들(411, 412)은 각 서브 화소(PXn) 내에 배치되어 일 방향으로 연장된 형상을 갖는다. 또한, 외부 뱅크(430)는 이웃하는 서브 화소(PXn)들을 구분함과 동시에 잉크젯 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하는 기능을 수행하나, 내부 뱅크들(411, 412)은 각 서브 화소(PXn) 내에서 돌출된 구조를 가짐으로써 발광 소자(300)에서 방출되어 각 내부 뱅크(411, 412)의 측면 측으로 향하는 광을 반사시켜 비아층(177)의 상부 방향으로 진행하도록 할 수 있다. 즉, 각 내부 뱅크(411, 412)는 발광 소자(300)에서 방출된 광을 반사시키는 반사 격벽의 기능을 수행할 수 있다.
복수의 전극(210, 220)은 비아층(177) 및 내부 뱅크(410) 상에 배치될 수 있다. 상술한 바와 같이, 각 전극(210, 220)은 각 전극 줄기부(210S, 220S)와 각 전극 가지부(210B, 220B)를 포함한다. 도 2의 Xa-Xa'선은 제1 전극 줄기부(210S)를, 도 2의 Xb-Xb'선은 제1 서브 발광 영역(EMA1)의 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)를, 도 2의 Xc-Xc'선은 제2 전극 줄기부(220S)를 가로지르는 선이다. 즉, 도 4의 Xa-Xa' 영역에 배치된 제1 전극(210)은 제1 전극 줄기부(210S)이고, 도 4의 Xb-Xb' 영역에 배치된 제1 전극(210) 및 제2 전극(220)은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)이고, 도 4의 Xc-Xc' 영역에 배치된 제2 전극(220)은 제2 전극 줄기부(220S)인 것으로 이해될 수 있다. 각 전극 줄기부(210S, 220S)와 각 전극 가지부(210B, 220B)는 제1 전극(210) 및 제2 전극(220)을 이룰 수 있다.
제1 전극(210)과 제2 전극(220)의 일부 영역은 비아층(177) 상에 배치되고, 제1 전극(210)과 제2 전극(220)의 다른 일부 영역은 제1 내부 뱅크(411) 및 제2 내부 뱅크(412) 상에 배치될 수 있다. 상술한 바와 같이, 제1 전극(210)의 제1 전극 줄기부(210S)와 제2 전극(220)의 제2 전극 줄기부(220S)는 제1 방향(DR1)으로 연장되고, 제1 내부 뱅크(411)와 제2 내부 뱅크(412)는 제2 방향(DR2)으로 연장되어 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에도 배치될 수 있다. 이에 제한되는 것은 아니나, 제1 전극(210) 및 제2 전극(220)의 제1 방향(DR1)으로 연장된 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 내부 뱅크(411) 및 제2 내부 뱅크(412)와 부분적으로 중첩할 수 있다.
도 4의 Xa-Xa' 영역에 배치된 제1 전극(210)의 제1 전극 줄기부(210S)는 비아층(177)을 관통하도록 형성되어 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)의 적어도 일부를 노출하는 제1 전극 컨택홀(CNDT)을 통해 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)과 접촉할 수 있다. 제1 전극(210)은 제1 트랜지스터(120)의 제1 소스/드레인 전극(123)과 전기적으로 연결되어 소정의 전기 신호를 전달받을 수 있다.
도 4의 Xc-Xc' 영역에 배치된 제2 전극(220)의 제2 전극 줄기부(220S)는 일 방향으로 연장되어 발광 소자(300)들이 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(220S)는 비아층(177)을 관통하도록 형성되어 전원 전극(163)의 일부를 노출하는 제2 전극 컨택홀(CNTS)을 통해 전원 전극(163)과 접촉할 수 있다. 제2 전극(220)은 전원 전극(163)과 전기적으로 연결되어 전원 전극(163)으로부터 소정의 전기 신호를 전달받을 수 있다.
제1 전극(210)과 제2 전극(220)의 일부 영역, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 각각 제1 내부 뱅크(411) 및 제2 내부 뱅크(412) 상에 배치될 수 있다. 제1 전극(210)의 제1 전극 가지부(210B)는 제1 내부 뱅크(411)의 상면 및 양 측면을 전면적으로 덮도록 배치되고, 제2 전극(220)의 제2 전극 가지부(220B)는 제2 내부 뱅크(412)의 상면 및 양 측면을 전면적으로 덮도록 배치될 수 있다. 제1 전극(210)의 제1 전극 가지부(210B) 및 제2 전극(220)의 제2 전극 가지부(220B)는 각각 제1 내부 뱅크(411) 및 제2 내부 뱅크(412)의 양 측면을 전면적으로 덮고, 외측으로 연장되어 비아층(177)의 적어도 일부를 덮도록 배치될 수 있다. 제1 내부 뱅크(411)와 제2 내부 뱅크(412)가 각 서브 화소(PXn)의 중심부에서 서로 이격되어 배치되므로, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)도 서로 이격되어 배치될 수 있다. 제1 전극(210)과 제2 전극(220) 사이의 영역, 즉, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격되어 대향하는 공간에는 복수의 발광 소자(300)들이 배치될 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)으로 입사되는 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시킬 수도 있다.
또한, 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(510)은 비아층(177), 제1 전극(210) 및 제2 전극(220) 상에 배치된다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 부분적으로 덮도록 배치된다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면 중 일부, 예컨대 제1 내부 뱅크(411) 상에 배치된 제1 전극 가지부(210B)의 상면과 제2 내부 뱅크(412) 상에 배치된 제2 전극 가지부(220B)의 상면 중 일부가 노출되도록 배치될 수 있다. 즉, 제1 절연층(510)은 실질적으로 비아층(177) 상에 전면적으로 형성되되, 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 노출하는 개구부를 포함할 수 있다. 제1 절연층(510)의 개구부는 제1 전극(210)과 제2 전극(220)의 비교적 평탄한 상면이 노출되도록 위치할 수 있다.
예시적인 실시예에서, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 몇몇 실시예에서, 제1 절연층(510)은 무기물 절연성 물질을 포함하고, 제1 전극(210)과 제2 전극(220)을 덮도록 배치된 제1 절연층(510)은 하부에 배치되는 부재의 단차에 의해 상면의 일부가 함몰될 수 있다. 제1 전극(210)과 제2 전극(220) 사이에서 제1 절연층(510) 상에 배치되는 발광 소자(300)는 제1 절연층(510)의 함몰된 상면 사이에서 빈 공간을 형성할 수 있다. 발광 소자(300)는 제1 절연층(510)의 상면과 부분적으로 이격된 상태로 배치될 수 있고, 후술하는 제2 절연층(520) 또는 제3 절연층(530)을 이루는 재료가 상기 공간에 채워질 수도 있다.
다만, 이에 제한되지 않고, 제1 절연층(510)은 발광 소자(300)가 배치되도록 평탄한 상면을 형성할 수 있다. 상기 상면은 제1 전극(210)과 제2 전극(220)을 향해 일 방향으로 연장되어 제1 전극(210)과 제2 전극(220)의 경사진 측면에서 종지할 수 있다. 즉, 제1 절연층(510)은 각 전극(210, 220)이 제1 내부 뱅크(411)와 제2 내부 뱅크(412)의 경사진 측면과 중첩하는 영역에 배치될 수 있다. 후술하는 접촉 전극(260)은 제1 절연층(510)에 의해 노출된 제1 전극(210) 및 제2 전극(220)의 적어도 일부와 접촉하고, 제1 절연층(510)의 평탄한 상면에서 발광 소자(300)의 단부와 원활하게 접촉할 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(510)의 형상 및 구조는 이에 제한되지 않는다.
발광 소자(300)는 각 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 예시적으로, 발광 소자(300)는 각 전극 가지부(210B, 220B) 사이에 배치된 제1 절연층(510) 상에 적어도 하나 배치될 수 있다. 다만, 이에 제한되지 않고 후술하는 바와 같이, 각 서브 화소(PXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 각 전극 가지부(210B, 220B) 사이 이외의 영역, 예컨대 각 전극 가지부(210B, 220B) 상에 배치되거나, 제1 서브 발광 영역(EMA1) 내에서 제1 전극 가지부(210B)의 외측 영역 상에 배치될 수도 있다. 발광 소자(300)의 양 단부는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 서로 대향하는 각 단부 상에 배치되며 접촉 전극(260)을 통해 각 전극(210, 220)과 전기적으로 연결될 수 있다.
도 5 및 도 6을 참조하면, 발광 소자(300)는 비아층(177)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 복수의 반도체층들이 일 방향으로 순차적으로 배치된 구조를 가질 수 있다. 발광 소자(300)의 형상은 소정의 길이(h)와 소정의 직경을 갖는 원통형일 수 있다.
발광 소자(300)는 제1 반도체(310), 제2 반도체(320), 활성층(330), 전극층(370), 및 절연막(380)을 포함할 수 있다. 도면에는 도시되지 않았으나, 발광 소자(300)는 이에 제한되지 않고 전극층(370)이 생략되거나, 더 많은 수의 전극층(370)을 포함할 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다. 발광 소자(300)는 제1 반도체(310), 활성층(330), 제2 반도체(320), 및 전극층(370)이 일 방향을 따라 순차적으로 배치되고, 이들의 외면을 절연막(380)이 둘러쌀 수 있다. 표시 장치(10)에 배치된 발광 소자(300)의 연장된 일 방향은 비아층(177)과 평행하도록 배치되고, 발광 소자(300)에 포함된 복수의 반도체들은 비아층(177)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않고 발광 소자(300)는 다른 구조를 가질 수 있으며, 이 경우, 발광 소자(300)의 반도체들은 예시된 실시예와는 다른 방향으로 배치될 수도 있다.
제1 반도체(310)는 n형 반도체일 수 있다. 예를 들어, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체(310)는 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 제1 반도체(310)가 포함하는 반도체 재료는 n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체(310)는 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체(310)는 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체(320)는 후술하는 활성층(330) 상에 배치된다. 제2 반도체(320)는 p형 반도체일 수 있다. 예를 들어, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체(320)는 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 제2 반도체(320)가 포함하는 반도체 재료는 p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체(320)는 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체(320)는 p형 Mg로 도핑된 p-GaN일 수 있다.
한편, 도면에서는 제1 반도체(310)와 제2 반도체(320)가 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 활성층(330)이 포함하는 물질에 따라 제1 반도체(310)와 제2 반도체(320)는 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층 중 적어도 하나를 더 포함할 수도 있다.
활성층(330)은 제1 반도체(310)와 제2 반도체(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
활성층(330)은 제1 반도체(310) 및 제2 반도체(320)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 예를 들어, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하고, 활성층(330)은 중심 파장 대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
발광 소자(300)의 활성층(330)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이 방향으로의 외부면을 통해 방출될 수 있다. 뿐만 아니라, 활성층(330)에서 방출되는 광은 양 측면으로도 방출될 수 있다. 즉, 발광 소자(300)의 활성층(330)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 따라서, 활성층(330)에서 방출되는 광은 방향성 방향성은 하나의 방향으로 제한되지 않는다.
전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한, 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이 방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)가 연장된 방향(또는 발광 소자(300)의 길이 방향)으로 연장되어 제1 반도체(310)부터 전극층(370)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(330)을 포함하여 제1 반도체(310)의 외면 및 제2 반도체(320)의 외면 중 일부 만을 커버하거나, 전극층(370)의 외면을 커버하되 적어도 일부는 노출되도록 배치될 수 있다. 절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
몇몇 실시예에서, 절연막(380)은 외면이 표면 처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(300)의 직경은 0.5㎛ 내지 1.5㎛의 범위를 가질 수 있고, 발광 소자(300)의 길이(h)는 1㎛ 내지 10㎛의 범위를 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)의 길이(h)는 2.5㎛ 내지 4.5㎛의 범위를 가질 수 있다.
일 실시예에 따르면, 발광 소자(300)의 제1 반도체(310), 활성층(330) 및 제2 반도체(320)는 발광 소자(300)가 연장된 일 방향을 따라 순차적으로 배치되고, 발광 소자(300)의 제1 반도체(310), 활성층(330) 및 제2 반도체(320)는 제1 절연층(510) 상에서 제2 방향(DR2)을 따라 순차적으로 배치될 수 있다.
또한, 일 실시예에 따르면, 발광 소자(300)의 절연막(380)은 제1 절연층(510)과 부분적으로 접촉할 수 있다. 제1 접촉 전극(261)과 접촉하는 발광 소자(300)의 일 단부 및 제2 접촉 전극(262)과 접촉하는 발광 소자(300)의 타 단부를 제외한 발광 소자(300)의 외면은 절연막(380)이 형성할 수 있다. 즉, 발광 소자(300)의 제1 반도체(310), 제2 반도체(320), 활성층(330), 및 전극층(370)의 외면은 절연막(380)에 의해 둘러싸일 수 있다. 발광 소자(300)에서 광이 방출되는 활성층(330)은 절연막(380)과 제1 절연층(510)에 의해 둘러싸여 보호될 수 있다. 인접한 발광 소자(300)들 간의 활성층(330) 사이에는 절연막(380) 및 제1 절연층(510)이 배치될 수 있다.
발광 소자(300)의 양 단부는 접촉 전극(260)과 접촉할 수 있다. 발광 소자(300)의 일 단부는 제1 전극(210)의 제1 전극 가지부(210B) 상에 배치된 제1 접촉 전극(261)과 접촉하고, 타 단부는 제2 전극(220)의 제2 전극 가지부(220B) 상에 배치된 제2 접촉 전극(262)과 접촉할 수 있다. 일 실시예에 따르면, 발광 소자(300)는 연장된 일 방향측 단부면에는 절연막(380)이 형성되지 않고 노출되기 때문에, 상기 노출된 영역에서 후술하는 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 접촉할 수 있다. 다만, 이에 제한되지 않고, 발광 소자(300)의 절연막(380)의 적어도 일부 영역이 제거되고, 절연막(380)이 제거되어 발광 소자(300)의 양 단부의 측면이 부분적으로 노출될 수 있다. 표시 장치(10)의 제조 공정 중, 발광 소자(300)의 외면을 덮는 제3 절연층(530)을 형성하는 단계에서 발광 소자(300)의 절연막(380)은 부분적으로 제거될 수도 있다. 발광 소자(300)의 노출된 측면은 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 접촉할 수 있다.
다시 도 4를 참조하면, 제2 절연층(520)은 제1 전극(261) 및 제2 전극(262) 상에 배치된다. 제2 절연층(520)은 제2A 절연층(521), 및 제2B 절연층(522)을 포함할 수 있다. 제2A 절연층(521)은 제1 전극(210)의 제1 전극 가지부(210B) 상에 배치되고, 제2B 절연층(522)은 제2 전극(220)의 제2 전극 가지부(220B) 상에 배치될 수 있다.
제2A 절연층(521)은 제1 전극(210)의 제1 전극 가지부(210B) 상에 제1 내부 뱅크(411)의 상면과 중첩되도록 배치될 수 있다. 즉, 제2A 절연층(521)은 제1 내부 뱅크(411)의 상면과 중첩되는 제1 전극 가지부(210B)의 영역에 전면적으로 배치되고, 외측으로 연장하여 제1 내부 뱅크(411)의 일 측면과 중첩되는 제1 전극 가지부(210B)의 영역까지 배치될 수 있다. 제1 전극(210)의 제1 전극 가지부(210B) 상에 배치되는 제2A 절연층(521)과 제1 절연층(510)은 제1 전극 가지부(210B) 상에서 서로 이격되어 배치될 수 있다. 따라서, 제2A 절연층(521)은 제1 절연층(510)과 제1 내부 뱅크(411)가 중첩되는 제1 내부 뱅크(411)의 타 측면 상에는 배치되지 않을 수 있다.
제2B 절연층(522)은 제2 전극(220)의 제2 전극 가지부(220B) 상에 제2 내부 뱅크(412)의 상면과 중첩되도록 배치될 수 있다. 즉, 제2B 절연층(522)은 제2 내부 뱅크(412)의 상면과 중첩되는 제2 전극 가지부(220B)의 영역에 전면적으로 배치된다. 제2 내부 뱅크(412) 상에 배치되는 제2B 절연층(522)은 제2 내부 뱅크(412)의 측면과 중첩되지 않을 수 있다. 따라서, 제2B 절연층(522)은 제1 내부 뱅크(411) 상에 배치되는 제2A 절연층(521)과 상이하게 제2 내부 뱅크(412)의 상면에서 외측으로 연장되지 않을 수 있다. 제2 전극(220)의 제2 전극 가지부(220B) 상에 배치되는 제2B 절연층(522)과 제1 절연층(510)은 제2 전극 가지부(220B) 상에서 서로 이격되어 배치될 수 있다. 제2 절연층(520)에 대한 상세한 설명은 도 7 내지 도 9에서 후술하기로 한다.
제3 절연층(530)은 제1 전극(210)의 제1 전극 가지부(210B)와 제2 전극(220)의 제2 전극 가지부(220B) 사이에 배치된 발광 소자(300) 상에 배치될 수 있다. 제3 절연층(530)은 발광 소자(300) 상에 배치되어 발광 소자(300)의 적어도 일부를 노출하도록 배치될 수 있다. 제3 절연층(530)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제3 절연층(530)은 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다. 예시적인 실시예에서, 제3 절연층(530)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510) 사이의 이격 공간에 배치될 수도 있다. 제3 절연층(530)은 표시 장치(10)의 제조 공정 상, 제1 절연층(510)과 발광 소자(300) 사이의 이격 공간을 충진하도록 형성될 수 있다. 이에 따라 제3 절연층(530)은 발광 소자(300)의 외면을 감싸도록 형성될 수 있다.
제3 절연층(530)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에서 배치될 수 있다. 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치된 제3 절연층(530)은 제2 방향(DR2)으로 연장되는 형상일 수 있다. 예를 들어, 제3 절연층(530)은 비아층(177) 상에서 평면상 섬형 또는 선형의 형상을 가질 수 있다. 일 실시예에 따르면, 제3 절연층(530)은 제1 서브 발광 영역(EMA1) 내에서 발광 소자(300)의 상부에 배치될 수 있다.
접촉 전극(260)은 제2 절연층(520) 및 제3 절연층(530) 상에 배치될 수 있다. 접촉 전극(260)은 제3 절연층(530)이 노출하는 발광소자(300) 및 발광 소자(300)가 노출하는 제1 절연층(510) 상에도 배치될 수 있다.
접촉 전극(260)은 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)은 제1 전극(210)의 제1 전극 가지부(210B) 상에 배치되는 제2 절연층(521) 상에 전면적으로 배치되고, 외측으로 연장되어 발광 소자(300) 상에 배치되는 제3 절연층(530) 상에 배치될 수 있다. 제2 접촉 전극(262)은 제2 전극(220)의 제2 전극 가지부(220B) 상에 배치되는 제2 절연층(520) 상에 전면적으로 배치되고, 외측으로 연장되어 발광 소자(300) 상에 배치되는 제3 절연층(530) 상에 배치될 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제3 절연층(530) 상에서 서로 이격되어 배치될 수 있다. 이에 따라 제1 접촉 전극(261)과 제2 접촉 전극(262)은 상호 절연될 수 있다.
상술한 바와 같이, 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 평면상 제2 방향(DR2)으로 연장되는 형상이며, 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)의 적어도 일부는 발광 소자(300)의 적어도 일 단부와 접촉할 수 있고, 제1 접촉 전극(261)과 제2 접촉 전극(262)의 다른 적어도 일부는 제1 전극(210)의 제1 전극 가지부(210B) 및/또는 제2 전극(220)의 제2 전극 가지부(220B)와 접촉할 수 있다.
구체적으로, 제1 접촉 전극(261)은 제1 내부 뱅크(411) 상에 배치되는 제2 절연층(520) 상에 배치되어, 후술할 제2 절연층(520)에 형성된 복수의 접촉 전극 컨택홀(520H, 도 7 참조)을 통해 제1 전극(210)의 제1 전극 가지부(210B)의 적어도 일부와 접촉할 수 있다. 제1 접촉 전극(261)은 제2 절연층(520)에 형성된 복수의 접촉 전극 컨택홀(520H)을 통해 제1 전극(210)과 전기적으로 연결되어 전기 신호를 인가받을 수 있다. 따라서, 제1 접촉 전극(261)의 적어도 일부 영역은 제1 전극(210)과 접촉하여 전기적으로 연결되고, 제1 접촉 전극(261)의 다른 영역은 발광 소자(300)의 일 단부와 접촉하여 전기적으로 연결됨으로써, 제1 전극(210)으로부터 전달되는 전기 신호는 제1 접촉 전극(261)을 통해 발광 소자(300)로 전달될 수 있다.
제2 접촉 전극(262)은 제2 내부 뱅크(412) 상에 배치되는 제2 절연층(520) 상에 배치되어, 후술할 제2 절연층(520)에 형성된 복수의 접촉 전극 컨택홀(520H, 도 7 참조)을 통해 제2 전극(220)의 제2 전극 가지부(220B)의 적어도 일부와 접촉할 수 있다. 제2 접촉 전극(262)은 제2 절연층(520)에 형성된 복수의 접촉 전극 컨택홀(520H, 도 7 참조)을 통해 제2 전극(220)과 전기적으로 연결되어 전기 신호를 인가받을 수 있다. 따라서, 제2 접촉 전극(262)의 적어도 일부 영역은 제2 전극(220)과 접촉하여 전기적으로 연결되고, 제2 접촉 전극(262)의 다른 영역은 발광 소자(300)와 제1 접촉 전극(261)이 접촉한 일 단부의 반대 단인 발광 소자(300)의 타 단부와 접촉하여 전기적으로 연결됨으로써, 제2 전극(220)으로부터 전달되는 전기 신호는 제2 접촉 전극(262)을 통해 발광 소자(300)로 전달될 수 있다.
접촉 전극(260)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(550)은 접촉 전극(260) 및 제3 절연층(530) 상에 배치될 수 있다. 패시베이션층(550)은 비아층(177) 상에 배치되는 부재들 상에 전면적으로 배치되어 비아층(177) 상에 배치되는 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
제1 절연층(510), 제2 절연층(520), 제3 절연층(530), 및 패시베이션층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530), 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 7은 일 실시예에 따른 일 서브 화소의 서브 발광층(EMA)에 배치되는 복수의 전극, 복수의 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다. 도 8은 도 7의 B 부분을 확대한 확대도이다. 도 9는 도 7의 IX-IX' 선을 따라 자른 일 예를 보여주는 단면도이다.
도 7 내지 도 9를 참조하면, 제1 서브 발광 영역(EMA1)에 배치되는 복수의 발광 소자(300)는 제1 발광 소자(300A), 제2 발광 소자(300B), 및 제3 발광 소자(300C)를 포함할 수 있다. 제1 발광 소자(300A), 제2 발광 소자(300B), 및 제3 발광 소자(300C)는 상술한 발광 소자(300)와 실질적으로 동일할 수 있다. 따라서 각 발광 소자(300A, 300B, 300C)의 구조 및 형상에 대한 설명은 상술한 발광 소자(300)의 설명으로 대체하기로 한다.
이하에서는, 복수의 발광 소자(300)가 배치되는 영역에 따른 제2 절연층(520)의 구조에 대하여 상세하게 설명하기로 한다.
표시 장치(10)의 복수의 발광 소자(300) 중 적어도 일부의 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이의 이격 공간에 배치되고, 복수의 발광 소자(300) 중 다른 일부의 발광 소자(300)는 제1 내부 뱅크(411)의 상면과 중첩되는 제1 전극 가지부(210B)의 일부 영역 및/또는 제2 내부 뱅크(412)의 상면과 중첩되는 제2 전극 가지부(220B)의 일부 영역 상에 배치되고, 복수의 발광 소자(300) 중 나머지 발광 소자(300)는 제1 서브 발광 영역(EMA1) 내에서 제1 전극 가지부(210B)의 외측에 배치될 수 있다. 이하에서는, 제1 전극 가지부(210B)의 외측은 제1 전극 가지부(210B)의 제1 방향(DR1) 양 측 중 제2 전극 가지부(220B)와 대향하는 일 측의 반대 측으로 정의하기로 한다.
제1 발광 소자(300A)는 복수의 발광 소자(300) 중 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이의 이격 공간에 배치되는 발광 소자들로 정의되고, 제2 발광 소자(300B)는 복수의 발광 소자(300) 중 제1 내부 뱅크(411)의 상면과 중첩되는 제1 전극 가지부(210B)의 영역 및/또는 제2 내부 뱅크(412)의 상면과 중첩되는 제2 전극 가지부(220B)의 영역 상에 배치되는 발광 소자들로 정의되고, 제3 발광 소자(300C)는 복수의 발광 소자(300) 중 제1 서브 발광 영역(EMA1) 내에서 제1 전극 가지부(210B)의 외측에 배치되는 발광 소자들로 정의될 수 있다.
제1 발광 소자(300A)는 도 2 내지 도 5에서 상술한 발광 소자(300)와 실질적으로 동일할 수 있다. 따라서, 제1 발광 소자(300A)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이의 이격 공간에 배치될 수 있다. 제1 발광 소자(300A)의 연장된 일 방향은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)이 이격 배치된 방향, 즉 제1 방향(DR1)과 대체로 평행할 수 있다. 따라서, 제1 발광 소자(300A)이 양 단부 중 하나는 제1 전극 가지부(210B)와 중첩되고, 제1 발광 소자(300A)와 양 단부 중 다른 하나는 제2 전극 가지부(220B)와 중첩될 수 있다. 다만, 이에 제한되지 않고 제1 발광 소자(300A)의 양 단부가 제1 전극 가지부(210B) 및/또는 제2 전극 가지부(220B)와 중첩하여 배치되지 않을 수도 있다. 이 경우에도 상술한 바와 같이, 제1 발광 소자(300A)는 접촉 전극(260)에 의해 제1 전극 가지부(210B) 및/또는 제2 전극 가지부(220B)와 전기적으로 연결될 수 있다.
제2 발광 소자(300B)는 제1 전극 가지부(210B) 및/또는 제2 전극 가지부(220B) 상에 배치될 수 있다. 제2 발광 소자(300B)는 제1 내부 뱅크(411) 및/또는 제2 내부 뱅크(412)의 상면 상에 배치되는 제1 전극 가지부(210B) 및/또는 제2 전극 가지부(220B)의 상면에 배치될 수 있다. 제2 발광 소자(300B)는 제1 전극 가지부(210B) 및/또는 제2 전극 가지부(220B)의 상면에 방향성 없이 무작위로 배치될 수 있다. 즉, 연장된 일 방향이 제1 방향(DR1)과 대체로 평행한 제1 발광 소자(300A)와는 상이하게 제2 발광 소자(300B)의 연장된 일 방향은 제1 방향(DR1)과 평행할 수도 있고 소정의 각도를 가지고 기울어져 배치될 수도 있다.
제3 발광 소자(300C)는 제1 전극 가지부(210B)의 외측, 즉 제2 전극 가지부(220B)와 대향하는 제1 전극 가지부(210B)의 반대 측에 배치될 수 있다. 제3 발광 소자(300C)는 제2 전극 가지부(220B)와 대향하는 제1 전극 가지부(210B)의 반대 측에 배치되는 제1 절연층(510) 상에 배치될 수 있다. 제3 발광 소자(300C)는 제1 절연층(510)의 상면에 방향성 없이 무작위로 배치될 수 있다. 즉, 제3 발광 소자(300C)의 연장된 일 방향은 제1 방향(DR1)과 평행할 수도 있고 소정의 각도를 가지고 기울어져 배치될 수도 있다.
표시 장치(10)의 제조 공정 중 발광 소자(300)들은 제1 전극(210)과 제2 전극(220) 상에 분사되고, 각 전극(210, 220)에는 발광 소자(300)를 정렬하기 위한 전기 신호가 인가될 수 있다. 상기 전기 신호가 인가되면 전극(210, 220)들 사이에는 전계가 형성되고, 발광 소자(300)는 상기 전계에 의해 위치 및 배향 방향이 변하면서 전극(210, 220) 사이에 배치될 수 있다. 발광 소자(300)들 중 일부는 제1 발광 소자(300A)와 같이 상기 전계에 의해 전극(210, 220) 사이에 원활하게 배치되는 반면, 제2 발광 소자(300B) 및 제3 발광 소자(300C)와 같이 일부 발광 소자(300)들은 전극(210, 220)의 상부, 또는 각 전극(210, 220)이 대향하는 공간 이외의 영역에 배치될 수도 있다.
제1 발광 소자(300A)의 경우, 상부에 제3 절연층(530)이 배치되어 그 위치가 고정되고, 양 단부가 각각 접촉 전극(261, 262)에 의해 각 전극(210, 220)과 전기적으로 연결된다. 반면에, 제2 발광 소자(300B) 및 제3 발광 소자(300C)는 각 전극(210, 220)과 전기적으로 연결되지 않은 상태로 남게되는데, 이들은 후속 공정 중에 유실되어 표시 장치(10) 내에 이물질로 남게 될 수도 있다. 일 실시예에 따른 표시 장치(10)는 제1 발광 소자(300A) 상에 배치되는 제3 절연층(530)을 포함함과 동시에 제2 발광 소자(300B) 및 제3 발광 소자(300C)들 상에 배치되는 제2 절연층(520)을 더 포함하여 이들이 표시 장치(10)의 제조 공정 중 유실되는 것을 방지할 수 있다.
구체적으로 설명하면, 제2 절연층(520)은 평면상 비아층(177) 상에 전면적으로 배치되되, 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)의 이격 공간에 배치되는 제1 절연층(510)을 노출하도록 배치될 수 있다. 제1 전극 가지부(210B) 및 제2 전극 가지부(220B) 상에 배치되는 제2 절연층(520)의 일부 영역에는 제2 절연층(520)을 관통하는 복수의 접촉 전극 컨택홀(520H)이 형성될 수 있다. 제1 전극 가지부(210B) 외측에 배치되는 제2 절연층(520)의 나머지 영역에는 복수의 접촉 전극 컨택홀(520H)이 형성되어 있지 않을 수 있다. 제2 절연층(520)을 관통하는 복수의 접촉 전극 컨택홀(520H)을 통해 후술하는 바와 같이, 제2 절연층(520) 상에 배치되는 접촉 전극(260)이 각 전극 가지부(210B, 220B)의 상면과 물리적으로 접촉할 수 있다.
제1 전극 가지부(210B) 및/또는 제2 전극 가지부(220B) 상에 배치되는 제2 절연층(520)은 제2 발광 소자(300B)와 제2 발광 소자(300B)가 노출하는 제1 전극 가지부(210B) 또는 제2 전극 가지부(220B)의 상면을 덮도록 배치될 수 있다. 따라서, 제1 전극 가지부(210B) 및/또는 제2 전극 가지부(220B) 상에 배치되는 제2 절연층(520)의 하면의 일부 영역은 제2 발광 소자(300B)의 절연막(380)과 접촉하고, 제2 절연층(520)의 하면의 나머지 영역은 제1 전극 가지부(210B) 또는 제2 전극 가지부(220B)의 상면과 접촉할 수 있다.
제1 전극 가지부 (210B) 및/또는 제2 전극 가지부(220B) 상에 배치되는 제2 절연층(520)에는 복수의 접촉 전극 컨택홀(520H)이 형성되어 있을 수 있다. 복수의 접촉 전극 컨택홀(520H)은 제2 절연층(520)을 제3 방향(또는 두께 방향, DR3)으로 완전히 관통하여 형성될 수 있다.
평면상 복수의 접촉 전극 컨택홀(520H)은 면적이 서로 동일한 원형일 수 있다. 제2 절연층(520)에 형성된 각 접촉 전극 컨택홀(520H)의 평면 형상은 소정의 직경(W2)을 가지는 원형일 수 있다. 다만, 이에 제한되지 않고, 복수의 접촉 전극 컨택홀(520H)의 평면 형상은 정사각형, 타원, 직사각형 등의 다른 형상으로 적용되거나, 각 접촉 전극 컨택홀(520H)의 평면 형상의 크기는 서로 다를 수도 있다.
각 접촉 전극 컨택홀(520H)은 소정의 간격을 두고 이격되어 형성될 수 있다. 복수의 접촉 전극 컨택홀(520H)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 소정의 간격을 두고 이격되어 형성될 수 있다. 예시적인 실시예에서, 제1 방향(DR1)으로 인접한 두 접촉 전극 컨택홀(520H) 사이의 간격과 제2 방향(DR2)으로 인접한 두 접촉 전극 컨택홀(520H) 사이의 간격은 서로 동일할 수 있다. 다만, 이에 제한되는 것은 아니며, 개별 접촉 전극 컨택홀(520H)의 형상에 따라 제1 방향(DR1)으로 인접한 두 접촉 전극 컨택홀(520H) 사이의 간격과 제2 방향(DR2)으로 인접한 두 접촉 전극 컨택홀(520H) 사이의 간격은 서로 다를 수도 있다. 도면에는 제2 절연층(520)에 형성되는 복수의 접촉 전극 컨택홀(520H)이 제1 방향(DR1)으로 두 개가 배치되도록 형성되어 있으나, 제2 절연층(520)에 형성되는 복수의 접촉 전극 컨택홀(520H)의 배치 및 개수는 이에 제한되지 않고 다양하게 형성될 수 있다.
제2 절연층(520)에 형성되는 복수의 접촉 전극 컨택홀(520H)은 제2 절연층(520)의 하부에 배치되는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)(또는 제1 전극(210)과 제2 전극(220))의 적어도 일부를 노출시킬 수 있다. 또한, 제2 절연층(520)에 형성되는 복수의 접촉 전극 컨택홀(520H)은 접촉 전극 컨택홀(520H)과 제3 방향(DR3)으로 중첩되는 제2 절연층(520)의 하부에 배치된 제2 발광 소자(300B)의 적어도 일부를 노출시킬 수 있다.
이하에서는, 도 8을 참조하여, 각 접촉 전극 컨택홀(520H)과 제2 전극 가지부(220B) 상에 배치되는 제2 발광 소자(300B)의 길이(h)의 상대적인 크기를 상세히 설명하기로 한다. 이하에서 상세히 설명하는 제2 전극 가지부(220B)와 제2 발광 소자(300B) 사이의 관계는 제1 전극 가지부(210B)와 제2 발광 소자(300B) 사이의 관계에도 동일하게 적용할 수 있음은 물론이다.
각 접촉 전극 컨택홀(520H)의 직경(W2)은 발광 소자(300, 또는 300B)의 높이(h)보다 작을 수 있다. 예시적인 실시예에서, 발광 소자(300)의 길이(h)는 2.5㎛ 내지 4.5㎛의 범위를 가질 수 있고, 각 접촉 전극 컨택홀(520H)의 직경(W2)은 발광 소자(300)의 길이(h)보다 작게 형성될 수 있다. 예를 들어, 발광 소자(300)의 길이(h)가 3.5㎛인 경우, 접촉 전극 컨택홀(520H)의 직경(W2)은 3.5㎛보다 작을 수 있다. 다만, 이 경우에도 후술할 각 접촉 전극(261, 262)과 각 전극(210, 220, 또는 가지 전극부(210B, 220B))의 접촉 면적을 증가시키기 위해서 접촉 전극 컨택홀(520H)의 직경(W2)은 3.5㎛보다 작은 범위 내에서 최대한 크게 형성될 수 있다. 따라서, 제2 전극 가지부(220B) 상에 방향성 없이 무작위로 배치되는 제2 발광 소자(300B)는 제2 절연층(520)의 접촉 전극 컨택홀(520H)에 의해 제3 방향(DR3)으로 완전히 노출되지 않을 수 있다.
따라서 접촉 전극 컨택홀(520H)과 제2 발광 소자(300B)가 두께 방향(DR3)으로 중첩되어 배치되는 경우에도, 제2 발광 소자(300B)의 적어도 일부 상에는 제2 절연층(520)이 배치되어, 제2 발광 소자(300B)는 제2 발광 소자(300B)의 적어도 일부 상에 배치되는 제2 절연층(520)에 의해 제2 전극 가지부(220B) 상에 고정될 수 있다. 또한, 접촉 전극 컨택홀(520H)의 직경(W2)을 제2 발광 소자(300B)의 높이(h)보다 작게 형성함으로써, 접촉 전극 컨택홀(520H)을 통해 제2 발광 소자(300B)가 제2 전극 가지부(220B) 상에서 다른 부재 상으로 이동하는 것을 방지할 수 있다. 따라서, 복수의 접촉 전극 컨택홀(520H)이 형성된 제2 절연층(520)은 제2 발광 소자(300B)를 제1 전극 가지부(210B) 및/또는 제2 전극 가지부(220B) 상에 고정하고, 제1 전극 가지부(210B) 및 제2 전극 가지부(220B) 이외의 다른 부재 상으로 이동하는 것을 방지하는 역할을 할 수 있다.
다시 도 7 및 도 9를 참조하면, 제1 전극 가지부(210B) 상에 배치되는 제2 절연층(520)은 제1 전극 가지부(210B)의 상면에 배치되고, 제1 전극 가지부(210B)으로부터 외측으로 연장되어 제1 절연층(510) 상에도 배치될 수 있다.
제1 전극 가지부(210B)의 외측에 배치되는 제1 절연층(510) 상의 적어도 일부 영역에는 제3 발광 소자(300C)가 배치될 수 있다. 제2 절연층(520)은 제3 발광 소자(300C)가 노출하는 제1 절연층(510) 및 제3 발광 소자(300C)을 덮도록 배치될 수 있다. 상술한 바와 같이, 제1 전극 가지부(210B)의 외측에 배치되는 제2 절연층(520)에는 복수의 접촉 전극 컨택홀(520H)이 형성되어 있지 않을 수 있다. 따라서, 제2 절연층(520)은 제3 발광 소자(300C) 및 제3 발광 소자(300C)가 노출하는 제1 절연층(510)을 완전히 덮도록 배치될 수 있다.
도 9를 참조하면, 상술한 바와 같이, 접촉 전극(260)은 제2 절연층(520) 상에 배치될 수 있다. 접촉 전극(260)은 제2 절연층(520)에 형성된 복수의 접촉 전극 컨택홀(520H)을 통해 접촉 전극(260)의 하부에 배치되는 각 전극(210, 220)의 상면과 물리적으로 접촉할 수 있다.
구체적으로, 제1 접촉 전극(261)은 제1 전극(210, 또는 제1 전극 가지부(210B)) 상에 배치되는 제2 절연층(520) 상에 배치될 수 있다. 제1 접촉 전극(261)은 제2 절연층(520)의 복수의 접촉 전극 컨택홀(520H)을 통해 제1 전극(210, 또는 제1 전극 가지부(210B))과 물리적으로 접촉할 수 있다. 제1 접촉 전극(261)과 제1 전극 가지부(210B)은 접촉 전극 컨택홀(520B)을 통해 접촉하여 전기적으로 연결될 수 있다. 따라서, 제1 접촉 전극(261)은 접촉 전극 컨택홀(520B)을 통해 제1 전극(210)과 전기적으로 연결되어, 제1 전극(210)으로부터 제1 발광 소자(300A)에 전기 신호를 전달할 수 있다.
마찬가지로, 제2 접촉 전극(262)은 제2 전극(220, 또는 제2 전극 가지부(220B)) 상에 배치되는 제2 절연층(520) 상에 배치될 수 있다. 제2 접촉 전극(262)은 제2 절연층(520)의 복수의 접촉 전극 컨택홀(520H)을 통해 제2 전극(220, 또는 제2 전극 가지부(220B))과 물리적으로 접촉할 수 있다. 제2 접촉 전극(262)과 제2 전극 가지부(220B)은 접촉 전극 컨택홀(520B)을 통해 접촉하여 전기적으로 연결될 수 있다. 따라서, 제2 접촉 전극(262)은 접촉 전극 컨택홀(520B)을 통해 제2 전극(220)과 전기적으로 연결되어, 제2 전극(220)으로부터 제1 발광 소자(300A)에 전기 신호를 전달할 수 있다.
제2 발광 소자(300B) 및 제3 발광 소자(300C)는 제1 발광 소자(300A)와 달리 전극(210, 220) 상에 배치되어 각 전극(210, 220)들과 전기적으로 연결되지 않을 수 있다. 제2 절연층(520)은 제2 발광 소자(300B) 및 제3 발광 소자(300C)를 덮도록 배치되어 이들이 표시 장치(10)의 제조 공정 중 유실되는 것을 방지할 수 있다.
또한, 제2 절연층(520)은 복수의 접촉 전극 컨택홀(520H)을 포함하므로, 접촉 전극(261, 262)들은 각 전극(210, 220)과 접촉할 수 있고, 양 단부가 접촉 전극(261, 262)들과 접촉하는 제1 발광 소자(300A)는 전기 신호를 전달 받아 특정 파장대의 광을 방출할 수 있다. 일 실시예에 따른 표시 장치(10)는 서로 다른 위치에 배치되는 복수의 발광 소자(300)들을 포함하고, 이들 중 일부를 덮도록 배치된 제2 절연층(520)을 포함하여, 발광 소자(300)들 중 일부가 표시 장치(10) 내에서 이물질로 남게 되는 것을 방지할 수 있다.
이하, 제1 절연층(510) 및/또는 제2 절연층(520)에 관한 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 10은 도 7의 IX-IX' 선을 따라 자른 다른 예를 보여주는 단면도이다.
도 10의 실시예는 제1 절연층(510)이 각 전극(210, 220) 상에도 배치되는 점이 도 9의 실시예와 차이점이다. 이하 도 10 내지 도 13에서는, 제1 전극(210)은 제1 전극(210)의 제1 전극 가지부(210B)로, 제2 전극(220)은 제2 전극(220)의 제2 전극 가지부(220B)로 이해할 수 있다.
구체적으로, 제1 절연층(510)은 각 전극(210, 220) 및 각 전극(210, 220) 이 노출하는 비아층(177) 상에 전면적으로 배치될 수 있다. 제1 전극(210) 및/또는 제2 전극(220) 상에 배치되는 제1 절연층(510)의 상면에는 제2 발광 소자(300B) 및 제2 절연층(520)이 배치될 수 있다.
제2 절연층(520)의 하부에 배치되는 제1 절연층(510)에는 제1 전극(210) 및 또는 제2 전극(220)의 상면의 적어도 일부를 노출하는 접촉 전극 컨택홀이 형성될 수 있다. 제1 절연층(510)에 형성되는 복수의 접촉 전극 컨택홀을 대체로 제2 절연층(520)에 형성되는 복수의 접촉 전극 컨택홀(520H)과 동일한 위치에 형성되나, 제1 절연층(510)과 제2 절연층(520)에 형성되는 복수의 접촉 전극 컨택홀(520H) 사이에 제2 발광 소자(300B)가 개재되는 경우, 제1 절연층(510)에는 접촉 전극 컨택홀이 형성되지 않을 수 있다.
비아층(177), 내부 뱅크(410), 및 각 전극(210, 220) 상에 제1 절연층(510)을 전면적으로 배치하고, 복수의 발광 소자(300)를 잉크젯 프린팅 장치를 이용하여 발광 소자(300)가 분산된 잉크를 분사한 후, 제2 절연층(520)을 배치한 후, 이어 복수의 접촉 전극 컨택홀(520H)을 형성하는 경우, 도 10의 표시 장치(10)의 구조가 형성될 수 있다.
본 실시예의 경우, 각 전극(210, 220) 상에 배치되는 제2 발광 소자(300B)와 각 전극(210, 220) 사이에 제1 절연층(510)이 개재되어 각 전극(210, 220)과 제2 발광 소자(300B)가 전기적으로 절연될 수 있다. 따라서, 제1 전극(210) 또는 제2 전극(220)으로부터 제2 발광 소자(300B)에 전기 신호가 전달되는 것을 방지할 수 있다. 제1 절연층(510)이 비아층(177) 및 각 전극(210, 220)이 상에 전면적으로 배치되어 각 접촉 전극(261, 262)과 각 전극(210, 220)이 제1 절연층(510)에 의해 절연되는 경우에도, 복수의 접촉 전극 컨택홀(520H)에 의해 물리적으로 접촉함으로써, 전기적으로 연결될 수 있다.
도 11은 도 7의 IX-IX' 선을 따라 자른 또 다른 예를 보여주는 단면도이다. 도 11의 실시예에서는 제1 접촉 전극(261) 상에 배치된 제4 절연층(570)을 더 포함하는 점이 도 9의 실시예와 차이점이다.
도 11을 참조하면, 표시 장치(10)는 제1 접촉 전극(261) 상에 배치되고, 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시키는 제4 절연층(570)을 더 포함할 수 있다. 제4 절연층(570)은 제1 접촉 전극(261)을 덮도록 배치되되, 제1 발광 소자(300A)가 제2 접촉 전극(262)과 연결될 수 있도록 제1 발광 소자(300A)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제4 절연층(570)은 제3 절연층(530)의 상면에서 제1 접촉 전극(261) 및 제2 절연층(520)과 부분적으로 접촉할 수 있다. 제4 절연층(570)은 제3 절연층(530)의 상에서 제1 접촉 전극(261)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제4 절연층(540)은 제1 접촉 전극(261)을 보호함과 동시에, 이를 제2 접촉 전극(262)과 전기적으로 절연시킬 수 있다.
제4 절연층(570)의 제2 접촉 전극(262)이 배치된 방향의 측면은 제3 절연층(530)의 일 측면과 정렬될 수 있다. 다만, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제4 절연층(570)은 제1 절연층(510)과 같이 무기물 절연성 물질을 포함할 수 있다.
제1 접촉 전극(261)은 제1 전극(210)과 제4 절연층(570) 사이에 배치되고, 제2 접촉 전극(262)은 제4 절연층(570) 상에 배치될 수 있다. 제2 접촉 전극(262)은 부분적으로 제1 절연층(510), 제2 절연층(520), 제3 절연층(530), 제4 절연층(570), 제2 전극(220) 및 발광 소자(300)와 접촉할 수 있다. 제2 접촉 전극(262)의 제1 전극(210)이 배치된 방향의 일 단부는 제4 절연층(570) 상에 배치될 수 있다.
패시베이션층(550)은 제4 절연층(570) 및 제2 접촉 전극(262) 상에 배치되어, 이들을 보호하도록 배치될 수 있다. 이하, 중복되는 설명은 생략한다.
도 12는 도 7의 IX-IX' 선을 따라 자른 또 다른 예를 보여주는 단면도이다. 도 12의 실시예에서는 각 전극(210, 220) 상에 배치되는 제2 절연층(520)이 제1 절연층(510)이 노출하는 각 전극(210, 220)의 상면까지 배치되는 점이 도 9의 실시예와 차이점이다.
도 12를 참조하면, 각 전극(210, 220) 상에 배치되는 제2 절연층(520)은 각 내부 뱅크(411, 412)의 상면에 전면적으로 배치되고 외측으로 연장되어 각 내부 뱅크(411, 412)의 측면과 두께 방향(DR3)으로 중첩되도록 배치될 수 있다. 제1 절연층(510)이 노출하는 각 내부 뱅크(411, 412)의 측면 상에 배치된 각 전극(210, 220)에는 제2 절연층(520)이 전면적으로 배치될 수 있다. 제1 절연층(510)과 제2 절연층(520)은 적어도 일부 물리적으로 접촉할 수 있다. 도면에는, 제2 절연층(520)이 제1 절연층(510)의 상면의 일부와 중첩되도록 도시하였으나, 이에 제한되지 않고 제2 절연층(520)은 제1 절연층(510)의 상면과 측면의 적어도 일부까지 덮도록 배치될 수도 있다.
본 실시예의 경우, 각 전극(210, 220)과 각 접촉 전극(261, 262) 사이에 제1 절연층(510) 및 제2 절연층(520)이 개재되어 전기적으로 절연될 수 있으나, 제2 절연층(520)에 형성되는 복수의 접촉 전극 컨택홀(520H)에 의해 각 전극(210, 220)과 각 접촉 전극(261, 262)은 물리적으로 접촉하여, 전기적으로 연결될 수 있다. 따라서, 이 경우에도 각 접촉 전극(261, 262)을 통해 각 전극(210, 220)으로부터 제1 발광 소자(300A)에 전기 신호를 전달할 수 있다.
도 13은 다른 실시예에 따른 제2 전극 가지부, 제2 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다. 도 14는 또 다른 실시예에 따른 제2 전극 가지부, 제2 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다. 도 15는 또 다른 실시예에 따른 제2 전극 가지부, 제2 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다. 도 16은 또 다른 실시예에 따른 제2 전극 가지부, 제2 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다. 도 17은 또 다른 실시예에 따른 제2 전극 가지부, 제2 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다.
도 13 내지 도 17에는 제2 전극 가지부(220B) (또는 제2 전극(220)) 상에 배치되는 제2 절연층에 형성되는 접촉 전극 컨택홀의 형상에 대한 다양한 실시예를 나타낸다. 이하의 실시예의 제2 절연층에 형성되는 접촉 전극 컨택홀의 형상은 제1 전극 가지부(210B, 또는 제1 전극(210)) 상에 배치되는 제2 절연층에 형성되는 접촉 전극 컨택홀에도 적용될 수 있음은 물론이다.
도 13을 참조하면, 본 실시예에 따른 제2 절연층(520_1)에 형성되는 접촉 전극 컨택홀(520H_1)은 매쉬(Mesh) 구조로 형성될 수 있다. 따라서, 각 전극(210, 220) 상에 배치되는 제2 절연층(520_1)의 평면 형상은 복수의 정사각형이 패턴화된 형상일 수 있다. 다만, 이에 제한되지 않고 제2 절연층(520_1)의 평면 형상은 복수의 직사각형이 패턴화된 형상일 수도 있다. 이 경우에도, 매쉬(Mesh) 구조로 형성되는 접촉 전극 컨택홀(520H_1)의 제1 방향(DR1) 및 제2 방향(DR2)의 폭은 발광 소자(300)의 길이(h)보다 작을 수 있다. 따라서, 제2 발광 소자(300B)가 접촉 전극 컨택홀(520H_1)을 통해 다른 부재로 이동하는 것을 방지할 수 있다.
도 14를 참조하면, 본 실시예에 따른 제2 절연층(520_2)에 형성되는 접촉 전극 컨택홀(520H_2)의 형상은 각 전극(210, 220)의 제1 방향(DR1) 양측에 제2 방향(DR2)으로 연장되도록 배치되고, 제1 방향(DR1) 양측에 배치된 접촉 전극 컨택홀(520H_2) 사이에 X자 형이 제2 방향(DR2)으로 연속되도록 더 배치될 수 있다. 이 경우에도, 접촉 전극 컨택홀(520H_2)의 폭을 발광 소자(300)의 길이(h)보다 작게 형성함으로써, 제2 발광 소자(300B)가 접촉 전극 컨택홀(520H_2)을 통해 다른 부재로 이동하는 것을 방지할 수 있다.
도 15를 참조하면, 본 실시예에 따른 제2 절연층(520_3)의 복수의 접촉 전극 컨택홀(520H_3)은 도 7의 제2 절연층(520)에서 복수의 접촉 전극 컨택홀(520H)을 제외한 영역과 동일한 형상임을 예시한다. 구체적으로, 제2 절연층(520_3)은 평면 형상은 소정의 직경을 가지는 원형이 패턴화된 형상일 수 있다. 제2 절연층(520_3)에 의해 복수의 제2 발광 소자(300B)가 각 전극(210, 220) 상에서 이동하지 않고 고정되기 위해서는 제2 절연층(520_3)을 이루는 복수의 패턴화된 각 원형의 직경은 발광 소자(300)의 길이(h)보다 크게 형성되어야 한다.
도 16을 참조하면, 본 실시예에 따른 제2 절연층(520_4) 상에 배치되는 복수의 접촉 전극 컨택홀(520H_4)의 배열이 홀수 행에서는 동일한 행에 두 개의 접촉 전극 컨택홀(520H_4)이 배치되고, 짝수 행에서는 동일한 행에 한 개의 접촉 전극 컨택홀(520H_4)이 배치되는 점에서 도 7의 실시예와 차이가 있다. 이 경우에도, 각 접촉 전극 컨택홀(520H_4)의 직경(W2)은 각 발광 소자(300)의 길이(h)보다 작게 형성될 수 있다.
도 17을 참조하면, 본 실시예에 따른 제2 절연층(520_5) 상에 배치되는 각 접촉 전극 컨택홀(520H_5)의 폭이 도 7의 실시예의 제2 절연층(520_5) 상에 배치되는 각 접촉 전극 컨택홀(520H_5)의 폭보다 작은 점이 차이점이다. 본 실시예의 경우, 제2 절연층(520_5) 상에 배치되는 각 접촉 전극 컨택홀(520H_5)의 폭이 작게 형성되지만 제1 방향(DR1) 및 제2 방향(DR2)으로 배열되는 복수의 접촉 전극 컨택홀(520H_5)의 개수가 증가하여 각 접촉 전극(261, 262)과 각 전극 가지부(210B, 220B) (또는 각 전극(210, 220))의 접촉 면적이 증가할 수 있다.
도 18은 다른 실시예에 따른 일 서브 화소의 제1 서브 발광층에 배치되는 복수의 전극, 복수의 발광 소자, 및 제2 절연층의 상대적인 배치를 나타내는 배치도이다.
도 18을 참조하면, 도 18의 실시예는, 제1 전극 가지부(210B) 상에 배치되는 제2 절연층(520)에 형성된 복수의 접촉 전극 컨택홀(520H)과 제2 전극 가지부(220B) 상에 배치되는 제2 절연층(520)에 형성된 복수의 접촉 전극 컨택홀(520H)의 패턴이 서로 상이한 점이 도 7의 실시예와 차이점이다. 구체적으로, 제1 전극 가지부(210B) 상에 배치되는 제2 절연층(520)에 형성된 복수의 접촉 전극 컨택홀(520H)의 패턴은 도 7의 실시예와 동일하고, 제2 전극 가지부(220B) 상에 배치되는 제2 절연층(520)에 형성된 복수의 접촉 전극 컨택홀(520H)의 패턴은 도 16의 실시예와 동일하다. 다만, 이에 제한되지 않고 일 서브 화소(PXn)의 서브 발광 영역(EMAn)에 배치되는 복수의 가지 전극부(210B, 220B) 상에 배치되는 제2 절연층(520) 상에 형성된 복수의 접촉 전극 컨택홀(520H)의 개수 및 형상은 이격되어 배치되는 가지 전극부(210B, 220B)마다 다를 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극 220: 제2 전극
300: 발광 소자 410: 내부 뱅크
411: 제1 내부 뱅크 412: 제2 내부 뱅크
430: 외부 뱅크 510: 제1 절연층
520: 제2 절연층 530: 제3 절연층

Claims (20)

  1. 기판;
    상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극 사이에 배치된 제1 발광 소자;
    상기 제1 발광 소자와 이격되어 제1 전극 상에 배치된 제2 발광 소자; 및
    상기 제1 전극 상에 배치되고, 상기 제2 발광 소자를 부분적으로 덮는 절연층을 포함하되,
    상기 절연층은 상기 절연층을 관통하여 상기 제1 전극의 일부를 노출하는 적어도 하나의 접촉 전극 컨택홀을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 발광 소자의 길이는 상기 접촉 전극 컨택홀의 직경보다 큰 표시 장치.
  3. 제2 항에 있어서,
    상기 접촉 전극 컨택홀 중 적어도 일부는 상기 제2 발광 소자와 중첩하도록 위치하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 발광 소자는 적어도 일부 영역이 상기 제1 전극과 직접 접촉하는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 발광 소자는 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결되되, 상기 제2 발광 소자는 상기 제2 전극과 전기적으로 연결되지 않는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극, 및 상기 제1 발광 소자의 타 단부 및 상기 제2 전극과 접촉하는 제2 접촉 전극을 더 포함하고,
    상기 제1 접촉 전극은 상기 접촉 전극 컨택홀을 통해 상기 제1 전극과 접촉하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 발광 소자는 일 단부가 상기 제1 접촉 전극과 접촉하고, 타 단부가 상기 절연층과 접촉하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 전극이 상기 제2 전극과 대향하는 일 측의 반대편 타 측에 배치된 제3 발광 소자를 더 포함하고,
    상기 절연층은 상기 제3 접촉 전극을 덮도록 배치된 표시 장치.
  9. 제8 항에 있어서,
    상기 제3 발광 소자는 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결되지 않는 표시 장치.
  10. 기판;
    상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극의 적어도 일부 영역을 덮도록 배치된 제1 절연층;
    상기 제1 전극 및 상기 제2 전극 사이에 배치된 제1 발광 소자;
    상기 제1 발광 소자와 이격되어 제1 전극 상에 배치된 제2 발광 소자;
    상기 제1 전극 상에 배치되고, 상기 제2 발광 소자를 부분적으로 덮는 제2 절연층; 및
    상기 제1 발광 소자 상에 배치되되 상기 제1 발광 소자의 양 단부를 노출하는 제3 절연층을 포함하고,
    상기 제2 절연층은 상기 제2 절연층을 관통하여 상기 제1 전극의 일부를 노출하는 적어도 하나의 제1 접촉 전극 컨택홀을 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 발광 소자의 일 단부 및 상기 제1 전극과 접촉하는 제1 접촉 전극, 및 상기 제1 발광 소자의 타 단부 및 상기 제2 전극과 접촉하는 제2 접촉 전극을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 절연층은 상기 제2 절연층을 관통하여 상기 제2 발광 소자의 일부를 노출하는 적어도 하나의 제2 접촉 전극 컨택홀을 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 발광 소자의 길이는 상기 제2 접촉 전극 컨택홀의 직경보다 큰 표시 장치.
  14. 제11 항에 있어서,
    상기 제1 절연층은 상기 제1 전극과 상기 제2 전극 사이에 배치되고,
    상기 제1 발광 소자는 상기 제1 절연층 상에 배치된 표시 장치.
  15. 제11 항에 있어서,
    상기 제1 절연층은 적어도 일부 영역이 상기 제1 전극 상에 배치되고,
    상기 제2 발광 소자는 상기 제1 전극 상에 배치된 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 접촉 전극 컨택홀은 상기 제1 절연층을 관통하여 상기 제1 전극의 일부를 노출하는 표시 장치.
  17. 제11 항에 있어서,
    상기 제2 절연층은 상기 제1 절연층과 이격된 표시 장치.
  18. 제11 항에 있어서,
    상기 제2 절연층은 상기 제1 절연층과 부분적으로 접촉하는 표시 장치.
  19. 제10 항에 있어서,
    상기 제1 전극이 상기 제2 전극과 대향하는 일 측의 반대편 타 측에 배치된 제3 발광 소자를 더 포함하고,
    상기 제2 절연층은 상기 제3 접촉 전극을 덮도록 배치된 표시 장치.
  20. 제19 항에 있어서,
    상기 제3 발광 소자는 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결되지 않는 표시 장치.

KR1020190116610A 2019-09-23 2019-09-23 표시 장치 KR20210035362A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190116610A KR20210035362A (ko) 2019-09-23 2019-09-23 표시 장치
US16/916,995 US11393798B2 (en) 2019-09-23 2020-06-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190116610A KR20210035362A (ko) 2019-09-23 2019-09-23 표시 장치

Publications (1)

Publication Number Publication Date
KR20210035362A true KR20210035362A (ko) 2021-04-01

Family

ID=74881183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190116610A KR20210035362A (ko) 2019-09-23 2019-09-23 표시 장치

Country Status (2)

Country Link
US (1) US11393798B2 (ko)
KR (1) KR20210035362A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20210102560A (ko) * 2020-02-11 2021-08-20 삼성디스플레이 주식회사 표시 장치
KR20230054536A (ko) * 2021-10-15 2023-04-25 삼성디스플레이 주식회사 표시 장치
KR20230102038A (ko) * 2021-12-29 2023-07-07 삼성디스플레이 주식회사 표시 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574603B1 (ko) * 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102493479B1 (ko) * 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR102503168B1 (ko) * 2018-02-08 2023-02-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102503172B1 (ko) * 2018-02-13 2023-02-27 삼성디스플레이 주식회사 표시 장치
KR102559514B1 (ko) * 2018-04-13 2023-07-27 삼성디스플레이 주식회사 표시 장치
KR102605335B1 (ko) * 2018-06-27 2023-11-27 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102559097B1 (ko) * 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102607727B1 (ko) * 2018-08-01 2023-11-29 삼성디스플레이 주식회사 표시 장치
KR102568353B1 (ko) * 2018-08-16 2023-08-18 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102581137B1 (ko) * 2018-08-29 2023-09-22 삼성디스플레이 주식회사 표시 장치
KR102608987B1 (ko) * 2018-09-07 2023-12-05 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 발광 소자를 구비한 표시 장치
KR102530811B1 (ko) * 2018-10-31 2023-05-09 엘지디스플레이 주식회사 표시 장치
KR102645630B1 (ko) * 2018-11-06 2024-03-08 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102621668B1 (ko) * 2018-11-08 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR102579915B1 (ko) * 2018-11-22 2023-09-18 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
US10991865B2 (en) * 2018-12-20 2021-04-27 Samsung Display Co., Ltd. Display device
KR20200097869A (ko) * 2019-02-08 2020-08-20 삼성디스플레이 주식회사 표시 장치
KR20200123900A (ko) 2019-04-22 2020-11-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210065238A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20210091050A1 (en) 2021-03-25
US11393798B2 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
US11798954B2 (en) Display device
KR20210035362A (ko) 표시 장치
US11670737B2 (en) Display device
US11749709B2 (en) Display device
US20220336527A1 (en) Light emitting device, manufacturing method therefor, and display device comprising same
KR20210124564A (ko) 표시 장치
KR20200138479A (ko) 표시 장치
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
US11967585B2 (en) Electrodes for light emitting element of a display device
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
CN113711360A (zh) 显示装置及其制造方法
KR20210039521A (ko) 표시 장치 및 이의 제조 방법
KR20210025144A (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
CN114651326A (zh) 显示装置
KR20210150631A (ko) 표시 장치 및 이의 제조 방법
US11811010B2 (en) Display device and method of fabricating the same
KR20210032618A (ko) 발광 소자 및 이를 포함하는 표시 장치
US11957003B2 (en) Display device and method of manufacturing the same
US20220223761A1 (en) Display device
US20220052107A1 (en) Display device
US20220102585A1 (en) Display device
KR20210132271A (ko) 표시 장치
KR20210055829A (ko) 표시 장치
KR20230142010A (ko) 표시 장치
KR20230141985A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal