KR20200123900A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200123900A
KR20200123900A KR1020190046831A KR20190046831A KR20200123900A KR 20200123900 A KR20200123900 A KR 20200123900A KR 1020190046831 A KR1020190046831 A KR 1020190046831A KR 20190046831 A KR20190046831 A KR 20190046831A KR 20200123900 A KR20200123900 A KR 20200123900A
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
light emitting
light
emitting device
Prior art date
Application number
KR1020190046831A
Other languages
English (en)
Inventor
임백현
공태진
김명희
김원규
유제원
이희근
태창일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190046831A priority Critical patent/KR20200123900A/ko
Priority to PCT/KR2020/002048 priority patent/WO2020218722A1/ko
Priority to CN202080030574.7A priority patent/CN113711360A/zh
Priority to US17/605,800 priority patent/US20220209070A1/en
Priority to EP20796287.9A priority patent/EP3961711A4/en
Publication of KR20200123900A publication Critical patent/KR20200123900A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치는 제1 전극, 상기 제1 전극 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고 적어도 일부 영역이 상기 제1 전극과 제1 방향으로 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 일 방향으로 연장된 형상을 갖는 적어도 하나의 제1 발광 소자를 포함하고, 상기 제1 절연층은 상기 제1 발광 소자의 외면을 부분적으로 감싸고, 적어도 일부의 제1 발광 소자는 연장된 상기 일 방향이 상기 제1 방향과 평행하다.

Description

표시 장치 및 이의 제조 방법{Display device and method for manufacturing the same}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 일 방향으로 연장된 발광 소자들을 포함하여, 발광 소자들이 각 전극에 수직한 방향으로 정렬된 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 상기 발광 소자를 전극에 수직한 방향으로 고정하는 공정을 포함하는 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 전극, 상기 제1 전극 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고 적어도 일부 영역이 상기 제1 전극과 제1 방향으로 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 일 방향으로 연장된 형상을 갖는 적어도 하나의 제1 발광 소자를 포함하고, 상기 제1 절연층은 상기 제1 발광 소자의 외면을 부분적으로 감싸고, 적어도 일부의 제1 발광 소자는 연장된 상기 일 방향이 상기 제1 방향과 평행하다.
상기 제1 발광 소자의 제1 단부는 상기 제1 전극과 부분적으로 접촉하고, 상기 제1 단부의 반대편 제2 단부는 상기 제2 전극과 접촉할 수 있다.
상기 제1 발광 소자의 연장된 상기 일 방향과 상기 제1 방향에 수직한 제2 방향이 이루는 예각은 80° 내지 90°의 범위를 가질 수 있다.
상기 제1 발광 소자는 제1 도전형 반도체, 제2 도전형 반도체 및 상기 제1 도전형 반도체와 상기 제2 도전형 반도체 사이에 배치된 활성층을 포함하고, 상기 제1 발광 소자 중 적어도 일부는 상기 제1 도전형 반도체, 상기 활성층 및 상기 제2 도전형 반도체가 상기 제1 방향을 따라 순차적으로 배치될 수 있다.
상기 제1 발광 소자는 상기 제1 도전형 반도체, 상기 제2 도전형 반도체 및 상기 활성층의 측면을 둘러싸는 절연막을 포함하고, 상기 절연막은 상기 제1 절연층과 부분적으로 접촉할 수 있다.
상기 제1 발광 소자 중 적어도 일부는 상기 활성층에서 방출된 광이 상기 제1 방향과 평행하게 진행할 수 있다.
상기 제2 전극과 상기 제1 절연층 사이에 배치된 제2 절연층 및 상기 제2 절연층이 둘러싸는 영역에 배치되어 상기 제1 절연층을 부분적으로 노출하는 개구 영역을 더 포함할 수 있다.
상기 제1 전극은 상기 개구영역 및 상기 제2 절연층의 적어도 일부 영역과 상기 제1 방향으로 중첩하고, 상기 제1 발광 소자는 상기 개구영역 내에서 상기 제1 전극과 상기 제2 전극 사이에 배치될 수 있다.
상기 제1 전극의 면적은 상기 개구영역의 면적보다 클 수 있다.
상기 제1 발광 소자의 상기 제2 단부는 부분적으로 상기 제1 절연층의 상면에서 돌출되고, 상기 제2 전극은 상기 제1 발광 소자의 돌출된 제2 단부를 둘러쌀 수 있다.
상기 제2 절연층의 두께는 상기 제1 발광 소자의 돌출된 제2 단부의 높이보다 클 수 있다.
상기 제1 발광 소자의 상기 일 방향으로 연장된 길이는 3㎛ 내지 6㎛의 범위를 가질 수 있다.
상기 제1 전극은 상면으로부터 돌출되어 상기 제1 발광 소자의 상기 제1 단부를 감싸는 제1 전극 돌출부를 더 포함할 수 있다.
상기 제1 전극과 상기 제1 방향에 수직한 제2 방향으로 이격되고, 상기 제2 전극의 적어도 일부 영역과 상기 제1 방향으로 대향하는 제3 전극 및 상기 제3 전극과 상기 제2 전극 사이에 배치된 제2 발광 소자를 더 포함하고, 상기 제1 절연층은 상기 제3 전극과 상기 제2 전극 사이에 배치될 수 있다.
상기 제2 절연층은 상기 제1 전극 및 상기 제3 전극과 상기 제1 방향으로 부분적으로 중첩하고, 상기 제1 전극과 상기 제3 전극은 상기 제2 절연층과 중첩하는 영역에서 서로 이격될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 제1 전극, 상기 제1 전극을 덮도록 배치된 제1 절연층 및 상기 제1 절연층 상에 부분적으로 배치된 제2 절연층을 포함하는 베이스부를 준비하는 단계, 일 방향으로 연장된 형상을 갖는 발광 소자를 상기 제1 절연층의 상면에 수직한 제1 방향으로 상기 제1 절연층 내에 삽입하는 단계 및 상기 제1 절연층 및 상기 제2 절연층을 덮도록 배치된 제2 전극을 형성하는 단계를 포함한다.
상기 발광 소자를 상기 제1 절연층 내에 삽입하는 단계는 상기 제1 전극 상부에 상기 발광 소자를 분사하는 단계, 상기 제1 전극의 상부에 전계를 형성하여 상기 발광 소자가 연장된 상기 일 방향이 상기 제1 방향에 평행하도록 상기 발광 소자를 정렬하는 단계 및 상기 발광 소자를 상기 제1 방향으로 상기 제1 절연층 내에 삽입하는 단계를 포함할 수 있다.
상기 제2 절연층은 상기 제1 절연층을 부분적으로 노출하는 개구영역을 포함하고, 상기 발광 소자는 상기 개구영역 내에서 상기 제1 절연층에 삽입될 수 있다.
상기 제2 전극을 형성하는 단계는 상기 제2 절연층 상에 분사된 상기 발광 소자를 제거하는 단계를 더 포함할 수 있다.
상기 발광 소자는 일 단부가 부분적으로 상기 제1 절연층 상에 돌출되고, 상기 제2 전극은 상기 일 단부를 감싸도록 형성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 복수의 발광 소자들이 서로 대향하는 각 전극 사이에 수직한 방향으로 정렬될 수 있다. 표시 장치의 제조 방법은 발광 소자들을 전극의 수직한 방향으로 삽입시키는 공정을 포함하고, 각 전극은 절연층을 사이에 두고 방향으로 두께방향으로 대향하여 일 방향으로 연장된 발광 소자들이 상기 두께 방향에 평행하도록 정렬될 수 있다. 상기 절연층은 발광 소자들이 삽입되어 이들을 고정시킬 수 있다.
이에 따라 발광 소자의 연장된 방향으로 방출된 광은 각 화소의 상부 방향으로 출사될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 3은 일 실시예에 따른 표시 장치의 일 화소의 개략적인 단면도이다.
도 4는 도 2의 IV-IV'선을 따라 자른 단면도이다.
도 5는 도 2의 일 서브 화소를 나타내는 평면도이다.
도 6은 도 3의 일 부분을 확대한 단면도이다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 9 내지 도 17은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 19는 도 18의 Ⅶ-Ⅶ'선을 따라 자른 단면도이다.
도 20은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 21은 다른 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 개략도이다.
도 22 내지 도 24는 도 21의 표시 장치의 제조 공정을 이용한 표시 장치의 제조 방법을 나타내는 개략도들이다.
도 25는 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있으나, 이에 제한되지 않고, 각 서브 화소(PXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3 개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
한편, 본 명세서에서 각 구성요소들을 지칭하는 '제1', '제2'등이 사용되나, 이는 상기 구성요소들을 단순히 구별하기 위해 사용되는 것이며, 반드시 해당 구성요소를 의미하는 것은 아니다. 즉, 제1, 제2 등으로 정의된 구성이 반드시 특정 구조 또는 위치에 제한되는 구성은 아니며, 경우에 따라서는 다른 번호들이 부여될 수 있다. 따라서, 각 구성요소들에 부여된 번호는 도면 및 이하의 서술을 통해 설명될 수 있으며, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA)과 비발광 영역(NEM)으로 정의되는 영역을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 발광 소자(300)는 후술할 바와 같이 활성층(330, 도 7에 도시)을 포함하고, 활성층(330)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 즉, 발광 소자(300)의 활성층(330)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 각 서브 화소(PXn)의 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 또한, 이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
비발광 영역(NEM)은 발광 영역(EMA) 이외의 영역으로, 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
각 화소(PX) 또는 각 서브 화소(PXn)와 인접한 다른 화소(PX) 또는 서브 화소(PXn) 사이에는 제2 절연층(520)이 배치될 수 있다. 제2 절연층(520)은 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분을 포함하여 각 서브 화소(PXn)의 경계에 배치됨으로써 격자형 패턴을 이룰 수 있다. 제2 절연층(520)의 제1 방향(DR1)으로 연장된 부분은 제2 방향(DR2)으로 배열된 화소(PX) 또는 서브 화소(PXn)를 구분하고, 제2 방향(DR2)으로 연장된 부분은 제1 방향(DR1)으로 배열된 화소(PX) 또는 서브 화소(PXn)를 구분할 수 있다. 즉, 각 서브 화소(PXn)는 표시 영역(DA)에서 제2 절연층(520)에 의해 둘러싸인 영역인 것으로 이해될 수 있다.
도면에서는 제2 절연층(520)이 하나의 화소(PX)를 둘러싸도록 배치되고, 하나의 화소(PX)에 포함된 각 서브 화소(PXn), 즉 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)의 경계에 배치된 것을 도시하고 있다. 제2 절연층(520)은 표시 영역(DA)에 전면적으로 배치되어 복수의 화소(PX) 또는 서브 화소(PXn)들을 둘러싸도록 배치될 수 있다.
제2 절연층(520)은 후술하는 제1 절연층(510, 도 3에 배치) 상에 배치되고, 제2 절연층(520)이 배치되지 않은 영역에는 제1 절연층(510, 도 3에 도시)의 일부를 노출하는 개구 영역(520P)이 배치될 수 있다. 개구 영역(520P)은 제2 절연층(520)의 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분에 의해 둘러싸인 영역에 위치하여 각 서브 화소(PXn) 내의 제1 절연층(510)을 노출시킬 수 있다. 도 2에 도시된 바와 같이, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에는 각각 개구 영역(520P)이 배치되고, 개구 영역(520P)에 의해 노출된 제1 절연층(510)에는 발광 소자(300)들이 배치될 수 있다. 제1 절연층(510)이 노출되어 복수의 발광 소자(300)가 배치된 영역에는 발광 영역(EMA)이 형성되고, 제2 절연층(520)이 배치되어 발광 소자(300)가 존재하지 않는 영역은 비발광 영역(NEM)이 형성될 수 있다.
제2 절연층(520)이 둘러싸는 영역에 형성된 각 서브 화소(PXn)들은 제1 전극(210), 제2 전극(220), 제1 절연층(510) 및 복수의 발광 소자(300)들을 포함할 수 있다. 복수의 발광 소자(300)들은 제1 전극(210)과 제2 전극(220) 사이에 배치되어, 제1 전극(210) 및 제2 전극(220)으로부터 발광 신호를 전달 받아 특정 파장대의 광을 방출할 수 있다. 이하에서는 다른 도면을 더 참조하여 각 서브 화소(PXn)의 구조에 대하여 보다 상세하게 설명하기로 한다.
도 3은 일 실시예에 따른 표시 장치의 일 화소의 개략적인 단면도이다. 도 4는 도 2의 Ⅳ-Ⅳ'선을 따라 자른 단면도이다.
도 3 및 도 4는 제1 서브 화소(PX1)의 단면도를 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다.
도 2 내지 도 4를 참조하면, 일 실시예에 따른 표시 장치(10)는 회로소자층(PAL)과 발광층(EML)을 포함한다. 회로소자층(PAL)은 기판(110), 버퍼층(115), 차광층(BML), 제1 및 제2 트랜지스터(120, 140) 등을 포함하고, 발광층(EML)은 제1 및 제2 트랜지스터(120, 140)의 상부에 배치된 복수의 전극(210, 220), 발광 소자(300), 복수의 절연층(510, 520)을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 기판(110) 상에 배치될 수 있다. 차광층(BML)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)은 후술하는 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 차광층(BML2)은 제2 트랜지스터(140)의 제2 드레인 전극(143)과 전기적으로 연결될 수 있다.
제1 차광층(BML1)과 제2 차광층(BML2)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 중첩하도록 배치된다. 제1 및 제2 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(115)은 차광층(BML)과 기판(110) 상에 배치된다. 버퍼층(115)은 차광층(BML)을 포함하여 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(115)은 차광층(BML)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
제1 활성물질층(126)은 제1 도핑 영역(126a), 제2 도핑 영역(126b) 및 제1 채널 영역(126c)을 포함할 수 있다. 제1 채널 영역(126c)은 제1 도핑 영역(126a)과 제2 도핑 영역(126b) 사이에 배치될 수 있다. 제2 활성물질층(146)은 제3 도핑 영역(146a), 제4 도핑 영역(146b) 및 제2 채널 영역(146c)을 포함할 수 있다. 제2 채널 영역(146c)은 제3 도핑 영역(146a)과 제4 도핑 영역(146b) 사이에 배치될 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 활성물질층(126) 및 제2 활성물질층(146)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다. 제1 도핑 영역(126a), 제2 도핑 영역(126b), 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)은 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부 영역이 불순물로 도핑된 영역일 수 있다. 다만, 이에 제한되지 않는다.
반도체층 상에는 제1 게이트 절연막(150)이 배치된다. 제1 게이트 절연막(150)은 반도체층을 포함하여 버퍼층(115)을 전면적으로 덮도록 배치될 수 있다. 제1 게이트 절연막(150)은 제1 및 제2 트랜지스터(120, 140)의 게이트 절연막으로 기능할 수 있다.
제1 게이트 절연막(150) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연막(150) 상에서 제1 트랜지스터(120)의 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 게이트 전극(121)은 제1 활성물질층(126)의 제1 채널 영역(126c)과 중첩하고, 제2 게이트 전극(141)은 제2 활성물질층(146)의 제2 채널 영역(146c)과 중첩할 수 있다. 제1 도전층 상에는 층간절연막(170)이 배치된다. 층간절연막(170)은 층간 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(170)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다.
층간절연막(170) 상에는 제2 도전층이 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 드레인 전극(123)과 제1 소스 전극(124)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제1 활성물질층(126)의 제1 도핑 영역(126a) 및 제2 도핑 영역(126b)과 각각 접촉될 수 있다. 제2 드레인 전극(143)과 제2 소스 전극(144)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제2 활성물질층(146)의 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)과 각각 접촉될 수 있다. 또한, 제1 드레인 전극(123)과 제2 드레인 전극(143)은 또 다른 컨택홀을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다.
제2 도전층 상에는 비아층(200)이 배치된다. 비아층(200)은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(200) 상에는 제1 전극(210)이 배치된다. 제1 전극(210)은 각 서브 화소(PXn) 내에 배치되며, 도 2에 도시된 바와 같이 인접한 서브 화소(PXn)에 배치된 제1 전극(210)과 이격될 수 있다.
제1 전극(210)은 제1 방향(DR1)으로 연장된 일 변과 제2 방향(DR2)으로 연장된 타 변을 포함하여, 평면상 사각형의 형상을 갖도록 배치될 수 있다. 다만, 제1 전극(210)의 형상이 이에 제한되지 않으며, 일 변이 제1 방향(DR1)을 기준으로 기울어진 형상일 수도 있다. 표시 장치(10)는 복수의 제1 전극(210)을 포함하여, 이들은 각 서브 화소(PXn) 마다 이격되어 배치된다. 제1 전극(210)은 표시 영역(DA) 전면적으로 섬형 또는 선형의 패턴으로 배치될 수 있다. 다만, 이에 제한되지 않는다.
일 실시예에서, 제1 전극(210)의 면적은 개구 영역(520P)의 면적보다 클 수 있다. 즉, 제1 전극(210)의 제1 방향(DR1)으로 측정된 폭과 제2 방향(DR2)으로 측정된 폭은 각각 개구 영역(520P)의 제1 방향(DR1)으로 측정된 폭 및 제2 방향(DR2)으로 측정된 폭보다 클 수 있다. 이에 따라 제1 전극(210)은 개구 영역(520P) 및 제2 절연층(520)의 일부와 두께방향인 제3 방향(DR3)으로 중첩할 수 있다. 후술할 바와 같이, 제1 전극(210)은 발광 소자(300)와 전기적으로 연결될 수 있는데, 제1 전극(210)은 발광 소자(300)가 배치되어 형성되는 발광 영역(EMA)보다 넓은 면적으로 비아층(200) 상에 배치될 수 있다. 이에 대한 보다 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.
제1 전극(210)은 비아층(200)을 관통하여 제1 트랜지스터(120)의 제1 드레인 전극(123)을 일부 노출하는 제1 전극 컨택홀(CNTD)을 통해 제1 드레인 전극(123)과 접촉할 수 있다. 제1 전극(210)은 제1 트랜지스터(120)로부터 소정의 전기 신호를 전달 받을 수 있다. 제1 전극(210)의 일 측변에는 돌출된 돌출부가 배치되고, 상기 돌출부에서 제1 전극 컨택홀(CNTD)을 통해 제1 트랜지스터(120)와 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않는다. 제1 전극(210)은 상기 돌출부를 포함하지 않고, 임의의 영역에서 제1 전극 컨택홀(CNTD)을 통해 제1 트랜지스터(120)와 전기적으로 연결될 수도 있다.
제1 전극(210)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 전극(210)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 제1 전극(210)은 발광 소자(300)에서 방출된 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시킬 수도 있다. 또한, 제1 전극(210)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 제1 전극(210)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(510)은 제1 전극(210) 상에 배치된다. 제1 절연층(510)은 제1 전극(210)을 포함하여 표시 장치(10)의 표시 영역(DA)에 전면적으로 배치될 수 있다. 인접한 각 서브 화소(PXn)들에 배치된 제1 전극(210)들은 제2 방향(DR2)으로 이격될 수 있고, 제1 절연층(510)은 제1 전극(210)들이 이격됨으로써 노출된 비아층(200) 상에도 배치될 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 상호 절연하는 기능을 수행함과 동시에 제1 전극(210)에 의해 형성된 단차를 보상하여 상면을 평탄하게 형성할 수 있다.
일 실시예에 따르면, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300)의 외면 중 적어도 일부 영역을 감싸도록 형성될 수 있다. 후술할 바와 같이, 발광 소자(300)는 일 방향으로 연장된 형상을 갖고 제1 절연층(510)의 상면에 수직한 방향으로 배치될 수 있다. 표시 장치(10)의 제조 공정에서 발광 소자(300)는 제1 절연층(510)의 상면에 수직한 방향, 즉 제3 방향(DR3)으로 정렬된 뒤에 물리적으로 제1 절연층(510) 내에 삽입될 수 있다. 발광 소자(300)는 일 단부가 제1 전극(210)과 접촉하고 타 단부는 제2 전극(220)과 접촉하며, 외면은 부분적으로 제1 절연층(510)에 의해 둘러싸일 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300)들을 고정시킴과 동시에 이들이 서로 접촉하는 것을 방지할 수 있다.
예시적인 실시예에서, 제1 절연층(510)은 유기물 절연물질을 포함할 수 있다. 제1 절연층(510)은 발광 소자(300)보다 비교적 경도가 작은 물질을 포함하여, 표시 장치(10)의 제조 공정 중에 발광 소자(300)가 물리적으로 삽입될 수 있다. 일 예로, 제1 절연층(510)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 절연층(520)은 제1 절연층(510) 상에 배치될 수 있다. 제2 절연층(520)은 제1 절연층(510) 상에서 제1 방향(DR1) 및 제2 방향(DR2)으로 연장되어 각 서브 화소(PXn) 간의 경계에 배치될 수 있다. 제2 절연층(520)에 의해 둘러싸인 영역에는 제1 절연층(510)의 일부 영역을 노출하는 개구 영역(520P)이 배치될 수 있다. 도 3 및 도 4에서는 제1 방향(DR1)으로 연장된 제2 절연층(520)이 제2 방향(DR2)으로 이격되고, 이들 사이에 개구 영역(520P)이 배치된 것이 도시되어 있다. 일 실시예에 따른 제2 절연층(520)은 각 서브 화소(PXn)들의 경계를 구분함과 동시에 표시 장치(10)의 제조 공정에서 제1 전극(210) 상에 형성되는 전계를 차단하는 기능을 수행할 수 있다.
상술한 바와 같이, 제2 절연층(520)에 의해 둘러싸인 개구 영역(520P)은 제1 전극(210)보다 작은 면적을 가지므로, 일 실시예에 따른 제2 절연층(520)은 적어도 일부 영역이 제1 전극(210)과 제3 방향(DR3)으로 중첩할 수 있다. 제1 전극(210)의 제2 방향(DR2)의 양 측부는 제3 방향(DR3)으로 제2 절연층(520)과 중첩하고, 제2 절연층(520)의 개구 영역(520P)과 접하는 측부는 제1 전극(210)의 양 측부로부터 내측으로 함몰되어 위치할 수 있다. 표시 장치(10)의 제조 공정에서 제1 전극(210) 상에 형성되는 전계는 제2 절연층(520)과 중첩하는 영역에서 차단되어 개구 영역(520P)에만 형성될 수 있다. 이에 따라 발광 소자(300)는 제2 절연층(520)이 배치되지 않은 개구 영역(520P) 내에서 제1 절연층(510) 상에 정렬될 수 있다. 발광 소자(300)는 제1 절연층(510) 내에 삽입되어 고정됨으로써 각 서브 화소(PXn)의 발광 영역(EMA)을 형성할 수 있다.
제2 전극(220)은 개구 영역(520P)에 의해 노출된 제1 절연층(510)과 제2 절연층(520) 상에 배치된다. 제2 전극(220)은 표시 장치(10)의 표시 영역(DA) 내에서 전면적으로 배치될 수 있다. 즉, 제2 전극(220)은 제1 전극(210)과 달리 각 화소(PX) 또는 각 서브 화소(PXn)에 구분 없이 하나의 제2 전극(220)이 배치될 수 있다.
도면에 도시되지 않았으나, 제2 전극(220)은 표시 영역(DA) 이외의 영역에서 제1 절연층(510)과 비아층(200)을 관통하여 전원 전극(162)을 일부 노출하는 컨택홀을 통해 전원 배선(161)과 접촉할 수 있다. 제2 전극(220)은 전원 배선(161)으로부터 소정의 전기 신호를 전달 받을 수 있다.
예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제2 전극(220)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300)의 타 단부와 접촉할 수 있다. 일 실시예에 따르면, 제2 전극(220)은 제1 절연층(510) 상면으로 돌출된 발광 소자(300)의 타 단부를 감싸도록 형성될 수 있다. 발광 소자(300)는 제2 전극(220)과 접촉하여 전기 신호를 전달 받고, 특정 파장대의 광을 제2 전극(220)의 상부 방향으로 방출할 수 있다. 제2 전극(220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 제2 전극(220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치된다. 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 제1 절연층(510) 내에 삽입될 수 있다. 일 실시예에 따른 발광 소자(300)는 외면의 일부 영역이 제1 절연층(510)에 의해 둘러싸일 수 있다. 복수의 발광 소자(300)들은 서로 이격되되, 실질적으로 서로 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다.
일 실시예에 따르면, 발광 소자(300)는 일 단부가 제1 전극(210)과 부분적으로 접촉하고, 상기 일 단부의 반대편 타 단부는 제2 전극(220)과 접촉할 수 있다. 표시 장치(10)의 제조 공정에서 발광 소자(300)는 제1 전극(210) 상에 배치된 제1 절연층(510)에 수직한 방향으로 삽입되어 일 단부가 제1 전극(210)과 부분적으로 접촉하고, 제1 절연층(510) 상에 제2 전극(220)이 배치되어 타 단부가 제2 전극(220)과 접촉할 수 있다. 발광 소자(300)는 일 단부 및 타 단부가 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결되어 소정의 전기 신호를 전달 받을 수 있다.
복수의 발광 소자(300)는 이들이 연장된 일 방향이 제1 전극(210)과 제2 전극(220)이 대향하는 제3 방향(DR3)과 실질적으로 평행하도록 배치될 수 있다. 일 방향으로 연장된 발광 소자(300)는 상기 일 방향을 향해 특정 파장대의 광을 방출할 수 있다. 발광 소자(300)는 제1 전극(210)과 제2 전극(220)이 대향하는 제3 방향(DR3)과 연장된 일 방향이 평행하게 배치됨으로써 제2 전극(220)의 상부 방향, 즉 각 서브 화소(PXn)의 상부 방향을 향해 특정 파장대의 광을 방출할 수 있다. 제2 전극(220)과 접촉하는 발광 소자(300)의 타 단부에서 방출된 광은 투명한 물질을 포함하는 제2 전극(220)을 투과하여 각 서브 화소(PXn)의 상부 방향으로 진행할 수 있고, 제1 전극(210)과 접촉하는 발광 소자(300)의 일 단부에서 방출된 광은 반사율이 높은 재료를 포함하는 제1 전극(210)에서 반사되어 각 서브 화소(PXn)의 상부 방향으로 진행할 수 있다.
도 5는 도 2의 일 서브 화소를 나타내는 평면도이다. 도 6은 도 3의 일 부분을 확대한 단면도이다.
도 5 및 도 6을 참조하면, 각 화소(PX) 또는 서브 화소(PXn)는 발광 소자(300)들이 개구 영역(520P) 내에 배치되어 형성된 발광 영역(EMA)과, 발광 소자(300)들이 배치되지 않고 제2 절연층(520)이 위치하는 비발광 영역(NEM)을 포함한다. 일 실시예에 따른 표시 장치(10)의 제1 전극(210)은 개구 영역(520P)보다 넓은 면적을 가질 수 있다. 도면에 도시된 바와 같이, 제1 전극(210)의 제1 방향(DR1)으로 측정된 제1 폭(D210)은 개구 영역(520P)의 제1 방향(DR1)으로 측정된 폭(Do)보다 크고, 제1 전극(210)의 제2 방향(DR2)으로 측정된 제2 폭(W210)은 개구 영역(520P)의 제2 방향(DR2)으로 측정된 폭(Wo)보다 클 수 있다. 개구 영역(520P)은 제2 절연층(520)에 의해 둘러싸인 영역에 위치하므로, 제1 전극(210)은 개구 영역(520P)보다 넓은 면적을 갖고, 제3 방향(DR3)으로 제2 절연층(520)과 부분적으로 중첩할 수 있다.
후술할 바와 같이, 표시 장치(10)의 제조 공정은 제1 전극(210)의 상부에 전계를 형성하여 발광 소자(300)들을 정렬하는 단계를 포함할 수 있다. 제1 전극(210)은 발광 소자(300)들을 정렬하기 위해 필요한 정렬 신호를 인가하는 정렬 전극으로 활용될 수 있다. 제1 전극(210)에 인가된 정렬 신호는 제1 전극(210)의 상부에 제3 방향(DR3)을 향하는 전계를 형성하고, 상기 전계는 발광 소자(300)들이 연장된 일 방향이 제1 전극(210) 및 제1 절연층(510)의 상면에 수직한 방향, 즉 제3 방향(DR3)을 향하도록 발광 소자(300)들을 정렬시킬 수 있다.
제1 전극(210)이 제1 절연층(510)이 노출된 개구 영역(520P)보다 좁은 면적을 가질 경우, 일부 발광 소자(300)들은 상기 전계에 의해 정렬되지 않은 상태로 제1 절연층(510)에 삽입될 수 있다. 이러한 발광 소자(300)들은 제1 전극(210) 및 제2 전극(220)과 접촉하지 않게 되고, 각 서브 화소(PXn) 내에서 발광 불량을 일으킬 수 있다. 일 실시예에 따른 제1 전극(210)은 발광 소자(300)들이 배치되는 개구 영역(520P)보다 큰 면적을 가짐으로써, 표시 장치(10)의 제조 공정에서 발광 소자(300)들이 일 방향으로 정렬되지 않은 상태로 제1 절연층(510)에 삽입되는 것을 방지할 수 있다.
또한, 제1 전극(210)은 제2 절연층(520)과 제3 방향(DR3)으로 중첩하는 영역을 포함하고, 제1 전극(210)으로 전달된 정렬 신호에 의해 형성된 전계는 제2 절연층(520)에 의해 차단될 수 있다. 발광 소자(300)를 정렬하는 단계에서 제2 절연층(520) 상에 분사된 발광 소자(300)들은 상기 전계에 의해 정렬되지 않고 제2 절연층(520) 상에 남게된다. 제2 절연층(520) 상에 남은 발광 소자(300)들은 전계에 의해 정렬된 발광 소자(300)를 제1 절연층(510) 내에 삽입한 뒤에 이들을 세척하는 공정을 수행하여 제거될 수 있다.
이에 따라, 복수의 발광 소자(300)는 제1 전극(210)의 상부에서 제2 절연층(520)이 배치되지 않은 개구 영역(520P) 내에 형성된 전계에 의해 제1 절연층(510)에 수직한 방향으로 정렬될 수 있다. 제1 절연층(510)에 수직한 방향으로 정렬된 발광 소자(300)들은 물리적으로 제1 절연층(510) 내에 삽입되고, 일 단부는 제1 전극(210)과, 타 단부는 제2 전극(220)과 접촉할 수 있다.
한편, 일 실시예에 따르면, 적어도 일부의 발광 소자(300)는 연장된 일 방향이 제1 전극(210)과 제2 전극(220)이 대향하는 방향인 제3 방향(DR3)과 평행할 수 있다. 도 6에 도시된 바와 같이, 제1 전극(210)과 제2 전극(220) 사이에는 복수의 발광 소자(300)들이 배치되어 제1 절연층(510) 내에 부분적으로 삽입될 수 있다. 예시적인 실시예에서, 발광 소자(300)는 연장된 일 방향이 제3 방향(DR3)과 평행하지 않는 제1 발광 소자(301)와 연장된 일 방향이 제3 방향(DR3)과 평행한 제2 발광 소자(302)를 포함할 수 있다.
표시 장치(10)의 제조 공정에서, 제1 전극(210) 상에 형성되는 전계는 발광 소자(300)들을 연장된 일 방향이 제1 절연층(510)의 상면에 수직한 방향으로 정렬시킬 수 있다. 제2 발광 소자(302)와 같이, 연장된 일 방향이 제1 절연층(510)에 수직한 방향으로 정렬됨으로써, 제2 발광 소자(302)의 연장된 일 방향과 제1 절연층(510)의 상면 또는 제2 전극(220)의 상면이 이루는 면 방향, 즉 제2 방향(DR2)이 이루는 예각(Θ2)은 90°일 수 있다. 후술할 바와 같이 일 실시예에 따른 발광 소자(300)는 활성층(330, 도 7에 도시)을 포함하여 발광 소자(300)가 연장된 일 방향을 따라 양 단부로부터 특정 파장대의 광을 방출할 수 있다. 제2 발광 소자(302)와 같이 연장된 일 방향이 제2 방향(DR2)과 수직을 이루도록 배치되는 경우, 활성층(330)에서 방출된 광이 제2 전극(220)의 상부를 향해 출사되어 각 서브 화소(PXn)의 상부 방향으로 진행할 수 있다(도 6의 L1). 즉, 예시적인 실시예에서 발광 소자(300) 중 적어도 일부, 즉 제2 발광 소자(302)의 경우 활성층(330)에서 방출된 광(L1)은 제3 방향(DR3)과 평행하게 진행할 수 있다.
다만, 적어도 일부의 발광 소자(300), 즉 제1 발광 소자(301)는 상기 전계에 의해 제2 방향(DR2)에 수직하지 않은 방향으로 정렬될 수 있다. 예시적인 실시예에서, 발광 소자(300) 연장된 상기 일 방향과 제1 전극(210)과 제2 전극(220)이 대향하는 방향인 제3 방향(DR3)에 수직한 제2 방향(DR2)이 이루는 예각(Θ1, Θ2)은 80° 내지 90°의 범위를 가질 수 있다. 제1 전극(210)의 상부에 형성되는 전계는 제3 방향(DR3)을 향하도록 형성될 수 있으나, 발광 소자(300)의 일부는 제1 발광 소자(301)와 같이 연장된 일 방향이 제3 방향(DR3)을 향하지 않을 수도 있다. 다만, 제1 발광 소자(301)와 같이 연장된 방향이 제2 방향(DR2)과 이루는 예각(Θ1)이 80° 내지 90°의 범위를 가질 경우, 제1 발광 소자(301)의 제2 전극(220)과 접촉하는 타 단부에서 방출된 광(L1')은 제2 전극(220)의 상면 및 각 서브 화소(PXn)의 상부 방향에서 기울어진 방향으로 출사될 수 있다(도 6의 L1'). 또한, 제1 발광 소자(301)의 제1 전극(210)과 접촉하는 일 단부에서 방출된 광(L2)은 반사율이 높은 재료를 포함하는 제1 전극(210)에서 반사되어 서브 화소(PXn)의 상부 방향으로 출사될 수도 있다(도 6의 L2). 다만, 발광 소자(300)가 기울어진 예각은 상기 범위에 한정되는 것은 아니며, 발광 소자(300)는 허용 가능한 범위 내에서 제1 절연층(510)에 기울어진 상태로 삽입될 수도 있다.
발광 소자(300)는 일 단부는 제1 전극(210)과 부분적으로 접촉하고, 일 단부의 반대편 타 단부는 제2 전극(220)과 접촉할 수 있다. 일 실시예에 따르면, 발광 소자(300)의 타 단부는 부분적으로 제1 절연층(510)의 상면에서 돌출되고, 제2 전극(220)은 발광 소자(300)의 돌출된 타 단부를 감싸도록 형성될 수 있다. 발광 소자(300)는 제1 절연층(510)에 물리적으로 삽입될 수 있고, 일 단부가 제1 전극(210)과 부분적으로 접촉할 수 있다. 일 실시예에서, 발광 소자(300)의 연장된 일 방향으로 측정된 길이(h, 도 7에 도시)는 제1 절연층(510)의 높이(h510)보다 클 수 있다. 발광 소자(300)는 제1 전극(210) 상에 배치되고 제1 절연층(510)의 높이(h510)보다 긴 길이(h)를 가짐에 따라, 제1 전극(210)과 접촉하는 일 단부의 반대편 타 단부는 제1 절연층(510)의 상면으로 돌출될 수 있다. 제2 전극(220)은 제1 절연층(510)의 상면으로 돌출된 발광 소자(300)의 타 단부를 감싸도록 형성되어 서로 원활하게 접촉될 수 있다.
예시적인 실시예에서, 발광 소자(300)의 제1 절연층(510) 상에 돌출된 타 단부의 높이(h301, h302)는 제2 절연층(520)의 두께(h520)보다 작을 수 있다. 상술한 바와 같이, 발광 소자(300)는 제1 전극(210) 상에 형성된 전계에 의해 정렬되고, 물리적으로 제1 절연층(510) 내에 삽입될 수 있다. 발광 소자(300)는 소정의 지그 장치(ZIG, 도 14에 도시)에 의해 물리적인 삽입될 수 있다. 제1 전극(210) 또는 회로소자층(PAL)이 손상되는 것을 방지하기 위해 지그 부(ZIG)는 하면이 제2 절연층(520)의 상면과 접촉할 때까지 물리적인 힘을 가할 수 있다. 이에 따라 발광 소자(300)는 타 단부가 최소한 제2 절연층(520)의 높이보다 낮은 위치에 놓이도록 제1 절연층(510) 내에 삽입될 수 있다. 일 예로, 제1 발광 소자(301)와 같이 제1 절연층(510) 상에 돌출된 타 단부의 높이(h301)는 제2 절연층(520)의 두께(h520)보다 작을 수 있고, 제2 발광 소자(302)와 같이 돌출된 타 단부의 높이(h302)는 제2 절연층(520)의 두께(h520)와 실질적으로 동일할 수도 있다.
일 예로, 발광 소자(300)의 길이(h)와 제1 전극(210)의 두께(h210)의 합은 제1 절연층(510)의 높이(h510)와 제2 절연층(520)의 두께(h520)의 합과 동일할 수 있다. 예를 들어, 발광 소자(300)의 길이(h)는 3.5 ㎛이고, 제1 전극(210)의 두께(h210)가 0.2 ㎛인 경우, 제2 절연층(520)의 두께(h520)는 0.3 ㎛이고, 제1 절연층(510)의 높이(h510)는 3.4 ㎛일 수 있다. 다만, 상기의 수치 범위는 예시적인 것에 불과하며 이에 제한되지 않는다.
다시 도 3 및 도 4를 참조하면, 패시베이션층(550)은 제2 전극(220)의 상부에 배치된다. 패시베이션층(550)은 비아층(200) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체 결정을 포함할 수 있다. 반도체 결정은 외부의 전원으로부터 인가되는 전기 신호를 전달 받고, 이를 특정 파장대의 광으로 방출할 수 있다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
일 실시예에 따른 발광 소자(300)는 특정 파장대의 광을 방출할 수 있다. 예시적인 실시예에서, 활성층(330)에서 방출되는 광은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 다만, 청색(Blue) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 청색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다. 또한, 발광 소자(300)의 활성층(330)에서 방출되는 광은 이에 제한되지 않고, 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색(Green)광 또는 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)광일 수도 있다.
도 7을 참조하면, 일 실시예에 따른 발광 소자(300)는 제1 도전형 반도체(310), 제2 도전형 반도체(320), 활성층(330) 및 절연막(380)을 포함할 수 있다. 또한, 일 실시예에 따른 발광 소자(300)는 적어도 하나의 도전성 전극층(370)을 더 포함할 수도 있다. 도 7에서는 발광 소자(300)가 하나의 도전성 전극층(370)을 더 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 더 많은 수의 도전성 전극층(370)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 도전성 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
제1 도전형 반도체(310)는 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체(310)는 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체(310)는 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 도전형 반도체(310)는 n형 Si로 도핑된 n-GaN일 수 있다. 제1 도전형 반도체(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체(320)는 후술하는 활성층(330) 상에 배치된다. 제2 도전형 반도체(320)는 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 도전형 반도체(320)는 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체(320)는 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 도전형 반도체(320)는 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 도전형 반도체(320)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 도전형 반도체(310)와 제2 도전형 반도체(320)가 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 활성층(330)의 물질에 따라 제1 도전형 반도체(310)와 제2 도전형 반도체(320)는 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
활성층(330)은 제1 도전형 반도체(310)와 제2 도전형 반도체(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면 뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
도전성 전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 도전성 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 도전성 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 도전성 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 도전성 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이방향으로 연장되어 제1 도전형 반도체(310)부터 도전성 전극층(370)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(330)을 포함하여 일부의 도전형 반도체의 외면만을 커버하거나, 도전성 전극층(370) 외면의 일부만 커버하여 도전성 전극층(370)의 일부 외면이 노출될 수도 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm일 수 있다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
한편, 발광 소자(300)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
일 실시예에 따르면, 복수의 발광 소자(300) 중 적어도 일부는 제1 도전형 반도체(310), 활성층(330) 및 제2 도전형 반도체(320)가 제1 전극(210)과 제2 전극(220)이 대향하는 방향인 제3 방향(DR3)을 따라 순차적으로 배치될 수 있다. 도 6 및 도 7을 참조하면, 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치되되, 제2 발광 소자(302)와 같이 연장된 방향이 제3 방향(DR3)과 평행하게 정렬될 수 있다.
발광 소자(300)는 제1 도전형 반도체(310), 활성층(330) 및 제2 도전형 반도체(320)가 연장된 일 방향을 따라 순차적으로 배치되므로, 일 실시예에 따르면 제1 도전형 반도체(310), 활성층(330) 및 제2 도전형 반도체(320)는 제1 전극(210)과 제2 전극(220)이 대향하는 방향인 제3 방향(DR3)을 따라 배치될 수 있다.
또한, 일 실시예에 따르면, 발광 소자(300)의 절연막(380)은 제1 절연층(510)과 부분적으로 접촉할 수 있다. 도 6에 도시된 바와 같이, 발광 소자(300)는 제1 전극(210)과 접촉하는 일 단부 및 제2 전극(220)과 접촉하는 타 단부를 제외한 외면은 제1 절연층(510)에 의해 둘러싸일 수 있다. 발광 소자(300)는 활성층(330)을 포함하여 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)를 보호하는 절연막(380)을 포함한다. 발광 소자(300)에서 광이 방출되는 활성층(330)은 절연막(380)과 제1 절연층(510)에 의해 둘러싸여 보호될 수 있다. 인접한 발광 소자(300)들 간의 활성층(330) 사이에는 절연막(380) 및 제1 절연층(510)이 배치될 수 있다.
이하에서는 일 실시예에 따른 표시 장치(10)의 제조 방법에 대하여 설명하기로 한다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 8을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 방법은 제1 전극(210), 제1 전극(210)을 덮도록 배치된 제1 절연층(510) 및 제1 절연층(510) 상에 부분적으로 배치된 제2 절연층(520)을 포함하는 베이스부(SUB1)를 준비하는 단계(S100), 일 방향으로 연장된 형상을 갖는 발광 소자(300)를 제1 절연층(510)의 상면에 수직한 제3 방향(DR3)으로 제1 절연층(510) 내에 삽입하는 단계(S200) 및 제1 절연층(510) 및 제2 절연층(520)을 덮도록 배치된 제2 전극(220)을 형성하는 단계(S300)를 포함한다.
상술한 바와 같이, 표시 장치(10)의 제조 공정은 개구 영역(520P) 및 제2 절연층(520)이 배치된 제1 절연층(510) 상에 발광 소자(300)들을 분사한 뒤, 이들을 일 방향으로 정렬시켜 제1 절연층(510) 내에 삽입하는 단계를 포함할 수 있다. 발광 소자(300)를 제1 절연층(510) 내에 삽입하는 단계는 물리적인 방법을 통해 수행될 수 있으며, 그 예는 제한되지 않는다. 이하에서는 다른 도면들을 참조하여 표시 장치(10)의 제조 방법에 대하여 자세하게 설명하기로 한다.
도 9 내지 도 17은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
먼저, 도 9를 참조하면, 회로소자층(PAL)을 준비한다. 회로소자층(PAL)은 기판(110), 버퍼층(115) 및 복수의 트랜지스터들(120, 140)을 포함할 수 있다. 이에 대한 자세한 설명은 상술한 바와 동일하므로 생략하기로 한다.
다음으로, 도 10 내지 도 12를 참조하면, 회로소자층(PAL) 상에 배치된 제1 전극(210), 제1 절연층(510) 및 제2 절연층(520)을 포함하는 베이스부(SUB1)를 형성한다. 베이스부(SUB1)의 제1 전극(210), 제1 절연층(510) 및 제2 절연층(520)에 대한 설명은 상술한 바와 동일하므로, 이하에서는 생략하기로 한다.
다음으로, 도 13을 참조하면, 제1 전극(210) 상부에 발광 소자(300)를 분사한다. 발광 소자(300)는 제1 전극(210) 상부의 제1 절연층(510) 및 제2 절연층(520) 상에 분사될 수 있으며, 일부는 개구 영역(520P)에 의해 노출된 제1 절연층(510) 상에, 다른 일부는 제2 절연층(520) 상에 분사될 수 있다. 예시적인 실시예에서, 발광 소자(300)는 잉크(S) 내에 분산된 상태로 분사될 수 있다. 잉크(S)는 용액 또는 콜로이드(colloide) 상태로 제공될 수 있다. 예컨대 잉크(S)는 아세톤, 물, 알코올, 톨루엔, 프로필렌글리콜(Propylene glycol, PG) 또는 프로필렌글리콜메틸아세테이트(Propylene glycol methyl acetate, PGMA) 등일 수 있으나 이에 제한되지 않는다. 경우에 따라서는 발광 소자(300)는 잉크(S)에 분산되지 않은 상태로 제1 전극(210) 상부에 분사될 수도 있다.
발광 소자(300)는 잉크(S) 내에 분산된 상태로 제1 전극(210) 상부, 즉 제1 절연층(510) 또는 제2 절연층(520) 상에 분사된다. 발광 소자(300)는 일 방향으로 연장된 형상을 갖되, 잉크(S) 내에서는 그 방향이 특정되지 않고 무작위로 존재할 수 있다.
다음으로 도 14를 참조하면, 제1 전극(210)의 상부에 전계(E)를 형성하여 발광 소자(300)가 연장된 일 방향이 제3 방향(DR3)에 평행하도록 발광 소자(300)를 정렬한다. 제1 전극(210)은 발광 소자(300)를 정렬하기 위한 정렬 전극으로 활용될 수 있다. 제1 전극(210)의 상부에 분사된 잉크(S)에 정렬 신호가 인가되는 지그 부(ZIG)를 위치시키고, 제1 전극(210)과 지그 부(ZIG)에 교류 전원을 인가한다. 제1 전극(210)과 지그 부(ZIG)에 교류 전원이 인가되면 그 사이에 전계(E)가 형성되고, 전계(E)에 의해 발광 소자(300)는 유전영동힘을 받게 된다.
유전영동힘을 받은 발광 소자(300)는 전계(E)의 방향 또는 극성 방향에 따라 배향 방향 및 위치가 변할 수 있다. 도 14에 도시된 바와 같이 발광 소자(300)들은 제1 전극(210)과 지그 부(ZIG) 사이에 형성된 전계(E)에 의해 연장된 일 방향이 제3 방향(DR3)과 평행하도록 정렬될 수 있다. 다만, 제1 전극(210)과 지그 부(ZIG) 사이에 제2 절연층(520)이 배치된 영역에는 전계(E)가 차단되어 발광 소자(300)들이 정렬되지 않는다. 제2 절연층(520)이 배치되지 않은 개구 영역(520P)에 위치한 발광 소자(300)들은 전계(E)에 의해 연장된 방향이 제3 방향(DR3)과 평행하도록 정렬되나, 제2 절연층(520) 상에 위치한 발광 소자(300)들은 정렬되지 않고 무작위의 방향을 가질 수 있다.
다음으로 도 15를 참조하면, 발광 소자(300)를 제3 방향(DR3)으로 제1 절연층(510) 내에 삽입한다. 발광 소자(300)를 삽입하는 단계는 지그 부(ZIG)를 이용하여 물리적으로 삽입하는 단계를 포함할 수 있다. 도 15에 도시된 바와 같이, 발광 소자(300)를 삽입하는 단계는 지그 부(ZIG)를 제3 방향(DR3)인 하부방향으로 이동시키는 공정으로 수행될 수 있다. 지그 부(ZIG)는 하면이 제2 절연층(520)의 상면과 접촉할 때까지 제3 방향(DR3)으로 이동하고, 개구 영역(520P) 내에서 제3 방향(DR3)으로 정렬된 발광 소자(300)들은 제1 절연층(510) 내에 삽입될 수 있다. 다만, 발광 소자(300)들을 삽입하는 단계는 이에 제한되지 않으며, 다른 물리적인 방법으로 삽입하는 공정에 의해 수행될 수도 있다.
상술한 바와 같이, 개구 영역(520P) 내에 위치한 발광 소자(300)들은 전계(E)에 의해 제3 방향(DR3)과 평행하게 정렬됨으로써, 지그 부(ZIG)의 이동에 의해 제1 절연층(510) 내에 삽입될 수 있다. 제2 절연층(520) 상에 위치한 발광 소자(300)들은 제1 절연층(510) 내에 삽입되지 않고 잔존하게 된다.
다음으로 도 16을 참조하면, 제2 절연층(520) 상에 분사된 발광 소자(300)들을 제거한다. 제1 절연층(510)에 발광 소자(300)가 삽입되면, 삽입되지 않거나 제2 절연층(520) 상에 잔존하는 발광 소자(300)들을 세척하여 제거한다. 이 공정에서 발광 소자(300)가 분산된 잉크(S)도 동시에 제거될 수 있다. 이에 따라 제1 절연층(510)에 삽입되지 않은 발광 소자(300)들이 제거되고, 표시 장치(10)의 각 화소(PX) 또는 서브 화소(PXn) 내에서 발광하지 않으면서 잔존하는 발광 소자(300)들이 외부에서 시인되는 것을 방지할 수 있다.
다음으로, 도 17을 참조하면, 제1 절연층(510)과 제2 절연층(520)을 덮도록 배치된 제2 전극(220)을 형성하고, 그 위에 패시베이션층(550)을 형성함으로써 표시 장치(10)를 제조할 수 있다. 제2 전극(220)과 패시베이션층(550)에 대한 설명은 상술한 바와 동일하므로 이하에서 자세한 설명은 생략하기로 한다.
한편, 표시 장치(10)는 복수개의 서브 화소(PXn)들을 포함하고, 각 서브 화소(PXn) 마다 제1 전극(210)이 배치될 수 있다. 상술한 바와 같이, 제1 전극(210)은 인접한 서브 화소(PXn)의 제1 전극(210)과 이격되고, 제2 전극(220)은 표시 영역(DA) 상에 전면적으로 배치될 수 있다. 일 실시예에 따른 표시 장치(10)는 인접한 서브 화소(PXn)들의 제1 전극(210)이 하나의 층으로 형성되었다가 표시 장치(10)의 제조 공정에서 부분적으로 단선되는 공정에 의해 서로 이격된 것일 수 있다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 19는 도 18의 Ⅶ-Ⅶ'선을 따라 자른 단면도이다.
도 18 및 도 19를 참조하면, 일 실시예에 따른 표시 장치(10_1)는 인접한 서브 화소(PXn)의 경계에서 일 방향으로 연장된 홀부(520N_1)를 포함할 수 있다. 도면에서는 홀부(520N_1)가 제1 서브 화소(PX1) 및 제2 서브 화소(PX2), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 사이에서 제1 방향(DR1)으로 연장된 것을 도시하고 있으나, 이에 제한되지 않는다.
홀부(520N_1)는 경우에 따라서 제1 방향(DR1) 및 제2 방향(DR2)으로 연장될 수 있으며, 복수의 서브 화소(PXn)들의 경계에 배치될 수 있다. 도 18 및 도 19의 표시 장치(10_1)는 홀부(520N_1)를 포함하여 제1 절연층(510_1), 제2 절연층(520_1) 및 제2 전극(220_1)의 형태가 다른 것을 제외하고는 도 2 및 도 3의 표시 장치(10)와 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점에 대하여 자세히 설명하기로 한다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)에는 각각 제1 전극(210_1)들이 배치되어 서로 제2 방향(DR2)으로 이격된다. 제2 전극(220_1)은 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 상에 전면적으로 배치될 수 있다. 즉, 제2 전극(220_1)은 제2 서브 화소(PX2)의 제1 전극(210_1) 및 제3 서브 화소(PX3)의 제1 전극(210_1)과 제3 방향(DR3)으로 대향하고, 발광 소자(300)들은 제2 전극(220_1)과 제2 서브 화소(PX2)의 제1 전극(210_1) 사이 및 제2 전극(220_1)과 제3 서브 화소(PX3)의 제1 전극(210_1) 사이에 각각 배치될 수 있다.
제2 서브 화소(PX2)의 제1 전극(210_1)과 제3 서브 화소(PX3)의 제1 전극(210_1)은 제2 서브 화소(PX2)와 제3 서브 화소(PX3)의 경계에서 서로 이격될 수 있다. 다만, 도 2 및 도 3과 달리 도 18 및 도 19의 표시 장치(10_1)는 제2 서브 화소(PX2)와 제3 서브 화소(PX3)의 경계에서 제1 절연층(510_1) 및 제2 절연층(520_1)도 부분적으로 이격되어 홀부(520N_1)를 형성할 수 있다.
도 2 및 도 3의 표시 장치(10)의 경우, 제1 전극(210)들이 각 서브 화소(PXn) 별로 분리되어 형성됨에 따라 제1 전극(210) 상부에 전계(E)를 형성하는 단계(도 14)에서 각 서브 화소(PXn)의 제1 전극(210) 별로 정렬 신호를 인가할 수 있었다. 다만, 이에 제한되지 않고 인접한 서브 화소(PXn)의 제1 전극(210_1)들이 서로 연결되어 있는 경우, 정렬 신호에 의한 전계(E)는 각 서브 화소(PXn) 별로 동시에 생성될 수 있다. 이 경우, 제2 서브 화소(PX2)의 제1 전극(210_1)과 제3 서브 화소(PX3)의 제1 전극(210_1)은 서로 연결된 상태로 정렬 신호가 인가되었다가, 후속 공정에서 제2 서브 화소(PX2)와 제3 서브 화소(PX3)의 경계에 위치한 절단부(CB)를 따라 절단될 수 있다. 절단부(CB)를 따라 제1 전극(210_1)을 절단하는 공정은 제1 절연층(510_1) 및 제2 절연층(520_1)을 부분적으로 식각하는 공정이 수반되고, 이에 따라 각 서브 화소(PXn)들의 경계에는 홀부(520N_1)가 형성될 수 있다.
도 20은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 20을 참조하면, 일 실시예에 따르면, 제1 전극(210_2)은 상면으로부터 돌출되어 발광 소자(300)의 일 단부를 감싸는 제1 전극 돌출부(210D)를 더 포함할 수 있다. 도 20은 제1 전극(210_2)이 제1 전극 돌출부(210D)를 더 포함하는 것을 제외하고는 도 3의 표시 장치(10)와 동일하다. 이하에서는 차이점에 대하여 자세하게 설명하기로 한다.
발광 소자(300)의 제1 전극(210_2)과 접촉하는 일 단부는 발광 소자(300)들이 제1 절연층(510_2)에 삽입되는 방향에 따라 제1 전극(210_2)과의 접촉이 원활하게 이루어지지 않을 수 있다. 일 실시예에 따르면, 발광 소자(300)를 제1 절연층(510_2)에 삽입하는 공정 후에 제1 전극(210_2)에 열을 가하는 공정을 수행할 수 있다.
일 예로 제1 전극(210_2)이 반사율이 높은 재료로 금속 재료를 포함하는 경우, 열을 가하는 공정에 의해 제1 전극(210_2)이 부분적으로 용해될 수 있다. 제1 전극(210_2)이 부분적으로 용해되면, 발광 소자(300)는 제1 전극(210_2)을 향해 미세하게 이동할 수 있고, 또는 용해된 제1 전극(210_2)이 발광 소자(300)의 일 단부측으로 미세한 움직임을 보일 수 있다. 용해된 제1 전극(210_2)이 부분적으로 발광 소자(300)의 외면을 따라 이동하게 되는 경우, 제1 전극(210_2)의 상면에서는 일부 영역이 돌출되어 발광 소자(300)의 일 단부를 감싸는 제1 전극 돌출부(210D)가 형성될 수 있다. 제1 전극 돌출부(210D)는 제2 전극(220_2)과 같이 발광 소자(300)의 일 단부를 감싸도록 형성됨에 따라 발광 소자(300)와 제1 전극(210_2) 간의 접촉이 향상될 수 있다.
도 21은 다른 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 개략도이다. 도 22 내지 도 24는 도 21의 표시 장치의 제조 공정을 이용한 표시 장치의 제조 방법을 나타내는 개략도들이다.
상술한 바와 같이, 발광 소자(300)를 제1 절연층(510)에 삽입하는 단계는 특별히 제한되지 않는다. 예시적인 실시예에서, 발광 소자(300)는 회전하는 롤러 장치(ROLL)에 부착된 지그 부(ZIG)에 의해 제1 절연층(510)에 물리적으로 삽입될 수 있다.
도 21을 참조하면, 발광 소자(300)를 제1 절연층(510)에 삽입하는 단계에서, 롤러 장치(ROLL)가 일 방향으로 회전하면, 롤러(ROLL)에 부착된 지그 부(ZIG)는 발광 소자(300)를 제1 절연층(510) 내에 삽입시킬 수 있다. 도 15의 경우에 달리, 롤러 장치(ROLL)는 일 방향으로 회전함과 동시에 인접한 서브 화소(PXn)로 이동할 수 있고, 복수의 서브 화소(PXn)들을 따라 발광 소자(300)들을 순차적으로 삽입할 수 있다.
도 22 내지 도 24를 참조하면, 롤러 장치(ROLL)는 회전함과 동시에 일 방향, 예컨대 제1 방향(DR1)으로 이동할 수 있다. 롤러 장치(ROLL)에 부착된 지그 부(ZIG)는 제1 방향(DR1)으로 배열된 복수의 서브 화소(PXn)들을 따라 이동하며 발광 소자(300)들을 연속적으로 삽입할 수 있다. 여기서 롤러 장치(ROLL)의 지그 부(ZIG)의 위치에 따라 발광 소자(300)들이 삽입되는 서브 화소(PXn)가 결정될 수 있다.
먼저, 도 22에 도시된 바와 같이, 롤러 장치(ROLL)의 지그 부(ZIG)가 제1 서브 화소(PX1) 상에 위치할 경우, 롤러 장치(ROLL)의 이동에 따라 제1 서브 화소(PX1)로부터 제1 방향(DR1)으로 배열된 서브 화소(PXn)들은 발광 소자(300)가 제1 절연층(510)에 삽입될 수 있다. 반면에, 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함하여 이들과 제1 방향(DR1)으로 배열된 서브 화소(PXn)들에는 지그 부(ZIG)가 위치하지 않아 발광 소자(300)들이 삽입되지 않는다.
다음으로 도 23 및 도 24 도시된 바와 같이, 롤러 장치(ROLL)는 지그 부(ZIG)가 제2 서브 화소(PX2) 또는 제3 서브 화소(PX3) 상에 위치하도록 이동한 뒤 제1 방향(DR1)으로 이동한다. 이에 따라 제2 서브 화소(PX2) 또는 제3 서브 화소(PX3)로부터 제1 방향(DR1)으로 배열된 서브 화소(PXn)들은 발광 소자(300)가 제1 절연층(510)에 삽입될 수 있다. 일 실시예에 따른 표시 장치(10)의 제조 방법은 지그 부(ZIG)를 포함하는 롤러 장치(ROLL)를 이용하여 일 방향으로 배열된 서브 화소(PXn)들에 발광 소자(300)를 순차적으로 삽입할 수 있다.
도 25는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 25를 참조하면, 일 실시예에 따른 제2 전극(220_3)은 두께가 제2 절연층(520_3)의 두께보다 얇을 수 있다. 이에 따라 제2 전극(220_3)의 상면은 평탄하지 않고 제1 절연층(510_3), 제2 절연층(520_3) 및 발광 소자(300)의 돌출된 단부를 따라 단차가 형성될 수 있다.
도 3의 제2 전극(220)은 제2 절연층(520)보다 큰 두께로 형성됨에 따라, 제1 절연층(510), 제2 절연층(520) 및 발광 소자(300)의 타 단부에 의해 형성된 단차에서 상면이 평탄한 면을 형성할 수 있다. 반면에 도 25의 제2 전극(220_3)은 비교적 얇은 두께, 일 예로 0.1 ㎛의 두께를 갖고 제1 절연층(510), 제2 절연층(520) 및 발광 소자(300)의 타 단부를 따라 형성될 수 있다. 제2 전극(220_3)의 상면은 평탄하지 않게 형성되더라도, 발광 소자(300)의 타 단부를 감싸도록 형성됨으로써 발광 소자(300)와 원활하게 접촉할 수 있다. 또한, 도 25에 도시되지 않았으나, 제2 전극(220_3) 상에는 패시베이션층(550, 도 4에 도시)이 배치되어 상면이 평탄한 면을 형성할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극 220: 제2 전극
300: 발광 소자
510: 제1 절연층
520: 제2 절연층 520P: 개구 영역 520N: 홀부

Claims (20)

  1. 제1 전극;
    상기 제1 전극 상에 배치된 제1 절연층;
    상기 제1 절연층 상에 배치되고 적어도 일부 영역이 상기 제1 전극과 제1 방향으로 대향하는 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되고, 일 방향으로 연장된 형상을 갖는 적어도 하나의 제1 발광 소자를 포함하고,
    상기 제1 절연층은 상기 제1 발광 소자의 외면을 부분적으로 감싸고, 적어도 일부의 제1 발광 소자는 연장된 상기 일 방향이 상기 제1 방향과 평행한 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 발광 소자의 제1 단부는 상기 제1 전극과 부분적으로 접촉하고, 상기 제1 단부의 반대편 제2 단부는 상기 제2 전극과 접촉하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 발광 소자의 연장된 상기 일 방향과 상기 제1 방향에 수직한 제2 방향이 이루는 예각은 80° 내지 90°의 범위를 갖는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 발광 소자는 제1 도전형 반도체, 제2 도전형 반도체 및 상기 제1 도전형 반도체와 상기 제2 도전형 반도체 사이에 배치된 활성층을 포함하고,
    상기 제1 발광 소자 중 적어도 일부는 상기 제1 도전형 반도체, 상기 활성층 및 상기 제2 도전형 반도체가 상기 제1 방향을 따라 순차적으로 배치된 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 발광 소자는 상기 제1 도전형 반도체, 상기 제2 도전형 반도체 및 상기 활성층의 측면을 둘러싸는 절연막을 포함하고,
    상기 절연막은 상기 제1 절연층과 부분적으로 접촉하는 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 발광 소자 중 적어도 일부는 상기 활성층에서 방출된 광이 상기 제1 방향과 평행하게 진행하는 표시 장치.
  7. 제2 항에 있어서,
    상기 제2 전극과 상기 제1 절연층 사이에 배치된 제2 절연층 및
    상기 제2 절연층이 둘러싸는 영역에 배치되어 상기 제1 절연층을 부분적으로 노출하는 개구 영역을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 전극은 상기 개구영역 및 상기 제2 절연층의 적어도 일부 영역과 상기 제1 방향으로 중첩하고,
    상기 제1 발광 소자는 상기 개구영역 내에서 상기 제1 전극과 상기 제2 전극 사이에 배치된 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 전극의 면적은 상기 개구영역의 면적보다 큰 표시 장치.
  10. 제7 항에 있어서,
    상기 제1 발광 소자의 상기 제2 단부는 부분적으로 상기 제1 절연층의 상면에서 돌출되고,
    상기 제2 전극은 상기 제1 발광 소자의 돌출된 제2 단부를 둘러싸는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 절연층의 두께는 상기 제1 발광 소자의 돌출된 제2 단부의 높이보다 큰 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 발광 소자의 상기 일 방향으로 연장된 길이는 3㎛ 내지 6㎛의 범위를 갖는 표시 장치.
  13. 제10 항에 있어서,
    상기 제1 전극은 상면으로부터 돌출되어 상기 제1 발광 소자의 상기 제1 단부를 감싸는 제1 전극 돌출부를 더 포함하는 표시 장치.
  14. 제7 항에 있어서,
    상기 제1 전극과 상기 제1 방향에 수직한 제2 방향으로 이격되고, 상기 제2 전극의 적어도 일부 영역과 상기 제1 방향으로 대향하는 제3 전극 및
    상기 제3 전극과 상기 제2 전극 사이에 배치된 제2 발광 소자를 더 포함하고,
    상기 제1 절연층은 상기 제3 전극과 상기 제2 전극 사이에 배치된 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 절연층은 상기 제1 전극 및 상기 제3 전극과 상기 제1 방향으로 부분적으로 중첩하고,
    상기 제1 전극과 상기 제3 전극은 상기 제2 절연층과 중첩하는 영역에서 서로 이격된 표시 장치.
  16. 제1 전극, 상기 제1 전극을 덮도록 배치된 제1 절연층 및 상기 제1 절연층 상에 부분적으로 배치된 제2 절연층을 포함하는 베이스부를 준비하는 단계;
    일 방향으로 연장된 형상을 갖는 발광 소자를 상기 제1 절연층의 상면에 수직한 제1 방향으로 상기 제1 절연층 내에 삽입하는 단계; 및
    상기 제1 절연층 및 상기 제2 절연층을 덮도록 배치된 제2 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 발광 소자를 상기 제1 절연층 내에 삽입하는 단계는,
    상기 제1 전극 상부에 상기 발광 소자를 분사하는 단계;
    상기 제1 전극의 상부에 전계를 형성하여 상기 발광 소자가 연장된 상기 일 방향이 상기 제1 방향에 평행하도록 상기 발광 소자를 정렬하는 단계; 및
    상기 발광 소자를 상기 제1 방향으로 상기 제1 절연층 내에 삽입하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제2 절연층은 상기 제1 절연층을 부분적으로 노출하는 개구영역을 포함하고,
    상기 발광 소자는 상기 개구영역 내에서 상기 제1 절연층에 삽입되는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제2 전극을 형성하는 단계는 상기 제2 절연층 상에 분사된 상기 발광 소자를 제거하는 단계를 더 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 발광 소자는 일 단부가 부분적으로 상기 제1 절연층 상에 돌출되고,
    상기 제2 전극은 상기 일 단부를 감싸도록 형성된 표시 장치의 제조 방법.
KR1020190046831A 2019-04-22 2019-04-22 표시 장치 및 이의 제조 방법 KR20200123900A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190046831A KR20200123900A (ko) 2019-04-22 2019-04-22 표시 장치 및 이의 제조 방법
PCT/KR2020/002048 WO2020218722A1 (ko) 2019-04-22 2020-02-13 표시 장치 및 이의 제조 방법
CN202080030574.7A CN113711360A (zh) 2019-04-22 2020-02-13 显示装置及其制造方法
US17/605,800 US20220209070A1 (en) 2019-04-22 2020-02-13 Display device and manufacturing method therefor
EP20796287.9A EP3961711A4 (en) 2019-04-22 2020-02-13 DISPLAY DEVICE AND METHOD OF MANUFACTURING IT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190046831A KR20200123900A (ko) 2019-04-22 2019-04-22 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200123900A true KR20200123900A (ko) 2020-11-02

Family

ID=72940717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190046831A KR20200123900A (ko) 2019-04-22 2019-04-22 표시 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20220209070A1 (ko)
EP (1) EP3961711A4 (ko)
KR (1) KR20200123900A (ko)
CN (1) CN113711360A (ko)
WO (1) WO2020218722A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302747B2 (en) 2019-11-26 2022-04-12 Samsung Display Co., Ltd. Display device
US11393798B2 (en) 2019-09-23 2022-07-19 Samsung Display Co., Ltd. Display device
US11967585B2 (en) 2019-11-04 2024-04-23 Samsung Display Co., Ltd. Electrodes for light emitting element of a display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102824A (en) * 1990-11-05 1992-04-07 California Institute Of Technology Method of manufacturing a distributed light emitting diode flat-screen display for use in televisions
KR20120059064A (ko) * 2010-11-30 2012-06-08 삼성엘이디 주식회사 발광소자 및 그 제조방법
FR2985989B1 (fr) * 2012-01-23 2017-03-03 Commissariat Energie Atomique Procede d'isolation de nanofils ou de microfils
KR102446768B1 (ko) * 2015-12-14 2022-09-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR101770632B1 (ko) * 2016-01-07 2017-08-24 피에스아이 주식회사 자가 조립형 초소형 led 전극어셈블리 제조용 용매 및 이를 통해 자가 조립형 초소형 led 전극어셈블리를 제조하는 방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
US10319880B2 (en) * 2016-12-02 2019-06-11 Innolux Corporation Display device
KR102479964B1 (ko) * 2017-08-30 2022-12-20 엘지디스플레이 주식회사 전계 발광 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393798B2 (en) 2019-09-23 2022-07-19 Samsung Display Co., Ltd. Display device
US11967585B2 (en) 2019-11-04 2024-04-23 Samsung Display Co., Ltd. Electrodes for light emitting element of a display device
US11302747B2 (en) 2019-11-26 2022-04-12 Samsung Display Co., Ltd. Display device
US11749709B2 (en) 2019-11-26 2023-09-05 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN113711360A (zh) 2021-11-26
EP3961711A1 (en) 2022-03-02
WO2020218722A1 (ko) 2020-10-29
US20220209070A1 (en) 2022-06-30
EP3961711A4 (en) 2023-01-11

Similar Documents

Publication Publication Date Title
KR20210065238A (ko) 표시 장치
KR20210022799A (ko) 표시 장치
US11393798B2 (en) Display device
EP3979324A1 (en) Display device
EP4024461A1 (en) Light emitting device, manufacturing method therefor, and display device comprising same
EP3961711A1 (en) Display device and manufacturing method therefor
KR20210103602A (ko) 표시 장치
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
KR20210039521A (ko) 표시 장치 및 이의 제조 방법
KR20210025144A (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
US11967585B2 (en) Electrodes for light emitting element of a display device
EP3975256A1 (en) Display device and manufacturing method therefor
EP4033545A1 (en) Light-emitting diode and display device comprising same
KR20210055831A (ko) 표시 장치
KR20210104392A (ko) 표시 장치
US11811010B2 (en) Display device and method of fabricating the same
EP4047660A1 (en) Display device
KR20220019120A (ko) 표시 장치 및 그 제조 방법
KR20210150631A (ko) 표시 장치 및 이의 제조 방법
KR20210132271A (ko) 표시 장치
KR20210008206A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20230141985A (ko) 표시 장치 및 이의 제조 방법
KR20230139843A (ko) 표시 장치
KR20210077864A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal