WO2020218722A1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
WO2020218722A1
WO2020218722A1 PCT/KR2020/002048 KR2020002048W WO2020218722A1 WO 2020218722 A1 WO2020218722 A1 WO 2020218722A1 KR 2020002048 W KR2020002048 W KR 2020002048W WO 2020218722 A1 WO2020218722 A1 WO 2020218722A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
insulating layer
light emitting
light
emitting device
Prior art date
Application number
PCT/KR2020/002048
Other languages
English (en)
French (fr)
Inventor
임백현
공태진
김명희
김원규
유제원
이희근
태창일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/605,800 priority Critical patent/US20220209070A1/en
Priority to CN202080030574.7A priority patent/CN113711360A/zh
Priority to EP20796287.9A priority patent/EP3961711A4/en
Publication of WO2020218722A1 publication Critical patent/WO2020218722A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a display device and a method of manufacturing the same.
  • OLED organic light emitting display
  • LCD liquid crystal display
  • a device that displays an image of a display device includes a display panel such as an organic light emitting display panel or a liquid crystal display panel.
  • the light emitting display panel may include a light emitting device.
  • a light emitting diode LED
  • OLED organic light emitting diode
  • an inorganic material as a fluorescent material Inorganic light emitting diodes.
  • An inorganic light emitting diode using an inorganic semiconductor as a fluorescent material has an advantage of having durability even in a high temperature environment, and having high efficiency of blue light compared to an organic light emitting diode.
  • a transfer method using a dielectrophoresis (DEP) method has been developed. Accordingly, research on inorganic light emitting diodes having superior durability and efficiency compared to organic light emitting diodes is ongoing.
  • the problem to be solved by the present invention is to provide a display device in which light-emitting elements are aligned in a direction perpendicular to each electrode, including light-emitting elements extending in one direction.
  • an object to be solved by the present invention is to provide a method of manufacturing a display device including a step of fixing the light emitting element in a direction perpendicular to an electrode.
  • the display device for solving the above problem is a first electrode, a first insulating layer disposed on the first electrode, and disposed on the first insulating layer, and at least a portion of the first electrode and the first insulating layer are A second electrode facing in one direction, and at least one first light emitting device disposed between the first electrode and the second electrode and having a shape extending in one direction, and the first insulating layer 1 Partially surrounds the outer surface of the light emitting device, and at least a portion of the first light emitting device extends in one direction parallel to the first direction.
  • a first end of the first light-emitting device may partially contact the first electrode, and a second end opposite to the first end may contact the second electrode.
  • An acute angle formed by the extended one direction of the first light emitting device and the second direction perpendicular to the first direction may have a range of 80° to 90°.
  • the first light emitting device includes a first conductivity type semiconductor, a second conductivity type semiconductor, and an active layer disposed between the first conductivity type semiconductor and the second conductivity type semiconductor, and at least some of the first light emitting devices
  • the first conductivity type semiconductor, the active layer, and the second conductivity type semiconductor may be sequentially disposed along the first direction.
  • the first light emitting device includes the first conductivity type semiconductor, the second conductivity type semiconductor, and an insulating layer surrounding a side surface of the active layer, and the insulating layer may partially contact the first insulating layer.
  • light emitted from the active layer may travel in parallel with the first direction.
  • a second insulating layer disposed between the second electrode and the first insulating layer, and an opening area disposed in a region surrounding the second insulating layer to partially expose the first insulating layer may be further included.
  • the first electrode overlaps at least a partial region of the opening region and the second insulating layer in the first direction, and the first light emitting element is disposed between the first electrode and the second electrode within the opening region Can be.
  • An area of the first electrode may be larger than an area of the opening area.
  • the second end of the first light emitting device may partially protrude from an upper surface of the first insulating layer, and the second electrode may surround the protruded second end of the first light emitting device.
  • the thickness of the second insulating layer may be greater than the height of the protruding second end of the first light emitting device.
  • the length of the first light emitting device extending in the one direction may range from 3 ⁇ m to 6 ⁇ m.
  • the first electrode may further include a first electrode protrusion protruding from an upper surface and surrounding the first end of the first light emitting device.
  • the first electrode is spaced apart in a second direction perpendicular to the first direction, a third electrode facing at least a partial region of the second electrode and the first direction, and between the third electrode and the second electrode
  • a second light emitting device disposed may be further included, and the first insulating layer may be disposed between the third electrode and the second electrode.
  • the second insulating layer may partially overlap the first electrode and the third electrode in the first direction, and the first electrode and the third electrode may be spaced apart from each other in a region overlapping the second insulating layer. have.
  • a method of manufacturing a display device includes a first electrode, a first insulating layer disposed to cover the first electrode, and a second insulating layer partially disposed on the first insulating layer.
  • Preparing a base portion comprising, inserting a light emitting device having a shape extending in one direction into the first insulating layer in a first direction perpendicular to the upper surface of the first insulating layer, and the first insulating layer and And forming a second electrode disposed to cover the second insulating layer.
  • Inserting the light-emitting element into the first insulating layer may include spraying the light-emitting element on the first electrode, and the one direction in which the light-emitting element extends by forming an electric field on the first electrode Aligning the light emitting device to be parallel to the first direction, and inserting the light emitting device into the first insulating layer in the first direction.
  • the second insulating layer may include an opening region partially exposing the first insulating layer, and the light emitting device may be inserted into the first insulating layer within the opening region.
  • the forming of the second electrode may further include removing the light emitting device sprayed on the second insulating layer.
  • One end of the light-emitting element may partially protrude on the first insulating layer, and the second electrode may be formed to surround the one end.
  • a plurality of light emitting devices may be aligned in a vertical direction between electrodes facing each other.
  • a method of manufacturing a display device includes a process of inserting light-emitting elements in a vertical direction of an electrode, wherein each electrode faces a thickness direction in a direction with an insulating layer therebetween, and light-emitting elements extending in one direction are in the thickness direction. It can be aligned to be parallel. In the insulating layer, light-emitting elements may be inserted to fix them.
  • light emitted in the extended direction of the light emitting device may be emitted upward of each pixel.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • FIG. 2 is a schematic plan view of one pixel of a display device according to an exemplary embodiment.
  • FIG 3 is a schematic cross-sectional view of one pixel of a display device according to an exemplary embodiment.
  • FIG. 4 is a cross-sectional view taken along line IV-IV' of FIG. 2.
  • FIG. 5 is a plan view illustrating one sub-pixel of FIG. 2.
  • FIG. 6 is an enlarged cross-sectional view of a portion of FIG. 3.
  • FIG. 7 is a schematic diagram of a light emitting device according to an exemplary embodiment.
  • FIG. 8 is a flowchart illustrating a method of manufacturing a display device according to an exemplary embodiment.
  • 9 to 17 are cross-sectional views illustrating a manufacturing process of a display device according to an exemplary embodiment.
  • FIG. 18 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 19 is a cross-sectional view taken along the line VII-VII' of FIG. 18;
  • FIG. 20 is a cross-sectional view of a display device according to another exemplary embodiment.
  • 21 is a schematic diagram illustrating a part of a manufacturing process of a display device according to another exemplary embodiment.
  • 22 to 24 are schematic diagrams illustrating a method of manufacturing a display device using the manufacturing process of the display device of FIG. 21.
  • 25 is a cross-sectional view of a display device according to another exemplary embodiment.
  • FIG. 1 is a schematic plan view of a display device according to an exemplary embodiment.
  • the display device 10 displays a moving image or a still image.
  • the display device 10 may refer to all electronic devices that provide a display screen. For example, televisions, notebooks, monitors, billboards, Internet of Things, mobile phones, smart phones, tablet PCs (Personal Computers), electronic watches, smart watches, watch phones, head mounted displays, mobile communication terminals, which provide display screens, An electronic notebook, an electronic book, a portable multimedia player (PMP), a navigation device, a game machine, a digital camera, a camcorder, and the like may be included in the display device 10.
  • PMP portable multimedia player
  • the display device 10 includes a display panel that provides a display screen.
  • Examples of the display panel include an LED display panel, an organic light emitting display panel, a quantum dot emission display panel, a plasma display panel, and a field emission display panel.
  • a display panel a case in which an LED display panel is applied is exemplified, but is not limited thereto, and if the same technical idea is applicable, it may be applied to other display panels.
  • the shape of the display device 10 may be variously modified.
  • the display device 10 may have a shape such as a long horizontal rectangle, a long vertical rectangle, a square, a square with a round corner (vertex), other polygons, and circles.
  • the shape of the display area DA of the display device 10 may also be similar to the overall shape of the display device 10. In FIG. 1, a display device 10 and a display area DA having an elongated rectangular shape are illustrated.
  • the display device 10 may include a display area DA and a non-display area NDA.
  • the display area DA is an area in which a screen can be displayed
  • the non-display area NDA is an area where the screen is not displayed.
  • the display area DA may be referred to as an active area
  • the non-display area NDA may be referred to as an inactive area.
  • the display area DA may generally occupy the center of the display device 10.
  • the display area DA may include a plurality of pixels PX.
  • the plurality of pixels PX may be arranged in a matrix direction.
  • the shape of each pixel PX may be a rectangular or square shape in plan, but is not limited thereto, and each side may be a rhombus shape inclined with respect to the first direction DR1.
  • Each of the pixels PX may include one or more light-emitting elements 300 that emit light of a specific wavelength band to display a specific color.
  • FIG. 2 is a schematic plan view of one pixel of a display device according to an exemplary embodiment.
  • each of the plurality of pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • the first sub-pixel PX1 emits light of a first color
  • the second sub-pixel PX2 emits light of a second color
  • the third sub-pixel PX3 emits light of a third color.
  • the first color may be red
  • the second color may be green
  • the third color may be blue, but the present invention is not limited thereto
  • each sub-pixel PXn may emit light of the same color.
  • the pixel PX includes three sub-pixels PXn, but is not limited thereto, and the pixel PX may include a larger number of sub-pixels PXn.
  • first, second, etc. are used to refer to each component, but this is used to simply distinguish the components, and does not necessarily mean the corresponding component. That is, the configuration defined as first, second, etc. is not necessarily limited to a specific structure or location, and other numbers may be assigned depending on the case. Accordingly, the numbers assigned to each component may be described through the drawings and the following description, and it is a matter of course that the first component mentioned below may be a second component within the technical idea of the present invention.
  • Each of the sub-pixels PXn of the display device 10 may include an area defined as an emission area EMA and a non-emission area NEM.
  • the light-emitting area EMA may be defined as an area in which the light-emitting element 300 included in the display device 10 is disposed to emit light of a specific wavelength band.
  • the light-emitting device 300 includes an active layer 330 (shown in FIG. 7 ), and the active layer 330 may emit light of a specific wavelength band without direction. That is, the light emitted from the active layer 330 of the light-emitting device 300 may also be emitted in a lateral direction of the light-emitting device 300, including the direction of both ends of the light-emitting device 300.
  • the light-emitting area EMA of each sub-pixel PXn includes an area in which the light-emitting element 300 is disposed, and is a region adjacent to the light-emitting element 300 and includes a region in which light emitted from the light-emitting element 300 is emitted. can do. Further, the present invention is not limited thereto, and the light emitting area EMA may also include a region in which light emitted from the light emitting device 300 is reflected or refracted by another member to be emitted.
  • the plurality of light-emitting elements 300 may be disposed in each sub-pixel PXn, and may form a light-emitting area EMA including an area in which they are disposed and an area adjacent thereto.
  • the non-emission area NEM is an area other than the light-emitting area EMA, and may be defined as an area where light is not emitted because the light-emitting element 300 is not disposed and light emitted from the light-emitting element 300 does not reach. have.
  • a second insulating layer 520 may be disposed between each pixel PX or each sub-pixel PXn and between the adjacent other pixel PX or sub-pixel PXn.
  • the second insulating layer 520 may form a grid pattern by being disposed at the boundary of each sub-pixel PXn including a portion extending in the first direction DR1 and a portion extending in the second direction DR2. .
  • a portion of the second insulating layer 520 extending in the first direction DR1 separates the pixels PX or sub-pixels PXn arranged in the second direction DR2 and extends in the second direction DR2
  • the formed part may divide the pixels PX or sub-pixels PXn arranged in the first direction DR1. That is, each sub-pixel PXn may be understood to be an area surrounded by the second insulating layer 520 in the display area DA.
  • a second insulating layer 520 is disposed to surround one pixel PX, and each sub-pixel PXn included in one pixel PX, that is, a first sub-pixel PX1 and a second sub-pixel The arrangement is shown at the boundary between the pixel PX2 and the third sub-pixel PX3.
  • the second insulating layer 520 may be entirely disposed in the display area DA and may be disposed to surround the plurality of pixels PX or sub-pixels PXn.
  • the second insulating layer 520 is disposed on the first insulating layer 510 (arranged in FIG. 3) to be described later, and in a region where the second insulating layer 520 is not disposed, the first insulating layer 510 (in FIG. 3 ).
  • An opening area 520P exposing a part of (shown) may be disposed.
  • the opening area 520P is located in an area surrounded by a portion extending in the first direction DR1 and a portion extending in the second direction DR2 of the second insulating layer 520, 1
  • the insulating layer 510 may be exposed. As shown in FIG.
  • an opening area 520P is disposed in each of the first sub-pixel PX1, the second sub-pixel PX2, and the third sub-pixel PX3, and exposed by the opening area 520P.
  • Light-emitting elements 300 may be disposed on the first insulating layer 510.
  • a light emitting area EMA is formed in a region where the first insulating layer 510 is exposed and the plurality of light emitting devices 300 are disposed, and the second insulating layer 520 is disposed so that the light emitting device 300 does not exist.
  • the non-emission area NEM may be formed in the area.
  • Each of the sub-pixels PXn formed in the area surrounding the second insulating layer 520 includes the first electrode 210, the second electrode 220, the first insulating layer 510, and the plurality of light emitting devices 300.
  • the plurality of light emitting devices 300 are disposed between the first electrode 210 and the second electrode 220 to receive light emission signals from the first electrode 210 and the second electrode 220 to receive light in a specific wavelength range. Can be released.
  • the structure of each sub-pixel PXn will be described in more detail with reference to other drawings.
  • FIG. 3 is a schematic cross-sectional view of one pixel of a display device according to an exemplary embodiment. 4 is a cross-sectional view taken along line IV-IV' of FIG. 2.
  • 3 and 4 illustrate cross-sectional views of the first sub-pixel PX1, the same may be applied to the other pixel PX or the sub-pixel PXn.
  • the display device 10 includes a circuit element layer PAL and an emission layer EML.
  • the circuit element layer PAL includes the substrate 110, the buffer layer 115, the light blocking layer BML, the first and second transistors 120 and 140, and the emission layer EML is the first and second transistors.
  • a plurality of electrodes 210 and 220 disposed on the upper portions 120 and 140, a light emitting device 300, and a plurality of insulating layers 510 and 520 may be included.
  • the substrate 110 may be an insulating substrate.
  • the substrate 110 may be made of an insulating material such as glass, quartz, or polymer resin. Further, the substrate 110 may be a rigid substrate, but may be a flexible substrate capable of bending, folding, rolling, or the like.
  • the light blocking layer BML may be disposed on the substrate 110.
  • the light blocking layer BML may include a first light blocking layer BML1 and a second light blocking layer BML2.
  • the first light blocking layer BML1 may be electrically connected to the first drain electrode 123 of the first transistor 120 to be described later.
  • the second light blocking layer BML2 may be electrically connected to the second drain electrode 143 of the second transistor 140.
  • the first light blocking layer BML1 and the second light blocking layer BML2 overlap with the first active material layer 126 of the first transistor 120 and the second active material layer 146 of the second transistor 140, respectively Are arranged to be
  • the first and second light blocking layers BML1 and BML2 may include a light-blocking material to prevent light from entering the first and second active material layers 126 and 146.
  • the first and second light blocking layers BML1 and BML2 may be formed of an opaque metal material that blocks light transmission.
  • the present invention is not limited thereto, and in some cases, the light blocking layer BML may be omitted.
  • the buffer layer 115 is disposed on the light blocking layer BML and the substrate 110.
  • the buffer layer 115 may be disposed to cover the entire substrate 110 including the light blocking layer BML.
  • the buffer layer 115 may prevent diffusion of impurity ions, prevent penetration of moisture or outside air, and may perform a surface planarization function.
  • the buffer layer 115 may insulate the light blocking layer BML and the first and second active material layers 126 and 146 from each other.
  • a semiconductor layer is disposed on the buffer layer 115.
  • the semiconductor layer may include a first active material layer 126 of the first transistor 120, a second active material layer 146 of the second transistor 140, and an auxiliary layer 163.
  • the semiconductor layer may include polycrystalline silicon, single crystal silicon, or oxide semiconductor.
  • the first active material layer 126 may include a first doped region 126a, a second doped region 126b, and a first channel region 126c.
  • the first channel region 126c may be disposed between the first doped region 126a and the second doped region 126b.
  • the second active material layer 146 may include a third doped region 146a, a fourth doped region 146b, and a second channel region 146c.
  • the second channel region 146c may be disposed between the third doped region 146a and the fourth doped region 146b.
  • the first active material layer 126 and the second active material layer 146 may include polycrystalline silicon. Polycrystalline silicon may be formed by crystallizing amorphous silicon.
  • the crystallization method examples include RTA (Rapid thermal annealing) method, SPC (Solid phase crystallization) method, ELA (Excimer laser annealing) method, MILC (Metal induced crystallization) method, SLS (Sequential lateral solidification) method, etc. It is not limited thereto.
  • the first active material layer 126 and the second active material layer 146 may include single crystal silicon, low-temperature polycrystalline silicon, amorphous silicon, or the like.
  • the first doped region 126a, the second doped region 126b, the third doped region 146a, and the fourth doped region 146b are formed of the first active material layer 126 and the second active material layer 146. Some regions may be regions doped with impurities. However, it is not limited thereto.
  • a first gate insulating layer 150 is disposed on the semiconductor layer.
  • the first gate insulating layer 150 may be disposed to cover the buffer layer 115 including a semiconductor layer.
  • the first gate insulating layer 150 may function as a gate insulating layer of the first and second transistors 120 and 140.
  • a first conductive layer is disposed on the first gate insulating layer 150.
  • the first conductive layer is a first gate electrode 121 disposed on the first active material layer 126 of the first transistor 120 on the first gate insulating layer 150 and a second active layer of the second transistor 140
  • a second gate electrode 141 disposed on the material layer 146 and a power line 161 disposed on the auxiliary layer 163 may be included.
  • the first gate electrode 121 overlaps the first channel region 126c of the first active material layer 126
  • the second gate electrode 141 is a second channel region of the second active material layer 146 ( 146c).
  • An interlayer insulating layer 170 is disposed on the first conductive layer.
  • the interlayer insulating layer 170 may function as an interlayer insulating layer.
  • the interlayer insulating layer 170 may include an organic insulating material and may perform a surface planarization function.
  • a second conductive layer is disposed on the interlayer insulating layer 170.
  • the second conductive layer includes a first drain electrode 123 and a first source electrode 124 of the first transistor 120, and a second drain electrode 143 and a second source electrode 144 of the second transistor 140. , And a power electrode 162 disposed on the power line 161.
  • the first drain electrode 123 and the first source electrode 124 are formed in the first doped region of the first active material layer 126 through a contact hole penetrating the interlayer insulating layer 170 and the first gate insulating layer 150. 126a) and the second doped region 126b, respectively.
  • the second drain electrode 143 and the second source electrode 144 are formed in a third doped region of the second active material layer 146 through a contact hole penetrating the interlayer insulating layer 170 and the first gate insulating layer 150. 146a) and the fourth doped region 146b, respectively.
  • the first drain electrode 123 and the second drain electrode 143 may be electrically connected to the first light blocking layer BML1 and the second light blocking layer BML2, respectively, through another contact hole.
  • the via layer 200 is disposed on the second conductive layer.
  • the via layer 200 may include an organic insulating material and may perform a surface planarization function.
  • the first electrode 210 is disposed on the via layer 200.
  • the first electrode 210 is disposed in each sub-pixel PXn, and may be spaced apart from the first electrode 210 disposed in the adjacent sub-pixel PXn as illustrated in FIG. 2.
  • the first electrode 210 may include one side extending in the first direction DR1 and the other side extending in the second direction DR2, and may be disposed to have a rectangular shape on a plane. However, the shape of the first electrode 210 is not limited thereto, and one side may be inclined with respect to the first direction DR1.
  • the display device 10 includes a plurality of first electrodes 210 and are disposed to be spaced apart from each other for each sub-pixel PXn.
  • the first electrode 210 may be arranged in an island-like or linear pattern over the entire display area DA. However, it is not limited thereto.
  • the area of the first electrode 210 may be larger than the area of the opening area 520P. That is, the width measured in the first direction DR1 and the width measured in the second direction DR2 of the first electrode 210 are respectively measured in the first direction DR1 of the opening area 520P and the second It may be larger than the width measured in the two directions DR2. Accordingly, the first electrode 210 may overlap a portion of the opening region 520P and the second insulating layer 520 in the third direction DR3 which is the thickness direction.
  • the first electrode 210 may be electrically connected to the light emitting element 300, and the first electrode 210 has a larger area than the light emitting area EMA formed by the light emitting element 300 It may be disposed on the via layer 200. A more detailed description of this will be described later with reference to other drawings.
  • the first electrode 210 passes through the via layer 200 and passes through the first electrode contact hole CNTD that partially exposes the first drain electrode 123 of the first transistor 120. Can be in contact with.
  • the first electrode 210 may receive a predetermined electric signal from the first transistor 120.
  • a protruding portion is disposed on one side of the first electrode 210, and may be electrically connected to the first transistor 120 through the first electrode contact hole CNTD in the protruding portion.
  • the first electrode 210 may not include the protrusion and may be electrically connected to the first transistor 120 through the first electrode contact hole CNTD in an arbitrary region.
  • the first electrode 210 may include a conductive material having high reflectivity.
  • the first electrode 210 is a material having a high reflectivity and may include a metal such as silver (Ag), copper (Cu), aluminum (Al), or the like.
  • the first electrode 210 may reflect light emitted from the light-emitting device 300 to emit light in the upper direction of each sub-pixel PXn.
  • the first electrode 210 may have a structure in which one or more layers of a transparent conductive material and a metal layer having a high reflectivity are stacked, or may be formed as a single layer including them.
  • the first electrode 210 has a stacked structure of ITO/silver (Ag)/ITO/IZO, or is an alloy including aluminum (Al), nickel (Ni), lanthanum (La), etc. I can. However, it is not limited thereto.
  • the first insulating layer 510 is disposed on the first electrode 210.
  • the first insulating layer 510 may be entirely disposed on the display area DA of the display device 10 including the first electrode 210.
  • the first electrodes 210 disposed in each of the adjacent sub-pixels PXn may be spaced apart in the second direction DR2, and the first insulating layer 510 is a via exposed by the first electrodes 210 being spaced apart. It may also be disposed on the layer 200.
  • the first insulating layer 510 serves to insulate the first electrode 210 and the second electrode 220 from each other, and at the same time compensates for a step formed by the first electrode 210 to form a flat top surface. have.
  • the first insulating layer 510 may be formed to surround at least a partial area of an outer surface of the light emitting device 300 disposed between the first electrode 210 and the second electrode 220.
  • the light emitting device 300 may have a shape extending in one direction and may be disposed in a direction perpendicular to the upper surface of the first insulating layer 510.
  • the light emitting device 300 is physically arranged in the first insulating layer 510 after being aligned in a direction perpendicular to the top surface of the first insulating layer 510, that is, in the third direction DR3. Can be inserted.
  • the light emitting device 300 may have one end in contact with the first electrode 210 and the other end in contact with the second electrode 220, and an outer surface of the light emitting device 300 may be partially surrounded by the first insulating layer 510.
  • the first insulating layer 510 may fix the light emitting devices 300 disposed between the first electrode 210 and the second electrode 220 and prevent them from contacting each other.
  • the first insulating layer 510 may include an organic insulating material.
  • the first insulating layer 510 includes a material having a relatively lower hardness than the light-emitting element 300, and the light-emitting element 300 may be physically inserted during the manufacturing process of the display device 10.
  • the first insulating layer 510 is an organic insulating material, such as acrylic resin, epoxy resin, phenol resin, polyamide resin, polyimide resin, unsaturated polyester resin, polyphenylene resin, polyphenylene sulfide resin, benzo Cyclobutene, cardo resin, siloxane resin, silsesquioxane resin, polymethyl methacrylate, polycarbonate, polymethyl methacrylate-polycarbonate synthetic resin, etc. may be included. However, it is not limited thereto.
  • the second insulating layer 520 may be disposed on the first insulating layer 510.
  • the second insulating layer 520 may extend on the first insulating layer 510 in the first direction DR1 and the second direction DR2 and may be disposed at a boundary between each sub-pixel PXn.
  • An opening region 520P exposing a partial region of the first insulating layer 510 may be disposed in a region surrounded by the second insulating layer 520.
  • 3 and 4 illustrate that the second insulating layer 520 extending in the first direction DR1 is spaced apart in the second direction DR2 and the opening region 520P is disposed therebetween.
  • the second insulating layer 520 according to an exemplary embodiment has a function of separating the boundary of each sub-pixel PXn and blocking an electric field formed on the first electrode 210 in the manufacturing process of the display device 10. Can be done.
  • the second insulating layer 520 is at least a partial area.
  • the first electrode 210 and the third direction DR3 may overlap. Both sides of the first electrode 210 in the second direction DR2 overlap the second insulating layer 520 in the third direction DR3 and are in contact with the opening region 520P of the second insulating layer 520.
  • the side portion may be positioned to be recessed inward from both sides of the first electrode 210.
  • an electric field formed on the first electrode 210 may be blocked in a region overlapping the second insulating layer 520 and may be formed only in the opening region 520P. Accordingly, the light emitting device 300 may be aligned on the first insulating layer 510 in the opening area 520P in which the second insulating layer 520 is not disposed. The light emitting device 300 may be inserted into and fixed in the first insulating layer 510 to form a light emitting area EMA of each sub-pixel PXn.
  • the second electrode 220 is disposed on the first insulating layer 510 and the second insulating layer 520 exposed by the opening region 520P.
  • the second electrode 220 may be entirely disposed in the display area DA of the display device 10. That is, in the second electrode 220, unlike the first electrode 210, one second electrode 220 may be disposed in each pixel PX or each sub-pixel PXn without distinction.
  • the second electrode 220 penetrates the first insulating layer 510 and the via layer 200 in an area other than the display area DA to form a contact hole partially exposing the power electrode 162. Through it, it is possible to contact the power wiring 161.
  • the second electrode 220 may receive a predetermined electric signal from the power line 161.
  • the first electrode 210 may be a pixel electrode separated for each sub-pixel PXn, and the second electrode 220 may be a common electrode connected in common along each sub-pixel PXn.
  • One of the first electrode 210 and the second electrode 220 may be an anode electrode of the light emitting device 300, and the other may be a cathode electrode of the light emitting device 300.
  • the present invention is not limited thereto, and vice versa.
  • the second electrode 220 may contact the other end of the light emitting device 300 disposed between the first electrode 210 and the second electrode 220. According to an embodiment, the second electrode 220 may be formed to surround the other end of the light emitting device 300 protruding from the top of the first insulating layer 510. The light-emitting device 300 may contact the second electrode 220 to receive an electric signal, and may emit light of a specific wavelength band toward the top of the second electrode 220.
  • the second electrode 220 may include a transparent conductive material.
  • the second electrode 220 may include a material such as Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), Indium Tin-Zinc Oxide (ITZO), etc., but is not limited thereto.
  • the light emitting device 300 is disposed between the first electrode 210 and the second electrode 220.
  • the light emitting device 300 has a shape extending in one direction and may be inserted into the first insulating layer 510.
  • a partial area of an outer surface may be surrounded by the first insulating layer 510.
  • the plurality of light emitting devices 300 may be spaced apart from each other, but may be substantially aligned parallel to each other. The interval at which the light-emitting elements 300 are separated is not particularly limited.
  • a plurality of light-emitting devices 300 may be arranged adjacent to each other to form a group, and other plurality of light-emitting devices 300 may be grouped in a state spaced apart at a predetermined interval, and have non-uniform density but oriented in one direction. Can also be aligned.
  • one end of the light emitting device 300 may partially contact the first electrode 210, and the other end of the opposite end of the light emitting device 300 may contact the second electrode 220.
  • the light emitting element 300 is inserted in a direction perpendicular to the first insulating layer 510 disposed on the first electrode 210, so that one end thereof is partially connected to the first electrode 210.
  • the second electrode 220 is disposed on the first insulating layer 510 so that the other end may contact the second electrode 220.
  • One end and the other end of the light-emitting element 300 are electrically connected to the first electrode 210 and the second electrode 220 to receive a predetermined electrical signal.
  • the plurality of light emitting devices 300 may be disposed so that one direction in which they extend is substantially parallel to a third direction DR3 in which the first electrode 210 and the second electrode 220 face each other.
  • the light-emitting device 300 extending in one direction may emit light of a specific wavelength band toward the one direction.
  • the light-emitting element 300 is arranged in parallel with the third direction DR3 in which the first electrode 210 and the second electrode 220 face each other, and one extending direction is parallel, so that the upper direction of the second electrode 220, that is, each Light of a specific wavelength band may be emitted toward the upper direction of the sub-pixel PXn.
  • the light emitted from the other end of the light emitting device 300 in contact with the second electrode 220 may pass through the second electrode 220 including a transparent material and may travel upward of each sub-pixel PXn,
  • the light emitted from one end of the light-emitting element 300 in contact with the first electrode 210 is reflected by the first electrode 210 including a material having a high reflectivity, so that it can travel upward of each sub-pixel PXn. have.
  • FIG. 5 is a plan view illustrating one sub-pixel of FIG. 2.
  • 6 is an enlarged cross-sectional view of a portion of FIG. 3.
  • each pixel PX or sub-pixel PXn includes a light emitting area EMA formed by arranging the light emitting elements 300 in the opening area 520P, and the light emitting elements 300 And a non-emission area NEM in which the second insulating layer 520 is not formed.
  • the first electrode 210 of the display device 10 may have an area larger than the opening area 520P. As shown in the drawing, the first width D 210 of the first electrode 210 measured in the first direction DR1 is the width Do measured in the first direction DR1 of the opening area 520P The second width W210 of the first electrode 210 measured in the second direction DR2 may be greater than the width Wo measured in the second direction DR2 of the opening area 520P.
  • the first electrode 210 Since the opening region 520P is located in a region surrounded by the second insulating layer 520, the first electrode 210 has a larger area than the opening region 520P and has a second insulating layer in the third direction DR3. It can partially overlap with 520.
  • the manufacturing process of the display device 10 may include arranging the light emitting elements 300 by forming an electric field on the first electrode 210.
  • the first electrode 210 may be used as an alignment electrode for applying an alignment signal necessary to align the light emitting devices 300.
  • the alignment signal applied to the first electrode 210 forms an electric field in the third direction DR3 above the first electrode 210, and the electric field is a direction in which the light emitting elements 300 extend.
  • the light emitting devices 300 may be aligned in a direction perpendicular to the upper surface of the electrode 210 and the first insulating layer 510, that is, toward the third direction DR3.
  • the first electrode 210 When the first electrode 210 has an area smaller than the opening area 520P to which the first insulating layer 510 is exposed, some of the light emitting devices 300 are not aligned by the electric field, and the first insulating layer ( 510). These light-emitting devices 300 do not come into contact with the first electrode 210 and the second electrode 220, and may cause a light emission defect in each sub-pixel PXn.
  • the first electrode 210 according to an exemplary embodiment has an area larger than the opening area 520P in which the light emitting elements 300 are disposed, so that the light emitting elements 300 are moved in one direction in the manufacturing process of the display device 10. Insertion into the first insulating layer 510 in an unaligned state may be prevented.
  • the first electrode 210 includes a region overlapping the second insulating layer 520 in the third direction DR3, and the electric field formed by the alignment signal transmitted to the first electrode 210 is second insulating It can be blocked by layer 520.
  • the step of aligning the light-emitting elements 300 the light-emitting elements 300 sprayed on the second insulating layer 520 are not aligned by the electric field and remain on the second insulating layer 520.
  • the light-emitting elements 300 remaining on the second insulating layer 520 may be removed by inserting the light-emitting elements 300 aligned by an electric field into the first insulating layer 510 and then washing them.
  • the plurality of light emitting devices 300 are perpendicular to the first insulating layer 510 by an electric field formed in the opening area 520P in which the second insulating layer 520 is not disposed above the first electrode 210. Can be aligned in one direction.
  • the light emitting elements 300 aligned in a direction perpendicular to the first insulating layer 510 are physically inserted into the first insulating layer 510, one end of the first electrode 210 and the other end of the second electrode You can contact 220.
  • the light emitting devices 300 may have an extended direction parallel to a third direction DR3, which is a direction in which the first electrode 210 and the second electrode 220 face each other. have. As illustrated in FIG. 6, a plurality of light emitting devices 300 may be disposed between the first electrode 210 and the second electrode 220 to be partially inserted into the first insulating layer 510.
  • the light-emitting element 300 includes a first light-emitting element 301 in which one extended direction is not parallel to the third direction DR3, and a first light-emitting element 301 in which one extended direction is parallel to the third direction DR3. It may include 2 light-emitting elements 302.
  • the electric field formed on the first electrode 210 may align the light emitting elements 300 in an extended direction in a direction perpendicular to the upper surface of the first insulating layer 510. have.
  • one extended direction is aligned in a direction perpendicular to the first insulating layer 510, so that one extended direction and the first insulating layer 510 of the second light-emitting element 302
  • the acute angle ⁇ 2 formed by the upper surface of or the upper surface of the second electrode 220, that is, the second direction DR2 may be 90°.
  • the light-emitting device 300 includes an active layer 330 (shown in FIG.
  • the light-emitting element 302 may emit light of a specific wavelength band from both ends along one direction in which the light-emitting device 300 extends. have.
  • the second light-emitting element 302 When the second light-emitting element 302 is disposed so that one extending direction is perpendicular to the second direction DR2, the light emitted from the active layer 330 is emitted toward the top of the second electrode 220 It may proceed in the upper direction of the sub-pixel PXn (L1 in FIG. 6). That is, in an exemplary embodiment, in the case of at least a portion of the light emitting device 300, that is, the second light emitting device 302, the light L1 emitted from the active layer 330 may travel parallel to the third direction DR3. .
  • the light-emitting elements 300 may be aligned in a direction not perpendicular to the second direction DR2 by the electric field.
  • a second direction DR2 perpendicular to a third direction DR3 that is a direction in which the first electrode 210 and the second electrode 220 are opposite to the one direction in which the light emitting device 300 extends.
  • the acute angles ⁇ 1 and ⁇ 2 formed may have a range of 80° to 90°.
  • the electric field formed on the first electrode 210 may be formed to face in the third direction DR3, but a part of the light emitting device 300 has a first direction extending like the first light emitting device 301.
  • the second electrode of the first light-emitting element 301 may be emitted in a direction inclined from the upper surface of the second electrode 220 and the upper direction of each sub-pixel PXn (L1 ′ in FIG. 6 ). ).
  • the light L2 emitted from one end of the first light emitting device 301 in contact with the first electrode 210 is reflected from the first electrode 210 including a material having a high reflectance, and thus the sub-pixel PXn It may be emitted in the upper direction of (L2 in FIG. 6).
  • the acute angle in which the light emitting device 300 is inclined is not limited to the above range, and the light emitting device 300 may be inserted in a state inclined to the first insulating layer 510 within an allowable range.
  • One end of the light emitting device 300 may partially contact the first electrode 210, and the other end of the opposite end of the light emitting device 300 may contact the second electrode 220.
  • the other end of the light emitting device 300 partially protrudes from the top surface of the first insulating layer 510, and the second electrode 220 covers the other protruding end of the light emitting device 300.
  • the light-emitting device 300 may be physically inserted into the first insulating layer 510, and one end may partially contact the first electrode 210.
  • the length h (shown in FIG. 7) measured in one extended direction of the light emitting device 300 may be greater than the height h510 of the first insulating layer 510.
  • the light emitting device 300 is disposed on the first electrode 210 and has a length h longer than the height h510 of the first insulating layer 510, one end in contact with the first electrode 210 The other end of the opposite side may protrude to the top surface of the first insulating layer 510.
  • the second electrode 220 may be formed to surround the other end of the light emitting device 300 protruding from the top surface of the first insulating layer 510 so as to smoothly contact each other.
  • the heights h301 and h302 of the other ends protruding on the first insulating layer 510 of the light emitting device 300 may be smaller than the thickness h520 of the second insulating layer 520.
  • the light emitting device 300 may be aligned by an electric field formed on the first electrode 210 and may be physically inserted into the first insulating layer 510.
  • the light emitting device 300 may be physically inserted by a predetermined jig device (ZIG, shown in FIG. 14).
  • the jig portion ZIG may apply a physical force until the lower surface contacts the upper surface of the second insulating layer 520.
  • the light emitting device 300 may be inserted into the first insulating layer 510 so that the other end of the light emitting device 300 is positioned at least at a position lower than the height of the second insulating layer 520.
  • the height h301 of the other end protruding on the first insulating layer 510 like the first light emitting device 301 may be smaller than the thickness h520 of the second insulating layer 520
  • the second The height h302 of the other end protruding like the light emitting element 302 may be substantially the same as the thickness h520 of the second insulating layer 520.
  • the sum of the length h of the light emitting device 300 and the thickness h210 of the first electrode 210 is the height h510 of the first insulating layer 510 and the thickness of the second insulating layer 520 It may be equal to the sum of (h520).
  • the thickness h520 of the second insulating layer 520 is 0.3 ⁇ m
  • the height h510 of the first insulating layer 510 may be 3.4 ⁇ m.
  • the above numerical range is only exemplary and is not limited thereto.
  • the passivation layer 550 is disposed on the second electrode 220.
  • the passivation layer 550 may function to protect members disposed on the via layer 200 from an external environment.
  • first insulating layer 510, second insulating layer 520, and passivation layer 550 may include an inorganic insulating material or an organic insulating material.
  • first insulating layer 510, the second insulating layer 520, and the passivation layer 550 are silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), and aluminum oxide ( Al2O3), aluminum nitride (AlN), and the like may contain inorganic insulating materials.
  • the first insulating layer 510, the second insulating layer 520 and the passivation layer 550 are organic insulating materials, such as acrylic resin, epoxy resin, phenol resin, polyamide resin, polyimide resin, unsaturated polyester resin. , Polyphenylene resin, polyphenylene sulfide resin, benzocyclobutene, cardo resin, siloxane resin, silsesquioxane resin, polymethyl methacrylate, polycarbonate, polymethyl methacrylate-polycarbonate synthetic resin, etc. I can. However, it is not limited thereto.
  • the light emitting device 300 may be a light emitting diode (Light Emitting diode), specifically, the light emitting device 300 has a size of a micrometer (micro-meter) or nanometer (nano-meter) unit, It may be made of inorganic light emitting diode. Inorganic light emitting diodes may be aligned between the two electrodes that form a polarity when an electric field is formed in a specific direction between two electrodes facing each other. The light emitting device 300 may be aligned between the electrodes by an electric field formed on the two electrodes.
  • Light Emitting diode Light Emitting diode
  • the light emitting device 300 has a size of a micrometer (micro-meter) or nanometer (nano-meter) unit, It may be made of inorganic light emitting diode. Inorganic light emitting diodes may be aligned between the two electrodes that form a polarity when an electric field is formed in a specific direction between two electrodes facing each
  • the light-emitting device 300 may have a shape extending in one direction.
  • the light-emitting device 300 may have a shape such as a rod, a wire, or a tube.
  • the light emitting device 300 may be cylindrical or rod-shaped.
  • the shape of the light-emitting device 300 is not limited thereto, and may have various shapes such as a regular cube, a rectangular parallelepiped, and a hexagonal column.
  • a plurality of semiconductors included in the light-emitting device 300 to be described later may have a structure that is sequentially disposed or stacked along the one direction.
  • the light emitting device 300 may include a semiconductor crystal doped with an arbitrary conductivity type (eg, p-type or n-type) impurity.
  • the semiconductor crystal may receive an electric signal applied from an external power source and emit it as light in a specific wavelength band.
  • FIG. 7 is a schematic diagram of a light emitting device according to an exemplary embodiment.
  • the light emitting device 300 may emit light of a specific wavelength band.
  • light emitted from the active layer 330 may emit blue light having a central wavelength band ranging from 450 nm to 495 nm.
  • the center wavelength band of blue light is not limited to the above-described range, and includes all wavelength ranges that can be recognized as blue in the art.
  • the light emitted from the active layer 330 of the light emitting device 300 is not limited thereto, and green light having a center wavelength band in the range of 495 nm to 570 nm or green light having a center wavelength band in the range of 620 nm to 750 nm. It may be red light.
  • a light emitting device 300 may include a first conductivity type semiconductor 310, a second conductivity type semiconductor 320, an active layer 330, and an insulating layer 380.
  • the light-emitting device 300 may further include at least one conductive electrode layer 370. 7 illustrates that the light emitting device 300 further includes one conductive electrode layer 370, but is not limited thereto. In some cases, the light emitting device 300 may include or be omitted in a larger number of conductive electrode layers 370. The description of the light-emitting device 300 to be described later may be equally applied even if the number of conductive electrode layers 370 is changed or other structures are further included.
  • the first conductivity type semiconductor 310 may be an n-type semiconductor having a first conductivity type.
  • the first conductivity type semiconductor 310 when the light emitting device 300 emits light in a blue wavelength band, the first conductivity type semiconductor 310 is AlxGayIn1-x-yN (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y). It may include a semiconductor material having a formula of ⁇ 1). For example, it may be any one or more of n-type doped AlGaInN, GaN, AlGaN, InGaN, AlN, and InN.
  • the first conductivity type semiconductor 310 may be doped with a first conductivity type dopant.
  • the first conductivity type dopant may be Si, Ge, Sn, or the like.
  • the first conductivity-type semiconductor 310 may be n-GaN doped with n-type Si.
  • the length of the first conductivity type semiconductor 310 may have a range of 1.5 ⁇ m to 5 ⁇ m, but is not limited thereto.
  • the second conductivity type semiconductor 320 is disposed on the active layer 330 to be described later.
  • the second conductivity-type semiconductor 320 may be a p-type semiconductor having a second conductivity type.
  • the second conductivity-type semiconductor 320 May include a semiconductor material having a formula of AlxGayIn1-x-yN (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1).
  • it may be any one or more of AlGaInN, GaN, AlGaN, InGaN, AlN, and InN doped with p-type.
  • the second conductivity type semiconductor 320 may be doped with a second conductivity type dopant.
  • the second conductivity type dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the second conductivity-type semiconductor 320 may be p-GaN doped with p-type Mg.
  • the length of the second conductivity type semiconductor 320 may range from 0.08 ⁇ m to 0.25 ⁇ m, but is not limited thereto.
  • the first conductivity-type semiconductor 310 and the second conductivity-type semiconductor 320 are configured as one layer, but the present invention is not limited thereto. In some cases, depending on the material of the active layer 330, the first conductivity-type semiconductor 310 and the second conductivity-type semiconductor 320 have a greater number of layers, such as a clad layer or TSBR (Tensile strain barrier reducing). ) May further include a layer.
  • a clad layer or TSBR Torsile strain barrier reducing
  • the active layer 330 is disposed between the first conductivity type semiconductor 310 and the second conductivity type semiconductor 320.
  • the active layer 330 may include a material having a single or multiple quantum well structure.
  • the active layer 330 includes a material having a multiple quantum well structure, a plurality of quantum layers and well layers may be alternately stacked with each other.
  • the active layer 330 may emit light by combination of an electron-hole pair according to an electric signal applied through the first conductivity type semiconductor 310 and the second conductivity type semiconductor 320.
  • the active layer 330 when the active layer 330 emits light in a blue wavelength band, it may include a material such as AlGaN or AlGaInN.
  • the active layer 330 when the active layer 330 has a structure in which quantum layers and well layers are alternately stacked in a multiple quantum well structure, the quantum layer may include a material such as AlGaN or AlGaInN, and the well layer may include a material such as GaN or AlInN.
  • the active layer 330 includes AlGaInN as a quantum layer and AlInN as a well layer, and as described above, the active layer 330 is a blue light having a center wavelength band in the range of 450 nm to 495 nm. Can emit
  • the active layer 330 may have a structure in which a semiconductor material having a high band gap energy and a semiconductor material having a small band gap energy are alternately stacked with each other, or the wavelength band of the emitted light.
  • Other Group 3 to 5 semiconductor materials may be included according to the present invention.
  • the light emitted by the active layer 330 is not limited to light in the blue wavelength band, and in some cases, light in the red and green wavelength bands may be emitted.
  • the length of the active layer 330 may range from 0.05 ⁇ m to 0.25 ⁇ m, but is not limited thereto.
  • light emitted from the active layer 330 may be emitted not only to the outer surface of the light emitting device 300 in the longitudinal direction, but also to both side surfaces.
  • the light emitted from the active layer 330 is not limited in directionality in one direction.
  • the conductive electrode layer 370 may be an ohmic contact electrode. However, the present invention is not limited thereto, and may be a Schottky contact electrode.
  • the conductive electrode layer 370 may include a conductive metal.
  • the conductive electrode layer 370 is aluminum (Al), titanium (Ti), indium (In), gold (Au), silver (Ag), ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), and ITZO. It may contain at least one of (Indium Tin-Zinc Oxide).
  • the conductive electrode layer 370 may include a semiconductor material doped with n-type or p-type.
  • the conductive electrode layer 370 may include the same material or different materials, but is not limited thereto.
  • the insulating layer 380 is disposed to surround the outer surfaces of the plurality of semiconductors described above.
  • the insulating layer 380 may be disposed to surround at least an outer surface of the active layer 330, and may extend in one direction in which the light emitting element 300 extends.
  • the insulating layer 380 may perform a function of protecting the members.
  • the insulating layer 380 may be formed to surround side surfaces of the members, and both ends of the light emitting device 300 in the longitudinal direction may be exposed.
  • the insulating layer 380 is formed to extend in the longitudinal direction of the light emitting device 300 to cover the first conductive semiconductor 310 to the conductive electrode layer 370, but is not limited thereto.
  • the insulating layer 380 may cover only the outer surface of a part of the conductive semiconductor including the active layer 330, or may cover only a part of the outer surface of the conductive electrode layer 370 to expose the outer surface of the conductive electrode layer 370.
  • the thickness of the insulating layer 380 may range from 10 nm to 1.0 ⁇ m, but is not limited thereto. Preferably, the thickness of the insulating layer 380 may be 40 nm.
  • the insulating layer 380 is a material having insulating properties, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), aluminum nitride (AlN), It may contain aluminum oxide (Al2O3), and the like. Accordingly, an electrical short that may occur when the active layer 330 directly contacts an electrode through which an electrical signal is transmitted to the light emitting device 300 can be prevented. In addition, since the insulating layer 380 includes the active layer 330 to protect the outer surface of the light emitting device 300, it is possible to prevent a decrease in luminous efficiency.
  • the outer surface of the insulating layer 380 may be surface-treated.
  • the light emitting element 300 may be sprayed onto the electrode in a state dispersed in a predetermined ink to be aligned.
  • the surface of the insulating layer 380 may be hydrophobic or hydrophilic.
  • the light emitting device 300 may have a length h of 1 ⁇ m to 10 ⁇ m or 2 ⁇ m to 6 ⁇ m, and preferably 4 ⁇ m to 5 ⁇ m.
  • the diameter of the light emitting device 300 may be in the range of 300 nm to 700 nm, and the aspect ratio of the light emitting device 300 may be 1.2 to 100.
  • the present invention is not limited thereto, and the plurality of light emitting devices 300 included in the display device 10 may have different diameters according to a composition difference of the active layer 330.
  • the diameter of the light emitting device 300 may have a range of about 500 nm.
  • At least a portion of the plurality of light emitting devices 300 includes a first conductivity type semiconductor 310, an active layer 330, and a second conductivity type semiconductor 320, a first electrode 210 and a second electrode.
  • the 220 may be sequentially disposed along the third direction DR3 which is the opposite direction. 6 and 7, the light emitting element 300 is disposed between the first electrode 210 and the second electrode 220, but the direction extending like the second light emitting element 302 is a third direction ( DR3) can be aligned parallel.
  • the first conductivity type semiconductor 310, the active layer 330, and the second conductivity type semiconductor 320 may be disposed along a third direction DR3, which is a direction in which the first electrode 210 and the second electrode 220 face each other.
  • the insulating layer 380 of the light emitting device 300 may partially contact the first insulating layer 510. As shown in FIG. 6, the outer surface of the light emitting element 300 except for one end contacting the first electrode 210 and the other end contacting the second electrode 220 is formed by the first insulating layer 510. Can be surrounded.
  • the light emitting device 300 includes an insulating layer 380 that protects the first conductivity type semiconductor 310 and the second conductivity type semiconductor 320 including the active layer 330.
  • the active layer 330 from which light is emitted from the light emitting device 300 may be surrounded and protected by the insulating layer 380 and the first insulating layer 510.
  • An insulating layer 380 and a first insulating layer 510 may be disposed between the active layers 330 between adjacent light emitting devices 300.
  • FIG. 8 is a flowchart illustrating a method of manufacturing a display device according to an exemplary embodiment.
  • a method of manufacturing the display device 10 includes a first electrode 210, a first insulating layer 510 disposed to cover the first electrode 210, and a first insulating layer.
  • the manufacturing process of the display device 10 after spraying the light emitting elements 300 on the first insulating layer 510 in which the opening region 520P and the second insulating layer 520 are disposed, Aligning in one direction and inserting into the first insulating layer 510 may be included.
  • the step of inserting the light emitting device 300 into the first insulating layer 510 may be performed through a physical method, and an example thereof is not limited.
  • a method of manufacturing the display device 10 will be described in detail with reference to other drawings.
  • 9 to 17 are cross-sectional views illustrating a manufacturing process of a display device according to an exemplary embodiment.
  • the circuit device layer PAL may include a substrate 110, a buffer layer 115, and a plurality of transistors 120 and 140. A detailed description of this will be omitted since it is the same as described above.
  • a base portion including a first electrode 210, a first insulating layer 510, and a second insulating layer 520 disposed on the circuit device layer PAL ( SUB1) is formed.
  • the description of the first electrode 210, the first insulating layer 510, and the second insulating layer 520 of the base portion SUB1 is the same as described above, and thus will be omitted below.
  • the light emitting device 300 is sprayed on the first electrode 210.
  • the light emitting device 300 may be sprayed on the first insulating layer 510 and the second insulating layer 520 above the first electrode 210, and a part of the first insulating layer exposed by the opening area 520P On the layer 510, another portion may be sprayed on the second insulating layer 520.
  • the light emitting device 300 may be sprayed in a dispersed state in the ink S.
  • the ink S may be provided in a solution or colloidal state.
  • the ink (S) may be acetone, water, alcohol, toluene, propylene glycol (PG), or propylene glycol methyl acetate (PGMA), but is not limited thereto.
  • the light emitting device 300 may be sprayed onto the first electrode 210 without being dispersed in the ink S.
  • the light emitting device 300 is dispersed in the ink S and is sprayed onto the first electrode 210, that is, on the first insulating layer 510 or the second insulating layer 520.
  • the light-emitting element 300 has a shape extending in one direction, but the direction is not specified in the ink S and may exist randomly.
  • the light-emitting element 300 is positioned so that one direction in which the light-emitting element 300 extends is parallel to the third direction DR3. Align.
  • the first electrode 210 may be used as an alignment electrode for aligning the light emitting device 300.
  • a jig portion (ZIG) to which an alignment signal is applied to the ink (S) sprayed on the first electrode 210 is positioned, and AC power is applied to the first electrode 210 and the jig portion (ZIG).
  • an electric field E is formed therebetween, and the light-emitting element 300 receives a dielectrophoretic force by the electric field E.
  • the orientation direction and position of the light emitting device 300 subjected to the dielectrophoresis force may change according to the direction or polarity direction of the electric field E.
  • the light emitting devices 300 are aligned so that one direction extended by the electric field E formed between the first electrode 210 and the jig portion ZIG is parallel to the third direction DR3. I can. However, in a region in which the second insulating layer 520 is disposed between the first electrode 210 and the jig portion ZIG, the electric field E is blocked and the light-emitting elements 300 are not aligned.
  • the light emitting devices 300 located in the opening area 520P in which the second insulating layer 520 is not disposed are aligned so that the direction extended by the electric field E is parallel to the third direction DR3, but the second insulating layer
  • the light emitting devices 300 positioned on the 520 may not be aligned and may have a random orientation.
  • the light emitting device 300 is inserted into the first insulating layer 510 in the third direction DR3.
  • the step of inserting the light emitting device 300 may include physically inserting the light emitting device 300 using a jig unit ZIG. As shown in FIG. 15, the step of inserting the light emitting device 300 may be performed by moving the jig portion ZIG in a downward direction, which is the third direction DR3. The jig portion ZIG moves in the third direction DR3 until the lower surface contacts the upper surface of the second insulating layer 520 and is aligned in the third direction DR3 within the opening area 520P. The 300s may be inserted into the first insulating layer 510. However, the step of inserting the light emitting devices 300 is not limited thereto, and may be performed by a process of inserting the light emitting device 300 by another physical method.
  • the light emitting devices 300 located in the opening area 520P are aligned in parallel with the third direction DR3 by the electric field E, so that the first insulating layer ( 510).
  • the light-emitting elements 300 positioned on the second insulating layer 520 are not inserted into the first insulating layer 510 and remain.
  • the light emitting devices 300 sprayed on the second insulating layer 520 are removed.
  • the light emitting devices 300 not inserted or remaining on the second insulating layer 520 are cleaned and removed.
  • the ink S in which the light emitting element 300 is dispersed may also be removed at the same time. Accordingly, the light-emitting elements 300 that are not inserted into the first insulating layer 510 are removed, and the light-emitting elements remaining without emitting light in each pixel PX or sub-pixel PXn of the display device 10 ( 300) can be prevented from being recognized from the outside.
  • a second electrode 220 disposed to cover the first insulating layer 510 and the second insulating layer 520 is formed, and a passivation layer 550 is formed thereon.
  • the device 10 can be manufactured. Since the description of the second electrode 220 and the passivation layer 550 is the same as described above, a detailed description will be omitted below.
  • the display device 10 includes a plurality of sub-pixels PXn, and a first electrode 210 may be disposed for each sub-pixel PXn.
  • the first electrode 210 may be spaced apart from the first electrode 210 of the adjacent sub-pixel PXn, and the second electrode 220 may be entirely disposed on the display area DA.
  • the first electrode 210 of the adjacent sub-pixels PXn is formed as a single layer and then separated from each other by a process of being partially disconnected in the manufacturing process of the display device 10. It may have been.
  • FIG. 18 is a plan view illustrating one pixel of a display device according to another exemplary embodiment.
  • 19 is a cross-sectional view taken along the line VII-VII' of FIG. 18;
  • the display device 10_1 may include a hole portion 520N_1 extending in one direction from a boundary of an adjacent sub-pixel PXn.
  • the hole portion 520N_1 extends in the first direction DR1 between the first sub-pixel PX1 and the second sub-pixel PX2, the second sub-pixel PX2, and the third sub-pixel PX3. Although shown, it is not limited thereto.
  • the hole part 520N_1 may extend in the first direction DR1 and the second direction DR2 in some cases, and may be disposed at the boundary of the plurality of sub-pixels PXn.
  • the display device 10_1 of FIGS. 18 and 19 includes the hole portion 520N_1, except that the first insulating layer 510_1, the second insulating layer 520_1, and the second electrode 220_1 are different in shape. It is the same as the display device 10 of FIGS. 2 and 3.
  • redundant descriptions will be omitted, and differences will be described in detail.
  • First electrodes 210_1 are disposed in the second sub-pixel PX2 and the third sub-pixel PX3, respectively, and are spaced apart from each other in the second direction DR2.
  • the second electrode 220_1 may be entirely disposed on the second sub-pixel PX2 and the third sub-pixel PX3. That is, the second electrode 220_1 faces the first electrode 210_1 of the second sub-pixel PX2 and the first electrode 210_1 of the third sub-pixel PX3 in the third direction DR3, and emits light.
  • the devices 300 are between the second electrode 220_1 and the first electrode 210_1 of the second sub-pixel PX2, and between the second electrode 220_1 and the first electrode 210_1 of the third sub-pixel PX3. Can be placed on each.
  • the first electrode 210_1 of the second sub-pixel PX2 and the first electrode 210_1 of the third sub-pixel PX3 are spaced apart from each other at the boundary between the second sub-pixel PX2 and the third sub-pixel PX3 Can be.
  • the display device 10_1 of FIGS. 18 and 19 has a first insulating layer 510_1 and a second insulating layer at the boundary between the second sub-pixel PX2 and the third sub-pixel PX3.
  • the layer 520_1 may also be partially spaced apart to form the hole portion 520N_1.
  • an alignment signal could be applied to each of the first electrodes 210 of each sub-pixel PXn.
  • the present invention is not limited thereto, and when the first electrodes 210_1 of adjacent sub-pixels PXn are connected to each other, the electric field E by the alignment signal may be simultaneously generated for each sub-pixel PXn.
  • the alignment signal is applied while the first electrode 210_1 of the second sub-pixel PX2 and the first electrode 210_1 of the third sub-pixel PX3 are connected to each other, and then the second sub-pixel is applied in a subsequent process. It may be cut along the cutting portion CB located at the boundary between the pixel PX2 and the third sub-pixel PX3.
  • the process of cutting the first electrode 210_1 along the cutting part CB involves a process of partially etching the first insulating layer 510_1 and the second insulating layer 520_1, and accordingly, each sub-pixel PXn Holes 520N_1 may be formed at the boundaries of the two.
  • FIG. 20 is a cross-sectional view of a display device according to another exemplary embodiment.
  • the first electrode 210_2 may further include a first electrode protrusion 210D protruding from an upper surface and surrounding one end of the light emitting device 300.
  • FIG. 20 is the same as the display device 10 of FIG. 3 except that the first electrode 210_2 further includes the first electrode protrusion 210D.
  • the differences will be described in detail.
  • contact with the first electrode 210_2 is smoothly formed according to the direction in which the light-emitting elements 300 are inserted into the first insulating layer 510_2. You can't lose. According to an embodiment, after the process of inserting the light emitting device 300 into the first insulating layer 510_2, a process of applying heat to the first electrode 210_2 may be performed.
  • the first electrode 210_2 when the first electrode 210_2 includes a metal material as a material having a high reflectivity, the first electrode 210_2 may be partially dissolved by a process of applying heat. When the first electrode 210_2 is partially dissolved, the light emitting element 300 may finely move toward the first electrode 210_2, or the dissolved first electrode 210_2 is at one end of the light emitting element 300 You can see minute movements to the side. When the dissolved first electrode 210_2 partially moves along the outer surface of the light emitting element 300, a partial area protrudes from the upper surface of the first electrode 210_2 to surround one end of the light emitting element 300. One electrode protrusion 210D may be formed. As the first electrode protrusion 210D is formed to surround one end of the light emitting device 300 like the second electrode 220_2, contact between the light emitting device 300 and the first electrode 210_2 may be improved.
  • 21 is a schematic diagram illustrating a part of a manufacturing process of a display device according to another exemplary embodiment.
  • 22 to 24 are schematic diagrams illustrating a method of manufacturing a display device using the manufacturing process of the display device of FIG. 21.
  • the step of inserting the light emitting device 300 into the first insulating layer 510 is not particularly limited.
  • the light emitting element 300 may be physically inserted into the first insulating layer 510 by a jig portion ZIG attached to the rotating roller device ROLL.
  • the jig portion ZIG attached to the roller ROLL is The light emitting device 300 may be inserted into the first insulating layer 510.
  • the roller device ROLL may rotate in one direction and move to the adjacent sub-pixel PXn, and sequentially insert the light emitting elements 300 along the plurality of sub-pixels PXn. I can.
  • the roller device ROLL may rotate and move in one direction, for example, in the first direction DR1.
  • the jig portion ZIG attached to the roller device ROLL moves along the plurality of sub-pixels PXn arranged in the first direction DR1 and may continuously insert the light emitting elements 300.
  • the sub-pixel PXn into which the light emitting elements 300 are inserted may be determined according to the position of the jig portion ZIG of the roller device ROLL.
  • the first sub-pixel PX1 is moved according to the movement of the roller device ROLL.
  • the light emitting device 300 may be inserted into the first insulating layer 510.
  • the jig portion ZIG is not located in the sub-pixels PXn, including the second sub-pixel PX2 and the third sub-pixel PX3 and arranged in the first direction DR1, the light emitting device 300 are not inserted.
  • the roller device ROLL moves so that the jig portion ZIG is positioned on the second sub-pixel PX2 or the third sub-pixel PX3, and then in the first direction ( Go to DR1). Accordingly, in the sub-pixels PXn arranged in the first direction DR1 from the second sub-pixel PX2 or the third sub-pixel PX3, the light emitting element 300 may be inserted into the first insulating layer 510. have.
  • the light emitting device 300 is sequentially arranged in the sub-pixels PXn arranged in one direction using a roller device ROLL including a jig part ZIG. Can be inserted.
  • 25 is a cross-sectional view of a display device according to another exemplary embodiment.
  • a thickness of the second electrode 220_3 may be thinner than that of the second insulating layer 520_3. Accordingly, the upper surface of the second electrode 220_3 is not flat, and a step may be formed along the protruding ends of the first insulating layer 510_3, the second insulating layer 520_3, and the light emitting element 300.
  • the second electrode 220 of FIG. 3 is formed to have a thickness greater than that of the second insulating layer 520, the first insulating layer 510, the second insulating layer 520, and the other end of the light emitting device 300
  • the upper surface can form a flat surface in the step formed by this.
  • the second electrode 220_3 of FIG. 25 has a relatively thin thickness, for example, 0.1 ⁇ m, and along the other ends of the first insulating layer 510, the second insulating layer 520 and the light emitting device 300. Can be formed.
  • the top surface of the second electrode 220_3 is formed not to be flat, it is formed to surround the other end of the light-emitting element 300 so that it can smoothly contact the light-emitting element 300.
  • a passivation layer 550 may be disposed on the second electrode 220_3 to form a flat top surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치는 제1 전극, 상기 제1 전극 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고 적어도 일부 영역이 상기 제1 전극과 제1 방향으로 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 일 방향으로 연장된 형상을 갖는 적어도 하나의 제1 발광 소자를 포함하고, 상기 제1 절연층은 상기 제1 발광 소자의 외면을 부분적으로 감싸고, 적어도 일부의 제1 발광 소자는 연장된 상기 일 방향이 상기 제1 방향과 평행하다.

Description

표시 장치 및 이의 제조 방법
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 일 방향으로 연장된 발광 소자들을 포함하여, 발광 소자들이 각 전극에 수직한 방향으로 정렬된 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 상기 발광 소자를 전극에 수직한 방향으로 고정하는 공정을 포함하는 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 전극, 상기 제1 전극 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고 적어도 일부 영역이 상기 제1 전극과 제1 방향으로 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 일 방향으로 연장된 형상을 갖는 적어도 하나의 제1 발광 소자를 포함하고, 상기 제1 절연층은 상기 제1 발광 소자의 외면을 부분적으로 감싸고, 적어도 일부의 제1 발광 소자는 연장된 상기 일 방향이 상기 제1 방향과 평행하다.
상기 제1 발광 소자의 제1 단부는 상기 제1 전극과 부분적으로 접촉하고, 상기 제1 단부의 반대편 제2 단부는 상기 제2 전극과 접촉할 수 있다.
상기 제1 발광 소자의 연장된 상기 일 방향과 상기 제1 방향에 수직한 제2 방향이 이루는 예각은 80° 내지 90°의 범위를 가질 수 있다.
상기 제1 발광 소자는 제1 도전형 반도체, 제2 도전형 반도체 및 상기 제1 도전형 반도체와 상기 제2 도전형 반도체 사이에 배치된 활성층을 포함하고, 상기 제1 발광 소자 중 적어도 일부는 상기 제1 도전형 반도체, 상기 활성층 및 상기 제2 도전형 반도체가 상기 제1 방향을 따라 순차적으로 배치될 수 있다.
상기 제1 발광 소자는 상기 제1 도전형 반도체, 상기 제2 도전형 반도체 및 상기 활성층의 측면을 둘러싸는 절연막을 포함하고, 상기 절연막은 상기 제1 절연층과 부분적으로 접촉할 수 있다.
상기 제1 발광 소자 중 적어도 일부는 상기 활성층에서 방출된 광이 상기 제1 방향과 평행하게 진행할 수 있다.
상기 제2 전극과 상기 제1 절연층 사이에 배치된 제2 절연층 및 상기 제2 절연층이 둘러싸는 영역에 배치되어 상기 제1 절연층을 부분적으로 노출하는 개구 영역을 더 포함할 수 있다.
상기 제1 전극은 상기 개구영역 및 상기 제2 절연층의 적어도 일부 영역과 상기 제1 방향으로 중첩하고, 상기 제1 발광 소자는 상기 개구영역 내에서 상기 제1 전극과 상기 제2 전극 사이에 배치될 수 있다.
상기 제1 전극의 면적은 상기 개구영역의 면적보다 클 수 있다.
상기 제1 발광 소자의 상기 제2 단부는 부분적으로 상기 제1 절연층의 상면에서 돌출되고, 상기 제2 전극은 상기 제1 발광 소자의 돌출된 제2 단부를 둘러쌀 수 있다.
상기 제2 절연층의 두께는 상기 제1 발광 소자의 돌출된 제2 단부의 높이보다 클 수 있다.
상기 제1 발광 소자의 상기 일 방향으로 연장된 길이는 3㎛ 내지 6㎛의 범위를 가질 수 있다.
상기 제1 전극은 상면으로부터 돌출되어 상기 제1 발광 소자의 상기 제1 단부를 감싸는 제1 전극 돌출부를 더 포함할 수 있다.
상기 제1 전극과 상기 제1 방향에 수직한 제2 방향으로 이격되고, 상기 제2 전극의 적어도 일부 영역과 상기 제1 방향으로 대향하는 제3 전극 및 상기 제3 전극과 상기 제2 전극 사이에 배치된 제2 발광 소자를 더 포함하고, 상기 제1 절연층은 상기 제3 전극과 상기 제2 전극 사이에 배치될 수 있다.
상기 제2 절연층은 상기 제1 전극 및 상기 제3 전극과 상기 제1 방향으로 부분적으로 중첩하고, 상기 제1 전극과 상기 제3 전극은 상기 제2 절연층과 중첩하는 영역에서 서로 이격될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 제1 전극, 상기 제1 전극을 덮도록 배치된 제1 절연층 및 상기 제1 절연층 상에 부분적으로 배치된 제2 절연층을 포함하는 베이스부를 준비하는 단계, 일 방향으로 연장된 형상을 갖는 발광 소자를 상기 제1 절연층의 상면에 수직한 제1 방향으로 상기 제1 절연층 내에 삽입하는 단계 및 상기 제1 절연층 및 상기 제2 절연층을 덮도록 배치된 제2 전극을 형성하는 단계를 포함한다.
상기 발광 소자를 상기 제1 절연층 내에 삽입하는 단계는 상기 제1 전극 상부에 상기 발광 소자를 분사하는 단계, 상기 제1 전극의 상부에 전계를 형성하여 상기 발광 소자가 연장된 상기 일 방향이 상기 제1 방향에 평행하도록 상기 발광 소자를 정렬하는 단계 및 상기 발광 소자를 상기 제1 방향으로 상기 제1 절연층 내에 삽입하는 단계를 포함할 수 있다.
상기 제2 절연층은 상기 제1 절연층을 부분적으로 노출하는 개구영역을 포함하고, 상기 발광 소자는 상기 개구영역 내에서 상기 제1 절연층에 삽입될 수 있다.
상기 제2 전극을 형성하는 단계는 상기 제2 절연층 상에 분사된 상기 발광 소자를 제거하는 단계를 더 포함할 수 있다.
상기 발광 소자는 일 단부가 부분적으로 상기 제1 절연층 상에 돌출되고, 상기 제2 전극은 상기 일 단부를 감싸도록 형성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 복수의 발광 소자들이 서로 대향하는 각 전극 사이에 수직한 방향으로 정렬될 수 있다. 표시 장치의 제조 방법은 발광 소자들을 전극의 수직한 방향으로 삽입시키는 공정을 포함하고, 각 전극은 절연층을 사이에 두고 방향으로 두께방향으로 대향하여 일 방향으로 연장된 발광 소자들이 상기 두께 방향에 평행하도록 정렬될 수 있다. 상기 절연층은 발광 소자들이 삽입되어 이들을 고정시킬 수 있다.
이에 따라 발광 소자의 연장된 방향으로 방출된 광은 각 화소의 상부 방향으로 출사될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 3은 일 실시예에 따른 표시 장치의 일 화소의 개략적인 단면도이다.
도 4는 도 2의 IV-IV'선을 따라 자른 단면도이다.
도 5는 도 2의 일 서브 화소를 나타내는 평면도이다.
도 6은 도 3의 일 부분을 확대한 단면도이다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 9 내지 도 17은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 19는 도 18의 Ⅶ-Ⅶ'선을 따라 자른 단면도이다.
도 20은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 21은 다른 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 개략도이다.
도 22 내지 도 24는 도 21의 표시 장치의 제조 공정을 이용한 표시 장치의 제조 방법을 나타내는 개략도들이다.
도 25는 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있으나, 이에 제한되지 않고, 각 서브 화소(PXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3 개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
한편, 본 명세서에서 각 구성요소들을 지칭하는 '제1', '제2'등이 사용되나, 이는 상기 구성요소들을 단순히 구별하기 위해 사용되는 것이며, 반드시 해당 구성요소를 의미하는 것은 아니다. 즉, 제1, 제2 등으로 정의된 구성이 반드시 특정 구조 또는 위치에 제한되는 구성은 아니며, 경우에 따라서는 다른 번호들이 부여될 수 있다. 따라서, 각 구성요소들에 부여된 번호는 도면 및 이하의 서술을 통해 설명될 수 있으며, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA)과 비발광 영역(NEM)으로 정의되는 영역을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 발광 소자(300)는 후술할 바와 같이 활성층(330, 도 7에 도시)을 포함하고, 활성층(330)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 즉, 발광 소자(300)의 활성층(330)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 각 서브 화소(PXn)의 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 또한, 이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
비발광 영역(NEM)은 발광 영역(EMA) 이외의 영역으로, 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
각 화소(PX) 또는 각 서브 화소(PXn)와 인접한 다른 화소(PX) 또는 서브 화소(PXn) 사이에는 제2 절연층(520)이 배치될 수 있다. 제2 절연층(520)은 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분을 포함하여 각 서브 화소(PXn)의 경계에 배치됨으로써 격자형 패턴을 이룰 수 있다. 제2 절연층(520)의 제1 방향(DR1)으로 연장된 부분은 제2 방향(DR2)으로 배열된 화소(PX) 또는 서브 화소(PXn)를 구분하고, 제2 방향(DR2)으로 연장된 부분은 제1 방향(DR1)으로 배열된 화소(PX) 또는 서브 화소(PXn)를 구분할 수 있다. 즉, 각 서브 화소(PXn)는 표시 영역(DA)에서 제2 절연층(520)에 의해 둘러싸인 영역인 것으로 이해될 수 있다.
도면에서는 제2 절연층(520)이 하나의 화소(PX)를 둘러싸도록 배치되고, 하나의 화소(PX)에 포함된 각 서브 화소(PXn), 즉 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)의 경계에 배치된 것을 도시하고 있다. 제2 절연층(520)은 표시 영역(DA)에 전면적으로 배치되어 복수의 화소(PX) 또는 서브 화소(PXn)들을 둘러싸도록 배치될 수 있다.
제2 절연층(520)은 후술하는 제1 절연층(510, 도 3에 배치) 상에 배치되고, 제2 절연층(520)이 배치되지 않은 영역에는 제1 절연층(510, 도 3에 도시)의 일부를 노출하는 개구 영역(520P)이 배치될 수 있다. 개구 영역(520P)은 제2 절연층(520)의 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분에 의해 둘러싸인 영역에 위치하여 각 서브 화소(PXn) 내의 제1 절연층(510)을 노출시킬 수 있다. 도 2에 도시된 바와 같이, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에는 각각 개구 영역(520P)이 배치되고, 개구 영역(520P)에 의해 노출된 제1 절연층(510)에는 발광 소자(300)들이 배치될 수 있다. 제1 절연층(510)이 노출되어 복수의 발광 소자(300)가 배치된 영역에는 발광 영역(EMA)이 형성되고, 제2 절연층(520)이 배치되어 발광 소자(300)가 존재하지 않는 영역은 비발광 영역(NEM)이 형성될 수 있다.
제2 절연층(520)이 둘러싸는 영역에 형성된 각 서브 화소(PXn)들은 제1 전극(210), 제2 전극(220), 제1 절연층(510) 및 복수의 발광 소자(300)들을 포함할 수 있다. 복수의 발광 소자(300)들은 제1 전극(210)과 제2 전극(220) 사이에 배치되어, 제1 전극(210) 및 제2 전극(220)으로부터 발광 신호를 전달 받아 특정 파장대의 광을 방출할 수 있다. 이하에서는 다른 도면을 더 참조하여 각 서브 화소(PXn)의 구조에 대하여 보다 상세하게 설명하기로 한다.
도 3은 일 실시예에 따른 표시 장치의 일 화소의 개략적인 단면도이다. 도 4는 도 2의 Ⅳ-Ⅳ'선을 따라 자른 단면도이다.
도 3 및 도 4는 제1 서브 화소(PX1)의 단면도를 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다.
도 2 내지 도 4를 참조하면, 일 실시예에 따른 표시 장치(10)는 회로소자층(PAL)과 발광층(EML)을 포함한다. 회로소자층(PAL)은 기판(110), 버퍼층(115), 차광층(BML), 제1 및 제2 트랜지스터(120, 140) 등을 포함하고, 발광층(EML)은 제1 및 제2 트랜지스터(120, 140)의 상부에 배치된 복수의 전극(210, 220), 발광 소자(300), 복수의 절연층(510, 520)을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 기판(110) 상에 배치될 수 있다. 차광층(BML)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)은 후술하는 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 차광층(BML2)은 제2 트랜지스터(140)의 제2 드레인 전극(143)과 전기적으로 연결될 수 있다.
제1 차광층(BML1)과 제2 차광층(BML2)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 중첩하도록 배치된다. 제1 및 제2 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(115)은 차광층(BML)과 기판(110) 상에 배치된다. 버퍼층(115)은 차광층(BML)을 포함하여 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(115)은 차광층(BML)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
제1 활성물질층(126)은 제1 도핑 영역(126a), 제2 도핑 영역(126b) 및 제1 채널 영역(126c)을 포함할 수 있다. 제1 채널 영역(126c)은 제1 도핑 영역(126a)과 제2 도핑 영역(126b) 사이에 배치될 수 있다. 제2 활성물질층(146)은 제3 도핑 영역(146a), 제4 도핑 영역(146b) 및 제2 채널 영역(146c)을 포함할 수 있다. 제2 채널 영역(146c)은 제3 도핑 영역(146a)과 제4 도핑 영역(146b) 사이에 배치될 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 활성물질층(126) 및 제2 활성물질층(146)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다. 제1 도핑 영역(126a), 제2 도핑 영역(126b), 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)은 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부 영역이 불순물로 도핑된 영역일 수 있다. 다만, 이에 제한되지 않는다.
반도체층 상에는 제1 게이트 절연막(150)이 배치된다. 제1 게이트 절연막(150)은 반도체층을 포함하여 버퍼층(115)을 전면적으로 덮도록 배치될 수 있다. 제1 게이트 절연막(150)은 제1 및 제2 트랜지스터(120, 140)의 게이트 절연막으로 기능할 수 있다.
제1 게이트 절연막(150) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연막(150) 상에서 제1 트랜지스터(120)의 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 게이트 전극(121)은 제1 활성물질층(126)의 제1 채널 영역(126c)과 중첩하고, 제2 게이트 전극(141)은 제2 활성물질층(146)의 제2 채널 영역(146c)과 중첩할 수 있다. 제1 도전층 상에는 층간절연막(170)이 배치된다. 층간절연막(170)은 층간 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(170)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다.
층간절연막(170) 상에는 제2 도전층이 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 드레인 전극(123)과 제1 소스 전극(124)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제1 활성물질층(126)의 제1 도핑 영역(126a) 및 제2 도핑 영역(126b)과 각각 접촉될 수 있다. 제2 드레인 전극(143)과 제2 소스 전극(144)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제2 활성물질층(146)의 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)과 각각 접촉될 수 있다. 또한, 제1 드레인 전극(123)과 제2 드레인 전극(143)은 또 다른 컨택홀을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다.
제2 도전층 상에는 비아층(200)이 배치된다. 비아층(200)은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(200) 상에는 제1 전극(210)이 배치된다. 제1 전극(210)은 각 서브 화소(PXn) 내에 배치되며, 도 2에 도시된 바와 같이 인접한 서브 화소(PXn)에 배치된 제1 전극(210)과 이격될 수 있다.
제1 전극(210)은 제1 방향(DR1)으로 연장된 일 변과 제2 방향(DR2)으로 연장된 타 변을 포함하여, 평면상 사각형의 형상을 갖도록 배치될 수 있다. 다만, 제1 전극(210)의 형상이 이에 제한되지 않으며, 일 변이 제1 방향(DR1)을 기준으로 기울어진 형상일 수도 있다. 표시 장치(10)는 복수의 제1 전극(210)을 포함하여, 이들은 각 서브 화소(PXn) 마다 이격되어 배치된다. 제1 전극(210)은 표시 영역(DA) 전면적으로 섬형 또는 선형의 패턴으로 배치될 수 있다. 다만, 이에 제한되지 않는다.
일 실시예에서, 제1 전극(210)의 면적은 개구 영역(520P)의 면적보다 클 수 있다. 즉, 제1 전극(210)의 제1 방향(DR1)으로 측정된 폭과 제2 방향(DR2)으로 측정된 폭은 각각 개구 영역(520P)의 제1 방향(DR1)으로 측정된 폭 및 제2 방향(DR2)으로 측정된 폭보다 클 수 있다. 이에 따라 제1 전극(210)은 개구 영역(520P) 및 제2 절연층(520)의 일부와 두께방향인 제3 방향(DR3)으로 중첩할 수 있다. 후술할 바와 같이, 제1 전극(210)은 발광 소자(300)와 전기적으로 연결될 수 있는데, 제1 전극(210)은 발광 소자(300)가 배치되어 형성되는 발광 영역(EMA)보다 넓은 면적으로 비아층(200) 상에 배치될 수 있다. 이에 대한 보다 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.
제1 전극(210)은 비아층(200)을 관통하여 제1 트랜지스터(120)의 제1 드레인 전극(123)을 일부 노출하는 제1 전극 컨택홀(CNTD)을 통해 제1 드레인 전극(123)과 접촉할 수 있다. 제1 전극(210)은 제1 트랜지스터(120)로부터 소정의 전기 신호를 전달 받을 수 있다. 제1 전극(210)의 일 측변에는 돌출된 돌출부가 배치되고, 상기 돌출부에서 제1 전극 컨택홀(CNTD)을 통해 제1 트랜지스터(120)와 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않는다. 제1 전극(210)은 상기 돌출부를 포함하지 않고, 임의의 영역에서 제1 전극 컨택홀(CNTD)을 통해 제1 트랜지스터(120)와 전기적으로 연결될 수도 있다.
제1 전극(210)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 전극(210)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 제1 전극(210)은 발광 소자(300)에서 방출된 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시킬 수도 있다. 또한, 제1 전극(210)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 제1 전극(210)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(510)은 제1 전극(210) 상에 배치된다. 제1 절연층(510)은 제1 전극(210)을 포함하여 표시 장치(10)의 표시 영역(DA)에 전면적으로 배치될 수 있다. 인접한 각 서브 화소(PXn)들에 배치된 제1 전극(210)들은 제2 방향(DR2)으로 이격될 수 있고, 제1 절연층(510)은 제1 전극(210)들이 이격됨으로써 노출된 비아층(200) 상에도 배치될 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 상호 절연하는 기능을 수행함과 동시에 제1 전극(210)에 의해 형성된 단차를 보상하여 상면을 평탄하게 형성할 수 있다.
일 실시예에 따르면, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300)의 외면 중 적어도 일부 영역을 감싸도록 형성될 수 있다. 후술할 바와 같이, 발광 소자(300)는 일 방향으로 연장된 형상을 갖고 제1 절연층(510)의 상면에 수직한 방향으로 배치될 수 있다. 표시 장치(10)의 제조 공정에서 발광 소자(300)는 제1 절연층(510)의 상면에 수직한 방향, 즉 제3 방향(DR3)으로 정렬된 뒤에 물리적으로 제1 절연층(510) 내에 삽입될 수 있다. 발광 소자(300)는 일 단부가 제1 전극(210)과 접촉하고 타 단부는 제2 전극(220)과 접촉하며, 외면은 부분적으로 제1 절연층(510)에 의해 둘러싸일 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300)들을 고정시킴과 동시에 이들이 서로 접촉하는 것을 방지할 수 있다.
예시적인 실시예에서, 제1 절연층(510)은 유기물 절연물질을 포함할 수 있다. 제1 절연층(510)은 발광 소자(300)보다 비교적 경도가 작은 물질을 포함하여, 표시 장치(10)의 제조 공정 중에 발광 소자(300)가 물리적으로 삽입될 수 있다. 일 예로, 제1 절연층(510)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 절연층(520)은 제1 절연층(510) 상에 배치될 수 있다. 제2 절연층(520)은 제1 절연층(510) 상에서 제1 방향(DR1) 및 제2 방향(DR2)으로 연장되어 각 서브 화소(PXn) 간의 경계에 배치될 수 있다. 제2 절연층(520)에 의해 둘러싸인 영역에는 제1 절연층(510)의 일부 영역을 노출하는 개구 영역(520P)이 배치될 수 있다. 도 3 및 도 4에서는 제1 방향(DR1)으로 연장된 제2 절연층(520)이 제2 방향(DR2)으로 이격되고, 이들 사이에 개구 영역(520P)이 배치된 것이 도시되어 있다. 일 실시예에 따른 제2 절연층(520)은 각 서브 화소(PXn)들의 경계를 구분함과 동시에 표시 장치(10)의 제조 공정에서 제1 전극(210) 상에 형성되는 전계를 차단하는 기능을 수행할 수 있다.
상술한 바와 같이, 제2 절연층(520)에 의해 둘러싸인 개구 영역(520P)은 제1 전극(210)보다 작은 면적을 가지므로, 일 실시예에 따른 제2 절연층(520)은 적어도 일부 영역이 제1 전극(210)과 제3 방향(DR3)으로 중첩할 수 있다. 제1 전극(210)의 제2 방향(DR2)의 양 측부는 제3 방향(DR3)으로 제2 절연층(520)과 중첩하고, 제2 절연층(520)의 개구 영역(520P)과 접하는 측부는 제1 전극(210)의 양 측부로부터 내측으로 함몰되어 위치할 수 있다. 표시 장치(10)의 제조 공정에서 제1 전극(210) 상에 형성되는 전계는 제2 절연층(520)과 중첩하는 영역에서 차단되어 개구 영역(520P)에만 형성될 수 있다. 이에 따라 발광 소자(300)는 제2 절연층(520)이 배치되지 않은 개구 영역(520P) 내에서 제1 절연층(510) 상에 정렬될 수 있다. 발광 소자(300)는 제1 절연층(510) 내에 삽입되어 고정됨으로써 각 서브 화소(PXn)의 발광 영역(EMA)을 형성할 수 있다.
제2 전극(220)은 개구 영역(520P)에 의해 노출된 제1 절연층(510)과 제2 절연층(520) 상에 배치된다. 제2 전극(220)은 표시 장치(10)의 표시 영역(DA) 내에서 전면적으로 배치될 수 있다. 즉, 제2 전극(220)은 제1 전극(210)과 달리 각 화소(PX) 또는 각 서브 화소(PXn)에 구분 없이 하나의 제2 전극(220)이 배치될 수 있다.
도면에 도시되지 않았으나, 제2 전극(220)은 표시 영역(DA) 이외의 영역에서 제1 절연층(510)과 비아층(200)을 관통하여 전원 전극(162)을 일부 노출하는 컨택홀을 통해 전원 배선(161)과 접촉할 수 있다. 제2 전극(220)은 전원 배선(161)으로부터 소정의 전기 신호를 전달 받을 수 있다.
예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제2 전극(220)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300)의 타 단부와 접촉할 수 있다. 일 실시예에 따르면, 제2 전극(220)은 제1 절연층(510) 상면으로 돌출된 발광 소자(300)의 타 단부를 감싸도록 형성될 수 있다. 발광 소자(300)는 제2 전극(220)과 접촉하여 전기 신호를 전달 받고, 특정 파장대의 광을 제2 전극(220)의 상부 방향으로 방출할 수 있다. 제2 전극(220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 제2 전극(220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치된다. 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 제1 절연층(510) 내에 삽입될 수 있다. 일 실시예에 따른 발광 소자(300)는 외면의 일부 영역이 제1 절연층(510)에 의해 둘러싸일 수 있다. 복수의 발광 소자(300)들은 서로 이격되되, 실질적으로 서로 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다.
일 실시예에 따르면, 발광 소자(300)는 일 단부가 제1 전극(210)과 부분적으로 접촉하고, 상기 일 단부의 반대편 타 단부는 제2 전극(220)과 접촉할 수 있다. 표시 장치(10)의 제조 공정에서 발광 소자(300)는 제1 전극(210) 상에 배치된 제1 절연층(510)에 수직한 방향으로 삽입되어 일 단부가 제1 전극(210)과 부분적으로 접촉하고, 제1 절연층(510) 상에 제2 전극(220)이 배치되어 타 단부가 제2 전극(220)과 접촉할 수 있다. 발광 소자(300)는 일 단부 및 타 단부가 제1 전극(210) 및 제2 전극(220)과 전기적으로 연결되어 소정의 전기 신호를 전달 받을 수 있다.
복수의 발광 소자(300)는 이들이 연장된 일 방향이 제1 전극(210)과 제2 전극(220)이 대향하는 제3 방향(DR3)과 실질적으로 평행하도록 배치될 수 있다. 일 방향으로 연장된 발광 소자(300)는 상기 일 방향을 향해 특정 파장대의 광을 방출할 수 있다. 발광 소자(300)는 제1 전극(210)과 제2 전극(220)이 대향하는 제3 방향(DR3)과 연장된 일 방향이 평행하게 배치됨으로써 제2 전극(220)의 상부 방향, 즉 각 서브 화소(PXn)의 상부 방향을 향해 특정 파장대의 광을 방출할 수 있다. 제2 전극(220)과 접촉하는 발광 소자(300)의 타 단부에서 방출된 광은 투명한 물질을 포함하는 제2 전극(220)을 투과하여 각 서브 화소(PXn)의 상부 방향으로 진행할 수 있고, 제1 전극(210)과 접촉하는 발광 소자(300)의 일 단부에서 방출된 광은 반사율이 높은 재료를 포함하는 제1 전극(210)에서 반사되어 각 서브 화소(PXn)의 상부 방향으로 진행할 수 있다.
도 5는 도 2의 일 서브 화소를 나타내는 평면도이다. 도 6은 도 3의 일 부분을 확대한 단면도이다.
도 5 및 도 6을 참조하면, 각 화소(PX) 또는 서브 화소(PXn)는 발광 소자(300)들이 개구 영역(520P) 내에 배치되어 형성된 발광 영역(EMA)과, 발광 소자(300)들이 배치되지 않고 제2 절연층(520)이 위치하는 비발광 영역(NEM)을 포함한다. 일 실시예에 따른 표시 장치(10)의 제1 전극(210)은 개구 영역(520P)보다 넓은 면적을 가질 수 있다. 도면에 도시된 바와 같이, 제1 전극(210)의 제1 방향(DR1)으로 측정된 제1 폭(D 210)은 개구 영역(520P)의 제1 방향(DR1)으로 측정된 폭(Do)보다 크고, 제1 전극(210)의 제2 방향(DR2)으로 측정된 제2 폭(W210)은 개구 영역(520P)의 제2 방향(DR2)으로 측정된 폭(Wo)보다 클 수 있다. 개구 영역(520P)은 제2 절연층(520)에 의해 둘러싸인 영역에 위치하므로, 제1 전극(210)은 개구 영역(520P)보다 넓은 면적을 갖고, 제3 방향(DR3)으로 제2 절연층(520)과 부분적으로 중첩할 수 있다.
후술할 바와 같이, 표시 장치(10)의 제조 공정은 제1 전극(210)의 상부에 전계를 형성하여 발광 소자(300)들을 정렬하는 단계를 포함할 수 있다. 제1 전극(210)은 발광 소자(300)들을 정렬하기 위해 필요한 정렬 신호를 인가하는 정렬 전극으로 활용될 수 있다. 제1 전극(210)에 인가된 정렬 신호는 제1 전극(210)의 상부에 제3 방향(DR3)을 향하는 전계를 형성하고, 상기 전계는 발광 소자(300)들이 연장된 일 방향이 제1 전극(210) 및 제1 절연층(510)의 상면에 수직한 방향, 즉 제3 방향(DR3)을 향하도록 발광 소자(300)들을 정렬시킬 수 있다.
제1 전극(210)이 제1 절연층(510)이 노출된 개구 영역(520P)보다 좁은 면적을 가질 경우, 일부 발광 소자(300)들은 상기 전계에 의해 정렬되지 않은 상태로 제1 절연층(510)에 삽입될 수 있다. 이러한 발광 소자(300)들은 제1 전극(210) 및 제2 전극(220)과 접촉하지 않게 되고, 각 서브 화소(PXn) 내에서 발광 불량을 일으킬 수 있다. 일 실시예에 따른 제1 전극(210)은 발광 소자(300)들이 배치되는 개구 영역(520P)보다 큰 면적을 가짐으로써, 표시 장치(10)의 제조 공정에서 발광 소자(300)들이 일 방향으로 정렬되지 않은 상태로 제1 절연층(510)에 삽입되는 것을 방지할 수 있다.
또한, 제1 전극(210)은 제2 절연층(520)과 제3 방향(DR3)으로 중첩하는 영역을 포함하고, 제1 전극(210)으로 전달된 정렬 신호에 의해 형성된 전계는 제2 절연층(520)에 의해 차단될 수 있다. 발광 소자(300)를 정렬하는 단계에서 제2 절연층(520) 상에 분사된 발광 소자(300)들은 상기 전계에 의해 정렬되지 않고 제2 절연층(520) 상에 남게된다. 제2 절연층(520) 상에 남은 발광 소자(300)들은 전계에 의해 정렬된 발광 소자(300)를 제1 절연층(510) 내에 삽입한 뒤에 이들을 세척하는 공정을 수행하여 제거될 수 있다.
이에 따라, 복수의 발광 소자(300)는 제1 전극(210)의 상부에서 제2 절연층(520)이 배치되지 않은 개구 영역(520P) 내에 형성된 전계에 의해 제1 절연층(510)에 수직한 방향으로 정렬될 수 있다. 제1 절연층(510)에 수직한 방향으로 정렬된 발광 소자(300)들은 물리적으로 제1 절연층(510) 내에 삽입되고, 일 단부는 제1 전극(210)과, 타 단부는 제2 전극(220)과 접촉할 수 있다.
한편, 일 실시예에 따르면, 적어도 일부의 발광 소자(300)는 연장된 일 방향이 제1 전극(210)과 제2 전극(220)이 대향하는 방향인 제3 방향(DR3)과 평행할 수 있다. 도 6에 도시된 바와 같이, 제1 전극(210)과 제2 전극(220) 사이에는 복수의 발광 소자(300)들이 배치되어 제1 절연층(510) 내에 부분적으로 삽입될 수 있다. 예시적인 실시예에서, 발광 소자(300)는 연장된 일 방향이 제3 방향(DR3)과 평행하지 않는 제1 발광 소자(301)와 연장된 일 방향이 제3 방향(DR3)과 평행한 제2 발광 소자(302)를 포함할 수 있다.
표시 장치(10)의 제조 공정에서, 제1 전극(210) 상에 형성되는 전계는 발광 소자(300)들을 연장된 일 방향이 제1 절연층(510)의 상면에 수직한 방향으로 정렬시킬 수 있다. 제2 발광 소자(302)와 같이, 연장된 일 방향이 제1 절연층(510)에 수직한 방향으로 정렬됨으로써, 제2 발광 소자(302)의 연장된 일 방향과 제1 절연층(510)의 상면 또는 제2 전극(220)의 상면이 이루는 면 방향, 즉 제2 방향(DR2)이 이루는 예각(Θ2)은 90°일 수 있다. 후술할 바와 같이 일 실시예에 따른 발광 소자(300)는 활성층(330, 도 7에 도시)을 포함하여 발광 소자(300)가 연장된 일 방향을 따라 양 단부로부터 특정 파장대의 광을 방출할 수 있다. 제2 발광 소자(302)와 같이 연장된 일 방향이 제2 방향(DR2)과 수직을 이루도록 배치되는 경우, 활성층(330)에서 방출된 광이 제2 전극(220)의 상부를 향해 출사되어 각 서브 화소(PXn)의 상부 방향으로 진행할 수 있다(도 6의 L1). 즉, 예시적인 실시예에서 발광 소자(300) 중 적어도 일부, 즉 제2 발광 소자(302)의 경우 활성층(330)에서 방출된 광(L1)은 제3 방향(DR3)과 평행하게 진행할 수 있다.
다만, 적어도 일부의 발광 소자(300), 즉 제1 발광 소자(301)는 상기 전계에 의해 제2 방향(DR2)에 수직하지 않은 방향으로 정렬될 수 있다. 예시적인 실시예에서, 발광 소자(300) 연장된 상기 일 방향과 제1 전극(210)과 제2 전극(220)이 대향하는 방향인 제3 방향(DR3)에 수직한 제2 방향(DR2)이 이루는 예각(Θ1, Θ2)은 80° 내지 90°의 범위를 가질 수 있다. 제1 전극(210)의 상부에 형성되는 전계는 제3 방향(DR3)을 향하도록 형성될 수 있으나, 발광 소자(300)의 일부는 제1 발광 소자(301)와 같이 연장된 일 방향이 제3 방향(DR3)을 향하지 않을 수도 있다. 다만, 제1 발광 소자(301)와 같이 연장된 방향이 제2 방향(DR2)과 이루는 예각(Θ1)이 80° 내지 90°의 범위를 가질 경우, 제1 발광 소자(301)의 제2 전극(220)과 접촉하는 타 단부에서 방출된 광(L1')은 제2 전극(220)의 상면 및 각 서브 화소(PXn)의 상부 방향에서 기울어진 방향으로 출사될 수 있다(도 6의 L1'). 또한, 제1 발광 소자(301)의 제1 전극(210)과 접촉하는 일 단부에서 방출된 광(L2)은 반사율이 높은 재료를 포함하는 제1 전극(210)에서 반사되어 서브 화소(PXn)의 상부 방향으로 출사될 수도 있다(도 6의 L2). 다만, 발광 소자(300)가 기울어진 예각은 상기 범위에 한정되는 것은 아니며, 발광 소자(300)는 허용 가능한 범위 내에서 제1 절연층(510)에 기울어진 상태로 삽입될 수도 있다.
발광 소자(300)는 일 단부는 제1 전극(210)과 부분적으로 접촉하고, 일 단부의 반대편 타 단부는 제2 전극(220)과 접촉할 수 있다. 일 실시예에 따르면, 발광 소자(300)의 타 단부는 부분적으로 제1 절연층(510)의 상면에서 돌출되고, 제2 전극(220)은 발광 소자(300)의 돌출된 타 단부를 감싸도록 형성될 수 있다. 발광 소자(300)는 제1 절연층(510)에 물리적으로 삽입될 수 있고, 일 단부가 제1 전극(210)과 부분적으로 접촉할 수 있다. 일 실시예에서, 발광 소자(300)의 연장된 일 방향으로 측정된 길이(h, 도 7에 도시)는 제1 절연층(510)의 높이(h510)보다 클 수 있다. 발광 소자(300)는 제1 전극(210) 상에 배치되고 제1 절연층(510)의 높이(h510)보다 긴 길이(h)를 가짐에 따라, 제1 전극(210)과 접촉하는 일 단부의 반대편 타 단부는 제1 절연층(510)의 상면으로 돌출될 수 있다. 제2 전극(220)은 제1 절연층(510)의 상면으로 돌출된 발광 소자(300)의 타 단부를 감싸도록 형성되어 서로 원활하게 접촉될 수 있다.
예시적인 실시예에서, 발광 소자(300)의 제1 절연층(510) 상에 돌출된 타 단부의 높이(h301, h302)는 제2 절연층(520)의 두께(h520)보다 작을 수 있다. 상술한 바와 같이, 발광 소자(300)는 제1 전극(210) 상에 형성된 전계에 의해 정렬되고, 물리적으로 제1 절연층(510) 내에 삽입될 수 있다. 발광 소자(300)는 소정의 지그 장치(ZIG, 도 14에 도시)에 의해 물리적인 삽입될 수 있다. 제1 전극(210) 또는 회로소자층(PAL)이 손상되는 것을 방지하기 위해 지그 부(ZIG)는 하면이 제2 절연층(520)의 상면과 접촉할 때까지 물리적인 힘을 가할 수 있다. 이에 따라 발광 소자(300)는 타 단부가 최소한 제2 절연층(520)의 높이보다 낮은 위치에 놓이도록 제1 절연층(510) 내에 삽입될 수 있다. 일 예로, 제1 발광 소자(301)와 같이 제1 절연층(510) 상에 돌출된 타 단부의 높이(h301)는 제2 절연층(520)의 두께(h520)보다 작을 수 있고, 제2 발광 소자(302)와 같이 돌출된 타 단부의 높이(h302)는 제2 절연층(520)의 두께(h520)와 실질적으로 동일할 수도 있다.
일 예로, 발광 소자(300)의 길이(h)와 제1 전극(210)의 두께(h210)의 합은 제1 절연층(510)의 높이(h510)와 제2 절연층(520)의 두께(h520)의 합과 동일할 수 있다. 예를 들어, 발광 소자(300)의 길이(h)는 3.5 ㎛이고, 제1 전극(210)의 두께(h210)가 0.2 ㎛인 경우, 제2 절연층(520)의 두께(h520)는 0.3 ㎛이고, 제1 절연층(510)의 높이(h510)는 3.4 ㎛일 수 있다. 다만, 상기의 수치 범위는 예시적인 것에 불과하며 이에 제한되지 않는다.
다시 도 3 및 도 4를 참조하면, 패시베이션층(550)은 제2 전극(220)의 상부에 배치된다. 패시베이션층(550)은 비아층(200) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체 결정을 포함할 수 있다. 반도체 결정은 외부의 전원으로부터 인가되는 전기 신호를 전달 받고, 이를 특정 파장대의 광으로 방출할 수 있다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
일 실시예에 따른 발광 소자(300)는 특정 파장대의 광을 방출할 수 있다. 예시적인 실시예에서, 활성층(330)에서 방출되는 광은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 다만, 청색(Blue) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 청색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다. 또한, 발광 소자(300)의 활성층(330)에서 방출되는 광은 이에 제한되지 않고, 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색(Green)광 또는 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)광일 수도 있다.
도 7을 참조하면, 일 실시예에 따른 발광 소자(300)는 제1 도전형 반도체(310), 제2 도전형 반도체(320), 활성층(330) 및 절연막(380)을 포함할 수 있다. 또한, 일 실시예에 따른 발광 소자(300)는 적어도 하나의 도전성 전극층(370)을 더 포함할 수도 있다. 도 7에서는 발광 소자(300)가 하나의 도전성 전극층(370)을 더 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 더 많은 수의 도전성 전극층(370)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 도전성 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
제1 도전형 반도체(310)는 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체(310)는 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체(310)는 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 도전형 반도체(310)는 n형 Si로 도핑된 n-GaN일 수 있다. 제1 도전형 반도체(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체(320)는 후술하는 활성층(330) 상에 배치된다. 제2 도전형 반도체(320)는 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 도전형 반도체(320)는 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체(320)는 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 도전형 반도체(320)는 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 도전형 반도체(320)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 도전형 반도체(310)와 제2 도전형 반도체(320)가 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 활성층(330)의 물질에 따라 제1 도전형 반도체(310)와 제2 도전형 반도체(320)는 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
활성층(330)은 제1 도전형 반도체(310)와 제2 도전형 반도체(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면 뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
도전성 전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 도전성 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 도전성 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 도전성 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 도전성 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이방향으로 연장되어 제1 도전형 반도체(310)부터 도전성 전극층(370)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(330)을 포함하여 일부의 도전형 반도체의 외면만을 커버하거나, 도전성 전극층(370) 외면의 일부만 커버하여 도전성 전극층(370)의 일부 외면이 노출될 수도 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm일 수 있다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
한편, 발광 소자(300)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
일 실시예에 따르면, 복수의 발광 소자(300) 중 적어도 일부는 제1 도전형 반도체(310), 활성층(330) 및 제2 도전형 반도체(320)가 제1 전극(210)과 제2 전극(220)이 대향하는 방향인 제3 방향(DR3)을 따라 순차적으로 배치될 수 있다. 도 6 및 도 7을 참조하면, 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치되되, 제2 발광 소자(302)와 같이 연장된 방향이 제3 방향(DR3)과 평행하게 정렬될 수 있다.
발광 소자(300)는 제1 도전형 반도체(310), 활성층(330) 및 제2 도전형 반도체(320)가 연장된 일 방향을 따라 순차적으로 배치되므로, 일 실시예에 따르면 제1 도전형 반도체(310), 활성층(330) 및 제2 도전형 반도체(320)는 제1 전극(210)과 제2 전극(220)이 대향하는 방향인 제3 방향(DR3)을 따라 배치될 수 있다.
또한, 일 실시예에 따르면, 발광 소자(300)의 절연막(380)은 제1 절연층(510)과 부분적으로 접촉할 수 있다. 도 6에 도시된 바와 같이, 발광 소자(300)는 제1 전극(210)과 접촉하는 일 단부 및 제2 전극(220)과 접촉하는 타 단부를 제외한 외면은 제1 절연층(510)에 의해 둘러싸일 수 있다. 발광 소자(300)는 활성층(330)을 포함하여 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)를 보호하는 절연막(380)을 포함한다. 발광 소자(300)에서 광이 방출되는 활성층(330)은 절연막(380)과 제1 절연층(510)에 의해 둘러싸여 보호될 수 있다. 인접한 발광 소자(300)들 간의 활성층(330) 사이에는 절연막(380) 및 제1 절연층(510)이 배치될 수 있다.
이하에서는 일 실시예에 따른 표시 장치(10)의 제조 방법에 대하여 설명하기로 한다.
도 8은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 8을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 방법은 제1 전극(210), 제1 전극(210)을 덮도록 배치된 제1 절연층(510) 및 제1 절연층(510) 상에 부분적으로 배치된 제2 절연층(520)을 포함하는 베이스부(SUB1)를 준비하는 단계(S100), 일 방향으로 연장된 형상을 갖는 발광 소자(300)를 제1 절연층(510)의 상면에 수직한 제3 방향(DR3)으로 제1 절연층(510) 내에 삽입하는 단계(S200) 및 제1 절연층(510) 및 제2 절연층(520)을 덮도록 배치된 제2 전극(220)을 형성하는 단계(S300)를 포함한다.
상술한 바와 같이, 표시 장치(10)의 제조 공정은 개구 영역(520P) 및 제2 절연층(520)이 배치된 제1 절연층(510) 상에 발광 소자(300)들을 분사한 뒤, 이들을 일 방향으로 정렬시켜 제1 절연층(510) 내에 삽입하는 단계를 포함할 수 있다. 발광 소자(300)를 제1 절연층(510) 내에 삽입하는 단계는 물리적인 방법을 통해 수행될 수 있으며, 그 예는 제한되지 않는다. 이하에서는 다른 도면들을 참조하여 표시 장치(10)의 제조 방법에 대하여 자세하게 설명하기로 한다.
도 9 내지 도 17은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
먼저, 도 9를 참조하면, 회로소자층(PAL)을 준비한다. 회로소자층(PAL)은 기판(110), 버퍼층(115) 및 복수의 트랜지스터들(120, 140)을 포함할 수 있다. 이에 대한 자세한 설명은 상술한 바와 동일하므로 생략하기로 한다.
다음으로, 도 10 내지 도 12를 참조하면, 회로소자층(PAL) 상에 배치된 제1 전극(210), 제1 절연층(510) 및 제2 절연층(520)을 포함하는 베이스부(SUB1)를 형성한다. 베이스부(SUB1)의 제1 전극(210), 제1 절연층(510) 및 제2 절연층(520)에 대한 설명은 상술한 바와 동일하므로, 이하에서는 생략하기로 한다.
다음으로, 도 13을 참조하면, 제1 전극(210) 상부에 발광 소자(300)를 분사한다. 발광 소자(300)는 제1 전극(210) 상부의 제1 절연층(510) 및 제2 절연층(520) 상에 분사될 수 있으며, 일부는 개구 영역(520P)에 의해 노출된 제1 절연층(510) 상에, 다른 일부는 제2 절연층(520) 상에 분사될 수 있다. 예시적인 실시예에서, 발광 소자(300)는 잉크(S) 내에 분산된 상태로 분사될 수 있다. 잉크(S)는 용액 또는 콜로이드(colloide) 상태로 제공될 수 있다. 예컨대 잉크(S)는 아세톤, 물, 알코올, 톨루엔, 프로필렌글리콜(Propylene glycol, PG) 또는 프로필렌글리콜메틸아세테이트(Propylene glycol methyl acetate, PGMA) 등일 수 있으나 이에 제한되지 않는다. 경우에 따라서는 발광 소자(300)는 잉크(S)에 분산되지 않은 상태로 제1 전극(210) 상부에 분사될 수도 있다.
발광 소자(300)는 잉크(S) 내에 분산된 상태로 제1 전극(210) 상부, 즉 제1 절연층(510) 또는 제2 절연층(520) 상에 분사된다. 발광 소자(300)는 일 방향으로 연장된 형상을 갖되, 잉크(S) 내에서는 그 방향이 특정되지 않고 무작위로 존재할 수 있다.
다음으로 도 14를 참조하면, 제1 전극(210)의 상부에 전계(E)를 형성하여 발광 소자(300)가 연장된 일 방향이 제3 방향(DR3)에 평행하도록 발광 소자(300)를 정렬한다. 제1 전극(210)은 발광 소자(300)를 정렬하기 위한 정렬 전극으로 활용될 수 있다. 제1 전극(210)의 상부에 분사된 잉크(S)에 정렬 신호가 인가되는 지그 부(ZIG)를 위치시키고, 제1 전극(210)과 지그 부(ZIG)에 교류 전원을 인가한다. 제1 전극(210)과 지그 부(ZIG)에 교류 전원이 인가되면 그 사이에 전계(E)가 형성되고, 전계(E)에 의해 발광 소자(300)는 유전영동힘을 받게 된다.
유전영동힘을 받은 발광 소자(300)는 전계(E)의 방향 또는 극성 방향에 따라 배향 방향 및 위치가 변할 수 있다. 도 14에 도시된 바와 같이 발광 소자(300)들은 제1 전극(210)과 지그 부(ZIG) 사이에 형성된 전계(E)에 의해 연장된 일 방향이 제3 방향(DR3)과 평행하도록 정렬될 수 있다. 다만, 제1 전극(210)과 지그 부(ZIG) 사이에 제2 절연층(520)이 배치된 영역에는 전계(E)가 차단되어 발광 소자(300)들이 정렬되지 않는다. 제2 절연층(520)이 배치되지 않은 개구 영역(520P)에 위치한 발광 소자(300)들은 전계(E)에 의해 연장된 방향이 제3 방향(DR3)과 평행하도록 정렬되나, 제2 절연층(520) 상에 위치한 발광 소자(300)들은 정렬되지 않고 무작위의 방향을 가질 수 있다.
다음으로 도 15를 참조하면, 발광 소자(300)를 제3 방향(DR3)으로 제1 절연층(510) 내에 삽입한다. 발광 소자(300)를 삽입하는 단계는 지그 부(ZIG)를 이용하여 물리적으로 삽입하는 단계를 포함할 수 있다. 도 15에 도시된 바와 같이, 발광 소자(300)를 삽입하는 단계는 지그 부(ZIG)를 제3 방향(DR3)인 하부방향으로 이동시키는 공정으로 수행될 수 있다. 지그 부(ZIG)는 하면이 제2 절연층(520)의 상면과 접촉할 때까지 제3 방향(DR3)으로 이동하고, 개구 영역(520P) 내에서 제3 방향(DR3)으로 정렬된 발광 소자(300)들은 제1 절연층(510) 내에 삽입될 수 있다. 다만, 발광 소자(300)들을 삽입하는 단계는 이에 제한되지 않으며, 다른 물리적인 방법으로 삽입하는 공정에 의해 수행될 수도 있다.
상술한 바와 같이, 개구 영역(520P) 내에 위치한 발광 소자(300)들은 전계(E)에 의해 제3 방향(DR3)과 평행하게 정렬됨으로써, 지그 부(ZIG)의 이동에 의해 제1 절연층(510) 내에 삽입될 수 있다. 제2 절연층(520) 상에 위치한 발광 소자(300)들은 제1 절연층(510) 내에 삽입되지 않고 잔존하게 된다.
다음으로 도 16을 참조하면, 제2 절연층(520) 상에 분사된 발광 소자(300)들을 제거한다. 제1 절연층(510)에 발광 소자(300)가 삽입되면, 삽입되지 않거나 제2 절연층(520) 상에 잔존하는 발광 소자(300)들을 세척하여 제거한다. 이 공정에서 발광 소자(300)가 분산된 잉크(S)도 동시에 제거될 수 있다. 이에 따라 제1 절연층(510)에 삽입되지 않은 발광 소자(300)들이 제거되고, 표시 장치(10)의 각 화소(PX) 또는 서브 화소(PXn) 내에서 발광하지 않으면서 잔존하는 발광 소자(300)들이 외부에서 시인되는 것을 방지할 수 있다.
다음으로, 도 17을 참조하면, 제1 절연층(510)과 제2 절연층(520)을 덮도록 배치된 제2 전극(220)을 형성하고, 그 위에 패시베이션층(550)을 형성함으로써 표시 장치(10)를 제조할 수 있다. 제2 전극(220)과 패시베이션층(550)에 대한 설명은 상술한 바와 동일하므로 이하에서 자세한 설명은 생략하기로 한다.
한편, 표시 장치(10)는 복수개의 서브 화소(PXn)들을 포함하고, 각 서브 화소(PXn) 마다 제1 전극(210)이 배치될 수 있다. 상술한 바와 같이, 제1 전극(210)은 인접한 서브 화소(PXn)의 제1 전극(210)과 이격되고, 제2 전극(220)은 표시 영역(DA) 상에 전면적으로 배치될 수 있다. 일 실시예에 따른 표시 장치(10)는 인접한 서브 화소(PXn)들의 제1 전극(210)이 하나의 층으로 형성되었다가 표시 장치(10)의 제조 공정에서 부분적으로 단선되는 공정에 의해 서로 이격된 것일 수 있다.
도 18은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 19는 도 18의 Ⅶ-Ⅶ'선을 따라 자른 단면도이다.
도 18 및 도 19를 참조하면, 일 실시예에 따른 표시 장치(10_1)는 인접한 서브 화소(PXn)의 경계에서 일 방향으로 연장된 홀부(520N_1)를 포함할 수 있다. 도면에서는 홀부(520N_1)가 제1 서브 화소(PX1) 및 제2 서브 화소(PX2), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 사이에서 제1 방향(DR1)으로 연장된 것을 도시하고 있으나, 이에 제한되지 않는다.
홀부(520N_1)는 경우에 따라서 제1 방향(DR1) 및 제2 방향(DR2)으로 연장될 수 있으며, 복수의 서브 화소(PXn)들의 경계에 배치될 수 있다. 도 18 및 도 19의 표시 장치(10_1)는 홀부(520N_1)를 포함하여 제1 절연층(510_1), 제2 절연층(520_1) 및 제2 전극(220_1)의 형태가 다른 것을 제외하고는 도 2 및 도 3의 표시 장치(10)와 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점에 대하여 자세히 설명하기로 한다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)에는 각각 제1 전극(210_1)들이 배치되어 서로 제2 방향(DR2)으로 이격된다. 제2 전극(220_1)은 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 상에 전면적으로 배치될 수 있다. 즉, 제2 전극(220_1)은 제2 서브 화소(PX2)의 제1 전극(210_1) 및 제3 서브 화소(PX3)의 제1 전극(210_1)과 제3 방향(DR3)으로 대향하고, 발광 소자(300)들은 제2 전극(220_1)과 제2 서브 화소(PX2)의 제1 전극(210_1) 사이 및 제2 전극(220_1)과 제3 서브 화소(PX3)의 제1 전극(210_1) 사이에 각각 배치될 수 있다.
제2 서브 화소(PX2)의 제1 전극(210_1)과 제3 서브 화소(PX3)의 제1 전극(210_1)은 제2 서브 화소(PX2)와 제3 서브 화소(PX3)의 경계에서 서로 이격될 수 있다. 다만, 도 2 및 도 3과 달리 도 18 및 도 19의 표시 장치(10_1)는 제2 서브 화소(PX2)와 제3 서브 화소(PX3)의 경계에서 제1 절연층(510_1) 및 제2 절연층(520_1)도 부분적으로 이격되어 홀부(520N_1)를 형성할 수 있다.
도 2 및 도 3의 표시 장치(10)의 경우, 제1 전극(210)들이 각 서브 화소(PXn) 별로 분리되어 형성됨에 따라 제1 전극(210) 상부에 전계(E)를 형성하는 단계(도 14)에서 각 서브 화소(PXn)의 제1 전극(210) 별로 정렬 신호를 인가할 수 있었다. 다만, 이에 제한되지 않고 인접한 서브 화소(PXn)의 제1 전극(210_1)들이 서로 연결되어 있는 경우, 정렬 신호에 의한 전계(E)는 각 서브 화소(PXn) 별로 동시에 생성될 수 있다. 이 경우, 제2 서브 화소(PX2)의 제1 전극(210_1)과 제3 서브 화소(PX3)의 제1 전극(210_1)은 서로 연결된 상태로 정렬 신호가 인가되었다가, 후속 공정에서 제2 서브 화소(PX2)와 제3 서브 화소(PX3)의 경계에 위치한 절단부(CB)를 따라 절단될 수 있다. 절단부(CB)를 따라 제1 전극(210_1)을 절단하는 공정은 제1 절연층(510_1) 및 제2 절연층(520_1)을 부분적으로 식각하는 공정이 수반되고, 이에 따라 각 서브 화소(PXn)들의 경계에는 홀부(520N_1)가 형성될 수 있다.
도 20은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 20을 참조하면, 일 실시예에 따르면, 제1 전극(210_2)은 상면으로부터 돌출되어 발광 소자(300)의 일 단부를 감싸는 제1 전극 돌출부(210D)를 더 포함할 수 있다. 도 20은 제1 전극(210_2)이 제1 전극 돌출부(210D)를 더 포함하는 것을 제외하고는 도 3의 표시 장치(10)와 동일하다. 이하에서는 차이점에 대하여 자세하게 설명하기로 한다.
발광 소자(300)의 제1 전극(210_2)과 접촉하는 일 단부는 발광 소자(300)들이 제1 절연층(510_2)에 삽입되는 방향에 따라 제1 전극(210_2)과의 접촉이 원활하게 이루어지지 않을 수 있다. 일 실시예에 따르면, 발광 소자(300)를 제1 절연층(510_2)에 삽입하는 공정 후에 제1 전극(210_2)에 열을 가하는 공정을 수행할 수 있다.
일 예로 제1 전극(210_2)이 반사율이 높은 재료로 금속 재료를 포함하는 경우, 열을 가하는 공정에 의해 제1 전극(210_2)이 부분적으로 용해될 수 있다. 제1 전극(210_2)이 부분적으로 용해되면, 발광 소자(300)는 제1 전극(210_2)을 향해 미세하게 이동할 수 있고, 또는 용해된 제1 전극(210_2)이 발광 소자(300)의 일 단부측으로 미세한 움직임을 보일 수 있다. 용해된 제1 전극(210_2)이 부분적으로 발광 소자(300)의 외면을 따라 이동하게 되는 경우, 제1 전극(210_2)의 상면에서는 일부 영역이 돌출되어 발광 소자(300)의 일 단부를 감싸는 제1 전극 돌출부(210D)가 형성될 수 있다. 제1 전극 돌출부(210D)는 제2 전극(220_2)과 같이 발광 소자(300)의 일 단부를 감싸도록 형성됨에 따라 발광 소자(300)와 제1 전극(210_2) 간의 접촉이 향상될 수 있다.
도 21은 다른 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 개략도이다. 도 22 내지 도 24는 도 21의 표시 장치의 제조 공정을 이용한 표시 장치의 제조 방법을 나타내는 개략도들이다.
상술한 바와 같이, 발광 소자(300)를 제1 절연층(510)에 삽입하는 단계는 특별히 제한되지 않는다. 예시적인 실시예에서, 발광 소자(300)는 회전하는 롤러 장치(ROLL)에 부착된 지그 부(ZIG)에 의해 제1 절연층(510)에 물리적으로 삽입될 수 있다.
도 21을 참조하면, 발광 소자(300)를 제1 절연층(510)에 삽입하는 단계에서, 롤러 장치(ROLL)가 일 방향으로 회전하면, 롤러(ROLL)에 부착된 지그 부(ZIG)는 발광 소자(300)를 제1 절연층(510) 내에 삽입시킬 수 있다. 도 15의 경우에 달리, 롤러 장치(ROLL)는 일 방향으로 회전함과 동시에 인접한 서브 화소(PXn)로 이동할 수 있고, 복수의 서브 화소(PXn)들을 따라 발광 소자(300)들을 순차적으로 삽입할 수 있다.
도 22 내지 도 24를 참조하면, 롤러 장치(ROLL)는 회전함과 동시에 일 방향, 예컨대 제1 방향(DR1)으로 이동할 수 있다. 롤러 장치(ROLL)에 부착된 지그 부(ZIG)는 제1 방향(DR1)으로 배열된 복수의 서브 화소(PXn)들을 따라 이동하며 발광 소자(300)들을 연속적으로 삽입할 수 있다. 여기서 롤러 장치(ROLL)의 지그 부(ZIG)의 위치에 따라 발광 소자(300)들이 삽입되는 서브 화소(PXn)가 결정될 수 있다.
먼저, 도 22에 도시된 바와 같이, 롤러 장치(ROLL)의 지그 부(ZIG)가 제1 서브 화소(PX1) 상에 위치할 경우, 롤러 장치(ROLL)의 이동에 따라 제1 서브 화소(PX1)로부터 제1 방향(DR1)으로 배열된 서브 화소(PXn)들은 발광 소자(300)가 제1 절연층(510)에 삽입될 수 있다. 반면에, 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함하여 이들과 제1 방향(DR1)으로 배열된 서브 화소(PXn)들에는 지그 부(ZIG)가 위치하지 않아 발광 소자(300)들이 삽입되지 않는다.
다음으로 도 23 및 도 24 도시된 바와 같이, 롤러 장치(ROLL)는 지그 부(ZIG)가 제2 서브 화소(PX2) 또는 제3 서브 화소(PX3) 상에 위치하도록 이동한 뒤 제1 방향(DR1)으로 이동한다. 이에 따라 제2 서브 화소(PX2) 또는 제3 서브 화소(PX3)로부터 제1 방향(DR1)으로 배열된 서브 화소(PXn)들은 발광 소자(300)가 제1 절연층(510)에 삽입될 수 있다. 일 실시예에 따른 표시 장치(10)의 제조 방법은 지그 부(ZIG)를 포함하는 롤러 장치(ROLL)를 이용하여 일 방향으로 배열된 서브 화소(PXn)들에 발광 소자(300)를 순차적으로 삽입할 수 있다.
도 25는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 25를 참조하면, 일 실시예에 따른 제2 전극(220_3)은 두께가 제2 절연층(520_3)의 두께보다 얇을 수 있다. 이에 따라 제2 전극(220_3)의 상면은 평탄하지 않고 제1 절연층(510_3), 제2 절연층(520_3) 및 발광 소자(300)의 돌출된 단부를 따라 단차가 형성될 수 있다.
도 3의 제2 전극(220)은 제2 절연층(520)보다 큰 두께로 형성됨에 따라, 제1 절연층(510), 제2 절연층(520) 및 발광 소자(300)의 타 단부에 의해 형성된 단차에서 상면이 평탄한 면을 형성할 수 있다. 반면에 도 25의 제2 전극(220_3)은 비교적 얇은 두께, 일 예로 0.1 ㎛의 두께를 갖고 제1 절연층(510), 제2 절연층(520) 및 발광 소자(300)의 타 단부를 따라 형성될 수 있다. 제2 전극(220_3)의 상면은 평탄하지 않게 형성되더라도, 발광 소자(300)의 타 단부를 감싸도록 형성됨으로써 발광 소자(300)와 원활하게 접촉할 수 있다. 또한, 도 25에 도시되지 않았으나, 제2 전극(220_3) 상에는 패시베이션층(550, 도 4에 도시)이 배치되어 상면이 평탄한 면을 형성할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 제1 전극;
    상기 제1 전극 상에 배치된 제1 절연층;
    상기 제1 절연층 상에 배치되고 적어도 일부 영역이 상기 제1 전극과 제1 방향으로 대향하는 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되고, 일 방향으로 연장된 형상을 갖는 적어도 하나의 제1 발광 소자를 포함하고,
    상기 제1 절연층은 상기 제1 발광 소자의 외면을 부분적으로 감싸고, 적어도 일부의 제1 발광 소자는 연장된 상기 일 방향이 상기 제1 방향과 평행한 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 발광 소자의 제1 단부는 상기 제1 전극과 부분적으로 접촉하고, 상기 제1 단부의 반대편 제2 단부는 상기 제2 전극과 접촉하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 발광 소자의 연장된 상기 일 방향과 상기 제1 방향에 수직한 제2 방향이 이루는 예각은 80° 내지 90°의 범위를 갖는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 발광 소자는 제1 도전형 반도체, 제2 도전형 반도체 및 상기 제1 도전형 반도체와 상기 제2 도전형 반도체 사이에 배치된 활성층을 포함하고,
    상기 제1 발광 소자 중 적어도 일부는 상기 제1 도전형 반도체, 상기 활성층 및 상기 제2 도전형 반도체가 상기 제1 방향을 따라 순차적으로 배치된 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 발광 소자는 상기 제1 도전형 반도체, 상기 제2 도전형 반도체 및 상기 활성층의 측면을 둘러싸는 절연막을 포함하고,
    상기 절연막은 상기 제1 절연층과 부분적으로 접촉하는 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 발광 소자 중 적어도 일부는 상기 활성층에서 방출된 광이 상기 제1 방향과 평행하게 진행하는 표시 장치.
  7. 제2 항에 있어서,
    상기 제2 전극과 상기 제1 절연층 사이에 배치된 제2 절연층 및
    상기 제2 절연층이 둘러싸는 영역에 배치되어 상기 제1 절연층을 부분적으로 노출하는 개구 영역을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 전극은 상기 개구영역 및 상기 제2 절연층의 적어도 일부 영역과 상기 제1 방향으로 중첩하고,
    상기 제1 발광 소자는 상기 개구영역 내에서 상기 제1 전극과 상기 제2 전극 사이에 배치된 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 전극의 면적은 상기 개구영역의 면적보다 큰 표시 장치.
  10. 제7 항에 있어서,
    상기 제1 발광 소자의 상기 제2 단부는 부분적으로 상기 제1 절연층의 상면에서 돌출되고,
    상기 제2 전극은 상기 제1 발광 소자의 돌출된 제2 단부를 둘러싸는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 절연층의 두께는 상기 제1 발광 소자의 돌출된 제2 단부의 높이보다 큰 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 발광 소자의 상기 일 방향으로 연장된 길이는 3㎛ 내지 6㎛의 범위를 갖는 표시 장치.
  13. 제10 항에 있어서,
    상기 제1 전극은 상면으로부터 돌출되어 상기 제1 발광 소자의 상기 제1 단부를 감싸는 제1 전극 돌출부를 더 포함하는 표시 장치.
  14. 제7 항에 있어서,
    상기 제1 전극과 상기 제1 방향에 수직한 제2 방향으로 이격되고, 상기 제2 전극의 적어도 일부 영역과 상기 제1 방향으로 대향하는 제3 전극 및
    상기 제3 전극과 상기 제2 전극 사이에 배치된 제2 발광 소자를 더 포함하고,
    상기 제1 절연층은 상기 제3 전극과 상기 제2 전극 사이에 배치된 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 절연층은 상기 제1 전극 및 상기 제3 전극과 상기 제1 방향으로 부분적으로 중첩하고,
    상기 제1 전극과 상기 제3 전극은 상기 제2 절연층과 중첩하는 영역에서 서로 이격된 표시 장치.
  16. 제1 전극, 상기 제1 전극을 덮도록 배치된 제1 절연층 및 상기 제1 절연층 상에 부분적으로 배치된 제2 절연층을 포함하는 베이스부를 준비하는 단계;
    일 방향으로 연장된 형상을 갖는 발광 소자를 상기 제1 절연층의 상면에 수직한 제1 방향으로 상기 제1 절연층 내에 삽입하는 단계; 및
    상기 제1 절연층 및 상기 제2 절연층을 덮도록 배치된 제2 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 발광 소자를 상기 제1 절연층 내에 삽입하는 단계는,
    상기 제1 전극 상부에 상기 발광 소자를 분사하는 단계;
    상기 제1 전극의 상부에 전계를 형성하여 상기 발광 소자가 연장된 상기 일 방향이 상기 제1 방향에 평행하도록 상기 발광 소자를 정렬하는 단계; 및
    상기 발광 소자를 상기 제1 방향으로 상기 제1 절연층 내에 삽입하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제2 절연층은 상기 제1 절연층을 부분적으로 노출하는 개구영역을 포함하고,
    상기 발광 소자는 상기 개구영역 내에서 상기 제1 절연층에 삽입되는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제2 전극을 형성하는 단계는 상기 제2 절연층 상에 분사된 상기 발광 소자를 제거하는 단계를 더 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 발광 소자는 일 단부가 부분적으로 상기 제1 절연층 상에 돌출되고,
    상기 제2 전극은 상기 일 단부를 감싸도록 형성된 표시 장치의 제조 방법.
PCT/KR2020/002048 2019-04-22 2020-02-13 표시 장치 및 이의 제조 방법 WO2020218722A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/605,800 US20220209070A1 (en) 2019-04-22 2020-02-13 Display device and manufacturing method therefor
CN202080030574.7A CN113711360A (zh) 2019-04-22 2020-02-13 显示装置及其制造方法
EP20796287.9A EP3961711A4 (en) 2019-04-22 2020-02-13 DISPLAY DEVICE AND METHOD OF MANUFACTURING IT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0046831 2019-04-22
KR1020190046831A KR20200123900A (ko) 2019-04-22 2019-04-22 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2020218722A1 true WO2020218722A1 (ko) 2020-10-29

Family

ID=72940717

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/002048 WO2020218722A1 (ko) 2019-04-22 2020-02-13 표시 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20220209070A1 (ko)
EP (1) EP3961711A4 (ko)
KR (1) KR20200123900A (ko)
CN (1) CN113711360A (ko)
WO (1) WO2020218722A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393798B2 (en) 2019-09-23 2022-07-19 Samsung Display Co., Ltd. Display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210054119A (ko) 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시 장치
KR20210065239A (ko) 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102824A (en) * 1990-11-05 1992-04-07 California Institute Of Technology Method of manufacturing a distributed light emitting diode flat-screen display for use in televisions
KR20170083191A (ko) * 2016-01-07 2017-07-18 피에스아이 주식회사 자가 조립형 초소형 led 전극어셈블리 제조용 용매 및 이를 통해 자가 조립형 초소형 led 전극어셈블리를 제조하는 방법
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180063810A (ko) * 2016-12-02 2018-06-12 이노럭스 코포레이션 표시 장치
KR20190023758A (ko) * 2017-08-30 2019-03-08 엘지디스플레이 주식회사 전계 발광 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120059064A (ko) * 2010-11-30 2012-06-08 삼성엘이디 주식회사 발광소자 및 그 제조방법
FR2985989B1 (fr) * 2012-01-23 2017-03-03 Commissariat Energie Atomique Procede d'isolation de nanofils ou de microfils
KR102446768B1 (ko) * 2015-12-14 2022-09-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102824A (en) * 1990-11-05 1992-04-07 California Institute Of Technology Method of manufacturing a distributed light emitting diode flat-screen display for use in televisions
KR20170083191A (ko) * 2016-01-07 2017-07-18 피에스아이 주식회사 자가 조립형 초소형 led 전극어셈블리 제조용 용매 및 이를 통해 자가 조립형 초소형 led 전극어셈블리를 제조하는 방법
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180063810A (ko) * 2016-12-02 2018-06-12 이노럭스 코포레이션 표시 장치
KR20190023758A (ko) * 2017-08-30 2019-03-08 엘지디스플레이 주식회사 전계 발광 표시 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3961711A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393798B2 (en) 2019-09-23 2022-07-19 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
EP3961711A4 (en) 2023-01-11
KR20200123900A (ko) 2020-11-02
CN113711360A (zh) 2021-11-26
EP3961711A1 (en) 2022-03-02
US20220209070A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
WO2020218722A1 (ko) 표시 장치 및 이의 제조 방법
WO2021149861A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020130521A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2021241937A1 (ko) 표시 장치 및 이의 제조 방법
WO2020242116A1 (ko) 표시 장치
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020149517A1 (ko) 표시 장치
WO2021162152A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2022035233A1 (ko) 표시 장치
WO2020085678A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2021091062A1 (ko) 표시 장치
WO2020235803A1 (ko) 표시 장치 및 이의 제조 방법
WO2021054551A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2021125423A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2022035232A1 (ko) 표시 장치
WO2022131811A1 (ko) 표시 장치 및 이의 제조 방법
WO2021230426A1 (ko) 표시 장치
WO2022005208A1 (ko) 표시 장치
WO2022050685A1 (ko) 표시 장치
WO2022019705A2 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
WO2021177510A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2021206217A1 (ko) 표시 장치 및 이의 제조 방법
WO2021235689A1 (ko) 표시 장치
WO2021132842A1 (ko) Led 표시장치
WO2021117956A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20796287

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020796287

Country of ref document: EP

Effective date: 20211122