KR102479964B1 - 전계 발광 표시 장치 - Google Patents

전계 발광 표시 장치 Download PDF

Info

Publication number
KR102479964B1
KR102479964B1 KR1020170109987A KR20170109987A KR102479964B1 KR 102479964 B1 KR102479964 B1 KR 102479964B1 KR 1020170109987 A KR1020170109987 A KR 1020170109987A KR 20170109987 A KR20170109987 A KR 20170109987A KR 102479964 B1 KR102479964 B1 KR 102479964B1
Authority
KR
South Korea
Prior art keywords
layer
light
light emitting
disposed
display device
Prior art date
Application number
KR1020170109987A
Other languages
English (en)
Other versions
KR20190023758A (ko
Inventor
최원진
채기성
김지곤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170109987A priority Critical patent/KR102479964B1/ko
Priority to US16/049,116 priority patent/US10763455B2/en
Publication of KR20190023758A publication Critical patent/KR20190023758A/ko
Priority to KR1020220177188A priority patent/KR102656146B1/ko
Application granted granted Critical
Publication of KR102479964B1 publication Critical patent/KR102479964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/877—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G02B5/0205—Diffusing elements; Afocal elements characterised by the diffusing properties
    • G02B5/0236—Diffusing elements; Afocal elements characterised by the diffusing properties the diffusion taking place within the volume of the element
    • G02B5/0242—Diffusing elements; Afocal elements characterised by the diffusing properties the diffusion taking place within the volume of the element by means of dispersed particles
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/04—Prisms
    • G02B5/045—Prism arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations

Abstract

본 발명은 전계 발광 표시 장치에 관한 것으로서, 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판, 기판 상의 복수의 애노드, 기판 및 복수의 애노드 상에 배치되고, 복수의 애노드 각각의 일부를 노출시키는 복수의 개구부 및 복수의 개구부 사이에 배치되는 하나 이상의 홀을 포함하는 뱅크, 복수의 애노드 상의 발광층 및 발광층 상의 캐소드를 포함한다. 따라서, 발광 소자에서 발광된 광이 해당 발광 영역이 아닌 다른 색을 구현하기 위한 발광 영역으로 반사되어 혼색되는 것을 저감할 수 있다.

Description

전계 발광 표시 장치{ElECTROLUMINESCENCE DISPLAY DEVICE}
본 발명은 전계 발광 표시 장치에 관한 것으로서, 보다 상세하게는 전계 발광 소자에서 발광된 광의 광 추출 효율을 극대화하고, 각각의 전계 발광 소자에서 발광된 광의 혼색을 저감할 수 있는 전계 발광 표시 장치에 관한 것이다.
전계 발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 전계 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비(contrast ratio; CR)도 우수하여, 차세대 디스플레이로서 연구되고 있다.
전계 발광 표시 장치의 발광층에서 발광된 광은 전계 발광 표시 장치의 여러 구성들을 통과하여 전계 발광 표시 장치 외부로 나오게 된다. 그러나, 발광층에서 발광된 광 중 전반사에 의해 전계 발광 표시 장치 외부로 나오지 못하고 전계 발광 표시 장치 내부에 갇히는 광들이 존재하게 되어, 전계 발광 표시 장치의 광 추출 효율이 문제가 된다.
또한, 전계 발광 표시 장치에서 각 전계 발광 소자에서 발광된 광이 전계 발광 표시 장치의 내부에서 반사되는 과정에서 해당 전계 발광 소자가 배치된 발광 영역이 아닌 다른 색의 광을 발광하기 위한 이웃한 발광 영역으로 반사되어 혼색이 발생될 수 있다.
본 발명의 발명자들은 전계 발광 표시 장치의 발광층에서 발광된 광 중 일부가 전반사에 의해 전계 발광 표시 장치 외부로 나오지 못하고, 내부에 갇히게 되는 문제점이 있음을 인식하였다. 또한, 본 발명의 발명자들은 하나의 발광 영역에 배치된 발광 소자에서 발광된 광이 전계 발광 표시 장치 내부에서 전반사되어 이웃하는 발광 영역으로 이동하는 경우, 혼색 현상이 발생될 수 있는 문제점이 있음을 인식하였다.
이에, 본 발명의 발명자들은 광 추출 효율을 증대시키고 혼색을 저감할 수 있는 새로운 구조의 전계 발광 표시 장치를 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 발광 소자에서 발광된 광의 광 추출 효율을 개선할 수 있는 전계 발광 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 각 발광 소자에서 발광된 광이 해당 발광 소자가 배치된 발광 영역이 아닌 다른 색의 광을 발광하기 위한 이웃한 발광 영역으로 반사되어 혼색되는 것을 저감할 수 있는 전계 발광 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판, 기판 상의 복수의 애노드, 기판 및 복수의 애노드 상에 배치되고, 복수의 애노드 각각의 일부를 노출시키는 복수의 개구부 및 복수의 개구부 사이에 배치되는 하나 이상의 홀을 포함하는 뱅크, 복수의 애노드 상의 발광층 및 발광층 상의 캐소드를 포함한다. 따라서, 발광 소자에서 발광된 광이 해당 발광 영역이 아닌 다른 색을 구현하기 위한 발광 영역으로 반사되어 혼색되는 것을 저감할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 전계 발광 표시 장치는, 복수의 발광 영역을 갖는 기판, 기판 상에서 복수의 발광 영역에 배치되고, 애노드, 애노드 상의 발광층, 발광층 상의 캐소드를 포함하는 복수의 발광 소자, 복수의 발광 영역을 정의하도록 애노드의 일부를 덮도록 배치되고, 복수의 제1 패턴을 포함하는 뱅크, 발광 소자를 덮고, 무기층 및 유기층이 교대로 적층되고, 상면에 복수의 제2 패턴을 포함하는 봉지층 및 봉지층 상에 배치된 커버 글라스를 포함하고, 복수의 제1 패턴은 복수의 발광 영역 간의 혼색을 저감하도록 하나 이상의 홀을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 발광 소자에서 발광된 광의 이용율을 증대할 수 있어, 전계 발광 표시 장치의 효율 및 소비 전력을 개선할 수 있다.
본 발명은 서로 다른 색이 구현되는 복수의 서브 화소 각각에 배치된 발광 소자에서 발광된 광이 혼색되는 것을 저감하여 전계 발광 표시 장치의 신뢰성 및 선명한 색상의 영상을 구현할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 평면도이다.
도 2는 도 1의 A 영역에 대한 확대도이다.
도 3은 도 2의 III-III'에 따른 단면도이다.
도 4는 비교예에 따른 전계 발광 표시 장치의 단면도이다.
도 5a는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치에 대한 확대 평면도이다.
도 5b는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치에 대한 확대 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 단면도이다.
도 7a는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치에 대한 확대 평면도이다.
도 7b는 도 7a의 VIIb-VII'b에 따른 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 발명 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
발명 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명의 실시예에 따른 전계 발광 표시 장치에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 평면도이다. 도 1에서는 설명의 편의를 위해 전계 발광 표시 장치(100)의 다양한 구성요소 중 기판(101) 및 서브 화소(SP)만을 도시하였다.
기판(101)은 전계 발광 표시 장치(100)의 다른 구성요소를 지지하기 위한 것으로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(101)은 유리 또는 폴리이미드(PI) 등과 같은 플라스틱 물질로 이루어질 수 있다.
도 1을 참조하면, 기판(101)은 표시 영역(A/A) 및 비표시 영역(N/A)을 포함한다.
표시 영역(A/A)은 복수의 서브 화소(SP)가 배치되어 화상을 표시하는 영역이다. 표시 영역(A/A)에는 영상을 표시하기 위한 서브 화소(SP) 및 서브 화소(SP)를 구동하기 위한 회로부가 배치될 수 있다. 회로부는 서브 화소(SP)를 구동하기 위한 다양한 박막 트랜지스터, 커패시터 및 배선 등을 포함할 수 있다. 예를 들어, 회로부는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터, 스토리지 커패시터, 게이트 배선 및 데이터 배선 등과 같은 다양한 구성 요소로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
비표시 영역(N/A)은 화상이 표시되지 않는 영역으로, 표시 영역(A/A)의 복수의 서브 화소(SP)를 구동하기 위한 다양한 구동 소자가 배치될 수 있다. 예를 들어, 구동 회로, 게이트 드라이버 IC, 데이터 드라이버 IC 등이 배치될 수 있으나, 이에 제한되는 것은 아니다.
복수의 서브 화소(SP)는 전계 발광 소자가 배치된 발광 영역으로, 독립적으로 하나의 색의 광을 발광할 수 있는 영역이다. 복수의 서브 화소(SP)는 하나의 화소를 구성할 수 있다. 한편, 복수의 서브 화소(SP)는 뱅크(140)에 의해 정의될 수 있다. 이하에서는 복수의 서브 화소(SP) 및 뱅크(140)에 대한 보다 상세한 설명을 위해 도 2 및 도 3을 함께 참조한다.
도 2는 도 1의 A 영역에 대한 확대도이다. 도 3은 도 2의 III-III'에 따른 단면도이다. 도 2에서는 설명의 편의를 위해 복수의 서브 화소(SP)에 배치된 전계 발광 소자(120)의 전계 발광층(122)과 뱅크(140)만을 도시하였다. 또한, 전계 발광 표시 장치(100)는 전계 발광 소자(120)에서 발광된 광이 커버 글라스(109) 측으로 방출되는 탑 에미션(top emission) 방식의 전계 발광 표시 장치(100)인 것으로 가정한다.
도 2 및 도 3을 참조하면, 전계 발광 표시 장치(100)는 기판(101), 버퍼층(102), 박막 트랜지스터(110), 게이트 절연층(103), 패시베이션층(104), 평탄화층(105), 전계 발광 소자(120), 뱅크(140), 봉지층(130), 터치 필름(107), 편광판(108) 및 커버 글라스(109)를 포함한다.
기판(101) 상에 버퍼층(102)이 배치된다. 버퍼층(102)은 기판(101)을 통한 수분 또는 불순물의 침투를 방지할 수 있다. 다만, 버퍼층(102)은 반드시 필요한 구성은 아니며, 기판(101)의 종류나 박막 트랜지스터(110)의 종류에 따라 선택적으로 배치될 수 있다.
박막 트랜지스터(110)는 게이트 전극(111), 액티브층(112), 소스 전극(113) 및 드레인 전극(114)을 포함한다. 도 3에서는 박막 트랜지스터(110)가 게이트 전극(111)이 액티브층(112) 하부에 배치되는 바텀 게이트 구조의 박막 트랜지스터(110)인 것으로 도시하였으나, 이에 제한되지 않는다.
버퍼층(102) 상에 박막 트랜지스터(110)의 게이트 전극(111)이 배치된다. 게이트 전극(111)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
게이트 전극(111) 상에 게이트 절연층(103)이 배치된다. 게이트 절연층(103)은 게이트 전극(111)과 액티브층(112)을 절연시키기 위한 층으로, 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연층(103)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층이나 복층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
게이트 절연층(103) 상에 액티브층(112)이 배치된다. 액티브층(112)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등을 포함할 수 있다.
액티브층(112) 상에 서로 이격된 소스 전극(113) 및 드레인 전극(114)이 배치된다. 소스 전극(113) 및 드레인 전극(114)은 액티브층(112)과 전기적 연결될 수 있다. 소스 전극(113) 및 드레인 전극(114)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
박막 트랜지스터(110) 상에 패시베이션층(104)이 배치된다. 패시베이션층(104)은 박막 트랜지스터(110)를 보호하기 위한 절연층이다. 패시베이션층(104)은 게이트 절연층(103)과 동일한 물질로 형성될 수 있으며, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층이나 복층으로 구성될 수 있으나, 이에 제한되는 것은 아니다. 또한, 패시베이션층(104)은 실시예에 따라 생략될 수도 있다.
패시베이션층(104) 상에 평탄화층(105)이 배치된다. 평탄화층(105)은 기판(101)의 상부를 평탄화시킨다. 평탄화층(105)은 단층 또는 복층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 예를 들어, 평탄화층(105)은 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 평탄화층(105)은 박막 트랜지스터(110)와 애노드(121)를 전기적으로 연결하기 위한 컨택홀을 포함한다.
평탄화층(105) 상에 전계 발광 소자(120)가 배치된다. 전계 발광 소자(120)는 광을 발광하는 자발광 소자로, 각각의 서브 화소(SP)에 배치된 박막 트랜지스터(110)에 의해 구동될 수 있다. 전계 발광 소자(120)는 애노드(121), 전계 발광층(122) 및 캐소드(123)를 포함한다.
애노드(121)는 평탄화층(105) 상에서 각각의 서브 화소(SP) 별로 분리되어 배치된다. 애노드(121)는 평탄화층(105) 및 패시베이션층(104)에 형성된 컨택홀을 통해 박막 트랜지스터(110)의 드레인 전극(114)에 전기적으로 연결된다. 애노드(121)는 전계 발광층(122)에 정공을 공급할 수 있는 도전성 물질로 이루어진다. 예를 들어, 주석 산화물(Tin Oxide; TO), 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zinc Oxide; IZO), 인듐 주석 아연 산화물(Indium Zinc Tin Oxide; ITZO) 등과 같은 투명 도전성 물질 및 은(Ag), 은 합금(Ag alloy)과 같은 반사성이 우수한 물질로 이루어지는 반사층으로 이루어질 수 있으며, 이에 제한되지 않는다. 도 3에서는 애노드(121)가 박막 트랜지스터(110)의 드레인 전극(114)과 전기적으로 연결되는 것으로 도시하였으나, 애노드(121)는 박막 트랜지스터(110)의 타입에 따라 박막 트랜지스터(110)의 소스 전극(113)과 전기적으로 연결될 수도 있다.
애노드(121) 및 평탄화층(105) 상에 뱅크(140)가 배치된다. 뱅크(140)는 서로 인접한 서브 화소(SP)를 구분하기 위한 절연층이다. 뱅크(140)는 애노드(121)의 일부를 개구시키도록 배치될 수 있으며, 뱅크(140)는 애노드(121)의 엣지를 덮도록 배치된 유기 절연 물질일 수 있다. 한편, 뱅크(140)는 복수의 개구부(143) 및 하나 이상의 홀(141)을 포함한다. 뱅크(140)에 대한 보다 상세한 설명은 도 3을 참조하여 후술하기로 한다.
애노드(121) 상에 발광층(122)이 배치된다. 발광층(122)은 하나의 발광층으로 구성될 수도 있고, 서로 다른 색의 광을 발광하는 복수의 발광층이 적층된 구조일 수 있다. 발광층(122)은 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층을 더 포함할 수 있다. 도 3을 참조하면, 각각의 서브 화소(SP)에 배치된 발광층(122)은 서브 화소(SP) 별로 분리되어 배치된 것으로 도시되었으나, 발광층(122)의 전부 또는 일부는 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수도 있다.
캐소드(123)는 발광층(122) 상에 배치된다. 캐소드(123)는 발광층(122)에 전자를 공급할 수 있는 도전성 물질로 이루어진다. 예를 들어, 캐소드(123)는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TO) 계열의 투명 도전성 산화물 또는 이테르븀(Yb) 합금으로 이루어질 수 있으며, 이에 제한되지 않는다. 도 3을 참조하면, 각각의 서브 화소(SP)에 배치된 캐소드(123)는 서로 연결된 것으로 도시되었으나, 애노드(121)와 같이 서브 화소(SP) 별로 분리되어 배치될 수도 있다.
발광 소자(120)는 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3) 각각에 배치되는 것으로 정의될 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)은 각각 독립적으로 하나의 색의 광을 발광할 수 있는 영역으로, 서브 화소(SP)에 대응하는 영역일 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)은 서로 다른 색의 광을 발광하는 영역으로, 적색 발광 영역, 녹색 발광 영역 및 청색 발광 영역 중 하나일 수 있으나 이에 제한되는 것은 아니다.
발광 소자(120) 상에 봉지층(130)이 배치된다. 봉지층(130)은 발광 소자(120)를 외부의 습기, 공기, 충격 등으로부터 보호하는 밀봉 부재이다. 봉지층(130)은 제 무기물로 이루어진 제1 무기층(131), 제1 무기층(131) 상에 배치되고 유기물로 이루어진 유기층(132) 및 유기층(132) 상에서 유기층(132)을 덮고 무기물로 이루어진 제2 무기층(133)을 포함한다. 제1 무기층(131)은 표시 영역(A/A)을 밀봉하여 표시 영역(A/A)으로 침투하는 산소 및 수분으로부터 발광 소자(120)를 보호한다. 제1 무기층(131)은 무기물로 이루어지며, 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되지 않는다.
유기층(132)은 제1 무기층(131) 상부를 평탄화하기 위한 층으로서, 제1 무기층(131)에 발생할 수 있는 크랙을 충진하고, 제1 무기층(131) 상에 이물질이 배치되는 경우 이물질 상부를 평탄화하는 층이다. 유기층(132)은 에폭시(Epoxy) 계열 또는 아크릴(Acryl) 계열의 폴리머가 사용될 수 있으나, 이에 제한되지 않는다.
제2 무기층(133)은 유기층(132)을 덮도록 배치된다. 제2 무기층(133)은 전계 발광 표시 장치(100)의 외곽부에서 제1 무기층(131)과 접하는 방식으로 제1 무기층(131)과 함께 유기층(132)을 밀봉할 수 있다. 제2 무기층(133)은 제1 무기층(131)과 동일하게 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되지 않는다.
도 3에서는 봉지층(130)이 제1 무기층(131), 유기층(132), 제2 무기층(133)을 포함하는 것으로 도시하였으나, 봉지층(130)에 포함되는 무기층 및 유기층(132)의 개수는 이에 제한되지 않는다.
봉지층(130) 상에 터치 필름(107)이 배치된다. 터치 필름(107)은 적어도 발광 소자(120)를 포함하는 표시 영역(A/A)에 배치되어 터치 입력을 센싱할 수 있다. 터치 필름(107)은 베이스 부재 및 베이스 부재에 배치된 터치 전극들을 포함할 수 있으나, 이에 제한되지 않는다. 편광판(108)은 터치 필름(107) 상에 배치되어, 전계 발광 표시 장치(100)로 입사하는 외부 광의 반사를 저감할 수 있다. 다만, 도 3에 도시된 전계 발광 표시 장치(100)의 구성은 예시적인 것이며, 터치 필름(107) 및 편광판(108)은 전계 발광 표시 장치(100)의 구현 예에 따라 생략될 수도 있다.
편광판(108) 상에 커버 글라스(109)가 배치된다. 커버 글라스(109)는 전계 발광 표시 장치(100)를 외부의 습기, 공기, 충격 등으로부터 보호할 수 있다.
한편, 도 3에서는 도시를 생략하였으나, 봉지층(130)과 터치 필름(107) 사이, 터치 필름(107)과 편광판(108) 사이, 그리고 편광판(108)과 커버 글라스(109) 사이에는 접착층이 배치될 수 있다.
도 2 및 도 3을 참조하면, 뱅크(140)는 복수의 개구부(143) 및 홀(141)을 포함한다. 개구부(143)는 복수의 애노드(121) 각각의 일부를 노출시킨다. 그리고, 애노드(121) 상에 배치되는 발광층(122)은 개구부(143)에 의해 노출된 일부 애노드(121) 상에 배치된다. 따라서, 뱅크(140)의 개구부(143)는 발광 영역을 정의할 수 있고, 서브 화소(SP)를 정의할 수 있다.
홀(141)은 복수의 개구부(143) 사이에 배치된다. 도 2를 참조하면, 뱅크(140)에 배치된 홀(141)에 의해 뱅크(140)는 복수의 서브 화소(SP) 별로 분리되어 배치될 수 있다. 뱅크(140)의 홀(141)은 일체로 구성되어 복수의 서브 화소(SP) 별로 뱅크(140)가 배치되도록 할 수 있다. 따라서, 뱅크(140)의 홀(141)에 의해 뱅크(140) 아래 배치된 평탄화층(105)이 노출될 수 있고, 도 3에 도시된 바와 같이 발광층(122)이 서브 화소(SP) 별로 형성되는 경우, 뱅크(140)의 형상을 따라 적층된 발광 소자(120)의 캐소드(123)는 홀(141)이 배치된 영역에서 평탄화층(105)과 접할 수 있다.
한편, 전계 발광 표시 장치(100)가 탑 에미션 방식의 전계 발광 표시 장치(100)이므로, 발광층(122)에서 발광된 광은 커버 글라스(109)를 향하는 방향으로 진행할 수 있다. 구체적으로, 발광층(122)에서 발광된 광은 봉지층(130), 터치 필름(107), 편광판(108) 및 커버 글라스(109)를 통과하여 전계 발광 표시 장치(100)의 외부로 진행할 수 있다. 그러나, 봉지층(130), 터치 필름(107), 편광판(108) 및 커버 글라스(109)는 서로 다른 물질로 구성되고, 굴절률 또한 다르다. 따라서, 각 층의 굴절률 차이로 인해 발광층(122)에서 발광된 광 중 일부는 전반사되어 전계 발광 표시 장치(100) 외부로 진행하지 못하고 내부에 갇힐 수 있다.
도 3에서는 설명의 편의를 위해 제2 발광 영역(EA2)의 발광층(122)에서 발광된 광 중 터치 필름(107) 및 봉지층(130) 사이에서 다시 내부로 반사된 광을 예시적으로 제1 광(L1) 및 제2 광(L2)으로 도시하였다.
도 3을 참조하면, 제2 발광 영역(EA2)의 발광 소자(120)에서 발광된 제1 광(L1) 및 제2 광(L2)은 각각 커버 글라스(109)를 향하는 방향으로 향하지만, 터치 필름(107)과 봉지층(130) 사이의 계면에서 다시 반사되어 각각 제1 발광 영역(EA1) 및 제3 발광 영역(EA3)의 발광 소자(120) 측으로 향할 수 있다. 이때, 제1 광(L1) 및 제2 광(L2)은 뱅크(140)의 홀(141)로 입사될 수 있다. 홀(141)로 입사된 제1 광(L1) 및 제2 광(L2)은 홀(141) 내부에서 여러 번 반사되며 광의 세기가 작아질 수 있다.
구체적으로, 제1 광(L1)의 경우, 홀(141) 내부에서 여러 번 반사되는 과정에서 제1 무기층(131), 캐소드(123) 및 뱅크(140) 등을 투과하거나 흡수되어 광이 소실될 수 있다. 따라서, 제2 발광 영역(EA2)이 아닌 제1 발광 영역(EA1)을 향하던 제1 광(L1)은 홀(141) 내부에서 여러 번 반사되며 소멸되므로, 제1 발광 영역(EA1)의 발광층(122)에서 발광된 광과 혼색이 되지 않을 수 있다.
또한, 제2 광(L2)의 경우, 홀(141) 내부에서 여러 번 반사되는 과정에서 제1 무기층(131), 캐소드(123) 및 뱅크(140) 등을 투과하거나 흡수되나, 광이 소실되지는 않을 수 있다. 이 경우, 제2 광(L2)은 홀(141) 외부로 출사될 때 입사각보다 큰 출사각으로 출사될 수 있다. 따라서, 홀(141) 내부에서 제2 광(L2)이 완전히 소멸되지 않더라도, 제2 광(L2)은 입사각보다 더 큰 출사각을 가지고 홀(141)에서 출사되므로, 제2 광(L2)은 측면의 제3 발광 영역(EA3)이 아닌 정면을 향하는 방향으로 전환될 수 있다. 또한, 제2 광(L2)이 홀(141) 내부에서 제3 발광 영역(EA3)을 향해 출사되더라도, 제2 광(L2)은 이미 홀(141) 내부에서 여러 번 반사되며 세기가 약해진 상태이므로, 제3 발광 영역(EA3)에 큰 영향을 끼치지 않을 수 있다. 따라서, 홀(141)에서 출사되는 제2 광(L2)은 제3 발광 영역(EA3)의 발광층(122)에서 발광된 광과 혼색이 최소화될 수 있다.
뱅크(140)의 홀(141)은 제1 광(L1)의 경우와 같이, 홀(141) 내부로 입사된 광을 여러 번 반사시켜 소멸시킬 수 있고, 제2 광(L2)의 경우와 같이, 홀(141) 내부로 입사된 광을 여러 번 반사시켜 보다 감소된 세기를 갖는 광을 홀(141) 외부로 출사시킬 수 있다.
한편, 발광 소자(120)에서 발광된 광 중 일부는 전계 발광 표시 장치(100)의 각 구성의 굴절률 차이로 인해 전계 발광 표시 장치(100)의 외부로 향하지 않고, 다시 내부로 전반사될 수 있다. 따라서, 하나의 발광 영역에서 발광된 광이 전반사를 통해 이웃하는 다른 색의 발광 영역으로 이동하여 방출되는 경우 발광 영역 간의 혼색 현상이 발생될 수 있다.
이에, 본 발명의 일 실시예에 따른 전계 발광 표시 장치(100)의 뱅크(140)는 홀(141)을 포함한다. 구체적으로, 홀(141)은 뱅크(140)의 복수의 개구부(143) 사이에 배치될 수 있다. 발광 소자(120)에서 발광된 광 중 일부는 전계 발광 표시 장치(100)의 각 구성의 굴절률 차이로 인해 전계 발광 표시 장치(100)의 외부로 향하지 않고, 다시 내부로 전반사될 수 있다. 하나의 발광 영역에서 발광된 전반사된 광 중 일부의 광은 다른 색의 광이 발광되는 발광 영역으로 진행할 수 있다. 이때, 하나의 발광 영역에서 발광되어 다른 발광 영역으로 진행하는 광의 일부는 뱅크(140)의 홀(141) 내부에서 여러 번 반사되며 세기가 감소할 수 있고, 최종적으로 소멸될 수도 있다. 또한, 뱅크(140)의 홀(141)로 입사한 광의 일부는 뱅크(140)의 홀(141) 내부에서 여러 번 반사되며 세기가 감소되지만, 소멸되지는 않고 홀(141) 외부로 반사될 수 있다. 그러나, 광이 홀(141) 외부로 반사되더라도 입사각보다 큰 출사각을 가지도록 출사되므로, 광은 측면의 다른 색의 광이 발광되는 발광 영역이 아닌 정면에 최대한 가깝게 반사될 수 있다. 다만, 홀(141) 내부로 입사한 광이 다른 발광 영역을 향하도록 홀(141) 외부로 반사되더라도, 이미 홀(141) 내부에서 여러 번 반사되며 광의 세기가 감소하였으므로 혼색이 최소화될 수 있다. 따라서, 본 발명의 일 실시예에 따른 전계 발광 표시 장치(100)는 발광 소자(120) 사이에 배치된 뱅크(140)에 홀(141)을 배치하여 다른 발광 영역으로 진행하는 광을 소멸시키거나 광의 세기를 약화시킬 수 있고, 다른 발광 영역으로 진행하는 광의 각도를 전면에 최대한 가깝게 전환시켜 광의 혼색을 최소화할 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 전계 발광 표시 장치(100)의 뱅크(140)에 따른 효과에 대한 보다 상세한 설명을 위해 도 4를 함께 참조한다.
도 4는 비교예에 따른 전계 발광 표시 장치의 단면도이다. 도 4에 도시된 비교예에 따른 전계 발광 표시 장치(400)는 본 발명의 일 실시예에 따른 전계 발광 표시 장치(100)와 비교하여, 뱅크(140)에 홀(141)이 없는 것을 제외하면 다른 구성요소는 실질적으로 동일하므로, 중복 설명은 생략한다.
도 4를 참조하면, 비교예에 따른 전계 발광 표시 장치(400)의 뱅크(140)는 홀(141)이 배치되지 않아, 발광층(122)을 드러내는 개구부(143)를 제외하면 평탄하게 배치된다. 따라서, 뱅크(140) 상에 배치된 캐소드(123)는 평탄화층(105)과 접하지 않을 수 있다.
도 4에서는 설명의 편의를 위해 제2 발광 영역(EA2')의 발광층(122)에서 발광된 광 중 터치 필름(107)과 봉지층(130) 사이의 계면에서 다시 내부로 반사된 제3 광(L3) 및 제4 광(L4)만을 도시하였다.
제2 발광 영역(EA2')에서 발광된 제3 광(L3) 및 제4 광(L4)은 터치 필름(107)과 봉지층(130) 사이에서 다시 내부로 반사된다. 즉, 제3 광(L3)은 전계 발광 표시 장치(400) 내부에서 전반사를 통해 이동하여 제1 발광 영역(EA1')으로 반사될 수 있다. 마찬가지로 제4 광(L4)은 전계 발광 표시 장치(400) 내부에서 전반사를 통해 이동하여 제3 발광 영역(EA3')으로 반사될 수 있다.
앞서 설명한 바와 같이, 제1 발광 영역(EA1') 내지 제3 발광 영역(EA3')은 서로 다른 색상의 광을 발광하기 위한 영역일 수 있다. 이때, 도 4에 도시된 비교예에 따른 전계 발광 표시 장치(400)에서도 전계 발광 표시 장치(400) 내부의 전반사를 통해 광 중 일부가 소실되지만, 제1 발광 영역(EA1') 및 제3 발광 영역(EA3')으로 제2 발광 영역(EA2')에서 발광된 제3 광(L3) 및 제4 광(L4)이 진행할 수 있다. 이러한 경우, 제2 발광 영역(EA2')에서 발광된 광이 제1 발광 영역(EA1') 또는 제3 발광 영역(EA3')으로 방출될 수 있으므로, 혼색 현상이 일어나 전계 발광 표시 장치(400)의 신뢰성이 저감될 수 있다.
이에, 본 발명의 일 실시예에 따른 전계 발광 표시 장치(100)는 광 혼색 저감하기 위해 뱅크(140)에 배치된 복수의 홀(141)을 포함한다. 구체적으로, 서로 다른 색의 광을 발광하는 발광 소자(120) 사이에 뱅크(140) 및 홀(141)이 배치된다. 각 발광 소자(120)에서 발광된 광은 대부분 해당 발광 영역으로 방출된다. 한편, 비교예에 따른 전계 발광 표시 장치(400)에서 발광 소자(120)에서 발광된 광 중 일부는 전반사되어 다른 색상의 광이 발광되는 발광 영역으로 진행하여 혼색될 수 있다. 본 발명의 일 실시예에 따른 전계 발광 표시 장치(100)는 발광 소자(120) 사이에 배치된 뱅크(140)에 홀(141)을 배치하여 다른 발광 영역으로 진행하는 광을 소멸시킬 수 있다. 또한, 다른 발광 영역으로 진행하는 광의 세기를 약화시킬 수도 있고, 다른 발광 영역으로 진행하는 광의 각도를 전면에 최대한 가깝게 전환시켜 광의 혼색을 최소화할 수 있다.
도 5a는 본 발명의 다른 실시예에 따른 전계 발광 표시 장치에 대한 확대 평면도이다. 도 5a에 도시된 전계 발광 표시 장치(500A)는 도 1 내지 도 3의 전계 발광 표시 장치(100)와 비교하여 뱅크(540A)에 배치된 홀(541A)의 형상이 상이할 뿐 다른 구성요소는 실질적으로 동일하므로, 중복 설명은 생략한다. 도 5a에서는 설명의 편의를 위해 복수의 서브 화소(SP)에 배치된 발광 소자(120)의 발광층(122)과 뱅크(540A)만을 도시하였다.
도 5a를 참조하면, 뱅크(540A)는 복수의 개구부(143) 사이에 배치된 복수의 홀(541A)을 포함한다. 복수의 홀(541A)은 복수의 개구부(143) 간의 경계를 따라 배치되고, 평탄화층(105)을 노출시킨다. 또한, 뱅크(540A)에 복수의 홀(541A)이 배치되지만, 뱅크(540A)는 일체로 구성될 수 있다.
그리고, 도 5a에서는 개구부(143) 사이에 타원형의 홀(541A)이 4개씩 배치된 것으로 도시되었으나, 개구부(143) 사이에 배치되는 홀(541A)의 형상 및 개수는 이에 제한되지 않는다.
본 발명의 다른 실시예에 따른 전계 발광 표시 장치(500A)는 복수의 홀(541A)이 배치된 뱅크(540A)를 포함한다. 구체적으로, 복수의 홀(541A)은 발광 소자(120)의 애노드(121)를 노출시키고, 발광층(122)이 배치되는 개구부(143) 사이에 배치되며, 뱅크(540A) 하부의 평탄화층(105)을 노출시킨다. 발광 소자(120)에서 발광된 광은 전계 발광 표시 장치(500A)의 외부로 향할 수 있다. 그러나, 발광 소자(120) 상에 배치된 봉지층(130), 편광판(108) 등의 여러 구성들의 굴절률 차이로 인해, 전반사된 광은 전계 발광 표시 장치(500A)의 내부에 갇힐 수 있다. 이때, 내부로 다시 반사된 광 중 일부는 다른 색의 광을 발광하는 발광 영역으로 반사되어 혼색되기 전에, 뱅크(540A)의 홀(541A)에서 소멸되거나, 다시 전계 발광 표시 장치(500A)의 외부로 반사될 수 있다. 따라서, 본 발명의 다른 실시예에 따른 전계 발광 표시 장치(500A)는 뱅크(540A)에 복수의 홀(541A)을 배치하여, 다른 발광 영역으로 반사되는 광을 여러 번 반사시켜 소멸되도록 하거나, 광의 세기를 약화시켜 광의 혼색을 저감할 수 있고, 다른 발광 영역으로 향하는 광의 각도를 최대한 정면에 가깝도록 전환시켜 광의 혼색을 최소화할 수 있다.
도 5b는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치에 대한 확대 평면도이다. 도 5b에 도시된 전계 발광 표시 장치(500B)는 도 1 내지 도 3의 전계 발광 표시 장치(100)와 비교하여 뱅크(540B)에 배치된 홀(541B)의 형상이 상이할 뿐 다른 구성요소는 실질적으로 동일하므로, 중복 설명은 생략한다. 도 5b에서는 설명의 편의를 위해 복수의 서브 화소(SP)에 배치된 발광 소자(120)의 발광층(122)과 뱅크(540B)만을 도시하였다.
도 5b를 참조하면, 뱅크(540B)는 복수의 개구부(143) 사이에 배치되고, 서로 이격된 복수의 홀(541B)을 포함한다. 도 2 및 도 3에 도시된 전계 발광 표시 장치(100)는 개구부(143)와 개구부(143) 사이에 하나의 홀(141)이 배치되지만, 도 5b에 도시된 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치(500B)는 개구부(143)와 개구부(143) 사이에 두 개의 홀(541B)이 배치될 수 있다.
도 5b에서는 개구부(143) 사이에 두 개의 홀(541B)이 배치된 것으로 도시되었으나, 개구부(143) 사이에 홀(541B)이 더 배치되거나, 홀(541B)의 배치 형태는 달라질 수 있으며, 이에 제한되지 않는다.
본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치(500B)에서는 홀(541B)이 배치된 뱅크(540B)를 포함한다. 구체적으로, 뱅크(540B)의 개구부(143)와 개구부(143) 사이에 두 개의 홀(541B)이 배치되고, 홀(541B)은 뱅크(540B) 하부의 평탄화층(105)을 노출시킨다. 따라서, 두 개의 홀(541B)로 인해 뱅크(540B)로부터 분리된 뱅크(540B)가 배치될 수 있다. 발광 소자(120)에서 발광된 광은 전계 발광 표시 장치(500B)의 외부로 향하던 중 전반사되어 전계 발광 표시 장치(500B)의 내부로 향할 수 있다. 이때, 내부로 다시 반사된 광 중 일부는 다른 색의 광을 발광하는 발광 영역으로 반사되어 혼색되기 전에, 뱅크(540B)의 홀(541B)로 향할 수 있다. 그리고, 다른 발광 영역으로 반사되는 광 중 일부가 뱅크(540B)에 배치된 두 개의 홀(541B) 중 하나의 홀(541B)을 지나치더라도, 다른 홀(541B)로 향할 수 있다. 즉, 다른 색을 발광하는 발광 영역으로 향하는 광이 홀(541B) 내부로 입사하게 될 확률이 증가하게 된다. 두 개의 홀(541B) 내부로 각각 반사된 광은 홀(541B) 내부에서 여러 번 반사되어 광의 세기가 약화되거나, 다시 전계 발광 표시 장치(500B)의 외부로 반사될 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치(500B)는 뱅크(540B)의 개구부(143)와 개구부(143) 사이에 두 개의 홀(541B)을 배치하여 다른 발광 영역으로 향하는 광을 저지할 수 있는 확률이 증가함에 따라, 광의 혼색을 최소화할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 단면도이다. 도 6에 도시된 전계 발광 표시 장치(600)는 도 1 내지 도 3의 전계 발광 표시 장치(100)와 비교하여 봉지층(630)의 형상이 상이할 뿐 다른 구성요소는 실질적으로 동일하므로 중복 설명은 생략한다.
도 6을 참조하면, 봉지층(630)은 발광 소자(120) 상의 제1 무기층(131), 제1 무기층(131) 상의 유기층(132), 유기층(132) 상의 제2 무기층(633)을 포함하고, 제2 무기층(633)은 제2 무기층(633) 상면에 배치된 복수의 홈을 포함한다.
도 6을 참조하면, 봉지층(630)과 터치 필름(107) 사이에 접착층(606)이 배치된다. 접착층(606)은 제2 무기층(633)의 상면을 평탄하게 하는 동시에 제2 무기층(633)이 터치 필름(107)과 접착되도록 할 수 있다. 도 6에서는 설명의 편의를 위해 봉지층(630)과 터치 필름(107) 사이에 배치된 접착층(606)만을 도시하였으나, 이에 제한되지 않고, 접착층(606)은 터치 필름(107)과 편광판(108) 사이, 그리고 편광판(108)과 커버 글라스(109) 사이에 더 배치될 수도 있다.
한편, 도 6에서는 제2 무기층(633) 상면의 복수의 홈의 형상이 톱니 형상인 것으로 도시되었으나, 복수의 홈의 형상은 렌즈 형상, 요철 형상 및 사인파 형상 등일 수 있으며, 이에 제한되지 않는다.
발광 소자(120)에서 발광된 광은 봉지층(630)을 통과하여 전계 발광 표시 장치(600)의 외부로 진행할 수 있다. 제2 무기층(633)의 상면으로 진행하는 광 중 일부는 임계각보다 큰 입사각으로 입사되어 전반사 될 수 있다. 만약, 제2 무기층(633)의 상면이 평탄하다면, 임계각보다 큰 입사각으로 입사된 광은 전반사되어 다시 전계 발광 표시 장치(600)의 내부로 진행할 수 있다. 그러나,
본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치(600)의 봉지층(630)은 복수의 홈을 포함함과 동시에 제2 무기층(633)의 상면에는 복수의 홈이 배치된다. 복수의 홈이 배치된 제2 무기층(633)의 상면은 평탄하지 않고, 요철 구조를 가질 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치(600)에서는 제2 무기층(633) 상면에 복수의 홈을 배치하고, 복수의 홈을 통해 임계각보다 큰 각도의 입사각으로 터치 필름(107)으로 입사하는 광을 산란시켜 봉지층(630)과 터치 필름(107) 사이에서의 전반사를 저감할 수 있다. 따라서, 전계 발광 표시 장치(600)의 광 추출 효율을 향상시킬 수 있고, 전계 발광 표시 장치(600)의 수명을 증가시키고, 소비 전력을 감소시킬 수 있다.
도 7a는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치에 대한 확대 평면도이다. 도 7b는 도 7a의 VIIIb-VIII'b에 따른 단면도이다. 도 7a 및 도 7b의 전계 발광 표시 장치(700)는 도 6의 전계 발광 표시 장치(600)와 비교하여 뱅크(740)의 형상이 상이할 뿐 다른 구성요소는 실질적으로 동일하므로, 중복 설명은 생략한다.
도 7a 및 도 7b를 참조하면, 뱅크(740)는 뱅크(740) 상면에 배치된 복수의 홈(742)을 더 포함한다. 한편, 홈(742)의 깊이(d2)는 홀(141)의 깊이(d1)와 상이하다. 구체적으로, 홀(141)은 뱅크(740) 전체를 관통하는 것으로, 뱅크(740)의 상면부터 하면까지 이어지고, 뱅크(740) 하부의 평탄화층(105)을 노출시킨다. 다르게 말하면, 홀(141)의 깊이(d1)는 뱅크(740)의 전체 높이 또는 뱅크(740)의 개구부(143)의 깊이와 동일할 수 있다. 반면, 홈(742)은 뱅크(740) 전체를 관통하지 않고, 뱅크(740)의 상면 부근에 배치된 것으로, 뱅크(740) 하부의 평탄화층(105)을 노출시키지 않는다. 따라서, 뱅크(740)의 홈(742)의 깊이(d2)는 홀(141)의 깊이(d1)보다 얕고, 홀(141)과 홈(742)의 깊이(d1, d2)에 따른 효과 또한 달라질 수 있으며, 보다 상세한 설명은 도 7b를 참조하여 설명하기로 한다.
도 7b를 참조하면, 발광 소자(120)에서 발광된 광이 전계 발광 표시 장치(700)의 외부로 향하는 방향으로 진행되나, 일부의 광은 발광 소자(120) 상의 여러 구성의 굴절률 차이로 인해 전반사되어 다시 발광 소자(120) 측으로 진행할 수 있다. 발광 소자(120) 측으로 진행하는 광 중 일부는 뱅크(740)의 홈(742) 및 뱅크(740)의 홀(141)로 향하게 된다. 뱅크(740)의 홈(742)을 향해 진행하는 광은 홈(742)에서 전계 발광 표시 장치(700)의 외부를 향하는 방향으로 경로가 전환될 수 있다. 반면, 앞서 도 1 내지 도 3을 참조하여 상술한 바와 같이, 뱅크(740)의 홀(141)을 향해 진행하는 광은 홀(141)에서 전계 발광 표시 장치(700)의 외부를 향하는 방향으로 경로가 전환될 수도 있지만, 홀(141)의 깊이(d1)가 홈(742)의 깊이(d2)보다 깊으므로, 광이 홀(141) 외부로 빠져 나오지 못하고 내부에서 소멸될 수도 있다.
한편, 도 7b에서는 뱅크(740)의 홈(742)의 형상은 렌즈 형상인 것으로 도시되었으나, 톱니 형상, 요철 형상 및 사인파 형상 등이 될 수 있으며, 이에 제한되지 않는다.
본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치(700)의 뱅크(740)는 복수의 홈(742)을 포함한다. 전계 발광 소자(120)에서 발광된 광은 전계 발광 표시 장치(700)의 외부로 향하는 과정에서 전반사되어 다시 발광 소자(120) 측으로 진행할 수 있다. 이때, 일부의 광이 뱅크(740)의 홈(742)으로 입사될 수 있다. 입사된 광은 뱅크(740)의 홈(742)에서 반사되며 경로가 전환될 수 있고, 다시 전계 발광 표시 장치(700)의 외부로 향할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치(700)는 전반사되어 내부에 갇힌 광을 뱅크(740)의 홈(742)에서 다시 재반사시켜 전계 발광 표시 장치(700)의 외부로 진행시킴으로써, 광 추출 효율이 증가될 수 있다. 아울러, 광 추출 효율이 증가됨에 따라 전계 발광 표시 장치(700)의 수명이 개선될 수 있고, 소비 전력 또한 감소될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 단면도이다. 도 8의 전계 발광 표시 장치(800)는 도 7b의 전계 발광 표시 장치(700)와 비교하여 커버 글라스(809)가 상이할 뿐 다른 구성요소는 실질적으로 동일하므로 중복 설명은 생략한다.
도 8을 참조하면, 커버 글라스(809)는 복수의 제1 광 산란 입자(NP1)를 포함한다. 복수의 제1 광 산란 입자(NP1)는 커버 글라스(809)로 입사된 광을 산란시킨다. 광 산란 입자는 나노 사이즈의 산화 티타늄(TiO2) 또는 산화 지르코늄(ZrO2) 등이 사용될 수 있으나, 이에 제한되지 않는다.
발광 소자(120)에서 커버 글라스(809)로 입사된 광은 제1 광 산란 입자(NP1)에 의해 산란된다. 산란된 광은 다양한 방향으로 진행될 수 있고, 커버 글라스(809)의 외부, 즉 전계 발광 표시 장치(800)의 외부로 진행될 확률이 높아진다.
본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치(800)의 커버 글라스(809)는 제1 광 산란 입자(NP1)를 포함한다. 커버 글라스(809)에 입사되는 광은 제1 광 산란 입자(NP1)에 의해 산란될 수 있다. 산란된 광은 다양한 방향으로 진행될 수 있고, 결국 발광 소자(120)에서 발광된 광이 커버 글라스(809) 외부로 진행할 확률이 높아진다. 따라서, 커버 글라스(809)의 외부로 진행하는 광이 증가하여 전계 발광 표시 장치(800)의 광 추출 효율이 향상되고, 전계 발광 표시 장치(800)의 수명이 증가하고, 소비 전력이 감소될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 단면도이다. 도 9의 전계 발광 표시 장치(900)는 도 8의 전계 발광 표시 장치(800)와 비교하여 접착층(950)이 상이하고, 다른 구성들은 실질적으로 동일하므로 중복 설명은 생략한다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치(900)의 접착층(950)은 복수의 제2 광 산란 입자(NP2)를 포함한다. 구체적으로, 전계 발광 소자(120) 상에 봉지층(630), 터치 필름(107), 편광판(108) 및 커버 글라스(809)가 배치되고, 각 구성요소들을 서로 고정하기 위해 제2 광 산란 입자(NP2)를 포함하는 접착층(950)이 각 구성요소들 사이에 배치된다. 이에, 제2 광 산란 입자(NP2)를 포함하는 접착층(950)은 광 산란층으로 기능할 수 있다.
예를 들어, 봉지층(630)과 터치 필름(107) 사이, 터치 필름(107)과 편광판(108) 사이, 편광판(108)과 커버 글라스(809) 사이에 접착층(950)이 배치될 수 있고, 각 접착층(950)에 제2 광 산란 입자(NP2)가 더 배치될 수 있다. 한편, 제2 광 산란 입자(NP2)는 복수의 접착층(950) 모두에 배치된 것으로 도시되었으나, 일부 접착층(950)에만 배치될 수 있으며, 이에 제한되지 않는다.
본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치(900)는 복수의 접착층(950)이 배치되고, 각 접착층(950)은 제2 광 산란 입자(NP2)를 포함할 수 있다. 발광 소자(120)에서 발광된 광은 전계 발광 표시 장치(900)의 외부를 향해 진행하면서 접착층(950)의 제2 광 산란 입자(NP2)로 인해 산란될 수 있다. 산란된 광은 다양한 방향으로 진행될 수 있고, 이에 따라 광이 전계 발광 표시 장치(900)의 외부로 진행할 확률 또한 높아질 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치(900)는 접착층(950)에 제2 광 산란 입자(NP2)를 배치하여 전계 발광 표시 장치(900)의 광 추출 효율을 향상시킬 수 있다. 아울러, 광 추출 효율을 향상시킬 수 있어 전계 발광 표시 장치(900)의 수명이 증가될 수 있고, 소비 전력 또한 감소될 수 있다.
본 발명의 다양한 실시예들에 따른 전계 발광 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판, 기판 상의 복수의 애노드, 기판 및 복수의 애노드 상에 배치되고, 복수의 애노드 각각의 일부를 노출시키는 복수의 개구부 및 복수의 개구부 사이에 배치되는 하나 이상의 홀을 포함하는 뱅크, 복수의 애노드 상의 발광층 및 발광층 상의 캐소드를 포함한다.
본 발명의 다른 특징에 따르면, 뱅크의 홀은 일체로 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 뱅크의 홀은 복수의 홀로 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 뱅크는 뱅크 상면에 배치된 복수의 홈을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 홈의 깊이는 홀의 깊이보다 얕을 수 있다.
본 발명의 또 다른 특징에 따르면, 캐소드 상에 배치되고, 제1 무기층, 제1 무기층 상의 유기층 및 유기층 상의 제2 무기층을 포함하는 봉지층을 더 포함하고, 제2 무기층은 제2 무기층 상면에 배치된 복수의 홈을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 봉지층 상의 터치 필름, 터치 필름 상의 편광판 및 편광판 상의 커버 글라스를 더 포함하고, 커버 글라스는 복수의 제1 광 산란 입자를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 봉지층과 터치 필름 사이, 터치 필름과 편광판 사이 및 편광판과 커버 글라스 사이 중 적어도 하나에 배치된 접착층을 더 포함하고, 접착층은 복수의 제2 광 산란 입자를 포함할 수 있다.
본 발명의 다른 실시예에 따른 전계 발광 표시 장치는, 복수의 발광 영역을 갖는 기판, 기판 상에서 복수의 발광 영역에 배치되고, 애노드, 애노드 상의 발광층, 발광층 상의 캐소드를 포함하는 복수의 발광 소자, 복수의 발광 영역을 정의하도록 애노드의 일부를 덮도록 배치되고, 복수의 제1 패턴을 포함하는 뱅크, 전계 발광 소자를 덮고, 무기층 및 유기층이 교대로 적층되고, 상면에 복수의 제2 패턴을 포함하는 봉지층 및 봉지층 상에 배치된 커버 글라스를 포함하고, 복수의 제1 패턴은 복수의 발광 영역 간의 혼색을 저감하도록 하나 이상의 홀을 포함한다.
본 발명의 다른 특징에 따르면, 복수의 제1 패턴은 복수의 제1 패턴으로 입사하는 광을 입사각보다 큰 출사각으로 출사시키도록 구성된 형상을 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 제1 패턴은 복수의 제1 패턴으로 입사하는 광의 세기보다 작은 세기를 갖는 광을 출사시키도록 구성된 형상을 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 커버 글라스는 발광층에서 발광된 광에 대한 광 추출을 위한 복수의 광 산란 입자를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 커버 글라스와 봉지층 사이에 배치되고, 발광층에서 발광된 광에 대한 광 추출을 위한 복수의 광 산란 입자를 포함하는 하나 이상의 광 산란층을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 광 산란층은 접착 물질을 더 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 500A, 500B, 600, 700, 800, 900 : 전계 발광 표시 장치
A/A : 표시 영역
N/A : 비표시 영역
SP : 서브 화소
EA1 : 제1 발광 영역
EA2 : 제2 발광 영역
EA3 : 제3 발광 영역
L1 : 제1 광
L2 : 제2 광
101 : 기판
102 : 버퍼층
103 : 게이트 절연층
104 : 패시베이션층
105 : 평탄화층
606 : 접착층
107 : 터치 필름
108 : 편광판
109, 809 : 커버 글라스
110 : 박막 트랜지스터
111 : 게이트 전극
112 : 액티브층
113 : 소스 전극
114 : 드레인 전극
120 : 전계 발광 소자
121 : 애노드
122 : 전계 발광층
123 : 캐소드
130, 630 : 봉지층
131 : 제1 무기층
132 : 유기층
133, 633 : 제2 무기층
140, 540A, 540B, 640, 740 : 뱅크
141, 541A, 541B : 홀
742 : 홈
143 : 개구부
950 : 접착층 (광 산란층)
NP1 : 제1 광 산란 입자
NP2 : 제2 광 산란 입자

Claims (14)

  1. 기판;
    상기 기판 상의 복수의 애노드;
    상기 기판 및 상기 복수의 애노드 상에 배치되고, 상기 복수의 애노드 각각의 일부를 노출시키는 복수의 개구부 및 상기 복수의 개구부 사이에 배치되는 하나 이상의 홀을 포함하는 뱅크;
    상기 복수의 애노드 상의 발광층;
    상기 발광층 상의 캐소드; 및
    상기 캐소드 상에 배치되고, 제1 무기층, 상기 제1 무기층 상의 유기층 및 상기 유기층 상의 제2 무기층을 포함하는 봉지층을 포함하고,
    상기 제2 무기층은 상기 제2 무기층 상면에 배치되고, 상기 발광층으로부터 상기 봉지층 측으로 입사하는 광 중 임계각보다 큰 각도의 입사각으로 입사하는 광을 산란시키도록 구성된 복수의 홈을 포함하는, 전계 발광 표시 장치.
  2. 제1항에 있어서,
    상기 홀은 일체로 구성된, 전계 발광 표시 장치.
  3. 제1항에 있어서,
    상기 홀은 복수의 홀로 구성된, 전계 발광 표시 장치.
  4. 제1항에 있어서,
    상기 뱅크는 상기 뱅크 상면에 배치된 복수의 홈을 더 포함하는, 전계 발광 표시 장치.
  5. 제4항에 있어서,
    상기 복수의 홈의 깊이는 상기 홀의 깊이보다 얕은, 전계 발광 표시 장치.
  6. 삭제
  7. 제1항에 있어서,
    상기 봉지층 상의 터치 필름;
    상기 터치 필름 상의 편광판; 및
    상기 편광판 상의 커버 글라스를 더 포함하고,
    상기 커버 글라스는 복수의 제1 광 산란 입자를 포함하는, 전계 발광 표시 장치.
  8. 제7항에 있어서,
    상기 봉지층과 상기 터치 필름 사이, 상기 터치 필름과 상기 편광판 사이 및 상기 편광판과 상기 커버 글라스 사이 중 적어도 하나에 배치된 접착층을 더 포함하고,
    상기 접착층은 복수의 제2 광 산란 입자를 포함하는, 전계 발광 표시 장치.
  9. 복수의 발광 영역을 갖는 기판;
    상기 기판 상에서 상기 복수의 발광 영역에 배치되고, 애노드, 상기 애노드 상의 발광층, 상기 발광층 상의 캐소드를 포함하는 복수의 발광 소자;
    상기 복수의 발광 영역을 정의하도록 상기 애노드의 일부를 덮도록 배치되고, 복수의 제1 패턴을 포함하는 뱅크;
    상기 발광 소자를 덮고, 무기층 및 유기층이 교대로 적층되고, 상면에 복수의 제2 패턴을 포함하는 봉지층; 및
    상기 봉지층 상에 배치된 커버 글라스를 포함하고,
    상기 복수의 제1 패턴은 상기 복수의 발광 영역 간의 혼색을 저감하도록 하나 이상의 홀을 포함하고,
    상기 복수의 제2 패턴은 상기 복수의 발광 소자로부터 상기 봉지층 측으로 입사하는 광 중 임계각보다 큰 각도의 입사각으로 입사하는 광을 산란시키도록 구성된 복수의 홈을 포함하는, 전계 발광 표시 장치.
  10. 제9항에 있어서,
    상기 복수의 제1 패턴은 상기 복수의 제1 패턴으로 입사하는 광을 입사각보다 큰 출사각으로 출사시키도록 구성된 형상을 갖는, 전계 발광 표시 장치.
  11. 제9항에 있어서,
    상기 복수의 제1 패턴은 상기 복수의 제1 패턴으로 입사하는 광의 세기보다 작은 세기를 갖는 광을 출사시키도록 구성된 형상을 갖는, 전계 발광 표시 장치.
  12. 제9항에 있어서,
    상기 커버 글라스는 상기 발광층에서 발광된 광에 대한 광 추출을 위한 복수의 광 산란 입자를 포함하는, 전계 발광 표시 장치.
  13. 제12항에 있어서,
    상기 커버 글라스와 상기 봉지층 사이에 배치되고, 상기 발광층에서 발광된 광에 대한 광 추출을 위한 복수의 광 산란 입자를 포함하는 하나 이상의 광 산란층을 더 포함하는, 전계 발광 표시 장치.
  14. 제13항에 있어서,
    상기 광 산란층은 접착 물질을 더 포함하는, 전계 발광 표시 장치.
KR1020170109987A 2017-08-30 2017-08-30 전계 발광 표시 장치 KR102479964B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170109987A KR102479964B1 (ko) 2017-08-30 2017-08-30 전계 발광 표시 장치
US16/049,116 US10763455B2 (en) 2017-08-30 2018-07-30 Electroluminescent display device
KR1020220177188A KR102656146B1 (ko) 2017-08-30 2022-12-16 전계 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170109987A KR102479964B1 (ko) 2017-08-30 2017-08-30 전계 발광 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220177188A Division KR102656146B1 (ko) 2017-08-30 2022-12-16 전계 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20190023758A KR20190023758A (ko) 2019-03-08
KR102479964B1 true KR102479964B1 (ko) 2022-12-20

Family

ID=65437610

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170109987A KR102479964B1 (ko) 2017-08-30 2017-08-30 전계 발광 표시 장치
KR1020220177188A KR102656146B1 (ko) 2017-08-30 2022-12-16 전계 발광 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220177188A KR102656146B1 (ko) 2017-08-30 2022-12-16 전계 발광 표시 장치

Country Status (2)

Country Link
US (1) US10763455B2 (ko)
KR (2) KR102479964B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200123900A (ko) * 2019-04-22 2020-11-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111969121A (zh) * 2019-05-20 2020-11-20 乐金显示有限公司 发光显示装置
CN110600508B (zh) * 2019-08-22 2021-12-24 武汉华星光电半导体显示技术有限公司 一种显示面板和显示装置
KR20210053559A (ko) 2019-11-04 2021-05-12 엘지디스플레이 주식회사 스트레쳐블 표시 장치
CN111192905A (zh) * 2020-01-08 2020-05-22 武汉华星光电半导体显示技术有限公司 有机发光二极体显示器件及其制造方法
CN114078399B (zh) * 2020-08-14 2023-09-22 华为技术有限公司 一种显示面板、增强型偏光片模组及显示装置
KR20220034267A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치
US20240032357A1 (en) * 2020-12-18 2024-01-25 Sony Semiconductor Solutions Corporation Display device, electronic device, and method for driving display device
KR20220088541A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치
CN112612373B (zh) * 2020-12-22 2023-04-28 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050037A (ja) 2013-09-02 2015-03-16 株式会社ジャパンディスプレイ 発光素子表示装置及び発光素子表示装置の製造方法
JP2016054085A (ja) * 2014-09-04 2016-04-14 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257662A (ja) 2002-03-04 2003-09-12 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置及びその製造方法
KR102381391B1 (ko) * 2015-04-16 2022-03-31 삼성디스플레이 주식회사 표시 장치
KR101097346B1 (ko) * 2010-03-10 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101756669B1 (ko) * 2011-06-14 2017-07-11 엘지디스플레이 주식회사 발광 표시 패널 및 그 제조 방법
KR101907619B1 (ko) 2012-03-15 2018-10-15 엘지이노텍 주식회사 발광 소자
TWI612689B (zh) * 2013-04-15 2018-01-21 半導體能源研究所股份有限公司 發光裝置
KR20160017396A (ko) * 2014-08-05 2016-02-16 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR102317396B1 (ko) * 2014-11-07 2021-10-25 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 이의 제조 방법
KR20160066650A (ko) * 2014-12-02 2016-06-13 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치
JP6584099B2 (ja) * 2015-03-10 2019-10-02 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR102495112B1 (ko) * 2015-03-26 2023-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102385234B1 (ko) * 2015-09-15 2022-04-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050037A (ja) 2013-09-02 2015-03-16 株式会社ジャパンディスプレイ 発光素子表示装置及び発光素子表示装置の製造方法
JP2016054085A (ja) * 2014-09-04 2016-04-14 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法

Also Published As

Publication number Publication date
US20190067644A1 (en) 2019-02-28
KR20230004383A (ko) 2023-01-06
US10763455B2 (en) 2020-09-01
KR102656146B1 (ko) 2024-04-08
KR20190023758A (ko) 2019-03-08

Similar Documents

Publication Publication Date Title
KR102479964B1 (ko) 전계 발광 표시 장치
US10243173B2 (en) Display device
US10181503B2 (en) Organic light-emitting display apparatus
TWI553853B (zh) 有機電致發光顯示裝置
TWI660498B (zh) 有機發光顯示裝置及其製造方法
US20160218325A1 (en) Organic light-emitting diode (oled) display
KR20200089379A (ko) 유기발광표시장치
KR102572128B1 (ko) 유기 발광 표시 장치
JP6190709B2 (ja) 有機エレクトロルミネッセンス表示装置
KR102492199B1 (ko) 표시 장치
KR101975084B1 (ko) 표시 장치
KR102645419B1 (ko) 발광 표시 장치
KR102400751B1 (ko) 전계발광 표시장치
KR102345872B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP2011228229A (ja) 有機エレクトロルミネッセンス装置
KR102497287B1 (ko) 유기 발광 디스플레이 장치
JP5695620B2 (ja) 表示装置
KR102411565B1 (ko) 투명 유기 발광 표시 장치 및 그 제조 방법
KR20200129302A (ko) 표시 장치
JP7376597B2 (ja) ディスプレイ装置
CN112864188A (zh) 发光显示设备
CN112349751A (zh) 发光显示设备
KR102222398B1 (ko) 디스플레이 패널 및 이의 제조 방법
US9911945B2 (en) Display device
JP7390383B2 (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant