CN113196487A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN113196487A
CN113196487A CN201980084385.5A CN201980084385A CN113196487A CN 113196487 A CN113196487 A CN 113196487A CN 201980084385 A CN201980084385 A CN 201980084385A CN 113196487 A CN113196487 A CN 113196487A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
pattern
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980084385.5A
Other languages
English (en)
Inventor
李新兴
林白铉
韦德和·巴塞尔
金大贤
金明姬
柳济源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113196487A publication Critical patent/CN113196487A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

根据本发明的实施方式的显示装置包括布置在显示区域中的像素。像素中的每个包括：第一电极和第二电极，彼此间隔开；发光元件，设置在第一电极和第二电极之间；第一绝缘图案，设置在发光元件的一个区域上，使得发光元件的第一端部分和第二端部分暴露；第二绝缘图案，其宽度小于第一绝缘图案，并且设置在第一绝缘图案的一个区域上，使得第一绝缘图案的两个端部分暴露；第三绝缘图案，其宽度大于第二绝缘图案的宽度，并且设置在第二绝缘图案上以当在平面图中观察时覆盖第二绝缘图案的两个端部分；第一接触电极，设置在发光元件的第一端部分上，并且将第一端部分电连接到第一电极；以及第二接触电极，设置在发光元件的第二端部分上，并且将第二端部分电连接到第二电极。

Description

显示装置及其制造方法
技术领域
本公开的实施方式涉及显示装置及其制造方法。
背景技术
近来，已经开发了使用具有可靠的无机晶体结构的材料制造超小型发光元件和使用发光元件制造发光装置的技术。例如，已经开发了这样一种技术：制造具有与纳米级至微米级的范围对应的小尺寸的多个超小型发光元件，并使用超小型发光元件形成各种发光装置(例如，显示装置的像素)的光源。
发明内容
技术问题
本公开的实施方式涉及一种包括发光元件的显示装置及其制造方法。
技术方案
根据本公开的实施方式的显示装置包括设置在显示区域中的像素。像素包括：第一电极以及第二电极，彼此间隔开；发光元件，设置在第一电极与第二电极之间；第一绝缘图案，设置在发光元件的一区域上，使得发光元件的第一端和第二端暴露；第二绝缘图案，其宽度小于第一绝缘图案的宽度，并且设置在第一绝缘图案的一区域上，使得第一绝缘图案的相对端暴露；第三绝缘图案，其宽度大于第二绝缘图案的宽度，并且设置在第二绝缘图案上以在平面图中覆盖第二绝缘图案的相对端；第一接触电极，设置在发光元件的第一端上，并且将第一端电连接到第一电极；以及第二接触电极，设置在发光元件的第二端上，并且将第二端电连接到第二电极。
在实施方式中，像素还可以包括第一导电图案，第一导电图案设置在第三绝缘图案上，并且与第一接触电极和第二接触电极分离。
在实施方式中，第一导电图案可以包括与包括在第一接触电极和第二接触电极中的材料相同的材料。
在实施方式中，第一接触电极的相应一端和第二接触电极的相应一端分别可以设置在第一绝缘图案的不同端上，且第二绝缘图案插置在其间，并且第一接触电极的相应一端和第二接触电极的相应一端可以在第一绝缘图案上分别具有随着分别接近第一电极和第二电极而逐渐增加的厚度。
在实施方式中，第一接触电极可以设置在发光元件的第一端和第一电极的至少一个区域上。第二接触电极可以设置在发光元件的第二端和第二电极的至少一个区域上。第一接触电极和第二接触电极可以设置在相同的层上。
在实施方式中，第一绝缘图案和第三绝缘图案中的每个均可以包括至少一个无机绝缘层。第二绝缘图案可以包括至少一个有机绝缘层。
在实施方式中，第二绝缘图案的厚度可以大于第一绝缘图案和第三绝缘图案中的每个的厚度。
在实施方式中，在平面图中，第二绝缘图案的相对端可以分别设置在与第一绝缘图案的相对端间隔开与第一接触电极或第二接触电极的厚度的两倍以上对应的距离的位置处。
在实施方式中，发光元件的长度可以大于第一绝缘图案至第三绝缘图案中的每个的宽度，并且发光元件可以水平地设置在第一电极与第二电极之间，使得第一端和第二端分别设置在发光元件的、在发光元件的纵向方向上的相对端上。
在实施方式中，像素还可以包括设置在发光元件与第一绝缘图案之间的第二导电图案。在平面图中，第二导电图案的宽度可以小于第一绝缘图案的宽度，并且第二导电图案可以设置在第一绝缘图案内，并且与第一接触电极以及第二接触电极分离。
在实施方式中，第二导电图案可以包括通过湿法蚀刻工艺去除的导电材料。
在实施方式中，第二导电图案可以包括透明导电材料。
根据本公开的实施方式的显示装置包括设置在显示区域中的像素。像素包括：第一电极和第二电极，彼此间隔开；发光元件，设置在第一电极与第二电极之间；第一绝缘图案，设置在发光元件的一区域上，使得发光元件的第一端和第二端暴露；第一接触电极，设置在发光元件的第一端上，并且将第一端电连接到第一电极；以及第二接触电极，设置在发光元件的第二端上，并且将第二端电连接到第二电极。第一接触电极的相应一端和第二接触电极的相应一端分别设置在第一绝缘图案的不同端上，以彼此间隔开，并且第一接触电极的相应一端和第二接触电极的相应一端可以在第一绝缘图案上分别具有随着分别接近第一电极和第二电极而逐渐增加的厚度。
在实施方式中，第一接触电极和第二接触电极设置在相同的层上并且彼此面对，且发光元件插置在其间。
在实施方式中，像素还可以包括设置在发光元件与第一绝缘图案之间的导电图案。在平面图中，导电图案的宽度可以小于第一绝缘图案的宽度，并且导电图案可以设置在第一绝缘图案内并且与第一接触电极和第二接触电极分离。
在实施方式中，导电图案可以包括通过湿法蚀刻工艺去除的导电材料。
在实施方式中，导电图案可以包括透明导电材料。
根据本公开的实施方式的制造显示装置的方法包括：在基础层上形成彼此间隔开的第一电极和第二电极；将发光元件提供到基础层上，并将发光元件对准在第一电极与第二电极之间；在其上设置有第一电极和第二电极以及发光元件的基础层上依次形成多个绝缘材料层；在多个绝缘材料层上形成第三绝缘图案，使得第三绝缘图案与发光元件的除了发光元件的第一端和第二端之外的区域重叠；通过使用第三绝缘图案作为掩模对多个绝缘材料层进行蚀刻，在发光元件与第三绝缘图案之间形成第一绝缘图案和第二绝缘图案；另外蚀刻第二绝缘图案的侧壁，使得第二绝缘图案的宽度小于第一绝缘图案和第三绝缘图案中的每个的宽度；以及通过将导电材料施加到在其上设置有第一电极和第二电极、发光元件以及第一绝缘图案、第二绝缘图案和第三绝缘图案的基础层上，来形成第一接触电极和第二接触电极，第一接触电极和第二接触电极分别将发光元件的第一端和第二端电连接到第一电极和第二电极。
在实施方式中，所述方法还可以包括：在形成多个绝缘材料层之前，在其上设置有第一电极和第二电极以及发光元件的基础层上形成导电材料层；以及在形成第一绝缘图案、第二绝缘图案和第三绝缘图案之后，通过使用第一绝缘图案、第二绝缘图案和第三绝缘图案作为掩模对导电材料层进行湿法蚀刻，来形成其宽度小于第一绝缘图案的宽度的导电图案。
在实施方式中，所述方法还可以包括：在形成第一接触电极和第二接触电极之后，去除第二绝缘图案和第三绝缘图案。
有益效果
在根据本公开的实施方式的显示装置和制造显示装置的方法中，每个发光元件可以通过第一接触电极和第二接触电极可靠地连接在第一电极和第二电极之间，并且可以减少将用于制造显示装置的掩模工艺的数量。
附图说明
图1a和图1b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。
图2a和图2b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。
图3a和图3b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。
图4是示出根据本公开的实施方式的显示装置的平面图。
图5a至图5c是各自示出根据本公开的实施方式的像素的电路图。
图6至图9是各自示出根据本公开的实施方式的像素的平面图。
图10是示出根据本公开的实施方式的像素的剖视图，并且例如示出对应于图8的线I-I'的像素的剖面的实施方式。
图11是示意性地示出图10的多层图案的平面图。
图12是图10的区域AR1的放大剖视图。
图13至图15各自是示出根据本公开的实施方式的像素的剖视图，并且例如示出对应于图8的线I-I'的像素的剖面的不同实施方式。
图16和图17各自是示出根据本公开的实施方式的像素的剖视图，并且例如示出对应于图9的线II-II'的像素的剖面的不同实施方式。
图18a至图18j是顺序地示出根据本公开的实施方式的制造显示装置的方法的剖视图。
图19和图20各自是示出根据本公开的实施方式的像素的剖视图，并且例如示出对应于图8的线I-I'的像素的剖面的不同实施方式。
图21和图22各自是示出根据本公开的实施方式的像素的剖视图，并且例如示出对应于图9的线II-II'的像素的剖面的不同实施方式。
图23a至图23j是顺序地示出根据本公开的实施方式的制造显示装置的方法的剖视图。
图24a至图24j是顺序地示出根据本公开的实施方式的制造显示装置的方法的剖视图。
具体实施方式
现在将详细参照本公开的各种实施方式，由于本公开的实施方式可以以许多不同的形式进行不同地修改，因而在附图中示出了本公开的各种实施方式中的特定示例并在下面对其进行描述。然而，本公开不限于以下实施方式，并且可以修改成多种形式。
可以在附图中省略与本公开的特征不直接相关的一些元件，以清楚地说明本公开。此外，附图中的一些元件的尺寸、比例等可以被稍微夸大。应注意的是，在所有附图中，相同的附图标记用于表示相同或相似的元件，并且将省略重复的说明。
将理解的是，虽然本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。还将理解的是，当在本说明书中使用时，术语“包含”、“包括”、“具有”等表示所陈述的特征、整体、步骤、操作、元件、部件和/或它们的组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组合的存在或添加。此外，当第一部件或第一部分设置在第二部件或第二部分上时，第一部件或第一部分不仅可以直接位于第二部件或第二部分上，而且可以在其间插置有第三部件或第三部分。此外，在以下描述中使用的术语“位置”、“方向”等被限定成相对术语，并且应注意的是，它们可以根据视角或方向改变为相反的位置或方向。
参照附图描述本公开的实施方式和所需细节，以便详细描述本公开，使得本公开所属技术领域的普通技术人员可以容易地实践本公开。此外，单数形式可以包括复数形式，只要其未在句子中被特别地提到即可。
图1a、图1b、图2a、图2b、图3a和图3b是示出根据本公开的实施方式的发光元件LD的立体图和剖视图。虽然图1a至图3b示出了圆柱形棒型发光元件LD，但根据本公开的发光元件LD的类型和/或形状不限于此。
参照图1a和图1b，根据本公开的实施方式的发光元件LD可以包括第一导电型半导体层11、第二导电型半导体层13以及插置在第一导电型半导体层11和第二导电型半导体层13之间的有源层12。例如，发光元件LD可以配置成通过依次堆叠第一导电型半导体层11、有源层12和第二导电型半导体层13而形成的堆叠体。
在实施方式中，发光元件LD可以设置成在一方向上延伸的棒的形式。如果发光元件LD沿其延伸的方向被限定为纵向方向(L)，则发光元件LD可以具有在纵向方向(L)上的第一端和第二端。
在实施方式中，第一导电型半导体层11和第二导电型半导体层13中的一个可以设置在发光元件LD的第一端上。第一导电型半导体层11和第二导电型半导体层13中的另一个可以设置在发光元件LD的第二端上。
在实施方式中，发光元件LD可以是以棒的形式制造的棒型发光二极管。在本说明书中，术语“棒型”包括棒状形状和杆状形状，诸如在纵向方向上延伸(即，具有大于1的纵横比)的圆柱形形状和棱柱形状，并且其剖面形状不限于特定形状。例如，发光元件LD的长度L可以大于其直径D(或其剖面的宽度)。
在实施方式中，发光元件LD可以具有处于纳米级至微米级的范围内的小尺寸。例如，每个发光元件LD可以具有处于纳米级至微米级的范围内的直径D和/或长度L。然而，在本公开中，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据利用使用发光元件LD的发光装置作为光源的多种装置(例如，显示装置)的设计条件而以不同的方式改变。
第一导电型半导体层11可以包括例如至少一个n型半导体层。例如，第一导电型半导体层11可以包括n型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，用于形成第一导电型半导体层11的材料不限于此，并且第一导电型半导体层11可以由多种其它材料形成。
有源层12可以设置在第一导电型半导体层11上，并且具有单量子阱结构或多量子阱结构。在实施方式中，可以在有源层12之上和/或下方形成掺杂有导电掺杂剂的包覆层(未示出)。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施方式中，可以使用诸如AlGaN或AlInGaN的材料来形成有源层12，并且可以使用多种其它材料来形成有源层12。
如果等于或大于阈值电压的电压被施加到发光元件LD的相对端中的每个，则发光元件LD可以通过电子-空穴对在有源层12中的结合来发光。由于可以基于前述原理来控制发光元件LD的发光，因而除了显示装置的像素之外，发光元件LD可被用作多种发光装置的光源。
第二导电型半导体层13可以设置在有源层12上，并且包括与第一导电型半导体层11的类型不同的类型的半导体层。例如，第二导电型半导体层13可以包括至少一个p型半导体层。例如，第二导电型半导体层13可以包括p型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。然而，用于形成第二导电型半导体层13的材料不限于此，并且第二导电型半导体层13可以由多种其它材料形成。
在实施方式中，发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上以至少包围有源层12的外周表面，并且还可以包围第一导电型半导体层11和第二导电型半导体层13中的每个的一区域。这里，绝缘膜INF可以使发光元件LD的具有不同极性的相对端暴露于外部。例如，绝缘膜INF可以暴露第一导电型半导体层11和第二导电型半导体层13(其在纵向方向(L)上设置在发光元件LD的相应相对端上)中的每个的一端，例如，可以暴露圆柱体的两个基底侧(在图1a和图1b中，发光元件LD的顶表面和底表面)，而不覆盖两个基底侧。
在实施方式中，绝缘膜INF可以包括氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)和氧化钛(TiO2)中的至少一种绝缘材料，但不限于此。换言之，形成绝缘膜INF的材料不限于特定材料，并且绝缘膜INF可以由公知的各种绝缘材料形成。
在实施方式中，除了第一导电型半导体层11、有源层12、第二导电型半导体层13和/或绝缘膜INF之外，发光元件LD还可以包括另外的部件。例如，发光元件LD还可以包括设置在第一导电型半导体层11、有源层12和/或第二导电型半导体层13的一端上的一个或多个荧光层、一个或多个有源层、一个或多个半导体层和/或一个或多个电极层。
例如，如图2a和图2b中所示，发光元件LD还可以包括设置在第二导电型半导体层13的一端上的至少一个电极层14。在实施方式中，如图3a和图3b中所示，发光元件LD还可以包括设置在第一导电型半导体层11的一端上的至少一个电极层15。
电极层14和15中的每个可以是欧姆接触电极，但不限于此。电极层14和15中的每个可以包括金属或金属氧化物。例如，电极层14和15中的每个可以由透明电极材料形成，诸如单独或组合的铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其氧化物或合金、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)。在实施方式中，电极层14和15可以是基本上透明的或半透明的。由此，从发光元件LD生成的光可以在穿过电极层14和15之后被发射到外部。
在实施方式中，绝缘膜INF可以至少部分地包围电极层14和15的外表面，或者可以不包围它们。换言之，绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可以形成为暴露发光元件LD的具有不同极性的相对端，例如，可以暴露电极层14和15中的每个的至少一个区域。可选地，在实施方式中，可以不设置绝缘膜INF。
如果绝缘膜INF设置在发光元件LD的表面上(具体地，设置在有源层12的表面上)，则可以防止有源层12与未示出的至少一个电极(例如，与发光元件LD的相对端连接的接触电极中的至少一个接触电极)等短路。因此，可以确保发光元件LD的电稳定性。
此外，由于形成在发光元件LD的表面上的绝缘膜INF，可以最小化发光元件LD的表面中的缺陷的发生，并且因为可以改善发光元件LD的寿命和效率。此外，如果绝缘膜INF形成在每个发光元件LD上，即使在多个发光元件LD设置成彼此相邻的情况下，也可以防止发光元件LD不期望地彼此短路。
在本公开的实施方式中，可以执行表面处理工艺以制造发光元件LD。例如，可以对每个发光元件LD进行表面处理，使得当将多个发光元件LD与流体溶液(或溶剂)混合并且然后将其提供到每个发射区域(或发光区域)(例如，每个像素的发射区域)时，发光元件LD可以均匀地分散在溶液中，而非不均匀地聚集在溶液中。
在与此相关的不受限制的实施方式中，绝缘膜INF本身可以使用疏水材料形成为疏水膜，或者可以在绝缘膜INF上形成由疏水材料形成的另外的疏水膜。在实施方式中，疏水材料可以是含氟的材料以呈现出疏水性。在实施方式中，疏水材料可以以自组装单层(SAM)的形式应用到发光元件LD。在这种情况下，疏水材料可以包括十八烷基三氯硅烷、氟烷基三氯硅烷、全氟烷基三乙氧基硅烷等。此外，疏水材料可以是商业可获的含氟材料(诸如，TeflonTM或CytopTM)或与之对应的材料。
包括上述发光元件LD的发光装置不仅可以用在显示装置中，而且可以用在需要光源的多种装置中。例如，可以在显示面板的每个像素区域中设置至少一个超小型发光元件LD(例如，多个超小型发光元件LD，其各自具有在纳米级至微米级的范围内的尺寸)，以使用超小型发光元件LD形成相应像素的光源(或光源单元)。此外，根据本公开的发光元件LD的应用领域不限于显示装置。例如，发光元件LD也可以用于需要光源的其它类型的装置，诸如照明装置。
图4是示出根据本公开的实施方式的显示装置的平面图。在实施方式中，图4示出了显示装置(具体地，设置在显示装置中的显示面板PNL)作为可以使用参照图1a至图3b描述的发光元件LD作为光源的装置的示例。例如，显示面板PNL的像素PXL中的每个可以具有至少一个发光元件LD。
为了进行说明，图4简单地示出了根据实施方式的显示面板PNL的结构，其侧重于显示区域DA。在一些实施方式中，虽然未示出，但是在显示面板PNL中可以进一步设置有至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。
参照图4，根据本公开的实施方式的显示面板PNL可以包括基础层BSL、以及设置在基础层BSL上的多个像素PXL。详细地，显示面板PNL和用于形成显示面板PNL的基础层BSL可以包括用于显示图像的显示区域DA、以及形成在除显示区域DA之外的预定区域中的非显示区域NDA。像素PXL可以在基础层BSL上设置在显示区域DA中。
在实施方式中，显示区域DA可以设置在显示面板PNL的中央区域中，并且非显示区域NDA可以设置在显示面板PNL的周边区域中，使得包围显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，并且其位置可以被改变。显示区域DA可以形成在其上显示图像的屏幕。
基础层BSL可以形成显示面板PNL的基底。在实施方式中，基础层BSL可以是刚性或柔性的衬底或膜，并且对其材料或特性没有特别限制。例如，基础层BSL可以是由玻璃或增强玻璃制成的刚性衬底、由塑料或金属形成的柔性衬底(或薄膜)、或至少一个绝缘层，并且其材料和/或特性没有特别限制。
此外，基础层BSL可以是透明的，但本公开不限于此。例如，基础层BSL可以是透明的、半透明的、不透明的或反射性的基底。
基础层BSL上的一区域可以被限定为其中设置有像素PXL的显示区域DA，而其另外的区域可以被限定为非显示区域NDA。例如，基础层BSL可以包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，其中显示区域DA包括在其中形成有相应的像素PXL的多个像素区域。与显示区域DA的像素PXL连接的各种线和/或内部电路可以设置在非显示区域NDA中。
在实施方式中，像素PXL可以分布和布置在显示区域DA中。在实施方式中，像素PXL可以以条纹或PenTile布置方式布置在显示区域DA中。然而，本公开不限于此。例如，像素PXL可以以各种已知的布置方式布置在显示区域DA中。
每个像素PXL可以包括由预定控制信号(例如，扫描信号和数据信号)和/或电力电压(例如，第一电力电压和第二电力电压)驱动的至少一个光源，例如，根据图1a至图3b的实施方式中的任何一个的发光元件LD。例如，每个像素PXL可以包括具有处于纳米级至微米级的范围内的小尺寸的至少一个超小型发光元件LD。例如，每个像素PXL可以包括多个超小型发光元件，其在像素电极和/或电力线之间彼此并联连接，并形成相应的像素PXL的光源或光源单元，并且它们中的每个都具有棒状形状。
在实施方式中，每个像素PXL可以由有源像素形成。然而，可应用于根据本公开的显示装置的像素PXL的类型、结构和/或驱动方法没有特别限制。例如，每个像素PXL可以具有与用于无源或有源发光显示装置的像素的结构相同的结构，所述无源或有源发光显示装置具有各种已知的结构和/或可以通过各种已知的驱动方法操作。
图5a至图5c是各自示出了根据本公开的实施方式的像素PXL的电路图。例如，图5a至图5c示出了可应用于有源显示装置的像素PXL的不同实施方式。然而，可以应用本公开的实施方式的像素PXL和显示装置的类型不限于此。在实施方式中，在图5a至图5c中示出的每个像素PXL可以是设置在图4的显示面板PNL上的像素PXL中的任何一个。像素PXL可以具有基本上相同或相似的结构。
参照图5a，根据本公开的实施方式的像素PXL可以包括光源单元LSU，该光源单元LSU被配置成生成具有与数据信号对应的亮度的光。像素PXL还可以包括被配置成驱动光源单元LSU的像素电路PXC。
在实施方式中，光源单元LSU可以包括在第一电源VDD和第二电源VSS之间彼此电连接的多个发光元件LD。在实施方式中，发光元件LD可以彼此并联连接，但是本公开不限于此。例如，在实施方式中，多个发光元件LD可以以串联/并联组合的结构连接在第一电源VDD和第二电源VSS之间。
在实施方式中，第一电源VDD和第二电源VSS可以具有不同的电势，以使得发光元件LD能够发光。例如，第一电源VDD可以设定为高电势电源，并且第二电源VSS可以设定为低电势电源。这里，在像素PXL的至少一个发射周期期间，第一电源VDD和第二电源VSS之间的电势差可以设定为发光元件LD的阈值电压或更大的电压。
虽然图5a示出了这样的实施方式：形成每个像素PXL的光源单元LSU的发光元件LD在第一电源VDD和第二电源VSS之间以相同方向(例如，以正向)彼此并联连接，但本公开不限于此。例如，在实施方式中，发光元件LD中的一些可以在第一电源VDD和第二电源VSS之间以第一方向(例如，正向)彼此连接，而其它发光元件LD可以以第二方向(例如，反向)彼此连接。可选地，在实施方式中，至少一个像素PXL可以仅包括单个发光元件LD(例如，在第一电源VDD和第二电源VSS之间以正向连接的单个有效发光元件)。
在实施方式中，形成每个光源单元LSU的发光元件LD的第一端可以通过光源单元LSU的一电极(例如，每个像素PXL的第一电极(也称为“第一对准电极”或“第一像素电极”)和/或第一接触电极)公共地连接到像素电路PXC，并且可以通过像素电路PXC和第一电力线PL1连接到第一电源VDD。发光元件LD的第二端可以通过光源单元LSU的另一电极(例如，每个像素PXL的第二电极(也称为“第二对准电极”或“第二像素电极”)和/或第二接触电极)和第二电力线PL2公共地连接到第二电源VSS。
每个光源单元LSU可以发射具有与通过相应的像素电路PXC提供到其的驱动电流对应的亮度的光。由此，可以在显示区域DA中显示预定图像。
像素电路PXC可以连接到相应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(其中，i是自然数)和第j列(其中，j是自然数)上，则像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。在实施方式中，像素电路PXC可以包括第一晶体管T1和第二晶体管T2、以及存储电容器Cst。
第一晶体管T1(也称为“驱动晶体管”)连接在第一电源VDD和光源单元LSU之间。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制将提供到光源单元LSU的驱动电流。
第二晶体管T2(也称为“开关晶体管”)可以连接在数据线Dj和第一节点N1之间。第二晶体管T2的栅电极连接到扫描线Si。当从扫描线Si向第二晶体管T2提供具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2被导通以将第一节点N1电连接到数据线Dj。
在每个帧周期期间，相应帧的数据信号被提供到数据线Dj。数据信号经由第二晶体管T2传输到第一节点N1。由此，利用对应于数据信号的电压对存储电容器Cst充电。
存储电容器Cst的一电极连接到第一电源VDD，并且其另一电极连接到第一节点N1。可以在每个帧周期期间利用与待提供到第一节点N1的数据信号对应的电压对存储电容器Cst充电。
虽然在图5a示出了像素电路PXC中包括的晶体管(例如，第一晶体管T1和第二晶体管T2)是P型晶体管，但本公开不限于此。换言之，第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
例如，如图5b中所示，第一晶体管T1和第二晶体管T2二者可以是N型晶体管。在这种情况下，用于将在每个帧周期中提供到数据线Dj的数据信号写入像素PXL的扫描信号的栅极导通电压可以是高电平电压。同样，用于接通第一晶体管T1的数据信号的电压可以是具有与图5a的实施方式的电平相反的电平的电压。例如，在图5b的实施方式中，随着将呈现出的灰度级值的增加，可以提供具有更高电压的数据信号。
除了一些电路元件的连接位置和控制信号(例如，扫描信号和数据信号)的电压电平根据晶体管的类型的改变而改变之外，图5b中所示的像素PXL在配置和操作上与图5a的像素PXL基本上相似。因此，将省略图5b的像素PXL的详细描述。
像素电路PXC的结构不限于图5a和图5b中所示的实施方式。换言之，像素电路PXC可以形成为公知的像素电路(其可以具有多种结构和/或通过多种驱动方法进行操作)。例如，像素电路PXC可以以与图5c中所示的实施方式的方式相同的方式配置。
参照图5c，像素电路PXC不仅可以连接到相应水平线的扫描线Si，而且可以连接到至少一个其他扫描线(或控制线)。例如，设置在显示区域DA的第i行上的像素PXL的像素电路PXC可以进一步连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施方式中，像素电路PXC不仅可以连接到第一电源VDD和第二电源VSS，而且可以连接到第三电源。例如，像素电路PXC也可以连接到初始化电源Vint。在实施方式中，像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1可以连接在第一电源VDD和光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以通过第五晶体管T5和第一电力线PL1连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可以经由第六晶体管T6连接到光源单元LSU的第一电极(例如，相应像素PXL的第一接触电极和/或第一对准电极)。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制待提供到光源单元LSU的驱动电流。
第二晶体管T2连接在数据线Dj和第一晶体管T1的第一电极之间。第二晶体管T2的栅电极连接到相应的扫描线Si。在从扫描线Si向第二晶体管T2提供具有栅极导通电压的扫描信号的情况下，第二晶体管T2可以被导通以将数据线Dj电连接到第一晶体管T1的第一电极。因此，如果第二晶体管T2导通，则从数据线Dj提供的数据信号可以传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的另一电极和第一节点N1之间。第三晶体管T3的栅电极连接到相应的扫描线Si。在从扫描线Si向第三晶体管T3提供具有栅极导通电压的扫描信号的情况下，第三晶体管T3可以被导通，从而使第一晶体管T1以二极管形式电连接。
第四晶体管T4可以连接在第一节点N1和初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线，例如，第i-1扫描线Si-1。在具有栅极导通电压的扫描信号被提供到第i-1扫描线Si-1的情况下，第四晶体管T4可以被导通，使得初始化电源Vint的电压可以传输到第一节点N1。在实施方式中，在第一晶体管T1是P型晶体管的情况下，用于初始化第一晶体管T1的栅极电压的初始化电源Vint的电压可以是数据信号的最低电压或更小的电压。
第五晶体管T5连接在第一电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极连接到相应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5可以在具有栅极截止电压(例如，高电平电压)的发射控制信号被提供到发射控制线Ei的情况下被截止，并且可以在其它情况下被导通。
第六晶体管T6连接在第一晶体管T1和光源单元LSU之间。第六晶体管T6的栅电极连接到相应的发射控制线，例如，第i发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制信号被提供到发射控制线Ei的情况下被截止，并且可以在其它情况下被导通。
第七晶体管T7连接在光源单元LSU的第一电极(例如，相应的像素PXL的第一电极和/或第一接触电极)和初始化电源Vint之间。第七晶体管T7的栅电极连接到后续级的扫描线中的任何一个，例如连接到第i+1扫描线Si+1。在具有栅极导通电压的扫描信号被提供到第i+1扫描线Si+1的情况下，第七晶体管T7可以被导通，使得初始化电源Vint的电压可以被提供到光源单元LSU的第一电极。在这种情况下，在初始化电源Vint的电压传输到光源单元LSU的每个初始化周期期间，光源单元LSU的第一电极的电压可以被初始化。用于控制第七晶体管T7的操作的控制信号可以以多种方式改变。例如，在实施方式中，第七晶体管T7的栅电极可以连接到相应水平线的扫描线，即第i扫描线Si。在这种情况下，在具有栅极导通电压的扫描信号被提供到第i扫描线Si的情况下，第七晶体管T7可以被导通，使得初始化电源Vint的电压可以被提供到光源单元LSU的第一电极。
存储电容器Cst可以连接在第一电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压二者对应的电压。
虽然在图5c中示出的是在像素电路PXC中包括的晶体管(例如，第一晶体管T1至第七晶体管T7)是P型晶体管，但本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以被改变为N型晶体管。
可以应用于本公开的像素PXL的结构不限于图5a至图5c中所示的实施方式，并且每个像素PXL可以具有各种公知的结构。例如，包括在每个像素PXL中的像素电路PXC可以形成为公知的像素电路(其可以具有多种结构和/或通过多种驱动方法进行操作)。在本公开的实施方式中，每个像素PXL可以配置在无源发光显示装置等中。在这种情况下，可以省略像素电路PXC，并且构成光源单元LSU的发光元件LD的相对端中的每个可以直接连接到扫描线Si、数据线Dj、电力线和/或控制线。
图6至图9是各自示出了根据本公开的实施方式的像素PXL的平面图。在实施方式中，在图6至图9中示出的每个像素PXL可以是图4至图5c中所示的像素PXL中的任何一个。设置在显示区域DA中的像素PXL可以具有基本上相同或相似的结构，但是本公开不限于此。
图6至图9示出了每个像素PXL的结构，其侧重于光源单元LSU。这里，像素PXL还可以包括用于控制每个光源单元LSU的电路元件(例如，形成图5a至图5c的像素电路PXC的至少一个电路元件)。在实施方式中，电路元件可以设置在与光源单元LSU的层不同的层上。例如，电路元件可以设置在位于基础层BSL的一个表面上的像素电路层上，并且光源单元LSU可以设置在设置于像素电路层上的显示元件层上。
此外，在实施方式中，图6至图9示出了这样的实施方式：其中每个光源单元LSU通过第一接触孔CH1和第二接触孔CH2连接到预定的电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(例如，形成像素电路PXC的至少一个电路元件)和/或信号线(例如，扫描线Si和/或数据线Dj)，但本公开不限于此。例如，在本公开的实施方式中，每个像素PXL的第一电极ELT1和第二电极ELT2中的至少一个可以在不使用接触孔和/或中间线的情况下直接连接到预定电力线和/或信号线。
参照图6和图7，根据本公开的实施方式的像素PXL可以包括：至少一个发光元件LD(例如多个发光元件LD)，其设置成形成每个光源单元LSU；以及多个电极，其连接到所述发光元件LD。例如，像素PXL可以包括：第一电极ELT1和第二电极ELT2，其在每个像素区域中设置在彼此间隔开的位置处；多个发光元件LD，其布置在第一电极ELT1和第二电极ELT2之间；以及第一接触电极CNE1和第二接触电极CNE2，其分别设置在第一电极ELT1和第二电极ELT2上。第一接触电极CNE1和第二接触电极CNE2可以在每个像素区域中以与第一电极ELT1和第二电极ELT2的方式相同的方式设置在彼此间隔开的位置处，并且将发光元件LD的第一端EP1和第二端EP2分别电连接到第一电极ELT1和第二电极ELT2。在平面图中，第一导电图案CDP1可以设置在第一接触电极CNE1和第二接触电极CNE2之间。例如，第一导电图案CDP1可以设置在第一接触电极CNE1和第二接触电极CNE2之间，使得第一导电图案CDP1的相对端中的每个与第一接触电极CNE1和第二接触电极CNE2中相应的一个的一端重叠。第一导电图案CDP1与第一接触电极CNE1和第二接触电极CNE2一起可以形成设置在发光元件LD之上的导电图案层CPL。在实施方式中，第一导电图案CDP1可以被认为是设置在发光元件LD的一区域上的多层图案MLP的部件。在一些实施方式中，可以去除第一导电图案CDP1。
此外，根据本公开的实施方式的像素PXL还可以包括至少一个多层图案MLP，其在发光元件LD的一区域上设置成使得发光元件LD的第一端EP1和第二端EP2暴露。在实施方式中，每个多层图案MLP可以具有包括彼此重叠的多个绝缘图案的多层结构。绝缘图案中的至少一些可以具有不同的表面面积和/或宽度。在实施方式中，第一导电图案CDP1可以被认为是多层图案MLP的部件。例如，第一导电图案CDP1可以设置在多层图案MLP的最上部分上。
第一电极ELT1和第二电极ELT2可以在其中设置和/或形成有相应的像素PXL的每个像素区域中设置在彼此间隔开的位置处，并且具体地，可以设置在相应的像素PXL的发射区域中。例如，第一电极ELT1和第二电极ELT2可以在每个像素PXL的发射区域中平行地设置于在第一方向DR1上彼此间隔开预定距离的位置处。
在实施方式中，每个像素区域可以包括其中设置有光源单元LSU和/或用于形成相应的像素PXL的电路元件的区域。发射区域可以是设置有用于形成每个像素PXL的光源单元LSU的发光元件LD(具体地，有效连接在第一电极ELT1和第二电极ELT2之间的有效光源)的区域，并且可以是设置有发光元件LD以及与发光元件LD连接的预定电极(例如，第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2)或所述电极的预定区域的区域。发射区域可以被形成在像素PXL之间的光遮挡和/或反射堤部结构(也称为“像素限定层”)包围。
在实施方式中，第一电极ELT1和第二电极ELT2中的每个可以具有在一方向上延伸的杆形状。例如，第一电极ELT1和第二电极ELT2中的每个可以具有在与第一方向DR1相交(例如，与第一方向DR1垂直)的第二方向DR2上延伸的杆形状。然而，本公开不限于此。例如，第一电极ELT1和第二电极ELT2的形状、取向和/或相对设置关系可以以多种方式改变。
此外，可以在每个像素区域中设置一个或多个第一电极ELT1和第二电极ELT2，并且设置在像素区域中的第一电极ELT1和第二电极ELT2的数量没有特别限制。例如，在每个像素区域中可以设置有在第二方向DR2上延伸并且彼此平行布置的多个第一电极ELT1。可以在每个像素区域中设置面对每个第一电极ELT1的至少一个第二电极ELT2。例如，在每个像素区域中，可以在两个第一电极ELT1之间设置第二电极ELT2，或者可以分别设置多个第二电极ELT2以对应于多个第一电极ELT1。
在实施方式中，第一电极ELT1可以通过第一连接电极CNL1和/或第一接触孔CH1电连接到预定电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线Si、数据线Dj或预定的控制线)。在实施方式中，第一电极ELT1可以通过第一连接电极CNL1和第一接触孔CH1电连接到设置在其下方的预定的电路元件，并且可以通过电路元件电连接到预定的第一线。在实施方式中，第一线可以是用于提供第一电源VDD的第一电力线PL1，但本公开不限于此。例如，在实施方式中，第一线可以是可通过其来提供预定的第一驱动信号(例如，扫描信号、数据信号或预定的控制信号)的信号线。
在另一实施方式中，第一电极ELT1可以在不使用第一连接电极CNL1、第一接触孔CH1和/或电路元件的情况下直接连接到预定的电力线或信号线。在这种情况下，第一电极ELT1可以一体地或非一体地连接到预定电力线或信号线。
在实施方式中，第一电极ELT1和第一连接电极CNL1可以在相应的像素区域中在不同方向上延伸。例如，在第一连接电极CNL1在第一方向DR1上延伸的情况下，第一电极ELT1可以在与第一方向DR1相交的第二方向DR2上延伸。
在实施方式中，第一电极ELT1和第一连接电极CNL1可以彼此一体地连接。例如，第一电极ELT1可以以至少一种方式从第一连接电极CNL1分支。在第一电极ELT1和第一连接电极CNL1彼此一体地连接的情况下，第一连接电极CNL1可以被认为是第一电极ELT1的区域。然而，本公开不限于此。例如，在实施方式中，第一电极ELT1和第一连接电极CNL1可以单独形成并通过至少一个接触孔、通孔等彼此电连接。
在实施方式中，第二电极ELT2可以通过第二连接电极CNL2和/或第二接触孔CH2电连接到预定的电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定的控制线)。例如，第二电极ELT2可以通过第二连接电极CNL2和第二接触孔CH2电连接到预定的第二线。在实施方式中，第二线可以是用于提供第二电源VSS的第二电力线PL2，但是本公开不限于此。例如，在实施方式中，第二线可以是可通过其来提供预定的第二驱动信号(例如，扫描信号、数据信号或预定的控制信号)的信号线。
在实施方式中，第二电极ELT2可以在不使用第二连接电极CNL2和/或第二接触孔CH2的情况下直接连接到预定的电力线或信号线。在这种情况下，第二电极ELT2可以一体地或非一体地连接到预定的电力线或信号线。
在实施方式中，第二电极ELT2和第二连接电极CNL2可以在不同的方向上延伸。例如，在第二连接电极CNL2在第一方向DR1上延伸的情况下，第二电极ELT2可以在与第一方向DR1相交的第二方向DR2上延伸。
在实施方式中，第二电极ELT2可以与第二连接电极CNL2一体地连接。例如，第二电极ELT2可以以至少一种方式从第二连接电极CNL2分支。在第二电极ELT2和第二连接电极CNL2彼此一体地连接的情况下，第二连接电极CNL2可以被认为是第二电极ELT2的区域。然而，本公开不限于此。例如，在实施方式中，第二电极ELT2和第二连接电极CNL2可以单独形成并通过至少一个接触孔、通孔等彼此电连接。
这里，在形成像素PXL的过程期间，具体地在完成发光元件LD的对准之前，设置在显示区域DA中的像素PXL的相应第一电极ELT1可以彼此电连接，并且像素PXL的相应第二电极ELT2可以彼此电连接。在对准发光元件LD的步骤处，可以分别向第一电极ELT1和第二电极ELT2提供第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)。例如，可以向第一电极ELT1和第二电极ELT2中的任何一个提供AC对准信号，并且可以向第一电极ELT1和第二电极ELT2中的另一个提供具有恒定电压电平的对准电压。
换言之，在对准发光元件LD的步骤中，可以在第一电极ELT1和第二电极ELT2之间施加预定的对准信号，从而可以在第一电极ELT1和第二电极ELT2之间形成电场。提供到每个像素区域(具体地，每个像素PXL的发射区域)的发光元件LD可以通过电场对准在第一电极ELT1和第二电极ELT2之间。在已完成发光元件LD的对准之后，第一电极ELT1之间的连接和/或第二电极ELT2的连接可以在像素PXL之间断开，从而可以单独驱动像素PXL。
第一电极ELT1和第二电极ELT2中的每个可以具有单层或多层结构。例如，每个第一电极ELT1可以包括至少一个反射电极层，并且选择性地进一步包括至少一个透明电极层和/或至少一个导电封盖层。同样，每个第二电极ELT2可以包括至少一个反射电极层，并且选择性地进一步包括至少一个透明电极层和/或至少一个导电封盖层。
至少一个发光元件LD可以布置在第一电极ELT1和第二电极ELT2之间。例如，多个发光元件LD可以布置在第一电极ELT1和第二电极ELT2之间。每个发光元件LD可以电连接在彼此对应的第一电极ELT1和第二电极ELT2之间。
在实施方式中，未有效连接在第一电极ELT1和第二电极ELT2之间的至少一个发光元件(下文中，称为“无效光源”)可以进一步设置在每个像素PXL中。在下文中，将对本公开的实施方式进行描述，其侧重于发光元件LD(也称为“有效光源”)，发光元件LD的每个的相对端连接到第一电极ELT1和第二电极ELT2。有效光源可以共同地形成相应像素PXL的光源单元LSU。
在实施方式中，每个发光元件LD可以是具有纵向方向的棒型发光二极管，但是本公开不限于此。例如，在实施方式中，至少一些发光元件LD各自可以是具有通过生长方法等形成的核-壳结构的发光二极管。
在实施方式中，发光元件LD中的每个可以是发光元件，其由具有无机晶体结构的材料制成，并且具有例如处于纳米级至微米级的范围内的超小型尺寸。例如，每个发光元件LD可以是如图1a至图3b中所示的、具有处于纳米级至微米级的范围内的尺寸的超小型发光元件。然而，发光元件LD的尺寸可以根据使用发光元件LD作为光源的每个发光装置(例如，像素PXL)的设计条件等以不同的方式改变。
在实施方式中，每个发光元件LD可以包括第一端EP1和第二端EP2，第一端EP1设置在每个发光元件LD的在纵向方向上的一端上，并通过第一接触电极CNE1电连接到第一电极ELT1，第二端EP2设置在每个发光元件LD的在纵向方向上的另一端上，并通过第二接触电极CNE2电连接到第二电极ELT2。例如，在彼此对应的第一电极ELT1和第二电极ELT2设置成彼此面对的区域中，每个发光元件LD可以在第一电极ELT1和第二电极ELT2之间在第一方向DR1上水平地取向。
每个发光元件LD可以与第一电极ELT1和/或与其相邻的第二电极ELT2重叠或不重叠。例如，在实施方式中，如图6中所示，彼此对应的第一电极ELT1和第二电极ELT2可以彼此间隔开发光元件LD的长度或更多，并且发光元件LD可以设置在第一电极ELT1和第二电极ELT2之间，而不与第一电极ELT1和第二电极ELT2重叠。在实施方式中，如图7中所示，第一电极ELT1和第二电极ELT2可以彼此间隔开发光元件LD的长度或更小，并且发光元件LD中的每个的第一端EP1和第二端EP2可以分别与第一电极ELT1和第二电极ELT2重叠。在实施方式中，至少一个发光元件LD可以与第一电极ELT1和第二电极ELT2中的任何一个电极重叠。换言之，发光元件LD与第一电极ELT1和第二电极ELT2之间的相对设置关系可以以不同的方式改变。
虽然是图6和图7示出了发光元件LD均匀地定向在任何一个方向上(例如，在第一方向DR1上)，但本公开不限于此。例如，发光元件LD中的至少一个可以定向在第一电极ELT1和第二电极ELT2之间的对角线方向上。可选地，虽然在图6和图7中未示出，未有效连接在第一电极ELT1和第二电极ELT2之间的至少一个发光元件(即，无效光源)可以进一步设置在每个像素区域和/或在像素区域周围的区域中。
在实施方式中，发光元件LD可以制备成在预定溶液中扩散或分散的形式，并且然后通过喷墨印刷方法等提供到每个像素区域(具体地，每个像素PXL的发射区域)。例如，发光元件LD可以与挥发性溶剂混合并提供到每个像素区域。这里，如果将预定的对准电压(或对准信号)施加到第一电极ELT1和第二电极ELT2，则在第一电极ELT1和第二电极ELT2之间形成电场，并且因此发光元件LD可以对准在第一电极ELT1和第二电极ELT2之间。在已对准发光元件LD之后，可以通过挥发方法或其它方法除去溶剂。由此，发光元件LD可以可靠地设置在第一电极ELT1和第二电极ELT2之间。在已将发光元件LD布置在第一电极ELT1和第二电极ELT2之间之后，第一接触电极CNE1和第二接触电极CNE2可以分别形成在发光元件LD的相对端(例如，第一端EP1和第二端EP2)上。因此，发光元件LD可以更可靠地连接在第一电极ELT1和第二电极ELT2之间。
发光元件LD的第一端EP1可以经由第一接触电极CNE1、第一电极ELT1、像素电路PXC和/或第一电力线PL1电连接到第一电源VDD。发光元件LD的第二端EP2可以经由第二接触电极CNE2、第二电极ELT2和/或第二电力线PL2电连接到第二电源VSS。因此，在第一电极ELT1和第二电极ELT2之间以正向连接的至少一个发光元件LD可以以与从像素电路PXC等提供的驱动电流对应的亮度发射光。由此，像素PXL可以发射与驱动电流对应的光。
在本公开的实施方式中，至少一个多层图案MLP可以设置在发光元件LD的预定区域之上。在实施方式中，每个多层图案MLP可以设置在至少一个发光元件LD的预定区域上。例如，在彼此相邻的第一电极ELT1和第二电极ELT2之间，每个多层图案MLP可以在布置在第一电极ELT1和第二电极ELT2之间的多个发光元件LD之上公共地形成。多层图案MLP可以仅设置在发光元件LD的、包括发光元件LD的中央区域的预定区域上，使得发光元件LD的第一端EP1和第二端EP2暴露。
在实施方式中，多层图案MLP可以包括多个绝缘图案，其具有不同的表面面积和/或宽度，并且彼此重叠。此外，多层图案MLP连同第一接触电极CNE1和第二接触电极CNE2一起可以形成导电图案层CPL，并且还可以包括与第一接触电极CNE1和第二接触电极CNE2分离的第一导电图案CDP1。本文中将在稍后详细描述多层图案MLP的结构。
在本公开的实施方式中，导电图案层CPL可以设置在发光元件LD以及第一电极ELT1和第二电极ELT2的至少预定区域上。在实施方式中，导电图案层CPL还可以包括至少一个第一接触电极CNE1和/或至少一个第二接触电极CNE2，第一接触电极CNE1与每个第一电极ELT1重叠，第二接触电极CNE2与每个第二电极ELT2重叠。导电图案层CPL可以选择性地进一步包括设置在发光元件LD的预定区域之上的至少一个第一导电图案CDP1。
第一接触电极CNE1可以设置在第一电极ELT1的至少一个区域和至少一个发光元件LD(例如，多个发光元件LD)的与第一电极ELT1相邻的第一端EP1上。第一接触电极CNE1可以将第一端EP1电连接到第一电极ELT1。
第二接触电极CNE2可以设置在第二电极ELT2的至少一个区域和至少一个发光元件LD(例如，多个发光元件LD)的与第二电极ELT2相邻的第二端EP2上。第二接触电极CNE2可以将第二端EP2电连接到第二电极ELT2。
每个发光元件LD的第一端EP1和第二端EP2可以通过第一接触电极CNE1和第二接触电极CNE2稳定地固定。发光元件LD可以通过第一接触电极CNE1和第二接触电极CNE2电连接在第一电极ELT1和第二电极ELT2之间。
第一导电图案CDP1可以形成导电图案层CPL和/或多层图案MLP的一部分。在实施方式中，第一导电图案CDP1的相对端中的每个可以和与其相邻的第一接触电极CNE1和第二接触电极CNE2中的相应一个的一端重叠。在像素PXL的剖视图中，第一导电图案CDP1可以与第一接触电极CNE1和第二接触电极CNE2分离。在形成第一接触电极CNE1和第二接触电极CNE2的过程期间，可以使用与第一接触电极CNE1和第二接触电极CNE2的导电材料相同的导电材料同时形成第一导电图案CDP1。下面将描述第一接触电极CNE1和第二接触电极CNE2与第一导电图案CDP1的相对布置关系及其形成方法。
参照图8和图9，每个像素PXL还可以包括与每个第一电极ELT1重叠的至少一个第一分隔壁PW1、以及与每个第二电极ELT2重叠的第二分隔壁PW2。在实施方式中，第一分隔壁PW1和第二分隔壁PW2可以分别设置在第一电极ELT1和第二电极ELT2下方。例如，在每个发射区域中，第一分隔壁PW1和第二分隔壁PW2可以分别设置在第一电极ELT1和第二电极ELT2下方。因此，第一接触电极CNE1和第二接触电极CNE2可以分别设置在第一电极ELT1和第二电极ELT2之上。
在实施方式中，第一分隔壁PW1的宽度可以小于每个第一电极ELT1的宽度，并且设置在第一电极ELT1下方。例如，在平面图中，第一分隔壁PW1可以具有与第一电极ELT1对应的形状，并且设置在第一电极ELT1内部。
如果第一分隔壁PW1设置在第一电极ELT1下方，则第一电极ELT1可以在其中设置有第一分隔壁PW1的区域中在基础层(图4的BSL)的向上方向上突出。因此，可以控制从发光元件LD的面对第一电极ELT1的第一端EP1发射的光在显示装置的前向方向上更有效地行进。
在实施方式中，第二分隔壁PW2的宽度可以小于每个第二电极ELT2的宽度，并且设置在第二电极ELT2下方。例如，在平面图中，第二分隔壁PW2可以具有与第二电极ELT2对应的形状，并且设置在第二电极ELT2内部。
如果第二分隔壁PW2设置在第二电极ELT2下方，则第二电极ELT2可以在其中设置有第二分隔壁PW2的区域中在基础层(图4的BSL)的向上方向上突出。因此，可以控制从发光元件LD的面对第二电极ELT2的第二端EP2发射的光在显示装置的前向方向上更有效地行进。
图10是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图8的线I-I'的像素PXL的剖面的实施方式。图11是示意性地示出图10的多层图案MLP的平面图。图12是图10的区域AR1的放大剖视图。虽然图10示出了侧重于一个发光元件LD的像素PXL的剖面，但是每个像素PXL和包括其的显示装置可以如在图4至图9的实施方式中所描述的那样包括多个发光元件LD。因此，虽然在剖面中仅示出了一个发光元件LD，但是在以下对像素PXL的结构的描述中，发光元件LD可以根据需要被指定成单数形式或复数形式。
参照图4至图12，根据本公开的实施方式的像素PXL可以包括设置在基础层BSL的一个表面上并且包括多个发光元件LD的显示元件层DPL。此外，像素PXL可以选择性地包括像素电路层PCL。例如，像素PXL还可以包括设置在基础层BSL和显示元件层DPL之间的像素电路层PCL。
在实施方式中，像素电路层PCL可以包括电连接到发光元件LD的至少一个电路元件。例如，像素电路层PCL可以包括形成每个像素PXL的像素电路PXC的至少一个电路元件。
例如，像素电路层PCL可以包括设置在每个像素区域中并形成相应的像素电路PXC的多个晶体管T和存储电容器Cst，并且像素电路层PCL还包括连接到像素电路PXC和/或光源单元LSU的至少一个电力线和/或至少一个信号线。这里，在省略像素电路PXC并且每个光源单元LSU直接连接到第一电力线PL1和第二电力线PL2(或预定信号线)的情况下，可以省略像素电路层PCL。为了进行说明，图10代表性地仅示出了电路元件中的晶体管T和设置在像素电路层PCL中的线。
此外，像素电路层PCL可以包括设置在相应的电极和/或线之间的多个绝缘层。在实施方式中，像素电路层PCL可以包括缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV，其在基础层BSL的一表面上依次堆叠。在一些实施方式中，像素电路层PCL还可以包括设置在至少一些晶体管下方的至少一个光遮挡图案(未示出)。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以形成为单层，或者可以形成为具有至少双层或更多层的多层。在缓冲层BFL具有多层结构的情况下，相应的层可以由相同的材料或不同的材料形成。在实施方式中，可以省略缓冲层BFL。
在实施方式中，每个晶体管T可以包括半导体层SCL、栅电极GE、以及第一晶体管电极ET1和第二晶体管电极ET2。虽然图10示出了每个晶体管T包括与半导体层SCL分开形成的第一晶体管电极ET1和第二晶体管电极ET2的实施方式，但是本公开不限于此。例如，在实施方式中，设置在每个像素区域中的至少一个晶体管T中的第一晶体管电极ET1和/或第二晶体管电极ET2可以与相应的半导体层SCL一体地形成。
半导体层SCL可以设置在缓冲层BFL上。例如，半导体层SCL可以设置在栅极绝缘层GI和其上形成有缓冲层BFL的基础层BSL之间。半导体层SCL可以包括与每个第一晶体管电极ET1接触的第一区域、与每个第二晶体管电极ET2接触的第二区域以及设置在第一区域和第二区域之间的沟道区域。在实施方式中，第一区域和第二区域中的一个可以是源极区域，而另一个可以是漏极区域。
在实施方式中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的沟道区域可以是本征半导体，其是未掺杂的半导体图案。半导体层SCL的第一区域和第二区域中的每个可以是掺杂有预定杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI插置在其间。例如，栅电极GE可以设置在栅极绝缘层GI和层间绝缘层ILD之间，并且与半导体层SCL的至少一个区域重叠。
第一晶体管电极ET1和第二晶体管电极ET2可以设置在每个半导体层SCL上，且至少一个层间绝缘层ILD插置在其间。例如，第一晶体管电极ET1和第二晶体管电极ET2可以设置在层间绝缘层ILD和钝化层PSV之间。第一晶体管电极ET1和第二晶体管电极ET2可以电连接到每个半导体层SCL。例如，第一晶体管电极ET1和第二晶体管电极ET2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的相应接触孔连接到半导体层SCL的第一区域和第二区域。
设置在像素电路PXC中的至少一个晶体管T可以连接到任何一个像素电极。例如，图5a和图5b中所示的第一晶体管T1的第一晶体管电极ET1和第二晶体管电极ET2中的任何一个可以通过穿过钝化层PSV的接触孔(例如，图6至图9的第一接触孔CH1)电连接到设置在钝化层PSV之上的光源单元LSU的第一电极ELT1和/或第一连接电极CNL1。
在实施方式中，连接到每个像素PXL的至少一个信号线和/或至少一个电力线可以设置在与形成像素电路PXC的电路元件中的每个的一个电极的层相同的层上。例如，用于提供第二电源VSS的第二电力线PL2可以设置在与晶体管T的栅电极GE的层相同的层上，并且通过至少一个桥接图案(未示出)和/或接触孔(例如，图6至图9的第二接触孔CH2)电连接到设置在钝化层PSV之上的光源单元LSU的第二电极ELT2和/或第二连接电极CNL2。然而，第二电力线PL2等的结构和/或位置可以以不同的方式改变。
在实施方式中，显示元件层DPL可以包括像素PXL中的每个的光源单元LSU。例如，显示元件层DPL可以包括至少一对第一电极ELT1和第二电极ELT2、以及电连接在第一电极ELT1和第二电极ELT2之间的多个发光元件LD。此外，显示元件层DPL还可以包括例如至少一个导电层和/或至少一个绝缘层。
在实施方式中，显示元件层DPL可以包括第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、发光元件LD、多层图案MLP、第一接触电极CNE1和第二接触电极CNE2以及第二绝缘层INS2，它们设置和/或形成在基础层BSL和/或像素电路层PCL之上。
第一分隔壁PW1和第二分隔壁PW2可以在每个像素PXL的发射区域中设置在彼此间隔开的位置处。第一分隔壁PW1和第二分隔壁PW2可以在高度方向上从基础层BSL和/或像素电路层PCL突出。在实施方式中，第一分隔壁PW1和第二分隔壁PW2可以具有基本上相同的高度，但是本公开不限于此。
在实施方式中，第一分隔壁PW1可以设置在基础层BSL和/或像素电路层PCL与第一电极ELT1之间。第一分隔壁PW1可以设置成与发光元件LD的第一端EP1相邻。例如，第一分隔壁PW1的侧表面可以定位成与发光元件LD的第一端EP1相邻，并且设置成面对第一端EP1。
在实施方式中，第二分隔壁PW2可以设置在基础层BSL和/或像素电路层PCL与第二电极ELT2之间。第二分隔壁PW2可以设置成与发光元件LD的第二端EP2相邻。例如，第二分隔壁PW2的一个侧表面可以定位成与发光元件LD的第二端EP2相邻，并且设置成面对第二端EP2。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每个可以具有各种形状。通过示例的方式，第一分隔壁PW1和第二分隔壁PW2中的每个可以具有从其底部到顶部宽度减小的梯形剖面。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每个可以在至少一侧上具有倾斜表面。在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每个可以具有从其底部到顶部宽度减小的半圆形或半椭圆形的剖面。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每个可以在至少一侧上具有弯曲表面。换言之，第一分隔壁PW1和第二分隔壁PW2中的每个的形状可以以不同的方式改变，而没有特别限制。在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的至少一个可以省略或改变位置。
第一分隔壁PW1和第二分隔壁PW2中的每个可以包括具有至少一种无机材料和/或至少一种有机材料的绝缘材料。例如，第一分隔壁PW1和第二分隔壁PW2可以包括至少一个无机层，其包括各种已知的无机绝缘材料(诸如，硅氮化物(SiNx)或硅氧化物(SiOx))。可选地，第一分隔壁PW1和第二分隔壁PW2可以包括包含各种已知的有机绝缘材料的至少一个有机层和/或光刻胶层，或者可以形成包含有机材料/无机材料组合的单层或多层绝缘体。在本公开的实施方式中，第一分隔壁PW1和第二分隔壁PW2的构成材料可以以不同的方式改变。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每个可以用作反射器。例如，第一分隔壁PW1和第二分隔壁PW2可以与设置在第一分隔壁PW1和第二分隔壁PW2上的第一电极ELT1和第二电极ELT2一起用作反射器，该反射器在期望的方向上引导从每个发光元件LD发射的光，从而增强像素PXL的光效率。
第一电极ELT1和第二电极ELT2可以分别设置在第一分隔壁PW1和第二分隔壁PW2之上。第一电极ELT1和第二电极ELT2可以在每个像素区域中设置在彼此间隔开的位置处。
在实施方式中，分别设置在第一分隔壁PW1和第二分隔壁PW2之上的第一电极ELT1和第二电极ELT2的形状可以对应于第一分隔壁PW1和第二分隔壁PW2的相应的形状。例如，第一电极ELT1和第二电极ELT2可以具有分别对应于第一分隔壁PW1和第二分隔壁PW2的倾斜表面或弯曲表面，并且在基础层BSL的高度方向上突出。
第一电极ELT1和第二电极ELT2中的每个可以包括至少一种导电材料。例如，第一电极ELT1和第二电极ELT2中的每个可以包括以下项中的至少一种导电材料：包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等的各种金属材料中的至少一种金属或其合金；导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锑锌(AZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化锡(SnO2)；以及导电聚合物，诸如PEDOT，但是本公开不限于此。例如，第一电极ELT1和第二电极ELT2中的每个可以包括诸如碳纳米管和石墨烯的其它导电材料。换言之，第一电极ELT1和第二电极ELT2中的每个可以包括各种导电材料中的至少一种以具有导电性，并且其构成材料没有特别限制。此外，第一电极ELT1和第二电极ELT2中的每个可以包括相同的导电材料、或至少一种不同的导电材料。
第一电极ELT1和第二电极ELT2中的每个可以具有单层结构或多层结构。例如，第一电极ELT1和第二电极ELT2中的每个可以包括至少一个反射电极层。第一电极ELT1和第二电极ELT2中的每个可以选择性地进一步包括设置在反射电极层之上和/或下方的至少一个透明电极层、以及覆盖反射电极层和/或透明电极层的上部分的至少一个导电封盖层中的至少一个。
在实施方式中，第一电极ELT1和第二电极ELT2中的每个的反射电极层可以由具有均匀反射率的导电材料形成。例如，反射电极层可以包括各种金属材料(其包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等)中的至少一种或其合金，但是本公开不限于此。换言之，反射电极层可以由各种反射导电材料形成。包括反射电极层的第一电极ELT1和第二电极ELT2中的每个可以使得从发光元件LD中的每个的相对端(即，第一端EP1和第二端EP2)发射的光能够在沿其显示图像的方向上(例如，在前向方向上)行进。具体地，如果第一电极ELT1和第二电极ELT2分别具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的倾斜表面或弯曲表面，并且分别被设置成面对发光元件LD的第一端EP1和第二端EP2，则从每个发光元件LD的第一端EP1和第二端EP2发射的光可以被第一电极ELT1和第二电极ELT2反射，并且因而在显示面板PNL的前向方向上(例如，在基础层BSL的向上方向上)更可靠地行进。由此，可以提高从发光元件LD发射的光的效率。
此外，第一电极ELT1和第二电极ELT2中的每个的透明电极层可以由各种透明导电材料形成。例如，透明电极层可以包括ITO、IZO或ITZO，但本公开不限于此。在实施方式中，第一电极ELT1和第二电极ELT2中的每个可以具有三层结构，其具有ITO/Ag/ITO的堆叠结构。由此，如果第一电极ELT1和第二电极ELT2各自形成为至少双层或更多层的多层结构，则由于信号延迟(RC延迟)而引起的电压降可以被最小化。因此，可以将期望的电压有效地传输到发光元件LD。
此外，如果第一电极ELT1和第二电极ELT2中的每个包括覆盖反射电极层和/或透明电极层的导电封盖层，则可以防止第一电极ELT1和第二电极ELT2的反射电极层由于在像素PXL的制造过程期间导致的缺陷而被损坏。然而，导电封盖层可以选择性地包括在第一电极ELT1和第二电极ELT2中，并且根据实施方式可以省略。此外，导电封盖层可以被认为是第一电极ELT1和第二电极ELT2中的每个的部件，或者被认为是设置在第一电极ELT1和第二电极ELT2上的单独部件。
第一绝缘层INS1可以设置在第一电极ELT1和第二电极ELT2中的每个的一区域上。例如，第一绝缘层INS1可以形成为覆盖第一电极ELT1和第二电极ELT2的预定区域，并且第一绝缘层INS1可以包括开口以暴露第一电极ELT1和第二电极ELT2的其它预定区域。
在实施方式中，第一绝缘层INS1可以主要形成为覆盖第一电极ELT1和第二电极ELT2的整个表面。在发光元件LD被提供在第一绝缘层INS1上并在第一绝缘层INS1上对准之后，第一绝缘层INS1可以部分地开口以在第一分隔壁PW1和第二分隔壁PW2上的相应预定区域中暴露第一电极ELT1和第二电极ELT2。在实施方式中，第一绝缘层INS1可以以单独图案的形式被图案化，该单独图案在已完成发光元件LD的提供和对准之后分段地设置在发光元件LD下方。
换言之，第一绝缘层INS1可以插置在第一电极ELT1和第二电极ELT2与发光元件LD之间，并且可以暴露第一电极ELT1和第二电极ELT2中的每个的至少一个区域。在形成第一电极ELT1和第二电极ELT2之后，可以形成第一绝缘层INS1以覆盖第一电极ELT1和第二电极ELT2，从而可以防止第一电极ELT1和第二电极ELT2被损坏或防止金属在随后的工艺中沉淀。此外，第一绝缘层INS1可以稳定地支承每个发光元件LD。
第一绝缘层INS1可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1可以包括各种已知的有机绝缘材料/无机绝缘材料，其包括硅氮化物(SiNx)、硅氧化物(SiOx)、氧化铝(Al2O3)等。第一绝缘层INS1的构成材料没有特别限制。
多个发光元件LD可以提供到每个像素区域(具体地，每个像素PXL的其中形成有第一绝缘层INS1的发射区域)，并且在其中对准。例如，可以通过喷墨方法等将多个发光元件LD提供到每个发射区域，并且可以通过施加到第一电极ELT1和第二电极ELT2的预定对准电压(或对准信号)将发光元件LD对准在第一电极ELT1和第二电极ELT2之间。
在实施方式中，每个发光元件LD的长度可以大于设置在其之上的多层图案MLP的宽度。此外，每个发光元件LD可以水平地设置在第一电极ELT1和第二电极ELT2之间，使得第一端EP1和第二端EP2分别设置在发光元件LD的在其纵向方向上的相对端上。
多层图案MLP可以设置在发光元件LD的预定区域上。例如，多层图案MLP可以设置成暴露发光元件LD的第一端EP1和第二端EP2，并覆盖发光元件LD的预定区域(其包括发光元件LD的相应的中央区域)。
在实施方式中，多层图案MLP可以包括依次设置在发光元件LD的预定区域上的第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3。此外，多层图案MLP可以选择性地进一步包括设置在第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3之上的第一导电图案CDP1。
第一绝缘图案INP1可以设置在对准在第一电极ELT1和第二电极ELT2之间的发光元件LD之上，并且可以暴露发光元件LD的第一端EP1和第二端EP2。例如，第一绝缘图案INP1可以仅部分地设置在发光元件LD的预定区域之上，使得发光元件LD的第一端EP1和第二端EP2暴露。第一绝缘图案INP1可以在每个像素区域中以独立图案形成，但本公开不限于此。
在实施方式中，第一绝缘图案INP1可以形成为单层或多层，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘图案INP1可以包括至少一个无机绝缘层，其包括各种已知的无机绝缘材料，其包括硅氮化物(SiNx)、硅氧化物(SiOx)、氧化铝(Al2O3)等。在已完成发光元件LD的对准之后，可以在发光元件LD上形成第一绝缘图案INP1，从而可以防止发光元件LD从对准位置被取代。
第二绝缘图案INP2的宽度可以小于第一绝缘图案INP1的宽度。例如，在平面图中，在第一绝缘图案INP1在第一绝缘图案INP1沿其与第一电极ELT1和第二电极ELT2相交的方向上(例如，在图6至图9的第一方向DR1上)具有第一宽度W1的情况下，第二绝缘图案INP2可以在第一方向DR1上具有比第一宽度W1小的第二宽度W2。
第二绝缘图案INP2可以设置在第一绝缘图案INP1的一区域上，使得第一绝缘图案INP1的相对端暴露。例如，第二绝缘图案INP2可以设置在第一绝缘图案INP1上，从而暴露第一绝缘图案INP1的与第一端EP1和第二端EP2相邻的相对端。在这种情况下，在平面图中，第二绝缘图案INP2可以设置在第一绝缘图案INP1内。
例如，在平面图中，第二绝缘图案INP2的相对端可以设置在第一绝缘图案INP1内，使得第二绝缘图案INP2的相对端分别位于与第一绝缘图案INP1的相对端间隔开一定距离的位置处，所述一定距离对应于第一接触电极CNE1或第二接触电极CNE2的厚度的两倍以上。例如，在第一接触电极CNE1和第二接触电极CNE2中的每个的厚度是约
Figure BDA0003121437460000341
的情况下，第二绝缘图案INP2的相对端可以分别位于与第一绝缘图案INP1的相对端间隔开处于约
Figure BDA0003121437460000342
至约
Figure BDA0003121437460000343
的范围内的距离的位置处。
例如，在平面图中，第二绝缘图案INP2的相对端可以分别位于与第一绝缘图案INP1的相对端间隔开第一距离d1和第二距离d2的位置处。在实施方式中，第一距离d1可以是对应于第一接触电极CNE1的厚度的约两倍以上的距离。第二距离d2可以是对应于第二接触电极CNE2的厚度的约两倍以上的距离。在实施方式中，第一接触电极CNE1和第二接触电极CNE2可以具有基本上相同的厚度，但是本公开不限于此。此外，第一距离d1和第二距离d2可以基本上彼此相等，但本公开不限于此。
第二绝缘图案INP2的宽度可以小于设置在其之上的第三绝缘图案INP3的宽度。例如，在第三绝缘图案INP3在第三绝缘图案INP3沿其与第一电极ELT1和第二电极ELT2相交的方向上(例如，在图6至图9的第一方向DR1上)具有第三宽度W3的情况下，第二绝缘图案INP2可以在第一方向DR1上具有小于第三宽度W3的第二宽度W2。此外，在平面图中，第二绝缘图案INP2可以设置在第三绝缘图案INP3内。例如，在平面图中，第二绝缘图案INP2的、与每个发光元件LD的第一端EP1和第二端EP2相邻的相对端可以被第三绝缘图案INP3覆盖。
在实施方式中，第二绝缘图案INP2的厚度可以大于第一绝缘图案INP1和/或第三绝缘图案INP3的厚度。例如，第二绝缘图案INP2的厚度可以大于第一绝缘图案INP1和第三绝缘图案INP3中的每个的厚度。
这样，如果第二绝缘图案INP2的宽度小于第一绝缘图案INP1和第三绝缘图案INP3中的每个的宽度，并且在平面图中设置在第一绝缘图案INP1和第三绝缘图案INP3的内部，则第一接触电极CNE1和第二接触电极CNE2可以容易地形成在其中设置有在第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3的每个像素区域中。例如，在通过溅射工艺沉积用于形成第一接触电极CNE1和第二接触电极CNE2的导电层的情况下，导电层可以在第二绝缘图案INP2的相对端上自然地断开。因此，即使在第一接触电极CNE1和第二接触电极CNE2同时形成在相同的层上的情况下，也可以防止在第一接触电极CNE1和第二接触电极CNE2之间发生短路缺陷。如果第二绝缘图案INP2的厚度大于第一绝缘图案INP1和第三绝缘图案INP3中的每个的厚度，则在形成第一接触电极CNE1和第二接触电极CNE2的过程期间，第一接触电极CNE1和第二接触电极CNE2可以更可靠地彼此分离。
在实施方式中，第二绝缘图案INP2可以形成为单层或多层，并且包括至少一种无机绝缘材料和/或至少一个有机绝缘材料。例如，第二绝缘图案INP2可以包括至少一个有机层和/或至少一个光刻胶层，其包括各种已知的有机绝缘材料、光刻胶材料等。
在平面图中，第三绝缘图案INP3可以具有大于第二绝缘图案INP2的宽度，并且设置在第二绝缘图案INP2上，使得第二绝缘图案INP2的相对端被第三绝缘图案INP3覆盖。在实施方式中，第三绝缘图案INP3可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第三绝缘图案INP3可以包括至少一个无机绝缘层，其包括各种已知的无机绝缘材料，其包括硅氮化物(SiNx)、硅氧化物(SiOx)、氧化铝(Al2O3)等。在实施方式中，第三绝缘图案INP3可以由与第一绝缘层INS1和/或第一绝缘图案INP1相同的材料形成，但是本公开不限于此。
第一导电图案CDP1可以设置在第三绝缘图案INP3之上。在实施方式中，在形成第一接触电极CNE1和第二接触电极CNE2的导电层沉积工艺期间，第一导电图案CDP1可以与第一接触电极CNE1和第二接触电极CNE2一起形成。例如，在通过溅射工艺等在其中形成有第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3的每个像素区域中形成导电层的过程期间，第一导电图案CDP1可以与第一接触电极CNE1和第二接触电极CNE2一起形成。在这种情况下，第一接触电极CNE1和第二接触电极CNE2以及第一导电图案CDP1可以包括相同的导电材料。此外，第一接触电极CNE1和第二接触电极CNE2可以设置在相同的层上并且彼此面对，且至少一个发光元件LD插置在其间。
在实施方式中，第一导电图案CDP1的宽度可以基本上等于或类似于第三绝缘图案INP3的宽度。例如，在第三绝缘图案INP3具有第三宽度W3的情况下，第一导电图案CDP1可以具有基本上等于或类似于第三宽度W3的第四宽度W4。换言之，在本实施方式中，第二绝缘图案INP2的宽度可以小于第一绝缘图案INP1的宽度，从而暴露设置在第二绝缘图案INP2下方的第一绝缘图案INP1的相对端。第三绝缘图案INP3和第一导电图案CDP1的宽度各自可以大于第二绝缘图案INP2的宽度，以覆盖设置在其下方的第二绝缘图案INP2的整个上部分。在实施方式中，第一绝缘图案INP1、第三绝缘图案INP3和/或第一导电图案CDP1可以具有基本上相同或相似的宽度。
即使在同时形成第一接触电极CNE1和第二接触电极CNE2以及第一导电图案CDP1的情况下，第一导电图案CDP1也可以与第一接触电极CNE1和第二接触电极CNE2分离。因此，第一接触电极CNE1和第二接触电极CNE2可以彼此分离。例如，当在每个像素区域中形成导电层以便形成第一接触电极CNE1和第二接触电极CNE2以及第一导电图案CDP1的情况下，导电层在多层图案MLP的相对端上断开，使得第一接触电极CNE1和第二接触电极CNE2以及第一导电图案CDP1可以彼此分离。
发光元件LD的未被多层图案MLP覆盖的相对端(即，第一端EP1和第二端EP2)可以分别被第一接触电极CNE1和第二接触电极CNE2覆盖。同样地，第一绝缘图案INP1的未被第二绝缘图案INP2覆盖的相对端可以分别被第一接触电极CNE1和第二接触电极CNE2覆盖。
例如，第一接触电极CNE1和第二接触电极CNE2的相应端可以分别设置在第一绝缘图案INP1的不同端上，且第二绝缘图案INP2插置在其间。在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以通过相同的工艺在基础层BSL的一个表面上形成在相同的层上。因此，可以简化制造像素PXL和包括像素PXL的显示装置的工艺。例如，与通过单独的掩模工艺形成第一接触电极CNE1和第二接触电极CNE2的情况相比，可以减少形成像素PXL所需的掩模工艺的数量，并且可以容易地形成第一接触电极CNE1和第二接触电极CNE2。
在实施方式中，第一接触电极CNE1和第二接触电极CNE2各自可以具有在第一绝缘图案INP1上逐渐变化的厚度。例如，在通过溅射方法等施加导电材料以形成第一接触电极CNE1和第二接触电极CNE2的情况下，到达相应区域的导电材料的量朝向第一绝缘图案INP1的内部减小。因此，第一接触电极CNE1和第二接触电极CNE2中的每个的一端可以在第一绝缘图案INP1上具有随着接近(或朝向)第一电极ELT1和第二电极ELT2中相应的一个而逐渐增加的厚度。
此外，第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2之上，以覆盖第一电极ELT1和第二电极ELT2的暴露区域。例如，第一接触电极CNE1和第二接触电极CNE2可以分别设置在第一电极ELT1和第二电极ELT2的至少预定区域上，以与第一电极ELT1和第二电极ELT2的暴露区域接触。因此，第一接触电极CNE1和第二接触电极CNE2可以分别电连接到第一电极ELT1和第二电极ELT2。第一电极ELT1和第二电极ELT2可以分别通过第一接触电极CNE1和第二接触电极CNE2电连接到发光元件LD的第一端EP1和第二端EP2。
在实施方式中，第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料形成。例如，第一接触电极CNE1和第二接触电极CNE2可以包括各种透明导电材料(其包括ITO、IZO和ITZO)中的至少一种，并且可以是基本上透明的或半透明的以满足预定的透射率。因此，从发光元件LD通过第一端EP1和第二端EP2发射的光可以穿过第一接触电极CNE1和第二接触电极CNE2发射出显示装置。在实施方式中，在第一接触电极CNE1和第二接触电极CNE2与第一导电图案CDP1一起形成的情况下，第一导电图案CDP1可以以与第一接触电极CNE1和第二接触电极CNE2的方式相同的方式包括透明导电材料。
第二绝缘层INS2可以设置在第一接触电极CNE1和第二接触电极CNE2以及多层图案MLP上。例如，第二绝缘层INS2可以形成和/或设置在其上形成有第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD、多层图案MLP以及第一接触电极CNE1和第二接触电极CNE2的基础层BSL的显示区域DA的整个表面上，使得第二绝缘层INS2可以覆盖第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。第二绝缘层INS2可以包括至少一个无机层和/或有机层。
在实施方式中，第二绝缘层INS2可以包括具有多层结构的薄膜封装层，但是本公开不限于此。在一些实施方式中，至少一个外涂层和/或封装衬底等可以进一步设置在第二绝缘层INS2之上。
在实施方式中，第二绝缘层INS2可以形成为单层或多层，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2可以包括各种已知的有机绝缘材料/无机绝缘材料，其包括硅氮化物(SiNx)、硅氧化物(SiOx)等。第二绝缘层INS2的构成材料没有特别限制。
图13至图15各自是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图8的线I-I'的像素PXL的剖面的不同实施方式。在图13至图15的实施方式的描述中，相同的附图标记将被用于表示与先前的实施方式的部件类似或相同的部件，并且将省略对其的详细描述。
参照图13，第一分隔壁PW1和第二分隔壁PW2中的每个可以由弯曲的分隔壁形成。例如，第一分隔壁PW1和第二分隔壁PW2中的每个可以具有从其底部到顶部宽度减小的半圆形或半椭圆形的剖面。在这种情况下，分别设置在第一分隔壁PW1和第二分隔壁PW2之上的第一电极ELT1和第二电极ELT2的形状可以与第一分隔壁PW1和第二分隔壁PW2的相应形状对应。例如，第一电极ELT1和第二电极ELT2可以具有分别对应于第一分隔壁PW1和第二分隔壁PW2的弯曲表面，并且在基础层BSL的高度方向上突出。
参照图14，可以省略在图10的实施方式中所公开的第一绝缘层INS1。在这种情况下，每个发光元件LD可以设置在钝化层PSV上。
参照图15，可以去除图10的实施方式中所公开的多层图案MLP的一部分。例如，可以去除第二绝缘图案INP2和第三绝缘图案INP3以及第一导电图案CDP1，并且在发光元件LD之上可以仅保留第一绝缘图案INP1。在实施方式中，第一绝缘图案INP1的相对端可以被第一接触电极CNE1和第二接触电极CNE2覆盖，并且第一绝缘图案INP1的其它区域可以被第二绝缘层INS2等覆盖。
图16和图17各自是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图9的线II-II'的像素PXL的剖面的不同实施方式。在图16和图17的实施方式的描述中，相同的附图标记将用于表示与先前的实施方式的部件类似或相同的部件，并且将省略对其的详细描述。
参照图16，每个发光元件LD可以设置成与第一电极ELT1和/或第二电极ELT2的一端重叠。例如，发光元件LD的第一端EP1可以设置在相邻的第一电极ELT1的一端之上。发光元件LD的第二端EP2可以设置在相邻的第二电极ELT2的一端之上。
在实施方式中，在第一绝缘层INS1是无机层的情况下，第一绝缘层INS1可以包括在第一电极ELT1和第二电极ELT2之间的凹槽。在形成第一绝缘图案INP1等的过程期间，由凹槽形成的空间可以填充有被引入到发光元件LD下方的空间中的绝缘材料。因此，可以更稳定地支承发光元件LD。
参照图17，可以省略图16的实施方式中所公开的第一绝缘层INS1，并且每个发光元件LD可以直接设置在相邻的第一电极ELT1和第二电极ELT2的一端上。在这种情况下，发光元件LD的第一端EP1可以通过与第一电极ELT1和第一接触电极CNE1直接接触而电连接到第一电极ELT1和第一接触电极CNE1。发光元件LD的第二端EP2可以通过与第二电极ELT2和第二接触电极CNE2直接接触而电连接到第二电极ELT2和第二接触电极CNE2。在实施方式中，在发光元件LD和钝化层PSV之间存在空间的情况下，在形成第一绝缘图案INP1等的过程期间，该空间可以填充有引入到发光元件LD下方的空间中的绝缘材料。
图18a至图18j是顺序地示出根据本公开的实施方式的制造显示装置的方法的剖视图，并且例如示出根据图10或图15的实施方式的制造包括像素PXL的显示装置的方法的实施方式。
参照图18a，第一分隔壁PW1和第二分隔壁PW2可以在基础层BSL的一个表面上形成在彼此间隔开的位置处，并且第一电极ELT1和第二电极ELT2可以分别形成在第一分隔壁PW1和第二分隔壁PW2上。此外，在形成第一分隔壁PW1和第二分隔壁PW2以及第一电极ELT1和第二电极ELT2之后，可以形成第一绝缘材料层INL1以覆盖第一分隔壁PW1和第二分隔壁PW2以及第一电极ELT1和第二电极ELT2。
可以选择性地形成第一分隔壁PW1和第二分隔壁PW2。在一些实施方式中，可以省略形成第一分隔壁PW1和第二分隔壁PW2的步骤。在一些实施方式中，可以在形成第一分隔壁PW1和第二分隔壁PW2之前在基础层BSL上形成像素电路层PCL。在这种情况下，第一分隔壁PW1和第二分隔壁PW2可以形成在基础层BSL的在其上形成像素电路层PCL的一个表面上。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2可以通过形成包括无机材料和/或有机材料的绝缘层的工艺或图案化工艺(例如，掩模工艺)来形成，并且可以通过各种类型的已知工艺来形成。在实施方式中，第一分隔壁PW1和第二分隔壁PW2可以在基础层BSL上使用相同材料同时形成在相同层(或相同平面)上，但是本公开不限于此。
第一电极ELT1和第二电极ELT2可以在其上形成有第一分隔壁PW1和第二分隔壁PW2的基础层BSL上形成在彼此间隔开的位置处。在实施方式中，第一电极ELT1和第二电极ELT2可以通过形成包括至少一种导电材料的导电层的工艺和/或图案化工艺形成，并且可以通过各种类型的已知工艺形成。在实施方式中，在形成第一电极ELT1和第二电极ELT2的步骤中，第一连接电极CNL1和第二连接电极CNL2可以分别形成为一体地连接到第一电极ELT1和第二电极ELT2。
在实施方式中，第一电极ELT1和第二电极ELT2中的每个可以具有单层结构或多层结构。例如，第一电极ELT1和第二电极ELT2中的每个可以具有包括反射电极层和导电封盖层的多层结构。在这种情况下，形成第一电极ELT1和第二电极ELT2的步骤可以包括在第一分隔壁PW1和第二分隔壁PW2上形成相应的反射电极的步骤、以及在反射电极上形成相应的导电封盖层的步骤。
此外，第一电极ELT1和第二电极ELT2可以在基础层BSL上同时形成在相同的层上，但是本公开不限于此。在同时形成第一电极ELT1和第二电极ELT2的情况下，可以减少或最小化待用于制造显示装置的掩模工艺的数量。
在实施方式中，第一绝缘材料层INL1可以通过包括无机绝缘材料和/或有机绝缘材料的绝缘层的沉积工艺形成，并且可以通过各种类型的已知工艺形成。例如，第一绝缘材料层INL1可以通过包括至少一种无机绝缘材料的绝缘层的沉积工艺形成。
在实施方式中，第一绝缘材料层INL1可以形成为单层或多层。在第一绝缘材料层INL1形成为多层的情况下，可以依次形成构成第一绝缘材料层INL1的绝缘材料层。
参照图18b，在其上形成有第一绝缘材料层INL1的基础层BSL上提供多个发光元件LD。发光元件LD对准在第一电极ELT1和第二电极ELT2之间，使得发光元件LD中的至少一些的第一端EP1和第二端EP2与相应的第一电极ELT1和第二电极ELT2相邻。在实施方式中，可以在基础层BSL上通过包括喷墨方法等的各种方法将发光元件LD提供到每个像素区域。例如，可以在基础层BSL上将至少一个发光元件LD(例如，多个发光元件LD)提供到每个像素区域。当预定的对准电压(或对准信号)被施加到设置在每个像素区域中的第一电极ELT1和第二电极ELT2时，发光元件LD可以对准在第一电极ELT1和第二电极ELT2之间。在实施方式中，可以在提供发光元件LD的同时将对准电压施加到第一电极ELT1和第二电极ELT2，或者可以在提供发光元件LD之后将对准电压施加到第一电极ELT1和第二电极ELT2。
参照图18c，在其上设置有第一电极ELT1和第二电极ELT2、发光元件LD等的基础层BSL上形成第二绝缘材料层INL2。在实施方式中，第二绝缘材料层INL2可以通过沉积包括无机材料和/或有机材料的绝缘层的工艺来形成，并且可以通过各种类型的已知工艺来形成。例如，第二绝缘材料层INL2可以通过包括至少一种无机绝缘材料的绝缘层的沉积工艺来形成。
参照图18d，通过使用掩模的图案化工艺对第一绝缘材料层INL1和第二绝缘材料层INL2进行蚀刻，使得第一电极ELT1和第二电极ELT2中的每个的一区域被暴露。例如，通过光刻工艺对第一绝缘材料层INL1和第二绝缘材料层INL2进行蚀刻，使得第一电极ELT1和第二电极ELT2中的每个的一区域被暴露。因此，图案化的第一绝缘材料层INL1可以形成第一绝缘层INS1。
参照图18e，在其上设置有第一电极ELT1和第二电极ELT2、发光元件LD、第二绝缘材料层INL2等的基础层BSL上形成第三绝缘材料层INL3。在实施方式中，第三绝缘材料层INL3可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺形成，并且可以通过各种类型的已知工艺形成。例如，第三绝缘材料层INL3可以通过沉积包括至少一种有机绝缘材料的至少一个有机层和/或光刻胶层来形成，以具有比第二绝缘材料层INL2的厚度大的厚度。
参照图18f，在其上设置有第一电极ELT1和第二电极ELT2、发光元件LD、第二绝缘材料层INL2和第三绝缘材料层INL3等的基础层BSL上形成第三绝缘图案INP3。在实施方式中，第三绝缘图案INP3可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺及其图案化工艺来形成。在实施方式中，第三绝缘图案INP3可以在第三绝缘材料层INL3上形成为与发光元件LD的相应预定区域(例如，在每个像素区域的第一电极ELT1和第二电极ELT2之间有效对准的有效发光元件)重叠，而不与发光元件LD的相应第一端EP1和第二端EP2重叠。
参照图18g，可以通过使用第三绝缘图案INP3作为掩模对第二绝缘材料层INL2和第三绝缘材料层INL3进行蚀刻，而在每个发光元件LD和与其对应的第三绝缘图案INP3之间形成第一绝缘图案INP1和第二绝缘图案INP2。例如，第一绝缘图案INP1和第二绝缘图案INP2可以通过使用第三绝缘图案INP3作为掩模的干法蚀刻工艺形成。因此，发光元件LD中的每个的第一端EP1和第二端EP2可以被暴露。
参照图18h，执行另外蚀刻第二绝缘图案INP2的侧壁的工艺，使得第二绝缘图案INP2的宽度小于第一绝缘图案INP1和第三绝缘图案INP3的宽度。例如，可以通过使用氧气(O2)气体等的另外的灰化工艺来选择性地蚀刻第二绝缘图案INP2的暴露的侧壁。在实施方式中，可以通过控制蚀刻气体的浓度和/或执行蚀刻工艺所花费的时间来调整第二绝缘图案INP2的宽度。例如，第二绝缘图案INP2的侧壁可以被选择性地蚀刻到这样的程度：在施加导电材料以形成第一接触电极CNE1和第二接触电极CNE2的后续步骤中，通过施加导电材料形成的导电层可以在第二绝缘图案INP2的相对端上自然地被切断。
参照图18i，通过将导电材料施加到其上设置有第一电极ELT1和第二电极ELT2、发光元件LD、第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3等的基础层BSL上，来形成第一接触电极CNE1和第二接触电极CNE2。在前述工艺期间，可以在第三绝缘图案INP3之上形成第一导电图案CDP。例如，第一接触电极CNE1和第二接触电极CNE2以及第一导电图案CDP可以通过溅射方法等在其上设置有第一电极ELT1和第二电极ELT2、发光元件LD、第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3的基础层BSL上沉积和/或图案化导电层来形成。在实施方式中，第一导电图案CDP1与设置在其下方的第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3一起可以在发光元件LD之上形成多层图案MLP。在实施方式中，第一导电图案CDP1和多层图案MLP可以被认为是单独的部件。在这种情况下，第一导电图案CDP1可以被认为设置在多层图案MLP之上。
在实施方式中，导电层可以直接形成在发光元件LD中的每个的没有被多层图案MLP覆盖的第一端EP1和第二端EP2上。导电层也可以直接形成在第一电极ELT1和第二电极ELT2的每个的未被第一绝缘层INS1覆盖的一区域上。因此，导电层被形成为与发光元件LD中的每个的第一端EP1和第二端EP2以及第一电极ELT1和第二电极ELT2直接接触，由此第一接触电极CNE1和第二接触电极CNE2可以被形成为分别将第一端EP1和第二端EP2连接到第一电极ELT1和第二电极ELT2。
导电层可以在第二绝缘图案INP2的相对端上被切断。因此，第一导电图案CDP1可以与第一接触电极CNE1和第二接触电极CNE2分离，并且形成为漂浮图案。
在实施方式中，在形成导电层之后，可以选择性地进一步执行掩模工艺以在每个像素区域中去除导电层的一区域。例如，可以执行另外的掩模工艺以从每个像素区域的周边区域去除导电层。
此后，在第一接触电极CNE1和第二接触电极CNE2以及多层图案MLP之上形成第二绝缘层INS2。结果，可以制造根据图10的实施方式的像素PXL和包括像素PXL的显示装置。
在实施方式中，如图18j中所示在形成第一接触电极CNE1和第二接触电极CNE2之后，可以执行用于去除多层图案MLP的至少一部分的另外的剥离工艺。例如，在形成第一接触电极CNE1和第二接触电极CNE2以及第一导电图案CDP1之后，可以执行去除第二绝缘图案INP2和第三绝缘图案INP3以及第一导电图案CDP1的另外处理。
此后，在第一接触电极CNE1和第二接触电极CNE2之上形成第二绝缘层INS2。结果，可以制造根据图15的实施方式的像素PXL和包括像素PXL的显示装置。
根据前述实施方式，第一接触电极CNE1和第二接触电极CNE2可以在基础层BSL上同时形成在相同的层上。此外，在通过溅射方法等沉积导电层的情况下，可以引导导电层在第二绝缘图案INP2的相对端上的自然断开。在这种情况下，由于不需要通过湿法蚀刻工艺在发光元件LD周围对第一接触电极CNE1和第二接触电极CNE2进行图案化，因此可以防止通过将被吸入到发光元件LD下方的空间中的蚀刻剂来刻蚀发光元件LD的下部分的现象。因此，可以防止在发光元件LD与第一接触电极CNE1和/或第二接触电极CNE2之间发生接触缺陷。
换言之，根据前述实施方式，发光元件LD可以可靠地连接在第一电极ELT和第二电极ELT2之间，并且可以减少待用于制造显示装置的掩模处理的数量。
图19和图20各自是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图8的线I-I'的像素PXL的剖面的不同实施方式。图21和图22各自是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图9的线II-II'的像素PXL的剖面的不同实施方式。
与图10和图14的实施方式相比，图19和图20的实施方式各自还可以包括第二导电图案CDP2。与图16和图17的实施方式相比，图21和图22的实施方式各自还可以包括第二导电图案CDP2。在图19至图22的实施方式的描述中，相同的附图标记将被用于表示与前述实施方式的部件类似或相同的部件，并且将省略对其的详细说明。
参照图19至图22，每个像素PXL还可以包括设置在每个发光元件LD和第一绝缘图案INP1之间的第二导电图案CDP2。例如，每个像素PXL可以包括设置在发光元件LD的预定区域上的多层图案MLP，使得发光元件LD的第一端EP1和第二端EP2被暴露。多层图案MLP可以包括从底部到顶部依次设置的第二导电图案CDP2、第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3以及第一导电图案CDP1。
第二导电图案CDP2的宽度可以小于第一绝缘图案INP1的宽度。例如，在平面图中，第二导电图案CDP2的宽度小于第一绝缘图案INP1的宽度，并且第二导电图案CDP2设置在第一绝缘图案INP1内，并且因而第二导电图案CDP2与第一接触电极CNE1和第二接触电极CNE2分离。
在实施方式中，第二导电图案CDP2可以包括通过湿法蚀刻工艺去除的导电材料。例如，第二导电图案CDP2可以包括能够通过湿法蚀刻工艺进行图案化的透明导电材料。例如，第二导电图案CDP2可以包括透明导电氧化物(诸如IZO或ITO)，并且还包括能够被湿法蚀刻的各种导电材料中的至少一种。
如前述实施方式所述，如果在每个发光元件LD上形成第二导电图案CDP2，则在执行暴露第一端EP1和第二端EP2以将发光元件LD连接到第一接触电极CNE1和第二接触电极CNE2的工艺的情况下，可以通过湿法蚀刻工艺暴露发光元件LD的第一端EP1和第二端EP2。在这种情况下，可以防止在执行干法蚀刻工艺以暴露发光元件LD的第一端EP1和第二端EP2的情况下可能出现对发光元件LD的损坏(例如，在干法蚀刻工艺期间可能引起的对绝缘膜(图1a至图3b的INF)的损坏)。因此，可以从根本上防止由于发光元件LD的损坏而发生短路缺陷等。
图23a至图23j是顺序地示出根据本公开的实施方式的制造显示装置的方法的剖视图，并且例如示出根据图19的实施方式的制造包括像素PXL的显示装置的方法的实施方式。在将参照图23a至图23j描述的制造方法的实施方式的描述中，相同的附图标记用于表示与上述实施方式(例如，参照图18a至图18j描述的制造方法的实施方式)的部件类似或相同的部件，并且将省略对其的详细描述。
参照图23a，在基础层BSL的表面上形成彼此间隔开的第一分隔壁PW1和第二分隔壁PW2，并且分别在第一分隔壁PW1和第二分隔壁PW2上形成第一电极ELT1和第二电极ELT2。此外，第一绝缘层INS1形成在第一电极ELT1和第二电极ELT2上，使得第一电极ELT1和第二电极ELT2的相应预定区域被暴露。
参照图23b，将多个发光元件LD提供到在其上形成有第一电极ELT1和第二电极ELT2以及第一绝缘层INS1的基础层BSL上。发光元件LD对准在第一电极ELT1和第二电极ELT2之间。
参照图23c，在其上设置有第一电极ELT1和第二电极ELT2、发光元件LD等的基础层BSL上依次形成导电材料层CDL和第二绝缘材料层INL2。在实施方式中，导电材料层CDL可以通过包括至少一种导电材料的导电层的沉积工艺而形成，并且可以通过各种已知的方法形成。例如，导电材料层CDL可以通过包括至少一种透明导电材料(诸如，IZO或ITO)的导电层的沉积工艺而形成。在实施方式中，第二绝缘材料层INL2可以通过包括至少一种无机绝缘材料的绝缘层的沉积工艺而形成。
参照图23d，在其上设置有第一电极ELT1和第二电极ELT2、发光元件LD、导电材料层CDL和第二绝缘材料层INL2等的基础层BSL上依次形成第三绝缘材料层INL3和第三绝缘图案INP3。在实施方式中，可以通过包括至少一种有机绝缘材料和/或光刻胶材料的绝缘层的沉积工艺来形成第三绝缘材料层INL3。在实施方式中，可以通过包括至少一种无机绝缘材料的绝缘层的沉积工艺及其图案化工艺来形成第三绝缘图案INP3。
参照图23e，通过使用第三绝缘图案INP3作为掩模对第二绝缘材料层INL2和第三绝缘材料层INL3进行蚀刻，来形成第一绝缘图案INP1和第二绝缘图案INP2。例如，第一绝缘图案INP1和第二绝缘图案INP2可以通过使用第三绝缘图案INP3作为掩模的干法蚀刻工艺形成。
参照图23f，另外蚀刻第二绝缘图案INP2的侧壁，使得第二绝缘图案INP2的宽度小于第一绝缘图案INP1和第三绝缘图案INP3的宽度。例如，可以通过使用氧气(O2)气体等的另外的灰化工艺来选择性地蚀刻第二绝缘图案INP2的所暴露的侧壁。
参照图23g，通过使用第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3作为掩模通过湿法蚀刻工艺对导电材料层CDL进行蚀刻，来形成第二导电图案CDP2。在实施方式中，可以通过调节选择性蚀刻比来对导电材料层CDL进行蚀刻，使得第二导电图案CDP2的宽度小于设置在其之上的第一绝缘图案INP1的宽度。例如，在形成导电层以形成第一接触电极CNE1和第二接触电极CNE2的后续工艺期间，可以对第二导电图案CDP2进行过蚀刻，使得第二导电图案CDP2可以与第一接触电极CNE1和第二接触电极CNE2间隔开足够的距离。
当通过对导电材料层CDL进行蚀刻来形成第二导电图案CDP2时，发光元件LD的第一端EP1和第二端EP2可以被暴露。换言之，在本实施方式中，发光元件LD的第一端EP1和第二端EP2可以通过湿法蚀刻工艺而被暴露。因此，可以防止在执行干法蚀刻工艺以暴露发光元件LD的第一端EP1和第二端EP2时可能出现对发光元件LD的损坏的。
参照图23h，通过将导电材料施加到其上设置有第一电极ELT1和第二电极ELT2、发光元件LD、第二导电图案CDP2、第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3等的基础层BSL上，来形成第一接触电极CNE1和第二接触电极CNE2以及第一导电图案CDP1。
参照图23i，在沉积用于形成第一接触电极CNE1和第二接触电极CNE2的导电层之后，可以进一步执行用于在期望的位置处形成具有预定形状和/或尺寸的第一接触电极CNE2和/或第二接触电极CNE2的掩模工艺。例如，如在图6至图9的实施方式中所描述的那样，在在每个像素区域的相对侧上设置两个第一电极ELT1的情况下，可以选择性地执行用于去除施加到第一电极ELT1的外围区域的导电层的掩模工艺。因此，每个第一接触电极CNE1可以形成为具有期望的形状和/或尺寸。
此后，在第一接触电极CNE1和第二接触电极CNE2以及多层图案MLP之上形成第二绝缘层INS2。结果，可以制造根据图19的实施方式的像素PXL和包括像素PXL的显示装置。
在实施方式中，如图23j中所示，在形成第一接触电极CNE1和第二接触电极CNE2之后，可以执行用于去除多层图案MLP的至少一部分的另外的剥离工艺。例如，在形成第一接触电极CNE1和第二接触电极CNE2以及第一导电图案CDP1之后，可以执行去除第二绝缘图案INP2和第三绝缘图案INP3以及第一导电图案CDP1的另外的工艺。此后，可以通过在第一接触电极CNE1和第二接触电极CNE2上形成第二绝缘层INS2来形成钝化层。
图24a至图24j是顺序地示出根据本公开的实施方式的制造显示装置的方法的剖视图，并且例如示出根据图22的实施方式的制造包括像素PXL的显示装置的方法的实施方式。
在图24a至图24j的制造方法的实施方式的描述中，相同的附图标记将被用于表示与前述实施方式的部件类似或相同的部件，并且将省略对其的详细描述。
参照图24a，在基础层BSL的表面上在彼此间隔开的位置处形成第一分隔壁PW1和第二分隔壁PW2，并且分别在第一分隔壁PW1和第二分隔壁PW2上形成第一电极ELT1和第二电极ELT2。
参照图24b，将多个发光元件LD提供到其上形成有第一电极ELT1和第二电极ELT2等的基础层BSL上。发光元件LD对准在第一电极ELT1和第二电极ELT2之间。
参照图24c，在其上设置有第一电极ELT1和第二电极ELT2、发光元件LD等的基础层BSL上依次形成导电材料层CDL和第二绝缘材料层INL2。
参照图24d，在其上设置有第一电极ELT1和第二电极ELT2、发光元件LD、导电材料层CDL和第二绝缘材料层INL2等的基础层BSL上依次形成第三绝缘材料层INL3和第三绝缘图案INP3。
参照图24e，通过使用第三绝缘图案INP3作为掩模对第二绝缘材料层INL2和第三绝缘材料层INL3进行蚀刻，来形成第一绝缘图案INP1和第二绝缘图案INP2。例如，第一绝缘图案INP1和第二绝缘图案INP2可以通过使用第三绝缘图案INP3作为掩模的干法蚀刻工艺形成。
参照图24f，另外蚀刻第二绝缘图案INP2的侧壁，使得第二绝缘图案INP2的宽度小于第一绝缘图案INP1和第三绝缘图案INP3的宽度。
参照图24g，通过经由使用第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3作为掩模的湿法蚀刻工艺对导电材料层CDL进行蚀刻，来形成第二导电图案CDP2。在实施方式中，可以对第二导电图案CDP2进行过蚀刻，使得第二导电图案CDP2可以与将通过随后的工艺形成的第一接触电极CNE1和第二接触电极CNE2间隔开足够的距离。例如，可以对第二导电图案CDP2进行过蚀刻，使得第二导电图案CDP2的宽度小于设置在其之上的第一绝缘图案INP1的宽度。
参照图24h，通过将导电材料施加到其上设置有第一电极ELT1和第二电极ELT2、发光元件LD、第二导电图案CDP2、第一绝缘图案INP1、第二绝缘图案INP2和第三绝缘图案INP3等的基础层BSL上，来形成第一接触电极CNE1和第二接触电极CNE2以及第一导电图案CDP1。
参照图24i，在沉积用于形成第一接触电极CNE1和第二接触电极CNE2的导电层之后，可以进一步执行用于在期望的位置处形成具有预定形状和/或尺寸的第一接触电极CNE2和/或第二接触电极CNE2的掩模工艺。
此后，在第一接触电极CNE1和第二接触电极CNE2以及多层图案MLP之上形成第二绝缘层INS2。结果，可以制造根据图22的实施方式的像素PXL和包括像素PXL的显示装置。
在实施方式中，如图24j中所示，在形成第一接触电极CNE1和第二接触电极CNE2之后，可以执行用于去除第二绝缘图案INP2和第三绝缘图案INP3和/或第一导电图案CDP1的另外的剥离工艺。此后，可以在第一接触电极CNE1和第二接触电极CNE2之上形成第二绝缘层INS2。
虽然通过详细的实施方式对本公开的范围进行了描述，但是应注意的是，上述实施方式仅仅是描述性的，而不应当被认为是限制性的。本领域的技术人员应理解的是，在不背离由所附权利要求限定的本公开的范围的情况下，可以在本文中做出多种改变、替换和替代。
本公开的范围不受本说明书的详细描述的限制，并且应由所附权利要求来限定。此外，从权利要求的含义和范围以及其等同推导出的本公开的所有改变或修改应当被解释为包括在本公开的范围内。

Claims (20)

1.显示装置，包括：
像素，设置在显示区域中
其中，所述像素包括：
第一电极以及第二电极，彼此间隔开；
发光元件，设置在所述第一电极与所述第二电极之间；
第一绝缘图案，设置在所述发光元件的一区域上，使得所述发光元件的第一端和第二端暴露；
第二绝缘图案，其宽度小于所述第一绝缘图案的宽度，并且设置在所述第一绝缘图案的一区域上，使得所述第一绝缘图案的相对端暴露；
第三绝缘图案，其宽度大于所述第二绝缘图案的所述宽度，并且设置在所述第二绝缘图案上以在平面图中覆盖所述第二绝缘图案的相对端；
第一接触电极，设置在所述发光元件的所述第一端上，并且将所述第一端电连接到所述第一电极；以及
第二接触电极，设置在所述发光元件的所述第二端上，并且将所述第二端电连接到所述第二电极。
2.根据权利要求1所述的显示装置，其中，所述像素还包括第一导电图案，所述第一导电图案设置在所述第三绝缘图案上，并且与所述第一接触电极和所述第二接触电极分离。
3.根据权利要求2所述的显示装置，其中，所述第一导电图案包括与包括在所述第一接触电极和所述第二接触电极中的材料相同的材料。
4.根据权利要求1所述的显示装置，其中，所述第一接触电极的相应一端和所述第二接触电极的相应一端分别设置在所述第一绝缘图案的不同端上，且所述第二绝缘图案插置在其间，并且所述第一接触电极的所述相应一端和所述第二接触电极的所述相应一端在所述第一绝缘图案上分别具有随着分别接近所述第一电极和所述第二电极而逐渐增加的厚度。
5.根据权利要求1所述的显示装置，
其中，所述第一接触电极设置在所述发光元件的所述第一端和所述第一电极的至少一个区域上，
其中，所述第二接触电极设置在所述发光元件的所述第二端和所述第二电极的至少一个区域上，以及
其中，所述第一接触电极和所述第二接触电极设置在相同的层上。
6.根据权利要求1所述的显示装置，
其中，所述第一绝缘图案和所述第三绝缘图案中的每个均包括至少一个无机绝缘层，以及
其中，所述第二绝缘图案包括至少一个有机绝缘层。
7.根据权利要求6所述的显示装置，其中，所述第二绝缘图案的厚度大于所述第一绝缘图案和所述第三绝缘图案中的每个的厚度。
8.根据权利要求1所述的显示装置，其中，在平面图中，所述第二绝缘图案的所述相对端分别设置在与所述第一绝缘图案的所述相对端间隔开与所述第一接触电极或所述第二接触电极的厚度的两倍以上对应的距离的位置处。
9.根据权利要求1所述的显示装置，其中，所述发光元件的长度大于所述第一绝缘图案至所述第三绝缘图案中的每个的宽度，并且所述发光元件水平地设置在所述第一电极与所述第二电极之间，使得所述第一端和所述第二端分别设置在所述发光元件的、在所述发光元件的纵向方向上的相对端上。
10.根据权利要求1所述的显示装置，
其中，所述像素还包括设置在所述发光元件与所述第一绝缘图案之间的第二导电图案，以及
其中，在平面图中，所述第二导电图案的宽度小于所述第一绝缘图案的宽度，并且所述第二导电图案设置在所述第一绝缘图案内，并且与所述第一接触电极以及所述第二接触电极分离。
11.根据权利要求10所述的显示装置，其中，所述第二导电图案包括通过湿法蚀刻工艺去除的导电材料。
12.根据权利要求10所述的显示装置，其中，所述第二导电图案包括透明导电材料。
13.显示装置，包括：
像素，设置在显示区域中，
其中，所述像素包括：
第一电极和第二电极，彼此间隔开；
发光元件，设置在所述第一电极与所述第二电极之间；
第一绝缘图案，设置在所述发光元件的一区域上，使得所述发光元件的第一端和第二端暴露；
第一接触电极，设置在所述发光元件的所述第一端上，并且将所述第一端电连接到所述第一电极；以及
第二接触电极，设置在所述发光元件的所述第二端上，并且将所述第二端电连接到所述第二电极，以及
其中，所述第一接触电极的相应一端和所述第二接触电极的相应一端分别设置在所述第一绝缘图案的不同端上，以彼此间隔开，并且所述第一接触电极的所述相应一端和所述第二接触电极的所述相应一端在所述第一绝缘图案上分别具有随着分别接近所述第一电极和所述第二电极而逐渐增加的厚度。
14.根据权利要求13所述的显示装置，其中，所述第一接触电极和所述第二接触电极设置在相同的层上并且彼此面对，且所述发光元件插置在其间。
15.根据权利要求13所述的显示装置，
其中，所述像素还包括设置在所述发光元件与所述第一绝缘图案之间的导电图案，以及
其中，在平面图中，所述导电图案的宽度小于所述第一绝缘图案的宽度，并且所述导电图案设置在所述第一绝缘图案内并且与所述第一接触电极和所述第二接触电极分离。
16.根据权利要求15所述的显示装置，其中，所述导电图案包括通过湿法蚀刻工艺去除的导电材料。
17.根据权利要求15所述的显示装置，其中，所述导电图案包括透明导电材料。
18.制造显示装置的方法，包括：
在基础层上形成彼此间隔开的第一电极和第二电极；
将发光元件提供到所述基础层上，并将所述发光元件对准在所述第一电极与所述第二电极之间；
在其上设置有所述第一电极和所述第二电极以及所述发光元件的所述基础层上依次形成多个绝缘材料层；
在所述多个绝缘材料层上形成第三绝缘图案，使得所述第三绝缘图案与所述发光元件的除了所述发光元件的第一端和第二端之外的区域重叠；
通过使用所述第三绝缘图案作为掩模对所述多个绝缘材料层进行蚀刻，在所述发光元件与所述第三绝缘图案之间形成第一绝缘图案和第二绝缘图案；
另外蚀刻所述第二绝缘图案的侧壁，使得所述第二绝缘图案的宽度小于所述第一绝缘图案和所述第三绝缘图案中的每个的宽度；以及
通过将导电材料施加到在其上设置有所述第一电极和所述第二电极、所述发光元件以及所述第一绝缘图案、所述第二绝缘图案和所述第三绝缘图案的所述基础层上，来形成第一接触电极和第二接触电极，所述第一接触电极和所述第二接触电极分别将所述发光元件的所述第一端和所述第二端电连接到所述第一电极和所述第二电极。
19.根据权利要求18所述的方法，还包括：
在形成所述多个绝缘材料层之前，在其上设置有所述第一电极和所述第二电极以及所述发光元件的所述基础层上形成导电材料层；以及
在形成所述第一绝缘图案、所述第二绝缘图案和所述第三绝缘图案之后，通过使用所述第一绝缘图案、所述第二绝缘图案和所述第三绝缘图案作为掩模对所述导电材料层进行湿法蚀刻，来形成其宽度小于所述第一绝缘图案的所述宽度的导电图案。
20.根据权利要求18所述的方法，还包括：在形成所述第一接触电极和所述第二接触电极之后，去除所述第二绝缘图案和所述第三绝缘图案。
CN201980084385.5A 2018-12-20 2019-06-20 显示装置及其制造方法 Pending CN113196487A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180166401A KR102535276B1 (ko) 2018-12-20 2018-12-20 표시 장치 및 그의 제조 방법
KR10-2018-0166401 2018-12-20
PCT/KR2019/007467 WO2020130249A1 (ko) 2018-12-20 2019-06-20 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN113196487A true CN113196487A (zh) 2021-07-30

Family

ID=71102186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980084385.5A Pending CN113196487A (zh) 2018-12-20 2019-06-20 显示装置及其制造方法

Country Status (5)

Country Link
US (1) US11978834B2 (zh)
EP (1) EP3902002A4 (zh)
KR (1) KR102535276B1 (zh)
CN (1) CN113196487A (zh)
WO (1) WO2020130249A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210057891A (ko) 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220007775A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220007777A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220016419A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR20220019902A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치와 그의 제조 방법
KR20220021084A (ko) * 2020-08-12 2022-02-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220021947A (ko) * 2020-08-13 2022-02-23 삼성디스플레이 주식회사 표시 장치
KR20220026626A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220031851A (ko) * 2020-09-04 2022-03-14 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20220060074A (ko) * 2020-11-03 2022-05-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220159560A (ko) * 2021-05-25 2022-12-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220165872A (ko) * 2021-06-08 2022-12-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230043299A (ko) * 2021-09-23 2023-03-31 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300068A (zh) * 2013-07-19 2015-01-21 日亚化学工业株式会社 发光装置及其制造方法
CN106328673A (zh) * 2015-07-03 2017-01-11 三星显示有限公司 透明显示设备及制造该透明显示设备的方法
CN107579094A (zh) * 2016-07-04 2018-01-12 三星显示有限公司 具有保护性结构的显示装置
CN107610602A (zh) * 2016-07-11 2018-01-19 三星显示有限公司 像素结构、显示设备以及制造该像素结构的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
JP4914929B2 (ja) 2009-10-15 2012-04-11 シャープ株式会社 発光装置およびその製造方法
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP4814394B2 (ja) 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
KR20120138805A (ko) * 2010-03-12 2012-12-26 샤프 가부시키가이샤 발광 장치의 제조 방법, 발광 장치, 조명 장치, 백라이트, 액정 패널, 표시 장치, 표시 장치의 제조 방법, 표시 장치의 구동 방법 및 액정 표시 장치
KR101871501B1 (ko) * 2011-07-29 2018-06-27 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 조명 시스템
JP2014126753A (ja) 2012-12-27 2014-07-07 Seiko Epson Corp ヘッドマウントディスプレイ
US9773761B2 (en) 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR102123039B1 (ko) 2013-07-19 2020-06-15 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
US10153256B2 (en) * 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
KR101987196B1 (ko) 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
US10210798B2 (en) 2016-07-04 2019-02-19 Samsung Display Co., Ltd. Display device having protective structure
KR102608419B1 (ko) 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102592276B1 (ko) 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180071465A (ko) 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102559097B1 (ko) 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300068A (zh) * 2013-07-19 2015-01-21 日亚化学工业株式会社 发光装置及其制造方法
CN106328673A (zh) * 2015-07-03 2017-01-11 三星显示有限公司 透明显示设备及制造该透明显示设备的方法
CN107579094A (zh) * 2016-07-04 2018-01-12 三星显示有限公司 具有保护性结构的显示装置
CN107610602A (zh) * 2016-07-11 2018-01-19 三星显示有限公司 像素结构、显示设备以及制造该像素结构的方法

Also Published As

Publication number Publication date
WO2020130249A1 (ko) 2020-06-25
EP3902002A4 (en) 2022-09-28
US20220059739A1 (en) 2022-02-24
EP3902002A1 (en) 2021-10-27
US11978834B2 (en) 2024-05-07
KR20200077671A (ko) 2020-07-01
KR102535276B1 (ko) 2023-05-23

Similar Documents

Publication Publication Date Title
CN113196487A (zh) 显示装置及其制造方法
KR102591056B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102559097B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
EP3910676A1 (en) Display device and manufacturing method therefor
EP3893279A1 (en) Display device and manufacturing method thereof
CN113302742A (zh) 显示装置
CN112740406A (zh) 显示设备及制造其的方法
CN113330571A (zh) 发光器件及包括发光器件的显示装置
CN112913025A (zh) 发光装置和包括发光装置的显示装置
EP4027391A1 (en) Display device, and method for producing same
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
CN113169208A (zh) 显示装置
EP3937248A1 (en) Pixel, display device including same, and manufacturing method therefor
CN112543999A (zh) 显示装置及其制造方法
CN112585757A (zh) 发光器件、制造其的方法以及具有其的显示设备
CN112889154A (zh) 发光器件、制造其的方法和包括其的显示装置
KR20210115116A (ko) 표시 장치 및 표시 장치의 제조 방법
CN113169206A (zh) 发光器件和具有该发光器件的显示装置
EP3961710A1 (en) Display device and manufacturing method thereof
KR20210151285A (ko) 표시 장치
CN116745919A (zh) 显示装置和用于显示装置的制造方法
CN115666177A (zh) 显示设备及制造显示设备的方法
KR20220049685A (ko) 표시 장치 및 그 제조 방법
KR20220045593A (ko) 표시 장치 및 이의 제조 방법
CN115606012A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination