CN106328673A - 透明显示设备及制造该透明显示设备的方法 - Google Patents

透明显示设备及制造该透明显示设备的方法 Download PDF

Info

Publication number
CN106328673A
CN106328673A CN201610387651.XA CN201610387651A CN106328673A CN 106328673 A CN106328673 A CN 106328673A CN 201610387651 A CN201610387651 A CN 201610387651A CN 106328673 A CN106328673 A CN 106328673A
Authority
CN
China
Prior art keywords
electrode
insulating barrier
layer
area
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610387651.XA
Other languages
English (en)
Other versions
CN106328673B (zh
Inventor
柳春基
李炚瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106328673A publication Critical patent/CN106328673A/zh
Application granted granted Critical
Publication of CN106328673B publication Critical patent/CN106328673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种透明显示设备及其制造方法。所述显示设备包括具有使光出射的第一区域和使光透射的第二区域的像素。像素电路单元位于第一区域中并包括薄膜晶体管。无机绝缘层位于第二区域中。第一绝缘层在第一区域中覆盖像素电路单元，并在第二区域中具有暴露无机绝缘层的开口。第一电极在第一区域中位于第一绝缘层上。第一电极电连接到像素电路单元。第二绝缘层覆盖第一电极的边缘并位于形成在第一绝缘层中的开口的外部。第二电极位于第一区域中。包括发射层的中间层位于第一电极与第二电极之间。

Description

透明显示设备及制造该透明显示设备的方法
本申请要求于2015年7月3日提交到韩国知识产权局的第10-2015-0095196号韩国专利申请的优先权和权益，该韩国专利申请的公开通过引用全部包含于此。
技术领域
一个或更多个示例性实施例涉及一种显示设备，更具体地，涉及一种允许观看设置在其后面的物体的透明显示设备。
背景技术
透明显示设备可通过在其中利用透明薄膜晶体管或透明显示装置来制造。
有机发光二极管(OLED)显示设备是自发射显示设备，因此不需要诸如背光的附加光源。因此，OLED显示设备可以在低电压下被驱动并可以是质轻且薄的。这些显示器可具有优异的视角特性、对比度或响应速度等。然而，与大多数显示设备一样，OLED显示设备通常是不透明的，观看这样的显示设备通常意味着观看者不能看到显示设备后面是什么。因此，大多数OLED显示设备无法很好地适合在需要看到诸如汽车抬头显示器(HUD)和增强现实眼镜的显示设备后面是什么的情况下使用。
发明内容
一个或更多个示例性实施例包括一种具有光出射功能和透射功能的透明显示设备。
附加的方面将在下面的描述中部分地阐述，并且部分地将通过该描述而明显或者可通过实践所提出的实施例来获知。
根据一个或更多个示例性实施例，一种显示设备包括像素。像素包括使光出射的第一区域和使外部光透射通过的第二区域。像素电路单元设置在像素的第一区域中。像素电路单元包括至少一个薄膜晶体管。无机绝缘层设置在像素的第二区域中。第一绝缘层在第一区域中覆盖像素电路单元，并在第二区域中具有暴露无机绝缘层的至少一部分的开口。第一电极设置在第一绝缘层上并位于第一区域中。第一电极电连接到像素电路单元。第二绝缘层覆盖第一电极的边缘并设置在形成在第一绝缘层中的开口的外部。第二电极面对第一电极，第二电极设置在至少第一区域中。中间层设置在第一电极与第二电极之间，中间层包括发射层。
第一绝缘层可包括有机绝缘层。
第二绝缘层可包括有机绝缘层。
第二绝缘层可以以闭合环的形状覆盖第一电极的边缘。
凹凸图案可形成在第一绝缘层的上表面上。
像素电路单元的至少一部分可与第一电极叠置。
无机绝缘层可包括单层或双层。无机绝缘层可包括SiO2和/或SiNx。
薄膜晶体管可包括活性层。栅电极设置在活性层上并与活性层绝缘。第三绝缘层设置在活性层与栅电极之间。多个第四绝缘层设置在栅电极上。源电极和漏电极设置在所述多个第四绝缘层上并各自电连接到活性层。
源电极和漏电极均可以包括底电极和顶电极。底电极可包括第一导电材料，顶电极可包括第二导电材料。
第二导电材料可包括透明导电材料。
第三绝缘层可包括与无机绝缘层的材料相同的材料。
显示设备还可包括电容器，所述电容器包括：第一电容器电极，与栅电极位于同一层上；第二电容器电极，设置在所述多个第四绝缘层之间；第三电容器电极，与源电极和漏电极位于同一层上。
显示设备还可包括设置在无机绝缘层的至少一部分上的透明导电层。
第一绝缘层可覆盖透明导电层的至少一部分。
透明导电层可完全覆盖无机绝缘层的上表面。
栅电极和第一电容器电极中的每个可包括底电极。底电极可包括第一导电材料。栅电极和第一电容器电极中的每个还可以包括包含第二导电材料的顶电极。
第一导电材料和透明导电层可以包括相同的材料。
根据一个或更多个示例性实施例，一种用于制造显示设备的方法包括以下步骤：在基底上设置缓冲层；在基底的第一区域上方并在缓冲层上形成半导体层；在缓冲层或半导体层上形成第一绝缘层；在第一绝缘层上方形成第一导电层；将第一导电层图案化以形成在基底的第一区域上方的薄膜晶体管的栅电极和在基底的第一区域上方的电容器的第一电容器电极；利用栅电极用作掩模掺杂半导体层以将B离子杂质或P离子杂质掺杂到半导体层的源区或漏区中，留下半导体层的位于源区和漏区之间的未掺杂区域作为沟道区；在图案化的第一导电层上形成第二绝缘层；在第二绝缘层上形成第二导电层；将第二导电层图案化以在第一区域上方形成电容器的第二电容器电极；在第二电容器电极和第二绝缘层上方形成第三绝缘层；将第三绝缘层连同第一绝缘层和第二绝缘层一起图案化，以暴露基底的第二区域的第一绝缘层的一部分来形成无机绝缘层，并形成使源区和漏区的部分暴露的接触孔；在第三绝缘层上方形成第三导电层和第四导电层；将第三导电层和第四导电层同时图案化，以形成与源区接触的源电极、与漏区接触的漏电极，形成电容器的第三电容器电极，并且形成位于基底的焊盘区域上方的焊盘电极；在图案化的第三导电层、图案化的第四导电层和无机绝缘层上方形成第四绝缘层；将第四绝缘层图案化以暴露源电极或漏电极、焊盘电极以及无机绝缘层；在第四绝缘层上方形成接触源电极或漏电极的第五导电层；将第五导电层图案化以在基底上方形成第一电极；在第一电极与第四绝缘层的一部分上方形成第五绝缘层；将第五绝缘层图案化以仅在第一区域的一部分中产生像素限定层；在基底上方形成中间层和第二电极；通过设置包封构件来包封基底，并在基底和包封构件之间设置盖层和填充材料。
附图说明
通过下面结合附图对本发明的示例性实施例的描述，本公开的这些和/或其它方面将变得明显且更容易理解，在附图中：
图1是示出根据发明构思的示例性实施例的显示设备的示意性平面图；
图2是示出根据发明构思的示例性实施例的显示设备的一部分的剖视图；
图3是示出包括在图2的显示设备中的像素的示意性平面图；
图4是示出根据发明构思的示例性实施例的显示设备的像素的一部分和焊盘单元的一部分的剖视图；
图5是示出根据发明构思的示例性实施例的显示设备的像素的一部分和焊盘单元的一部分的剖视图；
图6是示出图5的显示设备的第一电极和像素限定层的布置的平面图；
图7至图14是示出根据发明构思的示例性实施例的制造显示设备的方法的剖视图；
图15和图16是示出包括在根据发明构思的示例性实施例的显示设备中的像素的一部分和焊盘单元的一部分的剖视图；
图17是示出根据发明构思的示例性实施例的显示设备的像素的一部分和焊盘单元的一部分的剖视图；以及
图18至图25是示出根据发明构思的示例性实施例的制造显示设备的方法的剖视图。
具体实施方式
现在将详细地参照本发明的示例性实施例，示例性实施例的示例在附图中示出，其中，同样的附图标记可在整个公开和附图中指的是同样的元件。就这一点而言，在此示出和描述的示例性实施例可具有不同的形式并不应被理解为局限于示出的和描述的确切的方式。
因为发明构思可具有各种修改和若干实施例，所以示例性实施例示出在附图中并将详细地进行描述。将参照以下详细描述的示例性实施例和附图一起来详细地说明方面、特征以及其实现方法。然而，实施例可具有各种不同的形式并不应理解为局限于在此所阐述的描述。
将理解的是，尽管可在此使用术语“第一”、“第二”等来描述各种组件，但是这些组件不应被这些术语限制。这些术语仅用于将一个组件与另一组件区分开。
还将理解的是，当诸如层、区域或组件的元件被称作“连接”或“结合”到另一元件时，该元件可直接连接或结合到另一元件，或者可利用之间的中间元件而间接地连接或结合到另一元件。
此外，在附图中，为了方便描述，会夸大或缩小元件的尺寸。
图1是示出根据发明构思的示例性实施例的显示设备1的示意性平面图。图2是示出根据发明构思的示例性实施例的显示设备1的一部分的剖视图。
参照图1和图2，根据发明构思的示例性实施例的显示设备1包括基底10和形成在基底10的显示区域DA中的显示单元20。焊盘单元PA邻近于显示区域DA形成在基底10的非显示区域NA中。显示设备1可以是有机发光二极管(OLED)显示设备。
显示单元20包括多个像素PX。每个像素PX包括第一区域100和第二区域200。显示的图像形成在第一区域100(光从第一区域100出射)中，环境光透射通过第二区域200。环境光透射通过基底10和显示单元20。透射通过基底10和显示单元20的环境光可保持相对不变，因此设置在显示设备1后面的物体通过基底10和显示单元20会是可见的。
多个像素PX可以在行方向和列方向上以矩阵形式布置，尽管像素可以交替地交错。像素PX被布置成使得第一区域100和第二区域200具有在一个方向上交替地重复的图案。因此，第一区域100和第二区域200在一个方向上以预定的间隔规则地布置在显示单元20中。
显示单元20形成为使得环境光透射通过显示单元20，看着显示单元的用户可观看到基底10后面的物体。根据本发明的示例性实施例，示出了显示单元20的图像显示在基底10的“A”方向上的顶发射型显示设备，但是本发明不局限于此。例如，示例性实施例还可应用到在基底10的“B”方向上显示显示单元20的图像的底发射型显示设备以及在基底10的“A”和“B”两个方向上显示显示单元20的图像的双发射型显示设备。
例如，根据本发明的示例性实施例，每个像素PX包括在其中形成图像的第一区域100和外部光透射所通过的第二区域200，从而用户可观看由显示单元20形成的图像和/或在显示设备1后面的物体。
根据本发明的示例性实施例，在显示设备1中，薄膜晶体管、电容器或发光器件等不设置在像素PX的第二区域200中，从而第二区域200中的外部光的透射率(透射比)会增大，使得环境光通过显示设备1的透射率增大。此外，可防止由于薄膜晶体管、电容器或发光器件等的干扰而导致的透射的图像的失真。
基底10可通过包封构件包封。包封构件可以是利用包封材料结合到基底10的包封基底或者是具有无机材料和有机材料交替堆叠在基底10上的结构的包封薄膜。吸湿剂或填充材料等可被包括在基底10与包封构件之间。填充材料可包括硅等。
图3是示出包括在根据发明构思的示例性实施例的显示设备1中的像素PX的示意性平面图。
参照图3，每个像素PX包括使光从其出射的第一区域100和与第一区域100相邻且使环境光透射通过的第二区域200。用户可通过第二区域200观看外部物体。例如，显示设备可以是透明显示器。
发射不同颜色的光的第一子像素SP1、第二子像素SP2和第三子像素SP3可布置在第一区域100中。第一子像素SP1、第二子像素SP2和第三子像素SP3可分别发射红光、绿光和蓝光。然而，本发明不局限于此，只要形成白光，就可使用任何颜色组合。另外，三个或更多的子像素或者三个或更少的子像素可以设置在第一区域100中。子像素均可以具有相同或不同的尺寸。
第一子像素SP1、第二子像素SP2和第三子像素SP3可分别经由第一像素电路单元PC1、第二像素电路单元PC2和第三像素电路单元PC3来驱动。
第一像素电路单元PC1、第二像素电路单元PC2和第三像素电路单元PC3可布置为使得第一像素电路单元PC1的至少一部分、第二像素电路单元PC2的至少一部分和第三像素电路单元PC3的至少一部分各自与分别包括在第一子像素SP1、第二子像素SP2和第三子像素SP3中的第一电极121(见图4)叠置。
以上布置可适合于第一电极121(见图4)是反射电极且第二电极125(见图4)是透明电极或半透明电极的结构，例如，适合于顶发射型显示设备。因为第一像素电路单元PC1、第二像素电路单元PC2和第三像素电路单元PC3设置在基底10与第一电极121之间，所以不需要用于设置第一像素电路单元PC1、第二像素电路单元PC2和第三像素电路单元PC3的额外的空间，因此可增大显示设备的开口率。
然而，本发明不局限于这种特定的布置。根据本发明的示例性实施例的显示设备可以是第一电极包括透明或半透明电极且第二电极包括反射电极的底发射型显示设备。在这种情况下，像素电路单元可设置为不与第一电极叠置，使得发射的光的路径不被中断。
在第二区域200中，不需要设置诸如反射电极或线的包括不透明材料的元件，例如，可以仅设置透明绝缘层。第二区域200可由穿过每个像素PX的边缘区域的不透明的线来划分。
尽管第一子像素SP1、第二子像素SP2和第三子像素SP3的第二区域在图3中示出为单个区域，但是本发明不局限于此特定布置。第一子像素SP1、第二子像素SP2和第三子像素SP3中的任何两个相邻子像素的第二区域可以仅彼此连接为一个区域。
图4是示出根据发明构思的示例性实施例的显示设备1的像素的一部分和焊盘单元的一部分的剖视图。
参照图4，根据本发明的示例性实施例的显示设备1的像素PX设置在基底10上，像素PX包括使光从其出射的第一区域100和使环境光透射通过的第二区域200。像素限定层21有助于限定像素PX。
缓冲层11可以设置在基底10上。包括至少一个薄膜晶体管TFT和至少一个电容器CAP的像素电路单元以及发光器件EL设置在第一区域100中的缓冲层11上。像素电路单元的至少一部分与发光器件EL叠置。
薄膜晶体管TFT包括活性层211、与活性层211绝缘的栅电极214以及各自电连接到活性层211的源电极219a和漏电极219b。活性层211包括源区211a、漏区211b和设置在其间的沟道区211c。源电极219a包括第一源电极217a和第二源电极218a。漏电极219b包括第一漏电极217b和第二漏电极218b。
第一绝缘层13可以设置在活性层211与栅电极214之间。第二绝缘层15和第三绝缘层17可以设置在栅电极214和源电极219a之间以及栅电极214和漏电极219b之间。
电容器CAP包括与栅电极214在同一层上的第一电容器电极314、设置在第二绝缘层15与第三绝缘层17之间的第二电容器电极316以及与源电极219a和漏电极219b在同一层上的第三电容器电极319。第三电容器电极319包括第三电容器底电极317和第三电容器顶电极318。
第二绝缘层15可设置在第一电容器电极314与第二电容器电极316之间，第三绝缘层17可设置在第二电容器电极316与第三电容器电极319之间。
发光器件EL包括第一电极121、面对第一电极121的第二电极125以及设置在第一电极121与第二电极125之间并包括有机发射层的中间层123。第一电极121设置在第四绝缘层19上，并电连接到源电极219a或漏电极219b(在图4的示例性实施例中连接到源电极219a)。第一电极121的边缘被像素限定层21覆盖。
中间层123可以包括发光的有机发射层。中间层123可设置在第一电极121与第二电极125之间。
无机绝缘层113设置在第二区域200中的缓冲层11上。从第一区域100延伸的中间层123和第二电极125可以设置在无机绝缘层113上。无机绝缘层113的边缘被第四绝缘层19和像素限定层21覆盖。
作为外部驱动器的连接端子的焊盘电极419设置在焊盘单元PA中。焊盘电极419形成在第三绝缘层17上并包括第一焊盘电极417和第二焊盘电极418。
如图4中示出的显示设备1所示，像素包括第一区域100和使环境光透射通过的第二区域200，因此，显示设备1可以是透明显示设备。
图5是示出根据发明构思的示例性实施例的显示设备2的像素的一部分和焊盘单元的一部分的剖视图。图1至图3中示出的元件也可应用到图5的显示设备2。
参照图5，显示设备2的像素PX设置在基底10上并包括使光从其出射的第一区域100和使环境光透射通过的第二区域200。多个的第一绝缘层13、第二绝缘层15、第三绝缘层17和第四绝缘层19在第一区域100中。发光器件EL设置在第一区域100中的第一绝缘层13、第二绝缘层15、第三绝缘层17和第四绝缘层19上。像素电路单元设置在第一区域100中的发光器件EL下。第二区域200与第一区域100的一侧相邻。无机绝缘层113设置在第二区域200中的缓冲层11上。第一绝缘层13、第二绝缘层15和第三绝缘层17没有设置在第二区域200的无机绝缘层113上。形成在第四绝缘层19中的开口OP2(见图12)处于第二区域200中使得第四绝缘层19覆盖无机绝缘层113的一个或更多个边缘，同时使无机绝缘层113的一部分暴露且没有被第四绝缘层19覆盖。
缓冲层11可以设置在基底10上。像素电路单元包括设置在第一区域100中的缓冲层11上的至少一个薄膜晶体管TFT和至少一个电容器CAP。发光器件EL也设置在第一区域100中的缓冲层11上。像素电路单元的至少一部分与发光器件EL叠置。
薄膜晶体管TFT包括活性层211、与活性层211绝缘的栅电极214以及各自电连接到活性层211的源电极219a和漏电极219b。源电极219a包括第一源电极217a和第二源电极218a。漏电极219b包括第一漏电极217b和第二漏电极218b。
第一绝缘层13可以设置在活性层211与栅电极214之间。第二绝缘层15和第三绝缘层17可以都设置在栅电极214与源电极219a之间以及栅电极214与漏电极219b之间。
电容器CAP包括与栅电极214设置在同一层上的第一电容器电极314。电容器CAP还包括设置在第二绝缘层15与第三绝缘层17之间的第二电容器电极316以及与源电极219a和漏电极219b设置在同一层上的第三电容器电极319。第三电容器电极319包括第三电容器底电极317和第三电容器顶电极318。
第二绝缘层15可设置在第一电容器电极314与第二电容器电极316之间。第三绝缘层17可设置在第二电容器电极316与第三电容器电极319之间。
发光器件EL包括第一电极121、面对第一电极121的第二电极125以及设置在第一电极121与第二电极125之间的中间层123。中间层123包括有机发射层。第一电极121设置在覆盖像素电路单元的第四绝缘层19上，并电连接到源电极219a或漏电极219b(在图5中第一电极121示出为电连接到源电极219a)。第一电极121的边缘被像素限定层21覆盖。
图6是示出根据本发明的示例性实施例的第一电极121和像素限定层21的布置的平面图。像素限定层21不是形成在整个第四绝缘层19上方，而是以闭合环形状仅覆盖第一电极121的边缘，并可仅仅形成在第四绝缘层19的一部分上。例如，像素限定层21仅仅形成在第一区域100的一部分中，而像素限定层21不形成在第二区域200中。尽管像素限定层21在图6中示出为具有可被认为是矩形环状形状的闭合环形状，但是本发明不局限于此特定的布置。尽管图6中示出了沿第一电极121的边缘具有均匀宽度的像素限定层21，但是本发明不局限于此特定的布置。例如，像素限定层21的在第一电极121的一个侧部处的边缘上的宽度可大于或小于像素限定层21的在第一电极121的另一侧部的边缘上的宽度。
第一电极121可包括反射电极，并可包括包含例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的化合物的反射层以及形成在反射层上的透明或半透明电极层。对于每个子像素可以形成具有岛形的第一电极121。
第二电极125可包括透明或半透明电极，并可包括Ag、Al、Mg、Li、Ca、Cu、LiF/Ca、LiF/Al、MgAg、和CaAg中的至少一种。第二电极125可包括具有几纳米至几十纳米的厚度的膜。第二电极125可电连接到包括在显示设备2中的所有像素。
中间层123可设置在第一电极121与第二电极125之间。中间层123包括发光的有机发射层。空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的至少一个还可设置在中间层123中。然而，本发明不局限于此特定的布置，其它各种功能层还可以设置在第一电极121与第二电极125之间。
有机发射层可发射红光、绿光和/或蓝光。然而，有机发射层可以选择性地或附加地发射白光或可用来显示图像的其它颜色。根据一个示例性方法，有机发射层可具有发射红光的发光材料、发射绿光的发光材料和发射蓝光的发光材料堆叠为形成白光的结构，或者可具有发射红光的发射材料、发射绿光的发射材料和发射蓝光的发射材料混合成形成白光的结构。
作为示例描述了红颜色、绿颜色和蓝颜色的发射，本发明不局限于这些特定的颜色。例如，只要发射白光，可使用除了上述红颜色、绿颜色和蓝颜色的组合之外的各种颜色的组合。
根据本发明的示例性实施例的显示设备2可以是图像形成在第二电极125的一侧的顶发射型显示设备，包括薄膜晶体管TFT等的第一、第二和第三像素电路单元PC1、PC2和PC3(图3)可设置在基底10与第一电极121之间。
无机绝缘层113设置在第二区域200中的缓冲层11上。无机绝缘层113设置在缓冲层11上。无机绝缘层113的边缘被第四绝缘层19覆盖。例如，无机绝缘层113设置在第二区域200内的缓冲层11上。开口形成在第四绝缘层19中，用于暴露第二区域200内的无机绝缘层113的至少一部分。从第一区域100延伸的中间层123和第二电极125可以设置在无机绝缘层113上。设置在第二区域200中的中间层123可不包括有机发射层。第二电极125可包括形成在与第二区域200对应的位置处的透射窗TW。
无机绝缘层113可以是包括SiO2和/或SiNx的单层或者双层，并可包括与第一绝缘层13相同的材料。关于根据示例性实施例的显示设备2，当设置在第二区域200中的无机绝缘层113包括单层时，可以使可能发生在具有不同折射率的层之间的界面处的界面反射最小化，从而增大显示设备2的透射率。
尽管在图5中中间层123和第二电极125示出为设置在第二区域200中，但是中间层123和第二电极125可不设置在第二区域200中，在这种情况下，可进一步增大第二区域200的透射率。
作为外部驱动器的连接端子的焊盘电极419设置在焊盘单元PA中。焊盘电极419可形成在第三绝缘层17上，焊盘电极419包括第一焊盘电极417和第二焊盘电极418。
第二焊盘电极418的边缘被第四绝缘层19覆盖。第二焊盘电极418防止第一焊盘电极417暴露于湿气和氧，从而防止焊盘单元PA的劣化并提高焊盘单元PA的可靠性。
尽管没有示出，但是盖层可以附加地设置在第二电极125上。盖层可具有包括包含有机材料和/或无机材料的单一材料的单层结构，或者可具有包括具有不同折射率的各种材料的多层结构。
第一绝缘层13、第二绝缘层15和第三绝缘层17可以是无机绝缘层。第四绝缘层19和像素限定层21可以是有机绝缘层。
根据图5中示出的显示设备2，作为有机绝缘层的像素限定层21仅设置在第一区域100中，而不设置在第二区域200中。
根据图4中示出的显示设备1，第四绝缘层19和像素限定层21覆盖无机绝缘层113的边缘。因为两个有机绝缘层(例如，第四绝缘层19和像素限定层21)在第二区域200中沿开口OP1和OP2的侧表面设置，所以锥角增大。因此，在无机绝缘层113的边缘的区域X中的第四绝缘层19和像素限定层21之间发生脱落，台阶覆盖率降低，并在第二电极125中产生裂纹。诸如存在于基底10和包封构件之间的填充材料的外来物质可由于毛细作用而通过在第二区域200中的第二电极125中的裂纹渗透到第一区域100的有机发射层中。因此，可能在第一区域100的发光器件EL中产生非发射区域。
例如，根据图5的显示设备2，只有作为有机绝缘层的第四绝缘层19覆盖无机绝缘层113的边缘。因此，第二区域200的开口OP2的侧表面的锥角减小为小于图4中示出的显示设备1的开口的侧表面的锥角。因此，第二区域200中的台阶覆盖率提高，从而防止第二电极125中的裂纹，结果，还可防止外来物质渗透到有机发射层中。
图7至图14是示出根据本发明的示例性实施例的制造图5中示出的显示设备2的方法的剖视图。
图7是第一掩模工艺的剖视图。这里，在基底10上设置缓冲层11，在缓冲层11上形成半导体层。然后，将半导体层图案化以形成薄膜晶体管TFT的活性层211。
基底10可包括玻璃或塑料。缓冲层11防止杂质元素通过基底10的渗透并使基底10的表面平面化。缓冲层11可形成为单层或者形成为多层。缓冲层11的(多个)层可包括诸如氮化硅(SiNx)和/或氧化硅(SiOx)的无机材料。
半导体层可包括各种材料。例如，半导体层可包括诸如非晶硅或晶体硅的无机半导体材料。可选择地，半导体层可包括氧化物半导体或有机半导体材料。
图8是示出第二掩模工艺的剖视图。在图7中示出的第一掩模工艺的所得物上形成第一绝缘层13，在第一绝缘层13上形成第一导电层，然后将第一导电层图案化。因此，在第一区域100中形成薄膜晶体管TFT的栅电极214和电容器CAP的第一电容器电极314，并且在第二区域200中形成金属图案114。
第一绝缘层13可包括无机绝缘层。第一绝缘层13可包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZrO2、BST和/或PZT作为单层或作为多层。
用B或P离子杂质对图8中示出的第二掩模工艺的结构进行掺杂。因此，将活性层211制成包括掺杂有离子杂质的源区211a和漏区211b以及设置在源区211a与漏区211b的之间的沟道区211c。
第一导电层可包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)作为单层或作为多层。第一导电层可包括例如Mo/Al/Mo结构或Ti/Al/Ti结构的三层。
图9是示出第三掩模工艺的剖视图。在图8的第二掩模工艺的所得物上形成第二绝缘层15，在第二绝缘层15上形成第二导电层并随后将其图案化。因此，形成电容器CAP的第二电容器电极316。
第二绝缘层15可包括无机绝缘层。第二绝缘层15可包括包含SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZrO2、BST和/或PZT的至少一个绝缘层，第二绝缘层可以为单层或可包括多层。
第二导电层可包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)，第二导电层可以是单层或者可包括多层。第二导电层可包括例如Mo/Al/Mo结构或Ti/Al/Ti结构的三层。
图10是示出第四掩模工艺的剖视图。在第三掩模工艺的所得物上形成第三绝缘层17，将第一绝缘层13、第二绝缘层15和第三绝缘层17图案化。因此，在第一绝缘层13、第二绝缘层15和第三绝缘层17中形成接触孔H1和H2暴露活性层211的源区211a和漏区211b的部分。在第二绝缘层15和第三绝缘层17中形成开口OP1暴露金属图案114。在第二区域中，金属图案114与活性层211分隔开，并且金属图案114设置为与活性层211紧邻。
第三绝缘层17可包括无机绝缘层。第三绝缘层17可包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZrO2、BST和/或PZT。第三绝缘层17可以是单层或者第三绝缘层17可包括多层。
图11是示出第五掩模工艺的剖视图。在图10的第四掩模工艺的所得物上连续地形成第三导电层和第四导电层，并将第三导电层和第四导电层同时图案化。因此，在第一区域100中形成薄膜晶体管TFT的源电极219a和漏电极219b以及电容器CAP的第三电容器电极319。从第二区域200去除金属图案114，形成与金属图案114对应的无机绝缘层113。尽管第一绝缘层13被图案化为形成图11中示出的无机绝缘层113，但是本发明不局限于此布置。在没有将第一绝缘层13图案化的情况下，第一绝缘层13的设置在第二区域200中的部分可用作无机绝缘层113。在焊盘单元PA中形成焊盘电极419。
第三导电层可包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)，和/或它们的合金，并且第三导电层可以是单层或者可包括多层。
第四导电层可包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和/或氧化铝锌(AZO)的透明导电氧化物。
源电极219a包括由第三导电层的一部分形成的第一源电极217a和由第四导电层的一部分形成的第二源电极218a。漏电极219b包括由第三导电层的一部分形成的第一漏电极217b和由第四导电层的一部分形成的第二漏电极218b。第三电容器电极319包括由第三导电层的一部分形成的第三电容器底电极317和由第四导电层的一部分形成的第三电容器顶电极318。焊盘电极419包括由第三导电层的一部分形成的第一焊盘电极417和由第四导电层的一部分形成的第二焊盘电极418。
第二源电极218a、第二漏电极218b、第三电容器顶电极318和第二焊盘电极418可分别作为用于第一源电极217a、第一漏电极217b、第三电容器底电极317和第一焊盘电极417的保护层。
由于第三导电层和第四导电层在同一掩模工艺中被图案化，所以第一源电极217a、第一漏电极217b、第三电容器底电极317和第一焊盘电极417可与第二源电极218a、第二漏电极218b、第三电容器顶电极318和第二焊盘电极418分别具有相同的蚀刻表面。然而，本发明不局限于此特定的构造。例如，第三导电层和第四导电层可以在单独的工艺中被图案化。
图12是示出第六掩模工艺的剖视图。在图11的第五掩模工艺的所得物上形成第四绝缘层19，并将第四绝缘层19图案化。因此，在第四绝缘层19中形成暴露薄膜晶体管TFT的源电极219a的一部分的通孔H3。也在第四绝缘层19中形成暴露第二区域200的无机绝缘层113的一部分的开口OP2。也在第四绝缘层19中形成暴露焊盘单元PA的焊盘电极419的一部分的开口OP3。例如，第四绝缘层19覆盖包括第一区域100的薄膜晶体管TFT和电容器CAP的像素电路单元，并包括暴露第二区域200的无机绝缘层113的至少一部分的开口OP2。
第四绝缘层19可包括有机绝缘层，并可以是单层或者可以包括多层。例如，第四绝缘层19可包括诸如PMMA或PS的常用聚合物。第四绝缘层19可以选择性地或附加地包括具有酚基的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇聚合物和/或它们的混合物。例如，第四绝缘层19可包括聚酰亚胺、聚酰胺或丙烯酸树脂。
因为开口OP1和OP2形成在第二区域200中，所以第二区域200的透光率可以增大。
图13是示出第七掩模工艺的剖视图。在图12的第六掩模工艺的所得物上形成第五导电层。将第五导电层图案化以在第一区域100中形成发光器件EL的第一电极121。第一电极121通过通孔H3电连接到源电极219a，并设置为使得第一电极121的至少一部分与薄膜晶体管TFT和电容器CAP叠置。
第五导电层可包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的化合物等的反射层以及形成在反射层上的透明或半透明电极层。
图14是示出第八掩模工艺的剖视图。在图13的第七掩模工艺的所得物上形成第五绝缘层，并将第五绝缘层图案化以在第一区域100中形成像素限定层21。第五绝缘层覆盖第一电极121的一个或更多个边缘并被图案化成岛形。因此，像素限定层21覆盖在每个像素的第一区域100中的第一电极121的边缘，并以闭合环形状形成在第四绝缘层19上。像素限定层21没有形成在第四绝缘层19的形成在第二区域200中的开口OP2中，而是形成在开口OP2的外部。根据图14中示出的方法，第四绝缘层19的形成有开口OP2的蚀刻表面与像素限定层21的邻近开口OP2的蚀刻表面彼此不对应。相反地，像素限定层21在朝向第一电极121的方向上远离开口OP2而设置。然而，本发明不局限于此特定的布置，还可以包括像素限定层21设置在开口OP2中的结构，例如，第四绝缘层19的形成有开口OP2的蚀刻表面与像素限定层21的在开口OP2(靠近开口OP2)处的蚀刻表面彼此对应的结构。
第五绝缘层可包括有机绝缘层，并且可以或是单层或可包括多层。
通过将像素限定层21仅设置在第一区域100的一部分中而不设置在第二区域200的开口OP2中，可减少包括有机绝缘材料的像素限定层21的排气并可防止在第二区域200的第二开口OP2的侧表面处的锥角的增大。当锥角减小时，第二区域200的台阶覆盖率增大，从而防止第二电极125中的裂纹。
接下来，在基底10上形成中间层123(见图5)和第二电极125(见图5)，可利用包封构件来包封基底10。可在基底10和包封构件之间设置盖层和填充材料。
图15和图16是示出包括在根据发明构思的示例性实施例的显示设备3中的像素的一部分和焊盘单元的一部分的剖视图。显示设备3还可包括图1至图3中示出的一些或所有特征。
参照图15，根据本发明的示例性实施例，显示设备3可包括设置在基底10上的像素PX。像素包括使光从其出射的第一区域100和使环境光透射通过的第二区域200。
第四绝缘层19a覆盖包括第一区域100中的薄膜晶体管TFT和电容器CAP的像素电路单元，并覆盖第二区域200中的无机绝缘层113的边缘。例如，第四绝缘层19a包括暴露第二区域200中的无机绝缘层113的一部分的开口。第四绝缘层19a覆盖焊盘单元PA的第二焊盘电极418的一个或更多个边缘。
凹凸图案形成在第四绝缘层19a的上表面上。可利用任意适当的技术形成凹凸图案。例如，在图13的第七掩模工艺中形成第一电极121时，可在去除残留在第一电极121上的光致抗蚀剂PR之前通过利用灰化操作在第四绝缘层19a中形成凹凸图案。凹凸图案可包括凹入的槽，槽可具有圆形形状、方形形状或其它形状。
在第二区域200中，通过在第四绝缘层19a中形成凹凸图案，使由于产生在第二电极125中的裂纹造成的外来物质可从第二区域200渗透到第一区域100的有机发射层中所沿的距离增加，因此可最小化或防止外来物质的渗透。即使当第二区域的台阶覆盖率差时，这也会是真实的。
可以假设上面没有详细描述的图15和图16的元件与图5的显示设备2的相应元件类似或相同，因此将不重复对它们的描述。
图17是示出根据发明构思的示例性实施例的显示设备4的像素的一部分和焊盘单元的一部分的剖视图。图17的显示设备4可共用与图1至图3中示出的方式一样的一个或更多个元件。
参照图17，根据本发明的示例性实施例的显示设备4可包括设置在基底10上的像素PX。像素PX可包括使光从其出射的第一区域100和使环境光透射通过的第二区域200。
在第一区域100中，包括至少一个薄膜晶体管TFT和至少一个电容器CAP的像素电路单元设置在缓冲层11上。发光器件EL也被包括在第一区域100的像素电路单元中。薄膜晶体管TFT包括活性层211、与活性层211绝缘的栅电极214、源电极219a以及漏电极219b。源电极219a和漏电极219b电连接到活性层211。栅电极214包括第一栅电极212和第二栅电极213。源电极219a包括第一源电极217a和第二源电极218a。漏电极219b包括第一漏电极217b和第二漏电极218b。电容器CAP包括第一电容器电极314、第二电容器电极316和第三电容器电极319。第一电容器电极314包括第一电容器底电极312和第一电容器顶电极313。第三电容器电极319包括第三电容器底电极317和第三电容器顶电极318。
无机绝缘层113设置在第二区域200中的缓冲层11上，透明导电层122可设置在无机绝缘层113上。
透明导电层122覆盖无机绝缘层113的整个上表面，并可以用作在去除形成在第二区域200中的第二绝缘层15和第三绝缘层17的蚀刻操作期间防止无机绝缘层113被蚀刻的抗蚀层。透明导电层122可包括透明导电材料。
无机绝缘层113和透明导电层122的边缘区域可被从第一区域100延伸的第四绝缘层19覆盖。透明导电层122的被作为有机绝缘层的第四绝缘层19覆盖的边缘区域可设置在第四绝缘层19与无机绝缘层113之间。设置在无机绝缘层113与第四绝缘层19之间的透明导电层122可增大层之间的粘合力，从而防止第四绝缘层19的脱落。因此，可进一步提高第二区域200的台阶覆盖率以防止第二电极125中的裂纹，结果，也可防止外来物质渗透到有机发射层中。
可假设图17中没有讨论的其它元件与上面针对图5的显示设备2讨论的相应元件类似或者相同，因此，将不重复对它们的描述。
图18至图25是示出根据本发明的示例性实施例的制造显示设备的方法的剖视图。以下将不重复对上面参照图7至图14讨论的元件和特征的描述。
图18是示出第一掩模工艺的剖视图。在基底10上设置缓冲层11，在缓冲层11上形成半导体层。然后将半导体层图案化以形成薄膜晶体管TFT的活性层211。
图19是示出第二掩模工艺的剖视图。在图18的第一掩模工艺的所得物上形成第一绝缘层13。在第一绝缘层13上连续地形成第一导电层和第二导电层，然后将第一导电层和第二导电层图案化。因此，在第一区域100中形成薄膜晶体管TFT的栅电极214和电容器CAP的第一电容器电极314，并且在第二区域200中形成金属图案124。
栅电极214包括由第一导电层的一部分形成的第一栅电极212和由第二导电层的一部分形成的第二栅电极213。第一电容器电极314包括由第一导电层的一部分形成的第一电容器底电极312和由第二导电层的一部分形成的第一电容器顶电极313。金属图案124包括由第一导电层的一部分形成的下金属122和由第二导电层的一部分形成的上金属123。
第一绝缘层13可包括无机绝缘层并可以是单层或者可包括多层。
用B或P离子杂质来掺杂图19的第二掩模工艺的结构。因此，活性层211包括掺杂有离子杂质的源区211a和漏区211b以及在源区211a与漏区211b之间的沟道区211c。
第一导电层可包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和/或氧化铝锌(AZO)的透明导电氧化物。
第二导电层可包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)或者作为单层或者在多层中。第二导电层可包括例如Mo/Al/Mo结构或Ti/Al/Ti结构的三层。
图20是示出第三掩模工艺的剖视图。在图19的第二掩模工艺的所得物上形成第二绝缘层15。在第二绝缘层15上形成第三导电层，然后将第三导电层图案化。因此，在第一区域100中形成电容器CAP的第二电容器电极316。
第二绝缘层15可包括或者作为单层或者作为多层的无机绝缘层。
第三导电层可包括与第二导电层的材料相同的材料，第三导电层也可具有或者单层结构或者多层结构。
图21是示出第四掩模工艺的剖视图。在图20的第三掩模工艺的所得物上形成第三绝缘层17。然后将第一绝缘层13、第二绝缘层15和第三绝缘层17图案化。因此，在第一绝缘层13、第二绝缘层15和第三绝缘层17中形成接触孔H1和H2暴露第一区域100中的活性层211的源区211a和漏区211b的一部分。在第二区域200中形成开口OP1暴露金属图案124。第二区域200与活性层211的一侧分隔开。
第三绝缘层17可包括无机绝缘层，并且第三绝缘层17可包括或者单层或者多层。
图22是示出第五掩模工艺的剖视图。在图21的第四掩模工艺的所得物上连续地形成第四导电层和第五导电层。将第四导电层和第五导电层同时图案化。因此，在第一区域100中形成薄膜晶体管TFT的源电极219a和漏电极219b以及电容器CAP的第三电容器电极319。在第二区域200中，去除金属图案124的上金属123，并且仅下金属122保留。下金属122形成为透明导电层122，将透明导电层122下的第一绝缘层13图案化以形成无机绝缘层113。尽管在图22中将第一绝缘层13图案化以形成无机绝缘层113，但是本发明不局限于此特定的构造。在没有将第一绝缘层13图案化的情况下，第一绝缘层13的设置在第二区域200中的部分可用作无机绝缘层113。在焊盘单元PA中设置焊盘电极419。
第四导电层可包括与第二导电层的材料相同的材料。第四导电层可包括或者单层或者多层。第五导电层可包括至少与第一导电层类似的透明导电氧化物。
第二源电极218a、第二漏电极218b、第三电容器顶电极318和第二焊盘电极418可分别用作第一源电极217a、第一漏电极217b、第三电容器底电极317和第一焊盘电极417的保护层。
图23是示出第六掩模工艺的剖视图。在图22的第五掩模工艺的所得物上形成第四绝缘层19。然后将第四绝缘层19图案化。因此，在第四绝缘层19中形成暴露薄膜晶体管TFT的源电极219a的一部分的通孔H3、暴露第二区域200的透明导电层122的开口OP2以及暴露焊盘单元PA的焊盘电极419的开口OP3。
第四绝缘层19可包括有机绝缘层并可具有或者单层或者多层。
通过在第二区域200中形成开口OP1和开口OP2，第二区域200的透光率可增大。
图24是示出第七掩模工艺的剖视图。在图23的第六掩模工艺的所得物上形成第六导电层。将第六导电层图案化以形成第一区域100中的发光器件EL的第一电极121。第一电极121经由通孔H3电连接到源电极219a。第一电极121的至少一部分与薄膜晶体管TFT和电容器CAP叠置。
第六导电层可包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或这些物质的化合物等的反射层以及可形成在反射层上的透明或半透明电极层。
图25是示出第八掩模工艺的剖视图。在图24的第七掩模工艺的所得物上形成第五绝缘层。将第五绝缘层图案化以在第一区域100中形成像素限定层21。像素限定层21覆盖第一电极121的一个或更多个边缘。
与第四绝缘层19类似，第五绝缘层可包括有机绝缘层并可具有或者单层或者多层。
通过将像素限定层21仅设置在第一区域100的一部分中而不设置在第二区域200的开口OP2内，可减少包括有机绝缘材料的像素限定层21的排气，并可防止在第二区域200的第二开口OP2的侧表面处的锥角的增大。当锥角减小时，第二区域200的台阶覆盖率增大，因此可防止第二电极125中的裂纹。
接下来，在基底10上形成中间层123(见图17)和第二电极125(见图17)。可以随后利用包封构件来包封基底10。可在基底10与包封构件之间设置盖层和填充材料。
根据本发明的示例性实施例，像素PX包括使外部光透射通过的第二区域200。第二区域200形成在第一区域100的设置有发光的发光器件的一侧处。因此，可实现透视的显示设备。
根据本发明的示例性实施例，在显示设备中，像素PX的像素限定层仅设置在第一区域100的一部分中。像素限定层没有设置在第二区域200中的无机绝缘层的边缘处。因此，可提高第二区域200的台阶覆盖率，从而防止第二区域200中的有机绝缘层的脱落和第二电极中的裂纹。
此外，根据本发明的示例性实施例，在显示设备中，凹凸图案形成在像素PX的第二区域200中的有机绝缘层的上表面上。例如，凹凸图案可形成在覆盖第二区域200的无机绝缘层的有机绝缘层的上表面上。因此，即使当由于第二区域200的差的台阶覆盖率而导致在第二区域200的第二电极中产生裂纹时，也可使外来物质(例如，填充材料)经第二电极中产生的裂纹渗透到第一区域100的发射层所沿的距离增大。通过增大此距离，更少的外来物质可能污染有机发射层。
另外，根据本发明的示例性实施例，因为透明导电层设置在第二区域200中的无机绝缘层上，所以可增大无机绝缘层与有机绝缘层之间的粘合力。可由此实现具有增大的透射率的透视显示设备。
尽管参照上述示例性实施例描述了栅电极形成在活性层上的顶栅极型薄膜晶体管TFT，但是本发明不局限于此特定的构造，栅电极也可设置在活性层下。
根据发明构思的示例性实施例，可实现具有增大的透光率的透明显示设备。
应当理解的是，在此描述的示例性实施例应仅以描述性意义考虑，而不应理解为将本发明限制于所描述的特征。
尽管在此已参照附图描述了本发明的一个或更多个示例性实施例，但本领域普通技术人员将理解的是，在不脱离本公开的精神和范围的情况下，可在其中做出形式上和细节上的各种改变。

Claims (23)

1.一种显示设备，所述显示设备包括：
像素，包括使光出射的第一区域和使环境光透射通过的第二区域；
像素电路单元，设置在所述像素的所述第一区域中并包括至少一个薄膜晶体管；
无机绝缘层，设置在所述像素的所述第二区域中；
第一绝缘层，在所述第一区域中覆盖所述像素电路单元，并且在所述第二区域中具有暴露所述无机绝缘层的至少一部分的开口；
第一电极，设置在所述第一绝缘层上并且位于所述第一区域中，其中，所述第一电极电连接到所述像素电路单元；
第二绝缘层，覆盖所述第一电极的一个或更多个边缘，所述第二绝缘层设置在形成在所述第一绝缘层中的所述开口的外部；
第二电极，设置所述在第一区域中；以及
中间层，设置在所述第一电极与所述第二电极之间，所述中间层包括发射层。
2.根据权利要求1所述的显示设备，其中，所述第一绝缘层包括有机绝缘层。
3.根据权利要求1所述的显示设备，其中，所述第二绝缘层包括有机绝缘层。
4.根据权利要求1所述的显示设备，其中，所述第二绝缘层随着所述第二绝缘层覆盖所述第一电极的所述一个或更多个边缘而具有闭合环的形状。
5.根据权利要求1所述的显示设备，其中，凹凸图案形成在所述第一绝缘层的上表面上。
6.根据权利要求1所述的显示设备，其中，所述像素电路单元的至少一部分与所述第一电极叠置。
7.根据权利要求1所述的显示设备，其中，所述无机绝缘层具有单层结构或双层结构，所述无机绝缘层包括二氧化硅和/或氮化硅。
8.根据权利要求1所述的显示设备，其中，所述至少一个薄膜晶体管包括：
活性层；
栅电极，设置在所述活性层上并与所述活性层绝缘；
第三绝缘层，设置在所述活性层与所述栅电极之间；
多个第四绝缘层，设置在所述栅电极上；
源电极，设置在所述多个第四绝缘层上并电连接到所述活性层；以及
漏电极，设置在所述多个第四绝缘层上并电连接到所述活性层。
9.根据权利要求8所述的显示设备，其中，所述源电极和所述漏电极中的每个包括：
底电极，包括第一导电材料；以及
顶电极，包括第二导电材料。
10.根据权利要求9所述的显示设备，其中，所述第二导电材料包括透明导电材料。
11.根据权利要求8所述的显示设备，其中，所述第三绝缘层和所述无机绝缘层包括相同的材料。
12.根据权利要求8所述的显示设备，所述显示设备还包括电容器，所述电容器包括：
第一电容器电极，与所述栅电极设置在同一层上；
第二电容器电极，设置在所述多个第四绝缘层的绝缘层之间；以及
第三电容器电极，与所述源电极和所述漏电极设置在同一层上。
13.根据权利要求1所述的显示设备，所述显示设备还包括设置在所述无机绝缘层的至少一部分上的透明导电层。
14.根据权利要求13所述的显示设备，其中，所述第一绝缘层覆盖所述透明导电层的至少一部分。
15.根据权利要求13所述的显示设备，其中，所述透明导电层覆盖所述无机绝缘层的整个上表面。
16.根据权利要求13所述的显示设备，其中，所述至少一个薄膜晶体管包括：
活性层；
栅电极，设置在所述活性层上并与所述活性层绝缘；
第三绝缘层，设置在所述活性层与所述栅电极之间；
多个第四绝缘层，设置在所述栅电极上；
源电极，设置在所述多个第四绝缘层上并电连接到所述活性层；以及
漏电极，设置在所述多个第四绝缘层上并电连接到所述活性层。
17.根据权利要求16所述的显示设备，所述显示设备还包括电容器，所述电容器包括：
第一电容器电极，与所述栅电极设置在同一层上；
第二电容器电极，设置在所述多个第四绝缘层的绝缘层之间；以及
第三电容器电极，与所述源电极和所述漏电极设置在同一层上。
18.根据权利要求17所述的显示设备，其中，所述栅电极和所述第一电容器电极中的每个包括：
底电极，包括第一导电材料；以及
顶电极，包括第二导电材料。
19.根据权利要求18所述的显示设备，其中，所述第一导电材料和所述透明导电层包括相同的材料。
20.根据权利要求16所述的显示设备，其中，所述第三绝缘层包括与所述无机绝缘层相同的材料。
21.一种用于制造显示设备的方法，所述方法包括以下步骤：
在基底上设置缓冲层；
在所述基底的第一区域上方并在所述缓冲层上形成半导体层；
在所述缓冲层和所述半导体层上形成第一绝缘层；
在所述第一绝缘层上方形成第一导电层；
将所述第一导电层图案化以形成：薄膜晶体管的栅电极，在所述基底的所述第一区域上方；电容器的第一电容器电极，在所述基底的所述第一区域上方；
利用所述栅电极作为掩模掺杂所述半导体层以将B离子杂质或P离子杂质掺杂到所述半导体层的源区和漏区中，留下所述半导体层的位于所述源区和所述漏区之间的未掺杂区域作为沟道区；
在图案化的所述第一导电层上形成第二绝缘层；
在所述第二绝缘层上形成第二导电层；
将所述第二导电层图案化以在所述第一区域上方形成所述电容器的第二电容器电极；
在所述第二电容器电极和所述第二绝缘层上方形成第三绝缘层；
将所述第三绝缘层连同所述第一绝缘层和所述第二绝缘层一起图案化，以暴露所述基底的第二区域的所述第一绝缘层的一部分而形成无机绝缘层，并形成使所述源区的一部分暴露的接触孔和使所述漏区的一部分暴露的接触孔；
在所述第三绝缘层上方形成第三导电层和第四导电层；
将所述第三导电层和所述第四导电层同时图案化，以形成与所述源区接触的源电极、与所述漏区接触的漏电极，形成所述电容器的第三电容器电极，并且形成位于所述基底的焊盘区域上方的焊盘电极；
在图案化的所述第三导电层、图案化的所述第四导电层和所述无机绝缘层上方形成第四绝缘层；
将所述第四绝缘层图案化以暴露所述源电极或所述漏电极、所述焊盘电极以及所述无机绝缘层；
在所述第四绝缘层上方形成第五导电层并使所述第五导电层接触所述源电极或所述漏电极；
将所述第五导电层图案化以在所述基底上方形成第一电极；
在所述第一电极与所述第四绝缘层的一部分上方形成第五绝缘层；
将所述第五绝缘层图案化以仅在所述第一区域的一部分中产生像素限定层；
在所述基底上方形成中间层和第二电极；以及
通过设置包封构件来包封所述基底，并在所述基底和所述包封构件之间设置盖层和填充材料。
22.根据权利要求21所述的方法，其中，将所述第一导电层图案化的步骤进一步包括：将所述第一导电层图案化以形成：所述薄膜晶体管的所述栅电极，在所述基底的所述第一区域上方；所述电容器的所述第一电容器电极，在所述基底的所述第一区域上方；金属图案，在所述基底的所述第二区域上方；以及
将所述第三绝缘层图案化的步骤进一步包括：将所述第三绝缘层连同所述第一绝缘层和所述第二绝缘层一起图案化，以暴露所述金属图案并且形成使所述源区的一部分暴露的接触孔和使所述漏区的一部分暴露的接触孔。
23.根据权利要求21所述的方法，所述方法还包括以下步骤：
在将所述第五导电层图案化后，在所述第四绝缘层的上表面中形成凹凸图案。
CN201610387651.XA 2015-07-03 2016-06-02 透明显示设备及制造该透明显示设备的方法 Active CN106328673B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150095196A KR102410524B1 (ko) 2015-07-03 2015-07-03 표시 장치
KR10-2015-0095196 2015-07-03

Publications (2)

Publication Number Publication Date
CN106328673A true CN106328673A (zh) 2017-01-11
CN106328673B CN106328673B (zh) 2022-03-18

Family

ID=57683990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610387651.XA Active CN106328673B (zh) 2015-07-03 2016-06-02 透明显示设备及制造该透明显示设备的方法

Country Status (3)

Country Link
US (1) US10020205B2 (zh)
KR (1) KR102410524B1 (zh)
CN (1) CN106328673B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417601A (zh) * 2017-02-10 2018-08-17 三星显示有限公司 有机发光显示设备
CN109285843A (zh) * 2018-07-16 2019-01-29 友达光电股份有限公司 显示装置
CN109860204A (zh) * 2017-11-30 2019-06-07 三星显示有限公司 显示装置及其制造方法
CN110785841A (zh) * 2017-11-27 2020-02-11 首尔伟傲世有限公司 用于显示器的led单元和具有该led单元的显示设备
CN111092166A (zh) * 2018-10-23 2020-05-01 三星显示有限公司 显示设备及其制造方法
CN111933659A (zh) * 2019-05-13 2020-11-13 三星显示有限公司 显示装置和制造该显示装置的方法
CN112864201A (zh) * 2021-01-12 2021-05-28 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN113196487A (zh) * 2018-12-20 2021-07-30 三星显示有限公司 显示装置及其制造方法
WO2023206066A1 (zh) * 2022-04-26 2023-11-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449702B (zh) * 2016-09-20 2019-07-19 上海天马微电子有限公司 一种有机发光显示面板以及制作方法
KR102576557B1 (ko) * 2016-09-21 2023-09-11 삼성디스플레이 주식회사 유기 발광 표시 장치
US10707282B1 (en) 2017-09-08 2020-07-07 Apple Inc. Organic light-emitting diode display panels
KR102121257B1 (ko) * 2017-10-30 2020-06-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102406966B1 (ko) * 2017-11-28 2022-06-08 엘지디스플레이 주식회사 Oled 조명 장치
KR20190093131A (ko) 2018-01-30 2019-08-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11270613B2 (en) * 2018-05-10 2022-03-08 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US10466370B1 (en) 2018-07-16 2019-11-05 Vieworks Co., Ltd. Radiation imaging system
US10690787B2 (en) 2018-07-16 2020-06-23 Vieworks Co., Ltd. Radiation imaging system
KR20200027600A (ko) * 2018-09-04 2020-03-13 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
KR20200040046A (ko) * 2018-10-08 2020-04-17 엘지디스플레이 주식회사 표시장치
US11818912B2 (en) 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
KR20210104221A (ko) * 2020-02-14 2021-08-25 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 전자 기기
KR20210142030A (ko) * 2020-05-14 2021-11-24 삼성디스플레이 주식회사 디스플레이 장치
KR102247528B1 (ko) * 2020-06-03 2021-05-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102390963B1 (ko) * 2020-06-03 2022-04-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110169720A1 (en) * 2010-01-08 2011-07-14 Samsung Mobile Display Co., Ltd. Organic light emitting display device
CN103107182A (zh) * 2011-11-10 2013-05-15 三星显示有限公司 有机发光显示设备及其制造方法
CN104218061A (zh) * 2013-05-30 2014-12-17 三星显示有限公司 有机发光显示设备及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189279B1 (ko) * 2006-01-26 2012-10-09 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR20100012287A (ko) 2008-07-28 2010-02-08 엘지디스플레이 주식회사 유기발광다이오드 표시소자와 그 제조방법
KR20120019026A (ko) 2010-08-24 2012-03-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101777246B1 (ko) * 2010-08-30 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20120078954A (ko) 2011-01-03 2012-07-11 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그 제조방법
KR20130035779A (ko) 2011-09-30 2013-04-09 코오롱인더스트리 주식회사 포지티브형 감광성 수지 조성물，이로부터 형성된 절연막 및 유기발광소자
KR101889333B1 (ko) 2011-12-01 2018-08-17 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조방법
KR101931176B1 (ko) 2012-06-11 2018-12-21 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101471097B1 (ko) 2013-07-12 2014-12-09 주식회사 위스코하이텍 마그네슘 합금 기판 제조방법
KR102223674B1 (ko) * 2013-11-28 2021-03-08 삼성디스플레이 주식회사 광투과도 제어가 가능한 유기 발광 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110169720A1 (en) * 2010-01-08 2011-07-14 Samsung Mobile Display Co., Ltd. Organic light emitting display device
CN103107182A (zh) * 2011-11-10 2013-05-15 三星显示有限公司 有机发光显示设备及其制造方法
CN104218061A (zh) * 2013-05-30 2014-12-17 三星显示有限公司 有机发光显示设备及其制造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417601A (zh) * 2017-02-10 2018-08-17 三星显示有限公司 有机发光显示设备
CN108417601B (zh) * 2017-02-10 2023-12-22 三星显示有限公司 有机发光显示设备
CN110785841A (zh) * 2017-11-27 2020-02-11 首尔伟傲世有限公司 用于显示器的led单元和具有该led单元的显示设备
CN109860204A (zh) * 2017-11-30 2019-06-07 三星显示有限公司 显示装置及其制造方法
CN109860204B (zh) * 2017-11-30 2023-05-05 三星显示有限公司 显示装置及其制造方法
CN109285843A (zh) * 2018-07-16 2019-01-29 友达光电股份有限公司 显示装置
US10825801B2 (en) 2018-07-16 2020-11-03 Au Optronics Corporation Display device
CN109285843B (zh) * 2018-07-16 2021-04-30 友达光电股份有限公司 显示装置
CN111092166A (zh) * 2018-10-23 2020-05-01 三星显示有限公司 显示设备及其制造方法
CN113196487A (zh) * 2018-12-20 2021-07-30 三星显示有限公司 显示装置及其制造方法
US11978834B2 (en) 2018-12-20 2024-05-07 Samsung Display Co., Ltd. Display device and method for manufacturing same
CN111933659A (zh) * 2019-05-13 2020-11-13 三星显示有限公司 显示装置和制造该显示装置的方法
CN112864201A (zh) * 2021-01-12 2021-05-28 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
WO2023206066A1 (zh) * 2022-04-26 2023-11-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN106328673B (zh) 2022-03-18
US10020205B2 (en) 2018-07-10
US20170005155A1 (en) 2017-01-05
KR20170005319A (ko) 2017-01-12
KR102410524B1 (ko) 2022-06-20

Similar Documents

Publication Publication Date Title
CN106328673A (zh) 透明显示设备及制造该透明显示设备的方法
KR102541442B1 (ko) 표시 장치
TWI737625B (zh) 有機發光二極體顯示器及其製造方法
CN102194853B (zh) 有机发光显示装置
KR102516054B1 (ko) 유기발광표시장치 및 유기발광표시장치의 제조 방법
US10541291B2 (en) Organic light-emitting display device
US8569762B2 (en) Organic light-emitting display device having improved transmittance
CN104752482B (zh) 有机发光二极管显示装置
JP5639839B2 (ja) 有機発光表示装置
US8530910B2 (en) Organic light emitting display device including transmitting regions between pixel regions
CN102194854B (zh) 有机发光显示设备及其制造方法
US8835926B2 (en) Organic light emitting display device
US10050099B2 (en) Organic light-emitting diode display including upper insulation layer and lower insulation layer having different refractive indexs
US20110169720A1 (en) Organic light emitting display device
CN105895658A (zh) 有机发光显示装置
KR102047007B1 (ko) 유기발광표시장치 및 이의 제조 방법
CN106981499A (zh) 有机发光二极管显示装置
JP2011186427A (ja) 有機発光表示装置
US8994763B2 (en) Display device and driving method of the same
KR20160120387A (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN109037304B (zh) 有机发光二极管显示器及其制作方法
CN107863369A (zh) 包括具有不平坦表面的钝化层的显示装置
CN106098725A (zh) 有机发光显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant