KR20240007824A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20240007824A
KR20240007824A KR1020220084029A KR20220084029A KR20240007824A KR 20240007824 A KR20240007824 A KR 20240007824A KR 1020220084029 A KR1020220084029 A KR 1020220084029A KR 20220084029 A KR20220084029 A KR 20220084029A KR 20240007824 A KR20240007824 A KR 20240007824A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
pixel
light
organic
Prior art date
Application number
KR1020220084029A
Other languages
English (en)
Inventor
이진우
오주석
이정현
최경아
최국현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220084029A priority Critical patent/KR20240007824A/ko
Priority to US18/334,251 priority patent/US20240014351A1/en
Priority to PCT/KR2023/009436 priority patent/WO2024010342A1/ko
Publication of KR20240007824A publication Critical patent/KR20240007824A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 표시 장치는 기판; 및 상기 기판 상에 제공되며, 발광 영역 및 비발광 영역을 포함하는 화소를 포함하고, 상기 화소는, 상기 발광 영역에 제공되며 제1 단부 및 제2 단부를 포함하는 발광 소자; 상기 제1 단부와 전기적으로 연결된 제1 화소 전극; 상기 제2 단부와 전기적으로 연결된 제2 화소 전극; 상기 제1 단부 및 상기 제2 단부를 덮고, 광 확산 입자를 포함하는 유기 투과층; 및 상기 유기 투과층 상에 제공되고, 상기 발광 소자로부터 방출된 제1 색의 광을 제2 색의 광으로 변환하는 색 변환 입자들을 포함하는 컬러 변환층을 포함할 수 있다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 목적은 신뢰성을 향상시킬 수 있는 표시 장치 및 그의 제조 방법을 제공하는 데 목적이 있다.
또한, 본 발명은 마스크 수를 줄여 비교적 단순한 제조 공정을 가지며 제조 비용을 절감할 수 있는 표시 장치 및 이의 제조 방법을 제공하는데 목적이 있다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 실시예들에 의한 표시 장치는 기판; 및 상기 기판 상에 제공되며, 발광 영역 및 비발광 영역을 포함하는 화소를 포함하고, 상기 화소는, 상기 발광 영역에 제공되며 제1 단부 및 제2 단부를 포함하는 발광 소자; 상기 제1 단부와 전기적으로 연결된 제1 화소 전극; 상기 제2 단부와 전기적으로 연결된 제2 화소 전극; 상기 제1 단부 및 상기 제2 단부를 덮고, 광 확산 입자를 포함하는 유기 투과층; 및 상기 유기 투과층 상에 제공되고, 상기 발광 소자로부터 방출된 제1 색의 광을 제2 색의 광으로 변환하는 색 변환 입자들을 포함하는 컬러 변환층을 포함할 수 있다.
일 실시예에 따른, 상기 유기 투과층의 두께는 상기 발광 소자로부터 방출되는 광의 파장에 따라 다르게 형성될 수 있다.
일 실시예에 따른, 상기 유기 투과층의 상기 광 확산 입자는 유기 용매 내에서 분산성을 갖는 광 산란체를 포함할 수 있다.
일 실시예에 따른, 상기 광 산란체는 산화 타이타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 및 산화 주석(SnO2) 중 적어도 하나를 포함할 수 있다.
일 실시예에 따른, 표시 장치는 상기 유기 투과층과 상기 컬러 변환층 사이에 배치되는 코팅층을 더 포함할 수 있다.
일 실시예에 따른, 표시 장치는 상기 발광 소자와 전기적으로 연결된 트랜지스터 및 전원 배선을 포함한 화소 회로층; 상기 발광 영역에서 상기 화소 회로층 상에 제공되며 서로 이격된 제1 뱅크 패턴 및 제2 뱅크 패턴; 상기 제1 뱅크 패턴 상에 위치하며, 상기 트랜지스터와 전기적으로 연결된 제1 정렬 전극; 상기 제2 뱅크 패턴 상에 위치하며, 상기 전원 배선과 전기적으로 연결된 제2 정렬 전극; 및 상기 제1 정렬 전극 및 상기 제2 정렬 전극 상에 배치되는 절연층을 더 포함하고, 상기 발광 소자는 상기 절연층 상에 제공되고, 평면 상에서 볼 때 상기 제1 정렬 전극 및 상기 제2 정렬 전극 사이에 배치될 수 있다.
일 실시예에 따른, 표시 장치는 상기 절연층과 상기 발광 소자 사이에 배치되는 제1 절연 패턴을 더 포함할 수 있다.
일 실시예에 따른, 표시 장치는 상기 발광 소자 상에 배치되며, 상기 발광 소자의 제1 단부 및 제2 단부를 노출하는 제2 절연 패턴을 더 포함할 수 있다.
일 실시예에 따른, 상기 화소는 적색 광을 방출하는 제1 화소 및 녹색 광을 방출하는 제2 화소를 포함할 수 있다.
일 실시예에 따른, 상기 유기 투과층은 상기 제1 화소에 포함되는 제1 유기 투과층 및 상기 제2 화소에 포함되는 제2 유기 투과층을 포함하고, 상기 제1 유기 투과층의 두께는 상기 제2 유기 투과층의 두께보다 얇을 수 있다.
일 실시예에 따른, 상기 컬러 변환층은, 상기 제1 화소에 포함되고, 상기 제1 화소의 상기 발광 소자에서 방출되는 광을 적색의 광으로 변환하는 적색 색 변환 입자를 포함하는 제1 컬러 변환층; 및 상기 제2 화소에 포함되고, 상기 제2 화소의 상기 발광 소자에서 방출되는 광을 녹색의 광으로 변환하는 녹색 색 변환 입자를 포함하는 제2 컬러 변환층을 포함할 수 있다.
일 실시예에 따른, 상기 유기 투과층의 두께는 1.5㎛ 이상 2.5㎛ 미만일 수 있다.
다양한 실시예에 따른 표시 장치는 기판; 상기 기판 상에 제공되며, 발광 영역 및 비발광 영역을 포함하는 화소를 포함하고, 상기 화소는, 상기 기판 상에 제공되는 트랜지스터 및 전원 배선을 포함하는 화소 회로층; 상기 트랜지스터 및 상기 전원 배선 상에 배치된 비아층; 상기 비아층 상에 제공되며, 서로 이격된 제1 정렬 전극 및 제2 정렬 전극; 상기 제1 정렬 전극 상에 배치되는 제1 뱅크 패턴; 상기 제2 정렬 전극 상에 배치되는 제2 뱅크 패턴; 상기 제1 뱅크 패턴 및 상기 제2 뱅크 패턴 상에 제공된 절연층; 상기 절연층 상에 제공되고, 상기 제1 정렬 전극 및 상기 제2 정렬 전극 사이에 배치되고, 길이 방향으로 제1 단부 및 제2 단부를 포함하는 발광 소자; 상기 제1 단부와 전기적으로 연결된 제1 화소 전극; 상기 제2 단부와 전기적으로 연결된 제2 화소 전극; 상기 제1 단부 및 상기 제2 단부를 덮도록 배치되고, 광 확산 입자를 포함하는 유기 투과층; 및 상기 유기 투과층 상에 제공되고, 상기 발광 소자로부터 방출된 제1 색의 광을 제2 색의 광으로 변환하는 색 변환 입자들을 포함하는 컬러 변환층을 포함할 수 있다.
다양한 실시예에 따른 표시 장치의 제조 방법은 기판 상에 발광 영역과 비발광 영역을 포함하는 화소를 형성하는 단계를 포함하고, 상기 화소를 형성하는 단계는, 상기 기판 상에 서로 이격된 제1 정렬 전극 및 제2 정렬 전극을 형성하는 단계; 상기 제1 정렬 전극 및 제2 정렬 전극을 포함한 상기 기판 상에 절연층을 형성하는 단계; 상기 절연층 상에 상기 발광 영역과 상기 비발광 영역을 정의하는 제1 뱅크를 형성하는 단계; 상호 이격된 제1 정렬 전극과 제2 정렬 전극 사이에 전계를 형성하여 발광 소자들을 상기 제1 정렬 전극과 상기 제2 정렬 전극 사이의 상기 절연층 상에 정렬하는 단계; 상기 발광 소자 및 상기 절연층 상에 도전층을 형성하는 단계; 상기 도전층 상에 광 확산 입자를 포함하는 유기 투과층을 형성하는 단계; 상기 유기 투과층 상에 코팅층을 형성하는 단계; 제1 마스크를 이용하여 상기 유기 투과층 및 상기 코팅층의 일부를 제거하여 상기 도전층의 일부를 노출하는 단계; 상기 노출된 도전층을 제거하여 상기 발광 소자들의 일 단부에 전기적으로 연결되는 제1 화소 전극 및 상기 발광 소자들의 타 단부에 전기적으로 연결되는 제2 화소 전극을 형성하는 단계; 및 상기 유기 투과층에 상기 발광 소자들로부터 방출된 제1 색의 광을 제2 색의 광으로 변환하는 색 변환 입자들을 포함하는 컬러 변환층을 형성하는 단계를 포함할 수 있다.
일 실시예에 따른, 상기 유기 투과층을 형성하는 단계는, 상기 발광 영역에 상기 광 확산 입자를 포함하는 유기 용매를 분사할 수 있다.
일 실시예에 따른 상기 유기 투과층을 형성하는 단계는, 상기 비발광 영역을 회피하여 상기 발광 영역에 중첩하도록 상기 유기 투과층을 패터닝할 수 있다.
일 실시예에 따른, 상기 유기 투과층을 형성하는 단계는, 상기 발광 영역 및 상기 비발광 영역에 상기 광 확산 입자를 포함하는 유기 용매를 도포하고, 전면 노광을 수행하는 단계를 포함하고, 상기 유기 투과층은 상기 발광 영역 및 상기 제1 뱅크 상에 배치될 수 있다.
일 실시예에 따른, 상기 유기 투과층을 형성하는 단계는, 상기 유기 발광층 형성 후 상기 제1 뱅크 상에 제2 뱅크를 형성하는 단계를 더 포함할 수 있다.
일 실시예에 따른 상기 유기 투과층의 두께는 상기 발광 소자로부터 방출되는 광의 파장에 따라 다르게 형성될 수 있다.
일 실시예에 따른 상기 유기 투과층의 상기 광 확산 입자는 유기 용매 내에서 분산성을 갖는 광 산란체를 포함할 수 있다.
다만, 본 발명의효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 2는 도 1의 발광 소자의 단면도이다.
도 3은 본 발명의 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 4는 도 3에 도시된 화소에 포함된 구성 요소들의 전기적 연결 관계를 나타낸 회로도이다.
도 5는 도 3에 도시된 화소를 개략적으로 도시한 평면도이다.
도 6a는 일 실시예에 따른 도 5의 Ⅱ~Ⅱ' 선에 따른 단면도이다.
도 6b 내지 도 6d는 다른 실시예에 따른 도 5의 Ⅱ~Ⅱ' 선에 따른 단면도이다.
도 7a는 유기막층을 통과하는 광의 침투 깊이를 나타낸다.
도 7b는 도 5에 도시된 유기 투과층을 통과하는 광의 침투 깊이(penetration depth)를 나타낸다.
도 8a는 도 5에 도시된 유기 투과층의 배치에 따른 휘도 유지율을 나타낸다.
도 8b는 도 5에 도시된 유기 투과층의 배치에 따른 컬러 변환층에서의 컬러 변환 유지율을 나타낸다.
도 9 내지 도 19는 일 실시예에 따른 화소의 표시 소자층의 제조 방법을 개략적으로 설명하기 위한 단면도들이다.
도 20 내지 도 25는 다른 일 실시예에 따른 화소의 표시 소자층의 다른 제조 방법을 개략적으로 설명하기 위한 단면도들이다.
도 26a 및 도 26b는 일 실시예에 따른 도 5에 도시된 유기 투과층을 형성하는 방법을 나타내는 단면도들이다.
도 27a 내지 도 27d는 다른 일 실시예에 따른 도 5에 도시된 유기 투과층을 형성하는 방법을 나타내는 단면도들이다.
도 28a 및 도 28b는 다른 일 실시예에 따른 도 5에 도시된 유기 투과층을 형성하는 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예에 따른 발광 소자(LD)를 개략적으로 도시한 사시도이며, 도 2는 도 1의 발광 소자(LD)의 단면도이다.
실시예에 있어서, 발광 소자(LD)의 종류 및/또는 형상이 도 1 및 도 2에 도시된 실시예들에 한정되지는 않는다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11), 제2 반도체층(13), 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 발광 적층체(또는 적층 패턴)로 구현할 수 있다.
발광 소자(LD)는 일 방향으로 연장된 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 길이 방향을 따라 제1 단부(EP1)와 제2 단부(EP2)를 포함할 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(11)과 제2 반도체층(13) 중 하나의 반도체층이 위치할 수 있고, 발광 소자(LD)의 제2 단부(EP2)에는 제1 반도체층(11)과 제2 반도체층(13) 중 나머지 반도체층이 위치할 수 있다. 일 예로, 발광 소자(LD)의 제1 단부(EP1)에는 제2 반도체층(13)이 위치할 수 있고, 해당 발광 소자(LD)의 제2 단부(EP2)에는 제1 반도체층(11)이 위치할 수 있다.
발광 소자(LD)는 다양한 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 도 1에 도시된 바와 같이 길이 방향으로 긴(또는 종횡비가 1보다 큰) 로드 형상(rod-like shape), 바 형상(bar-like shape), 또는 기둥 형상을 가질 수 있다. 다른 예로, 발광 소자(LD)는 길이 방향으로 짧은(또는 종횡비가 1보다 작은) 로드 형상, 바 형상, 또는 기둥 형상을 가질 수 있다. 또 다른 예로, 발광 소자(LD)는 종횡비가 1인 로드 형상, 바 형상, 또는 기둥 형상을 가질 수 있다.
이러한 발광 소자(LD)는 일 예로 나노 스케일(nano scale)(또는 나노 미터) 내지 마이크로 스케일(micro scale)(또는 마이크로 미터) 정도의 직경(D) 및/또는 길이(L)를 가질 정도로 초소형으로 제작된 발광 다이오드(light emitting diode, LED)를 포함할 수 있다.
발광 소자(LD)가 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 경우, 발광 소자(LD)의 직경(D)은 약 0.5㎛ 내지 6㎛ 정도일 수 있으며, 그 길이(L)는 약 1㎛ 내지 10㎛ 정도일 수 있다. 다만, 발광 소자(LD)의 직경(D) 및 길이(L)가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 조명 장치 또는 자발광 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 발광 소자(LD)의 크기가 변경될 수 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성의 도펀트(또는 n형 도펀트)가 도핑된 n형 반도체층일 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다. 제1 반도체층(11)은 발광 소자(LD)의 길이 방향을 따라 활성층(12)과 접촉하는 상부 면과 외부로 노출된 하부 면을 포함할 수 있다. 제1 반도체층(11)의 하부 면은 발광 소자(LD)의 일 단부(또는 하 단부)일 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물(quantum wells) 구조로 형성될 수 있다. 일 예로, 활성층(12)이 다중 양자 우물 구조로 형성되는 경우, 상기 활성층(12)은 장벽층(barrier layer, 미도시), 스트레인 강화층(strain reinforcing layer), 및 웰층(well layer)이 하나의 유닛으로 주기적으로 반복 적층될 수 있다. 스트레인 강화층은 장벽층보다 더 작은 격자 상수를 가져 웰층에 인가되는 스트레인, 일 예로, 압축 스트레인을 더 강화할 수 있다. 다만, 활성층(12)의 구조가 상술한 실시예에 한정되는 것은 아니다.
활성층(12)은 약 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double hetero structure)를 사용할 수 있다. 실시예에서, 발광 소자(LD)의 길이 방향을 따라 활성층(12)의 상부 및/또는 하부에는 도전성의 도펀트가 도핑된 클래드층(clad layer)(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 활성층(12)은 제1 반도체층(11)과 접촉하는 제1 면 및 제2 반도체층(13)과 접촉하는 제2 면을 포함할 수 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원(또는 발광원)으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12)의 제2 면 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg, Zn, Ca, Sr, Ba 등과 같은 제2 도전성의 도펀트(또는 p형 도펀트)가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다. 제2 반도체층(13)은 발광 소자(LD)의 길이 방향을 따라 활성층(12)의 제2 면과 접촉하는 하부 면과 외부로 노출된 상부 면을 포함할 수 있다. 여기서, 제2 반도체층(13)의 상부 면은 발광 소자(LD)의 타 단부(또는 상 단부)일 수 있다.
실시예에 있어서, 제1 반도체층(11)과 제2 반도체층(13)은 발광 소자(LD)의 길이 방향으로 서로 상이한 두께를 가질 수 있다. 일 예로, 발광 소자(LD)의 길이 방향을 따라 제1 반도체층(11)이 제2 반도체층(13)보다 상대적으로 두꺼운 두께를 가질 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)은 제1 반도체층(11)의 하부 면보다 제2 반도체층(13)의 상부 면에 더 인접하게 위치할 수 있다.
제1 반도체층(11)과 제2 반도체층(13)이 각각 하나의 층으로 구성된 것으로 도시하고 있으나, 이에 한정되는 것은 아니다. 실시예에 있어서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 적어도 하나 이상의 층들, 일 예로 클래드층 및/또는 TSBR(tensile strain barrier reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수(lattice constant) 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 이에 한정되는 것은 아니다.
실시예에 따라, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 상기 제2 반도체층(13) 상부에 배치되는 컨택 전극(미도시, 이하 '제1 컨택 전극' 이라 함)을 더 포함할 수도 있다. 또한, 다른 실시예에 따라, 제1 반도체층(11)의 일 단에 배치되는 하나의 다른 컨택 전극(미도시, 이하 '제2 컨택 전극'이라 함)을 더 포함할 수도 있다.
제1 및 제2 컨택 전극들 각각은 오믹(ohmic) 컨택 전극일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 컨택 전극들은 쇼트키(schottky) 컨택 전극일 수 있다. 제1 및 제2 컨택 전극들은 도전성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 컨택 전극들은, 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용한 불투명 금속을 포함할 수 있으나, 이에 한정되지 않는다. 실시예에 따라, 제1 및 제2 컨택 전극들은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnOx), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 투명 도전성 산화물을 포함할 수도 있다. 여기서, 아연 산화물(ZnOx)은 산화 아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제1 및 제2 컨택 전극들에 포함된 물질은 서로 동일하거나 상이할 수 있다. 제1 및 제2 컨택 전극들은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성된 광은 제1 및 제2 컨택 전극들 각각을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다. 실시예에 따라, 발광 소자(LD)에서 생성된 광이 제1 및 제2 컨택 전극들을 투과하지 않고 상기 발광 소자(LD)의 양 단부를 제외한 영역을 통해 상기 발광 소자(LD)의 외부로 방출되는 경우 상기 제1 및 제2 컨택 전극들은 불투명 금속을 포함할 수도 있다.
실시예에 있어서, 발광 소자(LD)는 절연막(14)(또는 절연 피막)을 더 포함할 수 있다. 다만, 실시예에 따라, 절연막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
절연막(14)은, 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(14)은 발광 소자(LD)의 표면 결함을 최소화하여 발광 소자(LD)의 수명 및 발광 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자들(LD)이 밀접하게 배치되는 경우, 절연막(14)은 발광 소자들(LD) 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다. 활성층(12)이 외부의 전도성 물질과 단락이 발생하는 것을 방지할 수 있다면, 절연막(14)의 구비 여부가 한정되지는 않는다.
절연막(14)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함한 발광 적층체의 외주면을 전체적으로 둘러싸는 형태로 제공될 수 있다.
상술한 실시예에서, 절연막(14)이 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 각각의 외주면을 전체적으로 둘러싸는 형태로 설명하였으나, 이에 한정되는 것은 아니다. 실시예에 따라, 발광 소자(LD)가 제1 컨택 전극을 포함하는 경우, 절연막(14)은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 제1 컨택 전극 각각의 외주면을 전체적으로 둘러쌀 수 있다. 또한, 다른 실시예에 따라, 절연막(14)은 상기 제1 컨택 전극의 외주면을 전체적으로 둘러싸지 않거나 상기 제1 컨택 전극의 외주면의 일부만을 둘러싸고 상기 제1 컨택 전극의 외주면의 나머지를 둘러싸지 않을 수도 있다. 또한, 실시예에 따라, 발광 소자(LD)의 타 단부(또는 상 단부)에 제1 컨택 전극이 배치되고, 상기 발광 소자(LD)의 일 단부(또는 하 단부)에 제2 컨택 전극이 배치될 경우, 절연막(14)은 상기 제1 및 제2 컨택 전극들 각각의 적어도 일 영역을 노출할 수도 있다.
절연막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연막(14)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 산화 타이타늄(TiOx), 하프늄 산화물(HfOx), 티탄스트론튬 산화물 (SrTiOx), 코발트 산화물(CoxOy), 마그네슘 산화물(MgO), 아연 산화물(ZnOx), 루세늄 산화물(RuOx), 니켈 산화물(NiO), 텅스텐 산화물(WOx), 탄탈륨 산화물(TaOx), 가돌리늄 산화물(GdOx), 지르코늄(Zr) 산화물(ZrOx), 갈륨 산화물(GaOx), 바나듐 산화물(VxOy), ZnO:Al, ZnO:B, InxOy:H, 니오븀 산화물(NbxOy), 플루오린화 마그네슘(MgFx), 플루오린화 알루미늄(AlFx), Alucone 고분자 필름, 타이타늄 질화물(TiN), 탄탈 질화물(TaN), 알루미늄 질화물(AlNx), 갈륨 질화물(GaN), 텅스텐 질화물(WN), 하프늄 질화물(HfN), 나이오븀 질화물(NbN), 가돌리늄 질화물(GdN), 지르코늄 질화물(ZrN), 바나듐 질화물(VN) 등으로 이루어지는 군으로부터 선택된 하나 이상의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 상기 절연막(14)의 재료로 사용될 수 있다.
절연막(14)은 단일층의 형태로 제공되거나 이중층을 포함한 다중층의 형태로 제공될 수 있다. 일 예로, 절연막(14)이 순차적으로 적층된 제1 절연 레이어와 제2 절연 레이어를 포함한 이중층으로 구성될 경우, 상기 제1 절연 레이어와 상기 제2 절연 레이어는 서로 상이한 물질(또는 재료)로 구성될 수 있으며, 상이한 공정으로 형성될 수 있다. 실시예에 따라, 상기 제1 절연 레이어와 상기 제2 절연 레이어는 동일한 물질을 포함하여 연속적인 공정에 의해 형성될 수도 있다.
실시예에 따라, 발광 소자(LD)는, 코어-쉘(core-shell) 구조의 발광 패턴으로 구현될 수도 있다. 이 경우, 상술한 제1 반도체층(11)이 발광 소자(LD)의 코어(core), 즉, 가운데(또는 중앙)에 위치할 수 있고, 활성층(12)이 상기 제1 반도체층(11)의 외주면을 둘러싸는 형태로 제공 및/또는 형성될 수 있으며, 제2 반도체층(13)이 활성층(12)을 둘러싸는 형태로 제공 및/또는 형성될 수 있다. 또한, 발광 소자(LD)는 상기 제2 반도체층(13)의 적어도 일측을 둘러싸는 컨택 전극(미도시)을 더 포함할 수도 있다. 또한, 실시예에 따라, 발광 소자(LD)는 코어-쉘 구조의 발광 패턴의 외주면에 제공되며 투명한 절연 물질을 포함한 절연막(14)을 더 포함할 수 있다. 코어-쉘 구조의 발광 패턴으로 구현된 발광 소자(LD)는 성장 방식으로 제조될 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원(또는 광원)으로 이용될 수 있다. 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액(또는 용매)에 혼합하여 각각의 화소 영역(일 예로, 각 화소의 발광 영역 또는 각 서브 화소의 발광 영역)에 공급할 때, 상기 발광 소자들(LD)이 상기 용액 내에 불균일하게 응집하지 않고 균일하게 분사될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
상술한 발광 소자(LD)를 포함한 발광 유닛(또는 발광 장치)은, 표시 장치를 비롯하여 광원을 필요로하는 다양한 종류의 전자 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소의 화소 영역 내에 복수 개의 발광 소자들(LD)을 배치하는 경우, 발광 소자들(LD)은 상기 각 화소의 광원으로 이용될 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로하는 다른 종류의 전자 장치에도 이용될 수 있다.
도 3은 본 발명의 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 3에 있어서, 편의를 위하여 영상이 표시되는 표시 영역(DA)을 중심으로 표시 장치의 구조를 간략하게 도시하였다.
도 1 내지 도 3을 참조하면, 표시 장치는 기판(SUB), 기판(SUB) 상에 제공되며 적어도 하나의 발광 소자(LD)를 각각 포함하는 복수의 화소들(PXL), 기판(SUB) 상에 제공되며 화소들(PXL)을 구동하는 구동부, 및 화소들(PXL)과 구동부를 연결하는 배선부를 포함할 수 있다.
표시 장치는 발광 소자(LD)를 구동하는 방식에 따라 패시브 매트릭스형(passive matrix type) 표시 장치와 액티브 매트릭스형(active matrix type) 표시 장치로 분류될 수 있다. 일 예로, 표시 장치가 액티브 매트릭스형으로 구현되는 경우, 화소들(PXL) 각각은 발광 소자(LD)에 공급되는 전류량을 제어하는 구동 트랜지스터와 상기 구동 트랜지스터로 데이터 신호를 전달하는 스위칭 트랜지스터 등을 포함할 수 있다.
표시 장치는 다양한 형상으로 제공될 수 있으며, 일 예로, 서로 평행한 두 쌍의 변들을 가지는 직사각형의 판상으로 제공될 수 있으나, 이에 한정되는 것은 아니다. 표시 장치가 직사각형의 판상으로 제공되는 경우, 두 쌍의 변들 중 어느 한 쌍의 변이 다른 한 쌍의 변보다 길게 제공될 수 있다. 편의를 위하여 표시 장치가 한 쌍의 장변과 한 쌍의 단변을 갖는 직사각 형상인 경우를 나타내었으며, 장변의 연장 방향을 제2 방향(DR2), 단변의 연장 방향을 제1 방향(DR1)으로 표시하였다. 직사각형의 판상으로 제공되는 표시 장치에서는, 하나의 장변과 하나의 단변이 접하는(또는 만나는) 모서리부가 라운드 형상을 가질 수도 있으나 이에 한정되는 것은 아니다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 영상을 표시하는 화소들(PXL)이 제공되는 영역일 수 있다. 비표시 영역(NDA)은 화소들(PXL)을 구동하기 위한 구동부 및 화소들(PXL)과 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다. 편의를 위해, 도 3에서는 하나의 화소(PXL)만이 도시되었으나 실질적으로 복수의 화소들(PXL)이 기판(SUB)의 표시 영역(DA)에 제공될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)에 인접하게 위치할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 일 예로, 비표시 영역(NDA)은 표시 영역(DA)의 둘레(또는 가장 자리)를 둘러쌀 수 있다. 비표시 영역(NDA)에는 화소들(PXL)에 연결된 배선부 및 배선부에 연결되며 화소들(PXL)을 구동하기 위한 구동부가 제공될 수 있다.
배선부는 구동부와 화소들(PXL)을 전기적으로 연결할 수 있다. 배선부는 각 화소(PXL)에 신호를 제공하며 각 화소(PXL)에 연결된 신호 라인들, 일 예로, 스캔 라인, 데이터 라인, 발광 제어 라인 등과 연결된 팬아웃 라인을 포함할 수 있다. 또한, 실시예에 따라, 배선부는 각 화소(PXL)의 전기적 특성 변화를 실시간으로 보상하기 위하여 각 화소(PXL)에 연결된 신호 라인들, 일 예로, 제어 라인, 센싱 라인 등과 연결된 팬아웃 라인을 포함할 수 있다. 추가적으로, 배선부는 각 화소(PXL)에 소정의 전압을 제공하며 각 화소(PXL)에 연결된 전원 라인들과 연결된 팬아웃 라인을 포함할 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(rigid) 기판이거나 가요성(flexible) 기판일 수 있다.
기판(SUB) 상의 일 영역은 표시 영역(DA)으로 제공되어 화소들(PXL)이 배치되고, 상기 기판(SUB) 상의 나머지 영역은 비표시 영역(NDA)으로 제공될 수 있다. 일 예로, 기판(SUB)은, 각각의 화소(PXL)가 배치되는 화소 영역들을 포함한 표시 영역(DA)과, 표시 영역(DA)의 주변에 배치되는(또는 표시 영역(DA)에 인접한) 비표시 영역(NDA)을 포함할 수 있다.
화소들(PXL) 각각은 기판(SUB) 상의 표시 영역(DA) 내에 제공될 수 있다. 실시예에 있어서, 화소들(PXL)은 스트라이프 배열 구조 또는 펜타일(PENTILETM) 배열 구조로 표시 영역(DA)에 배열될 수 있으나, 이에 한정되지는 않는다.
각각의 화소(PXL)는 대응되는 스캔 신호 및 데이터 신호에 의해 구동되는 적어도 하나 이상의 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 나노 스케일(또는 나노 미터) 내지 마이크로 스케일(또는 마이크로 미터) 정도로 작은 크기를 가지며 인접하게 배치된 발광 소자들과 서로 병렬로 연결될 수 있으나, 이에 한정되는 것은 아니다. 발광 소자(LD)는 각 화소(PXL)의 광원을 구성할 수 있다.
각각의 화소(PXL)는 소정의 신호(일 예로, 스캔 신호 및 데이터 신호 등) 및/또는 소정의 전원(일 예로, 제1 구동 전원 및 제2 구동 전원 등)에 의해 구동되는 적어도 하나의 광원, 일 예로, 도 1 및 도 2에 도시된 발광 소자(LD)를 포함할 수 있다. 다만, 실시예에서 각각의 화소(PXL)의 광원으로 이용될 수 있는 발광 소자(LD)의 종류가 이에 한정되지는 않는다.
구동부는 배선부를 통해 각각의 화소(PXL)에 소정의 신호 및 소정의 전원을 공급하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다.
도 4는 도 3에 도시된 화소(PXL)에 포함된 구성 요소들의 전기적 연결 관계를 나타낸 회로도이다.
예를 들어, 도 4는 액티브 매트릭스형 표시 장치에 제공될 수 있는 화소(PXL)에 포함된 구성 요소들의 전기적 연결 관계를 도시하였다. 다만, 실시예에 적용될 수 있는 화소(PXL)에 포함된 구성 요소들 전기적 연결 관계가 이에 한정되지는 않는다.
도 1 내지 도 4를 참조하면, 화소(PXL)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)(또는 발광층)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 제1 구동 전원(VDD)에 접속하여 제1 구동 전원(VDD)의 전압이 인가되는 제1 전원 라인(PL1)과 제2 구동 전원(VSS)에 접속하여 제2 구동 전원(VSS)의 전압이 인가되는 제2 전원 라인(PL2) 사이에 병렬 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 발광 유닛(EMU)은, 화소 회로(PXC) 및 제1 전원 라인(PL1)을 경유하여 제1 구동 전원(VDD)에 접속된 제1 화소 전극(PE1), 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)에 연결된 제2 화소 전극(PE2), 상기 제1 및 제2 화소 전극들(PE1, PE2) 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다. 실시예에 있어서, 제1 화소 전극(PE1)은 애노드(anode)일 수 있고, 제2 화소 전극(PE2)은 캐소드(cathode)일 수 있다.
발광 유닛(EMU)에 포함된 발광 소자들(LD) 각각은, 제1 화소 전극(PE1)을 통하여 제1 구동 전원(VDD)에 연결된 일 단부 및 제2 화소 전극(PE2)을 통하여 제2 구동 전원(VSS)에 연결된 타 단부를 포함할 수 있다. 제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 서로 상이한 전원의 전압이 공급되는 제1 화소 전극(PE1)과 제2 화소 전극(PE2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다.
발광 유닛(EMU)의 발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)의 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급되는 구동 전류는 발광 소자들(LD) 각각으로 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
상술한 실시예에서는, 발광 소자들(LD)의 양 단부가 제1 및 제2 구동 전원들(VDD, VSS)의 사이에 동일한 방향으로 연결된 실시예에 대하여 설명하였으나, 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은, 각각의 유효 광원을 구성하는 발광 소자들(LD) 외에 적어도 하나의 비유효 광원, 일 예로 역방향 발광 소자(LDr)를 더 포함할 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 발광 소자들(LD)과 함께 제1 및 제2 화소 전극들(PE1, PE2)의 사이에 병렬로 연결되되, 발광 소자들(LD)과는 반대 방향으로 상기 제1 및 제2 화소 전극들(PE1, PE2)의 사이에 연결될 수 있다. 이러한 역방향 발광 소자(LDr)는, 제1 및 제2 화소 전극들(PE1, PE2) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDr)에는 실질적으로 전류가 흐르지 않게 된다.
화소 회로(PXC)는 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속될 수 있다. 또한, 화소 회로(PXC)는 화소(PXL)의 제어 라인(CLi) 및 센싱 라인(SENj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치되는 경우, 상기 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si), j번째 데이터 라인(Dj), i번째 제어 라인(CLi), 및 j번째 센싱 라인(SENj)에 접속될 수 있다.
화소 회로(PXC)는 제1 내지 제3 트랜지스터들(T1 ~ T3)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 발광 유닛(EMU)으로 인가되는 구동 전류를 제어하기 위한 구동 트랜지스터로써, 제1 구동 전원(VDD)과 발광 유닛(EMU) 사이에 연결될 수 있다. 구체적으로, 제1 트랜지스터(T1)의 제1 단자는 제1 전원 라인(PL1)을 통하여 제1 구동 전원(VDD)에 연결(또는 접속)될 수 있고, 제1 트랜지스터(T1)의 제2 단자는 제2 노드(N2)와 연결되며, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)에 인가되는 전압에 따라, 제1 구동 전원(VDD)에서 제2 노드(N2)를 통하여 발광 유닛(EMU)으로 인가되는 구동 전류의 양을 제어할 수 있다. 실시예에 있어서, 제1 트랜지스터(T1)의 제1 단자는 드레인 전극이고, 제1 트랜지스터(T1)의 제2 단자는 소스 전극일 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제1 단자가 소스 전극일 수 있고 제2 단자가 드레인 전극일 수도 있다.
제2 트랜지스터(T2)는 스캔 신호에 응답하여 화소(PXL)를 선택하고, 화소(PXL)를 활성화하는 스위칭 트랜지스터로써 데이터 라인(Dj)과 제1 노드(N1) 사이에 연결될 수 있다. 제2 트랜지스터(T2)의 제1 단자는 데이터 라인(Dj)에 연결되고, 제2 트랜지스터(T2)의 제2 단자는 제1 노드(N1)에 연결되며, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)에 연결될 수 있다. 제2 트랜지스터(T2)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 드레인 전극이면 제2 단자는 소스 전극일 수 있다.
이와 같은 제2 트랜지스터(T2)는, 스캔 라인(Si)으로부터 게이트-온 전압(일 예로, 하이 레벨 전압)의 스캔 신호가 공급될 때 턴-온되어, 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 제1 노드(N1)는 제2 트랜지스터(T2)의 제2 단자와 제1 트랜지스터(T1)의 게이트 전극이 연결되는 지점으로써, 제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 게이트 전극에 데이터 신호를 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)를 센싱 라인(SENj)에 연결함으로써, 센싱 라인(SENj)을 통하여 센싱 신호를 획득하고, 센싱 신호를 이용하여 제1 트랜지스터(T1)의 문턱 전압 등을 비롯한 화소(PXL)의 특성을 검출할 수 있다. 화소(PXL)의 특성에 대한 정보는 화소들(PXL) 사이의 특성 편차가 보상될 수 있도록 영상 데이터를 변환하는데 이용될 수 있다. 제3 트랜지스터(T3)의 제2 단자는 제1 트랜지스터(T1)의 제2 단자에 연결될 수 있고, 제3 트랜지스터(T3)의 제1 단자는 센싱 라인(SENj)에 연결될 수 있으며, 제3 트랜지스터(T3)의 게이트 전극은 제어 라인(CLi)에 연결될 수 있다. 또한, 제3 트랜지스터(T3)의 제1 단자는 초기화 전원에 연결될 수 있다. 제3 트랜지스터(T3)는 제2 노드(N2)를 초기화할 수 있는 초기화 트랜지스터로써, 제어 라인(CLi)으로부터 센싱 제어 신호가 공급될 때 턴-온되어 초기화 전원의 전압을 제2 노드(N2)에 전달할 수 있다. 이에 따라, 제2 노드(N2)에 연결된 스토리지 커패시터(Cst)의 제2 스토리지 전극은 초기화될 수 있다.
스토리지 커패시터(Cst)의 제1 스토리지 전극은 제1 노드(N1)에 연결될 수 있고, 스토리지 커패시터(Cst)의 제2 스토리지 전극은 제2 노드(N2)에 연결될 수 있다. 이러한 스토리지 커패시터(Cst)는 한 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 데이터 전압을 충전한다. 이에 따라, 스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극의 전압과 제2 노드(N2)의 전압 차이에 해당하는 전압을 저장할 수 있다.
도 4에서는, 발광 유닛(EMU)을 구성하는 발광 소자들(LD)이 모두 병렬로 연결된 실시예를 도시하였으나, 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은 서로 병렬로 연결된 복수의 발광 소자들(LD)을 포함하는 적어도 하나의 직렬단(또는 스테이지)을 포함하도록 구성될 수 있다. 즉, 발광 유닛(EMU)은 직/병렬 혼합 구조로 구성될 수도 있다.
도 5는 도 3에 도시된 화소(PXL)를 개략적으로 도시한 평면도이다.
도 5에 있어서, 편의를 위하여 발광 소자들(LD)에 전기적으로 연결된 트랜지스터들 및 상기 트랜지스터들에 전기적으로 연결된 신호 라인들의 도시를 생략하였다.
도 5에서는, 설명의 편의를 위하여 평면 상에서의 가로 방향(또는 수평 방향)을 제1 방향(DR1)으로, 평면 상에서의 세로 방향(또는 수직 방향)을 제2 방향(DR2)으로 표시하였다.
도 1 내지 도 5를 참조하면, 화소(PXL)는 기판(SUB) 상에 마련된(또는 제공된) 화소 영역(PXA)에 위치할 수 있다. 화소 영역(PXA)은 발광 영역(EMA) 및 비발광 영역(NEA)을 포함할 수 있다.
일 실시예에서, 화소(PXL)는 비발광 영역(NEA)에 위치한 뱅크(BNK) 및 발광 영역(EMA)에 위치한 발광 소자들(LD)을 포함할 수 있다.
일 실시예에서, 뱅크(BNK)는 화소(PXL)와 그에 인접한 인접 화소들(PXL) 각각의 화소 영역(PXA)(또는 발광 영역(EMA))을 정의(또는 구획)하는 구조물로서, 일 예로, 화소 정의막일 수 있다.
일 실시예에서, 뱅크(BNK)는 화소(PXL)에 발광 소자들(LD)을 공급(또는 투입)하는 과정에서, 발광 소자들(LD)이 공급되어야 할 각각의 발광 영역(EMA)을 정의하는 화소 정의막 또는 댐 구조물일 수 있다. 일 예시에서, 뱅크(BNK)에 의해 화소(PXL)의 발광 영역(EMA)이 구획됨으로써 발광 영역(EMA)에 목적하는 양 및/또는 종류의 발광 소자(LD)를 포함한 혼합액(일 예로, 잉크)이 공급(또는 투입)될 수 있다. 또한, 뱅크(BNK)는 화소(PXL)에 컬러 변환층(미도시)을 공급하는 과정에서, 컬러 변환층이 공급되어야 할 각각의 발광 영역(EMA)을 최종적으로 정의하는 화소 정의막일 수도 있다.
일 실시예에서, 뱅크(BNK)는 적어도 하나의 차광 물질 및/또는 반사 물질(또는 산란 물질)을 포함하도록 구성되어 화소(PXL)와 그에 인접한 화소들(PXL) 사이에서 광(또는 빛)이 새는 빛샘 불량을 방지할 수 있다. 실시예에 따라, 뱅크(BNK)는 투명 물질(또는 재료)을 포함할 수 있다. 투명 물질로는, 일 예로, 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 다른 실시예에 따라, 화소(PXL)에서 방출되는 광의 효율을 더욱 향상시키기 위해 뱅크(BNK) 상에는 반사 물질층이 별도로 제공 및/또는 형성될 수도 있다.
일 실시예에서, 뱅크(BNK)는 적어도 일면이 소수성을 갖도록 표면 처리될 수 있다. 일 예로, 뱅크(BNK)는 발광 소자들(LD)이 정렬되기 전에 플라즈마에 의해 소수성을 갖도록 표면처리될 수 있으나 이에 한정되는 것은 아니다.
일 실시예에서, 뱅크(BNK)는, 화소 영역(PXA)에서 그 하부에 위치한 구성들을 노출하는 적어도 하나의 개구(OP)를 포함할 수 있다. 일 예로, 뱅크(BNK)는 화소 영역(PXA)에서 뱅크(BNK)의 하부에 위치한 구성들을 노출하는 제1 개구(OP1) 및 제2 개구(OP2)를 포함할 수 있다. 실시예에 있어서, 화소(PXL)의 발광 영역(EMA)과 뱅크(BNK)의 제1 개구(OP1)는 서로 대응할 수 있다.
일 실시예에서, 화소 영역(PXA)에서, 제2 개구(OP2)는 제1 개구(OP1)로부터 이격되게 위치하며, 상기 화소 영역(PXA)의 일측, 일 예로 상측에 인접하여 위치할 수 있다. 실시예에 있어서, 제2 개구(OP2)는 적어도 하나의 정렬 전극(ALE)이 제2 방향(DR2)으로 인접한 화소들(PXL)에 제공된 적어도 하나의 정렬 전극(ALE)과 분리되는 전극 분리 영역일 수 있다.
일 실시예에서, 화소(PXL)는 적어도 발광 영역(EMA)에 제공되는 화소 전극들(PE), 화소 전극들(PE)에 전기적으로 연결된 발광 소자들(LD), 및 상기 화소 전극들(PE)과 대응하는 위치에 제공된 뱅크 패턴(BNKP), 정렬 전극들(ALE)을 포함할 수 있다. 일 예로, 화소(PXL)는, 적어도 발광 영역(EMA)에 제공된 제1 및 제2 화소 전극들(PE1, PE2), 발광 소자들(LD), 제1 및 제2 정렬 전극들(ALE1, ALE2), 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2)을 포함할 수 있다. 화소 전극들(PE) 및/또는 정렬 전극들(ALE)의 각각의 개수, 형상, 크기, 및 배열 구조 등은 화소(PXL)(특히, 발광 유닛(EMU))의 구조에 따라 다양하게 변경될 수 있다.
일 실시예에서, 화소(PXL)가 제공되는 기판(SUB)의 일면을 기준으로, 뱅크 패턴들(BNKP), 정렬 전극들(ALE), 발광 소자들(LD), 및 화소 전극들(PE)의 순으로 제공될 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라 화소(PXL)(또는 발광 유닛(EMU))(또는 발광층)를 구성하는 전극 패턴들의 위치 및 형성 순서는 다양하게 변경될 수 있다. 화소(PXL)의 적층 구조에 대한 설명은 도 9 내지 도 19를 참고하여 후술하기로 한다.
일 실시예에서, 뱅크 패턴들(BNKP)은 적어도 발광 영역(EMA)에 제공되며, 발광 영역(EMA)에서 제1 방향(DR1)으로 서로 이격되고 각각이 제2 방향(DR2)을 따라 연장될 수 있다.
일 실시예에서, 각각의 뱅크 패턴(BNKP)(“월(wall) 패턴”, “돌출 패턴”, 또는 "지지 패턴"이라고도 함)은 발광 영역(EMA)에서 균일한 폭을 가질 수 있다. 일 예로, 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2) 각각은, 평면 상에서 볼 때 발광 영역(EMA) 내에서 연장된 방향을 따라 일정한 폭을 가지는 바 형상을 가질 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2)은 연장된 방향으로 일정하지 않는 폭을 가질 수 있으며 연장된 방향으로 적어도 2개 이상의 상이한 폭을 가질 수도 있다.
일 실시예에서, 뱅크 패턴들(BNKP)은 서로 동일하거나 상이한 폭을 가질 수 있다. 예를 들어, 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2)은 적어도 발광 영역(EMA)에서 제1 방향(DR1)으로 서로 동일한 폭을 갖거나 서로 상이한 폭을 가질 수 있다.
일 실시예에서, 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2) 각각은 적어도 발광 영역(EMA)에서 적어도 하나의 정렬 전극(ALE)과 부분적으로 중첩할 수 있다. 일 예시에서, 제1 뱅크 패턴(BNKP1)은 제1 정렬 전극(ALE1)의 일 영역과 중첩하도록 제1 정렬 전극(ALE1)의 하부에 위치하고, 제2 뱅크 패턴(BNKP2)은 제2 정렬 전극(ALE2)의 일 영역과 중첩되도록 제2 정렬 전극(ALE2)의 하부에 위치할 수 있다. 다른 일 예시에서, 제1 뱅크 패턴(BNKP1)은 제1 정렬 전극(ALE1)의 일 영역과 중첩하도록 제1 정렬 전극(ALE1)의 상부에 위치하고, 제2 뱅크 패턴(BNKP2)은 제2 정렬 전극(ALE2)의 일 영역과 중첩하도록 제2 정렬 전극(ALE2)의 상부에 배치될 수 있다.
일 실시예에서, 뱅크 패턴들(BNKP) 및/또는 정렬 전극들(ALE)이 반사성의 물질을 포함할 경우, 발광 소자들(LD)의 주변에 반사성의 벽 구조물이 형성될 수 있다. 이에 따라, 발광 소자들(LD)로부터 방출되는 광이 화소(PXL)의 상부 방향(일 예로, 표시 장치의 화상 표시 방향)으로 향하게 되면서 화소(PXL)의 광 효율이 보다 개선될 수 있다.
일 실시예에서, 정렬 전극들(ALE)은, 적어도 발광 영역(EMA)에 위치하며 발광 영역(EMA)에서 제1 방향(DR1)을 따라 서로 이격되고 각각이 제2 방향(DR2)으로 연장될 수 있다. 또한, 정렬 전극들(ALE)은 뱅크(BNK)의 제2 개구(OP2)에서 그 일부가 제거되어 제2 방향(DR2)으로 인접한 화소들(PXL)의 정렬 전극(ALE)과 분리될 수 있다.
일 실시예에서, 정렬 전극들(ALE)은 제1 방향(DR1)으로 서로 이격되게 배열되는 제1 정렬 전극(ALE1)(또는 제1 정렬 배선) 및 제2 정렬 전극(ALE2)(또는 제2 정렬 배선)을 포함할 수 있다.
일 실시예에서, 제1 및 제2 정렬 전극들(ALE1, ALE2) 중 적어도 하나는, 표시 장치의 제조 과정에서 발광 소자들(LD)이 화소 영역(PXA)(또는 발광 영역(EMA))에 공급 및 정렬된 이후에는 뱅크(BNK)의 제2 개구(OP2)(또는 전극 분리 영역) 내에서 다른 전극(일 예로, 제2 방향(DR2)으로 인접한 인접 화소들(PXL) 각각에 제공된 정렬 전극(ALE))으로부터 분리될 수 있다. 일 예로, 제1 정렬 전극(ALE1)의 일 단은 뱅크(BNK)의 제2 개구(OP2) 내에서 제2 방향(DR2)으로 해당 화소(PXL)의 상측에 위치한 화소(PXL)의 제1 정렬 전극(ALE1)으로부터 분리될 수 있다.
일 실시예에서, 제1 정렬 전극(ALE1)은 제1 컨택부(CNT1)를 통하여 도 4를 참고하여 설명한 제1 트랜지스터(T1)와 전기적으로 연결될 수 있고, 제2 정렬 전극(ALE2)은 제2 컨택부(CNT2)를 통하여 도 4를 참고하여 설명한 제2 전원 라인(PL2)과 전기적으로 연결될 수 있다.
일 실시예에서, 제1 컨택부(CNT1)는 제1 정렬 전극(ALE1)과 제1 트랜지스터(T1) 사이에 위치한 적어도 하나의 절연층의 일부가 제거되어 형성될 수 있고, 제2 컨택부(CNT2)는 제2 정렬 전극(ALE2)과 제2 전원 라인(PL2) 사이에 위치한 적어도 하나의 절연층의 일부가 제거되어 형성될 수 있다. 제1 컨택부(CNT1)와 제2 컨택부(CNT2)는 뱅크(BNK)와 중첩하도록 비발광 영역(NEA) 내에 위치할 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 컨택부들(CNT1, CNT2)은 전극 분리 영역인 뱅크(BNK)의 제2 개구(OP2) 내에 위치하거나 발광 영역(EMA) 내에 위치할 수도 있다.
제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 각각은, 발광 소자들(LD)의 정렬 단계에서 비표시 영역(NDA)에 위치한 정렬 패드(미도시)로부터 소정의 신호(또는 소정의 정렬 신호)를 전달받을 수 있다. 예를 들어, 제1 정렬 전극(ALE1)은 제1 정렬 패드로부터 제1 정렬 신호(또는 제1 정렬 전압)를 전달받을 수 있고, 제2 정렬 전극(ALE2)은 제2 정렬 패드로부터 제2 정렬 신호(또는 제2 정렬 전압)를 전달받을 수 있다. 상술한 제1 및 제2 정렬 신호들은 제1 및 제2 정렬 전극들(ALE1, ALE2)의 사이에 발광 소자들(LD)이 정렬될 수 있는 정도의 전압 차이 및/또는 위상 차이를 갖는 신호들일 수 있다. 제1 및 제2 정렬 신호들 중 적어도 하나는 교류 신호일 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에서, 각각의 정렬 전극(ALE)은, 제2 방향(DR2)을 따라 일정한 폭을 갖는 바 형상으로 제공될 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 각각의 정렬 전극(ALE)은 비발광 영역(NEA) 및/또는 전극 분리 영역인 뱅크(BNK)의 제2 개구(OP2)에서 굴곡부를 갖거나 가지지 않을 수 있으며 발광 영역(EMA)을 제외한 나머지 영역에서의 형상 및/또는 크기가 특별히 한정되지 않고 다양하게 변경될 수 있다.
일 실시예에서, 발광 영역(EMA)(또는 화소 영역(PXA))에는 적어도 2개 이상의 발광 소자들(LD)이 정렬 및/또는 제공될 수 있다. 실시예에 따라, 발광 영역(EMA)(또는 화소 영역(PXA))에 정렬 및/또는 제공되는 발광 소자들(LD)의 개수는 다양하게 변경될 수 있다.
일 실시예에서, 발광 소자들(LD)은 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 사이에 배치될 수 있다. 발광 소자들(LD) 각각은 도 1 및 도 2를 참고하여 설명한 발광 소자(LD)일 수 있다. 발광 소자들(LD) 각각은 연장된 방향으로 서로 마주보는 제1 단부(EP1)(또는 일 단부)와 제2 단부(EP2)(또는 타 단부)를 포함할 수 있다. 실시예에 있어서, 제1 단부(EP1)에는 p형 반도체층을 포함한 제2 반도체층(13)이 위치할 수 있고, 제2 단부(EP2)에는 n형 반도체층을 포함한 제1 반도체층(11)이 위치할 수 있다. 발광 소자들(LD)은 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 사이에 상호 병렬로 연결될 수 있다.
일 실시예에서, 발광 소자들(LD)은 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자들(LD)이 이격되는 간격은 특별히 제한되지 않는다. 실시예에 따라, 복수의 발광 소자들(LD)이 인접하게 배치되어 무리를 이루고, 다른 북수의 발광 소자들(LD)이 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 균일하지 않는 밀집도를 가지되 일 방향으로 정렬될 수도 있다.
일 실시예에서, 발광 소자들(LD) 각각은 컬러 광 및/또는 백색 광 중 어느 하나의 광을 출사할 수 있다. 발광 소자들(LD) 각각은 길이 방향이 제1 방향(DR1)과 평행하도록 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 사이에 정렬될 수 있다. 실시예에 따라, 발광 소자들(LD) 중 적어도 일부는 제1 방향(DR1)과 완전히 평행하지 않게 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 사이에 정렬될 수도 있다. 일 예로, 일부의 발광 소자들(LD)은 제1 방향(DR1)에 경사지도록 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 사이에 정렬될 수도 있다. 발광 소자들(LD)은 용액 내에서 분사된(또는 분산된) 형태로 마련되어 화소 영역(PXA)(또는 발광 영역(EMA))에 투입(또는 공급)될 수 있다.
일 실시예에서, 발광 소자들(LD)은 잉크젯 프린팅 방식, 슬릿 코팅 방식, 또는 이외에 다양한 방식을 통해 화소 영역(PXA)(또는 발광 영역(EMA))에 투입(또는 공급)될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 혼합되어 잉크젯 프린팅 방식이나 슬릿 코팅 방식을 통해 화소 영역(PXA)에 투입(또는 공급)될 수 있다. 이때, 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 각각에 대응하는 정렬 신호가 인가되면, 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 사이에 전계가 형성될 수 있다. 이로 인하여, 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 사이에 발광 소자들(LD)이 정렬될 수 있다. 발광 소자들(LD)이 정렬된 이후에 용매를 휘발시키거나 이외의 다른 방식으로 제거함으로써 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 사이에 발광 소자들(LD)이 안정적으로 정렬될 수 있다.
일 실시예에서, 발광 소자들(LD) 각각은 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일(또는 나노 미터) 내지 마이크로 스케일(또는 마이크로 미터) 정도로 작은 크기의, 발광 다이오드일 수 있다. 예를 들어, 발광 소자들(LD) 각각은, 도 1 및 도 2를 참고하여 설명한 발광 소자(LD)일 수 있다.
일 실시예에서, 화소 전극들(PE)(또는 전극)은 적어도 발광 영역(EMA)에 제공되며, 각각 적어도 하나의 정렬 전극(ALE) 및 발광 소자들(LD)에 대응하는 위치에 제공될 수 있다. 예를 들어, 각각의 화소 전극(PE)은 각각의 정렬 전극(ALE) 및 대응하는 발광 소자들(LD)과 중첩하도록 상기 각각의 정렬 전극(ALE) 및 상기 대응하는 발광 소자들(LD) 상에 형성되어, 적어도 발광 소자들(LD)에 전기적으로 연결될 수 있다.
일 실시예에서, 제1 화소 전극(PE1)("제1 전극" 또는 "애노드")은, 제1 정렬 전극(ALE1) 및 발광 소자들(LD) 각각의 제1 단부(EP1) 상에 형성되어 발광 소자들(LD) 각각의 제1 단부(EP1)에 전기적으로 연결될 수 있다. 또한, 제1 화소 전극(PE1)은, 적어도 발광 영역(EMA)에서 제1 화소 전극(PE1)과 제1 정렬 전극(ALE1) 사이에 위치한 적어도 하나의 절연층의 일부가 제거되어 노출된 제1 절연층(INS1)과 직접 접촉하여 상기 제1 정렬 전극(ALE1)과 전기적 및/또는 물리적으로 연결될 수 있다. 제1 화소 전극(PE1)과 제1 정렬 전극(ALE1)의 연결 지점(또는 접촉 지점)이 발광 영역(EMA)에 위치하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제1 화소 전극(PE1)과 제1 정렬 전극(ALE1)의 연결 지점(또는 접촉 지점)은 비발광 영역(NEA), 일 예로, 전극 분리 영역인 뱅크(BNK)의 제2 개구(OP2)에 위치할 수도 있다.
제1 화소 전극(PE1)은 제2 방향(DR2)을 따라 연장된 바 형상을 가질 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제1 화소 전극(PE1)의 형상은 발광 소자들(LD)의 제1 단부(EP1)와 전기적 및/또는 물리적으로 안정되게 연결되는 범위 내에서 다양하게 변경될 수 있다. 또한, 제1 화소 전극(PE1)의 형상은 그 하부에 배치된 제1 정렬 전극(ALE1)과의 연결 관계를 고려하여 다양하게 변경될 수 있다.
일 실시예에서, 제2 화소 전극(PE2)("제2 전극" 또는 "캐소드")은, 제2 정렬 전극(ALE2) 및 발광 소자들(LD) 각각의 제2 단부(EP2) 상에 형성되어 발광 소자들(LD) 각각의 제2 단부(EP2)에 전기적으로 연결될 수 있다. 또한, 제2 화소 전극(PE2)은, 발광 영역(EMA)에서 제2 화소 전극(PE2)과 제2 정렬 전극(ALE2) 사이에 위치한 적어도 하나의 절연층의 일부가 제거되어 노출된 제2 정렬 전극(ALE2)과 직접 접촉하여 상기 제2 정렬 전극(ALE2)과 전기적 및/또는 물리적으로 연결될 수 있다. 제2 화소 전극(PE2)과 제2 정렬 전극(ALE2)의 연결 지점(또는 접촉 지점)은 발광 영역(EMA) 또는 비발광 영역(NEA)에 위치할 수 있다.
일 실시예에서, 제2 화소 전극(PE2)은 제2 방향(DR2)을 따라 연장된 바 형상을 가질 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제2 화소 전극(PE2)의 형상은 발광 소자들(LD)의 제2 단부(EP2)와 전기적 및 물리적으로 안정되게 연결되는 범위 내에서 다양하게 변경될 수 있다. 또한, 제2 화소 전극(PE2)의 형상은 그 하부에 배치된 제2 정렬 전극(ALE2)과의 연결 관계를 고려하여 다양하게 변경될 수 있다.
도 6a 내지 도 25는 단면 상에서 세로 방향("수직 방향" 또는 "기판(SUB)"의 두께 방향)을 제3 방향(DR3)으로 표시하였다.
도 6a는 일 실시예에 따른 도 5의 Ⅱ~Ⅱ' 선에 따른 단면도이다. 도 6b 내지 도 6d는 다른 실시예에 따른 도 5의 Ⅱ~Ⅱ' 선에 따른 단면도이다.
도 6a 내지 도 6d를 참고하면, 화소 회로층(PCL)과 표시 소자층(DPL)은 기판(SUB)의 일면 상에서 서로 중첩되도록 배치될 수 있다. 일 예로, 기판(SUB)의 표시 영역(DA)은, 기판(SUB)의 일면 상에 배치된 화소 회로층(PCL)과, 상기 화소 회로층(PCL) 상에 배치된 표시 소자층(DPL)을 포함할 수 있다. 다만, 기판(SUB) 상에서의 화소 회로층(PCL)과 표시 소자층(DPL)의 상호 위치는, 실시예에 따라 달라질 수 있다. 화소 회로층(PCL)과 표시 소자층(DPL)을 서로 별개의 층으로 구분하여 중첩시킬 경우, 평면 상에서 화소 회로(PXC) 및 발광 유닛(EMU)을 형성하기 위한 각각의 레이아웃 공간이 충분히 확보될 수 있다.
일 실시예에서, 기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(rigid) 기판 또는 가요성(flexible) 기판일 수 있다. 예를 들어, 경성 기판은 유리 기판, 석영 기판, 유리 세라믹 기판, 및 결정질 유리 기판 중 하나일 수 있다. 가요성 기판은, 고분자 유기물을 포함한 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 가요성 기판은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 및 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에서, 화소 회로층(PCL)의 각 화소 영역(PXA)에는 해당 화소(PXL)의 화소 회로(PXC)를 구성하는 회로 소자들(일 예로, 트랜지스터들(T)) 및 상기 회로 소자에 전기적으로 연결된 소정의 신호 라인들이 배치될 수 있다. 또한, 표시 소자층(DPL)의 각 화소 영역(PXA)에는 해당 화소(PXL)의 발광 유닛(EMU)을 구성하는 정렬 전극(ALE), 발광 소자들(LD), 및/또는 화소 전극들(PE)이 배치될 수 있다.
일 실시예에서, 화소 회로층(PCL)은 회로 소자들과 신호 라인들 외에도 적어도 하나 이상의 절연층을 포함할 수 있다. 예를 들어, 화소 회로층(PCL)은 제3 방향(DR3)을 따라 기판(SUB) 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연층(GI), 층간 절연층(ILD), 패시베이션층(PSV), 및 비아층(VIA)을 포함할 수 있다.
일 실시예에서, 버퍼층(BFL)은 화소 회로(PXC)에 포함된 트랜지스터(T)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 무기 재료를 포함한 무기막일 수 있다. 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 이중층 이상의 다중층으로 제공될 수도 있다. 버퍼층(BFL)이 다중층으로 제공되는 경우, 각 레이어는 서로 동일한 재료로 형성되거나 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다.
일 실시예에서, 화소 회로(PXC)는 트랜지스터(T)를 포함할 수 있다. 편의를 위하여 도 6a에서는 발광 소자(LD)의 구동 전류를 제어하는 하나의 트랜지스터(T)를 도시하였다. 트랜지스터(T)는 도 4를 참고하여 설명한 제1 트랜지스터(T1)일 수 있다.
일 실시예에서, 트랜지스터(T)는 반도체 패턴 및 반도체 패턴의 적어도 일부(또는 일 영역)와 중첩하는 게이트 전극(GE)을 포함할 수 있다. 여기서, 반도체 패턴은 액티브 패턴(ACT), 제1 접촉 영역(SE), 및 제2 접촉 영역(DE)을 포함할 수 있다. 제1 접촉 영역(SE)은 소스 영역일 수 있고, 제2 접촉 영역(DE)은 드레인 영역일 수 있다.
일 실시예에서, 게이트 전극(GE)은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 형성할 수 있다.
일 실시예에서, 게이트 절연층(GI)은 반도체 패턴 및 버퍼층(BFL) 상에 전면적으로 제공 및/또는 형성될 수 있다. 게이트 절연층(GI)은 무기 재료를 포함한 무기막일 수 있다. 일 예로, 게이트 절연층(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 다만, 게이트 절연층(GI)의 재료가 상술한 실시예들에 한정되는 것은 아니다. 실시예에 따라, 게이트 절연층(GI)은 유기 재료를 포함한 유기막(또는 유기 절연막)으로 이루어질 수도 있다. 게이트 절연층(GI)은 단일층으로 제공될 수 있으나, 적어도 이중층 이상의 다중층으로 제공될 수도 있다.
일 실시예에서, 액티브 패턴(ACT), 제1 접촉 영역(SE), 및 제2 접촉 영역(DE)은 폴리 실리콘(poly-silicon), 아몰퍼스 실리콘(amorphous silicon), 또는 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 액티브 패턴(ACT), 제1 접촉 영역(SE), 및 제2 접촉 영역(DE)은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다. 일 예로, 제1 접촉 영역(SE) 및 제2 접촉 영역(DE)은 불순물이 도핑된 반도체층으로 이루어지며, 액티브 패턴(ACT)은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 불순물로는, 일 예로, n형 불순물이 사용될 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에서, 액티브 패턴(ACT)은 해당 트랜지스터(T)의 게이트 전극(GE)과 중첩되는 영역으로 채널 영역일 수 있다. 일 예로, 트랜지스터(T)의 액티브 패턴(ACT)은 트랜지스터(T)의 게이트 전극(GE)과 중첩하여 트랜지스터(T)의 채널 영역을 구성할 수 있다.
일 실시예에서, 트랜지스터(T)의 제1 접촉 영역(SE)은 액티브 패턴(ACT)의 일 단에 연결(또는 접촉)될 수 있다. 또한, 트랜지스터(T)의 제1 접촉 영역(SE)은 제1 연결 부재(TE1)를 통하여 브릿지 패턴(BRP)에 연결될 수 있다.
일 실시예에서, 제1 연결 부재(TE1)는 층간 절연층(ILD) 상에 제공 및/또는 형성될 수 있다. 제1 연결 부재(TE1)의 일 단은 층간 절연층(ILD) 및 게이트 절연층(GI)을 순차적으로 관통하는 컨택 홀을 통하여 제1 트랜지스터(T1)의 제1 접촉 영역(SE)과 전기적 및/또는 물리적으로 연결될 수 있다. 또한, 제1 연결 부재(TE1)의 타 단은 층간 절연층(ILD) 상에 위치한 패시베이션층(PSV)을 관통하는 컨택 홀을 통하여 브릿지 패턴(BRP)에 전기적 및/또는 물리적으로 연결될 수 있다. 제1 연결 부재(TE1)는 게이트 전극(GE)과 동일한 물질을 포함하거나, 게이트 전극(GE)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
일 실시예에서, 층간 절연층(ILD)은 게이트 전극(GE) 및 게이트 절연층(GI) 상에 전면적으로 제공 및/또는 형성될 수 있다. 층간 절연층(ILD)은 게이트 절연층(GI)과 동일한 물질을 포함하거나 게이트 절연층(GI)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
일 실시예에서, 브릿지 패턴(BRP)은 패시베이션층(PSV) 상에 제공 및/또는 형성될 수 있다. 브릿지 패턴(BRP)의 일 단은 제1 연결 부재(TE1)를 통하여 트랜지스터(T)의 제1 접촉 영역(SE)에 연결될 수 있다. 또한, 브릿지 패턴(BRP)의 타 단은 패시베이션층(PSV), 층간 절연층(ILD), 게이트 절연층(GI), 및 버퍼층(BFL)을 순차적으로 관통하는 컨택 홀을 통하여 하부 도전층(BML)과 전기적 및/또는 물리적으로 연결될 수 있다. 하부 도전층(BML)과 트랜지스터(T)의 제1 접촉 영역(SE)은 브릿지 패턴(BRP) 및 제1 연결 부재(TE1)를 통하여 전기적으로 연결될 수 있다.
일 실시예에서, 하부 도전층(BML)은 기판(SUB) 상에 제공되는 도전층들 중 첫 번째 도전층일 수 있다. 일 예로, 하부 도전층(BML)은 기판(SUB)과 버퍼층(BFL) 사이에 위치하는 첫 번째 도전층일 수 있다. 하부 도전층(BML)은 트랜지스터(T)와 전기적으로 연결되어 트랜지스터(T)의 게이트 전극(GE)으로 공급되는 소정의 전압의 구동 범위(driving range)를 넓힐 수 있다. 일 예로, 하부 도전층(BML)은 트랜지스터(T)의 제1 접촉 영역(SE)에 전기적으로 연결되어 트랜지스터(T)의 채널 영역을 안정화시킬 수 있다. 또한, 하부 도전층(BML)이 트랜지스터(T)의 제1 접촉 영역(SE)에 전기적으로 연결됨에 따라 하부 도전층(BML)의 플로팅(floating)을 방지할 수 있다.
일 실시예에서, 트랜지스터(T)의 제2 접촉 영역(DE)은 액티브 패턴(ACT)의 타 단에 연결(또는 접촉)될 수 있다. 또한, 상기 트랜지스터(T)의 제2 접촉 영역(DE)은 제2 연결 부재(TE2)에 연결(또는 접촉)될 수 있다.
일 실시예에서, 제2 연결 부재(TE2)는 층간 절연층(ILD) 상에 제공 및/또는 형성될 수 있다. 제2 연결 부재(TE2)의 일 단은 층간 절연층(ILD) 및 게이트 절연층(GI)을 관통하는 컨택 홀을 통하여 트랜지스터(T)의 제2 접촉 영역(DE)에 전기적 및/또는 물리적으로 연결될 수 있다. 제2 연결 부재(TE2)의 타 단은 비아층(VIA) 및 패시베이션층(PSV)을 순차적으로 관통하는 제1 컨택부(CNT1)를 통하여 표시 소자층(DPL)의 제1 정렬 전극(ALE1)과 전기적 및/또는 물리적으로 연결될 수 있다. 실시예에 있어서, 제2 연결 부재(TE2)는 화소 회로층(PCL)의 트랜지스터(T)와 표시 소자층(DPL)의 제1 정렬 전극(ALE1)을 연결하기 위한 매개체일 수 있다.
상술한 트랜지스터(T) 상에는 층간 절연층(ILD)이 제공 및/또는 형성될 수 있다.
상술한 실시예에서 트랜지스터(T)가 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 이에 한정되는 것은 아니며, 트랜지스터(T)의 구조는 다양하게 변경될 수 있다.
트랜지스터(T), 제1 및 제2 연결 부재들(TE1, TE2) 상에는 패시베이션층(PSV)이 제공 및/또는 형성될 수 있다.
일 실시예에서, 패시베이션층(PSV)(또는 보호층)은 제1 및 제2 연결 부재들(TE1, TE2)과 층간 절연층(ILD) 상에 전면적으로 제공 및/또는 형성될 수 있다. 패시베이션층(PSV)은 무기 재료를 포함한 무기막(또는 무기 절연막) 또는 유기 재료를 포함한 유기막(또는 유기 절연막)일 수 있다.
예를 들어, 무기막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기막은, 예를 들어, 아크릴레이트 수지(polyacrylate resin), 에폭시 수지(epoxy resin), 페놀 수지(phenol resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide rein), 불포화 폴리에스테르 수지(unsaturated polyester resin), 폴리페닐렌 에테르 수지(poly-phenylene ether resin), 폴리페닐렌 설파이드 수지(poly-phenylene sulfide resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
일 실시예에서, 패시베이션층(PSV)은 제2 연결 부재(TE2)의 일 영역을 노출하는 제1 컨택부(CNT1)를 포함하도록 부분적으로 개구될 수 있다. 또한, 패시베이션층(PSV)은 제1 연결 부재(TE1)의 일 영역 및 하부 도전층(BML)의 일 영역을 노출하도록 부분적으로 개구될 수 있다.
일 실시예에서, 화소 회로층(PCL)은 패시베이션층(PSV) 상에 제공 및/또는 형성된 소정의 전원 라인을 포함할 수 있다. 일 예로, 소정의 전원 라인은 제2 전원 라인(PL2)을 포함할 수 있다. 제2 전원 라인(PL2)은 브릿지 패턴(BRP)과 동일한 층에 제공될 수 있다. 제2 전원 라인(PL2)에는 제2 구동 전원(VSS)의 전압이 인가될 수 있다. 도 6a 내지 도 6d에 도시하지 않았으나, 도 4를 참고하여 설명한 제1 전원 라인(PL1)을 더 포함할 수 있다. 제1 전원 라인(PL1)은 제2 전원 라인(PL2)과 동일한 층에 제공되거나 또는 상기 제2 전원 라인(PL2)과 상이한 층에 제공될 수 있다. 상술한 실시예에서, 제2 전원 라인(PL2)이 패시베이션층(PSV) 상에 제공 및/또는 형성되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제2 전원 라인(PL2)은 화소 회로층(PCL)에 구비된 도전층들 중 어느 하나의 도전층이 위치한 소정의 절연층 상에 제공될 수도 있다. 즉, 화소 회로층(PCL) 내에서 제2 전원 라인(PL2)의 위치는 다양하게 변경될 수 있다.
일 실시예에서, 제2 전원 라인(PL2)은 도전성 물질(또는 재료)을 포함할 수 있다. 일 예로, 제2 전원 라인(PL2)은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일층(또는 단일막)을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중층(또는 이중막) 또는 다중층(또는 다중막) 구조로 형성할 수 있다. 일 예로, 제2 전원 라인(PL2)은 타이타늄(Ti)/구리(Cu)의 순으로 적층된 이중층(또는 이중막)으로 구성될 수 있다.
일 실시예에서, 브릿지 패턴(BRP) 및 제2 전원 라인(PL2) 상에는 비아층(VIA)이 제공 및/또는 형성될 수 있다.
일 실시예에서, 비아층(VIA)은 브릿지 패턴(BRP), 제2 전원 라인(PL2), 및 패시베이션층(PSV) 상에 전면적으로 제공 및/또는 형성될 수 있다. 비아층(VIA)은 유기막을 포함함 단일층 또는 이중층 이상의 다중층으로 구성될 수 있다. 실시예에 따라, 비아층(VIA)은 무기막 및 상기 무기막 상에 배치된 유기막을 포함하는 형태로 제공될 수도 있다. 비아층(VIA)이 다중층으로 제공될 경우, 비아층(VIA)을 구성하는 유기막이 비아층(VIA)의 최상층에 위치할 수 있다. 비아층(VIA)은 폴리 아크릴레이트 수지(polyacrylate resin), 에폭시 수지(epoxy resin), 페놀 수지(phenol resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide rein), 불포화 폴리에스테르 수지(unsaturated polyester resin), 폴리페닐렌 에테르 수지(poly-phenylene ether resin), 폴리페닐렌 설파이드 수지(poly-phenylene sulfide resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
일 실시예에서, 비아층(VIA)은 트랜지스터(T)와 전기적으로 연결되는 제2 연결 부재(TE2)를 노출하는 패시베이션층(PVS)의 제1 컨택부(CNT1)에 대응되는 제1 컨택부(CNT1) 및 제2 전원 라인(PL2)을 노출하는 제2 컨택부(CNT2)를 포함할 수 있다. 실시예에 있어서, 비아층(VIA)은 화소 회로층(PCL) 내에서 그 하부에 위치한 구성 요소들(일 예로, 트랜지스터들(T), 소정의 전원 라인들, 브릿지 패턴(BRP) 등)에 의해 발생된 단차를 완화하는 평탄화층으로 활용될 수 있다.
일 실시예에서, 비아층(VIA) 상에 표시 소자층(DPL)이 제공 및/또는 형성될 수 있다.
일 실시예에서, 표시 소자층(DPL)은 뱅크 패턴들(BNKP), 정렬 전극들(ALE), 뱅크(BNK), 발광 소자들(LD), 및 화소 전극들(PE)을 포함할 수 있다. 또한, 표시 소자층(DPL)은 상술한 구성들 사이에 위치하는 적어도 하나 이상의 절연층들을 포함할 수 있다.
일 실시예에서, 뱅크 패턴들(BNKP)은 비아층(VIA)의 일면 상에서 제3 방향(DR3)으로 돌출될 수 있다. 이에 따라, 뱅크 패턴들(BNKP) 상에 배치된 정렬 전극들(ALE)의 일 영역이 제3 방향(DR3)(또는 기판(SUB)의 두께 방향)으로 돌출될 수 있다.
일 실시예에서, 뱅크 패턴들(BNKP)은 무기 재료를 포함한 무기막 또는 유기 재료를 포함한 유기막일 수 있다. 실시예에 따라, 뱅크 패턴들(BNKP)은 단일층의 유기막 및/또는 단일층의 무기막을 포함할 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 뱅크 패턴들(BNKP)은 적어도 하나 이상의 유기막과 적어도 하나 이상의 무기막이 적층된 다중막의 형태로 제공될 수도 있다. 다만, 뱅크 패턴들(BNKP)의 재료가 상술한 실시예에 한정되는 것은 아니며, 실시예에 따라, 뱅크 패턴들(BNKP)은 도전성 물질(또는 재료)을 포함할 수도 있다.
일 실시예에서, 뱅크 패턴들(BNKP)은 반사 부재로 활용될 수 있다. 일 예로, 뱅크 패턴들(BNKP)은 그 상부에 배치된 정렬 전극들(ALE)과 함께 각각의 발광 소자(LD)에서 출사되는 광을 원하는 방향으로 유도하여 화소(PXL)의 출광 효율을 향상시키는 반사 부재로 활용될 수 있다.
도 6a, 도 6b 및 도 6d를 참고하면, 뱅크 패턴들(BNKP) 상에는 제1 및 제2 정렬 전극들(ALE1, ALE2)이 제공 및/또는 형성될 수 있다. 일 예시에서, 제1 및 제2 정렬 전극들(ALE1, ALE2)은 서로 동일 평면 상에 배치될 수 있으며, 제3 방향(DR3)으로 동일한 두께를 가질 수 있다. 일 예로, 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2)은 비아층(VIA) 및 대응하는 뱅크 패턴(BNKP) 상에 제공되며 제3 방향(DR3)으로 서로 동일한 두께를 가질 수 있다. 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2)은 동일한 공정에서 동시에 형성될 수 있다.
일 실시예에서, 제1 정렬 전극(ALE1)은 그 하부에 위치한 제1 뱅크 패턴(BNKP1)의 경사도에 대응하는 형상을 가질 수 있고, 제2 정렬 전극(ALE2)은 그 하부에 위치한 제2 뱅크 패턴(BNKP2)의 경사도에 대응하는 형상을 가질 수 있다.
일 실시예에서, 제1 및 제2 정렬 전극들(ALE1, ALE2)은 발광 소자들(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향으로 진행되도록 하기 위하여 일정한(또는 균일한) 반사율을 갖는 재료로 구성될 수 있다. 일 예로, 제1 및 제2 정렬 전극들(ALE1, ALE2)은 도전성 물질(또는 재료)로 이루어질 수 있다. 도전성 물질로는, 발광 소자들(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향으로 반사시키는 데에 유리한 불투명 금속을 포함할 수 있다. 예를 들어, 불투명 금속으로는, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 이들의 합금과 같은 금속을 포함할 수 있다. 다만, 제1 및 제2 정렬 전극들(ALE1, ALE2)의 재료가 상술한 실시예에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 정렬 전극들(ALE1, ALE2)은 투명 도전성 물질(또는 재료)을 포함할 수 있다. 투명 도전성 물질(또는 재료)로는, 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnOx), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 도전성 산화물, PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 등이 포함될 수 있다. 정렬 전극들(ALE)이 투명 도전성 물질(또는 재료)을 포함하는 경우, 발광 소자들(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향으로 반사시키기 위한 불투명 금속으로 이루어진 별도의 도전층이 추가될 수도 있다. 다만, 정렬 전극들(ALE)의 재료가 상술한 재료들에 한정되는 것은 아니다.
일 실시예에서, 제1 정렬 전극(ALE1)은 제1 컨택부(CNT1)를 통해 화소 회로층(PCL)의 트랜지스터(T)와 전기적으로 연결될 수 있고, 제2 정렬 전극(ALE2)은 제2 컨택부(CNT2)를 통해 화소 회로층(PCL)의 제2 전원 라인(PL2)과 전기적으로 연결될 수 있다.
일 실시예에서, 제1 및 제2 정렬 전극들(ALE1, ALE2) 상에는 제1 절연층(INS1)이 제공 및/또는 형성될 수 있다.
일 실시예에서, 제1 절연층(INS1)은 무기 재료로 이루어진 무기막 또는 유기 재료로 이루어진 유기막을 포함할 수 있다. 제1 절연층(INS1)은 화소 회로층(PCL)으로부터 발광 소자들(LD)을 보호하는 데에 유리한 무기막으로 이루어질 수 있다. 일 예로, 제1 절연층(INS1)은, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에서, 제1 절연층(INS1)은 단일층 또는 다중층으로 제공될 수 있다. 제1 절연층(INS1)이 다중층으로 제공될 경우, 제1 절연층(INS1)은 무기막으로 구성된 서로 다른 굴절률을 갖는 제1 레이어와 제2 레이어가 교번하여 적층된 분산 브래그 반사경(Distributed Bragg Reflectors, DBR) 구조로 제공될 수도 있다.
일 실시예에서, 제1 절연층(INS1) 상에는 뱅크(BNK)가 형성될 수 있다. 일 예시에서, 뱅크(BNK)는 화소(PXL)의 발광 영역(EMA)을 둘러싸도록 인접 화소들(PXL) 사이에 형성되어, 해당 화소(PXL)의 발광 영역(EMA)을 구획하는 화소 정의막을 구성할 수 있다.
일 실시예에서, 제1 절연층(INS1) 및 뱅크(BNK)가 형성된 화소(PXL)의 발광 영역(EMA)에는 발광 소자들(LD)이 공급 및 정렬될 수 있다. 일 예로, 잉크젯 프린팅 방식 등을 통해 상기 발광 영역(EMA)에 발광 소자들(LD)이 공급(또는 투입)되고, 발광 소자들(LD)은 정렬 전극들(ALE) 각각에 인가되는 소정의 신호(또는 정렬 신호)에 의해 형성된 전기장(또는 전계)에 의하여 정렬 전극들(ALE)의 사이에 정렬될 수 있다. 일 예로, 발광 소자들(LD)은 제1 뱅크 패턴(BNP1) 상의 제1 정렬 전극(ALE1)과 제2 뱅크 패턴(BNKP2) 상의 제2 정렬 전극(ALE2) 사이의 제1 절연층(INS1) 상에 정렬될 수 있다.
일 실시예에서, 발광 소자들(LD) 각각은 제3 방향(DR3)과 수직을 이루는 일 방향으로 순차적으로 적층된 제1 반도체층(예: 도 1의 제1 반도체층(11)), 활성층(예: 도 1의 활성층(12)), 및 제2 반도체층(예: 도 1의 제2 반도체층(13))을 포함한 발광 적층체(또는 발광 적층 패턴)를 포함할 수 있다. 일 예시에서, 제2 반도체층(13)은 각 발광 소자(LD)의 제1 단부(EP1)에 위치할 수 있고, 제1 반도체층(11)은 해당 발광 소자(LD)의 제2 단부(EP2)에 위치할 수 있다.
일 실시예에서, 제1 및 제2 화소 전극들(PE1, PE2)은 발광 영역(EMA)에서 발광 소자들(LD)의 양 측면 상에 배치될 수 있다. 제1 화소 전극(PE1)은 발광 소자들(LD) 각각의 제1 단부(EP1) 상에 배치될 수 있다. 제1 화소 전극(PE1)은 부분적으로 개구된 제1 절연층(INS1)에 의해 제1 정렬 전극(ALE1)과 접촉하여 전기적으로 연결될 수 있다. 제2 화소 전극(PE2)은 발광 소자들(LD) 각각의 제2 단부(EP2) 상에 배치될 수 있다. 제2 화소 전극(PE2)은 부분적으로 개구된 제1 절연층(INS1)에 의해 제2 정렬 전극(ALE2)과 접촉하여 전기적으로 연결될 수 있다.
일 실시예에서, 발광 소자들(LD)의 하부에는 제1 절연 패턴(INP1)이 제공 및/또는 형성될 수 있다. 제1 절연 패턴(INP1)은 제1 절연층(INS1) 상에 배치되고, 제1 및 제2 정렬 전극들(ALE1, ALE2) 사이에 배치된 발광 소자들(LD)을 고정시킬 수 있다.
일 실시예에서, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)은 발광 소자들(LD) 상에서 서로 이격되게 배치될 수 있다.
일 실시예에서, 제1 화소 전극(PE1)과 제2 화소 전극(PE2)은 발광 소자들(LD) 각각으로부터 방출된 광이 손실없이 표시 장치의 화상 표시 방향(일 예로, 제3 방향(DR3))으로 진행되도록 하기 위하여 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 제1 화소 전극(PE1)과 제2 화소 전극(PE2)은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnOx), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO) 등을 비롯한 다양한 투명 도전성 물질(또는 재료) 중 적어도 하나를 포함하며, 소정의 투광도(또는 투과도)를 만족하도록 실질적으로 투명 또는 반투명하게 구성될 수 있다. 다만, 제1 화소 전극(PE1)과 제2 화소 전극(PE2)의 재료가 상술한 실시예에 한정되는 것은 아니다. 실시예에 따라, 제1 화소 전극(PE1)과 제2 화소 전극(PE2)은 다양한 불투명 도전성 물질(또는 재료)로 구성될 수도 있다. 제1 화소 전극(PE1)과 제2 화소 전극(PE2)은 단일층 또는 다중층으로 형성될 수도 있다.
일 실시예에서, 제1 화소 전극(PE1)과 제2 화소 전극(PE2)은 동일한 층에 제공 및/또는 형성될 수 있다. 일 예시에서, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)은 동일 평면 상에 제공되며, 일정 간격 이격되어 전기적으로 분리될 수 있다.
일 실시예에서, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 상에는 유기 투과층(OPL)이 제공 및/또는 형성될 수 있다.
일 실시예에서, 유기 투과층(OPL)은 제1 화소 전극(PE1)과 중첩하도록 배치된 제1 유기 투과층(OPLa) 및 제2 화소 전극(PE2)과 중첩하도록 배치된 제2 유기 투과층(OPLb)을 포함할 수 있다.
일 실시예에서, 유기 투과층(OPL)은 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)상에 배치되어 발광 소자들(LD)의 양 단부를 덮도록 배치될 수 있다. 일 예시에서, 제1 유기 투과층(OPLa)은 발광 소자들(LD) 각각의 제1 단부(EP1)를 덮도록 배치될 수 있다. 제2 유기 투과층(OPLb)은 발광 소자들(LD) 각각의 제2 단부(EP2)를 덮도록 배치될 수 있다.
일 실시예에서, 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)는 유기 투과층(OPL)에 의해 후술하는 컬러 변환층(CCL)과 직접 접촉하지 않을 수 있다.
일 실시예에서, 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)을 덮도록 유기 투과층(OPL)을 배치하여 발광 소자들(LD)의 각각 제1 및 제2 단부들(EP1, EP2)에 색 변환 입자들(QD)을 포함하는 컬러 변환층(CCL)이 직접 접촉함에 따라 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에서 발생하는 열화 현상을 방지할 수 있다.
일 실시예에서, 유기 투과층(OPL)은 유기 용매에서 분산성을 가지는 나노 스케일 정도의 광 산란체를 포함할 수 있다. 예를 들어, 상기 광 산란체는 산화 타이타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 및 산화 주석(SnO2) 중 적어도 하나를 포함할 수 있다.
일 실시예에서, 유기 투과층(OPL)은 광 산란체를 포함함으로써, 발광 소자들(LD)에서 방출되는 광이 넓은 각도로 확산되도록 할 수 있다.
일 실시예에서, 유기 투과층(OPL)은 발광 소자들(LD)에서 방출하는 광의 파장에 따라 유기 투과층(OPL)의 두께가 다르게 형성될 수 있다. 예를 들어, 발광 소자들(LD)에서 청색 계열의 광을 방출하는 경우 유기 투과층(OPL)의 두께는 발광 소자들(LD)에서 녹색 계열의 광을 방출하는 경우에서의 유기 투과층(OPL)의 두께보다 얇을 수 있다.
일 실시예에서, 발광 소자(LD)가 청색 계열의 광을 방출하는 경우 유기 투과층(OPL)의 두께는 약 1.5㎛ 이상 2.5㎛ 미만일 수 있다.
일 실시예에서, 유기 투과층(OPL) 상에는 컬러 변환층(CCL)이 제공 및/또는 형성될 수 있다.
일 실시예에서, 컬러 변환층(CCL)은 뱅크(BNK)에 의해 둘러싸인 화소(PXL)의 발광 영역(EAM) 내에서 유기 투과층(OPL) 상에 배치될 수 있다. 일 예시에서, 컬러 변환층(CCL)은 유기 투과층(OPL) 상에 직접 위치할 수 있으며, 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)를 제외한 영역과 직접 접촉할 수 있다.
일 실시예에서, 컬러 변환층(CCL)은 특정 색상에 대응하는 색 변환 입자들(QD)을 포함할 수 있다. 일 예로, 컬러 변환층(CCL)은 발광 소자들(LD)에서 방출되는 제1 색의 광을 제2 색(또는 특정 색)의 광으로 변환하는 색 변환 입자들(QD)을 포함할 수 있다. 화소(PXL)가 적색 화소인 경우, 해당 화소(PXL)의 컬러 변환층(CCL)은 발광 소자들(LD)에서 방출되는 제1 색의 광을 제2 색의 광, 일 예로, 적색의 광으로 변환하는 적색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수 있다. 화소(PXL)가 녹색 화소(또는 녹색 서브 화소)인 경우, 해당 화소(PXL)의 컬러 변환층(CCL)은 발광 소자들(LD)에서 방출되는 제1 색의 광을 제2 색의 광, 일 예로, 녹색의 광으로 변환하는 녹색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수 있다. 화소(PXL)가 청색 화소(또는 청색 서브 화소)인 경우, 해당 화소(PXL)의 컬러 변환층(CCL)은 발광 소자들(LD)에서 방출되는 제1 색의 광을 제2 색의 광, 일 예로, 청색의 광으로 변환하는 청색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수도 있다. 실시예에 따라, 화소(PXL)가 청색 화소(또는 청색 서브 화소)인 경우, 색 변환 입자들(QD)을 포함한 컬러 변환층(CCL)을 대신하여 광 산란 입자들(SCT)을 포함하는 광 산란층이 구비될 수도 있다. 일 예로, 발광 소자들(LD)이 청색 계열의 광을 방출하는 경우, 화소(PXL)는 광 산란 입자들(SCT)을 포함하는 광 산란층을 포함할 수도 있다. 상술한 광 산란층은 실시예에 따라 생략될 수도 있다. 다른 실시예에 따라, 화소(PXL)가 청색 화소(또는 청색 서브 화소)인 경우, 컬러 변환층(CCL)을 대신하여 투명 폴리머가 제공될 수도 있다.
일 실시예에서, 컬러 변환층(CCL) 및 뱅크(BNK) 상에는 캡핑층(CPL)이 배치될 수 있다.
일 실시예에서, 캡핑층(CPL)은 화소 영역(PXA)에서 전면적으로(또는 전체적으로) 제공되며, 컬러 변환층(CCL) 상에 직접 배치될수 있다. 캡핑층(CPL)은 무기 재료를 포함한 무기막(또는 무기 절연막)일 수 있다 캡핑층(CPL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 캡핑층(CPL)은 컬러 변환층(CCL) 상에 위치하여 상기 컬러 변환층(CCL)을 커버함으로써 상기 컬러 변환층(CCL)을 보호할 수 있다.
일 실시예에서, 캡핑층(CPL)은 그 하부에 배치된 구성 요소들에 의해 발생된 단차를 완화시키며 평탄한 표면을 가질 수 있다. 일 예로, 캡핑층(CPL)은 유기 재료를 포함한 유기막을 포함할 수 있다. 캡핑층(CPL)은 화소 영역(PXA)을 포함한 표시 영역(DA)에 공통으로 제공되는 공통층일 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에서, 캡핑층(CPL) 상에는 컬러 필터(CF) 및 차광 패턴(LBP)이 제공 및/또는 형성될 수 있다. 컬러 필터(CF)는 특정 색상의 광을 선택적으로 투과시킬 수 있다. 컬러 필터(CF)는 컬러 변환층(CCL)과 함께 광 변환 패턴(LCP)을 구성하며, 컬러 변환층(CCL)에서 변환된 특정 색의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 컬러 필터(CF)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터를 포함할 수 있다. 상술한 컬러 필터(CF)는 컬러 변환층(CCL)과 대응하도록 캡핑층(CPL)의 일면 상에 제공될 수 있다. 컬러 변환층(CCL)과 컬러 필터(CF)를 포함한 광 변환 패턴(LCP)은 화소(PXL)의 발광 영역(EMA)과 대응할 수 있다.
일 실시예에서, 차광 패턴(LBP)은 컬러 필터(CF)와 인접하게 캡핑층(CPL)의 일면 상에 위치할 수 있다. 일 예로, 차광 패턴(LBP)은 비발광 영역(NEA)에 대응하도록 캡핑층(CPL)의 일면 상에 위치할 수 있다. 차광 패턴(LBP)은 뱅크(BNK)와 대응할 수 있다. 일 예시에서, 차광 패턴(LBP)은 화소(PXL)와 그에 인접한 화소들(PXL) 사이에서 광(또는 빛)이 새는 빛샘 불량을 방지하는 차광 물질을 포함할 수 있다. 일 예로, 차광 패턴(LBP)은 블랙 매트릭스를 포함할 수 있다. 차광 패턴(LBP)은 인접한 화소들(PXL) 각각에서 방출되는 광의 혼색을 방지할 수 있다.
일 실시예에서, 차광 패턴(LBP) 및 컬러 필터(CF) 상에는 커버층(CVL)이 제공 및/또는 형성될 수 있다.
일 실시예에서, 커버층(CVL)은 무기 재료를 포함한 무기막(또는 무기 절연막) 또는 유기 재료를 포함한 유기막(또는 유기 절연막)일 수 있다. 커버층(CVL)은 그 하부에 위치한 구성들을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 발광 소자들(LD) 및 광 변환 패턴(LCP)으로 유입되는 것을 차단할 수 있다. 실시예에 있어서, 커버층(CVL)은 잉크젯 프린팅 방법으로 화소 영역(PXA)을 포함한 표시 영역(DA)에 전면적으로 제공되는 유기막일 수 있다.
상술한 실시예에 따른 표시 장치는 발광 소자(LD) 상에 광 변환 패턴(LCP)을 배치하여 상기 광 변환 패턴(LCP)을 통해 우수한 색 재현성을 갖는 광을 출사함으로써 출광 효율이 향상될 수 있다.
도 6b는 다른 실시예에 따른 도 5의 Ⅱ~Ⅱ' 선에 따른 단면도이다.
도 6b를 참고하면, 제2 절연 패턴(INP2)을 제외한 나머지 구성들은 도 6a에 도시된 구성들과 동일하므로 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 6b를 참고하면, 발광 소자들(LD) 상에 제2 절연 패턴(INP2)이 배치될 수 있다. 제2 절연 패턴(INP2)은 제1 및 제2 화소 전극들(PE1', PE2')사이에 정렬된 발광 소자들(LD)의 상부에 배치되며 발광 소자들(LD)의 중앙 영역을 포함한 일 영역의 상부에만 부분적으로 배치될 수 있다. 제2 절연 패턴(INP2)은 제1 절연 패턴(INP1)과 함께 일체로 형성될 수 있다. 다른 일 예시에서, 제2 절연 패턴(INP2)은 제1 절연 패턴(INP1)과는 별개도 독립된 패턴으로 형성될 수 있다.
일 실시예에서, 제1 및 제2 화소 전극(PE1', PE2')은 제2 절연 패턴(INP2)을 기준으로 서로 이격되어 배치될 수 있다.
일 실시예에서, 제1 및 제2 유기 투과층(OPLa', OPLb')은 제1 및 제2 화소 전극(PE1', PE2')과 중첩하고, 발광 소자(LD)의 양 단부를 덮도록 제2 절연 패턴(INP2)을 기준으로 서로 이격되어 배치될 수 있다. 일 예시에서, 제1 유기 투과층(OPLa')은 발광 소자(LD)의 제1 단부(EP1)를 덮도록 형성될 수 있다. 제2 유기 투과층(OPLb')은 발광 소자(LD)의 제2 단부(EP2)를 덮도록 형성될 수 있다.
일 실시예에서, 화소(PXL)에서 발광 소자들(LD)의 정렬이 완료된 이후 발광 소자(LD) 상의 제2 절연 패턴(INP2)을 형성하여 발광 소자(LD)가 정렬된 위치에서 이탈되는 것을 방지할 수 있다.
도 6c는 다른 실시예에 따른 도 5의 Ⅱ~Ⅱ' 선에 따른 단면도이다.
도 6c를 참고하면, 제1 및 제2 정렬 전극(ALE1', ALE2')을 제외한 나머지 구성들은 도 6a에 도시된 구성들과 동일하므로 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 6c를 참고하면, 제1 및 제2 정렬 전극들(ALE1', ALE2')는 비아층(VIA) 상에서 서로 이격되어 배치될 수 있다. 제1 정렬 전극(ALE1') 상에 제1 뱅크 패턴(BNKP1)이 배치될 수 있으며, 제2 정렬 전극(ALE2') 상에 제2 뱅크 패턴(BNK2)이 배치될 수 있다.
일 실시예에서, 제1 절연층(INS1)은 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2)의 프로파일(또는 형상)을 따라 배치될 수 있다.
도 6d는 다른 실시예에 따른 도 5의 Ⅱ~Ⅱ'선에 따른 단면도이다.
도 6d를 참고하면, 제1 뱅크 패턴(BNKP1'), 제2 뱅크 패턴(BNKP2') 및 뱅크(BNK')를 제외한 나머지 구성들은 도 6a에 도시된 구성들과 동일하므로 대응되는 구성요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 6d를 참고하면, 제1 뱅크 패턴(BNKP1'), 제1 뱅크 패턴(BNKP1), 제2 뱅크 패턴(BNKP2), 및 제2 뱅크 패턴(BNKP2')은 일 방향으로 순차적으로 배열되어 제3 방향(DR3)으로 돌출될 수 있다. 이에 따라, 제1 뱅크 패턴(BNKP1')상에 배치된 제1 절연층(INS1), 제1 화소 전극(PE1), 및 제1 유기 투과층(OPLa)의 일 영역이 제3 방향(DR3)으로 돌출될 수 있다. 제2 뱅크 패턴(BNKP2')상에 배치된 제1 절연층(INS1), 제2 화소 전극(PE2), 및 제2 유기 투과층(OPLb)의 일 영역이 제3 방향(DR3)으로 돌출될 수 있다.
도 6d를 참고하면, 제1 뱅크 패턴(BNKP1')상에 제1 절연층(INS1), 제1 화소 전극(PE1), 및 제1 유기 투과층(OPLa)이 순차적으로 배치된 것으로 도시되었으나, 제1 화소 전극(PE1)은 제1 뱅크 패턴(BNKP1')의 상부에 배치되지 않을 수 있다.
일 실시예에서, 뱅크(BNK')는 제1 뱅크 패턴(BNKP1') 및 제2 뱅크 패턴(BNKP2')을 커버하도록 배치될 수 있다. 일 예시에서, 뱅크(BNK')는 제1 뱅크 패턴(BNKP1') 및 제2 뱅크 패턴(BNKP2')과 중첩하도록 배치될 수 있다.
도 7a는 유기막층을 통과하는 광의 침투 깊이를 나타낸다. 도 7b는 도 5에 도시된 유기 투과층(OPL)을 통과하는 광의 침투 깊이(penetration depth)를 나타낸다.
도 8a는 도 5에 도시된 유기 투과층(OPL)의 배치에 따른 휘도 유지율을 나타낸다. 도 8b는 도 5에 도시된 유기 투과층(OPL)의 배치에 따른 컬러 변환층(CCL)에서의 컬러 변환 유지율을 나타낸다.
도 7a을 참고하면, 발광 소자와 컬러 변환층 사이에 두께 약 1.5㎛인 경우의 유기막층이 배치된 경우, 발광 소자에서 방출된 광의 침투 깊이를 나타낸다. 일 예시에서, 상기 유기막층은 폴리아크릴레이트(polyacrylate)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 유기막층은 아크릴계 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenol resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide rein), 불포화 폴리에스테르 수지(unsaturated polyester resin), 폴리페닐렌 수지(polyphenylene resin), 폴리페닐렌설파이드 수지(polyphenylenesulfide resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 적어도 하나의 물질을 포함할 수 있다.
도 7b를 참고하면, 발광 소자(예: 도 5의 발광 소자(LD))와 컬러 변환층(예: 도 5의 컬러 변환층(CCL)) 사이에 두께가 약 1.5㎛인 유기 투과층(예: 도 5의 유기 투과층(OPL))이 배치된 경우 발광 소자(LD)에서 방출된 광의 침투 깊이를 나타낸다.
도 7a 및 도 7b를 참고하면, 발광 소자(LD) 상에 유기 투과층(OPL)이 배치된 경우가 폴리아크릴 층이 배치된 경우보다 발광 소자(LD)의 광 투과율이 낮아진다.
일 실시예에서, 발광 소자(LD)와 컬러 변환층(CCL) 사이에 유기 투과층(OPL)이 배치되어 발광 소자(LD)의 양단에서 방출된 광으로 인해 발생한 열이 컬러 변환층(CCL)로 전달되는 것을 줄이거나 방지할 수 있다.
즉, 낮아진 광 투과율에 비례하여 발광 소자(LD)의 양 단부에서 발생하는 열화 현상을 개선할 수 있다.
도 8a는 도 5에 도시된 유기 투과층(OPL)의 배치에 따른 휘도 유지율을 나타낸다.
도 8a의 Ref는 발광 소자 상에 컬러 변환층이 직접 접촉하는 경우, 녹색 화소에서의 휘도 저하를 나타낸다.
도 8a의 Ex1은 발광 소자(LD) 상에 두께가 약 4㎛인 유기 투과층(OPL)이 배치된 경우 녹색 화소에서의 휘도 저하를 나타낸다.
도 8a를 참고하면, 발광 소자(LD) 상에 광 확산 입자를 포함하는 유기 투과층(OPL)이 배치되는 경우에서의 휘도 저하율이 발광 소자 상에 컬러 변환층이 직접 접촉하는 경우에서의 휘도 저하율보다 낮다.
일 실시예에서, 유기 투과층(OPL)에 포함된 광 확산 입자에 의해 발광 소자(LD)로부터 방출된 광이 확산됨에 따라 상대적으로 휘도가 저하되는 것을 개선할 수 있다.
도 8b는 도 5에 도시된 유기 투과층(OPL)의 배치에 따른 컬러 변환층(CCL)에서의 컬러 변환 유지율을 나타낸다.
도 8b의 Ref는 발광 소자 상에 컬러 변환층이 직접 접촉하는 경우, 녹색 화소의 컬러 변환층에서의 컬러 변환 유지율을 나타낸다.
도 8b의 Ex2는 발광 소자(LD) 상에 광 확산 입자를 포함하는 유기 투과층(OPL)이 배치되는 경우에서의 녹색 화소의 컬러 변환층(CCL)의 컬러 변환 유지율을 나타낸다.
도 8b를 참고하면, 발광 소자(LD) 상에 광 확산 입자를 포함하는 유기 투과층(OPL)이 배치되는 경우에서의 컬러 변환층(CCL)에서의 컬러 변환율이 발광 소자 상에 컬러 변환층이 직접 접촉하는 경우에서의 컬러 변환층에서의 컬러 변환율보다 높을 수 있다.
일 실시예에서, 유기 투과층(OPL)에 의해 발광 소자(LD)와 컬러 변환층(CCL)이 이격됨에 따라 발광 소자(LD)의 양 단부에서의 열화를 개선하고 이에 따라 컬러 변환층(CCL)에서의 컬러 변환율이 상대적으로 높아질 수 있다.
도 9 내지 도 19는 일 실시예에 따른 화소(PXL)의 표시 소자층(DPL)의 제조 방법을 개략적으로 설명하기 위한 단면도들이다.
이하에서는, 도 9 내지 도 19를 참조하여 도 6a에 따른 화소(PXL)의 표시 소자층(DPL)의 제조 방법에 따라 순차적으로 설명한다.
본 명세서에서, 단면도에 따라 화소(PXL)의 제조 단계가 차례로 수행되는 것으로 설명하지만, 발명의 사상이 변경되지 않는 한, 연속하여 수행되는 것으로 도시한 일부 단계들이 동시에 수행되거나, 각 단계의 순서가 변경되거나, 일부 단계가 생략되거나, 또는 각 단계 사이에 다른 단계가 더 포함될 수 있음은 자명하다.
도 9 내지 도 19에 있어서, 중복된 설명을 피하기 위하여 상술한 실시예와 상이한 점을 중심으로 설명한다.
도 9를 참고하면, 기판(SUB) 상에 화소 회로층(PCL)을 형성한다. 화소 회로층(PCL)의 비아층(VIA) 상에 서로 이격된 제1 뱅크 패턴(BNKP1)과 제2 뱅크 패턴(BNKP2)을 형성한다.
도 9 및 도 10을 참고하면, 제1 뱅크 패턴(BNKP1) 상에 제1 정렬 전극(ALE1)을 형성하고, 제2 뱅크 패턴(BNKP2) 상에 제2 정렬 전극(ALE2)을 형성한다.
일 실시예에서, 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2)은 동일 공정으로 형성되어 동일한 층에 제공되고 동일한 물질을 포함할 수 있다.
도 11을 참고하면, 제1 및 제2 정렬 전극들(ALE1, ALE2)과 비아층(VIA) 상에 제1 절연층(INS1)을 형성한다.
일 실시예에서, 제1 절연층(INS1)은 제1 정렬 전극(ALE1)의 일 영역 및 제2 정렬 전극(ALE2)의 일 영역을 노출하도록 부분적으로 개구될 수 있다. 제1 절연층(INS1)은 무기 재료를 포함한 무기막(또는 무기 절연막)일 수 있다.
일 실시예에서, 제1 절연층(INS1)을 형성하는 단계에 대응하여, 제1 및 제2 정렬 전극들(ALE1, ALE2) 각각에 대응하는 정렬 신호를 인가하여 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 사이에 전계를 형성한다.
이어, 상기 전계가 형성된 상태에서 잉크젯 프린팅 방식 등을 이용하여 발광 소자들(LD)을 포함한 잉크를 화소(PXL)의 화소 영역(PXA)에 투입한다. 일 예로, 제2 절연층(INS2) 상에 적어도 하나 이상의 잉크젯 노즐을 배치하고, 잉크젯 노즐을 통해 다수의 발광 소자들(LD)이 혼합된 잉크를 화소(PXL)의 화소 영역(PXA)에 투입할 수 있다. 발광 소자들(LD)을 상기 화소 영역(PXA)에 투입하는 방식이 상술한 실시예에 한정되는 것은 아니며, 발광 소자들(LD)을 투입하는 방식은 다양하게 변경될 수 있다.
일 실시예에서, 발광 소자들(LD)을 상기 화소 영역(PXA)에 투입할 경우 제1 정렬 전극(ALE1)과 제2 정렬 전극(ALE2) 사이의 제1 절연층(INS1) 상에 발광 소자들(LD)의 자가 정렬이 유도될 수 있다.
도 12를 참고하면, 발광 영역(EMA)의 전면에 절연 물질층을 형성할 수 있다. 발광 소자들(LD) 상에 상기 절연 물질층이 도포(또는 코팅)될 수 있다. 상기 절연 물질층은 점도성을 갖는 절연 물질을 포함할 수 있다. 상기 절연 물질층이 도포된 후 전면 노광(exposure) 공정을 통해 제1 절연 패턴(INP1)을 형성할 수 있다. 일 예시에서, 제1 절연 패턴(INP1)은 발광 소자들(LD)이 자가 정렬된 후 제1 절연층(INS1) 상의 용매가 제거되는 과정에서 이탈되는 것을 방지하기 위해 발광 소자들(LD)을 고정시킬 수 있다.
도 11 및 도 12를 참고하면, 제1 절연 패턴(INP1)의 형성 이전에 제1 절연층(INS1)과 발광 소자(LD)의 사이에 공극(VD)이 형성될 수 있다. 공극(VD)은 제1 절연 패턴(INSP1)을 형성하는 과정에서 채워질 수 있다. 이에 따라, 발광 소자(LD)는 보다 안정적으로 지지될 수 있다.
도 13을 참고하면, 제1 절연층(INS1) 상에 뱅크(BNK)를 형성한다. 제1 절연층(INS1)은 비발광 영역(NEA)에서 제1 절연층(INS1) 상에 형성될 수 있다.
일 실시예에서, 뱅크(BNK)는 제1 절연층(INS1)이 배치된 직후 형성될 수 있다. 다른 일 예시에서, 뱅크(BNK)는 발광 소자(LD)가 발광 영역(EMA)에 분사되고 정렬된 후에 형성될 수 있다.
도 14를 참고하면, 발광 영역(EMA) 상에서 제1 절연층(INS1) 및 발광 소자(LD) 상에 도전층(CDL)을 전면적으로 도포할 수 있다. 일 예시에서, 도전층(CDL)은 다양한 투명 도전 물질로 구성될 수 있다. 예를 들어, 도전층(CDL)은 투명 전도성 산화물로 구성될 수 있다.
도 15를 참고하면, 도전층(CDL) 상에 유기 투과층(OPL)을 전면적으로 도포한다.
일 실시예에서, 상기 유기 투과층(OPL)을 도포하는 방법과 관련하여 후술하는 도 26a 내지 도 28b를 참고하여 상세히 설명한다.
도 16 및 도 17을 참고하면, 유기 투과층(OPL) 상에 코팅층(CTL)을 전면적으로 도포하고, 패터닝 및 식각 공정을 이용하여 코팅층(CTL), 도전층(CDL)의 일부, 및 유기 투과층(OPL)의 일부를 제거할 수 있다.
도 17을 참고하면, 코팅층(CTL)을 전부 제거하는 것으로 도시하였으나, 코팅층(CTL)의 일부를 제거할 수 있다.
일 실시예에서, 상기 공정을 통해 도전층(CDL)의 일부가 제거됨에 따라 전기적으로 분리된 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)을 형성할 수 있다. 도전층(CDL)의 일 영역을 제거하는 방법은 습식 식각 방법을 포함할 수 있다.
일 실시예에서, 상기 공정을 통해 유기 투과층(OPL)의 일부가 제거됨에 따라 제1 유기 투과층(OPLa) 및 제2 유기 투과층(OPLb)을 형성할 수 있다.
도 18을 참고하면, 뱅크(BNK)로 둘러싸인 공간에 컬러 변환층(CCL)을 형성한다. 일 예시에서, 컬러 변환층(CCL)은 증착 또는 잉크젯 방식으로 형성될 수 있으나, 이에 제한되는 것은 아니다.
일 실시예에서, 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에서 방출된 광은 제3 방향(DR3)을 따라 유기 투과층(OPL)을 통과하여 컬러 변환층(CCL)에 전달될 수 있다. 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에서 방출된 광은 유기 투과층(OPL)에 포함된 광 확산 입자에 의해 확산되어 컬러 변환층(CCL)에 전달될 수 있다.
도 6a 및 도 19를 참고하면, 이어서 컬러 변환층(CCL) 상에 캡핑층(CPL), 차광 패턴(LBP) 및 커버층(CVL)이 형성될 수 있다.
도 20 내지 도 25는 다른 일 실시예에 따른 화소의 표시 소자층(DPL)의 다른 제조 방법을 개략적으로 설명하기 위한 단면도들이다.
이하에서는, 도 20 내지 도 25를 참고하여, 도 6b에 따른 화소(PXL)의 표시 소자층(DPL)의 제조 방법에 따라 순차적으로 설명한다. 다만, 제2 절연 패턴(INP2)을 형성하는 방법 및 이와 관련된 방법을 제외한 나머지 방법에 대해서는 도 9 내지 도 11 및 도 18 내지 도 19를 참조하거나, 중복되는 설명은 생략한다.
도 11 및 도 20을 참고하면, 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)이 형성되기 이전에 제1 절연층(INS1) 및 발광 소자(LD) 사이에 공극(VD)이 형성될 수 있다.
도 20을 참고하면, 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 발광 소자(LD) 및 제1 절연층(INS1) 상에 절연 물질을 도포한 후 마스크를 활용하여 포토리소그래피 공정을 통해 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)을 형성할 수 있다.
도 21을 참고하면, 제1 절연층(INS1) 상에 뱅크(BNK)를 형성한다. 제1 절연층(INS1)은 비발광 영역(NEA)에서 제1 절연층(INS1) 상에 형성될 수 있다.
도 22를 참고하면, 발광 영역(EMA) 상에서 제1 절연층(INS1), 제2 절연 패턴(INP2) 상에 도전층(CDL')을 전면적으로 도포할 수 있다. 도전층(CDL')은 제1 절연층(INS1)및 제2 절연 패턴(INP2)의 프로파일(또는 형상)에 따라 배치될 수 있다.
도 23을 참고하면, 도전층(CDL')상에 유기 투과층(OPL')이 전면적으로 배치될 수 있다.
도 24 및 도 25를 참고하면, 유기 투과층(OPL) 상에 코팅층(CTL')을 전면적으로 도포하고 제1 마스크를 이용하여 패터닝 및 식각 공정을 이용하여 코팅층(CTL'), 도전층(CDL')의 일부, 및 유기 투과층(OPL')의 일부를 제거할 수 있다.
일 실시예에서, 상기 공정을 통해 도전층(CDL')의 일부가 제거됨에 따라 전기적으로 분리된 제1 화소 전극(PE1') 및 제2 화소 전극(PE2')을 형성할 수 있다.
일 실시예에서, 상기 공정을 통해 유기 투과층(OPL')의 일부가 제거됨에 따라 제1 유기 투과층(OPLa') 및 제2 유기 투과층(OPLb')을 형성할 수 있다.
이후, 수행되는 공정은 도 18 및 도 19와 동일한 방식으로 진행될 수 있다.
이하, 도 26a 내지 도 28b를 참고하여, 유기 투과층(예: 도 6a의 유기 투과층(OPL))의 형성 방법들을 설명한다.
도 26a 내지 도 28b를 참고하면, 화소(PXL)는 적색 광을 방출하는 제1 화소(PXL1), 녹색 광을 방출하는 제2 화소(PXL2), 청색 광을 방출하는 제3 화소(PXL3)를 포함할 수 있다.
일 실시예에서, 제1 화소(PXL1)의 발광 영역(EMA)에는 제1 발광 소자(LD1)에서 방출되는 광을 적색의 광으로 변환하는 적색 퀀텀 닷의 색 변환 입자들(예: 도 6a의 색 변환 입자들(QD))을 포함하는 컬러 변환층(예: 도 6a의 컬러 변환층(CCL))이 배치될 수 있다. 제2 화소(PXL2)의 발광 영역(EMA)에는 제2 발광 소자(LD2)에서 방출되는 광을 녹색으로 방출하는 녹색 퀀텀 닷의 색 변환 입자들(QD)을 포함하는 컬러 변환층(CCL)이 배치될 수 있다.
일 실시예에서, 제3 화소(PXL3)의 발광 영역(EMA)에는 제3 발광 소자(LD)에서 방출되는 광을 청색의 광으로 변환하는 청색 퀀텀 닷의 색 변환 입자들(QD)을 포함하는 컬러 변환층(CCL)이 배치될 수 있다. 다른 일 예시에서, 제3 발광 소자(LD3)가 청색 계열의 광을 방출하는 경우, 제3 화소(PX3)의 발광 영역(EMA)에는 청색 퀀텀 닷의 색 변환 입자들(QD)을 포함하는 컬러 변환층(CCL) 대신에 광 산란 입자들(예: 도 6a의 광 산란 입자들(SCT))이 배치될 수 있다.
도 26a 및 도 26b는 일 실시예에 따른 도 5에 도시된 유기 투과층(OPL)을 형성하는 방법을 나타내는 단면도들이다.
도 26a 및 도 26b를 참고하면, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)에 도전층(CDL)이 배치된 이후, 뱅크(BNK)로 구획된 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3) 각각의 발광 영역(EMA)에 잉크젯(ink-jet) 방식으로 유기 투과층(OPL1, OPL2, OPL3)이 분사될 수 있다.
일 실시예에서, 유기 투과층(OPL1, OPL2, OPL3)은 광 확산 입자를 포함하는 유기 용매 형태로 제1, 제2, 및 제3 화소들(PXL1, PXL2, PXL3)의 발광 영역(EMA)에 분사될 수 있다.
일 실시예에서, 제1, 제2, 및 제3 화소들(PXL1, PXL2, PXL3) 각각의 발광 영역(EMA)에 분사된 유기 투과층(OPL1, OPL2, OPL3)의 두께는 동일할 수 있다. 다른 일 예시에서, 상기 발광 영역(EMA)에 분사된 유기 투과층(OPL1, OPL2, OPL3)의 두께는 다를 수 있다. 예를 들어, 제1 화소(PXL1)의 발광 영역(EMA)에 분산된 유기 투과층(OPL1)의 두께가 제2 화소(PXL2)의 발광 영역(EMA)에 분산된 유기 투과층(OPL2)의 두께보다 두꺼울 수 있다.
도 27a 내지 도 27d는 다른 일 실시예에 따른 도 5에 도시된 유기 투과층(OPL)을 형성하는 방법을 나타내는 단면도들이다.
도 27a 및 도 27c를 참고하면, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 제1 및 제2 정렬 전극들(ALE1, ALE2) 및 제1 절연층(INS1)이 형성된 후에 제1 뱅크(BNK1)가 형성될 수 있다.
일 실시예에서, 제1 뱅크(BNK1)는 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)를 구획하는 정의막일 수 있다.
일 실시예에서, 제1 뱅크(BNK1)가 형성된 후에, 도전층(CDL)이 배치될 수 있다.
도 27a를 참고하면, 도전층(CDL)이 배치된 후에 각 화소들의 비발광 영역(NEA)을 회피하여 발광 영역(EMA)에 중첩하도록 유기 투과층(OPL1, OPL2, OPL3)을 패터닝할 수 있다. 제1, 제2, 및 제3 화소들(PXL1, PXL2, PXL3)의 발광 영역(EMA)에 중첩하도록 유기 투과층(OPL1, OPL2, OPL3)이 동시에 패터닝될 수 있다.
도 27c를 참고하면, 도전층(CDL)이 배치된 후 제3 화소(PXL3)의 발광 영역(EMA)을 제외한, 제1 화소(PXL1)의 발광 영역(EMA) 및 제2 화소(PXL2)의 발광 영역(EMA)에 중첩하도록 유기 투과층(OPL1, OPL2)이 동시에 패터닝 될 수 있다.
일 실시예에서, 청색 광을 방출하는 제3 화소(PXL3)는 제3 발광 소자(LD3)에서 청색 계열의 광을 방출함에 따라 후속 공정에서 컬러 변환층(예: 도 6a의 컬러 변환층(CCL))이 아닌 광 산란 입자들(예: 도 6a의 광 산란 입자들(SCT))을 포함하는 광 산란 층을 포함할 수 있다. 따라서, 발광 소자와 컬러 변환층의 접촉에 따라 발광 소자의 양 단부에서 열화 현상이 발생하지 않으므로 상기 열화 현상을 방지하기 위한 유기 투과층이 배치될 필요성이 없으므로 제3 화소(PXL3)를 제외한 제1 및 제2 화소들(PXL1, PXL2)에만 각각 유기 투과층(OPL1, OPL2)을 패터닝을 통해 형성할 수 있다.
도 27b를 참고하면, 유기 투과층(OPL1, OPL2, OPL3)을 패터닝한 후에 제1 뱅크(BNK1) 상에 제2 뱅크(BNK2)가 배치될 수 있다.
도 27d를 참고하면, 유기 투과층(OPL1, OPL2)을 패터닝한 후에 제1 뱅크(BNK1) 상에 제2 뱅크(BNK2)가 배치될 수 있다.
일 실시예에서, 제1 뱅크(BNK1)의 높이는 발광 영역(EMA)에 중첩하도록 유기 투과층(OPL1, OPL2, OPL3)을 패터닝하기 위한 높이로 형성될 수 있다. 일 예시에서, 제1 뱅크(BNK1)의 높이는 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2)의 높이와 유사할 수 있다.
일 실시예에서, 제2 뱅크(BNK2)는 발광 영역(EMA)을 최종적으로 정의하는 구조물일 수 있다. 컬러 변환층(예: 도 5의 컬러 변환층(CCL))이 공급되어야 할 발광 영역(EMA)을 최종적으로 정의하는 구조물일 수 있다.
일 실시예에서, 제2 뱅크(BNK2)는 제1 뱅크(BNK1)와 동일한 소재로 형성될 수 있다.
일 실시예에서, 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)가 결합된 형상은 도 26a에 도시된 뱅크(BNK)의 형상과 동일할 수 있다.
도 28a 및 도 28b는 다른 일 실시예에 따른 도 5에 도시된 유기 투과층(OPL)을 형성하는 방법을 나타내는 단면도들이다.
도 28a를 참고하면, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 제1 및 제2 정렬 전극들(ALE1, ALE2) 및 제1 절연층(INS1)이 형성된 후에 비발광 영역(NEA)에 중첩하도록 제1 뱅크(BNK1')가 형성될 수 있다.
일 실시예에서, 제1 뱅크(BNK1')가 형성된 후에, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)의 발광 영역(EMA)에 중첩하도록 제1 절연층(INS1) 상에 도전층(CDL)이 배치될 수 있다.
일 실시예에서, 제1 뱅크(BNK1')의 높이는 제1 및 제2 절연 패턴들(BNKP1, BNKP2)의 높이와 유사할 수 있다.
일 실시예에서, 각 화소의 발광 영역(EMA)과 중첩하도록 도전층(CDL)이 형성된 후, 각 화소의 제1 뱅크(BNK1) 및 도전층(CDL)을 덮도록 유기 투과층(OPL")이 전면적으로 배치될 수 있다.
일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3) 각각에 형성된 도전층(CDL) 및 제1 뱅크(BNK1')를 덮도록 광 확산 입자를 포함하는 유기 용매를 전면적으로 도포하고 경화함으로써 유기 투과층(OPL")이 형성될 수 있다. 상기 광 확산 입자를 포함하는 유기 용매는 유기 포토레지스트 물질에 해당할 수 있다.
일 실시예에서, 유기 투과층(OPL")은 제1 뱅크(BNK1') 상에 배치될 수 있다.
도 28b를 참고하면, 유기 투과층(OPL")이 형성된 후 제1 뱅크(BNK1')와 중첩하도록 제2 뱅크(BNK2')를 형성할 수 있다.
제2 뱅크(BNK2')는 발광 영역(EMA)을 최종적으로 정의하는 구조물일 수 있다. 컬러 변환층(예: 도 5의 컬러 변환층(CCL))이 공급되어야 할 발광 영역(EMA)을 최종적으로 정의하는 구조물일 수 있다.
일 실시예에서, 제2 뱅크(BNK2')는 제1 뱅크(BNK1')와 동일한 소재로 형성될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
SUB: 기판
PXL: 화소
LD: 발광 소자
ALE1: 제1 정렬 전극
ALE2: 제2 정렬 전극
PE1: 제1 화소 전극
PE2: 제2 화소 전극
INS1: 제1 절연층
CDL: 도전층
OPL: 유기 투과층
CCL: 컬러 변환층

Claims (20)

  1. 기판; 및
    상기 기판 상에 제공되며, 발광 영역 및 비발광 영역을 포함하는 화소를 포함하고,
    상기 화소는,
    상기 발광 영역에 제공되며 제1 단부 및 제2 단부를 포함하는 발광 소자;
    상기 제1 단부와 전기적으로 연결된 제1 화소 전극;
    상기 제2 단부와 전기적으로 연결된 제2 화소 전극;
    상기 제1 단부 및 상기 제2 단부를 덮고, 광 확산 입자를 포함하는 유기 투과층; 및
    상기 유기 투과층 상에 제공되고, 상기 발광 소자로부터 방출된 제1 색의 광을 제2 색의 광으로 변환하는 색 변환 입자들을 포함하는 컬러 변환층을 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 유기 투과층의 두께는 상기 발광 소자로부터 방출되는 광의 파장에 따라 다르게 형성되는, 표시 장치.
  3. 제1 항에 있어서,
    상기 유기 투과층의 상기 광 확산 입자는 유기 용매 내에서 분산성을 갖는 광 산란체를 포함하는, 표시 장치.
  4. 제3 항에 있어서,
    상기 광 산란체는 산화 타이타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 및 산화 주석(SnO2) 중 적어도 하나를 포함하는, 표시 장치.
  5. 제1 항에 있어서,
    상기 유기 투과층과 상기 컬러 변환층 사이에 배치되는 코팅층을 더 포함하는, 표시 장치.
  6. 제1 항에 있어서,
    상기 발광 소자와 전기적으로 연결된 트랜지스터 및 전원 배선을 포함한 화소 회로층;
    상기 발광 영역에서 상기 화소 회로층 상에 제공되며 서로 이격된 제1 뱅크 패턴 및 제2 뱅크 패턴;
    상기 제1 뱅크 패턴 상에 위치하며, 상기 트랜지스터와 전기적으로 연결된 제1 정렬 전극;
    상기 제2 뱅크 패턴 상에 위치하며, 상기 전원 배선과 전기적으로 연결된 제2 정렬 전극; 및
    상기 제1 정렬 전극 및 상기 제2 정렬 전극 상에 배치되는 절연층을 더 포함하고,
    상기 발광 소자는 상기 절연층 상에 제공되고, 평면 상에서 볼 때 상기 제1 정렬 전극 및 상기 제2 정렬 전극 사이에 배치되는, 표시 장치.
  7. 제6 항에 있어서,
    상기 절연층과 상기 발광 소자 사이에 배치되는 제1 절연 패턴을 더 포함하는, 표시 장치.
  8. 제7 항에 있어서,
    상기 발광 소자 상에 배치되며, 상기 발광 소자의 제1 단부 및 제2 단부를 노출하는 제2 절연 패턴을 더 포함하는, 표시 장치.
  9. 제1 항에 있어서,
    상기 화소는 적색 광을 방출하는 제1 화소 및 녹색 광을 방출하는 제2 화소를 포함하는, 표시 장치.
  10. 제9 항에 있어서,
    상기 유기 투과층은 상기 제1 화소에 포함되는 제1 유기 투과층 및 상기 제2 화소에 포함되는 제2 유기 투과층을 포함하고,
    상기 제1 유기 투과층의 두께는 상기 제2 유기 투과층의 두께보다 얇은, 표시 장치.
  11. 제9 항에 있어서,
    상기 컬러 변환층은,
    상기 제1 화소에 포함되고, 상기 제1 화소의 상기 발광 소자에서 방출되는 광을 적색의 광으로 변환하는 적색 색 변환 입자를 포함하는 제1 컬러 변환층; 및
    상기 제2 화소에 포함되고, 상기 제2 화소의 상기 발광 소자에서 방출되는 광을 녹색의 광으로 변환하는 녹색 색 변환 입자를 포함하는 제2 컬러 변환층을 포함하는, 표시 장치.
  12. 제1 항에 있어서,
    상기 유기 투과층의 두께는 1.5㎛ 이상 2.5㎛ 미만인, 표시 장치.
  13. 기판;
    상기 기판 상에 제공되며, 발광 영역 및 비발광 영역을 포함하는 화소를 포함하고,
    상기 화소는,
    상기 기판 상에 제공되는 트랜지스터 및 전원 배선을 포함하는 화소 회로층;
    상기 트랜지스터 및 상기 전원 배선 상에 배치된 비아층;
    상기 비아층 상에 제공되며, 서로 이격된 제1 정렬 전극 및 제2 정렬 전극;
    상기 제1 정렬 전극 상에 배치되는 제1 뱅크 패턴;
    상기 제2 정렬 전극 상에 배치되는 제2 뱅크 패턴;
    상기 제1 뱅크 패턴 및 상기 제2 뱅크 패턴 상에 제공된 절연층;
    상기 절연층 상에 제공되고, 상기 제1 정렬 전극 및 상기 제2 정렬 전극 사이에 배치되고, 길이 방향으로 제1 단부 및 제2 단부를 포함하는 발광 소자;
    상기 제1 단부와 전기적으로 연결된 제1 화소 전극;
    상기 제2 단부와 전기적으로 연결된 제2 화소 전극;
    상기 제1 단부 및 상기 제2 단부를 덮도록 배치되고, 광 확산 입자를 포함하는 유기 투과층; 및
    상기 유기 투과층 상에 제공되고, 상기 발광 소자로부터 방출된 제1 색의 광을 제2 색의 광으로 변환하는 색 변환 입자들을 포함하는 컬러 변환층을 포함하는, 표시 장치.
  14. 기판 상에 발광 영역과 비발광 영역을 포함하는 화소를 형성하는 단계를 포함하고,
    상기 화소를 형성하는 단계는,
    상기 기판 상에 서로 이격된 제1 정렬 전극 및 제2 정렬 전극을 형성하는 단계;
    상기 제1 정렬 전극 및 제2 정렬 전극을 포함한 상기 기판 상에 절연층을 형성하는 단계;
    상기 절연층 상에 상기 발광 영역과 상기 비발광 영역을 정의하는 제1 뱅크를 형성하는 단계;
    상호 이격된 제1 정렬 전극과 제2 정렬 전극 사이에 전계를 형성하여 발광 소자들을 상기 제1 정렬 전극과 상기 제2 정렬 전극 사이의 상기 절연층 상에 정렬하는 단계;
    상기 발광 소자 및 상기 절연층 상에 도전층을 형성하는 단계;
    상기 도전층 상에 광 확산 입자를 포함하는 유기 투과층을 형성하는 단계;
    상기 유기 투과층 상에 코팅층을 형성하는 단계;
    제1 마스크를 이용하여 상기 유기 투과층 및 상기 코팅층의 일부를 제거하여 상기 도전층의 일부를 노출하는 단계;
    상기 노출된 도전층을 제거하여 상기 발광 소자들의 일 단부에 전기적으로 연결되는 제1 화소 전극 및 상기 발광 소자들의 타 단부에 전기적으로 연결되는 제2 화소 전극을 형성하는 단계; 및
    상기 유기 투과층에 상기 발광 소자들로부터 방출된 제1 색의 광을 제2 색의 광으로 변환하는 색 변환 입자들을 포함하는 컬러 변환층을 형성하는 단계를 포함하는, 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 유기 투과층을 형성하는 단계는,
    상기 발광 영역에 상기 광 확산 입자를 포함하는 유기 용매를 분사하는, 표시 장치의 제조 방법.
  16. 제14 항에 있어서,
    상기 유기 투과층을 형성하는 단계는,
    상기 비발광 영역을 회피하여 상기 발광 영역에 중첩하도록 상기 유기 투과층을 패터닝하는, 표시 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 유기 투과층을 형성하는 단계는,
    상기 발광 영역 및 상기 비발광 영역에 상기 광 확산 입자를 포함하는 유기 용매를 도포하고, 전면 노광을 수행하는 단계를 포함하고,
    상기 유기 투과층은 상기 발광 영역 및 상기 제1 뱅크 상에 배치되는, 표시 장치의 제조 방법.
  18. 제16 항에 있어서,
    상기 유기 투과층을 형성하는 단계는,
    상기 유기 발광층 형성 후 상기 제1 뱅크 상에 제2 뱅크를 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  19. 제14 항에 있어서,
    상기 유기 투과층의 두께는 상기 발광 소자로부터 방출되는 광의 파장에 따라 다르게 형성되는, 표시 장치의 제조 방법.
  20. 제14 항에 있어서,
    상기 유기 투과층의 상기 광 확산 입자는 유기 용매 내에서 분산성을 갖는 광 산란체를 포함하는, 표시 장치의 제조 방법.
KR1020220084029A 2022-07-07 2022-07-07 표시 장치 및 이의 제조 방법 KR20240007824A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220084029A KR20240007824A (ko) 2022-07-07 2022-07-07 표시 장치 및 이의 제조 방법
US18/334,251 US20240014351A1 (en) 2022-07-07 2023-06-13 Display device and method of fabricating the same
PCT/KR2023/009436 WO2024010342A1 (ko) 2022-07-07 2023-07-04 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220084029A KR20240007824A (ko) 2022-07-07 2022-07-07 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240007824A true KR20240007824A (ko) 2024-01-17

Family

ID=89430754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220084029A KR20240007824A (ko) 2022-07-07 2022-07-07 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20240014351A1 (ko)
KR (1) KR20240007824A (ko)
WO (1) WO2024010342A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI827639B (zh) * 2018-08-09 2024-01-01 美商凱特伊夫公司 具有光耦合及轉換層的發光二極體與形成像素之方法
KR20200079817A (ko) * 2018-12-26 2020-07-06 엘지디스플레이 주식회사 표시 장치
KR20200145900A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치
KR20220033578A (ko) * 2020-09-07 2022-03-17 삼성디스플레이 주식회사 표시 장치
KR20220047440A (ko) * 2020-10-08 2022-04-18 삼성디스플레이 주식회사 발광 소자 잉크, 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
WO2024010342A1 (ko) 2024-01-11
US20240014351A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
KR102541260B1 (ko) 표시 장치 및 그의 제조 방법
KR20230023111A (ko) 표시 장치 및 그의 제조 방법
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
KR20220051084A (ko) 표시 장치 및 그의 제조 방법
US20230121816A1 (en) Display device and manufacturing method thereof
KR20230087688A (ko) 화소, 이를 포함한 표시 장치, 및 그의 제조 방법
KR20230020627A (ko) 표시 장치
KR20240007824A (ko) 표시 장치 및 이의 제조 방법
KR20240002279A (ko) 표시 장치
US20240038956A1 (en) Pixel and display device including the same
KR20240033728A (ko) 표시 장치 및 그의 제조 방법
US20240145643A1 (en) Display device and manufacturing method thereof
KR20230104411A (ko) 표시 장치 및 그의 제조 방법
KR20240005284A (ko) 표시 장치 및 이의 제조 방법
KR20230091246A (ko) 표시 장치 및 그의 제조 방법
KR20240011938A (ko) 표시 장치 및 이의 제조 방법
KR20240027935A (ko) 표시 장치 및 그의 제조 방법
KR20240010636A (ko) 표시 장치 및 그 제조 방법
KR20230146186A (ko) 화소 및 이를 포함한 표시 장치
KR20230156219A (ko) 화소, 이를 포함하는 표시 장치, 및 표시 장치의 제조 방법
KR20230134636A (ko) 화소 및 이를 포함한 표시 장치
KR20230145635A (ko) 화소 및 이를 포함한 표시 장치
KR20230143261A (ko) 화소, 이를 포함한 표시 장치, 및 그의 제조 방법
KR20230174799A (ko) 표시 장치 및 이의 제조 방법
KR20220154315A (ko) 표시 장치 및 그의 제조 방법