KR20200145900A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200145900A
KR20200145900A KR1020190073076A KR20190073076A KR20200145900A KR 20200145900 A KR20200145900 A KR 20200145900A KR 1020190073076 A KR1020190073076 A KR 1020190073076A KR 20190073076 A KR20190073076 A KR 20190073076A KR 20200145900 A KR20200145900 A KR 20200145900A
Authority
KR
South Korea
Prior art keywords
electrode
light
light emitting
layer
disposed
Prior art date
Application number
KR1020190073076A
Other languages
English (en)
Inventor
김동균
안문정
이동언
강혜림
박후근
이병주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190073076A priority Critical patent/KR20200145900A/ko
Priority to US16/738,490 priority patent/US11094741B2/en
Priority to CN202010559304.7A priority patent/CN112117294A/zh
Publication of KR20200145900A publication Critical patent/KR20200145900A/ko
Priority to US17/403,828 priority patent/US11769787B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 기판, 기판 상에 상호 이격 배치된 제1 전극 및 제2 전극, 기판 상에 제공되는 제1 절연층, 제1 절연층 상에 제공되고, 제1 전극 및 제2 전극 사이에 위치하며, 제1 단부 및 제2 단부를 포함하는 발광 소자, 기판 상에 제공되고, 제1 전극 및 제1 단부를 전기적으로 연결하는 제3 전극, 기판 상에 제공되고, 제2 전극 및 제2 단부를 전기적으로 연결하는 제4 전극, 기판 상에 제공되고, 발광 소자, 제3 전극, 및 제4 전극을 덮도록 배치된 제2 절연층, 및 제2 절연층 상에 제공되고, 광 확산 입자를 포함하는 광 확산층을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 발광 소자를 포함하는 표시 장치에 관한 것이다.
표시 장치는 발광 다이오드(Light Emitting Diode)와 같은 발광 소자를 화소의 광원으로 이용하여 영상을 표시할 수 있다. 발광 다이오드는 열악한 환경 조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 나타낸다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 발광 다이오드를 제조하고, 이를 표시 장치의 패널에 배치하여 차세대 화소 광원으로 이용하기 위한 연구가 진행되고 있다. 이러한 연구의 일환으로서, 마이크로 스케일 또는 나노 스케일 정도로 작은 발광 다이오드를 제조하고, 이를 각 화소의 광원으로 이용하는 표시 장치에 대한 개발이 진행되고 있다.
발광 소자는 표시 장치 내에 일정한 위치 및 간격을 가지고 배열될 수 있다. 이 때, 점광원인 발광 소자에서 방출된 빛은 사용자에게 일정 패턴으로 시인될 수 있다. 이러한 문제를 해결하기 위해 표시 장치 상에 별도의 광 확산 부재를 추가할 경우, 휘도와 같은 표시 장치의 광학 특성이 저하될 수 있다.
본 발명이 해결하려는 과제는, 광학 특성의 저하 없이 출사되는 광의 균일성이 향상된 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 상호 이격 배치된 제1 전극 및 제2 전극, 상기 기판 상에 제공되는 제1 절연층, 상기 제1 절연층 상에 제공되고, 상기 제1 전극 및 상기 제2 전극 사이에 위치하며, 제1 단부 및 제2 단부를 포함하는 발광 소자, 상기 기판 상에 제공되고, 상기 제1 전극 및 상기 제1 단부를 전기적으로 연결하는 제3 전극, 상기 기판 상에 제공되고, 상기 제2 전극 및 상기 제2 단부를 전기적으로 연결하는 제4 전극, 상기 기판 상에 제공되고, 상기 발광 소자, 상기 제3 전극, 및 상기 제4 전극을 덮도록 배치된 제2 절연층, 및 상기 제2 절연층 상에 제공되고, 광 확산 입자를 포함하는 광 확산층을 포함한다.
상기 광 확산 입자는 은 나노 와이어, 금 나노 와이어, 카본 나노 와이어, 및 니켈 나노 와이어 중 적어도 어느 하나를 포함할 수 있다.
상기 광 확산층을 광 산란 입자를 더 포함하되, 상기 광 산란 입자는 산화 티타늄(TiO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 산화 주석(SnO2), 실리카(Silica) 중 적어도 어느 하나를 포함할 수 있다.
상기 기판 상에 제공되고, 상호 이격 배치된 제1 뱅크 및 제2 뱅크를 더 포함하되, 상기 제1 뱅크는 상기 제1 전극과 중첩하여 배치되고, 상기 제2 뱅크는 상기 제2 전극과 중첩하여 배치될 수 있다.
상기 제1 절연층은 상기 제1 전극의 적어도 일부를 노출하는 제1 개구부 및 상기 제2 전극의 적어도 일부를 노출하는 제2 개구부를 포함하되, 상기 제1 개구부는 상기 제1 뱅크와 중첩하고, 상기 제2 개구부는 상기 제2 뱅크와 중첩할 수 있다.
상기 발광 소자 및 상기 제1 절연층 사이에 적어도 일부의 공극이 형성될 수 있다.
상기 발광 소자 상에 배치되는 제1 절연 패턴을 더 포함하되, 상기 제1 절연 패턴은 상기 발광 소자의 상기 제1 단부 및 상기 제2 단부를 노출할 수 있다.
상기 제3 전극 상에 배치되는 제2 절연 패턴을 더 포함하되, 상기 제2 절연 패턴은 상기 발광 소자의 상기 제1 단부를 포함한 일 영역과 상기 제3 전극 상에 배치되고, 상기 발광 소자 상에서 상기 제3 전극의 일단을 커버할 수 있다.
상기 기판 상에 제공되고, 평면상 상기 발광 소자를 둘러싸는 뱅크 패턴을 더 포함할 수 있다.
상기 광 확산층은 상기 발광 소자와 중첩하고, 상기 뱅크 패턴과 중첩하지 않을 수 있다.
상기 발광 소자 상에 배치되고, 파장 변환 입자를 포함하는 파장 변환층을 더 포함하되, 상기 파장 변환 입자는 양자점일 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 표시 영역에 배치되는 제1 화소를 구비하고, 상기 제1 화소는, 기판, 상기 기판 상에 상호 이격 배치된 제1 전극 및 제2 전극, 상기 기판 상에 제공되고, 상기 제1 전극의 일부 및 상기 제2 전극의 일부를 노출하는 제1 절연층, 상기 제1 절연층 상에 제공되고, 상기 제1 전극 및 상기 제2 전극 사이에 위치하며, 제1 단부 및 제2 단부를 포함하는 발광 소자, 상기 기판 상에 제공되고, 상기 제1 전극 및 상기 제1 단부를 전기적으로 연결하는 제3 전극, 상기 기판 상에 제공되고, 상기 제2 전극 및 상기 제2 단부를 전기적으로 연결하는 제4 전극, 상기 기판 상에 제공되고, 상기 발광 소자, 상기 제3 전극, 및 상기 제4 전극을 덮도록 배치된 제2 절연층, 상기 제2 절연층 상에 제공되고, 광 확산 입자를 포함하는 광 확산층, 및 상기 기판 상에 제공되고, 제1 파장 변환 입자를 포함하는 제1 파장 변환층을 포함하고, 상기 발광 소자는 제1 색의 광을 방출하고, 상기 제1 파장 변환 입자는 상기 제1 색의 광을 제2 색의 광으로 변환한다.
상기 표시 영역에 배치되고, 상기 제1 화소와 인접하여 배치된 제2 화소를 더 구비하되, 상기 제2 화소는 제2 파장 변환 입자를 포함하는 제2 파장 변환층을 포함하고, 상기 제2 파장 변환 입자는 상기 제1 색의 광을 제3 색의 광으로 변환할 수 있다.
상기 표시 영역에 배치되고, 상기 제1 화소 및 상기 제2 화소와 인접하여 배치된 제3 화소를 더 구비하되, 상기 제3 화소는 광 산란 입자를 포함하고, 상기 광 산란 입자는 산화 티타늄(TiO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 산화 주석(SnO2), 실리카(Silica) 중 적어도 어느 하나를 포함할 수 있다.
상기 제1 화소 및 상기 제2 화소 사이에 배치된 뱅크 패턴을 더 포함하되, 상기 광 확산층은 상기 뱅크 패턴과 중첩하지 않을 수 있다.
상기 광 확산층은 상기 발광 소자 및 상기 제1 파장 변환층 사이에 배치될 수 있다.
상기 제1 파장 변환층을 덮는 보호층을 더 포함하되, 상기 광 확산층은 상기 보호층 상에 배치될 수 있다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 상호 이격 배치된 제1 전극 및 제2 전극, 상기 기판 상에 제공되는 제1 절연층, 상기 제1 절연층 상에 제공되고, 상기 제1 전극 및 상기 제2 전극 사이에 위치하며, 제1 단부 및 제2 단부를 포함하는 발광 소자, 상기 기판 상에 제공되고, 상기 제1 전극 및 상기 제1 단부를 전기적으로 연결하는 제3 전극, 상기 기판 상에 제공되고, 상기 제2 전극 및 상기 제2 단부를 전기적으로 연결하는 제4 전극, 상기 기판 상에 제공되고, 상기 발광 소자, 상기 제3 전극, 및 상기 제4 전극을 덮도록 배치된 제2 절연층, 및 상기 제2 절연층 상에 제공되고, 파장 변환 입자 및 광 확산 입자를 포함하는 파장 변환층을 포함하되, 상기 광 확산 입자는 은 나노 와이어, 금 나노 와이어, 카본 나노 와이어, 및 니켈 나노 와이어 중 적어도 어느 하나를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 발광 소자 상부에 광 확산층을 배치하여 광학 특성의 저하 없이 출사되는 광의 균일성이 향상된 표시 장치를 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자의 사시도들이다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 3a 및 도 3b는 각각 일 실시예에 따른 화소를 나타내는 회로도이다.
도 4는 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 5는 일 실시예에 따른 화소의 평면도이다.
도 6은 도 5의 I-I' 선을 따라 자른 화소의 개략적인 단면도이다.
도 7a는 도 5의 II-II' 선을 따라 자른 단면도이다.
도 7b는 도 7a에 도시된 구조의 변형예이다.
도 8은 일 실시예에 따른 광 확산층의 일 부분을 확대한 단면도이다.
도 9는 다른 실시예에 따른 광 확산층의 일 부분을 확대한 단면도이다.
도 10 내지 도 12는 다양한 실시예들에 따른 화소의 단면도들로, 도 5의 II-II' 선에 대응되는 단면도들이다.
도 13은 일 실시예에 따른 화소 유닛의 평면도이다.
도 14는 도 13의 III-III' 선을 따라 자른 단면도이다.
도 15는 도 14의 광 확산층이 광 변환층 상에 배치되는 실시예를 도시한 것으로, 도 13의 III-III' 선에 대응되는 단면도이다.
도 16은 도 14의 광 확산층이 배치되지 않고, 광 변환층이 광 확산 입자를 포함하는 실시예를 도시한 것으로, 도 13의 III-III' 선에 대응되는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자의 사시도들이다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는 제1 반도체층(11)과, 제2 반도체층(13)과, 제1 및 제2 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 길이 방향을 따라 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다.
본 발명의 일 실시예에 있어서, 제1 단부(EP1)에는 제1 및 제2 반도체층(11, 13) 중 하나, 제2 단부(EP2)에는 제1 및 제2 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다. 예를 들어, 제1 단부(EP1)에는 제1 반도체층(11)이 배치되고, 제2 단부(EP2)에는 제2 반도체층(13)이 배치될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 막대형으로 제공될 수 있다. 여기서 "막대형"이라고 함은 원기둥, 다각 기둥 등과 같이, 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 예컨대, 발광 소자(LD)의 길이는 그 직경보다 클 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예컨대, 코어-쉘 구조의 발광 소자일 수도 있다.
발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다. 예를 들어, 발광 소자(LD)의 직경은 600nm 이하이고, 발광 소자(LD)의 길이는 4um 이하일 수 있으나, 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 발광 소자(LD)의 크기가 변경될 수도 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도펀트가 도핑된 반도체층을 포함할 수 있다.
제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double heterostructure)를 사용할 수 있다. 본 발명의 일 실시예에 따르면, 활성층(12)의 상부 및/또는 하부에는 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(12)으로 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 제공되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도펀트가 도핑된 반도체층을 포함할 수 있다. 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
일 실시예로, 발광 소자(LD)는 제2 반도체층(13)의 일단(일 예로, 상부면) 측 또는 제1 반도체층(11)의 일단(일 예로, 하부면) 측에 배치되는 적어도 하나의 전극층을 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는 도 1b에 도시된 바와 같이, 제2 반도체층(13)의 일단 측에 배치된 전극층(15)을 더 포함할 수 있다. 전극층(15)은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 전극층(15)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다. 또한, 실시예에 따라, 전극층(15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층(15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
또한, 발광 소자(LD)는 절연 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 절연 피막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다. 예를 들어, 절연 피막(14)은 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 발광 소자(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1a 및 도 1b에서는 절연 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 발광 소자(LD)의 측면이 모두 절연 피막(14)으로 둘러싸일 수 있다.
본 발명의 일 실시예에 따르면, 절연 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2 중 적어도 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
절연 피막(14)은 활성층(12)이 제1 반도체층(11) 및 제2 반도체층(13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연 피막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자(LD)들이 밀접하게 배치되는 경우, 절연 피막(14)은 각 발광 소자(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수도 있다.
본 발명의 실시예에 의한 발광 소자(LD)의 종류, 구조 및 형상 등은 다양하게 변경될 수 있다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 1a 내지 도 2를 참조하면, 표시 장치(1000)는, 기판(SUB)과, 기판(SUB) 상에 제공된 복수의 화소들(PXL)을 포함할 수 있다. 구체적으로, 표시 장치(1000)는, 영상이 표시되는 표시 영역(DA)과, 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 화소들(PXL)이 제공되는 영역일 수 있다. 비표시 영역(NDA)은 화소들(PXL)을 구동하기 위한 구동부들, 및 화소들(PXL)과 구동부들을 연결하는 각종 배선부들(미도시)이 제공되는 영역일 수 있다.
표시 영역(DA)은 다양한 형상을 가질 수 있다. 예를 들어, 표시 영역(DA)은 직선으로 이루어진 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다.
표시 영역(DA)이 복수 개의 영역을 포함하는 경우, 각 영역 또한 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선의 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 또한, 복수의 영역들의 면적은 서로 동일하거나 서로 다를 수 있다.
본 발명의 일 실시예에서는, 표시 영역(DA)이 직선의 변을 포함하는 사각 형상을 가지는 하나의 영역으로 제공된 경우를 예로서 설명한다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일 측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다.
화소들(PXL)은 기판(SUB) 상의 표시 영역(DA) 내에 제공될 수 있다. 화소들(PXL) 각각은 해당 주사 신호 및 데이터 신호에 의해 구동되는 적어도 하나의 발광 소자(LD)를 포함할 수 있다.
화소들(PXL)은 백색 광 및/또는 컬러 광을 출사하는 발광 소자를 포함할 수 있다. 화소들(PXL) 각각은 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 화소들(PXL) 각각은 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
구체적으로, 화소들(PXL)은 제1 색의 광을 출사하는 제1 화소(PXL1), 제1 색과 상이한 제2 색의 광을 출사하는 제2 화소(PXL2), 및 제1 색 및 제2 색과 상이한 제3 색의 광을 출사하는 제3 화소(PXL3)를 포함할 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 다양한 색상의 빛을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다.
실시예에 따라, 제1 화소(PXL1)는 적색의 빛을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 빛을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 빛을 방출하는 청색 화소일 수 있다. 일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는, 제1색의 발광 소자, 제2색의 발광 소자 및 제3색의 발광 소자를 광원으로 구비함으로써, 각각 제1색, 제2색 및 제3색의 빛을 방출할 수 있다. 다른 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 서로 동일한 색의 발광 소자를 구비하되, 각 발광 소자 상에 배치된 서로 다른 색상의 광 변환층을 포함함으로써, 각각 제1색, 제2색 및 제3색의 빛을 방출할 수도 있다.
다만, 각 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다.
화소들(PXL)은 복수 개로 제공되어 제1 방향(DR1) 및 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 행과 열을 이루며 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 화소들(PXL)의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
구동부는 배선부(미도시)를 통해 각 화소들(PXL)에 신호를 제공하며, 이에 따라 각 화소들(PXL)의 구동을 제어할 수 있다. 도 2에는 설명의 편의를 위해 배선부가 생략되었다.
구동부는 스캔 라인을 통해 화소들(PXL)에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 화소들(PXL)에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 라인을 통해 화소들(PXL)에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 타이밍 제어부는 스캔 구동부(SDV), 발광 구동부(EDV), 및 데이터 구동부(DDV)를 제어할 수 있다.
일 실시예에서, 화소들(PXL) 각각은 능동형 화소로 구성될 수 있다. 다만, 본 발명에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다.
도 3a 및 도 3b는 각각 일 실시예에 따른 화소를 나타내는 회로도이다. 특히, 도 3a 및 도 3b는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다.
도 3a를 참조하면, 화소(PXL)는 적어도 하나의 발광 소자(LD)와, 이에 접속되어 발광 소자(LD)를 구동하는 화소 구동 회로(DC)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 화소 구동 회로(DC)를 경유하여 제1 구동 전원(VDD)에 접속될 수 있고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속될 수 있다.
제1 구동 전원(VDD) 및 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제2 구동 전원(VSS)은 제1 구동 전원(VDD)의 전위보다 발광 소자(LD)의 문턱전압 이상 낮은 전위를 가질 수 있다.
발광 소자(LD)는 화소 구동 회로(DC)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 3a에서는 화소(PXL)에 하나의 발광 소자(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 화소(PXL)는 서로 병렬 및/또는 직렬 연결되는 복수의 발광 소자들을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 화소 구동 회로(DC)는 제1 트랜지스터(M1), 제2 트랜지스터(M2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소 구동 회로(DC)의 구조가 도 3a에 도시된 실시예에 한정되지는 않는다. 실시예에 따라, 화소(PXL)는 화소 센싱 회로(미도시)를 더 포함할 수 있다. 화소 센싱 회로는 각 화소(PXL)의 구동 전류의 값을 측정하고, 측정된 값을 외부 회로(예컨대, 타이밍 제어부)에 전달하여 각 화소들(PXL)이 보상되도록 할 수 있다.
제1 트랜지스터(M1, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(DL)에 접속되고, 제2 전극은 제1 노드(N1)에 접속될 수 있다. 여기서, 제1 트랜지스터(M1)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예컨대 제1 전극이 소스 전극이면 제2 전극은 드레인 전극일 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 스캔 라인(SL)에 접속될 수 있다.
제1 트랜지스터(M1)는, 스캔 라인(SL)으로부터 제1 트랜지스터(M1)가 턴-온될 수 있는 전압(예컨대, 게이트 온 전압)의 주사신호가 공급될 때 턴-온되어, 데이터 라인(DL)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 이때, 데이터 라인(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달될 수 있다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 저장될 수 있다.
제2 트랜지스터(M2, 구동 트랜지스터)의 제1 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 제2 전극은 발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)에 전기적으로 연결될 수 있다. 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 제2 트랜지스터(M2)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어할 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압으로 충전될 수 있고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
설명의 편의상, 도 3a에서는 데이터 신호를 화소(PXL) 내부로 전달하기 위한 제1 트랜지스터(M1)와, 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)로 공급하기 위한 제2 트랜지스터(M2)를 포함한 비교적 단순한 구조의 구동 회로(DC)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 구동 회로(DC)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 구동 회로(DC)는 제2 트랜지스터(M2)의 문턱전압을 보상하기 위한 트랜지스터, 제1 노드(N1)를 초기화하기 위한 트랜지스터, 및/또는 발광 소자(LD)의 발광 시간을 제어하기 위한 트랜지스터 등과 같은 적어도 하나의 트랜지스터나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수도 있다.
또한, 도 3a에서는 구동 회로(DC)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(M1, M2)이 모두 P타입의 트랜지스터들인 것으로 도시되었으나, 본 발명이 이에 한정되지는 않는다. 즉, 구동 회로(DC)에 포함되는 제1 및 제2 트랜지스터들(M1, M2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
예를 들어, 도 3b를 참조하면, 구동 회로(DC)의 제1 및 제2 트랜지스터들(M1, M2)은 N타입의 트랜지스터로 구현될 수 있다. 도 3b에 도시된 구동 회로(DC)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 3a의 구동 회로(DC)와 유사할 수 있다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 4는 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 화소(PXL)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 접속되고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 일 전극은 제5 트랜지스터(T5)를 경유하여 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)의 제1 전극에 접속될 수 있다. 이와 같은 제1 트랜지스터(T1)는 게이트 전극인 제1 노드(N1)의 전압에 대응하여 제1 구동 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 구동 전원(VSS)으로 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2; 스위칭 트랜지스터)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 일 전극 사이에 접속될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 접속될 수 있다. 이와 같은 제2 트랜지스터(T2)는 스캔 라인(SL)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 일 전극을 전기적으로 접속시킬 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1) 사이에 접속될 수 있다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 스캔 라인(SL)에 접속될 수 있다. 이와 같은 제3 트랜지스터(T3)는 스캔 라인(SL)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1)를 전기적으로 접속시킬 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속될 수 있다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 전단 스캔 라인(SL-1)에 접속될 수 있다. 이와 같은 제4 트랜지스터(T4)는 전단 스캔 라인(SL-1)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 노드(N1)로 초기화 전원(Vint)의 전압을 공급할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
제5 트랜지스터(T5)는 제1 구동 전원(VDD)과 제1 트랜지스터(T1)의 일 전극 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어 라인(EL)에 접속될 수 있다. 이와 같은 제5 트랜지스터(T5)는 i번째 발광 제어 라인(EL)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있고, 그 외의 경우에 턴-오프될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 다른 전극과 발광 소자(LD)의 제1 전극 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어 라인(EL)에 접속될 수 있다. 이와 같은 제6 트랜지스터(T6)는 발광 제어 라인(EL)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있고, 그 외의 경우에 턴-오프될 수 있다.
제7 트랜지스터(T7)는 초기화 전원(Vint)과 발광 소자(LD)의 제1 전극 사이에 접속될 수 있다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 후단 스캔 라인(SL+1)에 접속될 수 있다. 이와 같은 제7 트랜지스터(T7)는 후단 스캔 라인(SL+1)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자(LD)의 제1 전극으로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 구동 전원(VDD)과 제1 노드(N1) 사이에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)에는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압이 저장될 수 있다.
한편, 도 4에서는 구동 회로(DC)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 5는 일 실시예에 따른 화소의 평면도이다. 도 6은 도 5의 I-I' 선을 따라 자른 화소의 개략적인 단면도이다. 도 7a는 도 5의 II-II' 선을 따라 자른 단면도이다. 도 7b는 도 7a에 도시된 구조의 변형예이다.
설명의 편의상, 이하에서는 각각의 전극을 단일의 전극층으로 단순화하여 도시하였으나, 본 발명이 이에 한정되지는 않는다. 본 발명의 일 실시예에 있어서, “동일한 층에 형성 및/또는 제공된다”함은 동일한 공정에서 형성됨을 의미할 수 있다.
도 5에 있어서, 설명의 편의를 위하여 복수의 발광 소자(LD)들이 제1 방향(DR1)으로 정렬된 것으로 도시하였으나, 발광 소자(LD)의 배열이 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 제1 및 제2 전극들(RFE1, RFE2) 사이에 사선 방향으로 정렬되어 있을 수도 있다.
도 1a 내지 도 7b를 참조하면, 일 실시예에 따른 표시 장치는 기판(SUB), 뱅크층(BNKL), 제1 및 제2 전극들(RFE1, RFE2), 제1 절연층(INS1), 발광 소자(LD), 제3 및 제4 전극들(CTE1, CTE2), 제2 절연층(INS2), 및 광 확산층(HZL)을 포함할 수 있다.
기판(SUB)은 경성(rigid) 기판 또는 가요성(flexible) 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 기판(SUB)은 투명 기판일 수 있으나 이에 한정되지는 않는다. 일 예로, 기판(SUB)은 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.
뱅크층(BNKL)은 기판(SUB) 상에 제공될 수 있다. 뱅크층(BNKL)은 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)를 포함할 수 있다.
제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 기판(SUB) 상에 제공될 수 있다. 제1 뱅크(BNK1)와 제2 뱅크(BNK2)의 사이에는 발광 소자(LD)가 배치되는 공간이 마련될 수 있다. 일 실시예로 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 발광 소자(LD)의 길이 이상으로 기판(SUB) 상에서 제1 방향(DR1)을 따라 이격될 수 있다.
제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 유기 재료 또는 무기 재료를 포함하는 절연 물질일 수 있으나, 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)의 재료가 이에 한정되지 않는다.
또한, 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 각각 측면이 소정 각도로 경사진 사다리꼴 형상을 가질 수 있으나, 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)의 형상이 이에 한정되는 것은 아니며, 반타원형, 원형, 사각형 등의 다양한 형상을 가질 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2)은 뱅크층(BNKL) 상에 배치될 수 있다. 일 실시예로, 제1 전극(RFE1) 및 제2 전극(RFE2)은 대응하는 제1 및 제2 뱅크들(BNK1, BNK2) 상에 각각 제공될 수 있다. 예를 들어, 제1 전극(RFE1)은 제1 뱅크(BNK1) 상에 제공되고, 제2 전극(RFE2)은 제2 뱅크(BNK2) 상에 제공될 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2)은 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)의 표면을 따라 대체적으로 균일한 두께로 배치될 수 있고, 제1 전극(RFE1) 및 제2 전극(RFE2)은 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)의 형상에 대응되게 제공될 수 있다. 예를 들어, 제1 전극(RFE1)은 제1 뱅크(BNK1)의 경사도에 대응되는 형상을 가질 수 있고, 제2 전극(RFE2)은 제2 뱅크(BNK2)의 경사도에 대응되는 형상을 가질 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2)은 기판(SUB) 상에서 하나의 발광 소자(LD)를 사이에 두고 제1 방향(DR1)을 따라 서로 이격되고, 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 연장되도록 제공될 수 있다.
일 실시예에 있어서, 제1 전극(RFE1)은 각 발광 소자(LD)의 제1 단부(EP1)에 인접하게 배치되고, 제3 전극(CTE1)(또는, 제1 컨택 전극)을 통해 각 발광 소자(LD)에 전기적으로 연결될 수 있다. 제2 전극(RFE2)은 각 발광 소자(LD)의 제2 단부(EP2)에 인접하게 배치되고, 제4 전극(CTE2)(또는, 제2 컨택 전극)을 통해 각 발광 소자(LD)에 전기적으로 연결될 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2)은 서로 동일 평면 상에 배치될 수 있으며, 동일한 높이를 가질 수 있다. 제1 전극(RFE1)과 제2 전극(RFE2)이 동일한 높이를 가지면, 하나의 발광 소자(LD)가 제1 전극(RFE1) 및 제2 전극(RFE2) 각각에 보다 안정적으로 연결될 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2)은 도전성 재료로 이루어질 수 있다. 도전성 재료로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속 등이 포함될 수 있다.
또한, 제1 전극(RFE1) 및 제2 전극(RFE2)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 다중막으로 형성될 수 있다. 예를 들어, 제1 전극(RFE1) 및 제2 전극(RFE2)은 투명한 도전성 재료로 이루어진 캡핑층(미도시)을 더 포함할 수도 있다. 캡핑층은 제1 전극(RFE1) 및 제2 전극(RFE2)을 커버하도록 배치되어, 표시 장치의 제조 공정 중 발생할 수 있는 제1 및 제2 전극들(RFE1, RFE2)의 손상을 방지할 수 있다.
여기서, 제1 전극(RFE1) 및 제2 전극(RFE2)의 재료는 상술한 재료들에 한정되는 것은 아니다. 예를 들어, 제1 전극(RFE1) 및 제2 전극(RFE2)은 일정한 반사율을 갖는 도전성 재료로 이루어질 수 있다. 제1 전극(RFE1) 및 제2 전극(RFE2)이 일정한 반사율을 갖는 도전성 재료로 이루어질 경우, 발광 소자(LD)의 양 단부들(EP1, EP2)로부터 출사되는 광이 화상이 표시되는 방향(예컨대, 제3 방향(DR3))으로 진행될 수 있다.
특히, 제1 전극(RFE1) 및 제2 전극(RFE2)은 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)의 형상에 대응되는 형상을 갖기 때문에, 발광 소자(LD)들 각각의 양 단부들(EP1, EP2)로부터 출사된 광은 제1 전극(RFE1) 및 제2 전극(RFE2)에 의해 반사되어 제3 방향(DR3)으로 더욱 진행될 수 있다. 따라서, 표시 장치의 출광 효율이 개선될 수 있다.
제1 및 제2 전극들(RFE1, RFE2) 중 어느 하나의 전극은 애노드 전극일 수 있으며, 나머지 하나의 전극은 캐소드 전극일 수 있다. 예를 들어, 제1 전극(RFE1)이 캐소드 전극이고, 제2 전극(RFE2)이 애노드 전극일 수 있다. 다만, 이에 제한되는 것은 아니고, 제1 전극(RFE1)이 애노드 전극이고, 제2 전극(RFE2)이 캐소드 전극일 수도 있다.
설명의 편의를 위해, 제1 및 제2 전극들(RFE1, RFE2)이 기판(SUB) 상에 바로 제공되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 및 제2 전극들(RFE1, RFE2)과 기판(SUB) 사이에는 표시 장치가 패시브 매트릭스 또는 액티브 매트릭스로 구동되기 위한 구성 요소가 더 제공될 수 있다.
제1 전극(RFE1)은 제1 연결 배선(CTL1)에 연결될 수 있고, 제2 전극(RFE2)은 제2 연결 배선(CTL2)에 연결될 수 있다. 실시예에 따라, 제1 연결 배선(CTL1)은 제1 전극(RFE1)과 일체로 제공될 수 있고, 제2 연결 배선(CTL2)은 제2 전극(RFE2)과 일체로 제공될 수 있다.
제1 연결 배선(CTL1)은 제1 홀(CT1)을 통해 제1 전원 배선(미도시)과 전기적으로 연결될 수 있다. 제2 연결 배선(CTL2)은 제2 홀(CT2)을 통해 제2 전원 배선(DVL)과 전기적으로 연결될 수 있다. 발광 소자(LD)는 제1 연결 배선(CTL1) 및 제2 연결 배선(CTL2)을 통해 인가된 구동 신호에 대응하여 빛을 방출할 수 있다.
도 3a를 더 결부하여 설명하면, 제1 전극(RFE1) 및 제2 전극(RFE2)은 제1 연결 배선(CTL1) 및 제2 연결 배선(CTL2)을 통해 구동 회로(DC) 및 제2 구동 전원(VSS) 중 어느 하나와 전기적으로 연결될 수 있다. 제1 전극(RFE1)은 제2 구동 전원(VSS)과 전기적으로 연결될 수 있고, 제2 전극(RFE2)은 구동 회로(DC)와 전기적으로 연결될 수 있다. 제1 전극(RFE1) 및 제2 전극(RFE2)은 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)에 각각 연결되어 발광 소자(LD)에 구동 신호를 제공할 수 있고, 발광 소자(LD)는 구동 회로(DC)로부터 제공된 구동 전류에 대응하여 소정 휘도의 빛을 방출할 수 있다.
제1 전극(RFE1) 및 제2 전극(RFE2) 상에는 제1 절연층(INS1)이 제공될 수 있다. 제1 절연층(INS1)은 기판(SUB) 상에 전체적으로 제공되어, 상술한 제1 및 제2 뱅크들(BNK1, BNK2)과 제1 및 제2 전극들(RFE1, RFE2)을 커버할 수 있다. 또한, 제1 절연층(INS1)은 제1 및 제2 뱅크들(BNK1, BNK2)과 제1 및 제2 전극들(RFE1, RFE2)이 배치되지 않은 기판(SUB)의 표면을 따라 배치될 수 있다.
제1 절연층(INS1)은 기판(SUB)과 각 발광 소자(LD)의 사이에 제공될 수 있다. 일 실시예로, 제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연층일 수 있다. 이 경우, 제1 절연층(INS1)은 기판(SUB)과 제1 및 제2 전극들(RFE1, RFE2)의 표면을 따라 대체적으로 균일한 두께로 배치될 수 있고, 제1 절연층(INS1)과 발광 소자(LD) 사이에는 적어도 일부의 공극(VD)이 형성될 수 있다.
몇몇 실시예에서, 제1 절연층(INS1)은 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 도 7b에 도시된 바와 같이, 각 화소들(PXL')은 유기 절연막을 포함하는 제1 절연층(INS1')을 포함할 수 있다. 이 경우, 제1 절연층(INS1')은 기판(SUB)과 발광 소자(LD) 사이의 공간을 메우며 발광 소자(LD)를 안정적으로 지지할 수 있다.
한편, 제1 절연층(INS1)은 제1 개구부(OP1) 및 제2 개구부(OP2)를 포함할 수 있다. 제1 개구부(OP1) 및 제2 개구부(OP2)는 제1 전극(RFE1) 및 제2 전극(RFE2)의 적어도 일부를 노출할 수 있다.
제1 및 제2 개구부들(OP1, OP2)은 대응하는 각 제1 및 제2 뱅크들(BNK1, BNK2) 상에 각각 형성될 수 있다. 예를 들어, 제1 개구부(OP1)는 제1 뱅크(BNK1) 상에 형성될 수 있고, 제2 개구부(OP2)는 제2 뱅크(BNK2) 상에 형성될 수 있다.
제1 개구부(OP1) 및 제2 개구부(OP2)는 제1 절연층(INS1)의 두께에 상응하는 두께 및/또는 깊이를 가질 수 있다. 즉, 제1 개구부(OP1) 및 제2 개구부(OP2)는 해당 영역에서 제1 절연층(INS1)을 완전히 관통할 수 있다. 이에 따라, 제1 및 제2 전극들(RFE1, RFE2)은 외부로 노출되어 후술할 제3 및 제4 전극들(CTE1, CTE2)과 접촉할 수 있다.
제1 절연층(INS1) 및 발광 소자(LD) 상에는 제3 전극(CTE1) 및 제4 전극(CTE2)이 제공될 수 있다.
제3 전극(CTE1) 및 제4 전극(CTE2)은 각 발광 소자(LD)의 양 단부(EP1, EP2) 중 하나의 단부에 부분적으로 중첩할 수 있다. 예를 들어, 제3 전극(CTE1)은 각 발광 소자(LD)의 제1 단부(EP1)에 부분적으로 중첩될 수 있고, 제4 전극(CTE2)은 각 발광 소자(LD)의 제2 단부(EP2)에 부분적으로 중첩될 수 있다.
제3 전극(CTE1)은, 평면 상에서 볼 때, 제1 전극(RFE1)을 커버하며 제1 전극(RFE1)에 중첩할 수 있다. 제3 전극(CTE1)은 제1 절연층(INS1)의 제1 개구부(OP1)를 통해 제1 전극(RFE1)에 전기적으로 연결될 수 있다.
제4 전극(CTE2)은, 평면 상에서 볼 때, 제2 전극(RFE2)을 커버하며 제2 전극(RFE2)에 중첩될 수 있다. 제4 전극(CTE2)은 제1 절연층(INS1)의 제2 개구부(OP2)를 통해 제2 전극(RFE2)에 전기적으로 연결될 수 있다.
제3 및 제4 전극들(CTE1, CTE2) 각각은 투명한 도전성 재료로 구성될 수 있다. 예를 들어, 투명한 도전성 재료로는 ITO, IZO, ITZO 등을 포함할 수 있다. 제3 및 제4 전극들(CTE1, CTE2)이 투명한 도전성 재료로 구성될 경우, 발광 소자(LD)로부터 출사된 광이 제3 방향(DR3)으로 진행될 때, 손실을 저감할 수 있다. 제3 및 제4 전극들(CTE1, CTE2)의 재료는 상술한 재료들에 한정되는 것은 아니다.
일 실시예에 있어서, 제3 및 제4 전극들(CTE1, CTE2)은 동일 평면 상에 제공될 수 있다. 즉, 제3 및 제4 전극들(CTE1, CTE2)은 동시에 형성될 수 있다. 다만, 이에 제한되는 것은 아니고, 제3 및 제4 전극들(CTE1, CTE2)은 서로 다른 평면 상에 제공될 수 있다. 이 경우, 제3 및 제4 전극들(CTE1, CTE2) 중 어느 하나의 전극 상에는 절연 패턴이 더 배치될 수 있고, 다른 하나의 전극은 절연 패턴 상에 배치될 수 있다.
뱅크 패턴(BNKP)은 기판(SUB) 상에 제공될 수 있다. 일 실시예로, 뱅크 패턴(BNKP)은 제1 절연층(INS1) 상에 배치될 수 있다. 다른 실시예로, 뱅크 패턴(BNKP)은 기판(SUB) 상에 직접적으로 배치되어 기판(SUB)과 접촉할 수도 있다.
뱅크 패턴(BNKP)은 평면상 각 화소들(PXL)의 경계를 따라 배치될 수 있다. 다시 말해, 발광 소자(LD)는 각 화소들(PXL)의 경계를 따라 배치된 뱅크 패턴(BNKP)에 의해 둘러싸일 수 있고, 각각의 화소들(PXL)은 뱅크 패턴(BNKP)에 의해 정의될 수 있다. 뱅크 패턴(BNKP)은 도 5에 도시된 바와 같이 일체로 연결되어 배치될 수 있다.
뱅크 패턴(BNKP)은 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)와 같이 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 뱅크 패턴(BNKP)은 상부로 갈수록 폭이 좁아지는 반원 또는 반타원 등의 단면을 가지는 곡면을 가질 수 있다. 본 발명에서, 뱅크 패턴(BNKP)의 형상 및/또는 경사도 등이 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
뱅크 패턴(BNKP)은 인접한 화소들(PXL) 사이에서 빛샘이 발생하는 것을 방지할 수 있다. 또한, 뱅크 패턴(BNKP)은 발광 소자(LD)를 정렬하는 과정에서, 발광 소자(LD)를 포함하는 용액이 인접 화소에 누설되는 것을 방지할 수 있다.
제3 전극(CTE1) 및 제4 전극(CTE2) 상에는 제2 절연층(INS2)이 제공될 수 있다. 제2 절연층(INS2)은 제3 전극(CTE1) 및 제4 전극(CTE2)을 외부로 노출되지 않게 하여 제3 전극(CTE1) 및 제4 전극(CTE2)의 부식을 방지할 수 있다. 제2 절연층(INS2)은 발광 소자(LD)로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층의 역할을 수행할 수도 있다.
제2 절연층(INS2)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 제2 절연층(INS2)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 이루어질 수 있다.
몇몇 실시예에서, 제2 절연층(INS2) 상에는 오버코트층(미도시)이 더 제공될 수 있다. 오버코트층은 그 하부에 배치된 다양한 구성들에 의해 발생된 단차를 완화시키는 평탄화층일 수 있다.
제2 절연층(INS2) 상에는 광 확산층(HZL)이 배치될 수 있다.
광 확산층(HZL)은 광 확산을 위한 광 확산 입자를 포함하는 층일 수 있다. 발광 소자(LD)로부터 방출된 광은 광 확산층(HZL)에 의해 확산되어 화소 전체적으로 균일하게 외부로 출사될 수 있다. 광 확산층(HZL)의 구체적인 설명을 위해 도 8 및 도 9가 더 참조된다.
도 8은 일 실시예에 따른 광 확산층의 일 부분을 확대한 단면도이다. 도 9는 다른 실시예에 따른 광 확산층의 일 부분을 확대한 단면도이다.
도 7a에 결부하여 도 8 및 도 9를 더 참조하면, 광 확산층(HZL)은 적어도 한 종류의 광 확산 입자(HZP)를 포함할 수 있다.
예를 들어, 광 확산층(HZL)은 투명한 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 확산 입자(HZP)를 포함할 수 있다. 일 실시예로, 광 확산층(HZL)은 나노 와이어(NW)와 같은 광 확산 입자(HZP)를 포함할 수 있다. 광 확산층(HZL)이 포함하는 나노 와이어(NW)의 구성 물질로는 예컨대, 은(Ag), 금(Au), 탄소(Cu), 니켈(Ni) 등일 수 있으며, 특별히 한정되지 않는다.
광 확산 입자(HZP)는 투과광의 적어도 일부를 확산 시킬 수 있다. 예를 들어, 발광 소자(LD)로부터 방출된 광은 광 확산층(HZL)을 투과할 수 있다. 광 확산 입자(HZP)의 내부에는 광 도파로(optical waveguide)가 형성될 수 있고, 입사광(L1)은 광 확산 입자(HZP) 내에서 여러 방향으로 확산될 수 있다. 확산된 광은 광 확산 입자(HZP)의 표면에서 확산광(L2)으로서 여러 방향으로 방출될 수 있다. 즉, 점광원인 발광 소자(LD)로부터 방출된 입사광(L1)은 광 확산 입자(HZP)에 의해 확산되어 면광원에서 방출된 광과 같이 광 확산 입자(HZP)의 표면을 따라 여러 방향으로 방출될 수 있다.
광 확산층(HZL)이 금속 나노 와이어를 포함하는 경우, 광 확산층(HZL)은 도전층으로 기능할 수 있다. 예를 들어, 광 확산층(HLZ)이 제3 전극(CTE1) 및 제4 전극(CTE2) 상에 직접 배치될 경우, 광 확산층(HLZ)에 의해 쇼트가 발생할 수 있다. 따라서, 광 확산층(HZL)은 제2 절연층(INS2) 상에 배치될 수 있고, 제2 절연층(INS2)에 의해 다른 구성들과 절연될 수 있다.
몇몇 실시예에서, 광 확산층(HZL)은 도 9에 도시된 바와 같이, 광 산란 입자(SCP)를 더 포함할 수 있다.
광 산란 입자(SCP)는 광 확산층(HZL)을 구성하는 매트릭스 재료와 상이한 굴절률을 가지고 매트릭스 재료와 광학 계면을 형성할 수 있다. 광 산란 입자(SCP)는 투과광의 적어도 일부를 산란 시킬 수 있는 재료이면 특별히 제한되지 않으나, 예를 들어, 산화 티타늄(TiO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 산화 주석(SnO2), 실리카(Silica)와 같은 산화물 입자일 수 있다.
상술한 바와 같이, 발광 소자(LD) 상에는 광 확산층(HZL)이 배치될 수 있다. 광 확산층(HZL)은 발광 소자(LD)로부터 방출된 광을 확산시킬 수 있고, 전체적으로 균일한 광이 출사되도록 할 수 있다. 즉, 광 확산층(HZL)은 각 화소들(PXL)에서 출사되는 광의 균일성을 향상시킬 수 있다.
또한, 제2 절연층(INS2) 상에 광 확산층(HZL)이 배치될 경우, 광 확산층(HZL)은 제2 절연층(INS2)과 공기 간의 굴절률 차이에 따라 전반사되어 외부로 출사되지 못하는 광의 일부를 외부로 투과시킬 수 있다. 즉, 광 확산층(HZL)은 발광 소자(LD) 상에 배치된 구성들의 투과율을 개선할 수 있고, 이에 따라 표시 장치의 표시 휘도를 향상시킬 수 있다.
한편, 본 발명에 따른 표시 장치는 광 확산 필름 또는 광 확산 시트와 같은 별도의 광 확산용 부재를 구비하지 않고, 제2 절연층(INS2) 상에 광 확산층(HZL)을 직접 형성할 수 있다. 이에 따라, 표시 장치의 두께가 더욱 얇게 구현될 수 있다.
이하, 화소의 다른 실시예에 대해 설명한다. 이하의 실시예에서 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하고, 그 설명을 생략하거나 간략화한다.
도 10 내지 도 12는 다양한 실시예들에 따른 화소의 단면도들로, 도 5의 II-II' 선에 대응되는 단면도들이다.
도 10을 참조하면, 발광 소자(LD) 상에는 제1 절연 패턴(INSP1)이 더 배치될 수 있다.
제1 절연 패턴(INSP1)은, 발광 소자(LD), 특히, 제1 및 제2 전극들(RFE1, RFE2)의 사이에 정렬된 발광 소자(LD)의 상부에 배치되며, 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 예를 들어, 제1 절연 패턴(INSP1)은 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)은 커버하지 않고, 발광 소자(LD)의 중앙 영역을 포함한 일 영역의 상부에만 부분적으로 배치될 수 있다. 이러한 제1 절연 패턴(INSP1)은 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다.
이러한 제1 절연 패턴(INSP1)은 발광 소자(LD)를 안정적으로 고정할 수 있다. 예를 들어, 발광 소자(LD)의 정렬이 완료된 이후 발광 소자 (LD) 상에 제1 절연 패턴(INSP1)을 형성함으로써, 발광 소자(LD)가 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
일 예로, 제1 절연 패턴(INSP1)은 유기 재료로 이루어진 유기 절연막을 포함할 수 있다.
제1 절연 패턴(INSP1)의 형성 이전에 제1 절연층(INS1)과 발광 소자(LD)의 사이에 공극(도 7a의 'VD')이 존재하였을 경우, 공극(VD)은 제1 절연 패턴(INSP1)을 형성하는 과정에서 채워질 수 있다. 이에 따라, 발광 소자(LD)는 보다 안정적으로 지지될 수 있다.
도 11을 참조하면, 제3 전극(CTE1) 상에는 제2 절연 패턴(INSP2)이 더 배치될 수 있다.
제2 절연 패턴(INSP2)은 제3 전극(CTE1)을 커버하도록 제3 전극(CTE1) 상에 직접 배치될 수 있다. 일 예로, 제2 절연 패턴(INSP2)은 발광 소자(LD)의 제1 단부(EP1)를 포함한 일 영역과 제3 전극(CTE1) 상에 배치되며, 발광 소자(LD) 상에서 제3 전극(CTE1)의 일단을 커버할 수 있다.
제2 절연 패턴(INSP2)은 제3 전극(CTE1)과 제4 전극(CTE2)의 사이에 개재되어, 제3 및 제4 전극들(CTE1, CTE2)을 안정적으로 절연시킬 수 있다. 즉, 제2 절연 패턴(INSP2)을 형성함으로써, 제3 및 제4 전극들(CTE1, CTE2)의 사이에서 발생할 수 있는 쇼트 결함을 효과적으로 방지할 수 있다. 제2 절연 패턴(INSP2)은 발광 소자(LD)의 제2 단부들(EP2)을 커버하지는 않도록, 발광 소자(LD)의 일 영역 상부에만 형성될 수 있다.
도 12를 참조하면, 광 확산층(HZLc)은 제2 절연층(INS2) 상에 전체적으로 배치되는 것이 아닌 일부 영역에만 배치될 수 있다. 즉, 광 확산층(HZLc)은 제2 절연층(INS2) 상에 패턴화되어 배치될 수 있다.
일 예로, 광 확산층(HZLc)은 발광 소자(LD)와 중첩하여 배치될 수 있고, 발광 소자(LD)를 둘러싸는 뱅크 패턴(BNKP)과 중첩하지 않도록 배치될 수 있다.
광 확산층(HZLc)을 패턴화하여 배치할 경우, 인접한 화소 간의 혼색 현상을 방지할 수 있다. 구체적으로, 광 확산층(HZLc)이 각 화소들(PXLc)의 경계에 배치된 뱅크 패턴(BNKP) 상에 배치되지 않는 경우, 발광 소자(LD)에서 방출된 광이 광 확산층(HZLc)을 통해 인접한 화소로 확산되어 출사되는 것을 차단할 수 있다. 따라서, 인접한 화소 간의 혼색 현상을 방지할 수 있다.
이하, 복수의 화소들로 구성된 화소 유닛에 대해 설명한다. 화소 유닛은 발광 소자로부터 방출된 광을 변환하는 광 변환층을 포함할 수 있다. 또한, 화소 유닛이 포함하는 각 화소들의 구조는 상술한 바와 유사하거나 동일하므로, 동일한 구성에 대해서는 동일한 참조 부호로 지칭하고, 그 설명을 생략하거나 간략화한다.
도 13은 일 실시예에 따른 화소 유닛의 평면도이다. 도 14는 도 13의 III-III' 선을 따라 자른 단면도이다. 도 15는 도 14의 광 확산층이 광 변환층 상에 배치되는 실시예를 도시한 것으로, 도 13의 III-III' 선에 대응되는 단면도이다. 도 16은 도 14의 광 확산층이 배치되지 않고, 광 변환층이 광 확산 입자를 포함하는 실시예를 도시한 것으로, 도 13의 III-III' 선에 대응되는 단면도이다.
도 13 및 도 14를 참조하면, 화소 유닛(PXU)은 순차적으로 배열된 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)를 포함할 수 있다.
상술한 바와 같이, 제1 화소(PXL1)는 제1 색의 광을 출사하고, 제2 화소(PXL2)는 제2 색의 광을 출사하며, 제3 화소(PXL3)는 제3 색의 광을 출사할 수 있다. 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 경계에는 뱅크 패턴(BNKP)이 배치될 수 있고, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 뱅크 패턴(BNKP)에 의해 서로 구분될 수 있다.
화소 유닛(PXU)은 각 발광 소자(LD) 상에 배치된 광 변환층(LCL)을 포함할 수 있다. 일 실시예로, 광 변환층(LCL)은 광 확산층(HZL) 상에 배치될 수 있다.
광 변환층(LCL)은 제1 파장 변환층(WCL1), 제2 파장 변환층(WCL2), 및 광 산란층(LSL)을 포함할 수 있다. 제1 화소(PXL1)는 제1 파장 변환층(WCL1)을 포함하고, 제2 화소(PXL2)는 제2 파장 변환층(WCL2)을 포함하며, 제3 화소(PXL3)는 광 산란층(LSL)을 포함할 수 있다.
제1 파장 변환층(WCL1), 제2 파장 변환층(WCL2), 및 광 산란층(LSL)은 각각 베이스 수지(BR) 및 베이스 수지(BR) 내부에 분산된 다양한 입자들을 포함할 수 있다.
구체적으로, 제1 파장 변환층(WCL1)은 베이스 수지(BR) 내부에 분산된 제1 파장 변환 입자(WC1)를 포함하고, 제2 파장 변환층(WCL2)은 베이스 수지(BR) 내부에 분산된 제2 파장 변환 입자(WC2)를 포함하며, 광 산란층(LSL)은 베이스 수지(BR) 내부에 분산된 광 산란 입자(SC)를 포함할 수 있다. 또한, 제1 파장 변환층(WCL1) 및 제2 파장 변환층(WCL2)은 베이스 수지(BR) 내부에 분산된 광 산란 입자(SC)를 더 포함할 수 있다.
베이스 수지(BR)는 광 투과율이 높고, 제1 파장 변환 입자(WC1), 제2 파장 변환 입자(WC2), 및 광 산란 입자(SC)에 대한 분산 특성이 우수한 재료이면 특별히 제한되지 않는다. 예를 들어, 베이스 수지(BR)는 에폭시계 수지, 아크릴계 수지, 카도계 수지, 또는 이미드계 수지 등의 유기 재료를 포함할 수 있다.
제1 파장 변환층(WCL1)의 제1 파장 변환 입자(WC1) 및 제2 파장 변환층(WCL2)의 제2 파장 변환 입자(WC2)는 입사광의 피크 파장을 다른 특정 피크 파장으로 변환할 수 있다. 즉, 제1 파장 변환 입자(WC1) 및 제2 파장 변환 입자(WC2)는 입사광의 색을 변환할 수 있다.
예를 들어, 발광 소자(LD)는 청색광을 방출할 수 있고, 제1 파장 변환 입자(WC1)는 발광 소자(LD)로부터 제공된 청색광을 적색광으로 변환하여 방출할 수 있다. 또한, 제2 파장 변환 입자(WC2)는 발광 소자(LD)로부터 제공된 청색광을 녹색광으로 변환하여 방출할 수 있다. 즉, 제1 파장 변환층(WCL1)이 배치된 제1 화소(PXL1)는 적색광을 방출하는 영역이고, 제2 파장 변환층(WCL2)이 배치된 제2 화소(PXL2)는 녹색광을 방출하는 영역일 수 있다.
제1 파장 변환 입자(WC1) 및 제2 파장 변환 입자(WC2)의 예로는 양자점, 양자 막대 또는 형광체 등을 들 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정 파장의 광을 방출하는 입자상 물질일 수 있다.
양자점은 반도체 나노 결정 물질일 수 있다. 양자점은 그 조성 및 크기에 따라 특정 밴드갭을 가져 빛을 흡수한 후 고유의 파장을 갖는 광을 방출할 수 있다. 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
예를 들어, IV족계 나노 결정은 실리콘(Si), 게르마늄(Ge), 또는 탄화규소(silicon carbide, SiC), 규소-게르마늄(SiGe) 등의 이원소 화합물 등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, II-VI족계 화합물 나노 결정은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물 등의 이원소 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물 등의 삼원소 화합물, 또는 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또한, III-V족계 화합물 나노 결정은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물 등의 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물 등의 삼원소 화합물, 또는 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
IV-VI족계 나노 결정은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물 등의 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물 등의 삼원소 화합물, 또는 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 제한되지 않으나, 예를 들어 구형, 피라미드형, 다중 가지형(multi-arm) 또는 큐빅 형태의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등을 들 수 있다. 전술한 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재할 수 있다.
양자점은 상술한 나노 결정을 포함하는 코어 및 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 챠징층(charging layer)의 역할을 수행할 수 있다. 쉘은 단일층 또는 다중층일 수 있다. 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
상술한 양자점이 방출하는 광은 약 45nm 이하의 발광 파장 스펙트럼 반치폭(full width of half maximum, FWHM)을 가질 수 있으며 이를 통해 표시 장치가 표시하는 색의 색 순도와 색 재현성을 개선할 수 있다. 또한, 양자점에 의해 방출되는 광은 입사광의 입사 방향과 무관하게 여러 방향을 향하여 방출될 수 있다. 이를 통해 표시 장치의 측면 시인성이 개선될 수 있다.
제1 파장 변환 입자(WC1)와 제2 파장 변환 입자(WC2)는 모두 양자점으로 이루어질 수 있다. 이러한 경우, 제1 파장 변환 입자(WC1)를 이루는 양자점의 직경은 제2 파장 변환 입자(WC2)를 이루는 양자점의 직경보다 클 수 있다. 예를 들어, 제1 파장 변환 입자(WC1)를 이루는 양자점의 직경은 약 55Å 내지 65Å이고, 제2 파장 변환 입자(WC2)를 이루는 양자점의 직경은 약 40Å 내지 55Å일 수 있으나, 이에 제한되지 않는다.
광 산란층(LSL)은 광 산란 입자(SC)를 포함할 수 있다. 또한, 상술한 바와 같이, 제1 파장 변환층(WCL1) 및 제2 파장 변환층(WCL2)은 광 산란 입자(SC)를 더 포함할 수 있다.
광 산란 입자(SC)는 베이스 수지(BR)와 상이한 굴절률을 가지고 베이스 수지(BR)와 광학 계면을 형성할 수 있다. 광 산란 입자(SC)는 투과광의 적어도 일부를 산란 시킬 수 있는 재료이면 특별히 제한되지 않으나, 예를 들어, 산화 티타늄(TiO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 산화 주석(SnO2), 실리카(Silica)와 같은 산화물 입자일 수 있다.
광 산란 입자(SC)는 광 산란층(LSL)을 투과하는 광의 파장을 실질적으로 변환시키지 않으면서 입사광의 입사 방향과 무관하게 무작위한 방향으로 광을 산란 시킬 수 있다. 이를 통해 표시 장치의 측면 시인성이 개선될 수 있다.
광 변환층(LCL) 상에는 보호층(PSV)이 배치될 수 있다. 광 변환층(LCL)은 무기 재료로 이루어진 무기 절연막을 포함할 수 있고, 외부로부터 광 변환층(LCL) 내에 수분 및/또는 산소가 침투하는 것을 방지할 수 있고, 파장 변환 입자들(WC1, WC2)을 보호할 수 있다.
상술한 바와 같이, 광 변환층(LCL)은 광 확산층(HZL) 상에 배치될 수 있다. 발광 소자(LD)로부터 방출된 광은 광 확산층(HZL)에 의해 확산되어 광 변환층(LCL)에 고르게 입사될 수 있다. 이에 따라, 광 변환층(LCL) 내부로 입사된 광의 변환 효율이 향상될 수 있고, 평면상 전체적으로 균일한 광이 외부로 출사될 수 있다. 특히, 제1 파장 변환층(WCL1) 및 제2 파장 변환층(WCL2)에 각각 입사된 광은 전체적으로 균일한 색상으로 변환될 수 있으므로, 영역 마다 출사광의 색상이 달라지는 현상을 방지할 수 있다.
도 15 및 도 16은 다른 실시예에 따른 화소 유닛의 단면도들이다. 도 14의 실시예와 차이점을 위주로 설명한다.
도 15는 도 14의 광 확산층이 광 변환층 상에 배치되는 실시예를 도시한 것으로, 도 13의 III-III' 선에 대응되는 단면도이다.
도 15를 참조하면, 화소 유닛(PXUd)은 제1 내지 제3 화소들(PXL1d, PXL2d, PXL3d)을 포함할 수 있고, 제1 내지 제3 화소들(PXL1d, PXL2d, PXL3d)은 광 변환층(LCL) 상에 배치된 광 확산층(HZL)을 포함할 수 있다.
일 실시예로, 광 확산층(HZL)은 광 변환층(LCL)을 덮는 보호층(PSV) 상에 직접 배치될 수 있다. 또한, 광 확산층(HZL)은 보호층(PSV) 상에 전체적으로 배치될 수 있다. 다만, 이에 제한되는 것은 아니고, 도 12에 도시된 실시예와 같이 일부 영역에만 패턴화되어 배치될 수도 있다. 다른 실시예로, 광 확산층(HZL)은 광 변환층(LCL) 상에 직접 배치될 수 있다. 이 경우, 광 확산층(HZL)은 광 변환층(LCL)과 보호층(PSV) 사이에 배치될 수 있다.
광 확산층(HZL)은 광 변환층(LCL)에서 출사된 광을 고르게 확산시킬 수 있다. 이에 따라 표시 장치에서 출사되는 광의 균일성이 향상될 수 있다.
도 16은 도 14의 광 확산층이 배치되지 않고, 광 변환층이 광 확산 입자를 포함하는 실시예를 도시한 것으로, 도 13의 III-III' 선에 대응되는 단면도이다.
도 16을 참조하면, 화소 유닛(PXUe)은 제1 내지 제3 화소들(PXL1e, PXL2e, PXL3e)을 포함할 수 있고, 제1 내지 제3 화소들(PXL1e, PXL2e, PXL3e)은 각각 제1 파장 변환층(WCL1e), 제2 파장 변환층(WCL2e), 및 광 산란층(LSLe)을 포함할 수 있다.
제1 파장 변환층(WCL1e), 제2 파장 변환층(WCL2e), 및 광 산란층(LSLe)은 광 확산 입자(HZP)를 포함하여 상술한 광 확산층 역할을 수행할 수 있다.
제1 파장 변환층(WCL1e), 제2 파장 변환층(WCL2e), 및 광 산란층(LSLe)은 베이스 수지(BR) 내부에 분산된 광 확산 입자(HZP)를 더 포함할 수 있다.
일 실시예로, 광 확산 입자(HZP)는 은 나노 와이어(AgNW)일 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(LD)에서 방출된 광은 광 변환층(LCLe) 내부의 광 확산 입자(HZP)에 의해 확산될 수 있다. 이에 따라, 각 화소들(PXL1, PXL2, PXL3)로부터 전체적으로 균일한 광이 출사될 수 있다.
또한, 광 변환층(LCLe)이 내부에 광 확산 입자(HZP)를 포함하는 경우, 광 변환층(LCLe)의 제조 과정에서, 다양한 입자들이 분산된 베이스 수지(BR)의 경화 시간을 단축시킬 수 있다. 즉, 표시 장치의 제조 비용이 감소될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1000: 표시 장치 LD: 발광 소자
DA: 표시 영역 NDA: 비표시 영역
PXL: 화소, 화소들 PXU: 화소 유닛
PXL1: 제1 화소 PXL2: 제2 화소
PXL3: 제3 화소 SUB: 기판
RFE1: 제1 전극 RFE2: 제2 전극
CTE1: 제3 전극 CTE2: 제4 전극
BNKL: 뱅크층 BNK1: 제1 뱅크
BNK2: 제2 뱅크 BNKP: 뱅크 패턴
INS1: 제1 절연층 INS2: 제2 절연층
OP1: 제1 개구부 OP2: 제2 개구부
INSP1: 제1 절연 패턴 INSP2: 제2 절연 패턴
HZL: 광 확산층 HZP: 광 확산 입자
SCP: 광 산란 입자 LCL: 광 변환층
WCL1: 제1 파장 변환층 WCL2: 제2 파장 변환층
LSL: 광 산란층

Claims (19)

  1. 기판;
    상기 기판 상에 상호 이격 배치된 제1 전극 및 제2 전극;
    상기 기판 상에 제공되는 제1 절연층;
    상기 제1 절연층 상에 제공되고, 상기 제1 전극 및 상기 제2 전극 사이에 위치하며, 제1 단부 및 제2 단부를 포함하는 발광 소자;
    상기 기판 상에 제공되고, 상기 제1 전극 및 상기 제1 단부를 전기적으로 연결하는 제3 전극;
    상기 기판 상에 제공되고, 상기 제2 전극 및 상기 제2 단부를 전기적으로 연결하는 제4 전극;
    상기 기판 상에 제공되고, 상기 발광 소자, 상기 제3 전극, 및 상기 제4 전극을 덮도록 배치된 제2 절연층; 및
    상기 제2 절연층 상에 제공되고, 광 확산 입자를 포함하는 광 확산층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 광 확산 입자는 은 나노 와이어, 금 나노 와이어, 카본 나노 와이어, 및 니켈 나노 와이어 중 적어도 어느 하나를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 광 확산층을 광 산란 입자를 더 포함하되,
    상기 광 산란 입자는 산화 티타늄(TiO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 산화 주석(SnO2), 실리카(Silica) 중 적어도 어느 하나를 포함하는 표시 장치.
  4. 제1 항에 있어서,
    상기 기판 상에 제공되고, 상호 이격 배치된 제1 뱅크 및 제2 뱅크를 더 포함하되,
    상기 제1 뱅크는 상기 제1 전극과 중첩하여 배치되고,
    상기 제2 뱅크는 상기 제2 전극과 중첩하여 배치되는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 절연층은 상기 제1 전극의 적어도 일부를 노출하는 제1 개구부 및 상기 제2 전극의 적어도 일부를 노출하는 제2 개구부를 포함하되,
    상기 제1 개구부는 상기 제1 뱅크와 중첩하고, 상기 제2 개구부는 상기 제2 뱅크와 중첩하는 표시 장치.
  6. 제1 항에 있어서,
    상기 발광 소자 및 상기 제1 절연층 사이에 적어도 일부의 공극이 형성되는 표시 장치.
  7. 제1 항에 있어서,
    상기 발광 소자 상에 배치되는 제1 절연 패턴을 더 포함하되,
    상기 제1 절연 패턴은 상기 발광 소자의 상기 제1 단부 및 상기 제2 단부를 노출하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제3 전극 상에 배치되는 제2 절연 패턴을 더 포함하되,
    상기 제2 절연 패턴은 상기 발광 소자의 상기 제1 단부를 포함한 일 영역과 상기 제3 전극 상에 배치되고,
    상기 발광 소자 상에서 상기 제3 전극의 일단을 커버하는 표시 장치.
  9. 제1 항에 있어서,
    상기 기판 상에 제공되고, 평면상 상기 발광 소자를 둘러싸는 뱅크 패턴을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 광 확산층은 상기 발광 소자와 중첩하고, 상기 뱅크 패턴과 중첩하지 않는 표시 장치.
  11. 제1 항에 있어서,
    상기 발광 소자 상에 배치되고, 파장 변환 입자를 포함하는 파장 변환층을 더 포함하되,
    상기 파장 변환 입자는 양자점인 표시 장치.
  12. 표시 영역에 배치되는 제1 화소를 구비하고,
    상기 제1 화소는,
    기판;
    상기 기판 상에 상호 이격 배치된 제1 전극 및 제2 전극;
    상기 기판 상에 제공되고, 상기 제1 전극의 일부 및 상기 제2 전극의 일부를 노출하는 제1 절연층;
    상기 제1 절연층 상에 제공되고, 상기 제1 전극 및 상기 제2 전극 사이에 위치하며, 제1 단부 및 제2 단부를 포함하는 발광 소자;
    상기 기판 상에 제공되고, 상기 제1 전극 및 상기 제1 단부를 전기적으로 연결하는 제3 전극;
    상기 기판 상에 제공되고, 상기 제2 전극 및 상기 제2 단부를 전기적으로 연결하는 제4 전극;
    상기 기판 상에 제공되고, 상기 발광 소자, 상기 제3 전극, 및 상기 제4 전극을 덮도록 배치된 제2 절연층;
    상기 제2 절연층 상에 제공되고, 광 확산 입자를 포함하는 광 확산층; 및
    상기 기판 상에 제공되고, 제1 파장 변환 입자를 포함하는 제1 파장 변환층을 포함하고,
    상기 발광 소자는 제1 색의 광을 방출하고, 상기 제1 파장 변환 입자는 상기 제1 색의 광을 제2 색의 광으로 변환하는 표시 장치.
  13. 제12 항에 있어서,
    상기 광 확산 입자는 은 나노 와이어, 금 나노 와이어, 카본 나노 와이어, 및 니켈 나노 와이어 중 적어도 어느 하나를 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 표시 영역에 배치되고, 상기 제1 화소와 인접하여 배치된 제2 화소를 더 구비하되,
    상기 제2 화소는 제2 파장 변환 입자를 포함하는 제2 파장 변환층을 포함하고,
    상기 제2 파장 변환 입자는 상기 제1 색의 광을 제3 색의 광으로 변환하는 표시 장치.
  15. 제14 항에 있어서,
    상기 표시 영역에 배치되고, 상기 제1 화소 및 상기 제2 화소와 인접하여 배치된 제3 화소를 더 구비하되,
    상기 제3 화소는 광 산란 입자를 포함하고, 상기 광 산란 입자는 산화 티타늄(TiO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO), 산화 주석(SnO2), 실리카(Silica) 중 적어도 어느 하나를 포함하는 표시 장치.
  16. 제14 항에 있어서,
    상기 제1 화소 및 상기 제2 화소 사이에 배치된 뱅크 패턴을 더 포함하되,
    상기 광 확산층은 상기 뱅크 패턴과 중첩하지 않는 표시 장치.
  17. 제12 항에 있어서,
    상기 광 확산층은 상기 발광 소자 및 상기 제1 파장 변환층 사이에 배치되는 표시 장치.
  18. 제12 항에 있어서,
    상기 제1 파장 변환층을 덮는 보호층을 더 포함하되, 상기 광 확산층은 상기 보호층 상에 배치되는 표시 장치.
  19. 기판;
    상기 기판 상에 상호 이격 배치된 제1 전극 및 제2 전극;
    상기 기판 상에 제공되는 제1 절연층;
    상기 제1 절연층 상에 제공되고, 상기 제1 전극 및 상기 제2 전극 사이에 위치하며, 제1 단부 및 제2 단부를 포함하는 발광 소자;
    상기 기판 상에 제공되고, 상기 제1 전극 및 상기 제1 단부를 전기적으로 연결하는 제3 전극;
    상기 기판 상에 제공되고, 상기 제2 전극 및 상기 제2 단부를 전기적으로 연결하는 제4 전극;
    상기 기판 상에 제공되고, 상기 발광 소자, 상기 제3 전극, 및 상기 제4 전극을 덮도록 배치된 제2 절연층; 및
    상기 제2 절연층 상에 제공되고, 파장 변환 입자 및 광 확산 입자를 포함하는 파장 변환층을 포함하되,
    상기 광 확산 입자는 은 나노 와이어, 금 나노 와이어, 카본 나노 와이어, 및 니켈 나노 와이어 중 적어도 어느 하나를 포함하는 표시 장치.
KR1020190073076A 2019-06-19 2019-06-19 표시 장치 KR20200145900A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190073076A KR20200145900A (ko) 2019-06-19 2019-06-19 표시 장치
US16/738,490 US11094741B2 (en) 2019-06-19 2020-01-09 Display device
CN202010559304.7A CN112117294A (zh) 2019-06-19 2020-06-18 显示装置
US17/403,828 US11769787B2 (en) 2019-06-19 2021-08-16 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190073076A KR20200145900A (ko) 2019-06-19 2019-06-19 표시 장치

Publications (1)

Publication Number Publication Date
KR20200145900A true KR20200145900A (ko) 2020-12-31

Family

ID=73799496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190073076A KR20200145900A (ko) 2019-06-19 2019-06-19 표시 장치

Country Status (3)

Country Link
US (2) US11094741B2 (ko)
KR (1) KR20200145900A (ko)
CN (1) CN112117294A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022186569A1 (ko) * 2021-03-04 2022-09-09 삼성디스플레이 주식회사 표시 장치
WO2023059048A1 (ko) * 2021-10-07 2023-04-13 삼성디스플레이 주식회사 표시 장치
WO2024010342A1 (ko) * 2022-07-07 2024-01-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200145900A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치
KR20210065239A (ko) 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
WO2021242074A1 (ko) * 2020-05-26 2021-12-02 삼성디스플레이 주식회사 표시 장치
CN112701148B (zh) * 2020-12-28 2024-04-30 广东聚华印刷显示技术有限公司 顶发射显示面板、显示装置及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174941A (ja) 2011-02-22 2012-09-10 Panasonic Corp 発光装置
JP6576020B2 (ja) 2013-03-06 2019-09-18 日東電工株式会社 画像表示装置
KR101665173B1 (ko) 2014-03-05 2016-10-11 제일모직주식회사 투명 도전체 및 이를 포함하는 광학표시장치
JP2017027872A (ja) * 2015-07-27 2017-02-02 ソニー株式会社 表示装置
KR101854509B1 (ko) * 2015-12-01 2018-06-15 삼성에스디아이 주식회사 투명 도전체, 그의 제조 방법 및 이를 포함하는 디스플레이 장치
KR102610028B1 (ko) * 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
US11309355B2 (en) * 2019-04-26 2022-04-19 Innolux Corporation Display device
KR20200145900A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022186569A1 (ko) * 2021-03-04 2022-09-09 삼성디스플레이 주식회사 표시 장치
WO2023059048A1 (ko) * 2021-10-07 2023-04-13 삼성디스플레이 주식회사 표시 장치
WO2024010342A1 (ko) * 2022-07-07 2024-01-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20200403029A1 (en) 2020-12-24
US11769787B2 (en) 2023-09-26
US20210375984A1 (en) 2021-12-02
CN112117294A (zh) 2020-12-22
US11094741B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
KR102667926B1 (ko) 표시 장치
US11769787B2 (en) Display device
KR102520554B1 (ko) 발광 장치 및 이를 구비한 표시 장치
US11610938B2 (en) Display panel and display device including the same
KR20200005692A (ko) 발광 표시 장치 및 그의 제조 방법
KR20190120467A (ko) 표시 장치
KR20200130606A (ko) 표시 장치 및 그의 제조 방법
US11903270B2 (en) Display device, method of manufacturing the same, and tiled display device having the same
KR20200115761A (ko) 표시 장치 및 이의 제조 방법
US11871598B2 (en) Display device and method of manufacturing thereof
US20230197909A1 (en) Display device
US11610869B2 (en) Display device and tiled display device having the same
EP3989285A1 (en) Display device and manufacturing method therefor
KR102675589B1 (ko) 표시 장치
CN110323243B (zh) 显示装置
US20210351322A1 (en) Display device
KR20210157949A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal