KR20240077584A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240077584A
KR20240077584A KR1020220158615A KR20220158615A KR20240077584A KR 20240077584 A KR20240077584 A KR 20240077584A KR 1020220158615 A KR1020220158615 A KR 1020220158615A KR 20220158615 A KR20220158615 A KR 20220158615A KR 20240077584 A KR20240077584 A KR 20240077584A
Authority
KR
South Korea
Prior art keywords
layer
disposed
opening
dam structure
light emitting
Prior art date
Application number
KR1020220158615A
Other languages
English (en)
Inventor
김기범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220158615A priority Critical patent/KR20240077584A/ko
Priority to US18/505,836 priority patent/US20240170621A1/en
Priority to CN202311572130.8A priority patent/CN118073506A/zh
Publication of KR20240077584A publication Critical patent/KR20240077584A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예들에 의한 표시 장치는, 표시 영역 및 상기 표시 영역의 일측에 위치하는 주변 영역을 포함하는 기판; 상기 기판 상에 배치되는 제1 무기층; 상기 제1 무기층 상에 배치되는 제1 유기층; 상기 표시 영역에서 상기 제1 유기층 상에 배치되는 발광 소자; 상기 제1 유기층 및 상기 발광 소자 상에 배치되는 제2 무기층; 상기 제2 무기층 상에 배치되는 제2 유기층; 및 상기 표시 영역에서 상기 제2 무기층 상에 배치되며 상기 발광 소자로부터 발산된 광의 파장을 변환하는 색 변환층; 상기 제2 무기층 및 상기 색 변환층 상에 배치되는 제3 무기층; 및 상기 주변 영역 내에 상기 제2 무기층 상에 배치된 제1 댐 구조물을 포함하고, 상기 제1 유기층은 상기 제1 댐 구조물과 상기 표시 영역 사이에 적어도 두 개의 개구부들을 포함하고, 상기 제2 무기층은 상기 적어도 두 개의 개구부들을 통해 상기 제1 무기층과 직접 접합하고, 상기 적어도 두 개의 개구부들에서 상기 제3 무기층은 상기 제2 무기층과 직접 접합할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 목적은 표시 영역으로 수분이 침투되는 것을 방지하여 신뢰성 있는 표시 장치를 제공하는 데 있다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 실시예들에 의한 표시 장치는, 표시 영역 및 상기 표시 영역의 일측에 위치하는 주변 영역을 포함하는 기판; 상기 기판 상에 배치되는 제1 무기층; 상기 제1 무기층 상에 배치되는 제1 유기층; 상기 표시 영역에서 상기 제1 유기층 상에 배치되는 발광 소자; 상기 제1 유기층 및 상기 발광 소자 상에 배치되는 제2 무기층; 상기 제2 무기층 상에 배치되는 제2 유기층; 및 상기 표시 영역에서 상기 제2 무기층 상에 배치되며 상기 발광 소자로부터 발산된 광의 파장을 변환하는 색 변환층; 상기 제2 무기층 및 상기 색 변환층 상에 배치되는 제3 무기층; 및 상기 주변 영역 내에 상기 제2 무기층 상에 배치된 제1 댐 구조물을 포함하고, 상기 제1 유기층은 상기 제1 댐 구조물과 상기 표시 영역 사이에 적어도 두 개의 개구부들을 포함하고, 상기 제2 무기층은 상기 적어도 두 개의 개구부들을 통해 상기 제1 무기층과 직접 접합하고, 상기 적어도 두 개의 개구부들에서 상기 제3 무기층은 상기 제2 무기층과 직접 접합할 수 있다.
일 실시예에 따른 표시 장치는 상기 기판 상에 배치되는 트랜지스터를 더 포함하고, 상기 제1 무기층은 상기 제1 트랜지스터 상에 배치될 수 있다.
일 실시예에 따른 표시 장치는 상기 주변 영역에서 상기 제1 유기층 상에 배치되고, 상기 제1 댐 구조물과 상기 표시 영역 사이에 배치되는 제2 댐 구조물을 더 포함할 수 있다.
일 실시예에 따른 상기 제1 유기층의 상기 적어도 두 개의 개구부들은 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치될 수 있다.
일 실시예에 따른 상기 제1 댐 구조물과 상기 제2 댐 구조물 사이에서 상기 제1 유기층은 개구부를 포함하지 않을 수 있다.
일 실시예에 따른 상기 제1 댐 구조물과 상기 표시 영역 사이에서 상기 제1 유기층은 제1 개구부 및 상기 제1 개구부와 이격하는 제2 개구부를 포함할 수 있다.
일 실시예에 따른 상기 제1 개구부 및 상기 제2 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치될 수 있다.
일 실시예에 따른 상기 제1 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치되고, 상기 제2 개구부는 상기 제1 댐 구조물과 상기 제2 댐 구조물 사이에 배치될 수 있다.
일 실시예에 따른 상기 제1 댐 구조물과 상기 표시 영역 사이에서 상기 제1 유기층은 상호 이격하는 제1 개구부, 제2 개구부, 및 제3 개구부를 포함할 수 있다.
일 실시예에 따른 상기 제1 개구부, 상기 제2 개구부, 및 상기 제3 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치될 수 있다.
일 실시예에 따른 상기 제1 개구부 및 상기 제2 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치되고, 상기 제3 개구부는 상기 제1 댐 구조물과 상기 제2 댐 구조물 사이에 배치될 수 있다.
일 실시예에 따른 상기 제1 댐 구조물과 상기 표시 영역 사이에서 상기 제1 유기층은 상호 이격하는 제1 개구부, 제2 개구부, 제3 개구부, 및 제4 개구부를 포함하고, 상기 제1 개구부 및 상기 제2 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치되고, 상기 제3 개구부 및 상기 제4 개구부는 상기 제1 댐 구조물과 상기 제2 댐 구조물 사이에 배치될 수 있다.
일 실시예에 따른 상기 제1 댐 구조물과 상기 표시 영역 사이에서 상기 제1 유기층은 상호 이격하는 제1 개구부, 제2 개구부, 제3 개구부, 제4 개구부, 및 제5 개구부를 포함하고, 상기 제1 개구부, 상기 제2 개구부, 및 상기 제3 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치되고, 상기 제4 개구부 및 상기 제5 개구부는 상기 제1 댐 구조물과 상기 제2 댐 구조물 사이에 배치될 수 있다.
일 실시예에 따른 상기 제1 유기층은 상기 제1 댐 구조물 및 상기 표시 장치의 가장 자리 사이에 적어도 하나의 개구부를 더 포함할 수 있다.
일 실시예에 따른 상기 제2 유기층은 상기 제3 무기층 상에 배치되고, 상기 제2 유기층 상에 배치되어 상기 표시 영역 및 상기 주변 영역을 커버하는 제4 무기층을 더 포함하고, 상기 주변 영역에서 상기 제4 무기층은 상기 제3 무기층과 직접 접촉할 수 있다.
일 실시예에 따른 표시 장치는 상기 표시 영역 내에서 상기 제1 유기층 상에 배치되는 제1 뱅크; 및 상기 주변 영역 내에서 상기 제1 유기층 상에 배치되는 제1 뱅크 패턴을 더 포함하고, 상기 제1 댐 구조물은 상기 제1 뱅크 패턴 상에 배치되고, 상기 제2 무기층은 상기 제1 뱅크 패턴과 상기 제1 뱅크를 커버할 수 있다.
일 실시예에 따른 상기 색변환층은 평면도 상에서 상기 제1 뱅크와 중첩하는 제2 뱅크를 더 포함하고, 상기 제1 댐 구조물은 상기 제2 뱅크와 동일한 층에 위치할 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 표시 영역 및 상기 표시 영역의 적어도 일부에 위치하는 주변 영역을 포함하는 기판; 상기 기판 상에 배치되는 제1 무기층; 상기 제1 무기층 상에 배치되는 제1 유기층; 상기 표시 영역에서 상기 제1 유기층 상에 배치되는 발광 소자; 상기 제1 유기층 및 상기 발광 소자 상에 배치되는 제2 무기층; 및 상기 주변 영역 내에 배치되는 제1 댐 구조물 및 제2 댐 구조물을 포함하고, 상기 제1 유기층은 상기 제1 댐 구조물 및 상기 제2 댐 구조물 사이에 적어도 두 개의 개구부를 포함하고, 상기 제2 무기층은 상기 적어도 두 개의 개구부를 통해 상기 제1 무기층과 직접 접합할 수 있다.
일 실시예에 따른 상기 제2 댐 구조물과 상기 표시 영역 사이에서 상기 제1 유기층은 개구부를 포함하지 않을 수 있다.
일 실시예에 따른 상기 기판 상에 배치되는 트랜지스터를 더 포함하고, 상기 제1 무기층은 상기 트랜지스터 상에 배치될 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 표시 영역의 일측에 배치되는 주변 영역에 무기층들 간의 복수 개의 접합 영역을 포함함으로써 무기층의 내구성을 확보할 수 있다. 이에 따라, 무기층들에 의해 보다 효과적으로 표시 영역으로 수분 및/또는 이물질을 유입되는 것을 방지(또는, 개선)할 수 있다.
표시 장치는 표시 영역으로 유입되는 수분 및/또는 이물질에 의한 표시 영역의 화소의 불량을 개선할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 실시예를 나타내는 회로도이다.
도 3은 도 1의 표시 장치의 표시 영역에 포함된 화소의 일 실시예를 나타내는 단면도이다.
도 4는 도 1의 표시 장치의 주변 영역의 일 실시예를 나타내는 단면도이다.
도 5는 도 3의 표시 장치의 주변 영역의 일 실시예를 나타내는 평면도이다.
도 6은 도 4의 주변 영역에 포함된 보호층과 무기 절연층을 나타내는 확대도이다.
도 7 및 도 8 각각은 도 1의 표시 장치의 주변 영역의 일 실시예를 나타내는 단면도이다.
도 9 내지 도 13 각각은 도 1의 표시 장치의 주변 영역의 일 실시예를 나타내는 단면도이다.
도 14는 도 3의 표시 장치의 주변 영역의 일 실시예를 나타내는 단면도이다.
도 15 및 도 16은 일 실시예에 따른 발광 소자를 나타내는 도면들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참고하면, 기판(SUB), 기판(SUB) 상에 제공되며 적어도 하나의 발광 소자(예: 도 15의 발광 소자(LD))를 각각 포함하는 화소들(PXL1, PXL2, PXL3), 기판(SUB) 상에 제공되며 화소들(PXL1, PXL2, PXL3)을 구동하는 구동부, 및 화소들(PXL1, PXL2, PXL3)과 구동부를 연결하는 배선부를 포함할 수 있다.
표시 장치(DD)는 다양한 형상을 가질 수 있다. 일 예로, 표시 장치(DD)는 직사각형 형상으로 제공될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 장치(DD)는 원형 또는 타원형의 형상을 가질 수 있다. 또한, 표시 장치(DD)는 각진 모서리 및/또는 곡선형의 모서리를 포함할 수 있다. 편의상, 도 1에서는 표시 장치(DD)가 직사각형 판 형상을 가지는 것으로 도시하기로 한다. 또한, 도 1에서는 표시 장치(DD)의 단변의 연장 방향(일 예로, 가로 방향)을 제1 방향(DR1)으로, 장변의 연장 방향(일 예로 세로 방향)을 제2 방향(DR2)으로 표시하기로 한다.
기판(SUB)은 표시 장치(DD)의 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름) 또는 적어도 한층의 절연층일 수 있다. 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다.
기판(SUB)(및 표시 장치(DD))는 영상을 표시 하기 위한 표시 영역(DA)과 표시 영역(DA)을 제외한 주변 영역(PA)(또는, 비표시 영역)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 화면을 구성할 수 있고, 주변 영역(PA)은 표시 영역(DA)의 적어도 일측에 위치하여 표시 영역(DA)을 에워쌀 수 있으나, 이에 한정되는 것은 아니다. 주변 영역(PA)은 표시 영역(DA)의 둘레(또는 가장 자리)를 둘러쌀 수 있다.
기판(SUB) 상의 표시 영역(DA)에는 화소(PXL)가 배치될 수 있다. 표시 영역(DA)의 주변에는 주변 영역(PA)이 배치될 수 있다. 주변 영역(PA)에는 표시 영역(DA)에 배치된 화소(PXL)에 포함된 구성을 보호하기 위한 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 주변 영역(PA)은 화소들(PXL1, PXL2, PXL3)을 구동하기 위한 구동부 및 화소들(PXL1, PXL2, PXL3)과 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다. 배선부는 구동부와 화소들(PXL1, PXL2, PXL3)을 전기적으로 연결할 수 있다. 배선부는 화소들(PXL1, PXL2, PXL3)에 신호를 제공하며 화소들(PXL1, PXL2, PXL3) 각각에 연결된 신호선들, 일 예로, 주사선, 데이터선, 발광 제어선 등과 연결된 팬 아웃선을 포함할 수 있다.
화소들(PXL1, PXL2, PXL3)은 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)를 포함할 수 있다. 일 예시에서, 제1 화소(PXL1)는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색 화소일 수 있다. 다만, 이에 한정되는 것은 아니며, 화소들(PXL1, PXL2, PXL3)은 각각 적색, 녹색, 및 청색이 아닌 다른 색으로 발광할 수도 있다.
화소들(PXL1, PXL2, PXL3) 각각은 대응되는 스캔 신호 및 데이터 신호에 의해 구동되는 적어도 하나 이상의 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 나노 스케일(또는 나노 미터) 내지 마이크로 스케일(또는 마이크로 미터) 정도로 작은 크기를 가지며 인접하게 배치된 발광 소자들과 서로 병렬로 연결될 수 있으나, 이에 한정되는 것은 아니다. 발광 소자(LD)는 화소들(PXL1, PXL2, PXL3) 각각의 광원을 구성할 수 있다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 실시예를 나타내는 회로도이다.
이하의 실시예에서는, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)를 포괄하여 명명할 때에는 화소(PXL)라고 한다.
도 1 및 도 2를 참조하면, 화소(PXL)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)(또는 발광층)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
발광 유닛(EMU)은 제1 구동 전원(VDD)에 접속하여 제1 구동 전원(VDD)의 전압이 인가되는 제1 전원 라인(PL1)과 제2 구동 전원(VSS)에 접속하여 제2 구동 전원(VSS)의 전압이 인가되는 제2 전원 라인(PL2) 사이에 병렬 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 발광 유닛(EMU)은, 화소 회로(PXC) 및 제1 전원 라인(PL1)을 경유하여 제1 구동 전원(VDD)에 접속된 제1 화소 전극(ELT1), 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)에 연결된 제2 화소 전극(ELT2), 제1 및 제2 화소 전극들(ELT1, ELT2) 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다. 실시예에 있어서, 제1 화소 전극(ELT1)은 애노드(anode)일 수 있고, 제2 화소 전극(ELT2)은 캐소드(cathode)일 수 있다.
발광 유닛(EMU)에 포함된 발광 소자들(LD) 각각은 제1 화소 전극(ELT1)을 통하여 제1 구동 전원(VDD)에 연결된 일 단부 및 제2 화소 전극(ELT2)을 통하여 제2 구동 전원(VSS)에 연결된 타 단부를 포함할 수 있다. 제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 서로 상이한 전원의 전압이 공급되는 제1 화소 전극(ELT1)과 제2 화소 전극(ELT2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다.
일 실시예에서, 발광 유닛(EMU)의 발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)의 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급되는 구동 전류는 발광 소자들(LD) 각각으로 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
상술한 실시예에서는, 발광 소자들(LD)의 양 단부가 제1 및 제2 구동 전원들(VDD, VSS)의 사이에 동일한 방향으로 연결된 실시예에 대하여 설명하였으나, 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은, 각각의 유효 광원을 구성하는 발광 소자들(LD) 외에 적어도 하나의 비유효 광원, 일 예로 역방향 발광 소자(LDr)를 더 포함할 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 발광 소자들(LD)과 함께 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에 병렬로 연결되되, 상기 발광 소자들(LD)과는 반대 방향으로 제1 및 제2 화소 전극들(ELT1, ELT2)의 사이에 연결될 수 있다. 이러한 역방향 발광 소자(LDr)는, 제1 및 제2 화소 전극들(ELT1, ELT2) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDr)에는 실질적으로 전류가 흐르지 않게 된다.
화소 회로(PXC)는 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속될 수 있다. 또한, 화소 회로(PXC)는 화소(PXL)의 제어 라인(CLi) 및 센싱 라인(SENj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치되는 경우, 상기 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si), j번째 데이터 라인(Dj), i번째 제어 라인(CLi), 및 j번째 센싱 라인(SENj)에 접속될 수 있다.
화소 회로(PXC)는 제1 내지 제3 트랜지스터들(T1 ~ T3)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 발광 유닛(EMU)으로 인가되는 구동 전류를 제어하기 위한 구동 트랜지스터로써, 제1 구동 전원(VDD)과 발광 유닛(EMU) 사이에 연결될 수 있다. 구체적으로, 제1 트랜지스터(T1)의 제1 단자는 제1 전원 라인(PL1)을 통하여 제1 구동 전원(VDD)에 연결(또는 접속)될 수 있고, 제1 트랜지스터(T1)의 제2 단자는 제2 노드(N2)와 연결되며, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)에 인가되는 전압에 따라, 제1 구동 전원(VDD)에서 제2 노드(N2)를 통하여 발광 유닛(EMU)으로 인가되는 구동 전류의 양을 제어할 수 있다. 실시예에 있어서, 제1 트랜지스터(T1)의 제1 단자는 드레인 전극이고, 제1 트랜지스터(T1)의 제2 단자는 소스 전극일 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제1 단자가 소스 전극일 수 있고 제2 단자가 드레인 전극일 수도 있다.
제2 트랜지스터(T2)는 스캔 신호에 응답하여 화소(PXL)를 선택하고, 화소(PXL)를 활성화하는 스위칭 트랜지스터로써 데이터 라인(Dj)과 제1 노드(N1) 사이에 연결될 수 있다. 제2 트랜지스터(T2)의 제1 단자는 데이터 라인(Dj)에 연결되고, 제2 트랜지스터(T2)의 제2 단자는 제1 노드(N1)에 연결되며, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)에 연결될 수 있다. 제2 트랜지스터(T2)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 드레인 전극이면 제2 단자는 소스 전극일 수 있다.
이와 같은 제2 트랜지스터(T2)는, 스캔 라인(Si)으로부터 게이트-온 전압(일 예로, 하이 레벨 전압)의 스캔 신호가 공급될 때 턴-온되어, 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 제1 노드(N1)는 제2 트랜지스터(T2)의 제2 단자와 제1 트랜지스터(T1)의 게이트 전극이 연결되는 지점으로써, 제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 게이트 전극에 데이터 신호를 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)를 센싱 라인(SENj)에 연결함으로써, 센싱 라인(SENj)을 통하여 센싱 신호를 획득하고, 센싱 신호를 이용하여 제1 트랜지스터(T1)의 문턱 전압 등을 비롯한 화소(PXL)의 특성을 검출할 수 있다. 화소(PXL)의 특성에 대한 정보는 화소(PXL) 사이의 특성 편차가 보상될 수 있도록 영상 데이터를 변환하는 데 이용될 수 있다. 제3 트랜지스터(T3)의 제2 단자는 제1 트랜지스터(T1)의 제2 단자에 연결될 수 있고, 제3 트랜지스터(T3)의 제1 단자는 센싱 라인(SENj)에 연결될 수 있으며, 제3 트랜지스터(T3)의 게이트 전극은 제어 라인(CLi)에 연결될 수 있다. 또한, 제3 트랜지스터(T3)의 제1 단자는 초기화 전원에 연결될 수 있다. 제3 트랜지스터(T3)는 제2 노드(N2)를 초기화할 수 있는 초기화 트랜지스터로써, 제어 라인(CLi)으로부터 센싱 제어 신호가 공급될 때 턴-온되어 초기화 전원의 전압을 제2 노드(N2)에 전달할 수 있다. 이에 따라, 제2 노드(N2)에 연결된 스토리지 커패시터(Cst)의 제2 스토리지 전극은 초기화될 수 있다.
스토리지 커패시터(Cst)의 제1 스토리지 전극은 제1 노드(N1)에 연결될 수 있고, 스토리지 커패시터(Cst)의 제2 스토리지 전극은 제2 노드(N2)에 연결될 수 있다. 이러한 스토리지 커패시터(Cst)는 한 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 데이터 전압을 충전한다. 이에 따라, 스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극의 전압과 제2 노드(N2)의 전압 차이에 해당하는 전압을 저장할 수 있다.
도 2에서는, 발광 유닛(EMU)을 구성하는 발광 소자들(LD)이 모두 병렬로 연결된 실시예를 도시하였으나, 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은 서로 병렬로 연결된 복수의 발광 소자들(LD)을 포함하는 적어도 하나의 직렬단(또는 스테이지)을 포함하도록 구성될 수 있다. 즉, 발광 유닛(EMU)은 직/병렬 혼합 구조로 구성될 수도 있다.
도 3은 도 1의 표시 장치의 표시 영역에 포함된 화소의 일 실시예를 나타내는 단면도이다.
도 3에는 화소 회로층(PCL)에 배치될 수 있는 회로 소자들의 일 예로서, 제1 트랜지스터(예: 도 2의 제1 트랜지스터(T1))와 제1 및 제2 전원 라인들(PL1, PL2)이 도시되었다.
도 3을 참고하면, 화소(PXL)(또는, 표시 장치)는 기판(SUB)상에 배치되는 화소 회로층(PCL), 표시 소자층(DPL) 및 광 변환층(LCPL)을 포함할 수 있다.
화소 회로층(PCL)은 제1 트랜지스터(T1), 제1 전원 라인(PL1), 및 제2 전원 라인(PL2), 및 복수의 절연층들(BFL, GI, ILD, PVX, VIA)을 포함할 수 있다. 제1 트랜지스터(T1)는 하부 금속층(BML), 반도체 패턴(SCP), 게이트 전극(GE), 소스 전극(SE)(또는, 제2 트랜지스터 전극, 제2 단자), 드레인 전극(DE)(또는, 제1 트랜지스터 전극, 제1 단자)을 포함할 수 있다.
기판(SUB)과 버퍼층(BFL) 사이에는 도전층이 위치할 수 있다. 제1 도전층은 도전 물질을 포함할 수 있다. 도전 물질은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이들의 합금을 포함할 수도 있다. 제1 도전층은 단일막, 이중막, 또는 다중막으로 구성될 수 있다.
제1 도전층은 하부 금속층(BML), 제1 전원 라인(PL1), 제2 전원 라인(PL2)을 포함할 수 있다. 하부 금속층(BML)과 제1 트랜지스터(T1)의 게이트 전극(GE)은 버퍼층(BFL)을 사이에 두고 서로 중첩될 수 있다. 하부 금속층(BML)은 제1 트랜지스터(T1)의 반도체 패턴(SCP)의 하부에 배치될 수 있다. 이 때, 하부 금속층(BML)은 차광 패턴 역할을 하여, 제1 트랜지스터(T1)의 동작 특성을 안정화할 수 있다.
실시예에 따라, 제1 트랜지스터(T1)는 하부 금속층(BML)을 포함하지 않을 수 있다. 이 때, 기판(SUB) 위에 직접 버퍼층(BFL)이 위치할 수 있다. 또한, 하부 금속층(BML)은 후술하는 제1 트랜지스터(T1)의 소스 전극(SE)과 절연층의 컨택홀을 통해 물리적 및/또는 전기적으로 연결될 수 있다. 이에 따라, 제1 트랜지스터(T1)의 문턱전압을 음의 방향 또는 양의 방향으로 이동시킬 수 있다.
버퍼층(BFL)(또는, 제1 절연층)은 제1 도전층을 덮고, 기판(SUB) 상에 위치할 수 있다.
버퍼층(BFL)은 화소 회로층(PCL)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 무기 물질을 포함할 수 있다. 예를 들어, 무기 물질은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다.
반도체 패턴(SCP)은 버퍼층(BFL) 상에 위치할 수 있다. 반도체 패턴(SCP)은 소스 전극(SE)에 연결되는 제1 영역(예를 들어, 소스 영역)과 드레인 전극(DE)에 연결되는 제2 영역(예를 들어, 드레인 영역), 및 제1 및 제2 영역들 사이의 채널 영역을 포함할 수 있다. 채널 영역은 제1 트랜지스터(T1)의 게이트 전극(GE)과 중첩할 수 있다. 반도체 패턴(SCP)은 다결정 실리콘(poly silicon), 비정질 실리콘(amorphous silicon), 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다.
게이트 절연층(GI)(또는, 제2 절연층)은 반도체 패턴(SCP) 상에 배치될 수 있다. 게이트 절연층(GI)은 반도체 패턴(SCP) 상에만 부분적으로 배치되거나, 기판(SUB) 상에 전면적으로 배치될 수 있다. 게이트 절연층(GI)은 무기 물질을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 게이트 절연층(GI)은 유기 물질을 포함할 수도 있다. 예를 들어, 유기 물질은 아크릴 수지(polyacrylate resin), 에폭시 수지(epoxy resin), 페놀 수지(phenol resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide rein), 불포화 폴리에스테르 수지(unsaturated polyester resin), 폴리페닐렌 에테르 수지(poly-phenylen ether resin), 폴리페닐렌 설파이드 수지(poly-phenylene sulfide resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
게이트 절연층(GI) 상에는 제2 도전층이 배치될 수 있다. 제2 도전층은 제1 도전층과 유사하게 도전 물질을 포함할 수 있다. 제2 도전층은 게이트 전극(GE), 제11 연결 패턴(CP11), 및 제21 연결 패턴(CP21)을 포함할 수 있다.
게이트 전극(GE)은 반도체 패턴(SCP)의 채널 영역과 중첩하도록 게이트 절연층(GI) 상에 배치될 수 있다. 제11 연결 패턴(CP11)은 제1 전원 라인(PL1)과 중첩하며, 제21 연결 패턴(CP21)은 제2 전원 라인(PL2)과 중첩할 수 있다.
층간 절연층(ILD)(또는, 제1 층간 절연층, 제3 절연층)은 제2 도전층을 커버하며, 기판(SUB) 상에 전면적으로 배치될 수 있다. 층간 절연층(ILD)은 게이트 절연층(GI)과 유사하게, 무기 물질을 포함할 수 있다. 층간 절연층(ILD)은 유기 물질을 포함할 수도 있다.
층간 절연층(ILD) 상에는 제3 도전층이 배치될 수 있다. 제3 도전층은 제1 도전층과 유사하게 도전 물질을 포함할 수 있다. 제3 도전층은 소스 전극(SE), 드레인 전극(DE), 제12 연결 패턴(CP12), 및 제22 연결 패턴(CP22)을 포함할 수 있다.
소스 전극(SE)은 층간 절연층(ILD)을 관통하는 컨택홀을 통해 반도체 패턴(SCP)의 제1 영역에 접촉하거나 연결되며, 또한, 층간 절연층(ILD) 및 버퍼층(BFL)을 관통하는 컨택홀을 통해 하부 금속층(BML)에 접촉하거나 연결될 수 있다. 드레인 전극(DE)은 층간 절연층(ILD)을 관통하는 컨택홀을 통해 반도체 패턴(SCP)의 제2 영역에 접촉하거나 연결될 수 있다. 소스 전극(SE)과 유사하게, 제12 연결 패턴(CP12)은 제1 전원 라인(PL1) 및 제11 연결 패턴(CP11)에 접촉하거나 연결되며, 제22 연결 패턴(CP22)은 제2 전원 라인(PL2) 및 제21 연결 패턴(CP21)에 접촉하거나 연결될 수 있다. 제11 연결 패턴(CP11) 및 제12 연결 패턴(CP12)은 제1 전원 라인(PL1)에 연결되어, 제1 전원 라인(PL1)의 저항을 감소시킬 수 있다. 유사하게, 제21 연결 패턴(CP21) 및 제22 연결 패턴(CP22)은 제2 전원 라인(PL2)에 연결되어, 제2 전원 라인(PL2)의 저항을 감소시킬 수 있다.
보호층(PVX)(또는, 제2 층간 절연층, 제1 무기층)은 제3 도전층을 덮도록, 기판(SUB) 상에 전면적으로 배치될 수 있다. 보호층(PVX)은 무기 물질을 포함할 수 있다. 보호층(PVX)은 단일막으로 제공될 수 있고, 이중막 이상의 다중막으로 제공될 수도 있다. 실시예에 따라, 보호층(PVX)은 생략될 수도 있다. 비아층(VIA)(일 예로, 제1 유기층)은 유기 물질을 포함할 수 있다. 비아층(VIA)은 상부에 평탄면을 제공할 수 있다. 보호층(PVX)은 보호층(PVX)의 하부에 배치된 제1 트랜지스터(T1) 및 제11, 12, 21, 및 22 연결 패턴들(CP11, CP12, CP21, CP22)을 보호할 수 있다.
비아층(VIA) 상에는 표시 소자층(DPL)이 위치할 수 있다.
표시 소자층(DPL)은 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2), 제1 및 제2 전극들(ALE1, ALE2)(또는, 정렬 전극들, 반사 전극들), 뱅크(BNK), 발광 소자(LD), 제1 및 제2 화소 전극들(ELT1, ELT2)(또는, 컨택 전극들), 및 복수의 절연층들(INS1~INS3)을 포함할 수 있다.
제1 및 제2 뱅크 패턴들(BNKP1, BNKP2)은 비아층(VIA) 상에 배치될 수 있다.
제1 및 제2 뱅크 패턴들(BNKP1, BNKP2) 각각은 비아층(VIA)의 일면(일 예로, 상부면)으로부터 제3 방향(DR3)을 따라 상부로 향할수록 폭이 좁아지는 사다리꼴의 형상의 단면을 가질 수 있다. 실시예에 따라, 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2) 각각은 비아층(VIA)의 일면으로부터 제3 방향(DR3)을 따라 상부로 향할수록 폭이 좁아지는 반타원 형상, 반원 형상(또는 반구 형상) 등의 단면을 가지는 곡면을 포함할 수도 있다. 단면 상에서 볼 때, 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2) 각각의 형상은 상술한 실시예들에 한정되는 것은 아니며, 발광 소자(LD)들 각각에서 방출되는 광의 효율을 향상시킬 수 있는 범위 내에서 다양하게 변경될 수 있다.
제1 및 제2 뱅크 패턴들(BNKP1, BNKP2)은 무기 물질 및/또는, 유기 물질을 포함하며, 단일막 또는 다중막으로 구성될 수 있다. 실시예에 따라, 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2)은 생략될 수도 있다. 예를 들어, 비아층(VIA)에 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2)에 대응하는 구조가 형성될 수도 있다.
제1 및 제2 전극들(ALE1, ALE2)은 비아층(VIA) 및 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2) 상에 배치될 수 있다.
제1 전극(ALE1)은 제1 뱅크 패턴(BNKP1) 상에 배치되며, 제2 전극(ALE2)은 제2 뱅크 패턴(BNKP2) 상에 배치될 수 있다. 단면상에서 볼 때, 제1 및 제2 전극들(ALE1, ALE2)은 제1 및 제2 뱅크 패턴들(BNKP1, BNKP2)의 형상에 각각 대응하는 표면 프로파일을 가질 수 있다.
제1 및 제2 전극들(ALE1, ALE2)은 각각 발광 소자(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향(일 예로, 제3 방향(DR3))으로 진행되도록 하기 위하여 일정한 반사율을 갖는 도전 물질을 포함할 수 있다. 제1 및 제2 전극들(ALE1, ALE2)은 단일막 또는 다중막으로 구성될 수 있다.
제2 전극(ALE2)(또는, 제1 전극(ALE1))은 비아층(VIA) 및 보호층(PVX)을 관통하는 제1 컨택홀(CNT1)을 통해 제12 연결 패턴(CP12)에 접촉하거나 연결될 수 있다. 제2 전극(ALE2)(또는, 제1 전극(ALE1))은 제1 전원 라인(PL1)에 전기적으로 연결될 수 있다. 제2 전극(ALE2)은 제12 연결 패턴(CP12)에 직접적으로 연결될 수 있으나, 이에 한정되는 것은 아니며, 예를 들어, 제2 전극(ALE2)은 브릿지 전극을 통해 제12 연결 패턴(CP12)(또는, 제11 연결 패턴(CP11), 제1 전원 라인(PL1))에 연결될 수 있다.
제1 및 제2 전극들(ALE1, ALE2)은 표시 장치의 제조 과정에서 발광 소자(LD)를 정렬하기 위한 정렬 전극으로 이용될 수 있다.
제1 절연층(INS1)은 제1 및 제2 전극들(ALE1, ALE2)의 적어도 일부를 덮도록, 비아층(VIA) 상에 배치될 수 있다. 제1 절연층(INS1)은 제1 전극(ALE1)과 제2 전극(ALE2) 사이에 위치하며, 제1 전극(ALE1)과 제2 전극(ALE2) 간의 단락(예를 들어, short circuit)을 방지할 수 있다. 제1 절연층(INS1)은 유기 물질 또는 무기 물질을 포함할 수 있다.
제1 절연층(INS1) 상에는 발광 소자(LD)가 배치될 수 있다. 발광 소자(LD)의 제1 단부(EP1)는 제1 전극(ALE1)을 향하며 발광 소자(LD)의 제2 단부(EP2)는 제2 전극(ALE2)을 향하도록, 발광 소자(LD)는 제1 전극(ALE1) 및 제2 전극(ALE2) 사이에 정렬될 수 있다.
발광 소자(LD)의 제1 단부(EP1)는 제3 방향(DR3)에서 제1 전극(ALE1)과 부분적으로 중첩하고, 발광 소자(LD)의 제2 단부(EP2)는 제3 방향(DR3)에서 제2 전극(ALE2)과 부분적으로 중첩할 수 있다. 다만, 이에 한정되는 것은 아니다.
뱅크(BNK)는 제1 절연층(INS1) 상에 배치될 수 있다. 뱅크(BNK)는 제1 절연층(INS1) 상에 발광 소자(LD)를 공급하는 단계에서, 발광 소자(LD)를 포함하는 용액이 인접한 화소(PXL)로 유입되는 것을 방지하거나, 각각의 화소(PXL)에 일정량의 용액이 공급되도록 제어하는 댐 구조물일 수 있다. 또한, 뱅크(BNK)는 발광 영역(EA)을 정의할 수 있다.
뱅크(BNK)는 유기 물질을 포함할 수 있다. 실시예에 따라, 뱅크(BNK)는 차광 물질 및/또는 반사 물질을 포함할 수 있다. 이 경우, 뱅크(BNK)는 화소(PXL)와 그에 인접한 화소 사이에서 광(또는, 빛)이 새는 빛샘 불량을 방지할 수 있다. 예를 들어, 뱅크(BNK)는 컬러 필터 물질 또는 블랙 매트릭스 물질을 포함할 수 있다. 다른 예로, 화소(PXL)에서 외부로 발산되는 광의 효율을 더욱 향상시키기 위해 뱅크(BNK) 상에는 반사 물질층이 별도로 제공 및/또는 형성될 수도 있다.
발광 소자(LD) 상에는 제2 절연층(INS2)(또는, 제2 절연 패턴)이 배치될 수 있다. 제2 절연층(INS2)은 발광 소자(LD)의 제1 단부(EP1)와 제2 단부(EP2)가 외부로 노출되도록, 발광 소자(LD)의 상면의 일부분에 위치할 수 있다. 실시예에 따라, 제2 절연층(INS2)은 제1 절연층(INS1) 및 뱅크(BNK) 상에도 배치될 수 있다.
발광 소자(LD)를 포함하는 표시 장치의 설계 조건 등에 따라 제2 절연층(INS2)은 무기 물질 또는 유기 물질을 포함할 수 있다. 제1 절연층(INS1) 상에 발광 소자(LD)의 정렬이 완료된 이후, 발광 소자(LD) 상에 제2 절연층(INS2)을 위치시킴으로써, 발광 소자(LD)가 정렬된 위치에서 이탈하는 것을 방지할 수 있다. 제2 절연층(INS2)의 형성 이전에 제1 절연층(INS1)과 발광 소자(LD) 사이에 빈 틈(또는 공간)이 존재할 경우, 빈 틈은 제2 절연층(INS2)을 형성하는 과정에서 제2 절연층(INS2)으로 채워질 수 있다.
제1 화소 전극(ELT1)은 제1 전극(ALE1) 상에 배치될 수 있다. 제1 화소 전극(ELT1)은 발광 소자(LD)의 제1 단부(EP1)와 직접 접촉할 수 있다. 제1 화소 전극(ELT1)은 제2 절연층(INS2), 제1 절연층(INS1), 비아층(VIA), 및 보호층(PVX)을 관통하는 제2 컨택홀(CNT2)을 통해 제1 트랜지스터(T1)의 소스 전극(SE)에 접촉하거나 연결될 수 있다. 즉, 제1 화소 전극(ELT1)은 발광 소자(LD)의 제1 단부(EP1)와 제1 트랜지스터(T1)의 소스 전극(SE)을 전기적으로 연결할 수 있다.
제1 화소 전극(ELT1) 및 제2 화소 전극(ELT2)은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnOx), 및 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO) 등과 같은 투명 도전성 물질을 포함할 수 있다.
제3 절연층(INS3)은 제2 절연층(INS2) 및 제1 화소 전극(ELT1)을 덮도록, 제2 절연층(INS2) 및 제1 화소 전극(ELT1) 상에 위치할 수 있다. 제3 절연층(INS3)은 발광 소자(LD)의 제2 단부(EP2)가 노출되도록, 제2 절연층(INS2)의 일단과 가장자리가 맞닿도록 위치할 수 있다. 제3 절연층(INS3)은 무기 물질을 포함할 수 있다.
제2 화소 전극(ELT2)은 제2 전극(ALE2) 상에 배치될 수 있다. 제2 화소 전극(ELT2)은 발광 소자(LD)의 제2 단부(EP2)와 직접 접촉할 수 있다. 제2 화소 전극(ELT2)은 제3 절연층(INS3), 제2 절연층(INS2), 제1 절연층(INS1), 비아층(VIA), 및 보호층(PVX)을 관통하는 제3 컨택홀(CNT3)을 통해 제22 연결 패턴(CP22)에 접촉하거나 연결될 수 있다. 즉, 제2 화소 전극(ELT2)은 발광 소자(LD)의 제2 단부(EP2)와 제2 전원 라인(PL2)을 전기적으로 연결할 수 있다.
투명 도전성 물질(예를 들어, ITO)은, 특정 반사율을 갖는 도전 물질(또는, 금속 물질)보다, 화소 회로층(PCL) 내 도전층(예를 들어, 소스 전극(SE), 제22 연결 패턴(CP22))과의 결합력이 우수하고, 낮은 컨택 저항을 가질 수 있다. 따라서, 제1 및 제2 화소 전극들(ELT1, ELT2)은 제1 및 제2 전극들(ALE1, ALE2)을 경유하지 않고, 화소 회로층(PCL) 내 구성과 직접적으로 연결될 수 있다. 다만, 이에 한정되는 것은 아니다.
도 3에서 제1 화소 전극(ELT1)과 제2 화소 전극(ELT2)이 제3 절연층(INS3)을 사이에 두고 서로 상이한 층에 위치하는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 제1 화소 전극(ELT1)과 제2 화소 전극(ELT2)은 동일한 공정을 통해 동일한 층(일 예로, 제2 절연층(INS2)) 상에 배치될 수도 있다.
표시 소자층(DPL) 상에는 광 변환층(LCPL)이 배치될 수 있다.
광 변환층(LCPL)은 분리 뱅크(SBNK), 색 변환층(CCL), 및 컬러 필터들(CF1~CF3)을 더 포함할 수 있다.
분리 뱅크(SBNK)(또는 제2 뱅크)는 표시 소자층(DPL) 상에 배치될 수 있다. 분리 뱅크(SBNK)는 색 변환층(CCL)이 공급되어야 할 위치를 정의하는 구조물일 수 있다.
분리 뱅크(SBNK)는 유기 물질을 포함할 수 있다. 실시예에 따라, 분리 뱅크(SBNK)는 차광 물질을 포함할 수 있다. 일 예로, 분리 뱅크(SBNK)는 블랙 매트릭스일 수 있다. 실시예에 따라, 분리 뱅크(SBNK)는 적어도 하나의 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 색 변환층(CCL)에서 방출되는 광을 표시 장치의 화상 표시 방향(또는 제3 방향(DR3))으로 더욱 진행되게 하여 색 변환층(CCL)의 출광 효율을 향상시킬 수 있다.
색 변환층(CCL)은 분리 뱅크(SBNK)에 의해 둘러싸인 영역 내에서 표시 소자층(DPL)(또는, 발광 소자(LD)) 상에 배치될 수 있다.
색 변환층(CCL)은 특정 색상에 대응하는 색 변환 입자들(QD)(또는, 파장 변환 입자)을 포함할 수 있다. 일 예로, 색 변환층(CCL)은 발광 소자(LD)로부터 입사된 제1 색(또는, 제1 파장 대역)의 광을 제2 색(또는 특정 색, 제2 파장 대역)의 광으로 변환하여 발산하는 색 변환 입자들(QD)을 포함할 수 있다.
색 변환 입자들(QD)은 화소(PXL)가 적색 화소(또는 적색 서브 화소)인 경우, 화소(PXL)는 발광 소자(LD)에서 방출되는 제1 색의 광을 제2 색의 광(일 예로 적색의 광)으로 변화하는 적색 퀀텀닷의 색 변환 입자들을 포함할 수 있다.
색 변환 입자들(QD)은 화소(PXL)가 녹색 화소(또는 녹색 서브 화소)인 경우, 화소(PXL)는 발광 소자(LD)에서 방출되는 제1 색의 광을 제2 색의 광(일 예로 녹색의 광)으로 변화하는 녹색 퀀텀닷의 색 변환 입자들을 포함할 수 있다.
색 변환 입자들(QD)은 화소(PXL)가 청색 화소(또는 청색 서브 화소)인 경우, 화소(PXL)는 발광 소자(LD)에서 방출되는 제1 색의 광을 제2 색의 광(일 예로 청색의 광)으로 변화하는 청색 퀀텀닷의 색 변환 입자들을 포함할 수 있다. 화소(PXL)가 청색 화소이고, 발광 소자(LD)가 청색 계열의 광을 방출하는 경우, 화소(PXL)는 광 산란 입자들(SCT)을 포함하는 광 산란층을 포함할 수 있다. 상술한 광 산란층은 실시예에 따라 생략될 수 있다. 다른 일 실시예에 따라 화소(PXL)가 청색 화소인 경우, 색 변환층(CCL)을 대신하여 투명 폴리머가 제공될 수 있다.
색 변환층(CCL) 및 분리 뱅크(SBNK) 상에는 유기 절연층(OINS)이 배치될 수 있다.
유기 절연층(OINS)(또는 제2 유기층)은 분리 뱅크(SBNK) 및 색 변환층(CCL)을 덮도록 기판(SUB) 상에 전면적으로 제공될 수 있다. 유기 절연층(OINS)은 무기 물질 또는 유기 물질을 포함할 수 있다. 실시예에 따라, 유기 절연층(OINS)은 인접한 구성과의 굴절률 차이를 이용하여 색 변환층(CCL)로부터 방출되는 광(예를 들어, 사선 방향으로 진행하는 광)을 전반사시키고, 화소(PXL)의 출광 효율을 향상시킬 수 있다. 이를 위해, 유기 절연층(OINS)은 색 변환층(CCL)에 비해 상대적으로 낮은 굴절률을 가질 수 있다.
실시예에 따라, 유기 절연층(OINS)은 그 하부에 배치된 구성 요소들에 의해 발생된 단차를 완화시키며 평탄한 표면을 가질 수 있다.
일 실시예에서, 유기 절연층(OINS)의 상부 및 하부에는 제1 및 제2 캡핑층들(CAP1, CPA2)이 배치될 수 있다.
제1 캡핑층(CAP1)(또는 제3 무기층)은 색 변환층(CCL) 상에 배치되며, 하부의 색 변환층(CCL)으로 수분(또는, 후속 공정에서 사용되는 용액)이 침투되는 것을 방지할 수 있다. 제1 캡핑층(CAP1)은 무기 물질을 포함할 수 있다.
제1 캡핑층(CAP1)은 색 변환층(CCL) 상에 배치되며, 하부의 색 변환층(CCL)으로 수분(또는, 후속 공정에서 사용되는 용액)이 침투되는 것을 방지할 수 있다.
제2 캡핑층(CAP2)(또는 제4 무기층)은 유기 절연층(OINS) 상에 배치되며, 무기 물질을 포함할 수 있다. 제2 캡핑층(CAP2)은 유기 절연층(OINS)으로 수분이 침투되는 것을 방지할 수 있다. 실시예에 따라, 제2 캡핑층(CAP2)은 유기 절연층(OINS) 및 컬러 필터들간의 접착력을 향상시킬 수 있다.
유기 절연층(OINS) 상에는 컬러 필터들(CF1, CF2, CF3)이 배치될 수 있다.
컬러 필터층은 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)를 포함할 수 있다. 제1, 제2, 및 제3 컬러 필터들(CF1, CF2, CF3) 각각은 색 변환층(CCL)에서 변환된 특정 색의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있고, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있으며, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있다. 도 3에서는 화소(PXL)의 색 변환층(CCL) 상에 제2 컬러 필터(CF2)가 배치되는 것으로 도시되었으나, 화소(PXL)가 적색 화소인 경우, 색 변환층(CCL) 상에 제1 컬러 필터(CF1)가 배치될 수 있다. 화소(PXL)가 청색 화소인 경우, 제3 컬러 필터(CF3)가 배치될 수 있다.
제1, 제2, 및 제3 컬러 필터들(CF1, CF2, CF3)은 분리 뱅크(SBNK)에서 서로 중첩되도록 배치되어, 인접한 서브 화소들 사이의 광 간섭을 차단할 수 있다. 실시예에 따라, 비발광 영역(NEA)에서 제1, 제2, 및 제3 컬러 필터들(CF1, CF2, CF3)의 적층 구조물 대신에, 별도의 차광 패턴이 배치될 수도 있다.
컬러 필터층 상에는 제5 절연층(INS5)이 배치될 수 있다. 제5 절연층(INS5)은 무기 물질 또는 유기 물질을 포함할 수 있다. 제5 절연층(INS5)은 그 하부에 위치한 구성들을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 컬러 필터층 및 표시 소자층(DPL)으로 유입되는 것을 차단할 수 있다. 실시예에서, 제5 절연층(INS5)은 다중 층으로 형성될 수 있다. 예를 들어, 제5 절연층(INS5)은, 적어도 두 층의 무기막들과, 상기 적어도 두 층의 무기막들의 사이에 개재된 적어도 한 층의 유기막을 포함할 수 있다. 다만, 제5 절연층(INS5)의 구성 물질 및/또는 구조는 다양하게 변경될 수 있다. 또한, 실시예에 따라서는, 제5 절연층(INS5)의 상부에 적어도 한 층의 오버 코트층, 충진재층 및/또는 상부 기판 등이 더 배치될 수도 있다.
상술한 실시예에서는, 색 변환층(CCL)이 표시 소자층(DPL) 상에 직접 형성되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 실시예에 따라, 색 변환층(CCL)은 별도의 기판 상에 형성되어 접착 물질을 통해 표시 소자층(DPL)과 결합할 수도 있다. 예를 들어, 접착 물질은 광학용 투명 접착층(Otically Clear Adhesive)일 수 있으나, 이에 한정되는 것은 아니다.
도 4는 도 1의 표시 장치의 주변 영역의 일 실시예를 나타내는 단면도이다.
도 1 및 도 4를 참고하면, 도 4는 표시 장치(DD)의 표시 영역(DA)으로부터 표시 장치(DD)이 가장 자리까지 연장하는 선을 따라 자른 단면도이며, 단면도에서 좌측이 표시 장치(DD)의 가장 자리에 인접한 부분일 수 있다.
도 3 및 도 4를 참고하면, 주변 영역(PA)에는 표시 영역(DA)에 배치된 일부 구성들이 연장되어 배치될 수 있다. 일 예로, 주변 영역(PA)은 표시 영역(DA)의 화소 회로층(PCL)에 포함된 보호층(PVX), 및 비아층(VIA)을 포함할 수 있으며, 주변 영역(PA)은 표시 영역(DA)의 표시 소자층(DPL)에 포함된 유기 절연층(OINS), 및 제1 및 제2 캡핑층들(CAP1, CAP2)을 포함할 수 있다. 주변 영역(PA)은 제1 및 제2 뱅크 패턴들(BNP1, BNP2), 제1 및 제2 댐 구조물들(DAM1, DAM2)을 더 포함할 수 있다.
보호층(PVX)(또는, 제1 무기층) 및 비아층(VIA)(또는, 제1 유기층)이 기판(SUB) 상에 제3 방향(DR3)으로 순차적으로 배치될 수 있다. 도 4에서는 기판(SUB) 상에 보호층(PVX)이 직접 배치된 것으로 도시되었으나, 기판(SUB)과 보호층(PVX) 사이에 복수의 절연층들(예: 도 3의 복수의 절연층들(BFL, ILD, GI) 중 적어도 하나)이 배치될 수 있다.
비아층(VIA) 상에 제1 절연층(INS1)이 배치될 수 있다. 비아층(VIA) 상에 배치되는 제1 절연층(INS1)은 적어도 일 영역이 제거된 상태로 배치될 수 있다. 제1 절연층(INS1)의 적어도 일 영역이 제거된 상태로 비아층(VIA) 상에 배치함으로써 제1 절연층(INS1)의 들뜸 현상을 개선할 수 있다.
비아층(VIA) 상에 뱅크(BNK)가 배치될 수 있다. 뱅크(BNK)는 표시 영역(DA)으로부터 연장되어 주변 영역(PA)의 일부에도 배치될 수 있다.
제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 주변 영역(PA)에 배치된 비아층(VIA) 상에 배치될 수 있다. 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 뱅크(BNK)로부터 소정 거리 이격하여 배치될 수 있다. 일 예시에서, 제1 뱅크 패턴(BNP1)은 제2 뱅크 패턴(BNP2)보다 뱅크(BNK)로부터 소정 거리 이격되어 배치될 수 있다. 즉, 제2 뱅크 패턴(BNP2)은 제1 뱅크 패턴(BNP1)과 뱅크(BNK) 사이에 배치될 수 있다.
제1 및 제2 뱅크 패턴들(BNP1, BNP2) 각각은 비아층(VIA)의 일면(일 예로, 상부면)으로부터 제3 방향(DR3)을 따라 상부로 향할수록 폭이 좁아지는 사다리꼴의 형상의 단면을 가질 수 있다. 실시예에 따라, 제1 및 제2 뱅크 패턴들(BNP1, BNP2) 각각은 비아층(VIA)의 일면으로부터 제3 방향(DR3)을 따라 상부로 향할수록 폭이 좁아지는 반타원 형상, 반원 형상(또는 반구 형상) 등의 단면을 가지는 곡면을 포함할 수도 있다. 단면 상에서 볼 때, 제1 및 제2 뱅크 패턴들(BNP1, BNP2) 각각의 형상은 상술한 실시예들에 한정되는 것은 아니며, 유기 절연층(OINS)이 표시 영역(DA)과 소정 거리 이격된 주변 영역(PA)으로 넘치는 것을 방지시킬 수 있는 범위 내에서 다양하게 변경될 수 있다. 제1 및 제2 뱅크 패턴들(BNP1, BNP2)은 무기 물질 및/또는, 유기 물질을 포함하며, 단일막 또는 다중막으로 구성될 수 있다. 제1 뱅크 패턴(BNP1) 상에 제1 댐 구조물(DAM1)이 배치될 수 있다. 제2 뱅크 패턴(BNP2) 상에 제2 댐 구조물(DAM2)이 배치될 수 있다. 다른 일 예시에서, 제1 및 제2 뱅크 패턴(BNP1, BNP2)는 생략될 수 있으며, 이 경우, 제1 및 제2 댐 구조물들(DAM1, DAM2)이 비아층(VIA) 상에 배치될 수 있으며, 무기 절연층(NOINS)은 제1 캡핑층(CAP1)과 함께 제1 및 제2 댐 구조물들(DAM1, DAM2) 상에 배치될 수 있다.
제2 뱅크 패턴(BNP2)과 뱅크(BNK) 사이에 유기 절연층(OINS)을 수용할 수 있는 제1 함몰 영역(또는 도랑 영역)(DTA1)이 배치될 수 있다.
제1 뱅크 패턴(BNP1)과 제2 뱅크 패턴(BNP2) 사이에 유기 절연층(OINS)을 수용할 수 있는 제2 함몰 영역(DTA2)이 배치될 수 있다.
주변 영역(PA)에 배치된 비아층(VIA)은 개구부(OPA)를 포함할 수 있다. 개구부(OPA)는 표시 영역(DA)과 인접한 비아층(VIA)에 형성될 수 있다. 일 실시예에서, 개구부(OPA)는 제2 댐 구조물(DAM2)과 뱅크(BNK) 사이에 형성될 수 있다.
무기 절연층(NOINS)(또는, 제2 무기층)은 제1 및 제2 뱅크 패턴들(BNP1, BNP2) 및 뱅크(BNK)를 덮도록 비아층(VIA) 상에 배치될 수 있다. 무기 절연층(NOINS)은 개구부(OPA)를 통해 보호층(PVX)과 직접 접할 수 있다. 무기 절연층(NOINS)은 제2 함몰 영역(DTA2)에서 비아층(VIA)과 중첩할 수 있다.
무기 절연층(NOINS)은 제3 절연층(예: 도 3의 제3 절연층(INS3))일 수 있다. 다른 일 예시에서, 무기 절연층(NOINS)은 제2 절연층(예: 도 3의 제2 절연층(INS2))이거나 제2 절연층(INS2) 및 제3 절연층(INS3)이 결합된 절연층일 수 있다.
개구부(OPA)는 하나의 개구부를 의미할 수 있다. 즉, 무기 절연층(NOINS)은 주변 영역(PA)에서 하나의 접합 영역을 통해 보호층(PVX)과 직접 접할 수 있다.
무기 절연층(NOINS)이 보호층(PVX)과 직접 접하는 영역을 형성함으로써 표시 영역(DA)에 수분 및/또는 이물질이 유입되는 것을 방지(또는 개선)할 수 있다. 도 1 및 도 4를 참고하면, 무기 절연층(NOINS) 및 보호층(PVX이 직접 접하는 영역(이하, 무기 접합 영역)은 표시 장치(DD)의 가장 자리(일 예로, 주변 영역(PA))의 적어도 일부를 따라 형성될 수 있다. 즉, 무기 접합 영역은 표시 장치(DD)에 대해서 폐루프(closed loop)를 구성할 수 있다.
제2 함몰 영역(DTA2)에서 무기 절연층(NOINS)과 비아층(VIA) 사이에 제1 절연층(INS1)이 배치될 수 있다. 다른 일 예시에서, 주변 영역(PA)에 배치되는 제1 절연층(INS1)은 생략될 수 있다. 즉, 제1 절연층(INS1)은 표시 영역(DA)에만 배치될 수 있다.
제1 캡핑층(CAP1)은 제1 및 제2 댐 구조물들(DAM1, DAM2), 분리 뱅크(SBNK), 및 색 변환층(CCL)을 덮도록 무기 절연층(NOINS) 상에 배치될 수 있다.
유기 절연층(OINS)은 제1 캡핑층(CAP1) 상에 배치될 수 있다. 유기 절연층(OINS)은 제1 함몰 영역(DTA1) 및 제2 함몰 영역(DTA2)에 수용될 수 있다.
제2 캡핑층(CAP2)은 유기 절연층(OINS) 상에 전면적으로 배치되며, 무기 물질을 포함할 수 있다. 제2 캡핑층(CAP2)은 유기 절연층(OINS)으로 수분이 침투되는 것을 방지할 수 있다.
도 5는 도 3의 표시 장치의 주변 영역의 일 실시예를 나타내는 평면도이다. 도 5는 도 1의 표시 장치의 좌측의 일 부분을 나타내나, 표시 장치의 좌측에 적용되는 구성들은 표시 장치의 우측에도 적용될 수 있다.
도 5를 참고하면, 제1 및 제2 댐 구조물들(DAM1, DAM2) 및 뱅크(BNK)는 상호 이격하여 제1 방향(DR1)으로 순차적으로 배치될 수 있다.
제1 댐 구조물(DAM1)과 제2 댐 구조물(DAM2) 사이에 제2 함몰 영역(DTA2)이 형성될 수 있다. 제2 댐 구조물(DAM2)과 뱅크(BNK) 사이에 제1 함몰 영역(DTA1)이 형성될 수 있다. 분리 뱅크(SBNK)는 표시 영역(DA)에서 뱅크(BNK) 상에 배치될 수 있다.
도 1 및 도 5를 참고하면, 제1 및 제2 댐 구조물들(DAM1, DAM2)은 표시 영역(DA)의 가장 자리를 따라 연장되도록 배치될 수 있다. 일 예시에서, 표시 장치(DD)의 우측 및 좌측 영역에 배치된 주변 영역(PA)을 기준으로 제1 및 제2 댐 구조물들(DAM1, DAM2)은 제2 방향(DR2)을 따라 연장될 수 있다. 표시 장치(DD)의 상측 및 하측 영역에 배치된 주변 영역(PA)을 기준으로 제1 및 제2 댐 구조물들(DAM1, DAM2)은 제1 방향(DR1)을 따라 연장될 수 있다.
도 6은 도 4의 주변 영역에 포함된 보호층과 무기 절연층을 나타내는 확대도이다.
비아층(VIA)에 형성된 개구부(OPA)를 통해 무기 절연층(NOINS)이 보호층(PVX)에 직접 접합할 수 있다. 경우에 따라, 무기 절연층(NOINS)은 하나의 접합 영역인 개구부(OPA) 상에서 들뜸 현상이 발생할 수 있다. 이 경우, 무기 절연층(NOINS)은 표시 영역(DA)에 수분 및 이불질이 유입되는 것을 방지하지 못하며, 표시 영역(DA) 상에 배치된 화소(예: 도 3의 화소(PXL))의 불량(예: 비발광 화소 발생)을 초래할 수 있다.
도 7 및 도 8 각각은 도 1의 표시 장치의 주변 영역의 일 실시예를 나타내는 단면도이다. 도 9 내지 도 13 각각은 도 1의 표시 장치의 주변 영역의 일 실시예를 나타내는 단면도이다.
도 7 내지 도 13를 참고하면, 주변 영역(PA)에 배치된 비아층(VIA)은 적어도 두 개의 개구부들(OPA)을 포함할 수 있다. 무기 절연층(NOINS)은 비아층(VIA)에 형성된 적어도 두 개의 개구부들(OPA)을 통해 보호층(PVX)에 직접 접할 수 있다.
제1 댐 구조물(DAM1)과 뱅크(BNK) 사이에 단일 접합 영역만 존재할 경우, 상기 단일 접합 영역에 배치된 무기 절연층(NOINS)이 들뜨게 되거나, 무기 절연층(NOINS)이 들뜬 영역에 이물질 또는 수분이 유입될 수 있다. 따라서, 제1 댐 구조물(DAM1)과 뱅크(BNK) 사이에 복수 개의 접합 영역을 형성하여 복수 개의 접합 영역 중 일 영역에 배치된 무기 절연층(NOINS)이 들뜨더라도 나머지 접합 영역에서 이물질 또는 수분이 유입되는 것을 방지할 수 있다.
도 7 및 도 8을 참고하면, 적어도 두 개의 개구부들(OPA)이 제2 댐 구조물(DAM2) 및 뱅크(BNK) 사이에 배치된 실시예들을 개시하고, 도 9 내지 도 13을 참고하면, 적어도 두 개의 개구부들(OPA)이 제1 댐 구조물(DAM1)과 제2 댐 구조물(DAM2) 사이 및 제2 댐 구조물(DAM2)과 뱅크(BNK) 사이에 배치된 실시예들을 개시한다.
도 7 내지 도 13의 실시예들과 관련하여, 중복된 설명을 피하기 위하여 상술한 실시예(예를 들어, 도 4의 실시예)와 상이한 점을 위주로 설명한다.
도 7 및 도 8을 참고하면, 비아층(VIA)의 적어도 두 개의 개구부들(OPA)은 제2 댐 구조물(DAM2)과 뱅크(BNK) 사이에 배치될 수 있다. 즉, 비아층(VIA)의 적어도 두 개의 개구부들(OPA)은 제2 뱅크 패턴(BNP2) 및 뱅크(BNK)에 의해 형성된 제1 함몰 영역(DTA1)과 중첩하는 영역에 배치될 수 있다.
일 실시예에서, 제1 댐 구조물(DAM1)과 제2 댐 구조물(DAM2) 사이에 배치된 비아층(VIA)은 제3 방향(DR3)으로 보호층(PVX)과 중첩할 수있다.
도 7을 참고하면, 제1 함몰 영역(DTA1)에는 두 개의 개구들을 포함할 수 있다. 적어도 두 개의 개구부들(OPA)을 포함할 수 있다. 제1 함몰 영역(DTA1)에는 제1 개구(OP1) 및 제2 개구(OP2)가 배치될 수 있다. 제1 개구(OP1) 및 제2 개구(OP2)는 상호 이격하여 배치될 수 있다. 무기 절연층(NOINS) 및 제1 캡핑층(CAP1)은 제1 개구(OP1) 및 제2 개구(OP2)를 커버하도록 비아층(VIA) 상에 배치될 수 있다.
일 실시예에서, 무기 절연층(NOINS)은 제1 및 제2 개구들(OP1, OP2)을 통해 보호층(PVX)과 직접 접할 수 있다. 무기 절연층(NOINS)은 복수의 영역인, 제1 및 제2 개구들(OP1, OP2)을 통해 보호층(PVX)과 직접 접할 수 있다.
도 8을 참고하면, 제1 함몰 영역(DTA1)에는 세 개의 개구들을 포함할 수 있다. 적어도 두 개의 개구부들(OPA)은 제1 개구(OP1), 제2 개구(OP2), 및 제3 개구(OP3)를 포함할 수 있다. 1 개구(OP1), 제2 개구(OP2), 및 제3 개구(OP3)는 제1 함몰 영역(DTA1)에서 일 방향으로 상호 이격하도록 배치될 수 있다.
무기 절연층(NOINS)과 보호층(PVX)가 접합하는 영역의 개수가 증가할수록 무기 절연층(NOINS)의 들뜸 현상을 개선할 수 있으나, 주변 영역(PA)의 간격 및 무기 절연층(NOINS)과 보호층(PVX)가 접합하는 영역의 최소 면적 등을 고려하여 제1 함몰 영역(DTA1)에는 배치되는 비아층(VIA)에 포함되는 개구들의 개수가 결정될 수 있다.
일 실시예에서, 무기 절연층(NOINS)은 제1, 제2, 및 제3 개구들(OP1, OP2, OP3)을 통해 보호층(PVX)과 직접 접할 수 있다. 무기 절연층(NOINS)이 복수의 영역인, 제1, 제2, 및 제3 개구들(OP1, OP2, OP3)을 통해 보호층(PVX)과 직접 접할 수 있다.
도 8에서는 적어도 두 개의 개구부들(OPA)이 3개의 개구를 포함하는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 두 개의 개구부들(OPA)은 4 개 이상의 개구를 포함할 수 있다.
도 9 내지 도 13을 참고하면, 적어도 두 개의 개구부들(OPA)은 제1 개구부(OPA1) 및 제2 개구부(OPA2)를 포함할 수 있다. 제1 개구부(OPA1) 및 제2 개구부(OPA2)는 제2 댐 구조물(DAM2)을 기준으로(또는, 제2 댐 구조물(DAM2)을 사이에 두고) 이격하여 배치될 수 있다. 제1 개구부(OPA1)는 댐 구조물(DAM2)과 뱅크(BNK) 사이(또는, 제1 함몰 영역(DTA1))에 배치될 수 있다. 제2 개구부(OPA2)는 제1 댐 구조물(DAM1)과 제2 댐 구조물(DAM2) 사이의 영역(또는, 제2 함몰 영역(DTA2))에 배치될 수 있다.
제1 댐 구조물(DAM1)과 제2 댐 구조물(DAM2) 사이에 접합 영역(또는 제2 개구부(OPA2))을 더 형성함으로써 무기 절연층(NOINS)에 의해 표시 영역(DA)으로 유입되는 이물질 및/또는 수분을 막을 수 있는 확률을 높일 수 있다.
제1 개구부(OPA1)는 제2 댐구조물(DAM2)과 뱅크(BNK) 사이에 배치될 수 있다. 제2 개구부(OPA2)는 제1 댐 구조물(DAM1)과 제2 댐 구조물(DAM2) 사이에 배치될 수 있다. 무기 절연층(NOINS) 및 제1 캡핑층(CAP1)은 제1 개구부(OPA1) 및 제2 개구부(OPA2)를 커버하도록 비아층(VIA) 상에 배치될 수 있다. 무기 절연층(NOINS)은 제1 및 제2 개구부들(OPA1, OPA2)을 통해 보호층(PVX)과 직접 접할 수 있다. 무기 절연층(NOINS)이 복수의 영역인, 제1 및 제2 개구부들(OPA1, OPA2)을 통해 보호층(PVX)과 직접 접할 수 있다.
일 실시예에서, 제1 함몰 영역(DTA1) 및 제2 함몰 영역(DTA2) 각각에는 적어도 하나의 개구가 포함될 수 있다. 일 예시에서, 제1 개구부(OPA1)는 적어도 두개 이상의 개구들을 포함하고, 제2 개구부(OPA2)는 하나의 개구를 포함할 수 있으나, 이에 한정되는 것은 아니다.
비아층(VIA)은 표시 영역(DA)과 인접한 제2 댐 구조물(DAM2)과 뱅크(BNK) 사이에 형성된 제1 개구부(OPA1) 이외에 제1 댐 구조물(DAM1)과 제2 댐 구조물(DAM2) 사이에 형성된 제2 개구부(OPA2)를 더 포함할 수 있다. 이에 따라 표시 장치의 주변 영역(PA)에서 무기 절연층(NOINS)과 보호층(PVX)의 접합하는 영역이 증가될 수 있으며, 보다 효과적으로 표시 영역(DA)에 수분 및 이물질을 유입되는 것을 방지(또는 개선)할 수 있다.
도 9를 참고하면, 비아층(VIA)의 적어도 두 개의 개구부들은 제1 개구부(OPA1) 및 제2 개구부(OPA2)를 포함하며, 제1 개구부(OPA1) 및 제2 개구부(OPA2) 각각은 하나의 개구를 포함할 수 있다.
도 10을 참고하면, 비아층(VIA)의 적어도 두 개의 개구부들은 제1 개구부(OPA1) 및 제2 개구부(OPA2)를 포함하며, 제1 개구부(OPA1)는 두 개의 개구들(OP1, OP2)을 포함하고, 제2 개구부(OPA2)는 하나의 개구를 포함할 수 있다.
도 11을 참고하면, 비아층(VIA)의 적어도 두 개의 개구부들은 제1 개구부(OPA1) 및 제2 개구부(OPA2)를 포함하며, 제1 개구부(OPA1) 및 제2 개구부(OPA2)는 각각 두 개의 개구들을 포함할 수 있다. 제1 개구부(OPA1)는 제1 및 제2 개구들(OP1, OP2)을 포함할 수 있다. 제2 개구부(OPA2)는 제1 및 제2 개구들(OP1', OP2')을 포함할 수 있다.
도 12를 참고하면, 비아층(VIA)의 적어도 두 개의 개구부들은 제1 개구부(OPA1) 및 제2 개구부(OPA2)를 포함하며, 제1 개구부(OPA1)는 3개의 개구들을 포함하고, 제2 개구부(OPA2)는 2개의 개구들을 포함할 수 있다. 제1 개구부(OPA1)는 제1, 제2, 및 제3 개구들(OP1, OP2, OP3)을 포함할 수 있다. 제2 개구부(OPA2)는 제1 및 제2 개구들(OP1', OP2')을 포함할 수 있다.
도 13을 참고하면, 주변 영역(PA)은 제3 함몰 영역(DTA3)을 더 포함할 수 있다. 제3 함몰 영역(DTA3)은 제1 댐 구조물(DAM1)을 기준으로(또는, 제1 댐 구조물(DAM1)과 표시 장치의 가장자리 사이에서) 유기 절연층(OINS)이 배치되지 않는 일 영역일 수 있다. 제1 및 제2 함몰 영역들(DTA1, DTA2)는 유기 절연층(OINS)이 배치되는 일 영역일 수 있다.
일 실시예에서, 제3 함몰 영역(DTA3)은 표시 장치(예: 도 1의 표시 장치(DD))의 가장자리와 인접한 영역일 수 있다. 기판(SUB), 보호층(PVX), 비아층(VIA), 및 무기 절연층(NOINS)은 제3 함몰 영역(DTA3)까지 연장되어 배치될 수 있다.
제3 함몰 영역(DTA3)에 배치된 비아층(VIA)은 제3 개구부(OPA3)를 포함할 수 있다. 무기 절연층(NOINS) 및 제2 캡핑층(CAP2)은 제3 개구부(OPA3)를 커버하도록 비아층(VIA) 상에 배치될 수 있다.
일 실시예에서, 제3 개구부(OPA3)는 적어도 하나의 개구를 포함할 수 있다.
일 실시예에서, 무기 절연층(NOINS)은 제3 개구부(OPA3)를 통해 보호층(PVX)과 직접 접할 수 있다. 무기 절연층(NOINS)은 복수의 영역인, 제1, 제2, 및 제3 개구부들(OPA1, OPA2, OPA3)을 통해 보호층(PVX)과 직접 접할 수 있다.
비아층(VIA)은 제1 및 제2 개구부들(OPA1, OPA2) 외에 주변 영역(PA)의 외곽 영역 방향으로 제3 개구부(OPA3)를 더 포함할 수 있으며, 이에 따라 표시 장치의 주변 영역(PA)에서 무기 절연층(NOINS)과 보호층(PVX)의 접합하는 영역이 증가되어 보다 효과적으로 표시 영역(DA)에 수분 및 이물질을 유입되는 것을 방지(또는 개선)할 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 표시 영역으로 유입되는 수분 및/또는 이물질을 차단하기 위한 주변 영역에 배치된 무기 절연층(NOINS)과 보호층(PVX) 간의 무기 접합 영역을 증가시킬 수 있다. 무기 접합 영역이 증가됨에 따라 무기 절연층(NOINS)의 들뜸 현상을 방지하여 무기 절연층의 내구성을 확보할 수 있다. 이에 따라 무기 절연층에 의해 표시 영역으로 유입되는 수분 및/또는 이물질을 보다 효과적으로 차단할 수 있다.
도 14는 도 3의 표시 장치의 주변 영역의 일 실시예를 나타내는 단면도이다.
도 14의 실시예와 관련하여 중복된 설명을 피하기 위해 상술한 실시예(예를 들어, 도 7 내지 도 13의 실시예)와 상이한 점을 위주로 설명한다.
도 14를 참고하면, 주변 영역(PA)에 배치된 비아층(VIA)은 적어도 하나의 개구부(OPA)를 포함할 수 있다. 적어도 하나의 개구부(OPA)는 제1 댐 구조물(DAM1)과 제2 댐 구조물(DAM2) 사이에 배치될 수 있으며, 제2 댐 구조물(DAM2)과 뱅크(BNK) 사이에 배치된 비아층(VIA)은 개구부가 형성되지 않을 수 있다. 즉, 제2 댐 구조물(DAM2)과 뱅크(BNK) 사이에 배치된 비아층(VIA)은 보호층(PVX)과 제3 방향(DR3)으로 중첩할 수 있다.
일 실시예에서, 적어도 하나의 개구부(OPA)는 제1 개구(OP1') 및 제2 개구(OP2')를 포함할 수 있다. 제1 개구(OP1') 및 제2 개구(OP2')는 상호 이격하여 배치될 수 있다. 무기 절연층(NOINS) 및 제1 캡핑층(CAP1)은 제1 개구(OP1') 및 제2 개구(OP2')를 커버하도록 비아층(VIA) 상에 배치될 수 있다.
일 실시예에서, 무기 절연층(NOINS)은 제1 및 제2 개구들(OP1', OP2')을 통해 보호층(PVX)과 직접 접할 수 있다. 무기 절연층(NOINS)은 복수의 영역인, 제1 및 제2 개구들(OP1', OP2')을 통해 보호층(PVX)과 직접 접할 수 있다.
도 15 및 도 16은 일 실시예에 따른 발광 소자를 나타내는 도면들이다.
도 15 및 도 16을 참조하면, 발광 소자(LD)는 제1 반도체층(11), 제2 반도체층(13), 및 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 발광 적층체(또는 적층 패턴)로 구현될 수 있다.
발광 소자(LD)는 일 방향으로 연장된 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 길이 방향을 따라 제1 단부(EP1)와 제2 단부(EP2)를 포함할 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(11)과 제2 반도체층(13) 중 하나의 반도체층이 위치할 수 있고, 발광 소자(LD)의 제2 단부(EP2)에는 제1 반도체층(11)과 제2 반도체층(13) 중 나머지 반도체층이 위치할 수 있다.
발광 소자(LD)는 다양한 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 도 13에 도시된 바와 같이 길이 방향으로 긴(또는 종횡비가 1보다 큰) 로드 형상(rod-like shape), 바 형상(bar-like shape), 또는 기둥 형상을 가질 수 있다. 다른 예로, 발광 소자(LD)는 길이 방향으로 짧은(또는 종횡비가 1보다 작은) 로드 형상, 바 형상, 또는 기둥 형상을 가질 수 있다. 또 다른 예로, 발광 소자(LD)는 종횡비가 1인 로드 형상, 바 형상, 또는 기둥 형상을 가질 수 있다.
이러한 발광 소자(LD)는 일 예로 나노 스케일(nano scale)(또는 나노 미터) 내지 마이크로 스케일(micro scale)(또는 마이크로 미터) 정도의 직경(D) 및/또는 길이(L)를 가질 정도로 초소형으로 제작된 발광 다이오드(light emitting diode, LED)를 포함할 수 있다.
발광 소자(LD)가 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 경우, 발광 소자(LD)의 직경(D)은 약 0.5㎛ 내지 6㎛ 정도일 수 있으며, 그 길이(L)는 약 1㎛ 내지 10㎛ 정도일 수 있다. 다만, 발광 소자(LD)의 직경(D) 및 길이(L)가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 조명 장치 또는 자발광 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 발광 소자(LD)의 크기가 변경될 수 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 제1 반도체층(11)은 발광 소자(LD)의 길이 방향을 따라 활성층(12)과 접촉하는 상부 면과 외부로 노출된 하부 면을 포함할 수 있다. 제1 반도체층(11)의 하부 면은 발광 소자(LD)의 일 단부(또는 하 단부)일 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물(quantum wells) 구조로 형성될 수 있다. 일 예로, 활성층(12)이 다중 양자 우물 구조로 형성되는 경우, 활성층(12)은 장벽층(barrier layer), 스트레인 강화층(strain reinforcing layer), 및 웰층(well layer)이 하나의 유닛으로 주기적으로 반복 적층될 수 있다. 스트레인 강화층은 장벽층보다 더 작은 격자 상수를 가져 웰층에 인가되는 스트레인, 일 예로, 압축 스트레인을 더 강화할 수 있다. 다만, 활성층(12)의 구조가 상술한 실시예에 한정되는 것은 아니다.
활성층(12)은 약 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double hetero structure)를 사용할 수 있다. 활성층(12)은 제1 반도체층(11)과 접촉하는 제1 면 및 제2 반도체층(13)과 접촉하는 제2 면을 포함할 수 있다.
활성층(12)에서 방출되는 광의 파장에 따라 발광 소자(LD)의 색(또는, 출광색)이 결정될 수 있다. 이러한 발광 소자(LD)의 색은 이에 대응하는 화소의 색을 결정할 수 있다. 예를 들어, 발광 소자(LD)는 적색 광, 녹색 광, 또는 청색 광을 방출할 수 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원(또는 발광원)으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12)의 제2 면 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다.
제2 반도체층(13)은 발광 소자(LD)의 길이 방향을 따라 활성층(12)의 제2 면과 접촉하는 하부 면과 외부로 노출된 상부 면을 포함할 수 있다. 여기서, 제2 반도체층(13)의 상부 면은 발광 소자(LD)의 타 단부(또는 상 단부)일 수 있다.
제1 반도체층(11)과 제2 반도체층(13)은 발광 소자(LD)의 길이 방향으로 서로 상이한 두께를 가질 수 있다. 일 예로, 발광 소자(LD)의 길이 방향을 따라 제1 반도체층(11)이 제2 반도체층(13)보다 상대적으로 두꺼운 두께를 가질 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)은 제1 반도체층(11)의 하부 면보다 제2 반도체층(13)의 상부 면에 더 인접하게 위치할 수 있다.
제1 반도체층(11)과 제2 반도체층(13)이 각각 하나의 층으로 구성된 것으로 도시하고 있으나, 이에 한정되는 것은 아니다. 일 예시에서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 적어도 하나 이상의 층들, 일 예로 클래드층 및/또는 TSBR(tensile strain barrier reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수(lattice constant) 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 이에 한정되는 것은 아니다.
발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 상기 제2 반도체층(13) 상부에 배치되는 컨택 전극(이하 "제1 컨택 전극" 이라 함)을 더 포함할 수도 있다. 또한, 다른 실시예에 따라, 제1 반도체층(11)의 일 단에 배치되는 하나의 다른 컨택 전극(이하 "제2 컨택 전극"이라 함)을 더 포함할 수도 있다.
제1 및 제2 컨택 전극들 각각은 오믹(ohmic) 컨택 전극일 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 컨택 전극들은 쇼트키(schottky) 컨택 전극일 수 있다. 제1 및 제2 컨택 전극들은 도전성 물질을 포함할 수 있다.
발광 소자(LD)는 절연막(14)(또는 절연 피막)을 더 포함할 수 있다. 다만, 실시예에 따라, 절연막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
절연막(14)은, 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(14)은 발광 소자(LD)의 표면 결함을 최소화하여 발광 소자(LD)의 수명 및 발광 효율을 향상시킬 수 있다. 활성층(12)이 외부의 전도성 물질과 단락이 발생하는 것을 방지할 수 있다면, 절연막(14)의 구비 여부가 한정되지는 않는다.
절연막(14)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함한 발광 적층체의 외주면의 적어도 일부를 둘러쌀 수 있다.
상술한 실시예에서, 절연막(14)이 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 각각의 외주면을 전체적으로 둘러싸는 형태로 설명하였으나, 이에 한정되는 것은 아니다.
절연막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연막(14)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 하프늄 산화물(HfOx), 티탄스트론튬 산화물 (SrTiOx), 코발트 산화물(CoxOy), 마그네슘 산화물(MgO), 아연 산화물(ZnOx), 루세늄 산화물(RuOx), 니켈 산화물(NiO), 텅스텐 산화물(WOx), 탄탈륨 산화물(TaOx), 가돌리늄 산화물(GdOx), 지르코늄 산화물(ZrOx), 갈륨 산화물(GaOx), 바나듐 산화물(VxOy), ZnO:Al, ZnO:B, InxOy:H, 니오븀 산화물(NbxOy), 플루오린화 마그네슘(MgFX), 플루오린화 알루미늄(AlFx), Alucone 고분자 필름, 티타늄 질화물(TiN), 탄탈 질화물(TaN), 알루미늄 질화물(AlNX), 갈륨 질화물(GaN), 텅스텐 질화물(WN), 하프늄 질화물(HfN), 나이오븀 질화물(NbN), 가돌리늄 질화물(GdN), 지르코늄 질화물(ZrN), 바나듐 질화물(VN) 등으로 이루어지는 군으로부터 선택된 하나 이상의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 상기 절연막(14)의 재료로 사용될 수 있다.
절연막(14)은 단일층의 형태로 제공되거나 이중층을 포함한 다중층의 형태로 제공될 수 있다.
상술한 발광 소자(LD)는 다양한 표시 장치의 발광원(또는 광원)으로 이용될 수 있다. 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액(또는 용매)에 혼합하여 각각의 화소 영역(일 예로, 각 화소의 발광 영역 또는 각 부화소의 발광 영역)에 공급할 때, 발광 소자들(LD)이 상기 용액 내에 불균일하게 응집하지 않고 균일하게 분사될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
상술한 발광 소자들(LD)을 포함한 발광부(또는 발광 장치)은, 표시 장치를 비롯하여 광원을 필요로하는 다양한 종류의 전자 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소의 화소 영역 내에 복수 개의 발광 소자들(LD)을 배치하는 경우, 발광 소자들(LD)은 상기 각 화소의 광원으로 이용될 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로하는 다른 종류의 전자 장치에도 이용될 수 있다.
다만, 이는 예시적인 것으로서, 본 발명의 실시예들에 따른 표시 장치에 적용되는 발광 소자(LD)가 이에 한정되는 것은 아니다. 예를 들어, 발광 소자는 플립 칩(flip chip) 타입의 마이크로 발광 다이오드 또는 유기 발광층을 포함하는 유기 발광 소자일 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
SUB: 기판 DA: 표시 영역
PVX: 보호층 PA: 주변 영역
VIA: 비아층
NOINS: 무기 절연층
OINS: 유기 절연층
CAP1: 제1 캡핑층
CAP2: 제2 캡핑층
LD: 발광 소자
CCL: 색 변환층
DAM1, DAM2: 댐 구조물

Claims (20)

  1. 표시 영역 및 상기 표시 영역의 일측에 위치하는 주변 영역을 포함하는 기판;
    상기 기판 상에 배치되는 제1 무기층;
    상기 제1 무기층 상에 배치되는 제1 유기층;
    상기 표시 영역에서 상기 제1 유기층 상에 배치되는 발광 소자;
    상기 제1 유기층 및 상기 발광 소자 상에 배치되는 제2 무기층;
    상기 제2 무기층 상에 배치되는 제2 유기층; 및
    상기 표시 영역에서 상기 제2 무기층 상에 배치되며 상기 발광 소자로부터 발산된 광의 파장을 변환하는 색 변환층;
    상기 제2 무기층 및 상기 색 변환층 상에 배치되는 제3 무기층; 및
    상기 주변 영역 내에 상기 제2 무기층 상에 배치된 제1 댐 구조물을 포함하고,
    상기 제1 유기층은 상기 제1 댐 구조물과 상기 표시 영역 사이에 적어도 두 개의 개구부들을 포함하고,
    상기 제2 무기층은 상기 적어도 두 개의 개구부들을 통해 상기 제1 무기층과 직접 접합하고,
    상기 적어도 두 개의 개구부들에서 상기 제3 무기층은 상기 제2 무기층과 직접 접합하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 기판 상에 배치되는 트랜지스터를 더 포함하고,
    상기 제1 무기층은 상기 제1 트랜지스터 상에 배치되는, 표시 장치.
  3. 제1 항에 있어서,
    상기 주변 영역에서 상기 제1 유기층 상에 배치되고, 상기 제1 댐 구조물과 상기 표시 영역 사이에 배치되는 제2 댐 구조물을 더 포함하는, 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 유기층의 상기 적어도 두 개의 개구부들은 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치되는, 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 댐 구조물과 상기 제2 댐 구조물 사이에서 상기 제1 유기층은 개구부를 포함하지 않는, 표시 장치.
  6. 제3 항에 있어서,
    상기 제1 댐 구조물과 상기 표시 영역 사이에서 상기 제1 유기층은 제1 개구부 및 상기 제1 개구부와 이격하는 제2 개구부를 포함하는, 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 개구부 및 상기 제2 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치되는, 표시 장치.
  8. 제6 항에 있어서,
    상기 제1 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치되고, 상기 제2 개구부는 상기 제1 댐 구조물과 상기 제2 댐 구조물 사이에 배치되는, 표시 장치.
  9. 제3 항에 있어서,
    상기 제1 댐 구조물과 상기 표시 영역 사이에서 상기 제1 유기층은 상호 이격하는 제1 개구부, 제2 개구부, 및 제3 개구부를 포함하는, 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 개구부, 상기 제2 개구부, 및 상기 제3 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치되는, 표시 장치.
  11. 제9 항에 있어서,
    상기 제1 개구부 및 상기 제2 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치되고,
    상기 제3 개구부는 상기 제1 댐 구조물과 상기 제2 댐 구조물 사이에 배치되는, 표시 장치.
  12. 제3 항에 있어서,
    상기 제1 댐 구조물과 상기 표시 영역 사이에서 상기 제1 유기층은 상호 이격하는 제1 개구부, 제2 개구부, 제3 개구부, 및 제4 개구부를 포함하고,
    상기 제1 개구부 및 상기 제2 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치되고,
    상기 제3 개구부 및 상기 제4 개구부는 상기 제1 댐 구조물과 상기 제2 댐 구조물 사이에 배치되는, 표시 장치.
  13. 제3 항에 있어서,
    상기 제1 댐 구조물과 상기 표시 영역 사이에서 상기 제1 유기층은 상호 이격하는 제1 개구부, 제2 개구부, 제3 개구부, 제4 개구부, 및 제5 개구부를 포함하고,
    상기 제1 개구부, 상기 제2 개구부, 및 상기 제3 개구부는 상기 제2 댐 구조물과 상기 표시 영역 사이에 배치되고,
    상기 제4 개구부 및 상기 제5 개구부는 상기 제1 댐 구조물과 상기 제2 댐 구조물 사이에 배치되는, 표시 장치.
  14. 제3 항에 있어서,
    상기 제1 유기층은 상기 제1 댐 구조물 및 상기 표시 장치의 가장 자리 사이에 적어도 하나의 개구부를 더 포함하는, 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 유기층은 상기 제3 무기층 상에 배치되고,
    상기 제2 유기층 상에 배치되어 상기 표시 영역 및 상기 주변 영역을 커버하는 제4 무기층을 더 포함하고,
    상기 주변 영역에서 상기 제4 무기층은 상기 제3 무기층과 직접 접촉하는, 표시 장치.
  16. 제1 항에 있어서,
    상기 표시 영역 내에서 상기 제1 유기층 상에 배치되는 제1 뱅크; 및
    상기 주변 영역 내에서 상기 제1 유기층 상에 배치되는 제1 뱅크 패턴을 더 포함하고,
    상기 제1 댐 구조물은 상기 제1 뱅크 패턴 상에 배치되고,
    상기 제2 무기층은 상기 제1 뱅크 패턴과 상기 제1 뱅크를 커버하는, 표시 장치.
  17. 제16 항에 있어서,
    상기 색변환층은 평면도 상에서 상기 제1 뱅크와 중첩하는 제2 뱅크를 더 포함하고,
    상기 제1 댐 구조물은 상기 제2 뱅크와 동일한 층에 위치하는, 표시 장치.
  18. 표시 영역 및 상기 표시 영역의 적어도 일부에 위치하는 주변 영역을 포함하는 기판;
    상기 기판 상에 배치되는 제1 무기층;
    상기 제1 무기층 상에 배치되는 제1 유기층;
    상기 표시 영역에서 상기 제1 유기층 상에 배치되는 발광 소자;
    상기 제1 유기층 및 상기 발광 소자 상에 배치되는 제2 무기층; 및
    상기 주변 영역 내에 배치되는 제1 댐 구조물 및 제2 댐 구조물을 포함하고,
    상기 제1 유기층은 상기 제1 댐 구조물 및 상기 제2 댐 구조물 사이에 적어도 두 개의 개구부를 포함하고,
    상기 제2 무기층은 상기 적어도 두 개의 개구부를 통해 상기 제1 무기층과 직접 접합하는, 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 댐 구조물과 상기 표시 영역 사이에서 상기 제1 유기층은 개구부를 포함하지 않는, 표시 장치.
  20. 제18 항에 있어서,
    상기 기판 상에 배치되는 트랜지스터를 더 포함하고,
    상기 제1 무기층은 상기 트랜지스터 상에 배치되는, 표시 장치.
KR1020220158615A 2022-11-23 2022-11-23 표시 장치 KR20240077584A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220158615A KR20240077584A (ko) 2022-11-23 2022-11-23 표시 장치
US18/505,836 US20240170621A1 (en) 2022-11-23 2023-11-09 Display device
CN202311572130.8A CN118073506A (zh) 2022-11-23 2023-11-22 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220158615A KR20240077584A (ko) 2022-11-23 2022-11-23 표시 장치

Publications (1)

Publication Number Publication Date
KR20240077584A true KR20240077584A (ko) 2024-06-03

Family

ID=91079317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220158615A KR20240077584A (ko) 2022-11-23 2022-11-23 표시 장치

Country Status (3)

Country Link
US (1) US20240170621A1 (ko)
KR (1) KR20240077584A (ko)
CN (1) CN118073506A (ko)

Also Published As

Publication number Publication date
CN118073506A (zh) 2024-05-24
US20240170621A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
CN116057720A (zh) 显示装置
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
CN116964744A (zh) 显示装置
KR20240077584A (ko) 표시 장치
KR20230020627A (ko) 표시 장치
CN219800895U (zh) 显示装置
CN221226226U (zh) 显示装置
US20240014351A1 (en) Display device and method of fabricating the same
CN218632042U (zh) 显示装置
CN221352786U (zh) 显示装置
US20240213234A1 (en) Display device
US20240088165A1 (en) Display device
US11785824B2 (en) Display device and manufacturing method thereof
EP4138536A2 (en) Tiled display device
US20230111396A1 (en) Display device
KR20240002279A (ko) 표시 장치
KR20240018013A (ko) 표시 장치
KR20230139885A (ko) 표시 장치
KR20240033728A (ko) 표시 장치 및 그의 제조 방법
KR20230146186A (ko) 화소 및 이를 포함한 표시 장치
KR20230145635A (ko) 화소 및 이를 포함한 표시 장치
KR20240036781A (ko) 표시 장치 및 그 제조 방법
KR20240003401A (ko) 표시 장치 및 이의 제조 방법
KR20240005284A (ko) 표시 장치 및 이의 제조 방법
KR20240065647A (ko) 표시 장치 및 이의 제조 방법