CN118073506A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN118073506A
CN118073506A CN202311572130.8A CN202311572130A CN118073506A CN 118073506 A CN118073506 A CN 118073506A CN 202311572130 A CN202311572130 A CN 202311572130A CN 118073506 A CN118073506 A CN 118073506A
Authority
CN
China
Prior art keywords
layer
opening
dam structure
display device
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311572130.8A
Other languages
English (en)
Inventor
金基范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN118073506A publication Critical patent/CN118073506A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置，所述显示装置可以包括：基底，包括显示区域和外围区域；第一无机层，设置在基底上；第一有机层，设置在第一无机层上；发光元件，设置在显示区域中；第二无机层，设置在第一有机层和发光元件上；第二有机层，设置在第二无机层上；颜色转换层，设置在第二无机层上；第三无机层，设置在第二无机层和颜色转换层上；以及第一坝结构，设置在第二无机层上。第一有机层可以包括至少两个开口。第二无机层可以通过开口直接接触第一无机层。第三无机层可以在开口中直接接触第二无机层。

Description

显示装置
本申请要求于2022年11月23日提交的第10-2022-0158615号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
本公开的一个或更多个实施例涉及一种显示装置。
背景技术
近来，随着对信息显示的兴趣的增大，对显示装置的研究和开发不断进行。
发明内容
本公开的一个或更多个实施例涉及一种显示装置，显示装置能够防止水渗透显示区域，从而具有改善的可靠性。
然而，本公开的实施例的方面和特征不限于上述方面和特征，并且在不脱离本公开的精神和范围的情况下能够进行各种修改。
本公开的一个或更多个实施例可以提供一种显示装置，显示装置包括：基底，包括显示区域和位于显示区域的一侧的外围区域；第一无机层，在基底上；第一有机层，在第一无机层上；发光元件，在显示区域中在第一有机层上；第二无机层，在第一有机层和发光元件上；第二有机层，在第二无机层上；颜色转换层，在显示区域中在第二无机层上，并且被构造为转换从发光元件发射的光的波长；第三无机层，在第二无机层和颜色转换层上；以及第一坝结构，在外围区域中在第二无机层上。第一有机层可以包括在第一坝结构与显示区域之间的至少两个开口。第二无机层可以通过至少两个开口直接接触第一无机层。第三无机层可以在至少两个开口中直接接触第二无机层。
在一个或更多个实施例中，显示装置还可以包括在基底上的晶体管。第一无机层可以在晶体管上。
在一个或更多个实施例中，显示装置还可以包括第二坝结构，第二坝结构在外围区域中在第一有机层上，并且位于第一坝结构与显示区域之间。
在一个或更多个实施例中，第一有机层的至少两个开口可以在第二坝结构与显示区域之间。
在一个或更多个实施例中，第一坝结构与第二坝结构之间的第一有机层可以不包括开口。
在一个或更多个实施例中，第一坝结构与显示区域之间的第一有机层可以包括第一开口和与第一开口分开的第二开口。
在一个或更多个实施例中，第一开口和第二开口可以位于第二坝结构与显示区域之间。
在一个或更多个实施例中，第一开口可以在第二坝结构与显示区域之间，并且第二开口可以在第一坝结构与第二坝结构之间。
在一个或更多个实施例中，第一坝结构与显示区域之间的第一有机层可以包括彼此分开的第一开口、第二开口和第三开口。
在一个或更多个实施例中，第一开口、第二开口和第三开口可以在第二坝结构与显示区域之间。
在一个或更多个实施例中，第一开口和第二开口可以在第二坝结构与显示区域之间。第三开口可以在第一坝结构与第二坝结构之间。
在一个或更多个实施例中，第一坝结构与显示区域之间的第一有机层可以包括彼此分开的第一开口、第二开口、第三开口和第四开口。第一开口和第二开口可以在第二坝结构与显示区域之间。第三开口和第四开口可以在第一坝结构与第二坝结构之间。
在一个或更多个实施例中，第一坝结构与显示区域之间的第一有机层可以包括彼此分开的第一开口、第二开口、第三开口、第四开口和第五开口。第一开口、第二开口和第三开口可以在第二坝结构与显示区域之间。第四开口和第五开口可以在第一坝结构与第二坝结构之间。
在一个或更多个实施例中，第一有机层还包括在第一坝结构与显示装置的周边之间的至少一个开口。
在一个或更多个实施例中，第二有机层可以在第三无机层上。显示装置还可以包括第四无机层，第四无机层在第二有机层上并且被构造为覆盖显示区域和外围区域。第四无机层可以在外围区域中直接接触第三无机层。
在一个或更多个实施例中，显示装置还可以包括：第一堤，在显示区域中在第一有机层上；第二堤，在平面图中与第一堤叠置，并且被构造为包围颜色转换层；以及第一堤图案，在外围区域中在第一有机层上。第一坝结构可以在第一堤图案上。第二无机层可以覆盖第一堤和第一堤图案。
在一个或更多个实施例中，第一坝结构可以与第二堤在同一层。
本公开的一个或更多个实施例可以提供一种显示装置，显示装置包括：基底，包括显示区域和位于显示区域的至少一侧的外围区域；第一无机层，在基底上；第一有机层，在第一无机层上；发光元件，在显示区域中在第一有机层上；第二无机层，在第一有机层和发光元件上；以及第一坝结构和第二坝结构，在外围区域中。第一有机层可以包括在第一坝结构与第二坝结构之间的至少两个开口。第二无机层可以通过至少两个开口直接接触第一无机层。
在一个或更多个实施例中，第二坝结构与显示区域之间的第一有机层可以不包括开口。
在一个或更多个实施例中，显示装置还可以包括在基底上的晶体管。第一无机层可以在晶体管上。
附图说明
图1是示出根据一个或更多个实施例的显示装置的平面图。
图2是示出包括在图1的显示装置中的像素的实施例的电路图。
图3是示出包括在图1的显示装置的显示区域中的像素的实施例的剖视图。
图4是示出图1的显示装置的外围区域的实施例的剖视图。
图5是示出图1的显示装置的外围区域的实施例的平面图。
图6是示出包括在图4的外围区域中的钝化层和无机绝缘层的放大图。
图7和图8是示出图1的显示装置的外围区域的不同实施例的剖视图。
图9至图13是示出图1的显示装置的外围区域的不同实施例的剖视图。
图14是示出图3的显示装置的外围区域的实施例的剖视图。
图15和图16是示出根据一个或更多个实施例的发光元件的图。
具体实施方式
在下文中将参照附图详细描述本公开的一个或更多个实施例。贯穿不同的附图使用相同的附图标记来表示相同的组件，并且将省略对相同组件的重复描述。
图1是示出根据一个或更多个实施例的显示装置DD的平面图。
参照图1，显示装置DD可以包括基底SUB、设置在基底SUB上并且均包括至少一个发光元件(例如，图15的发光元件LD)的像素PXL1、PXL2和PXL3、设置在基底SUB上并且被构造为驱动像素PXL1、PXL2和PXL3的驱动器以及被设置为将像素PXL1、PXL2和PXL3与驱动器连接的线组件。
显示装置DD可以具有各种形状。例如，显示装置DD可以以矩形板的形式设置，但是本公开不限于此。例如，显示装置DD可以具有诸如圆形形状或椭圆形形状的形状。此外，显示装置DD可以具有成角度的拐角和/或弯曲的拐角。为了便于解释，图1示出了显示装置DD具有矩形板形状。另外，在图1中，显示装置DD的短边的延伸方向(例如，水平方向)表示为第一方向DR1，显示装置DD的长边的延伸方向(例如，竖直方向)表示为第二方向DR2。
基底SUB可以形成显示装置DD的基体，并且可以是刚性或柔性基底或膜。例如，基底SUB可以是由玻璃或钢化玻璃制成的刚性基底、由塑料或金属形成的柔性基底(或薄膜)或者至少一个绝缘层。基底SUB的材料和/或性质没有特别限制。
基底SUB(或显示装置DD)可以包括被构造为显示图像的显示区域DA和形成在除了显示区域DA之外的区域中的外围区域PA(或非显示区域)。显示区域DA可以形成其上显示图像的屏幕。外围区域PA可以位于显示区域DA的至少一侧，以在显示区域DA周围(例如，包围显示区域DA)，但是本公开不限于此。外围区域PA可以包围显示区域DA的周界(或边缘)。
像素PXL可以在基底SUB上设置在显示区域DA中。外围区域PA可以设置在显示区域DA周围。用于保护包括在设置于显示区域DA中的像素PXL中的组件的结构可以设置在外围区域PA中，但是本公开不限于此。外围区域PA可以是其中设置有被构造为驱动像素PXL1、PXL2和PXL3的驱动器以及用于将像素PXL1、PXL2和PXL3连接到驱动器的线组件的一部分的区域。线组件可以将驱动器与像素PXL1、PXL2和PXL3电连接。线组件可以包括连接到信号线(例如，扫描线、数据线和发射控制线)的扇出线，信号线连接到像素PXL1、PXL2和PXL3中的每个以向像素PXL1、PXL2和PXL3中的每个提供信号。
像素PXL1、PXL2和PXL3可以包括第一像素PXL1、第二像素PXL2和第三像素PXL3。在一个或更多个实施例中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，第三像素PXL3可以是蓝色像素。然而，本公开不限于前述内容。像素PXL1、像素PXL2和像素PXL3中的每个可以发射具有与红色、绿色或蓝色不同颜色的光。
像素PXL1、PXL2和PXL3中的每个可以包括被构造为响应于对应的扫描信号和对应的数据信号而被驱动的至少一个发光元件LD。发光元件LD可以具有范围从纳米级至微米级的小尺寸，并且可以并联连接到被设置为与所述发光元件LD相邻的发光元件LD，但是本公开不限于此。发光元件LD可以形成像素PXL1、PXL2和PXL3中的每个的光源。
图2是示出包括在图1的显示装置DD中的像素PXL的实施例的电路图。
在以下描述中，术语“像素PXL”将用于共同地表示第一像素PXL1、第二像素PXL2和第三像素PXL3。
参照图1和图2，像素PXL可以包括被构造为生成具有与数据信号对应的亮度的光的发射单元EMU(或发射层)。此外，像素PXL还可以选择性地包括被构造为驱动发射单元EMU的像素电路PXC。
发射单元EMU可以包括并联连接在第一电力线PL1与第二电力线PL2之间的多个发光元件LD，第一电力线PL1连接到第一驱动电源VDD并且向第一电力线PL1施加第一驱动电源VDD的电压，第二电力线PL2连接到第二驱动电源VSS并且向第二电力线PL2施加第二驱动电源VSS的电压。例如，发射单元EMU可以包括经由像素电路PXC和第一电力线PL1连接到第一驱动电源VDD的第一像素电极ELT1、通过第二电力线PL2连接到第二驱动电源VSS的第二像素电极ELT2以及在第一像素电极ELT1与第二像素电极ELT2之间在同一方向上彼此并联连接的多个发光元件LD。在一个或更多个实施例中，第一像素电极ELT1可以是阳极，并且第二像素电极ELT2可以是阴极。
包括在发射单元EMU中的发光元件LD中的每个可以包括通过第一像素电极ELT1连接到第一驱动电源VDD的一端以及通过第二像素电极ELT2连接到第二驱动电源VSS的剩余端。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以被设定为高电位电源，并且第二驱动电源VSS可以被设定为低电位电源。这里，在像素PXL的发射时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以被设定为等于或大于发光元件LD的阈值电压的值。
如上所述，在供应不同电源的电压的第一像素电极ELT1和第二像素电极ELT2之间在同一方向上(例如，在正向方向上)彼此并联连接的发光元件LD可以形成相应的有效光源。
在一个或更多个实施例中，发射单元EMU的发光元件LD可以通过对应的像素电路PXC发射具有与供应到其的驱动电流对应的亮度的光。例如，在每个帧周期期间，与像素电路PXC的对应帧数据的灰度值对应的驱动电流可以供应到发射单元EMU。供应到发射单元EMU的驱动电流可以被划分为流入各个发光元件LD中的部分。因此，发光元件LD中的每个可以发射具有与施加到其的电流对应的亮度的光，使得发射单元EMU可以发射具有与驱动电流对应的亮度的光。
尽管已经描述了其中发光元件LD的相对端在同一方向上连接在第一驱动电源VDD与第二驱动电源VSS之间的实施例，但是本公开不限于此。在一个或更多个实施例中，发射单元EMU除包括形成各个有效光源的发光元件LD之外还可以包括至少一个无效光源(例如，反向发光元件LDr)。反向发光元件LDr与形成有效光源的发光元件LD一起可以并联连接在第一像素电极ELT1与第二像素电极ELT2之间。这里，反向发光元件LDr可以在与发光元件LD的方向相反的方向上连接在第一像素电极ELT1与第二像素电极ELT2之间。即使在第一像素电极ELT1与第二像素电极ELT2之间施加驱动电压(例如，正常方向驱动电压)，反向发光元件LDr也保持禁用。因此，电流基本上不流过反向发光元件LDr。
像素电路PXC可以连接到像素PXL的扫描线Si和数据线Dj。像素电路PXC可以连接到像素PXL的控制线CLi和感测线SENj。例如，在其中像素PXL设置在显示区域DA的第i行第j列的情况下，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si、第j数据线Dj、第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是被构造为控制将要施加到发射单元EMU的驱动电流的驱动晶体管，并且可以连接在第一驱动电源VDD与发射单元EMU之间。详细地，第一晶体管T1的第一端子可以通过第一电力线PL1连接(或结合)到第一驱动电源VDD。第一晶体管T1的第二端子可以连接到第二节点N2。第一晶体管T1的栅电极可以连接到第一节点N1。响应于施加到第一节点N1的电压，第一晶体管T1可以控制将要从第一驱动电源VDD通过第二节点N2施加到发射单元EMU的驱动电流的量。在一个或更多个实施例中，第一晶体管T1的第一端子可以是漏电极，并且第一晶体管T1的第二端子可以是源电极，并且本公开不限于此。在一个或更多个实施例中，第一端子可以是源电极，并且第二端子可以是漏电极。
第二晶体管T2可以是响应于扫描信号选择像素PXL并激活像素PXL的开关晶体管，并且可以连接在数据线Dj与第一节点N1之间。第二晶体管T2的第一端子可以连接到数据线Dj。第二晶体管T2的第二端子可以连接到第一节点N1。第二晶体管T2的栅电极可以连接到扫描线Si。第二晶体管T2的第一端子和第二端子是不同的端子，并且例如，如果第一端子是漏电极，则第二端子可以是源电极。
当从扫描线Si供应具有栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管T2可以导通以将数据线Dj与第一节点N1电连接。第一节点N1可以是第二晶体管T2的第二端子和第一晶体管T1的栅电极彼此连接所处的点。第二晶体管T2可以将数据信号传输到第一晶体管T1的栅电极。
第三晶体管T3可以经由将第一晶体管T1连接到感测线SENj来通过感测线SENj获得感测信号，并且使用感测信号来检测像素PXL的特性(诸如第一晶体管T1的阈值电压)。关于像素PXL的特性的信息可以用于转换图像数据，从而可以补偿像素PXL之间的特性偏差。第三晶体管T3的第二端子可以连接到第一晶体管T1的第二端子。第三晶体管T3的第一端子可以连接到感测线SENj。第三晶体管T3的栅电极可以连接到控制线CLi。此外，在一个或更多个实施例中，第三晶体管T3的第一端子可以连接到初始化电源。第三晶体管T3可以是被构造为使第二节点N2初始化的初始化晶体管，并且可以在从控制线CLi向其供应感测控制信号时导通，使得初始化电源的电压可以传输到第二节点N2。因此，可以使存储电容器Cst的连接到第二节点N2的第二存储电极初始化。
存储电容器Cst的第一存储电极可以连接到第一节点N1。存储电容器Cst的第二存储电极可以连接到第二节点N2。存储电容器Cst可以充有与在一个帧周期期间将要供应到第一节点N1的数据信号对应的数据电压。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的差对应的电压。
尽管图2示出了其中形成发射单元EMU的所有发光元件LD彼此并联连接的实施例，但是本公开不限于此。在一个或更多个实施例中，发射单元EMU可以包括包含彼此并联连接的多个发光元件LD的至少一个串联组(或级)。换句话说，发射单元EMU可以由串联/并联组合结构形成。
图3是示出包括在图1的显示装置DD的显示区域DA中的像素PXL的实施例的剖视图。
作为可以设置在像素电路层PCL中的电路元件的示例，图3示出了第一晶体管T1(例如，图2的第一晶体管T1)以及第一电力线PL1和第二电力线PL2。
参照图3，像素PXL(或显示装置)可以包括设置在基底SUB上的像素电路层PCL、显示元件层DPL和光转换层LCPL。
像素电路层PCL可以包括第一晶体管T1、第一电力线PL1、第二电力线PL2以及多个绝缘层BFL、GI、ILD、PVX和VIA。第一晶体管T1可以包括底金属层BML、半导体图案SCP、栅电极GE、源电极SE(或第二晶体管电极或第二端子)和漏电极DE(或第一晶体管电极或第一端子)。
第一导电层可以位于基底SUB与缓冲层BFL之间。第一导电层可以包括导电材料。导电材料可以包括从包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等和其合金的各种金属材料之中选择的至少一种。第一导电层可以具有单层结构、双层结构或多层结构。
第一导电层可以包括底金属层BML、第一电力线PL1和第二电力线PL2。第一晶体管T1的底金属层BML和栅电极GE可以在第三方向DR3(例如，基底SUB的厚度方向)上彼此叠置，且缓冲层BFL置于底金属层BML与栅电极GE之间。底金属层BML可以设置在第一晶体管T1的半导体图案SCP下面。这里，底金属层BML可以用作光阻挡图案以使第一晶体管T1的操作特性稳定。
在一个或更多个实施例中，第一晶体管T1可以不包括底金属层BML。在这种情况下，缓冲层BFL可以直接设置在基底SUB上。此外，底金属层BML可以通过绝缘层的接触孔与第一晶体管T1的下面将描述的源电极SE物理和/或电连接。因此，第一晶体管T1的阈值电压可以在负方向或正方向上偏移。
缓冲层BFL(或第一绝缘层)可以覆盖第一导电层，并且可以位于基底SUB上。
缓冲层BFL可以防止杂质扩散到像素电路层PCL中。缓冲层BFL可以包括无机绝缘材料。例如，无机绝缘材料可以包括从氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物之中选择的至少一种。根据基底SUB的材料或工艺条件，可以省略缓冲层BFL。
半导体图案SCP可以位于缓冲层BFL上。半导体图案SCP可以包括连接到源电极SE的第一区域(例如，源区)、连接到漏电极DE的第二区域(例如，漏区)和形成在第一区域与第二区域之间的沟道区。沟道区可以在第三方向DR3上与第一晶体管T1的栅电极GE叠置。半导体图案SCP可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。
栅极绝缘层GI(或第二绝缘层)可以设置在半导体图案SCP上。栅极绝缘层GI可以仅部分地设置在半导体图案SCP上，或者可以设置在基底SUB的整个表面上。栅极绝缘层GI可以包括无机材料。然而，本公开不限于前述内容，并且栅极绝缘层GI可以包括有机材料。例如，有机层可以包括例如从聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂之中选择的至少一种。
第二导电层可以设置在栅极绝缘层GI上。第二导电层可以以与第一导电层的方式类似的方式包括导电材料。第二导电层包括栅电极GE、第11连接图案CP11和第21连接图案CP21。
栅电极GE可以设置在栅极绝缘层GI上，以在第三方向DR3上与半导体图案SCP的沟道区叠置。第11连接图案CP11可以在第三方向DR3上与第一电力线PL1叠置。第21连接图案CP21可以在第三方向DR3上与第二电力线PL2叠置。
层间绝缘层ILD(或第一层间绝缘层或第三绝缘层)可以覆盖第二导电层，并且可以设置在基底SUB的整个表面上。层间绝缘层ILD可以以与栅极绝缘层GI的方式类似的方式包括无机材料。层间绝缘层ILD可以包括有机材料。
第三导电层可以设置在层间绝缘层ILD上。第三导电层可以以与第一导电层的方式类似的方式包括导电材料。第三导电层可以包括源电极SE、漏电极DE、第12连接图案CP12和第22连接图案CP22。
源电极SE可以通过穿过层间绝缘层ILD的接触孔与半导体图案SCP的第一区域接触或连接到半导体图案SCP的第一区域，并且可以通过穿过层间绝缘层ILD和缓冲层BFL的接触孔与底金属层BML接触或连接到底金属层BML。漏电极DE可以通过穿过层间绝缘层ILD的接触孔与半导体图案SCP的第二区域接触或连接到半导体图案SCP的第二区域。以与源电极SE类似的方式，第12连接图案CP12可以与第一电力线PL1和第11连接图案CP11接触或连接到第一电力线PL1和第11连接图案CP11，并且第22连接图案CP22可以与第二电力线PL2和第21连接图案CP21接触或连接到第二电力线PL2和第21连接图案CP21。例如，第12连接图案CP12可以经由穿过层间绝缘层ILD和缓冲层BFL的接触孔与第一电力线PL1接触或连接到第一电力线PL1，并且可以通过穿过层间绝缘层ILD的接触孔与第11连接图案CP11接触或连接到第11连接图案CP11。例如，第22连接图案CP22可以经由穿过层间绝缘层ILD和缓冲层BFL的接触孔与第二电力线PL2接触或连接到第二电力线PL2，并且可以经由穿过层间绝缘层ILD的接触孔与第21连接图案CP21接触或连接到第21连接图案CP21。第11连接图案CP11和第12连接图案CP12可以连接到第一电力线PL1，从而可以减小第一电力线PL1的电阻。同样，第21连接图案CP21和第22连接图案CP22可以连接到第二电力线PL2，从而可以减小第二电力线PL2的电阻。
钝化层PVX(或第二层间绝缘层或第一无机层)可以设置在基底SUB的整个表面上以覆盖第三导电层。钝化层PVX可以包括无机材料。钝化层PVX可以以单层结构设置，或者可以以具有两层或更多层的多层结构设置。在一个或更多个实施例中，可以省略钝化层PVX。过孔层VIA(例如，第一有机层)可以包括有机材料，并且可以设置在基底SUB的整个表面上以覆盖钝化层PVX。过孔层VIA可以向顶部提供平坦表面。钝化层PVX可以保护第一晶体管T1以及设置在钝化层PVX下面的第11连接图案CP11、第12连接图案CP12、第21连接图案CP21和第22连接图案CP22。
显示元件层DPL可以位于过孔层VIA上。
显示元件层DPL可以包括第一壁图案WP1和第二壁图案WP2、第一对准电极ALE1和第二对准电极ALE2(或电极或反射电极)、堤BNK、发光元件LD、第一像素电极ELT1和第二像素电极ELT2(或接触电极)以及多个绝缘层INS1至INS3。
第一壁图案WP1和第二壁图案WP2可以设置在过孔层VIA上。
第一壁图案WP1和第二壁图案WP2中的每个可以具有在第三方向DR3上从过孔层VIA的一个表面(例如，上表面)向上宽度减小的梯形剖面形状。在一个或更多个实施例中，第一壁图案WP1和第二壁图案WP2中的每个可以包括具有在第三方向DR3上从过孔层VIA的一个表面向上宽度减小的剖面形状(诸如半椭圆形形状或半圆形形状(或半球形形状))的弯曲表面。在剖视图中，第一壁图案WP1和第二壁图案WP2中的每个的形状不限于前述示例，并且可以在其中可以提高从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。
第一壁图案WP1和第二壁图案WP2中的每个可以包括无机材料或有机材料，并且可以具有单层结构或多层结构。在一个或更多个实施例中，可以省略第一壁图案WP1和第二壁图案WP2。例如，与第一壁图案WP1和第二壁图案WP2对应的结构可以形成在过孔层VIA中。
第一电极ALE1和第二电极ALE2可以设置在过孔层VIA以及第一壁图案WP1和第二壁图案WP2上。
第一电极ALE1可以设置在第一壁图案WP1上。第二电极ALE2可以设置在第二壁图案WP2上。在剖视图中，第一电极ALE1和第二电极ALE2可以分别具有与第一壁图案WP1和第二壁图案WP2的形状对应的表面轮廓。
第一电极ALE1和第二电极ALE2均可以包括具有一定反射率的导电材料，以使得从发光元件LD发射的光能够在显示装置DD的图像显示方向上(例如，在第三方向DR3上)行进。第一电极ALE1和第二电极ALE2中的每个可以具有单层结构或多层结构。
第二电极ALE2(或第一电极ALE1)可以通过穿过过孔层VIA和钝化层PVX的第一接触孔CNT1与第12连接图案CP12接触或连接到第12连接图案CP12。第二电极ALE2(或第一电极ALE1)可以电连接到第一电力线PL1。第二电极ALE2可以直接连接到第12连接图案CP12，但是不限于此。例如，在一个或更多个实施例中，第二电极ALE2可以通过桥接电极连接到第12连接图案CP12(或第11连接图案CP11或第一电力线PL1)。
第一电极ALE1和第二电极ALE2可以用作用于在制造显示装置的工艺期间使发光元件LD对准的对准电极。
第一绝缘层INS1可以设置在过孔层VIA上，以覆盖第一电极ALE1和第二电极ALE2的至少一部分。第一绝缘层INS1可以设置在第一电极ALE1与第二电极ALE2之间，从而防止在第一电极ALE1与第二电极ALE2之间发生短路。第一绝缘层INS1可以包括有机材料或无机材料。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以在第一电极ALE1与第二电极ALE2之间对准，使得发光元件LD的第一端EP1面对第一电极ALE1，并且其第二端EP2面对第二电极ALE2。
发光元件LD的第一端EP1可以在第三方向DR3上与第一电极ALE1部分叠置。发光元件LD的第二端EP2可以在第三方向DR3上与第二电极ALE2部分叠置。本公开不限于此。
堤BNK可以设置在第一绝缘层INS1上。堤BNK可以形成坝结构，坝结构被构造为在将发光元件LD供应到第一绝缘层INS1上的步骤中防止包括发光元件LD的溶液被吸入到相邻像素PXL中或者被构造为控制溶液的量，使得恒定量的溶液供应到每个像素PXL。此外，堤BNK可以限定发射区域EA。
堤BNK可以包括有机材料。在一个或更多个实施例中，堤BNK可以包括光阻挡材料和/或反射材料。在这种情况下，堤BNK可以防止光(或光线)在像素PXL和与其相邻的像素PXL之间泄漏的漏光缺陷。例如，堤BNK可以包括滤色器材料或黑矩阵材料。可选地，为了增强从像素PXL发射的光的效率，可以在堤BNK上设置和/或形成单独的反射材料层。
第二绝缘层INS2(或第二绝缘图案)可以设置在发光元件LD上。第二绝缘层INS2可以设置在发光元件LD的上表面的一部分上，使得发光元件LD的第一端EP1和第二端EP2暴露于外部。在一个或更多个实施例中，第二绝缘层INS2也可以设置在第一绝缘层INS1和堤BNK上。
根据包括发光元件LD的显示装置DD的设计条件等，第二绝缘层INS2可以包括无机材料或有机材料。在发光元件LD在第一绝缘层INS1上的对准已经完成之后，第二绝缘层INS2位于发光元件LD上，从而可以防止发光元件LD从对准位置去除。在形成第二绝缘层INS2之前在第一绝缘层INS1与发光元件LD之间存在间隙(或空间)的情况下，可以在形成第二绝缘层INS2的工艺期间用第二绝缘层INS2填充间隙。
第一像素电极ELT1可以设置在第一电极ALE1上。第一像素电极ELT1可以直接接触发光元件LD的第一端EP1。第一像素电极ELT1可以通过穿过第二绝缘层INS2、第一绝缘层INS1、过孔层VIA和钝化层PVX的第二接触孔CNT2与第一晶体管T1的源电极SE接触或连接到第一晶体管T1的源电极SE。换句话说，第一像素电极ELT1可以将发光元件LD的第一端EP1与第一晶体管T1的源电极SE电连接。
第一像素电极ELT1和第二像素电极ELT2可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnOx)和/或氧化铟镓锌(IGZO)的透明导电材料。
第三绝缘层INS3可以设置在第二绝缘层INS2和第一像素电极ELT1上以覆盖第二绝缘层INS2和第一像素电极ELT1。第三绝缘层INS3可以被设置为使得其周边与第二绝缘层INS2的一端接触，使得发光元件LD的第二端EP2暴露。第三绝缘层INS3可以包括无机材料。
第二像素电极ELT2可以设置在第二电极ALE2上。第二像素电极ELT2可以直接接触发光元件LD的第二端EP2。第二像素电极ELT2可以通过穿过第三绝缘层INS3、第二绝缘层INS2、第一绝缘层INS1、过孔层VIA和钝化层PVX的第三接触孔CNT3与第22连接图案CP22接触或连接到第22连接图案CP22。换句话说，第二像素电极ELT2可以将发光元件LD的第二端EP2与第二电力线PL2电连接。
与具有一定反射率的导电材料(或金属材料)相比，透明导电材料(例如，ITO)可以具有与像素电路层PCL中的导电层(例如，源电极SE或第22连接图案CP22)优异的结合力并且具有低接触电阻。因此，第一像素电极ELT1和第二像素电极ELT2可以直接连接到像素电路层PCL中的组件，而不穿过第一电极ALE1和第二电极ALE2。本公开不限于前述内容。
尽管在图3中已经描述了第一像素电极ELT1和第二像素电极ELT2设置在不同的层，且第三绝缘层INS3置于第一像素电极ELT1与第二像素电极ELT2之间，但是本公开不限于此。例如，第一像素电极ELT1和第二像素电极ELT2可以通过同一工艺设置在同一层(例如，第二绝缘层INS2)(或处)。
光转换层LCPL可以设置在显示元件层DPL上。
光转换层LCPL还可以包括分离堤SBNK、颜色转换层CCL和滤色器CF1至CF3。
分离堤SBNK(或第二堤)可以在第三绝缘层INS3上设置在显示元件层DPL上。分离堤SBNK可以是被构造为限定将要供应颜色转换层CCL的位置的结构。
分离堤SBNK可以包括有机材料。在一个或更多个实施例中，分离堤SBNK可以包括光阻挡材料。例如，分离堤SBNK可以是黑矩阵。在一个或更多个实施例中，分离堤SBNK可以包括至少一种光阻挡材料和反射材料，并且允许从颜色转换层CCL发射的光更可靠地在显示装置的图像显示方向(或第三方向DR3)上行进，从而增强颜色转换层CCL的光输出效率。
颜色转换层CCL可以在由分离堤SBNK包围的区域中设置在显示元件层DPL(或发光元件LD)上。
颜色转换层CCL可以包括与特定颜色对应的颜色转换颗粒QD(或波长转换颗粒)。例如，颜色转换层CCL可以包括颜色转换颗粒QD，颜色转换颗粒QD被构造为将从发光元件LD入射到其上的第一颜色的光(或第一波长带内的光)转换为第二颜色的光(或特定颜色的光，或第二波长带内的光)，然后发射转换后的光。
在其中像素PXL为红色像素(或红色子像素)的情况下，像素PXL的颜色转换颗粒QD可以包括由将从发光元件LD发射的第一颜色的光转换为第二颜色的光(例如，红光)的红色量子点形成的颜色转换颗粒。
在其中像素PXL为绿色像素(或绿色子像素)的情况下，像素PXL的颜色转换颗粒QD可以包括由将从发光元件LD发射的第一颜色的光转换为第二颜色的光(例如，绿光)的绿色量子点形成的颜色转换颗粒。
在其中像素PXL是蓝色像素(或蓝色子像素)的情况下，像素PXL的颜色转换颗粒QD可以包括由将从发光元件LD发射的第一颜色的光转换为第二颜色的光(例如，蓝光)的蓝色量子点形成的颜色转换颗粒。在像素PXL为蓝色像素并且发光元件LD发射蓝色基色光的情况下，像素PXL可以包括包含光散射颗粒SCT的光散射层。根据实施例，可以省略光散射层。在一个或更多个实施例中，在像素PXL是蓝色像素的情况下，可以提供透明聚合物来代替颜色转换层CCL。
有机绝缘层OINS可以设置在颜色转换层CCL和分离堤SBNK上。
有机绝缘层OINS(或第二有机层)可以设置在基底SUB的整个表面上以覆盖分离堤SBNK和颜色转换层CCL。有机绝缘层OINS可以包括有机材料。在一个或更多个实施例中，有机绝缘层OINS可以使用有机绝缘层OINS与相邻组件之间的折射率差来使从颜色转换层CCL发射的光(例如，在斜线方向上行进的光)全反射(或基本上全反射)，从而增强像素PXL的光输出效率。为了实现前述目的，与颜色转换层CCL的折射率相比，有机绝缘层OINS可以具有相对低的折射率。
在一个或更多个实施例中，有机绝缘层OINS可以减轻由设置在其下面的组件形成的台阶差并且具有平坦表面。
在一个或更多个实施例中，第一覆盖层CAP1和第二覆盖层CAP2可以设置在有机绝缘层OINS之上和下面。
第一覆盖层CAP1(或第三无机层)可以设置在颜色转换层CCL和分离堤SBNK上，并且可以防止水(或在后续工艺期间使用的溶液)渗透设置在其下面的颜色转换层CCL。第一覆盖层CAP1可以包括无机材料。
第二覆盖层CAP2(或第四无机层)可以设置在有机绝缘层OINS上，并且可以包括无机材料。第二覆盖层CAP2可以防止水渗透有机绝缘层OINS。在一个或更多个实施例中，第二覆盖层CAP2可以增强有机绝缘层OINS与滤色器CF1、CF2和CF3之间的结合力。
滤色器CF1、CF2和CF3可以设置在有机绝缘层OINS上。
滤色器层可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3均可以包括允许由颜色转换层CCL转换的特定颜色的光选择性地通过的滤色器材料。例如，第一滤色器CF1可以是红色滤色器。第二滤色器CF2可以是绿色滤色器。第三滤色器CF3可以是蓝色滤色器。虽然图3示出了第二滤色器CF2设置在像素PXL的颜色转换层CCL上，但是在像素PXL是红色像素的情况下，第一滤色器CF1可以设置在颜色转换层CCL上。在像素PXL为蓝色像素的情况下，可以设置第三滤色器CF3。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以在分离堤SBNK上彼此叠置，从而防止相邻子像素之间发生光学干扰。在一个或更多个实施例中，单独的光阻挡图案可以设置在非发射区域NEA中，以代替由第一滤色器CF1、第二滤色器CF2和第三滤色器CF3形成的堆叠结构。
第五绝缘层INS5可以设置在滤色器层上。第五绝缘层INS5可以包括无机材料和/或有机材料。第五绝缘层INS5可以覆盖设置在其下面的整个组件，并且防止外部水或湿气被吸入到滤色器层和显示元件层DPL中。在一个或更多个实施例中，第五绝缘层INS5可以具有多层结构。例如，第五绝缘层INS5可以由至少两个无机层和置于至少两个无机层之间的至少一个有机层形成。这里，第五绝缘层INS5的构成材料和/或结构可以以各种方式改变。在一个或更多个实施例中，至少一个外涂层、至少一个填料层和/或至少一个上基底等可以进一步设置在第五绝缘层INS5之上。
尽管在前述实施例中，颜色转换层CCL已经被描述为直接形成在显示元件层DPL上，但是本公开不限于此。在一个或更多个实施例中，颜色转换层CCL可以形成在单独的基底上，然后通过粘合材料结合到显示元件层DPL。例如，粘合材料可以形成光学透明粘合层，但是不限于此。
图4是示出图1的显示装置DD的外围区域PA的实施例的剖视图。
参照图1和图4，图4是沿着从显示装置DD的显示区域DA延伸到显示装置DD的边缘的线截取的剖视图，并且剖视图的左侧可以是与显示区域DA的边缘相邻的部分。
参照图3和图4，设置在显示区域DA中的一些组件可以延伸到外围区域PA并且可以设置在外围区域PA中。例如，外围区域PA可以包括包含在显示区域DA的像素电路层PCL中的钝化层PVX和过孔层VIA。外围区域PA可以包括包含在显示区域DA的光转换层LCPL中的有机绝缘层OINS以及第一覆盖层CAP1和第二覆盖层CAP2。外围区域PA还可以包括第一堤图案BNP1和第二堤图案BNP2以及第一坝结构DAM1和第二坝结构DAM2。
钝化层PVX(或第一无机层)和过孔层VIA(或第一有机层)可以在第三方向DR3上顺序地设置在基底SUB上。尽管图4示出了钝化层PVX直接设置在基底SUB上，但是多个绝缘层(例如，图3的多个绝缘层BFL、ILD和GI中的至少一个)可以设置在基底SUB与钝化层PVX之间。
第一绝缘层INS1可以设置在过孔层VIA上。在已经从第一绝缘层INS1去除至少一个区域之后，可以将第一绝缘层INS1设置在过孔层VIA上。因为第一绝缘层INS1在已经被去除了其至少一个区域之后设置在过孔层VIA上，所以可以减轻第一绝缘层INS1的脱落现象。
堤BNK可以设置在过孔层VIA上。堤BNK可以从显示区域DA延伸，并且甚至可以设置在外围区域PA的一部分中。
第一堤图案BNP1和第二堤图案BNP2可以设置在设置于外围区域PA中的过孔层VIA上。第一堤图案BNP1和第二堤图案BNP2可以被设置为与堤BNK分开一定距离。在一个或更多个实施例中，第一堤图案BNP1可以设置在与堤BNK分开比第二堤图案BNP2大的距离的位置处。换句话说，第二堤图案BNP2可以设置在第一堤图案BNP1与堤BNK之间。
第一堤图案BNP1和第二堤图案BNP2中的每个可以具有在第三方向DR3上从过孔层VIA的一个表面(例如，上表面)向上宽度减小的梯形剖面形状。在一个或更多个实施例中，第一堤图案BNP1和第二堤图案BNP2中的每个可以包括具有在第三方向DR3上从过孔层VIA的一个表面向上宽度减小的剖面形状(诸如半椭圆形形状或半圆形形状(或半球形形状))的弯曲表面。在剖视图中，第一堤图案BNP1和第二堤图案BNP2中的每个的形状不限于前述实施例，并且可以以各种方式改变，只要可以防止有机绝缘层OINS溢出到与显示区域DA分开一定距离的外围区域PA中即可。第一堤图案BNP1和第二堤图案BNP2中的每个可以包括无机材料和/或有机材料，并且可以具有单层结构或多层结构。第一坝结构DAM1可以设置在第一堤图案BNP1上。第二坝结构DAM2可以设置在第二堤图案BNP2上。在一个或更多个实施例中，可以省略第一堤图案BNP1和第二堤图案BNP2。在这种情况下，第一坝结构DAM1和第二坝结构DAM2可以设置在过孔层VIA上。第二覆盖层CAP2连同第一覆盖层CAP1可以设置在第一坝结构DAM1和第二坝结构DAM2上。此外，第一坝结构DAM1和第二坝结构DAM2可以与分离堤SBNK设置在同一层。
第一凹陷区域DTA1(或沟槽区域)可以设置在第二堤图案BNP2与堤BNK之间，使得有机绝缘层OINS可以位于第一凹陷区域DTA1中。
第二凹陷区域DTA2可以设置在第一堤图案BNP1与第二堤图案BNP2之间，使得有机绝缘层OINS可以位于第二凹陷区域DTA2中。
设置在外围区域PA中的过孔层VIA可以包括开口OPA。开口OPA可以在与显示区域DA相邻的位置处形成在过孔层VIA中。在一个或更多个实施例中，开口OPA可以形成在第二坝结构DAM2与堤BNK之间。
无机绝缘层NOINS(或第二无机层)可以设置在过孔层VIA上以覆盖第一堤图案BNP1和第二堤图案BNP2以及堤BNK。无机绝缘层NOINS可以通过开口OPA与钝化层PVX直接相邻(例如，触碰或接触)。无机绝缘层NOINS可以与第二凹陷区域DTA2中的过孔层VIA叠置。
无机绝缘层NOINS可以是第三绝缘层(例如，第三绝缘层INS3)。在一个或更多个实施例中，无机绝缘层NOINS可以是第二绝缘层(例如，图3的第二绝缘层INS2)，或者可以是通过将第二绝缘层INS2和第三绝缘层INS3彼此接合而形成的绝缘层。
开口OPA可以是单个开口。换句话说，无机绝缘层NOINS可以通过外围区域PA中的单个触碰区域与钝化层PVX直接相邻(例如，触碰)。
因为形成了无机绝缘层NOINS与钝化层PVX直接相邻(例如，触碰)的区域，所以可以防止(或减轻)水和/或异物被吸入到显示区域DA中。参照图1和图4，无机绝缘层NOINS和钝化层PVX彼此直接相邻(例如，触碰)的区域(在下文中，被称为无机区域(例如，无机触碰区域))可以沿着显示装置DD的周边(例如，外围区域PA)的至少一部分形成。换句话说，无机区域(或无机触碰区域)可以形成用于显示装置DD的闭环。
在第二凹陷区域DTA2中，第一绝缘层INS1可以设置在无机绝缘层NOINS与过孔层VIA之间。在一个或更多个实施例中，可以省略设置在外围区域PA中的第一绝缘层INS1。换句话说，第一绝缘层INS1可以仅设置在显示区域DA中。
第一覆盖层CAP1可以设置在无机绝缘层NOINS上以覆盖第一坝结构DAM1和第二坝结构DAM2、分离堤SBNK以及颜色转换层CCL。
有机绝缘层OINS可以设置在第一覆盖层CAP1上。有机绝缘层OINS可以位于第一凹陷区域DTA1和第二凹陷区域DTA2中。
第二覆盖层CAP2可以设置在有机绝缘层OINS的整个表面上，并且可以包括无机材料。第二覆盖层CAP2可以防止水渗透有机绝缘层OINS。
图5是示出图1的显示装置DD的外围区域PA的实施例的平面图。尽管图5示出了图1的显示装置DD的左侧的一部分，但是应用于显示装置DD的左侧的组件也可以应用于显示装置DD的右侧。
参照图5，第一坝结构DAM1和第二坝结构DAM2以及堤BNK可以彼此分开，并且可以沿着第一方向DR1连续地设置。
第二凹陷区域DTA2可以形成在第一坝结构DAM1与第二坝结构DAM2之间。第一凹陷区域DTA1可以形成在第二坝结构DAM2与堤BNK之间。分离堤SBNK可以在显示区域DA中设置在堤BNK上。
参照图1和图5，第一坝结构DAM1和第二坝结构DAM2可以被设置为沿着显示区域DA的周边延伸。在一个或更多个实施例中，基于设置在显示装置DD的右侧区域和左侧区域中的每个中的外围区域PA，第一坝结构DAM1和第二坝结构DAM2可以在第二方向DR2上延伸。基于设置在显示装置DD的上侧区域和下侧区域中的每个中的外围区域PA，第一坝结构DAM1和第二坝结构DAM2可以在第一方向DR1上延伸。
图6是示出包括在图4的外围区域PA中的钝化层PVX和无机绝缘层NOINS的放大图。
无机绝缘层NOINS可以通过形成在过孔层VIA中的开口OPA与钝化层PVX直接相邻(例如，触碰)。在一些情况下，无机绝缘层NOINS可能在作为单个触碰区域的开口OPA中脱落。在这种情况下，无机绝缘层NOINS无法防止水或异物被吸入到显示区域DA中，并且因此可能导致设置在显示区域DA中的像素(例如，图3的像素PXL)有缺陷(例如，出现非发射像素)。
图7和图8均是示出图1的显示装置DD的外围区域PA的不同实施例的剖视图。图9至图13是示出图1的显示装置DD的外围区域PA的不同实施例的剖视图。
参照图7至图13，设置在外围区域PA中的过孔层VIA可以包括至少两个开口OPA。无机绝缘层NOINS可以通过形成在过孔层VIA中的至少两个开口OPA与钝化层PVX直接相邻(例如，触碰)。
在第一坝结构DAM1与堤BNK之间仅存在单个触碰区域的情况下，设置在单个触碰区域中的无机绝缘层NOINS可能脱落，或者异物或水可能被吸入到无机绝缘层NOINS脱落的区域中。因此，多个触碰区域可以形成在第一坝结构DAM1与堤BNK之间，使得即使设置在多个触碰区域中的一个区域中的无机绝缘层NOINS脱落，其他触碰区域也可以防止异物或水的流入。
参照图7和图8，示出了其中至少两个开口OPA设置在第二坝结构DAM2与堤BNK之间的实施例。参照图9至图13，示出了其中至少两个开口OPA设置在第一坝结构DAM1与第二坝结构DAM2之间和第二坝结构DAM2与堤BNK之间的实施例。
参照图7至图13的实施例的以下描述将集中于与上述实施例(例如，图4的实施例)的差异，以避免冗余描述。
参照图7和图8，过孔层VIA的至少两个开口OPA可以设置在第二坝结构DAM2与堤BNK之间。换句话说，过孔层VIA的至少两个开口OPA可以设置在与由第二堤图案BNP2和堤BNK形成的第一凹陷区域DTA1叠置的区域中。
在一个或更多个实施例中，设置在第一坝结构DAM1与第二坝结构DAM2之间的过孔层VIA可以在第三方向DR3上与钝化层PVX叠置。
参照图7，两个孔可以包括在第一凹陷区域DTA1中。在一个或更多个实施例中，可以包括至少两个开口OPA(OP1、OP2)。第一孔OP1和第二孔OP2可以设置在第一凹陷区域DTA1中。第一孔OP1和第二孔OP2可以被设置为彼此分开。无机绝缘层NOINS和第一覆盖层CAP1可以设置在过孔层VIA上以覆盖第一孔OP1和第二孔OP2。
在一个或更多个实施例中，无机绝缘层NOINS可以通过第一孔OP1和第二孔OP2与钝化层PVX直接相邻(例如，触碰)。无机绝缘层NOINS可以通过作为多个区域的第一孔OP1和第二孔OP2与钝化层PVX直接相邻(例如，触碰)。
参照图8，三个孔可以包括在第一凹陷区域DTA1中。至少两个开口OPA可以包括第一孔OP1、第二孔OP2和第三孔OP3。第一孔OP1、第二孔OP2和第三孔OP3可以被设置为在第一凹陷区域DTA1中在一个方向上彼此分开。
尽管随着无机绝缘层NOINS和钝化层PVX彼此相邻(例如，触碰)的区域的数量增加，可以减轻无机绝缘层NOINS的脱落现象，但是可以考虑外围区域PA的宽度以及无机绝缘层NOINS和钝化层PVX彼此直接相邻(例如，触碰)的区域的最小表面积来确定包括在第一凹陷区域DTA1中的过孔层VIA中的孔的数量。
在一个或更多个实施例中，无机绝缘层NOINS可以通过第一孔OP1、第二孔OP2和第三孔OP3与钝化层PVX直接相邻(例如，触碰)。无机绝缘层NOINS可以通过作为多个区域的第一孔OP1、第二孔OP2和第三孔OP3与钝化层PVX直接相邻(例如，触碰)。
尽管图8示出了至少两个开口OPA包括三个孔，但是本公开不限于此。例如，至少两个开口OPA可以包括四个或更多个孔。
参照图9至图13，至少两个开口OPA可以包括第一开口OPA1和第二开口OPA2。第一开口OPA1和第二开口OPA2可以基于第二坝结构DAM2被设置为彼此分开(或者第二坝结构DAM2置于第一开口OPA1与第二开口OPA2之间)。第一开口OPA1可以设置在第二坝结构DAM2与堤BNK之间(或在第一凹陷区域DTA1中)。第二开口OPA2可以设置在第一坝结构DAM1与第二坝结构DAM2之间的区域(或第二凹陷区域DTA2)中。
由于触碰区域(或第二开口OPA2)进一步形成在第一坝结构DAM1与第二坝结构DAM2之间，所以无机绝缘层OINS能够防止异物和/或水被吸入到显示区域DA中的可能性增加。
第一开口OPA1可以设置在第二坝结构DAM2与堤BNK之间。第二开口OPA2可以设置在第一坝结构DAM1与第二坝结构DAM2之间。无机绝缘层NOINS和第一覆盖层CAP1可以设置在过孔层VIA上以覆盖第一开口OPA1和第二开口OPA2。无机绝缘层NOINS可以通过第一开口OPA1和第二开口OPA2与钝化层PVX直接相邻(例如，触碰)。无机绝缘层NOINS可以通过作为多个区域的第一开口OPA1和第二开口OPA2与钝化层PVX直接相邻(例如，触碰)。
在一个或更多个实施例中，至少一个孔可以包括在第一凹陷区域DTA1和第二凹陷区域DTA2中的每个中。在一个或更多个实施例中，第一开口OPA1可以包括至少两个孔，并且第二开口OPA2可以包括一个孔，但是本公开不限于此。
过孔层VIA不仅可以包括形成在堤BNK和与显示区域DA相邻的第二坝结构DAM2之间的第一开口OPA1，而且可以包括形成在第一坝结构DAM1与第二坝结构DAM2之间的第二开口OPA2。因此，在显示装置的外围区域PA中可以增大无机绝缘层NOINS和钝化层PVX彼此相邻(例如，触碰)的区域，从而可以更有效地防止水或异物被吸入到显示区域DA中。
参照图9，过孔层VIA的至少两个开口OPA可以包括第一开口OPA1和第二开口OPA2。第一开口OPA1和第二开口OPA2中的每个可以包括一个孔。
参照图10，过孔层VIA的至少两个开口OPA可以包括第一开口OPA1和第二开口OPA2。第一开口OPA1可以包括两个孔OP1和OP2。第二开口OPA2可以包括一个孔。
参照图11，过孔层VIA的至少两个开口OPA可以包括第一开口OPA1和第二开口OPA2。第一开口OPA1和第二开口OPA2中的每个可以包括两个孔。第一开口OPA1可以包括第一孔OP1和第二孔OP2。第二开口OPA2可以包括第一孔OP1’和第二孔OP2’。
参照图12，过孔层VIA的至少两个开口OPA可以包括第一开口OPA1和第二开口OPA2。第一开口OPA1可以包括三个孔。第二开口OPA2可以包括两个孔。第一开口OPA1可以包括第一孔OP1、第二孔OP2和第三孔OP3。第二开口OPA2可以包括第一孔OP1’和第二孔OP2’。
参照图13，外围区域PA还可以包括第三凹陷区域DTA3。第三凹陷区域DTA3可以是其中基于第一坝结构DAM1(或在第一坝结构DAM1与显示装置DD的周边之间)未设置有机绝缘层OINS的一个区域。第一凹陷区域DTA1和第二凹陷区域DTA2均可以是其中设置有机绝缘层OINS的区域。
在一个或更多个实施例中，第三凹陷区域DTA3可以是与显示装置(例如，图1的显示装置DD)的周边相邻的区域。基底SUB、钝化层PVX、过孔层VIA和无机绝缘层NOINS可以被设置为延伸到第三凹陷区域DTA3。
设置在第三凹陷区域DTA3中的过孔层VIA可以包括第三开口OPA3。无机绝缘层NOINS和第二覆盖层CAP2可以设置在过孔层VIA上以覆盖第三开口OPA3。
在一个或更多个实施例中，第三开口OPA3可以包括至少一个孔。
在一个或更多个实施例中，无机绝缘层NOINS可以通过第三开口OPA3与钝化层PVX直接相邻(例如，触碰)。无机绝缘层NOINS可以通过作为多个区域的第一开口OPA1、第二开口OPA2和第三开口OPA3与钝化层PVX直接相邻(例如，触碰)。
过孔层VIA除包括第一开口OPA1和第二开口OPA2之外还可以包括在朝向外围区域PA的周边区域的方向上的第三开口OPA3。因此，可以增大显示装置的外围区域PA中的无机绝缘层NOINS和钝化层PVX彼此相邻(例如，触碰)的区域，从而可以更有效地防止(减轻)水或异物被吸入到显示区域DA中。
在根据本公开的一个或更多个实施例的显示装置中，可以增大设置在无机绝缘层NOINS与钝化层PVX之间的外围区域中以防止水和/或异物被吸入到显示区域中的无机触碰区域。随着无机触碰区域的增大，可以防止无机绝缘层NOINS的脱落现象发生，从而可以确保无机绝缘层的耐久性。因此，无机绝缘层可以更有效地防止水和/或异物被吸入到显示区域中。
图14是示出图1的显示装置DD的外围区域PA的实施例的剖视图。
参照图14的实施例的以下描述将集中于与上述实施例(例如，图7至图13的实施例)的差异，以避免冗余描述。
参照图14，设置在外围区域PA中的过孔层VIA可以包括至少一个开口OPA。至少一个开口OPA可以设置在第一坝结构DAM1与第二坝结构DAM2之间。设置在第二坝结构DAM2与堤BNK之间的过孔层VIA可以不具有开口。换句话说，设置在第二坝结构DAM2与堤BNK之间的过孔层VIA可以在第三方向DR3上与钝化层PVX叠置。
在一个或更多个实施例中，至少一个开口OPA可以包括第一孔OP1’和第二孔OP2’。第一孔OP1’和第二孔OP2’可以被设置为彼此分开。无机绝缘层NOINS和第一覆盖层CAP1可以设置在过孔层VIA上以覆盖第一孔OP1’和第二孔OP2’。
在一个或更多个实施例中，无机绝缘层NOINS可以通过第一孔OP1’和第二孔OP2’与钝化层PVX直接相邻(例如，触碰)。无机绝缘层NOINS可以通过作为多个区域的第一孔OP1’和第二孔OP2’与钝化层PVX直接相邻(例如，触碰)。
图15和图16是均示出根据一个或更多个实施例的发光元件的图。
参照图15和图16，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以实现为通过顺序地堆叠第一半导体层11、活性层12和第二半导体层13而形成的发射堆叠体(或被称为“堆叠图案”)。
发光元件LD可以形成为在一个方向上延伸的形状。如果发光元件LD延伸所沿的方向被定义为纵向方向，则发光元件LD可以具有相对于纵向方向的第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个半导体层可以设置在发光元件LD的第一端EP1上，并且第一半导体层11和第二半导体层13中的另一半导体层可以设置在发光元件LD的第二端EP2上。
发光元件LD可以以各种形状设置。例如，如图13中所示，发光元件LD可以具有相对于纵向方向长(即，具有大于1的长宽比)的棒状形状、条状形状或柱状形状。可选地，发光元件LD可以具有相对于纵向方向短(或者具有小于1的长宽比)的棒状形状、条状形状或柱状形状。作为另一替代，发光元件LD可以具有具备纵横比为1的棒状形状、条状形状或柱状形状。
发光元件LD可以包括被制造为具有超小型尺寸的发光二极管(LED)(例如，具有与从纳米级到微米级的范围对应的直径D和/或长度L)。
在发光元件LD相对于纵向方向长(即，具有大于1的长宽比)的情况下，发光元件LD的直径D可以大约在0.5μm至6μm的范围内，并且其长度L可以大约在1μm至10μm的范围内。然而，发光元件LD的直径D和长度L不限于此。发光元件LD的尺寸可以被改变以满足应用发光元件LD的照明装置或自发射显示装置的要求(或设计条件)。
第一半导体层11可以包括例如至少一个n型半导体层。第一半导体层11可以相对于发光元件LD的纵向方向包括与活性层12接触的上表面和暴露于外部的下表面。第一半导体层11的下表面可以与发光元件LD的一端(或下端)对应。
活性层12可以设置在第一半导体层11上并且具有单量子阱结构或多量子阱结构。例如，在活性层12形成为具有多量子阱结构的情况下，活性层12可以通过周期性地重复堆叠作为一个单元设置的势垒层、应变增强层和阱层来形成。应变增强层可以具有比势垒层的晶格常数小的晶格常数，从而可以进一步增强对将要施加到阱层的应变(例如，压缩应变)的抗性。然而，活性层12的结构不限于前述实施例的结构。
活性层12可以发射具有大约在400nm至900nm的范围内的波长的光，并且具有双异质结构。活性层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
根据从活性层12发射的光的波长，可以确定发光元件LD的颜色(或输出光颜色)。发光元件LD的颜色可以确定对应像素的颜色。例如，发光元件LD可以发射红光、绿光或蓝光。
如果在发光元件LD的相对端之间施加具有一定电压或更高电压的电场，则发光元件LD可以通过活性层12中的电子-空穴对的复合来发射光。因为可以基于前述原理控制发光元件LD的光发射，所以发光元件LD可以用作除显示装置的像素之外的各种发光装置的光源(光发射源)。
第二半导体层13可以设置在活性层12的第二表面上并且包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。
第二半导体层13可以相对于发光元件LD的纵向方向包括接触活性层12的第二表面的下表面和暴露于外部的上表面。这里，第二半导体层13的上表面可以与发光元件LD的剩余端(或上端)对应。
第一半导体层11和第二半导体层13可以相对于发光元件LD的纵向方向具有不同的厚度。例如，第一半导体层11可以相对于发光元件LD的纵向方向具有比第二半导体层13的厚度大的厚度。因此，发光元件LD的活性层12可以设置在相比于第一半导体层11的下表面靠近第二半导体层13的上表面的位置处。
尽管第一半导体层11和第二半导体层13均由单层形成，但是本公开不限于此。在一个或更多个实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13均还可以包括一个或更多个层(例如，包覆层和/或拉伸应变势垒减小(TSBR)层)。TSBR层可以是设置在具有不同晶格结构的半导体层之间的应变减轻层，并且因此可以用作用以减小晶格常数的差的缓冲层。尽管TSBR层可以由p型半导体层(诸如p-GaInP、p-AlInP或p-AlGaInP)形成，但是本公开不限于此。
发光元件LD除包括第一半导体层11、活性层12和第二半导体层13之外还可以包括设置在第二半导体层13之上的接触电极(在下文中，被称为“第一接触电极”)。此外，在一个或更多个实施例中，发光元件LD还可以包括设置在第一半导体层11的一端上的附加接触电极(在下文中，被称为“第二接触电极”)。
第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但是本公开不限于此。在一个或更多个实施例中，第一接触电极和第二接触电极中的每个可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。
发光元件LD还可以包括绝缘层14(或被称为“绝缘膜”)。然而，在一个或更多个实施例中，可以省略绝缘层14，或者绝缘层14可以被设置为仅覆盖第一半导体层11、活性层12和第二半导体层13中的一些。
绝缘层14可以防止活性层12由于接触除了第一半导体层11和第二半导体层13之外的导电材料而短路。此外，绝缘层14可以减少发光元件LD的表面缺陷或使发光元件LD的表面缺陷最小化，从而提高发光元件LD的寿命和发射效率。绝缘层14的存在或不存在不受限制，只要可以防止活性层12与外部导电材料短路即可。
绝缘层14可以被设置为在包括第一半导体层11、活性层12和第二半导体层13的发射堆叠体的外表面(例如，外围或圆周表面)的至少一部分周围(例如，被设置为包围包括第一半导体层11、活性层12和第二半导体层13的发射堆叠体的外表面(例如，外围或圆周表面)的至少一部分)。
尽管在前述实施例中，绝缘层14已经被描述为包围第一半导体层11、活性层12和第二半导体层13中的每个的整个外表面(例如，外围或圆周表面)，但是本公开不限于此。
绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括选自氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、氧化钛锶(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、氧化锌(ZnOx)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)铝基有机无机复合薄膜聚合物膜、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和/或氮化钒(VN)的组中的一种或更多种绝缘材料。然而，本公开不限于此，并且可以使用具有绝缘性的各种材料作为绝缘层14的材料。
绝缘层14可以具有单层结构或包括双层结构的多层结构。
发光元件LD可以用作用于各种显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，发光元件LD可以被表面处理，使得当多个发光元件LD与流体溶液(或溶剂)混合并且然后被供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)时，发光元件LD可以均匀地分布而不是不均匀地聚集在溶液中。
包括上述发光元件LD的发射组件(或发光器件)不仅可以用于显示装置中，而且可以用于均需要光源的各种类型的电子装置中。例如，在多个发光元件LD设置在显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD还可以用于需要光源的其他类型的电子装置(诸如照明装置)。
然而，前述内容仅用于说明性目的，并且根据本公开的一个或更多个实施例的发光元件LD不限于此。例如，发光元件可以是倒装芯片型微型发光二极管，或者是包括有机发射层的有机发光元件。
在根据本公开的一个或更多个实施例的显示装置中，无机层之间的多个直接相邻区域(例如，触碰区域)可以包括在设置于显示区域的一侧的外围区域中，从而可以确保无机层的耐久性。因此，无机层可以更有效地防止(或减轻)水和/或异物被吸入到显示区域中。
在显示装置中，可以减轻由于吸入到显示区域中的水和/或异物而在显示区域中的像素中发生缺陷。
然而，本公开的效果、方面和特征不限于上述效果、方面和特征，并且在不脱离本公开的精神和范围的情况下能够进行各种修改。
虽然上面已经描述了本公开的实施例，但是本领域技术人员将理解的是，在不脱离所附权利要求中要求保护的本公开的范围和精神的情况下，各种修改、添加和替换是可能的。

Claims (15)

1.一种显示装置，所述显示装置包括：
基底，包括显示区域和位于所述显示区域的一侧的外围区域；
第一无机层，在所述基底上；
第一有机层，在所述第一无机层上；
发光元件，在所述显示区域中在所述第一有机层上；
第二无机层，在所述第一有机层和所述发光元件上；
第二有机层，在所述第二无机层上；
颜色转换层，在所述显示区域中在所述第二无机层上，并且被构造为转换从所述发光元件发射的光的波长；
第三无机层，在所述第二无机层和所述颜色转换层上；以及
第一坝结构，在所述外围区域中在所述第二无机层上，
其中，所述第一有机层包括在所述第一坝结构与所述显示区域之间的至少两个开口，
其中，所述第二无机层通过所述至少两个开口直接接触所述第一无机层，并且
其中，所述第三无机层在所述至少两个开口中直接接触所述第二无机层。
2.根据权利要求1所述的显示装置，所述显示装置还包括在所述基底上的晶体管，
其中，所述第一无机层在所述晶体管上。
3.根据权利要求1所述的显示装置，所述显示装置还包括第二坝结构，所述第二坝结构在所述外围区域中在所述第一有机层上，并且位于所述第一坝结构与所述显示区域之间。
4.根据权利要求3所述的显示装置，其中，所述第一有机层的所述至少两个开口位于所述第二坝结构与所述显示区域之间，并且
其中，所述第一坝结构与所述第二坝结构之间的所述第一有机层不包括开口。
5.根据权利要求3所述的显示装置，其中，所述第一坝结构与所述显示区域之间的所述第一有机层包括第一开口和与所述第一开口分开的第二开口。
6.根据权利要求5所述的显示装置，其中，所述第一开口和所述第二开口位于所述第二坝结构与所述显示区域之间。
7.根据权利要求5所述的显示装置，其中，所述第一开口在所述第二坝结构与所述显示区域之间，并且所述第二开口在所述第一坝结构与所述第二坝结构之间。
8.根据权利要求3所述的显示装置，其中，所述第一坝结构与所述显示区域之间的所述第一有机层包括彼此分开的第一开口、第二开口和第三开口。
9.根据权利要求8所述的显示装置，其中，所述第一开口、所述第二开口和所述第三开口在所述第二坝结构与所述显示区域之间。
10.根据权利要求8所述的显示装置，
其中，所述第一开口和所述第二开口在所述第二坝结构与所述显示区域之间，并且
其中，所述第三开口在所述第一坝结构与所述第二坝结构之间。
11.根据权利要求3所述的显示装置，
其中，所述第一坝结构与所述显示区域之间的所述第一有机层包括彼此分开的第一开口、第二开口、第三开口和第四开口，
其中，所述第一开口和所述第二开口在所述第二坝结构与所述显示区域之间，并且
其中，所述第三开口和所述第四开口在所述第一坝结构与所述第二坝结构之间。
12.根据权利要求3所述的显示装置，
其中，所述第一坝结构与所述显示区域之间的所述第一有机层包括彼此分开的第一开口、第二开口、第三开口、第四开口和第五开口，
其中，所述第一开口、所述第二开口和所述第三开口在所述第二坝结构与所述显示区域之间，并且
其中，所述第四开口和所述第五开口在所述第一坝结构与所述第二坝结构之间。
13.根据权利要求3所述的显示装置，其中，所述第一有机层还包括在所述第一坝结构与所述显示装置的周边之间的至少一个开口，
所述第二有机层在所述第三无机层上，
所述显示装置还包括第四无机层，所述第四无机层在所述第二有机层上并且被构造为覆盖所述显示区域和所述外围区域，并且
其中，所述第四无机层在所述外围区域中直接接触所述第三无机层。
14.根据权利要求1所述的显示装置，所述显示装置还包括：
第一堤，在所述显示区域中在所述第一有机层上；
第二堤，在平面图中与所述第一堤叠置，并且被构造为包围所述颜色转换层；以及
第一堤图案，在所述外围区域中在所述第一有机层上，
其中，所述第一坝结构在所述第一堤图案上，并且
其中，所述第二无机层覆盖所述第一堤和所述第一堤图案，并且
其中，所述第一坝结构与所述第二堤在同一层。
15.一种显示装置，所述显示装置包括：
基底，包括显示区域和位于所述显示区域的至少一侧的外围区域；
第一无机层，在所述基底上；
第一有机层，在所述第一无机层上；
发光元件，在所述显示区域中在所述第一有机层上；
第二无机层，在所述第一有机层和所述发光元件上；以及
第一坝结构和第二坝结构，在所述外围区域中，
其中，所述第一有机层包括在所述第一坝结构与所述第二坝结构之间的至少两个开口，
其中，所述第二无机层通过所述至少两个开口直接接触所述第一无机层，并且
其中，所述第二坝结构与所述显示区域之间的所述第一有机层不包括开口。
CN202311572130.8A 2022-11-23 2023-11-22 显示装置 Pending CN118073506A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220158615A KR20240077584A (ko) 2022-11-23 2022-11-23 표시 장치
KR10-2022-0158615 2022-11-23

Publications (1)

Publication Number Publication Date
CN118073506A true CN118073506A (zh) 2024-05-24

Family

ID=91079317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311572130.8A Pending CN118073506A (zh) 2022-11-23 2023-11-22 显示装置

Country Status (3)

Country Link
US (1) US20240170621A1 (zh)
KR (1) KR20240077584A (zh)
CN (1) CN118073506A (zh)

Also Published As

Publication number Publication date
KR20240077584A (ko) 2024-06-03
US20240170621A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
US20230005898A1 (en) Pixel and display device including the same
CN112242418A (zh) 发光显示装置
CN116018014A (zh) 显示装置及其制造方法
CN115707313A (zh) 显示装置和制造该显示装置的方法
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
CN116261359A (zh) 像素、包括该像素的显示装置及制造该显示装置的方法
CN115458562A (zh) 显示装置和制造该显示装置的方法
CN118073506A (zh) 显示装置
KR20220166692A (ko) 표시 장치 및 그의 제조 방법
CN221670334U (zh) 显示设备
CN220569702U (zh) 像素和显示装置
CN220474629U (zh) 显示装置
CN221529950U (zh) 像素和具有像素的显示装置
US20240170469A1 (en) Display device and method of fabricating the same
US11961844B2 (en) Pixel and display device including the same
US20240014351A1 (en) Display device and method of fabricating the same
CN116259692A (zh) 显示装置及其制造方法
CN116896936A (zh) 像素和具有其的显示装置
KR20240002279A (ko) 표시 장치
KR20230146186A (ko) 화소 및 이를 포함한 표시 장치
KR20240017226A (ko) 표시 장치 및 표시 장치의 제조 방법
CN117716506A (zh) 显示装置
CN116805630A (zh) 显示装置
CN117637795A (zh) 显示装置及其制造方法
CN117276249A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication