CN115707313A - 显示装置和制造该显示装置的方法 - Google Patents
显示装置和制造该显示装置的方法 Download PDFInfo
- Publication number
- CN115707313A CN115707313A CN202210853589.4A CN202210853589A CN115707313A CN 115707313 A CN115707313 A CN 115707313A CN 202210853589 A CN202210853589 A CN 202210853589A CN 115707313 A CN115707313 A CN 115707313A
- Authority
- CN
- China
- Prior art keywords
- layer
- pixel
- pad
- area
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 1021
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000002245 particle Substances 0.000 claims abstract description 34
- 239000012044 organic layer Substances 0.000 claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims description 97
- 239000000463 material Substances 0.000 claims description 57
- 230000000903 blocking effect Effects 0.000 claims description 41
- 239000010408 film Substances 0.000 claims description 33
- 239000011159 matrix material Substances 0.000 claims description 8
- 239000004973 liquid crystal related substance Substances 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 description 80
- 238000000034 method Methods 0.000 description 68
- 101150016835 CPL1 gene Proteins 0.000 description 66
- 101100468774 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RIM13 gene Proteins 0.000 description 66
- 101100476734 Arabidopsis thaliana SBT2.4 gene Proteins 0.000 description 54
- 101150091027 ale1 gene Proteins 0.000 description 54
- 101100221835 Arabidopsis thaliana CPL2 gene Proteins 0.000 description 51
- 230000008569 process Effects 0.000 description 50
- 101100162401 Arabidopsis thaliana ALE2 gene Proteins 0.000 description 47
- 101000611338 Homo sapiens Rhodopsin Proteins 0.000 description 35
- 102100040756 Rhodopsin Human genes 0.000 description 35
- 101100179594 Caenorhabditis elegans ins-4 gene Proteins 0.000 description 34
- 239000011368 organic material Substances 0.000 description 24
- 101100513400 Arabidopsis thaliana MIK1 gene Proteins 0.000 description 23
- 101150040546 PXL1 gene Proteins 0.000 description 23
- 239000004698 Polyethylene Substances 0.000 description 23
- 229910052581 Si3N4 Inorganic materials 0.000 description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 22
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 101150089655 Ins2 gene Proteins 0.000 description 18
- CYTYCFOTNPOANT-UHFFFAOYSA-N Perchloroethylene Chemical compound ClC(Cl)=C(Cl)Cl CYTYCFOTNPOANT-UHFFFAOYSA-N 0.000 description 18
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 18
- 238000002161 passivation Methods 0.000 description 18
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 17
- 101100179596 Caenorhabditis elegans ins-3 gene Proteins 0.000 description 16
- 238000005530 etching Methods 0.000 description 16
- 238000000926 separation method Methods 0.000 description 16
- 239000002356 single layer Substances 0.000 description 16
- 230000007547 defect Effects 0.000 description 15
- 238000007641 inkjet printing Methods 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910010272 inorganic material Inorganic materials 0.000 description 13
- 239000011147 inorganic material Substances 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 11
- 101100218322 Arabidopsis thaliana ATXR3 gene Proteins 0.000 description 10
- 102100029768 Histone-lysine N-methyltransferase SETD1A Human genes 0.000 description 10
- 102100032742 Histone-lysine N-methyltransferase SETD2 Human genes 0.000 description 10
- 101000865038 Homo sapiens Histone-lysine N-methyltransferase SETD1A Proteins 0.000 description 10
- 101001137060 Homo sapiens Oligophrenin-1 Proteins 0.000 description 10
- 101100149326 Homo sapiens SETD2 gene Proteins 0.000 description 10
- LZHSWRWIMQRTOP-UHFFFAOYSA-N N-(furan-2-ylmethyl)-3-[4-[methyl(propyl)amino]-6-(trifluoromethyl)pyrimidin-2-yl]sulfanylpropanamide Chemical compound CCCN(C)C1=NC(=NC(=C1)C(F)(F)F)SCCC(=O)NCC2=CC=CO2 LZHSWRWIMQRTOP-UHFFFAOYSA-N 0.000 description 10
- 102100035592 Oligophrenin-1 Human genes 0.000 description 10
- 101100533304 Plasmodium falciparum (isolate 3D7) SETVS gene Proteins 0.000 description 10
- 101150117538 Set2 gene Proteins 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 9
- 238000001723 curing Methods 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 230000032798 delamination Effects 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 7
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 7
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000000149 argon plasma sintering Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 101150091203 Acot1 gene Proteins 0.000 description 6
- 102100025854 Acyl-coenzyme A thioesterase 1 Human genes 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 239000002096 quantum dot Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000004417 polycarbonate Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011258 core-shell material Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- -1 hafnium nitride Chemical class 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 238000000016 photochemical curing Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920006122 polyamide resin Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 229920000069 polyphenylene sulfide Polymers 0.000 description 3
- 238000001029 thermal curing Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 101710123675 Sodium/nucleoside cotransporter 1 Proteins 0.000 description 2
- 101710123669 Sodium/nucleoside cotransporter 2 Proteins 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910001938 gadolinium oxide Inorganic materials 0.000 description 2
- 229940075613 gadolinium oxide Drugs 0.000 description 2
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000002209 hydrophobic effect Effects 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- ORUIBWPALBXDOA-UHFFFAOYSA-L magnesium fluoride Chemical compound [F-].[F-].[Mg+2] ORUIBWPALBXDOA-UHFFFAOYSA-L 0.000 description 2
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 239000005871 repellent Substances 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229920006337 unsaturated polyester resin Polymers 0.000 description 2
- 101100377798 Arabidopsis thaliana ABCD1 gene Proteins 0.000 description 1
- 101100179824 Caenorhabditis elegans ins-17 gene Proteins 0.000 description 1
- 229920008347 Cellulose acetate propionate Polymers 0.000 description 1
- 229920002284 Cellulose triacetate Polymers 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 101150020779 PXA1 gene Proteins 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 101100397598 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) JNM1 gene Proteins 0.000 description 1
- 101100192828 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PXA2 gene Proteins 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 101100397001 Xenopus laevis ins-a gene Proteins 0.000 description 1
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- FLATXDRVRRDFBZ-UHFFFAOYSA-N azanylidynegadolinium Chemical compound [Gd]#N FLATXDRVRRDFBZ-UHFFFAOYSA-N 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- SKKMWRVAJNPLFY-UHFFFAOYSA-N azanylidynevanadium Chemical compound [V]#N SKKMWRVAJNPLFY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- APURLPHDHPNUFL-UHFFFAOYSA-M fluoroaluminum Chemical compound [Al]F APURLPHDHPNUFL-UHFFFAOYSA-M 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- DLINORNFHVEIFE-UHFFFAOYSA-N hydrogen peroxide;zinc Chemical compound [Zn].OO DLINORNFHVEIFE-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- 101150032953 ins1 gene Proteins 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 239000011146 organic particle Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
- 229940105296 zinc peroxide Drugs 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/20—Filters
- G02B5/201—Filters in the form of arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本公开涉及显示装置和制造该显示装置的方法。显示装置可以包括：衬底，包括显示区域和非显示区域，显示区域包括像素区域，非显示区域包括焊盘区域并位于显示区域的至少一侧处；像素，在像素区域中，像素包括发射区域和非发射区域，至少一个发光元件位于发射区域中，非发射区域与发射区域相邻；焊盘，在焊盘区域中，焊盘电连接到像素；第一层，在像素区域处在发光元件上；以及第二层，在像素区域和焊盘区域中，第二层包括形成为暴露焊盘的至少一部分的焊盘开口。第一层可以包括包含中空颗粒的有机层。第一层可以与焊盘开口间隔开并被第二层覆盖。
Description
相关申请的交叉引用
本申请要求于2021年8月9日提交的第10-2021-0104714号韩国专利申请的优先权和利益，该韩国专利申请的全部公开内容通过引用并入本文中。
技术领域
本公开的各种实施方式涉及显示装置和制造该显示装置的方法。
背景技术
近来，随着对信息显示的兴趣增加，对显示装置的研究和开发已经持续进行。
发明内容
本公开的各种实施方式涉及一种显示装置，在该显示装置中，第一层(或低折射层)设置在与焊盘区域的焊盘开口间隔开的位置处，使得可以减少或防止第一层的分离缺陷(或分层现象)。
此外，本公开的各种实施方式涉及一种制造该显示装置的方法。
根据一个或多个实施方式的显示装置可以包括：衬底，包括显示区域和非显示区域，显示区域包括像素区域，非显示区域包括焊盘区域并位于显示区域的至少一侧处；像素，在像素区域中，像素包括发射区域和非发射区域，至少一个发光元件位于发射区域中，非发射区域与发射区域相邻；焊盘，在焊盘区域中，焊盘电连接到像素；第一层，在像素区域处在发光元件上；以及第二层，在像素区域和焊盘区域中，第二层包括暴露焊盘的至少一部分的焊盘开口。第一层可以包括包含中空颗粒的有机层。第一层可以与焊盘开口间隔开并被第二层覆盖。
在一个或多个实施方式中，像素可以包括：堤部，在非发射区域中，堤部包括对应于发射区域的第一开口和与第一开口间隔开的第二开口；发光元件，在第一开口中；第一电极和第二电极，在至少发射区域中并且电连接到发光元件；颜色转换层，在第一电极和第二电极上，颜色转换层位于发射区域处并对应于发光元件，颜色转换层包括颜色转换颗粒；以及滤色器，在第二层上并对应于颜色转换层。
在一个或多个实施方式中，第一层可以在颜色转换层上，并且包括配置成再循环从发光元件发射的并且不与颜色转换层反应的光的有机层。第二层可以在第一层上并且包括具有平坦表面的有机层。
在一个或多个实施方式中，第一层可以不在焊盘区域中。
在一个或多个实施方式中，第一层可以从像素区域延伸到焊盘区域的一个区域。第二层可以在第一层上并覆盖第一层。
在一个或多个实施方式中，非显示区域还可以包括在显示区域和焊盘区域之间的虚设像素区域。堤部的一部分可以在虚设像素区域中。
在一个或多个实施方式中，第一层可以从像素区域延伸到虚设像素区域。第二层可以在第一层上并覆盖第一层。
在一个或多个实施方式中，显示装置还可以包括：第一封盖层，在颜色转换层和第一层之间；以及第二封盖层，在第一层和第二层之间。
在一个或多个实施方式中，第一封盖层和第二封盖层可以位于像素区域、虚设像素区域和焊盘区域中。第一封盖层和第二封盖层中的每个可以包括无机层。
在一个或多个实施方式中，第一封盖层和第二封盖层可以在焊盘区域中部分地开口，使得通过第二层的焊盘开口暴露的焊盘的至少一部分被暴露。
在一个或多个实施方式中，显示装置还可以包括在第二层上的基础层。基础层可以包括窗组件。
在一个或多个实施方式中，显示装置还可以包括在基础层上的第三层。第三层可以包括低反射膜。
在一个或多个实施方式中，像素还可以包括在第二层和基础层之间的光阻挡图案，光阻挡图案对应于非发射区域。光阻挡图案可以包括黑矩阵。
在一个或多个实施方式中，光阻挡图案可以包括在第二层的一个表面上的第一滤色器、第二滤色器和第三滤色器。第一滤色器、第二滤色器和第三滤色器可以包括各自不同的滤色器材料。
根据一个或多个实施方式的显示装置可以包括：衬底，包括显示区域和非显示区域，显示区域包括像素区域，像素区域包括发射区域和非发射区域，并且非显示区域包括虚设像素区域和焊盘区域，并且非显示区域位于显示区域的至少一侧处；像素电路层，在像素区域中并包括至少一个晶体管；焊盘，在焊盘区域中并电连接到像素；堤部，在像素电路层上，堤部对应于非发射区域；至少一个发光元件，在像素电路层上，发光元件对应于发射区域并电连接到晶体管；第一电极和第二电极，在至少发射区域中并且电连接到发光元件；颜色转换层，在第一电极和第二电极上，颜色转换层位于发射区域中并且对应于发光元件，颜色转换层包括颜色转换颗粒；第一封盖层，在显示区域、虚设像素区域和焊盘区域中，第一封盖层在显示区域中直接在颜色转换层上；第一层，在显示区域中并直接位于第一封盖层上；第二封盖层，在显示区域、虚设像素区域和焊盘区域中，第二封盖层直接在第一层上或直接在第一封盖层上；第二层，在显示区域、虚设像素区域和焊盘区域中在第二封盖层上，第二层包括暴露焊盘的至少一部分的焊盘开口；以及滤色器，在第二层上并对应于发射区域。第一层可以与焊盘开口间隔开并被第二层覆盖。
在一个或多个实施方式中，第一层可以在颜色转换层上，并且包括配置成再循环从发光元件发射的并且不与颜色转换层反应的光的有机层。第二层可以在第一层上并且包括具有平坦表面的有机层。
在一个或多个实施方式中，第一层可以不在焊盘区域中。
根据一个或多个实施方式的制造显示装置的方法可以包括：制备衬底，衬底包括显示区域和非显示区域，显示区域包括发射区域和非发射区域，非显示区域包括焊盘区域；在显示区域中在衬底上形成包括至少一个晶体管的像素电路层，并且在非显示区域中在衬底上形成焊盘；在非发射区域中在像素电路层上形成堤部；在发射区域中在像素电路层上设置电连接到晶体管的发光元件；形成电连接到发光元件的第一电极和第二电极；在第一电极和第二电极上形成包括颜色转换颗粒的颜色转换层；在颜色转换层和堤部上形成第一封盖层；在颜色转换层上的第一封盖层上形成第一层；在第一层和第一封盖层上形成第二封盖层；以及在第二封盖层上形成第二层，第二层包括形成为暴露焊盘的至少一部分的焊盘开口。
在一个或多个实施方式中，第一层可以与焊盘开口间隔开并被第二层覆盖。
附图说明
图1和图2是示意性地示出根据一个或多个实施方式的发光元件的立体图。
图3是示出图1的发光元件的示意性剖视图。
图4A和图4B是示意性地示出根据一个或多个实施方式的显示装置的平面图。
图5和图6是示出包括在图4中所示的每个像素中的组件的电连接关系的各种实施方式的电路图。
图7是示意性地示出图4A中所示的每个像素的平面图。
图8是沿着图7的线IV-IV’截取的示意性剖视图。
图9至图13是沿着图7的线V-V’截取的示意性剖视图。
图14A和图14B是沿着图4A的线III-III’截取的示意性剖视图。
图15示意性地示出了图4A的焊盘区域，并且是对应于图4A的线III-III’的剖视图。
图16至图18是沿着图4A的线II-II’截取的示意性剖视图。
图19是示意性地示出图4A中所示的每个像素的平面图。
图20是沿着图19的线VI-VI’截取的示意性剖视图。
图21是沿着图19的线VII-VII’截取的示意性剖视图。
图22A至图22I是用于示意性地描述制造根据一个或多个实施方式的显示装置的方法的视图，并且是对应于图4A的线II-II’的示意性剖视图。
图23是沿着图4A的线I-I’截取的示意性剖视图。
具体实施方式
由于本公开允许各种改变和多个实施方式，因此将在附图中示出特定实施方式并在书面描述中详细描述。然而，这并不旨在将本公开限制于特定的实践模式，并且将理解的是，不背离本公开内容的技术范围的所有改变、等同物和替代物包括在本公开中。
在整个本公开中，在本公开的各个图和实施方式中，相同的参考标记表示相同的部分。为了清楚地说明，附图中的元件的尺寸可以被放大。将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
还将理解的是，当在本说明书中使用时，术语“包含”、“包括”、“具有”等指定所述特征、整体、步骤、操作、元件、组件和/或它们的组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。此外，在诸如层、膜、区域或板的第一部分设置在第二部分上的情况下，第一部分不仅可以直接在第二部分上，而且第三部分可以介于它们之间。此外，在表示诸如层、膜、区域或板的第一部分形成在第二部分上的情况下，第二部分的其上形成有第一部分的表面不限于第二部分的上表面，而是可以包括诸如第二部分的侧表面或下表面的其它表面。相反，在诸如层、膜、区域或板的第一部分在第二部分之下的情况下，第一部分不仅可以直接在第二部分之下，而且第三部分可以介于它们之间。
将理解的是，当元件(例如，第一元件)被称为(可操作地或通信地)与另一元件(例如，第二元件)“联接”或“连接”、或者(可操作地或通信地)“联接到”或“连接到”另一元件(例如，第二元件)时，第一元件可以直接或经由另一元件(例如，第三元件)与第二元件联接或连接、或者直接或经由另一元件(例如，第三元件)联接或连接到第二元件。相反，将理解的是，当元件(例如，第一元件)被称为“直接”与另一元件(例如，第二元件)“联接”或“连接”、或者“直接联接到”或“直接连接到”另一元件(例如，第二元件)”时，没有其它元件(例如，第三元件)介于该元件和所述另一元件之间。
参考附图描述本公开的实施方式和所需细节，以便详细描述本公开，使得本公开所属技术领域中的普通技术人员可以容易地实践本公开。此外，只要在句子中没有特别提及，单数形式可以包括复数形式。
图1和图2是示意性地示出根据一个或多个实施方式的发光元件LD的立体图。图3是示出图1的发光元件LD的示意性剖视图。
在一个或多个实施方式中，发光元件LD的类型和/或形状不限于图1至图3中所示的实施方式。
参考图1至图3，发光元件LD可以包括第一半导体层11、第二半导体层13和插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以实现为通过连续堆叠第一半导体层11、有源层12和第二半导体层13而形成的发射叠层(或被称为“叠层”)。
发光元件LD可以形成为在一个方向上延伸的形状。如果发光元件LD沿其延伸的方向被限定为纵向方向，则发光元件LD可以具有相对于纵向方向的一端(或下端)和其余一端(或上端)。第一半导体层11和第二半导体层13中的任一个可以设置在发光元件LD的一端上，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的其余一端上。例如，第一半导体层11可以设置在发光元件LD的一端上，并且第二半导体层13可以设置在发光元件LD的其余一端上。
发光元件LD可以具有各种形状。例如，如图1中所示，发光元件LD可以具有相对于纵向方向为长(即，具有大于1的纵横比)的杆状形状、棒状形状或柱状形状。在一个或多个实施方式中，发光元件LD相对于纵向方向的长度L可以大于其直径D(或横截面的宽度)。然而，本公开不限于此。在一个或多个实施方式中，如图2中所示，发光元件LD可以具有相对于纵向方向为短(即，具有小于1的纵横比)的杆状形状，棒状形状或柱状形状。在一个或多个实施方式中，发光元件LD可以具有其中其长度L和其直径D彼此相同的杆状形状、棒状形状或柱状状形状。
发光元件LD可以包括制造成具有超小型尺寸的发光二极管(LED)，例如，具有与纳米级(或纳米尺度)至微米级(或微米尺度)对应的直径D和/或长度L。
在发光元件LD相对于纵向方向为长(即，具有大于1的纵横比)的情况下，发光元件LD的直径D可以在约从0.5μm至6μm的范围内，并且其长度L可以在约从1μm至10μm的范围内。然而，发光元件LD的直径D和长度L不限于此。发光元件LD的尺寸可以改变以满足发光元件LD所应用的照明装置或自发射显示装置的要求(或设计条件)。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括n型半导体层，该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂(或n型掺杂剂)。然而，第一半导体层11的组成材料不限于此，并且可以使用各种其它材料来形成第一半导体层11。相对于发光元件LD的纵向方向，第一半导体层11可以包括接触有源层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以对应于发光元件LD的一端(或下端)。
有源层12可以设置在第一半导体层11上并具有单量子阱结构或多量子阱结构。例如，在有源层12具有多量子阱结构的情况下，有源层12可以通过周期性地重复堆叠设置为一个单元的势垒层、应变增强层和阱层来形成。应变增强层可以具有比势垒层的晶格常数小的晶格常数，使得可以进一步增强要施加到阱层的应变，例如压缩应变。然而，有源层12的结构不限于前述实施方式的结构。
有源层12可以发射波长范围从400nm至900nm的光，并且使用双异质结构。在一个或多个实施方式中，掺杂有导电掺杂剂的包覆层可以相对于发光元件LD的纵向方向形成在有源层12之上或之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。在一个或多个实施方式中，可以使用诸如AlGaN或InAlGaN的材料来形成有源层12，且可以使用各种其它材料来形成有源层12。有源层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
如果在发光元件LD的相对端之间施加具有所需电压(例如，设定或预定电压)或更大电压的电场，则发光元件LD可以通过在有源层12中耦合电子-空穴对来发射光。因为可以基于前述原理来控制发光元件LD的光发射，所以发光元件LD可以用作显示装置的像素以及各种发光装置的光源(例如，发光源)。
第二半导体层13可以设置在有源层12的第二表面上，并且包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括p型半导体层，该p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任一种半导体材料，并且掺杂有诸如Mg、Zn、Ca、Sr或Ba的第二导电掺杂剂(或p型掺杂剂)。然而，用于形成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种其它材料形成。相对于发光元件LD的纵向方向，第二半导体层13可以包括接触有源层12的第二表面的下表面以及暴露于外部的上表面。这里，第二半导体层13的上表面可以对应于发光元件LD的其余一端(或上端)。
在一个或多个实施方式中，第一半导体层11和第二半导体层13可以相对于发光元件LD的纵向方向具有不同的厚度。例如，相对于发光元件LD的纵向方向，第一半导体层11可以具有比第二半导体层13的厚度大的厚度。因此，相比于第一半导体层11的下表面，发光元件LD的有源层12可以设置在更靠近第二半导体层13的上表面的位置处。
尽管第一半导体层11和第二半导体层13各自由单层形成，但是本公开不限于此。在一个或多个实施方式中，根据有源层12的材料，第一半导体层11和第二半导体层13各自还可以包括一个或多个层，例如包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是其晶格结构设置在其它半导体层之间的应变释放层，使得应变释放层用作缓冲层以减小晶格常数的差异。尽管TSBR层可以由诸如p-GaInP、p-AlInP或p-AlGaInP的p型半导体层形成，但是本公开不限于此。
在一个或多个实施方式中，发光元件LD还可以包括设置在第二半导体层13(例如，发光元件LD的上端)之上的接触电极(下文中称为“第一接触电极”)，以及包括第一半导体层11、有源层12和第二半导体层13。此外，在一个或多个实施方式中，发光元件LD还可以包括设置在第一半导体层11的下表面(例如，发光元件LD的下端)上的另一接触电极(下文中称为“第二接触电极”)。
第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但本公开不限于此。在一个或多个实施方式中，第一接触电极和第二接触电极中的每个可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。例如，第一接触电极和第二接触电极可以包括不透明金属，诸如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其氧化物或合金，它们可以单独使用或组合使用，但是本公开不限于此。在一个或多个实施方式中，第一接触电极和第二接触电极还可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)。
包括在第一接触电极和第二接触电极中的材料可以彼此相同或不同。第一接触电极和第二接触电极可以是基本上透明的或半透明的。因此，从发光元件LD产生的光可以穿过第一接触电极和第二接触电极，并且然后发射到发光元件LD外部。在一个或多个实施方式中，在从发光元件LD产生的光通过发光元件LD的相对端以外的区域而不是穿过第一接触电极和第二接触电极发射到发光元件LD外部的情况下，第一接触电极和第二接触电极可以包括不透明金属。
在一个或多个实施方式中，发光元件LD还可以包括绝缘膜14(或称为“绝缘层”)。然而，在一个或多个实施方式中，绝缘膜14可以被省略，或者可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13的外表面(例如，外周表面或外圆周表面)中的一些。
绝缘膜14可以防止有源层12由于与除了第一半导体层11和第二半导体层13之外的导电材料接触而短路。此外，绝缘膜14可以减少或最小化发光元件LD的表面缺陷，从而提高发光元件LD的寿命及其发射效率。在多个发光元件LD设置成彼此紧密接触的情况下，绝缘膜14可以防止在发光元件LD之间发生不期望的短路。是否设置绝缘膜14不受限制，只要可以防止有源层12与外部导电材料短路即可。
绝缘膜14可以设置成围绕包括第一半导体层11、有源层12和第二半导体层13的发射叠层的整个外表面(例如，整个外周表面或外圆周表面)。
尽管在前述实施方式中，绝缘膜14已被描述为围绕第一半导体层11、有源层12和第二半导体层13的整个相应外表面(例如，相应外周表面或外圆周表面)的整体，但是本公开不限于此。在一个或多个实施方式中，在发光元件LD包括第一接触电极的情况下，绝缘膜14可以围绕第一半导体层11、有源层12、第二半导体层13和第一接触电极的整个相应外表面(例如，相应外周表面或外圆周表面)。在一个或多个实施方式中，绝缘膜14可以不围绕第一接触电极的整个外表面(例如，外周表面或外圆周表面)，或者可以仅围绕第一接触电极的外表面的一部分，而不围绕第一接触电极的外表面(例如，外周表面或外圆周表面)的另一部分。此外，在一个或多个实施方式中，在第一接触电极设置在发光元件LD的其余一端(或上端)上以及第二接触电极设置在发光元件LD的一端(或下端)上的情况下，绝缘膜14可以允许第一接触电极和第二接触电极中的每个的至少一个区域被暴露。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自由以下各项组成的组中的一种或多种绝缘材料：氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、氧化钛锶(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、锌氧化物(ZnOx)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、铝基聚合物膜、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和氮化钒(VN)。这里，锌氧化物(ZnOx)可以是氧化锌(ZnO)和/或过氧化锌(ZnO2)。然而，本公开不限于此，并且可以使用具有绝缘的各种材料作为绝缘膜14的材料。
绝缘膜14可以设置成单层的形式或包括至少双层的多层的形式。例如，在绝缘膜14由包括连续堆叠的第一层和第二层的双层结构形成的情况下，第一层和第二层可以由不同的材料(或物质)制成并通过不同的工艺形成。在一个或多个实施方式中，第一层和第二层可以包括相同的材料，并且可以通过连续工艺形成。
在一个或多个实施方式中，发光元件LD可以实现为具有核-壳结构的发光图案。在这种情况下，第一半导体层11可以设置成发光元件LD的核，即发光元件LD的中心部分。有源层12可以设置和/或形成为围绕第一半导体层11的外表面(例如，外周表面)。第二半导体层13可以设置和/或形成为围绕有源层12的外表面(例如，外周表面)。此外，发光元件LD还可以包括接触电极，其形成为覆盖或围绕第二半导体层13的外表面(例如，外周表面)的至少一侧。在一个或多个实施方式中，发光元件LD还可以包括绝缘膜14，该绝缘膜14设置在具有核-壳结构的发光图案的外表面(例如，外周表面)上并具有透明绝缘材料。实现为具有核-壳结构的发光图案的发光元件LD可以以生长方式制造。
发光元件LD可以用作用于各种显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，可以对发光元件LD进行表面处理，使得当将多个发光元件LD与流体溶液(或溶剂)混合并且然后提供给每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)时，发光元件LD可以在溶液中均匀地分布，而不是不均匀地聚集。例如，可以使用疏水材料对发光元件LD进行表面处理，使得绝缘膜14本身由疏水层形成。此外，例如，可以对发光元件LD进行表面处理，使得在绝缘膜14上形成包括疏水材料的疏水层。
包括上述发光元件LD的发光单元(或发光装置)可以用在各种类型的装置(包括需要光源的显示装置)中。例如，在多个发光元件LD设置在显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可以用在需要光源的诸如照明装置的其它类型的电子装置中。
图4A和图4B是示意性地示出根据一个或多个实施方式的显示装置DD的平面图。
在图4A和图4B中，为了说明起见，示意性地示出了显示装置DD(特别地，设置在显示装置DD中的显示面板DP的结构)，其以其中显示图像的显示区域DA为中心。
在一个或多个实施方式中，术语两个组件之间的“连接”可以包括电连接和物理连接。
如果显示装置DD是在其至少一个表面上具有显示表面的电子装置，例如智能电话、电视、平板PC、移动电话、视频电话、电子阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗器械、相机或可佩戴装置，则本公开可以应用于显示装置DD。
参考图1至图4B，显示装置DD可以包括衬底SUB、提供(或设置)在衬底SUB上并且每个包括至少一个发光元件LD的多个像素PXL、设置在衬底SUB上并且配置成驱动像素PXL的驱动器DIC、以及配置成将像素PXL与驱动器DIC连接的线组件。
显示装置DD可以根据驱动发光元件LD的方法被分类成无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置DD实现为有源矩阵型的情况下，像素PXL中的每个可以包括配置成控制要提供给发光元件LD的电流量的驱动晶体管、以及配置成向驱动晶体管传送数据信号的开关晶体管。
显示装置DD可以设置成各种形式，例如具有两对平行边的矩形板的形式，但是本公开不限于此。在显示装置DD设置成矩形板的形式的情况下，两对边中的任一对边可以比另一对边长。为了说明起见，示出了显示装置DD具有矩形形状的情况，该矩形形状具有一对长边和一对短边。长边沿其延伸的方向由第二方向DR2表示，短边沿其延伸的方向由第一方向DR1表示，并且衬底SUB的厚度方向由第三方向DR3表示。在设置成矩形平面形状的显示装置DD中，其上一个长边和一个短边彼此接触(或相交)的每个角可以具有圆形形状。
衬底SUB可以包括显示区域DA和围绕显示区域DA的边缘或周边的非显示区域NDA。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器DIC和用于将像素PXL连接到驱动器DIC的线组件的一部分的区域。
非显示区域NDA可以邻近显示区域DA设置。非显示区域NDA可以设置在显示区域DA的至少一侧中。例如，非显示区域NDA可以围绕显示区域DA的周边(或边缘)。电连接到像素PXL的线组件、以及电连接到线组件并配置成驱动像素PXL的驱动器DIC可以设置在非显示区域NDA中。
非显示区域NDA可以是其中设置有与像素PXL电连接以驱动像素PXL的线(例如，设定或预定的线，例如扇出线)、焊盘PD、虚设像素DPXL和/或内部电路的区域。
在一个或多个实施方式中，虚设像素DPXL、线组件和焊盘组件PDP可以设置在非显示区域NDA中。
虚设像素DPXL可以具有与设置在显示区域DA中的像素PXL的结构相同或基本上相似的结构。在一个或多个实施方式中，虚设像素DPXL可以设置在非显示区域NDA的一个区域(例如，虚设像素区域DPXA)中，并且与像素PXL电断开(或分离)。虚设像素DPXL可以在虚设像素区域DPXA中设置成孤立的形状。虚设像素DPXL可以设置在虚设像素区域DPXA中，以便防止在制造工艺期间引起可归因于偏差的缺陷，并且可以根据实施方式来选择性地设置。
线组件可以将驱动器DIC与像素PXL电连接。线组件可以包括与例如扫描线、数据线和发射控制线的信号线电连接的扇出线，这些信号线电连接到每个像素PXL以向像素PXL提供信号。此外，在一个或多个实施方式中，线组件可以包括电连接到例如控制线和感测线的信号线的扇出线，这些信号线电连接到每个像素PXL以实时补偿像素PXL的电特性的变化。此外，线组件可以包括与电力线电连接的扇出线，电源线配置成向相应像素PXL提供合适的电压(例如，设定或预定电压)并且电连接到相应像素PXL。
焊盘组件PDP可以位于非显示区域NDA的一个区域中，例如，位于焊盘区域PDA中，并且包括一个或多个焊盘(或焊盘电极)PD。在一个或多个实施方式中，焊盘区域PDA可以是非显示区域NDA的最邻近非显示区域NDA的周边(或边缘)定位的一个区域。焊盘PD可以提供(或传送)用于驱动设置在显示区域DA中的像素PXL和/或内部电路的驱动电力电压和信号。焊盘PD可以电连接到线组件的相应扇出线，以向相应的像素PXL提供驱动电力电压和信号。焊盘PD中的每个可以暴露于外部，并且可以通过诸如导电粘合剂组件的单独的连接器电连接到驱动器DIC。
衬底SUB可以包括允许光透射的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。
衬底SUB的一个区域可以设置为其中设置有像素PXL的显示区域DA，并且其另一区域可以设置为非显示区域NDA。例如，衬底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有相应像素PXL的多个像素区域，非显示区域NDA围绕显示区域DA(或邻近显示区域DA)的周边设置。
像素PXL可以在衬底SUB上设置在显示区域DA中。在一个或多个实施方式中，像素PXL可以以条纹布置方式等布置在显示区域DA中，但是像素PXL的布置结构不限于此。
像素PXL中的每个可以包括至少一个发光元件LD，发光元件LD配置成响应于相应的扫描信号和相应的数据信号而被驱动。发光元件LD可以具有范围从纳米级至微米级的小尺寸，并且可以与邻近其设置的发光元件LD并联电连接，但是本公开不限于此。发光元件LD可以形成每个像素PXL的光源。
像素PXL中的每个可以包括至少一个光源，例如，图1至图3中所示的发光元件LD，其由合适的信号(例如，设定或预定信号，例如扫描信号和数据信号)和/或合适的电源(例如，设定或预定电源，例如第一驱动电源和第二驱动电源)驱动。然而，在一个或多个实施方式中，可以用作像素PXL中的每个的光源的发光元件LD的类型不限于此。
显示装置DD还可以包括通过焊盘组件PDP电连接到显示面板DP的电路板FPCB，如图4B中所示。电路板FPCB可以是柔性印刷电路板，但本公开不限于此。
电路板FPCB可以处理从印刷电路板输入的各种信号，并将处理的信号输出到显示面板DP。为此，电路板FPCB的一端可以附接到显示面板DP，并且电路板FPCB的与该一端相对的其余一端可以附接到印刷电路板。电路板FPCB可以通过导电粘合剂组件电连接到显示面板DP和印刷电路板中的每个。导电粘合剂组件可以包括各向异性导电膜。
驱动器DIC可以位于电路板FPCB上。驱动器DIC可以包括电连接到包括在焊盘组件PDP中的焊盘PD的输入/输出焊盘。例如，驱动器DIC可以是集成电路(IC)。驱动器DIC可以接收从印刷电路板输出的驱动信号，并基于所接收的驱动信号输出将被提供给像素PXL的合适信号(例如，设定或预定信号)和/或电力电压(例如，设定或预定驱动电力电压等)。信号(例如，设定或预定信号)和驱动电力电压(例如，设定或预定驱动电力电压)可以通过输入/输出焊盘中的一些提供给焊盘组件PDP的相应焊盘PD。
图5和图6是示出包括在图4A中所示的像素PXL中的组件的电连接关系的各种实施方式的电路图。
例如，图5和图6示出了可以在有源矩阵型显示装置中使用的像素PXL中所包括的组件的电连接关系的各种实施方式。然而，可以应用本公开的实施方式的像素PXL中所包括的组件的类型不限于此。
在图5和图6中，不仅包括在图4A中所示的像素PXL中的组件，而且其中设置(或定位)有组件的区域可以包括在术语“像素PXL”的限定中。
参考图1至图6，像素PXL可以包括配置成产生具有与数据信号对应的亮度的光的发射单元EMU(或发射器)。此外，像素PXL还可以选择性地包括配置成驱动发射单元EMU的像素电路PXC。
在一个或多个实施方式中，发射单元EMU可以包括并联电连接在第一电力线PL1和第二电力线PL2之间的多个发光元件LD，第一电力线PL1电连接到第一驱动电源VDD并且第一驱动电源VDD的电压施加到第一电力线PL1，第二电力线PL2电连接到第二驱动电源VSS并且第二驱动电源VSS的电压施加到第二电力线PL2。例如，发射单元EMU可以包括经由像素电路PXC和第一电力线PL1电连接到第一驱动电源VDD的第一像素电极(或第一电极)PE1、通过第二电力线PL2电连接到第二驱动电源VSS的第二像素电极(或第二电极)PE2、以及在第一像素电极PE1和第二像素电极PE2之间以相同方向彼此并联电连接的多个发光元件LD。在一个或多个实施方式中，第一像素电极PE1可以是阳极，以及第二像素电极PE2可以是阴极。
包括在发射单元EMU中的发光元件LD中的每个可以包括通过第一像素电极PE1电连接到第一驱动电源VDD的一端、以及通过第二像素电极PE2电连接到第二驱动电源VSS的其余一端。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以设置为高电位电源，以及第二驱动电源VSS可以设置为低电位电源。这里，第一驱动电源VDD和第二驱动电源VSS之间的电位差可以设置为在像素PXL的发射周期期间等于或大于发光元件LD的阈值电压的值。
如上所述，在第一像素电极PE1和第二像素电极PE2之间以相同方向(例如，以正向方向)彼此并联电连接的发光元件LD可以形成相应的有效光源，不同电源的电压被提供给第一像素电极PE1和第二像素电极PE2。
发射单元EMU的发光元件LD可以发射亮度与通过像素电路PXC提供给其的驱动电流对应的光。例如，在每个帧周期期间，像素电路PXC可以向发射单元EMU提供对应于相应帧数据的灰度级值的驱动电流。提供给发射单元EMU的驱动电流可以被分成流入相应发光元件LD中的多个部分。因此，发光元件LD中的每个可以发射亮度与施加到其的电流对应的光，使得发射单元EMU可以发射亮度与驱动电流对应的光。
尽管已经描述了其中发光元件LD的相对端以相同方向电连接在第一驱动电源VDD和第二驱动电源VSS之间的实施方式，但是本公开不限于此。在一个或多个实施方式中，发射单元EMU还可以包括例如反向发光元件LDr(例如，参见图5)的至少一个无效光源，以及包括形成相应有效光源的发光元件LD。反向发光元件LDr与形成有效光源的发光元件LD可以一起彼此并联电连接在第一像素电极PE1和第二像素电极PE2之间。这里，反向发光元件LDr可以以与发光元件LD的方向相反的方向电连接在第一像素电极PE1和第二像素电极PE2之间。即使在第一像素电极PE1和第二像素电极PE2之间施加合适的驱动电压(例如，设定或预定驱动电压，例如正向驱动电压)，反向发光元件LDr仍保持禁用。因此，电流基本上不流过反向发光元件LDr。
像素电路PXC可以电连接到像素PXL的扫描线Si和数据线Dj。像素电路PXC可以电连接到像素PXL的控制线CLi和感测线SENj。例如，在像素PXL设置在显示区域DA的第i行和第j列上的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si、第j数据线Dj、第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3、以及存储电容器Cst。
第一晶体管T1可以是配置成控制要施加到发射单元EMU的驱动电流的驱动晶体管，并且可以电连接在第一驱动电源VDD和发射单元EMU之间。详细地，第一晶体管T1的第一端子可以通过第一电力线PL1电连接(或联接)到第一驱动电源VDD。第一晶体管T1的第二端子可以电连接到第二节点N2。第一晶体管T1的栅电极可以电连接到第一节点N1。响应于施加到第一节点N1的电压，第一晶体管T1可以控制将通过第二节点N2从第一驱动电源VDD施加到发射单元EMU的驱动电流量。在一个或多个实施方式中，第一晶体管T1的第一端子可以是漏电极，并且第一晶体管T1的第二端子可以是源电极，然而，本公开不限于此。在一个或多个实施方式中，第一端子可以是源电极，并且第二端子可以是漏电极。
第二晶体管T2可以是响应于扫描信号选择像素PXL并激活像素PXL的开关晶体管，并且可以电连接在数据线Dj和第一节点N1之间。第二晶体管T2的第一端子可以电连接到数据线Dj。第二晶体管T2的第二端子可以电连接到第一节点N1。第二晶体管T2的栅电极可以电连接到扫描线Si。第二晶体管T2的第一端子和第二端子是不同的端子，并且例如，如果第一端子是漏电极，则第二端子是源电极。
当从扫描线Si提供具有栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管T2可以导通以将数据线Dj与第一节点N1电连接。第一节点N1可以是第二晶体管T2的第二端子和第一晶体管T1的栅电极彼此电连接的点。第二晶体管T2可以向第一晶体管T1的栅电极传送数据信号。
第三晶体管T3可以通过将第一晶体管T1连接到感测线SENj来获得通过感测线SENj的感测信号，并且使用感测信号检测像素PXL的特性，诸如第一晶体管T1的阈值电压。关于像素PXL的特性的信息可以用于转换图像数据，使得可以补偿像素PXL之间的特性偏差。第三晶体管T3的第二端子可以电连接到第一晶体管T1的第二端子(例如，第一晶体管T1的源极端子)和第二节点N2。第三晶体管T3的第一端子可以电连接到感测线SENj。第三晶体管T3的栅电极可以电连接到控制线CLi。此外，在一个或多个实施方式中，第三晶体管T3的第一端子可以电连接到初始化电源。第三晶体管T3可以是配置成初始化第二节点N2的初始化晶体管，并且可以在从控制线CLi向其提供感测控制信号时被导通，使得初始化电源的电压可以被传送到第二节点N2。因此，可以初始化存储电容器Cst的电连接到第二节点N2的第二存储电极。
存储电容器Cst的第一存储电极可以电连接到第一节点N1。存储电容器Cst的第二存储电极可以电连接到第二节点N2。存储电容器Cst可以在一个帧周期期间用对应于要提供给第一节点N1的数据信号的数据电压充电(或保持电量)。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2(即，第一晶体管T1的源电极)的电压之间的差对应的电压。
尽管图5示出了其中形成发射单元EMU的所有发光元件LD彼此并联电连接的实施方式，但是本公开不限于此。在一个或多个实施方式中，发射单元EMU可以包括至少一个串联组(或级)，该串联组(或级)包括彼此并联电连接的多个发光元件LD。在一个或多个实施方式中，如图6中所示，发射单元EMU可以具有串联-并联组合结构。
参考图6，发射单元EMU可以包括第一串联组SET1和第二串联组SET2，它们依次电连接在第一驱动电源VDD和第二驱动电源VSS之间。第一串联组SET1和第二串联组SET2中的每个可以分别包括形成相应串联组的电极对的两个电极PE1和CTE1、以及CTE2和PE2，以及在两个电极PE1和CTE1、以及CTE2和PE2之间以相同方向彼此并联电连接的多个发光元件LD。
第一串联组(或第一级)SET1可以包括第一像素电极PE1、第一中间电极CTE1和电连接在第一像素电极PE1和第一中间电极CTE1之间的至少一个第一发光元件LD1。此外，第一串联组SET1可以包括反向发光元件LDr，其以与第一发光元件LD1的方向相反的方向电连接在第一像素电极PE1和第一中间电极CTE1之间。
第二串联组(或第二级)SET2可以包括第二中间电极CTE2、第二像素电极PE2和电连接在第二中间电极CTE2和第二像素电极PE2之间的至少一个第二发光元件LD2。此外，第二串联组SET2可以包括反向发光元件LDr，其以与第二发光元件LD2的方向相反的方向电连接在第二中间电极CTE2和第二像素电极PE2之间。
第一中间电极CTE1和第二中间电极CTE2可以彼此电连接和/或物理连接。第一中间电极CTE1和第二中间电极CTE2可以形成中间电极CTE，该中间电极CTE电连接依次设置的第一串联组SET1和第二串联组SET2。
在前述实施方式中，第一串联组SET1的第一像素电极PE1可以是每个像素PXL的阳极，并且第二串联组SET2的第二像素电极PE2可以是相应像素PXL的阴极。
如上所述，像素PXL的包括以串联-并联组合结构彼此电连接的串联组SET1和SET2(或发光元件LD)的发射单元EMU可以响应于要应用发射单元EMU的产品的规格来容易地调整驱动电流/电压条件。
例如，与具有使得发光元件LD仅彼此并联电连接的结构的发射单元EMU相比，像素PXL的包括以串联-并联组合结构彼此电连接的串联组SET1和SET2(或发光元件LD)的发射单元EMU可以减小驱动电流。此外，与具有使得所有的发光元件LD(其数量与发射单元EMU的发光元件LD的数量相同)彼此串联电连接的结构的发射单元相比，像素PXL的包括以串联-并联组合结构彼此电连接的串联组SET1和SET2的发射单元EMU可以减小施加到发射单元EMU的相对端的驱动电流。此外，与具有使得所有串联组(或级)彼此串联电连接的结构的发射单元相比，像素PXL的包括以串联-并联组合结构彼此电连接的串联组SET1和SET2(或发光元件LD)的发射单元EMU可以增加包括在电极PE1、CTE1、CTE2和PE2之间的发光元件LD的数量。在这种情况下，可以提高发光元件LD的光输出效率。即使在特定的串联组(或级)中造成缺陷，由于缺陷而不能发射光的发光元件LD的比例也可以减小，使得可以减轻发光元件LD的光输出效率的降低。
尽管图5和图6示出了包括在像素电路PXC中的所有第一晶体管T1、第二晶体管T2和第三晶体管T3由N型晶体管形成的一个或多个实施方式，但是本公开不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以被改变为P型晶体管。此外，尽管图5和图6示出了发射单元EMU电连接在像素电路PXC和第二驱动电源VSS之间的一个或多个实施方式，但是发射单元EMU可以电连接在第一驱动电源VDD和像素电路PXC之间。
像素电路PXC的结构可以以各种方式改变。例如，像素电路PXC还可以包括诸如配置成初始化第一节点N1的晶体管元件和/或配置成控制发光元件LD的发射时间的晶体管元件的至少一个晶体管元件、或诸如用于提高第一节点N1的电压的升压电容器的其他电路元件。
可以应用于本公开的像素PXL的结构不限于图5和图6中所示的实施方式，并且像素PXL可以具有各种结构。例如，像素PXL可以配置成无源发光显示装置等。在这种情况下，可以省略像素电路PXC，并且包括在发射单元EMU中的发光元件LD的相对端可以直接电连接到扫描线Si、数据线Dj、要施加第一驱动电源VDD的电压的第一电力线PL1、要施加第二驱动电源VSS的电压的第二电力线PL2、和/或控制线(例如，设定或预定控制线)。
图7是示意性地示出图4A中所示的每个像素PXL的平面图。
在图7中，为了说明起见，平面图中的横向(或水平方向)由第一方向DR1表示，平面图中的纵向方向(或竖直方向)由第二方向DR2表示，并且衬底SUB的厚度方向由第三方向DR3表示。
此外，在一个或多个实施方式中，术语两个组件之间的“连接”可以包括电连接和物理连接，但是本公开不限于此。
参考图1至图5和图7，像素PXL可以设置于在衬底SUB上提供(或限定)的像素区域PXA中。像素区域PXA可以包括发射区域EMA和非发射区域NEMA。
像素PXL可以包括设置在非发射区域NEMA中的堤部BNK以及设置在发射区域EMA中的滤色器CF。
堤部BNK可以是用于限定(或划分)像素PXL和与其相邻的像素PXL的相应像素区域PXA(或相应发射区域EMA)的结构，并且例如可以是像素限定层。
在一个或多个实施方式中，堤部BNK可以是像素限定层或坝结构，用于在向像素PXL提供(或输入)发光元件LD的工艺期间限定要提供发光元件LD的每个发射区域EMA。例如，因为像素PXL的发射区域EMA由堤部BNK限定，所以可以向发射区域EMA提供(或输入)包括目标量和/或类型的发光元件LD的混合溶液(例如，油墨)。
堤部BNK可以包括至少一种光阻挡材料和/或反射材料，从而防止其中光(或光线)在像素PXL和与其相邻的像素PXL之间泄漏的光泄漏缺陷。在一个或多个实施方式中，堤部BNK可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。在一个或多个实施方式中，为了提高从像素PXL发射的光的效率，可以在堤部BNK上设置和/或形成单独的反射材料层。
堤部BNK可以在像素区域PXA中包括至少一个开口OP，该开口OP暴露设置在其之下的组件。例如，堤部BNK可以包括第一开口OP1和第二开口OP2，它们暴露在像素区域PXA中设置在堤部BNK之下的组件。在一个或多个实施方式中，像素PXL的发射区域EMA和堤部BNK的第一开口OP1可以彼此对应。
在像素区域PXA中，第二开口OP2可以设置在与第一开口OP1间隔开的位置处，并且设置成邻近像素区域PXA的一侧，例如像素区域PXA的上侧。
在一个或多个实施方式中，第二开口OP2可以是电极分离区域，在该电极分离区域中，至少一个对准电极ALE与设置于在第二方向DR2与其相邻的像素PXL中的至少一个对准电极ALE分离。
滤色器CF可以设置在发光元件LD之上并且对应于像素PXL的发射区域EMA。滤色器CF可以允许行进到滤色器CF的光选择性地穿过。滤色器CF可以包括红色滤色器、绿色滤色器或蓝色滤色器。例如，如果像素PXL是红色像素，则滤色器CF可以包括红色滤色器。如果像素PXL是绿色像素，则滤色器CF可以包括绿色滤色器。如果像素PXL是蓝色像素，则滤色器CF可以包括蓝色滤色器。滤色器CF可以对应于堤部BNK的第一开口OP1，并且可以设置在像素PXL的发射区域EMA中。
像素PXL可以包括设置在至少发射区域EMA中的像素电极PE、电连接到像素电极PE的发光元件LD、设置在对应于像素电极PE的位置处的对准电极ALE、以及设置在对准电极ALE之下使得每个在第三方向DR3上与至少一个对准电极ALE重叠(或覆盖)的堤部图案BNKP。例如，像素PXL可以包括设置在至少发射区域EMA中的第一像素电极PE1和第二像素电极PE2、发光元件LD、第一对准电极ALE1和第二对准电极ALE2、以及第一堤部图案BNKP1和第二堤部图案BNKP2。
像素PXL可以包括至少一对像素电极PE、至少一对对准电极ALE和/或堤部图案BNKP。像素电极PE、对准电极ALE和/或堤部图案BNKP各自可以根据像素PXL(特别是发射单元EMU)的结构以各种方式改变数量、形状、尺寸、布置结构等。
在一个或多个实施方式中，基于衬底SUB的其上设置有像素PXL的一个表面，堤部图案BNKP、对准电极ALE、发光元件LD和像素电极PE可以按照所列的顺序来设置，但本公开不限于此。形成像素PXL的电极图案和/或绝缘图案的位置和形成顺序可以根据实施方式以各种方式改变。下面将参考图8至图13描述像素PXL的堆叠结构的描述。
堤部图案BNKP可以设置在至少发射区域EMA中，并且可以在发射区域EMA中相对于第一方向DR1彼此间隔开，并且每个堤部图案BNKP可以在第二方向DR2上延伸。
每个堤部图案BNKP(也称为“壁图案”、“突出图案”或“支承图案”)可以在发射区域EMA中具有均匀的宽度。例如，在平面图中，第一堤部图案BNKP1和第二堤部图案BNKP2中的每个可以具有在发射区域EMA中具有均匀宽度的棒状形状。
堤部图案BNKP可以是支承第一对准电极ALE1和第二对准电极ALE2中的每个的支承组件，以改变第一对准电极ALE1和第二对准电极ALE2中的每个的表面轮廓(或表面形状)，使得从发光元件LD发射的光可以被引导在显示装置DD的图像显示方向上。
堤部图案BNKP可以具有相同的宽度或不同的宽度。例如，第一堤部图案BNKP1和第二堤部图案BNKP2可以在至少发射区域EMA中相对于第一方向DR1具有相同的宽度或不同的宽度。
第一堤部图案BNKP1和第二堤部图案BNKP2中的每个可以在第三方向DR3上在至少发射区域EMA中与至少一个对准电极ALE部分地重叠。例如，第一堤部图案BNKP1可以设置在第一对准电极ALE1之下，以在第三方向DR3上与第一对准电极ALE1的一个区域重叠。第二堤部图案BNKP2可以设置在第二对准电极ALE2之下，以在第三方向DR3上与第二对准电极ALE2的一个区域重叠。
因为堤部图案BNKP在发射区域EMA中设置在对准电极ALE中的每个的一个区域之下，所以在形成有堤部图案BNKP的区域中对准电极ALE中的每个的一个区域可以在像素PXL的向上方向上突出。因此，可以围绕发光元件LD形成壁结构。例如，壁结构可以形成在发射区域EMA中并且面对发光元件LD的第一端EP1和第二端EP2。
在一个或多个实施方式中，在堤部图案BNKP和/或对准电极ALE包括反射材料的情况下，可以围绕发光元件LD形成反射壁结构。因此，从发光元件LD发射的光可以定向在像素PXL的向上方向(例如，在显示装置DD的图像显示方向)上，使得可以进一步提高像素PXL的光效率。
对准电极ALE可以至少设置在发射区域EMA中，并且可以在发射区域EMA中相对于第一方向DR1彼此间隔开，并且每个对准电极ALE可以在第二方向DR2上延伸。此外，对准电极ALE可以通过去除对准电极ALE的在堤部BNK的第二开口OP2中的部分而与在第二方向DR2上彼此相邻的像素PXL的对准电极ALE分离。
在一个或多个实施方式中，对准电极ALE可以包括第一对准电极(或第一对准线)ALE1和第二对准电极(或第二对准线)ALE2，它们布置在相对于第一方向DR1彼此间隔开的位置处。
在制造显示装置DD的工艺期间，在发光元件LD被提供给像素区域PXA(或发射区域EMA)并在像素区域PXA(或发射区域EMA)中对准之后，第一对准电极ALE1和第二对准电极ALE2中的至少一个可以在堤部BNK的第二开口OP2(或电极分离区域)中与其它电极(例如，设置于在第二方向DR2上与其相邻的像素PXL中的每个中的对准电极ALE)分离。例如，在堤部BNK的第二开口OP2中，第一对准电极ALE1的一端可以与像素PXL的在第二方向DR2上设置在相应像素PXL的上侧上的第一对准电极ALE1分离。
第一对准电极ALE1可以通过第一接触部分CNT1与参考图5描述的第一晶体管T1电连接。第二对准电极ALE2可以通过第二接触部分CNT2与参考图5描述的第二电力线PL2电连接。
第一接触部分CNT1可以通过去除设置在第一对准电极ALE1和第一晶体管T1之间的至少一个绝缘层的一部分来形成。第二接触部分CNT2可以通过去除设置在第二对准电极ALE2和第二电力线PL2之间的至少一个绝缘层的一部分来形成。第一接触部分CNT1和第二接触部分CNT2可以设置在非发射区域NEMA中并且在第三方向DR3上与堤部BNK重叠，但是本公开不限于此。在一个或多个实施方式中，第一接触部分CNT1和第二接触部分CNT2可以设置在堤部BNK的作为电极分离区域的第二开口OP2中，或者可以设置在发射区域EMA中。
第一对准电极ALE1可以在至少发射区域EMA中设置在第一堤部图案BNKP1上并且与第一堤部图案BNKP1重叠。第二对准电极ALE2可以在至少发射区域EMA中设置在第二堤部图案BNKP2上并且与第二堤部图案BNKP2重叠。如上所述，第一对准电极ALE1和第二对准电极ALE2中的每个可以设置和/或形成在相应的堤部图案BNKP上，并且具有与设置在其之下的堤部图案BNKP的形状对应的表面轮廓。因此，从发光元件LD发射的光可以被第一对准电极ALE1和第二对准电极ALE2中的每个反射，并且在显示装置DD的图像显示方向上更可靠地行进。堤部图案BNKP和对准电极ALE可以用作反射组件，其配置成在期望的方向上引导从发光元件LD发射的光，并且因此提高显示装置DD的光效率。因此，可以提高每个像素PXL中的发光元件LD的光输出效率。
在对准发光元件LD的步骤处，第一对准电极ALE1和第二对准电极ALE2中的每个可以提供有来自设置在非显示区域NDA的一个区域中(例如，在焊盘区域PDA中)的对准焊盘的合适信号(例如，设定或预定信号或设定或预定对准信号)。例如，第一对准电极ALE1可以提供有来自第一对准焊盘的第一对准信号(或第一对准电压)。第二对准电极ALE2可以提供有来自第二对准焊盘的第二对准信号(或第二对准电压)。上述第一对准信号和第二对准信号可以是具有使发光元件LD能够在第一对准电极ALE1和第二对准电极ALE2之间对准的电压差和/或相位差的信号。第一对准信号和第二对准信号中的至少一个可以是AC信号，但是本公开不限于此。
每个对准电极ALE可以具有相对于第二方向DR2具有均匀宽度的棒状形状，但是本公开不限于此。在一个或多个实施方式中，每个对准电极ALE在非发射区域NEMA和/或堤部BNK的作为电极分离区域的第二开口OP2中可以具有或可以不具有弯曲部分，并且其在除了发射区域EMA之外的区域中的形状和/或尺寸可以以各种方式改变，而不受特别限制。
尽管至少两个至数十个发光元件LD可以在发射区域EMA(或像素区域PXA)中对准和/或设置，但是发光元件LD的数量不限于此。在一个或多个实施方式中，在发射区域EMA(或像素区域PXA)中对准和/或设置的发光元件LD的数量可以以各种方式改变。
发光元件LD可以设置在第一对准电极ALE1和第二对准电极ALE2之间。发光元件LD中的每个可以是参考图1和图3描述的发光元件LD。发光元件LD中的每个可以包括相对于纵向方向设置在其相对端上的第一端EP1(或一端)和第二端EP2(或其余一端)。在一个或多个实施方式中，包括p型半导体层的第二半导体层13可以设置在第二端EP2上，并且包括n型半导体层的第一半导体层11可以设置在第一端EP1上。发光元件LD可以并联电连接在第一对准电极ALE1和第二对准电极ALE2之间。
发光元件LD中的每个可以发射有色光和白光中的任一种光。发光元件LD中的每个可以在第一对准电极ALE1和第二对准电极ALE2之间对准，使得纵向方向平行于第一方向DR1。在一个或多个实施方式中，发光元件LD可以在第一对准电极ALE1和第二对准电极ALE2之间对准，使得发光元件LD中的至少一些不完全平行于第一方向DR1。例如，一些发光元件LD可以在第一对准电极ALE1和第二对准电极ALE2之间对准成相对于第一方向DR1倾斜。发光元件LD可以在溶液中以扩散形式设置并且然后被提供(或输入)到像素区域PXA(或发射区域EMA)。
发光元件LD可以通过喷墨印刷方法、狭缝涂布方法或其它各种方法输入(或提供)到像素区域PXA(或发射区域EMA)。例如，发光元件LD可以与挥发性溶剂混合，并且然后通过喷墨印刷方法或狭缝涂布方法输入(或提供)到像素区域PXA。这里，如果第一对准电极ALE1和第二对准电极ALE2分别提供有相应的对准信号，则可以在第一对准电极ALE1和第二对准电极ALE2之间形成电场。因此，发光元件LD可以在第一对准电极ALE1和第二对准电极ALE2之间对准。在发光元件LD对准之后，溶剂可以通过挥发方案或其它方案去除。以这种方式，发光元件LD可以可靠地在第一对准电极ALE1和第二对准电极ALE2之间对准。
像素电极(或电极)PE可以设置在至少发射区域EMA中，并且每个可以设置在对应于至少一个对准电极ALE和发光元件LD的位置处。例如，每个像素电极PE可以形成在相应的对准电极ALE和相应的发光元件LD上，以与相应的对准电极ALE和相应的发光元件LD重叠，并因此电连接到至少发光元件LD。
第一像素电极(“第一电极”或“阳极”)PE1可以形成在第一对准电极ALE1和发光元件LD的相应第一端EP1上，并因此电连接到发光元件LD的相应第一端EP1。此外，第一像素电极PE1可以在至少发射区域EMA中直接接触通过去除设置在第一像素电极PE1和第一对准电极ALE1之间的至少一个绝缘层的一部分而暴露的第一对准电极ALE1，并且可以与第一对准电极ALE1电连接和/或物理连接。尽管第一像素电极PE1和第一对准电极ALE1之间的连接点(或接触点)位于发射区域EMA中，但是本公开不限于此。在一个或多个实施方式中，第一像素电极PE1和第一对准电极ALE1之间的连接点(或接触点)可以位于非发射区域NEMA中，例如位于堤部BNK的作为电极分离区域的第二开口OP2中。下面将参考图19至图21描述其中第一像素电极PE1和第一对准电极ALE1之间的连接点(或接触点)位于堤部BNK的第二开口OP2中的实施方式的描述。
第一像素电极PE1可以具有在第二方向DR2上延伸的棒状形状，但是本公开不限于此。在一个或多个实施方式中，第一像素电极PE1的形状可以以各种方式改变，只要第一像素电极PE1可以与发光元件LD的第一端EP1可靠地电连接和/或物理连接即可。此外，考虑到与设置在其之下的第一对准电极ALE1的连接关系，第一像素电极PE1的形状可以以各种方式改变。
第二像素电极(“第二电极”或“阴极”)PE2可以形成在第二对准电极ALE2和发光元件LD的相应第二端EP2上，并因此电连接到发光元件LD的相应第二端EP2。此外，第二像素电极PE2可以在至少发射区域EMA中直接接触通过去除设置在第二像素电极PE2和第二对准电极ALE2之间的至少一个绝缘层的一部分而暴露的第二对准电极ALE2，并且可以与第二对准电极ALE2电连接和/或物理连接。第二像素电极PE2和第二对准电极ALE2之间的连接点(或接触点)可以位于发射区域EMA或非发射区域NEMA中。
第二像素电极PE2可以具有在第二方向DR2上延伸的棒状形状，但是本公开不限于此。在一个或多个实施方式中，第二像素电极PE2的形状可以以各种方式改变，只要第二像素电极PE2可以与发光元件LD的第二端EP2可靠地电连接和/或物理连接即可。此外，考虑到与设置在其之下的第二对准电极ALE2的连接关系，第二像素电极PE2的形状可以以各种方式改变。
下文中，将主要参考图8至图13来描述根据前述实施方式的像素PXL的堆叠结构。
图8是沿着图7的线IV-IV’截取的示意性剖视图，以及图9至图13是沿着图7的线V-V’截取的示意性剖视图。
在实施方式的描述中，“组件设置和/或形成在相同的层上”可以意指组件通过相同的工艺形成，并且“组件设置和/或形成在不同的层上”可以意指组件通过不同的工艺形成。
图9和图11示出了与形成第一像素电极PE1和第二像素电极PE2的步骤以及是否存在第三绝缘层INS3有关的不同实施方式。例如，图9示出了其中在形成第一像素电极PE1和第三绝缘层INS3之后形成第二像素电极PE2的实施方式。图11示出了其中第一像素电极PE1和第二像素电极PE2形成在相同的层上的实施方式。
图10示出了关于堤部图案BNKP等的图9的实施方式的修改。
图12示出了关于光阻挡图案LBP等的图9的实施方式的修改。
图13示出了关于第三层TL等的图9的实施方式的修改。
尽管图8至图13简要地示出了像素PXL，例如，示出了每个电极由具有单层(或单膜)结构的电极形成，并且每个绝缘层由具有单层(或单膜)结构的绝缘层形成，但是本公开不限于此。
此外，在图8至图13中，在剖视图中高度方向(或竖直方向)由第三方向DR3表示。
参考图1至图5和图7至图13，像素PXL可以包括衬底SUB、像素电路层PCL和显示元件层DPL。
像素电路层PCL和显示元件层DPL可以设置在衬底SUB的一个表面上并且彼此重叠。例如，衬底SUB的显示区域DA可以包括设置在衬底SUB的一个表面上的像素电路层PCL、以及设置在像素电路层PCL上的显示元件层DPL。然而，像素电路层PCL和显示元件层DPL在衬底SUB上的相对位置可以根据实施方式改变。在像素电路层PCL和显示元件层DPL彼此分离作为单独的层并且彼此重叠的情况下，可以确保足以形成像素电路PXC和发射单元EMU中的每个的布局空间。
衬底SUB可以包括允许光透射的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。
例如，刚性衬底SUB可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
柔性衬底SUB可以是包括聚合物有机材料的塑料衬底或膜衬底。例如，柔性衬底SUB可以包括以下中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素。
在像素电路层PCL的每个像素区域PXA中，可以设置用于形成相应像素PXL的像素电路PXC的电路元件(例如，晶体管T)以及电连接到电路元件的信号线(例如，设定或预定信号线)。此外，在显示元件层DPL的每个像素区域PXA中，可以设置形成相应像素PXL的发射单元EMU的对准电极ALE、发光元件LD和像素电极PE。
像素电路层PCL可以包括至少一个绝缘层以及包括电路元件和信号线。例如，像素电路层PCL可以包括在第三方向DR3上依次堆叠在衬底SUB上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV和过孔层VIA。
缓冲层BFL可以防止杂质扩散到包括在像素电路PXC中的晶体管T中。缓冲层BFL可以是由无机材料形成的无机绝缘层。缓冲层BFL可以包括诸如氧化铝(AlOx)的金属氧化物、氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种。缓冲层BFL可以设置成单层结构或具有两层或更多层的多层结构。在缓冲层BFL具有多层结构的情况下，各层可以由相同的材料或不同的材料形成。根据衬底SUB的材料或工艺条件，可以省略缓冲层BFL。
像素电路PXC可以包括配置成控制发光元件LD的驱动电流的第一晶体管T1(或驱动晶体管)、以及电连接到第一晶体管T1的第二晶体管T2(或开关晶体管)。然而，本公开不限于此。像素电路PXC还可以包括配置成执行其它功能的电路元件，以及包括第一晶体管T1和第二晶体管T2。在以下实施方式中，第一晶体管T1和第二晶体管T2可以包括在术语“晶体管T”或“多个晶体管T”中。
晶体管T可以包括半导体图案和在第三方向DR3上与半导体图案的至少一部分重叠的栅电极GE。半导体图案可以包括沟道区域ACT、第一接触区域SE和第二接触区域DE。第一接触区域SE可以是源极区域，以及第二接触区域DE可以是漏极区域。
栅电极GE可以设置和/或形成在栅极绝缘层GI上，并且对应于半导体图案的沟道区域ACT。栅电极GE可以设置在栅极绝缘层GI上并且与半导体图案的沟道区域ACT重叠。栅电极GE可以具有由选自由以下组成的组中的一种或组合而形成的单层结构：铜(Cu)、钼(Mo)、钨(W)、钕(Nd)、钛(Ti)、铝(Al)、银(Ag)及其合金，或者可以具有由钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)形成的双层或多层结构，以降低线电阻。
栅极绝缘层GI可以设置和/或形成在半导体图案和缓冲层BFL的整个表面上。栅极绝缘层GI可以是包括无机材料的无机层(或无机绝缘层)。例如，栅极绝缘层GI可以包括诸如氧化铝(AlOx)的金属氧化物、氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种。然而，栅极绝缘层GI的材料不限于前述实施方式的材料。在一个或多个实施方式中，栅极绝缘层GI可以由包括有机材料的有机层(有机绝缘层)形成。尽管栅极绝缘层GI可以设置成单层结构，但是栅极绝缘层GI可以设置成具有两层或更多层的多层结构。
半导体图案可以设置和/或形成在缓冲层BFL上。沟道区域ACT、第一接触区域SE和第二接触区域DE各自可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区域ACT、第一接触区域SE和第二接触区域DE各自可以由未掺杂的半导体层或掺杂有杂质的半导体层形成。例如，第一接触区域SE和第二接触区域DE中的每个可以由掺杂有杂质的半导体层形成。沟道区域ACT可以由未掺杂的半导体层形成。例如，n型杂质可以用作杂质，但本公开不限于此。
沟道区域ACT可以在第三方向DR3上与相应晶体管T的栅电极GE重叠。例如，第一晶体管T1的沟道区域ACT可以与第一晶体管T1的栅电极GE重叠。第二晶体管T2的沟道区域ACT可以与第二晶体管T2的栅电极GE重叠。
第一晶体管T1的第一接触区域SE可以电连接到相应的晶体管T的沟道区域ACT的一端(或与之接触)。此外，第一晶体管T1的第一接触区域SE可以通过第一连接器TE1电连接到桥接图案BRP。
第一连接器TE1可以设置和/或形成在层间绝缘层ILD上。第一连接器TE1的一端可以通过依次穿过层间绝缘层ILD和栅极绝缘层GI的接触孔与第一晶体管T1的第一接触区域SE电连接和/或物理连接。此外，第一连接器TE1的其余一端可以通过穿过设置在层间绝缘层ILD上的钝化层PSV的接触孔电连接和/或物理地连接到桥接图案BRP。第一连接器TE1可以包括与栅电极GE的材料相同的材料，或者包括从作为用于形成栅电极GE的材料的示例的材料中选择的一种或多种材料。钝化层PSV可以形成在第一连接器TE1和第二连接器TE2上。
层间绝缘层ILD可以设置和/或形成在栅电极GE和栅极绝缘层GI的整个表面上。层间绝缘层ILD可以包括与栅极绝缘层GI的材料相同的材料，或者可以包括从作为用于形成栅极绝缘层GI的材料的示例的材料中选择的一种或多种材料。
桥接图案BRP可以设置和/或形成在钝化层PSV上。桥接图案BRP的一端可以通过第一连接器TE1电连接到第一晶体管T1的第一接触区域SE。此外，桥接图案BRP的其余一端可以通过依次穿过钝化层PSV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔与底部金属层BML电连接和/或物理连接。底部金属层BML和第一晶体管T1的第一接触区域SE可以通过桥接图案BRP和第一连接器TE1彼此电连接。
底部金属层BML可以是导电层中的设置在衬底SUB上的第一导电层。例如，底部金属层BML可以是设置在衬底SUB和缓冲层BFL之间的第一导电层。底部金属层BML可以电连接到第一晶体管T1，并且因此增加要提供给第一晶体管T1的栅电极GE的电压(例如，设定或预定电压)的驱动范围。例如，底部金属层BML可以电连接到第一晶体管T1的第一接触区域SE并稳定第一晶体管T1的沟道区域ACT。此外，底部金属层BML可以电连接到第一晶体管T1的第一接触区域SE，从而防止底部金属层BML浮置。
第一晶体管T1的第二接触区域DE可以电连接到相应晶体管T的沟道区域ACT的其余一端(或与之接触)。此外，第一晶体管T1的第二接触区域DE可以电连接到第二连接器TE2(或与之接触)。
第二连接器TE2可以设置和/或形成在层间绝缘层ILD上。第二连接器TE2的一端可以通过穿过层间绝缘层ILD和栅极绝缘层GI的接触孔与第一晶体管T1的第二接触区域DE电连接和/或物理连接。第二连接器TE2的其余一端可以通过依次穿过过孔层VIA和钝化层PSV的第一接触部分CNT1与显示元件层DPL的第一对准电极ALE1电连接和/或物理连接。在一个或多个实施方式中，第二连接器TE2可以是用于将像素电路层PCL的第一晶体管T1与显示元件层DPL的第一对准电极ALE1连接的介质。
第二晶体管T2的第一接触区域SE可以电连接到相应晶体管T的沟道区域ACT的一端(或与之接触)。此外，尽管在图中没有直接示出，但是第二晶体管T2的第一接触区域SE可以与第一晶体管T1的栅电极GE电连接。例如，第二晶体管T2的第一接触区域SE可以通过附加的第一连接器TE1与第一晶体管T1的栅电极GE电连接。附加的第一连接器TE1可以设置和/或形成在层间绝缘层ILD上。
第二晶体管T2的第二接触区域DE可以电连接到相应晶体管T的沟道区域ACT的其余一端(或与之接触)。此外，尽管在图中没有直接示出，但是第二晶体管T2的第二接触区域DE可以与数据线Dj电连接。例如，第二晶体管T2的第二接触区域DE可以通过附加的第二连接器TE2与数据线Dj电连接。附加的第二连接器TE2可以设置和/或形成在层间绝缘层ILD上。
层间绝缘层ILD可以设置和/或形成在第一晶体管T1和第二晶体管T2上。
尽管在前述实施方式中已经说明了晶体管T中的每个是具有顶栅结构的薄膜晶体管的情况，但是本公开不限于此。晶体管T的结构可以以各种方式改变。
钝化层PSV可以设置和/或形成在晶体管T以及第一连接器TE1和第二连接器TE2上。
钝化层(或称为“保护层”)PSV可以设置和/或形成在第一连接器TE1和第二连接器TE2以及层间绝缘层ILD的整个表面上。钝化层PSV可以由包括无机材料的无机层(或无机绝缘层)、或包括有机材料的有机层(或有机绝缘层)形成。无机层可以包括例如诸如氧化铝(AlOx)的金属氧化物、氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种。有机层可以包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
在一个或多个实施方式中，钝化层PSV可以具有与层间绝缘层ILD的材料相同的材料，但是本公开不限于此。钝化层PSV可以设置成单层结构或具有两层或更多层的多层结构。
像素电路层PCL可以包括设置和/或形成在钝化层PSV上的电力线(例如，设定或预定电力线)。例如，电力线(例如，设定或预定电力线)可以包括第二电力线PL2。第二电力线PL2可以设置在与桥接图案BRP的层相同的层上。第二驱动电源VSS的电压可以施加到第二电力线PL2。尽管在图8至图13中没有直接示出，但是像素电路层PCL还可以包括参考图5描述的第一电力线PL1。第一电力线PL1可以设置在与第二电力线PL2的层相同的层上，或者可以设置在与第二电力线PL2的层不同的层上。尽管在前述实施方式中，第二电力线PL2已经被描述为设置和/或形成在钝化层PSV上，但是本公开不限于此。在一个或多个实施方式中，第二电力线PL2可以设置在绝缘层(例如，设定或预定绝缘层)上，在该绝缘层上设置有导电层中的设置在像素电路层PCL上的任一个导电层。换言之，第二电力线PL2在像素电路层PCL中的位置可以以各种方式改变。
第一电力线PL1和第二电力线PL2中的每个可以包括导电材料(或物质)。例如，第一电力线PL1和第二电力线PL2中的每个可以具有由选自由以下组成的组中的一种或组合而形成的单层结构：铜(Cu)、钼(Mo)、钨(W)、钕(Nd)、钛(Ti)、铝(Al)、银(Ag)及其合金，或者可以具有由钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)形成的双层或多层结构，以降低线电阻。
第一电力线PL1可以与显示元件层DPL的一些组件电连接。第二电力线PL2可以与显示元件层DPL的其它组件电连接。
过孔层VIA可以设置和/或形成在桥接图案BRP和第二电力线PL2上。
过孔层VIA可以设置成有机绝缘层、无机绝缘层或包括设置在无机绝缘层上的有机绝缘层的结构的形式。无机绝缘层可以包括例如诸如氧化铝(AlOx)的金属氧化物、氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种。有机绝缘层可以包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
过孔层VIA可以包括第一接触部分CNT1和第二接触部分CNT2，第一接触部分CNT1对应于钝化层PSV的暴露与第一晶体管T1电连接的第二连接器TE2的第一接触部分CNT1，第二接触部分CNT2暴露第二电力线PL2。
显示元件层DPL可以设置和/或形成在过孔层VIA上。
显示元件层DPL可以包括堤部图案BNKP、对准电极ALE、堤部BNK、发光元件LD、像素电极PE、光转换图案LCP、第一封盖层CPL1和第二封盖层CPL2、光阻挡图案LBP和基础层BSL。此外，显示元件层DPL可以包括设置在前述组件之间的一个或多个绝缘层。例如，显示元件层DPL可以包括第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4。在一个或多个实施方式中，可以选择性地设置第三绝缘层INS3。
堤部图案BNKP可以设置和/或形成在过孔层VIA上。
堤部图案BNKP可以设置在过孔层VIA的一个表面上。例如，堤部图案BNKP可以在过孔层VIA的一个表面上在第三方向DR3上突出。因此，设置在堤部图案BNKP上的对准电极ALE中的每个的一个区域可以在第三方向DR3(或衬底SUB的厚度方向)上突出。
堤部图案BNKP各自可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在一个或多个实施方式中，堤部图案BNKP可以包括具有单层结构的有机绝缘层和/或具有单层结构的无机绝缘层，但本公开不限于此。在一个或多个实施方式中，堤部图案BNKP可以设置成通过堆叠至少一个有机绝缘层和至少一个无机绝缘层而形成的多层结构。然而，堤部图案BNKP的材料不限于前述实施方式。在一个或多个实施方式中，堤部图案BNKP可以包括导电材料(或导电物质)。
堤部图案BNKP可以具有梯形横截面，该梯形横截面在宽度上从过孔层VIA的一个表面(例如，上表面)在第三方向DR3向上减小，但是本公开不限于此。在一个或多个实施方式中，如图10中所示，堤部图案BNKP可以包括具有诸如半椭圆形形状或半圆形形状(或半球形形状)的横截面形状的弯曲表面，所述横截面形状在宽度上从过孔层VIA的一个表面在第三方向DR3上向上减小。在剖视图中，堤部图案BNKP的形状不限于前述示例，并且可以在其中可以提高从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。此外，在一个或多个实施方式中，可以省略堤部图案BNKP中的至少一个，或者可以改变其位置。
在一个或多个实施方式中，堤部图案BNKP各自可以用作反射器。例如，堤部图案BNKP与设置在其之上的对准电极ALE可以一起用作反射器，以在期望的方向上引导从每个发光元件LD发射的光，使得可以提高像素PXL的光输出效率。
对准电极ALE可以设置和/或形成在堤部图案BNKP上。
对准电极ALE可以设置和/或形成在过孔层VIA和堤部图案BNKP上。对准电极ALE可以设置在相同的平面上，并且相对于第三方向DR3具有相同的厚度。例如，第一对准电极ALE1和第二对准电极ALE2可以设置在过孔层VIA和相应的堤部图案BNKP上，并且相对于第三方向DR3具有相同的厚度。第一对准电极ALE1和第二对准电极ALE2可以通过相同的工艺同步(或同时)形成。
第一对准电极ALE1可以具有与设置在其之下的第一堤部图案BNKP1的倾斜度对应的形状。第二对准电极ALE2可以具有与设置在其之下的第二堤部图案BNKP2的倾斜度对应的形状。
对准电极ALE可以由具有恒定(或均匀)反射率的材料形成，以允许从发光元件LD发射的光在显示装置DD的图像显示方向上行进。例如，对准电极ALE可以由导电材料(或物质)形成。导电材料可以包括不透明金属，其适于在显示装置DD的图像显示方向上反射从发光元件LD发射的光。例如，不透明金属可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金的金属。然而，对准电极ALE的材料不限于前述实施方式。在一个或多个实施方式中，对准电极ALE可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的透明导电氧化物以及诸如PEDOT(聚(3,4-亚乙基二氧噻吩))的导电聚合物。在对准电极ALE包括透明导电材料(或物质)的情况下，可以增加由不透明金属形成的单独的导电层，用于在显示装置DD的图像显示方向上反射从发光元件LD发射的光。然而，对准电极ALE的材料不限于前述材料。
对准电极ALE中的每个可以设置和/或形成为具有单层结构，但是本公开不限于此。在一个或多个实施方式中，对准电极ALE中的每个可以设置和/或形成为通过堆叠金属、合金、导电氧化物和导电聚合物中的至少两种材料而形成的多层结构。对准电极ALE中的每个可以由包括至少两个层的多层结构形成，以减小或最小化当信号(或电压)被传送到相应发光元件LD的相对端EP1和EP2时由信号延迟引起的失真。例如，对准电极ALE中的每个可以具有多层结构，该多层结构还选择性地包括至少一个反射电极层、设置在反射电极层之上和/或之下的至少一个透明电极层、和配置成覆盖透明电极层的上部的至少一个导电封盖层中的至少一个。
如上所述，在对准电极ALE由具有恒定反射率的导电材料形成的情况下，从发光元件LD中的每个的相对端(即，第一端EP1和第二端EP2)发射的光可以更有效地在显示装置DD的图像显示方向(或第三方向DR3)上行进。例如，如果对准电极ALE具有对应于堤部图案BNKP的形状的倾斜或弯曲表面，并且设置成面对发光元件LD的第一端EP1和第二端EP2，则从发光元件LD中的每个的第一端EP1和第二端EP2发射的光可以被对准电极ALE反射，并且因此更可靠地在显示装置DD的图像显示方向上行进。因此，可以提高从发光元件LD发射的光的效率。
第一对准电极ALE1可以通过第一接触部分CNT1与像素电路层PCL的第一晶体管T1电连接。第二对准电极ALE2可以通过第二接触部分CNT2与像素电路层PCL的第二电力线PL2电连接。
第一绝缘层INS1可以设置和/或形成在对准电极ALE上。
第一绝缘层INS1可以在至少发射区域EMA中部分地开口，使得设置在其之下的组件可以被暴露。例如，第一绝缘层INS1可以是部分开口的，使得其在发射区域EMA中的一个区域可以被去除，以允许第一对准电极ALE1的一部分被暴露，并且其在发射区域EMA中的另一区域可以被去除，以允许第二对准电极ALE2的一部分被暴露。
第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。第一绝缘层INS1可以由无机绝缘层形成，该无机绝缘层适于保护发光元件LD免受像素电路层PCL的影响。例如，第一绝缘层INS1可以包括诸如氧化铝(AlOx)的金属氧化物、氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种，但是本公开不限于此。
第一绝缘层INS1可以设置成具有单层或多层结构。在第一绝缘层INS1由多层形成的情况下，第一绝缘层INS1可以具有通过交替地堆叠由无机绝缘层形成并具有不同折射率的第一层和第二层而形成的分布式布拉格反射器(DBR)结构。例如，第一绝缘层INS1可以具有通过交替具有低折射率的第一层和具有比第一层的折射率大的折射率的第二层的堆叠结构。如上所述，在第一绝缘层INS1由多层形成的情况下，第一绝缘层INS1可以用作反射器，其配置成使用由于第一层和第二层之间的折射率差异而引起的相长干涉而在目标方向上反射从发光元件LD发射的光。这里，第一层和第二层中的每个可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、碳氮化硅(SiCxNy)、氧化铝(AlOx)、氮化铝(AlNx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)和氧化钽(TaOx)中的至少一种。
堤部BNK可以设置和/或形成在第一绝缘层INS1上。
堤部BNK可以在相邻的像素PXL之间形成为围绕像素PXL的发射区域EMA，使得可以形成用于限定相应像素PXL的发射区域EMA的像素限定层。在向发射区域EMA提供发光元件LD的步骤处，堤部BNK可以是坝结构，其配置成防止与发光元件LD混合的溶液被吸入相邻的像素PXL的发射区域EMA中，或者控制溶液量，使得向每个发射区域EMA提供恒定量的溶液。
发光元件LD可以提供到其中形成有第一绝缘层INS1的发射区域EMA中并且在发射区域EMA中对准。例如，发光元件LD可以通过喷墨印刷方案等提供(或输入)到发射区域EMA。发光元件LD可以通过施加到对准电极ALE中的每个的合适信号(例如，设定或预定信号或对准信号)在对准电极ALE之间对准。
在发射区域EMA中，第二绝缘层INS2可以设置和/或形成在发光元件LD上。第二绝缘层INS2可以设置和/或形成在发光元件LD上，以部分地覆盖发光元件LD中的每个的外表面(例如，外周表面或外圆周表面)，使得发光元件LD中的每个的第一端EP1和第二端EP2暴露于外部。
第二绝缘层INS2可以由单层或多层形成，并且包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。第二绝缘层INS2可以包括无机绝缘层，其适于保护发光元件LD中的每个的有源层(参考图1的“12”)免受外部氧气、水等的影响。然而，本公开不限于此。第二绝缘层INS2可以由包括有机材料的有机绝缘层形成，这取决于应用发光元件LD的显示装置DD的设计条件等。因为第二绝缘层INS2是在发光元件LD在像素PXL的像素区域PXA(或发射区域EMA)中的对准已经完成之后形成在发光元件LD上，所以可以防止发光元件LD被从对准的位置去除。
像素电极PE中的至少一个可以在至少发射区域EMA中设置在发光元件LD、设置在发光元件LD上的第二绝缘层INS2、以及设置在对准电极ALE上的第一绝缘层INS1上。例如，在至少发射区域EMA中，第一像素电极PE1可以设置在发光元件LD的第一端EP1、设置在发光元件LD上的第二绝缘层INS2、以及设置在第一对准电极ALE1上的第一绝缘层INS1上。在至少发射区域EMA中，第一像素电极PE1可以与从部分开口的第一绝缘层INS1暴露的第一对准电极ALE1直接接触并连接到第一对准电极ALE1。
如图8至图10、图12和图13中所示，第三绝缘层INS3可以设置在第一像素电极PE1上并覆盖第一像素电极PE1。第三绝缘层INS3可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。例如，第三绝缘层INS3可以包括诸如氧化铝(AlOx)的金属氧化物、氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种，但是本公开不限于此。第三绝缘层INS3可以具有单层结构或多层结构。
如果第二绝缘层INS2和/或第三绝缘层INS3形成在发光元件LD之上，则可以确保发光元件LD的第一端EP1和第二端EP2之间的电稳定性。在这种情况下，可以防止发光元件LD的第一端EP1和第二端EP2之间发生短路缺陷。
如图11中所示，在第一像素电极PE1和第二像素电极PE2设置在相同的层上的一个或多个实施方式中，可以不设置第三绝缘层INS3。
其余像素电极PE可以在至少发射区域EMA中设置在发光元件LD、设置在发光元件LD上的第二绝缘层INS2、设置在对准电极ALE上的第一绝缘层INS1以及设置在第二绝缘层INS2上的第三绝缘层INS3上。例如，在至少发射区域EMA中，第二像素电极PE2可以设置在发光元件LD的第二端EP2、设置在发光元件LD上的第二绝缘层INS2、设置在第二对准电极ALE2上的第一绝缘层INS1以及设置在第二绝缘层INS2上的第三绝缘层INS3上。在至少发射区域EMA中，第二像素电极PE2可以与从部分开口的第一绝缘层INS1暴露的第二对准电极ALE2直接接触并连接到第二对准电极ALE2。
第一像素电极PE1和第二像素电极可以通过不同的工艺形成PE2，并且可以设置在不同的层上。然而，本公开不限于此。在一个或多个实施方式中，第一像素电极PE1和第二像素电极PE2可以通过相同的工艺形成，并且可以设置在相同的层上，如图11中所示。
像素电极PE可以由各种透明导电材料形成。例如，像素电极PE可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的各种透明导电材料(或物质)中的至少一种，并且是基本上透明或半透明的以满足预定的透射率(或透明度)。然而，像素电极PE的材料不限于前述实施方式。在一个或多个实施方式中，像素电极PE可以由各种不透明导电材料(或物质)形成。像素电极PE各自可以具有单层结构或多层结构。
第四绝缘层INS4可以设置和/或形成在像素电极PE和堤部BNK上。第四绝缘层INS4可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，第四绝缘层INS4可以具有通过交替堆叠至少一个无机绝缘层和至少一个有机绝缘层而形成的结构。第四绝缘层INS4可以覆盖整个显示元件层DPL，并且防止水或湿气被从外部吸入包括发光元件LD的显示元件层DPL中。
在至少发射区域EMA中，颜色转换层CCL可以设置和/或形成在第四绝缘层INS4上。
颜色转换层CCL可以在像素PXL的由堤部BNK围绕的发射区域EMA(或堤部BNK的第一开口OP1)中设置在发光元件LD和像素电极PE之上。颜色转换层CCL可以包括对应于特定颜色的颜色转换颗粒QD。例如，颜色转换层CCL可以包括将从发光元件LD发射的第一颜色的光转换为第二颜色(或特定颜色)的光的颜色转换颗粒QD。
在像素PXL是红色像素(或红色子像素)的情况下，相应像素PXL的颜色转换层CCL可以包括由红色量子点形成的颜色转换颗粒QD，红色量子点将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如红光。在像素PXL是绿色像素(或绿色子像素)的情况下，相应像素PXL的颜色转换层CCL可以包括由绿色量子点形成的颜色转换颗粒QD，绿色量子点将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如绿光。在像素PXL是蓝色像素(或蓝色子像素)的情况下，相应像素PXL的颜色转换层CCL可以包括由蓝色量子点形成的颜色转换颗粒QD，蓝色量子点将从发光元件LD发射的第一颜色的光转换为第二颜色的光，例如蓝光。在一个或多个实施方式中，在像素PXL是蓝色像素(或蓝色子像素)的情况下，可以设置具有光散射颗粒的光散射层，以代替具有颜色转换颗粒QD的颜色转换层CCL。例如，在发光元件LD发射基于蓝色的光的情况下，像素PXL可以包括包含光散射颗粒的光散射层。根据实施方式，可以省略光散射层。在一个或多个实施方式中，在像素PXL是蓝色像素(或蓝色子像素)的情况下，可以设置透明聚合物来代替颜色转换层CCL。
第一封盖层CPL1可以设置和/或形成在颜色转换层CCL和第四绝缘层INS4上。
第一封盖层CPL1可以设置在像素PXL的整个像素区域PXA(或整个表面)中，并且直接设置在颜色转换层CCL和在堤部BNK上的第四绝缘层INS4上。在一个或多个实施方式中，第一封盖层CPL1也可以设置在焊盘区域PDA的一个区域和虚设像素区域DPXA中。第一封盖层CPL1可以是包括无机材料的无机层(或无机绝缘层)。第一封盖层CPL1可以包括诸如氧化铝(AlOx)的金属氧化物、氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种。第一封盖层CPL1可以设置在颜色转换层CCL上并覆盖颜色转换层CCL，从而保护颜色转换层CCL。
第一层FL可以设置在第一封盖层CPL1上。
第一层(或低折射层)FL可以使用折射率的差异将从颜色转换层CCL发射的光(或光线)的丢失部分的路径的方向改变到前向方向(或显示装置DD的图像显示方向)，从而提高前向光输出亮度。此外，第一层FL可以再循环不与颜色转换层CCL反应的基于蓝色的光，以使基于蓝色的光能够与颜色转换层CCL反应，从而增加颜色转换层CCL的光输出亮度。
第一层FL可以是包括树脂和分散在树脂中的中空颗粒(或包括中空孔的颗粒)的多孔有机层。第一层FL可以具有范围从1.1至1.3的折射率。这里，中空颗粒可以是指各自具有其中在有机或无机颗粒的表面和/或内部中存在空间的形式的颗粒。中空颗粒可以是中空二氧化硅颗粒。“中空二氧化硅颗粒”可以是从硅化物或有机硅化物中提取的二氧化硅颗粒，并且是指各自具有其中在二氧化硅颗粒的表面和/或内部中存在空间的形式的颗粒。
第二封盖层CPL2可以设置和/或形成在第一层FL上。
第二封盖层CPL2可以设置在像素PXL的像素区域PXA的整个表面(或整体)中，并且直接设置在第一层FL上。在一个或多个实施方式中，第二封盖层CPL2也可以设置在焊盘区域PDA的一个区域和虚设像素区域DPXA中。第二封盖层CPL2可以是包括无机材料的无机层(或无机绝缘层)。第二封盖层CPL2可以包括与第一绝缘层INS1的材料相同的材料，或者可以包括从作为第一封盖层CPL1的组成材料的示例的材料中选择的一种或多种材料。
第二层SL可以设置和/或形成在第二封盖层CPL2上。
第二层(或平坦化层)SL可以减轻由设置在其之下的组件形成的台阶差，并且具有平坦表面。在实施方式中，第二层SL可以包括包含有机材料的有机层(或有机绝缘层)。第二层SL可以设置在像素PXL的整个像素区域PXA中，并且直接设置在第二封盖层CPL2上。第二层SL也可以设置在虚设像素区域DPXA和焊盘区域PDA中。
第一封盖层CPL1、第二封盖层CPL2和第二层SL可以是公共地提供给焊盘区域PDA、虚设像素区域DPXA和包括像素区域PXA的显示区域DA的公共层，但是本公开不限于此。
滤色器CF和光阻挡图案LBP可以设置和/或形成在第二层SL上。
滤色器CF可以允许特定颜色的光选择性地穿过。滤色器CF与颜色转换层CCL可以一起形成光转换图案LCP，并且包括允许由颜色转换层CCL转换的特定颜色的光选择性地穿过的滤色器材料。滤色器CF可以包括红色滤色器、绿色滤色器和蓝色滤色器。滤色器CF可以设置在第二层SL的一个表面上并且对应于颜色转换层CCL。
包括颜色转换层CCL和滤色器CF的光转换图案LCP可以对应于像素PXL的发射区域EMA。
光阻挡图案LBP可以在与滤色器CF相邻的位置处设置在第二层SL的一个表面上。例如，光阻挡图案LBP可以设置在第二层SL的一个表面上并对应于非发射区域NEMA。光阻挡图案LBP可以对应于堤部BNK。光阻挡图案LBP可以包括用于防止其中光(或光线)在像素PXL和与其相邻的像素PXL之间泄漏的光泄漏故障的光阻挡材料。例如，光阻挡图案LBP可以包括黑矩阵。光阻挡图案LBP可以防止从相应的相邻的像素PXL发射的不同颜色的光被混合。
光阻挡图案LBP可以具有其中允许不同颜色的光选择性地穿过的两个或更多个滤色器彼此重叠的多层结构。例如，如图12中所示，光阻挡图案LBP可以包括设置在非发射区域NEMA的第二层SL上的第一滤色器CF1、设置在第一滤色器CF1上并且与第一滤色器CF1重叠的第二滤色器CF2、以及设置在第二滤色器CF2上并且在第三方向DR3上与第二滤色器CF2重叠的第三滤色器CF3。在这种情况下，第一滤色器CF1可以设置和/或形成在发射区域EMA的第二层SL上。第一滤色器CF1可以具有与图8至图11的滤色器CF的配置相同的配置。
在非发射区域NEMA的第二层SL上彼此重叠的第一滤色器CF1、第二滤色器CF2和第三滤色器CF3允许不同颜色的光选择性地穿过。例如，第一滤色器CF1可以是配置成允许红光选择性地穿过的红色滤色器。第二滤色器CF2可以是配置成允许绿光选择性地穿过的绿色滤色器。第三滤色器CF3可以是配置成允许蓝光选择性地穿过的蓝色滤色器。换言之，在一个或多个实施方式中，光阻挡图案LBP可以设置成通过依次堆叠红色滤色器、绿色滤色器和蓝色滤色器而形成的结构的形式。在这种情况下，在像素区域PXA的非发射区域NEMA中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以用作用于阻挡光透射的光阻挡图案LBP。
基础层BSL可以设置和/或形成在光阻挡图案LBP和滤色器CF上。
基础层BSL可以由包括无机材料的无机层(或无机绝缘层)或包括有机材料的有机层(或有机绝缘层)形成。基础层BSL可以覆盖整个显示元件层DPL，并且防止水或湿气被从外部吸入包括发光元件LD和光转换图案LCP的显示元件层DPL中。在一个或多个实施方式中，基础层BSL可以是通过喷墨印刷方法设置在包括像素区域PXA的整个显示区域DA中的有机层，并且可以通过固化工艺固化，且因此用作显示装置DD的封装衬底(或薄膜封装层)和/或窗组件。
在一个或多个实施方式中，如图13中所示，第三层TL可以设置和/或形成在基础层BSL上。
第三层TL可以是用于减少或最小化入射到显示装置DD的显示表面上的外部光的反射的防反射膜(或低反射膜)。例如，第三层TL可以包括通过交替地堆叠由具有不同折射率的相应材料制成的层而形成的防反射膜。在这种情况下，每个层可以由包括有机材料的有机绝缘层形成，但是本公开不限于此。在一个或多个实施方式中，每个层可以由包括无机材料的无机绝缘层形成。
在前述实施方式中，第二层SL可以形成具有平坦表面的平坦化层，用于减轻由设置在其之下的组件形成的台阶差，并且可以设置在焊盘区域PDA、虚设像素区域DPXA和包括像素区域PXA的显示区域DA的整个表面上。第二层SL可以是部分打开的，使得设置在焊盘区域PDA中的焊盘PD中的每个可以暴露于外部。例如，第二层SL可以在焊盘区域PDA中包括焊盘开口，焊盘PD中的每个通过该焊盘开口暴露于外部。
在一个或多个实施方式中，可以使用喷墨印刷方法选择性地改变第一层FL的位置，使得第一层FL可以与第二层SL的焊盘开口间隔开并且完全被第二层SL覆盖。下面将参考图14A至图18进行与之相关的详细描述。
图14A和图14B是沿着图4A的线III-III’截取的示意性剖视图。
图14B示出了关于与焊盘PD电连接的连接器CL的图14A的实施方式的修改。
参考图14A和图14B的描述将集中于与上述实施方式的不同之处，以便避免冗余描述。在以下对图14A和图14B的实施方式的描述中未单独说明的组件与前述实施方式的组件一致。相同的参考标记将用于表示相同的组件，并且类似的参考标记将用于表示类似的组件。
参考图4A、图14A和图14B，多个焊盘(或焊盘电极)PD可以设置在非显示区域NDA的焊盘区域PDA中。焊盘PD中的每个可以设置和/或形成在设置在衬底SUB上的绝缘层中的至少一个绝缘层上。例如，每个焊盘PD可以设置和/或形成在包括在参考图8至图13描述的像素电路层PCL中的钝化层PSV上。在这种情况下，每个焊盘PD可以设置在与参考图8至图13描述的桥接图案BRP和第二电力线PL2的层相同的层上，并且可以具有与桥接图案BRP和第二电力线PL2的材料相同的材料。例如，每个焊盘PD可以通过与桥接图案BRP和第二电力线PL2的工艺相同的工艺形成。
过孔层VIA可以设置和/或形成在每个焊盘PD上。
过孔层VIA可以是部分打开的，使得每个焊盘PD的一部分可以在至少非显示区域NDA的一个区域中被暴露，例如在焊盘区域PDA中被暴露。例如，过孔层VIA可以部分地打开，以在焊盘区域PDA中包括暴露每个焊盘PD的一部分的第一焊盘开口OPN1。
在焊盘区域PDA中，第一绝缘层INS1可以设置和/或形成在包括第一焊盘开口OPN1的过孔层VIA上。第一绝缘层INS1可以是参考图8至图13描述的第一绝缘层INS1。第一绝缘层INS1可以是部分打开的，以暴露焊盘区域PDA中的每个焊盘PD。例如，第一绝缘层INS1可以是部分打开的，以在焊盘区域PDA中包括与过孔层VIA的第一焊盘开口OPN1对应的第二焊盘开口OPN2，使得每个焊盘PD的一部分可以被暴露。
第四绝缘层INS4可以设置和/或形成在包括第二焊盘开口OPN2的第一绝缘层INS1上。第四绝缘层INS4可以是参考图8至图13描述的第四绝缘层INS4。第四绝缘层INS4可以是部分打开的，以暴露焊盘区域PDA中的每个焊盘PD。例如，第四绝缘层INS4可以是部分打开的，以在焊盘区域PDA中包括与第一绝缘层INS1的第二焊盘开口OPN2对应的第二焊盘开口OPN2，使得每个焊盘PD的一部分可以被暴露。
第一封盖层CPL1可以设置和/或形成在包括第二焊盘开口OPN2的第四绝缘层INS4上。第一封盖层CPL1可以是参考图8至图13描述的第一封盖层CPL1。第一封盖层CPL1可以部分地打开，以暴露焊盘区域PDA中的每个焊盘PD。例如，第一封盖层CPL1可以部分地打开，以在焊盘区域PDA中包括与第四绝缘层INS4的第二焊盘开口OPN2对应的第二焊盘开口OPN2，使得每个焊盘PD的一部分可以被暴露。
第二封盖层CPL2可以设置和/或形成在包括第二焊盘开口OPN2的第一封盖层CPL1上。第二封盖层CPL2可以是参考图8至图13描述的第二封盖层CPL2。第二封盖层CPL2可以部分地打开，以暴露焊盘区域PDA中的每个焊盘PD。例如，第二封盖层CPL2可以部分地打开，以在焊盘区域PDA中包括与第一封盖层CPL1的第二焊盘开口OPN2对应的第二焊盘开口OPN2，使得每个焊盘PD的一部分可以被暴露。
第二层SL可以设置和/或形成在包括第二焊盘开口OPN2的第二封盖层CPL2上。第二层SL可以是参考图8至图13描述的第二层SL。第二层SL可以是部分打开的，以暴露焊盘区域PDA中的每个焊盘PD。例如，第二层SL可以是部分打开的，以在焊盘区域PDA中包括与第二封盖层CPL2的第二焊盘开口OPN2对应的第二焊盘开口OPN2，使得每个焊盘PD的一部分可以被暴露。
在焊盘区域PDA中，设置在每个焊盘PD上的组件的第一绝缘层INS1、第四绝缘层INS4、第一封盖层CPL1、第二封盖层CPL2和第二层SL可以通过在形成第二层SL之后执行蚀刻工艺来共同蚀刻。因此，第一绝缘层INS1、第四绝缘层INS4、第一封盖层CPL1、第二封盖层CPL2和第二层SL各自可以包括与过孔层VIA的第一焊盘开口OPN1对应的第二焊盘开口OPN2。
如图14B中所示，通过第一焊盘开口OPN1和第二焊盘开口OPN2暴露的每个焊盘PD可以通过连接器CL与驱动器(参考图4B的“DIC”)电连接，并且从驱动器DIC向像素PXL提供合适的信号(例如，设定或预定信号)和合适的电压(例如，设定或预定电压)。在一个或多个实施方式中，连接器CL可以由包括各向异性导电膜的导电粘合剂组件形成，但是本公开不限于此。
在一个或多个实施方式中，参考图8至图13描述的第一层FL可以不设置在焊盘区域PDA中。因为第一层FL不设置在焊盘区域PDA中，所以可以从根本上防止第一层FL通过形成第二焊盘开口OPN2的蚀刻工艺被暴露。因此，可以防止导致由于在蚀刻工艺期间使用的等离子体对第一层FL造成损害而可能发生的分离缺陷(例如，第一层FL的分层)。因此，可以提高显示装置DD的可靠性。
尽管在前述实施方式中，第一层FL已经被描述为不设置在焊盘区域PDA中，但是本公开不限于此。在一个或多个实施方式中，第一层FL可以设置在与暴露焊盘区域PDA的一个区域中的每个焊盘PD的第二焊盘开口OPN2间隔开的位置处，并且可以被第二层SL完全覆盖，使得可以防止第一层FL在蚀刻工艺期间暴露于外部。下面将参考图15进行与之相关的详细描述。
图15示意性地示出了图4A的焊盘区域PDA，并且是对应于图4A的线III-III’的剖视图。
除了设置有第一层FL的事实之外，图15中所示的焊盘区域PDA可以具有与图14A的焊盘区域PDA的结构(或配置)基本上相同或相似的结构(或配置)。
因此，针对图15的焊盘区域PDA，以下描述将集中于与前述实施方式的描述的不同之处，以避免冗余的说明。
参考图4A和图15，第一层FL可以设置和/或形成在第一封盖层CPL1上。第一层FL可以是参考图8至图13描述的第一层FL。第一层FL可以在焊盘区域PDA中部分地设置在第一封盖层CPL1上。例如，第一层FL可以设置和/或形成在焊盘区域PDA的第一封盖层CPL1上，并且与暴露每个焊盘PD的第二焊盘开口OPN2间隔开。在一个或多个实施方式中，第一层FL可以由可以通过喷墨印刷方法(以涂布方式)施加到目标部分的喷墨型材料制成。因此，第一层FL可以选择性地仅设置在焊盘区域PDA的至少一个区域中，使得第一层FL可以与暴露每个焊盘PD的第二焊盘开口OPN2间隔开。
第二封盖层CPL2可以设置和/或形成在第一层FL和第一封盖层CPL1上。第二封盖层CPL2可以设置在第一层FL上并覆盖第一层FL。例如，第二封盖层CPL2可以覆盖整个第一层FL。
第二层SL可以设置和/或形成在第二封盖层CPL2上。第二层SL可以设置在第二封盖层CPL2上，并且更可靠地覆盖设置在其之下的整个第一层FL。
在第二层SL形成之后，设置在每个焊盘PD上的第一绝缘层INS1、第四绝缘层INS4、第一封盖层CPL1、第二封盖层CPL2和第二层SL可以通过蚀刻工艺共同蚀刻，使得可以形成与过孔层VIA的第一焊盘开口OPN1对应的第二焊盘开口OPN2。例如，蚀刻工艺可以是干法蚀刻工艺。
第一层FL可以在预设条件下通过喷墨印刷方法通过先前工艺(例如，以涂布方式)部分地施加到焊盘区域PDA的第一封盖层CPL1(其中第一层FL与将通过后续工艺形成的第二焊盘开口OPN2间隔开)。因此，设置在第一层FL上的组件(例如，第二封盖层CPL2和第二层SL)中的一些可以通过前述干法蚀刻工艺被去除，使得当形成第二焊盘开口OPN2时，第一层FL可以完全被第二封盖层CPL2和第二层SL覆盖，而不是暴露于外部。在这种情况下，第一层FL可以不受在干法蚀刻工艺期间使用的等离子体的影响(或不暴露于该等离子体)，使得可以减少或最小化第一层FL的分离缺陷(例如，分层现象)和/或防止发生第一层FL的分离缺陷(例如，分层现象)，由此可以实现具有改进的可靠性的显示装置DD。
图16至图18是沿着图4A的线II-II’截取的示意性剖视图。
图16至图18示出了与第一层FL的位置有关的不同实施方式。例如，图16示出了一实施方式，在该实施方式中，第一层FL仅设置在包括像素区域PXA的显示区域DA中，并且不与最外面的堤部BNK的设置在虚设像素区域DPXA中的一部分(或者在虚设像素区域DPXA邻近显示区域DA设置的堤部)重叠。图17示出了其中第一层FL设置在其中布置有堤部BNK的整个显示区域DA和虚设像素区域DPXA两者中的实施方式。图18示出了其中第一层FL设置在整个所有的显示区域DA、虚设像素区域DPXA和焊盘区域PDA的设置有焊盘PD且没有设置堤部BNK的至少一个区域中的实施方式。例如，在图18的实施方式中，示出了第一层FL不与焊盘PD重叠的示例。
参考图16至图18的描述将集中于与上述实施方式的不同之处，以便避免冗余的描述。在以下对图16至图18的实施方式的描述中未单独说明的组件与前述实施方式的组件一致。相同的参考标记将用于表示相同的组件，并且类似的参考标记将用于表示类似的组件。
参考图4A和图16至图18，衬底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以包括其中设置有像素PXL的像素区域PXA。在像素区域PXA中，衬底SUB、像素电路层PCL和显示元件层DPL可以设置在像素区域PXA中。
非显示区域NDA可以包括虚设像素区域DPXA和焊盘区域PDA。虚设像素DPXL可以设置在虚设像素区域DPXA中。至少一个焊盘PD可以设置在焊盘区域PDA中。
在一个或多个实施方式中，包括在显示区域DA(或像素区域PXA)中的像素电路层PCL中的一些组件可以公共地设置在虚设像素区域DPXA和焊盘区域PDA中。例如，包括在显示区域DA(或像素区域PXA)中的像素电路层PCL中的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV和过孔层VIA可以公共地设置在虚设像素区域DPXA和焊盘区域PDA中。设置在焊盘区域PDA中的过孔层VIA可以包括暴露焊盘PD的第一焊盘开口OPN1。
在一个或多个实施方式中，包括在显示区域DA(或像素区域PXA)中的像素电路层PCL中的一些组件可以公共地设置在虚设像素区域DPXA和/或焊盘区域PDA中。例如，包括在显示区域DA(或像素区域PXA)中的显示元件层DPL中的第一绝缘层INS1、第四绝缘层INS4、第一封盖层CPL1、第二封盖层CPL2和第二层SL可以公共地设置在虚设像素区域DPXA和焊盘区域PDA中。设置在焊盘区域PDA中的第一绝缘层INS1、第四绝缘层INS4、第一封盖层CPL1、第二封盖层CPL2和第二层SL各自可以包括形成为暴露焊盘PD中的每个的第二焊盘开口OPN2。第二焊盘开口OPN2可以对应于第一焊盘开口OPN1。
在一个或多个实施方式中，包括在显示区域DA(或像素区域PXA)中的显示元件层DPL中的光阻挡图案LBP和堤部BNK可以设置在虚设像素区域DPXA中。
第一层FL可以在显示区域DA(或像素区域PXA)中设置在第一封盖层CPL1上。第一层FL可以通过喷墨印刷方法施加到第一封盖层CPL1上并通过固化工艺固化，使得其位置固定。
如图16中所示，第一层FL可以在显示区域DA(或像素区域PXA)中设置在整个第一封盖层CPL1上，使得第一层FL不与堤部BNK的设置在虚设像素区域DPXA中的一部分(或在最靠近显示区域DA的位置处设置在虚设像素区域DPXA中的堤部BNK)重叠。第一层FL可以仅设置在显示区域DA中，并且与焊盘区域PDA的第二焊盘开口OPN2间隔开足够的距离。
第一层FL可以在显示区域DA(或像素区域PXA)中被设置在其之上的第二封盖层CPL2和第二层SL完全覆盖，使得可以防止第一层FL在于焊盘区域PDA中形成第二焊盘开口OPN2的蚀刻工艺期间暴露于外部。因此，可以防止发生第一层FL的分离缺陷(例如，分层现象)。
在一个或多个实施方式中，如图17中所示，第一层FL可以在显示区域DA(或像素区域PXA)和虚设像素区域DPXA两者中设置在第一封盖层CPL1的整个表面上。例如，第一层FL可以从显示区域DA(或像素区域PXA)中的第一封盖层CPL1延伸到虚设像素区域DPXA中的第一封盖层CPL1。换言之，第一层FL可以仅设置在显示区域DA(或像素区域PXA)中的第一封盖层CPL1和虚设像素区域DPXA中的第一封盖层CPL1上，并且因此与焊盘区域PDA的第二焊盘开口OPN2间隔开足够的距离。第一层FL可以在虚设像素区域DPXA中被设置在其之上的第二封盖层CPL2和第二层SL完全覆盖，使得可以防止第一层FL在于焊盘区域PDA中形成第二焊盘开口OPN2的蚀刻工艺期间暴露于外部。因此，可以防止发生第一层FL的分离缺陷(例如，分层现象)。
在一个或多个实施方式中，如图18中所示，第一层FL可以在所有的焊盘区域PDA的至少一个区域、显示区域DA(或像素区域PXA)和虚设像素区域DPXA中设置在第一封盖层CPL1的整个表面上。例如，第一层FL可以经由虚设像素区域DPXA中的第一封盖层CPL1从显示区域DA中的第一封盖层CPL1延伸到焊盘区域PDA中的第一封盖层CPL1。换言之，第一层FL可以仅设置在显示区域DA(或像素区域PXA)中的第一封盖层CPL1、虚设像素区域DPXA中的第一封盖层CPL1、以及焊盘区域PDA的至少一个区域中的第一封盖层CPL1上，并且因此与焊盘区域PDA的第二焊盘开口OPN2间隔开足够的距离。第一层FL可以在焊盘区域PDA的至少一个区域中被设置在其之上的第二封盖层CPL2和第二层SL完全覆盖，并且可以与第二焊盘开口OPN2间隔开，使得可以防止第一层FL在于焊盘区域PDA中形成第二焊盘开口OPN2的蚀刻工艺期间暴露于外部。因此，可以防止发生第一层FL的分离缺陷(例如，分层现象)。
图19是示意性地示出图4A中所示的每个像素PXL的平面图。图20是沿着图19的线VI-VI’截取的示意性剖视图。图21是沿着图19的线VII-VII’截取的示意性剖视图。
除了像素电极PE和对准电极ALE之间的电连接形成在堤部BNK的第二开口OP2中的事实之外，图19至图21中所示的像素PXL可以具有与图7至图13中所示的像素PXL的配置基本上相同或相似的配置。
因此，为了避免冗余的说明，对图19至图21的像素PXL的描述将集中于与前述实施方式的描述的不同之处。
参考图4A和图19至图21，像素电极PE和对准电极ALE可以在像素PXL的非发射区域NEMA中彼此电连接。例如，第一像素电极PE1和第一对准电极ALE1可以通过堤部BNK的包括在非发射区域NEMA中的第二开口OP2(或电极分离区域)中的第一接触孔CH1彼此电连接和/或物理连接。第二像素电极PE2和第二对准电极ALE2可以通过堤部BNK的第二开口OP2中的第二接触孔CH2彼此电连接和/或物理连接。
第一接触孔CH1和第二接触孔CH2可以设置在堤部BNK的作为电极分离区域的第二开口OP2中，并且可以通过去除设置在对准电极ALE和像素电极PE之间的至少一个绝缘层的部分来形成。例如，第一接触孔CH1可以位于堤部BNK的第二开口OP2中，并且通过去除设置在第一对准电极ALE1和第一像素电极PE1之间的第一绝缘层INS1的一部分而形成。第一接触孔CH1可以在至少非发射区域NEMA中暴露第一对准电极ALE1的一个区域。第二接触孔CH2可以位于堤部BNK的第二开口OP2中，并且通过去除设置在第二对准电极ALE2和第二像素电极PE2之间的第一绝缘层INS1的一部分而形成。第二接触孔CH2可以在至少非发射区域NEMA中暴露第二对准电极ALE2的一个区域。
如果第一像素电极PE1和第一对准电极ALE1之间的电连接以及第二像素电极PE2和第二对准电极ALE2之间的电连接形成在堤部BNK的作为电极分离区域的第二开口OP2中(例如，如果第一像素电极PE1和第一对准电极ALE1在非发射区域NEMA中彼此电连接，并且第二像素电极PE2和第二对准电极ALE2在非发射区域NEMA中彼此电连接)，则设置在第一像素电极PE1和第一对准电极ALE1之间且设置在第二像素电极PE2和第二对准电极ALE2之间的第一绝缘层INS1可以在至少发射区域EMA中不打开，如图20中所示。因此，在至少发射区域EMA中，第一对准电极ALE1和第二对准电极ALE2可以被第一绝缘层INS1完全覆盖。
图22A至图22I是用于示意性地描述制造根据一个或多个实施方式的显示装置的方法的视图，并且是对应于图4A的线II-II’的示意性剖视图。
本文中，示出了根据剖视图顺序地执行制造显示装置DD的步骤的情况，但是在不改变本公开的范围的情况下，被示出为依次执行的一些步骤可以同步(例如同时)执行，可以改变步骤的顺序，可以跳过一些步骤，或者还可以在步骤之间包括另一步骤。
参考图22A至图22I的描述将集中于与上述实施方式的不同之处，以便避免冗余描述。
参考图4A、图7、图16和图22A，可以通过喷墨印刷方法将第一油墨INK1提供(或输入)到设置在像素PXL的由堤部BNK限定的发射区域EMA中的第四绝缘层INS4上。
可以设置喷墨头单元IJH，使得其喷嘴120设置在其上形成有像素电路层PCL、堤部图案BNKP、对准电极ALE、第一绝缘层INS1、堤部BNK、发光元件LD、第二绝缘层INS2、像素电极PE、第三绝缘层INS3和第四绝缘层INS4的衬底SUB之上。
喷墨头单元IJH可以包括印刷头110和位于印刷头110的下表面上的至少一个喷嘴120。印刷头110可以具有在一个方向上延伸的形状，但是本公开不限于此。印刷头110可以包括在印刷头110沿其延伸的方向上形成的内管130。喷嘴120可以联接到印刷头110的内管130。可以将包括溶剂SLV和在溶剂SLV中包括(或分散)的多个颜色转换颗粒QD的第一油墨INK1提供给内管130。第一油墨INK1可以沿着内管130流动，并且可以通过喷嘴120提供给由堤部BNK限定的发射区域EMA。第一油墨INK1可以通过喷嘴120提供到设置在发射区域EMA中的第四绝缘层INS4上。第一油墨INK1的提供速率可以响应于施加到喷嘴120的信号来调节。
在通过喷嘴120将第一油墨INK1提供到像素PXL的发射区域EMA的第四绝缘层INS4上之后，可以经由通过诸如热固化工艺或光固化工艺的固化工艺固化第一油墨INK1来形成包括颜色转换颗粒QD的颜色转换层CCL。颜色转换层CCL可以设置在第四绝缘层INS4上，并且在至少发射区域EMA中对应于发光元件LD。颜色转换层CCL可以仅设置在像素区域PXA(或显示区域DA)中，并且可以不设置在虚设像素区域DPXA和焊盘区域PDA中。这里，设置在焊盘区域PDA中的每个焊盘PD可以通过过孔层VIA的第一焊盘开口OPN1至少部分地暴露。每个暴露的焊盘PD的一部分可以被第一绝缘层INS1和第四绝缘层INS4覆盖。
参考图4A、图7、图16、图22A和图22B，可以通过化学气相沉积方法等在显示区域DA(或像素区域PXA)、虚设像素区域DPXA和焊盘区域PDA中形成第一封盖层CPL1。
第一封盖层CPL1可以在显示区域DA(或像素区域PXA)中形成在颜色转换层CCL和第四绝缘层INS4上，以及在虚设像素区域DPXA和焊盘区域PDA中的每个中形成在第四绝缘层INS4上。
第一封盖层CPL1可以是包括无机材料的无机层(或无机绝缘层)。例如，第一封盖层CPL1可以包括诸如氧化铝(AlOx)的金属氧化物、氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种。
参考图4A、图7、图16和图22A至图22C，可以通过喷墨印刷方法将第二油墨INK2施加到显示区域DA(或像素区域PXA)中的第一封盖层CPL1。例如，可以设置另一喷墨头单元IJH’，使得其喷嘴220以预定距离位于显示区域DA中的第一封盖层CPL1上方。此后，可以将第二油墨INK2(以涂布方式)施加到第一封盖层CPL1。喷墨头单元IJH’可以包括印刷头210和位于印刷头210的下表面上的喷嘴220。喷嘴220可以联接到印刷头210的内管230。第二油墨INK2可以提供给内管230。第二油墨INK2可以沿着内管230流动，并且可以通过喷嘴220施加到设置在显示区域DA中的第一封盖层CPL1。在一个或多个实施方式中，第二油墨INK2可以包括固体和溶剂。这里，固体可以包括树脂和中空二氧化硅颗粒。
在通过喷嘴220将第二油墨INK2提供到显示区域DA中的第一封盖层CPL1上之后，可以经由通过诸如热固化工艺或光固化工艺的固化工艺固化第二油墨INK2来形成由多孔有机层形成的第一层FL。第一层FL可以在至少显示区域DA中设置在第一封盖层CPL1的整个表面上。
第一层FL可以仅设置在显示区域DA中，并且可以不设置在虚设像素区域DPXA和焊盘区域PDA中。然而，本公开不限于此。在一个或多个实施方式中，喷墨头单元IJH’的喷嘴220的位置可以改变，使得作为第一层FL的基础材料的第二油墨INK2可以被施加到虚设像素区域DPXA的第一封盖层CPL1的一部分和焊盘区域PDA的第一封盖层CPL1的一部分中的每个。因此，第一层FL可以设置在虚设像素区域DPXA的一部分和/或焊盘区域PDA的一部分中。
通过前述工艺形成在显示区域DA(或像素区域PXA)中的第一封盖层CPL1上的第一层FL可以具有范围从0.1μm至5μm的厚度和范围从1.1至1.3的折射率，但是本公开不限于此。在一个或多个实施方式中，第一层FL可以具有范围从0.5μm至2.5μm的厚度。
参考图4A、图7、图16、图22A至图22D，可以通过化学气相沉积方法等在显示区域DA(或像素区域PXA)、虚设像素区域DPXA和焊盘区域PDA中形成第二封盖层CPL2。
第二封盖层CPL2可以在显示区域DA中形成在第一层FL(或像素区域PXA)上以及在虚设像素区域DPXA和焊盘区域PDA中的每个中形成在第一封盖层CPL1上。第一层FL可以在显示区域DA(或像素区域PXA)中被第二封盖层CPL2覆盖。
第二封盖层CPL2可以是包括无机材料的无机层(或无机绝缘层)。例如，第二封盖层CPL2可以包括诸如氧化铝(AlOx)的金属氧化物、氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种。
参考图4A、图7、图16、图22A至图22E，可以在显示区域DA(或像素区域PXA)、虚设像素区域DPXA和焊盘区域PDA中形成有机材料层SL’。有机材料层SL’可以由包括有机材料作为用于形成第二层SL的基础材料的有机层(或有机绝缘层)形成。例如，有机材料层SL’可以由透明有机材料制成。
有机材料层SL’可以在显示区域DA(或像素区域PXA)、虚设像素区域DPXA和焊盘区域PDA中的每个中形成在第二封盖层CPL2上，并且覆盖第二封盖层CPL2。有机材料层SL’可以形成为在整个显示区域DA(或像素区域PXA)、虚设像素区域DPXA和焊盘区域PDA中具有基本上平坦表面(或上表面)。
参考图4A、图7、图16和图22A至图22F，可以通过在掩模M设置在有机材料层SL’之上之后执行蚀刻工艺来形成第二层SL，第二层SL包括暴露焊盘区域PDA中的每个焊盘PD的第二焊盘开口OPN2。掩模M可以包括阻挡部分A和透射部分B。前述蚀刻工艺可以是干法蚀刻工艺。
如果在掩模M设置在有机材料层SL’之上之后执行干法蚀刻工艺，使得掩模M的透射部分B对应于过孔层VIA的第一焊盘开口OPN1，则有机材料层SL’、第二封盖层CPL2、第一封盖层CPL1、第四绝缘层INS4和第一绝缘层INS1可以被穿过透射部分B的等离子体共同蚀刻。因此，有机材料层SL’、第二封盖层CPL2、第一封盖层CPL1、第四绝缘层INS4和第一绝缘层INS1各自可以具有在至少焊盘区域PDA中暴露焊盘PD中的每个的至少一部分的第二焊盘开口OPN2。
通过前述蚀刻工艺蚀刻成包括第二焊盘开口OPN2的有机材料层SL’可以最终变成第二层SL。
在执行前述蚀刻工艺的同时，第一层FL可以设置在显示区域DA(或像素区域PXA)中，并且被设置在第一层FL之上的第二封盖层CPL2和第二层SL覆盖，使得可以防止第一层FL暴露于外部。因此，第一层FL可以不受在前述蚀刻工艺期间使用的等离子体的影响，使得可以防止发生第一层FL的分离缺陷(例如，分层现象)。
参考图4A、图7、图16和图22A至图22G，可以在具有平坦表面的第二层SL上形成光阻挡图案LBP。
光阻挡图案LBP可以在显示区域DA(或像素区域PXA)中形成在第二层SL的一个表面上以及在虚设像素区域DPXA中形成在第二层SL的一个表面上。光阻挡图案LBP可以不形成在焊盘区域PDA中，但是本公开不限于此。在一个或多个实施方式中，光阻挡图案LBP可以在其中光阻挡图案LBP不影响驱动器(参考图4B的“DIC”)和通过第二焊盘开口OPN2暴露的每个焊盘PD之间的电连接的范围内位于焊盘区域PDA的一个区域中。
参考图4A、图7、图16和图22A至图22H，可以在显示区域DA(或像素区域PXA)的发射区域EMA中形成滤色器CF。滤色器CF可以在发射区域EMA中形成在第二层SL的一个表面上，并且与光阻挡图案LBP部分地重叠。
滤色器CF可以对应于颜色转换层CCL，并与颜色转换层CCL一起形成光转换图案LCP。
参考图4A、图7、图16和图22A至图22I，可以通过喷墨印刷方法将第三油墨INK3施加到显示区域DA中的滤色器CF和光阻挡图案LBP。例如，可以设置另一喷墨头单元IJH”，使得其喷嘴320以预定距离位于显示区域DA中的滤色器CF和光阻挡图案LBP之上。此后，可以将第三油墨INK3(以涂布方式)施加到滤色器CF和光阻挡图案LBP。喷墨头单元IJH”可以包括印刷头310和位于印刷头310的下表面上的喷嘴320。喷嘴320可以联接到印刷头310的内管330。第三油墨INK3可以提供给内管330。第三油墨INK3可以沿着内管330流动，并且可以通过喷嘴320施加到滤色器CF和光阻挡图案LBP。
在通过喷嘴320将第三油墨INK3提供到显示区域DA中的滤色器CF和光阻挡图案LBP上之后，可以经由通过诸如热固化工艺或光固化工艺的固化工艺固化第三油墨INK3来形成基础层BSL。基础层BSL可以在显示区域DA中设置在光阻挡图案LBP和滤色器CF上。
在通过前述制造方法形成的显示装置DD中，第一层FL可以不形成在焊盘区域PDA中，使得可以从根本上防止第一层FL通过暴露每个焊盘PD的蚀刻工艺被暴露。因此，可以防止由于在蚀刻工艺期间使用的等离子体对第一层FL的损害而可能引起的分离缺陷的发生。因此，可以提高显示装置DD的可靠性。
图23是沿着图4A的线I-I’截取的示意性剖视图。
为了避免冗余的说明，图23的第一像素PXL1、第二像素PXL2和第三像素PXL3的描述将集中于与前述实施方式的描述的不同之处。在以下实施方式的描述中未单独说明的组件与前述实施方式的组件一致。相同的参考标记将用于表示相同的组件，并且类似的参考标记将用于表示类似的组件。
为了说明起见，图23仅示出了第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的一些组件。
参考图4A和图23，第一像素PXL1(或第一子像素)、第二像素PXL2(或第二子像素)和第三像素PXL3(或第三子像素)可以沿着一个方向布置。第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以具有与参考图7至图13描述的像素PXL的配置相同的配置。
衬底SUB的显示区域DA可以包括其中设置有第一像素PXL1的第一像素区域PXA1、其中设置有第二像素PXL2的第二像素区域PXA2、以及其中设置有第三像素PXL3的第三像素区域PXA3。在一个或多个实施方式中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，并且第三像素PXL3可以是蓝色像素。然而，本公开不限于此。在一个或多个实施方式中，第二像素PXL2可以是红色像素，第一像素PXL1可以是绿色像素，并且第三像素PXL3可以是蓝色像素。替代地，在一个或多个实施方式中，第三像素PXL3可以是红色像素，第一像素PXL1可以是绿色像素，并且第二像素PXL2可以是蓝色像素。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括发射区域EMA。此外，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括与相应像素PXL的发射区域EMA相邻的非发射区域NEMA。堤部BNK可以设置在非发射区域NEMA中。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括衬底SUB、像素电路层PCL和显示元件层DPL。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的像素电路层PCL可以包括设置在衬底SUB上的缓冲层BFL、设置在缓冲层BFL上的至少一个晶体管T、设置在晶体管T上的钝化层PSV、以及设置在钝化层PSV上的过孔层VIA。晶体管T可以是第二晶体管T2。
第一像素PXL1的显示元件层DPL可以包括第一堤部图案BNKP1和第二堤部图案BNKP2、第一对准电极ALE1和第二对准电极ALE2、第一绝缘层INS1、堤部BNK、第二绝缘层INS2、至少一个发光元件LD、第三绝缘层INS3、第一像素电极PE1和第二像素电极PE2、以及第四绝缘层INS4。此外，第一像素PXL1的显示元件层DPL可以包括第一颜色转换层CCL1、第一封盖层CPL1、第一层FL、第二封盖层CPL2、第二层SL、第一滤色器CF1、光阻挡图案LBP和基础层BSL。
第一颜色转换层CCL1可以通过喷墨印刷方法提供(或输入)到第一像素PXL1的由堤部BNK限定的发射区域EMA。第一颜色转换层CCL1可以包括用于将从发光元件LD发射的光转换为红光的第一颜色转换颗粒QD1。例如，第一颜色转换颗粒QD1可以是红色量子点。第一滤色器CF1可以是红色滤色器。
第二像素PXL2的显示元件层DPL可以包括第一堤部图案BNKP1和第二堤部图案BNKP2、第一对准电极ALE1和第二对准电极ALE2、第一绝缘层INS1、堤部BNK、第二绝缘层INS2、至少一个发光元件LD、第三绝缘层INS3、第一像素电极PE1和第二像素电极PE2、以及第四绝缘层INS4。此外，第二像素PXL2的显示元件层DPL可以包括第二颜色转换层CCL2、第一封盖层CPL1、第一层FL、第二封盖层CPL2、第二层SL、第二滤色器CF2、光阻挡图案LBP和基础层BSL。
第二颜色转换层CCL2可以通过喷墨印刷方法提供(或输入)到第二像素PXL2的由堤部BNK限定的发射区域EMA。第二颜色转换层CCL2可以包括用于将从发光元件LD发射的光转换为绿光的第二颜色转换颗粒QD2。例如，第二颜色转换颗粒QD2可以是绿色量子点。第二滤色器CF2可以是绿色滤色器。
第三像素PXL3的显示元件层DPL可以包括第一堤部图案BNKP1和第二堤部图案BNKP2、第一对准电极ALE1和第二对准电极ALE2、第一绝缘层INS1、堤部BNK、第二绝缘层INS2、至少一个发光元件LD、第三绝缘层INS3、第一像素电极PE1和第二像素电极PE2、以及第四绝缘层INS4。此外，第三像素PXL3的显示元件层DPL可以包括第三颜色转换层CCL3、第一封盖层CPL1、第一层FL、第二封盖层CPL2、第二层SL、第三滤色器CF3、光阻挡图案LBP和基础层BSL。
第三颜色转换层CCL3可以通过喷墨印刷方法提供(或输入)到第三像素PXL3的由堤部BNK限定的发射区域EMA。第三颜色转换层CCL3可以包括用于将从发光元件LD发射的光转换为蓝光的第三颜色转换颗粒QD3。例如，第三颜色转换颗粒QD3可以是蓝色量子点。在一个或多个实施方式中，第三像素PXL3可以包括包含光散射颗粒的光散射层，代替包含第三颜色转换颗粒QD3的第三颜色转换层CCL3。第三滤色器CF3可以是蓝色滤色器。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的第一封盖层CPL1可以设置在相应像素PXL的颜色转换层CCL以及堤部BNK上的第四绝缘层INS4上。在一个或多个实施方式中，第一封盖层CPL1可以公共地提供给第一像素PXL1、第二像素PXL2和第三像素PXL3。换言之，第一封盖层CPL1可以是提供给相邻的像素PXL的公共层。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的第一层FL可以设置在第一封盖层CPL1上。第一层FL可以公共地提供给第一像素PXL1、第二像素PXL2和第三像素PXL3。换言之，第一层FL可以是提供给相邻的像素PXL的公共层。第一层FL可以通过喷墨印刷方法施加到第一封盖层CPL1的整个表面并通过固化工艺固化。换言之，第一层FL可以使用折射率的差异将从第一颜色转换层CCL1、第二颜色转换层CCL2和第三颜色转换层CCL3中的每个发射的光的丢失部分的路径的方向改变到前向方向(或显示装置DD的图像显示方向)，从而提高前向光输出亮度。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的第二封盖层CPL2可以设置在第一层FL的整个表面上。第二封盖层CPL2可以公共地提供给第一像素PXL1、第二像素PXL2和第三像素PXL3。换言之，第二封盖层CPL2可以是提供给相邻的像素PXL的公共层。第二封盖层CPL2可以设置在第一层FL上并覆盖第一层FL以保护第一层FL。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的第二层SL可以设置在第二封盖层CPL2的整个表面上。第二层SL可以公共地提供给第一像素PXL1、第二像素PXL2和第三像素PXL3。换言之，第二层SL可以是提供给相邻的像素PXL的公共层。第二层SL可以设置在第二封盖层CPL2上并覆盖的第二封盖层CPL2，其中第二封盖层CPL2覆盖第一层FL，从而在制造工艺期间更可靠地保护第一层FL。
在根据一个或多个实施方式的显示装置和制造该显示装置的方法中，第一层可以仅在特定区域中选择性地形成，使得可以防止在形成第二层的焊盘开口(例如，暴露焊盘的一部分的开口)的工艺期间第一层暴露于外部。
因此，可以防止在前述工艺期间发生第一层的分离缺陷(或分层现象)。因此，可以提供具有提高的可靠性的显示装置和制造该显示装置的方法。
本公开的效果、方面和特征不受前述内容限制，并且本文中预期其它各种效果、方面和特征。
虽然上面已经描述了各种实施方式，但是本领域中的技术人员将理解的是，在不背离本公开的范围的情况下，各种修改、添加和替换是可能的。
因此，本说明书中公开的实施方式仅用于说明的目的，而不是限制本公开的技术范围。本公开的范围可以由所附权利要求及其等同物来限定。
Claims (20)
1.一种显示装置，包括：
衬底，包括显示区域和非显示区域，所述显示区域包括像素区域，所述非显示区域包括焊盘区域并位于所述显示区域的至少一侧处；
像素，在所述像素区域中，所述像素包括发射区域和非发射区域，至少一个发光元件位于所述发射区域中，所述非发射区域与所述发射区域相邻；
焊盘，在所述焊盘区域中，所述焊盘电连接到所述像素；
第一层，在所述像素区域处在所述发光元件上；以及
第二层，在所述像素区域和所述焊盘区域中，所述第二层包括暴露所述焊盘的至少一部分的焊盘开口，
其中，所述第一层包括包含中空颗粒的有机层，以及
其中，所述第一层与所述焊盘开口间隔开并被所述第二层覆盖。
2.根据权利要求1所述的显示装置，其中，所述像素包括：
堤部，在所述非发射区域中，所述堤部包括对应于所述发射区域的第一开口和与所述第一开口间隔开的第二开口；
所述发光元件，在所述第一开口中；
第一电极和第二电极，在至少所述发射区域中，并且电连接到所述发光元件；
颜色转换层，在所述第一电极和所述第二电极上，所述颜色转换层位于所述发射区域处并对应于所述发光元件，所述颜色转换层包括颜色转换颗粒；以及
滤色器，在所述第二层上并对应于所述颜色转换层。
3.根据权利要求2所述的显示装置，
其中，所述第一层在所述颜色转换层上，并且包括配置成再循环从所述发光元件发射的并且不与所述颜色转换层反应的光的所述有机层，以及
其中，所述第二层在所述第一层上，并且包括具有平坦表面的有机层。
4.根据权利要求3所述的显示装置，其中，所述第一层不在所述焊盘区域中。
5.根据权利要求3所述的显示装置，其中，所述第一层从所述像素区域延伸到所述焊盘区域的一个区域。
6.根据权利要求3所述的显示装置，
其中，所述非显示区域还包括在所述显示区域和所述焊盘区域之间的虚设像素区域，以及
其中，所述堤部的一部分在所述虚设像素区域中。
7.根据权利要求6所述的显示装置，其中，所述第一层从所述像素区域延伸到所述虚设像素区域。
8.根据权利要求6所述的显示装置，还包括：
第一封盖层，在所述颜色转换层和所述第一层之间；以及
第二封盖层，在所述第一层和所述第二层之间。
9.根据权利要求8所述的显示装置，其中，所述第一封盖层和所述第二封盖层位于所述像素区域、所述虚设像素区域和所述焊盘区域中。
10.根据权利要求9所述的显示装置，其中，所述第一封盖层和所述第二封盖层中的每个包括无机层。
11.根据权利要求10所述的显示装置，其中，所述第一封盖层和所述第二封盖层在所述焊盘区域中部分地开口，使得所述焊盘的通过所述第二层的所述焊盘开口暴露的所述至少一部分被暴露。
12.根据权利要求8所述的显示装置，还包括在所述第二层上的基础层，
其中，所述基础层包括窗组件。
13.根据权利要求12所述的显示装置，还包括在所述基础层上的第三层，
其中，所述第三层包括低反射膜。
14.根据权利要求12所述的显示装置，其中，所述像素还包括在所述第二层和所述基础层之间的光阻挡图案，所述光阻挡图案对应于所述非发射区域。
15.根据权利要求14所述的显示装置，其中，所述光阻挡图案包括黑矩阵。
16.根据权利要求14所述的显示装置，
其中，所述光阻挡图案包括在所述第二层的一个表面上的第一滤色器、第二滤色器和第三滤色器，以及
其中，所述第一滤色器、所述第二滤色器和所述第三滤色器包括各自不同的滤色器材料。
17.一种显示装置，包括：
衬底，包括显示区域和非显示区域，所述显示区域包括像素区域，所述像素区域包括发射区域和非发射区域，并且所述非显示区域包括虚设像素区域和焊盘区域，并且所述非显示区域位于所述显示区域的至少一侧处；
像素电路层，在所述像素区域中并且包括至少一个晶体管；
焊盘，在所述焊盘区域中并且电连接到像素；
堤部，在所述像素电路层上，所述堤部对应于所述非发射区域；
至少一个发光元件，在所述像素电路层上，所述发光元件对应于所述发射区域并且电连接到所述晶体管；
第一电极和第二电极，在至少所述发射区域中并且电连接到所述发光元件；
颜色转换层，在所述第一电极和所述第二电极上，所述颜色转换层位于所述发射区域中并对应于所述发光元件，所述颜色转换层包括颜色转换颗粒；
第一封盖层，在所述显示区域、所述虚设像素区域和所述焊盘区域中，所述第一封盖层在所述显示区域中直接在所述颜色转换层上；
第一层，在所述显示区域中并直接在所述第一封盖层上；
第二封盖层，在所述显示区域、所述虚设像素区域和所述焊盘区域中，所述第二封盖层直接在所述第一层上或直接在所述第一封盖层上；
第二层，在所述显示区域、所述虚设像素区域和所述焊盘区域中在所述第二封盖层上，所述第二层包括暴露所述焊盘的至少一部分的焊盘开口；以及
滤色器，在所述第二层上并对应于所述发射区域，
其中，所述第一层与所述焊盘开口间隔开并被所述第二层覆盖。
18.根据权利要求17所述的显示装置，
其中，所述第一层在所述颜色转换层上，并且包括配置成再循环从所述发光元件发射的并且不与所述颜色转换层反应的光的有机层，以及
其中，所述第二层在所述第一层上，并且包括具有平坦表面的有机层。
19.根据权利要求18所述的显示装置，其中，所述第一层不设置在所述焊盘区域中。
20.一种制造显示装置的方法，包括：
制备衬底，所述衬底包括显示区域和非显示区域，所述显示区域包括发射区域和非发射区域，所述非显示区域包括焊盘区域；
在所述显示区域中在所述衬底上形成包括至少一个晶体管的像素电路层，并在所述非显示区域中在所述衬底上形成焊盘；
在所述非发射区域中在所述像素电路层上形成堤部；
在所述发射区域中在所述像素电路层上设置电连接到所述晶体管的发光元件；
形成电连接到所述发光元件的第一电极和第二电极；
在所述第一电极和所述第二电极上形成包括颜色转换颗粒的颜色转换层；
在所述颜色转换层和所述堤部上形成第一封盖层；
在所述颜色转换层上的所述第一封盖层上形成第一层；
在所述第一层和所述第一封盖层上形成第二封盖层；以及
在所述第二封盖层上形成第二层，所述第二层包括暴露所述焊盘的至少一部分的焊盘开口，
其中，所述第一层与所述焊盘开口间隔开并被所述第二层覆盖。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2021-0104714 | 2021-08-09 | ||
| KR1020210104714A KR20230023111A (ko) | 2021-08-09 | 2021-08-09 | 표시 장치 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115707313A true CN115707313A (zh) | 2023-02-17 |
Family
ID=81851170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210853589.4A Pending CN115707313A (zh) | 2021-08-09 | 2022-07-11 | 显示装置和制造该显示装置的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230041748A1 (zh) |
| EP (1) | EP4135031A1 (zh) |
| KR (1) | KR20230023111A (zh) |
| CN (1) | CN115707313A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220165983A1 (en) * | 2020-11-20 | 2022-05-26 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220156719A (ko) * | 2021-05-18 | 2022-11-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102624297B1 (ko) * | 2018-10-02 | 2024-01-15 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210054117A (ko) * | 2019-11-04 | 2021-05-13 | 삼성디스플레이 주식회사 | 표시패널 및 이를 포함하는 표시장치 |
-
2021
- 2021-08-09 KR KR1020210104714A patent/KR20230023111A/ko unknown
-
2022
- 2022-03-24 US US17/703,490 patent/US20230041748A1/en active Pending
- 2022-05-27 EP EP22175931.9A patent/EP4135031A1/en active Pending
- 2022-07-11 CN CN202210853589.4A patent/CN115707313A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220165983A1 (en) * | 2020-11-20 | 2022-05-26 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230023111A (ko) | 2023-02-17 |
| EP4135031A1 (en) | 2023-02-15 |
| US20230041748A1 (en) | 2023-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP4135031A1 (en) | Display device and method of fabricating the same | |
| US20230005898A1 (en) | Pixel and display device including the same | |
| KR20220143225A (ko) | 화소 및 이를 구비한 표시 장치 | |
| US20230187583A1 (en) | Pixel, display device including the same, and method of fabricating the display device | |
| CN115707288A (zh) | 显示设备 | |
| EP4102562A1 (en) | Display device and method of fabricating the same | |
| EP4258353A1 (en) | Pixel, display device having the same, and method of fabricating the display device | |
| US11961844B2 (en) | Pixel and display device including the same | |
| US20220367433A1 (en) | Display device and method of fabricating the same | |
| US20240072103A1 (en) | Display device and method of fabricating the same | |
| US20240014351A1 (en) | Display device and method of fabricating the same | |
| EP4333057A1 (en) | Display device and method of fabricating the same | |
| US20230028194A1 (en) | Display device | |
| US20240038956A1 (en) | Pixel and display device including the same | |
| KR20240002279A (ko) | 표시 장치 | |
| KR20230104411A (ko) | 표시 장치 및 그의 제조 방법 | |
| KR20230091246A (ko) | 표시 장치 및 그의 제조 방법 | |
| KR20220166692A (ko) | 표시 장치 및 그의 제조 방법 | |
| KR20230146186A (ko) | 화소 및 이를 포함한 표시 장치 | |
| CN115377140A (zh) | 显示设备及其制造方法 | |
| CN116581138A (zh) | 显示装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |