CN116018014A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN116018014A
CN116018014A CN202211280662.XA CN202211280662A CN116018014A CN 116018014 A CN116018014 A CN 116018014A CN 202211280662 A CN202211280662 A CN 202211280662A CN 116018014 A CN116018014 A CN 116018014A
Authority
CN
China
Prior art keywords
layer
light emitting
pattern
pixel
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211280662.XA
Other languages
English (en)
Inventor
金是广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116018014A publication Critical patent/CN116018014A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置及其制造方法，所述显示装置包括：像素，设置在基底的显示区域中并且包括发射区域和非发射区域。像素包括：发光元件，设置在发射区域中并且包括在延伸方向上彼此面对的第一端和第二端；第一像素电极，电连接到发光元件的第一端；第二像素电极，电连接到发光元件的第二端；绝缘图案，设置在发光元件上以暴露第一端和第二端，并且包括接触发光元件的第一表面和在基底的厚度方向上面对第一表面的第二表面；以及涂层，设置在第一像素电极和第二像素电极上并且包括平坦表面。涂层不接触绝缘图案。

Description

显示装置及其制造方法
本申请要求于2021年10月20日在韩国知识产权局提交的第10-2021-0140535号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开涉及一种显示装置及其制造方法。
背景技术
最近，随着对信息显示的兴趣的增加，对显示装置的研究和开发持续地进行。
发明内容
已经试图提供一种可以改善可靠性的显示装置及其制造方法而做出了该公开。
另外，已经试图提供一种显示装置及其制造方法而做出了该公开，该显示装置及其制造方法可以通过减少掩模的数量而具有相对简单的制造工艺并且可以降低制造成本。
公开的实施例提供了一种显示装置。显示装置可以包括设置在基底的显示区域中并且包括发射区域和非发射区域的像素。像素可以包括：发光元件，设置在发射区域中并且包括在发光元件的延伸方向上彼此面对的第一端和第二端；第一像素电极，电连接到发光元件的第一端；第二像素电极，电连接到发光元件的第二端；绝缘图案，设置在发光元件上以暴露第一端和第二端，绝缘图案包括接触发光元件的第一表面和在基底的厚度方向上面对第一表面的第二表面；以及涂层，设置在第一像素电极和第二像素电极上并且包括平坦表面。涂层可以不接触绝缘图案。
涂层可以包括有机膜。
涂层可以包括丙烯酰基类树脂、聚酰亚胺类树脂和硅氧烷类树脂中的至少一种。
第一像素电极和第二像素电极中的每个可以接触绝缘图案的侧表面。
涂层的平坦表面与第一像素电极和第二像素电极中的每个的至少一个区域可以共线。
第一像素电极和第二像素电极可以设置在同一层，第一像素电极和第二像素电极可以包括相同的材料，并且第一像素电极和第二像素电极可以关于绝缘图案彼此间隔开。
涂层可以位于发射区域中。
像素还可以包括位于绝缘图案的第二表面上的第一图案，并且第一图案可以接触绝缘图案的第二表面。
第一图案可以不接触涂层。
绝缘图案可以被第一图案、第一像素电极和第二像素电极以及发光元件围绕。
像素还可以包括：堤，位于非发射区域中并且包括与发射区域对应的第一开口和与第一开口间隔开的第二开口；以及第二图案，设置在堤上。
第一图案和第二图案可以包括相同的材料。
像素还可以包括：光转换图案，位于涂层上以与发射区域对应；以及光阻挡图案，在非发射区域中位于堤上。
光转换图案可以包括：颜色转换层，位于涂层上并且将从发光元件发射的第一颜色的光转换为第二颜色的光；以及滤色器，位于颜色转换层上以与颜色转换层对应。
涂层可以在基底的厚度方向上设置在发光元件与颜色转换层之间。
像素还可以包括：像素电路层，包括电连接到发光元件的至少一个晶体管和至少一条电力线；第一堤图案和第二堤图案，设置在像素电路层上并且至少在发射区域中彼此间隔开；第一对准电极，位于第一堤图案上并且电连接到至少一个晶体管；以及第二对准电极，位于第二堤图案上并且电连接到至少一条电力线。
公开的另一实施例提供了一种显示装置，所述显示装置可以包括设置在基底的显示区域中并且包括发射区域和非发射区域的像素。像素可以包括：至少一个晶体管和至少一条电力线，设置在基底上；过孔层，设置在至少一个晶体管和至少一条电力线上；第一对准电极和第二对准电极，设置在过孔层上并且彼此间隔开；绝缘层，设置在第一对准电极和第二对准电极上；发光元件，在第一对准电极与第二对准电极之间设置在绝缘层上并且包括在延伸方向上的第一端和第二端；绝缘图案，位于发光元件的上部处；第一像素电极，电连接到第一对准电极和发光元件的第一端；第二像素电极，电连接到第二对准电极和发光元件的第二端；涂层，位于第一像素电极和第二像素电极上并且具有平坦表面；以及颜色转换层，设置在涂层上并设置在发射区域中以与发光元件对应。涂层可以不接触绝缘图案并且包括有机膜。
公开的另一实施例提供了一种显示装置的制造方法。该方法可以包括在基底上形成包括发射区域和非发射区域的至少一个像素。形成至少一个像素的步骤可以包括以下步骤：在基底上形成彼此间隔开的第一对准电极和第二对准电极；在第一对准电极和第二对准电极上形成第一绝缘层；在第一绝缘层上形成堤，以与非发射区域对应；使发光元件在第一对准电极与第二对准电极之间在第一绝缘层上对准；在发光元件上顺序地施用第一材料层和第二材料层，使用第一掩模执行光刻工艺以去除第二材料层的一部分从而形成与发光元件对应的第一图案和与堤对应的第二图案，并且部分地暴露第一材料层；使用第一图案和第二图案作为第二掩模执行干灰化工艺，以去除所暴露的第一材料层，并且形成位于第一图案和第二图案下方的第二绝缘层；在第一图案和第二图案以及第一绝缘层上涂覆导电层，并且在导电层上涂覆第三材料层；使用第三掩模执行光刻工艺以去除第三材料层的一部分从而形成涂层，并且暴露导电层的一部分；以及去除所暴露的导电层的所述一部分以形成彼此间隔开的第一像素电极和第二像素电极，并且暴露第二绝缘层上的第一图案。
涂层可以包括丙烯酰基类树脂、聚酰亚胺类树脂和硅氧烷类树脂中的至少一种。
形成至少一个像素的步骤还可以包括：在形成第一像素电极和第二像素电极之后，在涂层的上部处形成颜色转换层。
根据公开的实施例，可以能够提供一种显示装置及其制造方法，该显示装置及其制造方法可以通过在同一工艺中形成第一像素电极和第二像素电极经由减少掩模的数量而具有相对简单的制造工艺同时降低制造成本。
根据公开的实施例，通过在发光元件与颜色转换层之间设置涂层以使从发光元件产生的热向颜色转换层的传输最小化从而防止颜色转换层的劣化，可以能够改善颜色转换层的可靠性。
根据公开的实施例，可以能够提供一种具有改善的光输出效率的显示装置及其制造方法。
根据公开的实施例的效果不受以上所示的内容的限制，并且其他各种效果包括在说明书中。
附图说明
图1示出了根据公开的实施例的发光元件的示意性透视图。
图2示出了图1的发光元件的示意性剖视图。
图3示出了根据公开的实施例的显示装置的示意性俯视图。
图4示出了包括在图3中所示的像素的构成元件之间的电连接关系的示意电路图。
图5示出了图3中所示的像素的示意性俯视图。
图6示出了沿着图5的线I-I’截取的示意性剖视图。
图7示出了图6的部分EA的示意性放大剖视图。
图8至图10示出了沿着图5的线Ⅱ-Ⅱ’截取的示意性剖视图。
图11至图23示出了用于示意性地解释图7的像素的显示元件层的制造方法的剖视图。
图24示出了根据另一实施例的图23的显示元件层的制造方法的示意性剖视图。
具体实施方式
现在将在下文中参照其中示出了实施例的附图更充分地描述公开。然而，本公开可以以不同的形式实施，并且不应被解释为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域的技术人员充分传达公开的范围。
在描述每个附图时，同样的附图标记用于同样的元件。在附图中，为了公开的清楚，结构的尺寸可以被夸大并示出。诸如第一、第二等的术语将仅用来区分各种构成元件，并且不应被解释为限制这些构成元件。例如，在不脱离公开的范围的情况下，第一构成元件可以被称为第二构成元件，类似地，第二构成元件可以被称为第一构成元件。
在该申请中，应理解的是，诸如“包括”、“包含”、“具有”和“构造”的术语指示存在该申请中描述的特征、数量、步骤、操作、构成元件、部件(部分)和/或它们的组合，但是不排除存在或添加一个或更多个其他特征、数量、步骤、操作、构成元件、部件(部分)和/或它们的组合的可能性。
将理解的是，当诸如层、膜、区域、区或基底的元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在居间元件。在该申请中，当层、膜、区域、区、板等的元件被称为形成“在”另一元件“上”时，方向不限于上方向，而是包括横向方向或下方向。相反，当层、膜、区域、区、板等的元件被称为“在”另一元件“下方”时，该层、膜、区域、区、板等的元件可以直接在另一元件下方，或者可以存在居间元件。
将理解的是，在该申请中，当将一个构成元件(例如，第一构成元件)描述为(功能地或通信地)“与”另一构成元件(例如，第二构成元件)“结合或连接”/“结合或连接到”所述另一构成元件(例如，第二构成元件)时，所述一个构成元件可以与所述另一构成元件直接结合或连接/直接结合或连接到所述另一构成元件，或者可以(例如，通过第三构成元件)与所述另一构成元件结合或连接/结合或连接到所述另一构成元件。相反，将理解的是，当将一个构成元件(例如，第一构成元件)描述为与另一构成元件(例如，第二构成元件)“直接结合或连接”/“直接结合或连接到”所述另一构成元件(例如，第二构成元件)时，在所述一个构成元件与所述另一构成元件之间可以不存在其他构成元件(例如，第三构成元件)。此外，连接可以是电连接和/或物理连接。
在下面的描述中，除非上下文清楚地仅指示单数，否则单数形式将包括复数形式。
术语“叠置”或其变型意指第一物体可以在第二物体上方或下方或侧面，反之亦然。另外，术语“叠置”可以包括层叠、堆叠、面或面向、在……之上延伸、覆盖或部分覆盖或者如本领域普通技术人员将领会和理解的任何其他合适的术语。
术语“面对(面向)”和其变型意指第一元件可以直接地或间接地与第二元件相对。在其中第三元件插入第一元件与第二元件之间的情况下，第一元件和第二元件尽管仍然彼此面对但是可以被理解为彼此间接相对。
当元件被描述为“不与”另一元件“叠置”或采用类似描述时，这可以包括元件彼此间隔开、彼此偏移或彼此分开或者如本领域普通技术人员将领会和理解的任何其它合适的术语。
在说明书和权利要求书中，术语“和/或”出于其意思和解释的目的而旨在包括术语“和”以及“或”的任何组合。例如，“A和/或B”可以被理解为意指“A、B或者A和B”。术语“和”以及“或”可以以合取含义或析取含义使用，并且可以被理解为等同于“和/或”。
在说明书和权利要求书中，短语“……中的至少一个(种/者)”出于其意思和解释的目的而旨在包括“选自……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意指“A、B或者A和B”。
考虑到正在被谈及的测量以及与具体量的测量有关的误差(即，测量系统的局限性)，如在这里使用的“约(大约)”或“近似”包括所陈述的值并且意指在如由本领域普通技术人员确定的具体值的可接受偏差范围内。例如，“约(大约)”可以意指在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
除非另有定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非在这里如此明确定义，否则术语(诸如在通用字典中定义的术语)应当被解释为具有与它们在相关领域的上下文中的含义一致的含义，而将不以理想化或者过于形式化的意义来解释。
图1示出了根据公开的实施例的发光元件LD的示意性透视图，图2示出了图1的发光元件LD的示意性剖视图。
在实施例中，发光元件LD的类型和/或形状不限于图1和图2中所示的实施例。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以实现为其中第一半导体层11、活性层12和第二半导体层13彼此顺序地堆叠的堆叠发光体(或堆叠图案)。
发光元件LD可以被设置(布置)为具有在一方向上延伸的形状。在发光元件LD的延伸方向是长度方向的情况下，发光元件LD沿着长度方向可以包括第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个可以位于发光元件LD的第一端EP1上，第一半导体层11和第二半导体层13中的另一个可以位于发光元件LD的第二端EP2上。例如，第二半导体层13可以位于发光元件LD的第一端EP1上，第一半导体层11可以位于对应的发光元件LD的第二端EP2上。
发光元件LD可以以各种形状设置。作为示例，发光元件LD可以如图1中所示的具有在长度方向上长(或纵横比大于1)的杆状形状、条状形状或柱状形状。作为另一示例，发光元件LD可以具有在长度方向上短(或纵横比小于1)的杆状形状、条状形状或柱状形状。作为另一示例，发光元件LD可以具有纵横比为1的杆状形状、条状形状或柱状形状。
例如，发光元件LD可以包括以具有纳米级(或纳米)至微米级(或微米)的直径D和/或长度L的超小尺寸制造的发光二极管(LED)。
在发光元件LD在长度方向上长(即，纵横比大于1)的情况下，发光元件LD的直径D可以为约0.5μm至约6μm，其长度L可以为约1μm至约10μm。然而，发光元件LD的直径D和长度L不限于此，发光元件LD的尺寸可以被改变为使得发光元件LD满足发光元件LD可以应用到其的照明装置或自发光显示装置的要求(或设计条件)。
例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种的半导体材料，并且可以是掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，包括在第一半导体层11中的材料不限于此，第一半导体层11可以由各种材料制成。第一半导体层11可以包括沿着发光元件LD的长度方向接触活性层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件LD的一端(或下端)。
活性层12可以设置在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。例如，在活性层12由多量子阱结构形成的情况下，活性层12可以具有其中可以周期性地且重复地堆叠有以单元构成的势垒层(未示出)、应变增强层和阱层的结构。由于应变增强层具有比势垒层的晶格常数小的晶格常数，因此应变增强层可以进一步增强施加到阱层的应变(例如，压缩应变)。然而，活性层12的结构不限于上述实施例。
活性层12可以发射具有约400nm至约900nm的波长的光，并且可以具有双异质结构。在实施例中，掺杂有导电掺杂剂的盖层(未示出)可以沿着发光元件LD的长度方向形成在活性层12上方和/或下方。例如，盖层可以形成为AlGaN层或InAlGaN层。在一些实施例中，可以使用诸如AlGaN和InAlGaN的材料来形成活性层12，另外，各种材料可以形成活性层12。活性层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
在将一电压或更高电压的电场施加到发光元件LD的各个端的情况下，发光元件LD在电子-空穴对可以在活性层12中结合的同时发射光。通过使用该原理控制发光元件LD的光发射，除了显示装置的像素之外，发光元件LD还可以用作用于各种发光装置的光源(或发光源)。
第二半导体层13可以设置在活性层12的第二表面上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg、Zn、Ca、Sr和Ba的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，包括在第二半导体层13中的材料不限于此，第二半导体层13可以由各种材料形成。第二半导体层13沿着发光元件LD的长度方向可以包括接触活性层12的第二表面的下表面和暴露于外部的上表面。这里，第二半导体层13的上表面可以是发光元件LD的另一端(或上端)。
在实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的长度方向上具有彼此不同的厚度。例如，沿着发光元件LD的长度方向，第一半导体层11可以具有比第二半导体层13的厚度相对厚的厚度。因此，发光元件LD的活性层12可以被设置为比第一半导体层11的下表面靠近第二半导体层13的上表面。
示出了第一半导体层11和第二半导体层13中的每个形成为一个层，但是公开不限于此。在实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括至少一个层(例如盖层和/或拉伸应变势垒减小(TSBR)层)。TSBR层可以是设置在具有不同晶格结构的半导体层之间且用作减小晶格常数的差异的缓冲件的应变减小层。TSBR层可以由诸如p-GaInP、p-AlInP或p-AlGaInP的p型半导体层形成，但是不限于此。
在一些实施例中，除了上述第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的接触电极(在下文中称为“第一接触电极”)(未示出)。在另一实施例中，可以进一步包括设置在第一半导体层11的一端上的另一接触电极(未示出，在下文中称为“第二接触电极”)。
第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但是公开不限于此。在一些实施例中，第一接触电极和第二接触电极可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。例如，第一接触电极和第二接触电极可以包括其中单独或组合使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其氧化物或合金的不透明金属，但是不限于此。在一些实施例中，第一接触电极和第二接触电极可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnOX)、氧化铟镓锌(IGZO)和/或氧化铟锡锌(ITZO)的透明导电氧化物。这里，氧化锌(ZnOX)可以是氧化锌(ZnO)。
包括在第一接触电极和第二接触电极中的材料可以彼此相同或不同。第一接触电极和第二接触电极可以是基本上透明或半透明的。因此，由发光元件LD产生的光可以透射穿过第一接触电极和第二接触电极中的每个以输出到发光元件LD的外部。在一些实施例中，在由发光元件LD产生的光不透射穿过第一接触电极和第二接触电极并且穿过除了发光元件LD的各个端之外的区域排出到外部的情况下，第一接触电极和第二接触电极可以包括不透明金属。
在实施例中，发光元件LD还可以包括绝缘膜14(或绝缘层)。然而，在一些实施例中，可以省略绝缘膜14，或者绝缘膜14可以被设置为仅覆盖第一半导体层11、活性层12和第二半导体层13中的一些。
绝缘膜14可以防止在活性层12接触除第一半导体层11和第二半导体层13之外的导电材料的情况下可能发生的电短路。绝缘膜14可以使发光元件LD的表面缺陷最少化，以改善发光元件LD的寿命和发光效率。在多个发光元件LD紧密设置的情况下，绝缘膜14可以防止发光元件LD之间可能发生的不期望的短路。只要可以防止活性层12与外部导电材料引起的短路，就不限制是否设置绝缘膜14。
绝缘膜14可以以完全地围绕包括第一半导体层11、活性层12和第二半导体层13的发光堆叠结构的外周表面的形式设置。
在上述实施例中，描述了其中绝缘膜14完全地围绕第一半导体层11、活性层12和第二半导体层13的外周表面的结构，但是公开不限于此。在一些实施例中，在发光元件LD包括第一接触电极的情况下，绝缘膜14可以完全地围绕第一半导体层11、活性层12、第二半导体层13和第一接触电极中的每个的外周表面。根据另一实施例，绝缘膜14可以不完全地围绕第一接触电极的外周表面，或者可以仅围绕第一接触电极的外周表面的一部分并且可以不围绕第一接触电极的外周表面的剩余部分。在一些实施例中，在第一接触电极设置在发光元件LD的另一端(或上端)处并且第二接触电极设置在发光元件LD的一端(或下端)处的情况下，绝缘膜14可以暴露第一接触电极和第二接触电极中的每个的至少一个区域。
绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、氧化钛锶(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、氧化锌(ZnO)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、铝基有机无机复合聚合物膜(alucone polymer film)、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和氮化钒(VN)中的至少一种，但是公开不限于此，可以使用具有绝缘性质的各种材料作为绝缘膜14的材料。
绝缘膜14可以以单层的形式设置或以包括双层的多层的形式设置。例如，在绝缘膜14被构造为包括顺序地堆叠在彼此上的第一绝缘层和第二绝缘层的双层的情况下，第一绝缘层和第二绝缘层可以由不同的材料(或物质)制成，并且可以通过不同的工艺形成。在一些实施例中，第一绝缘层和第二绝缘层可以包括相同的材料而通过连续工艺形成。
在一些实施例中，发光元件LD可以以具有核-壳结构的发光图案实现。上述第一半导体层11可以位于核(即，发光元件LD的中间(或中心))处，活性层12可以围绕第一半导体层11的外周表面，第二半导体层13可以设置和/或形成为围绕活性层12。发光元件LD还可以包括围绕第二半导体层13的至少一侧的接触电极(未示出)。在一些实施例中，发光元件LD还可以包括设置在具有核-壳结构的发光图案的外周表面处的绝缘膜14，绝缘膜14包括透明绝缘材料。以具有核-壳结构的发光图案实现的发光元件LD可以通过生长方法制造。
上述发光元件LD可以用作用于各种显示装置的发光源(或光源)。发光元件LD可以通过表面处理工艺制造。例如，在发光元件LD与流体溶液(或溶剂)混合并被供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)的情况下，可以对每个发光元件LD进行表面处理，使得发光元件LD可以均匀地喷射而在溶液中不会不均匀地聚集。
包括上述发光元件LD的发光单元(或发光装置)可以用在需要显示装置和光源的各种类型的电子装置中。例如，在多个发光元件LD设置在显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在需要光源的其他类型的电子装置(诸如照明装置)。
图3示出了根据公开的实施例的显示装置的示意性俯视图。
在图3中，为了方便起见，基于其中可以显示图像的显示区域DA简要地示出显示装置的结构。
在显示装置是其中显示表面应用于其至少一个表面的显示装置(诸如智能电话、电视、平板PC、移动电话、图像电话、电子书阅读器、台式PC、膝上型PC、笔记本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗装置、相机或可穿戴装置)的情况下，公开可以应用于此。
参照图1至图3，显示装置可以包括基底SUB、设置在基底SUB上并分别包括至少一个发光元件LD的像素PXL、设置在基底SUB上并驱动像素PXL的驱动器以及连接像素PXL和驱动器的布线部分。
显示装置可以根据驱动发光元件LD的方法被分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置被实现为有源矩阵型显示装置的情况下，像素PXL中的每个可以包括用于控制供应到发光元件LD的电流量的驱动晶体管、用于向驱动晶体管传输数据信号的开关晶体管等。
显示装置可以以各种形状设置，作为示例，显示装置可以以具有彼此平行的两对边的矩形板形状设置，但是不限于此。在显示装置以矩形板形状设置的情况下，两对边中的一对边可以被设置为比另一对边长。为了便于描述，示出了显示装置具有矩形板形状，矩形板形状具有一对长边和一对短边，长边的延伸方向被指示为第二方向DR2，短边的延伸方向被指示为第一方向DR1。在以矩形板形状设置的显示装置中，其中一条长边和一条短边接触(或交汇)的角部分可以具有圆形(倒圆)形状，但是不限于此。
基底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是其中可以设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中可以设置有用于驱动像素PXL的驱动器以及用于使驱动器和像素PXL连接的布线部分的一部分的区域。为了更好地理解和易于描述，图3中仅示出了一个像素PXL，但是多个像素PXL可以基本上设置在基底SUB的显示区域DA中。
非显示区域NDA可以被设置为与显示区域DA相邻。非显示区域NDA可以设置在显示区域DA的一侧或更多侧处。例如，非显示区域NDA可以围绕显示区域DA的周边(或边缘)。非显示区域NDA可以设置有连接到像素PXL的布线部分和用于驱动像素PXL的驱动器。
布线部分可以电连接驱动器和像素PXL。布线部分可以向每个像素PXL提供信号，并且可以是连接到每个像素PXL的信号线(例如，连接到扫描线、数据线、发光控制线等的扇出线)。在一些实施例中，为了实时补偿每个像素PXL的电特性的变化，布线部分可以包括连接到与每个像素PXL连接的信号线(例如，连接到控制线、感测线等)的扇出线。布线部分可以包括向每个像素PXL提供电压并连接到与每个像素PXL连接的电力线的扇出线。
基底SUB可以包括透明绝缘材料以透射光。基底SUB可以是刚性基底或柔性基底。
基底SUB的区域可以被设置为其中可以设置有像素PXL的显示区域DA，基底SUB的剩余区域可以被设置为非显示区域NDA。例如，基底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中可以设置有相应像素PXL的像素区域，非显示区域NDA设置在显示区域DA周围(或与显示区域DA相邻)。
像素PXL中的每个可以在基底SUB上设置在显示区域DA中。在实施例中，像素PXL可以以条带布置结构或
Figure BDA0003897827380000121
布置结构布置在显示区域DA中，但是实施例不限于此。
每个像素PXL可以包括由对应的扫描信号和数据信号驱动的至少一个发光元件LD。发光元件LD可以具有小到纳米级(或纳米)至微米级(或微米)的尺寸，并且可以并联连接到与其相邻设置的发光元件，但是实施例不限于此。发光元件LD可以形成每个像素PXL的光源。
每个像素PXL可以包括由信号(例如，扫描信号、数据信号等)和/或电源(例如，第一驱动电源和第二驱动电源)驱动的至少一个光源(例如，图1和图2中所示的发光元件LD)。然而，在实施例中，可以用作每个像素PXL的光源的发光元件LD的类型不限于此。
驱动器可以通过布线部分向每个像素PXL供应信号和电源，从而控制像素PXL的驱动。
图4示出了包括在图3中所示的像素PXL中的构成元件之间的电连接关系的示意电路图。
例如，图4示出了包括在可以被设置为有源矩阵型显示装置的像素PXL中的构成元件之间的电连接关系。然而，包括在可以应用于实施例的像素PXL中的构成元件的电连接关系不限于此。
参照图1至图4，像素PXL可以包括产生具有与数据信号对应的亮度的光的发光单元EMU(或发光层)。像素PXL还可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
在一些实施例中，发光单元EMU可以包括并联连接在第一电力线PL1与第二电力线PL2之间的发光元件LD，第一电力线PL1可以连接到第一驱动电源VDD以接收第一驱动电源VDD的电压，第二电力线PL2可以连接到第二驱动电源VSS以接收第二驱动电源VSS的电压。例如，发光单元EMU可以包括第一像素电极PE1、第二像素电极PE2和发光元件LD，第一像素电极PE1经由像素电路PXC和第一电力线PL1连接到第一驱动电源VDD，第二像素电极PE2通过第二电力线PL2连接到第二驱动电源VSS，发光元件LD在第一像素电极PE1与第二像素电极PE2之间在同一方向上并联连接。在实施例中，第一像素电极PE1可以是阳极，第二像素电极PE2可以是阴极。
包括在发光单元EMU中的发光元件LD中的每个可以包括通过第一像素电极PE1连接到第一驱动电源VDD的一端和通过第二像素电极PE2连接到第二驱动电源VSS的另一端。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以被设定为高电位电源，第二驱动电源VSS可以被设定为低电位电源。在像素PXL的发光时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以被设定为等于或高于发光元件LD的阈值电压。
如上所述，在被供应有不同电源的电压的第一像素电极PE1与第二像素电极PE2之间在同一方向(例如，正向方向)上并联连接的各个发光元件LD可以形成各个有效光源。
发光单元EMU的发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧周期期间，与像素电路PXC的对应帧数据的灰度值对应的驱动电流可以被供应到发光单元EMU。供应到发光单元EMU的驱动电流可以被分流以在发光元件LD中的每个中流动。因此，当每个发光元件LD发射具有与在其中流动的电流对应的亮度的光时，发光单元EMU可以发射具有与驱动电流对应的亮度的光。
在上述实施例中，尽管已经描述了其中发光元件LD的两端可以在同一方向上连接在第一驱动电源VDD与第二驱动电源VSS之间的结构，但是公开不限于此。在一些实施例中，除了形成各个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源(例如，反向发光元件LDr)。反向发光元件LDr可以与形成有效光源的发光元件LD一起并联连接在第一像素电极PE1与第二像素电极PE2之间，但是可以在相对于发光元件LD的相反方向上连接在第一像素电极PE1与第二像素电极PE2之间。即使在第一像素电极PE1与第二像素电极PE2之间施加驱动电压(例如，正向方向上的驱动电压)的情况下，反向发光元件LDr也可以保持禁用状态，因此电流基本上不会在反向发光元件LDr中流动。
像素电路PXC可以连接到像素PXL的扫描线Si和数据线Dj。像素电路PXC可以连接到像素PXL的控制线CLi和感测线SENj。例如，在像素PXL被设置为显示区域DA的第i行和第j列的情况下，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线(在下文中，称为“扫描线”)Si、第j数据线(在下文中，称为“数据线”)Dj、第i控制线(在下文中，称为“控制线”)CLi和第j感测线(在下文中，称为“感测线”)SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是用于控制施加到发光单元EMU的驱动电流的驱动晶体管，并且可以连接在第一驱动电源VDD与发光单元EMU之间。具体地，第一晶体管T1的第一端子可以通过第一电力线PL1连接到第一驱动电源VDD，第一晶体管T1的第二端子可以连接到第二节点N2，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以根据施加到第一节点N1的电压来控制从第一驱动电源VDD通过第二节点N2施加到发光单元EMU的驱动电流的量。在实施例中，第一晶体管T1的第一端子可以是漏电极，第一晶体管T1的第二端子可以是源电极，但是公开不限于此。在一些实施例中，其第一端子可以是源电极，其第二端子可以是漏电极。
第二晶体管T2可以是响应于扫描信号选择像素PXL并激活像素PXL的开关晶体管，并且可以连接在数据线Dj与第一节点N1之间。第二晶体管T2的第一端子可以连接到数据线Dj，第二晶体管T2的第二端子可以连接到第一节点N1，第二晶体管T2的栅电极可以连接到扫描线Si。第二晶体管T2的第一端子和第二端子可以是不同的端子，例如，在第一端子是漏电极的情况下，第二端子可以是源电极。
在从扫描线Si供应具有栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管T2可以导通以使数据线Dj和第一节点N1电连接。第一节点N1可以是第二晶体管T2的第二端子可以连接到第一晶体管T1的栅电极所处的点，第二晶体管T2可以向第一晶体管T1的栅电极传输数据信号。
第三晶体管T3使第一晶体管T1连接到感测线SENj，使得第三晶体管T3可以通过感测线SENj获得感测信号，并且可以通过使用感测信号检测除了第一晶体管T1的阈值电压之外的像素PXL的特性。关于像素PXL的特性的信息可以被用来转换图像数据，从而可以补偿像素PXL之间的特性差异。第三晶体管T3的第二端子可以连接到第一晶体管T1的第二端子，第三晶体管T3的第一端子可以连接到感测线SENj，第三晶体管T3的栅电极可以连接到控制线CLi。第三晶体管T3的第一端子可以连接到初始化电源。第三晶体管T3可以是能够使第二节点N2初始化的初始化晶体管，在从控制线CLi供应感测控制信号的情况下，第三晶体管T3可以导通以使初始化电源的电压传输到第二节点N2。因此，存储电容器Cst的连接到第二节点N2的第二存储电极可以被初始化。
存储电容器Cst的第一存储电极可以连接到第一节点N1，存储电容器Cst的第二存储电极可以连接到第二节点N2。在帧周期期间，存储电容器Cst可以充电有与供应到第一节点N1的数据信号对应的数据电压。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的差对应的电压。
在图4中，示出了其中构造发光单元EMU的发光元件LD全部并联连接的实施例，但是公开不限于此。在一些实施例中，发光单元EMU可以包括至少一个串联级，至少一个串联级包括彼此并联连接的发光元件LD。例如，发光单元EMU可以具有串联/并联混合结构。
图5示出了图3中所示的像素PXL的俯视图。
在图5中，为了便于描述，省略了电连接到发光元件LD的晶体管和电连接到晶体管的信号线。
在图5中，为了更好地理解并便于描述，平面图中的水平方向被表示为第一方向DR1，平面图中的竖直方向被表示为第二方向DR2。
在图5中，不仅在图5中示出了包括在像素PXL中的构成元件，而且将其中可以设置(或定位)有构成元件的区域统称为像素PXL。
参照图1至图5，像素PXL可以位于设置在基底SUB中的像素区域PXA中。像素区域PXA可以包括发射区域EMA和非发射区域NEMA。
像素PXL可以包括位于非发射区域NEMA中的堤BNK和位于发射区域EMA中的发光元件LD。
堤BNK可以是限定(或划分)像素PXL的像素区域PXA(或发射区域EMA)和与其相邻的像素PXL中的每个的结构，并且例如可以是像素限定膜。
在实施例中，堤BNK可以是限定每个发射区域EMA的像素限定膜或坝结构，在向像素PXL供应(或注入)发光元件LD的工艺中在每个发射区域EMA中应该供应有发光元件LD。例如，像素PXL的发射区域EMA可以由堤BNK划分，使得包括目标量和/或类型的发光元件LD的混合溶液(例如，墨)可以被供应到(或注入到)发射区域EMA。堤BNK可以是最终限定每个发射区域EMA的像素限定膜，在向像素PXL供应颜色转换层(未示出)的工艺期间颜色转换层将被供应到每个发射区域EMA。
在一些实施例中，堤BNK可以包括至少一种光阻挡材料和/或至少一种反射材料(或散射材料)，以防止在像素PXL和与其相邻的像素PXL之间发生光泄漏。在一些实施例中，堤BNK可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但是不限于此。根据另一实施例，反射材料层可以单独设置和/或形成在堤BNK上，以进一步改善从像素PXL发射的光的效率。
堤BNK的至少一个表面可以经表面处理以具有疏水性。例如，在使发光元件LD对准之前，可以通过等离子体对堤BNK进行表面处理以具有疏水性，但是公开不限于此。
堤BNK可以包括在像素区域PXA中暴露位于其下方的组件的至少一个开口OP。例如，堤BNK可以包括在像素区域PXA中暴露位于堤BNK下方的组件的第一开口OP1和第二开口OP2。在实施例中，像素PXL的发射区域EMA和堤BNK的第一开口OP1可以彼此对应。
在像素区域PXA中，第二开口OP2可以被定位为与第一开口OP1间隔开，并且可以被定位为与像素区域PXA的一侧(例如，上侧)相邻。在实施例中，第二开口OP2可以是其中至少一个对准电极ALE与设置在沿第二方向DR2相邻的像素PXL中的至少一个对准电极ALE分离的电极分离区域。
像素PXL可以包括设置在至少发射区域EMA中的像素电极PE、电连接到像素电极PE的发光元件LD以及设置在与像素电极PE对应的位置处的堤图案BNKP和对准电极ALE。例如，像素PXL可以包括可以设置在发射区域EMA中的第一像素电极PE1和第二像素电极PE2、发光元件LD、第一对准电极ALE1和第二对准电极ALE2以及第一堤图案BNKP1和第二堤图案BNKP2。像素电极PE和/或对准电极ALE的数量、形状、尺寸和布置可以根据像素PXL(特别是发光单元EMU)的结构而不同地改变。
在实施例中，堤图案BNKP、对准电极ALE、发光元件LD和像素电极PE可以基于其上可以设置有像素PXL的基底SUB的表面顺序地设置，但是公开不限于此。在一些实施例中，构成像素PXL(或发光单元EMU)(或发光部件)的电极图案的位置和形成顺序可以不同地改变。稍后将参照图6至图10描述像素PXL的堆叠结构。
堤图案BNKP可以设置在发射区域EMA中，可以在发射区域EMA中在第一方向DR1上彼此间隔开，并且可以分别沿着第二方向DR2延伸。
每个堤图案BNKP(也称为“壁图案”、“突出图案”或“支撑图案”)可以在发射区域EMA中具有均匀的宽度。作为示例，第一堤图案BNKP1和第二堤图案BNKP2中的每个可以具有在平面图中沿着在发射区域EMA内延伸的方向具有恒定宽度的条状形状，但是公开不限于此。第一堤图案BNKP1和第二堤图案BNKP2可以在延伸方向上具有不均匀的宽度，并且可以在延伸方向上具有至少两种不同的宽度。
堤图案BNKP可以是支撑第一对准电极ALE1和第二对准电极ALE2中的每个以改变第一对准电极ALE1和第二对准电极ALE2中的每个的表面轮廓(或形状)的支撑构件，以便在显示装置的图像显示方向上引导从发光元件LD发射的光。
堤图案BNKP可以具有相同的宽度或不同的宽度。例如，第一堤图案BNKP1和第二堤图案BNKP2可以在发射区域EMA中在第一方向DR1上具有相同的宽度或不同的宽度。
第一堤图案BNKP1和第二堤图案BNKP2中的每个可以在发射区域EMA中与至少一个对准电极ALE部分地叠置。例如，第一堤图案BNKP1可以位于第一对准电极ALE1下方以与第一对准电极ALE1的区域叠置，第二堤图案BNKP2可以位于第二对准电极ALE2下方以与第二对准电极ALE2的区域叠置。
由于堤图案BNKP可以在发射区域EMA中设置在对准电极ALE中的每个的区域下方，因此对准电极ALE中的每个的区域可以在其中可以形成有堤图案BNKP的区域中在像素PXL的上方向上突出。因此，壁图案可以形成为与发光元件LD相邻。例如，壁图案可以形成在发射区域EMA中，以面对发光元件LD的第一端EP1和第二端EP2。
在实施例中，在堤图案BNKP和/或对准电极ALE包括反射材料的情况下，可以在发光元件LD周围形成反射壁结构。因此，由于从发光元件LD发射的光可以在像素PXL的上方向(例如，显示装置的图像显示方向)上定向，因此可以进一步改善像素PXL的光效率。
对准电极ALE可以位于发射区域EMA中，可以在发射区域EMA中沿着第一方向DR1彼此间隔开，并且可以分别在第二方向DR2上延伸。对准电极ALE可以从堤BNK的第二开口OP2被部分地去除，以与在第二方向DR2上相邻像素PXL的对准电极ALE分离。
在实施例中，对准电极ALE可以包括被布置为在第一方向DR1上彼此间隔开的第一对准电极ALE1(或第一对准布线)和第二对准电极ALE2(或第二对准布线)。
在显示装置的制造工艺期间，在像素区域PXA(或发射区域EMA)中供应发光元件LD并使发光元件LD对准之后，第一对准电极ALE1和第二对准电极ALE2中的至少一个可以在堤BNK的第二开口OP2(或电极分离区域)中与另一个电极(例如，被设置到在第二方向DR2上相邻的相邻像素PXL中的每个的对准电极ALE)分离。例如，第一对准电极ALE1的一端可以在堤BNK的第二开口OP2内与在第二方向DR2上位于对应像素PXL上方的像素PXL的第一对准电极ALE1分离。
第一对准电极ALE1可以通过第一接触部分CNT1电连接到参照图4描述的第一晶体管T1，第二对准电极ALE2可以通过第二接触部分CNT2电连接到参照图4描述的第二电力线PL2。
第一接触部分CNT1可以通过去除位于第一对准电极ALE1与第一晶体管T1之间的至少一个绝缘层的一部分来形成，第二接触部分CNT2可以通过去除位于第二对准电极ALE2与第二电力线PL2之间的至少一个绝缘层的一部分来形成。第一接触部分CNT1和第二接触部分CNT2可以位于非发射区域NEMA中以与堤BNK叠置，但是不限于此。在一些实施例中，第一接触部分CNT1和第二接触部分CNT2可以位于堤BNK的可以作为电极分离区域的第二开口OP2中，或者可以位于发射区域EMA中。
第一对准电极ALE1可以在发射区域EMA中位于第一堤图案BNKP1上以与第一堤图案BNKP1叠置。第二对准电极ALE2可以在发射区域EMA中位于第二堤图案BNKP2上以与第二堤图案BNKP2叠置。如上所述，第一对准电极ALE1和第二对准电极ALE2中的每个可以设置和/或形成在对应的堤图案BNKP上，以具有与设置在其下方的堤图案BNKP的形状对应的表面轮廓。因此，从发光元件LD发射的光可以被第一对准电极ALE1和第二对准电极ALE2中的每个反射，以进一步在显示装置的图像显示方向上行进。堤图案BNKP和对准电极ALE可以用作通过在期望的方向上引导从发光元件LD发射的光来改善显示装置的光效率的反射构件。因此，可以改善每个像素PXL中的发光元件LD的光输出效率。
在发光元件LD的对准步骤中，第一对准电极ALE1和第二对准电极ALE2中的每个可以从位于非显示区域NDA中的对准垫(未示出)接收信号(或对准信号)。例如，第一对准电极ALE1可以从第一对准垫接收第一对准信号(或第一对准电压)，第二对准电极ALE2可以从第二对准垫接收第二对准信号(或第二对准电压)。上述第一对准信号和第二对准信号可以是具有电压差和/或相位差的信号，使得发光元件LD可以在第一对准电极ALE1与第二对准电极ALE2之间对准。第一对准信号和第二对准信号中的至少一个可以是AC信号，但是公开不限于此。
每个对准电极ALE可以被设置为具有沿着第二方向DR2具有恒定宽度的条状形状，但是不限于此。在一些实施例中，每个对准电极ALE在堤BNK的作为非发射区域NEMA和/或电极分离区域的第二开口OP2中可以具有或可以不具有弯曲部分，并且其在除了发射区域EMA之外的剩余区域中的形状和/或尺寸没有特别限制并且可以被不同地改变。
至少两个发光元件LD可以在发射区域EMA(或像素区域PXA)中对准和/或设置在发射区域EMA(或像素区域PXA)中。在一些实施例中，在发射区域EMA(或像素区域PXA)中对准和/或设置的发光元件LD的数量可以不同地改变。
发光元件LD可以设置在第一对准电极ALE1与第二对准电极ALE2之间。发光元件LD中的每个可以是参照图1和图2描述的发光元件LD。发光元件LD中的每个可以包括在延伸方向上彼此面对的第一端EP1(或一端)和第二端EP2(或另一端)。在实施例中，包括p型半导体层的第二半导体层13可以位于第一端EP1处，包括n型半导体层的第一半导体层11可以位于第二端EP2处。发光元件LD可以在第一对准电极ALE1与第二对准电极ALE2之间彼此并联连接。
发光元件LD可以被设置为彼此间隔开，并且可以基本上彼此平行地对准。发光元件LD可以彼此间隔开的距离不受特别限制。在一些实施例中，多个发光元件LD可以彼此相邻地设置以形成组，而其他发光元件LD可以以彼此间隔开一距离的状态下分组，并且可以具有不均匀的密度且也可以在一方向上对准。
发光元件LD中的每个可以发射彩色光和/或白光。发光元件LD中的每个可以在第一对准电极ALE1与第二对准电极ALE2之间对准，使得其长度方向与第一方向DR1平行。在一些实施例中，发光元件LD中的至少一些可以在第一对准电极ALE1与第二对准电极ALE2之间以不完全与第一方向DR1平行地对准。例如，发光元件LD中的一些可以在第一对准电极ALE1与第二对准电极ALE2之间以在第一方向DR1上倾斜地对准。发光元件LD可以以喷射(或分散)在溶液中的形式提供，并且可以注入(或供应)到像素区域PXA(或发射区域EMA)中。
发光元件LD可以通过包括喷墨印刷方法和狭缝涂覆方法的各种方法注入(或供应)到像素区域PXA(或发射区域EMA)中。例如，发光元件LD可以与挥发性溶剂混合并通过喷墨印刷方法或狭缝涂覆方法注入(或供应)到像素区域PXA中。在施加与第一对准电极ALE1和第二对准电极ALE2中的每个对应的对准信号的情况下，可以在第一对准电极ALE1与第二对准电极ALE2之间形成电场。因此，发光元件LD可以在第一对准电极ALE1与第二对准电极ALE2之间对准。在发光元件LD对准之后，通过使溶剂挥发或通过另一方法消除溶剂，发光元件LD可以在第一对准电极ALE1与第二对准电极ALE2之间稳定地对准。
发光元件LD中的每个可以是使用具有无机晶体结构的材料的超小发光二极管(例如，具有小至纳米级(或纳米)或微米级(微米)的尺寸)。例如，发光元件LD中的每个可以是参照图1和图2描述的发光元件LD。
像素电极PE(或电极)可以设置在发射区域EMA中，并且可以分别设置在与至少一个对准电极ALE和至少一个发光元件LD对应的位置处。例如，每个像素电极PE可以形成在每个对准电极ALE和对应的发光元件LD上，以便与每个对准电极ALE和对应的发光元件LD叠置而电连接到发光元件LD。
第一像素电极PE1(“第一电极”或“阳极”)可以形成在发光元件LD中的每个的第一端EP1和第一对准电极ALE1上，以电连接到发光元件LD中的每个的第一端EP1。第一像素电极PE1可以在发射区域EMA中与第一对准电极ALE1直接接触，以电连接和/或物理连接到第一对准电极ALE1，第一对准电极ALE1通过去除位于第一像素电极PE1与第一对准电极ALE1之间的至少一个绝缘层的一部分而暴露。已经描述了第一像素电极PE1和第一对准电极ALE1的连接点(或接触点)位于发射区域EMA中，但是公开不限于此。在一些实施例中，第一像素电极PE1和第一对准电极ALE1的连接点(或接触点)可以位于作为电极分离区域的非发射区域NEMA(例如，堤BNK的第二开口OP2)中。
第一像素电极PE1可以具有沿着第二方向DR2延伸的条状形状，但是不限于此。在一些实施例中，第一像素电极PE1的形状可以在其中第一像素电极PE1稳定地电连接和/或物理连接到发光元件LD的第一端EP1的范围内被不同地改变。考虑到与设置在第一像素电极PE1下方的第一对准电极ALE1的连接关系，第一像素电极PE1的形状可以被不同地改变。
第二像素电极PE2(“第二电极”或“阴极”)可以形成在发光元件LD中的每个的第二端EP2和第二对准电极ALE2上，以电连接到发光元件LD中的每个的第二端EP2。第二像素电极PE2可以在发射区域EMA中与第二对准电极ALE2直接接触，以电连接和/或物理连接到第二对准电极ALE2，第二对准电极ALE2通过去除位于第二像素电极PE2与第二对准电极ALE2之间的至少一个绝缘层的一部分而暴露，。第二像素电极PE2与第二对准电极ALE2之间的连接点(或接触点)可以位于发射区域EMA或非发射区域NEMA中。
第二像素电极PE2可以具有沿着第二方向DR2延伸的条状形状，但是不限于此。在一些实施例中，第二像素电极PE2的形状可以在其中第二像素电极PE2稳定地电连接和物理连接到发光元件LD的第二端EP2的范围内被不同地改变。考虑到与设置在第二像素电极PE2下方的第二对准电极ALE2的连接关系，第二像素电极PE2的形状可以被不同地改变。
在实施例中，像素PXL还可以包括图案部分MAP。图案部分MAP可以包括第一图案MAP1和第二图案MAP2。
第一图案MAP1可以位于发射区域EMA中，并且可以与发光元件LD的至少一个区域叠置。第二图案MAP2可以位于至少非发射区域NEMA中，并且可以与堤BNK叠置。
第一图案MAP1和第二图案MAP2可以是包含无机材料的无机膜(或无机绝缘膜)。作为示例，第一图案MAP1和第二图案MAP2可以包括氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种。然而，第一图案MAP1和第二图案MAP2的材料不限于上述实施例。例如，第一图案MAP1和第二图案MAP2可以由透明导电氧化物(诸如氧化铟锡(ITO)和氧化铟锌(IZO))、金属等制成。在实施例中，第一图案MAP1和第二图案MAP2可以通过在可以与第一像素电极PE1和第二像素电极PE2完全电分离(或绝缘)的范围内选择合适的材料来形成。
在平面图中，第一图案MAP1和第二图案MAP2可以不与第一像素电极PE1和第二像素电极PE2叠置，并且可以在像素区域PXA内定位为与第一像素电极PE1和第二像素电极PE2中的每个的边缘相邻。例如，第一图案MAP1可以在发射区域EMA中位于第一像素电极PE1与第二像素电极PE2之间，并且可以不与第一像素电极PE1和第二像素电极PE2叠置。第二图案MAP2可以在至少非发射区域NEMA中被定位为与第一像素电极PE1和第二像素电极PE2中的每个的边缘相邻。
在下文中，将参照图6至图10描述根据上述实施例的像素PXL的堆叠结构。
图6示出了沿着图5的线I-I’截取的示意性剖视图，图7示出了图6的部分EA的示意性放大剖视图，图8至图10示出了沿着图5的线II-II’截取的示意性剖视图。
在描述实施例时，“形成和/或设置在同一层”可以意指其在同一工艺中形成，而“形成和/或设置在不同层”可以意指其在不同工艺中形成。
图9示出了关于堤图案BNKP等的相对于图8的实施例的修改实施例。
图10示出了关于光转换图案LCP等的相对于图8的实施例的修改实施例。例如，图8示出了其中可以在涂层CTL上直接形成颜色转换层CCL和滤色器CF的实施例，而图10示出了其中可以通过使用粘合层的粘合工艺将包括光转换图案LCP的上基底定位在显示元件层DPL上的实施例。
在图6至图10中，为了简化像素PXL，每个电极可以仅被示出为单膜(或单层)的电极，并且每个绝缘层可以仅被示出为单膜(或单层)的绝缘层，但是公开不限于此。
在图6至图10中，剖视图中的竖直方向(“垂直方向”或“基底SUB的厚度方向”)表示为第三方向DR3。
参照图1至图10，像素PXL可以包括基底SUB、像素电路层PCL和显示元件层DPL。
像素电路层PCL和显示元件层DPL可以在基底SUB的表面上被设置为彼此叠置。例如，基底SUB的显示区域DA可以包括设置在基底SUB的表面上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。然而，根据实施例，基底SUB上的像素电路层PCL和显示元件层DPL的相互位置可以改变。在像素电路层PCL和显示元件层DPL被分离为单独的层并且彼此叠置的情况下，可以充分地确保在平面图中用于形成像素电路PXC和发光单元EMU的各个布局空间。
基底SUB可以包括透明绝缘材料以透射光。基底SUB可以是刚性基底或柔性基底。
例如，刚性基底可以是玻璃基底、石英基底、玻璃陶瓷基底和/或结晶玻璃基底。
柔性基底可以是可以包括聚合物有机材料的膜基底或塑料基底。例如，柔性基底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
在像素电路层PCL的每个像素区域PXA中，可以设置构成对应像素PXL的像素电路PXC的电路元件(例如，晶体管T)和电连接到电路元件的特定信号线。构成对应像素PXL的发光单元EMU的对准电极ALE、发光元件LD和/或像素电极PE可以设置在显示元件层DPL的每个像素区域PXA中。
除了电路元件和信号线之外，像素电路层PCL还可以包括至少一个绝缘层。例如，像素电路层PCL可以包括可以沿着第三方向DR3在基底SUB上彼此顺序地堆叠的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV和过孔层VIA。
缓冲层BFL可以防止杂质扩散到包括在像素电路PXC中的晶体管T中。缓冲层BFL可以是包括无机材料的无机膜。缓冲层BFL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。缓冲层BFL可以被设置为单层，但是也可以被设置为至少双层的多层。在缓冲层BFL被设置为多层的情况下，其各个层可以由相同的材料或不同的材料制成。根据基底SUB的材料、工艺条件等，可以省略缓冲层BFL。
像素电路PXC可以包括至少一个晶体管T。为了便于描述，图6示出了用于控制发光元件LD的驱动电流的晶体管T。晶体管T可以是参照图4描述的第一晶体管T1。
晶体管T可以包括半导体图案和与半导体图案的至少一部分(或区域)叠置的栅电极GE。这里，半导体图案可以包括有源图案ACT、第一接触区域SE和第二接触区域DE。第一接触区域SE可以是源区，第二接触区域DE可以是漏区。
栅电极GE可以形成为具有选自由铜(Cu)、钼(Mo)、钨(W)、钕(Nd)、钛(Ti)、铝(Al)、银(Ag)及其合金(例如，铝钕(AlNd))组成的组中的单一或其混合物的单膜结构，或者为了降低布线电阻，栅电极GE可以形成为具有可以作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)和/或银(Ag)的双膜结构或多膜结构。
栅极绝缘层GI可以完全地设置和/或形成在半导体图案和缓冲层BFL上。栅极绝缘层GI可以是包括无机材料的无机膜。例如，栅极绝缘层GI可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施例。在一些实施例中，栅极绝缘层GI可以形成为包括有机材料的有机膜(或有机绝缘膜)。栅极绝缘层GI可以被设置为单层，并且可以被设置为至少双层的多层。
有源图案ACT、第一接触区域SE和第二接触区域DE可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。有源图案ACT、第一接触区域SE和第二接触区域DE可以由其中未掺杂有杂质或掺杂有杂质的半导体层形成。例如，第一接触区域SE和第二接触区域DE可以由掺杂有杂质的半导体层形成，有源图案ACT可以由未掺杂有杂质的半导体层形成。例如，作为杂质，可以使用n型杂质，但是公开不限于此。
有源图案ACT可以是作为与对应的晶体管T的栅电极GE叠置的区域的沟道区。例如，晶体管T的有源图案ACT可以与晶体管T的栅电极GE叠置以形成晶体管T的沟道区。
晶体管T的第一接触区域SE可以连接到(或可以接触)有源图案ACT的一端。晶体管T的第一接触区域SE可以通过第一连接构件TE1连接到桥接图案BRP。
第一连接构件TE1可以设置和/或形成在层间绝缘层ILD上。第一连接构件TE1的一端可以通过顺序地穿透层间绝缘层ILD和栅极绝缘层GI的接触孔电连接和/或物理连接到第一晶体管T1的第一接触区域SE。第一连接构件TE1的另一端可以通过穿透位于层间绝缘层ILD上的钝化层PSV的接触孔电连接和/或物理连接到桥接图案BRP。第一连接构件TE1可以包括与栅电极GE的材料相同的材料，或者可以包括从示出为栅电极GE的构成材料的材料中选择的一种或更多种材料。
层间绝缘层ILD可以完全地设置和/或形成在栅电极GE和栅极绝缘层GI上。层间绝缘层ILD可以包括与栅极绝缘层GI的材料相同的材料，或者可以包括从示出为栅极绝缘层GI的构成材料的材料中选择的一种或更多种材料。
桥接图案BRP可以设置和/或形成在钝化层PSV上。桥接图案BRP的一端可以通过第一连接构件TE1连接到晶体管T的第一接触区域SE。桥接图案BRP的另一端可以通过顺序地穿透钝化层PSV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔电连接和/或物理连接到底金属层BML。底金属层BML和晶体管T的第一接触区域SE可以通过桥接图案BRP和第一连接构件TE1电连接。
底金属层BML可以是设置在基底SUB上的导电层之中的第一导电层。例如，底金属层BML可以是位于基底SUB与缓冲层BFL之间的第一导电层。底金属层BML可以电连接到晶体管T以扩展供应到晶体管T的栅电极GE的电压的驱动范围。例如，底金属层BML可以电连接到晶体管T的第一接触区域SE，以使晶体管T的沟道区稳定。由于底金属层BML可以电连接到晶体管T的第一接触区域SE，因此可以防止底金属层BML的浮置。
晶体管T的第二接触区域DE可以连接到(或接触)有源图案ACT的另一端。晶体管T的第二接触区域DE可以连接到(或接触)第二连接构件TE2。
第二连接构件TE2可以设置和/或形成在层间绝缘层ILD上。第二连接构件TE2的一端可以通过穿透层间绝缘层ILD和栅极绝缘层GI的接触孔电连接和/或物理连接到晶体管T的第二接触区域DE。第二连接构件TE2的另一端可以通过顺序地穿透过孔层VIA和钝化层PSV的第一接触部分CNT1电连接和/或物理连接到显示元件层DPL的第一对准电极ALE1。在实施例中，第二连接构件TE2可以是用于使像素电路层PCL的晶体管T和显示元件层DPL的第一对准电极ALE1连接的介质。
层间绝缘层ILD可以设置和/或形成在上述晶体管T上。
在上述实施例中，作为示例描述了其中晶体管T是具有顶栅结构的薄膜晶体管的情况，但是公开不限于此，晶体管T的结构可以被不同地改变。
钝化层PSV可以设置和/或形成在晶体管T以及第一连接构件TE1和第二连接构件TE2上。
钝化层PSV(或保护层)可以完全地设置和/或形成在第一连接构件TE1和第二连接构件TE2以及层间绝缘层ILD上。钝化层PSV可以是包括无机材料的无机膜(或无机绝缘膜)或者包括有机材料的有机膜(或有机绝缘膜)。无机膜可以包括例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。有机膜可以是例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。钝化层PSV可以被部分地敞开以包括暴露第二连接构件TE2的区域的第一接触部分CNT1。钝化层PSV可以被部分地敞开以暴露第一连接构件TE1的区域和底金属层BML的区域。
在一些实施例中，钝化层PSV可以包括与层间绝缘层ILD相同的材料，但是不限于此。钝化层PSV可以被设置为单层，但是也可以被设置为至少双层的多层。
像素电路层PCL可以包括设置和/或形成在钝化层PSV上的电力线。例如，电力线可以包括第二电力线PL2。第二电力线PL2可以与桥接图案BRP设置在同一层。第二驱动电源VSS的电压可以被施加到第二电力线PL2。尽管在图6至图10中未直接示出，但是像素电路层PCL还可以包括参照图4描述的第一电力线PL1。第一电力线PL1可以与第二电力线PL2设置在同一层，或者可以与第二电力线PL2设置在不同的层。在上述实施例中，已经描述了第二电力线PL2设置和/或形成在钝化层PSV上，但是公开不限于此。在一些实施例中，第二电力线PL2可以设置在其上可以定位有设置在像素电路层PCL中的导电层中的一个导电层的绝缘层上。例如，像素电路层PCL中的第二电力线PL2的位置可以被不同地改变。
第二电力线PL2可以包括导电材料(或物质)。例如，第二电力线PL2可以形成为具有选自铜(Cu)、钼(Mo)、钨(W)、钕(Nd)、钛(Ti)、铝(Al)、银(Ag)及其合金(例如，铝钕(AlNd))的单一或其混合物的单层(或单膜)结构，或者为了降低布线电阻，第二电力线PL2可以形成为具有可以作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)和/或银(Ag)的双层(或双膜)或多层(或多膜)结构。例如，第二电力线PL2可以由以钛(Ti)/铜(Cu)的顺序堆叠的双层(或双膜)形成。
过孔层VIA可以设置和/或形成在桥接图案BRP和第二电力线PL2上。
过孔层VIA可以完全地设置和/或形成在桥接图案BRP、第二电力线PL2和钝化层PSV上。过孔层VIA可以被构造为包括有机膜的单层或多层，多层包括双层或更多层。在一些实施例中，过孔层VIA可以以包括无机膜和设置在无机膜上的有机膜的形式设置。在过孔层VIA被设置为多层的情况下，构成过孔层VIA的有机膜可以位于过孔层VIA的最上层上。过孔层VIA可以是聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
过孔层VIA可以包括与钝化层PSV的第一接触部分CNT1对应的第一接触部分CNT1和暴露第二电力线PL2的第二接触部分CNT2，钝化层PSV的第一接触部分CNT1暴露电连接到晶体管T的第二连接构件TE2。在实施例中，过孔层VIA可以用作用于减轻在像素电路层PCL中由位于其下方的组件(例如，晶体管T、电力线、桥接图案BRP等)形成的台阶的平坦化层。
显示元件层DPL可以设置和/或形成在过孔层VIA上。
显示元件层DPL可以包括堤图案BNKP、对准电极ALE、堤BNK、发光元件LD和像素电极PE。显示元件层DPL可以包括位于上述组件之间的至少一个绝缘层。作为示例，显示元件层DPL可以包括第一绝缘层INS1和第二绝缘层INS2。
堤图案BNKP可以设置和/或形成在过孔层VIA上。
堤图案BNKP可以在过孔层VIA的表面上在第三方向DR3上突出。因此，对准电极ALE的设置在堤图案BNKP上的区域可以在第三方向DR3(或基底SUB的厚度方向)上突出。
堤图案BNKP可以是包含无机材料的无机膜或包含有机材料的有机膜。在一些实施例中，堤图案BNKP可以包括单层有机膜和/或单层无机膜，但是不限于此。在一些实施例中，堤图案BNKP可以被设置为具有其中至少一个有机膜和至少一个无机膜可以彼此堆叠的多膜结构。然而，堤图案BNKP的材料不限于上述示例，在一些实施例中，堤图案BNKP可以包括导电材料(或物质)。
堤图案BNKP可以具有梯形形状的剖面，梯形形状的宽度可以沿着第三方向DR3从过孔层VIA的表面(例如，上表面)朝向其上部变窄，但是不限于此。在一些实施例中，如图9中所示，堤图案BNKP可以包括具有半椭圆形形状或半圆形形状(或半球形形状)的剖面的弯曲表面，半椭圆形形状或半圆形形状(或半球形形状)的宽度可以沿着第三方向DR3从过孔层VIA的表面朝向其上部变窄。当在剖视图中观看时，堤图案BNKP的形状不限于上述实施例，在第一堤图案至第四堤图案可以改善从发光元件LD中的每个发射的光的效率的范围内，堤图案BNKP的形状可以被不同地改变。在一些实施例中，可以省略堤图案BNKP中的至少一个，或者可以改变其位置。
在实施例中，堤图案BNKP可以用作反射构件。作为示例，堤图案BNKP可以与设置在其上的对准电极ALE一起用作在期望的方向上引导从每个发光元件LD发射的光的构件，以改善像素PXL的光输出效率。
对准电极ALE可以设置和/或形成在堤图案BNKP上。
对准电极ALE可以设置和/或形成在过孔层VIA和堤图案BNKP上。对准电极ALE可以设置在同一平面，并且可以在第三方向DR3上具有相同的厚度。例如，第一对准电极ALE1和第二对准电极ALE2可以设置在过孔层VIA和对应的堤图案BNKP上，并且可以在第三方向DR3上具有相同的厚度。第一对准电极ALE1和第二对准电极ALE2可以在同一工艺中同时形成。
第一对准电极ALE1可以具有与位于其下方的第一堤图案BNKP1的倾斜度对应的形状，第二对准电极ALE2可以具有与位于其下方的第二堤图案BNKP2的倾斜度对应的形状。
对准电极ALE可以由具有恒定(或均匀)反射率的材料制成，以允许从发光元件LD发射的光在显示装置的图像显示方向上行进。例如，对准电极ALE可以由导电材料(或物质)制成。导电材料可以包括有利于使由发光元件LD发射的光在显示装置的图像显示方向上反射的不透明金属。不透明金属可以包括例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金或其组合。然而，对准电极ALE的材料不限于上述实施例。在一些实施例中，对准电极ALE也可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnOx)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO))和导电聚合物(诸如聚(3,4-乙撑二氧噻吩)(PEDOT))或者其组合。在对准电极ALE包括透明导电材料(或物质)的情况下，也可以添加由不透明金属制成的单独的导电层，以使从发光元件LD发射的光在显示装置的图像显示方向上反射。然而，对准电极ALE的材料不限于上述材料。
对准电极ALE中的每个可以被设置和/或形成为单层，但是不限于此。在一些实施例中，对准电极ALE中的每个可以被设置和/或形成为其中金属、合金、导电氧化物和导电聚合物中的至少两种彼此堆叠的多层。对准电极ALE中的每个可以形成为至少双层的多层，以在信号(或电压)被传输到发光元件LD中的每个的两端EP1和EP2的情况下使由于信号延迟引起的失真最小化。例如，对准电极ALE中的每个可以形成为多层，多层选择性地进一步包括至少一个反射电极层、设置在反射电极层上方和/或下方的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一个导电盖层中的至少一个。
如上所述，在对准电极ALE由具有恒定反射率的导电材料制成的情况下，可以能够允许从发光元件LD中的每个的两端EP1和EP2(即，从第一端EP1和第二端EP2)发射的光在显示装置的图像显示方向(或第三方向DR3)上进一步行进。特别地，在对准电极ALE具有与堤图案BNKP的形状对应的倾斜表面或弯曲表面并且被设置为面对发光元件LD的第一端EP1和第二端EP2的情况下，从发光元件LD中的每个的第一端EP1和第二端EP2发射的光可以被对准电极ALE反射并且在显示装置的图像显示方向上进一步行进。因此，可以改善从发光元件LD发射的光的效率。
第一对准电极ALE1可以通过第一接触部分CNT1电连接到像素电路层PCL的第一晶体管T1，第二对准电极ALE2可以通过第二接触部分CNT2电连接到像素电路层PCL的第二电力线PL2。
第一绝缘层INS1可以设置和/或形成在对准电极ALE上。
第一绝缘层INS1可以包括由无机材料制成的无机膜或由有机材料制成的有机膜。第一绝缘层INS1可以形成为有利于保护发光元件LD免受像素电路层PCL影响的无机膜。例如，第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是不限于此。
第一绝缘层INS1可以设置为单层或多层。在第一绝缘层INS1被设置为多层的情况下，第一绝缘层INS1可以以其中具有不同折射率并由无机膜构成的第一层和第二层彼此交替地堆叠的分布式布拉格反射器结构设置。例如，第一绝缘层INS1可以以其中具有小折射率的第一层和具有比第一层的折射率大的折射率的第二层彼此交替地堆叠的结构设置。如上所述，在第一绝缘层INS1被设置为多层的情况下，第一绝缘层INS1可以用作反射构件，反射构件通过使用由于第一层与第二层之间的折射率差异而导致的增强干涉来在目标方向上反射从发光元件LD发射的光。第一层和第二层中的每个可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、碳氮化硅(SiCxNy)、氧化铝(AlOx)、氮化铝(AlNx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)和氧化钽(TaOx)中的至少一种。
第一绝缘层INS1可以被部分地敞开以在发射区域EMA的区域中暴露位于其下方的组件。例如，第一绝缘层INS1的区域可以从发射区域EMA去除，使得第一绝缘层INS1可以部分地敞开以暴露第一对准电极ALE1的在第一堤图案BNKP1上的一部分和第二对准电极ALE2的在第二堤图案BNKP2上的一部分。
堤BNK可以设置和/或形成在第一绝缘层INS1上。
堤BNK可以形成在相邻像素PXL之间以围绕像素PXL的发射区域EMA，以构造使对应像素PXL的发射区域EMA分开的像素限定膜。在将发光元件LD供应到发射区域EMA的工艺中，堤BNK可以是坝结构，坝结构防止与发光元件LD混合的溶液流入相邻像素PXL的发射区域EMA中或者控制将要供应到每个发射区域EMA的溶液的量。
在其中可以形成有第一绝缘层INS1和堤BNK的像素PXL的发射区域EMA中，可以供应发光元件LD并使发光元件LD对准。例如，发光元件LD可以通过喷墨印刷方法等供应(或输入)到发射区域EMA，并且发光元件LD可以通过由施加到对准电极ALE中的每个的信号(或对准信号)形成的电场在对准电极ALE之间对准。例如，发光元件LD可以在位于第一堤图案BNKP1上的第一对准电极ALE1与位于第二堤图案BNKP2上的第二对准电极ALE2之间在第一绝缘层INS1上对准。
如图7中所示，发光元件LD中的每个可以包括发光堆叠体(或发光堆叠图案)，发光堆叠体(或发光堆叠图案)包括在与第三方向DR3垂直的方向上彼此顺序地堆叠的第一半导体层11、活性层12和第二半导体层13。发光元件LD中的每个可以包括覆盖发光堆叠体的外周表面的绝缘膜14。第二半导体层13可以位于每个发光元件LD的第一端EP1处，第一半导体层11可以位于对应的发光元件LD的第二端EP2处。
第二绝缘层INS2(或绝缘图案)可以设置和/或形成在发光元件LD和堤BNK上。例如，第二绝缘层INS2可以在发射区域EMA中位于发光元件LD上，并且可以在非发射区域NEMA中位于堤BNK上。在以下实施例中，为了便于描述，位于发射区域EMA中的第二绝缘层INS2被称为第2-1绝缘层INS2，位于非发射区域NEMA中的第二绝缘层INS2被称为第2-2绝缘层INS2。当第2-1绝缘层INS2和第2-2绝缘层INS2被统一命名时，它们被称为第二绝缘层INS2。
第2-1绝缘层INS2可以设置和/或形成在发光元件LD上以部分地覆盖发光元件LD中的每个的外周表面(或表面)，并且可以将发光元件LD中的每个的第一端EP1和第二端EP2暴露于外部。
第2-2绝缘层INS2可以设置和/或形成在堤BNK上以部分地覆盖堤BNK。在一些实施例中，可以可选地设置第2-2绝缘层INS2。
第二绝缘层INS2可以被构造为单层或多层，并且可以包括包含至少一种无机材料的无机膜或包含至少一种有机材料的有机膜。第二绝缘层INS2可以包括有利于保护发光元件LD中的每个的活性层12免受外部氧和湿气的影响的无机膜。然而，公开不限于此，根据发光元件LD应用于其的显示装置的设计条件，第二绝缘层INS2可以由包括有机材料的有机膜形成。在像素PXL的像素区域PXA(或发射区域EMA)中可以完成发光元件LD的对准之后，可以在发光元件LD上形成第二绝缘层INS2，从而能够防止发光元件LD偏离对准位置。
在形成第二绝缘层INS2之前在第一绝缘层INS1与发光元件LD之间存在间隙(或空间)的情况下，间隙可以在形成第二绝缘层INS2的工艺中被第二绝缘层INS2填充。第二绝缘层INS2可以被构造为可以有利于填充第一绝缘层INS1与发光元件LD之间的间隙的有机膜。
在发射区域EMA中，第二绝缘层INS2可以包括与发光元件LD接触的第一表面SF1和与第一图案MAP1接触的第二表面SF2。第一表面SF1和第二表面SF2可以在第三方向DR3上彼此面对。
第一表面SF1可以是第二绝缘层INS2的与发光元件LD的绝缘膜14直接接触的表面(或下表面)，第二表面SF2可以是第二绝缘层INS2的与第一图案MAP1直接接触的另一表面(或上侧)。
第二绝缘层INS2可以位于第一表面SF1与第二表面SF2之间并包括使第一表面SF1和第二表面SF2连接的两个侧表面。第二绝缘层INS2的侧表面可以与像素电极PE接触。
图案部分MAP可以设置和/或形成在第二绝缘层INS2上。例如，第一图案MAP1可以设置和/或形成在第2-1绝缘层INS2上，第二图案MAP2可以设置和/或形成在第2-2绝缘层INS2上。
第一图案MAP1可以位于第2-1绝缘层INS2上以与第2-1绝缘层INS2的第二表面SF2接触。第二图案MAP2可以位于第2-2绝缘层INS2上以与第2-2绝缘层INS2的表面接触。
第一图案MAP1和第二图案MAP2可以是在形成第二绝缘层INS2的工艺期间用作掩模的掩模图案。第一图案MAP1和第二图案MAP2可以是包括无机材料的无机膜(或无机绝缘图案)。
在实施例中，第一图案MAP1可以具有与第2-1绝缘层INS2相同或不同的平面形状，第二图案MAP2可以具有与第2-2绝缘层INS2相同或不同的平面形状。
像素电极PE可以在发射区域EMA中设置在第一绝缘层INS1、发光元件LD和在发光元件LD上的第2-1绝缘层INS2的两个侧表面上。
在发射区域EMA中，第一像素电极PE1可以设置在发光元件LD中的每个的第一端EP1、第一绝缘层INS1和在对应发光元件LD上的第2-1绝缘层INS2的侧表面上。第一像素电极PE1可以通过部分地敞开的第一绝缘层INS1接触第一对准电极ALE1以与其电连接。
在发射区域EMA中，第二像素电极PE2可以设置在发光元件LD中的每个的第二端EP2、第一绝缘层INS1和在对应发光元件LD上的第2-1绝缘层INS2的另一侧表面上。第二像素电极PE2可以通过部分地敞开的第一绝缘层INS1接触第二对准电极ALE2以与其电连接。
第一像素电极PE1和第二像素电极PE2可以被设置为在发光元件LD上的第2-1绝缘层INS2上彼此间隔开。
第一像素电极PE1和第二像素电极PE2可以由各种透明导电材料制成，使得从发光元件LD中的每个发射的光可以在显示装置的图像显示方向(例如，第三方向DR3)上行进而无损失。例如，第一像素电极PE1和第二像素电极PE2可以是诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnOX)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的各种透明导电材料(或物质)中的至少一种，并且可以形成为基本上透明或半透明的以满足透光率(或透射率)。然而，第一像素电极PE1和第二像素电极PE2的材料不限于上述实施例。在一些实施例中，第一像素电极PE1和第二像素电极PE2可以由各种不透明导电材料(或物质)制成。第一像素电极PE1和第二像素电极PE2可以形成为单层或多层。
在实施例中，第一像素电极PE1和第二像素电极PE2可以设置和/或形成在同一层。例如，第一像素电极PE1和第二像素电极PE2可以设置在同一平面，并且可以通过在第2-1绝缘层INS2上彼此间隔开一距离而电分离(或绝缘)。第一像素电极PE1可以位于第2-1绝缘层INS2的侧表面上以与第2-1绝缘层INS2的侧表面叠置，第二像素电极PE2可以位于第2-1绝缘层INS2的另一侧表面上以与第2-1绝缘层INS2的另一侧表面叠置。
涂层CTL可以设置和/或形成在第一像素电极PE1和第二像素电极PE2上。
涂层CTL可以包括包含有机材料的有机膜。涂层CTL可以包括透明有机膜，以使从发光元件LD发射的光在显示装置的图像显示方向上行进的损失最小化。例如，涂层CTL可以是包括丙烯酰基类树脂、聚酰亚胺类树脂和硅氧烷类树脂中的至少一种的有机膜。在实施例中，涂层CTL可以通过光或热固化。
涂层CTL可以是在发射区域EMA中位于第一像素电极PE1和第二像素电极PE2上的平坦化层，并且使由于位于其下方的组件而导致的台阶减小。涂层CTL可以具有平坦表面UF。在一些实施例中，涂层CTL可以完全地位于像素区域PXA中。作为示例，涂层CTL可以位于完全地定位在发射区域EMA和非发射区域NEMA中的组件(例如，第一像素电极PE1和第二像素电极PE2以及堤BNK)上。
在实施例中，第2-1绝缘层INS2的侧表面可以与第一像素电极PE1接触，第2-1绝缘层INS2的另一侧表面可以与第二像素电极PE2接触，第2-1绝缘层INS2的第一表面SF1可以与发光元件LD接触，第2-1绝缘层INS2的第二表面SF2可以与第一图案MAP1接触。例如，第2-1绝缘层INS2可以被发光元件LD、第一像素电极PE1、第二像素电极PE2和第一图案MAP1围绕。
如上所述，第2-1绝缘层INS2可以被发光元件LD、第一图案MAP1以及第一像素电极PE1和第二像素电极PE2围绕，因此涂层CTL可以不直接接触第2-1绝缘层INS2。
在形成第一像素电极PE1和第二像素电极PE2的工艺中，可以去除构成涂层CTL的材料层的一部分，以暴露构成第一像素电极PE1和第二像素电极PE2的导电层的一部分。第一像素电极PE1和第二像素电极PE2可以通过执行蚀刻工艺经由去除暴露的导电层而同时形成。由于导电层的暴露于涂层CTL外部的一部分可以被去除以形成第一像素电极PE1和第二像素电极PE2，因此第一像素电极PE1的至少一个区域A和第二像素电极PE2的至少一个区域B可以与涂层CTL的平坦表面UF共线(或在同一平面)。
另一绝缘层(例如，第三绝缘层)可以选择性地设置在涂层CTL和第二图案MAP2上。
虚设堤D_BNK可以设置和/或形成在第二图案MAP2上。在一些实施例中，在第三绝缘层设置在第二图案MAP2上的情况下，虚设堤D_BNK可以设置和/或形成在第二图案MAP2上的第三绝缘层上。
虚设堤D_BNK可以位于堤BNK上的第二图案MAP2上，以与堤BNK一起实现坝部分DAM(或坝结构)。坝部分DAM可以是最终限定光自像素PXL从其发射的发射区域EMA的结构。在实施例中，坝部分DAM是在将颜色转换层CCL供应到像素区域PXA的工艺中最终限定颜色转换层CCL将被供应到其的发射区域EMA的结构。例如，像素PXL的发射区域EMA可以最终由坝部分DAM划分，使得可以向发射区域EMA供应(输入)期望量和/或类型的颜色转换层CCL。
虚设堤D_BNK可以包括光阻挡材料。例如，虚设堤D_BNK可以是黑色矩阵。在一些实施例中，虚设堤D_BNK可以包括至少一种光阻挡材料和/或反射材料，以进一步在显示装置的图像显示方向(或第三方向DR3)上引导从发光元件LD发射的光，从而改善发光元件LD的光输出效率。
颜色转换层CCL可以在发射区域EMA中设置和/或形成在涂层CTL上。在一些实施例中，在第三绝缘层设置在涂层CTL上的情况下，颜色转换层CCL可以设置和/或形成在涂层CTL上的第三绝缘层上。
颜色转换层CCL可以在像素PXL的由堤BNK和虚设堤D_BNK围绕的发射区域EMA中位于涂层CTL上。例如，颜色转换层CCL可以直接位于涂层CTL上以接触涂层CTL的平坦表面UF。
颜色转换层CCL可以包括与特定颜色对应的颜色转换颗粒QD。例如，颜色转换层CCL可以包括将从发光元件LD发射的第一颜色的光转换为第二颜色(或特定颜色)的光的颜色转换颗粒QD。在像素PXL是红色像素(或红色子像素)的情况下，对应像素PXL的颜色转换层CCL可以包括将从发光元件LD发射的第一颜色的光转换为第二颜色的光(例如，红色的光)的红色量子点的颜色转换颗粒QD。在像素PXL是绿色像素(或绿色子像素)的情况下，对应像素PXL的颜色转换层CCL可以包括将从发光元件LD发射的第一颜色的光转换为第二颜色的光(例如，绿色的光)的绿色量子点的颜色转换颗粒QD。在像素PXL是蓝色像素(或蓝色子像素)的情况下，对应像素PXL的颜色转换层CCL可以包括将从发光元件LD发射的第一颜色的光转换为第二颜色的光(例如，蓝色的光)的蓝色量子点的颜色转换颗粒QD。在一些实施例中，在像素PXL是蓝色像素(或蓝色子像素)的情况下，可以设置包括光散射颗粒SCT的光散射层来代替包括颜色转换颗粒QD的颜色转换层CCL。例如，在发光元件LD发射蓝光的情况下，像素PXL可以包括包含光散射颗粒SCT的光散射层。根据实施例，可以省略上述光散射层。根据另一实施例，在像素PXL是蓝色像素(或蓝色子像素)的情况下，可以设置透明聚合物来代替颜色转换层CCL。
盖层CPL可以设置和/或形成在颜色转换层CCL和虚设堤D_BNK上。
盖层CPL可以完全地设置在像素区域PXA中，并且可以直接设置在虚设堤D_BNK和颜色转换层CCL上。盖层CPL可以是包括无机材料的无机膜(或无机绝缘膜)，盖层CPL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。盖层CPL可以位于颜色转换层CCL上以覆盖颜色转换层CCL，从而保护颜色转换层CCL。
在一些实施例中，盖层CPL可以在减轻由设置在其下方的构成元件引起的台阶的同时具有平坦表面。例如，盖层CPL可以包括包含有机材料的有机膜。盖层CPL可以是公共地设置在包括像素区域PXA的显示区域DA中的公共层，但是不限于此。
滤色器CF和光阻挡图案LBP可以设置和/或形成在盖层CPL上。
滤色器CF可以选择性地透射特定颜色的光。滤色器CF可以与颜色转换层CCL一起形成光转换图案LCP，并且可以包括选择性地透射由颜色转换层CCL转换的特定颜色的光的滤色器材料。滤色器CF可以包括红色滤色器、绿色滤色器和蓝色滤色器。上述滤色器CF可以设置在盖层CPL的表面上以与颜色转换层CCL对应。
包括颜色转换层CCL和滤色器CF的光转换图案LCP可以与像素PXL的发射区域EMA对应。
光阻挡图案LBP可以与滤色器CF相邻位于盖层CPL的表面上。例如，光阻挡图案LBP可以位于盖层CPL的表面上以与非发射区域NEMA对应。光阻挡图案LBP可以与坝部分DAM对应。光阻挡图案LBP可以包括防止其中光在像素PXL与相邻像素PXL之间泄漏的漏光缺陷的光阻挡材料。例如，光阻挡图案LBP可以包括黑色矩阵。光阻挡图案LBP可以防止分别从相邻像素PXL发射的光的混合。
光阻挡图案LBP可以以其中选择性地透射不同颜色的光的至少两个滤色器彼此叠置的多层(或多膜)的形式设置。例如，光阻挡图案LBP可以被设置为包括红色滤色器、设置在红色滤色器上并与红色滤色器叠置的绿色滤色器以及设置在绿色滤色器上并与绿色滤色器叠置的蓝色滤色器。例如，光阻挡图案LBP可以被设置为具有其中红色滤色器、绿色滤色器和蓝色滤色器彼此顺序地堆叠的结构。在像素区域PXA的非发射区域NEMA中，红色滤色器、绿色滤色器和蓝色滤色器可以用作用于阻挡光透射的光阻挡图案LBP。
覆盖层CVL可以设置和/或形成在光阻挡图案LBP和滤色器CF上。
覆盖层CVL可以是包括无机材料的无机膜(或无机绝缘膜)或包括有机材料的有机膜(或有机绝缘膜)。覆盖层CVL可以通过完全地覆盖位于其下方的组件来阻挡水或湿气从外部流入发光元件LD和光转换图案LCP。在实施例中，覆盖层CVL可以是通过喷墨印刷方法完全地设置在包括像素区域PXA的显示区域DA中的有机膜。
根据上述实施例的显示装置可以通过将光转换图案LCP设置在发光元件LD上以经由光转换图案LCP发射具有优异颜色再现性的光来改善发光效率。
在上述实施例中，已经描述了颜色转换层CCL可以直接形成在涂层CTL上，但是公开不限于此。在一些实施例中，颜色转换层CCL可以形成在如图10中所示的包括基体层BSL的上基底的表面上，以通过中间层IML与显示元件层DPL组合。
中间层IML可以是用于增强显示元件层DPL与上基底之间的粘合性的透明粘合层(或结合层)(例如，光学透明粘合层)，但是不限于此。在一些实施例中，中间层IML可以是用于通过转换从发光元件LD发射并向上基底行进的光的折射率来改善像素PXL的发光亮度的折射率转换层。
在实施例中，中间层IML可以设置在第一图案MAP1和第二图案MAP2、堤BNK以及涂层CTL上。
上基底可以构成显示装置的封装基底和/或窗构件。上基底可以包括基体层BSL(或基体基底)、光转换图案LCP、光阻挡图案LBP以及第一盖层CPL1和第二盖层CPL2。可以选择性地设置堤BNK上的虚设堤D_BNK。例如，在上基底设置在显示元件层DPL上的情况下，可以省略虚设堤D_BNK。
基体层BSL可以是刚性基底或柔性基底，并且其材料或物理性质没有特别限制。基体层BSL可以由与基底SUB相同的材料制成，或者可以由与基底SUB不同的材料制成。
在图10中，光转换图案LCP可以设置在基体层BSL的表面上以面对发光元件LD和涂层CTL。光转换图案LCP可以包括颜色转换层CCL和滤色器CF。滤色器CF可以设置在基体层BSL的表面上以与颜色转换层CCL对应。
第一盖层CPL1可以设置和/或形成在滤色器CF与颜色转换层CCL之间。
第一盖层CPL1可以位于滤色器CF上以覆盖滤色器CF，从而保护滤色器CF。第一盖层CPL1可以是包含无机材料的无机膜或包含有机材料的有机膜。
光阻挡图案LBP可以被定位为与光转换图案LCP相邻。光阻挡图案LBP可以设置在基体层BSL的表面上以与像素PXL的非发射区域NEMA对应。光阻挡图案LBP可以包括第一光阻挡图案LBP1和第二光阻挡图案LBP2。
第一光阻挡图案LBP1可以位于基体层BSL的表面上，并且可以被定位为与滤色器CF相邻。第一光阻挡图案LBP1可以具有与参照图9描述的光阻挡图案LBP相同的构造。
第一盖层CPL1可以设置和/或形成在第一光阻挡图案LBP1上。
第二光阻挡图案LBP2可以设置和/或形成在第一盖层CPL1的表面上以与第一光阻挡图案LBP1对应。第二光阻挡图案LBP2可以是黑色矩阵。第一光阻挡图案LBP1和第二光阻挡图案LBP2可以包括相同的材料。在实施例中，第二光阻挡图案LBP2可以是最终限定像素PXL的发射区域EMA的结构。第二光阻挡图案LBP2可以是最终限定在供应颜色转换层CCL的工艺中应该向其供应颜色转换层CCL的发射区域EMA的坝结构。
第二盖层CPL2可以完全地设置和/或形成在颜色转换层CCL和第二光阻挡图案LBP2上。
第二盖层CPL2可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是不限于此。在一些实施例中，第二盖层CPL2可以由包括有机材料的有机膜(或有机绝缘膜)构成。第二盖层CPL2位于颜色转换层CCL上以保护颜色转换层CCL免受外部湿气的影响，从而进一步改善颜色转换层CCL的可靠性。
上述上基底可以位于中间层IML上以与显示元件层DPL组合。
根据上述实施例，涂层CTL可以在发射区域EMA中位于发光元件LD与颜色转换层CCL之间，使得可以进一步确保发光元件LD与颜色转换层CCL之间的间隙与涂层CTL的厚度一样多。由于发光元件LD和颜色转换层CCL可以彼此间隔开(或者由于可以进一步确保发光元件LD与颜色转换层CCL之间的间隙)，因此可以能够减少从发光元件LD产生的热向颜色转换层CCL的直接传输或使从发光元件LD产生的热向颜色转换层CCL的直接传输最小化，从而防止颜色转换层CCL由于热而劣化。因此，可以改善颜色转换层CCL的可靠性，并且可以改善像素PXL中的光输出效率。
根据上述实施例，与其中在单独的工艺中形成第一像素电极PE1和第二像素电极PE2的情况相比，通过在同一工艺中形成第一像素电极PE1和第二像素电极PE2，可以提供通过减少掩模的数量而具有相对简单的制造工艺同时降低制造成本的显示装置。
图11至图23示出了用于示意性地解释图7的像素PXL的显示元件层DPL的制造方法的剖视图，图24示出了根据另一实施例的图23的显示元件层DPL的制造方法的示意性剖视图。
在下文中，将根据参照图11至图24的制造方法顺序地描述根据图7中所示的实施例的像素PXL的显示元件层DPL。
在本说明书中，尽管根据剖视图将像素PXL的制造步骤描述为顺序地执行，但是明显的是，可以同时执行被示出为连续执行的一些步骤，可以改变各个步骤的顺序，可以省略一些步骤，或者可以在各个步骤之间添加另一步骤。
在图11至图24中，为了避免重复描述，将描述与上述实施例的差异。
参照图5至图7以及图11，可以在基底SUB上形成像素电路层PCL。可以在像素电路层PCL的过孔层VIA上形成彼此间隔开的第一堤图案BNKP1和第二堤图案BNKP2。
参照图5至图7、图11以及图12，可以在第一堤图案BNKP1上形成第一对准电极ALE1，可以在第二堤图案BNKP2上形成第二对准电极ALE2。
第一对准电极ALE1和第二对准电极ALE2可以通过同一工艺形成，可以设置在同一层，并且可以包括相同的材料。
参照图5至图7以及图11至图13，可以在第一对准电极ALE1和第二对准电极ALE2以及过孔层VIA上形成第一绝缘层INS1。第一绝缘层INS1可以部分地敞开以暴露第一对准电极ALE1的区域和第二对准电极ALE2的区域。第一绝缘层INS1可以是包括无机材料的无机膜(或无机绝缘膜)。
参照图5至图7以及图11至图14，可以在第一绝缘层INS1上形成堤BNK。可以在非发射区域NEMA中在第一绝缘层INS1上形成堤BNK。
参照图5至图7以及图11至图15，通过向第一对准电极ALE1和第二对准电极ALE2中的每个施加对应的对准信号，可以在第一对准电极ALE1与第二对准电极ALE2之间形成电场。
在其中可以形成有电场的状态下，可以通过使用喷墨印刷方法将包括发光元件LD的墨注入到像素PXL的像素区域PXA中。例如，可以在第二绝缘层INS2上设置至少一个喷墨喷嘴，可以通过喷墨喷嘴将与发光元件LD混合的墨注入到像素PXL的像素区域PXA中。将发光元件LD注入到像素区域PXA的方法不限于上述实施例，注入发光元件LD的方法可以被不同地改变。
在发光元件LD注入到像素区域PXA中的情况下，可以在第一对准电极ALE1与第二对准电极ALE2之间在第一绝缘层INS1上引起发光元件LD的自对准。
在使发光元件LD自对准之后，可以使包含在墨中的溶剂蒸发，或者以一些其他方式去除包含在墨中的溶剂。
参照图5至图7以及图11至图16，可以在堤BNK和发光元件LD上完全地形成第一材料层MAL1(或第一绝缘材料层)。可以以具有粘度的液体形式将第一材料层MAL1完全地施用(或涂覆)在堤BNK和发光元件LD上。第一材料层MAL1可以由具有透明绝缘性质的有机膜构成，并且可以通过固化工艺固化。在固化工艺中，可以去除残留在第一材料层MAL1中的溶剂。
参照图5至图7以及图11至图17，可以在固化的第一材料层MAL1上形成第二材料层MAL2(或第二绝缘材料层)。第二材料层MAL2可以是包含无机材料的无机膜(或无机绝缘膜)。
参照图5至图7以及图11至图18，在可以在第二材料层MAL2上施用光致抗蚀剂层之后，执行使用掩模的光刻工艺以形成第一图案MAP1和第二图案MAP2。第一图案MAP1和第二图案MAP2可以具有其中第二材料层MAL2的一部分在上述工艺中被去除并且以独立的图案的形式保留在第一材料层MAL1上的构成元件。由于第二材料层MAL2的一部分可以由于上述工艺而被去除，因此第一材料层MAL1的位于第二材料层MAL2的所述一部分下方的区域可以暴露于外部。
参照图5至图7以及图11至图19，可以执行使用第一图案MAP1和第二图案MAP2作为掩模的干灰化工艺以选择性地去除第一材料层MAL1，从而形成第二绝缘层INS2。
第二绝缘层INS2可以在发射区域EMA中位于每个发光元件LD上，以覆盖对应发光元件LD的表面(例如，在第三方向DR3上的上表面)的至少一部分，以将对应发光元件LD的除了活性层12之外的第一端EP1和第二端EP2暴露于外部。第二绝缘层INS2固定发光元件LD以防止发光元件LD偏离对准位置。在实施例中，第二绝缘层INS2可以在第三方向DR3上位于每个发光元件LD与第一图案MAP1之间。在发射区域EMA中，第二绝缘层INS2可以包括接触每个发光元件LD的表面的第一表面SF1(或下表面)，以及在第三方向DR3上面对第一表面SF1并接触第一图案MAP1的第二表面SF2(或上表面)。
第二绝缘层INS2可以在至少非发射区域NEMA中位于堤BNK上。在实施例中，第二绝缘层INS2可以在第三方向DR3上位于堤BNK与第二图案MAP2之间。
在执行形成第二绝缘层INS2的工艺使得像素PXL可以同与其相邻的像素PXL单独地驱动或分离地驱动的情况下，可以从堤BNK的可以作为电极分离区域的第二开口OP2去除第一对准电极ALE1的一部分。因此，第一对准电极ALE1可以与设置在位于同一像素列中的相邻像素PXL中的第一对准电极ALE1电分离和/或物理分离。
参照图5至图7以及图11至图20，可以在第一图案MAP1和第二图案MAP2、堤BNK的区域、第一绝缘层INS1的区域以及第二绝缘层INS2的区域上完全地施用导电层CL。导电层CL可以由各种透明导电材料制成。例如，导电层CL可以由透明导电氧化物制成。
参照图5至图7以及图11至图21，可以在导电层CL上完全地施用(或涂覆)第三材料层MAL3(或第三绝缘材料层)。第三材料层MAL3可以由包含有机材料的有机膜(或有机绝缘膜)构成，以具有一水平或更大的厚度。因此，第三材料层MAL3可以在发射区域EMA中充分地覆盖第二绝缘层INS2上的第一图案MAP1。
参照图5至图7以及图11至图22，在第三材料层MAL3上施用光致抗蚀剂层之后，可以执行使用掩模的光刻工艺以去除第三材料层MAL3的一部分从而形成涂层CTL。
涂层CTL可以位于由堤BNK围绕的发射区域EMA中，并且可以暴露导电层CL的区域并覆盖导电层CL的除了所述区域之外的剩余区域。
参照图5至图7以及图11至图23，可以执行蚀刻工艺以去除导电层CL的暴露于外部的区域，从而形成电分离的第一像素电极PE1和第二像素电极PE2。去除导电层CL的区域的方法可以包括湿蚀刻方法。
可以通过在执行上述蚀刻工艺之后执行固化工艺来最终形成具有平坦表面UF的涂层CTL。涂层CTL可以用作平坦化层，以减轻由位于其下方的组件引起的台阶。涂层CTL可以位于发光元件LD与颜色转换层CCL之间以进一步确保发光元件LD与颜色转换层CCL之间的间隙，从而减少或防止由发光元件LD产生的热传输到颜色转换层CCL。
在一些实施例中，通过在固化工艺之后执行干蚀刻工艺，如图24中所示，可以去除第一图案MAP1和第二图案MAP2。可以分别暴露发射区域EMA的第二绝缘层INS2的第二表面SF2和非发射区域NEMA的第二绝缘层INS2的表面(或上表面)。
与其中可能通过单独的工艺分别形成第一像素电极PE1和第二像素电极PE2的情况相比，在实施例中，由于电连接到每个发光元件LD的第一端EP1的第一像素电极PE1和电连接到对应发光元件LD的第二端EP2的第二像素电极PE2可以在同一工艺中同时形成，因此可以减少掩模的数量。因此，在上述实施例中，可以简化显示装置的制造工艺，并且可以降低制造成本。
在形成第一像素电极PE1和第二像素电极PE2的工艺之后，可以在涂层CTL上直接形成颜色转换层CCL，使得涂层CTL的平坦表面UF和颜色转换层CCL可以彼此直接接触。
虽然已经参照公开的某些实施例示出并描述了公开，但是本领域技术人员将理解的是，在不脱离公开的范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种显示装置，所述显示装置包括设置在基底的显示区域中并且包括发射区域和非发射区域的像素，所述像素包括：
发光元件，设置在所述发射区域中并且包括在所述发光元件的延伸方向上彼此面对的第一端和第二端；
第一像素电极，电连接到所述发光元件的所述第一端；
第二像素电极，电连接到所述发光元件的所述第二端；
绝缘图案，设置在所述发光元件上以暴露所述第一端和所述第二端，所述绝缘图案包括接触所述发光元件的第一表面和在所述基底的厚度方向上面对所述第一表面的第二表面；以及
涂层，设置在所述第一像素电极和所述第二像素电极上并且包括平坦表面，
其中，所述涂层不接触所述绝缘图案。
2.根据权利要求1所述的显示装置，其中，所述涂层包括有机膜。
3.根据权利要求2所述的显示装置，其中，所述涂层包括丙烯酰基类树脂、聚酰亚胺类树脂和硅氧烷类树脂中的至少一种。
4.根据权利要求2所述的显示装置，其中，所述第一像素电极和所述第二像素电极中的每个接触所述绝缘图案的侧表面。
5.根据权利要求4所述的显示装置，其中，所述涂层的所述平坦表面与所述第一像素电极和所述第二像素电极中的每个的至少一个区域共线。
6.根据权利要求4所述的显示装置，其中，
所述第一像素电极和所述第二像素电极设置在同一层，
所述第一像素电极和所述第二像素电极包括相同的材料，并且
所述第一像素电极和所述第二像素电极关于所述绝缘图案彼此间隔开。
7.根据权利要求4所述的显示装置，其中，所述涂层位于所述发射区域中。
8.根据权利要求2所述的显示装置，其中，
所述像素还包括位于所述绝缘图案的所述第二表面上的第一图案，并且
所述第一图案接触所述绝缘图案的所述第二表面。
9.根据权利要求8所述的显示装置，其中，所述第一图案不接触所述涂层。
10.根据权利要求9所述的显示装置，其中，所述绝缘图案被所述第一图案、所述第一像素电极和所述第二像素电极以及所述发光元件围绕。
11.根据权利要求8所述的显示装置，其中，
所述像素还包括：
堤，位于所述非发射区域中并且包括与所述发射区域对应的第一开口和与所述第一开口间隔开的第二开口；以及
第二图案，设置在所述堤上。
12.根据权利要求11所述的显示装置，其中，所述第一图案和所述第二图案包括相同的材料。
13.根据权利要求11所述的显示装置，其中，所述像素还包括：
光转换图案，位于所述涂层上以与所述发射区域对应；以及
光阻挡图案，在所述非发射区域中位于所述堤上。
14.根据权利要求13所述的显示装置，其中，所述光转换图案包括：
颜色转换层，位于所述涂层上并且将从所述发光元件发射的第一颜色的光转换为第二颜色的光；以及
滤色器，位于所述颜色转换层上以与所述颜色转换层对应。
15.根据权利要求14所述的显示装置，其中，所述涂层在所述基底的所述厚度方向上设置在所述发光元件与所述颜色转换层之间。
16.根据权利要求11所述的显示装置，其中，所述像素还包括：
像素电路层，包括电连接到所述发光元件的至少一个晶体管和至少一条电力线；
第一堤图案和第二堤图案，设置在所述像素电路层上并且至少在所述发射区域中彼此间隔开；
第一对准电极，位于所述第一堤图案上并且电连接到所述至少一个晶体管；以及
第二对准电极，位于所述第二堤图案上并且电连接到所述至少一条电力线。
17.一种显示装置，所述显示装置包括设置在基底的显示区域中并且包括发射区域和非发射区域的像素，所述像素包括：
至少一个晶体管和至少一条电力线，设置在所述基底上；
过孔层，设置在所述至少一个晶体管和所述至少一条电力线上；
第一对准电极和第二对准电极，设置在所述过孔层上并且彼此间隔开；
绝缘层，设置在所述第一对准电极和所述第二对准电极上；
发光元件，在所述第一对准电极与所述第二对准电极之间设置在所述绝缘层上并且包括在延伸方向上的第一端和第二端；
绝缘图案，位于所述发光元件的上部处；
第一像素电极，电连接到所述第一对准电极和所述发光元件的所述第一端；
第二像素电极，电连接到所述第二对准电极和所述发光元件的所述第二端；
涂层，位于所述第一像素电极和所述第二像素电极上并且具有平坦表面；以及
颜色转换层，设置在所述涂层上并设置在所述发射区域中以与所述发光元件对应，其中，
所述涂层不接触所述绝缘图案并且包括有机膜。
18.一种显示装置的制造方法，所述制造方法包括在基底上形成包括发射区域和非发射区域的至少一个像素，形成所述至少一个像素的步骤包括以下步骤：
在所述基底上形成彼此间隔开的第一对准电极和第二对准电极；
在所述第一对准电极和所述第二对准电极上形成第一绝缘层；
在所述第一绝缘层上形成堤，以与所述非发射区域对应；
使发光元件在所述第一对准电极与所述第二对准电极之间在所述第一绝缘层上对准；
在所述发光元件上顺序地施用第一材料层和第二材料层，使用第一掩模执行光刻工艺以去除所述第二材料层的一部分从而形成与所述发光元件对应的第一图案和与所述堤对应的第二图案，并且部分地暴露所述第一材料层；
使用所述第一图案和所述第二图案作为第二掩模执行干灰化工艺以去除所暴露的第一材料层，并且形成位于所述第一图案和所述第二图案下方的第二绝缘层；
在所述第一图案和所述第二图案以及所述第一绝缘层上涂覆导电层，并且在所述导电层上涂覆第三材料层；
使用第三掩模执行光刻工艺以去除所述第三材料层的一部分从而形成涂层，并且暴露所述导电层的一部分；以及
去除所暴露的导电层的所述一部分以形成彼此间隔开的第一像素电极和第二像素电极，并且暴露在所述第二绝缘层上的所述第一图案。
19.根据权利要求18所述的显示装置的制造方法，其中，所述涂层包括丙烯酰基类树脂、聚酰亚胺类树脂和硅氧烷类树脂中的至少一种。
20.根据权利要求18所述的显示装置的制造方法，其中，形成所述至少一个像素的步骤还包括：在形成所述第一像素电极和所述第二像素电极之后，在所述涂层的上部处形成颜色转换层。
CN202211280662.XA 2021-10-20 2022-10-19 显示装置及其制造方法 Pending CN116018014A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0140535 2021-10-20
KR1020210140535A KR20230056859A (ko) 2021-10-20 2021-10-20 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN116018014A true CN116018014A (zh) 2023-04-25

Family

ID=85982331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211280662.XA Pending CN116018014A (zh) 2021-10-20 2022-10-19 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US20230121816A1 (zh)
KR (1) KR20230056859A (zh)
CN (1) CN116018014A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220156719A (ko) * 2021-05-18 2022-11-28 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US20230121816A1 (en) 2023-04-20
KR20230056859A (ko) 2023-04-28

Similar Documents

Publication Publication Date Title
CN113903268A (zh) 显示装置
US20220130922A1 (en) Pixel and display device including the same
US20230005898A1 (en) Pixel and display device including the same
CN117242576A (zh) 显示装置
CN115223458A (zh) 像素及包括其的显示装置
CN116018014A (zh) 显示装置及其制造方法
CN116261359A (zh) 像素、包括该像素的显示装置及制造该显示装置的方法
CN115707288A (zh) 显示设备
CN114335049A (zh) 显示装置
US20240038956A1 (en) Pixel and display device including the same
US20230327065A1 (en) Pixel and display device having the same
CN219800895U (zh) 显示装置
US20240014351A1 (en) Display device and method of fabricating the same
US20230317906A1 (en) Pixel, display device having the same, and method of fabricating the display device
US20220109085A1 (en) Display device and manufacturing method thereof
US11785824B2 (en) Display device and manufacturing method thereof
US20230420622A1 (en) Display device
US20230215980A1 (en) Display device and method of fabricating the same
US20240079527A1 (en) Display device and method of fabricating the same
US20230261152A1 (en) Display device
US20220093678A1 (en) Display device and manufacturing method thereof
US20240145643A1 (en) Display device and manufacturing method thereof
US20230282796A1 (en) Pixel and display device including the same
KR20240017226A (ko) 표시 장치 및 표시 장치의 제조 방법
CN115347012A (zh) 显示装置和制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication