CN115458562A - 显示装置和制造该显示装置的方法 - Google Patents

显示装置和制造该显示装置的方法 Download PDF

Info

Publication number
CN115458562A
CN115458562A CN202210650624.2A CN202210650624A CN115458562A CN 115458562 A CN115458562 A CN 115458562A CN 202210650624 A CN202210650624 A CN 202210650624A CN 115458562 A CN115458562 A CN 115458562A
Authority
CN
China
Prior art keywords
insulating layer
layer
disposed
electrode
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210650624.2A
Other languages
English (en)
Inventor
金�显
朴浈洙
李宗璨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210104716A external-priority patent/KR20220166692A/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115458562A publication Critical patent/CN115458562A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置和制造该显示装置的方法，所述显示装置可以包括：像素，设置在基底上，像素中的每个包括：过孔层，设置在基底上，并且由有机层形成；第一对准电极和第二对准电极，设置在过孔层上；第一绝缘层，设置在第一对准电极和第二对准电极上；第一堤图案和第二堤图案，第一堤图案在第一对准电极上设置在第一绝缘层上，第二堤图案在第二对准电极上设置在第一绝缘层上；第二绝缘层，设置在第一堤图案和第二堤图案以及第一绝缘层上；至少一个发光元件，设置在第二绝缘层上；第一电极，电连接到发光元件和第一对准电极；以及第二电极，电连接到发光元件和第二对准电极。第一绝缘层可以包括有机层。

Description

显示装置和制造该显示装置的方法
本申请要求在韩国知识产权局于2021年6月9日提交的第10-2021-0074954号韩国专利申请和于2021年8月9日提交的第10-2021-0104716号韩国专利申请的优先权和权益，这些韩国专利申请的全部内容通过引用包含于此。
技术领域
公开的各种实施例涉及显示装置以及制造或生产显示装置的方法。
背景技术
最近，随着对信息显示的兴趣的增加，已经在不断进行着对显示装置的研究和开发。
发明内容
公开的各种实施例涉及具有改进的可靠性的显示装置以及制造该显示装置的方法。
此外，公开的各种实施例涉及显示装置和制造该显示装置的方法，在所述显示装置中，由有机层形成的绝缘层设置在对准电极上，从而可以减缓由于对准电极之间的台阶差而发生的故障。
公开的实施例可以提供一种显示装置，所述显示装置包括：多个像素，设置在基底上。所述多个像素中的每个可以包括：过孔层，设置在基底上，并且由有机层形成；第一对准电极和第二对准电极，设置在过孔层上，并且彼此间隔开；第一绝缘层，设置在第一对准电极和第二对准电极上，在平面图中与第一对准电极和第二对准电极叠置，并且具有平坦表面；第一堤图案，在第一对准电极上设置在第一绝缘层上；第二堤图案，在第二对准电极上设置在第一绝缘层上；第二绝缘层，设置在第一堤图案和第二堤图案上以及在第一堤图案与第二堤图案之间的第一绝缘层上；至少一个发光元件，在第一堤图案与第二堤图案之间设置在第二绝缘层上；第一电极，设置在第一堤图案上，并且电连接到至少一个发光元件的第一端和第一对准电极；以及第二电极，设置在第二堤图案上，并且电连接到至少一个发光元件的第二端和第二对准电极。
在实施例中，第一绝缘层可以包括有机层。
在实施例中，第一绝缘层和第二绝缘层可以由不同的材料形成。
第二绝缘层可以包括无机层。
在实施例中，所述多个像素中的每个还可以包括：发射区域，至少一个发光元件设置在发射区域中；非发射区域，被设置为与发射区域相邻；以及堤，在非发射区域中设置在第一绝缘层上，并且包括与发射区域对应的第一开口、与第一开口间隔开的第二开口，并且包括有机层。
在实施例中，第一堤图案和第二堤图案中的每个可以包括有机层。过孔层、第一绝缘层、第一堤图案和第二堤图案以及堤可以彼此连接。
在实施例中，在平面图中，第二绝缘层可以与堤部分地叠置。
在实施例中，在非发射区域中，堤可以直接设置在第一绝缘层上。
在实施例中，第二绝缘层可以与堤的第一开口对应。
在实施例中，第二绝缘层的端部可以接触堤的侧壁。
在实施例中，在剖视图中，第二绝缘层的第一端部可以设置在堤的第一侧壁与第一堤图案之间，并且第二绝缘层的第二端部可以设置在堤的第二侧壁与第二堤图案之间。
在实施例中，在平面图中，第二绝缘层可以与堤不完全地叠置。
在实施例中，第一电极和第二电极可以设置在不同的层。
在实施例中，所述多个像素中的每个还可以包括：第三绝缘层，设置在至少一个发光元件上，并且暴露至少一个发光元件的第一端和第二端；第四绝缘层，设置在第一电极上，并且包括无机层；以及第五绝缘层，设置在第四绝缘层和第二电极的整个表面上，并且包括无机层。
在实施例中，第一电极和第二电极可以设置在同一层。
在实施例中，第一绝缘层可以包括：第一接触孔，第一对准电极的一部分通过第一接触孔暴露；以及第二接触孔，第二对准电极的一部分通过第二接触孔暴露。第一电极可以通过第一接触孔与第一对准电极电连接。第二电极可以通过第二接触孔与第二对准电极电连接。
在实施例中，第一接触孔和第二接触孔可以位于非发射区域中。
在实施例中，所述多个像素中的每个还可以包括：光转换图案，设置在第五绝缘层上，并且与发射区域对应；以及光阻挡图案，设置在第五绝缘层上，并且与非发射区域对应。
在实施例中，所述多个像素中的每个还可以包括至少一个晶体管，至少一个晶体管设置在基底与过孔层之间并且电连接到至少一个发光元件。
在实施例中，第一对准电极和第二对准电极的厚度与第一绝缘层的厚度的比率可以为1:3或更大。
公开的实施例可以提供一种显示装置，所述显示装置包括：多个像素，设置在基底上，并且均包括发射区域和非发射区域。所述多个像素中的每个可以包括：过孔层，设置在基底上，并且由有机层形成；第一对准电极和第二对准电极，设置在过孔层上并彼此间隔开，并且均具有第一厚度；第一绝缘层，设置在第一对准电极和第二对准电极上，在平面图中与第一对准电极和第二对准电极叠置，由有机层形成，并且具有与第一厚度不同的第二厚度；第一堤图案，在第一对准电极上设置在第一绝缘层上；第二堤图案，在第二对准电极上设置在第一绝缘层上；堤，在非发射区域中设置在第一绝缘层上；第二绝缘层，设置在第一堤图案和第二堤图案上以及第一堤图案与第二堤图案之间的第一绝缘层上，并且由无机层形成；以及至少一个发光元件，在发射区域中设置在第二绝缘层上。
在实施例中，第一厚度与第二厚度的比率为1:3或更大。
公开的实施例可以提供一种制造显示装置的方法，所述方法包括在基底上形成包括发射区域和非发射区域的至少一个像素。
在实施例中，形成至少一个像素的步骤可以包括：在基底上形成至少一个晶体管；在至少一个晶体管上形成过孔层；在过孔层上形成彼此间隔开的第一对准电极和第二对准电极；在第一对准电极和第二对准电极上形成具有平坦表面的第一绝缘层；在第一绝缘层上形成彼此间隔开并与发射区域对应的第一堤图案和第二堤图案；在第一绝缘层上形成与非发射区域对应的堤；在第一堤图案和第二堤图案以及第一堤图案与第二堤图案之间的第一绝缘层上形成第二绝缘层；使至少一个发光元件在第一堤图案与第二堤图案之间在第二绝缘层上对准；在第一堤图案上形成电连接到所述至少一个发光元件的第一端和第一对准电极中的每个的第一电极；以及在第二堤图案上形成电连接到所述至少一个发光元件的第二端和所述第二对准电极中的每个的第二电极。
在实施例中，过孔层、第一绝缘层、第一堤图案和第二堤图案以及堤均包括有机层，并且第二绝缘层可以包括无机层。
在实施例中，在平面图中，第二绝缘层可以与堤不完全地叠置。过孔层、第一绝缘层、第一堤图案和第二堤图案以及堤可以彼此连接。
附图说明
通过参照附图详细地描述公开的实施例，根据公开的实施例的额外理解将变得更加明显。
图1和图2是示意性地示出根据实施例的发光元件的透视图。
图3是示意性地示出图1的发光元件的剖视图。
图4是示意性地示出根据实施例的显示装置的平面图。
图5和图6是示出包括在图4中所示的每个像素中的组件的电连接关系的各种实施例的等效电路的示意图。
图7是示意性地示出图4中所示的每个像素的平面图。
图8是沿着图7的线II-II’截取的示意性剖视图。
图9A至图12是沿着图7的线III-III’截取的示意性剖视图。
图13A和图13B是沿着图7的线IV-IV’截取的示意性剖视图。
图14和图15是示出将对比示例1、对比示例2、对比示例3和实施例的电场流量进行比较的模拟结果的视图。
图16A至图16I是示意性地示出制造图9A中所示的像素的方法的剖视图。
图17和图18示意性地示出了根据实施例的像素，并且是与图7的线III-III’对应的剖视图。
图19是沿着图4的线I-I’截取的示意性剖视图。
具体实施方式
由于公开允许各种变化和许多实施例，所以具体实施例将在附图中示出并且在书面描述中详细描述。然而，这不意图将公开限制为实践的具体方式，并且将理解的是，不脱离公开的精神和技术范围的所有改变、等同物和替代物包括在公开中。
贯穿公开，同样的附图标记贯穿公开的各种附图和实施例表示同样的部分。为了清楚的说明，可以夸大附图中的元件的尺寸。将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似的，第二元件也可以称为第一元件。
还将理解的是，当在本说明书中使用术语“包括”、“包含”、“具有”等时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或其组合。此外，在诸如层、膜、区域或板的第一部件设置在第二部件上的情况下，第一部件不仅可以直接在所述第二部件上，而且第三部件可以插入它们之间。另外，在表示诸如层、膜、区域或板的第一部件形成在第二部件上的情况下，所述第二部件的其上形成有第一部件的表面不限于所述第二部件的上表面，而且可以包括所述第二部件的诸如侧表面或下表面的其他表面。相反，在诸如层、膜、区域或板的第一部件在第二部件下面的情况下，第一部件不仅可以直接在所述第二部件下面，而且第三部件可以插入它们之间。
将理解的是，当元件(例如，第一元件)被称为(可操作地或通信地)“与另一元件(例如，第二元件)结合/结合到另一元件(例如，第二元件)”或“与另一元件(例如，第二元件)连接/连接到另一元件(例如，第二元件)”时，第一元件可以直接地与第二元件结合或连接/结合到或连接到第二元件，或者经由另一元件(例如，第三元件)与第二元件结合或连接/结合到或连接到第二元件。此外，术语“结合”或“连接”可以全面地指物理结合或连接以及/或者电结合或连接。
参照附图描述公开的实施例和所需细节以详细描述公开，使得具有公开所属技术领域的普通知识的技术人员可以容易地实践公开。此外，只要在句子中没有具体提及，单数形式就可以包括复数形式。
考虑到正在被谈及的测量以及与具体量的测量有关的误差(即，测量系统的局限性)，如在这里使用的术语“约(大约)”或“近似”包括所陈述的值并且表示在如由本领域的普通技术人员确定的具体值的可接受偏差范围内。例如，“约(大约)”可以意指在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％或±5％内。
短语“……中的至少一个(种/者)”出于其意思和解释的目的而旨在包括“选自……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意指“A、B或者A和B”。
除非另有定义或暗示，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，除非在这里清楚地如此定义，否则术语(诸如在通用字典中定义的术语)应当被解释为具有与它们在相关领域和公开的背景下的含义一致的含义，而不应以理想化或者过于形式化的意义来解释。
图1和图2是示意性地示出根据实施例的发光元件LD的透视图。图3是示出图1的发光元件LD的示意性剖视图。
在实施例中，发光元件LD的类型和/或形状不限于图1至图3中所示的实施例。
参照图1至图3，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以实现为通过连续堆叠第一半导体层11、活性层12和第二半导体层13而形成的发射堆叠件(或称为“堆叠图案”)。
发光元件LD可以形成为在一个方向上延伸。如果发光元件LD延伸所沿的方向被定义为纵向方向，则发光元件LD可以在纵向方向上具有一端(或者下端或第一端)和剩余端(或者上端或第二端)。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端上，第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端上。例如，第一半导体层11可以设置在发光元件LD的第一端上，第二半导体层13可以设置在发光元件LD的第二端上。
发光元件LD可以具有各种形状。例如，如图1中所示，发光元件LD可以具有在纵向方向(或延伸方向)上长(例如，具有大于1的长宽比)的杆状形状、条状形状或柱状形状(例如，圆柱形形状)。在实施例中，发光元件LD在纵向方向上的长度L可以比其直径D(或剖面的宽度)大。然而，公开不限于此。在实施例中，如图2中所示，发光元件LD可以具有在纵向方向上短(例如，具有小于1的长宽比)的杆状形状、条状形状或柱状形状。在实施例中，发光元件LD可以具有其中其长度L和直径D彼此相同的杆状形状、条状形状或柱状形状。
发光元件LD可以包括被制造为具有超小型尺寸(例如，具有与微米级或纳米级对应的直径D和/或长度L)的发光二极管(LED)。
在发光元件LD在纵向方向上长(例如，具有大于1的长宽比)的情况下，发光元件LD的直径D可以在约0.5μm至约6μm的范围内，其长度L可以在约1μm至约10μm的范围内。然而，发光元件LD的直径D和长度L不限于此。发光元件LD的尺寸可以被改变以满足发光元件LD应用到其的照明装置或自发光显示装置的条件(或设计条件)。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括n型半导体层，n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料并且掺杂有诸如Si、Ge、Se或Sn的第一导电掺杂剂(或n型掺杂剂)。然而，第一半导体层11的材料不限于此，第一半导体层11可以由各种其他材料形成。第一半导体层11可以在发光元件LD的纵向方向上包括与活性层12接触的上表面和暴露于外部的下表面。第一半导体层11的下表面可以与发光元件LD的第一端(或下端)对应。
活性层12可以设置在第一半导体层11上并且具有单量子阱结构或多量子阱结构。例如，在活性层12具有多量子阱结构的情况下，活性层12可以通过周期性地重复堆叠作为一部分设置的势垒层(未示出)、应变增强层和阱层而形成。应变增强层可以具有比势垒层的晶格常数小的晶格常数，从而可以进一步增强将要施加到阱层的应变(例如，压缩应变)。然而，活性层12的结构不限于前述实施例的结构。
活性层12可以发射具有在约400nm至约900nm的范围内的波长的光并且使用双异质结构。在实施例中，掺杂有导电掺杂剂的盖层(未示出)可以在发光元件LD的纵向方向上形成在活性层12之上或下面。例如，盖层可以由AlGaN层或InAlGaN层形成。在实施例中，可以使用诸如AlGaN或InAlGaN的材料来形成活性层12，并且可以使用各种其他材料来形成活性层12。活性层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
如果将具有预定的电压或更高电压的电场施加到发光元件LD的相对两端，则发光元件LD可以通过电子-空穴对在活性层12中结合或组合来发射光。由于可以基于前述原理控制发光元件LD的光发射，所以发光元件LD可以用作各种发光装置以及显示装置的像素的光源(发光源)。
第二半导体层13可以设置在活性层12的第二表面上并且包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括p型半导体层，p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料并且掺杂有诸如Mg、Zn、Ca、Sr或Ba的第二导电掺杂剂(或p型掺杂剂)。然而，用于形成第二半导体层13的材料不限于此，第二半导体层13可以由各种其他材料形成。第二半导体层13可以在发光元件LD的纵向方向上包括与活性层12的第二表面接触的下表面和暴露于外部的上表面。第二半导体层13的上表面可以与发光元件LD的第二端(或上端)对应。
在实施例中，第一半导体层11和第二半导体层13可以在发光元件LD的纵向方向上具有不同的厚度。例如，在发光元件LD的纵向方向上，第一半导体层11的厚度可以比第二半导体层13的厚度大。因此，与靠近第一半导体层11的下表面相比，发光元件LD的活性层12可以被设置为靠近第二半导体层13的上表面。
尽管第一半导体层11和第二半导体层13均由单层形成，但是公开不限于此。在实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13均还可以包括一个或更多个层(例如，盖层和/或拉伸应变势垒减小(TSBR)层)。TSBR层可以是应变消除层，其晶格结构设置在其他半导体层之间，使得应变消除层用作缓冲层以减小晶格常数的差异。尽管TSBR层可以由p型半导体层(诸如p-GaInP、p-AlInP或p-AlGaInP)形成，但是公开不限于此。
在实施例中，除了包括第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的接触电极(未示出并且在下文中称为“第一接触电极”)。此外，在实施例中，发光元件LD还可以包括设置在第一半导体层11的第一端上的另一接触电极(未示出并且在下文中称为“第二接触电极”)。
第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但是公开不限于此。在实施例中，第一接触电极和第二接触电极中的每个可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。例如，第一接触电极和第二接触电极可以包括单独使用或组合使用的不透明金属(诸如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)以及其氧化物或合金)，但是公开不限于此。在实施例中，第一接触电极和第二接触电极也可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的透明导电氧化物。
包括在第一接触电极和第二接触电极中的材料可以彼此相同或不同。第一接触电极和第二接触电极可以是基本上透明或半透明的。因此，从发光元件LD产生的光可以穿过第一接触电极和第二接触电极，然后发射到发光元件LD外部。在一些实施例中，在从发光元件LD产生的光通过除了发光元件LD的相对两端之外的区域而不穿过第一接触电极和第二接触电极被发射到发光元件LD外部的情况下，第一接触电极和第二接触电极可以包括不透明金属。
在实施例中，发光元件LD还可以包括绝缘层14(或绝缘膜)。然而，在一些实施例中，可以省略绝缘层14，或者绝缘层14可以被设置为仅覆盖第一半导体层11、活性层12和第二半导体层13中的一些。
绝缘层14可以防止活性层12由于与除了第一半导体层11和第二半导体层13之外的导电材料接触而短路。此外，绝缘层14可以使发光元件LD的表面缺陷最小化，从而提高发光元件LD的寿命和发射效率。在发光元件LD被设置为彼此紧密接触的情况下，绝缘层14可以防止发光元件LD之间的不期望的短路。不限制是否设置绝缘层14，只要可以防止活性层12与外部导电材料短路即可。
绝缘层14可以被设置为包围包括第一半导体层11、活性层12和第二半导体层13的发射堆叠件的整个外圆周表面。
尽管在前述实施例中，绝缘层14已经被描述为包围第一半导体层11、活性层12和第二半导体层13的相应外圆周表面的整体，但是公开不限于此。在实施例中，在发光元件LD包括第一接触电极的情况下，绝缘层14可以包围第一半导体层11、活性层12、第二半导体层13和第一接触电极的相应外圆周表面的整体。在实施例中，绝缘层14可以不包围第一接触电极的外圆周表面的整体，或者可以仅包围第一接触电极的外圆周表面的一部分而不包围第一接触电极的外圆周表面的另一部分。此外，在实施例中，在第一接触电极设置在发光元件LD的第二端(或上端)上并且第二接触电极设置在发光元件LD的第一端(或下端)上的情况下，绝缘层14可以允许第一接触电极和第二接触电极中的每个的至少一个区域暴露。
绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括选自由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、氧化钛锶(SrTiOx)、氧化钴(CoxOy)、氧化镁(MgO)、氧化锌(ZnOx)、氧化钌(RuOx)、氧化镍(NiO)、氧化钨(WOx)、氧化钽(TaOx)、氧化钆(GdOx)、氧化锆(ZrOx)、氧化镓(GaOx)、氧化钒(VxOy)、ZnO:Al、ZnO:B、InxOy:H、氧化铌(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、烷基氧铝聚合物膜(aluconepolymer film)、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和氮化钒(VN)组成的组的一种或更多种绝缘材料。氧化锌(ZnOx)可以是氧化锌(ZnO)和/或过氧化锌(ZnO2)。然而，公开不限于此，具有绝缘性的各种材料可以用作为绝缘层14的材料。
绝缘层14可以以单层的形式或以包括双层的多层的形式设置。例如，在绝缘层14形成为包括连续地堆叠的第一绝缘层和第二绝缘层的双层结构的情况下，第一绝缘层和第二绝缘层可以由不同的材料(或物质)制成并且可以通过不同的工艺形成。在实施例中，第一绝缘层和第二绝缘层可以包括相同的材料并且可以通过连续的工艺形成。
在实施例中，发光元件LD可以实现为具有核-壳结构的发光图案。在这种情况下，第一半导体层11可以设置在发光元件LD的核中(例如，发光元件LD的中心部分中)。活性层12可以设置和/或形成为包围第一半导体层11的外圆周表面。第二半导体层13可以提供和/或形成为包围活性层12。此外，发光元件LD还可以包括形成为包围第二半导体层13的至少一侧的接触电极(未示出)。在实施例中，发光元件LD还可以包括绝缘层14，绝缘层14设置在具有核-壳结构的发光图案的外圆周表面上并且包括透明绝缘材料。实现为具有核-壳结构的发光图案的发光元件LD可以以生长方式制造。
发光元件LD可以用作用于各种显示装置的发光源(或称为“光源”)。发光元件LD可以通过表面处理工艺制造。例如，可以对发光元件LD进行表面处理，使得在发光元件LD与流体溶液(或溶剂)混合并供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)的情况下，发光元件LD可以均匀地分散而不是不均匀地聚集在溶液中。
包括上述发光元件LD的发光部件(或发光器件)可以用在包括包含光源的显示装置的各种类型的装置中。例如，在发光元件LD设置在显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可以用在包括光源的其他类型的电子装置(诸如照明装置)中。
图4是示意性地示出根据实施例的显示装置的平面图。
为了解释的目的，集中于其中显示有图像的显示区域DA，图4示意性地示出了显示装置的结构。
如果显示装置是在其至少一个表面中具有显示表面的电子装置(例如，智能电话、电视、平板PC、移动电话、视频电话、电子阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗器械、相机或可穿戴装置)，则公开可以应用于显示装置。
参照图1至图4，显示装置可以包括基底SUB、设置在基底SUB上并均包括至少一个发光元件LD的像素PXL、设置在基底SUB上并被构造为驱动像素PXL的驱动器以及被设置为使像素PXL与驱动器电连接的线组件。
显示装置可以根据驱动发光元件LD的方法被分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置被实现为有源矩阵型显示装置的情况下，像素PXL中的每个可以包括被构造为控制将要供应到发光元件LD的电流的量的驱动晶体管以及被构造为将数据信号传输到驱动晶体管的开关晶体管。
显示装置可以以各种形式(例如，以具有两对平行边的矩形板的形式)设置，但是公开不限于此。在显示装置以矩形板的形式设置的情况下，两对边中的一对可以比另一对长。为了解释的目的，示出了显示装置具有拥有一对长边和一对短边的矩形形状的情况。长边延伸所沿的方向由第二方向DR2指示，短边延伸所沿的方向由第一方向DR1指示，基底SUB的厚度方向由第三方向DR3指示。在以矩形平面形状设置的显示装置中，长边和短边在其处彼此接触(或交汇)的每个拐角可以具有倒圆形状。
基底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和用于使像素PXL结合到驱动器的线组件的一些的区域。
非显示区域NDA可以被设置为与显示区域DA相邻。非显示区域NDA可以设置在显示区域DA的至少一侧。例如，非显示区域NDA可以包围显示区域DA的周边(或边缘)。电连接到像素PXL的线组件和与线组件电连接以驱动像素PXL的驱动器可以设置在非显示区域NDA中。
线组件可以使驱动器与像素PXL电连接。线组件可以包括与信号线(例如，扫描线、数据线和发射控制线)电连接的扇出线，信号线电连接到每个像素PXL以向像素PXL提供信号。此外，在实施例中，线组件可以包括电连接到信号线(例如，控制线和感测线)的扇出线，信号线电连接到每个像素PXL以实时补偿像素PXL的电特性的变化。线组件可以包括与被构造为向各个像素PXL提供预定的电压并且电连接到各个像素PXL的电力线电连接的扇出线。
基底SUB可以包括透明绝缘材料以允许光透射。基底SUB可以是刚性基底或柔性基底。
基底SUB的区域可以被设置为其中设置有像素PXL的显示区域DA，基底SUB的另一区域可以被设置为非显示区域NDA。例如，基底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中设置有各个像素PXL的像素区域，非显示区域NDA设置在显示区域DA的周边周围(或与显示区域DA相邻)。
像素PXL可以设置在基底SUB的显示区域DA中。在实施例中，像素PXL可以以条带布置方式布置在显示区域DA中，但是公开不限于此。
像素PXL中的每个可以包括被构造为响应于对应的扫描信号和对应的数据信号而被驱动的至少一个发光元件LD。发光元件LD可以具有与纳米级或微米级对应的小尺寸，并且可以并联电连接到与其相邻设置的发光元件LD，但是公开不限于此。发光元件LD可以形成每个像素PXL的光源。
像素PXL中的每个可以包括由预定的信号(例如，扫描信号和数据信号)和/或预定的电源(例如，第一驱动电源和第二驱动电源)驱动的至少一个光源(例如，图1至图3中所示的发光元件LD)。然而，在公开的实施例中，可以用作像素PXL中的每个的光源的发光元件LD的类型不限于此。
驱动器可以通过线组件向像素PXL中的每个供应预定的信号和预定的电力电压，从而控制像素PXL的操作。
图5和图6是示出包括在图4中所示的像素PXL中的组件的电连接关系的各种实施例的等效电路的示意图。
例如，图5和图6示出了包括可以用在有源矩阵型显示装置中的像素PXL中的组件的电连接关系的各种实施例。然而，包括在公开的实施例可以应用到其的像素PXL中的组件的类型不限于此。
如图5和图6中所示，不仅包括在图4中所示的像素PXL中的组件，而且其中设置(或放置)有组件的区域可以被称为“像素PXL”。
参照图1至图6，像素PXL可以包括被构造为产生具有与数据信号对应的亮度的光的发射单元(或发射部分)EMU(或发射器)。此外，像素PXL还可以选择性地包括被构造为驱动发射部分EMU的像素电路PXC。
在实施例中，发射部分EMU可以包括电连接在第一电力线PL1与第二电力线PL2之间的发光元件LD，第一电力线PL1电连接到第一驱动电源VDD并且第一驱动电源VDD的电压施加到第一电力线PL1，第二电力线PL2电连接到第二驱动电源VSS并且第二驱动电源VSS的电压施加到第二电力线PL2。例如，发射部分EMU可以包括第一像素电极PE1、第二像素电极PE2和发光元件LD，第一像素电极PE1经由像素电路PXC和第一电力线PL1电连接到第一驱动电源VDD，第二像素电极PE2通过第二电力线PL2电连接到第二驱动电源VSS，发光元件LD在第一像素电极PE1与第二像素电极PE2之间在同一方向上彼此并联电连接。在实施例中，第一像素电极PE1可以是阳极，第二像素电极PE2可以是阴极。
包括在发射部分EMU中的发光元件LD中的每个可以包括通过第一像素电极PE1电连接到第一驱动电源VDD的第一端和通过第二像素电极PE2电连接到第二驱动电源VSS的第二端。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以被设定为高电位电源，第二驱动电源VSS可以被设定为低电位电源。在像素PXL的发射时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以被设定为等于或大于发光元件LD的阈值电压的值。
如上所述，在不同电源的电压供应到其的第一像素电极PE1和第二像素电极PE2之间在同一方向上(例如，在正向方向上)彼此并联电连接的发光元件LD可以形成相应的有效光源。
发射部分EMU的发光元件LD可以发射具有与通过像素电路PXC供应到其的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发射部分EMU供应与对应的帧数据的灰度值对应的驱动电流。供应到发射部分EMU的驱动电流可以被分配并流入各个发光元件LD中。因此，发光元件LD中的每个可以发射具有与施加到其的电流对应的亮度的光，使得发射部分EMU可以发射具有与驱动电流对应的亮度的光。
尽管已经描述了其中发光元件LD的相对两端在同一方向上电连接在第一驱动电源VDD与第二驱动电源VSS之间的实施例，但是公开不限于此。在实施例中，除了包括形成各个有效光源的发光元件LD之外，发射部分EMU还可以包括至少一个无效光源(例如，反向发光元件LDr)。反向发光元件LDr与形成有效光源的发光元件LD一起可以在第一像素电极PE1与第二像素电极PE2之间彼此并联连接。反向发光元件LDr可以在与发光元件LD的方向相反的方向上电连接在第一像素电极PE1与第二像素电极PE2之间。即使在第一像素电极PE1与第二像素电极PE2之间施加预定的驱动电压(例如，正向驱动电压)，反向发光元件LDr也保持禁用。因此，电流基本上不流过反向发光元件LDr。
像素电路PXC可以电连接到像素PXL的扫描线Si和数据线Dj，其中，i和j为正整数。像素电路PXC可以电连接到像素PXL的控制线CLi和感测线SENj。例如，在像素PXL设置在显示区域DA的第i行第j列的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si、第j数据线Dj、第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是被构造为控制将要施加到发射部分EMU的驱动电流的驱动晶体管，并且可以电连接在第一驱动电源VDD与发射部分EMU之间。详细地，第一晶体管T1的第一端子可以通过第一电力线PL1电连接(或结合)到第一驱动电源VDD。第一晶体管T1的第二端子可以电连接到第二节点N2。第一晶体管T1的栅电极可以电连接到第一节点N1。响应于施加到第一节点N1的电压，第一晶体管T1可以控制要从第一驱动电源VDD通过第二节点N2施加到发射部分EMU的驱动电流的量。在实施例中，第一晶体管T1的第一端子可以是漏电极，第一晶体管T1的第二端子可以是源电极，公开不限于此。在实施例中，第一端子可以是源电极，第二端子可以是漏电极。
第二晶体管T2可以是响应于扫描信号选择像素PXL并激活像素PXL的开关晶体管，并且可以电连接在数据线Dj与第一节点N1之间。第二晶体管T2的第一端子可以电连接到数据线Dj。第二晶体管T2的第二端子可以电连接到第一节点N1。第二晶体管T2的栅电极可以电连接到扫描线Si。第二晶体管T2的第一端子和第二端子彼此不同，并且例如，如果第一端子是漏电极，则第二端子是源电极。
在从扫描线Si供应具有栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管T2可以导通以使数据线Dj与第一节点N1电连接。第一节点N1可以是在其处第二晶体管T2的第二端子与第一晶体管T1的栅电极彼此电连接的点。第二晶体管T2可以向第一晶体管T1的栅电极传输数据信号。
第三晶体管T3可以通过感测线SENj来得到能够将第一晶体管T1电连接到感测线SENj的感测信号，从而使用感测信号检测像素PXL的特性(诸如第一晶体管T1的阈值电压)。关于像素PXL的特性的信息可以用来转换图像数据，从而可以补偿像素PXL之间的特性偏差。第三晶体管T3的第二端子可以电连接到第一晶体管T1的第二端子。第三晶体管T3的第一端子可以电连接到感测线SENj。第三晶体管T3的栅电极可以电连接到控制线CLi。此外，第三晶体管T3的第一端子可以电连接到初始化电源。第三晶体管T3可以是被构造为使第二节点N2初始化的初始化晶体管，并且可以在感测控制信号从控制线CLi供应到其的情况下导通，使得初始化电源的电压可以传输到第二节点N2。因此，存储电容器Cst的电连接到第二节点N2的第二存储电极可以被初始化。
存储电容器Cst的第一存储电极可以电连接到第一节点N1。存储电容器Cst的第二存储电极可以电连接到第二节点N2。在帧周期期间，存储电容器Cst可以充入有与将要供应到第一节点N1的数据信号对应的数据电压。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的差对应的电压。
尽管图5示出了其中形成发射部分EMU的发光元件LD中的全部彼此并联电连接的实施例，但是公开不限于此。在实施例中，发射部分EMU可以包括包含彼此并联电连接的发光元件LD的至少一个串联组(或级)。换言之，如图6中所示，发射部分EMU可以具有串联-并联组合结构。
参照图6，发射部分EMU可以包括连续地电连接在第一驱动电源VDD与第二驱动电源VSS之间的第一串联组SET1和第二串联组SET2。第一串联组SET1和第二串联组SET2中的每个可以包括形成对应串联组的电极对的两个电极PE1和CTE1、CTE2和PE2，以及在两个电极PE1与CTE1之间、CTE2与PE2之间在同一方向上彼此并联电连接的发光元件LD。
第一串联组(或第一级)SET1可以包括第一像素电极PE1、第一中间电极CTE1和电连接在第一像素电极PE1与第一中间电极CTE1之间的至少一个第一发光元件LD1。此外，第一串联组SET1可以包括在与第一发光元件LD1的方向相反的方向上电连接在第一像素电极PE1与第一中间电极CTE1之间的反向发光元件LDr。
第二串联组(或第二级)SET2可以包括第二中间电极CTE2、第二像素电极PE2以及电连接在第二中间电极CTE2与第二像素电极PE2之间的至少一个第二发光元件LD2。此外，第二串联组SET2可以包括在与第二发光元件LD2的方向相反的方向上电连接在第二中间电极CTE2与第二像素电极PE2之间的反向发光元件LDr。
第一中间电极CTE1和第二中间电极CTE2可以彼此电连接和/或物理连接。第一中间电极CTE1和第二中间电极CTE2可以形成使连续设置的第一串联组SET1和第二串联组SET2电连接的中间电极CTE。
在前述实施例中，第一串联组SET1的第一像素电极PE1可以是每个像素PXL的阳极，第二串联组SET2的第二像素电极PE2可以是对应像素PXL的阴极。
如上所述，包括以串联-并联组合结构彼此电连接的串联组SET1和SET2(或发光元件LD)的像素PXL的发射部分EMU可以响应于发射部分EMU将要应用到其的产品的规格而容易地调整驱动电流/电压条件。
与具有使得发光元件LD仅彼此并联电连接的结构的发射部分EMU相比，包括以串联-并联组合结构彼此电连接的串联组SET1和SET2(或发光元件LD)的像素PXL的发射部分EMU可以减小驱动电流。此外，与具有使得其数量与发射部分EMU的发光元件LD的数量相同的发光元件LD中的全部彼此串联电连接的结构的发射部分EMU相比，包括以串联-并联组合结构彼此电连接的串联组SET1和SET2的像素PXL的发射部分EMU可以减小将要施加到发射部分EMU的相对两端的驱动电压。与具有使得串联组(或级)SET1和SET2中的全部彼此串联电连接的结构的发射部分EMU相比，包括以串联-并联组合结构彼此电连接的串联组SET1和SET2(或发光元件LD)的像素PXL的发射部分EMU可以在相同数量的电极PE1、CTE1、CTE2和PE2之间包括更多数量的发光元件LD。在这种情况下，可以提高发光元件LD的光输出效率。即使在特定的串联组(或级)中发生缺陷，也可以减小由于缺陷而不能发射光的发光元件LD的比率，从而可以减缓发光元件LD的光输出效率的降低。
尽管图5和图6示出了包括在像素电路PXC中的第一晶体管T1、第二晶体管T2和第三晶体管T3中的全部由n型晶体管形成的实施例，但是公开不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以被改变为p型晶体管。此外，尽管图5和图6示出了发射部分EMU电连接在像素电路PXC与第二驱动电源VSS之间的实施例，但是发射部分EMU可以电连接在第一驱动电源VDD与像素电路PXC之间。
像素电路PXC的结构可以以各种方式改变。例如，像素电路PXC还可以包括至少一个晶体管元件(诸如被构造为使第一节点N1初始化的晶体管元件和/或被构造为控制发光元件LD的发射时间的晶体管元件)或其他电路元件(诸如用于使第一节点N1的电压升压的升压电容器)。
可以应用于公开的像素PXL的结构不限于图5和图6中所示的实施例，像素PXL可以具有各种结构。例如，像素PXL可以以无源发光显示装置等构造。在这种情况下，可以省略像素电路PXC，包括在发射部分EMU中的发光元件LD的相对两端可以直接电连接到扫描线Si、数据线Dj、控制线、第一驱动电源VDD的电压将要施加到其的第一电力线PL1和/或第二驱动电源VSS的电压将要施加到其的第二电力线PL2。
图7是示意性地示出图4中所示的每个像素PXL的平面图。
在图7中，为了解释的目的，省略了电连接到发光元件LD的晶体管T和电连接到晶体管T的信号线的图示。
在图7中，为了解释的目的，平面图中的横向方向(或水平方向)由第一方向DR1指示，平面图中的纵向方向(或竖直方向)由第二方向DR2指示，基底SUB的厚度方向由第三方向DR3指示。
参照图1至图7，像素PXL可以设置在设置(或限定)在基底SUB上的像素区域PXA中。像素区域PXA可以包括发射区域EMA和非发射区域NEMA。
像素PXL可以包括设置在非发射区域NEMA中的堤BNK和设置在发射区域EMA中的发光元件LD。
堤BNK可以是用于限定(或划分)像素PXL和与其相邻的像素PXL的相应像素区域PXA(或相应发射区域EMA)的结构，并且例如可以是像素限定层。
在实施例中，在将发光元件LD供应(或输入)到像素PXL的工艺期间，堤BNK可以是用于限定发光元件LD将要供应到其的每个发射区域EMA的像素限定层或坝结构。例如，由于像素PXL的发射区域EMA由堤BNK限定，因此包括目标量和/或类型的发光元件LD的混合溶液(例如，墨)可以供应(或输入)到发射区域EMA。此外，在将颜色转换层(未示出)供应到像素PXL的工艺期间，堤BNK可以是最终限定颜色转换层将要供应到其的每个发射区域EMA的像素限定层。
在实施例中，堤BNK可以包括至少一种光屏蔽材料和/或反射材料(或散射材料)，从而防止光(或光线)在像素PXL和与其相邻的像素PXL之间泄漏的漏光缺陷。在实施例中，堤BNK可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但是公开不限于此。在实施例中，为了提高从像素PXL发射的光的效率，可以在堤BNK上设置和/或形成单独的反射材料层。
在实施例中，堤BNK可以包括有机层(或有机绝缘层)。堤BNK可以包括在像素PXL中并且与由有机层形成的其他绝缘层连接(或“接触”、“接触到”或“邻接”)，从而用作用于排放(或释放)从绝缘层发生的废气的出口。
堤BNK可以在像素区域PXA中包括暴露设置在其下面的组件的至少一个开口OP。例如，堤BNK可以包括在像素区域PXA中使设置在堤BNK下面的组件暴露的第一开口OP1和第二开口OP2。在实施例中，像素PXL的发射区域EMA和堤BNK的第一开口OP1可以彼此对应。
在像素区域PXA中，第二开口OP2可以被设置为与第一开口OP1间隔开，并且可以被设置为与像素区域PXA的一侧(例如，像素区域PXA的上侧)相邻。在实施例中，第二开口OP2可以是至少一个对准电极ALE与设置在同其在第二方向DR2上相邻的像素PXL中的至少一个对准电极ALE分开的电极分开区域。
第二绝缘层INS2可以设置在对准电极ALE之上。第二绝缘层INS2可以与堤BNK的第一开口OP1对应。在这种情况下，第二绝缘层INS2的端部可以邻接或接触堤BNK的侧壁。然而，公开不限于此。在实施例中，第二绝缘层INS2的端部可以在发射区域EMA中与堤BNK的侧壁间隔开，而不接触堤BNK的侧壁。此外，在实施例中，第二绝缘层INS2可以与堤BNK部分地叠置。在实施例中，第二绝缘层INS2可以设置在像素PXL的像素区域PXA中，使得第二绝缘层INS2可以不与堤BNK完全地叠置。例如，第二绝缘层INS2可以被设计为在像素区域PXA中不与堤BNK完全地叠置，使得堤BNK的上表面不被第二绝缘层INS2完全地覆盖，以允许堤BNK用作排放废气的出口。
第二绝缘层INS2可以由包括无机材料的无机层(或无机绝缘层)形成。例如，第二绝缘层INS2可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。在实施例中，第二绝缘层INS2可以以单层结构或具有至少两层的多层结构设置。例如，在第二绝缘层INS2由包括连续堆叠的第一层和第二层的双层结构形成的情况下，第一层和第二层可以由不同类型的无机层制成(或包括不同类型的无机层)并且可以通过不同的工艺形成。在实施例中，第一层和第二层可以由相同类型的无机层制成并且可以通过连续的工艺形成。
像素PXL可以包括设置在至少发射区域EMA中的像素电极PE、电连接到像素电极PE的发光元件LD以及被设置为与像素电极PE对应的堤图案BNKP和对准电极ALE。例如，像素PXL可以包括设置在至少发射区域EMA中的第一像素电极PE1和第二像素电极PE2、发光元件LD、第一堤图案BNKP1和第二堤图案BNKP2以及第一对准电极ALE1和第二对准电极ALE2。像素电极PE和/或对准电极ALE的数量、形状、尺寸和布置结构均可以根据像素PXL(特别是发射部分EMU)的结构以各种方式改变。
在实施例中，基于基底SUB的其上设置有像素PXL的表面，对准电极ALE、堤图案BNKP、发光元件LD和像素电极PE可以以列出的顺序设置，但是公开不限于此。在实施例中，形成像素PXL(或发射部分EMU(或发射器))的电极图案的位置和形成顺序可以以各种方式改变。下面将参照图8至图13B描述像素PXL的堆叠结构。
对准电极ALE可以包括在第一方向DR1上彼此间隔开的第一对准电极ALE1和第二对准电极ALE2。
在制造显示装置的工艺期间，在像素区域PXA中供应发光元件LD并使发光元件LD对准之后，第一对准电极ALE1和第二对准电极ALE2中的至少一个可以在第二开口OP2(或电极分开区域)中与其他电极(例如，设置在与其在第二方向DR2上相邻的像素PXL中的每个中的对准电极ALE)分开。例如，第一对准电极ALE1的第一端可以在第二开口OP2中与在第二方向DR2上设置在对应像素PXL的上侧的像素PXL的第一对准电极ALE1分开。
第一对准电极ALE1可以通过第一接触部分CNT1与参照图5和图6描述的第一晶体管T1电连接。第二对准电极ALE2可以通过第二接触部分CNT2与参照图5和图6描述的第二驱动电源VSS(或第二电力线PL2)电连接。
第一接触部分CNT1可以通过去除设置在第一对准电极ALE1与第一晶体管T1之间的至少一个绝缘层的一部分而形成。第二接触部分CNT2可以通过去除设置在第二对准电极ALE2与第二电力线PL2之间的至少一个绝缘层的一部分而形成。在实施例中，第一接触部分CNT1和第二接触部分CNT2可以设置在非发射区域NEMA中并且与堤BNK叠置。然而，公开不限于此。在实施例中，第一接触部分CNT1和第二接触部分CNT2可以设置在作为电极分开区域的第二开口OP2中，并且也可以设置在发射区域EMA中。
在使发光元件LD对准的步骤中，第一对准电极ALE1和第二对准电极ALE2中的每个可以供应有来自设置在非显示区域NDA中的对准垫(pad，或称为焊盘)(未示出)的信号(或对准信号)。例如，第一对准电极ALE1可以供应有来自第一对准垫的第一对准信号(或第一对准电压)。第二对准电极ALE2可以供应有来自第二对准垫的第二对准信号(或第二对准电压)。上述第一对准信号和第二对准信号可以是具有电压差和/或相位差的信号，发光元件LD可以通过电压差和/或相位差在第一对准电极ALE1与第二对准电极ALE2之间对准。第一对准信号和第二对准信号中的至少一者可以是AC信号，但是公开不限于此。
每个对准电极ALE可以具有在第二方向DR2上具有均匀宽度的条状形状，但是公开不限于此。在实施例中，每个对准电极ALE在非发射区域NEMA和/或作为电极分开区域的第二开口OP2中可以具有或者可以不具有弯曲部分，在除了发射区域EMA之外的区域中的每个对准电极ALE的形状和/或尺寸可以以各种方式改变而没有特别限制。
堤图案BNKP可以设置在像素PXL的至少发射区域EMA中，并且在发射区域EMA中在第二方向DR2上延伸。堤图案BNKP(也称为“壁图案”、“突起图案”、“支撑图案”、“壁”或“图案”)可以具有在发射区域EMA中在延伸方向上具有均匀宽度的条状形状。
堤图案BNKP可以包括被布置为在第一方向DR1上彼此间隔开的第一堤图案BNKP1和第二堤图案BNKP2。
第一堤图案BNKP1可以设置在第一对准电极ALE1上并且与第一对准电极ALE1叠置。第二堤图案BNKP2可以设置在第二对准电极ALE2上并且与第二对准电极ALE2叠置。发光元件LD可以在第一堤图案BNKP1与第二堤图案BNKP2之间对准(或设置在第一堤图案BNKP1与第二堤图案BNKP2之间)。在实施例中，堤图案BNKP可以是用于将发光元件LD的对准位置精确地限定在像素PXL的发射区域EMA中的结构。
尽管至少两个到几十个发光元件LD可以在发射区域EMA(或像素区域PXA)中对准和/或设置在发射区域EMA(或像素区域PXA)中，但是发光元件LD的数量不限于此。在实施例中，在发射区域EMA(或像素区域PXA)中对准和/或设置在发射区域EMA(或像素区域PXA)中的发光元件LD的数量可以以各种方式改变。
发光元件LD可以设置在第一对准电极ALE1与第二对准电极ALE2之间。发光元件LD中的每个可以是参照图1至图3描述的发光元件LD。发光元件LD中的每个可以包括设置在其在纵向方向上的相对两端上的第一端EP1(或一端)和第二端EP2(或另一端)。在实施例中，包括p型半导体层的第二半导体层13可以设置在第二端EP2，包括n型半导体层的第一半导体层11可以设置在第一端EP1。发光元件LD可以在第一对准电极ALE1与第二对准电极ALE2之间彼此并联电连接。
发光元件LD中的每个可以发射彩色光和/或白光中的任何一种。发光元件LD中的每个可以在第一对准电极ALE1与第二对准电极ALE2之间对准，使得纵向方向与第一方向DR1平行。在实施例中，发光元件LD可以在第一对准电极ALE1与第二对准电极ALE2之间对准，使得发光元件LD中的至少一些与第一方向DR1不完全地平行。例如，一些发光元件LD可以在第一对准电极ALE1与第二对准电极ALE2之间对准为相对于第一方向DR1倾斜。发光元件LD可以以扩散形式设置在溶液(或墨)中，然后输入(或供应)到像素区域PXA(或发射区域EMA)。
发光元件LD可以通过喷墨印刷方法、狭缝涂覆方法或其他各种方法而输入(或供应)到像素区域PXA(或发射区域EMA)。例如，发光元件LD可以与挥发性溶剂混合，然后通过喷墨印刷方法或狭缝涂覆方法输入(或供应)到像素区域PXA。如果第一对准电极ALE1和第二对准电极ALE2分别供应有对应的对准信号，则可以在第一对准电极ALE1与第二对准电极ALE2之间形成电场。因此，发光元件LD可以在第一对准电极ALE1与第二对准电极ALE2之间对准。在使发光元件LD对准之后，可以通过挥发方法或其他方法去除溶剂。以这种方式，发光元件LD可以在第一对准电极ALE1与第二对准电极ALE2之间可靠地对准。
像素电极(或电极)PE可以设置在至少发射区域EMA中，并且均可以设置在与至少一个对准电极ALE和发光元件LD对应的位置处。例如，每个像素电极PE可以形成在对应的对准电极ALE和对应的发光元件LD上，以与对应的对准电极ALE和对应的发光元件LD叠置，从而至少电连接到发光元件LD。
第一像素电极(或第一电极)PE1可以形成在第一对准电极ALE1和对应的发光元件LD的第一端EP1上，从而电连接到对应的发光元件LD的第一端EP1。此外，第一像素电极PE1可以在至少非发射区域NEMA(例如，作为电极分开区域的第二开口OP2)中通过第一接触孔CH1直接接触第一对准电极ALE1，并且可以与第一对准电极ALE1电连接和/或物理连接。第一接触孔CH1可以通过去除设置在第一像素电极PE1与第一对准电极ALE1之间的至少一个绝缘层的一部分而形成，并且可以暴露第一对准电极ALE1的一部分。
虽然作为第一像素电极PE1与第一对准电极ALE1之间的连接点(或接触点)的第一接触孔CH1已经被描述为位于作为电极分开区域的第二开口OP2中，但是公开不限于此。在实施例中，第一像素电极PE1与第一对准电极ALE1之间的连接点(或接触点)可以位于至少发射区域EMA中。
第一像素电极PE1可以具有在第二方向DR2上延伸的条状形状，但是公开不限于此。在实施例中，第一像素电极PE1的形状可以以各种方式改变，只要第一像素电极PE1可以与发光元件LD的第一端EP1电和/或物理可靠地连接即可。此外，考虑到与设置在第一像素电极PE1下方的第一对准电极ALE1的连接关系，第一像素电极PE1的形状可以以各种方式改变。
第二像素电极(或第二电极)PE2可以形成在第二对准电极ALE2和对应的发光元件LD的第二端EP2上，从而电连接到对应的发光元件LD的第二端EP2。此外，第二像素电极PE2可以通过第二接触孔CH2直接接触第二对准电极ALE2，并且可以与第二对准电极ALE2电连接和/或物理连接。第二接触孔CH2可以通过去除设置在第二像素电极PE2与第二对准电极ALE2之间的至少一个绝缘层的一部分而形成，并且可以暴露第二对准电极ALE2的一部分。
在实施例中，作为第二像素电极PE2与第二对准电极ALE2之间的连接点(或接触点)的第二接触孔CH2可以位于非发射区域NEMA中。
第二像素电极PE2可以具有在第二方向DR2上延伸的条状形状，但是公开不限于此。在实施例中，第二像素电极PE2的形状可以以各种方式改变，只要第二像素电极PE2可以与发光元件LD的第二端EP2电和/或物理可靠地连接即可。此外，考虑到与设置在第二像素电极PE2下面的第二对准电极ALE2的连接关系，第二像素电极PE2的形状可以以各种方式改变。
在前述实施例中，第二绝缘层INS2可以由无机层形成，并且可以与由有机层形成的堤BNK的侧壁接触或间隔开或者可以被设置为与堤BNK部分地叠置。例如，第二绝缘层INS2和堤BNK可以彼此不完全地叠置。
在下文中，将参照图8至图13B主要地描述根据前述实施例的像素PXL的堆叠结构。
图8是沿着图7的线II-II’截取的示意性剖视图。图9A至图12是沿着图7的线III-III’截取的示意性剖视图。图13A和图13B是沿着图7的线IV-IV’截取的示意性剖视图。
在实施例的描述中，“组件设置和/或形成在同一层”可以意指组件通过相同的工艺形成，并且“组件设置和/或形成在不同层”可以意指组件通过不同的工艺形成。
图9A、图9B和图10示出了与第二绝缘层INS2的边缘(或端部)ED1和ED2的位置有关的不同实施例。例如，图9A示出了其中第二绝缘层INS2的边缘ED1和ED2中的每个接触堤BNK的侧壁的实施例。图9B示出了其中第二绝缘层INS2的边缘ED1和ED2中的每个设置在堤BNK的一部分上的实施例。图10示出了其中第二绝缘层INS2的边缘ED1和ED2中的每个与堤BNK的侧壁间隔开的实施例。
图9A和图11示出了与第一堤图案BNKP1和第二堤图案BNKP2的形状有关的不同实施例。
图9A和图12示出了与第一像素电极PE1和第二像素电极PE2的形状有关的不同实施例。例如，图9A示出了其中第一像素电极PE1和第二像素电极PE2分别设置在不同的层的实施例。图12示出了其中第一像素电极PE1和第二像素电极PE2设置在同一层的实施例。
尽管图8至图13B简单地示出了像素PXL(例如，示出了每个电极由具有单层(或单层膜)结构的电极形成，并且每个绝缘层由具有单层(或单层膜)结构的绝缘层形成)，但是公开不限于此。
此外，在图8至图13B中，剖视图中的基底SUB的厚度方向由第三方向DR3代表。
参照图8至图13B，像素PXL可以包括基底SUB、像素电路层PCL和显示元件层DPL。
像素电路层PCL和显示元件层DPL可以设置在基底SUB的表面上且彼此叠置。例如，基底SUB的显示区域DA可以包括设置在基底SUB的表面上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。然而，基底SUB上的像素电路层PCL和显示元件层DPL的相对位置可以根据实施例而改变。在像素电路层PCL和显示元件层DPL被设计为形成各自分开的层并彼此叠置的情况下，可以确保在平面图中足以形成像素电路PXC和发射部分EMU中的每个的布局空间，从而可以容易地实现具有高分辨率和细间距的显示装置。
基底SUB可以包括透明绝缘材料以允许光透射。基底SUB可以是刚性基底或柔性基底。
例如，刚性基底SUB可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
柔性基底SUB可以是包括聚合物有机材料的膜基底或塑料基底。例如，柔性基底SUB可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
在像素电路层PCL的每个像素区域PXA中，可以设置用于形成对应的像素PXL的像素电路PXC的电路元件(例如，晶体管T)和电连接到所述电路元件的信号线。此外，在显示元件层DPL的每个像素区域PXA中，可以设置形成对应像素PXL的发射部分EMU的对准电极ALE、发光元件LD和像素电极PE。
像素电路层PCL可以包括至少一个绝缘层以及电路元件和信号线。例如，像素电路层PCL可以包括在第三方向DR3上在基底SUB上连续地堆叠的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV和过孔层VIA。
缓冲层BFL可以设置和/或形成在基底SUB的整个表面上。缓冲层BFL可以防止杂质扩散到像素电路PXC中所包括的晶体管T中。缓冲层BFL可以是由无机材料形成的无机绝缘层。缓冲层BFL可以包括诸如氧化铝(AlOx)的金属氧化物、氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)中的至少一种。缓冲层BFL可以以单层结构或具有至少两层的多层结构设置。在缓冲层BFL具有多层结构的情况下，各个层可以由相同的材料或不同的材料形成。根据基底SUB的材料或工艺条件，可以省略缓冲层BFL。
像素电路PXC可以包括被构造为控制发光元件LD的驱动电流的第一晶体管T1(或驱动晶体管)和电连接到第一晶体管T1的第二晶体管T2(或开关晶体管)。然而，公开不限于此。除了第一晶体管T1和第二晶体管T2之外，像素电路PXC还可以包括被构造为执行其他功能的电路元件。在以下实施例中，第一晶体管T1和第二晶体管T2可以被称为“晶体管T”或“多个晶体管T”。
晶体管T可以包括半导体图案和与半导体图案的一部分叠置的栅电极GE。这里，半导体图案可以包括有源图案ACT、第一接触区域SE和第二接触区域DE。第一接触区域SE可以是源区，第二接触区域DE可以是漏区。
栅电极GE可以具有由选自由铜(Cu)、钼(Mo)、钨(W)、钕(Nd)、钛(Ti)、铝(Al)、银(Ag)及其合金(例如，铝钕(AlNd))组成的组中的一种或组合形成的单层结构，或者可以具有由钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)形成的双层或多层结构，以降低线电阻。
栅极绝缘层GI可以设置和/或形成在半导体图案和缓冲层BFL的整个表面上。栅极绝缘层GI可以是包括无机材料的无机绝缘层。例如，栅极绝缘层GI可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。然而，栅极绝缘层GI的材料不限于前述实施例的材料。在实施例中，栅极绝缘层GI可以由包括有机材料的有机绝缘层形成。尽管栅极绝缘层GI可以以单层结构设置，但是栅极绝缘层GI也可以以具有至少两层的多层结构设置。
有源图案ACT、第一接触区域SE和第二接触区域DE均可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。有源图案ACT、第一接触区域SE和第二接触区域DE均可以由掺杂有或未掺杂有杂质的半导体层形成。例如，第一接触区域SE和第二接触区域DE中的每个可以由掺杂有杂质的半导体层形成。有源图案ACT可以由未掺杂的半导体层形成。例如，n型杂质可以用作杂质，但是公开不限于此。
有源图案ACT可以是与对应晶体管T的栅电极GE叠置的区域并且可以是沟道区。例如，第一晶体管T1的有源图案ACT可以与第一晶体管T1的栅电极GE叠置，从而形成第一晶体管T1的沟道区。第二晶体管T2的有源图案ACT可以与第二晶体管T2的栅电极GE叠置，从而形成第二晶体管T2的沟道区。
第一晶体管T1的第一接触区域SE可以电连接到(或接触)对应晶体管T的有源图案ACT的第一端。此外，第一晶体管T1的第一接触区域SE可以通过第一连接器TE1电连接到桥接图案BRP。
第一连接器TE1可以设置和/或形成在层间绝缘层ILD上。第一连接器TE1的第一端可以通过连续地穿过层间绝缘层ILD和栅极绝缘层GI的接触孔与第一晶体管T1的第一接触区域SE电连接和/或物理连接。此外，第一连接器TE1的第二端可以通过穿过设置在层间绝缘层ILD上的钝化层PSV的接触孔电连接和/或物理连接到桥接图案BRP。第一连接器TE1和栅电极GE可以包括相同的材料，或者第一连接器TE1可以包括选自可以用来形成如公开中描述的栅电极GE的材料之中的一种或更多种材料。
层间绝缘层ILD可以设置和/或形成在栅电极GE和栅极绝缘层GI的整个表面上。层间绝缘层ILD和栅极绝缘层GI可以包括相同的材料，或者层间绝缘层ILD可以包括选自可以用来形成如公开中所描述的栅极绝缘层GI的材料之中的一种或更多种材料。
桥接图案BRP可以设置和/或形成在钝化层PSV上。桥接图案BRP的第一端可以通过第一连接器TE1电连接到第一晶体管T1的第一接触区域SE。此外，桥接图案BRP的第二端可以通过连续地穿过钝化层PSV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔与底部金属层BML电连接和/或物理连接。底部金属层BML和第一晶体管T1的第一接触区域SE可以通过桥接图案BRP和第一连接器TE1彼此电连接。
底部金属层BML可以是设置在基底SUB上的导电层中的第一导电层。例如，底部金属层BML可以是设置在基底SUB与缓冲层BFL之间的第一导电层。底部金属层BML可以电连接到第一晶体管T1，从而增大将要供应到第一晶体管T1的栅电极GE的预定的电压的驱动范围。例如，底部金属层BML可以电连接到第一晶体管T1的第一接触区域SE并且使第一晶体管T1的沟道区稳定。此外，底部金属层BML可以电连接到第一晶体管T1的第一接触区域SE，从而防止底部金属层BML浮置。
第一晶体管T1的第二接触区域DE可以电连接到(或接触)对应晶体管T的有源图案ACT的第二端。此外，第一晶体管T1的第二接触区域DE可以电连接到(或接触)第二连接器TE2。
第二连接器TE2可以设置和/或形成在层间绝缘层ILD上。第二连接器TE2的第一端可以通过穿过层间绝缘层ILD和栅极绝缘层GI的接触孔电连接和/或物理连接到第一晶体管T1的第二接触区域DE。第二连接器TE2的第二端可以通过连续地穿过过孔层VIA和钝化层PSV的第一接触部分CNT1与显示元件层DPL的第一对准电极ALE1电连接和/或物理连接。在实施例中，第二连接器TE2可以是用于使像素电路层PCL的第一晶体管T1与显示元件层DPL的第一对准电极ALE1电连接的介质。
第二晶体管T2的第一接触区域SE可以电连接到(或接触)对应晶体管T的有源图案ACT的第一端。此外，尽管在附图中未直接示出，但是第二晶体管T2的第一接触区域SE可以与第一晶体管T1的栅电极GE电连接。例如，第二晶体管T2的第一接触区域SE可以通过另一第一连接器TE1与第一晶体管T1的栅电极GE电连接。另一第一连接器TE1可以设置和/或形成在层间绝缘层ILD上。
第二晶体管T2的第二接触区域DE可以电连接到(或接触)对应晶体管T的有源图案ACT的第二端。此外，尽管在附图中未直接示出，但是第二晶体管T2的第二接触区域DE可以与数据线Dj电连接。例如，第二晶体管T2的第二接触区域DE可以通过另一第二连接器TE2与数据线Dj电连接。另一第二连接器TE2可以设置和/或形成在层间绝缘层ILD上。
层间绝缘层ILD可以设置和/或形成在第一晶体管T1和第二晶体管T2上。
尽管在前述实施例中，已经示出了晶体管T中的每个是具有顶栅结构的薄膜晶体管的情况，但是公开不限于此。晶体管T的结构可以以各种方式改变。
钝化层PSV可以设置和/或形成在晶体管T以及第一连接器TE1和第二连接器TE2上。
钝化层(或称为“保护层”)PSV可以设置和/或形成在第一连接器TE1和第二连接器TE2以及层间绝缘层ILD的整个表面上。钝化层PSV可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。无机绝缘层可以包括例如诸如氧化铝(AlOx)的金属氧化物、氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种。有机绝缘层可以包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
在实施例中，钝化层PSV和层间绝缘层ILD可以具有相同的材料，但是公开不限于此。钝化层PSV可以以单层结构或具有至少两层的多层结构设置。
像素电路层PCL可以包括设置和/或形成在钝化层PSV上的电力线。例如，电力线可以包括第二电力线PL2。第二电力线PL2和桥接图案BRP可以设置在同一层。第二驱动电源VSS的电压可以施加到第二电力线PL2。尽管在图8至图13B中未直接示出，但是像素电路层PCL还可以包括参照图5和图6描述的第一电力线PL1。第一电力线PL1和第二电力线PL2可以设置在同一层或不同的层。尽管在前述实施例中，第二电力线PL2已经被描述为设置和/或形成在钝化层PSV上，但是公开不限于此。在实施例中，第二电力线PL2可以设置在其上设置有导电层中的任何一个的绝缘层上，导电层设置在像素电路层PCL中。换言之，第二电力线PL2在像素电路层PCL中的位置可以以各种方式改变。
第一电力线PL1和第二电力线PL2中的每条可以包括导电材料(或物质)。例如，第一电力线PL1和第二电力线PL2中的每条可以具有由选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的一种或组合形成的单层(或单层膜)结构，或者可以具有由作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)形成的双层(或双层膜)或多层(或多层膜)结构，以降低线电阻。例如，第一电力线PL1和第二电力线PL2中的每条可以由通过按钛(Ti)和铜(Cu)的顺序堆叠的层而形成的双层(或双层膜)结构形成。
第一电力线PL1可以与显示元件层DPL的一些组件电连接。第二电力线PL2可以与显示元件层DPL的其他组件电连接。
过孔层VIA可以设置和/或形成在桥接图案BRP和第二电力线PL2上。
过孔层VIA可以设置和/或形成在桥接图案BRP、第二电力线PL2和钝化层PSV的整个表面上。过孔层VIA可以具有包括有机层的单层结构或者具有两层或更多层的多层结构。在实施例中，过孔层VIA可以包括无机层和设置在无机层上的有机层。在过孔层VIA具有多层结构的情况下，包括在过孔层VIA中的有机层可以位于过孔层VIA的最上层上。过孔层VIA可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
过孔层VIA可以包括第一接触部分CNT1和第二接触部分CNT2，第一接触部分CNT1与被钝化层PSV暴露的同第一晶体管T1电连接的第二连接器TE2对应，第二接触部分CNT2暴露第二电力线PL2。在实施例中，过孔层VIA可以用作减缓由在像素电路层PCL中设置在过孔层VIA下面的组件(例如，晶体管T、电力线、桥接图案BRP等)引起的台阶差的平坦化层。
显示元件层DPL可以设置和/或形成在过孔层VIA上。
显示元件层DPL可以包括对准电极ALE、堤图案BNKP、堤BNK、发光元件LD和像素电极PE。此外，显示元件层DPL可以包括设置在上述组件之间的至少一个绝缘层。例如，显示元件层DPL可以包括第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3、第四绝缘层INS4和第五绝缘层INS5。
对准电极ALE可以设置和/或形成在过孔层VIA上。对准电极ALE可以设置在同一平面上并且在第三方向DR3上具有相同的厚度。对准电极ALE可以通过同一工艺同时地形成。
对准电极ALE可以由具有预定(或均匀)的反射率的材料形成，以允许从发光元件LD发射的光在显示装置的图像显示方向(或正向向方向)上行进。例如，对准电极ALE可以由导电材料(或物质)形成。导电材料可以包括具有使从发光元件LD发射的光在显示装置的图像显示方向上反射的优点的不透明金属。例如，不透明金属可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金的金属。然而，对准电极ALE的材料不限于前述实施例。在实施例中，对准电极ALE可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括透明导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO))和导电聚合物(诸如聚(3,4-乙撑二氧噻吩)(PEDOT))。在对准电极ALE包括透明导电材料(或物质)的情况下，可以添加由用于使从发光元件LD发射的光在显示装置的图像显示方向上反射的不透明金属形成的单独的导电层。然而，对准电极ALE的材料不限于前述材料。
对准电极ALE中的每个可以被设置和/或形成为具有单层结构，但是公开不限于此。在实施例中，对准电极ALE中的每个可以以通过堆叠金属、合金、导电氧化物和导电聚合物之中的至少两种材料形成的多层结构设置和/或形成。对准电极ALE中的每个可以由包括至少两层的多层结构形成，以使在信号(或电压)传输到各个发光元件LD的相对两端EP1和EP2的情况下由信号延迟引起的失真最小化。例如，对准电极ALE中的每个可以具有多层结构，其选择性地进一步包括至少一个反射电极层、设置在反射电极层之上和/或下面的至少一个透明电极层以及/或者被构造为覆盖透明电极层的上部(或与透明电极层的上部叠置)的至少一个导电盖层之中的至少一个。
如上所述，在对准电极ALE由具有恒定反射率的导电材料形成的情况下，从发光元件LD中的每个的相对两端(例如，第一端EP1和第二端EP2)发射的光可以在显示装置的图像显示方向上更可靠地行进。
第一对准电极ALE1可以通过第一接触部分CNT1与像素电路层PCL的第一晶体管T1电连接。第二对准电极ALE2可以通过第二接触部分CNT2与像素电路层PCL的第二电力线PL2电连接。
第一绝缘层INS1可以设置和/或形成在对准电极ALE上。
第一绝缘层INS1可以设置和/或形成在对准电极ALE和过孔层VIA的整个表面上。第一绝缘层INS1可以在至少非发射区域NEMA中部分地开口，从而可以暴露设置在其下面的组件。例如，如图13A中所示，第一绝缘层INS1可以部分地开口以包括第一接触孔CH1和第二接触孔CH2，第一接触孔CH1通过去除第一绝缘层INS1的在至少非发射区域NEMA中的区域而形成并暴露第一对准电极ALE1的一部分，第二接触孔CH2通过去除第一绝缘层INS1的在至少非发射区域NEMA中的另一区域而形成并暴露第二对准电极ALE2的一部分。至少非发射区域NEMA可以是堤BNK的作为电极分开区域的第二开口OP2，但是公开不限于此。
第一绝缘层INS1可以是包括有机材料的有机层。例如，第一绝缘层INS1可以由具有减缓由设置在其下面的组件(例如，第一对准电极ALE1和第二对准电极ALE2)引起的台阶差并使发光元件LD的支撑表面平坦化的优点的有机层形成。由于第一绝缘层INS1由有机层形成，因此第一绝缘层INS1的表面(或上表面)可以具有平面轮廓(或表面)。
如上所述，由有机层形成的第一绝缘层INS1可以设置在由有机层形成的过孔层VIA上并接触过孔层VIA。
在实施例中，第一绝缘层INS1可以选择性地设置在非发射区域NEMA的至少一部分(例如，堤BNK的第二开口OP2(或电极分开区域))中。例如，如图13A中所示，第一绝缘层INS1可以在堤BNK的第二开口OP2中设置在第一对准电极ALE1和第二对准电极ALE2上，并且可以包括暴露第一对准电极ALE1的一部分的第一接触孔CH1和暴露第二对准电极ALE2的一部分的第二接触孔CH2。例如，第一绝缘层INS1可以不设置在堤BNK的第二开口OP2中(或者可以省略第一绝缘层INS1)。在这种情况下，如图13B中所示，第二绝缘层INS2可以设置和/或形成在第一对准电极ALE1和第二对准电极ALE2上。在堤BNK的第二开口OP2中的第二绝缘层INS2可以部分地开口以包括暴露第一对准电极ALE1的一部分的第一接触孔CH1和暴露第二对准电极ALE2的一部分的第二接触孔CH2。第一像素电极PE1可以通过第二绝缘层INS2的第一接触孔CH1与第一对准电极ALE1电连接。第二像素电极PE2可以通过第二绝缘层INS2的第二接触孔CH2与第二对准电极ALE2电连接。
由于由有机层形成的第一绝缘层INS1设置在对准电极ALE上，因此问题在于显示质量根据第一绝缘层INS1的厚度d2而改变。例如，如果第一绝缘层INS1的厚度d2增大到预定的水平或更高水平，则可以使发射区域EMA中的发光元件LD的支撑表面平坦化，从而可以防止发光元件LD从对准位置被去除，但是第一接触孔CH1和第二接触孔CH2可能由于在堤BNK的第二开口OP2(或电极分开区域)中具有增大的厚度d2的第一绝缘层INS1而无法正确地或适当地形成，由此，可能发生对准电极ALE与像素电极PE之间的接触故障。如果第一绝缘层INS1的厚度d2小于预定的水平，则在堤BNK的第二开口OP2中，对准电极ALE暴露于在用于形成第一接触孔CH1和第二接触孔CH2的工艺(例如，第一绝缘层INS1的图案化工艺等)期间使用的显影溶液的程度增大，从而可能发生对准电极ALE的故障(例如，电偶腐蚀(galvanic corrosion))，并且发光元件LD的支撑表面可能在发射区域EMA中是不平坦的，由此发光元件LD可能从对准位置被去除。
在实施例中，可以设计具有能够防止前述问题的优化厚度d2(或第二厚度)的第一绝缘层INS1。详细地，第一绝缘层INS1可以被设计为具有等于或大于设置在其下面的第一对准电极ALE1和第二对准电极ALE2的厚度d1(或第一厚度)的三倍的厚度d2。例如，对准电极ALE的厚度d1(或第一厚度)与第一绝缘层INS1的厚度d2(或第二厚度)的比率可以为约1:3或更大。例如，在对准电极ALE的厚度d1为约
Figure BDA0003685945640000321
的情况下，第一绝缘层INS1的厚度d2可以为约
Figure BDA0003685945640000322
或更大。
在第一绝缘层INS1被设计为满足前述条件的情况下，发光元件LD的支撑表面可以在发射区域EMA中是平坦的，从而可以防止发光元件LD从对准位置被去除。此外，在堤BNK的第二开口OP2(或电极分开区域)中，可以防止发生对准电极ALE与像素电极PE之间的接触故障，并且可以减少对准电极ALE暴露于在形成第一接触孔CH1和第二接触孔CH2的工艺期间使用的显影溶液的时间，从而可以防止发生对准电极ALE中的故障。
堤BNK和堤图案BNKP可以设置和/或形成在第一绝缘层INS1上。
堤BNK可以在至少非发射区域NEMA中设置和/或形成在第一绝缘层INS1上。堤BNK可以形成在其他像素PXL之间以包围像素PXL的发射区域EMA，从而可以形成用于限定对应像素PXL的发射区域EMA的像素限定层。在向发射区域EMA供应发光元件LD的步骤中，堤BNK可以是坝结构，坝结构被构造为防止与发光元件LD混合的溶液(或墨)被吸入或引入到相邻像素PXL的发射区域EMA中或者控制溶液的量使得向每个发射区域EMA供应恒定量的溶液。
堤图案BNKP可以在对准电极ALE上设置和/或形成在第一绝缘层INS1上。堤图案BNKP可以包括第一堤图案BNKP1和第二堤图案BNKP2。第一堤图案BNKP1可以设置和/或形成在第一绝缘层INS1上并且与第一对准电极ALE1对应。第二堤图案BNKP2可以设置和/或形成在第一绝缘层INS1上并且与第二对准电极ALE2对应。
堤图案BNKP可以由包括有机材料的有机层(或有机绝缘层)形成。堤图案BNKP可以设置在由有机层形成的第一绝缘层INS1上并且接触第一绝缘层INS1。此外，堤图案BNKP可以通过第一绝缘层INS1与由有机层形成的堤BNK连接。在实施例中，堤图案BNKP和堤BNK可以通过同一工艺形成并且设置在同一层，但是公开不限于此。在实施例中，堤图案BNKP和堤BNK可以通过不同的工艺形成。
堤图案BNKP可以具有其宽度从第一绝缘层INS1的表面(例如，上表面)沿第三方向DR3向上减小的梯形剖面，但是公开不限于此。在实施例中，如图11中所示，堤图案BNKP可以包括具有诸如半椭圆形形状或半圆形形状(或半球形形状)的剖面形状的弯曲表面，所述剖面形状的宽度从第一绝缘层INS1的表面沿第三方向DR3向上减小。在剖面图中，堤图案BNKP的形状可以以各种方式改变，而不限于前述实施例的形状。
如上所述，由有机层形成的过孔层VIA、第一绝缘层INS1、堤图案BNKP可以彼此接触，从而形成有机堆叠结构ORS。有机堆叠结构ORS可以直接连接到(接触)由有机层形成的堤BNK。因此，从有机堆叠结构ORS产生的废气可以排放(或释放)到堤BNK。在实施例中，堤BNK可以排放从包括在像素PXL中的有机层产生的废气，从而可以防止像素PXL的组件(例如，显示元件层DPL)由于残留在有机层中的废气而劣化。
第二绝缘层INS2可以设置和/或形成在堤图案BNKP上。
第二绝缘层INS2可以在发射区域EMA中设置和/或形成在堤图案BNKP和第一绝缘层INS1上。
第二绝缘层INS2可以由无机材料制成的无机层(或无机绝缘层)形成。例如，第二绝缘层INS2可以由具有保护发光元件LD免受像素电路层PCL影响的优点的无机绝缘层形成。例如，第二绝缘层INS2可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。
在实施例中，第二绝缘层INS2可以被设置为具有单层结构或多层结构。在第二绝缘层INS2具有多层结构的情况下，第二绝缘层INS2可以具有通过交替地堆叠由无机层形成并具有不同折射率的第一层和第二层而形成的分布式布拉格反射器(DBR)结构。在实施例中，由于第二绝缘层INS2设置在堤图案BNKP上，因此第二绝缘层INS2可以具有与堤图案BNKP的形状对应的表面轮廓。如上所述，在第二绝缘层INS2具有DBR结构的情况下，第二绝缘层INS2可以用作被构造为在期望的方向上引导从发光元件LD发射的光的反射器，从而可以提高像素PXL的光效率。
在实施例中，第二绝缘层INS2的端部(或边缘)ED1和ED2可以接触堤BNK的侧壁。例如，第二绝缘层INS2的一个端部ED1可以接触与第一堤图案BNKP1相邻的堤BNK的侧壁，第二绝缘层INS2的另一端部ED2可以接触与第二堤图案BNKP2相邻的堤BNK的另一侧壁。在这种情况下，第二绝缘层INS2可以与堤BNK的第一开口OP1对应。
然而，公开不限于此。在实施例中，第二绝缘层INS2可以设置在堤BNK上，使得第二绝缘层INS2的端部ED1和ED2可以设置在至少非发射区域NEMA中。在这种情况下，如图9B中所示，第二绝缘层INS2可以部分地设置在堤BNK上，使得堤BNK和第二绝缘层INS2可以彼此部分地叠置。
在实施例中，第二绝缘层INS2的端部ED1和ED2可以设置在堤BNK与堤图案BNKP之间并且可以与堤BNK间隔开。例如，如图10中所示，第二绝缘层INS2的端部ED1可以设置在堤BNK的侧壁与第一堤图案BNKP1之间，第二绝缘层INS2的另一端部ED2可以设置在堤BNK的另一侧壁与第二堤图案BNKP2之间。在这种情况下，第二绝缘层INS2可以设置在堤BNK的第一开口OP1中。
第二绝缘层INS2可以不与堤BNK叠置，或可以与堤BNK部分地叠置而不是与堤BNK完全地叠置。第二绝缘层INS2可以设置在至少发射区域EMA中使得第二绝缘层INS2不与堤BNK完全地叠置，并且可以设置在非发射区域NEMA的一部分中。由于由无机层形成的第二绝缘层INS2仅设置在发射区域EMA中而不与堤BNK完全地叠置或者仅设置在非发射区域NEMA的一部分中，因此有机堆叠结构ORS和堤BNK可以彼此延伸，使得从有机堆叠结构ORS产生的废气可以排放到堤BNK而不被第二绝缘层INS2阻挡。
发光元件LD可以供应到像素PXL的其中形成有第二绝缘层INS2的发射区域EMA并在发射区域EMA中对准。例如，发光元件LD可以通过喷墨印刷方法等供应(或输入)到发射区域EMA。发光元件LD可以通过由施加到对准电极ALE中的每个的信号(或对准信号)而形成的电场在对准电极ALE之间对准。例如，发光元件LD可以在第一对准电极ALE1上的第一堤图案BNKP1与第二对准电极ALE2上的第二堤图案BNKP2之间在第二绝缘层INS2上对准。
在发射区域EMA中，第三绝缘层INS3可以设置和/或形成在发光元件LD中的每个上。第三绝缘层INS3可以设置和/或形成在发光元件LD上以部分地覆盖发光元件LD中的每个的外圆周表面(或表面)，使得发光元件LD中的每个的第一端EP1和第二端EP2暴露于外部。
第三绝缘层INS3可以具有单层结构或多层结构，并且包括无机层(无机绝缘层)或有机层(或有机绝缘层)，无机层(无机绝缘层)包括至少一种无机材料，有机层(或有机绝缘层)包括至少一种有机材料。第三绝缘层INS3可以包括具有保护发光元件LD中的每个的活性层12(见图1)免受外部氧、水等影响的优点的无机层。然而，公开不限于此。根据发光元件LD应用到其的显示装置的设计条件等，第三绝缘层INS3可以由包括有机材料的有机层形成。由于第三绝缘层INS3在发光元件LD在像素PXL的像素区域PXA(或发射区域EMA)中的对准已经完成之后形成在发光元件LD上，因此可以防止发光元件LD从对准位置被去除。
像素电极PE可以在至少发射区域EMA中设置在发光元件LD、设置在发光元件LD上的第三绝缘层INS3以及设置在堤图案BNKP上的第二绝缘层INS2上。
在至少发射区域EMA中，第一像素电极PE1可以设置在发光元件LD的第一端EP1、设置在发光元件LD上的第三绝缘层INS3以及设置在第一堤图案BNKP1上的第二绝缘层INS2上。第一像素电极PE1可以通过第一接触孔CH1接触第一对准电极ALE1。
在至少发射区域EMA中，第二像素电极PE2可以设置在发光元件LD的第二端EP2、设置在发光元件LD上的第三绝缘层INS3以及设置在第二堤图案BNKP2上的第二绝缘层INS2上。第二像素电极PE2可以通过第二接触孔CH2接触第二对准电极ALE2。
第一像素电极PE1和第二像素电极PE2可以在发光元件LD上设置在第三绝缘层INS3上并且彼此间隔开。
第一像素电极PE1和第二像素电极PE2可以由各种透明导电材料形成，以允许从发光元件LD中的每个发射的光在显示装置的图像显示方向上行进而无光学损失。例如，第一像素电极PE1和第二像素电极PE2可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的各种透明导电材料(或物质)中的至少一种，并且可以是基本上透明或半透明的以满足预定的透射率(或透射比)。第一像素电极PE1和第二像素电极PE2的材料不限于前述实施例的材料。在实施例中，第一像素电极PE1和第二像素电极PE2也可以由各种不透明导电材料(物质)形成。第一像素电极PE1和第二像素电极PE2均可以具有单层结构或多层结构。
在实施例中，第一像素电极PE1和第二像素电极PE2可以设置在不同的层。在这种情况下，第四绝缘层INS4可以设置和/或形成在第一像素电极PE1与第二像素电极PE2之间。第四绝缘层INS4可以设置在第一像素电极PE1上并覆盖第一像素电极PE1(或与第一像素电极PE1叠置)(或防止第一像素电极PE1暴露于外部)，从而防止引起第一像素电极PE1的腐蚀等。第四绝缘层INS4可以包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。例如，第四绝缘层INS4可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是公开不限于此。第四绝缘层INS4可以具有单层结构或多层结构。
可以选择性地设置第四绝缘层INS4。例如，如图12中所示，在第一像素电极PE1和第二像素电极PE2通过同一工艺形成并设置在同一层的情况下，可以省略第四绝缘层INS4。换言之，在第一像素电极PE1和第二像素电极PE2通过同一工艺形成并且在第三绝缘层INS3上设置在彼此间隔开的位置处的情况下，可以省略被构造为覆盖第一像素电极PE1的第四绝缘层INS4，并且第五绝缘层INS5可以设置在第一像素电极PE1和第二像素电极PE2上以覆盖第一像素电极PE1和第二像素电极PE2。
第二像素电极PE2可以设置在发光元件LD中的每个的第二端EP2、第四绝缘层INS4、第三绝缘层INS3以及第二绝缘层INS2的区域上。
第五绝缘层INS5可以设置和/或形成在第一像素电极PE1和第二像素电极PE2上。第五绝缘层INS5可以是包括无机材料的无机层(无机绝缘层)或包括有机材料的有机层(有机绝缘层)。例如，第五绝缘层INS5可以具有通过交替地堆叠至少一个无机层和至少一个有机层而形成的结构。第五绝缘层INS5可以覆盖整个显示元件层DPL，并且防止水或湿气从外部被吸入或引入到包括发光元件LD的显示元件层DPL中。
在实施例中，可以在第五绝缘层INS5之上进一步设置至少一个外涂层(例如，用于使显示元件层DPL的上表面平坦化的层)。在实施例中，可以在第五绝缘层INS5上进一步设置上基底。下面将参照图17和图18描述其中在第五绝缘层INS5上设置有上基底的实施例。
在前述实施例中，由有机层形成的第一绝缘层INS1设置在对准电极ALE上，以防止由于对准电极ALE之间的台阶差而形成间隙，从而减缓像素电极PE的短路故障。
在前述实施例中，由有机层形成并具有平坦表面的第一绝缘层INS1设置在对准电极ALE上，从而可以防止设置在第一绝缘层INS1上的像素电极PE受到对准电极ALE之间的台阶差的影响，由此可以防止像素电极PE中的每个由于对准电极ALE之间的台阶差而短路。
此外，在前述实施例中，由有机层形成的有机堆叠结构ORS和由有机层形成的堤BNK彼此连接或延伸，使得从有机堆叠结构ORS产生的废气排放到堤BNK。因此，可以省略形成用于排放废气的单独通道的工艺。换言之，在前述实施例中，从有机堆叠结构ORS产生的废气可以排放到堤BNK，而无需单独的废气排放通道。
此外，在前述实施例中，在使用喷墨印刷方法的印刷工艺期间，发光元件LD供应(或输入)到由亲水无机层形成的第二绝缘层INS2上，使得包括发光元件LD的墨可以供应到第二绝缘层INS2的端部，并且可以增大像素PXL(或像素区域PXA)中的墨容量。因此，可以增大可以在像素PXL中对准的发光元件LD的数量，从而可以进一步增大像素PXL的有效光源的数量，从而可以提高像素PXL的光输出效率。此外，可以增大像素PXL中的墨容量，从而可以提高印刷工艺的效率。
在上述显示装置中，其中由有机层形成的第一绝缘层INS1和由无机层形成的第二绝缘层INS2堆叠的结构可以设置在发光元件LD下面。因此，在对准电极ALE之间形成的电场的流量(flow rate)(或大小)可以仅在第一堤图案BNKP1与第二堤图案BNKP2之间的区域中相对增大，而在其他区域中减小。因此，通过上述印刷工艺输入到像素PXL的发光元件LD可以仅在第一堤图案BNKP1与第二堤图案BNKP2之间的区域中对准并且防止在其他区域中对准，从而可以减少发光元件LD的去除。换言之，发光元件LD可以仅在目标区域(第一堤图案BNKP1与第二堤图案BNKP2之间的区域)中彼此对准，从而可以防止发生发光元件LD在不期望的区域中对准的异常对准。
此外，根据上述实施例，发光元件LD在第一堤图案BNKP1与第二堤图案BNKP2之间的区域中密集地对准，使得可以减缓发光元件LD中的每个与电连接到发光元件LD的像素电极PE之间的接触故障或使发光元件LD中的每个与电连接到发光元件LD的像素电极PE之间的接触故障最小化。
此外，根据上述实施例，由有机层形成的第一绝缘层INS1设置在对准电极ALE上以覆盖对准电极ALE(或与对准电极ALE叠置)，使得在形成第二绝缘层INS2和第三绝缘层INS3时执行的蚀刻工艺(例如，干蚀刻工艺)期间，可以使对对准电极ALE的损坏最小化，并且可以提高对准电极ALE的可靠性。
在下文中，将参照图14和图15描述与在像素PXL中由对准电极ALE形成的电场的流量有关的实施例和对比示例。
图14和图15是示出将对比示例1、对比示例2、对比示例3和实施例的电场流量进行比较的模拟结果的示意图。
参照图14和图15，对比示例1涉及由氧化硅(SiOx)形成并具有约
Figure BDA0003685945640000381
的厚度的绝缘层INS形成在形成于基底SUB(或像素电路层PCL)上的堤图案BNKP上的情况。对比示例2涉及由氮化硅(SiNx)形成并具有约
Figure BDA0003685945640000382
的厚度的绝缘层INS形成在形成于基底SUB(或像素电路层PCL)上的堤图案BNKP上的情况。对比示例3涉及绝缘层INS形成在形成于基底SUB(或像素电路层PCL)上的堤图案BNKP上的情况，绝缘层INS通过交替堆叠第一层和第二层四次而形成，其中，第一层均由氮化硅(SiNx)形成并具有约
Figure BDA0003685945640000383
的厚度，并且第二层均由氧化硅(SiOx)形成并具有约
Figure BDA0003685945640000384
的厚度。实施例涉及以下情况：由聚丙烯酸酯形成并具有约
Figure BDA0003685945640000385
的厚度的第一绝缘层INS1形成在形成于基底SUB(或像素电路层PCL)上的堤图案BNKP下面，并且由氧化硅(SiOx)形成并具有约
Figure BDA0003685945640000386
的厚度的第二绝缘层INS2在堤图案BNKP上形成在第一绝缘层INS1上。
为了解释的目的，省略了设置在基底SUB(或像素电路层PCL)与堤图案BNKP之间的对准电极的图示。
在图15中所示的曲线图中，X轴是指在图14中所示的对比示例和实施例中的每个中从基底SUB(或像素电路层PCL)的左端到其右端的距离，Y轴是指在对比示例和实施例中的每个中由对准电极形成的电场E的流量(μm/s)。在写在图15的曲线图的X轴上的数字之中，80(μm/s)是指在对比示例和实施例中的每个中从基底SUB的左侧起定位有第二堤图案BNKP2的点。
参照图14和图15，可以检查到的是，在实施例的情况下，与对比示例1至对比示例3的电场E相比，具有相对低的流量的电场E不仅形成在堤图案BNKP之间的区域中而且形成在其他区域中。在实施例的情况下，可以检查到的是，具有相对高流量的电场E形成在堤图案BNKP之间的区域中，具有相对低流量的电场E形成在除堤图案BNKP之间的区域之外的区域中。
此外，在对比示例1中形成的电场E的总平均流量(μm/s)测量为约6.285。在对比示例2中形成的电场E的总平均流量(μm/s)测量为约7.489。在对比示例3中形成的电场E的总平均流量(μm/s)测量为约5.342。在实施例中形成的电场E的总平均流量(μm/s)测量为约2.048。如上所述，在实施例中，在发光元件LD(参见图7)在通过将由无机层(例如，氧化硅(SiOx))制成的第二绝缘层INS2堆叠在由有机层(例如，聚丙烯酸酯)制成的第一绝缘层INS1上而形成的结构上对准的情况下，发光元件LD可以仅设置在形成在堤图案BNKP之间并在电场E中具有相对高的流量的区域中，而不设置在在电场E中具有相对低的流量的其他区域中。因此，在实施例的情况下，发光元件LD可以仅在目标区域中密集地对准，并且可以防止发生其中发光元件LD在不期望的区域中对准的异常对准故障，从而可以减少由发光元件LD从对准位置的去除而导致的材料损失。
图16A至图16I是示意性地示出制造图9A中所示的像素的方法的剖视图。
在下文中，将参照图16A至图16I顺序地描述制造根据图9A中所示的实施例的像素PXL的方法。
这里，示出了根据剖视图顺序地执行制造像素PXL的步骤的情况，但是在不改变公开的精神的情况下，可以同时执行被示出为连续地执行的一些步骤，可以改变步骤的顺序，可以跳过一些步骤，或者可以在步骤之间进一步包括另一步骤。
参照图16A至图16I的描述将集中在与上述实施例的差异，以避免重复描述。
参照图7至图9A以及图16A，在基底SUB上形成像素电路层PCL。像素电路层PCL可以包括缓冲层BFL、至少一个晶体管T、钝化层PSV和过孔层VIA。
可以在像素电路层PCL的过孔层VIA上形成彼此间隔开的第一对准电极ALE1和第二对准电极ALE2。
参照图7至图9A、图16A和图16B，在第一对准电极ALE1和第二对准电极ALE2上形成具有平坦表面的第一绝缘层INS1。
第一绝缘层INS1可以是包括有机材料的有机层。第一绝缘层INS1可以部分地开口，以允许第一对准电极ALE1和第二对准电极ALE2中的每个暴露在至少非发射区域NEMA中。例如，第一绝缘层INS1可以在至少非发射区域NEMA中部分地开口，以包括暴露第一对准电极ALE1的一部分的第一接触孔CH1和暴露第二对准电极ALE2的一部分的第二接触孔CH2。
由有机层形成的第一绝缘层INS1可以具有平坦表面并且减缓由设置在其下面的第一对准电极ALE1和第二对准电极ALE2形成的台阶差。
参照图7至图9A以及图16A至图16C，在第一绝缘层INS1上形成第一堤图案BNKP1和第二堤图案BNKP2以及堤BNK。
可以在至少发射区域EMA的第一绝缘层INS1上设置第一堤图案BNKP1和第二堤图案BNKP2，以彼此间隔开。可以在非发射区域NEMA中在第一绝缘层INS1上设置堤BNK。
在实施例中，第一堤图案BNKP1、第二堤图案BNKP2和堤BNK可以由包括有机材料的有机层形成，并且接触由有机层形成的第一绝缘层INS 1。
堤BNK可以接触由有机层形成的过孔层VIA、第一绝缘层INS1以及第一堤图案BNKP1和第二堤图案BNKP2，并且可以用作用于排放从有机层产生的废气的出口。
参照图7至图9A以及图16A至图16D，在第一堤图案BNKP1和第二堤图案BNKP2以及第一绝缘层INS1上形成第二绝缘层INS2。
第二绝缘层INS2可以由包括无机材料的无机层形成。在实施例中，第二绝缘层INS2的端部ED1和ED2可以接触堤BNK的侧壁，并且可以不与堤BNK叠置，但是公开不限于此。在实施例中，第二绝缘层INS2可以设置在堤BNK的一部分上，并且与堤BNK部分地叠置。
参照图7至图9A以及图16A至图16E，通过分别向第一对准电极ALE1和第二对准电极ALE2施加对应的对准信号，在第一对准电极ALE1与第二对准电极ALE2之间形成电场。
此后，利用形成的电场，通过喷墨印刷方法等将包括发光元件LD的墨输入到像素PXL的像素区域PXA。例如，可以在第二绝缘层INS2上设置至少一个喷墨喷嘴，并且可以通过喷墨喷嘴向像素PXL的像素区域PXA输入与发光元件LD混合的墨。将发光元件LD供应到像素区域PXA的方法不限于前述实施例。供应发光元件LD的方法可以以各种方式改变。
在形成为无机层的第二绝缘层INS2接触堤BNK的侧壁或与堤BNK部分地叠置的情况下，像素区域PXA的墨容量可以由于无机层的亲水性而增大。因此，可以增大供应到像素区域PXA的墨的量。
在其中由有机层形成的第一绝缘层INS1和由无机层形成的第二绝缘层INS2堆叠的结构中，如果第一对准电极ALE1和第二对准电极ALE2分别供应有对应的对准信号，则可以仅在第一堤图案BNKP1与第二堤图案BNKP2之间形成具有相对高的流量的电场。
在发光元件LD输入到像素区域PXA的情况下，可以引发发光元件LD在第一堤图案BNKP1与第二堤图案BNKP2之间在第二绝缘层INS2上的自对准。
在发光元件LD自对准之后，可以通过挥发方法或其他方法去除包括在墨中的溶剂。
参照图7至图9A以及图16A至图16F，在发光元件LD在像素区域PXA(或发射区域EMA)中对准之后，可以在发光元件LD上形成第三绝缘层INS3。第三绝缘层INS3可以覆盖发光元件LD中的每个的表面(例如，在第三方向DR3上的上表面)的至少一部分，并且允许发光元件LD中的每个的除了活性层12(见图1)之外的相对两端EP1和EP2暴露于外部。第三绝缘层INS3可以固定发光元件LD并且防止发光元件LD从对准位置被去除。
在形成第三绝缘层INS3使得每个像素PXL可以与同其相邻的像素PXL独立地或单独地驱动的工艺期间，可以从堤BNK的作为电极分开区域的第二开口OP2去除第一对准电极ALE1的一部分。因此，每个第一对准电极ALE1可以与设置在设置于同一像素列上的相邻像素PXL中的第一对准电极ALE1电分开和/或物理分开。在实施例中，在上述工艺期间，也可以从堤BNK的第二开口OP2去除第二对准电极ALE2的一部分，从而每个第二对准电极ALE2可以与设置在相邻像素PXL中的第二对准电极ALE2电分开和/或物理分开(或断开)。
参照图7至图9A以及图16A至图16G，在第三绝缘层INS3、各个发光元件LD的第一端EP1和第一堤图案BNKP1上的第二绝缘层INS2上形成第一像素电极PE1。
第一像素电极PE1可以在非发射区域NEMA中通过第一绝缘层INS1的第一接触孔CH1与第一对准电极ALE1电连接和/或物理连接。
参照图7至图9A以及图16A至图16H，在第一像素电极PE1上形成第四绝缘层INS4。在实施例中，第四绝缘层INS4可以是包括无机材料的无机层。第四绝缘层INS4可以覆盖第一像素电极PE1，并且允许各个发光元件LD的第二端EP2和第二堤图案BNKP2上的第二绝缘层INS2暴露。
参照图7至图9A以及图16A至图16I，在暴露的第二绝缘层INS2上形成第二像素电极PE2。
第二像素电极PE2可以在非发射区域NEMA中通过第一绝缘层INS1的第二接触孔CH2与第二对准电极ALE2电连接和/或物理连接。
在第二像素电极PE2上形成第五绝缘层INS5。第五绝缘层INS5可以完全地覆盖第二像素电极PE2和设置在其下面的组件，并且保护第二像素电极PE2和组件。
图17和图18示意性地示出了根据实施例的像素PXL，并且是与图7的线III-III’对应的示意性剖视图。
图17和图18中的每个所示的像素PXL可以具有与图9A的像素PXL的构造不同的构造，所述不同至少在于光转换图案层LCP设置在显示元件层DPL上。
图17和图18的实施例涉及与光转换图案层LCP的位置有关的不同实施例。例如，图17示出了其中包括光转换图案层LCP的上基底通过使用粘合层的粘合工艺而设置在显示元件层DPL上的实施例。图18示出了其中光转换图案层LCP的一些组件通过连续的工艺而形成在显示元件层DPL上的实施例。
因此，以下参照图17和图18的描述将集中在与前述实施例的不同之处，以避免重复描述。
参照图7和图17，上基底可以设置在像素PXL的显示元件层DPL上。
上基底可以设置在显示元件层DPL上，以覆盖像素区域PXA。上基底可以用作显示装置的窗组件和/或封装基底。
中间层CTL可以设置和/或形成在上基底与显示元件层DPL之间。
中间层CTL可以是用于提高显示元件层DPL与上基底之间的粘合力的透明粘合层(或透明结合层)(例如，光学透明粘合层)，但是公开不限于此。在实施例中，中间层CTL可以是被构造为改变从发光元件LD朝向上基底发射的光的折射率并提高每个像素PXL的光输出亮度的折射率转换层。
上基底可以包括基体层BSL、光转换图案层LCP和光阻挡图案LBP。此外，上基底可以包括第一覆盖层CPL1和第二覆盖层CPL2。
基体层BSL可以是刚性基底或柔性基底，并且其材料或性质没有特别限制。基体层BSL和基底SUB可以由相同的材料或不同的材料形成。
光转换图案层LCP可以设置在基体层BSL的表面上并且与像素PXL的发射区域EMA对应。光转换图案层LCP可以包括与预定的颜色对应的颜色转换层CCL和滤色器CF。
颜色转换层CCL可以包括与预定的颜色对应的颜色转换颗粒QD。滤色器CF可以允许预定的颜色的光选择性地穿过其。
颜色转换层CCL可以设置在第一覆盖层CPL1的面对发光元件LD的一个表面上，并且可以包括将从发光元件LD发射的第一颜色的光转换为第二颜色的光的颜色转换颗粒QD。例如，在像素PXL是红色像素(或红色子像素)的情况下，颜色转换层CCL可以包括由将从发光元件LD发射的第一颜色的光转换为第二颜色的光(例如，红光)的红色量子点形成的颜色转换颗粒QD。例如，在像素PXL是绿色像素(或绿色子像素)的情况下，对应像素PXL的颜色转换层CCL可以包括由将从发光元件LD发射的第一颜色的光转换为第二颜色的光(例如，绿光)的绿色量子点形成的颜色转换颗粒QD。例如，在像素PXL是蓝色像素(或蓝色子像素)的情况下，对应像素PXL的颜色转换层CCL可以包括由将从发光元件LD发射的第一颜色的光转换为第二颜色的光(例如，蓝光)的蓝色量子点形成的颜色转换颗粒QD。在实施例中，在像素PXL是蓝色像素(或蓝色子像素)的情况下，可以设置具有光散射颗粒的光散射层来代替具有颜色转换颗粒QD的颜色转换层CCL。例如，在发光元件LD发射蓝色基的光的情况下，像素PXL可以包括包含光散射颗粒的光散射层。可以根据实施例省略光散射层。在实施例中，在像素PXL是蓝色像素(或蓝色子像素)的情况下，可以设置透明聚合物来代替颜色转换层CCL。
滤色器CF可以设置在基体层BSL的面对发光元件LD的表面上。滤色器CF可以允许特定颜色的光选择性地穿过滤色器CF。滤色器CF与颜色转换层CCL一起可以形成光转换图案层LCP，并且包括允许由颜色转换层CCL转换的特定颜色的光选择性地穿过其的滤色器材料。滤色器CF可以包括红色滤色器、绿色滤色器和蓝色滤色器中的一种。
包括颜色转换层CCL和滤色器CF的光转换图案层LCP可以设置在像素PXL的发射区域EMA中并且与发光元件LD对应。
第一覆盖层CPL1可以设置和/或形成在滤色器CF与颜色转换层CCL之间。
第一覆盖层CPL1可以设置在滤色器CF上并覆盖滤色器CF，从而保护滤色器CF。第一覆盖层CPL1可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。
光阻挡图案LBP可以被设置为与光转换图案层LCP相邻。在实施例中，光阻挡图案LBP可以设置在基体层BSL的一个表面上，并且与像素PXL的非发射区域NEMA对应。光阻挡图案LBP可以与显示元件层DPL的堤BNK对应。
光阻挡图案LBP可以包括第一光阻挡图案LBP1和第二光阻挡图案LBP2。
第一光阻挡图案LBP1可以设置在基体层BSL的一个表面上并且被定位为与滤色器CF相邻。第一光阻挡图案LBP1可以包括不同种类的黑矩阵材料之中的至少一种黑矩阵材料(例如，至少一种光屏蔽材料)和/或具有特定颜色的滤色器材料。
在实施例中，第一光阻挡图案LBP1可以以多层结构的形式设置，多层结构通过使红色滤色器、绿色滤色器和蓝色滤色器之中的允许不同颜色的光选择性地穿过其的至少两个滤色器叠置而形成。例如，第一光阻挡图案LBP1可以以包括红色滤色器、设置在红色滤色器上并与红色滤色器叠置的绿色滤色器、以及设置在绿色滤色器上并与绿色滤色器叠置的蓝色滤色器的结构的形式设置。换言之，第一光阻挡图案LBP1可以以通过连续地堆叠红色滤色器、绿色滤色器和蓝色滤色器而形成的结构的形式设置。在这种情况下，在像素区域PXA的非发射区域NEMA中，红色滤色器、绿色滤色器和蓝色滤色器可以用作用于阻挡光的透射的第一光阻挡图案LBP1。
第一覆盖层CPL1可以设置和/或形成在第一光阻挡图案LBP1上。第一覆盖层CPL1可以设置在第一光阻挡图案LBP1和滤色器CF的整个表面上。
第二光阻挡图案LBP2可以设置和/或形成在第一覆盖层CPL1的一个表面上并且与第一光阻挡图案LBP1对应。第二光阻挡图案LBP2可以是黑矩阵。第一光阻挡图案LBP1和第二光阻挡图案LBP2可以包括相同的材料。在实施例中，第二光阻挡图案LBP2可以是用于最终限定像素PXL的发射区域EMA的结构。例如，在供应包括颜色转换颗粒QD的颜色转换层CCL的步骤，第二光阻挡图案LBP2可以是最终限定颜色转换层CCL将要供应到其的发射区域EMA的坝结构。
上基底还可以包括形成在颜色转换层CCL和第二光阻挡图案LBP2的整个表面上的第二覆盖层CPL2。
第二覆盖层CPL2可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是公开不限于此。在实施例中，第二覆盖层CPL2可以由包括有机材料的有机层(或有机绝缘层)形成。第二覆盖层CPL2可以设置在颜色转换层CCL上并保护颜色转换层CCL免受外部水或湿气的影响，从而可以提高颜色转换层CCL的可靠性。
上基底可以设置在中间层CTL上并且与显示元件层DPL电连接。为此，中间层CTL可以包括用于提高显示元件层DPL与上基底之间的粘合力的透明粘合层(或透明结合层)。
如上所述，在根据实施例的显示装置中，光转换图案层LCP可以设置在发光元件LD上，使得具有优异颜色再现性的光可以通过光转换图案层LCP而发射，由此可以提高显示装置的光输出效率。
尽管在前述实施例中已经描述了包括光转换图案层LCP的上基底形成在显示元件层DPL上，但是公开不限于此。
在实施例中，光转换图案层LCP的一些组件(例如，颜色转换层CCL)可以形成在基底SUB的其上设置有像素PXL的一个表面上，光转换图案层LCP的另一组件(例如，滤色器CF)可以被设置为面对一些组件且中间层CTL置于所述另一组件与所述一些组件之间。详细地，如图18中所示，颜色转换层CCL可以形成在其上设置有像素PXL的基底SUB上。滤色器CF可以形成在基体层BSL的一个表面上，且中间层CTL置于滤色器CF与颜色转换层CCL之间。
在前述实施例的情况下，颜色转换层CCL可以以使得由堤BNK包围的区域填充有颜色转换层CCL的形状设置和/或形成在第五绝缘层INS5上。
中间层CTL可以设置在颜色转换层CCL上。中间层CTL可以是至少一个绝缘层，但是公开不限于此。在实施例中，中间层CTL可以是参照图17描述的中间层CTL。
基体层BSL、滤色器CF和光阻挡图案LBP可以设置和/或形成在中间层CTL上。
滤色器CF和光阻挡图案LBP可以设置在基体层BSL的一个表面上，并且面对颜色转换层CCL和堤BNK，且中间层CTL置于它们之间。例如，滤色器CF可以面对颜色转换层CCL，且中间层CTL置于滤色器CF与颜色转换层CCL之间。光阻挡图案LBP可以面对堤BNK，且中间层CTL置于光阻挡图案LBP与堤BNK之间。
光阻挡图案LBP可以与像素PXL的非发射区域NEMA对应。滤色器CF可以与像素PXL的发射区域EMA对应。
光阻挡图案LBP可以包括用于防止其中光(或光线)在像素PXL和与所述像素PXL相邻的像素PXL之间泄漏的漏光故障的光阻挡材料。在这种情况下，光阻挡图案LBP可以是黑矩阵。光阻挡图案LBP可以防止从各个相邻像素PXL发射的不同颜色的光混合。光阻挡图案LBP可以为与参照图17描述的第一光阻挡图案LBP1对应的组件。
尽管在前述实施例中已经描述了颜色转换层CCL和滤色器CF形成为彼此面对且中间层CTL置于颜色转换层CCL与滤色器CF之间，但是公开不限于此。在实施例中，包括颜色转换层CCL和滤色器CF的光转换图案层LCP可以形成在基底SUB的其上设置有像素PXL的一个表面上。
图19是沿着图4的线I-I’截取的示意性剖视图。
为了避免重复描述，图19的第一像素PXL1至第三像素PXL3的描述将集中在与前述实施例的不同之处。在实施例中未单独地解释的组件可以符合前述实施例的组件。相同的附图标记将用来表示相同的组件，并且类似的附图标记将用来表示类似的组件。
为了解释的目的，图19仅示出了第一像素PXL1至第三像素PXL3中的每个的一些组件。
参照图4和图19，第一像素PXL1(或第一子像素)、第二像素PXL2(或第二子像素)和第三像素PXL3(或第三子像素)可以在一个方向上布置。第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个与参照图7至图13B描述的像素PXL可以具有相同的构造。
基底SUB的显示区域DA可以包括其中设置有第一像素PXL1的第一像素区域PXA1、其中设置有第二像素PXL2的第二像素区域PXA2和其中设置有第三像素PXL3的第三像素区域PXA3。在实施例中，第一像素PXL1可以是红色像素，第二像素PXL2可以是绿色像素，第三像素PXL3可以是蓝色像素。然而，公开不限于此。在实施例中，第二像素PXL2可以是红色像素，第一像素PXL1可以是绿色像素，第三像素PXL3可以是蓝色像素。作为另一示例，第三像素PXL3可以是红色像素，第一像素PXL1可以是绿色像素，第二像素PXL2可以是蓝色像素。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括发射区域EMA。此外，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括与对应像素PXL的发射区域EMA相邻的非发射区域NEMA。堤BNK可以设置在非发射区域NEMA中。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括基底SUB、像素电路层PCL和显示元件层DPL。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的像素电路层PCL可以包括缓冲层BFL、设置在缓冲层BFL上的至少一个晶体管T、设置在晶体管T上的钝化层PSV以及设置在钝化层PSV上的过孔层VIA。过孔层VIA可以由有机层形成。
第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个的显示元件层DPL可以包括第一对准电极ALE1和第二对准电极ALE2、第一绝缘层INS1、第一堤图案BNKP1和第二堤图案BNKP2、堤BNK、第二绝缘层INS2、至少一个发光元件LD、第三绝缘层INS3、第一像素电极PE1和第二像素电极PE2以及第四绝缘层INS4和第五绝缘层INS5。
包括光转换图案层LCP和光阻挡图案LBP的上基底可以设置在第一像素PXL1的显示元件层DPL上。第一像素PXL1的光转换图案层LCP可以包括第一颜色转换层CCL1和第一滤色器CF1。第一颜色转换层CCL1可以包括包含用于将从发光元件LD发射的光转换为红光的红色量子点的颜色转换颗粒QD。第一滤色器CF1可以是红色滤色器。
包括光转换图案层LCP和光阻挡图案LBP的上基底可以设置在第二像素PXL2的显示元件层DPL上。第二像素PXL2的光转换图案层LCP可以包括第二颜色转换层CCL2和第二滤色器CF2。第二颜色转换层CCL2可以包括包含用于将从发光元件LD发射的光转换为绿光的绿色量子点的颜色转换颗粒QD。第二滤色器CF2可以是绿色滤色器。
包括光转换图案层LCP和光阻挡图案LBP的上基底可以设置在第三像素PXL3的显示元件层DPL上。第三像素PXL3的光转换图案层LCP可以包括第三颜色转换层CCL3和第三滤色器CF3。第三颜色转换层CCL3可以包括包含用于将从发光元件LD发射的光转换为蓝光的蓝色量子点的颜色转换颗粒QD。在实施例中，代替第三颜色转换层CCL3，第三像素PXL3可以包括包含光散射颗粒的光散射层。
在前述实施例中，在第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个中，由有机层形成的第一绝缘层INS1设置在第一对准电极ALE1和第二对准电极ALE2上，从而可以防止发生可归因于第一对准电极ALE1与第二对准电极ALE2之间的台阶差(或高度差)的故障。此外，在前述实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以被设计为使得由有机层形成的过孔层VIA、第一绝缘层INS1以及第一堤图案BNKP1和第二堤图案BNKP2连接到堤BNK，由无机层形成的第二绝缘层INS2不与堤BNK完全地叠置。因此，从有机层产生的废气可以排放到堤BNK，而不使用单独的废气排放通道。
公开的实施例可以提供显示装置和制造显示装置的方法，在显示装置中，由有机层形成的第一绝缘层设置在对准电极上，从而可以减缓可归因于对准电极之间的台阶差的故障，并且可以提高显示装置的可靠性。
此外，公开的实施例可以提供一种显示装置和制造显示装置的方法，在显示装置中，由无机层形成的第二绝缘层设置在第一绝缘层上，从而在每个像素中，可以提高其中分散有发光元件的墨的容量。
此外，在公开的实施例中，由于其中在显示元件层中堆叠有由有机层形成的第一绝缘层和由无机层形成的第二绝缘层的结构，可以防止发光元件在除目标区域之外的区域中对准，从而可以减少发光元件的去除。
另外，公开的实施例可以提供一种显示装置和制造显示装置的方法，在显示装置中，像素电路层的包括有机层的过孔层以及显示元件层的包括有机层的第一绝缘层、堤图案和堤均可以被设计为连接到(或接触)设置在其之上和/或下面并且包括有机层的组件，使得从有机层产生的废气可以排放到堤，由此可以省略用于形成单独的废气排放(或释放)通道(或路径)的工艺。
公开的实施例的效果不受前述内容的限制，并且这里预期了其他各种效果。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，在不脱离公开的范围和精神的情况下，各种修改、添加和替换是可能的。
因此，本说明书中公开的实施例仅用于说明性目的，而不限制公开的技术精神。公开的范围必须由所附权利要求限定。

Claims (22)

1.一种显示装置，所述显示装置包括：
多个像素，设置在基底上，其中，
所述多个像素中的每个包括：
过孔层，设置在所述基底上，并且由有机层形成；
第一对准电极和第二对准电极，设置在所述过孔层上，并且彼此间隔开；
第一绝缘层，设置在所述第一对准电极和所述第二对准电极上，在平面图中与所述第一对准电极和所述第二对准电极叠置，并且具有平坦表面；
第一堤图案，在所述第一对准电极上设置在所述第一绝缘层上；
第二堤图案，在所述第二对准电极上设置在所述第一绝缘层上；
第二绝缘层，设置在所述第一堤图案和所述第二堤图案上以及在所述第一堤图案与所述第二堤图案之间的所述第一绝缘层上；
至少一个发光元件，在所述第一堤图案与所述第二堤图案之间设置在所述第二绝缘层上；
第一电极，设置在所述第一堤图案上，并且电连接到所述至少一个发光元件的第一端和所述第一对准电极；以及
第二电极，设置在所述第二堤图案上，并且电连接到所述至少一个发光元件的第二端和所述第二对准电极，并且
所述第一绝缘层包括有机层。
2.根据权利要求1所述的显示装置，其中，所述第一绝缘层和所述第二绝缘层包括不同的材料。
3.根据权利要求2所述的显示装置，其中，所述第二绝缘层包括无机层。
4.根据权利要求3所述的显示装置，其中，所述多个像素中的每个还包括：
发射区域，所述至少一个发光元件设置在所述发射区域中；
非发射区域，被设置为与所述发射区域相邻；以及
堤，在所述非发射区域中设置在所述第一绝缘层上，并且包括有机层、与所述发射区域对应的第一开口以及与所述第一开口间隔开的第二开口。
5.根据权利要求4所述的显示装置，其中，
所述第一堤图案和所述第二堤图案中的每个包括有机层，并且
所述过孔层、所述第一绝缘层、所述第一堤图案和所述第二堤图案以及所述堤彼此连接。
6.根据权利要求5所述的显示装置，其中，在平面图中，所述第二绝缘层与所述堤部分地叠置。
7.根据权利要求5所述的显示装置，其中，在所述非发射区域中，所述堤直接设置在所述第一绝缘层上。
8.根据权利要求7所述的显示装置，其中，所述第二绝缘层与所述堤的所述第一开口对应。
9.根据权利要求8所述的显示装置，其中，所述第二绝缘层的端部接触所述堤的侧壁。
10.根据权利要求8所述的显示装置，其中，在剖视图中，
所述第二绝缘层的第一端部设置在所述堤的第一侧壁与所述第一堤图案之间，并且
所述第二绝缘层的第二端部设置在所述堤的第二侧壁与所述第二堤图案之间。
11.根据权利要求5所述的显示装置，其中，在平面图中，所述第二绝缘层与所述堤不完全地叠置。
12.根据权利要求11所述的显示装置，其中，所述第一电极和所述第二电极设置在不同的层。
13.根据权利要求12所述的显示装置，其中，所述多个像素中的每个还包括：
第三绝缘层，设置在所述至少一个发光元件上，并且暴露所述至少一个发光元件的所述第一端和所述第二端；
第四绝缘层，设置在所述第一电极上，并且包括无机层；以及
第五绝缘层，设置在所述第四绝缘层和所述第二电极的整个表面上，并且包括无机层。
14.根据权利要求11所述的显示装置，其中，所述第一电极和所述第二电极设置在同一层。
15.根据权利要求11所述的显示装置，其中，
所述第一绝缘层包括：第一接触孔，所述第一对准电极的一部分通过所述第一接触孔暴露；以及第二接触孔，所述第二对准电极的一部分通过所述第二接触孔暴露，
所述第一电极通过所述第一接触孔与所述第一对准电极电连接，并且
所述第二电极通过所述第二接触孔与所述第二对准电极电连接。
16.根据权利要求15所述的显示装置，其中，所述第一接触孔和所述第二接触孔位于所述非发射区域中。
17.根据权利要求13所述的显示装置，其中，所述多个像素中的每个还包括：
光转换图案，设置在所述第五绝缘层上，并且与所述发射区域对应；以及
光阻挡图案，设置在所述第五绝缘层上，并且与所述非发射区域对应。
18.根据权利要求1所述的显示装置，其中，所述多个像素中的每个还包括至少一个晶体管，所述至少一个晶体管设置在所述基底与所述过孔层之间并且电连接到所述至少一个发光元件。
19.根据权利要求1所述的显示装置，其中，所述第一对准电极和所述第二对准电极的厚度与所述第一绝缘层的厚度的比率为1:3或更大。
20.一种显示装置，所述显示装置包括：
多个像素，设置在基底上，并且均包括发射区域和非发射区域，其中，
所述多个像素中的每个包括：
过孔层，设置在所述基底上，并且由有机层形成；
第一对准电极和第二对准电极，设置在所述过孔层上并彼此间隔开，并且均具有第一厚度；
第一绝缘层，设置在所述第一对准电极和所述第二对准电极上，在平面图中与所述第一对准电极和所述第二对准电极叠置，由有机层形成，并且具有与所述第一厚度不同的第二厚度；
第一堤图案，在所述第一对准电极上设置在所述第一绝缘层上；
第二堤图案，在所述第二对准电极上设置在所述第一绝缘层上；
堤，在所述非发射区域中设置在所述第一绝缘层上；
第二绝缘层，设置在所述第一堤图案和所述第二堤图案上以及所述第一堤图案与所述第二堤图案之间的所述第一绝缘层上，并且由无机层形成；以及
至少一个发光元件，在所述发射区域中设置在所述第二绝缘层上，并且
所述第一厚度与所述第二厚度的比率为1:3或更大。
21.一种制造显示装置的方法，所述方法包括以下步骤：
在基底上形成包括发射区域和非发射区域的至少一个像素，其中，
形成所述至少一个像素的步骤包括：
在所述基底上形成至少一个晶体管；
在所述至少一个晶体管上形成过孔层；
在所述过孔层上形成彼此间隔开的第一对准电极和第二对准电极；
在第一对准电极和第二对准电极上形成具有平坦表面的第一绝缘层；
在所述第一绝缘层上形成彼此间隔开并与所述发射区域对应的第一堤图案和第二堤图案；
在所述第一绝缘层上形成与所述非发射区域对应的堤；
在所述第一堤图案和所述第二堤图案以及所述第一堤图案与所述第二堤图案之间的所述第一绝缘层上形成第二绝缘层；
使至少一个发光元件在所述第一堤图案与所述第二堤图案之间在所述第二绝缘层上对准；
在所述第一堤图案上形成电连接到所述至少一个发光元件的第一端和所述第一对准电极中的每个的第一电极；以及
在所述第二堤图案上形成电连接到所述至少一个发光元件的第二端和所述第二对准电极中的每个的第二电极，
所述过孔层、所述第一绝缘层、所述第一堤图案和所述第二堤图案以及所述堤均包括有机层，并且
所述第二绝缘层包括无机层。
22.根据权利要求21所述的方法，其中，
在平面图中，所述第二绝缘层与所述堤不完全地叠置，并且
所述过孔层、所述第一绝缘层、所述第一堤图案和所述第二堤图案以及所述堤彼此连接。
CN202210650624.2A 2021-06-09 2022-06-09 显示装置和制造该显示装置的方法 Pending CN115458562A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0074954 2021-06-09
KR20210074954 2021-06-09
KR1020210104716A KR20220166692A (ko) 2021-06-09 2021-08-09 표시 장치 및 그의 제조 방법
KR10-2021-0104716 2021-08-09

Publications (1)

Publication Number Publication Date
CN115458562A true CN115458562A (zh) 2022-12-09

Family

ID=82308211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210650624.2A Pending CN115458562A (zh) 2021-06-09 2022-06-09 显示装置和制造该显示装置的方法

Country Status (4)

Country Link
US (1) US20220399398A1 (zh)
EP (1) EP4102562A1 (zh)
CN (1) CN115458562A (zh)
WO (1) WO2022260406A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106716641B (zh) * 2014-10-17 2021-07-09 英特尔公司 微型led显示器和组装
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102600602B1 (ko) * 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102524569B1 (ko) * 2018-09-21 2023-04-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102657129B1 (ko) * 2018-10-11 2024-04-16 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20200085977A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200130606A (ko) * 2019-05-10 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200021966A (ko) * 2020-02-11 2020-03-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
WO2022260406A1 (ko) 2022-12-15
EP4102562A1 (en) 2022-12-14
US20220399398A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
EP4135031A1 (en) Display device and method of fabricating the same
US20230005898A1 (en) Pixel and display device including the same
EP4075502A1 (en) Pixel and display device including the same
US20230187583A1 (en) Pixel, display device including the same, and method of fabricating the display device
CN115707288A (zh) 显示设备
EP4102562A1 (en) Display device and method of fabricating the same
US11961844B2 (en) Pixel and display device including the same
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
CN220569702U (zh) 像素和显示装置
US20220367433A1 (en) Display device and method of fabricating the same
US20240079527A1 (en) Display device and method of fabricating the same
US20230327065A1 (en) Pixel and display device having the same
US20230187428A1 (en) Display device and method of manufacturing the same
US20240072103A1 (en) Display device and method of fabricating the same
US20240014351A1 (en) Display device and method of fabricating the same
EP4207322A1 (en) Display device and method of fabricating the same
EP4358136A1 (en) Pixel and display device having the same
US20230028194A1 (en) Display device
KR20220166692A (ko) 표시 장치 및 그의 제조 방법
CN116632025A (zh) 像素和包括该像素的显示装置
CN115377140A (zh) 显示设备及其制造方法
CN115939162A (zh) 像素和包括该像素的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication