CN116615802A - 像素和包括该像素的显示装置 - Google Patents

像素和包括该像素的显示装置 Download PDF

Info

Publication number
CN116615802A
CN116615802A CN202180079662.0A CN202180079662A CN116615802A CN 116615802 A CN116615802 A CN 116615802A CN 202180079662 A CN202180079662 A CN 202180079662A CN 116615802 A CN116615802 A CN 116615802A
Authority
CN
China
Prior art keywords
electrode
light emitting
pixel
emitting element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180079662.0A
Other languages
English (en)
Inventor
曺银我
姜锺赫
李元镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116615802A publication Critical patent/CN116615802A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种像素，所述像素包括：发光区域，包括中心部分和外部部分；非发光区域，围绕发光区域；第一电极和第二电极，在发光区域中彼此间隔开；以及第一发光元件，设置在第一电极与第二电极之间。第一电极和第二电极在中心部分中彼此间隔开第一间隔，并且在外部部分中彼此间隔开大于第一间隔的第二间隔。第一电极与第二电极之间的间隔从中心部分向外部部分逐渐增大。

Description

像素和包括该像素的显示装置
技术领域
实施例涉及像素和包括该像素的显示装置。
背景技术
近来，对信息显示的兴趣正在增加。因此，已经持续进行了对显示装置的研究和开发。
发明内容
技术问题
实施例提供了包括发光元件的像素和包括该像素的显示装置。
本发明的目的不限于上述目的，并且对于本领域普通技术人员，利用以下描述可以清楚地理解未提及的其他技术目的。
技术方案
根据实施例的像素可以包括：发光区域，包括中心部分和外部部分；非发光区域，围绕发光区域；第一电极和第二电极，在发光区域中彼此间隔开；以及第一发光元件，设置在第一电极与第二电极之间。第一电极和第二电极可以在中心部分中以第一间隔彼此间隔开。第一电极和第二电极可以在外部部分中以第二间隔彼此间隔开，第二间隔大于第一间隔。第一电极与第二电极之间的间隔可以从中心部分向外部部分逐渐增大。
第一电极与第二电极之间的第二间隔可以在外部部分中线性地增大。
第一电极与第二电极之间的第二间隔可以在外部部分中非线性地增大。
第一电极与第二电极之间的第二间隔可以在外部部分中不连续地变化。
第一电极和第二电极可以具有关于第一发光元件彼此对称的形状。
第一电极和第二电极可以具有关于中心部分彼此对称的形状。
第一电极和第二电极可以具有关于第一发光元件彼此对称的形状。第一电极和第二电极中的每个可以具有关于中心部分竖直地对称的形状。
第一电极和第二电极可以具有彼此面对的表面，表面具有倾斜形状、弯曲线形状或阶梯状形状。
第一电极和第二电极可以在发光区域中在第一方向上彼此间隔开，并且可以在第二方向上延伸。
第一电极和第二电极可以在中心部分中在第一方向上彼此间隔开第一间隔。第一电极和第二电极可以在外部部分中在第一方向上彼此间隔开第二间隔。第一电极与第二电极之间在第一方向上的间隔可以从中心部分向外部部分逐渐增大。
中心部分可以包括与发光区域在第二方向上的中心点对应的区域和从中心点朝向外部部分延伸的区域。
第一电极与第二电极之间的第一间隔可以在中心部分中具有均匀的距离。
第一电极与第二电极之间的第一间隔可以从发光区域的中心点逐渐增大。
第一电极和第二电极可以分别具有彼此面对的表面，并且关于彼此面对的表面，可以在发光区域的中心点周围具有恒定斜率或恒定曲率。第一电极和第二电极可以以连续地增大的间隔彼此间隔开。
发光区域可以包括设置在外部部分与非发光区域之间的未对准区域。与在中心部分和外部部分中相比，第一电极和第二电极可以在未对准区域中彼此间隔开较远。第一电极和第二电极各自在未对准区域中可以具有减小的宽度。
第一发光元件可以电连接在第一电极与第二电极之间。
像素还可以包括：第三电极和第四电极，可以在发光区域中彼此间隔开，并且可以与第一电极和第二电极分离；以及第二发光元件，设置在第三电极与第四电极之间。
第三电极和第四电极可以在中心部分中以第三间隔彼此间隔开。第三电极和第四电极可以在外部部分中以第四间隔彼此间隔开，第四间隔大于第三间隔。第三电极与第四电极之间的间隔从中心部分向外部部分逐渐增大。
像素还可以包括：第一接触电极、第二接触电极和第三接触电极。第一接触电极可以使第一电极和第一发光元件的第一端部电连接。第二接触电极可以使第二电极、第一发光元件的第二端部、第三电极和第二发光元件的第一端部电连接。第三接触电极可以使第四电极和第二发光元件的第二端部电连接。
根据实施例的显示装置可以包括设置在显示区域中的像素。像素可以包括：发光区域，包括中心部分和外部部分；非发光区域，围绕发光区域；第一电极和第二电极，在发光区域中彼此间隔开；以及第一发光元件，设置在第一电极与第二电极之间。第一电极和第二电极可以在中心部分中以第一间隔彼此间隔开。第一电极和第二电极可以在外部部分中以第二间隔彼此间隔开，第二间隔大于第一间隔。第一电极与第二电极之间的间隔可以从中心部分向外部部分逐渐增大。
其他实施例在详细描述和附图中描述。
有益效果
根据实施例的像素和显示装置，能够防止发光元件集中在发光区域的外部部分中，并且能够使发光元件在第一电极与第二电极之间稳定地对准。因此，能够增加发光元件的利用率并改善像素的发光特性。
实施例的效果不限于上面示出的效果，并且其他效果包括在说明书中。
附图说明
图1示出了根据实施例的发光元件的示意性透视图。
图2示出了根据实施例的发光元件的剖视图。
图3示出了根据实施例的显示装置的示意性平面图。
图4和图5分别示出了根据实施例的像素的等效电路的示意图。
图6a至图6c分别示出了根据实施例的像素的示意性平面图。
图7a和图7b分别示出了根据实施例的像素的示意性剖视图。
图8a和图8b分别示出了根据实施例的像素的示意性剖视图。
图9至图15分别示出了根据实施例的像素的示意性平面图。
具体实施方式
由于本发明可以不同地修改并且具有各种形式，因此下面将详细示出和描述实施例。在下面的描述中，除非上下文明确指示仅为单数，否则单数形式也包括复数形式。
然而，本发明不限于在下文中公开的实施例，并且可以以各种形式实现。另外，下面公开的每个实施例可以单独实现，或者可以与至少一个其他实施例组合实现。
为了清楚地示出实施例，可以省略与附图中的实施例的特征不直接相关的一些元件。对于整个附图中的相同或相似的元件，即使它们展示在不同的附图上，也尽可能地给出相同的附图标记和符号，并且将省略重复的描述。
图1示出了根据实施例的发光元件LD的示意性透视图，图2示出了根据实施例的发光元件LD的剖视图。例如，图1示出了根据实施例的可以用作像素的光源的发光元件LD的示例，图2示出了沿着图1的线I-I’截取的发光元件LD的剖面的示例。
参照图1和图2，发光元件LD包括沿着一个方向顺序地设置的第一半导体层SCL1、活性层ACT、第二半导体层SCL2以及覆盖第一半导体层SCL1、活性层ACT和第二半导体层SCL2的外周表面(例如，侧表面)的绝缘膜INF。发光元件LD可以包括设置在第二半导体层SCL2上的电极层ETL。绝缘膜INF可以覆盖电极层ETL的外周表面的至少一部分，或者可以不覆盖电极层ETL的外周表面的至少一部分。在一些实施例中，发光元件LD还可以包括设置在第一半导体层SCL1的表面(例如，下表面)上的另一电极层。
在实施例中，发光元件LD以沿着一个方向延伸的棒形状设置，并且可以具有形成在长度L的方向(或厚度方向)的相应端处的第一端部EP1和第二端部EP2。第一端部EP1可以是发光元件LD的第一底表面(或上表面)，第二端部EP2可以是发光元件LD的第二底表面(或下表面)。
在实施例的描述中，“棒形状”包括在长度L的方向上长(具有大于1的长径比)的杆状形状或条状形状(诸如圆形柱体或多边形柱体)，但是剖面的形状不受特别限制。例如，发光元件LD的长度L可以大于直径D(或横向剖面的宽度)。
第一半导体层SCL1、活性层ACT、第二半导体层SCL2和电极层ETL可以在从发光元件LD的第二端部EP2到第一端部EP1的方向上顺序地设置。第一半导体层SCL1可以设置在发光元件LD的第二端部EP2处，并且电极层ETL可以设置在发光元件LD的第一端部EP1处。在另一实施例中，至少一个其他电极层可以设置在发光元件LD的第二端部EP2上。
第一半导体层SCL1可以是第一导电半导体层。例如，第一半导体层SCL1可以是包括N型掺杂剂的N型半导体层。例如，第一半导体层SCL1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Si、Ge、Sn等的掺杂剂的N型半导体层。然而，包括在第一半导体层SCL1中的材料不限于此，第一半导体层SCL1可以由其他材料制成。
活性层ACT设置在第一半导体层SCL1上，并且可以形成为具有单量子或多量子阱结构。活性层ACT的位置可以根据发光元件LD的类型而修改。活性层ACT可以发射具有约400nm至约900nm的波长的光，并且可以具有双异质结构。
掺杂有导电掺杂剂的盖层(未示出)可以在活性层ACT的上部和/或下部处形成。例如，盖层可以形成为AlGaN层或InAlGaN层。在一些实施例中，诸如AlGaN和AlInGaN的材料可以用来形成活性层ACT。在其他实施例中，活性层ACT可以由其他材料形成。
在为阈值电压或更大电压的电压施加到发光元件LD的相应端的情况下，发光元件LD在电子-空穴对在活性层ACT中结合的同时发射光。通过经由利用该原理来控制发光元件LD的光发射，发光元件LD还可以用作除了显示装置的像素之外的其他发光装置的光源。
第二半导体层SCL2设置在活性层ACT上，并且可以包括与第一半导体层SCL1不同的第二导电型半导体层。例如，第二半导体层SCL2可以是包括P型掺杂剂的P型半导体层。例如，第二半导体层SCL2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以是掺杂有诸如Mg的导电掺杂剂的P型半导体层。然而，包括在第二半导体层SCL2中的材料不限于此，并且第二半导体层SCL2可以由其他材料形成。
在实施例中，第一半导体层SCL1和第二半导体层SCL2可以在发光元件LD的长度L的方向上具有不同的长度(或厚度)。例如，沿着发光元件LD的长度L的方向，第一半导体层SCL1可以具有比第二半导体层SCL2的长度长的长度(或比第二半导体层SCL2的厚度厚的厚度)。因此，活性层ACT可以被设置为相较于第二端部EP2更靠近第一端部EP1。
电极层ETL可以设置在第二半导体层SCL2上。电极层ETL可以保护第二半导体层SCL2，并且可以是用于使第二半导体层SCL2容易地电连接到预定电极或布线的接触电极。例如，电极层ETL可以是欧姆接触电极或肖特基接触电极。
在描述实施例时，术语“连接(或结合)”可以表示物理连接(或结合)和/或电连接(或结合)。这可以表示直接连接(或结合)或间接连接(或结合)以及一体地连接(或结合)或非一体地连接(或结合)。
电极层ETL可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以通过电极层ETL，以发射到发光元件LD的外部。在另一实施例中，当由发光元件LD产生的光在不透射通过电极层ETL的情况下发射到发光元件LD的外部时，电极层ETL可以形成为不透明的。
在实施例中，电极层ETL可以包括金属或金属氧化物。例如，电极层ETL可以通过单独使用或混合金属(诸如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)或铜(Cu))及其氧化物或合金以及透明导电材料(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)或氧化铟(In2O3))而形成。
绝缘膜INF可以使分别在发光元件LD的第一端部EP1和第二端部EP2处的电极层ETL和第一半导体层SCL1暴露。
在绝缘膜INF被设置为覆盖发光元件LD的表面(例如，绝缘膜INF覆盖第一半导体层SCL1、活性层ACT、第二半导体层SCL2和/或电极层ETL的外周表面)的情况下，可以防止通过发光元件LD的短路缺陷。因此，可以确保发光元件LD的电稳定性。
在绝缘膜INF设置在发光元件LD的表面上的情况下，能够通过使发光元件LD的表面缺陷最小化来改善寿命和效率。即使当发光元件LD彼此紧密接触地设置时，绝缘膜INF也可以防止在发光元件LD之间发生短路缺陷。
在实施例中，发光元件LD可以通过表面处理工艺制造。例如，当发光元件LD与流体溶液(或溶剂)混合并供应到每个发光区域(例如，每个像素的发光区域)时，可以对每个发光元件LD进行表面处理，使得发光元件LD不会在溶液中非均匀地聚集并且均匀地分布。在实施例中，绝缘膜INF本身可以形成为使用疏水材料的疏水膜，或者由疏水材料制成的疏水膜可以附加地形成在绝缘膜INF上。
绝缘膜INF可以包括透明绝缘材料。因此，由活性层ACT产生的光可以通过绝缘膜INF发射到发光元件LD的外部。例如，绝缘膜INF可以包括SiO2或一些其他氧化硅(SiOx)、Si3N4或一些其他氮化硅(SiNx)、Al2O3或一些其他氧化铝(AlxOy)以及TiO2或一些其他氧化钛(TixOy)中的至少一种绝缘材料，但是实施例不限于此。
绝缘膜INF可以形成为单层或多层。例如，绝缘膜INF可以形成为双层膜。
在实施例中，绝缘膜INF可以在至少一个区域(例如，上区域和下区域中的至少一个)中被部分地蚀刻。绝缘膜INF可以在至少一个区域中具有倒圆形状，但是绝缘膜INF的形状不限于此。例如，在绝缘膜INF的上区域和下区域中的至少一个中，绝缘膜INF可以被部分或整体地去除。因此，第一半导体层SCL1、第二半导体层SCL2、电极层ETL或另一电极层(例如，设置在发光元件LD的第二端部EP2上的另一电极层)可以被部分地暴露。
在实施例中，发光元件LD可以具有小至纳米级或微米级的尺寸。例如，发光元件LD均可以具有范围从纳米级到微米级的直径D(或剖面的宽度)和/或长度L。例如，发光元件LD可以具有约几百纳米范围内的直径D和约几微米范围内的长度L。然而，实施例中的发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据使用发光元件LD作为光源的具体发光装置的设计条件来修改。
发光元件LD的结构、形状和/或类型可以根据实施例而改变。例如，发光元件LD可以不包括电极层ETL。发光元件LD还可以包括设置在第一半导体层SCL1的一个端部处的另一电极层。发光元件LD可以以核-壳结构形成。
除了显示装置之外，包括发光元件LD的发光装置还可以用在需要光源的其他类型的装置中。例如，发光元件LD可以布置在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用不限于上述示例。例如，发光元件LD可以用在需要光源的其他类型的装置(诸如照明装置)中。
图3示出了根据实施例的显示装置DD的示意性平面图。例如，在图3中，显示装置DD将被公开为可以使用在图1和图2的实施例中描述的发光元件LD作为光源的装置的示例，并且特别地，将基于显示面板DP描述显示装置DD的结构。例如，显示面板DP的每个像素PXL可以包括至少一个发光元件LD。
图3基于显示区域DA简要地示出了显示面板DP的结构。然而，在一些实施例中，未示出的至少一个驱动电路部分、布线和/或垫(pad，或称为“焊盘”)还可以设置在显示面板DP中。
参照图3，显示面板DP可以包括基体层BSL和设置在基体层BSL上的像素PXL。
显示面板DP和用于形成显示面板DP的基体层BSL包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NA。显示区域DA可以包括其上显示图像的屏幕，非显示区域NA可以是除了显示区域DA之外的剩余区域。
显示面板DP可以以各种形状设置。例如，显示面板DP可以以矩形板形状设置，但是实施例不限于此。例如，显示面板DP可以具有诸如圆形或椭圆形的形状。显示面板DP可以包括成角的拐角和/或曲线型的拐角。
为了方便起见，图3示出了形状为包括一对短边和一对长边的矩形板的显示面板DP，其中，短边的延伸方向被称为第一方向轴DR1，长边的延伸方向被称为第二方向轴DR2，并且与短边和长边的延伸方向垂直的方向(例如，显示装置DD的厚度方向或高度方向)被称为第三方向轴DR3。然而，这可以根据显示面板DP的形状而改变。
显示区域DA可以具有各种形状。例如，显示区域DA可以具有矩形形状、圆形形状或椭圆形形状。在实施例中，显示区域DA可以具有与显示面板DP的形状对应的形状，但是实施例不限于此。
像素PXL可以在基体层BSL上设置在显示区域DA中。例如，显示区域DA可以包括其中设置有像素PXL的像素区域。
非显示区域NA可以设置在显示区域DA周围。在非显示区域NA中，可以设置电连接到显示区域DA的像素PXL的布线、垫和/或内部电路部件。
在一些实施例中，发射不同颜色的光的至少两种类型的像素PXL可以设置在显示区域DA中。彼此相邻地设置的不同颜色的像素PXL可以包括可以发射各种颜色的光的像素单元。
在实施例中，每个像素PXL可以被设定为发射特定颜色的光的像素(或子像素)，并且可以包括产生特定颜色的光的发光元件LD。在另一实施例中，像素PXL中的至少一些可以包括产生第一颜色的光的发光元件LD，并且光转换层可以设置在像素PXL的上部处，光转换层可以将第一颜色的光转换为第二颜色的光。因此，可以通过使用像素PXL中的至少一些像素PXL来产生第二颜色的光。
像素PXL可以包括由控制信号(例如，扫描信号和数据信号)驱动的至少一个光源和/或电源(例如，第一电源和第二电源)。在实施例中，光源可以包括根据图1和图2的实施例的至少一个发光元件LD，例如，具有纳米级至微米级尺寸的至少一个杆状发光元件LD。不同类型的发光元件可以用作像素PXL的光源。例如，在另一实施例中，用于每个像素PXL的光源可以由具有核-壳结构的发光元件构成。
像素PXL可以具有根据下面将描述的实施例中的至少一者的结构。例如，每个像素PXL可以具有应用稍后将描述的实施例中的一者的结构或者将至少两个实施例组合的结构。
像素PXL可以是有源像素，但是实施例不限于此。例如，像素PXL可以是无源像素。
图4和图5分别示出了根据实施例的像素PXL的等效电路的示意图。例如，图4和图5示出了包括具有不同结构的发光单元EMU的像素PXL。
在一些实施例中，在图4和图5中示出的每个像素PXL可以是设置在图3的显示区域DA中的像素PXL中的一个。在实施例中，设置在显示区域DA中的像素PXL可以具有基本上相同或相似的结构。
参照图4和图5，像素PXL包括用于产生具有与数据信号对应的亮度的光的发光单元EMU。像素PXL可以包括用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以电连接在第一电源VDD与发光单元EMU之间。像素电路PXC可以电连接到像素PXL的扫描线SL和数据线DL，以响应于从扫描线SL和数据线DL供应的扫描信号和数据信号来控制发光单元EMU的操作。像素电路PXC还可以电连接到感测信号线SSL和感测线SENL。
像素电路PXC可以包括至少一个晶体管和电容器。例如，像素电路PXC可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容器Cst。
第一晶体管M1电连接在第一电源VDD与发光单元EMU的第一电极ELT1之间。第一晶体管M1的栅电极电连接到第一节点N1。第一晶体管M1响应于第一节点N1的电压来控制供应到发光单元EMU的驱动电流。第一晶体管M1可以是控制像素PXL的驱动电流的驱动晶体管。
在实施例中，第一晶体管M1可以包括底金属层BML(也称为“下电极”、“背栅电极”或“下光阻挡层”)。第一晶体管M1的栅电极和底金属层BML可以彼此叠置，且绝缘层置于它们之间。在实施例中，底金属层BML可以电连接到第一晶体管M1的一个电极，例如，第一晶体管M1的源电极(或漏电极)。
在其中第一晶体管M1包括底金属层BML的实施例中，当驱动像素PXL时，可以应用反向偏置技术(或同步技术)，该反向偏置技术(或同步技术)通过将反向偏置电压施加到第一晶体管M1的底金属层BML来使第一晶体管M1的阈值电压沿负方向或正方向移动。例如，可以通过将底金属层BML电连接到第一晶体管M1的源电极来应用源极同步技术。在底金属层BML设置在形成第一晶体管M1的沟道的半导体图案下的情况下，底金属层BML可以用作光阻挡图案，以使第一晶体管M1的操作特性稳定。然而，实施例中的底金属层BML的功能和/或利用方法不限于此。
第二晶体管M2电连接在数据线DL与第一节点N1之间。第二晶体管M2的栅电极电连接到扫描线SL。当从扫描线SL供应栅极导通电压(例如，高电平电压)的扫描信号时，第二晶体管M2导通，以使数据线DL和第一节点N1电连接。
针对每个帧周期，对应的帧的数据信号供应到数据线DL，并且数据信号在其中供应栅极导通电压的扫描信号的时段期间通过导通的第二晶体管M2传输到第一节点N1。第二晶体管M2可以是用于将每个数据信号传输到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极电连接到第一节点N1，其另一电极电连接到第一晶体管M1的第二电极。在每个帧周期期间，存储电容器Cst被充入有与供应到第一节点N1的数据信号对应的电压。
第三晶体管M3电连接在第一晶体管M1的第二电极(和/或发光单元EMU的第一电极ELT1)与感测线SENL之间。第三晶体管M3的栅电极电连接到感测信号线SSL。第三晶体管M3可以根据供应到感测信号线SSL的感测信号将施加到第一晶体管M1的第二电极的电压传输到感测线SENL。通过感测线SENL传输的电压可以提供到外部电路(例如，时序控制器)，并且外部电路可以基于所供应的电压来获得每个像素PXL的特性信息(例如，第一晶体管M1的阈值电压)。所获得的特性信息可以用来转换图像数据，从而补偿像素PXL的特性偏差。
在图4和图5中，包括在像素电路PXC中的所有晶体管被示出为N型晶体管，但是实施例不限于此。例如，第一晶体管M1、第二晶体管M2和第三晶体管M3中的至少一个可以改变为P型晶体管。
在实施例中，像素PXL的结构和驱动方法可以修改。例如，像素电路PXC可以由具有除了图4和图5中所示的实施例的结构和/或驱动方法之外的其他结构和/或驱动方法的像素电路构成。
例如，像素电路PXC可以不包括第三晶体管M3。像素电路PXC还可以包括其他电路元件，诸如用于补偿第一晶体管M1的阈值电压的补偿晶体管、用于使第一节点N1和/或发光单元EMU的第一电极ELT1的电压初始化的初始化晶体管、用于控制其中向发光单元EMU供应驱动电流的时段的发光控制晶体管和/或用于使第一节点N1的电压升高的升压电容器。
在另一实施例中，当像素PXL是无源发光显示装置的像素时，可以省略像素电路PXC。发光单元EMU可以直接连接到扫描线SL、数据线DL、第一电力线PL1、第二电力线PL2和/或其他信号线或电力线。
例如，发光单元EMU可以包括电连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD。第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发射光。例如，第一电源VDD可以被设定为高电位电源，第二电源VSS可以被设定为低电位电源。
在实施例中，如图4中所示，发光单元EMU可以包括彼此并联电连接的发光元件LD。
参照图4，发光单元EMU可以包括第一电极ELT1、第二电极ELT2和并联电连接在第一电极ELT1与第二电极ELT2之间的多个发光元件LD。第一电极ELT1可以通过像素电路PXC和/或第一电力线PL1电连接到第一电源VDD，第二电极ELT2可以通过第二电力线PL2电连接到第二电源VSS。每个发光元件LD可以包括通过第一电极ELT1和/或像素电路PXC电连接到第一电源VDD的第一端部EP1(例如，P型端部)和通过第二电极ELT2电连接到第二电源VSS的第二端部EP2(例如，N型端部)。发光元件LD可以在第一电极ELT1与第二电极ELT2之间在正向方向上并联电连接。
在另一实施例中，发光单元EMU可以包括串联或串联/并联电连接的发光元件LD。例如，如图5中所示，发光单元EMU可以包括被划分为两个串联级并且彼此电连接的发光元件LD。
参照图5，发光单元EMU可以包括第一串联级和第二串联级，第一串联级包括至少一个第一发光元件LD1，第二串联级包括至少一个第二发光元件LD2。
第一串联级可以包括第一电极ELT1、第二电极ELT2和电连接在第一电极ELT1与第二电极ELT2之间的至少一个第一发光元件LD1。例如，第一串联级可以包括彼此并联电连接在第一电极ELT1与第二电极ELT2之间的第一发光元件LD1。
第一电极ELT1可以通过像素电路PXC和/或第一电力线PL1电连接到第一电源VDD，第二电极ELT2可以通过第二串联级和/或第二电力线PL2电连接到第二电源VSS。每个第一发光元件LD1可以在第一电极ELT1与第二电极ELT2之间在正向方向上电连接。例如，第一发光元件LD1的第一端部EP1可以电连接到第一电极ELT1，第一发光元件LD1的第二端部EP2可以电连接到第二电极ELT2。
第二串联级可以包括第三电极ELT3、第四电极ELT4和电连接在第三电极ELT3与第四电极ELT4之间的至少一个第二发光元件LD2。例如，第二串联级可以包括在第三电极ELT3与第四电极ELT4之间彼此并联电连接的第二发光元件LD2。
第三电极ELT3可以一体地或非一体地连接到第二电极ELT2，并且第二电极ELT2和第三电极ELT3可以形成使第一串联级和第二串联级连接的中间电极IET。第四电极ELT4可以经由第二电力线PL2电连接到第二电源VSS。每个第二发光元件LD2可以在第三电极ELT3与第四电极ELT4之间在正向方向上电连接。例如，第二发光元件LD2的第一端部EP1可以电连接到第三电极ELT3，第二发光元件LD2的第二端部EP2可以电连接到第四电极ELT4。
构成每个发光单元EMU的串联级的数量可以根据实施例修改。例如，发光单元EMU可以包括被划分为三个或更多个串联级并且彼此电连接的发光元件LD。
在实施例中，发光单元EMU可以包括至少一个串联级。每个串联级可以包括一对电极和在所述一对电极之间在正向方向上电连接的至少一个发光元件LD。这里，形成发光单元EMU的串联级的数量和形成每个串联级的发光元件LD的数量不受特别限制。例如，包括在各个串联级中的发光元件LD的数量可以彼此相同或不同。
发光单元EMU的第一个电极(例如，第一电极ELT1)可以是发光单元EMU的阳极电极。发光单元EMU的最后一个电极(例如，第二电极ELT2或第四电极ELT4)可以是发光单元EMU的阴极电极。
如在图4的实施例中，在发光元件LD仅并联电连接的情况下，可以简化像素PXL的结构。如在图5的实施例中，在发光元件LD串联/并联(或串联)电连接的情况下，与其中相同数量的发光元件LD仅并联电连接的实施例(例如，图4的实施例)相比，电力效率可以改善。在其中发光元件LD串联或串联/并联电连接的像素PXL中，即使在串联级中的一些处发生短路缺陷，由于仍然可以通过剩余串联级中的发光元件LD来显示一定程度的亮度，因此可以降低像素PXL的暗点缺陷的可能性。
图4和图5示出了其中发光元件LD并联或串联/并联电连接的实施例，但是实施例不限于此。例如，在另一实施例中，发光单元EMU可以由仅串联电连接的发光元件LD构成。
在第一电源VDD与第二电源VSS之间在正向方向上电连接的每个发光元件LD可以构成每个有效光源。这些有效光源可以被聚集，以形成像素PXL的发光单元EMU(或光源部件)。
在通过对应的像素电路PXC供应驱动电流的情况下，发光元件LD可以以与驱动电流对应的亮度发射光。例如，在每个帧周期期间，像素电路PXC可以将与要在对应的帧中显示的灰度值对应的驱动电流供应到发光单元EMU。因此，当发光元件LD发射具有与驱动电流对应的亮度的光时，发光单元EMU可以显示与驱动电流对应的亮度。
在实施例中，除了构成每个有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源。例如，至少一个无效发光元件还可以电连接在至少一个串联级中，该至少一个无效发光元件布置在反向方向上或者其至少一个端部浮置。即使当在一对电极之间施加正向方向的驱动电压时，无效发光元件也保持非激活状态，从而基本上保持不发光状态。
图6a至图6c分别示出了根据实施例的像素PXL的示意性平面图。例如，图6a至图6c示出了和第一电极ELT1和第二电极ELT2与第一接触电极CNE1和第二接触电极CNE2之间的连接结构相关的不同实施例。
在图6a至图6c中，基于每个像素PXL的发光单元EMU示出了像素PXL的结构。例如，如图4的实施例中那样，图6a至图6c示出了包括第一电极ELT1和第二电极ELT2以及并联电连接在第一电极ELT1与第二电极ELT2之间的发光元件LD的发光单元EMU的结构示例。
图6a至图6c示出了其中每个发光单元EMU通过第一接触孔CH1和第二接触孔CH2电连接到预定电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(例如，构成像素电路PXC的至少一个电路元件)和/或信号线(例如，扫描线SL和/或数据线DL)的实施例。然而，实施例不限于此。例如，每个像素PXL的第一电极ELT1和第二电极ELT2中的至少一个可以在不穿过接触孔和/或中间线的情况下直接连接到电力线和/或信号线。
参照图6a至图6c，像素PXL设置在每个像素区域PXA中。像素区域PXA可以表示其中设置有用于构成对应的像素PXL的电路元件的像素电路区域以及其中设置有像素PXL的发光单元EMU的发光区域EA。
像素区域PXA包括发光区域EA和围绕发光区域EA的非发光区域NEA，还可以包括与发光区域EA间隔开的分离区域SPA，且非发光区域NEA置于发光区域EA与分离区域SPA之间。堤BNK可以设置在非发光区域NEA中，并且堤BNK可以不设置在发光区域EA和/或分离区域SPA中。
发光区域EA可以是其中供应并对准构成每个像素PXL的发光单元EMU的至少一个发光元件LD的区域。在下文中，假设发光元件LD设置在每个发光区域EA，并且将描述每个实施例。
电连接到发光元件LD的电极(例如，第一电极ELT1和第二电极ELT2和/或第一接触电极CNE1和第二接触电极CNE2)或上述电极的一个区域可以设置在发光区域EA中。在实施例中，发光区域EA可以被堤BNK围绕。
像素PXL可以包括在发光区域EA中被设置为彼此间隔开的第一电极ELT1和第二电极ELT2以及设置和/或对准在第一电极ELT1与第二电极ELT2之间的发光元件LD。这里，当在平面图中观看时，发光元件LD设置和/或对准在第一电极ELT1与第二电极ELT2之间可以表示发光元件LD中的每个的至少一个区域设置在第一电极ELT1与第二电极ELT2之间的区域中。
像素PXL还可以包括电连接到发光元件LD的第一端部EP1和第二端部EP2的第一接触电极CNE1和第二接触电极CNE2。像素PXL还可以包括至少一个其他电极、导电图案和/或绝缘图案。作为示例，像素PXL可以包括设置在第一电极ELT1和第二电极ELT2下的至少一个图案(例如，图7a至图8b的第一图案BNP1和第二图案BNP2)，以与第一电极ELT1和第二电极ELT2中的每个的一个区域叠置。
第一电极ELT1和第二电极ELT2可以在每个发光区域EA中沿着第一方向轴DR1彼此间隔开，并且可以分别沿着第二方向轴DR2延伸。第一方向轴DR1和第二方向轴DR2可以是彼此交叉(例如，彼此垂直)的方向。在实施例中，第一方向轴DR1可以是显示区域DA的水平方向(或行方向)，第二方向轴DR2可以是显示区域DA的竖直方向(或列方向)，但是它们不限于此。
第一电极ELT1和第二电极ELT2可以具有不同的形状和/或尺寸。图6a至图6c示出了其中一个第一电极ELT1和一个第二电极ELT2设置在每个发光区域EA中的实施例，但是设置在每个像素PXL中的第一电极ELT1和第二电极ELT2的数量可以改变。
在第一电极ELT1设置在一个像素PXL中的情况下，第一电极ELT1可以一体地或非一体地彼此电连接。类似地，当第二电极ELT2设置在一个像素PXL中时，第二电极ELT2可以一体地或非一体地彼此电连接。
在实施例中，第一电极ELT1和第二电极ELT2可以在其中发光元件LD在第一电极ELT1与第二电极ELT2之间对准的发光元件对准区域中具有对称形状。例如，第一电极ELT1和第二电极ELT2可以在至少发光区域EA中具有彼此左/右对称(水平地对称)的形状，且发光元件LD置于第一电极ELT1与第二电极ELT2之间。
在实施例中，第一电极ELT1和第二电极ELT2可以具有关于发光区域EA的中心部分CEA对称的形状。例如，发光区域EA可以包括在第二方向轴DR2上的中心部分CEA和外部部分OEA，并且第一电极ELT1和第二电极ELT2可以具有关于中心部分CEA上/下对称(竖直地对称)的形状。外部部分OEA可以包括在第二方向轴DR2上设置在中心部分CEA的相应侧处的第一外部部分OEA1和第二外部部分OEA2。例如，外部部分OEA可以包括设置在中心部分CEA的上端处的第一外部部分OEA1和设置在中心部分CEA的下端处的第二外部部分OEA2。
第一电极ELT1和/或第二电极ELT2可以具有针对每个像素PXL的分离图案或者共同地连接到多个像素PXL的图案。例如，第一电极ELT1和第二电极ELT2可以在设置在对应的发光区域EA外部的分离区域SPA中断开。在另一实施例中，第一电极ELT1和第二电极ELT2中的至少一者可以具有在发光区域EA内被切断的分离图案。例如，第一电极ELT1可以在发光区域EA内被切断，或者第一电极ELT1和第二电极ELT2两者可以在发光区域EA内被切断。在另一示例中，第一电极ELT1可以在分离区域SPA中被切断，或者第一电极ELT1和第二电极ELT2两者可以在分离区域SPA中被切断。在另一实施例中，第一电极ELT1可以具有在发光区域EA内或在分离区域SPA内被切断的分离图案，而第二电极ELT2的一端可以在第一方向轴DR1或第二方向轴DR2上延伸以一体地连接到在第一方向轴DR1或第二方向轴DR2上相邻的另一像素PXL的第二电极ELT2。第一电极ELT1和第二电极ELT2中的至少一者可以具有针对每个像素PXL的分离图案。
在形成像素PXL的工艺之前并且在发光元件LD的对准完成之前，设置在显示区域DA中的像素PXL的第一电极ELT1彼此连接，并且像素PXL的第二电极ELT2可以彼此连接。例如，在发光元件LD的对准完成之前，像素PXL的第一电极ELT1可以一体地或非一体地彼此电连接以形成第一对准布线，并且像素PXL的第二电极ELT2可以一体地或非一体地彼此电连接以形成第二对准布线。
在发光元件LD的对准步骤中，第一对准布线和第二对准布线可以分别接收第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)。例如，第一对准布线或第二对准布线可以被供应有AC型对准信号，并且另一个可以被供应具有恒定电压电平的对准电压(例如，接地电压)。
在发光元件LD的对准步骤中，第一对准布线和第二对准布线可以被供应有不同的对准信号。因此，电场形成在第一对准布线与第二对准布线之间，使得供应到每个发光区域EA的发光元件LD可以在第一对准布线与第二对准布线之间对准。在发光元件LD的对准完成之后，至少第一对准布线在分离区域SPA中被切断以被分离为第一电极ELT1，从而能够形成可以被单独地驱动的像素PXL。
第一电极ELT1可以通过第一接触孔CH1电连接到电路元件(例如，构成像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线SL、数据线DL或控制线)。在另一实施例中，第一电极ELT1可以直接连接到电力线或信号线。
在实施例中，第一电极ELT1可以通过第一接触孔CH1电连接到设置在其下的电路元件，并且可以通过电路元件电连接到第一布线。第一布线可以是用于供应第一电源VDD的第一电力线PL1，但是不限于此。
第二电极ELT2可以通过第二接触孔CH2电连接到电路元件(例如，构成像素电路PXC的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线SL、数据线DL或控制线)。在另一实施例中，第二电极ELT2可以直接连接到电力线或信号线。
在实施例中，第二电极ELT2可以通过第二接触孔CH2电连接到设置在其下面的第二布线。第二布线可以是用于供应第二电源VSS的第二电力线PL2，但是实施例不限于此。
第一接触孔CH1和第二接触孔CH2中的每个可以与堤BNK叠置，或者可以不与堤BNK叠置。例如，如图6a至图6c中所示，第一接触孔CH1和第二接触孔CH2可以设置在发光区域EA与分离区域SPA之间的非发光区域NEA中，并且可以与堤BNK叠置。在另一实施例中，第一接触孔CH1和第二接触孔CH2中的至少一者可以设置在发光区域EA或分离区域SPA中。
第一电极ELT1和第二电极ELT2中的每个可以由单层或多层构成。例如，第一电极ELT1包括至少一个包含反射导电材料的反射电极层，并且还可以包括至少一个透明电极层和/或导电盖层。类似地，第二电极ELT2包括至少一个包含反射导电材料的反射电极层，并且还可以包括至少一个透明电极层和/或导电盖层。反射导电材料可以包括在可见光波段中具有高反射率的至少一种金属(例如，铝(Al)、金(Au)和银(Ag))，但是实施例不限于此。
发光元件LD可以设置和/或对准在第一电极ELT1与第二电极ELT2之间。例如，发光元件LD可以并联布置在第一电极ELT1与第二电极ELT2之间。例如，每个发光元件LD可以在第一方向轴DR1上在第一电极ELT1与第二电极ELT2之间对准，并且因此可以电连接在第一电极ELT1与第二电极ELT2之间。
图6a至图6c示出了发光元件LD中的全部在第一方向轴DR1上均匀地对准，但是实施例不限于此。例如，发光元件LD中的至少一个可以在第一电极ELT1与第二电极ELT2之间在相对于第一方向轴DR1和第二方向轴DR2倾斜的斜线方向上布置。
在一些实施例中，每个发光元件LD可以是使用具有无机晶体结构的材料的超小发光元件(例如，具有小至纳米级或微米级的尺寸)，但是实施例不限于此。每个发光元件LD可以是如图1和图2中所示的杆状发光元件，但是实施例不限于此。
每个发光元件LD可以包括第一端部EP1和第二端部EP2。第一端部EP1可以被设置为与第一电极ELT1相邻，并且第二端部EP2可以被设置为与第二电极ELT2相邻。例如，第一端部EP1可以朝向第一电极ELT1设置，并且第二端部EP2可以朝向第二电极ELT2设置。第一端部EP1可以与第一电极ELT1叠置，或者可以不与第一电极ELT1叠置。第二端部EP2可以与第二电极ELT2叠置，或者可以不与第二电极ELT2叠置。
每个发光元件LD可以电连接在第一电极ELT1与第二电极ELT2之间。
在实施例中，发光元件LD中的每个的第一端部EP1可以通过第一接触电极CNE1电连接到第一电极ELT1，发光元件LD中的每个的第二端部EP2可以通过第二接触电极CNE2电连接到第二电极ELT2。
例如，如图6a中所示，第一接触电极CNE1可以在其中布置有发光元件LD的区域的外围区域(例如，与发光元件LD的第一端部EP1相邻的区域AR1)中接触并电连接到第一电极ELT1。在另一示例中，如图6b和图6c中所示，第一接触电极CNE1可以通过设置在发光区域EA和/或分离区域SPA中的至少一个第三接触孔CH3电连接到第一电极ELT1。如图6c中所示，当第三接触孔CH3设置在分离区域SPA中时，第一接触电极CNE1可以从发光区域EA通过非发光区域NEA延伸到分离区域SPA。
如图6a中所示，第二接触电极CNE2可以在其中布置有发光元件LD的区域的外围区域(例如，与发光元件LD的第二端部EP2相邻的区域AR2)中接触并电连接到第二电极ELT2。在另一示例中，如图6b和图6c中所示，第二接触电极CNE2可以通过设置在发光区域EA和/或分离区域SPA中的至少一个第四接触孔CH4电连接到第二电极ELT2。如图6c中所示，当第四接触孔CH4设置在分离区域SPA中时，第二接触电极CNE2可以从发光区域EA通过非发光区域NEA延伸到分离区域SPA。
在另一实施例中，发光元件LD中的每个的第一端部EP1可以直接连接到第一电极ELT1，发光元件LD中的每个的第二端部EP2可以直接连接到第二电极ELT2。在另一实施例中，发光元件LD的第一端部EP1和/或第二端部EP2可以仅直接连接到第一接触电极CNE1和/或第二接触电极CNE2，但是不会直接连接到第一电极ELT1和/或第二电极ELT2。在发光元件LD仅直接连接到第一接触电极CNE1和/或第二接触电极CNE2的情况下，第一接触电极CNE1和/或第二接触电极CNE2可以构成像素电极，而不是第一电极ELT1和/或第二电极ELT2构成像素电极。
发光元件LD可以以分散在溶液中的形式准备，以通过喷墨法、狭缝涂覆法或其他方法供应到每个像素PXL的发光区域EA。例如，发光元件LD可以与挥发性溶剂混合，然后可以供应到每个发光区域EA。在通过向像素PXL的第一电极ELT1和第二电极ELT2(或第一对准布线和第二对准布线)施加对准信号形成电场的情况下，发光元件LD在第一电极ELT1与第二电极ELT2之间对准。在发光元件LD对准之后，可以通过执行干燥工艺等来去除溶剂。
在实施例中，发光元件LD可以偏置对准，使得发光元件LD可以在更特定的方向上对准。例如，在发光元件LD的对准步骤中，可以通过调整对准信号或通过形成磁场来控制发光元件LD的对准方向，使得供应到每个发光区域EA的更大数量和/或比例的发光元件LD可以在第一电极ELT1与第二电极ELT2之间在正向方向上电连接。例如，发光元件LD可以被偏置并对准，使得发光元件LD的第一端部EP1进一步指向第一电极ELT1(或在被分离为第一电极ELT1之前的第一对准布线)，并且发光元件LD的第二端部EP2进一步指向第二电极ELT2(或在被分离为第二电极ELT2之前的第二对准布线)。可以在发光元件LD对准之后执行用于去除溶剂的干燥工艺。在发光元件LD在如上所述的期望的方向上对准的情况下，可以提高供应到每个发光区域EA的发光元件LD的利用率。因此，能够降低像素PXL的制造成本并改善亮度。
在通过将包括交流(AC)信号的对准信号施加到第一电极ELT1和第二电极ELT2(或第一对准布线和第二对准布线)来使发光元件LD对准的情况下，发光元件LD会集中在发光区域EA的外部部分OEA(OEA1和OEA2)上或者由于因AC电渗透(ACEO)效应引起的溶剂流动而偏离对准位置。因此，发光元件LD的对准特性和利用率会劣化，并且像素PXL的发光特性和光效率会劣化。
在实施例中，在发光元件LD的对准步骤中，与中心部分CEA相比，通过增大在发光区域EA的外部部分OEA(OEA1和OEA2)中的第一电极ELT1与第二电极ELT2之间的距离，能够使形成在外部部分OEA(OEA1和OEA2)中的电场强度相比于中心部分CEA中的电场强度减弱。因此，能够减少由ACEO效应引起的溶剂流动或使由ACEO效应引起的溶剂流动最小化，并且能够防止发光元件LD从它们的对准位置偏离或使发光元件LD从它们的对准位置的偏离最小化。根据上述实施例，在发光区域EA的中心部分CEA中对准的发光元件LD的比例增大，从而可以改善发光元件LD的对准特性和利用率，并且可以改善像素PXL的发光特性和光效率。
在根据实施例的像素PXL中，基于第二方向轴DR2，发光区域EA可以包括中心部分CEA以及设置在中心部分CEA两侧处的第一外部部分OEA1和第二外部部分OEA2。在一些实施例中，中心部分CEA可以包括从发光区域EA的中心点CP在第二方向轴DR2上向两侧延伸预定长度(或距离)的区域。例如，中心部分CEA可以包括在第二方向轴DR2上从中心点CP朝向第一外部部分OEA1和第二外部部分OEA2延伸预定距离的区域。
与发光区域EA的外部部分OEA(OEA1和OEA2)相比，第一电极ELT1和第二电极ELT2可以在中心部分CEA中彼此间隔开不同的间隔(或距离)。例如，第一电极ELT1和第二电极ELT2可以在发光区域EA的中心部分CEA中彼此间隔开第一距离d1，并且可以在发光区域EA的外部部分OEA(OEA1和OEA2)中彼此间隔开大于第一距离d1的距离。在发光区域EA的外部部分OEA(OEA1和OEA2)中，第一电极ELT1和第二电极ELT2可以以随着远离中心部分CEA而逐渐增大的间隔(或距离)彼此间隔开。在发光区域EA的外部部分OEA中，第一电极ELT1与第二电极ELT2之间的间隔(或距离)可以连续地改变或者可以不连续地改变(例如，阶梯地改变)。
例如，第一电极ELT1和第二电极ELT2可以在发光区域EA的中心部分CEA中沿着第一方向轴DR1彼此间隔开第一间隔(或距离)d1。第一电极ELT1和第二电极ELT2可以在发光区域EA的外部部分OEA(OEA1和OEA2)中沿着第一方向轴DR1彼此间隔开大于第一间隔d1的间隔。
在实施例中，第一间隔(或距离)d1可以保持为恒定值。例如，第一电极ELT1和第二电极ELT2可以在发光区域EA的中心部分CEA中彼此间隔开均匀的第一距离d1。
在发光区域EA的外部部分OEA(OEA1和OEA2)中，随着第一电极ELT1和第二电极ELT2远离中心部分CEA(和中心点CP)，第一电极ELT1和第二电极ELT2可以相对于第一方向轴DR1彼此间隔开的距离可以逐渐增大。例如，第一电极ELT1和第二电极ELT2可以在发光区域EA的外部部分OEA(OEA1和OEA2)中以线性地增大和/或连续地增大的间隔(或距离)彼此间隔开。例如，在第一电极ELT1和第二电极ELT2中，在发光区域EA的外部部分OEA中彼此面对的相应表面可以具有倾斜形状，并且第一电极ELT1和第二电极ELT2可以以随着它们远离中心部分CEA而逐渐增大的间隔(或距离)彼此间隔开。
第一接触电极CNE1和第二接触电极CNE2可以分别设置在发光元件LD的第一端部EP1和第二端部EP2上。因此，发光元件LD可以稳定地连接在第一电极ELT1与第二电极ELT2之间。
第一接触电极CNE1可以设置在发光元件LD的第一端部EP1和第一电极ELT1上，并且可以使发光元件LD的第一端部EP1电连接到第一电极ELT1。第一接触电极CNE1可以稳定地固定发光元件LD的第一端部EP1。
第二接触电极CNE2可以设置在发光元件LD的第二端部EP2和第二电极ELT2上，并且可以使发光元件LD的第二端部EP2电连接到第二电极ELT2。第二接触电极CNE2可以稳定地固定发光元件LD的第二端部EP2。
在另一实施例中，可以不设置第一接触电极CNE1和第二接触电极CNE2中的至少一者。在这种情况下，发光元件LD可以直接连接到第一电极ELT1和/或第二电极ELT2。
堤BNK可以设置在围绕每个像素PXL的发光区域EA的发光区域EA周围。例如，堤BNK可以设置在每个像素区域PXA的外部区域和/或相邻的像素区域PXA之间的区域中，以围绕每个发光区域EA。例如，堤BNK可以包括与每个像素PXL的发光区域EA对应的第一开口OPA1，并且可以在整个显示区域DA中具有网格形状。
在实施例中，堤BNK还可以包括与在第一方向轴DR1和/或第二方向轴DR2上的邻近的像素PXL之间的分离区域SPA对应的第二开口OPA2。因此，对准布线可以在分离区域SPA中被容易地切断，以使对准布线分离为每个像素PXL的第一电极ELT1和第二电极ELT2。
堤BNK可以与第一电极ELT1和/或第二电极ELT2部分地叠置，或者可以不与第一电极ELT1和/或第二电极ELT2部分地叠置。例如，第一电极ELT1和第二电极ELT2可以延伸到非发光区域NEA并且与堤BNK叠置，或者可以在发光区域EA内被切断并且不与堤BNK叠置。
堤BNK可以与第一接触孔CH1和/或第二接触孔CH2叠置，或者可以不与第一接触孔CH1和/或第二接触孔CH2叠置。例如，第一接触孔CH1和第二接触孔CH2可以形成在非发光区域NEA中并且与堤BNK叠置，或者可以形成在发光区域EA或分离区域SPA中并且不与堤BNK叠置。
堤BNK可以包括至少一种光阻挡材料和/或反射材料，以防止相邻的像素PXL之间的光泄漏。例如，堤BNK可以包括黑色矩阵材料和/或特定颜色的滤色器材料中的至少一种。例如，堤BNK可以以黑色不透明图案形成，以阻挡光透射。
堤BNK可以用作限定其中可以向每个像素PXL供应发光元件LD的每个发光区域EA的坝结构。例如，每个发光区域EA通过堤BNK划分(分隔)，使得期望的种类和/或量的发光元件墨(例如，包含至少一种发光元件LD的溶液)可以供应到每个发光区域EA。
根据实施例，通过增大发光区域EA的外部部分OEA(OEA1和OEA2)中的第一电极ELT1与第二电极ELT2之间的间隔(或距离)，能够防止发光元件LD由于ACEO效应而集中在发光区域EA的外部部分OEA(OEA1和OEA2)中，并且能够在第一电极ELT1与第二电极ELT2之间更稳定地对准发光元件LD。例如，在发光元件LD的对准步骤中，通过不同地调整发光区域EA中的第一电极ELT1与第二电极ELT2之间的间隔(或距离)，与发光区域EA的中心部分CEA相比，能够在外部部分OEA(OEA1和OEA2)中形成弱电场。因此，能够防止由于AC电渗透(ACEO)效应引起的发光元件LD的流动和聚集，并且改善发光元件LD的利用率和对准特性。
图6a至图6c示出了其中发光元件LD在包括基于第二方向轴DR2的中心部分CEA和外部部分OEA(OEA1和OEA2)的整个发光区域EA中布置在第一电极ELT1与第二电极ELT2之间的实施例，但是实施例不限于此。例如，在另一实施例中，发光区域EA的部分区域和/或区段可以被定义为发光元件布置区域，并且第一电极ELT1与第二电极ELT2之间的间隔(或距离)可以适合于在发光元件布置区域内对准发光元件LD。例如，第一电极ELT1与第二电极ELT2之间的距离可以足够小以使发光元件LD在发光元件布置区域中对准，而不是在其他区域中对准。通过将发光元件布置区域划分为中心部分和外部部分并调整第一电极ELT1与第二电极ELT2之间的间隔(或距离)，可以控制发光元件布置区域内的发光元件LD的对准和/或分布特性。
图7a和图7b以及图8a和图8b分别示出了根据实施例的像素PXL的剖视图。例如，图7a和图7b示出了沿着图6a的线II-II’截取的像素PXL的剖面的实施例。与图7a的实施例相比，图7b的实施例还包括置于第一接触电极CNE1与第二接触电极CNE2之间的第三绝缘层INS3。图8a示出了沿着图6b的线III-III’截取的像素PXL的剖面的实施例，图8b示出了沿着图6c的线IV-IV’截取的像素PXL的剖面的实施例。例如，图8a和图8b示出了和第一电极ELT1和第二电极ELT2与第一接触电极CNE1和第二接触电极CNE2之间的连接结构相关的图7a的实施例的修改。
图7a至图8b示出了晶体管M(例如，通过第一接触孔CH1和桥接图案BRP电连接到第一电极ELT1并包括底金属层BML的第一晶体管M1)作为可以设置在电路层PCL中的电路元件的示例。作为可以设置在电路层PCL中的布线的示例，示出了通过第二接触孔CH2电连接到第二电极ELT2的第二电力线PL2。
参照图3至图8b的附图，根据实施例的像素PXL和包括像素PXL的显示装置DD可以包括在基体层BSL的表面上被设置为彼此叠置的电路层PCL和显示层DPL。例如，显示区域DA可以包括设置在基体层BSL的表面上的电路层PCL和设置在电路层PCL上的显示层DPL。然而，电路层PCL和显示层DPL在基体层BSL上的相互位置可以根据实施例而变化。
构成对应的像素PXL的像素电路PXC的电路元件(例如，晶体管M和存储电容器Cst)以及电连接到电路元件的布线可以设置在电路层PCL的每个像素区域PXA中。构成像素PXL的发光单元EMU的第一电极ELT1和第二电极ELT2、发光元件LD和/或第一接触电极CNE1和第二接触电极CNE2可以设置在显示层DPL的每个像素区域PXA中。
除了电路元件和布线之外，电路层PCL还可以包括绝缘层。例如，电路层PCL可以包括顺序地堆叠在基体层BSL的一侧上的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1、第二层间绝缘层ILD2和/或钝化层PSV。
电路层PCL可以包括第一导电层，第一导电层包括设置在晶体管M的至少一部分下的至少一个光阻挡层(例如，底金属层BML)。
作为示例，第一导电层可以设置在基体层BSL与缓冲层BFL之间，并且可以包括与至少一个晶体管M的栅电极GE和/或半导体图案SCP叠置的底金属层BML。
在实施例中，底金属层BML可以电连接到对应的晶体管M的电极。例如，当第一晶体管M1包括如图4和图5的实施例中的底金属层BML时，底金属层BML可以电连接到第一晶体管M1的源电极(或漏电极)。
缓冲层BFL可以设置在包括第一导电层的基体层BSL的表面上。缓冲层BFL可以防止杂质扩散到每个电路元件中。
半导体层可以设置在缓冲层BFL上。半导体层可以包括每个晶体管M的半导体图案SCP。半导体图案SCP可以包括与栅电极GE叠置的沟道区以及设置在沟道区的相应侧处的第一导电区和第二导电区(例如，源区和漏区)。
半导体图案SCP可以是由多晶硅、非晶硅或氧化物半导体制成的半导体图案。半导体图案SCP的第一导电区和第二导电区中的每个可以掺杂有杂质。
在实施例中，包括在每个像素电路PXC中的晶体管M的半导体图案SCP可以由基本上相同或相似的材料制成。例如，晶体管M的半导体图案SCP可以由选自包括多晶硅、非晶硅和氧化物半导体的组中的基本上相同的材料制成。
在另一实施例中，晶体管M中的一些可以包括由不同材料制成的半导体图案SCP。例如，晶体管M中的一些的半导体图案SCP可以由多晶硅或非晶硅制成，而其他晶体管M的半导体图案SCP可以由氧化物半导体制成。
栅极绝缘层GI可以设置在半导体层上。第二导电层可以设置在栅极绝缘层GI上。
第二导电层可以包括每个晶体管M的栅电极GE。第二导电层还可以包括布线(例如，扫描线SL)和/或存储电容器Cst的一个电极。
第一层间绝缘层ILD1可以设置在第二导电层上。第三导电层可以设置在第一层间绝缘层ILD1上。
第三导电层可以包括每个晶体管M的第一晶体管电极TE1和第二晶体管电极TE2。这里，第一晶体管电极TE1和第二晶体管电极TE2可以是源电极和漏电极。第三导电层还可以包括布线(例如，数据线DL)和/或存储电容器Cst的一个电极。
第二层间绝缘层ILD2可以设置在第三导电层上。第四导电层可以设置在第二层间绝缘层ILD2上。
缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2中的每个可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2中的每个可以包括有机绝缘材料/无机绝缘材料(诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy))。
第四导电层可以包括用于使电路层PCL和显示层DPL连接的桥接图案BRP和/或布线(例如，第一电力线PL1和/或第二电力线PL2)。桥接图案BRP可以通过第一接触孔CH1等电连接到发光单元EMU的第一电极ELT1。第二电力线PL2可以通过第二接触孔CH2等电连接到发光单元EMU的第二电极ELT2。
构成第一导电层至第四导电层的导电图案、电极和/或布线中的每个可以通过包括至少一种导电材料而具有导电性，但是该材料不受特别限制。例如，构成第一导电层至第四导电层的导电图案、电极和/或布线中的每个可以包括钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的一种或更多种，但是实施例不限于此。
在另一实施例中，可以省略第四导电层。可以不设置桥接图案BRP，并且第一电极ELT1可以通过第一接触孔CH1直接连接到电路元件。例如，第一电极ELT1可以通过第一接触孔CH1直接连接到第一晶体管M1的第一晶体管电极TE1(或第二晶体管电极TE2)。
在省略第四导电层的情况下，可以设置或不设置第二层间绝缘层ILD2。例如，当省略第四导电层时，也可以省略第二层间绝缘层ILD2，使得钝化层PSV可以直接形成在第三导电层上，或者即使省略第四导电层，第二层间绝缘层ILD2和钝化层PSV也可以顺序地形成在第三导电层上。
第一电力线PL1和/或第二电力线PL2的位置可以根据实施例修改。例如，当省略第二层间绝缘层ILD2和/或第四导电层时，第一电力线PL1和第二电力线PL2中的每条可以设置到第一导电层、第二导电层或第三导电层。在第一电力线PL1和/或第二电力线PL2被设置为多层的情况下，第一电力线PL1和/或第二电力线PL2可以包括设置在第一导电层至第三导电层(或者在也设置第四导电层的情况下的第一导电层至第四导电层)中的至少两个上的多层布线。
钝化层PSV可以设置在第四导电层上。在一些实施例中，钝化层PSV可以包括至少一个有机绝缘层，并且可以使电路层PCL的表面基本上平坦化。显示层DPL可以设置在钝化层PSV上。
钝化层PSV可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，钝化层PSV可以包括至少一个有机绝缘膜，并且可以使电路层PCL的表面基本上平坦化。在实施例中，有机绝缘膜可以是聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种，但是不限于此。
显示层DPL可以包括每个像素PXL的发光单元EMU。例如，显示层DPL可以包括设置在每个像素PXL的发光区域EA中的第一电极ELT1和第二电极ELT2、布置在第一电极ELT1与第二电极ELT2之间的多个发光元件LD以及使第一电极ELT1和第二电极ELT2与发光元件LD连接的第一接触电极CNE1和第二接触电极CNE2。
显示层DPL还可以包括用于使第一电极ELT1和第二电极ELT2中的每个的区域在上方向上突出的至少一个图案BNP和/或围绕每个发光区域EA的堤BNK。显示层DPL还可以包括至少一个导电层和/或绝缘层。
例如，显示层DPL可以包括顺序地设置和/或形成在电路层PCL上的第一图案BNP1和第二图案BNP2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、堤BNK、发光元件LD、第二绝缘层INS2以及第一接触电极CNE1和第二接触电极CNE2。显示层DPL可以包括第三绝缘层INS3。
在实施例中，如图7a、图8a和图8b中所示，第一接触电极CNE1和第二接触电极CNE2可以设置在同一层。在另一实施例中，如图7b中所示，第一接触电极CNE1和第二接触电极CNE2可以分离并设置在不同的层。显示层DPL还可以包括置于第一接触电极CNE1与第二接触电极CNE2之间的第三绝缘层INS3。例如，第三绝缘层INS3可以覆盖第一接触电极CNE1，并且第三绝缘层INS3的一端可以置于第一接触电极CNE1与第二接触电极CNE2之间。
在剖视图中，堤BNK的位置可以根据实施例而改变。在实施例中，堤BNK可以形成在第一绝缘层INS1上。在另一实施例中，堤BNK可以与第一图案BNP1和第二图案BNP2设置在同一层。堤BNK可以与第一图案BNP1和/或第二图案BNP2一体地或非一体地形成，并且可以与第一图案BNP1和/或第二图案BNP2叠置，或者可以不与第一图案BNP1和/或第二图案BNP2叠置。
第一图案BNP1和第二图案BNP2(也称为“壁图案”或“突出图案”)可以形成在基体层BSL的其上形成有电路层PCL等的表面上。第一图案BNP1和第二图案BNP2可以在基体层BSL的其上形成有电路层PCL的表面上在基体层BSL的高度方向(例如，第三方向轴DR3)上突出。第一图案BNP1和第二图案BNP2可以设置在第一电极ELT1和第二电极ELT2下，以分别与第一电极ELT1和第二电极ELT2的部分叠置。因此，第一电极ELT1和第二电极ELT2可以在与第一图案BNP1和第二图案BNP2叠置的区域中向上突出。
第一图案BNP1和第二图案BNP2可以在发光元件LD周围形成反射壁结构，并且可以形成为分离图案或一体图案。例如，第一图案BNP1和第二图案BNP2可以彼此分离。第一图案BNP1可以设置在第一电极ELT1下以与第一电极ELT1的一区域叠置，第二图案BNP2可以设置在第二电极ELT2下以与第二电极ELT2的一区域叠置。在另一实施例中，第一图案BNP1和第二图案BNP2可以彼此连接，同时具有与其中设置有发光元件LD的区域对应的开口或凹槽，并且可以形成为围绕其中设置有发光元件LD的区域的一体图案。第一图案BNP1和第二图案BNP2可以是一体图案的不同部分(或区域)。
在第一图案BNP1和第二图案BNP2分别设置在第一电极ELT1和第二电极ELT2的部分下的情况下，第一电极ELT1和第二电极ELT2可以在形成第一图案BNP1和第二图案BNP2的位置处向上突出。因此，第一图案BNP1和第二图案BNP2可以与第一电极ELT1和第二电极ELT2一起形成反射壁结构。
例如，第一电极ELT1和第二电极ELT2和/或第一图案BNP1和第二图案BNP2可以由反射材料制成，或者反射膜可以形成在第一电极ELT1和第二电极ELT2和/或第一图案BNP1和第二图案BNP2的突出侧壁上。因此，从发光元件LD的面对第一电极ELT1和第二电极ELT2的第一端部EP1和第二端部EP2发射的光可以被引导为更多地指向显示面板DP的正方向。这里，显示面板DP的正方向可以包括与显示面板DP垂直的方向(例如，第三方向轴DR3)，并且它也可以表示包括在视角范围内的方向。通过使用第一图案BNP1和第二图案BNP2设置第一电极ELT1和第二电极ELT2的这种向上突出的区域，可以改善像素PXL的光效率。
在另一实施例中，像素PXL可以不包括第一图案BNP1和/或第二图案BNP2。第一电极ELT1和/或第二电极ELT2可以具有基本上平坦的表面，或者可以具有可以针对相应区域以不同厚度形成的不平坦表面。
第一图案BNP1和第二图案BNP2可以包含包括至少一种无机材料和/或有机材料的绝缘材料。例如，第一图案BNP1和第二图案BNP2可以包括包含无机绝缘材料(诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy))的至少一层无机膜。在另一示例中，第一图案BNP1和第二图案BNP2可以包括包含有机绝缘材料的至少一层有机膜，或者可以包括包含有机材料以及无机材料的单层绝缘体或多层绝缘体。
反射壁可以通过第一图案BNP1和第二图案BNP2以及第一电极ELT1和第二电极ELT2形成在发光元件LD周围。例如，当第一电极ELT1和第二电极ELT2包括反射电极层时，从发光元件LD的第一端部EP1和第二端部EP2发射的光可以被反射电极层反射，以在每个像素PXL的上方向上发射。
第一图案BNP1和第二图案BNP2可以具有各种形状。在实施例中，如图7a至图8b中所示，第一图案BNP1和第二图案BNP2可以形成为具有相对于基体层BSL以一定角度倾斜的侧壁。在另一实施例中，第一图案BNP1和第二图案BNP2的侧壁可以具有弯曲表面或台阶形状。作为示例，第一图案BNP1和第二图案BNP2中的每个可以具有半圆形剖面或半椭圆形剖面。
第一电极ELT1和第二电极ELT2可以设置在第一图案BNP1和第二图案BNP2的上部上。第一电极ELT1和第二电极ELT2可以具有与第一图案BNP1和第二图案BNP2对应的表面轮廓，并且可以在与第一图案BNP1和第二图案BNP2叠置的区域中在基体层BSL的高度方向上突出。
第一电极ELT1和第二电极ELT2中的每个可以包含至少一种导电材料。例如，第一电极ELT1和第二电极ELT2可以包括至少一种金属(诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)和铜(Cu)或者包括它们的合金)、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、掺杂铝的氧化锌(AZO)、掺杂镓的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和掺杂氟的氧化锡(FTO))和导电聚合物(诸如PEDOT)之中的至少一种导电材料，但是不限于此。例如，第一电极ELT1和第二电极ELT2可以包含其他导电材料，诸如碳纳米管或石墨烯。第一电极ELT1和第二电极ELT2可以通过包括多种导电材料中的至少一种而具有导电性，并且包括在第一电极ELT1和第二电极ELT2中的材料不受特别限制。第一电极ELT1和第二电极ELT2可以包括相同的导电材料或者可以包括不同的导电材料。
第一电极ELT1和第二电极ELT2中的每个可以由单层或多层构成。例如，第一电极ELT1和第二电极ELT2可以包括包含反射导电材料(诸如金属)的反射电极层。第一电极ELT1和第二电极ELT2还可以包括设置在反射电极层的上部和/或下部处的透明电极层以及覆盖反射电极层和/或透明电极层的上部的导电盖层中的至少一者。
第一绝缘层INS1可以设置在第一电极ELT1和第二电极ELT2上。例如，第一绝缘层INS1可以形成为覆盖第一电极ELT1和第二电极ELT2的区域，并且可以包括使第一电极ELT1和第二电极ELT2的区域暴露的开口。例如，如图7a和图7b中所示，第一绝缘层INS1可以包括形成在第一图案BNP1和第二图案BNP2的上表面上的开口。第一接触电极CNE1和第二接触电极CNE2可以通过开口接触并电连接到第一电极ELT1和第二电极ELT2。在另一实施例中，如图8a和图8b中所示，第一绝缘层INS1可以包括用于分别使第一电极ELT1和第二电极ELT2连接到第一接触电极CNE1和第二接触电极CNE2的第三接触孔CH3和第四接触孔CH4。
第一绝缘层INS1可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。在实施例中，第一绝缘层INS1可以包括至少一层无机绝缘膜，该至少一层无机绝缘膜包括至少一种类型的无机绝缘材料，诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)。
在其中第一绝缘层INS1开口的区域(或在第一绝缘层INS1中的其中形成有第三接触孔CH3和第四接触孔CH4的区域)中，第一电极ELT1和第二电极ELT2可以分别电连接到第一接触电极CNE1和第二接触电极CNE2。
由于第一电极ELT1和第二电极ELT2被第一绝缘层INS1覆盖，因此能够防止第一电极ELT1和第二电极ELT2在后续工艺中被损坏。能够防止由第一电极ELT1和第二电极ELT2以及发光元件LD彼此不正确地连接而导致的短路缺陷。
发光元件LD可以供应并布置在其中形成有第一绝缘层INS1等的发光区域EA中。每个发光元件LD可以在第一电极ELT1与第二电极ELT2之间对准，以与第一电极ELT1和/或第二电极ELT2叠置或者不与第一电极ELT1和/或第二电极ELT2叠置。
在供应发光元件LD之前，堤BNK可以形成在发光区域EA周围。例如，堤BNK可以形成在显示区域DA中以围绕每个发光区域EA，并且可以限定其中将供应发光元件LD的每个发光区域EA。
第二绝缘层INS2可以设置在发光元件LD的一区域上。例如，第二绝缘层INS2可以局部地设置在发光元件LD中的每个的一个区域上，以使发光元件LD的第一端部EP1和第二端部EP2暴露。第二绝缘层INS2可以在每个像素PXL的发光区域EA中以独立的图案形成，但是实施例不限于此。
第二绝缘层INS2可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2可以包括有机/无机绝缘材料，诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)或光致抗蚀剂(PR)材料。
在发光元件LD的对准完成之后在发光元件LD上形成第二绝缘层INS2的情况下，发光元件LD可以通过第二绝缘层INS2固定。
在实施例中，当由于通过第一电极ELT1和第二电极ELT2形成的台阶而在第一绝缘层INS1与发光元件LD之间存在分离空间时，分离空间的至少一部分可以填充有在形成第二绝缘层INS2的工艺中引入的绝缘材料。然而，在一些实施例中，分离空间可以不被完全填充。
发光元件LD的未被第二绝缘层INS2覆盖的两个端部(即，第一端部EP1和第二端部EP2)可以分别被第一接触电极CNE1和第二接触电极CNE2覆盖。
第一接触电极CNE1和第二接触电极CNE2可以形成为彼此分离。例如，第一接触电极CNE1和第二接触电极CNE2可以在至少一个发光元件LD的第一端部EP1和第二端部EP2上彼此间隔开，且第二绝缘层INS2在第一接触电极CNE1与第二接触电极CNE2之间。
第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2的上部处，以覆盖第一电极ELT1和第二电极ELT2中的每个的暴露区域(或第三接触孔CH3和第四接触孔CH4)。例如，如图7a和图7b中所示，第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2上，以在第一图案BNP1和第二图案BNP2上或周围电接触第一电极ELT1和第二电极ELT2。
在另一示例中，如图8a和图8b中所示，第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2上，以分别与第三接触孔CH3和第四接触孔CH4叠置，从而通过第三接触孔CH3和第四接触孔CH4分别电连接到第一电极ELT1和第二电极ELT2。在实施例中，第三接触孔CH3和第四接触孔CH4的形成位置可以考虑像素PXL的光效率来选择，并且第一接触电极CNE1和第二接触电极CNE2可以通过第三接触孔CH3和第四接触孔CH4分别电连接到第一电极ELT1和第二电极ELT2。
因此，第一接触电极CNE1和第二接触电极CNE2可以分别电连接到第一电极ELT1和第二电极ELT2。通过第一接触电极CNE1和第二接触电极CNE2，第一电极ELT1和第二电极ELT2可以分别电连接到至少一个相邻的发光元件LD的第一端部EP1或第二端部EP2。
如在图7a的实施例中，在第一接触电极CNE1和第二接触电极CNE2形成在同一层的情况下，第一接触电极CNE1和第二接触电极CNE2可以在同一工艺中同时地形成或顺序地形成，并且可以省略第三绝缘层INS3。简化像素PXL的制造工艺可以是可能的。
如在图7b的实施例中，在第一接触电极CNE1和第二接触电极CNE2形成在不同层中且第三绝缘层INS3置于它们之间的情况下，第一接触电极CNE1和第二接触电极CNE2可以进一步稳定地分离。
在另一实施例中，可以省略第一接触电极CNE1和第二接触电极CNE2中的至少一者。在这种情况下，发光元件LD的第一端部EP1和/或第二端部EP2可以直接接触和/或直接连接到第一电极ELT1和/或第二电极ELT2。
第三绝缘层INS3可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。在实施例中，第三绝缘层INS3可以包括至少一层无机绝缘膜，该至少一层无机绝缘膜包括至少一种类型的无机绝缘材料，诸如氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)。
在第二绝缘层INS2和/或第三绝缘层INS3形成在发光元件LD的上部上的情况下，可以增强发光元件LD的第一端部EP1与第二端部EP2之间的电稳定性。因此，防止在发光元件LD的第一端部EP1与第二端部EP2之间发生短路缺陷可以是可能的。
在实施例中，第一接触电极CNE1和第二接触电极CNE2可以由透明导电材料制成。例如，第一接触电极CNE1和第二接触电极CNE2可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、掺杂铝的氧化锌(AZO)、掺杂镓的氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和掺杂氟的氧化锡(FTO)的透明材料中的至少一种，并且它们可以被实现为基本上透明或半透明的，以满足预定透射率。因此，通过第一端部EP1和第二端部EP2中的每个从发光元件LD发射的光可以穿过第一接触电极CNE1和第二接触电极CNE2，以发射到显示面板DP的外部。
未示出的至少一个绝缘层和/或光转换层可以设置在第一接触电极CNE1和第二接触电极CNE2和/或第三绝缘层INS3上。例如，在第三绝缘层INS3中，绝缘层可以整体地形成在显示区域DA上，以覆盖第一图案BNP1和第二图案BNP2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、堤BNK、发光元件LD、第二绝缘层INS2、第一接触电极CNE1和第二接触电极CNE2和/或第三绝缘层INS3。
绝缘层可以包括至少一层无机膜和/或有机膜。例如，绝缘层可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，绝缘层可以包括有机/无机绝缘材料，诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或氧化铝(AlxOy)。
在实施例中，绝缘层可以包括单层(或多层)封装层。在一些实施例中，外涂层、填充层和/或上基底中的至少一者可以进一步设置在绝缘层上。
光转换层可以设置在每个像素PXL的发光单元EMU上。光转换层可以包括与预定颜色对应的颜色转换层(或波长转换层)和/或滤色器层。光转换层可以直接形成在每个像素PXL的第一接触电极CNE1和第二接触电极CNE2和/或第三绝缘层INS3上，或者可以形成在覆盖第一接触电极CNE1和第二接触电极CNE2和/或第三绝缘层INS3的绝缘层上，并且光转换层的类型、结构、位置和形成方法不受特别限制。
例如，在每个像素区域PXA中，包含用于转换从发光元件LD发射的光的颜色(或波长)的光转换颗粒(例如，预定颜色的量子点)、用于增大从发光元件LD发射的光的利用率的光散射颗粒和/或预定颜色的滤色器材料的光转换层可以设置在显示层DPL的上部上。
图9至图15分别示出了根据实施例的像素PXL的平面图。例如，图9至图14示出了与第一电极ELT1和第二电极ELT2的形状和/或尺寸相关的图6a的实施例的不同修改实施例。图15示出了与发光单元EMU相关的图6a的实施例的修改实施例，并且例如，它示出了包括具有如图5的实施例中的串联/并联结构的发光单元EMU的像素PXL的实施例。在描述图9至图15的实施例时，相同的附图标记表示与上述实施例相似或相同的项，并且将不重复详细描述。
参照图9和图10，第一电极ELT1和第二电极ELT2可以在发光区域EA的外部部分OEA(OEA1和OEA2)中以非线性增大和/或连续增大的间隔(或距离)彼此间隔开。例如，第一电极ELT1和第二电极ELT2可以形成为使得在发光区域EA的外部部分OEA(OEA1和OEA2)中彼此面对的相应表面具有如图9中所示的凹弯曲形状或如图10中所示的凸弯曲形状。第一电极ELT1和第二电极ELT2可以以随着第一电极ELT1和第二电极ELT2远离中心部分CEA而逐渐增大的间隔(或距离)彼此间隔开。
参照图11和图12，即使在发光区域EA的中心部分CEA中，第一电极ELT1和第二电极ELT2也可以以随着它们远离中心点CP而逐渐增大的间隔彼此间隔开。例如，第一电极ELT1和第二电极ELT2可以在中心点CP处彼此间隔开最小间隔，并且可以以随着它们远离中心点CP而逐渐增大的间隔(或距离)彼此间隔开。例如，第一电极ELT1和第二电极ELT2可以形成为使得在发光区域EA中彼此面对的相应表面具有如图11中所示的关于中心点CP具有恒定倾斜度的倾斜形状，或者具有如图12中所示的关于中心点CP具有恒定曲率的弯曲形状。第一电极ELT1和第二电极ELT2可以以随着它们远离中心点CP而连续地增大的间隔(或距离)彼此间隔开。
在另一实施例中，第一电极ELT1和/或第二电极ELT2可以形成为使得在发光区域EA中彼此面对的相应表面具有至少一个拐点。
参照图13，第一电极ELT1和第二电极ELT2可以在发光区域EA的外部部分OEA(OEA1和OEA2)中以不连续地改变的间隔(或距离)彼此间隔开。例如，在第一电极ELT1和第二电极ELT2中，在发光区域EA的外部部分OEA(OEA1和OEA2)中彼此面对的相应表面可以具有阶梯状形状，并且第一电极ELT1和第二电极ELT2可以以随着它们远离中心部分CEA而增大的间隔(或距离)彼此间隔开。
参照图14，发光区域EA还可以包括设置在外部部分OEA(OEA1和OEA2)与非发光区域NEA之间的未对准区域NALA。例如，发光区域EA可以包括设置在第一外部部分OEA1与非发光区域NEA之间的第一未对准区域NALA1和设置在第二外部部分OEA2与非发光区域NEA之间的第二未对准区域NALA2。未对准区域NALA可以是发光区域EA的在第二方向轴DR2上的最外侧区域。例如，未对准区域NALA可以是发光区域EA的上区域和下区域，并且可以延伸到非发光区域NEA。
第一电极ELT1和第二电极ELT2可以形成为使得发光元件LD在未对准区域NALA中不对准和/或彼此不连接。例如，与中心部分CEA和外部部分OEA(OEA1和OEA2)相比，第一电极ELT1和第二电极ELT2可以在未对准区域NALA中以相对大的间隔彼此间隔开，并且它们可以以大的间隔(或距离)彼此间隔开，使得可能难以在未对准区域NALA中使发光元件LD对准并/或连接。例如，第一电极ELT1和第二电极ELT2在未对准区域NALA中均具有减小的宽度和/或弯曲结构，使得它们可以以一定间隔(或距离)彼此间隔开，从而难以在该区域中使发光元件LD适当地对准并连接。
参照图15，像素PXL可以包括被设置为在发光区域EA中彼此间隔开的第一电极ELT1至第四电极ELT4。作为示例，第一电极ELT1至第四电极ELT4可以被设置为在发光区域EA中相对于第一方向轴DR1以预定间隔(或距离)彼此间隔开。
第一电极ELT1和第二电极ELT2可以被设置为彼此成对地相邻，并且可以在发光元件LD的对准步骤中接收不同的对准信号。因此，至少一个第一发光元件LD1(例如，多个第一发光元件LD1)可以设置和/或对准在第一电极ELT1与第二电极ELT2之间。
第一电极ELT1和第二电极ELT2在发光区域EA的中心部分CEA中彼此间隔开第一距离d1，并且在发光区域EA的外部部分OEA(OEA1和OEA2)中彼此间隔开大于第一距离d1的距离，并且它们可以以随着它们远离中心部分CEA而逐渐增大的间隔(或距离)彼此间隔开。因此，可以防止第一电极ELT1与第二电极ELT2之间的第一发光元件LD1集中在发光区域EA的外部中，并且可以改善第一发光元件LD1的利用率和对准特性。
第三电极ELT3和第四电极ELT4可以被设置为彼此成对地相邻，并且可以在发光元件LD的对准步骤中接收不同的对准信号。因此，至少一个第二发光元件LD2(例如，多个第二发光元件LD2)可以设置和/或对准在第三电极ELT3与第四电极ELT4之间。
第三电极ELT3和第四电极ELT4在发光区域EA的中心部分CEA中彼此间隔开第二距离d2，并且在发光区域EA的外部部分OEA(OEA1和OEA2)中彼此间隔开大于第二距离d2的距离，并且在这种情况下，它们可以以随着它们远离中心部分CEA而逐渐增大的间隔(或距离)彼此间隔开。因此，可以防止第三电极ELT3与第四电极ELT4之间的第二发光元件LD2集中在发光区域EA的外部中，并且可以改善第二发光元件LD2的利用率和对准特性。
在实施例中，第一间隔d1和第二间隔d2可以彼此相等。通过使在第一电极ELT1与第二电极ELT2之间和在第三电极ELT3与第四电极ELT4之间形成的电场的强度均匀化，发光元件LD可以在发光区域EA中更均匀地对准。
然而，实施例不限于此。在实施例中，为了以期望的形状调整发光元件LD的对准和分布特性，第一间隔d1和第二间隔d2可以设定为不同。
第一电极ELT1、第二电极ELT2、第三电极ELT3和第四电极ELT4中的每个可以与堤BNK叠置或者可以不与堤BNK叠置，并且第一电极ELT1、第二电极ELT2、第三电极ELT3和第四电极ELT4中的每个的尺寸、形状和/或位置可以根据像素PXL的设计条件来修改。例如，第一电极ELT1可以如图6a至图14中所示在第一方向轴DR1上不与堤BNK叠置，或者可以如图15中所示在第一方向轴DR1上与堤BNK叠置。
像素PXL还可以包括用于使第一发光元件LD1和第二发光元件LD2在第一电极ELT1至第四电极ELT4之间稳定地连接的第一接触电极CNE1至第三接触电极CNE3。
第一接触电极CNE1可以设置在第一电极ELT1和第一发光元件LD1的第一端部EP1上，并且可以使第一电极ELT1电连接到第一发光元件LD1的第一端部EP1。
第二接触电极CNE2可以设置在第二电极ELT2、第一发光元件LD1的第二端部EP2、第三电极ELT3和第二发光元件LD2的第一端部EP1上，并且可以使第二电极ELT2、第一发光元件LD1的第二端部EP2、第三电极ELT3和第二发光元件LD2的第一端部EP1电连接。
第三接触电极CNE3可以设置在第四电极ELT4和第二发光元件LD2的第二端部EP2上，并且可以使第四电极ELT4和第二发光元件LD2的第二端部EP2电连接。
第一接触电极CNE1、第二接触电极CNE2和第三接触电极CNE3中的每个可以具有与第一电极ELT1、第二电极ELT2、第三电极ELT3和第四电极ELT4的宽度相同或不同的宽度，并且第一接触电极CNE1、第二接触电极CNE2和第三接触电极CNE3中的每个的尺寸、形状和/或位置可以根据像素PXL的设计条件来修改。例如，第一接触电极CNE1可以如图6a至图14中所示具有大于第一电极ELT1的宽度的宽度，或者可以如图15中所示具有小于第一电极ELT1的宽度的宽度。
根据实施例的像素PXL和包括根据实施例的像素PXL的显示装置DD，通过逐渐增大发光区域EA的外部部分OEA(OEA1和OEA2)中的第一电极ELT1与第二电极ELT2之间的间隔，能够防止发光元件LD由于ACEO效应而集中在发光区域EA的外部部分OEA中的现象，并且能够使发光元件LD在第一电极ELT1与第二电极ELT2之间更稳定地对准。因此，可以改善发光元件LD的利用率和对准特性，并且可以改善像素PXL的发光特性和亮度。
已经根据优选实施例具体描述了本公开的技术构思，但是应当注意的是，提供前述实施例仅用于说明而不是为了限制本公开。另外，本领域技术人员将理解的是，在不脱离本发明的范围的情况下，可以在其中进行形式和细节上的各种改变。
本发明的技术范围可以由所附权利要求的技术范围确定。另外，在权利要求及其等同物的含义和范围内的所有改变或修改将被解释为包括在本发明的范围内。

Claims (20)

1.一种像素，所述像素包括：
发光区域，包括中心部分和外部部分；
非发光区域，围绕所述发光区域；
第一电极和第二电极，在所述发光区域中彼此间隔开；以及
第一发光元件，设置在所述第一电极与所述第二电极之间，
其中，所述第一电极和所述第二电极在所述中心部分中以第一间隔彼此间隔开，
所述第一电极和所述第二电极在所述外部部分中以第二间隔彼此间隔开，所述第二间隔大于所述第一间隔，并且
所述第一电极与所述第二电极之间的间隔从所述中心部分向所述外部部分逐渐增大。
2.根据权利要求1所述的像素，其中，
所述第一电极与所述第二电极之间的所述第二间隔在所述外部部分中线性地增大。
3.根据权利要求1所述的像素，其中，
所述第一电极与所述第二电极之间的所述第二间隔在所述外部部分中非线性地增大。
4.根据权利要求1所述的像素，其中，
所述第一电极与所述第二电极之间的所述第二间隔在所述外部部分中不连续地变化。
5.根据权利要求1所述的像素，其中，
所述第一电极和所述第二电极具有关于所述第一发光元件彼此对称的形状。
6.根据权利要求1所述的像素，其中，
所述第一电极和所述第二电极具有关于所述中心部分彼此对称的形状。
7.根据权利要求1所述的像素，其中，
所述第一电极和所述第二电极具有关于所述第一发光元件彼此对称的形状，并且
所述第一电极和所述第二电极中的每个具有关于所述中心部分竖直地对称的形状。
8.根据权利要求1所述的像素，其中，
所述第一电极和所述第二电极具有彼此面对的表面，所述表面具有倾斜形状、弯曲形状或阶梯状形状。
9.根据权利要求1所述的像素，其中
所述第一电极和所述第二电极在所述发光区域中在第一方向上彼此间隔开，并且在第二方向上延伸。
10.根据权利要求9所述的像素，其中，
所述第一电极和所述第二电极在所述中心部分中在所述第一方向上彼此间隔开所述第一间隔，
所述第一电极和所述第二电极在所述外部部分中在所述第一方向上彼此间隔开所述第二间隔，并且
所述第一电极与所述第二电极之间在所述第一方向上的间隔从所述中心部分向所述外部部分逐渐增大。
11.根据权利要求9所述的像素，其中，所述中心部分包括与所述发光区域在所述第二方向上的中心点对应的区域和从所述中心点朝向所述外部部分延伸的区域。
12.根据权利要求11所述的像素，其中，
所述第一电极与所述第二电极之间的所述第一间隔在所述中心部分中具有均匀的距离。
13.根据权利要求11所述的像素，其中，
所述第一电极与所述第二电极之间的所述第一间隔从所述发光区域的所述中心点逐渐增大。
14.根据权利要求11所述的像素，其中，
所述第一电极和所述第二电极分别具有彼此面对的表面，并且关于彼此面对的表面，在所述发光区域的所述中心点周围具有恒定斜率或恒定曲率，并且
所述第一电极和所述第二电极以连续地增大的间隔彼此间隔开。
15.根据权利要求1所述的像素，其中，
所述发光区域包括设置在所述外部部分与所述非发光区域之间的未对准区域，
与在所述中心部分和所述外部部分中相比，所述第一电极和所述第二电极在所述未对准区域中彼此间隔开较远，并且
所述第一电极和所述第二电极各自在所述未对准区域中具有减小的宽度。
16.根据权利要求1所述的像素，其中，
所述第一发光元件电连接在所述第一电极与所述第二电极之间。
17.根据权利要求16所述的像素，所述像素还包括：
第三电极和第四电极，在所述发光区域中彼此间隔开，并且与所述第一电极和所述第二电极分离；以及
第二发光元件，设置在所述第三电极与所述第四电极之间。
18.根据权利要求17所述的像素，其中，
所述第三电极和所述第四电极在所述中心部分中以第三间隔彼此间隔开，并且
所述第三电极和所述第四电极在所述外部部分中以第四间隔彼此间隔开，所述第四间隔大于所述第三间隔，并且
所述第三电极与所述第四电极之间的间隔从所述中心部分向所述外部部分逐渐增大。
19.根据权利要求17所述的像素，所述像素还包括：
第一接触电极，使所述第一电极和所述第一发光元件的第一端部电连接；
第二接触电极，使所述第二电极、所述第一发光元件的第二端部、所述第三电极和所述第二发光元件的第一端部电连接；以及
第三接触电极，使所述第四电极和所述第二发光元件的第二端部电连接。
20.一种显示装置，所述显示装置包括：
像素，设置在显示区域中，
其中，所述像素包括：发光区域，包括中心部分和外部部分；非发光区域，围绕所述发光区域；第一电极和第二电极，在所述发光区域中彼此间隔开；以及第一发光元件，设置在所述第一电极与所述第二电极之间，
所述第一电极和所述第二电极在所述中心部分中以第一间隔彼此间隔开，
所述第一电极和所述第二电极在所述外部部分中以第二间隔彼此间隔开，所述第二间隔大于所述第一间隔，并且
所述第一电极与所述第二电极之间的间隔从所述中心部分向所述外部部分逐渐增大。
CN202180079662.0A 2020-12-07 2021-09-14 像素和包括该像素的显示装置 Pending CN116615802A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0169886 2020-12-07
KR1020200169886A KR20220080814A (ko) 2020-12-07 2020-12-07 화소 및 이를 포함한 표시 장치
PCT/KR2021/012522 WO2022124538A1 (ko) 2020-12-07 2021-09-14 화소 및 이를 포함한 표시 장치

Publications (1)

Publication Number Publication Date
CN116615802A true CN116615802A (zh) 2023-08-18

Family

ID=81849484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180079662.0A Pending CN116615802A (zh) 2020-12-07 2021-09-14 像素和包括该像素的显示装置

Country Status (4)

Country Link
US (1) US20220181383A1 (zh)
KR (1) KR20220080814A (zh)
CN (1) CN116615802A (zh)
WO (1) WO2022124538A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105453284B (zh) * 2013-07-09 2018-03-20 Psi株式会社 超小型发光二极管电极组件及其制造方法
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102593430B1 (ko) * 2018-07-09 2023-10-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20200085977A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200088962A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20220181383A1 (en) 2022-06-09
KR20220080814A (ko) 2022-06-15
WO2022124538A1 (ko) 2022-06-16

Similar Documents

Publication Publication Date Title
US20220123026A1 (en) Display device
US20220375990A1 (en) Display device, and method for producing same
US20220149244A1 (en) Pixel, display device including same, and manufacturing method therefor
US20220352244A1 (en) Display device, and method for manufacturing same
CN116210085A (zh) 显示设备及其制造方法
CN115995458A (zh) 显示装置及其制造方法
CN116075935A (zh) 像素和包括该像素的显示装置
US20220052228A1 (en) Pixel and display device including the same
CN116195061A (zh) 显示装置
EP3961710A1 (en) Display device and manufacturing method thereof
KR20220053765A (ko) 표시 장치
CN115915860A (zh) 像素和包括该像素的显示装置
CN116615802A (zh) 像素和包括该像素的显示装置
CN113707689A (zh) 像素和具有该像素的显示装置
US20230091726A1 (en) Display device
EP4246576A1 (en) Display device
US20220181382A1 (en) Pixel and display device including the same
US20220238559A1 (en) Display device
US20220238757A1 (en) Pixel and display device including the same
US20230148430A1 (en) Pixel and display device including the same
US20240203315A1 (en) Display device
CN116210083A (zh) 显示装置
CN117242572A (zh) 显示装置
CN116745919A (zh) 显示装置和用于显示装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination