CN116210083A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116210083A
CN116210083A CN202180063848.7A CN202180063848A CN116210083A CN 116210083 A CN116210083 A CN 116210083A CN 202180063848 A CN202180063848 A CN 202180063848A CN 116210083 A CN116210083 A CN 116210083A
Authority
CN
China
Prior art keywords
electrode
alignment
light emitting
alignment electrode
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180063848.7A
Other languages
English (en)
Inventor
李元镐
金范俊
姜锺赫
任铉德
曺银我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116210083A publication Critical patent/CN116210083A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。显示装置的多个像素均包括对准电极和设置在对准电极之间的发光元件，对准电极包括外侧对准电极和设置在外侧对准电极之间的中心对准电极，其中，中心对准电极之间的距离不同于中心对准电极与外侧对准电极之间的距离。

Description

显示装置
技术领域
公开涉及一种显示装置。
背景技术
近年来，随着对信息显示的兴趣的增加，对显示装置的研究和开发正在持续进行。
发明内容
技术问题
公开要解决的目的在于提供一种能够改善发光元件的对准度(alignmentdegree)和每个像素的发光均匀度的显示装置。
公开的目的不限于上述目的，并且本领域技术人员将从下面的描述中清楚地理解未描述的其它技术目的。
技术方案
用于解决上述目的的根据实施例的显示装置的多个像素中的每个像素包括对准电极和设置在对准电极之间的发光元件，对准电极包括外侧对准电极和设置在外侧对准电极之间的中心对准电极，并且中心对准电极之间的距离不同于中心对准电极与外侧对准电极之间的距离。
中心对准电极之间的距离可以比对准电极与外侧对准电极之间的距离小。
外侧对准电极可以包括第一外侧对准电极和第二外侧对准电极，第一外侧对准电极和第二外侧对准电极彼此间隔开且中心对准电极在第一外侧对准电极与第二外侧对准电极之间，并且中心对准电极可以包括与第一外侧对准电极相邻的第一中心对准电极和与第二外侧对准电极相邻的第二中心对准电极。
第一外侧对准电极和第一中心对准电极之间的距离可以与第二外侧对准电极和第二中心对准电极之间的距离基本相同。
第一中心对准电极与第一外侧对准电极之间的距离可以比第一中心对准电极与第二中心对准之间的距离大。
第二中心对准电极与第二外侧对准电极之间的距离可以比第二中心对准电极与第一中心对准之间的距离大。
显示装置还可以包括：堤，分隔多个像素的发射区域。
第一外侧对准电极可以设置在堤与第一中心对准电极之间。
第二外侧对准电极可以设置在堤与第二中心对准电极之间。
显示装置还可以包括：接触电极，将对准电极和发光元件电连接。
外侧对准电极可以包括第一外侧对准电极和第二外侧对准电极，第一外侧对准电极和第二外侧对准电极彼此间隔开且中心对准电极在第一外侧对准电极与第二外侧对准电极之间，并且中心对准电极可以包括与第一外侧对准电极相邻的第一中心对准电极、与第二外侧对准电极相邻的第二中心对准电极以及设置在第一中心对准电极与第二中心对准电极之间的第三中心对准电极。
第一外侧对准电极和第一中心对准电极之间的距离可以与第二外侧对准电极和第三中心对准电极之间的距离基本相同。
第一外侧对准电极与第一中心对准电极之间的距离可以比第一中心对准电极与第二中心对准之间的距离大。
第一中心对准电极和第二中心对准电极之间的距离可以与第二中心对准电极和第三中心对准之间的距离基本相同。
用于解决上述目的的根据另一实施例的显示装置的多个像素中的每个像素可以包括：第一对准电极、第二对准电极、第三对准电极和第四对准电极，顺序地设置在第一方向上；以及发光元件，设置在第一对准电极至第四对准电极之间，并且第一对准电极与第二对准电极之间的距离可以不同于第二对准电极与第三对准电极之间的距离。
第二对准电极与第三对准电极之间的距离可以不同于第三对准电极与第四对准电极之间的距离。
第一对准电极与第二对准电极之间的距离可以比第二对准电极与第三对准电极之间的距离大。
第三对准电极与第四对准电极之间的距离可以比第二对准电极与第三对准电极之间的距离大。
第一对准电极和第二对准电极之间的距离可以与第三对准电极和第四对准电极之间的距离基本相同。
显示装置还可以包括：堤，分隔多个像素的发射区域。
第一对准电极可以设置在堤与第二对准电极之间。
第四对准电极可以设置在堤与第三对准电极之间。
发光元件可以包括：第一发光元件，设置在第一对准电极与第二对准电极之间；第二发光元件，设置在第二对准电极与第三对准电极之间；以及第三发光元件，设置在第三对准电极与第四对准电极之间。
显示装置还可以包括：第一接触电极，将第一发光元件的一端和第一对准电极电连接；以及第二接触电极，将第一发光元件的另一端和第二对准电极电连接。
显示装置还可以包括：第一接触电极，与第一对准电极叠置；第二接触电极，与第二对准电极叠置；以及第三接触电极，与第三对准电极叠置，并且第一接触电极的宽度可以比第二接触电极的宽度大。
第一接触电极和第二接触电极之间的距离可以与第二接触电极和第三接触电极之间的距离基本相同。
显示装置还可以包括：第一接触电极，与第一对准电极叠置；第二接触电极，与第二对准电极叠置；以及第三接触电极，与第三对准电极叠置，并且第一接触电极的宽度可以与第二接触电极的宽度基本相同。
第一接触电极与第二接触电极之间的距离可以比第二接触电极与第三接触电极之间的距离大。
其它实施例的细节包括在详细描述和附图中。
有益效果
根据公开的实施例，可以通过将设置在发射区域中的中心处的对准电极之间的距离形成为相对窄来补偿发射区域中的电场差从而形成均匀的电场。因此，可以改善发光元件的对准度和每个像素的发光均匀度。
根据实施例的效果不受上面所示内容的限制，并且更多的各种效果包括在本说明书中。
附图说明
图1和图2是示出根据实施例的发光元件的透视图和剖视图。
图3是示出根据实施例的显示装置的平面图。
图4至图6是示出根据实施例的像素的电路图。
图7是示出根据实施例的像素的平面图。
图8是沿着图7的线I-I’截取的剖视图。
图9和图10是沿着图7的线II-II’截取的剖视图。
图11是示出根据另一实施例的像素的平面图。
图12是沿着图11的线III-III’截取的剖视图。
图13是示出根据又一实施例的像素的平面图。
图14是沿着图13的线IV-IV’截取的剖视图。
图15是示出根据又一实施例的像素的平面图。
图16是沿着图15的线V-V’截取的剖视图。
具体实施方式
参照下面结合附图详细描述的实施例，公开的优点和特征以及实现它们的方法将变得清楚。然而，公开不限于下面公开的实施例，并且可以以各种不同的形式实现。提供呈现的实施例，使得公开将是透彻的和完整的，并且公开所属领域的技术人员可以充分地理解公开的范围。公开仅由权利要求的范围限定。
本说明书中使用的术语用于描述实施例，并且不意图限制公开。在本说明书中，除非另有说明，否则单数形式也包括复数形式。术语“包括”和/或“包含”不排除在所描述的组件、步骤、操作和/或元件上存在或者添加一个或更多个其它组件、步骤、操作和/或元件。
此外，术语“结合”或“连接”可以统称为物理结合或物理连接和/或电结合或电连接。此外，这可以统称为直接结合或间接结合或者直接连接或间接连接以及一体结合或非一体结合或者一体连接或非一体连接。
其中元件或层被称为“在”另一元件或层“上”的情况包括其中所述层或所述元件直接设置在所述另一层或所述另一元件上或者其它层或元件置于它们之间的情况。在整个说明书中，相同的附图标记指示相同的组件。
尽管第一、第二等用于描述各种组件，但是这些组件不受这些术语的限制。这些术语仅用于将一个组件与另一组件区分开。因此，在公开的技术精神内，下面描述的第一组件可以为第二组件。
在下文中，参照附图来详细地描述公开的实施例。
图1和图2是示出根据实施例的发光元件的透视图和剖视图。图1和图2示出了柱形状的发光元件LD，发光元件LD的类型和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，当发光元件LD的延伸方向是长度L的方向时，发光元件LD可以包括沿着长度L的方向顺序地堆叠的第一半导体层11、活性层12和第二半导体层13。
发光元件LD可以以沿一个方向延伸的柱形状设置。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端部EP1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端部EP2处。
根据实施例，发光元件LD可以是通过蚀刻方法等以柱形状制造的发光元件。在本说明书中，柱形状包括在长度L的方向上长(即，长宽比大于1)的棒状形状或杆状形状(诸如圆柱或多边棱柱)，并且其剖面的形状不受特别限制。例如，发光元件LD的长度L可以比直径D(或剖面的宽度)大。
发光元件LD可以具有小至纳米级至微米级的尺寸。例如，每个发光元件LD可以具有纳米级至微米级范围的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据使用将发光元件LD用作光源的发光装置的各种装置(例如，显示装置)的设计条件而各种改变。
第一半导体层11可以是第一导电型的半导体层。例如，第一半导体层11可以包括N型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种，并且可以包括掺杂有诸如Si、Ge和Sn的第一导电类型掺杂剂的N型半导体层。然而，构成第一半导体层11的材料不限于此，并且第一半导体层11可以由各种其它材料形成。
活性层12可以设置在第一半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。活性层12的位置可以根据发光元件LD的类型而各种改变。
掺杂有导电掺杂剂的覆层(未示出)可以形成在活性层12上和/或下方。例如，覆层可以由AlGaN层或InAlGaN层形成。根据实施例，AlGaN、InAlGaN等的材料可以用于形成活性层12，并且各种其它材料可以构成活性层12。
第二半导体层13可以设置在活性层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括P型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电类型掺杂剂的P型半导体层。然而，构成第二半导体层13的材料不限于此，并且各种其它材料可以构成第二半导体层13。
当等于或者大于阈值电压的电压施加到发光元件LD的两端时，电子-空穴对在活性层12中结合，因此发光元件LD发射光(发光)。通过使用这种原理控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素的各种发光装置的光源。
发光元件LD还可以包括设置在表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上以围绕至少活性层12的外周表面，并且还可以围绕第一半导体层11和第二半导体层13的一个区域。
根据实施例，绝缘膜INF可以暴露发光元件LD的具有不同极性的两端。例如，绝缘膜INF可以使位于发光元件LD的第一端部EP1和第二端部EP2处的第一半导体层11和第二半导体层13中的每个的一端暴露。在另一实施例中，绝缘膜INF可以使第一半导体层11和第二半导体层13的与发光元件LD的具有不同极性的第一端部EP1和第二端部EP2相邻的侧部暴露。
根据实施例，绝缘膜INF可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)之中的至少一种绝缘材料，并且可以由单层或多层(例如，由氧化铝(AlOx)和氧化硅(SiOx)构成的双层)构成，但是不限于此。根据实施例，可以省略绝缘膜INF。
当设置绝缘膜INF以覆盖发光元件LD的表面(特别地，活性层12的外表面)时，可以防止活性层12与稍后将描述的第一像素电极、第二像素电极等之间的短路。因此，可以确保发光元件LD的电稳定性。
此外，当在发光元件LD的表面上设置绝缘膜INF时，可以使发光元件LD的表面缺陷最小化，从而改善寿命和效率。此外，即使在多个发光元件LD彼此紧密接触地设置的情况下，也能够防止发光元件LD之间的不期望的短路。
在实施例中，除了第一半导体层11、活性层12、第二半导体层13和/或围绕它们的绝缘膜INF之外，发光元件LD还可以包括附加组件。例如，发光元件LD还可以包括设置在第一半导体层11、活性层12和/或第二半导体层13的一个端侧的至少一个磷光体层、活性层、半导体层和/或电极层。例如，发光元件LD还可以包括设置在第二半导体层13上的电极层。电极层可以包括金属或金属氧化物，例如，ITO、IZO、ITZO、Cr、Ti、Al、Au、Ni、其氧化物或合金等可以单独使用或组合使用。根据实施例，电极层还可以设置在第一半导体层11上。
同时，尽管在图1和图2中示出了柱形状的发光元件LD，但是发光元件LD的类型、结构和/或形状可以各种改变。例如，发光元件LD可以以具有多棱锥形状的核-壳结构形成。
包括上述发光元件LD的发光装置可以用于需要光源的各种类型的装置(包括显示装置)。例如，多个发光元件LD可以设置在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可以用于需要光源的其它类型的装置(诸如照明装置)。
图3是示出根据实施例的显示装置的平面图。
在图3中，示出了显示装置(特别地，设置在显示装置中的显示面板PNL)作为可以使用图1和图2的实施例中描述的发光元件LD作为光源的电子装置的示例。
显示面板PNL的每个像素单元PXU和构成每个像素单元PXU的每个像素可以包括至少一个发光元件LD。为了方便，在图3中，基于显示区域DA简要示出了显示面板PNL的结构。然而，根据实施例，未示出的至少一个驱动电路单元(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或垫(pad，或称为“焊盘”)可以进一步设置在显示面板PNL中。
参照图3，显示面板PNL可以包括基底SUB和设置在基底SUB上的像素单元PXU。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，当任意地提及第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一个像素时或者当统一提及两种或更多种类型的像素时，至少一个像素或者两种或更多种类型的像素可以被称为“像素PXL”或“多个像素PXL”。
基底SUB可以构成显示面板PNL的基体构件，并且可以是刚性或柔性的基底或膜。例如，基底SUB可以是由玻璃或钢化玻璃形成的刚性基底、由塑料或金属形成的柔性基底(或薄膜)或者至少一层的绝缘层。基底SUB的材料和/或材料性质不受特别限制。
在实施例中，基底SUB可以是基本透明的。这里，“基本透明”可以表示光可以以预定的透射率或更高的透射率透射。在另一实施例中，基底SUB可以是半透明的或不透明的。此外，根据实施例，基底SUB可以包括反射材料。
显示面板PNL和用于形成显示面板PNL的基底SUB可以包括用于显示图像的显示区域DA以及除了显示区域DA之外的非显示区域NDA。
像素PXL可以设置在显示区域DA中。连接到显示区域DA的像素PXL的各种线、垫和/或内置电路单元可以设置在非显示区域NDA中。像素PXL可以根据条纹布置结构或PENTILETM布置结构等而规则地布置。然而，像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方法布置在显示区域DA中。
根据实施例，发射不同颜色的光的两种或更多种类型的像素PXL可以设置在显示区域DA中。例如，在显示区域DA中，可以布置发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2和发射第三颜色的光的第三像素PXL3。彼此相邻布置的第一像素至第三像素PXL1、PXL2和PXL3中的至少一个可以构成能够发射各种颜色的光的一个像素单元PXU。例如，第一像素至第三像素PXL1、PXL2和PXL3中的每个可以是发射预定颜色的光的子像素。根据实施例，第一像素PXL1可以是发射红光的红色像素，第二像素PXL2可以是发射绿光的绿色像素，第三像素PXL3可以是发射蓝光的蓝色像素，但是不限于此。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括作为光源的第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件，以分别发射第一颜色的光、第二颜色的光和第三颜色的光。在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射相同颜色的光的发光元件并且可以包括设置在相应的发光元件上的不同颜色的颜色转换层和/或滤色器，以分别发射第一颜色的光、第二颜色的光和第三颜色的光。然而，构成每个像素单元PXU的像素PXL的颜色、类型和/或数量等不受特别限制。也就是说，由每个像素PXL发射的光的颜色可以各种改变。
像素PXL可以包括由预定控制信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，光源可以包括根据图1和图2的实施例中的任何一个的至少一个发光元件LD，例如，具有小至纳米级至微米级的尺寸的超小柱形状的发光元件LD。然而，公开不限于此，并且各种类型的发光元件LD可以用作像素PXL的光源。
图4至图6是示出根据实施例的像素的电路图。
例如，图4至图6示出了可应用于有源显示装置的像素PXL的实施例。然而，像素PXL和显示装置的类型不限于此。
根据实施例，图4至图6中所示的像素PXL可以是设置在图3的显示面板PNL中的第一像素至第三像素PXL1、PXL2和PXL3中的任何一个。第一像素至第三像素PXL1、PXL2和PXL3可以具有彼此基本相同或类似的结构。
参照图4，像素PXL可以包括用于生成具有与数据信号对应的亮度的光的光源单元LSU以及用于驱动光源单元LSU的像素电路PXC。
光源单元LSU可以包括连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD。例如，光源单元LSU可以包括经由像素电路PXC和第一电源线PL1连接到第一电源VDD的第一电极ELT1(也被称为“第一像素电极”或“第一对准电极”)、通过第二电源线PL2连接到第二电源VSS的第二电极ELT2(也被称为“第二像素电极”或“第二对准电极”)、在第一电极ELT1与第二电极ELT2之间在相同方向上连接的多个发光元件LD。在实施例中，第一电极ELT1可以是阳极电极，第二电极ELT2可以是阴极电极。
发光元件LD中的每个可以包括通过第一电极ELT1和/或像素电路PXC连接到第一电源VDD的第一端部(例如，P型端部)以及通过第二电极ELT2连接到第二电源VSS的第二端部(例如，N型端部)。也就是说，发光元件LD可以在第一电极ELT1与第二电极ELT2之间在正向方向上并联连接。在第一电源VDD与第二电源VSS之间在正向方向上连接的每个发光元件LD可以构成每个有效光源，并且有效光源可以被聚集以构成像素PXL的光源单元LSU。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发射光(发光)。例如，第一电源VDD可以设定为高电位电源，第二电源VSS可以设定为低电位电源。此时，在像素PXL的发射时段期间，第一电源VDD与第二电源VSS之间的电位差可以设定为等于或者大于发光元件LD的阈值电压。
构成每个光源单元LSU的发光元件LD的一个端部(例如，P型端部)可以通过光源单元LSU的一个电极(例如，每个像素PXL的第一电极ELT1)共同连接到像素电路PXC，并且可以通过像素电路PXC和第一电源线PL1连接到第一电源VDD。发光元件LD的另一端部(例如，N型端部)可以通过光源单元LSU的另一电极(例如，每个像素PXL的第二电极ELT2)和第二电源线PL2共同连接到第二电源VSS。
发光元件LD可以以与通过像素电路PXC供应的驱动电流对应的亮度发射光。例如，在每个帧周期(frame period)期间，像素电路PXC可以将与将在对应帧中表达的灰度值对应的驱动电流供应到光源单元LSU。供应到光源单元LSU的驱动电流可以被划分，并且流到在正向方向上连接的发光元件LD。因此，当每个发光元件LD以与流过的电流对应的亮度发射光时，光源单元LSU可以发射与驱动电流对应的亮度的光。
像素电路PXC可以连接在第一电源VDD与第一电极ELT1之间。像素电路PXC可以连接到对应的像素PXL的扫描线Si和数据线Dj。例如，当像素PXL设置在显示区域DA的第i(i为自然数)水平线(行)第j(j为自然数)竖直线(列)上时，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
根据实施例，像素电路PXC可以包括多个晶体管和至少一个电容器。例如，像素电路PXC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。
第一晶体管T1连接在第一电源VDD与光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以连接到第一电源VDD，第一晶体管T1的第二电极(例如，漏电极)可以连接到第一电极ELT1。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1与第一节点N1的电压对应地控制供应到光源单元LSU的驱动电流。也就是说，第一晶体管T1可以是控制像素PXL的驱动电流的驱动晶体管。
第二晶体管T2连接在数据线Dj与第一节点N1之间。例如，第二晶体管T2的第一电极(例如，源电极)可以连接到数据线Dj，第二晶体管T2的第二电极(例如，漏电极)可以连接到第一节点N1。第二晶体管T2的栅电极连接到扫描线Si。当从扫描线Si供应栅极导通电压(例如，低电平电压)的扫描信号SSi时，第二晶体管T2可以导通，以将数据线Dj和第一节点N1电连接。
在每个帧周期中，对应帧的数据信号DSj供应到数据线Dj，并且数据信号DSj在其中供应栅极导通电压的扫描信号SSi的时段期间通过导通的第二晶体管T2传输到第一节点N1。也就是说，第二晶体管T2可以是用于将每个数据信号DSj传输到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极连接到第一电源VDD，并且另一电极连接到第一节点N1。存储电容器Cst在每个帧周期期间充入有与供应到第一节点N1的数据信号DSj对应的电压。
同时，在图4中，包括在像素电路PXC中的所有晶体管(例如，第一晶体管T1和第二晶体管T2)是P型晶体管，但是不限于此，并且第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。此外，像素电路PXC可以由各种结构和/或驱动方法的像素电路构成。
参照图5，像素电路PXC还可以连接到感测控制线SCLi和感测线SLj。例如，设置在显示区域DA的第i水平线第j竖直线上的像素PXL的像素电路PXC可以连接到显示区域DA的第i感测控制线SCLi和第j感测线SLj。像素电路PXC还可以包括第三晶体管T3。可选地，在另一实施例中，可以省略感测线SLj，并且可以通过检测通过对应的像素PXL(或相邻的像素)的数据线Dj的感测信号SENj来检测像素PXL的特性。
第三晶体管T3连接在第一晶体管T1与感测线SLj之间。例如，第三晶体管T3的一个电极可以连接到第一晶体管T1的连接到第一电极ELT1的一个电极(例如，源电极)，第三晶体管T3的另一电极可以连接到感测线SLj。同时，当省略感测线SLj时，第三晶体管T3的另一电极可以连接到数据线Dj。
第三晶体管T3的栅电极连接到感测控制线SCLi。当省略感测控制线SCLi时，第三晶体管T3的栅电极可以连接到扫描线Si。第三晶体管T3通过在预定感测时段期间供应到感测控制线SCLi的栅极导通电压(例如，高电平电压)的感测控制信号SCSi而导通，以将感测线SLj和第一晶体管T1电连接。
根据实施例，感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性(例如，第一晶体管T1的阈值电压等)的时段。在感测时段期间，第一晶体管T1可以通过经由数据线Dj和第二晶体管T2将可以使第一晶体管T1导通的预定参考电压供应到第一节点N1或者将每个像素PXL连接到电流源(current source)等来导通。此外，通过将栅极导通电压的感测控制信号SCSi供应到第三晶体管T3来导通第三晶体管T3，第一晶体管T1可以连接到感测线SLj。此后，可以通过感测线SLj获得感测信号SENj，并且可以使用感测信号SENj来检测每个像素PXL的特性(包括第一晶体管T1的阈值电压)。关于每个像素PXL的特性的信息可以用于转换图像数据，使得可以补偿设置在显示区域DA中的像素PXL之间的特性偏差。
同时，在图5中，公开了其中第一晶体管T1、第二晶体管T2和第三晶体管T3中的全部是N型晶体管的实施例，但是不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以改变为P型晶体管。
此外，图4和图5示出了其中构成每个光源单元LSU的全部有效光源(即，发光元件LD)并联连接的实施例，但是实施例不限于此。例如，如图6中所示，每个像素PXL的光源单元LSU可以被构造为包括至少两级串联结构。在描述图6的实施例时，省略了与图4和图5的实施例的构造类似或相同的构造(例如，像素电路PXC)的详细描述。
参照图6，光源单元LSU可以包括彼此串联连接的至少两个发光元件。例如，光源单元LSU可以包括在第一电源VDD与第二电源VSS之间在正向方向上串联连接的第一发光元件LDa、第二发光元件LDb和第三发光元件LDc。第一发光元件LDa、第二发光元件LDb和第三发光元件LDc可以构成每个有效光源。
在下文中，当在第一发光元件LDa、第二发光元件LDb和第三发光元件LDc之中提及特定的发光元件时，对应的发光元件被称为“第一发光元件LDa”、“第二发光元件LDb”或“第三发光元件LDc”。此外，当任意地提及第一发光元件LDa、第二发光元件LDb和第三发光元件LDc中的至少一个或者统一提及第一发光元件LDa、第二发光元件LDb和第三发光元件LDc时，第一发光元件LDa、第二发光元件LDb和第三发光元件LDc中的至少一个或者第一发光元件LDa、第二发光元件LDb和第三发光元件LDc被称为“发光元件LD”或“多个发光元件LD”。
第一发光元件LDa的第一端部(例如，P型端部)经由光源单元LSU的第一电极ELT1(即，第一像素电极)等连接到第一电源VDD。此外，第一发光元件LDa的第二端部(例如，N型端部)通过第一中间电极IET1连接到第二发光元件LDb的第一端部(例如，P型端部)。
第二发光元件LDb的第一端部连接到第一发光元件LDa的第二端部。此外，第二发光元件LDb的第二端部(例如，N型端部)通过第二中间电极IET2连接到第三发光元件LDc的第一端部(例如，P型端部)。
第三发光元件LDc的第一端部连接到第二发光元件LDb的第二端部。此外，第三发光元件LDc的第二端部(例如，N型端部)可以经由光源单元LSU的第二电极ELT2(即，第二像素电极)等连接到第二电源VSS。在上述方法中，第一发光元件LDa、第二发光元件LDb和第三发光元件LDc可以顺序地串联连接在光源单元LSU的第一电极ELT1与第二电极ELT2之间。
同时，在图6中，示出了其中发光元件LD以三级串联结构连接的实施例，但是不限于此，并且两个发光元件LD可以以二级串联结构连接，或者四个或更多个发光元件LD可以以四级或更多级串联结构连接。
假设使用相同的条件(例如，相同的尺寸和/或数量)的发光元件LD表达相同的亮度，在其中发光元件LD串联连接的结构的光源单元LSU中，与其中发光元件LD并联连接的结构的光源单元LSU相比，施加在第一电极ELT1与第二电极ELT2之间的电压可以增大，并且流过光源单元LSU的驱动电流的大小(magnitude)可以减小。因此，当通过应用串联结构来构成(构造)每个像素PXL的光源单元LSU时，流过显示面板PNL的面板电流可以减小。
如在上述实施例中，每个光源单元LSU可以包括在第一电源VDD与第二电源VSS之间在正向方向上连接并构成每个有效光源的多个发光元件LD。此外，发光元件LD之间的连接结构可以根据实施例而各种改变。例如，发光元件LD可以彼此仅串联连接或并联连接，或者可以以串联/并联混合结构连接。
同时，在图6中，包括在像素电路PXC中的第一晶体管T1和第二晶体管T2中的全部是P型晶体管，但是不限于此。例如，第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。也就是说，像素电路PXC可以由各种结构和/或驱动方法的像素电路构造。
图7是示出根据实施例的像素的平面图。图8是沿着图7的线I-I’截取的剖视图。图9和图10是沿着图7的线II-II’截取的剖视图。
参照图7，像素PXL中的每个可以包括设置在发射区域EMA中的多个对准电极ELTA和ELTB以及设置在多个对准电极ELTA和ELTB之间的发光元件LD。
每个像素PXL的发射区域EMA可以通过第二堤BNK2限定。第二堤BNK2可以是分隔(划分)每个像素PXL的发射区域EMA的结构，并且可以是例如像素限定膜。第二堤BNK2可以设置在相邻的像素PXL之间的边界处，以围绕每个像素PXL的发射区域EMA。
第二堤BNK2可以包括诸如聚酰亚胺树脂、聚酰胺树脂、丙烯酸树脂(聚丙烯酸酯树脂)、环氧树脂、酚醛树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的透明有机绝缘材料。然而，第二堤BNK2不限于此，并且第二堤BNK2可以包括诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽和氧化锌的无机绝缘材料，并且可以由有机/无机复合层形成。根据实施例，第二堤BNK2可以被构造为包括至少一种光阻挡材料和/或反射材料，以防止相邻的像素PXL之间的光泄漏(light leakage)。例如，第二堤BNK2可以包括各种类型的黑色矩阵材料(black matrix material)之中的至少一种黑色矩阵材料(例如，至少一种当前已知的光阻挡材料)和/或特定颜色的滤色器材料等。例如，第二堤BNK2可以以黑色不透明图案形成，以阻挡光的透射。在实施例中，可以在第二堤BNK2的表面(例如，侧壁)上形成反射膜(未示出)，以进一步增加像素PXL的光效率。
此外，在将发光元件LD供应到每个像素PXL的步骤中，第二堤BNK2可以用作当供应发光元件LD时仅可以分隔发射区域EMA的坝结构。例如，通过由第二堤BNK2分隔每个发射区域EMA，包括期望类型和/或数量的发光元件LD的墨可以被供应到发射区域。
多个对准电极ELTA和ELTB可以包括相对地设置在发射区域外侧的外侧对准电极ELTA和相对地设置在中心处的中心对准电极ELTB。中心对准电极ELTB可以设置在外侧对准电极ELTA之间。
同时，当预定对准电压(或对准信号)在多个对准电极ELTA和ELTB之间对准发光元件LD的工艺中施加到多个对准电极ELTA和ELTB时，可能根据发射区域EMA中的位置而形成不均匀电场。例如，与发射区域中的中心点相比，可能在外侧点处形成相对强的电场，并且在这种情况下，发光元件LD的对准度可能降低。因此，根据实施例的显示装置可以通过将多个对准电极ELTA和ELTB之间的在第一方向(X轴方向)上的距离形成为不同来补偿发射区域EMA中的电场差从而改善发光元件LD的对准度。
具体地，相邻的中心对准电极ELTB之间的在第一方向(X轴方向)上的距离DB可以不同于中心对准电极ELTB与外侧对准电极ELTA之间的在第一方向(X轴方向)上的距离DA1和DA2。例如，相邻的中心对准电极ELTB之间的在第一方向(X轴方向)上的距离DB可以比中心对准电极ELTB与外侧对准电极ELTA之间的在第一方向(X轴方向)上的距离DA1和DA2小。在这种情况下，在外侧对准电极ELTA与中心对准电极ELTB之间对准发光元件LD的工艺中，即使与发射区域EMA中的中心点相比在外侧点处形成相对强的电场，也可以通过将中心对准电极ELTB之间的距离形成为较窄来补偿发射区域EMA中的电场差从而形成均匀的电场。因此，可以改善发光元件LD的对准度和每个像素PXL的发光均匀性(发光均匀度)。根据实施例，相邻的中心对准电极ELTB之间的在第一方向(X轴方向)上的距离DB可以比发光元件LD的在第一方向(X轴方向)上的长度WL小。此外，中心对准电极ELTB与外侧对准电极ELTA之间的在第一方向(X轴方向)上的距离DA1和DA2可以比发光元件LD的在第一方向(X轴方向)上的长度WL小，但是不限于此。
外侧对准电极ELTA可以包括彼此间隔开且中心对准电极ELTB置于其间的第一电极ELT1(或第一外侧对准电极)和第四电极ELT4(或第二外侧对准电极)。中心对准电极ELTB可以包括第二电极ELT2(或第一中心对准电极)和第三电极ELT3(或第二中心对准电极)。
第二电极ELT2可以设置为与第一电极ELT1相邻，第三电极ELT3可以设置为与第四电极ELT4相邻。在这种情况下，第一电极ELT1可以设置在第二堤BNK2与第二电极ELT2之间，第四电极ELT4可以设置在第二堤BNK2与第三电极ELT3之间。也就是说，第一电极至第四电极ELT1、ELT2、ELT3和ELT4可以在发射区域中沿着第一方向(X轴方向)顺序地设置为彼此间隔开。
参照图7和图8，第一电极至第四电极ELT1、ELT2、ELT3和ELT4之间的在第一方向(X轴方向)上的距离可以彼此不同。
具体地，第一电极ELT1与第二电极ELT2之间的在第一方向(X轴方向)上的距离DA1可以不同于第二电极ELT2与第三电极ELT3之间的在第一方向(X轴方向)上的距离DB。例如，第一电极ELT1与第二电极ELT2之间的在第一方向(X轴方向)上的距离DA1可以比第二电极ELT2与第三电极ELT3之间的在第一方向(X轴方向)上的距离DB大。
此外，第二电极ELT2与第三电极ELT3之间的在第一方向(X轴方向)上的距离DB可以不同于第三电极ELT3与第四电极ELT4之间的在第一方向(X轴方向)上的距离DA2。例如，第二电极ELT2与第三电极ELT3之间的在第一方向(X轴方向)上的距离DB可以比第三电极ELT3与第四电极ELT4之间的在第一方向(X轴方向)的距离DA2小。
此外，第一电极ELT1与第二电极ELT2之间的在第一方向(X轴方向)上的距离DA1可以与第三电极ELT3与第四电极ELT4之间的在第一方向(X轴方向)上的距离DA2基本相同。
此外，第一电极至第四电极ELT1、ELT2、ELT3和ELT4的宽度可以基本相同。也就是说，第一电极ELT1的在第一方向(X轴方向)上的宽度WE1、第二电极ELT2的在第一方向(X轴方向)上的宽度WE2、第三电极ELT3的在第一方向(X轴方向)上的宽度WE3和第四电极ELT4的在第一方向(X轴方向)上的宽度WE4可以基本相同。然而，公开不限于此，并且第一电极至第四电极ELT1、ELT2、ELT3和ELT4的宽度可以根据实施例而各种改变。
其中第一电极至第四电极ELT1、ELT2、ELT3和ELT4间隔开的空间可以被限定为对准区域R1、R2和R3。例如，第一电极ELT1与第二电极ELT2之间的分离空间可以被限定为第一对准区域R1，第二电极ELT2与第三电极ELT3之间的分离空间可以被限定为第二对准区域R2，第三电极ELT3与第四电极ELT4之间的分离空间可以被限定为第三对准区域R3。多个发光元件LD可以设置在第一电极至第四电极ELT1、ELT2、ELT3和ELT4之间(即，可以设置在第一对准区域至第三对准区域R1、R2和R3中)。例如，发光元件LD可以包括设置在第一对准区域R1中的第一发光元件LD1、设置在第二对准区域R2中的第二发光元件LD2以及设置在第三对准区域R3中的第三发光元件LD3。第一发光元件至第三发光元件LD1、LD2和LD3可以彼此串联连接和/或并联连接，以构成像素PXL的光源单元LSU。
根据实施例，第一发光元件LD1、第一发光元件LD2和第三发光元件LD3可以以分散在预定溶液中的形式准备(制备)，并且可以通过包括喷墨法或狭缝涂覆法的各种方法供应到每个像素PXL的发射区域EMA。例如，发光元件LD可以与挥发性溶剂混合并且供应到每个像素PXL的发射区域EMA。此时，当预定的对准电压(或对准信号)施加到每个像素PXL的第一电极至第四电极ELT1、ELT2、ELT3和ELT4时，电场可以形成在第一电极至第四电极ELT1、ELT2、ELT3和ELT4之间，因此发光元件LD在第一电极至第四电极ELT1、ELT2、ELT3和ELT4之间的对准区域R1、R2和R3中对准。在发光元件LD对准之后，可以用另一方法挥发或者去除溶剂，以稳定地布置发光元件LD。
根据实施例，每个像素PXL还可以包括用于将第一电极至第四电极ELT1、ELT2、ELT3和ELT4与第一发光元件至第三发光元件LD1、LD2和LD3电连接的第一接触电极至第四接触电极CNE1、CNE2、CNE3和CNE4。
第一接触电极CNE1可以将第一发光元件LD1的一端和第一对准电极ELT1电连接。第二接触电极CNE2可以将第一发光元件LD1的另一端和第二对准电极ELT2电连接。此外，第二接触电极CNE2可以电连接到第二发光元件LD2的一端。第三接触电极CNE3可以将第二发光元件LD2的另一端和第三对准电极ELT3电连接。此外，第三接触电极CNE3可以电连接到第三发光元件LD3的一端。第四接触电极CNE4可以电连接到第三发光元件LD3的另一端。然而，第一接触电极至第四接触电极CNE1、CNE2、CNE3和CNE4、第一电极至第四电极ELT、ELT2、ELT3、ELT4以及第一发光元件至第三发光元件LD1、LD2和LD3之间的接触关系不限于图8中所示的结构，并且可以根据第一发光元件至第三发光元件LD1、LD2和LD3的电连接关系而各种改变。
在实施例中，第一接触电极至第四接触电极CNE1、CNE2、CNE3和CNE4的宽度可以彼此不同。例如，第一接触电极CNE1的在第一方向(X轴方向)上的宽度WC1可以比第二接触电极CNE2的在第一方向(X轴方向)上的宽度WC2大。此外，第四接触电极CNE4的在第一方向(X轴方向)上的宽度WC4可以比第三接触电极CNE3的在第一方向(X轴方向)上的宽度WC3大。此外，第一接触电极CNE1的在第一方向(X轴方向)上的宽度WC1可以与第四接触电极CNE4的在第一方向(X轴方向)上的宽度WC4基本相同。此外，第二接触电极CNE2的在第一方向(X轴方向)上的宽度WC2可以与第三接触电极CNE3的在第一方向(X轴方向)上的宽度WC3基本相同。在这种情况下，第一接触电极至第四接触电极CNE1、CNE2、CNE3和CNE4之间的在第一方向(X轴方向)上的距离DC可以基本相同，但是不限于此。如上所述，当接触电极CNE1、CNE2、CNE3和CNE4以基本相同的距离间隔开并且对准电极ELTA和ELTB之间的距离形成为不同时，接触电极CNE1、CNE2、CNE3和CNE4的中心线与对准电极ELTA和ELTB的中心线可以不重合。例如，相对地设置在中心处的第二接触电极CNE2和第三接触电极CNE3的中心线与中心对准电极ELTB的中心线可以不重合。然而，公开不限于此，并且第一接触电极至第四接触电极CNE1、CNE2、CNE3和CNE4的宽度和距离可以根据实施例而各种改变。
同时，图7和图8示出了其中四个对准电极(即，第一电极至第四电极ELT1、ELT2、ELT3和ELT4)设置在每个像素PXL的发射区域EMA中的情况，但是公开不限于此。也就是说，设置在每个像素PXL中的对准电极的数量和位置可以各种改变。
在下文中，基于第一发光元件LD1，参照图9和图10来详细地描述每个像素PXL的剖面结构。图9和图10基于第一发光元件LD1分别示意性地示出了每个像素PXL的结构，并且示出了构成像素电路PXC的各种电路元件之中的连接到第一电极ELT1的晶体管T。在下文中，当不需要单独指定第一晶体管T1时，第一晶体管T1也被统称为“晶体管T”。
同时，晶体管T的结构和/或每层的位置等不限于图9和图10中所示的实施例，并且可以根据实施例而各种改变。此外，在实施例中，构成每个像素电路PXC的晶体管T可以具有彼此基本相同或类似的结构，但是不限于此。例如，在另一实施例中，构成像素电路PXC的晶体管T中的至少一个可以具有与剩余的晶体管T的剖面结构不同的剖面结构并且/或者可以设置在与剩余的晶体管T的层不同的层上。
参照图9和图10，像素PXL和包括像素PXL的显示装置可以包括基底SUB、设置在基底SUB的一个表面上的电路层PCL以及设置在电路层上的显示层DPL。
电路层PCL可以包括构成每个像素PXL的像素电路PXC的电路元件和连接到电路元件的各种线。显示层DPL可以包括电极(例如，第一电极ELT1和第二电极ELT2和/或第一接触电极CNE1和第二接触电极CNE2)以及构成每个像素PXL的光源单元LSU的发光元件LD。
电路层PCL可以包括电连接到每个像素PXL的发光元件LD的至少一个电路元件。例如，电路层PCL可以包括设置在每个像素区域中并构成对应的像素PXL的像素电路PXC的多个晶体管T。此外，电路层PCL还可以包括连接到每个像素电路PXC和/或光源单元LSU的至少一条电源线和/或信号线。例如，电路层PCL可以包括第一电源线PL1、第二电源线PL2、每个像素PXL的扫描线Si和每个像素PXL的数据线Dj。同时，当省略像素电路PXC并且每个像素PXL的光源单元LSU直接连接到第一电源线PL1和第二电源线PL2(或预定信号线)时，可以省略电路层PCL。
此外，电路层PCL可以包括多个绝缘层。例如，电路层PCL可以包括顺序地堆叠在基底SUB的一个表面上的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1、第二层间绝缘层ILD2和/或钝化层PSV。此外，电路层PCL还可以选择性地包括设置在晶体管T中的至少一些晶体管下方的至少一个光阻挡图案(未示出)。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以被构造为单层，但是可以被构造为至少两层的多层。当缓冲层BFL设置为多层时，每层可以由相同的材料形成，或者可以由不同的材料形成。诸如晶体管T的各种电路元件和连接到电路元件的各种线可以设置在缓冲层BFL上。同时，根据实施例，可以省略缓冲层BFL。在这种情况下，至少一个(条)电路元件和/或线可以直接设置在基底SUB的一个表面上。
每个晶体管T可以包括半导体图案SCP(也被称为“半导体层”或“有源层”)、栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2。同时，在图9和图10中，示出了其中每个晶体管T包括与半导体图案SCP分离(分开)形成的第一晶体管电极TE1和第二晶体管电极TE2的实施例，但是实施例不限于此。例如，在另一实施例中，设置在至少一个晶体管T中的第一晶体管电极TE1和/或第二晶体管电极TE2可以与每个半导体图案SCP成一体。
半导体图案SCP可以设置在缓冲层BFL上。例如，半导体图案SCP可以设置在其上形成有缓冲层BFL的基底SUB与栅极绝缘层GI之间。半导体图案SCP可以包括与每个第一晶体管电极TE1接触的第一区域、与每个第二晶体管电极TE2接触的第二区域以及位于第一区域与第二区域之间的沟道区。根据实施例，第一区域和第二区域中的一个可以是源区，并且另一个可以是漏区。
根据实施例，半导体图案SCP可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。此外，半导体图案SCP的沟道区可以是作为未掺杂杂质的半导体图案的本征半导体(intrinsic semiconductor)，并且半导体图案SCP的第一区域和第二区域中的每个可以是掺杂有预定杂质的半导体图案。
在实施例中，构成每个像素电路PXC的晶体管T的半导体图案SCP可以由基本相同或类似的材料形成。例如，晶体管T的半导体图案SCP可以由多晶硅、非晶硅和氧化物半导体之中的相同的材料形成。
在另一实施例中，一些晶体管T和其它晶体管T可以包括由不同材料形成的半导体图案SCP。例如，一些晶体管T的半导体图案SCP可以由多晶硅或非晶硅形成，其它晶体管T的半导体图案SCP可以由氧化物半导体形成。
栅极绝缘层GI可以设置在半导体图案SCP上。例如，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。栅极绝缘层GI可以被构造为单层或多层，并且可以包括各种类型的有机/无机绝缘材料(包括氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy))。
栅电极GE可以设置在栅极绝缘层GI上。例如，栅电极GE可以设置为与半导体图案SCP叠置，且栅极绝缘层GI置于栅电极GE与半导体图案SCP之间。同时，在图9和图10中，示出了顶栅结构的晶体管T，但是在另一实施例中，晶体管T可以具有底栅结构。在这种情况下，栅电极GE可以设置为在半导体图案SCP下方与半导体图案SCP叠置。
第一层间绝缘层ILD1可以设置在栅电极GE上。例如，第一层间绝缘层ILD1可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。第一层间绝缘层ILD1可以被构造为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一层间绝缘层ILD1可以包括各种类型的有机/无机绝缘材料(包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等)，并且第一层间绝缘层ILD1的构造材料不受特别限制。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在每个半导体图案SCP上，且至少一个第一层间绝缘层ILD1置于第一晶体管电极TE1和第二晶体管电极TE2与半导体图案SCP之间。例如，第一晶体管电极TE1和第二晶体管电极TE2可以设置在半导体图案SCP的不同端部上，且栅极绝缘层GI和第一层间绝缘层ILD1置于第一晶体管电极TE1和第二晶体管电极TE2与半导体图案SCP之间。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到每个半导体图案SCP。例如，第一晶体管电极TE1和第二晶体管电极TE2可以通过穿过栅极绝缘层GI和第一层间绝缘层ILD1的相应接触孔连接到半导体图案SCP的第一区域和第二区域。根据实施例，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且另一个可以是漏电极。
设置在像素电路PXC中的至少一个晶体管T可以连接到至少一个像素电极。例如，晶体管T可以通过穿过钝化层PSV的接触孔(例如，第一接触孔CH1)和/或桥接图案BRP电连接到对应的像素PXL的第一电极ELT1。
在实施例中，连接到每个像素PXL的至少一条信号线和/或电源线可以与构成像素电路PXC的电路元件的一个电极设置在同一层。例如，每个像素PXL的扫描线Si可以与晶体管T的栅电极GE设置在同一层，并且每个像素PXL的数据线Dj可以与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2设置在同一层。
第一电源线PL1和/或第二电源线PL2可以与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2设置在同一层，或者可以设置在与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2的层不同的层上。例如，用于供应第二电源VSS的第二电源线PL2可以设置在第二层间绝缘层ILD2上，并且被钝化层PSV至少部分地覆盖。第二电源线PL2可以通过穿过钝化层PSV的第二接触孔CH2电连接到设置在钝化层PSV上的光源单元LSU的第二电极ELT2。然而，第一电源线PL1和/或第二电源线PL2的位置和/或结构可以各种改变。例如，第二电源线PL2可以与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2设置在同一层，并且可以通过第二接触孔CH2和/或未示出的至少一个桥接图案电连接到第二电极ELT2。
第二层间绝缘层ILD2可以设置在第一层间绝缘层ILD1上，并且可以覆盖位于第一层间绝缘层ILD1上的第一晶体管电极TE1和第二晶体管电极TE2。第二层间绝缘层ILD2可以被构造为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二层间绝缘层ILD2可以包括各种类型的有机/无机绝缘材料(包括氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy))，但是不限于此。
用于将设置在像素电路PXC中的至少一个电路元件(例如，第一晶体管T1)连接到第一电极ELT1的桥接图案BRP、第一电源线PL1和/或第二电源线PL2可以设置在第二层间绝缘层ILD2上。然而，根据实施例，可以省略第二层间绝缘层ILD2。在这种情况下，可以省略图9和图10的桥接图案BRP等，并且第二电源线PL2可以设置在其上设置有晶体管T的一个电极的层上。
钝化层PSV可以设置在包括晶体管T的电路元件和/或包括第一电源线PL1和第二电源线PL2的线上。钝化层PSV可以被构造为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，钝化层PSV可以至少包括有机绝缘层，并且可以用于使电路层PCL的表面基本平坦化。
显示层DPL可以设置在电路层PCL的钝化层PSV上。显示层DPL可以包括设置在每个像素PXL的发射区域EMA中并构成每个光源单元LSU的至少一对第一电极ELT1和第二电极ELT2以及连接在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD。同时，在图9和图10中，示出了设置在每个像素PXL中的一个发光元件LD，但是如图7中所示，每个像素PXL可以包括连接在第一电极ELT1与第二电极ELT2之间的多个发光元件LD。因此，在下文中，在假设像素PXL包括多个发光元件LD的情况下描述每个实施例。
此外，显示层DPL还可以包括用于将发光元件LD更稳定地连接在第一电极ELT1与第二电极ELT2之间的第一接触电极CNE1和第二接触电极CNE2以及用于使第一电极ELT1和第二电极ELT2和/或第一接触电极CNE1和第二接触电极CNE2中的每个的一个区域向上突出(突起)的第一堤BNK1。此外，显示层DPL还可以包括至少一个导电层和/或绝缘层等。
第一堤BNK1可以设置在电路层PCL上。第一堤BNK1可以以单独类型图案或集成类型图案形成。第一堤BNK1可以在基底SUB的高度方向(即，第三方向(Z轴方向))上突出。
根据实施例，第一堤BNK1可以具有各种形状。在实施例中，第一堤BNK1可以是具有正锥结构的堤结构。例如，第一堤BNK1可以形成为具有相对于基底SUB以恒定角度倾斜的倾斜表面。然而，公开不限于此，并且第一堤BNK1可以具有弯曲表面、台阶形状等的侧壁。例如，第一堤BNK1可以具有半圆形状、半椭圆形状等的剖面。
设置在第一堤BNK1上的电极和绝缘层可以具有与第一堤BNK1对应的形状。例如，第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2可以设置在第一堤BNK1的一个区域上，并且可以包括具有与第一堤BNK1的形状对应的形状的倾斜表面或弯曲表面。类似地，第一绝缘层INS1、第三绝缘层INS3和/或第四绝缘层INS4可以设置在第一堤BNK1上，并且可以包括具有与第一堤BNK1的形状对应的形状的倾斜表面或弯曲表面。
第一堤BNK1可以包括有机绝缘材料，诸如聚酰亚胺树脂、聚酰胺树脂、丙烯酸树脂(聚丙烯酸酯树脂)、环氧树脂、酚醛树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。然而，第一堤BNK1不限于此，并且第一堤BNK1可以包括诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽和氧化锌的无机绝缘材料，并且可以由有机/无机复合层形成。根据实施例，第一堤BNK1可以包括与上述第二堤BNK2相同的材料。
在实施例中，第一堤BNK1可以用作反射构件。例如，第一堤BNK1可以用作在期望的方向(像素PXL的向上方向)上引导从每个发光元件LD发射的光并且与设置在其上的第一电极ELT1和第二电极ELT2一起改善像素PXL的光效率的反射构件。
构成每个像素PXL的像素电极的第一电极ELT1和第二电极ELT2可以设置在第一堤BNK1上。第一电极ELT1和第二电极ELT2可以设置在提供和/或形成每个像素PXL的每个像素区域中。例如，第一电极ELT1和第二电极ELT2可以设置在每个像素PXL的发射区域EMA中。第一电极ELT1和第二电极ELT2可以设置为彼此间隔开。例如，第一电极ELT1和第二电极ELT2在每个发射区域EMA中可以彼此间隔开预定距离，并且可以并排设置。
根据实施例，第一电极ELT1和/或第二电极ELT2可以具有针对每个像素PXL分离的图案，或者可以具有共同连接到多个像素PXL的图案。同时，在形成像素PXL的工艺之前(特别地，在发光元件LD的对准完成之前)，设置在显示区域DA中的像素PXL的第一电极ELT1可以彼此连接，并且像素PXL的第二电极ELT2可以彼此连接。例如，在发光元件LD的对准完成之前，像素PXL的第一电极ELT1可以彼此一体地或非一体地形成并可以彼此电连接，并且像素PXL的第二电极ELT2可以彼此一体地或非一体地形成并可以彼此电连接。当像素PXL的第一电极ELT1或第二电极ELT2彼此非一体地连接时，第一电极ELT1或第二电极ELT2可以通过至少一个接触孔和/或桥接图案等彼此电连接。
在发光元件LD的对准步骤中，第一电极ELT1和第二电极ELT2可以分别接收第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)。例如，第一电极ELT1和第二电极ELT2中的一个可以接收交流形式的对准信号，第一电极ELT1和第二电极ELT2中的另一个可以接收具有恒定电压电平的对准电压(例如，接地电压)。也就是说，在发光元件LD的对准步骤中，预定的对准信号可以施加到第一电极ELT1和第二电极ELT2。因此，电场可以形成在第一电极ELT1与第二电极ELT2之间。供应到每个像素PXL的发射区域EMA的发光元件LD可以通过电场在第一电极ELT1与第二电极ELT2之间自对准。在发光元件LD的对准完成之后，像素PXL可以通过使像素PXL之间的至少第一电极ELT1之间的连接断开而以其中可以单独驱动的形式形成。
第一电极ELT1可以通过第一接触孔CH1电连接到预定电路元件(例如，构成像素电路PXC的至少一个晶体管)、电源线(例如，第一电源线PL1)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。在实施例中，第一电极ELT1可以通过第一接触孔CH1电连接到桥接图案BRP，并且可以通过桥接图案BRP电连接到晶体管T。然而，公开不限于此，并且第一电极ELT1可以直接连接到预定电源线或信号线。
第二电极ELT2可以通过第二接触孔CH2电连接到预定电路元件(例如，构成像素电路PXC的至少一个晶体管)、电源线(例如，第二电源线PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。在实施例中，第二电极ELT2可以通过第二接触孔CH2电连接到第二电源线PL2。然而，公开不限于此，并且第二电极ELT2可以直接连接到预定电源线或信号线。
第一电极ELT1和第二电极ELT2中的每个可以包括至少一种导电材料。例如，第一电极ELT1和第二电极ELT2中的每个可以包括至少一种导电材料，诸如包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等的各种金属材料之中的至少一种金属、包括它们的合金、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)或氧化氟锡(FTO))和诸如PEDOT的导电聚合物，但是不限于此。例如，第一电极ELT1和第二电极ELT2中的每个可以包括其它导电材料(包括碳纳米管、石墨烯等)。此外，第一电极ELT1和第二电极ELT2中的每个可以被构造为单层或多层。例如，第一电极ELT1和第二电极ELT2中的每个可以包括包含反射导电材料的反射电极层。此外，第一电极ELT1和第二电极ELT2中的每个还可以选择性地包括设置在反射电极层上和/或下方的至少一层透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一层导电盖层中的至少一者。
第一绝缘层INS1可以设置在第一电极ELT1和第二电极ELT2的一个区域上。例如，第一绝缘层INS1可以形成为覆盖第一电极ELT1和第二电极ELT2中的每个的一个区域，并且可以包括使第一电极ELT1和第二电极ELT2中的每个的另一区域暴露的开口。例如，第一绝缘层INS1可以包括形成在第一堤BNK1的上表面上的开口。第一电极ELT1和第二电极ELT2可以在其中第一绝缘层INS1开口的区域中分别电连接到第一接触电极CNE1和第二接触电极CNE2。同时，根据实施例，可以省略第一绝缘层INS1。在这种情况下，发光元件LD可以直接设置在钝化层PSV和/或第一电极ELT1和第二电极ELT2中的每个的一端上。
在实施例中，第一绝缘层INS1可以形成为首先完全覆盖第一电极ELT1和第二电极ELT2。在发光元件LD被供应并在第一绝缘层INS1上对准之后，第一绝缘层INS1可以部分地开口，以使第一电极ELT1和第二电极ELT2的一个区域暴露。例如，第一绝缘层INS1可以在第一堤BNK1的上表面上具有使第一电极ELT1和第二电极ELT2的一个区域暴露的开口，并且可以部分地覆盖第一电极ELT1和第二电极ELT2的倾斜表面或弯曲表面。可选地，在另一实施例中，在发光元件LD的供应和对准完成之后，第一绝缘层INS1可以以仅局部设置在发光元件LD下方的单独图案的形式被图案化。在形成第一电极ELT1和第二电极ELT2之后，可以形成第一绝缘层INS1以覆盖第一电极ELT1和第二电极ELT2。因此，可以防止第一电极ELT1和第二电极ELT2在后续工艺中被损坏。
第一绝缘层INS1可以被构造为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1可以包括各种类型的有机/无机绝缘材料，诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或氧化铝(AlOx)。
发光元件LD可以被供应并在第一电极ELT1和第二电极ELT2以及第一绝缘层INS1上对准。发光元件LD可以被供应到其中形成有第一堤BNK1、第一电极ELT1和第二电极ELT2、第一绝缘层INS1等的相应像素区域，并且可以在第一电极ELT1与第二电极ELT2之间对准。例如，多个发光元件LD可以通过喷墨法、狭缝涂覆法或各种其它方法供应到每个像素PXL的发射区域EMA，并且发光元件LD可以通过施加到第一电极ELT1和第二电极ELT2中的每个的预定对准信号(或对准电压)而在第一电极ELT1与第二电极ELT2之间对准为具有方向性。
在实施例中，发光元件LD中的至少一些可以设置在一对第一电极ELT1与第二电极ELT2之间，使得两个端部(即，第一端部EP1和第二端部EP2)与一对相邻的第一电极ELT1和第二电极ELT2叠置。在另一实施例中，发光元件LD中的至少一些可以设置在一对相邻的第一电极ELT1与第二电极ELT2之间而不与第一电极ELT1和/或第二电极ELT2叠置，并且可以分别通过第一接触电极CNE1和第二接触电极CNE2电连接到一对第一电极ELT1和第二电极ELT2。电连接在第一电极ELT1与第二电极ELT2之间的每个发光元件LD可以构成对应的像素PXL的有效光源。有效光源可以构成像素PXL的光源单元LSU。
第二绝缘层INS2可以设置在发光元件LD的一个区域上。例如，第二绝缘层INS2可以设置在每个发光元件LD的一个区域上，以使每个发光元件LD的第一端部EP1和第二端部EP2暴露。例如，第二绝缘层INS2可以局部地设置在包括每个发光元件LD的中心区域的一个区域上。当在发光元件LD的对准完成之后在发光元件LD上形成第二绝缘层INS2时，可以防止发光元件LD从发光元件LD对准的位置偏离。
第二绝缘层INS2可以在每个像素PXL的发射区域EMA中以单独的图案形成，但是不限于此。根据实施例，可以省略第二绝缘层INS2，并且在这种情况下，第一接触电极CNE1和第二接触电极CNE2中的每个的一端可以直接位于发光元件LD的上表面上。
第二绝缘层INS2可以被构造为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2可以包括各种类型的有机/无机绝缘材料(包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和光致抗蚀剂(PR)材料)。
发光元件LD的未被第二绝缘层INS2覆盖的两个端部(即，第一端部EP1和第二端部EP2)可以分别被第一接触电极CNE1和第二接触电极CNE2覆盖。第一接触电极CNE1和第二接触电极CNE2形成为彼此间隔开。例如，相邻的第一接触电极CNE1和第二接触电极CNE2可以设置为第二绝缘层INS2置于它们之间，并且可以设置为在至少一个相邻的发光元件LD的第一端部EP1和第二端部EP2上彼此间隔开。
此外，第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2上，以覆盖第一电极ELT1和第二电极ELT2中的每个的暴露区域。例如，第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2中的每个的至少一个区域上，以与在第一堤BNK1上或第一堤BNK1周围的第一电极ELT1和第二电极ELT2中的每个直接/间接接触。因此，第一接触电极CNE1和第二接触电极CNE2可以分别电连接到第一电极ELT1和第二电极ELT2。也就是说，第一电极ELT1和第二电极ELT2中的每个可以通过第一接触电极CNE1和第二接触电极CNE2电连接到至少一个相邻的发光元件LD的第一端部EP1或第二端部EP2。
第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料构成。例如，第一接触电极CNE1和第二接触电极CNE2可以包括各种透明导电材料(包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)或氧化氟锡(FTO))中的至少一种，并且可以实现为基本透明或半透明以满足预定透射率。因此，从发光元件LD通过第一端部EP1和第二端部EP2中的每个发射的光可以透射第一接触电极CNE1和第二接触电极CNE2，并且可以发射到显示面板PNL的外部。
在实施例中，如图9中所示，第一接触电极CNE1和第二接触电极CNE2可以设置在同一层。也就是说，第一接触电极CNE1和第二接触电极CNE2可以在基底SUB的一个表面上由相同导电层形成。在这种情况下，由于第一接触电极CNE1和第二接触电极CNE2可以在同一工艺中同时形成，因此可以简化像素PXL和包括像素PXL的显示装置的制造工艺。然而，公开不限于此，并且第一接触电极CNE1和第二接触电极CNE2可以顺序地形成。例如，如图10中所示，第一接触电极CNE1和第二接触电极CNE2可以在基底SUB的一个表面上顺序地形成在不同的层上。在这种情况下，第四绝缘层INS4可以设置在第一接触电极CNE1与第二接触电极CNE2之间。当第四绝缘层INS4设置在第一接触电极CNE1与第二接触电极CNE2之间时，可以确保发光元件LD的第一端部EP1与第二端部EP2之间的电稳定性。例如，第一接触电极CNE1和第二接触电极CNE2可以通过第四绝缘层INS4稳定地分离(分开)。因此，可以有效地防止在发光元件LD的第一端部EP1与第二端部EP2之间发生短路缺陷。第四绝缘层INS4可以被构造为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第四绝缘层INS4可以包括各种类型的有机/无机绝缘材料(包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或氧化铝(AlOx))。
第三绝缘层INS3可以设置在第一接触电极CNE1和第二接触电极CNE2上。例如，第三绝缘层INS3可以覆盖第一堤BNK1、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。第三绝缘层INS3可以被构造为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第三绝缘层INS3可以包括各种类型的有机/无机绝缘材料(包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或氧化铝(AlOx))。
在实施例中，第三绝缘层INS3可以包括多层结构的薄膜封装层。例如，第三绝缘层INS3可以由包括至少两个无机绝缘层和置于至少两个无机绝缘层之间的至少一个有机绝缘层的多层结构的薄膜封装层构成。然而，公开不限于此，并且第三绝缘层INS3的材料和/或结构可以各种改变。
根据上述实施例的显示装置，在外侧对准电极ELTA与中心对准电极ELTB之间对准发光元件LD的工艺中，即使与发射区域EMA中的中心点相比在外侧点处形成相对强的电场，也可以通过将中心对准电极ELTB之间的距离形成为较窄来补偿发射区域EMA中的电场差从而形成均匀的电场。也就是说，可以改善发光元件LD的对准度和每个像素PXL的发光均匀性。
在下文中，描述另一实施例。在下面的实施例中，与先前描述的构造相同的构造由相同的附图标记指示，并且省略或者简化重复的描述。
图11是示出根据另一实施例的像素的平面图。图12是沿着图11的线III-III’截取的剖视图。
参照图11和图12，根据本实施例的显示装置与图1至图10的实施例的显示装置的不同之处在于：第一接触电极至第四接触电极CNE1、CNE2、CNE3和CNE4的宽度基本相同。
具体地，第一接触电极CNE1的在第一方向(X轴方向)上的宽度WC1、第二接触电极CNE2的在第一方向(X轴方向)上的宽度WC2、第三接触电极CNE3的在第一方向(X轴方向)上的宽度WC3和第四接触电极CNE4的在第一方向(X轴方向)上的宽度WC4可以基本相同。
此外，第一接触电极至第四接触电极CNE1、CNE2、CNE3和CNE4之间的距离可以彼此不同。例如，第一接触电极CNE1与第二接触电极CNE2之间的在第一方向(X轴方向)上的距离DC1可以比第二接触电极CNE2与第三接触电极CNE3之间的在第一方向(X轴方向)上的距离DC2大。此外，第二接触电极CNE2与第三接触电极CNE3之间的在第一方向(X轴方向)上的距离DC2可以比第三接触电极CNE3与第四接触电极CNE4之间的在第一方向(X轴方向)上的距离DC3小。此外，第一接触电极CNE1与第二接触电极CNE2之间的在第一方向(X轴方向)上的距离DC1可以与第三接触电极CNE3与第四接触电极CNE4之间的在第一方向(X轴方向)上的距离DC3基本相同。
在本实施例的情况下，接触电极CNE1、CNE2、CNE3和CNE4的宽度和距离可以形成为使得第一接触电极至第四接触电极CNE1、CNE2、CNE3和CNE4的中心线分别与第一对准电极至第四对准电极ELT1、ELT2、ELT3和ELT4的中心线重合。然而，公开不限于此，并且第一接触电极至第四接触电极CNE1、CNE2、CNE3和CNE4的宽度和距离可以根据实施例而各种改变。
图13是示出根据又一实施例的像素的平面图。图14是沿着图13的线IV-IV’截取的剖视图。
参照图13和图14，本实施例与图1至图12的实施例的不同之处在于：外侧对准电极ELTA由两个电极ELT1和ELT5构成，并且中心对准电极ELTB由三个电极ELT2、ELT3和ELT4构成。
外侧对准电极ELTA可以包括间隔开且中心对准电极ELTB置于其间的第一电极ELT1(或第一外侧对准电极)和第五电极ELT5(或第二外侧对准电极)。中心对准电极ELTB可以包括第二电极ELT2(或第一中心对准电极)、第三电极ELT3(或第二中心对准电极)和第四电极ELT4(或第三中心对准电极)。
第二电极ELT2可以设置为与第一电极ELT1相邻，第四电极ELT4可以设置为与第五电极ELT5相邻。第三电极ELT3可以设置在第二电极ELT2与第四电极ELT4之间。也就是说，第一电极至第五电极ELT1、ELT2、ELT3、ELT4和ELT5可以在发射区域EMA中沿着第一方向(X轴方向)顺序地设置为彼此间隔开。
参照图13和图14，第一电极至第五电极ELT1、ELT2、ELT3、ELT4和ELT5之间的在第一方向(X轴方向)上的距离可以彼此不同。
具体地，第一电极ELT1与第二电极ELT2之间的在第一方向(X轴方向)上的距离DA1可以不同于第二电极ELT2与第三电极ELT3之间的在第一方向(X轴方向)上的距离DB1。例如，第一电极ELT1与第二电极ELT2之间的在第一方向(X轴方向)上的距离DA1可以比第二电极ELT2与第三电极ELT3之间的在第一方向(X轴方向)上的距离DB1大。
此外，第二电极ELT2与第三电极ELT3之间的在第一方向(X轴方向)上的距离DB1可以与第三电极ELT3与第四电极ELT4之间的在第一方向(X轴方向)上的距离DB2基本相同。
此外，第三电极ELT3与第四电极ELT4之间的在第一方向(X轴方向)上的距离DB2可以不同于第四电极ELT4与第五电极ELT5之间的在第一方向(X轴方向)上的距离DA2。例如，第三电极ELT3与第四电极ELT4之间的在第一方向(X轴方向)上的距离DB2可以比第四电极ELT4与第五电极ELT5之间的在第一方向(X轴方向)上的距离DA2小。
此外，第一电极ELT1与第二电极ELT2之间的在第一方向(X轴方向)上的距离DA1可以与第四电极ELT4与第五电极ELT5之间的在第一方向(X轴方向)上的距离DA2基本相同。
此外，第一电极至第五电极ELT1、ELT2、ELT3、ELT4和ELT5的宽度可以基本相同。也就是说，第一电极ELT1的在第一方向(X轴方向)上的宽度WE1、第二电极ELT2的在第一方向(X轴方向)上的宽度WE2、第三电极ELT3的在第一方向(X轴方向)上的宽度WE3、第四电极ELT4的在第一方向(X轴方向)上的宽度WE4和第五电极ELT5的在第一方向(X轴方向)上的宽度WE5可以基本相同。然而，公开不限于此，并且第一电极至第五电极ELT1、ELT2、ELT3、ELT4和ELT5的宽度可以根据实施例而各种改变。
其中第一电极至第五电极ELT1、ELT2、ELT3、ELT4和ELT5分离(分开)的空间可以被限定为对准区域R1、R2、R3和R4。例如，第一电极ELT1与第二电极ELT2之间的分离空间可以被限定为第一对准区域R1，第二电极ELT2与第三电极ELT3之间的分离空间可以被限定为第二对准区域R2，第三电极ELT3与第四电极ELT4之间的分离空间可以被限定为第三对准区域R3，第四电极ELT4与第五电极ELT5之间的分离空间可以被限定为第四对准区域R4。多个发光元件LD可以设置在第一电极至第五电极ELT1、ELT2、ELT3、ELT4和ELT5之间(即，设置在第一对准区域至第四对准区域R1、R2、R3和R4中)。例如，发光元件LD可以包括设置在第一对准区域R1中的第一发光元件LD1、设置在第二对准区域R2中的第二发光元件LD2、设置在第三对准区域R3中的第三发光元件LD3以及设置在第四对准区域R4中的第四发光元件LD4。第一发光元件至第四发光元件LD1、LD2、LD3和LD4可以彼此串联连接和/或并联连接，以构成像素PXL的光源单元LSU。
相邻的中心对准电极ELTB之间的在第一方向(X轴方向)上的距离DB1和DB2可以不同于中心对准电极ELTB与外侧对准电极ELTA之间的在第一方向(X轴方向)上的距离DA1和DA2。例如，相邻的中心对准电极ELTB之间的在第一方向(X轴方向)上的距离DB1和DB2可以比中心对准电极ELTB与外侧对准电极ELTA之间的在第一方向(X轴方向)上的距离DA1和DA2小。在这种情况下，在外侧对准电极ELTA与中心对准电极ELTB之间对准发光元件LD的工艺中，即使与发射区域EMA中的中心点相比在外侧点处形成相对强的电场，也可以通过将中心对准电极ELTB之间的距离形成为较窄来补偿发射区域EMA中的电场差从而形成均匀的电场。因此，如上所述，可以改善发光元件LD的对准度和每个像素PXL的发光均匀性。根据实施例，相邻的中心对准电极ELTB之间的在第一方向(X轴方向)上的距离DB1和DB2可以比发光元件LD的在第一方向(X轴方向)上的长度WL小。此外，中心对准电极ELTB与外侧对准电极ELTA之间的在第一方向(X轴方向)上的距离DA1和DA2可以比发光元件LD的在第一方向(X轴方向)上的长度WL小。
根据实施例，每个像素PXL还可以包括用于将第一电极至第五电极ELT1、ELT2、ELT3、ELT4和ELT5与第一发光元件至第四发光元件LD1、LD2、LD3和LD4电连接的第一接触电极至第五接触电极CNE1、CNE2、CNE3、CNE4和CNE5。
第一接触电极CNE1可以将第一发光元件LD1的一端和第一对准电极ELT1电连接。第二接触电极CNE2可以将第一发光元件LD1的另一端和第二对准电极ELT2电连接。此外，第二接触电极CNE2可以电连接到第二发光元件LD2的一端。第三接触电极CNE3可以将第二发光元件LD2的另一端和第三对准电极ELT3电连接。此外，第三接触电极CNE3可以电连接到第三发光元件LD3的一端。第四接触电极CNE4可以将第三发光元件LD3的另一端和第四对准电极ELT4电连接。此外，第四接触电极CNE4可以电连接到第四发光元件LD4的一端。第五接触电极CNE5可以将第四发光元件LD4的另一端和第五对准电极ELT5电连接。然而，第一接触电极至第五接触电极CNE1、CNE2、CNE3、CNE4和CNE5、第一电极至第五电极ELT1、ELT2、ELT3、ELT4和ELT5以及第一发光元件至第四发光元件LD1、LD2、LD3和LD4之间的接触关系不限于图14中所示的结构，并且可以根据第一发光元件至第四发光元件LD1、LD2、LD3和LD4之间的电连接关系而各种改变。
在实施例中，第一接触电极至第五接触电极CNE1、CNE2、CNE3、CNE4和CNE5的宽度可以彼此不同。例如，第一接触电极CNE1的在第一方向(X轴方向)上的宽度WC1可以比第二接触电极CNE2的在第一方向(X轴方向)上的宽度WC2大。第二接触电极CNE2的在第一方向(X轴方向)上的宽度WC2可以比第三接触电极CNE3的在第一方向(X轴方向)上的宽度WC3大。第三接触电极CNE3的在第一方向(X轴方向)上的宽度WC3可以比第四接触电极CNE4的在第一方向(X轴方向)上的宽度WC4小。第四接触电极CNE4的在第一方向(X轴方向)上的宽度WC4可以与第二接触电极CNE2的在第一方向(X轴方向)上的宽度WC2基本相同。此外，第四接触电极CNE4的在第一方向(X轴方向)上的宽度WC4可以比第五接触电极CNE5的在第一方向(X轴方向)上的宽度WC5小。第五接触电极CNE5的在第一方向(X轴方向)上的宽度WC5可以与第一接触电极CNE1的在第一方向(X轴方向)上的宽度WC1基本相同。在这种情况下，第一接触电极至第五接触电极CNE1、CNE2、CNE3、CNE4和CNE5之间的在第一方向(X轴方向)上的距离DC可以基本相同，但是不限于此。如上所述，当接触电极CNE1、CNE2、CNE3、CNE4和CNE5以基本相同的距离间隔开并且对准电极ELTA和ELTB之间的距离形成为不同时，接触电极CNE1、CNE2、CNE3、CNE4和CNE5的中心线与对准电极ELTA和ELTB的中心线可以不重合。然而，公开不限于此，并且第一接触电极至第五接触电极CNE1、CNE2、CNE3、CNE4和CNE5的宽度和距离可以根据实施例而各种改变。
图15是示出根据又一实施例的像素的平面图。图16是沿着图15的线V-V’截取的剖视图。
参照图15和图16，根据本实施例的显示装置与图13和图14的实施例的不同之处在于：第一接触电极至第五接触电极CNE1、CNE2、CNE3、CNE4和CNE5的宽度基本相同。
具体地，第一接触电极CNE1的在第一方向(X轴方向)上的宽度WC1、第二接触电极CNE2的在第一方向(X轴方向)上的宽度WC2、第三接触电极CNE3的在第一方向(X轴方向)上的宽度WC3、第四接触电极CNE4的在第一方向(X轴方向)上的宽度WC4和第五接触电极CNE5的在第一方向(X轴方向)上的宽度WC5可以基本相同。
此外，第一接触电极至第五接触电极CNE1、CNE2、CNE3、CNE4和CNE5之间的距离可以彼此不同。例如，第一接触电极CNE1与第二接触电极CNE2之间的在第一方向(X轴方向)上的距离DC1可以比第二接触电极CNE2与第三接触电极CNE3之间的在第一方向(X轴方向)上的距离DC2大。此外，第二接触电极CNE2与第三接触电极CNE3之间的在第一方向(X轴方向)上的距离DC2可以与第三接触电极CNE3与第四接触电极CNE4之间的在第一方向(X轴方向)上的距离DC3基本相同。此外，第三接触电极CNE3与第四接触电极CNE4之间的在第一方向(X轴方向)上的距离DC3可以比第四接触电极CNE4与第五接触电极CNE5之间的在第一方向(X轴方向)上的距离DC4小。此外，第四接触电极CNE4与第五接触电极CNE5之间的在第一方向(X轴方向)上的距离DC4可以与第一接触电极CNE1与第二接触电极CNE2之间的在第一方向(X轴方向)上的距离DC1基本相同。
在本实施例的情况下，接触电极CNE1、CNE2、CNE3、CNE4和CNE5的宽度和距离可以形成为使得第一接触电极至第五接触电极CNE1、CNE2、CNE3、CNE4和CNE5的中心线分别与第一对准电极至第五对准电极ELT1、ELT2、ELT3、ELT4和ELT5的中心线重合。然而，公开不限于此，并且第一接触电极至第五接触电极CNE1、CNE2、CNE3、CNE4和CNE5的宽度和距离可以根据实施例而各种改变。
本领域技术人员可以理解的是，在不脱离上述基本特征的情况下，可以以修改的形式实现公开。因此，所公开的方法应从描述的观点而不是限制的观点来考虑。公开的范围在权利要求中示出而不是在以上描述中示出，并且范围内的所有差异将被解释为包括在公开中。

Claims (28)

1.一种显示装置，在所述显示装置中，
多个像素中的每个像素包括对准电极和设置在所述对准电极之间的发光元件，
所述对准电极包括外侧对准电极和设置在所述外侧对准电极之间的中心对准电极，并且
所述中心对准电极之间的距离不同于所述中心对准电极与所述外侧对准电极之间的距离。
2.根据权利要求1所述的显示装置，其中，所述中心对准电极之间的距离比所述对准电极与所述外侧对准电极之间的距离小。
3.根据权利要求1所述的显示装置，其中，所述外侧对准电极包括第一外侧对准电极和第二外侧对准电极，所述第一外侧对准电极和所述第二外侧对准电极彼此间隔开且所述中心对准电极在所述第一外侧对准电极与所述第二外侧对准电极之间，并且
所述中心对准电极包括与所述第一外侧对准电极相邻的第一中心对准电极和与所述第二外侧对准电极相邻的第二中心对准电极。
4.根据权利要求3所述的显示装置，其中，所述第一外侧对准电极和所述第一中心对准电极之间的距离与所述第二外侧对准电极和所述第二中心对准电极之间的距离基本相同。
5.根据权利要求3所述的显示装置，其中，所述第一中心对准电极与所述第一外侧对准电极之间的距离比所述第一中心对准电极与所述第二中心对准之间的距离大。
6.根据权利要求3所述的显示装置，其中，所述第二中心对准电极与所述第二外侧对准电极之间的距离比所述第二中心对准电极与所述第一中心对准之间的距离大。
7.根据权利要求3所述的显示装置，所述显示装置还包括：
堤，分隔所述多个像素的发射区域。
8.根据权利要求7所述的显示装置，其中，所述第一外侧对准电极设置在所述堤与所述第一中心对准电极之间。
9.根据权利要求7所述的显示装置，其中，所述第二外侧对准电极设置在所述堤与所述第二中心对准电极之间。
10.根据权利要求1所述的显示装置，所述显示装置还包括：
接触电极，将所述对准电极和所述发光元件电连接。
11.根据权利要求1所述的显示装置，其中，所述外侧对准电极包括第一外侧对准电极和第二外侧对准电极，所述第一外侧对准电极和所述第二外侧对准电极彼此间隔开且所述中心对准电极在所述第一外侧对准电极与所述第二外侧对准电极之间，并且
所述中心对准电极包括与所述第一外侧对准电极相邻的第一中心对准电极、与所述第二外侧对准电极相邻的第二中心对准电极以及设置在所述第一中心对准电极与所述第二中心对准电极之间的第三中心对准电极。
12.根据权利要求11所述的显示装置，其中，所述第一外侧对准电极和所述第一中心对准电极之间的距离与所述第二外侧对准电极和所述第三中心对准电极之间的距离基本相同。
13.根据权利要求11所述的显示装置，其中，所述第一外侧对准电极与所述第一中心对准电极之间的距离比所述第一中心对准电极与所述第二中心对准之间的距离大。
14.根据权利要求13所述的显示装置，其中，所述第一中心对准电极和所述第二中心对准电极之间的距离与所述第二中心对准电极和所述第三中心对准之间的距离基本相同。
15.一种显示装置，在所述显示装置中，
多个像素中的每个像素包括：
第一对准电极、第二对准电极、第三对准电极和第四对准电极，顺序地设置在第一方向上；以及
发光元件，设置在所述第一对准电极至所述第四对准电极之间，并且
所述第一对准电极与所述第二对准电极之间的距离不同于所述第二对准电极与所述第三对准电极之间的距离。
16.根据权利要求15所述的显示装置，其中，所述第二对准电极与所述第三对准电极之间的距离不同于所述第三对准电极与所述第四对准电极之间的距离。
17.根据权利要求15所述的显示装置，其中，所述第一对准电极与所述第二对准电极之间的距离比所述第二对准电极与所述第三对准电极之间的距离大。
18.根据权利要求15所述的显示装置，其中，所述第三对准电极与所述第四对准电极之间的距离比所述第二对准电极与所述第三对准电极之间的距离大。
19.根据权利要求15所述的显示装置，其中，所述第一对准电极和所述第二对准电极之间的距离与所述第三对准电极和所述第四对准电极之间的距离基本相同。
20.根据权利要求15所述的显示装置，所述显示装置还包括：
堤，分隔所述多个像素的发射区域。
21.根据权利要求20所述的显示装置，其中，所述第一对准电极设置在所述堤与所述第二对准电极之间。
22.根据权利要求20所述的显示装置，其中，所述第四对准电极设置在所述堤与所述第三对准电极之间。
23.根据权利要求15所述的显示装置，其中，所述发光元件包括：
第一发光元件，设置在所述第一对准电极与所述第二对准电极之间；
第二发光元件，设置在所述第二对准电极与所述第三对准电极之间；以及
第三发光元件，设置在所述第三对准电极与所述第四对准电极之间。
24.根据权利要求23所述的显示装置，所述显示装置还包括：
第一接触电极，将所述第一发光元件的一端和所述第一对准电极电连接；以及
第二接触电极，将所述第一发光元件的另一端和所述第二对准电极电连接。
25.根据权利要求15所述的显示装置，所述显示装置还包括：
第一接触电极，与所述第一对准电极叠置；
第二接触电极，与所述第二对准电极叠置；以及
第三接触电极，与所述第三对准电极叠置，
其中，所述第一接触电极的宽度比所述第二接触电极的宽度大。
26.根据权利要求25所述的显示装置，其中，所述第一接触电极和所述第二接触电极之间的距离与所述第二接触电极和所述第三接触电极之间的距离基本相同。
27.根据权利要求15所述的显示装置，所述显示装置还包括：
第一接触电极，与所述第一对准电极叠置；
第二接触电极，与所述第二对准电极叠置；以及
第三接触电极，与所述第三对准电极叠置，
其中，所述第一接触电极的宽度与所述第二接触电极的宽度基本相同。
28.根据权利要求27所述的显示装置，其中，所述第一接触电极与所述第二接触电极之间的距离比所述第二接触电极与所述第三接触电极之间的距离大。
CN202180063848.7A 2020-09-17 2021-08-17 显示装置 Pending CN116210083A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0120068 2020-09-17
KR1020200120068A KR20220037553A (ko) 2020-09-17 2020-09-17 표시 장치
PCT/KR2021/010903 WO2022059932A1 (ko) 2020-09-17 2021-08-17 표시 장치

Publications (1)

Publication Number Publication Date
CN116210083A true CN116210083A (zh) 2023-06-02

Family

ID=80627148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180063848.7A Pending CN116210083A (zh) 2020-09-17 2021-08-17 显示装置

Country Status (4)

Country Link
US (1) US11984548B2 (zh)
KR (1) KR20220037553A (zh)
CN (1) CN116210083A (zh)
WO (1) WO2022059932A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR101672781B1 (ko) 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
WO2016084671A1 (ja) 2014-11-26 2016-06-02 シャープ株式会社 表示装置および表示装置の製造方法
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102145193B1 (ko) 2018-04-19 2020-08-28 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US10707377B2 (en) 2018-04-19 2020-07-07 Lg Electronics Inc. Display device using semiconductor light emitting device and method for manufacturing the same
US10991865B2 (en) 2018-12-20 2021-04-27 Samsung Display Co., Ltd. Display device
KR102695054B1 (ko) 2019-01-07 2024-08-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200088962A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치
KR102622348B1 (ko) 2019-02-11 2024-01-10 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
WO2022059932A1 (ko) 2022-03-24
KR20220037553A (ko) 2022-03-25
US11984548B2 (en) 2024-05-14
US20220085260A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US20220375990A1 (en) Display device, and method for producing same
US20220231080A1 (en) Display device and manufacturing method thereof
US20220352244A1 (en) Display device, and method for manufacturing same
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
US12021174B2 (en) Display device
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
CN116075935A (zh) 像素和包括该像素的显示装置
US20220238559A1 (en) Display device
CN115803899A (zh) 显示装置及其制造方法
CN116964744A (zh) 显示装置
CN116325160A (zh) 显示装置及其制造方法
CN114156310A (zh) 显示装置
CN116210083A (zh) 显示装置
CN113707689A (zh) 像素和具有该像素的显示装置
CN221352786U (zh) 显示装置
US11967590B2 (en) Display device
US20230008145A1 (en) Display device and method of manufacturing the same
US20220392948A1 (en) Display device and method of manufacturing the same
US20240038785A1 (en) Display device
US20220084998A1 (en) Display device and method of manufacturing the same
KR20220046740A (ko) 표시 장치
CN115867068A (zh) 显示装置
CN116615802A (zh) 像素和包括该像素的显示装置
CN115606012A (zh) 显示装置
CN116581138A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination