CN116325160A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN116325160A
CN116325160A CN202180070633.8A CN202180070633A CN116325160A CN 116325160 A CN116325160 A CN 116325160A CN 202180070633 A CN202180070633 A CN 202180070633A CN 116325160 A CN116325160 A CN 116325160A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180070633.8A
Other languages
English (en)
Inventor
金�显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116325160A publication Critical patent/CN116325160A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置及其制造方法。显示装置包括：基底，包括多个像素；第一电极和第二电极，布置在基底上并彼此间隔开；倾斜图案，布置在第一电极和第二电极上，并且限定空间；以及第一发光元件，在空间中布置在第一电极与第二电极之间。

Description

显示装置及其制造方法
技术领域
本发明涉及一种显示装置及其制造方法。
背景技术
近年来，随着对信息显示的兴趣的增加，对显示装置的研究和开发不断进行。
发明内容
技术问题
本发明的目的是为了提供一种显示装置和制造该显示装置的方法，该显示装置可以改善正面发射的效率并降低制造成本。
本发明的目的不限于上述目的，并且本领域技术人员可以从以下描述中清楚地理解未提及的其他技术主题。
技术方案
为了实现本发明的目的，根据本发明的实施例的显示装置可以包括：基底，包括多个像素；第一电极和第二电极，设置在基底上并彼此间隔开；倾斜图案，设置在第一电极和第二电极上，并且倾斜图案形成空间；以及第一发光元件，在由倾斜图案形成的空间的内部设置在第一电极与第二电极之间。
由倾斜图案形成的空间可以位于第一电极与第二电极之间。
倾斜图案可以包括无机绝缘材料。
倾斜图案可以包括具有不同折射率的多个第一层和多个第二层，并且多个第一层和多个第二层可以交替堆叠。
倾斜图案可以包括与第一发光元件至少部分地叠置的开口。
倾斜图案可以包括设置在第一电极上的第一倾斜图案以及设置在第二电极上的第二倾斜图案。
第一倾斜图案的倾斜角可以与第二倾斜图案的倾斜角基本上相同。
显示装置还可以包括：第一接触电极，将第一发光元件的一端和第一电极电连接；以及第二接触电极，将第一发光元件的另一端和第二电极电连接。第一接触电极和第二接触电极可以设置在由倾斜图案形成的空间的内部。
第一接触电极和第二接触电极可以设置在同一层。
显示装置还可以包括第一绝缘层，第一绝缘层设置在第一接触电极与第二接触电极之间。
显示装置还可以包括第二绝缘层，第二绝缘层在由倾斜图案形成的空间的内部与倾斜图案叠置。
显示装置还可以包括第二发光元件，第二发光元件在由倾斜图案形成的空间的外部设置在倾斜图案上。
为了实现本发明的目的，根据本发明的实施例的制造显示装置的方法可以包括以下步骤：在包括多个像素的基底上设置钝化层和堤图案；在钝化层上设置第一电极和第二电极；在堤图案上设置包括开口的倾斜图案；去除堤图案以形成空间；以及通过倾斜图案的开口将发光元件设置到空间中。
设置钝化层和堤图案的步骤可以包括：在基底上形成有机层；以及通过将有机层图案化同时形成钝化层和堤图案。
设置倾斜图案的步骤可以包括：在堤图案上交替堆叠具有不同折射率的多个第一层和多个第二层；以及通过将多个第一层和多个第二层图案化来形成倾斜图案的使堤图案暴露的开口。
去除堤图案的步骤可以包括：通过倾斜图案的开口蚀刻堤图案。
设置发光元件的步骤可以包括：通过开口将墨供应到空间中，所述墨包括发光元件。
该方法还可以包括以下步骤：设置第一接触电极，第一接触电极在空间中将发光元件的一端和第一电极电连接；以及设置第二接触电极，第二接触电极在空间中将发光元件的另一端和第二电极电连接。
该方法还可以包括在倾斜图案上设置绝缘层的步骤。
绝缘层可以在空间内部与发光元件叠置。
其他实施例的详细构造包括在具体实施方式和附图中。
有益效果
根据本发明的实施例，在将发光元件供应到每个像素的工艺中，发光元件可以容纳在由倾斜图案限定的空间中。也就是说，发光元件可以选择性地供应到空间中。因此，可以使材料的损失最小化并且可以降低制造成本。
另外，从发光元件发射的光可以被倾斜图案全反射，并且可以在显示面板的正面方向上发射。从而，可以改善显示装置的正面发射效率。
根据本发明的实施例的效果不受上面公开的内容限制，更多的各种效果包括在本公开中。
附图说明
图1和图2是示出根据实施例的发光元件的透视图和剖视图。
图3是示出根据实施例的显示装置的平面图。
图4至图6是示出根据实施例的像素的电路图。
图7和图8是示出根据实施例的像素的平面图。
图9和图10是沿着图7的线A-A’截取的剖视图。
图11是示出根据实施例的倾斜图案的剖视图。
图12是示出根据另一实施例的像素的剖视图。
图13是示出根据又一实施例的像素的剖视图。
图14是示出根据又一实施例的像素的剖视图。
图15是示出根据又一实施例的像素的剖视图。
图16至图23是示出根据实施例的制造显示装置的方法的工艺步骤的剖视图。
具体实施方式
通过下面参照附图描述的示例性实施例，将更清楚地理解本发明的优点和特征以及用于实现本发明的方法。然而，本发明不限于以下示例性实施例，而是可以以各种不同的形式实现。提供示例性实施例仅是为了完成本发明的公开，并且完全告知本发明所属领域的普通技术人员本发明的范围。本发明仅由所附权利要求的范围限定。
公开中使用的术语用于描述示例性实施例，并不旨在限制本发明。在公开中，除非上下文另外清楚地指出，否则单数形式也旨在包括复数形式。如公开中所使用的，术语“包括”和/或“包含”不排除一个或更多个其他组件、步骤、操作和/或元件存在于或添加到提及的组件、步骤、操作和/或元件。
此外，术语“连接”不仅可以包括电连接还可以包括物理连接，可以包括直接连接以及通过其他组件的间接连接，或者可以包括一体连接或非一体连接。
短语“元件或层设置在另一元件或另一层上”可以指所述元件可以直接设置在另一元件上和/或所述元件可以经由另一元件或另一层间接设置在另一元件上。贯穿公开，同样的附图标记通常指代同样的元件。
尽管这里可以使用术语第一、第二等来描述各种组件，但这些组件不应受这些术语限制。这些术语仅用于将一个组件与另一组件区分开。因此，在本发明的技术精神内，下面讨论的第一组件可以是第二组件。
在下文中，将参照附图更详细地描述本发明的示例性实施例。
图1和图2是示出根据实施例的发光元件的透视图和剖视图。图1和图2示出了柱形状发光元件LD，但发光元件LD的类型和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13和插置在第一半导体层11与第二半导体层13之间的活性层12。例如，当发光元件LD延伸所沿的方向被称为长度L方向时，发光元件LD可以包括沿着长度L方向顺序地堆叠的第一半导体层11、活性层12和第二半导体层13。
发光元件LD可以以沿着一个方向延伸的柱形状设置。发光元件LD可以具有第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端EP1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端EP2处。
根据实施例，发光元件LD可以是通过蚀刻方法等制造成柱形状的发光元件。在本公开中，柱形状可以包括在长度L方向上长(即，长宽比大于1)的杆状形状或棒状形状(诸如圆柱或多边形柱)，并且剖面的形状没有具体限制。例如，发光元件LD的长度L可以大于直径D(或剖面的宽度)。
发光元件LD可以具有小到纳米级至微米级的尺寸。例如，发光元件LD可以具有在纳米级范围至微米级范围内的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此。发光元件LD的尺寸可以根据使用包括发光元件LD作为光源的发光装置的各种装置(例如，显示装置等)的设计条件而不同地改变。
第一半导体层11可以是第一导电型的半导体层。例如，第一半导体层11可以包括N型半导体层。例如，第一半导体层11可以包括包含InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任一种并掺杂有第一导电型掺杂剂(诸如Si、Ge、Sn等)的N型半导体层。然而，构成第一半导体层11的材料不限于此，并且第一半导体层11可以由各种其他材料形成。
活性层12可以设置在第一半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。活性层12的位置可以根据发光元件LD的类型而不同地改变。
掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12上和/或下面。例如，包覆层可以由AlGaN层或InAlGaN层形成。根据实施例，可以使用诸如AlGaN、InAlGaN等的材料来形成活性层12，并且各种其他材料可以构成活性层12。
第二半导体层13可以设置在活性层12上，并且可以包括与第一半导体层11不同类型的半导体层。例如，第二半导体层13可以包括P型半导体层。例如，第二半导体层13可以包括包含InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种并掺杂有诸如Mg等的第二导电型掺杂剂的P型半导体层。然而，构成第二半导体层13的材料不限于此，并且各种其他材料可以构成第二半导体层13。
当将大于或等于阈值电压的电压施加到发光元件LD的两端时，电子-空穴对在活性层12中结合以使发光元件LD发光。通过使用该原理控制从发光元件LD发射的光，发光元件LD可以用作用于包括显示装置的像素的各种发光器件的光源。
发光元件LD还可以包括设置在表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上以至少围绕活性层12的外周表面。此外，绝缘膜INF还可以围绕第一半导体层11和第二半导体层13的一些区域。
根据实施例，绝缘膜INF可以使发光元件LD的具有不同极性的两端暴露。例如，绝缘膜INF可以使第一半导体层11和第二半导体层13中的每个的定位在发光元件LD的第一端EP1和第二端EP2处的一端部暴露。在另一实施例中，绝缘膜INF可以使第一半导体层11和第二半导体层13的与发光元件LD的具有不同极性的第一端EP1和第二端EP2相邻的侧部暴露。
根据实施例，绝缘膜INF可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)之中的至少一种绝缘材料，并且可以由单层或多层构成。例如，绝缘膜INF可以由氧化铝(AlOx)和氧化硅(SiOx)构成的双层形成，但本发明不限于此。根据实施例，可以省略绝缘膜INF。
当设置绝缘膜INF以覆盖发光元件LD的表面(具体地，活性层12的外表面)时，可以防止活性层12与第一像素电极或第二像素电极(这将稍后描述)的短路。因此，可以确保发光元件LD的电稳定性。
另外，当绝缘膜INF设置在发光元件LD的表面上时，发光元件LD的表面缺陷被最小化，从而改善了寿命和效率。另外，即使当多个发光元件LD彼此相邻地设置时，可以防止发光元件LD之间的不期望的短路。
在实施例中，除了第一半导体层11、活性层12、第二半导体层13和/或围绕第一半导体层11、活性层12、第二半导体层13的绝缘膜INF之外，发光元件LD还可以包括附加组件。例如，发光元件LD还可以包括设置在第一半导体层11、活性层12和/或第二半导体层13的一侧上的至少一个磷光体层、活性层、半导体层和/或电极层。例如，发光元件LD还可以包括设置在第二半导体层13上的电极层。电极层可以包括金属或金属氧化物。例如，作为电极层，可以单独或组合使用ITO、IZO、ITZO、Cr、Ti、Al、Au、Ni、其氧化物或其合金。根据实施例，电极层可以进一步设置在第一半导体层11上。
同时，尽管图1和图2示出了柱形状的发光元件LD作为示例，但发光元件LD的类型、结构和/或形状可以不同地改变。例如，发光元件LD可以形成为具有多边形锥体形状的核-壳结构。
包括上述发光元件LD的发光器件可以用于需要光源的各种类型的装置(包括显示装置)。例如，多个发光元件LD可以设置在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD应用到的领域可以不限于上述示例。例如，发光元件LD可以用于需要光源的其他类型的装置，诸如照明装置。
图3是示出根据实施例的显示装置的平面图。
作为其中图1和图2的实施例中描述的发光元件LD可以用作光源的电子装置的示例，图3示出了显示装置，具体是设置在显示装置中的显示面板PNL。
显示面板PNL的每个像素单元PXU和构成像素单元PXU的每个像素可以包括至少一个发光元件LD。为方便起见，在图3中，示意性地示出了主要表现显示区域DA的显示面板PNL的结构。然而，根据实施例，未示出的至少一个驱动电路单元(例如，扫描驱动器和数据驱动器中的至少一个)、布线和/或垫(pad，或称为“焊垫”或“焊盘”)可以进一步设置在显示面板PNL上。
参照图3，显示面板PNL可以包括基底SUB和设置在基底SUB上的像素单元PXU。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。在下文中，当提及第一像素PXL1、第二像素PXL2和第三像素PXL3之中的至少一个像素时，或者当提及两种或更多种类型的像素时，可以使用“像素PXL”。
基底SUB可以构成显示面板PNL的基体构件，并且可以是刚性基底(或膜)或柔性基底(或膜)。例如，基底SUB可以是由玻璃或钢化玻璃制成的刚性基底、由塑料或金属制成的柔性基底(或薄膜)或至少一个绝缘层。基底SUB的材料和/或物理性质没有具体限制。
在实施例中，基底SUB可以是基本上透明的。这里，“基本上透明”可以意为光可以超过预定透射率地透射过。在另一实施例中，基底SUB可以是半透明的或不透明的。另外，根据实施例，基底SUB可以包括反射材料。
显示面板PNL和用于形成显示面板PNL的基底SUB可以包括用于显示图像的显示区域DA和排除显示区域DA的非显示区域NDA。
像素PXL可以设置在显示区域DA中。连接到显示区域DA的像素PXL的各种布线、垫和/或内置电路单元可以设置在非显示区域NDA中。像素PXL可以根据stripe(条状)布置结构、PENTILETM布置结构等规则地布置。然而，像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方式布置在显示区域DA中。
根据实施例，发射不同颜色的光的两种或更多种类型的像素PXL可以设置在显示区域DA中。例如，发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2和发射第三颜色的光的第三像素PXL3可以布置在显示区域DA中。彼此相邻布置的至少一个第一像素PXL1、第二像素PXL2和第三像素PXL3可以构成能够发射各种颜色的光的一个像素单元PXU。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以是各自发射预定颜色的光的子像素。根据实施例，第一像素PXL1可以是发射红光的红色像素，第二像素PXL2可以是发射绿光的绿色像素，第三像素PXL3可以是发射蓝光的蓝色像素。然而，本发明不限于此。
在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别包括第一颜色的发光元件、第二颜色的发光元件和第三颜色的发光元件作为光源，并且可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有发射相同颜色的光的发光元件，并且还可以包括分别设置在发光元件上的不同颜色的颜色转换层和/或滤色器以发射第一颜色的光、第二颜色的光和第三颜色的光。然而，构成每个像素单元PXU的像素PXL的颜色、类型和/或数量没有具体限制。也就是说，由每个像素PXL发射的光的颜色可以不同地改变。
每个像素PXL可以包括由预定控制信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，光源可以包括根据图1和图2的实施例中的任一个实施例的至少一个发光元件LD，例如，具有小到纳米级至微米级的尺寸的柱形状的超小发光元件LD。然而，本发明不限于此，并且可以使用各种类型的发光元件LD作为像素PXL的光源。
图4至图6是示出根据实施例的像素的电路图。
例如，图4至图6示出了可应用于有源显示装置的像素PXL的实施例。然而，像素PXL和显示装置的类型不限于此。
根据实施例，图4至图6中所示的像素PXL可以是包括在图3的显示面板PNL中的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任一个。第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有彼此基本上相同或相似的结构。
参照图4，像素PXL可以包括用于产生具有与数据信号对应的亮度的光的光源单元LSU以及用于驱动光源单元LSU的像素电路PXC。
光源单元LSU可以包括连接在第一电源VDD与第二电源VSS之间的至少一个发光元件LD。例如，光源单元LSU可以包括：第一电极ELT1(称为第一像素电极或第一对准电极)，经由像素电路PXC和第一电源线PL1连接到第一电源VDD；第二电极ELT2(称为第二像素电极或第二对准电极)，通过第二电源线PL2连接到第二电源VSS；以及多个发光元件LD，在第一电极ELT1与第二电极ELT2之间沿相同方向连接。在实施例中，第一电极ELT1可以是阳极电极，第二电极ELT2可以是阴极电极。
发光元件LD中的每个可以包括：第一端(例如，P型端)，通过第一电极ELT1和/或像素电路PXC连接到第一电源VDD；以及第二端(例如，N型端)，通过第二电极ELT2连接到第二电源VSS。也就是说，发光元件LD可以在第一电极ELT1与第二电极ELT2之间在正向方向上并联连接。在第一电源VDD与第二电源VSS之间在正向方向上连接的每个发光元件LD可以构成各个有效光源，并且这些有效光源可以被聚集以形成像素PXL的光源单元LSU。
第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD发光。作为示例，第一电源VDD可以设定为高电位电源，第二电源VSS可以设定为低电位电源。在这种情况下，第一电源VDD与第二电源VSS之间的电势差可以设定为大于或等于发光元件LD的在像素PXL的发射时段期间的阈值电压。
构成每个光源单元LSU的发光元件LD的一端(例如，P型端)可以通过光源单元LSU的一个电极(例如，每个像素PXL的第一电极ELT1)共同地连接到像素电路PXC，并且可以通过像素电路PXC和第一电源线PL1连接到第一电源VDD。发光元件LD的另一端(例如，N型端)可以通过光源单元LSU的另一电极(例如，每个像素PXL的第二电极ELT2)和第二电源线PL2共同地连接到第二电源VSS。
发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向光源单元LSU供应与将要在对应的帧中表达的灰度值对应的驱动电流。供应到光源单元LSU的驱动电流可以分流并流到在正向方向上连接的发光元件LD。因此，每个发光元件LD发射具有与流过它的电流对应的亮度的光，并且光源单元LSU可以发射具有与驱动电流对应的亮度的光。
像素电路PXC可以连接在第一电源VDD与第一电极ELT1之间。像素电路PXC可以连接到对应的像素PXL的扫描线Si和数据线Dj。例如，当像素PXL设置在显示区域DA的第i水平线(行)和第j竖直线(列)上时，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj，其中，i和j可以是自然数。
根据实施例，像素电路PXC可以包括多个晶体管和至少一个电容器。例如，像素电路PXC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。
第一晶体管T1可以连接在第一电源VDD与光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可以连接到第一电极ELT1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制供应到光源单元LSU的驱动电流。也就是说，第一晶体管T1可以是控制像素PXL的驱动电流的驱动晶体管。
第二晶体管T2可以连接在数据线Dj与第一节点N1之间。例如，第二晶体管T2的第一电极(例如，源电极)可以连接到数据线Dj，并且第二晶体管T2的第二电极(例如，漏电极)可以连接到第一节点N1。第二晶体管T2的栅电极可以连接到扫描线Si。当从扫描线Si供应栅极导通电压(例如，低电平电压)的扫描信号SSi时，第二晶体管T2可以导通，以将数据线Dj和第一节点N1电连接。
可以向数据线Dj供应对应的帧的数据信号DSj达每个帧周期。数据信号DSj可以通过在供应栅极导通电压的扫描信号SSi的时段期间导通的第二晶体管T2发送到第一节点N1。也就是说，第二晶体管T2可以是用于将每个数据信号DSj发送到像素PXL中的开关晶体管。
存储电容器Cst的一个电极可以连接到第一电源VDD，并且另一电极可以连接到第一节点N1。存储电容器Cst可以在每个帧周期期间充入与供应到第一节点N1的数据信号DSj对应的电压。
同时，在图4中，包括在像素电路PXC中的所有晶体管(例如，第一晶体管T1和第二晶体管T2)被示出为P型晶体管。然而，本发明不限于此。第一晶体管T1和第二晶体管T2中的至少一者可以改变为N型晶体管。另外，像素电路PXC可以利用各种结构和/或驱动方式的像素电路来构造。
参照图5，像素电路PXC还可以连接到感测控制线SCLi和感测线SLj。作为示例，设置在显示区域DA的第i水平线(行)和第j竖直线(列)上的像素PXL的像素电路PXC可以连接到显示区域DA的第i感测控制线SCLi和第j感测线SLj。像素电路PXC还可以包括第三晶体管T3。可选择地，在另一实施例中，可以省略感测线SLj，并且可以通过对应的像素PXL(或相邻的像素)的数据线Dj检测感测信号SENj来检测像素PXL的特性。
第三晶体管T3可以连接在第一晶体管T1与感测线SLj之间。例如，第三晶体管T3的一个电极可以连接到第一晶体管T1的与第一电极ELT1连接的一个电极(例如，源电极)，第三晶体管T3的另一电极可以连接到感测线SLj。同时，当省略感测线SLj时，第三晶体管T3的另一电极可以连接到数据线Dj。
第三晶体管T3的栅电极可以连接到感测控制线SCLi。当省略感测控制线SCLi时，第三晶体管T3的栅电极可以连接到扫描线Si。第三晶体管T3可以在预定的感测时段期间通过供应到感测控制线SCLi的栅极导通电压(例如，高电平电压)的感测控制信号SCSi而导通，以将感测线SLj和第一晶体管T1电连接。
根据实施例，感测时段可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性(例如，第一晶体管T1的阈值电压等)的时段。在感测时段期间，可以通过经由数据线Dj和第二晶体管T2将能够使第一晶体管T1导通的预定参考电压供应到第一节点N1或者通过将每个像素PXL连接到电流源等来使第一晶体管T1导通。另外，当将栅极导通电压的感测控制信号SCSi供应到第三晶体管T3时，第三晶体管T3可以导通，并且第一晶体管T1可以连接到感测线SLj。此后，可以通过感测线SLj获得感测信号SENj，并且可以使用感测信号SENj检测包括第一晶体管T1的阈值电压等的每个像素PXL的特性。可以使用关于每个像素PXL的特性的信息来转换图像数据，使得可以补偿设置在显示区域DA中的像素PXL之间的特性的偏差。
同时，在图5中，示出了第一晶体管T1、第二晶体管T2和第三晶体管T3都是N型晶体管的实施例，但本发明不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一者可以改变为P型晶体管。
另外，在图4和图5中，示出了构成每个光源单元LSU的所有有效光源(即，发光元件LD)并联连接的实施例，但本发明不限于此。例如，如图6中所示，每个像素PXL的光源单元LSU可以被构造为包括至少两个串联结构。在描述图6的实施例时，将省略与图4和图5的实施例的构造(例如，像素电路PXC)类似或相同的构造的详细描述。
参照图6，光源单元LSU可以包括彼此串联连接的至少两个发光元件。作为示例，光源单元LSU可以包括在第一电源VDD与第二电源VSS之间在正向方向上连接的第一发光元件LDa、第二发光元件LDb和第三发光元件LDc。第一发光元件LDa、第二发光元件LDb和第三发光元件LDc可以构成各个有效光源。
在下文中，当提及第一发光元件LDa、第二发光元件LDb和第三发光元件LDc之中的特定发光元件时，对应的发光元件可以被称为“第一发光元件LDa”、“第二发光元件LDb”或“第三发光元件LDc”。另外，当提及第一发光元件LDa、第二发光元件LDb和第三发光元件LDc中的至少一个时，或者当提及所有的第一发光元件LDa、第二发光元件LDb和第三发光元件LDc时，可以使用“发光元件LD”。
第一发光元件LDa的第一端(例如，P型端)可以经由光源单元LSU的第一电极ELT1(即，第一像素电极)等连接到第一电源VDD。另外，第一发光元件LDa的第二端(例如，N型端)可以通过第一中间电极IET1连接到第二发光元件LDb的第一端(例如，P型端)。
第二发光元件LDb的第一端可以连接到第一发光元件LDa的第二端。另外，第二发光元件LDb的第二端(例如，N型端)可以通过第二中间电极IET2连接到第三发光元件LDc的第一端(例如，P型端)。
第三发光元件LDc的第一端可以连接到第二发光元件LDb的第二端。另外，第三发光元件LDc的第二端(例如，N型端)可以经由光源单元LSU的第二电极ELT2(即，第二像素电极)等连接到第二电源VSS。如上所述，第一发光元件LDa、第二发光元件LDb和第三发光元件LDc可以顺序地串联连接在光源单元LSU的第一电极ELT1与第二电极ELT2之间。
同时，在图6中，示出了发光元件LD以三级的串联结构连接的实施例，但本发明不限于此。两个发光元件LD可以以两级的串联结构连接，或者四个或更多个发光元件LD可以以四级或更多级的串联结构连接。
假设使用具有相同条件(例如，相同尺寸和/或数量)的发光元件LD表达相同的亮度，与具有发光元件LD并联连接的结构的光源单元LSU相比，在具有发光元件LD串联连接的结构的光源单元LSU中，施加在第一电极ELT1与第二电极ELT2之间的电压可能增加，但流过光源单元LSU的驱动电流的大小可能减小。因此，当通过应用串联结构来构造每个像素PXL的光源单元LSU时，可以减小流过显示面板PNL的面板电流。
如在上述实施例中，每个光源单元LSU可以包括多个发光元件LD，多个发光元件LD在第一电源VDD和第二电源VSS之间在正向方向上连接并且构成各个有效光源。另外，发光元件LD之间的连接结构可以根据实施例而不同地改变。例如，发光元件LD可以彼此串联或并联连接，或者可以以串联和并联的混合结构连接。
同时，在图6中，包括在像素电路PXC中的第一晶体管T1和第二晶体管T2被示出为P型晶体管，但本发明不限于此。例如，第一晶体管T1和第二晶体管T2中的至少一者可以改变为N型晶体管。也就是说，像素电路PXC可以利用各种结构和/或驱动方式的像素电路来构造。
图7和图8是示出根据实施例的像素的平面图。图9和图10是沿着图7的线A-A’截取的剖视图。
参照图7和图8，像素PXL中的每个可以包括第一电极ELT1和第二电极ELT2、发光元件LD以及分别将第一电极ELT1和第二电极ELT2与发光元件LD电连接的第一接触电极CNE1和第二接触电极CNE2。此外，像素PXL中的每个可以包括形成或限定预定的空间SP的倾斜图案IP，并且发光元件LD可以在空间SP中设置在第一电极ELT1与第二电极ELT2之间。
第一电极ELT1和第二电极ELT2可以在第一方向(X轴方向)上彼此间隔开预定间隔，并且可以在第二方向(Y轴方向)上延伸。空间SP可以位于第一电极ELT1与第二电极ELT2之间。
空间SP可以在平面上具有多边形形状或圆形形状。例如，如图7中所示，空间SP可以呈具有在第一方向(X轴方向)上延伸的短边和在第二方向(Y轴方向)上延伸的长边的正方形形状。在这种情况下，第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2的与空间SP相邻的边缘可以遵循空间SP的平面形状。因此，第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2的边缘可以具有沿着空间SP的边缘的线型形状。
可选择地，如图8中所示，空间SP可以呈具有在第一方向(X轴方向)上延伸的短轴和在第二方向(Y轴方向)上延伸的长轴的椭圆形形状。在这种情况下，第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2的与空间SP相邻的边缘可以遵循空间SP的平面形状。因此，第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2的边缘可以具有沿着空间SP的边缘的椭圆形形状。
同时，在图7和图8中，示出了空间SP在平面中具有正方形形状或椭圆形形状的情况。然而，本发明不限于此，并且可以不同地改变。
第一接触电极CNE1可以将发光元件LD的一端与第一电极ELT1电连接。
第二接触电极CNE2可以将发光元件LD的另一端与第二电极ELT2电连接。然而，第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2之间的连接关系不限于图7和图8中所示的结构。设置在每个像素PXL中的电极的数量、位置或电连接关系可以不同地改变。
在下文中，将基于发光元件LD参照图9和图10详细描述每个像素PXL的剖面结构。图9和图10示意性地示出了基于一个发光元件LD的每个像素PXL的结构，并且示出了在构成像素电路PXC的各种电路元件之中的连接到第一电极ELT1的晶体管T。在下文中，当不需要单独地指定第一晶体管T1时，第一晶体管T1也将被称为“晶体管T”。
同时，晶体管T的结构和/或在每层中的位置不限于图9和图10中所示的实施例，并且可以根据实施例而不同地改变。在实施例中，构成每个像素电路PXC的晶体管T可以具有基本上彼此相同或相似的结构，但本发明不限于此。例如，在另一实施例中，构成像素电路PXC的晶体管T中的至少一者可以具有与其他晶体管T不同的剖面结构，并且/或者可以构造在不同层。
参照图9和图10，像素PXL和包括像素PXL的显示装置可以包括基底SUB以及设置在基底SUB的一个表面上的电路层PCL和显示层DPL。根据实施例，颜色转换层和/或滤色器层可以进一步设置在显示层DPL上，但本发明不限于此。
电路层PCL可以包括构成每个像素PXL的像素电路PXC的电路元件以及与电路元件连接的各种布线。显示层DPL可以包括构成每个像素PXL的光源单元LSU的电极(例如，第一电极ELT1和第二电极ELT2和/或第一接触电极CNE1和第二接触电极CNE2)以及发光元件LD。
电路层PCL可以包括电连接到每个像素PXL的发光元件LD的至少一个电路元件。例如，电路层PCL可以包括设置在每个像素区域中并构成相应的像素PXL的像素电路PXC的多个晶体管T。另外，电路层PCL还可以包括连接到每个像素电路PXC和/或光源单元LSU的至少一条电源线和/或信号线。例如，电路层PCL可以包括连接到每个像素PXL的第一电源线PL1、第二电源线PL2、扫描线Si和数据线Dj。
另外，电路层PCL可以包括多个绝缘层。例如，电路层PCL可以包括顺序地堆叠在基底SUB的一个表面上的缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1、第二层间绝缘层ILD2和/或钝化层PSV。另外，电路层PCL还可以选择性地包括在至少一部分中设置在晶体管T的下面的至少一个光阻挡图案(未示出)等。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL虽然可以由单层构成，但可以由至少两个或更多个多层构成。当缓冲层BFL设置为多层时，每个层可以由相同的材料形成，或者可以由不同的材料形成。诸如晶体管T的各种电路元件和连接到电路元件的各种布线可以设置在缓冲层BFL上。根据实施例，可以省略缓冲层BFL。
每个晶体管T可以包括半导体图案SCP(也称为半导体层或有源层)、栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2。同时，在图9和图10中，示出了每个晶体管T包括与半导体图案SCP分开形成的第一晶体管电极TE1和第二晶体管电极TE2的实施例，但本发明不限于此。例如，在另一实施例中，设置在至少一个晶体管T中的第一晶体管电极TE1和/或第二晶体管电极TE2可以与各个半导体图案SCP成一体。
半导体图案SCP可以设置在缓冲层BFL上。例如，半导体图案SCP可以设置在其上形成有缓冲层BFL的基底SUB与栅极绝缘层GI之间。半导体图案SCP可以包括与各个第一晶体管电极TE1接触的第一区、与各个第二晶体管电极TE2接触的第二区以及位于第一区与第二区之间的沟道区。根据实施例，第一区和第二区中的一个可以是源极区，并且另一个可以是漏极区。
根据实施例，半导体图案SCP可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。另外，半导体图案SCP的沟道区可以是本征半导体作为未掺杂有杂质的半导体图案，并且半导体图案SCP的第一区和第二区中的每个可以是掺杂有预定杂质的半导体图案。
在实施例中，构成每个像素电路PXC的晶体管T的半导体图案SCP可以由基本上相同或相似的材料形成。例如，晶体管T的半导体图案SCP可以由多晶硅、非晶硅和氧化物半导体之中的相同材料制成。
在另一实施例中，晶体管T中的一些和其余的晶体管T可以包括由不同材料制成的半导体图案SCP。例如，晶体管T中的一些的半导体图案SCP可以由多晶硅或非晶硅制成，并且其余的晶体管T的半导体图案SCP可以由氧化物半导体制成。
栅极绝缘层GI可以设置在半导体图案SCP上。作为示例，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。栅极绝缘层GI可以由单层或多层构成，并且可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化钛(TiOx)、氧化铝(AlOx)等的各种类型的有机/无机绝缘材料。
栅电极GE可以设置在栅极绝缘层GI上。例如，栅电极GE可以设置为与半导体图案SCP叠置，且栅极绝缘层GI插置在栅电极GE与半导体图案SCP之间。同时，在图9和图10中，示出了具有顶栅结构的晶体管T，但在另一实施例中，晶体管T可以具有底栅结构。在这种情况下，栅电极GE可以设置在半导体图案SCP下面以与半导体图案SCP叠置。
第一层间绝缘层ILD1可以设置在栅电极GE上。例如，第一层间绝缘层ILD1可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。第一层间绝缘层ILD1可以由单层或多层构成，并且可以包括至少一个无机绝缘材料和/或有机绝缘材料。例如，第一层间绝缘层ILD1可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化钛(TiOx)、氧化铝(AlOx)等的各种类型的有机/无机绝缘材料。构成第一层间绝缘层ILD1的材料没有具体限制。
第一晶体管电极TE1和第二晶体管电极TE2可以分别设置在半导体图案SCP上，且至少一个第一层间绝缘层ILD1插置在第一晶体管电极TE1和第二晶体管电极TE2与半导体图案SCP之间。例如，第一晶体管电极TE1和第二晶体管电极TE2可以设置在半导体图案SCP的不同端部上，且栅极绝缘层GI和第一层间绝缘层ILD1插置在第一晶体管电极TE1和第二晶体管电极TE2与半导体图案SCP之间。第一晶体管电极TE1和第二晶体管电极TE2可以分别电连接到半导体图案SCP。例如，第一晶体管电极TE1和第二晶体管电极TE2可以分别通过穿透栅极绝缘层GI和第一层间绝缘层ILD1的接触孔连接到半导体图案SCP的第一区和第二区。根据实施例，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且另一个可以是漏电极。
设置在像素电路PXC中的至少一个晶体管T可以连接到至少一个像素电极。例如，晶体管T可以通过穿透钝化层PSV的接触孔和/或桥接图案BRP电连接到对应的像素PXL的第一电极ELT1。
在实施例中，连接到每个像素PXL的至少一条信号线和/或电源线可以与构成像素电路PXC的电路元件的一个电极设置在同一层。例如，每个像素PXL的扫描线Si可以与晶体管T的栅电极GE设置在同一层，并且每个像素PXL的数据线Dj可以与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2设置在同一层。
第一电源线PL1和/或第二电源线PL2与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2可以设置在同一层，或者可以设置在不同层。例如，用于供应第二电源VSS的第二电源线PL2可以设置在第二层间绝缘层ILD2上，第二电源线PL2的至少一部分可以被钝化层PSV覆盖。第二电源线PL2可以通过穿透钝化层PSV的接触孔电连接到设置在钝化层PSV上的光源单元LSU的第二电极ELT2。然而，第一电源线PL1和/或第二电源线PL2的位置和/或结构可以不同地改变。例如，第二电源线PL2可以与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2设置在同一层，并且可以通过至少一个桥接图案和/或接触孔(未示出)电连接到第二电极ELT2。
第二层间绝缘层ILD2可以设置在第一层间绝缘层ILD1上，并且可以覆盖定位在第一层间绝缘层ILD1上的第一晶体管电极TE1和第二晶体管电极TE2。第二层间绝缘层ILD2可以由单层或多层构成，并且可以包括至少一个无机绝缘材料和/或有机绝缘材料。例如，第二层间绝缘层ILD2可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化钛(TiOx)、氧化铝(AlOx)等的各种类型的有机/无机绝缘材料。然而，第二层间绝缘层ILD2的材料不限于此。
用于将设置在像素电路PXC中的至少一个电路元件(例如，第一晶体管T1)连接到第一电极ELT1、第一电源线PL1和/或第二电源线PL2的桥接图案BRP可以设置在第二层间绝缘层ILD2上。然而，根据实施例，可以省略第二层间绝缘层ILD2。在这种情况下，可以省略图9和图10中所示的桥接图案BRP等，并且第二电源线PL2可以设置在其中设置有晶体管T的一个电极的层中。
钝化层PSV可以设置在包括晶体管T的电路元件和/或包括第一电源线PL1和第二电源线PL2的布线上。钝化层PSV可以由单层或多层构成，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，钝化层PSV可以包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)的有机绝缘材料。然而，本发明不限于此。钝化层PSV可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化钛(TiOx)和氧化铝(AlOx)的无机绝缘材料，或者可以由有机-无机复合层形成。
显示层DPL可以设置在电路层PCL的钝化层PSV上。显示层DPL可以包括构成每个光源单元LSU的第一电极ELT1、第二电极ELT2以及连接在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD。同时，图9和图10示出了设置在每个像素PXL中的一个发光元件LD。然而，如图4的实施例中所示，每个像素PXL可以包括连接在第一电极ELT1与第二电极ELT2之间的多个发光元件LD。因此，下面将假设像素PXL包括多个发光元件LD来描述每个实施例。
第一电极ELT1和第二电极ELT2可以设置在钝化层PSV上。第一电极ELT1和第二电极ELT2可以分别设置在设置和/或形成像素PXL的像素区域中。例如，第一电极ELT1和第二电极ELT2可以在每个像素PXL的发射区域中彼此间隔开预定间隔，并且可以并排设置。
根据实施例，第一电极ELT1和/或第二电极ELT2可以具有针对每个像素PXL分离的图案或共同地连接到多个像素PXL的图案。同时，在形成像素PXL的工艺之前(具体是在对准发光元件LD的步骤完成之前)，设置在显示区域DA中的像素PXL的第一电极ELT1可以彼此连接，并且像素PXL的第二电极ELT2可以彼此连接。例如，在对准发光元件LD的步骤完成之前，像素PXL的第一电极ELT1可以彼此一体地或非一体地形成并且可以彼此电连接，并且像素PXL的第二电极ELT2可以彼此一体地或非一体地形成并且可以彼此电连接。当像素PXL的第一电极ELT1或第二电极ELT2彼此非一体地连接时，第一电极ELT1或第二电极ELT2可以通过至少一个接触孔和/或桥接图案彼此电连接。
在对准发光元件LD的步骤中，可以分别将第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)供应到第一电极ELT1和/或第二电极ELT2。例如，可以将具有AC形式的对准信号供应到第一电极ELT1和第二电极ELT2中的一个，并且可以将具有恒定电压电平的对准电压(例如，接地电压)供应到第一电极ELT1和第二电极ELT2中的另一个。也就是说，在对准发光元件LD的步骤中，可以将预定的对准信号施加到第一电极ELT1和/或第二电极ELT2。因此，可以在第一电极ELT1与第二电极ELT2之间形成电场。供应到每个像素区域(特别地，每个像素PXL的发射区域)的发光元件LD可以通过电场在第一电极ELT1与第二电极ELT2之间自对准。在对准发光元件LD的步骤完成之后，至少第一电极ELT1可以在像素PXL之间彼此断开，使得像素PXL可以被单独地驱动。
第一电极ELT1可以通过穿透钝化层PSV的接触孔电连接到预定电路元件(例如，构成像素电路PXC的至少一个晶体管)、电源线(例如，第一电源线PL1)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。在实施例中，第一电极ELT1可以通过穿透钝化层PSV的接触孔电连接到桥接图案BRP，并且可以通过桥接图案BRP电连接到晶体管T。然而，本发明不限于此，并且第一电极ELT1可以直接连接到预定电源线或信号线。
第二电极ELT2可以通过穿透钝化层PSV的接触孔电连接到预定电路元件(例如，构成像素电路PXC的至少一个晶体管)、电源线(例如，第二电源线PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。在实施例中，第二电极ELT2可以通过穿透钝化层PSV的接触孔电连接到第二电源线PL2。然而，本发明不限于此，并且第二电极ELT2可以直接连接到预定电源线或信号线。
在实施例中，第一电极ELT1和/或第二电极ELT2可以包括至少一种导电材料。例如，第一电极ELT1和/或第二电极ELT2可以包括至少一种导电材料，诸如各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)及其合金)、导电氧化物(包括ITO(氧化铟锡)、IZO(氧化铟锌)、ITZO(氧化铟锡锌)、ZnO(氧化锌)、AZO(氧化铝锌)、GZO(氧化镓锌)、ZTO(氧化锌锡)、GTO(氧化镓锡)和FTO(氧化氟锡))以及导电聚合物(包括PEDOT)中的至少一种，但本发明不限于此。例如，第一电极ELT1和/或第二电极ELT2可以包括包含碳纳米管、石墨烯等的其他导电材料。另外，第一电极ELT1和/或第二电极ELT2可以分别由单层或多层构成。例如，第一电极ELT1和/或第二电极ELT2可以分别包括包含反射导电材料的反射电极层。另外，第一电极ELT1和/或第二电极ELT2还可以选择性地包括设置在反射电极层上方和/或下方的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一个导电盖层中的至少一个。
限定预定的空间SP的倾斜图案IP可以设置在第一电极ELT1和/或第二电极ELT2上。倾斜图案IP可以用于容纳在供应发光元件LD的工艺中发光元件LD分散在其中的墨INK(图22中所示)。因此，发光元件LD可以选择性地供应到由倾斜图案IP限定的空间SP中。因此，可以使墨的损失最小化。稍后将参照图22描述其详细描述。
倾斜图案IP可以包括与发光元件LD至少部分地叠置的开口OP。发光元件LD可以通过倾斜图案IP的开口OP被供应到空间SP中。
倾斜图案IP可以包括设置在第一电极ELT1上的第一倾斜图案IP1和设置在第二电极ELT2上的第二倾斜图案IP2。第一倾斜图案IP1和第二倾斜图案IP2可以彼此间隔开，且开口OP插置在第一倾斜图案IP1与第二倾斜图案IP2之间。
第一倾斜图案IP1可以面向发光元件LD的一端，并且第二倾斜图案IP2可以面向发光元件LD的另一端。在实施例中，第一倾斜图案IP1的倾斜角θ1可以与第二倾斜图案IP2的倾斜角θ2基本上相同。这里，倾斜角θ1和θ2可以表示由倾斜图案IP1和IP2与基底SUB的上表面形成的锐角。当第一倾斜图案IP1和第二倾斜图案IP2以基本上相同的倾斜角形成时，从发光元件LD发射的光可以分别被第一倾斜图案IP1和第二倾斜图案IP2均匀地反射。
倾斜图案IP可以包括无机绝缘材料。例如，倾斜图案IP可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化钛(TiOx)、氧化铝(AlOx)等的各种类型的无机绝缘材料。根据实施例，可以在可以确保反射率的范围内选择各种反射材料作为倾斜图案IP。在实施例中，倾斜图案IP可以被实现为分布式布拉格反射器(DBR)。稍后将参照图11描述其详细描述。
图11是示出根据实施例的倾斜图案的剖视图。
参照图11，倾斜图案IP可以包括具有不同折射率的多个第一层L1和多个第二层L2。多个第一层L1和多个第二层L2可以彼此交替堆叠。
第一层L1和第二层L2可以包括具有不同折射率的无机材料。例如，第一层L1和第二层L2可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、碳氮化硅(SiCxNy)、氧化铝(AlOx)、氮化铝(AlNx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)和氧化钽(TaOx)中的至少一种。倾斜图案IP可以根据构成第一层L1和第二层L2的材料而分别包括4对至10对第一层L1和第二层L2。
此外，第一层L1和第二层L2可以具有不同的厚度。这里，每个层的厚度是意为在第三方向(Z轴方向)上的厚度。第一层L1的厚度HL1和第二层L2的厚度HL2可以分别根据从发光元件LD发射的光的波长来调节。
在实施例中，第一层L1可以包括氧化硅(SiOx)，第二层L2可以包括氮化硅(SiNx)。在这种情况下，第一层L1的折射率可以小于第二层L2的折射率，并且第一层L1的厚度可以大于第二层L2的厚度。此外，第一层L1可以包括氧化硅(SiOx)，并且第二层L2可以包括氧化钛(TiOx)。在这种情况下，第一层L1的折射率可以小于第二层L2的折射率，并且第一层L1的厚度可以大于第二层L2的厚度。
当倾斜图案IP包括如上所述的具有不同折射率的多个第一层L1和多个第二层L2时，从发光元件LD发射的光可以被倾斜图案IP全反射并在显示面板PNL的正面方向(即，第三方向(Z轴方向))上发射。因此，可以改善显示装置中的正面发射效率。
再次参照图9和图10，由倾斜图案IP限定的空间SP可以位于第一电极ELT1与第二电极ELT2之间。倾斜图案IP可以由于空间SP而与设置在下方的发光元件LD间隔开预定距离。
发光元件LD可以设置在空间SP内部。发光元件LD可以在空间SP内部设置在第一电极ELT1与第二电极ELT2之间。发光元件LD可以被供应到空间SP中，并且可以在第一电极ELT1与第二电极ELT2之间对准。例如，可以通过喷墨方法、狭缝涂覆方法或各种其他方法将发光元件LD供应到每个空间SP中，并且可以通过施加到第一电极ELT1和/或第二电极ELT2中的每个的预定对准信号(或对准电压)来对准发光元件LD以使发光元件LD在第一电极ELT1与第二电极ELT2之间具有方向性。
第一接触电极CNE1和第二接触电极CNE2可以设置在发光元件LD上。第一接触电极CNE1可以设置在发光元件LD的一端与第一电极ELT1之间，以将发光元件LD的一端与第一电极ELT1电连接。第二接触电极CNE2可以设置在发光元件LD的另一端与第二电极ELT2之间，以将发光元件LD的另一端与第二电极ELT2电连接。第一接触电极CNE1和第二接触电极CNE2可以设置在上述空间SP内部。
在实施例中，如图9中所示，第一接触电极CNE1和第二接触电极CNE2可以设置在基底SUB的一个表面上的同一层。也就是说，第一接触电极CNE1和第二接触电极CNE2可以由同一导电层形成。在这种情况下，由于第一接触电极CNE1和第二接触电极CNE2可以在同一工艺中同时形成，因此可以简化像素PXL和包括像素PXL的显示装置的制造工艺。在另一实施例中，如图10中所示，第一接触电极CNE1和第二接触电极CNE2可以顺序地形成在不同层。在这种情况下，第一绝缘层INS1可以设置在第一接触电极CNE1与第二接触电极CNE2之间。同时，形成第一接触电极CNE1和第二接触电极CNE2的顺序可以根据实施例而改变。
第一接触电极CNE1和/或第二接触电极CNE2可以由各种透明导电材料制成。例如，第一接触电极CNE1和/或第二接触电极CNE2可以包括诸如ITO(氧化铟锡)、IZO(氧化铟锌)、ITZO(氧化铟锡锌)、ZnO(氧化锌)、AZO(氧化铝锌)、GZO(氧化镓锌)、ZTO(氧化锌锡)、GTO(氧化镓锡)和FTO(氧化氟锡)的各种透明导电材料中的至少一种，并且可以被实现为基本上透明或半透明的以满足预定透光率。因此，从发光元件LD发射的光可以穿过第一接触电极CNE1和第二接触电极CNE2，并且可以发射到显示面板PNL外部。
第一绝缘层INS1可以设置在第一接触电极CNE1与第二接触电极CNE2之间。以这种方式，当第一绝缘层INS1形成在第一接触电极CNE1与第二接触电极CNE2之间时，可以确保发光元件LD的端部之间的电稳定性。例如，第一接触电极CNE1和第二接触电极CNE2可以通过第一绝缘层INS1稳定地分离。因此，可以有效地防止发光元件LD的端部之间的短路缺陷。
第一绝缘层INS1可以由单层或多层构成，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化钛(TiOx)和氧化铝(AlOx)的各种类型的绝缘材料。
第二绝缘层INS2可以设置在第一接触电极CNE1和/或第二接触电极CNE2上。例如，第二绝缘层INS2可以与第一电极ELT1和第二电极ELT2、倾斜图案IP、发光元件LD和/或第一接触电极CNE1和第二接触电极CNE2叠置。例如，第二绝缘层INS2可以覆盖第一电极ELT1和第二电极ELT2、倾斜图案IP、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。例如，第二绝缘层INS2可以直接覆盖第一电极ELT1和第二电极ELT2、倾斜图案IP、发光元件LD和/或第一接触电极CNE1和第二接触电极CNE2。在实施例中，第二绝缘层INS2可以在空间SP内部直接覆盖倾斜图案IP。另外，第二绝缘层INS2可以在空间SP内部直接覆盖发光元件LD、第一接触电极CNE1和/或第二接触电极CNE2，但本发明不限于此。
在实施例中，第二绝缘层INS2可以形成为具有基本上均匀的厚度。也就是说，空间SP内部的第二绝缘层INS2和空间SP外部的第二绝缘层INS2可以具有基本上相同的厚度。例如，当通过原子层沉积方法形成第二绝缘层INS2时，由于台阶覆盖性优异，所以空间SP内部的第二绝缘层INS2和空间SP外部的第二绝缘层INS2可以具有基本上相同的厚度。然而，本发明不限于此。空间SP内部的第二绝缘层INS2可以形成为比空间SP外部的第二绝缘层INS2薄。例如，当通过化学气相沉积方法形成第二绝缘层INS2时，由于台阶覆盖性低，所以空间SP内部的第二绝缘层INS2可以形成得相对薄。
第二绝缘层INS2可以包括无机层和/或有机层中的至少一层。第二绝缘层INS2可以由单层或多层构成，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化钛(TiOx)和氧化铝(AlOx)的各种类型的有机和/或无机绝缘材料。
在实施例中，第二绝缘层INS2可以包括具有多层结构的薄膜封装层。例如，第二绝缘层INS2可以由具有包括至少两个无机绝缘层以及插置在至少两个无机绝缘层之间的至少一个有机绝缘层的多层结构的薄膜封装层构成。然而，本发明不限于此。第二绝缘层INS2的材料和/或结构可以不同地改变。同时，尽管未示出，但像素PXL中的每个还可以包括设置在第二绝缘层INS2上的颜色转换层和/或滤色器层。例如，颜色转换层和/或滤色器层可以形成在空间SP内部的发光元件LD上。在这种情况下，颜色转换层和/或滤色器层可以设置在空间SP内部，并且可以直接设置在发光元件LD上。然而，本发明不限于此。颜色转换层和/或滤色器层可以形成为单独的层或基底，并且设置在显示层DPL上。
根据上述实施例的显示装置，在将发光元件LD供应到每个像素PXL的工艺中，发光元件LD可以容纳在由倾斜图案IP限定的空间SP中。也就是说，可以将发光元件LD选择性地供应到空间SP中。因此，可以使材料的损失最小化，并且可以降低制造成本。
另外，从发光元件LD发射的光可以被倾斜图案IP全反射，并且在显示面板PNL的正面方向上(即，在第三方向(Z轴方向)上)发射。因此，可以改善显示装置的正面发射效率。
在下文中，将描述其他实施例。在以下实施例中，与已经描述的组件相同的组件由相同的附图标记表示，并且将省略或简化冗余的描述。
图12是示出根据另一实施例的像素的剖视图。
参照图12，根据本实施例的显示装置与图1至图11的实施例的不同之处在于：钝化层PSV可以包括凹陷部分DP。
具体地，凹陷部分DP可以在与第三方向(Z轴方向)相反的方向上从钝化层PSV的一个表面凹陷。例如，凹陷部分DP可以是钝化层PSV在通过去除堤图案BNP(图20中所示)形成空间SP的工艺中通过过时刻被部分地去除的区域。
发光元件LD可以设置在凹陷部分DP上。发光元件LD可以在空间SP中设置在凹陷部分DP上，并且设置在第一电极ELT1与第二电极ELT2之间。
第一接触电极CNE1和第二接触电极CNE2可以设置在发光元件LD上。第一接触电极CNE1和第二接触电极CNE2可以沿着凹陷部分DP的内壁形成，以分别将发光元件LD与第一电极ELT1和第二电极ELT2电连接。也就是说，第一接触电极CNE1可以设置在发光元件LD的一端与第一电极ELT1之间，以将发光元件LD的一端和第一电极ELT1电连接。第二接触电极CNE2可以设置在发光元件LD的另一端与第二电极ELT2之间，以将发光元件LD的另一端和第二电极ELT2电连接。
同时，发光元件LD可以选择性地供应到由倾斜图案IP限定的空间SP中。因此，如上所述，可以使材料的损失最小化，并且可以降低制造成本。图13是示出根据又一实施例的像素的剖视图。
参照图13，根据本实施例的显示装置与图1至图11的实施例的不同之处在于：可以在发光元件LD上进一步设置绝缘图案INP和导电图案CP。
具体地，绝缘图案INP可以设置在发光元件LD上。例如，绝缘图案INP可以仅部分地设置在包括发光元件LD中的每个的中心区域的一个区域上，同时使发光元件LD的一端和另一端暴露。绝缘图案INP可以形成为独立图案。绝缘图案INP可以由单层或多层构成，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，绝缘图案INP可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化钛(TiOx)和氧化铝(AlOx)的各种已知类型的有机/无机绝缘材料。绝缘图案INP可以防止接触电极CNE1和CNE2的短路，从而稳定地确保发光元件LD与接触电极CNE1和CNE2之间的接触。鉴于此，凹陷部分可以部分地包括在绝缘图案INP的一个表面上。凹陷部分可以通过干法蚀刻形成，但本发明不限于此。另外，当在对准发光元件LD的步骤完成之后在发光元件LD上形成绝缘图案INP时，可以防止发光元件LD与对准位置分离。
导电图案CP可以设置在绝缘图案INP上。导电图案CP可以与上述第一接触电极CNE1和/或第二接触电极CNE2同时形成。也就是说，导电图案CP可以由与第一接触电极CNE1和/或第二接触电极CNE2相同的材料制成。当同时形成导电图案CP、第一接触电极CNE1和/或第二接触电极CNE2时，第一接触电极CNE1和第二接触电极CNE2可以通过绝缘图案INP彼此分离，并且可以分别设置在绝缘图案INP的一侧和另一侧上。例如，第一接触电极CNE1和第二接触电极CNE2可以彼此间隔开，且绝缘图案INP插置在第一接触电极CNE1与第二接触电极CNE2之间。第一接触电极CNE1可以设置在绝缘图案INP的一侧上，并且可以接触第一电极ELT1和发光元件LD的一端。另外，第二接触电极CNE2可以设置在绝缘图案INP的另一侧上，并且可以接触第二电极ELT2和发光元件LD的另一端。如上所述，当同时形成导电图案CP、第一接触电极CNE1和/或第二接触电极CNE2时，可以减少掩模的数量，并且可以简化显示装置的制造工艺。另外，即使同时形成第一接触电极CNE1和第二接触电极CNE2，第一接触电极CNE1和第二接触电极CNE2可以通过绝缘图案INP分离。因此，可以防止第一接触电极CNE1与第二接触电极CNE2之间的短路。
图14是示出根据又一实施例的像素的剖视图。
参照图14，根据本实施例的显示装置与图1至图11的实施例的不同之处在于：显示装置还可以包括设置在发光元件LD下面的反射层RFL。
具体地，反射层RFL可以设置为在第三方向(Z轴方向)上与发光元件LD叠置。例如，反射层RFL可以设置为与发光元件LD的两端叠置。以这种方式，当反射层RFL在第三方向(Z轴方向)上与发光元件LD叠置时，从发光元件LD发射的光可以被设置在发光元件LD下面的反射层RFL反射，并且可以在显示面板PNL的正面方向上(即，在第三方向(Z轴方向)上)发射。因此，可以使损失到显示面板PNL的下部的光的量最小化，从而可以改善正面发射的效率。
反射层RFL可以由不透明金属或具有均匀反射率的导电材料形成。例如，反射层RFL可以包括诸如铝(Al)、镁(Mg)、银(Ag)、钼(Mo)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)及其合金的金属中的至少一种，但本发明不限于此。
在实施例中，反射层RFL可以由与桥接图案BRP和/或第二电源线PL2相同的导电层形成。然而，本发明不限于此，并且反射层RFL可以由与栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2相同的导电层形成。
图15是示出根据又一实施例的像素的剖视图。
参照图15，根据本实施例的显示装置与图1至图11的实施例的不同之处在于：显示装置可以包括设置在空间SP内部的第一发光元件LD1和设置在空间SP外部的第二发光元件LD2。在图15中，为了便于描述，省略了电路层PCL。
具体地，第一发光元件LD1可以在空间SP内部设置在第一电极ELT1与第二电极ELT2之间。由于本实施例的第一发光元件LD1可以与参照图1至图11描述的发光元件LD基本上相同或相似，因此将省略冗余的描述。
第二发光元件LD2可以在空间SP外部设置在倾斜图案IP上。第二发光元件LD2可以设置在两个相邻的空间SP之间。第二发光元件LD2可以在空间SP外部设置在彼此相邻的第一电极ELT1与第二电极ELT2之间。
发光元件LD可以被供应到空间SP的外部，并且可以在第一电极ELT1与第二电极ELT2之间对准。例如，发光元件LD可以通过喷墨方法、狭缝涂覆方法或其他各种方法供应到每个空间SP的外部，并且可以通过施加到第一电极ELT1和/或第二电极ELT2中的每个的预定对准信号(或对准电压)对准以在第一电极ELT1与第二电极ELT2之间具有方向性。上述第二绝缘层INS2还可以设置在倾斜图案IP与第二发光元件LD2之间。
第三接触电极CNE3和第四接触电极CNE4可以设置在第二发光元件LD2上。第三接触电极CNE3可以设置在第二发光元件LD2的一端与第二电极ELT2之间，以将第二发光元件LD2的一端和第二电极ELT2电连接。在这种情况下，第三接触电极CNE3可以通过倾斜图案IP和/或穿透第二绝缘层INS2的接触孔电连接到第二电极ELT2。另外，第四接触电极CNE4可以设置在第二发光元件LD2的另一端与第一电极ELT1之间，以将第二发光元件LD2的另一端和第一电极ELT1电连接。在这种情况下，第四接触电极CNE4可以通过倾斜图案IP和/或穿透第二绝缘层INS2的接触孔电连接到第一电极ELT1。
第三接触电极CNE3和/或第四接触电极CNE4可以由各种透明导电材料制成。例如，第三接触电极CNE3和/或第四接触电极CNE4可以包括诸如ITO(氧化铟锡)、IZO(氧化铟锌)、ITZO(氧化铟锡锌)、ZnO(氧化锌)、AZO(氧化铝锌)、GZO(氧化镓锌)、ZTO(氧化锌锡)、GTO(氧化镓锡)和FTO(氧化氟锡)的各种透明导电材料中的至少一种，并且可以被实现为基本上透明或半透明的以满足预定的透射率。因此，从第二发光元件LD2发射的光可以穿过第三接触电极CNE3和第四接触电极CNE4，并且可以发射到显示面板PNL外部。
第三绝缘层INS3可以设置在第三接触电极CNE3和/或第四接触电极CNE4上。例如，第三绝缘层INS3可以设置在基底SUB的整个表面上，以覆盖第一电极ELT1和第二电极ELT2、倾斜图案IP、第一发光元件LD1、第二发光元件LD2以及第一接触电极CNE1、第二接触电极CNE2、第三接触电极CNE3和第四接触电极CNE4。例如，第三绝缘层INS3可以直接覆盖设置在空间SP内部以及空间SP外部的元件。
第三绝缘层INS3可以包括至少一个无机层和/或有机层。第三绝缘层INS3可以由单层或多层构成，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第三绝缘层INS3可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化钛(TiOx)和氧化铝(AlOx)的各种类型的有机/无机绝缘材料。
在实施例中，第三绝缘层INS3可以包括具有多层结构的薄膜封装层。例如，第三绝缘层INS3可以由具有包括至少两个无机绝缘层以及插置在至少两个无机绝缘层之间的至少一个有机绝缘层的多层结构的薄膜封装层构成。然而，本发明不限于此，并且第三绝缘层INS3的材料和/或结构可以不同地改变。
随后，将描述制造根据上述实施例的显示装置的方法。
图16至图23是示出根据实施例的制造显示装置的方法的工艺步骤的剖视图。图16至图23是示出制造图9的显示装置的方法的剖视图，并且与图9的组件基本上相同的组件由相同的附图标记表示，并且省略附图标记的详细描述。
参照图16，首先，可以制备其上形成有上述晶体管T等的基底SUB，并且可以在其上分别限定有多个像素PXL的基底SUB上形成有机层OL。有机层OL可以包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)的有机绝缘材料。
参照图17，随后，可以将有机层OL图案化以形成钝化层PSV和堤图案BNP。在实施例中，可以使用半色调掩模同时形成钝化层PSV和堤图案BNP。由于钝化层PSV和堤图案BNP同时形成，因此可以减少掩模的数量并且可以简化制造工艺。同时，堤图案BNP的彼此面对的倾斜表面可以具有基本上相同的倾斜角。例如，堤图案BNP的一侧的第一倾斜角θb1可以与堤图案BNP的另一侧的第二倾斜角θb2基本上相同。这里，第一倾斜角θb1和第二倾斜角θb2可以意为由堤图案BNP的一侧和另一侧分别与基底SUB的上表面形成的锐角。
参照图18，随后，可以在钝化层PSV上设置第一电极ELT1和第二电极ELT2。第一电极ELT1和第二电极ELT2可以形成为彼此间隔开，且堤图案BNP插置在第一电极ELT1与第二电极ELT2之间。也就是说，第一电极ELT1可以形成在堤图案BNP的一侧上，第二电极ELT2可以形成在堤图案BNP的另一侧上。
参照图19，随后，可以在堤图案BNP上设置无机层IOL。无机层IOL可以形成在基底SUB的整个表面上，并且也可以形成在第一电极ELT1和/或第二电极ELT2上。如上所述，无机层IOL可以包括具有不同折射率的多个第一层L1和多个第二层L2。多个第一层L1和多个第二层L2可以彼此交替堆叠。第一层L1和第二层L2可以包括具有不同折射率的无机材料。例如，第一层L1和第二层L2可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、碳氮化硅(SiCxNy)、氧化铝(AlOx)、氮化铝(AlNx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)和氧化钽(TaOx)中的至少一种。
参照图20，随后，可以将无机层IOL图案化以形成包括开口OP的倾斜图案IP。倾斜图案IP的开口OP可以使堤图案BNP暴露。倾斜图案IP可以通过被分成形成在第一电极ELT1上的第一倾斜图案IP1以及形成在第二电极ELT2上的第二倾斜图案IP2来形成。
参照图21，随后，可以去除堤图案BNP。可以通过倾斜图案IP的开口OP蚀刻堤图案BNP以去除堤图案BNP。在这种情况下，倾斜图案IP可以限定堤图案BNP被去除之后剩下的空间SP。也就是说，空间SP的形状可以遵循堤图案BNP的形状。
另外，即使堤图案BNP被去除，倾斜图案IP可以原样保持设置在堤图案BNP上的形状。也就是说，第一倾斜图案IP1的倾斜角θ1可以与上述堤图案BNP的一侧上的第一倾斜角θb1基本上相同。另外，第二倾斜图案IP2的倾斜角θ2可以与上述堤图案BNP的另一侧上的第二倾斜角θb2基本上相同。
参照图22，随后，可以通过倾斜图案IP的开口OP将发光元件LD设置到空间SP中。发光元件LD可以分散在预定溶液中并以墨INK的形式制备，并且可以通过喷墨印刷方法等供应到像素PXL中的每个的发射区域。当供应发光元件LD时，倾斜图案IP可以用于容纳其中分散有发光元件LD的墨INK。因此，发光元件LD可以选择性地供应到由倾斜图案IP限定的空间SP中。因此，如上所述，可以使墨INK的损失最小化。在将发光元件LD供应到空间SP中之后，通过像素PXL中的每个的第一电极ELT1和第二电极ELT2供应预定电压。当在第一电极ELT1与第二电极ELT2之间形成电场时，发光元件LD可以在第一电极ELT1与第二电极ELT2之间对准。在对准发光元件LD之后，可以通过挥发溶液或通过其他方法去除溶液来将发光元件LD稳定地布置在第一电极ELT1与第二电极ELT2之间。
参照图23，随后，可以通过在发光元件LD上形成第一接触电极CNE1和第二接触电极CNE2以及第二绝缘层INS2来完成图9中所示的显示装置。第一接触电极CNE1可以形成在空间SP中，以将发光元件LD的一端和第一电极ELT1电连接。另外，第二接触电极CNE2可以形成在空间SP中，以将发光元件LD的另一端和第二电极ELT2电连接。第二绝缘层INS2可以设置在基底SUB的整个表面上，以覆盖第一电极ELT1和第二电极ELT2、倾斜图案IP、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。例如，第二绝缘层INS2可以直接覆盖第一电极ELT1和第二电极ELT2、倾斜图案IP、发光元件LD和/或第一接触电极CNE1和第二接触电极CNE2。在实施例中，第二绝缘层INS2可以在空间SP内部直接覆盖倾斜图案IP。另外，第二绝缘层INS2可以在空间SP内部直接覆盖发光元件LD、第一接触电极CNE1和/或第二接触电极CNE2，但本发明不限于此。
本领域技术人员将理解的是，在不改变发明的技术精神或基本特征的情况下，各种修改和等同实施例是可行的。因此，将理解的是，如上所述的实施例已经仅出于说明性目的而公开，并不旨在限制发明的范围。发明的真实范围应当由所附权利要求的技术思想而不是由前面的描述来确定。从权利要求及其等同概念的含义和范围得出的所有改变或修改应当被解释为包括在发明的范围内。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底，包括多个像素；
第一电极和第二电极，设置在所述基底上并彼此间隔开；
倾斜图案，设置在所述第一电极和所述第二电极上，并且所述倾斜图案形成空间；以及
第一发光元件，在所述空间内部设置在所述第一电极与所述第二电极之间。
2.如权利要求1所述的显示装置，其中，由所述倾斜图案形成的所述空间位于所述第一电极与所述第二电极之间。
3.如权利要求1所述的显示装置，其中，所述倾斜图案包括无机绝缘材料。
4.如权利要求1所述的显示装置，其中，所述倾斜图案包括具有不同折射率的多个第一层和多个第二层，并且
其中，所述多个第一层和所述多个第二层交替堆叠。
5.如权利要求1所述的显示装置，其中，所述倾斜图案包括与所述第一发光元件至少部分地叠置的开口。
6.如权利要求1所述的显示装置，其中，所述倾斜图案包括设置在所述第一电极上的第一倾斜图案以及设置在所述第二电极上的第二倾斜图案。
7.如权利要求6所述的显示装置，其中，所述第一倾斜图案的倾斜角与所述第二倾斜图案的倾斜角基本上相同。
8.如权利要求1所述的显示装置，所述显示装置还包括：
第一接触电极，将所述第一发光元件的一端和所述第一电极电连接；以及
第二接触电极，将所述第一发光元件的另一端和所述第二电极电连接，
其中，所述第一接触电极和所述第二接触电极设置在由所述倾斜图案形成的所述空间的内部。
9.如权利要求8所述的显示装置，其中，所述第一接触电极和所述第二接触电极设置在同一层。
10.如权利要求8所述的显示装置，所述显示装置还包括：
第一绝缘层，设置在所述第一接触电极与所述第二接触电极之间。
11.如权利要求1所述的显示装置，所述显示装置还包括：
第二绝缘层，在由所述倾斜图案形成的所述空间的内部与所述倾斜图案叠置。
12.如权利要求1所述的显示装置，所述显示装置还包括：
第二发光元件，在由所述倾斜图案形成的所述空间的外部设置在所述倾斜图案上。
13.一种制造显示装置的方法，所述方法包括以下步骤：
在包括多个像素的基底上设置钝化层和堤图案；
在所述钝化层上设置第一电极和第二电极；
在所述堤图案上设置包括开口的倾斜图案；
去除所述堤图案以形成空间；以及
通过所述倾斜图案的所述开口将发光元件提供到所述空间中。
14.根据权利要求13所述的方法，其中，设置所述钝化层和所述堤图案的步骤包括：
在所述基底上形成有机层；以及
通过将所述有机层图案化同时形成所述钝化层和所述堤图案。
15.根据权利要求13所述的方法，其中，设置所述倾斜图案的步骤包括：
在所述堤图案上交替堆叠具有不同折射率的多个第一层和多个第二层；以及
通过将所述多个第一层和所述多个第二层图案化来形成所述倾斜图案的使所述堤图案暴露的所述开口。
16.根据权利要求13所述的方法，其中，去除所述堤图案的步骤包括：通过所述倾斜图案的所述开口蚀刻所述堤图案。
17.根据权利要求13所述的方法，其中，设置所述发光元件的步骤包括：通过所述开口将墨供应到所述空间中，所述墨包括所述发光元件。
18.根据权利要求13所述的方法，所述方法还包括以下步骤：
设置第一接触电极，所述第一接触电极在所述空间中将所述发光元件的一端和所述第一电极电连接；以及
设置第二接触电极，所述第二接触电极在所述空间中将所述发光元件的另一端和所述第二电极电连接。
19.根据权利要求13所述的方法，所述方法还包括以下步骤：
在所述倾斜图案上设置绝缘层。
20.根据权利要求19所述的方法，其中，所述绝缘层在所述空间内部与所述发光元件叠置。
CN202180070633.8A 2020-10-14 2021-09-02 显示装置及其制造方法 Pending CN116325160A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0133028 2020-10-14
KR1020200133028A KR20220049685A (ko) 2020-10-14 2020-10-14 표시 장치 및 그 제조 방법
PCT/KR2021/011867 WO2022080667A1 (ko) 2020-10-14 2021-09-02 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN116325160A true CN116325160A (zh) 2023-06-23

Family

ID=81077909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180070633.8A Pending CN116325160A (zh) 2020-10-14 2021-09-02 显示装置及其制造方法

Country Status (3)

Country Link
KR (1) KR20220049685A (zh)
CN (1) CN116325160A (zh)
WO (1) WO2022080667A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117794311A (zh) * 2023-12-27 2024-03-29 惠科股份有限公司 显示面板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102503172B1 (ko) * 2018-02-13 2023-02-27 삼성디스플레이 주식회사 표시 장치
KR102524569B1 (ko) * 2018-09-21 2023-04-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102616602B1 (ko) * 2018-10-01 2023-12-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR102666834B1 (ko) * 2018-12-07 2024-05-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117794311A (zh) * 2023-12-27 2024-03-29 惠科股份有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US20220115363A1 (en) 2022-04-14
WO2022080667A1 (ko) 2022-04-21
KR20220049685A (ko) 2022-04-22

Similar Documents

Publication Publication Date Title
EP4027391A1 (en) Display device, and method for producing same
CN112740406A (zh) 显示设备及制造其的方法
CN112740407A (zh) 显示装置及其制造方法
CN113302742A (zh) 显示装置
EP3961710A1 (en) Display device and manufacturing method thereof
CN116325160A (zh) 显示装置及其制造方法
CN116802803A (zh) 显示装置
CN116964744A (zh) 显示装置
CN115803899A (zh) 显示装置及其制造方法
CN116034477A (zh) 显示装置
CN114156310A (zh) 显示装置
CN113707689A (zh) 像素和具有该像素的显示装置
US12132035B2 (en) Display device and method of manufacturing the same
CN221352786U (zh) 显示装置
EP4246575A2 (en) Display device
CN220441192U (zh) 显示装置
US20230008145A1 (en) Display device and method of manufacturing the same
CN116210083A (zh) 显示装置
CN115606012A (zh) 显示装置
KR20230083396A (ko) 표시 장치 및 그 제조 방법
CN118414713A (zh) 发光元件和制造该发光元件的方法
KR20240010636A (ko) 표시 장치 및 그 제조 방법
CN116057709A (zh) 显示装置
CN116264264A (zh) 显示装置
CN116581138A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination