KR20210129790A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210129790A
KR20210129790A KR1020200047627A KR20200047627A KR20210129790A KR 20210129790 A KR20210129790 A KR 20210129790A KR 1020200047627 A KR1020200047627 A KR 1020200047627A KR 20200047627 A KR20200047627 A KR 20200047627A KR 20210129790 A KR20210129790 A KR 20210129790A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
disposed
sub
bank
Prior art date
Application number
KR1020200047627A
Other languages
English (en)
Inventor
배광수
박범수
오민정
윤해주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200047627A priority Critical patent/KR20210129790A/ko
Priority to US17/223,721 priority patent/US20210327862A1/en
Priority to CN202110391663.0A priority patent/CN113540169A/zh
Publication of KR20210129790A publication Critical patent/KR20210129790A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

표시 장치 및 그 제조 방법이 제공된다. 표시 장치는 복수의 서브 화소들이 정의된 표시 기판을 포함하고, 상기 서브 화소들은 각각, 상기 표시 기판 상에 배치되고, 서로 이격된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치되어 광을 방출하는 복수의 발광 소자들, 상기 발광 소자들을 커버하는 절연층, 및 상기 절연층 상에 배치된 보호 패턴 및 뱅크를 포함하되, 상기 보호 패턴은 상기 발광 소자와 중첩하고, 상기 뱅크는 상기 서브 화소들의 경계에 배치된다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기 발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 표시 패널은 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광 물질로 이용하는 무기 발광 다이오드 등이 있다.
형광 물질로서 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전 영동(Dielectrophoresis, DEP)을 이용한 전사 방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 소자 신뢰성 및 광 효율이 향상된 표시 장치 및 그 제조 방법을 제공하는 것이다.
과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 복수의 서브 화소들이 정의된 표시 기판을 포함하고, 상기 서브 화소들은 각각, 상기 표시 기판 상에 배치되고, 서로 이격된 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치되어 광을 방출하는 복수의 발광 소자들, 상기 발광 소자들을 커버하는 절연층, 및 상기 절연층 상에 배치된 보호 패턴 및 뱅크를 포함하되, 상기 보호 패턴은 상기 발광 소자와 중첩하고, 상기 뱅크는 상기 서브 화소들의 경계에 배치된다.
상기 표시 장치는 상기 절연층 상에 배치된 컬러 제어층을 더 포함할 수 있다.
상기 컬러 제어층은 상기 보호 패턴을 직접 커버할 수 있다.
상기 컬러 제어층은 상기 발광 소자의 일단 및 타단을 커버할 수 있다.
상기 컬러 제어층은 베이스 수지 및 상기 베이스 수지 내에 분산된 양자점을 포함할 수 있다.
상기 표시 장치는 상기 뱅크의 일면 상에 배치된 반사층을 더 포함할 수 있다.
상기 표시 장치는 상기 컬러 제어층 상에 배치된 캡핑층을 더 포함할 수 있다.
상기 보호 패턴의 굴절률은 상기 컬러 제어층의 굴절률보다 작을 수 있다.
상기 보호 패턴은 상기 발광 소자의 상면 및 측면을 커버할 수 있다.
상기 보호 패턴 및 상기 뱅크는 상기 절연층 상에 직접 배치될 수 있다.
상기 보호 패턴과 상기 뱅크는 동일한 물질을 포함할 수 있다.
상기 보호 패턴과 상기 뱅크는 유기 절연 물질을 포함할 수 있다.
상기 보호 패턴의 일단과 타단 사이의 제1 방향의 길이는 상기 보호 패턴의 일단과 상기 뱅크의 일단 사이의 상기 제1 방향의 길이보다 작을 수 있다.
상기 보호 패턴의 두께는 상기 뱅크의 두께보다 작을 수 있다.
상기 서브 화소들은 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소를 포함하고, 상기 뱅크는 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소의 경계에 배치될 수 있다.
상기 발광 소자들은, 상기 제1 서브 화소에 배치된 제1 발광 소자들, 상기 제2 서브 화소에 배치된 제2 발광 소자들, 및 상기 제3 서브 화소에 배치된 제3 발광 소자들을 포함하고, 상기 제1 내지 제3 발광 소자들은 서로 동일한 색상의 빛을 방출할 수 있다.
상기 표시 장치는 상기 제1 서브 화소에 배치된 제1 파장 변환층, 상기 제2 서브 화소에 배치된 제2 파장 변환층, 및 상기 제3 서브 화소에 배치된 광 투과층을 더 포함할 수 있다.
상기 표시 장치는 상기 캡핑층 상에 직접 배치된 컬러 필터를 더 포함할 수 있다.
상기 표시 장치는 상기 표시 기판 상에 배치된 컬러 필터 기판, 상기 컬러 필터 기판의 일면 상에 배치된 컬러 필터, 및 상기 컬러 필터와 상기 컬러 제어층 사이에 배치된 충진층을 더 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 복수의 서브 화소들이 정의된 기판 상에 제1 전극 및 제2 전극을 제공하는 단계, 상기 제1 전극과 상기 제2 전극 사이에 복수의 발광 소자들을 제공하는 단계, 상기 발광 소자들 상에 절연층을 제공하는 단계, 상기 절연층 상에서 상기 서브 화소들의 경계에 뱅크를 제공하는 단계, 및 상기 절연층 상에 상기 발광 소자들과 중첩하도록 보호 패턴을 제공하는 단계를 포함하되, 상기 뱅크와 상기 보호 패턴은 동시에 형성된다.
상기 뱅크와 상기 보호 패턴을 제공하는 단계는, 상기 절연층 상에 유기막을 제공하는 단계, 및 상기 유기막을 패터닝하여 상기 뱅크와 상기 보호 패턴을 동시에 형성하는 단계를 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 뱅크와 상기 보호 패턴에 의해 둘러싸인 공간에 컬러 제어층을 형성하는 단계를 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예에 의하면, 제1 및 제2 전극들이 평탄하게 배치됨으로써, 제1 및 제2 전극들 상부에 절연층을 용이하게 형성할 수 있으므로 소자 신뢰성을 확보할 수 있다. 또한, 컬러 제어층이 발광 소자의 일측 및 타측에 위치함에 따라, 발광 소자의 일단 및 타단에서 방출된 광이 수평 방향을 따라 컬러 제어층 내로 직접 제공될 수 있다. 즉, 반사에 따라 손실되는 광량을 최소화할 수 있으므로, 표시 장치의 광 효율을 향상시킬 수 있다. 아울러, 발광 소자의 상부에 배치되는 별도의 컬러 제어층 또는 컬러 제어 기판을 생략할 수 있으므로, 박형 표시 장치를 구현할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3 및 도 4는 다른 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 5는 또 다른 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 6은 또 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 7은 또 다른 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 8은 일 실시예에 따른 표시 장치를 나타내는 개념도이다.
도 9는 도 8의 서브 화소의 배치를 나타내는 평면도이다.
도 10은 도 9의 A-A' 선을 따라 자른 단면도이다.
도 11 및 도 12는 도 10의 A 영역을 확대한 단면도들이다.
도 13은 다른 실시에에 따른 표시 장치를 나타내는 단면도이다.
도 14 내지 도 20은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참조하여 실시예들에 대해 상세히 설명한다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 1 및 도 2에서는 원기둥 형상의 막대형 발광 소자(LD)가 도시되었으나, 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되는 것은 아니다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는, 제1 반도체층(11) 및 제2 반도체층(13)과, 제1 및 제2 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 일 방향을 따라 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)는 일 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치되고, 발광 소자(LD)의 타측 단부에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 여기서, 막대 형상은 원기둥 또는 다각 기둥 등과 같이 폭 방향보다 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일(nanometer scale to micrometer scale) 정도로 작은 크기, 일 예로 약 100 nm 내지 약 10 um 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 한정되는 것은 아니다. 예를 들어, 발광 소자(LD)의 크기는 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 다양하게 변경될 수 있다.
제1 반도체층(11)은 적어도 하나의 n형 반도체 물질을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 활성층(12)은 제1 반도체층(11) 및 후술하는 제2 반도체층(13) 사이에 배치될 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압이 인가되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광할 수 있다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)는 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용될 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)의 타입과 상이한 타입의 반도체 물질을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체 물질을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
실시예에 따라, 제1 반도체층(11)의 제1 길이(L1)는 제2 반도체층(13)의 제2 길이(L2)보다 길 수 있다.
실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연막(INF)을 더 포함할 수 있다. 절연막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다.
다만, 실시예에 따라, 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연막(INF)은 길이 방향 상에서 발광 소자(LD)의 양단에 위치한 제1 및 제2 반도체층들(11, 13) 각각의 일단, 일 예로 원기둥의 두 평면(즉, 상부면 및 하부면)은 커버하지 않고 노출할 수 있다. 몇몇 다른 실시예에서, 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부 및 상기 양 단부와 인접한 반도체층들(11, 13)의 측부를 노출할 수도 있다.
실시예에 따라, 절연막(INF)은 이산화규소(SiO2), 질화규소(Si3N4), 산화알루미늄(Al2O3) 및 이산화티타늄(TiO2) 중 적어도 하나의 절연 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
일 실시예에서, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및/또는 절연막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12) 및/또는 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체 물질 및/또는 전극층을 추가적으로 포함할 수 있다.
도 3 및 도 4는 다른 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3 및 도 4를 참조하면, 일 실시예에 의한 발광 소자(LD)는, 제1 반도체층(11) 및 제2 반도체층(13)과 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함한다. 실시예에 따라, 제1 반도체층(11)은 발광 소자(LD)의 중앙 영역에 배치되고, 활성층(12)은 제1 반도체층(11)의 적어도 일 영역을 감싸도록 제1 반도체층(11)의 표면에 배치될 수 있다. 그리고, 제2 반도체층(13)은, 활성층(12)의 적어도 일 영역을 감싸도록 활성층(12)의 표면에 배치될 수 있다.
또한, 발광 소자(LD)는, 제2 반도체층(13)의 적어도 일 영역을 감싸는 전극층(14) 및/또는 절연막(INF)을 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는, 제2 반도체층(13)의 일 영역을 감싸도록 제2 반도체층(13)의 표면에 배치되는 전극층(14)과, 전극층(14)의 적어도 일 영역을 감싸도록 전극층(14)의 표면에 배치되는 절연막(INF)을 더 포함할 수 있다. 즉, 상술한 실시예에 의한 발광 소자(LD)는, 중앙으로부터 외곽 방향으로 순차적으로 배치된 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 전극층(14) 및 절연막(INF)을 포함하는 코어-쉘 구조로 구현될 수 있고, 전극층(14) 및/또는 절연막(INF)은 실시예에 따라 생략될 수도 있다.
일 실시예에서, 발광 소자(LD)는 어느 일 방향을 따라 연장된 다각 뿔 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)의 적어도 일 영역은 육각 뿔 형상을 가질 수 있다. 다만, 발광 소자(LD)의 형상이 이에 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다. 실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치되고, 발광 소자(LD)의 타측 단부에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
일 실시예에 있어서, 발광 소자(LD)는 다각 기둥 형상, 일 예로, 양측 단부가 돌출된 육각 뿔 형상으로 제조된 코어-쉘 구조의 초소형 발광 다이오드일 수 있다. 예를 들어, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 각각 나노 스케일 또는 마이크로 스케일 범위의 폭 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)는, 이를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 그 크기 및/또는 형상 등이 다양하게 변경될 수 있다.
일 실시예에서, 발광 소자(LD)의 길이(L) 방향을 따라 제1 반도체층(11)의 양측 단부는 돌출된 형상을 가질 수 있다. 제1 반도체층(11)의 양측 단부의 돌출된 형상은 서로 상이할 수 있다. 일 예로, 제1 반도체층(11)의 양측 단부 중 상측에 배치된 일 단부는 상부로 향할수록 폭이 좁아지면서 하나의 꼭지점에 접하는 뿔 형상을 가질 수 있다. 또한, 제1 반도체층(11)의 양측 단부 중 하측에 배치된 타 단부는 일정한 폭의 다각 기둥 형상을 가질 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 제1 반도체층(11)이 하부로 향할수록 폭이 점진적으로 좁아지는 다각 형상 또는 계단 형상 등의 단면을 가질 수도 있다. 제1 반도체층(11)의 양측 단부의 형상은 실시예에 따라 다양하게 변경될 수 있는 것으로서, 상술한 실시예에 한정되지는 않는다.
실시예에 따라, 제1 반도체층(11)은 발광 소자(LD)의 코어(core), 즉, 중심(또는, 중앙 영역)에 위치할 수 있다. 또한, 발광 소자(LD)는 제1 반도체층(11)의 형상에 대응되는 형상으로 제공될 수 있다. 일 예로, 제1 반도체층(11)이 육각 뿔 형상을 갖는 경우, 발광 소자(LD)는 육각 뿔 형상을 가질 수 있다.
도 5는 또 다른 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 5에서는 설명의 편의를 위해 절연막(INF)의 일부가 생략되어 도시되었다.
도 5를 참조하면, 발광 소자(LD)는 제2 반도체층(13) 상에 배치된 전극층(14)을 더 포함할 수 있다.
전극층(14)은 제2 반도체층(13)에 전기적으로 연결되는 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 실시예에 따라, 전극층(14)은 쇼트키(Schottky) 컨택 전극일 수 있다. 전극층(14)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있다. 또한, 전극층(14)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)에서 생성되는 광이 전극층(14)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
별도 도시하진 않았지만, 다른 실시예에서, 발광 소자(LD)는 제2 반도체층(13) 상에 배치된 전극층(14)을 포함하고, 제1 반도체층(11) 상에 배치된 전극층을 더 포함할 수도 있다.
도 6은 또 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 6을 참조하면, 절연막(INF')이 전극층(14)과 인접한 모서리 영역에서 곡면의 형상을 가질 수 있다. 실시예에 따라, 상기 곡면은 발광 소자(LD)가 제조될 때, 에칭(etching)으로 인하여 형성된 것일 수 있다.
별도 도시하진 않았지만, 상술한 제1 반도체층(11) 상에 배치된 전극층을 더 포함한 구조를 가진 다른 실시예의 발광 소자에서도, 절연막(INF')이 상기 전극층과 인접한 영역에서 곡면의 형상을 가질 수도 있다.
도 7은 또 다른 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 7에서는 설명의 편의를 위해 절연막(INF)의 일부가 생략되어 도시되었다.
먼저, 도 7을 참조하면, 일 실시예에 따른 발광 소자(LD)는 제1 반도체층(11)과 활성층(12) 사이에 배치된 제3 반도체층(15), 활성층(12)과 제2 반도체층(13) 사이에 배치된 제4 반도체층(16) 및 제5 반도체층(17)을 더 포함할 수 있다. 도 7의 발광 소자(LD)는 복수의 반도체층(15, 16, 17) 및 전극층(14a, 14b)이 더 배치되고, 활성층(12)이 다른 원소를 함유하는 점에서 도 1의 실시예와 차이가 있다. 그 외에 절연막(INF)의 배치 및 구조는 도 1과 실질적으로 동일하다. 도 7에서는 일부 부재들이 도 1과 동일한 부재이나 설명의 편의를 위해 새로운 도면 부호가 부여되었다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
상술한 바와 같이, 도 1의 발광 소자(LD)는 활성층(12)이 질소(N)를 포함하여 청색(Blue) 또는 녹색(Green)의 광을 방출할 수 있다. 반면에, 도 7의 발광 소자(LD)는 활성층(12) 및 다른 반도체층들이 각각 적어도 인(P)을 포함하는 반도체일 수 있다. 즉, 일 실시예에 따른 발광 소자(LD)는 중심 파장 대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)의 광을 방출할 수 있다. 다만, 적색 광의 중심 파장 대역이 상술한 범위에 제한되는 것은 아니며, 본 기술 분야에서 적색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다.
구체적으로, 도 7의 실시예에 따른 발광 소자(LD)에서, 제1 반도체층(11)은 n형 반도체층으로, 발광 소자(LD)가 적색의 광을 방출하는 경우 제1 반도체층(11)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 n형으로 도핑된 InAlGaP, GaP, AlGaP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제1 반도체층(11)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(11)은 n형 Si로 도핑된 n-AlGaInP일 수 있다. 제1 반도체층(11)의 길이는 1.5um 내지 5um의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(13)은 p형 반도체층으로, 발광 소자(LD)가 적색의 광을 방출하는 경우 제2 반도체층(13)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 p형으로 도핑된 InAlGaP, GaP, AlGaNP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제2 반도체층(13)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(13)은 p형 Mg로 도핑된 p-GaP일 수 있다. 제2 반도체층(13)의 길이는 0.08um 내지 0.25um의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치될 수 있다. 도 1의 활성층(12)과 같이 도 7의 활성층(12)도 단일 또는 다중 양자 우물 구조의 물질을 포함하여 특정 파장대의 광을 방출할 수 있다. 일 예로, 활성층(12)이 적색 파장대의 광을 방출하는 경우, 활성층(12)은 AlGaP, AlInGaP 등의 물질을 포함할 수 있다. 특히, 활성층(12)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaP 또는 AlInGaP, 우물층은 GaP 또는 AlInP 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(12)은 양자층으로 AlGaInP를, 우물층으로 AlInP를 포함하여 620nm 내지 750nm의 중심 파장대역을 갖는 적색 광을 방출할 수 있다.
도 7의 발광 소자(LD)는 활성층(12)과 인접하여 배치되는 클래드층(Clad layer)을 포함할 수 있다. 도면에 도시된 바와 같이, 활성층(12)의 상하에서 제1 반도체층(11) 및 제2 반도체층(13) 사이에 배치된 제3 반도체층(15)과 제4 반도체층(16)은 클래드층일 수 있다.
제3 반도체층(15)은 제1 반도체층(11)과 활성층(12) 사이에 배치될 수 있다. 제3 반도체층(15)은 제1 반도체층(11)과 같이 n형 반도체일 수 있으며, 일 예로 제3 반도체층(15)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예시적인 실시예에서, 제1 반도체층(11)은 n-AlGaInP이고, 제3 반도체층(15)은 n-AlInP일 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 반도체층(16)은 활성층(12)과 제2 반도체층(13) 사이에 배치될 수 있다. 제4 반도체층(16)은 제2 반도체층(13)과 같이 n형 반도체일 수 있으며, 일 예로 제4 반도체층(16)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예시적인 실시예에서, 제2 반도체층(13)은 p-GaP이고, 제4 반도체층(16)은 p-AlInP 일 수 있다.
제5 반도체층(17)은 제4 반도체층(16)과 제2 반도체층(13) 사이에 배치될 수 있다. 제5 반도체층(17)은 제2 반도체층(13) 및 제4 반도체층(16)과 같이 p형으로 도핑된 반도체일 수 있다. 몇몇 실시예에서, 제5 반도체층(17)은 제4 반도체층(16)과 제2 반도체층(13) 사이의 격자 상수(Lattice constant) 차이를 줄여주는 기능을 수행할 수 있다. 즉, 제5 반도체층(17)은 TSBR(Tensile strain barrier reducing)층일 수 있다. 일 예로, 제5 반도체층(17)은 p-GaInP, p-AlInP, p-AlGaInP 등을 포함할 수 있으나, 이에 제한되지 않는다. 또한, 제3 반도체층(15), 제4 반도체층(16) 및 제5 반도체층(17)의 길이는 0.08um 내지 0.25um의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제1 전극층(14a)과 제2 전극층(14b)은 각각 제1 반도체층(11) 및 제2 반도체층(13) 상에 배치될 수 있다. 제1 전극층(14a)은 제1 반도체층(11)의 하면에 배치되고, 제2 전극층(14b)은 제2 반도체층(13)의 상면에 배치될 수 있다. 다만, 이에 제한되지 않고, 제1 전극층(14a) 및 제2 전극층(14b) 중 적어도 어느 하나는 생략될 수 있다. 예를 들어 발광 소자(LD)는 제1 반도체층(11) 하면에 제1 전극층(14a)이 배치되지 않고, 제2 반도체층(13) 상면에 하나의 제2 전극층(14b)만이 배치될 수도 있다. 제1 전극층(14a)과 제2 전극층(14b)은 각각 도 5의 전극층(14)에서 예시된 재료들 중 적어도 하나를 포함할 수 있다.
이하의 실시예들은 도 1 및 도 2에 도시된 발광 소자(LD)가 적용된 것을 예로서 설명되나, 통상의 기술자라면 도 3 내지 도 7에 도시된 발광 소자(LD)를 포함한 다양한 형상의 발광 소자들을 실시예들에 적용할 수 있다.
도 8은 일 실시예에 따른 표시 장치를 나타내는 개념도이다.
표시 장치(1)는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(1)는 표시 기판(SUB)과, 표시 기판(SUB) 상에 정의된 복수의 화소들(PXL)을 포함할 수 있다. 표시 기판(SUB)은 경성 기판 또는 가요성 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 표시 기판(SUB)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 표시 기판(SUB)은 투명 기판일 수 있으나 이에 한정되지는 않는다. 일 예로, 표시 기판(SUB)은 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.
표시 장치(1) 및 표시 기판(SUB)은 화면을 표시하는 표시 영역(DA) 및 표시가 이루어지지 않는 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다. 표시 영역(DA)은 복수의 화소들(PXL)을 포함할 수 있다. 화소들(PXL)은 스캔 신호 및 데이터 신호에 의해 구동되는 적어도 하나의 발광 소자(LD), 일 예로 도 1 내지 도 7의 실시예들 중 어느 하나에 의한 적어도 발광 다이오드를 포함할 수 있다. 복수의 발광 다이오드들은 화소(PXL)의 광원을 구성할 수 있다.
화소들(PXL)은 복수의 서브 화소들(SPX1, SPX2, SPX3)을 포함할 수 있다. 일 예로, 복수의 서브 화소들(SPX1, SPX2, SPX3)은 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 실시예에 따라, 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)은 서로 다른 색상들로 발광할 수 있다. 일 예로, 제1 서브 화소(SPX1)는 적색으로 발광하는 적색 서브 화소일 수 있고, 제2 서브 화소(SPX2)는 녹색으로 발광하는 녹색 서브 화소일 수 있으며, 제3 서브 화소(SPX3)는 청색으로 발광하는 청색 서브 화소일 수 있다. 다만, 화소(PXL)를 구성하는 서브 화소들(SPX1, SPX2, SPX3)의 색상, 종류 및/또는 개수 등이 특별히 한정되는 것은 아니며, 각각의 서브 화소들(SPX1, SPX2, SPX3)이 방출하는 광의 색상은 다양하게 변경될 수 있다. 또한, 도 8에서는 서브 화소들(SPX1, SPX2, SPX3)이 표시 영역(DA)에서 스트라이프(stripe) 형태로 배열되는 실시예를 도시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 화소들(PXL)은 현재 공지된 다양한 화소 배열 형태를 가지고 배치될 수 있다.
서브 화소들(SPX1, SPX2, SPX3) 각각은 스캔 라인 및 데이터 라인에 연결되고, 또한, 고전위 전원선 및 저전위 전원선에 연결될 수 있다. 서브 화소들(SPX1, SPX2, SPX3) 각각은 스캔 라인을 통해 전송되는 스캔 신호에 응답하여 데이터 라인을 통해 전송되는 데이터 신호에 대응하는 휘도로 발광할 수 있다. 서브 화소들(SPX1, SPX2, SPX3) 상호 실질적으로 동일한 화소 구조 또는 화소 회로를 포함할 수 있다.
도 9는 도 8의 서브 화소의 배치를 나타내는 평면도이다.
도 9를 참조하면, 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3) 각각은 서로 이격되어 배치된 제1 전극(ETL1) 및 제2 전극들(ETL2)과, 제1 및 제2 전극들(ETL1, ETL2)의 사이에 연결된 적어도 하나의 제1 내지 제3 발광 소자들(LD1, LD2, LD3)을 포함할 수 있다.
제1 전극(ETL1)은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)이 공유하는 전극일 수 있다. 이 경우, 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)은 제2 방향(Y축 방향)을 따라 배치될 수 있다.
제2 전극들(ETL2)은 제1 전극(ETL1)으로부터 제1 방향(X축 방향)으로 이격되어 배치될 수 있다. 제1 내지 제3 서브 화소들(SPX1 내지 SPX3) 내의 제2 전극들(ETL21, ETL22, ETL23)은 제2 방향(Y축 방향)을 따라 배열될 수 있다.
제1 및 제2 전극들(ETL1, ETL2)은 소정 간격만큼 이격되어 나란히(평행하게) 배치될 수 있다.
일 실시예로, 제1 전극(ETL1)은 저전위 전원에 전기적으로 접속된 캐소드 전극일 수 있다. 제2 전극들(ETL2)은 고전위 전원에 전기적으로 접속된 애노드(anode) 전극일 수 있다. 제1 전극(ETL1)과 제2 전극들(ETL2)에 각각 일 단부와 타 단부가 전기적으로 연결되는 발광 소자들(LD)이 배치됨으로써, 제1 전극(ETL1)과 각각의 제2 전극들(ETL2)은 전기적으로 연결될 수 있다.
제1 내지 제3 발광 소자들(LD1, LD2, LD3)은 서로 동일한 색상으로 발광할 수 있다. 예를 들어, 제1 내지 제3 발광 소자들(LD1, LD2, LD3)은 모두 적색, 녹색 또는 청색 중 하나의 색으로 발광하는 서브 화소일 수 있다. 이 경우, 풀-컬러의 화소(PXL)를 구성하기 위하여, 제1 내지 제3 발광 소자들(LD1, LD2, LD3) 상부에는 제1 내지 제3 발광 소자들(LD1, LD2, LD3)에서 방출되는 빛의 색상을 변환하기 위한 컬러 제어층 및/또는 컬러 필터가 배치될 수 있다. 이에 대한 상세한 설명은 도 10을 참조하여 후술하기로 한다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 내지 제3 발광 소자들(LD1, LD2, LD3)은 서로 다른 색상들로 발광할 수도 있다.
도 10은 도 9의 A-A' 선을 따라 자른 단면도이다. 도 11 및 도 12는 도 10의 A 영역을 확대한 단면도들이다.
도 10을 참조하면, 일 실시예에 따른 화소들(PXL) 및 이를 포함한 표시 장치(1)는, 표시 기판(SUB)의 일면 상에 순차적으로 배치된 회로 소자층(PCL) 및 표시 소자층(DPL)을 포함할 수 있다. 이하에서는 제2 서브 화소(SPX2)를 중심으로 각 서브 화소(SPX1, SPX2, SPX3)를 포괄하여 설명하기로 한다.
회로 소자층(PCL)은, 각 서브 화소(SPX1, SPX2, SPX3)의 발광 소자들(LD)에 전기적으로 연결되는 적어도 하나의 회로 소자를 포함할 수 있다. 예를 들어, 회로 소자층(PCL)은 각각의 화소 회로를 구성하는 복수의 트랜지스터들(T)을 포함할 수 있다.
설명의 편의를 위해, 도 10에서는 회로 소자층(PCL)에 배치되는 회로 소자들 및 배선들 중 어느 하나의 트랜지스터(T)만을 대표적으로 도시하기로 한다. 다만, 회로 소자층(PCL)의 평면/단면 구조는 다양하게 변경될 수 있는 것으로서, 각각의 트랜지스터(T)의 위치 및 단면 구조는 실시예에 따라 다양하게 변경될 수 있다.
또한, 회로 소자층(PCL)은 복수의 절연층들을 포함할 수 있다. 예를 들어, 회로 소자층(PCL)은 표시 기판(SUB)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연층(GI), 층간 절연층(ILD) 및/또는 패시베이션층(PSV)을 포함할 수 있다. 또한, 실시예에 따라서는, 회로 소자층(PCL)이 적어도 일부의 트랜지스터(T)의 하부에 배치되는 적어도 하나의 차광 패턴(미도시) 등을 더 포함할 수도 있다.
버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 이러한 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 이러한 버퍼층(BFL) 상에는 트랜지스터들(T)과 같은 각종 회로 소자와, 상기 회로 소자에 연결되는 각종 배선들이 배치될 수 있다. 한편, 실시예에 따라서는 버퍼층(BFL)이 생략될 수도 있고, 이 경우 적어도 하나의 회로 소자 및/또는 배선이 표시 기판(SUB)의 일면 상에 직접 배치될 수도 있다.
각각의 트랜지스터(T)는, 반도체층(SCL)("반도체 패턴" 또는 "활성층"이라고도 함), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다. 한편, 도 10에서는 각각의 트랜지스터(T)가, 반도체층(SCL)과 별개로 형성된 소스 전극(SE) 및 드레인 전극(DE)을 구비하는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 적어도 하나의 트랜지스터(T)에 구비되는 소스 전극(SE) 및 드레인 전극(DE)이 각각의 반도체층(SCL)과 통합되어 구성될 수도 있다.
반도체층(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 일 예로, 반도체층(SCL)은 버퍼층(BFL)이 형성된 표시 기판(SUB)과 게이트 절연층(GI)의 사이에 배치될 수 있다. 반도체층(SCL)은 각각의 소스 전극(SE)에 접속되는 소스 영역과, 각각의 드레인 전극(DE)에 접속되는 드레인 영역과, 상기 소스 영역 및 드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다.
실시예에 따라, 반도체층(SCL)은 폴리 실리콘, 아모포스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 반도체층(SCL)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 반도체층(SCL)의 소스 영역 및 드레인 영역은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
일 실시예에서, 각각의 화소 회로를 구성하는 트랜지스터들(T)의 반도체층(SCL)은 실질적으로 동일 또는 유사한 물질로 이루어질 수 있다. 예를 들어, 트랜지스터들(T)의 반도체층(SCL)은, 폴리 실리콘, 아모포스 실리콘 및 산화물 반도체 중 동일한 어느 하나의 물질로 이루어질 수 있다. 다른 실시예에서, 트랜지스터들(T) 중 일부와 나머지 일부는 서로 다른 물질로 이루어진 반도체층(SCL)을 포함할 수도 있다. 예를 들어, 트랜지스터들(T) 중 일부의 반도체층(SCL)은 폴리 실리콘 또는 아모포스 실리콘으로 이루어지고, 트랜지스터들(T) 중 다른 일부의 반도체층(SCL)은 산화물 반도체로 이루어질 수 있다.
게이트 절연층(GI)은 반도체층(SCL) 상에 배치될 수 있다. 일 예로, 게이트 절연층(GI)은 반도체층(SCL)과 게이트 전극(GE)의 사이에 배치될 수 있다. 이러한 게이트 절연층(GI)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다.
게이트 전극(GE)은 게이트 절연층(GI) 상에 배치될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연층(GI)을 사이에 개재하고 반도체층(SCL)과 중첩되도록 배치될 수 있다. 한편, 도 10에서는 탑-게이트 구조의 트랜지스터(T)를 도시하였으나, 다른 실시예에서, 트랜지스터(T)는 바텀-게이트 구조를 가질 수도 있다. 이 경우, 게이트 전극(GE)은, 반도체층(SCL)의 하부에 반도체층(SCL)과 중첩되도록 배치될 수도 있다.
층간 절연층(ILD)은 게이트 전극(GE) 상에 배치될 수 있다. 일 예로, 층간 절연층(ILD)은 게이트 전극(GE)과 소스 전극(SE) 및 드레인 전극(DE)의 사이에 배치될 수 있다. 이러한 층간 절연층(ILD)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은, 적어도 한 층의 층간 절연층(ILD)을 사이에 개재하고, 각각의 반도체층(SCL) 상에 배치될 수 있다. 예를 들어, 소스 전극(SE) 및 드레인 전극(DE)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 사이에 개재하고, 반도체층(SCL)의 서로 다른 단부들 상에 배치될 수 있다. 이러한 소스 전극(SE) 및 드레인 전극(DE)은 각각의 반도체층(SCL)에 전기적으로 연결될 수 있다. 예를 들어, 소스 전극(SE) 및 드레인 전극(DE)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 각각의 컨택홀을 통해 반도체층(SCL)의 소스 영역 및 드레인 영역에 연결될 수 있다.
트랜지스터들(T)을 비롯한 회로 소자들 및/또는 배선들의 상부에는 패시베이션층(PSV)이 배치될 수 있다. 패시베이션층(PSV)은, 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 일 예로, 패시베이션층(PSV)은 적어도 하나의 유기 절연층을 포함하며 회로 소자층(PCL)의 표면을 실질적으로 평탄화할 수 있다. 패시베이션층(PSV)의 상부에는 표시 소자층(DPL)이 배치될 수 있다.
회로 소자층(PCL) 상에는 표시 소자층(DPL)이 배치될 수 있다.
표시 소자층(DPL)은 상술한 제1 및 제2 전극들(ETL1, ELT2), 제1 및 제2 전극들(ETL1, ELT2) 사이에 배치되어 제1 및 제2 전극들(ETL1, ELT2)과 전기적으로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다.
제1 및 제2 전극들(ETL1, ELT2)은 패시베이션층(PSV) 상에 배치될 수 있다. 제1 및 제2 전극들(ETL1, ELT2)은 패시베이션층(PSV)의 일면 상에 직접 배치될 수 있다. 제1 및 제2 전극들(ETL1, ELT2)과 패시베이션층(PSV) 사이에는 별도의 격벽 구조물 등이 생략될 수 있다. 즉, 제1 및 제2 전극들(ETL1, ELT2)은 패시베이션층(PSV) 상에서 평탄하게 형성될 수 있다. 이 경우, 제1 및 제2 전극들(ETL1, ELT2) 상부에 후술할 절연층(INS)을 형성하는 과정에서 공정성을 향상시킬 수 있다. 즉, 제1 및 제2 전극들(ETL1, ELT2) 상부에 절연층(INS) 등을 용이하게 형성하고 절연층(INS)의 크랙을 방지할 수 있으므로, 소자 신뢰성을 확보할 수 있다.
제1 및 제2 전극들(ETL1, ELT2)은 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 제1 및 제2 전극들(ETL1, ELT2)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), SnO2(Tin Oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 중 적어도 하나의 도전 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 또한, 제1 및 제2 전극들(ETL1, ELT2)은 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 제1 및 제2 전극들(ETL1, ELT2)은 적어도 한 층의 반사 전극층을 포함할 수 있다. 또한, 제1 및 제2 전극들(ETL1, ELT2)은 상기 반사 전극층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 전극층과, 상기 반사 전극층 및/또는 투명 전극층의 상부를 커버하는 적어도 한 층의 도전성 캡핑층 중 적어도 하나를 선택적으로 더 포함할 수 있다.
제1 및 제2 전극들(ETL1, ELT2) 상에는 발광 소자들(LD) 및 복수의 절연층(INS)이 배치될 수 있다. 이에 대한 상세한 설명을 위해 도 11이 참조된다.
도 11을 참조하면, 제1 및 제2 전극들(ETL1, ELT2)의 일 영역 상에는 제1 절연층(INS1)이 배치될 수 있다. 예를 들어, 제1 절연층(INS1)은, 제1 및 제2 전극들(ETL1, ELT2)의 일 영역을 커버하도록 형성되며, 제1 및 제2 전극들(ETL1, ELT2)의 다른 일 영역을 노출하는 개구부를 포함할 수 있다. 한편, 실시예에 따라 제1 절연층(INS1)은 생략될 수도 있다.
일 실시예에서, 제1 절연층(INS1)은, 일차적으로 제1 및 제2 전극들(ETL1, ELT2)을 전면적으로 커버하도록 형성될 수 있다. 이러한 제1 절연층(INS1) 상에 발광 소자들(LD)이 공급 및 정렬된 이후, 제1 절연층(INS1)은 제1 및 제2 전극들(ETL1, ELT2)을 노출하도록 부분적으로 개구될 수 있다. 또는, 다른 실시예에서, 제1 절연층(INS1)은, 발광 소자들(LD)의 공급 및 정렬이 완료된 이후, 발광 소자들(LD)의 하부에만 국부적으로 배치되는 개별 패턴의 형태로 패터닝될 수도 있다. 즉, 제1 절연층(INS1)은, 제1 및 제2 전극들(ETL1, ELT2)과 발광 소자들(LD)의 사이에 개재되되, 상기 전극들 각각의 적어도 일 영역을 노출할 수 있다. 이러한 제1 절연층(INS1)은 상기 전극들이 형성된 이후 상기 전극들을 커버하도록 형성되어, 후속 공정에서 상기 전극들이 손상되는 것을 방지할 수 있다. 또한, 제1 절연층(INS1)은 각각의 발광 소자(LD)를 안정적으로 지지할 수 있다.
제1 절연층(INS1)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다.
제1 절연층(INS1)이 형성된 각각의 화소 영역, 특히, 각 서브 화소(SPX1, SPX2, SPX3)의 발광 영역에는 복수의 발광 소자들(LD)이 공급 및 정렬될 수 있다. 일 예로, 잉크젯 방식, 슬릿 코팅 방식, 또는 이외의 다양한 방식 등을 통해 각 서브 화소(SPX1, SPX2, SPX3)의 발광 영역에 다수의 발광 소자들(LD)이 공급되고, 발광 소자들(LD)은 정렬 신호(또는, 정렬 전압)에 의해 방향성을 가지고 정렬될 수 있다.
발광 소자들(LD)의 일 영역 상에는, 절연 패턴(INP)이 배치될 수 있다. 예를 들어, 절연 패턴(INP)은, 발광 소자들(LD) 각각의 일단 및 타단을 노출하면서, 발광 소자들(LD) 각각의 중앙 영역을 포함한 일 영역 상부에만 부분적으로 배치될 수 있다. 이러한 절연 패턴(INP)은 각 서브 화소(SPX1, SPX2, SPX3)의 발광 영역 상에 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다. 절연 패턴(INP)은 실시예에 따라서 생략될 수도 있다.
절연 패턴(INP)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다.
발광 소자들(LD)의 정렬이 완료된 이후 발광 소자들(LD) 상에 절연 패턴(INP)을 형성하게 되면, 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다. 또한, 제1 절연층(INS1)과 발광 소자들(LD)의 사이에 이격 공간이 존재하였을 경우, 상기 이격 공간은 절연 패턴(INP)을 형성하는 과정에서 유입된 절연 물질로 채워질 수 있다. 이에 따라, 발광 소자들(LD)을 보다 안정적으로 지지할 수 있다.
절연 패턴(INP)에 의해 커버되지 않은 발광 소자들(LD)의 일단 및 타단은 컨택 전극(CE1, CE2)에 의해 커버될 수 있다. 예를 들어, 이웃한 컨택 전극들(CE1, CE2) 각각의 일단은, 절연 패턴(INP)을 사이에 개재하고, 적어도 하나의 인접한 발광 소자(LD)의 일단 및 타단 상에서 이격되어 배치될 수 있다.
일 실시예에서, 컨택 전극들(CE1, CE2)은 도 11에 도시된 바와 같이 표시 기판(SUB)의 일면 상에서 동일한 층에 동시에 형성될 수 있다. 이에 따라, 화소들(PXL) 및 이를 구비한 표시 장치(1)의 제조 공정을 간소화할 수 있다.
다른 실시예에서, 컨택 전극들(CE1, CE2)은 복수의 그룹으로 나뉘어 각 그룹 별로 표시 기판(SUB)의 일면 상에서 서로 다른 층에 순차적으로 형성될 수도 있다. 예를 들어, 도 12에 도시된 바와 같이 이웃한 한 쌍의 컨택 전극들(CE1, CE2)은 표시 기판(SUB)의 일면 상에서 서로 다른 층에 순차적으로 형성될 수도 있다. 이 경우, 상기 한 쌍의 컨택 전극들(CE1, CE2)의 사이에는 제3 절연층(INS3)이 추가적으로 배치될 수 있다. 즉, 컨택 전극들(CE1, CE2)의 위치 및 상호 배치 관계는 다양하게 변경될 수 있다.
또한, 컨택 전극들(CE1, CE2)은 제1 및 제2 전극들(ETL1, ELT2)의 노출 영역을 커버하도록 제1 및 제2 전극들(ETL1, ELT2)의 상부에 배치될 수 있다. 예를 들어, 컨택 전극들(CE1, CE2)은, 제1 및 제2 전극들(ETL1, ELT2)과 접촉되도록 제1 및 제2 전극들(ETL1, ELT2)의 적어도 일 영역 상에 배치될 수 있다. 이에 따라, 컨택 전극들(CE1, CE2)이 각각의 상부에 배치된 제1 및 제2 전극들(ETL1, ELT2)에 전기적으로 연결되고, 제1 및 제2 전극들(ETL1, ELT2)은 컨택 전극들(CE1, CE2)을 통해 발광 소자(LD)의 일단 및 타단과 전기적으로 연결될 수 있다.
실시예에 따라, 컨택 전극들(CE1, CE2)은 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 컨택 전극들(CE1, CE2)은 ITO, IZO 및 ITZO를 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함하며, 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다. 이에 따라, 발광 소자들(LD)의 일단 및 타단으로부터 방출되는 빛이 컨택 전극들(CE1, CE2)을 투과하여 표시 장치(1)의 외부로 방출될 수 있게 된다.
컨택 전극들(CE1, CE2) 상에는 제2 절연층(INS2)이 배치될 수 있다. 예를 들어, 제2 절연층(INS2)은, 제1 및 제2 전극들(ETL1, ELT2), 발광 소자들(LD), 절연 패턴(INP), 및 컨택 전극들(CE1, CE2)을 커버하도록, 제1 및 제2 전극들(ETL1, ELT2), 발광 소자들(LD), 절연 패턴(INP), 및 컨택 전극들(CE1, CE2)이 형성된 표시 기판(SUB) 상에 전면적으로 형성 및/또는 배치될 수 있다. 이러한 제2 절연층(INS2)은, 적어도 한 층의 무기막 및/또는 유기막을 포함할 수 있다.
일 실시예에서, 제2 절연층(INS2)은 다층 구조의 박막 봉지층을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 제2 절연층(INS2)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 예를 들어, 제2 절연층(INS2)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등을 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있다.
다시 도 10을 참조하면, 절연층(INS) 상에는 복수의 뱅크(BNK) 및 보호 패턴(PP)이 배치될 수 있다. 뱅크(BNK) 및 보호 패턴(PP)은 절연층(INS) 상에 직접 배치될 수 있다. 예를 들어, 뱅크(BNK) 및 보호 패턴(PP)은 상술한 제2 절연층(INS2) 상에 직접 배치되어 제2 절연층(INS2)과 접할 수 있다.
복수의 뱅크(BNK)는 절연층(INS) 상에서 각 서브 화소(SPX1, SPX2, SPX3)의 경계에 배치될 수 있다. 예를 들어, 뱅크(BNK)는 상술한 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)의 경계에 배치되어 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)의 발광 영역을 정의할 수 있다.
복수의 뱅크(BNK)는 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(baenzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 뱅크(BNK)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질을 포함하거나, 유무기 복합층으로 이루어질 수도 있다.
복수의 뱅크(BNK)의 일면 상에는 반사층(RL)이 더 배치될 수 있다. 반사층(RL)은 복수의 뱅크(BNK)의 일면을 직접 커버할 수 있다. 반사층(RL)은 발광 소자들(LD)의 일단 및 타단에서 방출된 광을 반사하여 표시 장치(1)의 전면 방향 즉, 제3 방향(Z축 방향)으로 출사시키는 역할을 할 수 있다. 반사층(RL)의 구성 물질은 특별히 한정되지 않으며, 현재 공지된 다양한 반사성 물질로 구성될 수 있다.
복수의 보호 패턴(PP)은 뱅크(BNK)에 의해 둘러싸인 공간에 배치될 수 있다. 복수의 보호 패턴(PP)은 절연층(INS) 상에서 발광 소자들(LD)과 제3 방향(Z축 방향)으로 중첩하도록 배치될 수 있다. 보호 패턴(PP)은 발광 소자(LD)의 상면 및/또는 측면을 커버하도록 배치될 수 있다. 보호 패턴(PP)이 발광 소자(LD)를 커버함으로써, 발광 소자(LD)와 인접하는 컬러 제어층(CR, CG, CB)의 열화를 최소화할 수 있다. 컬러 제어층(CR, CG, CB)에 대한 상세한 설명은 후술하기로 한다.
보호 패턴(PP)은 상술한 뱅크(BNK)와 동일한 물질로 이루어질 수 있다. 즉, 보호 패턴(PP)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(baenzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 보호 패턴(PP)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질을 포함하거나, 유무기 복합층으로 이루어질 수도 있다. 보호 패턴(PP)은 뱅크(BNK)와 동일한 공정에 의해 동시에 형성될 수 있다. 이에 따라, 마스크 수를 저감하여 비용을 절감하고 제조 공정을 단순화할 수 있다.
일 실시예에서, 보호 패턴(PP)의 두께(H1)는 뱅크(BNK)의 두께(H2)와 상이할 수 있다. 여기서 보호 패턴(PP)의 두께(H1)는 보호 패턴(PP)의 저면에서 상면까지의 제3 방향(Z축 방향)의 길이를 의미하고, 뱅크(BNK)의 두께(H2)는 뱅크(BNK)의 저면에서 상면까지의 제3 방향(Z축 방향)의 길이를 의미할 수 있다. 예를 들어, 보호 패턴(PP)의 두께(H1)는 뱅크(BNK)의 두께(H2)보다 작을 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 보호 패턴(PP)과 뱅크(BNK)는 실질적으로 동일한 두께로 형성될 수도 있다.
일 실시예에서, 보호 패턴(PP)의 일단과 타단 사이의 제1 방향(X축 방향)의 길이(W1)는 보호 패턴(PP)의 일단과 뱅크(BNK)의 일단 사이의 제1 방향(X축 방향)의 길이(W2)와 상이할 수 있다. 예를 들어, 보호 패턴(PP)의 일단과 타단 사이의 제1 방향(X축 방향)의 길이(W1)는 보호 패턴(PP)의 일단과 뱅크(BNK)의 일단 사이의 제1 방향(X축 방향)의 길이(W2)보다 작을 수 있다. 여기서 보호 패턴(PP)의 일단과 타단 사이의 제1 방향(X축 방향)의 길이(W1) 및 보호 패턴(PP)의 일단과 뱅크(BNK)의 일단 사이의 제1 방향(X축 방향)의 길이(W2)는 보호 패턴(PP)의 저면 및 뱅크(BNK)의 저면을 기준으로 측정된 길이를 의미할 수 있다. 이 경우, 보호 패턴(PP)의 일단과 뱅크(BNK)의 일단 사이에 컬러 제어층(CR, CG, CB)이 제공될 공간을 넓게 확보할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 보호 패턴(PP)의 일단과 타단 사이의 제1 방향(X축 방향)의 길이(W1)는 보호 패턴(PP)의 일단과 뱅크(BNK)의 일단 사이의 제1 방향(X축 방향)의 길이(W2)와 실질적으로 동일할 수도 있다.
절연층(INS) 상에는 컬러 제어층(CR, CG, CB)이 더 배치될 수 있다. 컬러 제어층(CR, CG, CB)은 절연층(INS) 상에 직접 배치될 수 있다. 예를 들어, 컬러 제어층(CR, CG, CB)은 상술한 제2 절연층(INS2) 상에 직접 배치되어 제2 절연층(INS2)과 접할 수 있다. 컬러 제어층(CR, CG, CB)은 보호 패턴(PP) 및/또는 뱅크(BNK)에 의해 둘러싸인 공간에 배치될 수 있다. 컬러 제어층(CR, CG, CB)은 발광 소자(LD)의 일측 및 타측에 위치할 수 있다. 이 경우, 발광 소자(LD)의 일단 및 타단에서 방출된 광은 수평 방향 즉, 제1 방향(X축 방향)을 따라 컬러 제어층(CR, CG, CB) 내로 직접 제공될 수 있다. 즉, 반사에 따라 손실되는 광량을 최소화할 수 있으므로, 표시 장치(1)의 광 효율을 향상시킬 수 있다. 아울러, 발광 소자(LD)의 상부에 배치되는 별도의 컬러 제어층 또는 컬러 제어 기판을 생략할 수 있으므로, 박형 표시 장치를 구현할 수 있다.
컬러 제어층(CR, CG, CB)은 보호 패턴(PP)을 커버하도록 배치될 수 있다. 컬러 제어층(CR, CG, CB)은 보호 패턴(PP)의 상면 및 측면을 직접 커버할 수 있다. 이 경우, 표시 기판(SUB)의 상면으로부터 컬러 제어층(CR, CG, CB)의 상면까지의 두께는, 표시 기판(SUB)의 상면으로부터 보호 패턴(PP)의 상면까지의 두께보다 클 수 있다. 다만, 반드시 이에 제한되는 것은 아니다.
또한, 컬러 제어층(CR, CG, CB)은 뱅크(BNK)를 커버하도록 배치될 수 있다. 뱅크(BNK)의 일면 상에 반사층(RL)이 배치되는 경우, 컬러 제어층(CR, CG, CB)은 반사층(RL)의 일면을 직접 커버할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제조 공정에 따라 컬러 제어층(CR, CG, CB)은 뱅크(BNK)보다 얇은 두께로 제공될 수도 있다.
컬러 제어층(CR, CG, CB)의 굴절률은 보호 패턴(PP)의 굴절률과 상이할 수 있다. 예를 들어, 컬러 제어층(CR, CG, CB)의 굴절률은 보호 패턴(PP)의 굴절률보다 클 수 있다.
컬러 제어층(CR, CG, CB)은 제1 서브 화소(SPX1)에 배치된 제1 파장 변환층(CR), 제2 서브 화소(SPX2)에 배치된 제2 파장 변환층(CG), 및 제3 서브 화소(SPX3)에 배치된 광 투과층(CB)을 포함할 수 있다. 다만, 컬러 제어층(CR, CG, CB)의 구성이 반드시 이에 제한되는 것은 아니며, 각 서브 화소(SPX1, SPX2, SPX3)의 발광 소자(LD)가 방출하는 광의 파장에 따라 다양하게 변경될 수 있다.
제1 파장 변환층(CR)은 입사광의 피크 파장을 다른 특정 피크 파장의 광으로 변환 또는 시프트시켜 출사할 수 있다. 예를 들어, 제1 파장 변환층(CR)은 상술한 제1 발광 소자(LD1)에서 방출된 광을 약 610nm 내지 약 650nm 범위의 피크 파장을 갖는 적색 광으로 변환하여 출사할 수 있다.
제1 파장 변환층(CR)은 제1 베이스 수지(BS1) 및 제1 베이스 수지(BS1) 내에 분산된 제1 파장 변환 물질(QD1)을 포함할 수 있으며, 제1 베이스 수지(BS1) 내에 분산된 제1 산란체(SC1)를 더 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 높은 재료로 이루어질 수 있다. 제1 베이스 수지(BS1)는 유기 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등의 유기 재료를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제1 파장 변환 물질(QD1)은 입사광의 피크 파장을 다른 특정 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제1 파장 변환 물질(QD1)은 제1 발광 소자(LD1)에서 방출된 광을 약 610nm 내지 약 650nm 범위의 피크 파장을 갖는 적색 광으로 변환하여 출사할 수 있다.
제1 파장 변환 물질(QD1)의 예로는 양자점, 양자 막대 또는 형광체 등을 들 수 있다. 예를 들어 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
상기 양자점은 반도체 나노 결정 물질일 수 있다. 상기 양자점은 그 조성 및 크기에 따라 특정 밴드갭을 가져 빛을 흡수한 후 고유의 파장을 갖는 광을 방출할 수 있다. 상기 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
II-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; InZnP, AgInS, CuInS, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InAlP, InNAs, InNSb, InPAs, InPSb, 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
제1 산란체(SC1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가지고 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다. 예를 들어, 제1 산란체(SC1)는 광 산란 입자일 수 있다. 제1 산란체(SC1)는 투과광의 적어도 일부를 산란시킬 수 있는 재료면 특별히 제한되지 않으나, 예를 들어, 제1 산란체(SC1)는 금속 산화물 입자 또는 유기 입자일 수 있다. 상기 금속 산화물로는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등을 예시할 수 있고, 상기 유기 입자의 재료로는 아크릴계 수지 또는 우레탄계 수지 등을 예시할 수 있다. 제1 산란체(SC1)는 제1 파장 변환층(CR)을 투과하는 광의 파장을 실질적으로 변환시키지 않으면서 입사광의 입사 방향과 무관하게 랜덤한 방향으로 광을 산란시킬 수 있다.
제2 파장 변환층(CG)은 입사광의 피크 파장을 다른 특정 피크 파장의 광으로 변환 또는 시프트시켜 출사할 수 있다. 예를 들어, 제2 파장 변환층(CG)은 상술한 제2 발광 소자(LD2)에서 방출된 광을 약 510nm 내지 약 550nm 범위의 피크 파장을 갖는 녹색 광으로 변환하여 출사할 수 있다.
제2 파장 변환층(CG)은 제2 베이스 수지(BS2) 및 제2 베이스 수지(BS2) 내에 분산된 제2 파장 변환 물질(QD2)을 포함할 수 있으며, 제2 베이스 수지(BS2) 내에 분산된 제2 산란체(SC2)를 더 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 높은 재료로 이루어질 수 있다. 제2 베이스 수지(BS2)는 유기 물질로 이루어질 수 있다. 예를 들어, 제2 베이스 수지(BS2)는 제1 베이스 수지(BS1)와 동일한 물질로 이루어지거나, 제1 베이스 수지(BS1)의 구성 물질로 예시된 물질 중 적어도 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제2 파장 변환 물질(QD2)은 입사광의 피크 파장을 다른 특정 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제2 파장 변환 물질(QD2)은 제2 발광 소자(LD2)에서 방출된 광을 약 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광으로 변환할 수 있다.
제2 파장 변환 물질(QD2)의 예로는 양자점, 양자 막대 또는 형광체 등을 들 수 있다. 제1 파장 변환 물질(QD1) 및 제2 파장 변환 물질(QD2)이 모두 양자점으로 이루어지는 경우, 제1 파장 변환 물질(QD1)을 이루는 양자점의 입자 크기는 제2 파장 변환 물질(QD2)을 이루는 양자점의 입자 크기보다 클 수 있다.
제2 산란체(SC2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가지고 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SC2)는 광 산란 입자일 수 있다. 이외 제2 산란체(SC2)에 대한 구체적 설명은 제1 산란체(SC1)에 대한 설명과 실질적으로 동일하거나 유사한 바 생략한다.
광 투과층(CB)은 제3 베이스 수지(BS3)를 포함할 수 있으며, 제3 베이스 수지(BS3) 내에 분산된 제3 산란체(SC3)를 더 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 높은 재료로 이루어질 수 있다. 제3 베이스 수지(BS3)는 유기 물질로 이루어질 수 있다. 예를 들어, 제3 베이스 수지(BS3)는 제1 베이스 수지(BS1)와 동일한 물질로 이루어지거나, 제1 베이스 수지(BS1)의 구성 물질로 예시된 물질 중 적어도 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제3 산란체(SC3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가지고 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SC3)는 광 산란 입자일 수 있다. 이외, 제3 산란체(SC3)에 대한 구체적인 설명은 제1 산란체(SC1)에 대한 설명과 실질적으로 동일하거나 유사한 바 생략한다.
컬러 제어층(CR, CG, CB) 상에는 차광 부재(BM)가 배치될 수 있다. 차광 부재(BM)는 상술한 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)의 경계에 배치될 수 있다. 또한, 차광 부재(BM)는 상술한 뱅크(BNK)와 제3 방향(Z축 방향)으로 중첩하도록 배치될 수 있다. 차광 부재(BM)는 유기 차광 물질을 포함할 수 있으며, 유기 차광 물질의 코팅 및 노광 공정 등을 통해 형성될 수 있다. 차광 부재(BM)는 외광을 흡수함으로써, 외광 반사로 인한 색의 왜곡을 저감시킬 수 있다. 아울러, 차광 부재(BM)는 인접한 서브 화소들(SPX1, SPX2, SPX3) 간에 광이 침범하여 혼색이 발생하는 것을 방지할 수 있으며, 이에 따라 색 재현율을 더욱 향상시킬 수 있다.
컬러 제어층(CR, CG, CB) 및 차광 부재(BM) 상에는 캡핑층(CPL)이 배치될 수 있다. 캡핑층(CPL)은 표시 기판(SUB)의 전면에 걸쳐 배치될 수 있다. 캡핑층(CPL)은 무기 재료로 이루어진 무기 절연층일 수 있다. 캡핑층(CPL)은 컬러 제어층(CR, CG, CB)을 전체적으로 커버하여 외부로부터 산소 및/또는 수분이 컬러 제어층(CR, CG, CB)에 침투하는 것을 방지하는 봉지층의 역할을 할 수 있다.
캡핑층(CPL) 상에는 컬러 필터(FR, FG, FB)가 배치될 수 있다. 컬러 필터(FR, FG, FB)는 캡핑층(CPL) 상에 직접 배치되어 캡핑층(CPL)의 일면과 접할 수 있다. 컬러 필터(FR, FG, FB)는 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)에 각각 배치되는 제1 내지 제3 컬러 필터(FR, FG, FB)를 포함할 수 있다. 제1 내지 제3 컬러 필터(FR, FG, FB)는 각각 특정 색의 광을 선택적으로 투과하되, 다른 색의 광을 흡수하여 진행을 차단할 수 있다.
예를 들어, 제1 컬러 필터(FR)는 적색 광을 선택적으로 투과시키고 녹색 광 및 청색 광을 차단하거나 흡수할 수 있다. 제1 컬러 필터(FR)는 적색 컬러 필터일 수 있으며, 적색 염료 또는 적색 안료와 같은 적색의 색재를 포함할 수 있다. 본 명세서에서 색재(colorant)란, 염료(dye) 및 안료(pigment)를 모두 포함하는 개념인 것으로 이해될 수 있다.
또한, 제2 컬러 필터(FG)는 녹색 광을 선택적으로 투과시키고 적색 광 및 청색 광을 차단하거나 흡수할 수 있다. 제2 컬러 필터(FG)는 녹색 컬러 필터일 수 있으며, 녹색 염료 또는 녹색 안료와 같은 녹색의 색재를 포함할 수 있다.
또한, 제3 컬러 필터(FB)는 청색 광을 선택적으로 투과시키고 적색 광 및 녹색 광을 차단하거나 흡수할 수 있다. 제3 컬러 필터(FB)는 청색 컬러 필터일 수 있으며, 청색 염료 또는 청색 안료와 같은 청색의 색재를 포함할 수 있다.
컬러 필터(FR, FG, FB) 상에는 보호층(PSL)이 더 배치될 수 있다. 보호층(PSL)은 무기 재료로 이루어진 무기 절연층일 수 있다. 보호층(PSL)은 표시 기판(SUB)의 전면 상에 배치될 수 있다. 보호층(PSL)은 화소들(PXL)을 전체적으로 커버하여 외부의 이물질 등으로 인해 화소들(PXL)이 손상되는 것을 방지할 수 있다.
상술한 실시예에 의하면, 제1 및 제2 전극들(ETL1, ELT2)이 패시베이션층(PSV) 상에서 평탄하게 배치됨으로써, 제1 및 제2 전극들(ETL1, ELT2) 상부에 절연층(INS) 형성 과정에서 공정성을 향상시킬 수 있으므로 소자 신뢰성을 확보할 수 있다. 또한, 컬러 제어층(CR, CG, CB)이 발광 소자(LD)의 일측 및 타측에 위치함에 따라 발광 소자(LD)의 일단 및 타단에서 방출된 광이 수평 방향 즉, 제1 방향(X축 방향)을 따라 컬러 제어층(CR, CG, CB) 내로 직접 제공될 수 있다. 즉, 반사에 따라 손실되는 광량을 최소화할 수 있으므로, 표시 장치(1)의 광 효율을 향상시킬 수 있다. 아울러, 발광 소자(LD)의 상부에 배치되는 별도의 컬러 제어층 또는 컬러 제어 기판을 생략할 수 있으므로, 박형 표시 장치를 구현할 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 표시 장치에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 13은 다른 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치는 별도의 컬러 필터층(CFL)을 포함한다는 점에서 도 1 내지 도 12의 실시예와 상이하다.
구체적으로, 컬러 필터층(CFL)은 표시 소자층(DPL) 상에 배치될 수 있다. 컬러 필터층(CFL)은 컬러 필터 기판(FSUB), 컬러 필터(FR, FG, FB), 및 컬러 캡핑층(FCPL)을 포함할 수 있다.
컬러 필터 기판(FSUB)은 경성 기판 또는 가요성 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 컬러 필터 기판(FSUB)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한 컬러 필터 기판(FSUB)은 투명 기판일 수 있으나 이에 한정되지는 않는다. 일 예로, 컬러 필터 기판(FSUB)은 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.
컬러 필터 기판(FSUB)의 일면 상에는 컬러 필터(FR, FG, FB)가 배치될 수 있다. 컬러 필터(FR, FG, FB)에 대한 상세한 내용은 도 10을 참조하여 상술한 바 있으므로, 중복되는 설명은 생략한다.
컬러 필터(FR, FG, FB) 상에는 컬러 캡핑층(FCPL)이 배치될 수 있다. 컬러 캡핑층(FCPL)은 컬러 필터 기판(FSUB)의 전면에 걸쳐 배치될 수 있다. 컬러 캡핑층(FCPL)은 무기 재료로 이루어진 무기 절연층일 수 있다. 컬러 캡핑층(FCPL)은 컬러 필터(FR, FG, FB)의 일면을 전체적으로 커버할 수 있다.
컬러 필터층(CFL)과 표시 소자층(DPL) 사이에는 충진층(FL)이 배치될 수 있다. 충진층(FL)은 컬러 필터층(CFL)과 표시 소자층(DPL) 사이의 공간을 채울 수 있다. 충진층(FL)은 컬러 필터층(CFL)의 컬러 캡핑층(FCPL)과 표시 소자층(DPL)의 캡핑층(CPL) 사이에 배치되어 컬러 캡핑층(FCPL) 및 캡핑층(CPL)의 일면과 직접 접할 수 있다. 충진층(FL)은 광을 투과할 수 있는 재질로 이루어질 수 있다. 충진층(FL)은 유기 물질로 이루어질 수 있다. 상기 유기 물질로는 실리콘계 유기 물질, 에폭시계 유기 물질이 예시될 수 있으나, 이에 제한되는 것은 아니다. 또한, 경우에 따라서 충진층(FL)은 생략될 수도 있다.
계속해서, 상술한 실시예들에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 14 내지 도 20은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다. 이하에서는 도 1 내지 도 12와 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호를 생략한다.
도 14를 참조하면, 먼저 회로 소자층(PCL) 등이 형성된 표시 기판(SUB)을 준비하고, 표시 기판(SUB) 상에 제1 및 제2 전극들(ETL1, ETL2)을 형성한다. 제1 및 제2 전극들(ETL1, ETL2)과 패시베이션층(PSV) 사이에는 별도의 격벽 구조물 등이 생략되어, 제1 및 제2 전극들(ETL1, ETL2)은 패시베이션층(PSV) 상면을 따라 평탄하게 형성될 수 있다. 이에 따라, 후속 공정에서 제1 및 제2 전극들(ETL1, ETL2) 상에 절연층(INS) 등을 형성하는 과정에서 공정성을 향상시킬 수 있음은 앞서 설명한 바와 같다.
도 15를 참조하면, 이어서 제1 및 제2 전극들(ETL1, ETL2) 상에 발광 소자들(LD)을 제공한다. 발광 소자들(LD)은 소정의 용액 내에 분산된 형태로 준비되어, 잉크젯 프린팅 방식 등을 통해 각 서브 화소들(SPX1, SPX2, SPX3)의 발광 영역에 공급될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 섞여 각각의 발광 영역에 투하될 수 있다. 이때, 각 서브 화소들(SPX1, SPX2, SPX3)의 제1 및 제2 전극들(ELT1, ELT2)을 통해 소정의 전압을 공급하게 되면, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전계가 형성되면서, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)이 정렬될 수 있다. 발광 소자들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이외의 다른 방식으로 제거하여 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)을 안정적으로 배열할 수 있다.
도 16을 참조하면, 이어서 발광 소자들(LD) 상에 절연층(INS)을 형성한다. 절연층(INS)은 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 예를 들어, 절연층(INS)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등을 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있다. 상술한 바와 같이, 절연층(INS)은 비교적 평탄하게 형성된 제1 및 제2 전극들(ETL1, ETL2) 상에 형성되므로 공정성을 확보하여 소자 신뢰성을 향상시킬 수 있음은 앞서 설명한 바와 같다.
도 17을 참조하면, 이어서 절연층(INS) 상에 유기막(OML)을 형성한다. 유기막(OML)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(baenzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 18을 참조하면, 이어서 유기막(OML)을 패터닝하여 절연층(INS) 상에 뱅크(BNK) 및 보호 패턴(PP)을 형성한다. 뱅크(BNK) 및 보호 패턴(PP)은 노광 및 현상 공정을 통해 유기막(OML)을 패터닝하여 형성될 수 있다. 뱅크(BNK) 및 보호 패턴(PP)은 동일 공정에 의해 동시에 형성될 수 있다. 이에 따라, 마스크 수를 저감하고, 표시 장치(1)의 제조 공정을 간소화할 수 있음은 앞서 설명한 바와 같다.
도 19를 참조하면, 이어서 뱅크(BNK) 및/또는 보호 패턴(PP)으로 둘러싸인 공간에 컬러 제어층(CR, CG, CB)을 형성한다. 컬러 제어층(CR, CG, CB)는 증착 또는 잉크젯 프린팅 방식으로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 상술한 바와 같이, 컬러 제어층(CR, CG, CB)은 발광 소자(LD)의 일측 및 타측에 위치할 수 있다. 이 경우, 발광 소자(LD)의 일단 및 타단에서 방출된 광은 수평 방향 즉, 제1 방향(X축 방향)을 따라 컬러 제어층(CR, CG, CB) 내로 직접 제공될 수 있다. 즉, 반사에 따라 손실되는 광량을 최소화할 수 있으므로, 표시 장치(1)의 광 효율을 향상시킬 수 있다. 아울러, 발광 소자(LD)의 상부에 배치되는 별도의 컬러 제어층 또는 컬러 제어 기판을 생략할 수 있으므로, 박형 표시 장치를 구현할 수 있음은 앞서 설명한 바와 같다.
도 20을 참조하면, 이어서 컬러 제어층(CR, CG, CB) 상에 차광 부재(BM), 캡핑층(CPL), 컬러 필터(FR, FG, FB), 및 보호층(PSL)을 형성하여 도 10에 도시된 표시 장치(1)가 완성될 수 있다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
1: 표시 장치
SPX1, SPX2, SPX3: 서브 화소들
SUB: 표시 기판
ETL1: 제1 전극
ETL2: 제2 전극
LD: 발광 소자
INS: 절연층
BNK: 뱅크
PP: 보호 패턴
CR, CG, CB: 컬러 제어층

Claims (22)

  1. 복수의 서브 화소들이 정의된 표시 기판을 포함하고,
    상기 서브 화소들은 각각,
    상기 표시 기판 상에 배치되고, 서로 이격된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치되어 광을 방출하는 복수의 발광 소자들;
    상기 발광 소자들을 커버하는 절연층; 및
    상기 절연층 상에 배치된 보호 패턴 및 뱅크를 포함하되,
    상기 보호 패턴은 상기 발광 소자와 중첩하고,
    상기 뱅크는 상기 서브 화소들의 경계에 배치되는 표시 장치.
  2. 제1 항에 있어서,
    상기 절연층 상에 배치된 컬러 제어층을 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 컬러 제어층은 상기 보호 패턴을 직접 커버하는 표시 장치.
  4. 제3 항에 있어서,
    상기 컬러 제어층은 상기 발광 소자의 일단 및 타단을 커버하는 표시 장치.
  5. 제2 항에 있어서,
    상기 컬러 제어층은 베이스 수지 및 상기 베이스 수지 내에 분산된 양자점을 포함하는 표시 장치.
  6. 제2 항에 있어서,
    상기 뱅크의 일면 상에 배치된 반사층을 더 포함하는 표시 장치.
  7. 제2 항에 있어서,
    상기 컬러 제어층 상에 배치된 캡핑층을 더 포함하는 표시 장치.
  8. 제2 항에 있어서,
    상기 보호 패턴의 굴절률은 상기 컬러 제어층의 굴절률보다 작은 표시 장치.
  9. 제1 항에 있어서,
    상기 보호 패턴은 상기 발광 소자의 상면 및 측면을 커버하는 표시 장치.
  10. 제1 항에 있어서,
    상기 보호 패턴 및 상기 뱅크는 상기 절연층 상에 직접 배치된 표시 장치.
  11. 제1 항에 있어서,
    상기 보호 패턴과 상기 뱅크는 동일한 물질을 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 보호 패턴과 상기 뱅크는 유기 절연 물질을 포함하는 표시 장치.
  13. 제1 항에 있어서,
    상기 보호 패턴의 일단과 타단 사이의 제1 방향의 길이는 상기 보호 패턴의 일단과 상기 뱅크의 일단 사이의 상기 제1 방향의 길이보다 작은 표시 장치.
  14. 제13 항에 있어서,
    상기 보호 패턴의 두께는 상기 뱅크의 두께보다 작은 표시 장치.
  15. 제1 항에 있어서,
    상기 서브 화소들은 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소를 포함하고,
    상기 뱅크는 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소의 경계에 배치되는 표시 장치.
  16. 제15 항에 있어서,
    상기 발광 소자들은,
    상기 제1 서브 화소에 배치된 제1 발광 소자들;
    상기 제2 서브 화소에 배치된 제2 발광 소자들; 및
    상기 제3 서브 화소에 배치된 제3 발광 소자들을 포함하고,
    상기 제1 내지 제3 발광 소자들은 서로 동일한 색상의 빛을 방출하는 표시 장치.
  17. 제15 항에 있어서,
    상기 제1 서브 화소에 배치된 제1 파장 변환층;
    상기 제2 서브 화소에 배치된 제2 파장 변환층; 및
    상기 제3 서브 화소에 배치된 광 투과층을 더 포함하는 표시 장치.
  18. 제7 항에 있어서,
    상기 캡핑층 상에 직접 배치된 컬러 필터를 더 포함하는 표시 장치.
  19. 제2 항에 있어서,
    상기 표시 기판 상에 배치된 컬러 필터 기판;
    상기 컬러 필터 기판의 일면 상에 배치된 컬러 필터; 및
    상기 컬러 필터와 상기 컬러 제어층 사이에 배치된 충진층을 더 포함하는 표시 장치.
  20. 복수의 서브 화소들이 정의된 기판 상에 제1 전극 및 제2 전극을 제공하는 단계;
    상기 제1 전극과 상기 제2 전극 사이에 복수의 발광 소자들을 제공하는 단계;
    상기 발광 소자들 상에 절연층을 제공하는 단계;
    상기 절연층 상에서 상기 서브 화소들의 경계에 뱅크를 제공하는 단계; 및
    상기 절연층 상에 상기 발광 소자들과 중첩하도록 보호 패턴을 제공하는 단계를 포함하되,
    상기 뱅크와 상기 보호 패턴은 동시에 형성되는 표시 장치의 제조 방법.
  21. 제20 항에 있어서,
    상기 뱅크와 상기 보호 패턴을 제공하는 단계는,
    상기 절연층 상에 유기막을 제공하는 단계, 및
    상기 유기막을 패터닝하여 상기 뱅크와 상기 보호 패턴을 동시에 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  22. 제20 항에 있어서,
    상기 뱅크와 상기 보호 패턴에 의해 둘러싸인 공간에 컬러 제어층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020200047627A 2020-04-20 2020-04-20 표시 장치 및 그 제조 방법 KR20210129790A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200047627A KR20210129790A (ko) 2020-04-20 2020-04-20 표시 장치 및 그 제조 방법
US17/223,721 US20210327862A1 (en) 2020-04-20 2021-04-06 Display device and manufacturing method thereof
CN202110391663.0A CN113540169A (zh) 2020-04-20 2021-04-12 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200047627A KR20210129790A (ko) 2020-04-20 2020-04-20 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210129790A true KR20210129790A (ko) 2021-10-29

Family

ID=78082176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200047627A KR20210129790A (ko) 2020-04-20 2020-04-20 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20210327862A1 (ko)
KR (1) KR20210129790A (ko)
CN (1) CN113540169A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626428B2 (en) 2020-08-26 2023-04-11 Samsung Display Co., Ltd. Pixel and display device including the same
US11626537B2 (en) 2020-05-20 2023-04-11 Samsung Display Co., Ltd. Pixel and display device having the same
US11695094B2 (en) 2020-05-28 2023-07-04 Samsung Display Co., Ltd. Pixel and display device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102505255B1 (ko) * 2017-12-26 2023-02-28 엘지디스플레이 주식회사 디스플레이 장치
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102520554B1 (ko) * 2018-07-30 2023-04-13 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626537B2 (en) 2020-05-20 2023-04-11 Samsung Display Co., Ltd. Pixel and display device having the same
US11695094B2 (en) 2020-05-28 2023-07-04 Samsung Display Co., Ltd. Pixel and display device including the same
US11626428B2 (en) 2020-08-26 2023-04-11 Samsung Display Co., Ltd. Pixel and display device including the same

Also Published As

Publication number Publication date
CN113540169A (zh) 2021-10-22
US20210327862A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US11798975B2 (en) Display device
US11610938B2 (en) Display panel and display device including the same
US11621305B2 (en) Display device
US11769787B2 (en) Display device
US20210327862A1 (en) Display device and manufacturing method thereof
US11744114B2 (en) Display device
KR20210003991A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US11871598B2 (en) Display device and method of manufacturing thereof
KR20210002170A (ko) 표시 장치
US11610869B2 (en) Display device and tiled display device having the same
US20230238402A1 (en) Display device
CN115241230A (zh) 显示装置和用于提供其的方法
CN115132786A (zh) 显示装置
KR20210152088A (ko) 표시 장치
CN220422357U (zh) 显示装置
CN220402273U (zh) 显示设备
US20230029779A1 (en) Display device
KR20220148351A (ko) 표시 장치 및 그 제조 방법
KR20210157949A (ko) 표시 장치
KR20220130295A (ko) 표시 장치
KR20230120222A (ko) 표시 장치
CN115347013A (zh) 显示装置
KR20230116148A (ko) 표시 장치
CN116711476A (zh) 显示面板和彩膜基板

Legal Events

Date Code Title Description
A201 Request for examination