CN113785400A - 显示设备及其制造方法 - Google Patents

显示设备及其制造方法 Download PDF

Info

Publication number
CN113785400A
CN113785400A CN202080031674.1A CN202080031674A CN113785400A CN 113785400 A CN113785400 A CN 113785400A CN 202080031674 A CN202080031674 A CN 202080031674A CN 113785400 A CN113785400 A CN 113785400A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080031674.1A
Other languages
English (en)
Inventor
李新兴
孔兑辰
金大贤
韦德和·巴塞尔
赵显敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113785400A publication Critical patent/CN113785400A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及包括发光元件的显示设备。根据本发明的实施方式的显示设备包括布置在显示区域中的像素。每个像素包括：第一电极；第一绝缘层，设置在第一电极上并且包括开口，开口用于划分每个单元同时暴露第一电极的不同区域；发光元件，发光元件中的每个位于由开口中的任一个开口划分的单元内，并且包括电连接到第一电极的第一端以及在第一绝缘层上方突出的第二端；以及第二电极，设置在发光元件上并且电连接到发光元件的第二端。

Description

显示设备及其制造方法
技术领域
本公开的实施方式涉及显示设备及制造其的方法。
背景技术
近来，已经开发了使用具有可靠无机晶体结构的材料制造超小型发光元件和使用该发光元件制造发光器件的技术。例如，已经开发了制造多个超小型发光元件并且使用超小型发光元件形成包括显示设备的像素的各种发光器件的光源的技术，超小型发光元件各自具有与从纳米级至微米级的范围对应的小尺寸。
发明内容
技术问题
本公开的实施方式涉及具有包括发光元件的像素的显示设备及制造其的方法。
技术方案
根据本公开的实施方式的显示设备可以包括设置在显示区域中的像素。像素可以包括：第一电极；第一绝缘层，设置在第一电极上并且包括开口，开口形成为暴露第一电极的不同区域并限定相应的单元；发光元件，各自设置在由开口中的一个开口限定的单元中，并且包括电连接到第一电极的第一端以及从第一绝缘层向上突出的第二端；以及第二电极，设置在发光元件之上并且电连接到发光元件的第二端。
在实施方式中，开口中的每一个可以具有比发光元件中的每一个的长度小的宽度。
在实施方式中，发光元件中的每一个可以相对于第一电极和第二电极布置在竖直方向或对角线方向上。
在实施方式中，发光元件的第一端可以与第一电极直接接触。
在实施方式中，发光元件的第二端可以与第二电极直接接触。
在实施方式中，在平面图中，开口中的每一个可以具有多边形形状、圆形形状、椭圆形形状或与它们的组合对应的形状，并且开口可以在像素的发射区域中设置成彼此相邻。
在实施方式中，显示设备还可以包括第一接触电极，第一接触电极嵌入在相应的开口中，并且与发光元件的第一端和第一电极接触。
在实施方式中，显示设备还可以包括绝缘图案，绝缘图案嵌入在相应的开口中以覆盖第一接触电极和发光元件的第一端的区域。
在实施方式中，绝缘图案可以包括有机绝缘材料。
在实施方式中，显示设备还可以包括第二绝缘层，第二绝缘层插置在第一绝缘层和第二电极之间并且围绕发光元件的侧壁。
在实施方式中，第二绝缘层可以包括有机绝缘材料，并且第二绝缘层的部分可以被引入到开口中。
在实施方式中，像素还包括至少一个中间电极，至少一个中间电极与第一电极和第二电极间隔开，并且经由至少一个发光元件电连接在第一电极和第二电极之间。
在实施方式中，像素可以包括多个中间电极。多个中间电极可以交替地设置在其上设置有第一电极的层和其上设置有第二电极的层上。
在实施方式中，发光元件可以包括杆型发光元件或核-壳发光元件。
根据实施方式的制造显示设备的方法可以包括：在基础层上形成第一电极；在第一电极上形成第一绝缘层；在第一绝缘层上形成与第一电极重叠并且包括第一开口的对准电极；使用对准电极作为掩模，在第一绝缘层中形成与第一开口重叠的第二开口；将发光元件提供在基础层上，并且通过向第一电极和对准电极施加对准信号将发光元件对准在由第一开口和第二开口形成的单元中；将发光元件的第一端电连接到第一电极；以及在发光元件的第二端上形成第二电极，使得第二电极电连接至发光元件的第二端。
在实施方式中，将发光元件的第一端电连接到第一电极可以包括：在对准发光元件后，形成覆盖对准电极和发光元件的导电层；在导电层上形成有机绝缘层；以及蚀刻导电层和有机绝缘层，使得导电层和有机绝缘层仅在开口中保持预定高度或更小的高度。
在实施方式中，在蚀刻导电层时，可以将对准电极与导电层一起去除。
在实施方式中，该方法还可以包括：在去除对准电极之后，形成覆盖第一绝缘层和发光元件的第二绝缘层；以及在厚度方向上部分蚀刻第二绝缘层，使得发光元件的第二端暴露。
在实施方式中，该方法还可以包括：在对准发光元件之后并且在形成第二电极之前，将包括第一电极的下电极图案划分为第一电极和至少一个中间电极。
在实施方式中，形成第二电极可以包括分别在发光元件中的不同发光元件上形成第二电极和至少一个中间电极。
有益效果
在根据本公开的各种实施方式的显示设备和制造该显示设备的方法中，多个发光元件可以可靠地连接在每个像素的第一电极和第二电极之间，并且可以增强每个像素的光效率。
附图说明
图1a和图1b是分别示出根据本公开的实施方式的发光元件的立体图和剖视图。
图2a和图2b是分别示出根据本公开的实施方式的发光元件的立体图和剖视图。
图3a和图3b是分别示出根据本公开的实施方式的发光元件的立体图和剖视图。
图4a和图4b是分别示出根据本公开的实施方式的发光元件的立体图和剖视图。
图5是示出根据本公开的实施方式的显示设备的平面图。
图6a至图6g是各自示出根据本公开的实施方式的像素的电路图。
图7是示出根据本公开的实施方式的像素的平面图。
图8是示出根据本公开的实施方式的像素的剖视图，并且例如示出了与图7的线I-I'对应的截面的实施方式。
图9a至图9m是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出制造包括图7和图8的像素的显示设备的方法的实施方式。
图10是示出根据本公开的实施方式的像素的平面图，并且是详细示出紧接在第一绝缘层中形成开口之后(如图9d中所示)的像素的发射区域的平面图。
图11是示出根据本公开的实施方式的像素的平面图。
图12是示出根据本公开的实施方式的像素的剖视图，并且例如示出了与图11的线II-II'对应的截面的实施方式。
图13a至图13i是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出制造包括图11和图12的像素的显示设备的方法的实施方式。
图14是示出根据本公开的实施方式的像素的平面图。
图15是示出根据本公开的实施方式的像素的剖视图，并且例如示出了与图14的线III-III'对应的截面的实施方式。
图16a至图16e是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出了制造包括图14和图15的像素的显示设备的方法的实施方式。
图17a至图17d是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出了制造包括图14和图15的像素的显示设备的方法的实施方式。
具体实施方式
现在将详细参考本公开的各种实施方式，在附图中示出并在下面描述了其具体示例，并且本公开的实施方式可以以许多不同的形式进行各种修改。然而，本公开不限于以下实施方式，并且可以修改成各种形式。
为了清楚地解释本公开，可以在附图中省略与本公开的特征不直接相关的一些元件。此外，附图中的一些元件的尺寸、比例等可被稍微夸大。应当注意，在所有附图中，相同的附图标记用于表示相同或相似的元件，并且将省略重复的解释。
应当理解，尽管可以在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。还应当理解，当在本说明书中使用时，术语“包括(comprise)”、“包括(include)”、“具有(have)”等指定所述特征、整体、步骤、操作、元件、组件和/或它们的组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。此外，当第一组件或部分设置在第二组件或部分上时，第一组件或部分不仅可以直接在第二组件或部分上，而且第三组件或部分也可以介于它们之间。此外，在以下描述中使用的术语“位置”、“方向”等被限定成相对术语，并且应当注意，它们可以根据视角或方向改变为相反的位置或方向。此外，单数形式可以包括复数形式，只要在句子中没有具体提及即可。
图1a、图1b、图2a、图2b、图3a和图3b是各自示出根据本公开的实施方式的发光元件LD的立体图和剖视图。尽管图1a至图3b示出了圆柱形杆型发光元件LD，但是根据本公开的发光元件LD的类型和/或形状不限于此。
参考图1a和图1b，根据本公开的实施方式的发光元件LD可以包括第一导电类型半导体层11、第二导电类型半导体层13以及插置在第一导电类型半导体层11和第二导电类型半导体层13之间的有源层12。例如，发光元件LD可以包括在纵向方向(L)上连续堆叠的第一导电类型半导体层11、有源层12和第二导电类型半导体层13。
在实施方式中，发光元件LD可以设置成在一个方向上延伸的杆的形式。如果发光元件LD延伸的方向被定义为纵向方向(L)，则发光元件LD可以具有相对于纵向方向(L)的第一端和第二端。
在实施方式中，第一导电类型半导体层11和第二导电类型半导体层13中的一个可以设置在发光元件LD的第一端上。第一导电类型半导体层11和第二导电类型半导体层13中的另一个可以设置在发光元件LD的第二端上。
在实施方式中，发光元件LD可以是通过蚀刻方案等制造成杆的形式的杆型发光元件(也称为“杆型发光二极管”)。在本说明书中，术语“杆型”包括在纵向方向上延伸(即，具有大于1的纵横比)的杆状形状和棒状形状，诸如圆柱形形状和棱柱形状，并且其截面形状不限于特定形状。例如，发光元件LD的长度L可以大于其直径D(或其截面的宽度)。
在实施方式中，发光元件LD可以具有在从纳米级至微米级的范围内的小尺寸。例如，每个发光元件LD可以具有在从纳米级至微米级的范围内的直径D(或宽度)和/或长度L。然而，在本公开中，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据各种设备(例如，显示设备)的设计条件以各种方式改变，所述设备采用使用发光元件LD的发光器件作为光源。
第一导电类型半导体层11可以包括例如至少一个N型半导体层。例如，第一导电类型半导体层11可以包括N型半导体层，该N型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有第一导电掺杂剂，诸如Si、Ge或Sn。然而，用于形成第一导电类型半导体层11的材料不限于此，并且第一导电类型半导体层11可以由各种其它材料形成。
有源层12可以设置在第一导电类型半导体层11上，并且具有单量子阱结构或多量子阱(MQW)结构。在实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层12之上和/或之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施方式中，可以使用诸如AlGaN或AlInGaN的材料来形成有源层12，并且可以使用各种其它材料来形成有源层12。
如果等于或大于阈值电压的电压施加在发光元件LD的相对端之间，则发光元件LD可以通过有源层12中的电子-空穴对的组合来发光。由于可以基于前述原理来控制发光元件LD的发光，所以发光元件LD可以用作各种发光器件以及显示设备的像素的光源。
第二导电类型半导体层13可以设置在有源层12上，并且包括具有与第一导电类型半导体层11的类型不同的类型的半导体层。例如，第二导电类型半导体层13可以包括至少一个P型半导体层。例如，第二导电类型半导体层13可以包括P型半导体层，该P型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有第二导电掺杂剂，诸如Mg。然而，用于形成第二导电类型半导体层13的材料不限于此，并且第二导电类型半导体层13可以由各种其它材料形成。
在实施方式中，发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上以至少围绕有源层12的外周表面，并且还可以围绕第一导电类型半导体层11和第二导电类型半导体层13的预定区域。这里，绝缘膜INF可以允许发光元件LD的具有不同极性的相对端暴露于外部。例如，绝缘膜INF可以暴露相对于纵向方向(L)设置在发光元件LD的相应相对端上的第一导电类型半导体层11和第二导电类型半导体层13中的每一个的一端，例如，可以暴露圆柱体的两个基侧(在图1a和图1b中，发光元件LD的顶表面和底表面)而不是覆盖两个基侧。
在实施方式中，绝缘膜INF可以包括氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)和氧化钛(TiO2)中的至少一种绝缘材料，但不限于此。换句话说，形成绝缘膜INF的材料不限于特定材料，并且绝缘膜INF可以由公知的各种绝缘材料形成。
在实施方式中，除第一导电类型半导体层11、有源层12、第二导电类型半导体层13和/或绝缘膜INF之外，发光元件LD还可以包括附加的其它组件。例如，发光元件LD还可以包括设置在第一导电类型半导体层11、有源层12和/或第二导电类型半导体层13的一端上的一个或多个荧光层、一个或多个有源层、一个或多个半导体层和/或一个或多个电极层。
例如，如图2a和图2b中所示，发光元件LD还可以包括设置在第二导电类型半导体层13的一端上的至少一个电极层14。在实施方式中，如图3a和图3b中所示，发光元件LD还可以包括设置在第一导电类型半导体层11的一端上的至少一个电极层15。
电极层14和15中的每一个可以是欧姆接触电极，但不限于此。电极层14和15中的每一个可以包括金属或金属氧化物。例如，电极层14和15中的每一个可以由透明电极材料形成，诸如单独或组合的铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其氧化物或合金、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)。在实施方式中，电极层14和15可以是基本上透明的或半透明的。由此，从发光元件LD产生的光可以在穿过电极层14和15之后发射到外部。
在实施方式中，绝缘膜INF可以至少部分地围绕电极层14和15的外周表面，或者可以不围绕其外周表面。换句话说，绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可以形成为暴露发光元件LD的具有不同导电类型的相对端，并且例如可以暴露电极层14和15中的每一个的至少一个区域。替代地，在实施方式中，可以不设置绝缘膜INF。
如果绝缘膜INF设置在发光元件LD的表面上，具体地，设置在有源层12的表面上，则可以防止有源层12与未示出的至少一个电极(例如，像素的第一电极或第二电极)短路。因此，可以确保发光元件LD的电稳定性。在本公开的每个实施方式的描述中，术语“连接(conecting)或连接(connection)”可以全面地指物理和/或电连接(conecting)或连接(connection)(或联接)。此外，术语“连接(conecting)或连接(connection)”可以全面地指直接和/或间接连接(conecting)或连接(connection)以及整体或非整体连接(conecting)或连接(connection)。
此外，通过在发光元件LD的表面上形成绝缘膜INF，可以最小化发光元件LD的表面上缺陷的发生，由此可以改善发光元件LD的寿命和效率。此外，如果绝缘膜INF形成在每个发光元件LD上，则即使在多个发光元件LD设置成彼此相邻的情况下，也可以防止发光元件LD不期望地短路。
在本公开的实施方式中，可以执行表面处理工艺以制造发光元件LD。例如，可以对每个发光元件LD进行表面处理，使得在将多个发光元件LD与流体溶液(或溶剂)混合并且然后将其供应到每个发射区域(例如，每个像素的发射区域)的情况下，发光元件LD可以在溶液中均匀地分散而不是不均匀地聚集。
在与此相关的不受限的实施方式中，绝缘膜INF本身可以由使用疏水材料的疏水膜形成，或者可以在绝缘膜INF上形成由疏水材料形成的附加疏水膜。在实施方式中，疏水材料可以是含氟材料以呈现出疏水性。在实施方式中，疏水材料可以以自组装单层(SAM)的形式施加到发光元件LD。在这种情况下，疏水材料可以包括十八烷基三氯硅烷、氟代烷基三氯硅烷、全氟烷基三乙氧基硅烷等。此外，疏水材料可以是市售的含氟材料(诸如TeflonTM或CytopTM)或相应的材料。
包括上述发光元件LD的发光器件不仅可以用在显示设备中，而且还可以用在需要光源的各种设备中。例如，至少一个超小型发光元件LD(例如，各自具有在从纳米级至微米级的范围内的尺寸的多个超小型发光元件LD)可以设置在显示面板的每个像素区域中，以使用超小型发光元件LD形成相应像素的光源(或光源单元)。此外，根据本公开的发光元件LD的应用领域不限于显示设备。例如，发光元件LD也可以用于需要光源的其它类型的设备(诸如照明设备)中。
图4a和图4b是分别示出根据本公开的实施方式的发光元件LD的立体图和剖视图。在实施方式中，图4a和图4b示出了具有与图1a至图3b中所示的发光元件LD的结构不同的结构的发光元件LD，并且例如示出了具有核-壳结构的发光元件。换句话说，根据本公开的实施方式的发光元件LD的类型、结构和/或形状可以以各种方式改变。在图4a和图4b的实施方式的描述中，相同的附图标记用于表示与图1a至图3b的实施方式的组件类似或相同(或对应)的组件，并且将省略其详细描述。
参考图4a和图4b，根据本公开的实施方式的发光元件LD可以包括第一导电类型半导体层11、第二导电类型半导体层13以及插置在第一导电类型半导体层11和第二导电类型半导体层13之间的有源层12。在实施方式中，第一导电类型半导体层11可以设置在发光元件LD的中心区域中，并且有源层12可以设置在第一导电类型半导体层11的表面上，以围绕第一导电类型半导体层11的至少一个区域。第二导电类型半导体层13可以设置在有源层12的表面上，以围绕有源层12的至少一个区域。
发光元件LD还可以包括电极层14和/或绝缘膜INF，电极层14配置为围绕第二导电类型半导体层13的至少一个区域，绝缘膜INF设置在发光元件LD的最外表面上。例如，发光元件LD还可以包括设置在第二导电类型半导体层13的表面上以围绕第二导电类型半导体层13的一个区域的电极层14以及设置在电极层14的表面上以围绕电极层14的至少一个区域的绝缘膜INF。在实施方式中，绝缘膜INF可以仅设置在发光元件LD的表面的一部分上，使得第一导电类型半导体层11的一个区域和第二导电类型半导体层13和/或电极层14的一个区域暴露。
根据前述实施方式的发光元件LD可以是通过生长方案等制造的核-壳发光元件(也称为“核-壳发光二极管”)。例如，发光元件LD可以具有核-壳结构，核-壳结构包括在从中心到外围的方向上连续设置的第一导电类型半导体层11、有源层12、第二导电类型半导体层13、电极层14和绝缘膜INF。这里，电极层14和绝缘膜INF可以选择性地包括在发光元件LD中。在实施方式中，发光元件LD可以不包括电极层14和绝缘膜INF中的至少一个。
在实施方式中，发光元件LD可以具有在一个方向上延伸的多棱锥形状。例如，发光元件LD的至少一个区域可以具有六棱锥形状。然而，发光元件LD的形状可以以各种方式改变。
如果发光元件LD延伸的方向被定义为纵向方向(L)，则发光元件LD可以具有相对于纵向方向(L)的第一端和第二端。在实施方式中，第一导电类型半导体层11和第二导电类型半导体层13中的一个(或设置在第一导电类型半导体层11和第二导电类型半导体层13的任一侧上的电极层)设置在发光元件LD的一端上。第一导电类型半导体层11和第二导电类型半导体层13中的另一个(或设置在第一导电类型半导体层11和第二导电类型半导体层13的另一侧上的电极层)可以设置在发光元件LD的另一端上。
在本公开的实施方式中，发光元件LD可以是具有核-壳结构并且具有超小尺寸的发光二极管，该发光二极管的一端以多棱锥形状(例如，六角棱锥形状)突出。在实施方式中，发光元件LD可以具有在从纳米级至微米级的范围内的小尺寸，例如，具有与纳米级或微米级对应的宽度W和/或长度L。这里，发光元件LD的尺寸和形状可以根据采用发光元件LD作为光源的各种设备(例如，显示设备)的设计条件而改变。
在实施方式中，第一导电类型半导体层11的相对端可以具有在发光元件LD的纵向方向(L)上突出的形状。第一导电类型半导体层11的相对端向外突出的形状可以彼此不同。例如，第一导电类型半导体层11的相对端中的设置在上位置处的第一端可以具有其宽度向上减小以形成一个顶点的锥形形状。此外，第一导电类型半导体层11的相对端中的设置在下位置处的第二端可具有拥有恒定宽度的棱柱形状(例如，六棱柱形状)，但是本公开不限于此。例如，在本公开的实施方式中，第一导电类型半导体层11可以具有其宽度逐渐减小的多边形或台阶状的截面。第一导电类型半导体层11的相对端的形状可以根据实施方式以各种方式改变，并且不限于前述实施方式的形状。
在实施方式中，第一导电类型半导体层11可以设置在发光元件LD的核中，即，设置在发光元件LD的中心(或中间)部分中。此外，发光元件LD可以具有与第一导电类型半导体层11的形状对应的形状。例如，如果第一导电类型半导体层11在其至少一端上具有六棱锥形状，则发光元件LD可以在其至少一端上具有六棱锥形状。
有源层12可以设置和/或形成为围绕第一导电类型半导体层11的外周表面的形状。例如，有源层12可以设置和/或形成为围绕第一导电类型半导体层11的除了第一导电类型半导体层11的相对于发光元件LD的纵向方向(L)的一端(例如，设置在下位置处的一端)之外的区域的形状。
第二导电类型半导体层13可以设置和/或形成为围绕有源层12的外周表面的形状，并且包括具有与第一导电类型半导体层11的类型不同类型的半导体层。例如，在第一导电类型半导体层11包括至少一个N型半导体层的情况下，第二导电类型半导体层13可以具有至少一个P型半导体层。
在实施方式中，发光元件LD可以包括围绕第二导电类型半导体层13的外周表面的电极层14。电极层14可以是电连接到第二导电类型半导体层13的欧姆接触电极，但是本公开不限于此。
如上所述，发光元件LD可以具有相对端向外突出的核-壳结构，并且可以包括设置在其中心部分中的第一导电类型半导体层11、围绕第一导电类型半导体层11的有源层12、围绕有源层12的第二导电类型半导体层13以及围绕第二导电类型半导体层13的电极层14。第一导电类型半导体层11可以设置在发光元件LD的第一端上，并且电极层14可以设置在发光元件LD的第二端上。
在实施方式中，发光元件LD还可以包括设置在其表面上的绝缘膜INF。绝缘膜INF可以包括透明绝缘材料。然而，绝缘膜INF可以选择性地设置和/或形成在发光元件LD上。例如，在实施方式中，绝缘膜INF可以不设置在发光元件LD的表面上。
在实施方式中，绝缘膜INF可以设置成覆盖第一导电类型半导体层11的外周表面的一部分和电极层14的外周表面的一部分。在实施方式中，在首先形成绝缘膜INF以覆盖包括在发光元件LD中的电极层14的整个外周表面之后，可以部分地去除绝缘膜INF以暴露电极层14的用于与未示出的电极(例如，像素的第一电极)电连接的一个区域。
包括上述发光元件LD的发光器件可以用在需要光源的各种设备中。例如，发光器件也可以用在需要光源的各种电子设备中，诸如显示设备或照明设备。
图5是示出根据本公开的实施方式的显示设备的平面图。在实施方式中，图5示出了显示设备(具体地，设置在显示设备中的显示面板PNL)作为可以使用根据图1a至图4b的实施方式的发光元件LD作为光源的设备的示例。例如，显示面板PNL的每个像素PXL可以具有至少一个发光元件LD。
为了解释起见，图5集中于显示区域DA简单地示出了根据实施方式的显示面板PNL的结构。在一些实施方式中，虽然未示出，但是至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线也可以设置在显示面板PNL中。
参考图5，根据本公开的实施方式的显示面板PNL可以包括基础层BSL以及设置在基础层BSL上的多个像素PXL。详细地，显示面板PNL和用于形成显示面板PNL的基础层BSL可以包括用于显示图像的显示区域DA以及除显示区域DA之外的、形成在预定区域中的非显示区域NDA。像素PXL可以在基础层BSL上设置在显示区域DA中。
在实施方式中，显示区域DA可以设置在显示面板PNL的中央区域中，并且非显示区域NDA可以以围绕显示区域DA的方式设置在显示面板PNL的外围区域中。显示区域DA和非显示区域NDA的位置不限于此，并且其位置可以改变。显示区域DA可以形成其上显示图像的屏幕。
基础层BSL可以形成显示面板PNL的基底。在实施方式中，基础层BSL可以是刚性衬底或刚性膜或者柔性衬底或柔性膜，并且其材料或性质不受特别限制。例如，基础层BSL可以是由玻璃或增强玻璃制成的刚性衬底、由塑料或金属形成的柔性衬底(或薄膜)或至少一个绝缘层，并且其材料和/或性质不受特别限制。
此外，基础层BSL可以是透明的，但本公开不限于此。例如，基础层BSL可以是透明的、半透明的、不透明的或反射性的基底。
基础层BSL上的一个区域可以限定为其中设置有像素PXL的显示区域DA，并且其另一个区域可以限定为非显示区域NDA。例如，基础层BSL可以包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，显示区域DA包括其中形成有相应像素PXL的多个像素区域。连接到显示区域DA的像素PXL的各种线和/或内部电路可以设置在非显示区域NDA中。
在实施方式中，像素PXL(也称为“子像素”)可以设置在显示区域DA的每个像素区域中。在实施方式中，像素PXL可以以条纹或PenTile布置方式布置在显示区域DA中，但是本公开不限于此。例如，像素PXL可以以各种已知的布置方式布置在显示区域DA中。此外，每个像素PXL可以是白色像素或配置成发射具有特定颜色(例如，红色、绿色或蓝色)的光的像素。在每个像素PXL是配置成发射特定颜色的光的像素的情况下，发射不同颜色的光的像素PXL可以彼此相邻地组合以形成配置成产生各种颜色的光的每个像素单元(也称为“单元像素”)。
每个像素PXL可以包括由预定控制信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一电源(或第一电力源)和第二电源(或第二电力源))驱动的至少一个光源。在实施方式中，像素PXL中的每一个可以包括根据图1a至图3b的实施方式中的任一个的至少一个发光元件LD，例如，具有对应于纳米级或微米级的小尺寸的至少一个超小型杆型发光元件LD。在实施方式中，像素PXL中的每一个可以包括根据图4a和图4b的实施方式的至少一个发光元件LD，例如，具有对应于纳米级或微米级的小尺寸的至少一个超小型核-壳发光元件LD。此外，可以使用不同类型的发光元件LD作为像素PXL的光源。
在实施方式中，每个像素PXL可以由有源像素形成。然而，能够应用于根据本公开的显示设备的像素PXL的类型、结构和/或驱动方案不受特别限制。例如，每个像素PXL可以具有与用于无源或有源发光显示设备的像素的结构相同的结构，该无源或有源发光显示设备具有各种已知的结构和/或可以以各种已知的驱动方案操作。
图6a至图6g是各自示出根据本公开的实施方式的像素PXL的电路图。例如，图6a至图6g示出了可应用于有源显示设备的像素PXL的不同实施方式。然而，可以应用本公开的实施方式的像素PXL和显示设备的类型不限于此。在实施方式中，图6a至图6g中示出的每个像素PXL可以是设置在图5的显示面板PNL中的像素PXL中的任何一个。像素PXL可以具有基本上相同或相似的结构。
参考图6a，根据本公开的实施方式的像素PXL可以包括光源单元LSU，光源单元LSU配置为生成具有与数据信号对应的亮度的光。像素PXL还可以选择性地包括配置为驱动光源单元LSU的像素电路PXC。
在实施方式中，光源单元LSU可以包括连接在第一电源VDD和第二电源VSS之间的多个发光元件LD。例如，光源单元LSU可以包括经由像素电路PXC和第一电力线PL1连接到第一电源VDD的第一电极ET1(也称为“第一像素电极”)、经由第二电力线PL2连接到第二电源VSS的第二电极ET2以及在相同的方向上彼此并联连接在第一电极ET1和第二电极ET2之间的多个发光元件LD。在实施方式中，第一电极ET1可以是阳极电极，并且第二电极ET2可以是阴极电极。
在实施方式中，发光元件LD中的每个可以包括通过第一电极ET1和/或像素电路PXC连接到第一电源VDD的P型端以及通过第二电极ET2连接到第二电源VSS的N型端。在实施方式中，发光元件LD可以在正向方向上并联连接在第一电极ET1和第二电极ET2之间。这样，在正向方向上连接在第一电源VDD和第二电源VSS之间的发光元件LD中的每个可以形成有效光源。一组有效光源可以形成像素PXL的光源单元LSU。
在实施方式中，第一电源VDD和第二电源VSS可以具有不同的电势，使得发光元件LD可以发光。例如，第一电源VDD可以设置为高电势电源，并且第二电源VSS可以设置为低电势电源。这里，在像素PXL的至少一个发射周期期间，第一电源VDD和第二电源VSS之间的电势差可以设置为发光元件LD的阈值电压或更大的电压。
在实施方式中，形成每个光源单元LSU的发光元件LD的第一端(例如，P型端)可以通过每个像素PXL的光源单元LSU的一个电极(例如，每个像素PXL的第一电极ET1(也称为“第一像素电极”或“第一对准电极”))公共连接到像素电路PXC，并且通过像素电路PXC和第一电力线PL1连接到第一电源VDD。发光元件LD的第二端(例如，N型端)可以通过光源单元LSU的另一电极(例如，每个像素PXL的第二电极ET2(也称为“第二像素电极”或“第二对准电极”))和第二电力线PL2公共连接到第二电源VSS。
光源单元LSU的发光元件LD可以发射具有与通过像素电路PXC提供给其的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向光源单元LSU提供与相应帧的数据的灰度级值对应的驱动电流。提供给光源单元LSU的驱动电流可以被分成流向在正向方向上连接的发光元件LD的部分。因此，发光元件LD中的每个可以发射具有与施加到其的电流对应的亮度的光，使得光源单元LSU可以发射具有与驱动电流对应的亮度的光。
在实施方式中，除了包括形成每个有效光源的发光元件LD之外，光源单元LSU还可以包括至少一个无效光源。例如，至少一个反向发光元件LDrv可以进一步连接在光源单元LSU的第一电极ET1和第二电极ET2之间。
每个反向发光元件LDrv与形成有效光源的发光元件LD一起可以彼此并联连接在第一电极ET1和第二电极ET2之间，并且可以在与发光元件LD的方向相反的方向上连接在第一电极ET1和第二电极ET2之间。例如，反向发光元件LDrv的N型端可以经由第一电极ET1和像素电路PXC连接到第一电源VDD。反向发光元件LDrv的P型端可以经由第二电极ET2连接到第二电源VSS。即使当预定的驱动电压(例如，正向方向的驱动电压)施加在第一电极ET1和第二电极ET2之间时，反向发光元件LDrv仍保持停用。因此，电流基本上不流过反向发光元件LDrv。
像素电路PXC可以连接到相应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(i是自然数)和第j列(j是自然数)上，则像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。在实施方式中，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管T1(也称为“驱动晶体管”)连接在第一电源VDD和光源单元LSU之间。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制要提供给光源单元LSU的驱动电流。
第二晶体管T2(也称为“开关晶体管”)可以连接在数据线Dj和第一节点N1之间。第二晶体管T2的栅电极连接到扫描线Si。当从扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2导通以将第一节点N1电连接到数据线Dj。
在每个帧周期期间，相应帧的数据信号被提供给数据线Dj。数据信号经由第二晶体管T2传输到第一节点N1。由此，与数据信号对应的电压充入到存储电容器Cst。
存储电容器Cst的一个电极连接到第一电源VDD，并且其另一个电极连接到第一节点N1。存储电容器Cst可以充入与在每个帧周期期间待提供给第一节点N1的数据信号对应的电压。
尽管在图6a中像素电路PXC中包括的晶体管(例如，第一晶体管T1和第二晶体管T2)被示为由P型晶体管形成，但是本公开不限于此。换句话说，第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
例如，如图6b中所示，第一晶体管T1和第二晶体管T2两者可以由N型晶体管形成。在这种情况下，用于将在每个帧周期中提供给数据线Dj的数据信号写入像素PXL的扫描信号的栅极导通电压可以是高电平电压(也称为“栅极高电压”)。同样，用于导通第一晶体管T1的数据信号的电压可以是具有与图6a的实施方式的电平相反电平的电压。例如，在图6b的实施方式中，随着要表示的灰度级值增加，可以提供具有较高电压的数据信号。
在实施方式中，像素电路PXC和光源单元LSU之间的互连位置可以改变。例如，如图6b中所示，在形成像素电路PXC的第一晶体管T1和第二晶体管T2两者是N型晶体管的情况下，像素电路PXC可以连接在光源单元LSU和第二电源VSS之间，并且存储电容器Cst可以连接在第一节点N1和第二电源VSS之间。然而，本公开不限于此。例如，在实施方式中，即使在像素电路PXC由N型晶体管形成的情况下，像素电路PXC也可以连接在第一电源VDD和光源单元LSU之间。
除了一些电路元件的连接位置和控制信号(例如，扫描信号和数据信号)的电压电平根据晶体管类型的变化而变化之外，图6b中所示的像素PXL在配置和操作上与图6a的像素PXL基本上相似。因此，将省略图6b的像素PXL的详细描述。
像素电路PXC的结构不限于图6a和图6b中所示的实施方式。例如，像素电路PXC的配置可以类似于图6c和图6d中所示的实施方式的配置。换句话说，像素电路PXC可以由公知的像素电路形成，该像素电路可以具有各种结构和/或由各种驱动方案操作。
参考图6c，像素电路PXC还可以连接到控制线CLi和感测线SENj。例如，设置在显示区域DA的第i行和第j列上的像素PXL的像素电路PXC可以连接到显示区域DA的第i控制线CLi和第j感测线SENj。像素电路PXC还可以包括第三晶体管T3。
第三晶体管T3连接在第一晶体管T1和感测线SENj之间。例如，第三晶体管T3的第一电极可以连接到第一晶体管T1的连接到第一电极ET1的一个电极(例如，源电极)，并且第三晶体管T3的第二电极可以连接到感测线SENj。在省略感测线SENj的情况下，第三晶体管T3的栅电极可以连接到数据线Dj。
在实施方式中，第三晶体管T3的栅电极连接到控制线CLi。在省略控制线CLi的情况下，第三晶体管T3的栅电极可以连接到扫描线Si。第三晶体管T3可以通过在预定的感测周期期间提供给控制线CLi的具有栅极导通电压(例如，高电平电压)的控制信号来导通，并且因此将感测线SENj与第一晶体管T1电连接。
在实施方式中，感测周期可以是提取设置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压等)的周期。在感测周期期间，可以通过经由数据线Dj和第二晶体管T2向第一节点N1提供能够导通第一晶体管T1的预定参考电压或者将每个像素PXL连接到电流源等来导通第一晶体管T1。此外，可以通过向第三晶体管T3提供具有栅极导通电压的控制信号来导通第三晶体管T3，使得第一晶体管T1可以连接到感测线SENj。因此，可以通过感测线SENj提取包括第一晶体管T1的阈值电压等的每个像素PXL的特性信息。所提取的特性信息可用于转换图像数据以补偿像素PXL之间的特性偏差。
尽管图6c示出了第一晶体管T1、第二晶体管T2和第三晶体管T3中的全部是N型晶体管的实施方式，但是本公开不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以改变为P型晶体管。此外，尽管图6c示出了光源单元LSU连接在像素电路PXC和第二电源VSS之间的实施方式，但是光源单元LSU可以连接在第一电源VDD和像素电路PXC之间。
参考图6d，像素电路PXC不仅可以连接到相应水平线的扫描线Si，而且还可以连接到至少一个另一扫描线(或控制线)。例如，设置在显示区域DA的第i行上的像素PXL的像素电路PXC还可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施方式中，像素电路PXC不仅可以连接到第一电源VDD和第二电源VSS，而且可以连接到第三电源。例如，像素电路PXC还可以连接到初始化电源Vint。在实施方式中，像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1连接在第一电源VDD和光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以通过第五晶体管T5和第一电力线PL1连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可以通过第六晶体管T6连接到光源单元LSU的第一电极(例如，相应像素PXL的第一像素电极)。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制待提供给光源单元LSU的驱动电流。
第二晶体管T2连接在数据线Dj和第一晶体管T1的第一电极之间。第二晶体管T2的栅电极连接到相应的扫描线Si。当从扫描线Si提供具有栅极导通电压的扫描信号时，第二晶体管T2可以导通以将数据线Dj电连接到第一晶体管T1的第一电极。因此，如果第二晶体管T2导通，则从数据线Dj提供的数据信号可以传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的另一个电极和第一节点N1之间。第三晶体管T3的栅电极连接到相应的扫描线Si。当从扫描线Si提供具有栅极导通电压的扫描信号时，第三晶体管T3可以导通以将第一晶体管T1连接成二极管形式。
第四晶体管T4连接在第一节点N1和初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线，例如，第i-1扫描线Si-1。当栅极导通电压的扫描信号提供到第i-1扫描线Si-1时，第四晶体管T4可以导通，使得初始化电源Vint的电压可以传输到第一节点N1。在实施方式中，在第一晶体管T1是P型晶体管的情况下，用于初始化第一晶体管T1的栅极电压的初始化电源Vint的电压可以是数据信号的最低电压或更小的电压。
第五晶体管T5连接在第一电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极连接到相应的发射控制线，例如，第i发射控制线Ei。当具有栅极截止电压(例如，高电平电压)的发射控制信号提供给发射控制线Ei时，第五晶体管T5可以截止，并且第五晶体管T5可以在其它情况下导通。
第六晶体管T6连接在第一晶体管T1和光源单元LSU之间。第六晶体管T6的栅电极连接到相应的发射控制线，例如，第i发射控制线Ei。当具有栅极截止电压的发射控制信号提供给发射控制线Ei时，第六晶体管T6可以截止，并且第六晶体管T6可以在其它情况下导通。
第七晶体管T7连接在光源单元LSU的第一电极(例如，相应像素PXL的第一像素电极ET1)和初始化电源Vint之间。第七晶体管T7的栅电极连接到后续级(后续水平像素列)的扫描线中的任一个，例如，连接到第i+1扫描线Si+1。当具有栅极导通电压的扫描信号提供给第i+1扫描线Si+1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以提供给光源单元LSU的第一电极。在这种情况下，在初始化电源Vint的电压传输到光源单元LSU的每个初始化周期期间，光源单元LSU的第一电极的电压可以被初始化。用于控制第七晶体管T7的操作的控制信号可以以各种方式改变。例如，在实施方式中，第七晶体管T7的栅电极可以连接到相应水平线的扫描线，即，第i扫描线Si。在这种情况下，当具有栅极导通电压的扫描信号提供给第i扫描线Si时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以提供给光源单元LSU的第一电极。
存储电容器Cst可以连接在第一电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压两者对应的电压。
尽管在图6d中包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7)已经示为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
尽管图6a至图6d示出了其中构成每个光源单元LSU的所有有效光源(即，发光元件LD)彼此并联连接的实施方式，但是本公开不限于此。例如，在本公开的实施方式中，如图6e至图6g中所示，每个像素PXL的光源单元LSU可以配置为包括串联连接结构。在图6e至图6g的实施方式的以下描述中，将省略与图6a至图6d的实施方式的组件(例如，像素电路PXC)相似或相同的组件的详细解释。
参考图6e，光源单元LSU可以包括彼此串联连接的至少两个发光元件。例如，光源单元LSU可以包括在正向方向上串联连接在第一电源VDD和第二电源VSS之间并且因此形成每个有效光源的第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。在下文中，在指定第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的特定发光元件的情况下，相应的发光元件将被称为“第一发光元件LD1”、“第二发光元件LD2”或“第三发光元件LD3”。术语“发光元件(light emitting element)LD”或“发光元件(light emitting elements)LD”将用于任意指定第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的至少一个发光元件，或者共同指定第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。
第一发光元件LD1的P型端可以通过光源单元LSU的第一电极ET1等连接到第一电源VDD。第一发光元件LD1的N型端可以通过第一中间电极IET1连接到第二发光元件LD2的P型端。第二发光元件LD2的P型端可以连接到第一发光元件LD1的N型端。第二发光元件LD2的N型端可以通过第二中间电极IET2连接到第三发光元件LD3的P型端。第三发光元件LD3的P型端可以连接到第二发光元件LD2的N型端。第三发光元件LD3的N型端可以通过光源单元LSU的第二电极ET2和第二电力线PL2连接到第二电源VSS。这样，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以连续地串联连接在光源单元LSU的第一电极ET1和第二电极ET2之间。
尽管在图6e中示出了发光元件LD连接成具有三级串联结构的实施方式，但是本公开不限于此。例如，在本公开的实施方式中，两个发光元件LD可以连接成具有两级串联结构，或者四个或更多个发光元件LD可以连接成具有四级或更多级串联结构。
在假设使用具有相同的条件(例如，相同的尺寸和/或数量)的发光元件LD表示相同的亮度的情况下，与具有其中发光元件LD并联连接的结构的光源单元LSU相比，在具有其中发光元件LD串联连接的结构的光源单元LSU中，可以增加施加在第一电极ET1和第二电极ET2之间的电压，并且可以减少流向光源单元LSU的驱动电流量。因此，在发光元件LD的串联连接结构被用于形成每个像素PXL的光源单元LSU的情况下，当驱动显示设备时，可以减小流过显示面板PNL的面板电流。
在实施方式中，至少一个串联级可以包括彼此并联连接的多个发光元件LD。在这种情况下，光源单元LSU可以由串联/并联组合结构形成。例如，光源单元LSU可以如图6f的实施方式中所示那样配置。
参考图6f，形成光源单元LSU的至少一个串联级可以包括在正向方向上彼此并联连接的多个发光元件LD。例如，光源单元LSU可以包括设置在第一串联级(也称为“第一级”或“第一行”)中的多个第一发光元件LD1、设置在第一串联级之后的第二串联级(也称为“第二级”或“第二行”)中的至少一个第二发光元件LD2以及设置在第二串联级之后的第三串联级(也称为“第三级”或“第三行”)中的至少一个第三发光元件LD3。
尽管在图6f中示出了由设置在三个串联级中的发光元件LD形成的光源单元LSU，但是本公开不限于此。例如，如图6g中所示，光源单元LSU可以包括仅设置在两个串联级中的多个发光元件LD。例如，光源单元LSU可以包括设置在第一串联级中并且具有分别连接到第一电极ET1和中间电极IET的P型端和N型端的至少一个第一发光元件LD1以及设置在第二串联级中并且具有分别连接到中间电极IET和第二电极ET2的P型端和N型端的至少一个第二发光元件LD2。
此外，形成光源单元LSU的串联级的数量可以以各种方式改变。例如，光源单元LSU可以包括分布在四个或更多个串联级中的多个发光元件LD。此外，在每个串联级中在正向方向上连接的发光元件LD的数量可以以各种方式改变。在实施方式中，设置在显示区域(图5的DA)中的像素PXL中包括的发光元件LD的数量可以彼此相同或相似。例如，在将发光元件LD提供给每个像素PXL的步骤中，发光元件LD可以这样的方式对准：控制包括发光元件LD的发光元件墨水(或者也称为“发光元件溶液”)均匀地施加到每个像素PXL的发射区域，并且控制电场在均匀的条件下施加到每个像素PXL。以这种方式，发光元件LD可以相对均匀地提供给每个像素PXL并且在每个像素PXL中对准。
在实施方式中，如图6f和图6g中所示，每个像素PXL还可以包括设置在至少一个串联级中的至少一个反向发光元件LDrv。例如，多个串联级中的至少一个还可以包括在与发光元件LD的方向相反的方向上连接的至少一个反向发光元件LDrv。
即使在反向发光元件LDrv连接到至少一个串联级的情况下，在设置有在正向方向上连接到串联级的至少一个有效光源(例如，第一发光元件LD1、第二发光元件LD2和/或第三发光元件LD3)的情况下，像素PXL的驱动电流可以连续地流经串联级。因此，光源单元LSU可以以对应于驱动电流的亮度发光。
如前述实施方式中所述，每个光源单元LSU可以包括在正向方向上连接在第一电源VDD和第二电源VSS之间并形成相应的有效光源的多个发光元件LD。此外，发光元件LD之间的连接结构可以根据实施方式以各种方式改变。例如，发光元件LD可以仅彼此串联连接或并联连接或者以串联/并联组合结构连接。
如上所述，像素PXL可以包括可以具有各种结构的像素电路PXC和/或光源单元LSU。可以应用于本公开的像素PXL的结构不限于图6a至图6g中所示的实施方式，并且每个像素PXL可以具有各种公知的结构。例如，包括在每个像素PXL中的像素电路PXC可以由可以具有各种结构和/或由各种驱动方案操作的公知的像素电路形成。在本公开的实施方式中，每个像素PXL可以配置在无源发光显示设备等中。在这种情况下，可以省略像素电路PXC，并且光源单元LSU的第一电极ET1和第二电极ET2中的每一个可以直接连接到扫描线Si、数据线Dj、电力线和/或控制线。
图7是示出根据本公开的实施方式的像素PXL的平面图。在实施方式中，图7中所示的每个像素PXL可以是图5至图6g中所示的像素PXL中的任一个。例如，图7中所示的每个像素PXL可以是如图6a至图6d的实施方式中所示那样包括具有并联结构的光源单元LSU的像素PXL。在实施方式中，图7集中于光源单元LSU示出了每个像素PXL的结构。在实施方式中，每个像素PXL还可以选择性地包括连接到光源单元LSU的电路元件(例如，形成每个像素电路PXC的多个电路元件)。
此外，图7示出了其中每个光源单元LSU通过第一接触孔CH1和第二接触孔CH2连接到预定电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(例如，形成像素电路PXC的至少一个电路元件)和/或信号线(例如，扫描线Si和/或数据线Dj)的实施方式，但是本公开不限于此。例如，在本公开的实施方式中，每个像素PXL的第一电极ET1和第二电极ET2中的至少一个可以直接连接到预定电力线和/或信号线，而不使用例如接触孔和/或中间线。
参考图5至图7，多个像素PXL可以规则地布置在显示区域DA中。例如，配置成发射第一颜色的光的第一像素PXL1、配置成发射第二颜色的光的第二像素PXL2以及配置成发射第三颜色的光的第三像素PXL3可以在显示区域DA中连续地设置在第一方向DR1上。彼此相邻的第一像素PXL1、第二像素PXL2和第三像素PXL3可以组合以形成能够发射各种颜色的光的一个像素单元。尽管图7示出了其中第一像素PXL1、第二像素PXL2和第三像素PXL3连续地设置在第一方向DR1(例如，行方向)上的实施方式，但是设置在显示区域DA中的像素PXL的布置结构可以以各种方式改变。
在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别是红色像素、绿色像素和蓝色像素，但是本公开不限于此。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括发射不同颜色的光的发光元件LD，使得第一像素PXL1、第二像素PXL2和第三像素PXL3可以发射不同颜色的光。从第一像素PXL1、第二像素PXL2和第三像素PXL3中的每一个发射的光的颜色可以根据实施方式以各种方式改变。
在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以是配置成发射相同颜色的光的预定颜色像素。具有不同颜色的颜色转换层和/或滤色器可以设置在第一像素PXL1、第二像素PXL2和第三像素PXL3之上，从而可以控制不同颜色的光从第一像素PXL1、第二像素PXL2和第三像素PXL3发射到显示面板PNL的外部。形成每个像素单元的像素PXL的数量和/或类型可以根据实施方式以各种方式改变。
在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以具有基本上相同或相似的结构。为了解释起见，将集中于第一像素PXL1的结构参考图7来描述每个像素PXL的结构。
在本说明书中，为了指定第一像素PXL1、第二像素PXL2和第三像素PXL3中的特定像素，相应的像素将被称为“第一像素PXL1”、“第二像素PXL2”或“第三像素PXL3”。术语“像素(pixel)PXL”或“像素(pixels)PXL”将用于任意指定第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个像素或者共同指定第一像素PXL1、第二像素PXL2和第三像素PXL3。
每个像素PXL可以包括第一电极ET1和第二电极ET2以及多个发光元件LD，第一电极ET1和第二电极ET2中的每个设置成与相应的发射区域EMA重叠，多个发光元件LD电连接在第一电极ET1和第二电极ET2之间。第一电极ET1和第二电极ET2以及发光元件LD可以形成每个像素PXL的光源单元LSU。
每个像素PXL的发射区域EMA可以是其中设置有用于形成像素PXL的光源单元LSU的有效光源(即，发光元件LD)的区域。电连接到发光元件LD的第一电极ET1和第二电极ET2可以进一步设置在发射区域EMA中。在实施方式中，每个发射区域EMA可以是由未示出的不透明堤(也称为“像素限定层”)围绕的区域。例如，在显示区域DA中，包括多个开口的网状堤(未示出)可以形成为对应于每个像素PXL的发射区域EMA。堤可以限定每个发射区域EMA并防止光在像素PXL之间泄漏。
第一电极ET1可以是具有与每个发射区域EMA的形状和/或尺寸对应的形状和/或尺寸的平面电极。这里，本公开不限于此。第一电极ET1可以具有预定的形状，而不管发射区域EMA的形状如何。
在实施方式中，第一电极ET1可以是具有在第一方向DR1(或在第二方向DR2)上的宽度和在第二方向DR2(或在第一方向DR1)上的长度的矩形平面电极。在实施方式中，第一电极ET1可以是具有除矩形形状之外的多边形形状的平板电极、圆形或椭圆形平板电极或包括线性线和曲线的边界的组合的平板电极。在实施方式中，第一电极ET1可以是包括多个开口的网状电极。换句话说，第一电极ET1的形状和/或结构可以根据实施方式以各种方式改变。
在实施方式中，第一电极ET1可以具有针对像素PXL中的每个的单独的图案。第一电极ET1可以电连接到第一电极线ETL1(也称为“第一对准线”或“第一连接线”)，并且可以通过第一电极线ETL1和/或第一接触孔CH1电连接到像素电路PXC和/或第一电源VDD。在实施方式中，第一电极ET1和第一电极线ETL1可以彼此一体或非一体连接。在第一电极ET1和第一电极线ETL1彼此一体连接的情况下，第一电极ET1和第一电极线ETL1可以被认为是单个电极、线或图案的不同区域。
第二电极ET2可以设置在每个发射区域EMA中并且与每个第一电极ET1重叠。在实施方式中，第二电极ET2可以在与第一电极ET1间隔开的位置处设置在与相应的第一电极ET1的层不同的层上。例如，第二电极ET2可以设置在与第一电极ET1的层不同的层上，且设置在每个发射区域EMA中的发光元件LD插置在它们之间。例如，第一电极ET1可以设置在发光元件LD之下，并且第二电极ET2可以设置在发光元件LD之上。
在实施方式中，第二电极ET2可以是具有与相应的第一电极ET1的形状和/或尺寸对应的形状和/或尺寸的平面电极。例如，每个像素PXL的第一电极ET1和第二电极ET2可以至少在发射区域EMA中具有彼此对应的形状和/或尺寸，并且彼此重叠。这里，本公开不限于此。第二电极ET2可以具有预定的形状，而不管发射区域EMA的形状如何。
在实施方式中，第二电极ET2可以是具有包括矩形形状的多边形形状的平板电极、圆形或椭圆形的平板电极或包括线性线和曲线的边界的组合的平板电极。在实施方式中，第二电极ET2可以是包括多个开口的网状电极。换句话说，第二电极ET2的形状和/或结构可以根据实施方式以各种方式改变。
在实施方式中，第二电极ET2可以电连接到第二电极线ETL2(也称为“第二对准线”或“第二连接线”)，并且可以通过第二电极线ETL2和/或第二接触孔CH2电连接到第二电源VSS。在实施方式中，第二电极ET2和第二电极线ETL2可以彼此一体或非一体连接。在第二电极ET2和第二电极线ETL2彼此一体连接的情况下，第二电极ET2和第二电极线ETL2可以被认为是单个电极、线或图案的不同区域。
在实施方式中，像素PXL的第二电极ET2可以彼此一体或非一体连接。例如，像素PXL的第二电极ET2可以通过与其连接的第二电极线ETL2彼此电连接。
第一电极线ETL1可以连接在第一电力线PL1和第一电极ET1之间。第一电极线ETL1可以在显示设备被驱动的周期期间接收从第一电力线PL1提供的第一电源VDD的电压(或第一驱动信号，诸如扫描信号、数据信号或预定的其它控制信号)，并且将第一电源VDD的电压传输到第一电极ET1。在实施方式中，第一电极线ETL1可以电连接到第一接触孔CH1、预定电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。例如，第一电极线ETL1可以通过第一接触孔CH1电连接到设置在其之下的预定电路元件，并且通过电路元件连接到第一电力线PL1。例如，每个像素PXL还可以包括连接在第一电极线ETL1和第一电源VDD之间的像素电路PXC。在实施方式中，像素电路PXC可以设置在每个光源单元LSU之下，并且通过第一接触孔CH1电连接到光源单元LSU的第一电极线ETL1。在实施方式中，第一电极线ETL1可以经由第一接触孔CH1等连接到被提供有预定的第一驱动信号的信号线。在实施方式中，第一电极线ETL1可以直接连接到第一电力线PL1或预定信号线，而不使用第一接触孔CH1和/或电路元件。在这种情况下，第一电极线ETL1可以一体或非一体连接到第一电力线PL1或预定信号线。
在实施方式中，连接到像素PXL的各个第一电极ET1的第一电极线ETL1可以首先制造成公共连接到多个像素PXL的第一电极ET1，并且可以在对准发光元件LD的步骤中被提供第一对准信号(或第一对准电压)。此后，可以断开像素PXL之间的第一电极线ETL1，使得像素PXL可以制造成单独可操作的。例如，像素PXL的第一电极线ETL1可以在相邻像素PXL之间彼此分离。
第二电极线ETL2可以连接在第二电力线PL2和第二电极ET2之间。第二电极线ETL2可以在显示设备被驱动的周期期间接收第二电源VSS的电压(或第二驱动信号，诸如扫描信号、数据信号或预定的其它控制信号)，并且将第二电源VSS的电压传输到第二电极ET2。在实施方式中，第二电极线ETL2可以电连接到第二接触孔CH2、预定电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。例如，第二电极线ETL2可以通过第二接触孔CH2连接到设置在其之下的第二电力线PL2。在实施方式中，第二电极线ETL2可以直接连接到第二电力线PL2或预定信号线，而不使用例如第二接触孔CH2和/或电路元件。在这种情况下，第二电极线ETL2可以一体或非一体连接到第二电力线PL2或预定信号线。
在对准发光元件LD的步骤中，第二电极线ETL2可以被提供有预定的第二对准信号(或第二对准电压)。在实际驱动显示设备的周期期间，可以向第二电极线ETL2提供第二电源VSS的电压或预定的第二驱动信号。
例如，第一电极线ETL1和第二电极线ETL2可以是对准线，在每个像素PXL中对准发光元件LD以制造显示设备的步骤中，所述对准线被提供有待施加到每个光源单元LSU的预定对准信号，并且对准线设置在与对准信号对应的对准电流沿其流动的路径上。此外，第一电极线ETL1和第二电极线ETL2可以是连接线，在驱动显示设备的步骤中(例如，当使用显示设备时)，连接线被提供有待施加到每个光源单元LSU的预定驱动电压，并且连接线设置在每个像素PXL的驱动电流沿其流动的路径上。
第一绝缘层INS1和发光元件LD可以设置在第一电极ET1和第二电极ET2之间。例如，第一绝缘层INS1可以包括多个开口OPN(也称为“通孔”或“对准孔”)，多个开口OPN在每个像素PXL的发射区域EMA中限定相应的单元。每个发光元件LD可以设置在任何一个开口OPN中。尽管图7示出了其中在每个开口OPN中仅设置一个发光元件LD的实施方式，但是本公开不限于此。例如，多个发光元件LD可以设置在至少一个开口OPN中，或者可以不在开口OPN中设置发光元件LD。
第一绝缘层INS1可以设置在每个像素PXL的第一电极ET1上，并且包括多个开口OPN，多个开口OPN暴露第一电极ET1的各个不同区域并限定各个单元。在实施方式中，第一绝缘层INS1可以形成在显示区域DA的整个表面上，但是本公开不限于此。例如，在实施方式中，每个第一绝缘层INS1可以单独地形成在每个像素PXL的发射区域EMA中。换句话说，在实施方式中，第一绝缘层INS1可以以针对像素PXL中的每个单独设置的单独图案的形式形成。
在实施方式中，每个开口OPN可以形成为具有与每个发光元件LD的宽度(或直径)相同或大于每个发光元件LD的宽度(或直径)且小于每个发光元件LD的长度的宽度(或直径)。在这种情况下，每个发光元件LD可以设置成竖直地或对角地竖立在任何一个开口OPN中，使得发光元件LD相对于第一电极ET1和第二电极ET2布置在竖直方向或对角线方向上。
在实施方式中，开口OPN可以具有各种形状和/或布置结构。例如，在平面图中，开口OPN各自可以具有多边形形状、圆形形状、椭圆形形状或其组合，并且在每个像素PXL的发射区域EMA中设置成彼此相邻。例如，在平面图中，开口OPN各自可以具有六边形形状，并且在每个像素PXL的发射区域EMA中设置成彼此相邻。例如，第一绝缘层INS1可以在每个发射区域EMA中具有包括由开口OPN限定的多个六边形单元的蜂窝结构。至少一个发光元件LD可以设置在这些单元中的至少一些单元中。如果开口OPN在每个发射区域EMA中密集地设置成彼此相邻，则可以更有效地使用有限的空间。例如，当开口OPN密集地设置时，与发射区域EMA的表面积相比，可以确保可以容纳更多数量的发光元件LD的空间。
发光元件LD中的每个可以设置在由任何一个开口OPN限定的单元中。在实施方式中，发光元件LD中的每个可以包括电连接到第一电极ET1的第一端EP1以及从第一绝缘层INS1向上突出的第二端EP2。在实施方式中，第二电极ET2可以设置在发光元件LD之上。第二电极ET2可以电连接到发光元件LD的从第一绝缘层INS1向上突出的第二端EP2。
在实施方式中，每个发光元件LD可以是具有核-壳结构的发光元件。例如，如图4a和图4b中所示，每个发光元件LD可以是具有多棱锥(例如，六棱锥)形状的核-壳发光元件。
此外，每个发光元件LD可以包括第一端EP1和第二端EP2，第一端EP1设置为面对第一电极ET1，第二端EP2位于与第一端EP1相对的位置并且设置为面对第二电极ET2。在实施方式中，第一端EP1可以是P型端，并且第二端EP2可以是N型端，但是本公开不限于此。例如，在实施方式中，第一端EP1可以是N型端，并且第二端EP2可以是P型端。
在根据前述实施方式的像素PXL和包括像素PXL的显示设备中，多个开口OPN可以形成在第一绝缘层INS1中，并且发光元件LD可以通过使用开口OPN设置成竖立在第一电极ET1和第二电极ET2之间。因此，可以克服当发光元件LD水平对准时出现的工艺限制，并且发光元件LD可以可靠地连接在第一电极ET1和第二电极ET2之间。
图8是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图7的线I-I'的截面的实施方式。在实施方式中，图8代表性地仅示出了设置在电路元件层PCL的每个像素区域中的电路元件中的一个晶体管(例如，第一晶体管T1)和存储电容器Cst。在实施方式中，形成每个像素电路PXC的晶体管可以具有基本上相同或相似的结构，但是本公开不限于此。
参考图5至图8，根据本公开的实施方式的像素PXL以及包括像素PXL的显示设备可以包括显示元件层DPL，显示元件层DPL包括设置在每个像素PXL的发射区域EMA中的多个发光元件LD。像素PXL和包括像素PXL的显示设备还可以选择性地包括电路元件层PCL也称为“像素电路层”)和覆盖层CVL中的至少一个。例如，像素PXL和包括像素PXL的显示设备可以包括依次设置在基础层BSL的一个表面上的电路元件层PCL、显示元件层DPL和覆盖层CVL。在实施方式中，可以省略电路元件层PCL和/或覆盖层CVL。
电路元件层PCL可以包括电连接到相应像素PXL的发光元件LD的至少一个电路元件。例如，电路元件层PCL可以包括形成每个像素PXL的像素电路PXC的至少一个电路元件。
例如，电路元件层PCL可以包括设置在每个像素区域中并形成相应的像素电路PXC的多个晶体管和存储电容器Cst，并且还包括连接到像素电路PXC和/或光源单元LSU的至少一个电力线和/或信号线。这里，术语“像素区域”可以全面地指其中设置和/或形成用于构成每个像素PXL的组件的区域。例如，每个像素区域可以包括发射区域EMA，发射区域EMA中设置有形成相应像素PXL的光源单元LSU的第一电极ET1和第二电极ET2以及连接在第一电极ET1和第二电极ET2之间的多个发光元件LD。每个像素区域还可以选择性地包括像素电路区域，在像素电路区域中设置有电连接到发光元件LD的电路元件(例如，形成每个像素电路PXC的多个晶体管和至少一个电容器)。例如，当每个像素PXL包括光源单元LSU和连接到其的像素电路PXC时，每个像素区域可以包括发射区域EMA和像素电路区域。
这里，在像素电路PXC被省略并且每个光源单元LSU直接连接到第一电力线PL1和第二电力线PL2(或预定信号线)的情况下，电路元件层PCL可以被省略。为了解释起见，图8代表性地示出了设置在电路元件层PCL中的电路元件和线中的连接到每个第一电极ET1的晶体管(例如，第一晶体管T1)和连接到每个第二电极ET2的电力线(例如，第二电力线PL2)。这里，电路元件层PCL的平面/截面结构可以以各种方式改变。包括第一晶体管T1的晶体管中的每个的位置和截面结构可以根据实施方式以各种方式改变。
此外，电路元件层PCL可以包括设置在各个电极和/或线之间的多个绝缘层。在实施方式中，电路元件层PCL可以包括依次堆叠在基础层BSL的一个表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。在一些实施方式中，电路元件层PCL还可以包括设置在至少一些晶体管下方的至少一个光屏蔽图案(未示出)。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以由单层形成，或者可以由具有至少双层的多层形成。在缓冲层BFL由多层形成的情况下，各个层可以由相同的材料或不同的材料形成。在实施方式中，可以省略缓冲层BFL。
第一晶体管T1可以包括半导体层SCL、栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2。尽管图8示出了第一晶体管T1包括与半导体层SCL分开形成的第一晶体管电极TE1和第二晶体管电极TE2的实施方式，但是本公开不限于此。例如，在本公开的实施方式中，设置在第一晶体管T1中的第一晶体管电极TE1和/或第二晶体管电极TE2可以与相应的半导体层SCL一体。
半导体层SCL可以设置在缓冲层BFL上。例如，半导体层SCL可以设置在栅极绝缘层GI和其上形成有缓冲层BFL的基础层BSL之间。半导体层SCL可以包括与每个第一晶体管电极TE1接触的第一区域、与每个第二晶体管电极TE2接触的第二区域以及设置在第一区域和第二区域之间的沟道区域。在实施方式中，第一区域和第二区域中的一个可以是源极区域，并且另一个可以是漏极区域。
在实施方式中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的沟道区域可以是本征半导体，本征半导体是未掺杂的半导体图案。半导体层SCL的第一区域和第二区域中的每一个可以是掺杂有预定杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI插置在它们之间。例如，栅电极GE可以设置在栅极绝缘层GI和层间绝缘层ILD之间，并且与半导体层SCL的一个区域重叠。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在每个半导体层SCL上，且至少一个层间绝缘层ILD插置在它们之间。例如，第一晶体管电极TE1和第二晶体管电极TE2可以设置在半导体层SCL的相应不同端上，且栅极绝缘层GI和层间绝缘层ILD插置在它们之间。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到每个半导体层SCL。例如，第一晶体管电极TE1和第二晶体管电极TE2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的相应接触孔连接到半导体层SCL的第一区域和第二区域。在实施方式中，第一晶体管电极TE1和第二晶体管电极TE2中的任何一个可以是源电极，并且另一个可以是漏电极。
设置在像素电路PXC中的至少一个晶体管可以电连接到至少一个相应像素PXL的第一电极ET1或第二电极ET2。例如，第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2中的任何一个(例如，漏电极)可以通过穿过钝化层PSV的第一接触孔CH1和/或设置在钝化层PSV之上的第一电极线ETL1电连接到相应像素PXL的第一电极ET1。
存储电容器Cst可以包括彼此重叠的第一电容器电极CET1和第二电容器电极CET2。在实施方式中，第一电容器电极CET1和第二电容器电极CET2中的每一个可以由单层或多层形成。此外，第一电容器电极CET1和第二电容器电极CET2中的至少一个可以设置在与第一晶体管T1的至少一个电极或半导体层SCL的层相同的层上。
例如，第一电容器电极CET1可以由多层电极形成，多层电极包括设置在与第一晶体管T1的半导体层SCL的层相同的层上的下电极LE以及设置在与第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上并电连接到下电极LE的上电极UE。第二电容器电极CET2可以由单层电极形成，该单层电极设置在与第一晶体管T1的栅电极的层相同的层上，并且与第一电容器电极CET1的下电极LE和上电极UE重叠。
这里，本公开不限于此。第一电容器电极CET1和第二电容器电极CET2中的每一个的结构和/或位置可以以各种方式改变。例如，在实施方式中，第一电容器电极CET1和第二电容器电极CET2中的任何一个可以包括至少一个导电图案层，该导电图案层设置在与形成第一晶体管T1的电极(例如，栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2)和半导体层SCL的层不同的层上。
在实施方式中，连接到每个像素PXL的至少一个信号线和/或电力线可以设置在与形成像素电路PXC的电路元件中的每个的一个电极的层相同的层上。例如，每个像素PXL的扫描线Si可以设置在与第一晶体管T1的栅电极GE的层相同的层上。每个像素PXL的数据线Dj可以设置在与第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上。此外，第一电力线PL1和/或第二电力线PL2可以设置在与第一晶体管T1的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上。例如，用于提供第二电源VSS的电压的第二电力线PL2可以设置在与第一晶体管T1的栅电极GE的层相同的层上，并且通过设置在与第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上的桥接图案BRP以及通过至少穿过钝化层PSV的第二接触孔CH2两者电连接到光源单元LSU的第二电极ET2和/或第二电极线ETL2。然而，第二电力线PL2等的结构和/或位置可以以各种方式改变。
显示元件层DPL可以包括像素PXL中的每个的光源单元LSU。例如，显示元件层DPL可以包括第一电极ET1和第二电极ET2以及第一绝缘层INS1和发光元件LD，第一电极ET1和第二电极ET2设置在每个像素PXL的发射区域EMA中并且彼此重叠，第一绝缘层INS1和发光元件LD设置在第一电极ET1和第二电极ET2之间。此外，显示元件层DPL还可以包括配置成将发光元件LD更可靠地连接到第一电极ET1或第二电极ET2的至少一个接触电极。例如，显示元件层DPL还可以包括多个第一接触电极CE1，多个第一接触电极CE1与发光元件LD的相应第一端EP1和第一电极ET1接触。此外，显示元件层DPL还可以选择性地包括至少一个绝缘层和/或绝缘图案。例如，显示元件层DPL还可以包括嵌入在相应开口OPN中的多个绝缘图案INP以及插置在第一绝缘层INS1和第二电极ET2之间的第二绝缘层INS2和设置在第二电极ET2上以覆盖第二电极ET2的第三绝缘层INS3中的至少一个。
第一电极ET1可以设置在基础层BSL的一个表面上。例如，第一电极ET1可以设置在基础层BSL的其上形成电路元件层PCL的一个表面上。
第一电极ET1可以包括至少一种导电材料。例如，第一电极ET1可以包括各种金属材料中的至少一种金属、导电氧化物和导电聚合物中的至少一种材料，各种金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金，导电氧化物诸如为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锑锌(AZO)、氧化铟锡锌(ITZO)、氧化锡(SnO2)，导电聚合物诸如为PEDOT，但是本公开不限于此。例如，第一电极ET1可以包括其它导电材料，包括碳纳米管、石墨烯等。换句话说，第一电极ET1可以包括各种导电材料中的至少一种以具有导电性，并且其组成材料不受特别限制。换句话说，第一电极ET1可以是反射电极、透明电极或不透明电极，并且其材料或性质不受特别限制，只要其可以提供令人满意的导电性即可。例如，综合考虑对比度、光效率等，可以确定第一电极ET1的组成材料、结构、厚度等。例如，当第一电极ET1由包括至少一个反射电极层的反射电极形成时，可以提高像素PXL的光输出效率。
在实施方式中，第一电极ET1可以由单层或多层形成。例如，第一电极ET1可以包括具有反射导电材料的反射电极层。此外，第一电极ET1还可以选择性地包括设置在反射电极层之上和/或之下的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一个导电封盖层中的至少一个。
在实施方式中，第一电极ET1的反射电极层可以由具有均匀反射率的导电材料形成。例如，反射电极层可以包括各种金属材料中的至少一种，各种金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金，但是本公开不限于此。换句话说，反射电极层可以由各种反射导电材料形成。在第一电极ET1包括反射电极层的情况下，从发光元件LD发射的光可以在显示图像的方向(例如，正向方向)上更有效地行进。
此外，第一电极ET1的透明电极层可以由各种透明导电材料形成。例如，透明电极层可以包括ITO、IZO或ITZO，但本公开不限于此。在实施方式中，第一电极ET1可以具有拥有ITO/Ag/ITO的堆叠结构的三层结构。这样，如果第一电极ET1由具有至少两层的多层形成，则可以最小化由于信号延迟(RC延迟)而引起的电压降。因此，可以将期望的电压有效地传输到发光元件LD。
此外，如果第一电极ET1包括覆盖反射电极层和/或透明电极层的导电封盖层，则可以防止第一电极ET1的反射电极层由于在制造像素PXL的工艺中引起的缺陷而被损坏。然而，导电封盖层可以选择性地包括在第一电极ET1中，并且在一些实施方式中可以省略导电封盖层。此外，导电封盖层可以被认为是第一电极ET1的组件或者设置在第一电极ET1上的单独组件。
第一绝缘层INS1可以设置在第一电极ET1上。例如，第一绝缘层INS1可以形成为覆盖第一电极ET1的预定区域，并且包括暴露第一电极ET1的其它预定区域的多个开口OPN。开口OPN可以暴露第一电极ET1的不同预定区域，并限定用于容纳相应发光元件LD的相应单元。
第一绝缘层INS1可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1可以包括各种已知类型的无机绝缘材料和/或有机绝缘材料，并且第一绝缘层INS1的构成材料不受特别限制。
在实施方式中，第一绝缘层INS1可以包括至少一个有机层。在这种情况下，第一绝缘层INS1的上表面可以基本上是平坦的。
多个发光元件LD可以被提供给每个像素区域(具体地，每个像素PXL的其中形成有第一绝缘层INS1的发射区域EMA)，并且在每个像素区域中对准。例如，多个发光元件LD可以通过喷墨方案、狭缝涂覆方案等提供给每个发射区域EMA。此后，通过向第一电极ET1和设置在第一绝缘层INS1上的对准电极(未示出)施加预定的对准信号(或对准电压)，发光元件LD可以在各个开口OPN中在竖直方向或对角线方向上对准。在实施方式中，对准电极可以在对准发光元件LD之前形成在第一绝缘层INS1上，并且然后在完成发光元件LD的对准之后去除。
发光元件LD中的每个可以包括电连接到第一电极ET1的第一端EP1和电连接到第二电极ET2的第二端EP2。在实施方式中，发光元件LD的第一端EP1可以与第一电极ET1直接接触，并且因此电连接到第一电极ET1。然而，本公开不限于此。例如，发光元件LD中的至少一个的第一端EP1可以通过第一接触电极CE1电连接到第一电极ET1，而不是与第一电极ET1直接接触。
同样，发光元件LD的第二端EP2可以与第二电极ET2直接接触，并且因此电连接到第二电极ET2。然而，本公开不限于此。例如，发光元件LD中的至少一个的第二端EP2可以通过至少一个电极(例如，未示出的第二接触电极)电连接到第二电极ET2，而不是与第二电极ET2直接接触。
第一接触电极CE1可以嵌入在相应的开口OPN中，并且与每个像素PXL的第一电极ET1和发光元件LD的第一端EP1接触。如果形成第一接触电极CE1，则发光元件LD的第一端EP1可以更可靠地连接到第一电极ET1。
第一接触电极CE1可以包括与第一电极ET1的导电材料相同或不同的至少一种导电材料，并且其组成材料不受特别限制。此外，第一接触电极CE1中的每个可以由单层或多层形成，并且其结构可以不同地改变。
在实施方式中，第一接触电极CE1可以由包括透明导电材料的透明电极形成。在这种情况下，从发光元件LD的相应第一端EP1发射的光可以穿过第一接触电极CE1。
绝缘图案INP可以包含在各个开口OPN中，以覆盖发光元件LD的第一端EP1和第一接触电极CE1的各个预定区域。例如，绝缘图案INP可以形成在其中形成发光元件LD和第一接触电极CE1的开口OPN中，使得绝缘图案INP可以至少部分地围绕发光元件LD的第一端EP1。如果形成绝缘图案INP，则可以防止或减轻发光元件LD的第一端EP1在发光元件LD对准之后的后续工艺期间被损坏。
在实施方式中，绝缘图案INP中的每个可以包括至少一种有机绝缘材料并且由单层或多层形成。例如，绝缘图案INP中的每个可以包括至少一个有机层。在这种情况下，在形成绝缘图案INP的工艺期间，可以将有机绝缘材料顺利地引入到开口OPN中的每个中，从而可以防止发光元件LD的第一端EP1在随后的工艺期间被损坏。
第二绝缘层INS2可以设置在第一绝缘层INS1和第二电极ET2之间，并围绕发光元件LD的暴露侧壁。如果形成第二绝缘层INS2，则可以有效地防止在第一电极ET1和第二电极ET2之间发生短路缺陷，并且可以更可靠地支承发光元件LD。
在实施方式中，第二绝缘层INS2可以包括至少一种有机绝缘材料并且由单层或多层形成。例如，第二绝缘层INS2可以包括至少一个有机层。在这种情况下，在形成第二绝缘层INS2的工艺期间，可以将有机绝缘材料顺利地引入到开口OPN中的每个中。例如，可以将第二绝缘层INS2的一部分引入到开口OPN中以围绕发光元件LD并完全填充形成在开口OPN中的空间。因此，可以确保第一电极ET1和第二电极ET2之间的电稳定性，并且可以可靠地支承发光元件LD。
第二电极ET2可以设置在发光元件LD上以覆盖发光元件LD的上部分。例如，第二电极ET2可以设置在发光元件LD上，以完全覆盖发光元件LD的从第一绝缘层INS1和第二绝缘层INS2向上暴露的第二端EP2。此外，第二电极ET2可以通过桥接图案BRP和/或穿过钝化层PSV、第一绝缘层INS1和第二绝缘层INS2的第二接触孔CH2电连接到第二电力线PL2。因此，第二电源VSS的电压可以施加到发光元件LD的第二端EP2。
第二电极ET2可以包括至少一种导电材料。例如，第二电极ET2可以包括与第一电极ET1的导电材料相同或不同的至少一种导电材料，并且由单层或多层形成。
在实施方式中，第二电极ET2可以由包括至少一种透明导电材料的透明电极形成，以允许光穿过第二电极ET2。例如，在显示面板PNL是在第二电极ET2的向上方向上发射光的正面发射显示面板PNL的情况下，第二电极ET2可以是基本上透明的。这里，词语“基本上透明”可以意味着光被允许透射以满足预定程度或更大程度的透射率。
在实施方式中，第二电极ET2可以包括至少一种不透明的导电材料，并且通过具有允许光穿过的多个孔的网状结构或者具有非常小的厚度而形成为基本上透明的。换句话说，为了允许从发光元件LD发射的光穿过第二电极ET2，可以相应地调节第二电极ET2的组成材料、结构和/或厚度。
第三绝缘层INS3可以设置在第二电极ET2上。例如，可以在显示区域DA的整个表面上形成第三绝缘层INS3，以覆盖像素PXL的第二电极ET2。
第三绝缘层INS3可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第三绝缘层INS3可以包括各种已知的有机/无机绝缘材料，包括氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)等。第三绝缘层INS3的组成材料不受特别限制。
在实施方式中，第三绝缘层INS3可以包括具有多层结构的薄膜封装层。例如，第三绝缘层INS3可以由具有多层结构的薄膜封装层形成，多层结构包括至少两个无机绝缘层以及插置在至少两个无机绝缘层之间的至少一个有机绝缘层。这里，第三绝缘层INS3的组成材料和/或结构可以以各种方式改变。
覆盖层CVL可以选择性地设置在第三绝缘层INS3上。在实施方式中，覆盖层CVL可以包括外涂层OC、窗等，并且还包括各种其它功能膜等。
在根据图7和图8的实施方式的像素PXL以及包括像素PXL的显示设备中，多个开口OPN形成在第一绝缘层INS1中，由此限定了用于容纳发光元件LD的多个单元。因此，发光元件LD可以在第一电极ET1和第二电极ET2之间对准成竖直地或对角地竖立。在这种情况下，可以克服在水平对准发光元件LD的情况下出现的工艺限制，并且发光元件LD可以在第一电极ET1和第二电极ET2之间更可靠地连接。
例如，在发光元件LD水平布置并且发光元件LD的第一端EP1和第二端EP2此后通过各自的接触电极连接到第一电极ET1和第二电极ET2的情况下，考虑到当形成接触电极时的工艺分布，需要用于可靠地防止在第一电极ET1和第二电极ET2之间发生短路的间隔距离。因此，限制了发光元件LD的长度的减小。此外，如果发光元件LD的长度增加，则可能难以将发光元件LD均匀地分散在发光元件墨水中，使得可能难以将发光元件LD均匀地分布在每个发射区域EMA中。然而，如本公开的实施方式中所示，如果第一电极ET1和第二电极ET2设置在不同的层上，并且发光元件LD连接成竖直地或对角地竖立在第一电极ET1和第二电极ET2之间，则可以克服在发光元件LD水平地布置的情况下出现的工艺限制，并且发光元件LD可以可靠地连接在第一电极ET1和第二电极ET2之间。
此外，在根据前述实施方式的像素PXL和包括像素PXL的显示设备中，可以增强每个像素PXL的光效率(例如，光输出率)。详细地，发光元件LD可以从其相对于纵向方向的相对端发光，即，从第一端EP1和第二端EP2发光。因此，如果发光元件LD水平设置，则发光元件LD相对于每个像素PXL侧向发射光，使得可以降低在正面方向上发射的光的效率。此外，在其中发光元件LD水平设置的结构中，诸如反射分隔壁等的单独的结构可以形成在发光元件LD周围以在正面方向上引导侧向发射的光，使得可需要额外的空间和工艺。然而，如本公开的实施方式中所示，如果发光元件LD连接成竖直地或对角地竖立，则即使未形成用于增强输出率的附加结构，也可以增加在每个像素PXL(例如，显示面板PNL的图像显示表面)的正面方向上发射的光的量。因此，可以提高每个像素PXL的光效率。
图9a至图9m是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出制造包括图7和图8的像素PXL的显示设备的方法的实施方式。图10是示出根据本公开的实施方式的像素PXL的平面图，并且详细地示出紧接在第一绝缘层INS1中形成开口OPN之后(如图9d中所示)的像素PXL的发射区域EMA的平面图。
参考图7至图9a，在基础层BSL的一个表面上形成电路元件层PCL，并且在其上形成有电路元件层PCL的基础层BSL上形成第一电极ET1。这里，在一些实施方式中，在省略电路元件层PCL的情况下，第一电极ET1可以直接形成在基础层BSL(或其上形成缓冲层BFL的基础层BSL)的一个表面上。
在实施方式中，可以通过形成包括至少一种导电材料的导电层的工艺和/或图案化工艺来形成第一电极ET1，并且可以通过各种类型的已知工艺来形成第一电极ET1。在实施方式中，第一电极ET1可以由单层或多层形成。例如，第一电极ET1可以由具有单层结构的导电图案或具有包括第一反射电极和第一导电封盖层的多层结构的导电图案形成。
参考图9b，在第一电极ET1上形成第一绝缘层INS1。第一绝缘层INS1可以形成在包括像素PXL的第一电极ET1的显示区域DA的整个表面上，或者可以在像素PXL中的每个的发射区域EMA中形成为单独图案的形式。
在实施方式中，可以例如通过涂覆包括至少一种有机绝缘材料的至少一个有机绝缘层来形成第一绝缘层INS1。在这种情况下，可以形成第一绝缘层INS1，使得其表面基本上是平坦的。这里，形成第一绝缘层INS1的材料和/或方法不限于此。换句话说，可以通过包括至少一种无机绝缘材料和/或有机绝缘材料的绝缘层的沉积工艺来形成第一绝缘层INS1，并且可以通过各种类型的已知工艺来形成第一绝缘层INS1。
参考图9c，在第一绝缘层INS1上形成包括多个第一开口OPN1的对准电极ALE。在实施方式中，可以通过形成包括至少一种导电材料的导电层的工艺和/或图案化工艺形成对准电极ALE，并且可以通过各种类型的已知工艺形成对准电极ALE。
在实施方式中，可以通过在显示区域DA的整个表面上形成导电层使得导电层与像素PXL的第一电极ET1重叠并且然后图案化导电层使得多个第一开口OPN1被包括在与第一电极ET1重叠的区域中来形成对准电极ALE。换句话说，对准电极ALE可以与每个像素PXL的第一电极ET1重叠，并且形成为在与每个第一电极ET1重叠的区域中包括多个第一开口OPN1。在实施方式中，每个第一开口OPN1可以形成为具有与发光元件LD中的每个的宽度(或直径)相同或大于发光元件LD中的每个的宽度(或直径)且小于发光元件LD中的每个的长度的宽度(或直径)。
参考图9d和图10，通过使用对准电极ALE作为掩模蚀刻第一绝缘层INS1，可以在第一绝缘层INS1中形成与第一开口OPN1重叠的多个第二开口OPN2。彼此对应的一对第一开口OPN1和第二开口OPN2可以形成一体的开口OPN。
在下文中，为了指定第一开口OPN1和第二开口OPN2中的特定开口，相应的开口将被称为“第一开口OPN1”或“第二开口OPN2”。术语“开口(opening)OPN”或“开口(openings)OPN”将用于任意指定第一开口OPN1和第二开口OPN2中的至少一个开口或者共同指定第一开口OPN1和第二开口OPN2。
在实施方式中，可以通过使用对准电极ALE作为掩模的垂直干法蚀刻工艺在第一绝缘层INS1中形成第二开口OPN2。然而，蚀刻第一绝缘层INS1的方案不限于此。此外，可以通过各种其它蚀刻方案在第一绝缘层INS1中形成第二开口OPN2。
用于容纳发光元件LD的多个单元可以通过在第一绝缘层INS1和对准电极ALE中形成与相应的第一电极ET1重叠的多个开口OPN来限定。开口OPN可以暴露第一电极ET1的不同预定区域，并且开口OPN可以在第一电极ET1上设置成彼此相邻。
参考图9e，在基础层BSL上提供多个发光元件LD，在基础层BSL上在每个第一电极ET1上限定有多个单元。此后，可以将对准信号施加到第一电极ET1和对准电极ALE。例如，可以将AC类型的对准信号施加到第一电极ET1和对准电极ALE中的任何一个电极，并且可以将具有参考电势(例如，地电势)的参考电压提供到另一个电极。因此，可以在第一电极ET1和对准电极ALE之间形成电场，并且发光元件LD可以在至少一些开口OPN中对准。
在实施方式中，通过喷墨印刷方案、狭缝涂覆方案等将其中分散有多个发光元件LD的发光元件墨水施加到基础层BSL上，可以将发光元件LD供应到每个发射区域EMA中。然而，提供发光元件LD的方案不限于此，并且发光元件LD可以以各种其它方式提供到基础层BSL的预定区域上。
在实施方式中，发光元件LD中的每一个可以对准成竖直地或对角地竖立在任何一个开口OPN中。在实施方式中，发光元件LD的第一端EP1可以与第一电极ET1的通过相应开口OPN暴露的部分直接接触，并且电连接到第一电极ET1。然而，本公开不限于此。在实施方式中，至少一个发光元件LD的第一端EP1可以不与第一电极ET1完全接触。
参考图9f，在开口OPN中对准发光元件LD之后，可以形成用于覆盖对准电极ALE和发光元件LD的导电层CTL。在实施方式中，可以通过溅射方案等将透明导电材料施加到基础层BSL的其上设置有对准电极ALE和发光元件LD的一个表面上来形成导电层CTL。然而，形成导电层CTL的材料和/或方案不限于此。
参考图9g，在导电层CTL上形成包括有机绝缘材料的绝缘层，即，有机绝缘层INL。有机绝缘层INL可以被引入到开口OPN中并且填充到开口OPN的内部空间中。
参考图9h，可以蚀刻有机绝缘层INL，使得有机绝缘层INL仅在开口OPN中保持预定高度或更小的高度。例如，可以通过半灰化工艺将有机绝缘层INL蚀刻预定厚度来形成嵌入各个开口OPN中的绝缘图案INP。这里，有机绝缘层INL渗透到开口OPN中，使得当在厚度方向上蚀刻有机绝缘层INL时，可以保留有机绝缘层INL的已经深度渗透到开口OPN中的预定区域，并且可以仅选择性地去除有机绝缘层INL的其它区域。换句话说，有机绝缘层INL的已经深入渗透到开口OPN中的预定区域可以围绕发光元件LD的预定区域(例如，第一端EP1和/或第一端EP1的外围区域)，而不是被去除。
参考图9i，可以通过蚀刻导电层CTL使得导电层CTL在开口OPN中仅保留预定高度或更小的高度而在相应的开口OPN中形成第一接触电极CE1。在蚀刻导电层CTL的步骤中，可以与导电层CTL一起去除对准电极ALE。在实施方式中，可以同时或相继蚀刻和/或去除导电层CTL和对准电极ALE。在实施方式中，尽管可以通过湿法蚀刻工艺蚀刻和/或去除导电层CTL和对准电极ALE，但是本公开不限于此。在实施方式中，第一接触电极CE1可以嵌入开口OPN中，使得第一接触电极CE1与发光元件LD的第一端EP1和第一电极ET1接触。
将发光元件LD的第一端EP1电连接到第一电极ET1的第一接触电极CE1可以通过图9f至图9i的上述工艺形成。因此，发光元件LD的第一端EP1可以可靠地连接到第一电极ET1。在蚀刻导电层CTL和对准电极ALE的工艺中，发光元件LD的第一端EP1和/或其周边区域可以被绝缘图案INP围绕和保护。因此，可以防止发光元件LD在随后的工艺期间被损坏，并且可以可靠地保持发光元件LD和第一电极ET1之间的连接。
参考图9j和图9k，在去除对准电极ALE之后，在第一绝缘层INS1和发光元件LD上形成第二绝缘层INS2。在实施方式中，如图9j中所示，第二绝缘层INS2可以形成为具有足以完全覆盖第一绝缘层INS1和发光元件LD的厚度。此后，如图9k中所示，第二绝缘层INS2可以在厚度方向上被部分蚀刻，以暴露发光元件LD的第二端EP2。例如，可以通过半灰化工艺将第二绝缘层INS2蚀刻预定距离来暴露发光元件LD的第二端EP2。
在形成第二绝缘层INS2之后，形成至少穿过第二绝缘层INS2的第二接触孔CH2。例如，第二接触孔CH2可形成为穿过钝化层PSV、第一绝缘层INS1和第二绝缘层INS2并暴露桥接图案BRP。在图9a至图9m的实施方式中，示出了在形成第二绝缘层INS2之后，一次形成穿过钝化层PSV、第一绝缘层INS1和第二绝缘层INS2的第二接触孔CH2，但是本公开不限于此。例如，为了形成第二接触孔CH2，可以同时或相继开口钝化层PSV、第一绝缘层INS1和第二绝缘层INS2。
在实施方式中，第二绝缘层INS2可以是涂覆有有机绝缘材料的至少一个有机绝缘层。在第二绝缘层INS2由有机绝缘层形成的情况下，在形成第二绝缘层INS2的工艺期间，第二绝缘层INS2可以被顺利地引入到开口OPN中。因此，第二绝缘层INS2可以填充形成在开口OPN中的空间(例如，形成在开口OPN的上区域中的空间)并且稳定地围绕发光元件LD的侧壁。此外，由于形成第二绝缘层INS2，可以有效地防止第一电极ET1、第一接触电极CE1等与在后续工艺期间形成的第二电极ET2短路。
参考图9l，在发光元件LD上形成第二电极ET2，使得第二电极ET2与发光元件LD的第二端EP2电连接。例如，第二电极ET2可以形成在发光元件LD的第二端EP2上，使得第二电极ET2与发光元件LD的从第二绝缘层INS2向上暴露的第二端EP2直接接触。然而，本公开不限于此。例如，在实施方式中，可以在发光元件LD的第二端EP2上形成第二接触电极(未示出)，并且此后可以在第二接触电极上形成第二电极ET2，使得第二电极ET2与第二接触电极连接。
参考图9m，在基础层BSL的其上形成有第二电极ET2的一个表面上形成第三绝缘层INS3。在实施方式中，第三绝缘层INS3可以形成在显示区域DA的整个区域中。在实施方式中，第三绝缘层INS3可以是具有至少一个有机/无机绝缘层的薄膜封装层，但是本公开不限于此。
此后，根据需要，可以在基础层BSL的其上形成第三绝缘层INS3的一个表面上形成图8中所示的外涂层OC等。换句话说，在实施方式中，可以在形成第三绝缘层INS3之后选择性地进一步形成覆盖层CVL。
通过上述工艺，可以制造根据本公开的实施方式的像素PXL以及包括像素PXL的显示设备。例如，可以制造根据图7和图8的实施方式的像素PXL以及包括像素PXL的显示面板PNL。
图11是示出根据本公开的实施方式的像素PXL的平面图，并且例如示出了图7的实施方式的修改。图12是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出了与图11的线II-II'对应的截面的实施方式。在图11和图12的实施方式的描述中，相同的附图标记将用于表示与图7和图8的实施方式的组件类似或相同的组件，并且将省略其详细说明。
参考图11和图12，发光元件LD可以是杆型发光元件。例如，每个发光元件LD可以是杆型发光元件，如图2a和图2b中所示，其包括依次堆叠的第一导电类型半导体层11、有源层12、第二半导体层13和电极层14，并且还包括设置在其表面上的绝缘膜INF。此外，发光元件LD可以是具有各种结构、形状和/或类型的发光元件LD。在实施方式中，发光元件LD可以是基本上相同类型的发光元件，但是本公开不限于此。例如，在实施方式中，核-壳发光元件LD和杆型发光元件LD的组合可以形成每个像素PXL的光源单元LSU。
在实施方式中，发光元件LD的设置成面对第一电极ET1并电连接到第一电极ET1的第一端EP1可以是P型端(例如，各自其上形成有图2b的电极层14的相应端)。发光元件LD的设置成面对第二电极ET2并电连接到第二电极ET2的第二端EP2可以是N型端(例如，各自其上形成有图2b的第一导电类型半导体层11的相应端)。然而，这可以根据光源单元LSU的连接位置和/或发光元件LD的连接方向而改变。
图13a至图13i是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出制造包括图11和图12的像素PXL的显示设备的方法的实施方式。图13a至图13i分别对应于图9e至图9l。在根据图13a至图13i的实施方式的制造显示设备的方法的描述中，相同的附图标记用于表示与前述实施方式(例如，图9a至图9m的实施方式)的组件类似或相同的组件，并且将省略其详细说明。
在根据本实施方式的制造包括像素PXL的显示设备的方法中，提供发光元件LD之前的工艺可以与前述实施方式的工艺基本上相同。例如，通过图9a至图9d中所示的工艺，第一电极ET1可以形成在基础层BSL的其上形成电路元件层PCL的一个表面上，并且各自包括多个开口OPN的第一绝缘层INS1和对准电极ALE可以形成在第一电极ET1上。
参考图13a，在其上形成有第一电极ET1、第一绝缘层INS1、对准电极ALE等的基础层BSL上提供多个发光元件LD，并且发光元件LD在开口OPN中对准。在实施方式中，发光元件LD中的每个可以是杆型发光元件，其包括与第一电极ET1接触的第一端EP1和面对第一端EP1的第二端EP2。
参考图13b和图13c，可以连续地形成导电层CTL和有机绝缘层INL以覆盖对准电极ALE和发光元件LD。
参考图13d和图13e，可以通过选择性地蚀刻导电层CTL和有机绝缘层INL来形成第一接触电极CE1和绝缘图案INP。去除对准电极ALE。
参考图13f和图13g，在形成第二绝缘层INS2以完全覆盖第一绝缘层INS1和发光元件LD之后，在厚度方向上部分蚀刻第二绝缘层INS2，使得发光元件LD的第二端EP2暴露。
参考图13h和图13i，在发光元件LD上形成第二电极ET2，使得第二电极ET2与发光元件LD的第二端EP2电连接。在基础层BSL的其上形成有第二电极ET2的一个表面上形成第三绝缘层INS3。
此后，根据需要，可以在基础层BSL的其上形成第三绝缘层INS3的一个表面上形成图12中所示的外涂层OC等。换句话说，可以在形成第三绝缘层INS3之后选择性地进一步形成覆盖层CVL。
通过上述工艺，可以制造根据本公开的实施方式的像素PXL以及包括像素PXL的显示设备。例如，可以制造根据图11和图12的实施方式的像素PXL以及包括像素PXL的显示面板PNL。
除了发光元件LD的类型和/或形状之外，根据图13a至图13i的实施方式的制造显示设备的方法可以与根据图9a至图9m的实施方式的制造显示设备的方法基本上相同。因此，将省略与此相关的详细描述。
图14是示出根据本公开的实施方式的像素PXL的平面图，并且例如示出了图11的实施方式的修改。图15是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图14的线III-III'的截面的实施方式。尽管图14和图15示出了使用杆型发光元件LD形成光源单元LSU的像素PXL(如图11和图12的实施方式中所示那样)，但是根据本公开的发光元件LD的类型不限于此。例如，根据本实施方式的杆型发光元件LD中的至少一些可以用图7和图8的实施方式中所公开的核-壳发光元件LD代替。在图14和图15的实施方式的描述中，相同的附图标记将被用于表示与前述实施方式的组件类似或相同的组件，并且将省略其详细说明。
参考图14和图15，每个像素PXL还可以包括至少一个中间电极，该中间电极与第一电极ET1和第二电极ET2间隔开并且经由至少一个发光元件LD电连接在第一电极ET1和第二电极ET2之间。例如，像素PXL可以包括交替地设置在其上设置有第一电极ET1的层和其上设置有第二电极ET2的层上的多个中间电极。例如，像素PXL可以包括连续地连接在第一电极ET1和第二电极ET2之间的第一中间电极IET1至第四中间电极IET4。
第一中间电极IET1与第二电极ET2一起可以设置在第二绝缘层INS2上，并且设置成与第一电极ET1部分地重叠。第一中间电极IET1可以通过至少一个发光元件LD电连接到第一电极ET1。至少一个发光元件LD可以在正向方向上连接在第一电极ET1和第一中间电极IET1之间。例如，至少一个发光元件LD可以包括分别连接到第一电极ET1和第一中间电极IET1的第一端EP1和第二端EP2。第一端EP1和第二端EP2可以分别是P型端和N型端。换句话说，在对准在第一电极ET1和第一中间电极IET1之间的发光元件LD中，其P型端连接到第一电极ET1并且其N型端连接到第一中间电极IET1的每个发光元件LD可以形成相应串联级(例如，第一串联级)的有效光源。
第二中间电极IET2与第一电极ET1一起可以设置在钝化层PSV上，并且设置成与第一中间电极IET1部分地重叠。第二中间电极IET2可以通过至少一个发光元件LD电连接到第一中间电极IET1。至少一个发光元件LD可以在正向方向上连接在第一中间电极IET1和第二中间电极IET2之间。例如，至少一个发光元件LD可以包括分别连接到第一中间电极IET1和第二中间电极IET2的第二端EP2'和第一端EP1'。第二端EP2'和第一端EP1'可以分别是P型端和N型端。换句话说，在对准在第一中间电极IET1和第二中间电极IET2之间的发光元件LD中，其P型端连接到第一中间电极IET1并且其N型端连接到第二中间电极IET2的每个发光元件LD可以形成相应串联级(例如，第二串联级)的有效光源。
第三中间电极IET3与第二电极ET2一起可以设置在第二绝缘层INS2上，并且设置成与第二中间电极IET2部分地重叠。第三中间电极IET3可以通过至少一个发光元件LD电连接到第二中间电极IET2。至少一个发光元件LD可以在正向方向上连接在第二中间电极IET2和第三中间电极IET3之间。例如，至少一个发光元件LD可以包括分别连接到第二中间电极IET2和第三中间电极IET3的第一端EP1和第二端EP2。第一端EP1和第二端EP2可以分别是P型端和N型端。换句话说，在对准在第二中间电极IET2和第三中间电极IET3之间的发光元件LD中，其P型端连接到第二中间电极IET2并且其N型端连接到第三中间电极IET3的每个发光元件LD可以形成相应串联级(例如，第三串联级)的有效光源。
第四中间电极IET4与第一电极ET1一起可以设置在钝化层PSV上，并且设置成与第三中间电极IET3部分地重叠。第四中间电极IET4可以通过至少一个发光元件LD电连接到第三中间电极IET3。至少一个发光元件LD可以在正向方向上连接在第三中间电极IET3和第四中间电极IET4之间。例如，至少一个发光元件LD可以包括分别连接到第三中间电极IET3和第四中间电极IET4的第二端EP2'和第一端EP1'。第二端EP2'和第一端EP1'可以分别是P型端和N型端。换句话说，在对准在第三中间电极IET3和第四中间电极IET4之间的发光元件LD中，其P型端连接到第三中间电极IET3并且其N型端连接到第四中间电极IET4的每个发光元件LD可以形成相应串联级(例如，第四串联级)的有效光源。
第四中间电极IET4还可以设置成与第二电极ET2部分地重叠。第四中间电极IET4可以通过至少一个发光元件LD电连接到第二电极ET2。至少一个发光元件LD可以在正向方向上连接在第四中间电极IET4和第二电极ET2之间。例如，至少一个发光元件LD可以包括分别连接到第四中间电极IET4和第二电极ET2的第一端EP1和第二端EP2。第一端EP1和第二端EP2可以分别是P型端和N型端。换句话说，在对准在第四中间电极IET4和第二电极ET2之间的发光元件LD中，其P型端连接到第四中间电极IET4并且其N型端连接到第二电极ET2的每个发光元件LD可以形成相应串联级(例如，第五串联级)的有效光源。
在实施方式中，在对准发光元件LD的步骤中，第一中间电极IET1至第四中间电极IET4中的每一个可以电连接到第一电极ET1或第二电极ET2，并且被提供预定的对准信号。在完成发光元件LD的对准之后，第一中间电极IET1至第四中间电极IET4中的每一个可以以单独电极的形式分离。在实施方式中，在电极分离工艺之后沉积绝缘图案INP和/或第二绝缘层INS2的工艺期间，在第一电极ET1和设置在与第一电极ET1相同的层上的至少一个中间电极之间的区域可以填充有引入到其中的绝缘材料。例如，绝缘图案INP和/或第二绝缘层INS2可以插置在第一电极ET1、第二中间电极IET2和第四中间电极IET4之间。
根据前述实施方式，用于形成每个光源单元LSU的多个发光元件LD可以以串联/并联组合结构连接。
图16a至图16e是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出制造包括图14和图15的像素PXL的显示设备的方法的实施方式。在根据图16a至图16e的实施方式的制造显示设备的方法的描述中，相同的附图标记将被用于表示与前述实施方式的组件类似或相同的组件，并且将省略其详细说明。
参考图9a至图9d以及图14至图16a，在根据本实施方式的制造包括像素PXL的显示设备的方法中，提供发光元件LD之前的工艺可以与参考图9a至图9d描述的实施方式的工艺基本相同或相似。例如，可以在基础层BSL的其上形成电路元件层PCL的一个表面上形成包括第一电极ET1和至少一个中间电极的下电极图案ETP。例如，可以在基础层BSL的一个表面上形成整体地包括第一电极ET1、第二中间电极IET2和第四中间电极IET4的下电极图案ETP。此后，可以在下电极图案ETP上形成各自包括多个开口OPN的第一绝缘层INS1和对准电极ALE。
参考图16b，在对应于第一电极ET1、第二中间电极IET2和第四中间电极IET4之间的空间的区域中，可以通过包括光工艺的各种图案化工艺来图案化对准电极ALE、第一绝缘层INS1和下电极图案ETP。在实施方式中，可以同时或相继图案化对准电极ALE、第一绝缘层INS1和下电极图案ETP。由此，下电极图案ETP可以被分成第一电极ET1、第二中间电极IET2和第四中间电极IET4。
参考图16c和图16d，在形成导电层CTL之后，在第一电极ET1、第二中间电极IET2和第四中间电极IET4之间去除导电层CTL。因此，可以防止第一电极ET1、第二中间电极IET2和第四中间电极IET4彼此短路。
此后，如上述实施方式中所示，通过在导电层CTL上形成有机绝缘层INL并且选择性地蚀刻导电层CTL和有机绝缘层INL，形成第一接触电极CE1和绝缘图案INP。在沉积有机绝缘层INL以形成绝缘图案INP的工艺期间，可以在第一电极ET1、第二中间电极IET2和第四中间电极IET4之间引入有机绝缘材料，使得也可以在它们之间形成绝缘图案INP。在形成第二绝缘层INS2以完全覆盖第一绝缘层INS1和发光元件LD之后，在厚度方向上部分蚀刻第二绝缘层INS2，使得发光元件LD的第二端EP2和EP2'暴露。
参考图16e，在发光元件LD中的一些不同的发光元件LD上形成至少一个中间电极和第二电极ET2。例如，第一中间电极IET1、第三中间电极IET3和第二电极ET2可以分别形成在发光元件LD中的一些不同的发光元件LD上。
随后，根据需要，可以形成第三绝缘层INS3和/或外涂层OC，由此可以制造包括根据图14和图15的实施方式的像素PXL的显示面板PNL。
图17a至图17d是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出制造包括图14和图15的像素PXL的显示设备的方法的实施方式。在根据图17a至图17d的实施方式的制造显示设备的方法的描述中，相同的附图标记将被用于表示与前述实施方式的组件类似或相同的组件，并且将省略其详细说明。
参考图17a至图17d，在下电极图案ETP上形成第一接触电极CE和绝缘图案INP之后，连续地图案化第一绝缘层INS1和下电极图案ETP，由此下电极图案ETP可以被分成第一电极ET1、第二中间电极IET2和第四中间电极IET4。此后，形成第二绝缘层INS2，并且在第二绝缘层INS2上形成第一中间电极IET1、第三中间电极IET3和第二电极ET2。在形成第二绝缘层INS2的工艺期间，有机绝缘材料被引入到第一电极ET1、第二中间电极IET2和第四中间电极IET4之间的空间，使得第二绝缘层INS2的预定区域也可以设置在它们之间。
如图16a至图16e的实施方式和图17a至图17d的实施方式中所示，执行分离下电极图案ETP的工艺的步骤可以根据实施方式以各种方式改变。
虽然通过详细的实施方式描述了本公开的范围，但是应当注意，上述实施方式仅仅是说明性的，并且不应当被认为是限制性的。本领域的技术人员应当理解，在不脱离如由所附权利要求限定的本公开的范围的情况下，可以在本文中进行各种改变、替代和替换。
本公开的范围不受本说明书的详细描述的限制，并且应当由所附权利要求来限定。此外，从权利要求的含义和范围及其等同得到的本公开的所有改变或修改应当被解释为包括在本公开的范围内。

Claims (20)

1.显示设备，包括像素，所述像素设置在显示区域中，
其中，所述像素包括：
第一电极；
第一绝缘层，设置在所述第一电极上并且包括开口，所述开口形成为暴露所述第一电极的不同区域并限定相应的单元；
发光元件，各自设置在由所述开口中的一个开口限定的所述单元中，并且包括电连接到所述第一电极的第一端以及从所述第一绝缘层向上突出的第二端；以及
第二电极，设置在所述发光元件之上并且电连接到所述发光元件的所述第二端。
2.根据权利要求1所述的显示设备，其中，所述开口中的每一个具有比所述发光元件中的每一个的长度小的宽度。
3.根据权利要求2所述的显示设备，其中，所述发光元件中的每一个相对于所述第一电极和所述第二电极布置在竖直方向或对角线方向上。
4.根据权利要求1所述的显示设备，其中，所述发光元件的所述第一端与所述第一电极直接接触。
5.根据权利要求1所述的显示设备，其中，所述发光元件的所述第二端与所述第二电极直接接触。
6.根据权利要求1所述的显示设备，其中，在平面图中，所述开口中的每一个具有多边形形状、圆形形状、椭圆形形状或与它们的组合对应的形状，并且所述开口在所述像素的发射区域中设置成彼此相邻。
7.根据权利要求1所述的显示设备，还包括第一接触电极，所述第一接触电极嵌入在相应的所述开口中，并且与所述发光元件的所述第一端和所述第一电极接触。
8.根据权利要求7所述的显示设备，还包括绝缘图案，所述绝缘图案嵌入在相应的所述开口中以覆盖所述第一接触电极和所述发光元件的所述第一端的区域。
9.根据权利要求8所述的显示设备，其中，所述绝缘图案包括有机绝缘材料。
10.根据权利要求1所述的显示设备，还包括第二绝缘层，所述第二绝缘层插置在所述第一绝缘层和所述第二电极之间，并围绕所述发光元件的侧壁。
11.根据权利要求10所述的显示设备，其中，所述第二绝缘层包括有机绝缘材料，并且所述第二绝缘层的部分被引入到所述开口中。
12.根据权利要求1所述的显示设备，其中，所述像素还包括至少一个中间电极，所述至少一个中间电极与所述第一电极和所述第二电极间隔开，并且经由至少一个发光元件电连接在所述第一电极和所述第二电极之间。
13.根据权利要求12所述的显示设备，
其中，所述像素包括多个中间电极，以及
其中，所述多个中间电极交替地设置在其上设置有所述第一电极的层和其上设置有所述第二电极的层上。
14.根据权利要求1所述的显示设备，其中，所述发光元件包括杆型发光元件或核-壳发光元件。
15.制造显示设备的方法，包括：
在基础层上形成第一电极；
在所述第一电极上形成第一绝缘层；
在所述第一绝缘层上形成与所述第一电极重叠并且包括第一开口的对准电极；
使用所述对准电极作为掩模，在所述第一绝缘层中形成与所述第一开口重叠的第二开口；
将发光元件提供在所述基础层上，并且通过向所述第一电极和所述对准电极施加对准信号将所述发光元件对准在由所述第一开口和所述第二开口形成的单元中；
将所述发光元件的第一端电连接到所述第一电极；以及
在所述发光元件的第二端上形成第二电极，使得所述第二电极电连接至所述发光元件的所述第二端。
16.根据权利要求15所述的方法，其中，将所述发光元件的所述第一端电连接到所述第一电极包括：
在对准所述发光元件后，形成覆盖所述对准电极和所述发光元件的导电层；
在所述导电层上形成有机绝缘层；以及
蚀刻所述导电层和所述有机绝缘层，使得所述导电层和所述有机绝缘层仅在所述开口中保持预定高度或更小的高度。
17.根据权利要求16所述的方法，其中，在蚀刻所述导电层时，将所述对准电极与所述导电层一起去除。
18.根据权利要求17所述的方法，还包括：
在去除所述对准电极之后，形成覆盖所述第一绝缘层和所述发光元件的第二绝缘层；以及
在厚度方向上部分蚀刻所述第二绝缘层，使得所述发光元件的所述第二端暴露。
19.根据权利要求15所述的方法，还包括在对准所述发光元件之后并且在形成所述第二电极之前，将包括所述第一电极的下电极图案划分为所述第一电极和至少一个中间电极。
20.根据权利要求15所述的方法，其中，形成所述第二电极包括分别在所述发光元件中的不同发光元件上形成所述第二电极和至少一个中间电极。
CN202080031674.1A 2019-04-24 2020-01-16 显示设备及其制造方法 Pending CN113785400A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0047876 2019-04-24
KR1020190047876A KR20200124799A (ko) 2019-04-24 2019-04-24 표시 장치 및 그의 제조 방법
PCT/KR2020/000814 WO2020218713A1 (ko) 2019-04-24 2020-01-16 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN113785400A true CN113785400A (zh) 2021-12-10

Family

ID=72941620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080031674.1A Pending CN113785400A (zh) 2019-04-24 2020-01-16 显示设备及其制造方法

Country Status (5)

Country Link
US (1) US20220231080A1 (zh)
EP (1) EP3961710A4 (zh)
KR (1) KR20200124799A (zh)
CN (1) CN113785400A (zh)
WO (1) WO2020218713A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210044957A (ko) * 2019-10-15 2021-04-26 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치
KR20240017226A (ko) * 2022-07-28 2024-02-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7926176B2 (en) * 2005-10-19 2011-04-19 General Electric Company Methods for magnetically directed self assembly
CN106571371B (zh) * 2015-10-09 2019-08-09 群创光电股份有限公司 阵列基板及其应用装置与组装方法
KR102610028B1 (ko) * 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
KR102568252B1 (ko) * 2016-07-21 2023-08-22 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법
CN107833525B (zh) * 2016-09-15 2020-10-27 伊乐视有限公司 发光显示器的流体组装的系统和方法
US20180190672A1 (en) * 2017-01-03 2018-07-05 Innolux Corporation Display device
KR102448104B1 (ko) * 2018-02-08 2022-09-29 삼성디스플레이 주식회사 발광 장치 및 그의 제조 방법
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
CN108538877B (zh) * 2018-05-17 2020-09-01 深圳市华星光电技术有限公司 Micro LED显示面板的制作方法
TWI689090B (zh) * 2018-05-29 2020-03-21 友達光電股份有限公司 感光元件及其製造方法

Also Published As

Publication number Publication date
EP3961710A1 (en) 2022-03-02
US20220231080A1 (en) 2022-07-21
EP3961710A4 (en) 2023-01-11
WO2020218713A1 (ko) 2020-10-29
KR20200124799A (ko) 2020-11-04

Similar Documents

Publication Publication Date Title
EP3910676A1 (en) Display device and manufacturing method therefor
CN113302742A (zh) 显示装置
EP3913678A1 (en) Light-emitting device and display device comprising same
CN112740406A (zh) 显示设备及制造其的方法
CN113196487A (zh) 显示装置及其制造方法
EP3937248A1 (en) Pixel, display device including same, and manufacturing method therefor
CN113272959A (zh) 显示装置及显示装置的制造方法
EP3989287A1 (en) Display device, and method for manufacturing same
CN113439333A (zh) 像素及包括像素的显示装置
EP4027391A1 (en) Display device, and method for producing same
CN113366641A (zh) 发光器件、包括其的显示设备以及制造显示设备的方法
CN113316849A (zh) 发光设备及包括其的显示设备
CN113169212A (zh) 显示装置及其制造方法
EP3961710A1 (en) Display device and manufacturing method thereof
CN113130539A (zh) 显示装置
KR20210028795A (ko) 표시 장치
EP4163972A1 (en) Display device
CN113707689A (zh) 像素和具有该像素的显示装置
EP4246575A2 (en) Display device
KR102670809B1 (ko) 표시 장치 및 그의 제조 방법
CN115606012A (zh) 显示装置
CN116581140A (zh) 显示装置
CN116264264A (zh) 显示装置
CN116615802A (zh) 像素和包括该像素的显示装置
CN116210083A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination