CN113130539A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113130539A
CN113130539A CN202011215370.9A CN202011215370A CN113130539A CN 113130539 A CN113130539 A CN 113130539A CN 202011215370 A CN202011215370 A CN 202011215370A CN 113130539 A CN113130539 A CN 113130539A
Authority
CN
China
Prior art keywords
electrode
layer
light emitting
emitting element
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011215370.9A
Other languages
English (en)
Inventor
朴埈弘
金泰均
田俊
郑义锡
郑贤映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113130539A publication Critical patent/CN113130539A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示装置。显示装置可以包括：像素电路层，包括多个晶体管；第一分隔壁和第二分隔壁，位于像素电路层上并且均在厚度方向上突出；第一电极和第二电极，形成在同一层上并且分别位于第一分隔壁和第二分隔壁上；发光元件，位于第一电极与第二电极之间；以及第一有机图案，直接位于发光元件上。

Description

显示装置
本申请要求于2019年12月30提交的第10-2019-0178428号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开的各种实施例涉及一种显示装置及其制造方法。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。因此，正在使用诸如有机发光显示器(OLED)和液晶显示器(LCD)的各种类型的显示装置。
显示装置的用于显示图像的装置包括诸如有机发光显示面板或液晶显示面板的显示面板。发光显示面板可以包括发光元件。发光二极管(LED)的示例可以包括使用有机材料作为荧光材料的有机发光二极管以及使用无机材料作为荧光材料的无机发光二极管。
使用无机半导体作为荧光材料的无机发光二极管即使在高温环境下也是耐久的，并且与有机发光二极管相比蓝光效率更高。此外，已经开发了使用介电电泳(DEP)方法的转移方法来克服用于无机发光二极管元件的现有制造工艺的限制。因此，正在进行对相比于有机发光二极管具有优异耐久性和效率的无机发光二极管的研究。
发明内容
本公开的各种实施例涉及一种减少在制造包括纳米级至微米级发光元件的显示装置时所使用的掩模的数量的方法。
此外，本公开的各种实施例涉及一种具有大致平坦的上表面的显示装置。
本公开不限于上述实施例的目的，并且本领域技术人员通过以下描述将清楚地理解未提及的其他目的。
本公开的实施例可以提供一种显示装置，该显示装置包括：像素电路层，包括多个晶体管；第一分隔壁和第二分隔壁，位于像素电路层上，并且均在厚度方向上突出；第一电极和第二电极，形成在同一层上(例如，同一水平上)并且分别位于第一分隔壁和第二分隔壁上；发光元件，位于第一电极与第二电极之间；以及第一有机图案，直接在发光元件上。
在实施例中，显示装置还可以包括：第二有机图案，直接位于第一电极上；以及第三有机图案，直接位于第二电极上。
第一有机图案、第二有机图案和第三有机图案可以位于同一层上(例如，位于同一水平上)。
显示装置还可以包括：第一接触电极，与发光元件的第一端部和第一电极接触；以及第二接触电极，与发光元件的第二端部和第二电极接触。
显示装置还可以包括：第二有机图案，直接位于第一电极上；以及第三有机图案，直接位于第二电极上，其中，第一接触电极可以位于第一有机图案与第二有机图案之间，并且其中，第二接触电极可以位于第一有机图案与第三有机图案之间。
第一接触电极可以沿着由第一有机图案和第二有机图案限定的凹槽的边缘定位，并且第二接触电极可以沿着由第一有机图案和第三有机图案限定的凹槽的边缘定位。
显示装置还可以包括：第四有机图案，直接位于第一接触电极上；以及第五有机图案，直接位于第二接触电极上。
第四有机图案和第五有机图案可以位于同一层上(例如，位于同一水平上)。
第一有机图案、第二有机图案、第三有机图案、第四有机图案和第五有机图案的相应上部可以具有相同(例如，基本上相同)的高度。
显示装置还可以包括在第一电极和第二电极中的每个的一部分上的绝缘层，其中，绝缘层可以暴露第一电极和第二电极中的每个的另一部分。
绝缘层可以位于第一电极与第二电极之间，并且发光元件可以位于绝缘层的在第一电极与第二电极之间的区域上。
显示装置还可以包括在绝缘层上的堤部，并且堤部具有比第一分隔壁和第二分隔壁的高度高的高度。
显示装置还可以包括在堤部与第一有机图案之间的第二有机图案和第三有机图案，并且第一有机图案、第二有机图案和第三有机图案可以位于同一层上(例如，位于同一水平上)。
本公开的实施例可以提供一种制造显示装置的方法，所述显示装置包括：像素电路层，包括多个晶体管；第一分隔壁和第二分隔壁，位于像素电路层上并且均在厚度方向上突出；以及第一电极和第二电极，分别位于第一分隔壁和第二分隔壁上，所述方法包括：使发光元件在第一电极与第二电极之间对准；直接在发光元件上形成包括第一有机图案的第一有机层；以及形成接触电极，接触电极包括与发光元件的第一端部和第一电极接触的第一接触电极以及与发光元件的第二端部和第二电极接触的第二接触电极。
形成第一有机层的步骤可以包括：形成覆盖第一电极、第二电极和发光元件的第一有机材料层；以及通过将第一光致抗蚀剂材料施用到第一有机材料层上并且将UV或激光照射到第一光致抗蚀剂材料的一部分上来形成第一光致抗蚀剂材料并使第一有机材料层的一部分暴露。
在形成第一光致抗蚀剂材料并曝光之后，可以将第一有机材料层分成第一有机图案、第二有机图案和第三有机图案。
第一有机图案可以直接位于第一电极上，第二有机图案可以直接位于第二电极上，并且第三有机图案可以直接位于发光元件上。
接触电极的形成可以包括：在第一有机图案、第二有机图案和第三有机图案中的每个上形成接触电极材料层；以及将第二有机材料层涂覆到接触电极材料层的一部分上并蚀刻。
在形成接触电极之后，接触电极材料层可以被分成第一接触电极和第二接触电极。
蚀刻可以是湿蚀刻。
其他实施例的附加细节包括在具体实施方式和附图中。
附图说明
附图与说明书一起示出了本公开的主题的实施例，并且与描述一起用于解释本公开的主题的实施例的原理。
图1和图2是示出根据本公开的实施例的发光元件的透视图和剖视图。
图3和图4是示出根据本公开的实施例的发光元件的透视图和剖视图。
图5和图6是示出根据本公开的实施例的发光元件的透视图和剖视图。
图7是示出根据本公开的实施例的显示面板的概念图。
图8是示出图7的显示面板中包括的子像素的示例的电路图。
图9至图12是示出可应用于图8的子像素中包括的单元像素的示例的电路图。
图13是示出图7的显示面板中包括的一个子像素中的一些组件的布置的平面布局图。
图14是显示面板的沿着图13的线I-I'截取的剖视图。
图15是示出根据本公开的实施例的显示装置的制造方法的流程图。
图16至图26是示出在图15的流程图中描述的各个工艺的剖视图。
图27是示出根据本公开的实施例的显示面板的剖视图。
图28和图29是示出图27的显示装置的制造方法的一些工艺的剖视图。
图30至图33是示出根据本公开的实施例的可应用于显示面板的子像素中包括的单元像素的另一示例的电路图。
图34是示出根据本公开的另一实施例的显示面板中包括的一个子像素中的一些组件的布置的平面布局图。
图35是显示面板的沿着图27的线II-II'截取的剖视图。
具体实施方式
参考本文下面更详细描述的实施例以及附图，本公开的特征和用于实现其的方法将是明显的。然而，本公开的主题可以以许多不同的形式实施，并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的并将向本领域技术人员充分传达本公开的构思，并且本公开的范围将仅通过所附权利要求及其等同物限定。
将理解的是，当元件或层被称为“在”另一元件或层“上”时，该元件或层可以直接在所述另一元件或层上，直接连接到或直接结合到所述另一元件或层，或者可以存在一个或更多个中间元件或层。同样的附图标记始终指同样的元件。
将理解的是，虽然术语“第一”、“第二”等可以在此用于描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在不脱离本公开的精神和范围的情况下，下面讨论的第一元件可以被称为第二元件。在本公开中，除非上下文另外清楚地指示，否则单数形式也旨在包括复数形式。
在此，形成在同一层上的元件可以是包含相同(例如，基本上相同)材料并且基本上同时形成的元件。此外，形成在不同层上的元件可以在不同时间形成，并且元件可以包含相同或不同的材料。
在下文中，将参照附图来更详细地描述本公开的实施例。在附图中，相同或相似的附图标记用于表示相同或相似的元件。
图1和图2是示出根据本公开的实施例的发光元件的透视图和剖视图。虽然在图1和图2中示出了圆柱形形状的棒型发光元件LD，但是根据本公开的发光元件LD的类型和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一导电电极层11、第二导电电极层13以及置于第一导电电极层11与第二导电电极层13之间的活性层12。例如，发光元件LD可以是通过在一个方向上连续堆叠第一导电电极层11、活性层12和第二导电电极层13而形成的堆叠体。
在实施例中，发光元件LD可以呈在一个方向上延伸的棒的形式。发光元件LD可以在一个方向上具有第一端部和第二端部。
在实施例中，第一导电电极层11和第二导电电极层13中的一者可以在发光元件LD的第一端部上，第一导电电极层11和第二导电电极层13中的另一者可以位于发光元件LD的第二端部上。
在实施例中，发光元件LD可以是以棒的形式制造的棒型发光二极管。这里，术语“棒状形状”包括在纵向方向上比在宽度方向上长(例如，以具有大于1的纵横比)的棒状形状和条状形状(诸如圆柱形形状和棱柱形形状)，并且其横截面形状不限于特定形状。例如，发光元件LD的长度L可以大于其直径D(或其横截面的宽度)。
在实施例中，发光元件LD可以具有对应于纳米级或微米级的小尺寸，例如，对应于纳米级或微米级范围的直径D和/或长度L。例如，发光元件LD可以具有1纳米(nm)至5微米(μm)的长度L和/或直径D，诸如以1nm至100nm、100nm至5μm或100nm至800nm为例。然而，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据各种合适的装置(例如，采用使用发光元件LD的发光器件作为光源的显示装置)的设计条件而以各种合适的方式改变。
第一导电电极层11可以包括至少一种n型半导体材料。例如，第一导电电极层11可以包括n型半导体材料，该n型半导体材料包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种半导体材料，并且掺杂有诸如Si、Ge和/或Sn的第一导电掺杂剂。然而，形成第一导电电极层11的材料不限于此，并且第一导电电极层11可以由各种其他合适的材料形成。
活性层12可以位于第一导电电极层11上并且具有单量子阱结构或多量子阱结构。在实施例中，掺杂有导电掺杂剂的包覆层可以位于活性层12上和/或下。例如，包覆层可以包括AlGaN层和/或InAlGaN层。在实施例中，可以使用诸如AlGaN和/或AlInGaN的材料来形成活性层12，并且可以使用各种其他合适的材料来形成活性层12。
如果阈值电压或更大的电压被施加到发光元件LD的相对的端部，则发光元件LD可以通过活性层12中的电子-空穴对的结合(例如，复合)来发光。因为可以基于前述原理来控制发光元件LD的光发射，所以发光元件LD可以用作各种合适的发光器件以及显示装置的像素的光源。
第二导电电极层13可以位于活性层12上，并且包括与第一导电电极层11的半导体材料的类型不同的类型的半导体材料。例如，第二导电电极层13可以包括至少一种p型半导体材料。例如，第二导电电极层13可以包括p型半导体材料，该p型半导体材料包括选自InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。然而，形成第二导电电极层13的材料不限于此，并且第二导电电极层13可以由各种其他合适的材料形成。
在实施例中，发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可以位于发光元件LD的表面上以围绕至少活性层12的外围(例如，外圆周表面)。另外，绝缘膜INF可以进一步围绕第一导电电极层11和第二导电电极层13中的每个的区域。绝缘膜INF可以允许发光元件LD的具有不同极性的相对的端部暴露于外部。例如，绝缘膜INF可以暴露第一导电电极层11和第二导电电极层13中的每个的相对于纵向方向位于发光元件LD的相应的相对端部上的一个端部，例如，可以暴露圆柱体的两个表面(例如，顶表面和底表面)而不是覆盖它们。
在实施例中，绝缘膜INF可以包括选自二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)和二氧化钛(TiO2)中的至少一种绝缘材料，但是它不限于此。换言之，形成绝缘膜INF的材料不限于特定材料，并且绝缘膜INF可以由本领域中通常可用的各种合适的绝缘材料形成。
在实施例中，除第一导电电极层11、活性层12、第二导电电极层13和/或绝缘膜INF之外，发光元件LD还可以包括附加的其他组件。例如，发光元件LD还可以包括在第一导电电极层11、活性层12和/或第二导电电极层13的一个端部上的至少一个荧光层、至少一个活性层、至少一种半导体材料层和/或至少一个电极层。
图3和图4是示出根据本公开的实施例的发光元件的透视图和剖视图。图5和图6是示出根据本公开的实施例的发光元件的透视图和剖视图。
参照图3和图4，发光元件LD还可以包括在第二导电电极层13的一个端部上的至少一个电极层14。
参照图5和图6，发光元件LD还可以包括在第一导电电极层11的一个端部上的至少一个电极层15。
电极层14和15中的每个可以是欧姆接触电极，但它不限于此。此外，电极层14和15中的每个可以包括金属和/或导电金属氧化物。例如，电极层14和15中的每个可以由诸如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其氧化物和/或合金、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和/或氧化铟锡锌(ITZO)的透明电极材料单独形成或组合形成。电极层14和15可以是基本上透明或半透明的。由此，从发光元件LD产生的光可以在穿过电极层14和15之后发射到发光元件LD的外部。
在实施例中，绝缘膜INF可以至少部分地围绕电极层14和15的外表面，或者可以不围绕它们。换言之，绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可以形成为暴露发光元件LD的具有不同极性的相对端部，例如，可以暴露电极层14和15中的每个的至少一个区域。然而，不限于此，可以不设置绝缘膜INF。
如果绝缘膜INF设置在发光元件LD的表面上(例如，设置在活性层12的表面上)，则可以防止活性层12与至少一个电极(例如，结合到发光元件LD的相对端部的接触电极中的至少一个接触电极等)之间的短路，或者可以降低其可能性或程度。结果，可以确保发光元件LD的电稳定性。
此外，绝缘膜INF可以形成在发光元件LD的表面上，因此最小化或减少发光元件LD的表面缺陷并且提高发光元件LD的寿命和效率。此外，绝缘膜INF形成在发光元件LD上，因此即使多个发光元件LD彼此紧密靠近地布置，也防止发光元件LD之间发生不期望的短路或者降低发光元件LD之间发生不期望的短路的可能性或程度。
在实施例中，发光元件LD可以通过表面处理工艺(例如，涂覆)来制造。例如，当多个发光元件LD与待供应到每个发光区域(例如，每个像素的发光区域)的流体溶液(或溶剂)混合时，发光元件LD可以均匀地分散在溶液中而不在溶液中不均匀地聚集。这里，发光区域是其中由发光元件LD发射光的区域。发光区域可以与其中不发射光的非发光区域区分开。
在一些实施例中，绝缘膜INF本身可以由使用疏水材料的疏水膜形成，或者疏水材料的疏水膜可以进一步形成在绝缘膜INF上。在实施例中，疏水材料可以是含有氟以呈现疏水性的材料。在实施例中，疏水材料可以以自组装单层(SAM)的形式施用到发光元件LD。在这种情况下，疏水材料可以包括十八烷基三氯硅烷、氟烷基三氯硅烷、全氟烷基三乙氧基硅烷等。此外，疏水材料可以是可商购的含氟材料(诸如Teflon TM和/或Cytop TM)以及/或者对应的材料。
包括上述发光元件LD的发光器件可以用在包括利用光源的显示装置的各种合适的装置中。例如，至少一个超小型发光元件LD(例如，均具有从纳米级到微米级的尺寸范围的多个超小型发光元件LD)可以位于显示面板的每个像素区域中，以使用超小型发光元件LD形成对应像素的光源(或光源单元)。此外，根据本公开的发光元件LD的应用领域不限于显示装置。例如，发光元件LD也可以用于诸如照明装置的利用光源的各种合适的装置中。
图7是示出根据本公开的实施例的显示面板的概念图。根据实施例，图7示出了可以使用图1至图6的发光元件LD作为光源的显示面板。
显示面板可以用作诸如电视或监视器的大型显示装置以及诸如移动电话、平板电脑、车辆导航装置、游戏控制台和/或智能手表的中小型显示装置的显示面板。
在实施例中，显示面板可以具有在第二方向DR2上比在第一方向DR1上长的矩形的形状。显示面板的厚度方向由第三方向DR3指示。然而，因为由第一方向至第三方向DR1、DR2和DR3指示的方向是相对概念，所以每个方向可以被转换成另一方向。在下文中，第一方向至第三方向DR1、DR2和DR3是分别指示由三个方向DR1、DR2和DR3指示的方向的附图标记。显示面板可以具有各种合适的形状，而不限于附图中所示的形状。
显示面板可以包括基体层(或基板)SUB1以及在基体层SUB1上的像素PXL。更详细地，显示面板和基体层SUB1可以包括显示图像的显示区域DA以及除了显示区域DA之外的以设定或预定区域形成的非显示区域NDA。
显示区域DA和非显示区域NDA可以限定在基板SUB1中。在实施例中，显示区域DA可以位于显示面板的中心部分中，非显示区域NDA可以位于显示面板的周界部分中以围绕显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，并且其位置可以改变。
基体层SUB1可以形成显示面板的基体构件。例如，基体层SUB1可以形成下面板(例如，显示面板的下板)的基体构件。
在实施例中，基体层SUB1可为刚性或柔性基板，且其材料或性质不受特别限制。例如，基体层SUB1可以是由玻璃或强化玻璃制成的刚性基板，或者是由塑料或金属制成的薄膜形成的柔性基板。此外，基体层SUB1可以是透明基板，但它不限于此。例如，基体层SUB1可以是半透明基板、不透明基板或反射基板。
基体层SUB1上的区域被定义为像素PXL定位在其中的显示区域DA，并且基体层SUB1上的其它区域被定义为非显示区域NDA。例如，基体层SUB1可以包括显示区域DA和定位在显示区域DA周围的非显示区域NDA，显示区域DA包括其中形成有像素PXL的多个发光区域。结合到显示区域DA的像素PXL的各种合适的线和/或内部电路可以位于非显示区域NDA中。
像素PXL中的每个可以包括由数据信号和对应的扫描信号驱动的至少一个发光元件LD(例如，根据图1至图6中示出的实施例中的任一个的至少一个棒型发光二极管)。例如，像素PXL可以包括彼此并联结合的多个棒型发光二极管，每个棒型发光二极管具有从纳米级到微米级的小尺寸。多个棒型发光二极管可以形成像素PXL的光源。
此外，像素PXL可以包括多个子像素。例如，像素PXL可包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。在实施例中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以分别发射不同颜色的光。例如，第一子像素SPX1可以是红色子像素以发射红光，第二子像素SPX2可以是绿色子像素以发射绿光，第三子像素SPX3可以是蓝色子像素以发射蓝光。然而，形成像素PXL的子像素的颜色、类型和/或数量不受特别限制。例如，从子像素SPX1、SPX2和SPX3中的每个发射的光的颜色可以以各种合适的方式改变。虽然在图7中示出了其中子像素SPX1、SPX2和SPX3以条形状布置在显示区域DA中的实施例，但是本公开不限于此。例如，像素PXL可以以本领域中通常使用的各种合适的像素阵列形式来布置。
在实施例中，子像素SPX1、SPX2和SPX3中的每个可以包括多个单元像素SSPX1、SSPX2和SSPX3(见图8)。
在一些实施例中，多个垫(pad，或焊盘)可以位于非显示区域NDA中。显示面板中的线可以通过垫电结合到定位在显示面板外部的驱动器IC。
图8是示出包括在图7的显示面板中的子像素的示例的电路图。图8示出包括在图7的显示面板中的第一子像素至第三子像素SPX1、SPX2和SPX3。
因为除了第一子像素至第三子像素SPX1、SPX2和SPX3分别结合到对应的数据线Dj、Dj+1和Dj+2之外，第一子像素至第三子像素SPX1、SPX2和SPX3基本上彼此等同，所以将基于第一子像素SPX1来描述第一子像素至第三子像素SPX1、SPX2和SPX3。
第一子像素至第三子像素SPX1、SPX2和SPX3可以分别位于由扫描线Si-1和Si(i是自然数)以及数据线Dj、Dj+1和Dj+2(j是自然数)划分的区域中。例如，第一子像素SPX1可以位于由第i-1扫描线Si-1和第i扫描线Si以及第j数据线Dj和第j+1数据线Dj+1限定的区域中。然而，第一子像素至第三子像素SPX1、SPX2和SPX3的布置不限于此。
第一子像素SPX1可以结合到扫描线Si和数据线Dj，并且还结合到第一电源线和第二电源线。这里，第一电源VDD可以被施加到第一电源线，并且第二电源VSS可以被施加到第二电源线。第一电源线和第二电源线中的每条可以是结合到多个子像素的公共线。第一电源VDD和第二电源VSS可以具有不同的电位以使得第一子像素SPX1发光。第一电源VDD可以具有比第二电源VSS的电压电平高的电压电平。
在实施例中，第一子像素SPX1可包括至少一个单元像素SSPX1至SSPXk(k是自然数)。
单元像素SSPX1至SSPXk中的每个可以结合到扫描线Si和数据线Dj，并且还结合到第一电源线和第二电源线。单元像素SSPX1至SSPXk中的每个可以响应于通过扫描线Si传输的扫描信号而发射具有与通过数据线Dj传输的数据信号对应的亮度的光。单元像素SSPX1至SSPXk可以包括基本上相同的像素结构或像素电路。
换言之，第一子像素SPX1可以包括响应于一个扫描信号和一个数据信号独立地发光的单元像素SSPX1至SSPXk。
在实施例中，单元像素SSPX1至SSPXk(或子像素SPX1至SPX3)中的每个可以是有源像素。然而，能够应用于本公开的显示面板的单元像素的类型、结构和/或驱动方案不受特别限制。例如，单元像素可以被配置为显示面板的具有本领域中通常使用的各种合适的无源结构或有源结构的像素。
图9至图12是示出可应用于图8的子像素中包括的单元像素的示例的电路图。
将参照一个单元像素描述每个附图。因为图8中所示的第一单元像素SSPX1至第k单元像素SSPXk的描述可以应用于图9至图12，所以这里将不对其重复描述。例如，图8中所示的第一单元像素SSPX1至第k单元像素SSPXk具有基本上相同或相似的结构。图9至图12中所示的第一单元像素SSPX1是说明性的，并且可以等同地或类似地应用于图8的第一单元像素SSPX1至第k单元像素SSPXk中的任何一个。
首先，参照图9，单元像素SSPX1可以包括发射具有与数据信号对应的亮度的光的光源单元LSU。单元像素SSPX1可以选择性地进一步包括像素电路PXC以驱动光源单元LSU。
在实施例中，光源单元LSU可以包括在第一电源VDD与第二电源VSS之间彼此电结合的多个发光元件LD。在实施例中，发光元件LD可以彼此并联结合，但不限于此。例如，多个发光元件LD可以并联结合在第一电源VDD与第二电源VSS之间。
第一电源VDD和第二电源VSS可以具有不同的电位以使得发光元件LD发光。例如，可以将第一电源VDD设为高电位电源，并且可以将第二电源VSS设为低电位电源。这里，第一电源VDD与第二电源VSS之间的电位差可以至少在单元像素SSPX1(或第一子像素SPX1)的发光时段期间被设置为发光元件LD的阈值电压或更大。
虽然在图9中示出了其中发光元件LD在第一电源VDD与第二电源VSS之间在相同(例如，基本上相同)方向上(例如，在正向方向上)并联结合的实施例，但是本公开不限于此。例如，发光元件LD中的一些可以在第一电源VDD与第二电源VSS之间在正向方向上彼此结合，因此形成相应的有效光源，其他发光元件LD可以在反向方向上彼此结合。作为另一示例，单元像素SSPX1可以仅包括单个发光元件LD(例如，在第一电源VDD与第二电源VSS之间在正向方向上结合的单个有效光源)。
根据实施例，发光元件LD中的每个的第一端部可以通过第一电极共同结合到相关的像素电路PXC，并且可以通过像素电路PXC和第一电源线结合到第一电源VDD。发光元件LD中的每个的第二端部可以通过第二电极和第二电源线共同结合到第二电源VSS。
光源单元LSU可以发射具有与通过对应的像素电路PXC向其供应的驱动电流对应的亮度的光。由此，可以在显示区域DA(参见图7)中显示设定的或预定的图像。
像素电路PXC可以结合到对应子像素(例如，第一子像素SPX1)的扫描线Si和数据线Dj。例如，如果第一子像素SPX1位于显示区域DA的第i行第j列上，则单元像素SSPX1至SSPXk的像素电路PXC可以结合到显示区域DA的第i扫描线Si和第j数据线Dj。
像素电路PXC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。
第一晶体管(或驱动晶体管)T1可以结合在第一电源VDD与光源单元LSU之间。第一晶体管T1的栅电极可以结合到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制将被供应到光源单元LSU的驱动电流。
第二晶体管(或开关晶体管)T2可以结合在数据线Dj与第一节点N1之间。第二晶体管T2的栅电极可以结合到扫描线Si。
响应于从扫描线Si供应的栅极导通电压(例如，低电压)的扫描信号，第二晶体管T2可以导通以将第一节点N1电结合到数据线Dj。
在帧时段期间，对应帧的数据信号被供应到数据线Dj。数据信号可以经由第二晶体管T2传输到第一节点N1。由此，对应于数据信号的电压可以被充电到存储电容器Cst。
存储电容器Cst的第一电极可以结合到第一电源VDD，并且其第二电极可以结合到第一节点N1。存储电容器Cst可以在每个帧时段期间充入与供应到第一节点N1的数据信号对应的电压，并且保持充入的电压直到供应后续帧的数据信号。
虽然在图9中像素电路PXC中所包括的晶体管(例如，第一晶体管T1和第二晶体管T2)已经被示出为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1和第二晶体管T2中的任何一个可以改变为N型晶体管。
例如，如图10中所示，第一晶体管T1和第二晶体管T2两者都可以由N型晶体管形成。在这种情况下，用于在单元像素SSPX1_1中在每个帧时段中写入供应到数据线Dj的数据信号的扫描信号的栅极导通电压可以是高电平电压。类似地，用于使第一晶体管T1导通的数据信号的电压可以是与图9的实施例的波形电压相反的波形电压。举例来说，在图10的实施例中，随着将表达的灰度值增加，可以供应具有较高电压电平的数据信号。
除了一些电路元件的连接位置和控制信号(例如，扫描信号和数据信号)的电压电平根据晶体管类型的改变而改变之外，图10中所示的单元像素SSPX1_1在构造和操作上与图9的单元像素SSPX1基本类似。因此，这里将不重复图10的单元像素SSPX1_1的重复描述。
像素电路PXC的结构不限于图9和图10中所示的实施例。换言之，像素电路PXC可以由本领域中通常使用的任何合适的像素电路形成，所述像素电路可以具有各种合适的结构并且/或者通过各种合适的驱动方案来操作。例如，像素电路PXC可以以与图11中所示的实施例的方式相同(例如，基本上相同)的方式构造。
参照图11，单元像素SSPX1_2中的像素电路PXC不仅可以结合到对应的扫描线Si而且可以结合到至少一条另一扫描线(或控制线)。例如，显示区域DA的第i行上的子像素SPX(或包括在其中的单元像素SSPX)的像素电路PXC可以进一步结合到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施例中，像素电路PXC不仅可以结合到第一电源VDD和第二电源VSS，而且可以结合到其他电源。例如，像素电路PXC还可以结合到初始化电源Vint。
根据实施例，像素电路PXC可以包括七个晶体管T1至T7。像素电路PXC可以包括第一晶体管T1至第七晶体管T7和存储电容器Cst。
第一晶体管T1可以结合在第一电源VDD与光源单元LSU之间。第一晶体管T1的第一电极(例如，源电极)可以通过第五晶体管T5结合到第一电源VDD，第一晶体管T1的第二电极(例如，漏电极)可以经由第六晶体管T6结合到光源单元LSU的第一电极(例如，对应的子像素SPX的第一电极)。第一晶体管T1的栅电极可以结合到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制将被供应到光源单元LSU的驱动电流。
第二晶体管T2可以结合在数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极可以结合到对应的扫描线Si。当从扫描线Si供应栅极导通电压的扫描信号时，第二晶体管T2可以导通以将数据线Dj电结合到第一晶体管T1的第一电极。因此，如果第二晶体管T2导通，则从数据线Dj供应的数据信号可以被传输到第一晶体管T1。
第三晶体管T3可以结合在第一晶体管T1的第二电极(例如，漏电极)与第一节点N1之间。第三晶体管T3的栅电极可以结合到对应的扫描线Si。当从扫描线Si供应栅极导通电压的扫描信号时，第三晶体管T3可以导通以使第一晶体管T1以二极管形式结合。
第四晶体管T4可以结合在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极可以结合到前一扫描线，例如，第i-1扫描线Si-1。当栅极导通电压的扫描信号被供应到第i-1扫描线Si-1时，第四晶体管T4可以导通，使得初始化电源Vint的电压可以被传输到第一节点N1。这里，初始化电源Vint的电压可以是数据信号的最小或较低电压或者更小。
第五晶体管T5可以结合在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极可以结合到对应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5可以在栅极截止电压(例如，高电压)的发射控制信号被供应到发射控制线Ei时截止，并且可以在其他情况下导通。
第六晶体管T6可以结合在第一晶体管T1与光源单元LSU的第一电极之间。第六晶体管T6的栅电极可以结合到对应的发射控制线，例如，第i发射控制线Ei。第六晶体管T6可以在栅极截止电压的发射控制信号被供应到发射控制线Ei时截止，并且可以在其他情况下导通。
第七晶体管T7可以结合在光源单元LSU的第一电极与初始化电源Vint(或传输初始化电力的第三电源线)之间。第七晶体管T7的栅电极可以结合到后一级的扫描线中的任何一条，例如，结合到第i+1扫描线Si+1。当栅极导通电压的扫描信号被供应到第i+1扫描线Si+1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以被供应到光源单元LSU的第一电极。在这种情况下，在初始化电源Vint的电压被传输到光源单元LSU的初始化时段期间，光源单元LSU的第一电极的电压可以被初始化。
用于控制第七晶体管T7的操作的控制信号可以进行各种改变。例如，第七晶体管T7的栅电极可以结合到对应水平线的扫描线，即，第i扫描线Si。在这种情况下，当栅极导通电压的扫描信号被供应到第i扫描线Si时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以被供应到光源单元LSU的第一电极。
存储电容器Cst可以结合在第一电源VDD与第一节点N1之间。存储电容器Cst可以存储与在每个帧时段期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压对应的电压。第二节点N2也可以结合到第一电源VDD。
虽然在图11中，单元像素SSPX1_2中的像素电路PXC中包括的晶体管(例如，第一晶体管T1至第七晶体管T7)已经被示出为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
根据实施例，像素电路PXC可以进一步结合到除了数据线Dj以外的另一条线。
参照图12，单元像素SSPX1_3中的像素电路PXC可以结合到感测线SENj。像素电路PXC可以包括第一晶体管T1至第三晶体管T3和存储电容器Cst。因为第一晶体管T1和第二晶体管T2以及存储电容器Cst基本上等同于或类似于参照图10描述的第一晶体管T1和第二晶体管T2以及存储电容器Cst，所以这里将不重复其重复描述。
第三晶体管T3可以结合在感测线SENj与第二节点N2之间。第二晶体管T2的栅电极和第三晶体管T3的栅电极可以分别结合到第一扫描线S1和另一第二扫描线S2(例如，第j扫描线Sj和另一第j+1扫描线Sj+1)。
光源单元LSU可以结合在第二节点N2与第二电源线(例如，向其施加第二电源VSS的电源线)之间。
第三晶体管T3可以响应于从第二扫描线S2传输的栅极导通电压的扫描信号而导通，以将感测线SENj电结合到第二节点N2。
例如，当第三晶体管T3以在第一晶体管T1中流动的与参考电压对应的驱动电流导通时，流过第一晶体管T1的驱动电流可以通过第三晶体管T3和感测线SENj被提供给外部感测器件，并且基于驱动电流的对应于第一晶体管T1的特性(例如，Vth)的信号可以通过感测线SENj被输出到外部。
此外，可以应用于本公开的单元像素SSPX1的结构不限于图9至图12中示出的实施例，并且单元像素SSPX1可以具有各种合适的结构。例如，单元像素SSPX1中包括的像素电路PXC可以由本领域中通常使用的任何合适的像素电路形成，该像素电路可以具有各种合适的结构并且/或者通过各种合适的驱动方案来操作。单元像素SSPX1可以形成在无源发光显示面板等中。在这种情况下，可以省略像素电路PXC，并且光源单元LSU的第一电极和第二电极中的每个可以直接结合到扫描线Si、数据线Dj、电源线和/或控制线。
图13是示出在图7的显示面板中包括的一个子像素中的一些组件的布置的平面布局图。图13示出单元像素SSPX1至SSPX3的在单元像素SSPX1至SSPX3中包括的光源单元LSU(参见图9至图12)(或发光元件层)周围的结构。因为第一单元像素SSPX1至第三单元像素SSPX3基本上彼此等同，所以将基于第一单元像素SSPX1描述光源单元LSU。
参照图13，第一子像素SPX1可以包括彼此间隔开的第一电极ETL1与第二电极ETL21、ETL22和ETL23，以及结合在第一电极ETL1与第二电极ETL21、ETL22和ETL23之间的至少一个发光元件LD。
根据实施例，包括在相同的单元像素SSPX1至SSPX3中的发光元件LD可以发射相同(例如，基本上相同)颜色的光。根据实施例，第一单元像素SSPX1至第三单元像素SSPX3可以限定发射不同颜色的光的发光区域。例如，第一单元像素SSPX1可以包括发射红光的发光元件LD，第二单元像素SSPX2可以包括发射绿光的发光元件LD，并且第三单元像素SSPX3可以包括发射蓝光的发光元件LD。根据实施例，第一单元像素SSPX1至第三单元像素SSPX3中的全部可以包括发射蓝光的发光元件LD。在这种情况下，为了形成全色像素PXL，转换从对应的单元像素发射的光的颜色的光转换层和/或滤色器可以位于第一单元像素SSPX1至第三单元像素SSPX3中的至少一些上。
根据实施例，第一电极ETL1可以是由第一单元像素SSPX1至第三单元像素SSPX3共享的电极。在这种情况下，第一单元像素SSPX1至第三单元像素SSPX3可以沿第一方向DR1布置。
第二电极ETL21、ETL22和ETL23可以在第二方向DR2上与第一电极ETL1的一侧间隔开。第一单元像素SSPX1至第三单元像素SSPX3中的第二电极ETL21、ETL22和ETL23可沿第一方向DR1布置。
第一电极ETL1以及第二电极ETL21、ETL22和ETL23可以并排地(平行地，例如，基本上彼此平行地)布置以间隔开设定的或预定的间隔。
根据实施例，第一电极ETL1可以是电结合到第二电源VSS的阴极电极。第二电极ETL21、ETL22和ETL23可以是电结合到第一电源VDD的阳极电极。第二电极ETL21、ETL22和ETL23中的每个可以包括接触孔CH。在第一端部和第二端部处电结合到第一电极ETL1以及第二电极ETL21、ETL22和ETL23的发光元件LD被定位为使得第二电极ETL21、ETL22和ETL23中的每个与第一电极ETL1可以彼此电结合。
根据实施例，可以限定用于一个单元像素(例如，SSPX1)的一个发光区域。发光区域可以通过非发光区域来区分。在一些实施例中，用于防止或减少从发光元件LD发射的光透射到另一区域的像素限定层(或堤部，遮光图案)可以位于非发光区域中以与其叠置。在此，除非另有定义，否则术语“叠置”是指两个组件在显示面板的厚度方向(在附图中，垂直于(例如，基本上垂直于)基体层SUB1的表面的方向(例如，第三方向DR3))上彼此叠置。
图14是沿图13的线I-I'截取的显示面板的剖视图。
参照图14，显示面板可以包括定位在较低位置处的基体层SUB1。因为上面已经描述了基体层SUB1，所以这里将不重复其重复描述。
第一缓冲层111位于基体层SUB1上。第一缓冲层111起到使基体层SUB1的表面光滑并防止或减少水或外部空气的渗透的作用。第一缓冲层111可以是无机层。第一缓冲层111可以是单层结构或多层结构。
多个晶体管Tdr和Tsw位于第一缓冲层111上。这里，晶体管Tdr和Tsw中的每个可以是薄膜晶体管。图中所示的两个晶体管Tdr和Tsw分别对应于驱动晶体管和开关晶体管。
晶体管Tdr和Tsw中的每个可以包括半导体图案ACT1、ACT2，栅电极GE1、GE2，源电极SDE2、SDE4和漏电极SDE1、SDE3。例如，作为驱动晶体管的第一晶体管Tdr可以包括第一半导体图案ACT1、第一栅电极GE1、第一源电极SDE2和第一漏电极SDE1。作为开关晶体管的第二晶体管Tsw可以包括第二半导体图案ACT2、第二栅电极GE2、第二源电极SDE4和第二漏电极SDE3。
在一些实施例中，半导体层位于第一缓冲层111上。半导体层可以包括第一半导体图案ACT1和第二半导体图案ACT2。半导体层还可以包括第三半导体图案ACT3。
半导体层可以包括非晶硅、多晶硅、低温多晶硅和有机半导体。在实施例中，半导体层可以是氧化物半导体。在一些实施例中，半导体层可以包括沟道区以及位于沟道区的两侧上并且掺杂有杂质的源区和漏区。
第一栅极绝缘层112位于半导体层上。第一栅极绝缘层112可以是无机层。第一栅极绝缘层112可以是单层结构或多层结构。
第一导电层位于第一栅极绝缘层112上。第一导电层可以包括上述的第一栅电极GE1和第二栅电极GE2。第一导电层还可以包括第一低电力图案VSSL1。第一导电层可以由具有导电性的金属材料形成。例如，第一导电层可以包括钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)。第一导电层可以是单层结构或多层结构。
第一低电力图案VSSL1可以电结合到第二电源线。第一低电力图案VSSL1可以位于显示区域DA中，并且可以与第三半导体图案ACT3叠置。
第二栅极绝缘层113位于第一导电层上。第二栅极绝缘层113可以是无机层。第二栅极绝缘层113可以是单层结构或多层结构。
第二导电层位于第二栅极绝缘层113上。第二导电层可以包括第三栅电极GE3。第三栅电极GE3可以是另一晶体管的栅电极，但是本公开不限于此。第二导电层可以由具有导电性的金属材料形成。例如，第二导电层可以包括钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)。第二导电层可以是单层结构或多层结构。
层间绝缘层114位于第二导电层上。层间绝缘层114可以是有机层或无机层。层间绝缘层114可以具有单层结构或多层结构。
第三导电层位于层间绝缘层114上。第三导电层可以包括上述的源电极SDE2和SDE4以及漏电极SDE1和SDE3。第三导电层还可以包括第二低电力图案VSSL2。第三导电层可以由具有导电性(例如，电导性)的金属材料形成。例如，源电极SDE2和SDE4、漏电极SDE1和SDE3以及第二低电力图案VSSL2可以包括铝(Al)、铜(Cu)、钛(Ti)和/或钼(Mo)。
第二低电力图案VSSL2可以电结合到第二电源线。第二低电力图案VSSL2可以通过穿过第二栅极绝缘层113和层间绝缘层114形成的接触孔接触第一低电力图案VSSL1。第二低电力图案VSSL2可以位于显示区域DA中，并且可以与第一低电力图案VSSL1和第三半导体图案ACT3叠置。
源电极SDE2和SDE4以及漏电极SDE1和SDE3不限于名称。在实施例中，图14中所示的源电极SDE2和SDE4可以执行漏电极的功能，图14中所示的漏电极SDE1和SDE3可以执行源电极的功能。
源电极SDE2和SDE4以及漏电极SDE1和SDE3可以通过穿过层间绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112形成的接触孔电结合到对应的半导体图案ACT1和ACT2中的每个的源区和漏区。
在一些实施例中，显示面板还可以包括在基体层SUB1上的存储电容器。
第一保护层121位于第三导电层上。这里，第一保护层121被定位为覆盖包括晶体管Tdr和Tsw的电路。第一保护层121可以位于非显示区域NDA的至少一部分中。第一保护层121可以是钝化层或平坦化层。钝化层可以包括SiO2和/或SiNx等，并且平坦化层可以包括诸如亚克力和聚酰亚胺的材料。第一保护层121可以包括钝化层和平坦化层两者。在这种情况下，钝化层可以位于第三导电层和层间绝缘层114上，平坦化层可以位于钝化层上。第一保护层121的上表面可以被平坦化。
第四导电层可以位于第一保护层121上。第四导电层可以包括诸如电源线、信号线和连接电极的若干导电图案。在附图中，第四导电层包括显示区域DA中的第一连接图案CE1。第四导电层可以由具有导电性(例如，电导性)的金属材料形成。例如，第四导电层可以包括铝(Al)、铜(Cu)、钛(Ti)和/或钼(Mo)。
第一连接图案CE1可以通过穿过第一保护层121形成的一个接触孔接触第一晶体管Tdr的源电极SDE2和漏电极SDE1中的任何一个。
第二保护层122位于第四导电层上。第二保护层122可以是钝化层或平坦化层。钝化层可以包括SiO2和/或SiNx等，并且平坦化层可以包括诸如亚克力和聚酰亚胺的材料。第二保护层122可以包括钝化层和/或平坦化层。
在一些实施例中，第二保护层122可以包括开口以暴露包括在第四导电层中的第四导电层的一些构件的上部。例如，第二保护层122可以包括开口以暴露第一连接图案CE1的至少一部分。
在此，基体层SUB1至第二保护层122被称为像素电路层。
显示面板可以包括在显示区域DA中顺序地位于第二保护层122上的第一分隔壁PW1和第二分隔壁PW21、第一电极ETL1和第二电极ETL21、绝缘层131、堤部BNK、发光元件LD、第一有机层141、第一接触电极CNE1和第二接触电极CNE21、第二有机层142以及薄膜封装层151。
虽然在附图中示出了上述元件直接且顺序地位于第二保护层122上，但是可以省略一些元件或者其他元件可以进一步位于元件之间。
第一分隔壁PW1和第二分隔壁PW21可以位于像素电路层(例如，第二保护层122)上。第一分隔壁PW1和第二分隔壁PW21可以在厚度方向(例如，第三方向DR3)上从像素电路层突出。在实施例中，第一分隔壁PW1和第二分隔壁PW21可以具有相同(例如，基本上相同)的高度，但是本公开不限于此。例如，第一分隔壁PW1和第二分隔壁PW21中的每个的突出高度可以在约1.0μm至约1.5μm的范围内。
在实施例中，第一分隔壁PW1可以位于像素电路层与第一电极ETL1之间。第二分隔壁PW21可以位于像素电路层与第二电极ETL21、ETL22和ETL23(其中，在图13中示出了第二电极ETL22和ETL23)之间。
在实施例中，第一分隔壁PW1和第二分隔壁PW21中的每个可以具有各种合适的形状。举例来说，如附图中所示，第一分隔壁PW1和第二分隔壁PW21中的每个可以具有从其底部到顶部宽度减小的梯形的横截面形状。在这种情况下，第一分隔壁PW1和第二分隔壁PW21中的每个可以在至少一侧上具有倾斜表面。
作为另一示例，第一分隔壁PW1和第二分隔壁PW21中的每个可以具有从其底部到顶部宽度减小的半圆形或半椭圆形的横截面。在这种情况下，第一分隔壁PW1和第二分隔壁PW21中的每个可以在至少一侧上具有弯曲表面。换言之，第一分隔壁PW1和第二分隔壁PW21中的每个的形状可以以各种合适的方式改变而不受特别地限制。在实施例中，第一分隔壁PW1和第二分隔壁PW21中的至少一个可以省略或改变位置。
第一分隔壁PW1和第二分隔壁PW21中的每个可以包括绝缘材料，所述绝缘材料包括无机材料或有机材料。举例来说，第一分隔壁PW1和第二分隔壁PW21可以包括至少一个无机层，所述至少一个无机层包括本领域中通常使用的各种合适的无机绝缘材料，诸如SiNx和/或SiOx。在一些实施例中，第一分隔壁PW1和第二分隔壁PW21可以包括包含各种合适的有机绝缘材料的至少一个有机层和/或光致抗蚀剂层，或者可以组合形成包含有机/无机材料的单层绝缘体或多层绝缘体。换言之，第一分隔壁PW1和第二分隔壁PW21的材料可以进行各种改变。
在实施例中，第一分隔壁PW1和第二分隔壁PW21中的每个可以用作反射构件。例如，第一分隔壁PW1和第二分隔壁PW21与设置在第一分隔壁PW1和第二分隔壁PW21上的第一电极ETL1和第二电极ETL21一起可以用作在期望方向上引导从每个发光元件LD发射的光的反射构件，因此增强像素PXL的光效率。
第一电极ETL1和第二电极ETL21可以分别位于第一分隔壁PW1和第二分隔壁PW21上。第一电极ETL1和第二电极ETL21可以彼此间隔开。第一电极ETL1和第二电极ETL21可以形成在同一层上(例如，在同一水平上)。
在实施例中，分别在第一分隔壁PW1和第二分隔壁PW21的上部上的第一电极ETL1和第二电极ETL21可以具有与第一分隔壁PW1和第二分隔壁PW21的相应形状对应的形状。例如，第一电极ETL1和第二电极ETL21可以各自在显示面板的厚度方向上突出，同时具有分别与第一分隔壁PW1和第二分隔壁PW21对应的倾斜表面或弯曲表面。
第一电极ETL1和第二电极ETL21中的每个可以包括至少一种导电材料。例如，第一电极ETL1和第二电极ETL21中的每个可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti的金属和/或其合金、诸如ITO、IZO、ZnO和/或ITZO的导电氧化物和诸如PEDOT的导电聚合物中的至少一种；然而，不限于此。
此外，第一电极ETL1和第二电极ETL21中的每个可以具有单层结构或多层结构。举例来说，第一电极ETL1和第二电极ETL21中的每个可以包括至少一个反射电极层。第一电极ETL1和第二电极ETL21中的每个可以选择性地进一步包括在反射电极层的上部和/或下部上的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一个导电覆盖层中的至少一者。
根据实施例，第一电极ETL1和第二电极ETL21中的每个的反射电极层可以由具有均匀的(例如，基本上均匀的)反射率的电极材料形成。例如，反射电极层可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr的金属和其合金中的至少一种；然而，本公开不限于此。换言之，反射电极层可以由各种合适的反射电极材料形成。当第一电极ETL1和第二电极ETL21中的每个包括反射电极层时，从发光元件LD中的每个的两个端部(即，第一端部和第二端部)发射的光可以在显示图像的方向(例如，第三方向DR3、正方向)上进一步前行。例如，如果第一电极ETL1和第二电极ETL21被定位为面对发光元件LD的第一端部和第二端部同时具有与第一分隔壁PW1和第二分隔壁PW21的形状对应的倾斜表面或弯曲表面，则从发光元件LD中的每个的第一端部和第二端部发射的光可以被第一电极ETL1和第二电极ETL21反射，然后可以在显示面板的正方向(例如，作为基体层SUB1的上方向的第三方向DR3)上进一步前行。结果，可以提高从发光元件LD发射的光的效率。
此外，第一电极ETL1和第二电极ETL21中的每个的透明电极层可以由各种合适的透明电极材料形成。举例来说，透明电极层可以包括ITO、IZO和/或ITZO，但是本公开不限于此。在实施例中，第一电极ETL1和第二电极ETL21中的每个可以具有三层结构，该三层结构具有ITO/Ag/ITO的堆叠结构。如此，如果第一电极ETL1和第二电极ETL21均由两层或更多层的多层结构组成，则可以最小化或减小由于信号延迟(RC延迟)引起的电压降。因此，能够将合适的或期望的电压有效地传输到发光元件LD。
另外，如果第一电极ETL1和第二电极ETL21中的每个包括覆盖反射电极层和/或透明电极层的导电覆盖层，则能够防止或减少由于在像素PXL的制造工艺期间引起的缺陷而对第一电极ETL1和第二电极ETL21的反射电极层造成的损坏。然而，导电覆盖层可以选择性地包括在第一电极ETL1和第二电极ETL21中，并且根据实施例可以被省略。此外，导电覆盖层可以被认为是第一电极ETL1和第二电极ETL21中的每个的组件，或者被认为是第一电极ETL1和第二电极ETL21上的单独的组件。
在实施例中，第二电极ETL21、ETL22和ETL23(其中，第二电极ETL22和ETL23在图13中示出)的至少一些区域可以与第一连接图案CE1叠置。第二电极ETL21、ETL22和ETL23可以通过穿过第二保护层122形成的接触孔CH接触第一连接图案CE1。
绝缘层131可以位于显示区域DA中的第一电极ETL1和第二电极ETL21中的每个的一个区域中。例如，绝缘层131可以形成为覆盖第一电极ETL1和第二电极ETL21中的每个的一个区域，并且可以包括开口以暴露第一电极ETL1和第二电极ETL21中的每个的另一区域。
在一些实施例中，绝缘层131可以置于第一电极ETL1和第二电极ETL21与发光元件LD之间，并且可以暴露第一电极ETL1和第二电极ETL21中的每个的至少一个区域。在形成第一电极ETL1和第二电极ETL21之后，形成绝缘层131以覆盖第一电极ETL1和第二电极ETL21，从而能够防止或减少对第一电极ETL1和第二电极ETL21的损坏或者防止或减少后续工艺中金属的沉淀。此外，绝缘层131可以稳定地支撑每个发光元件LD。在实施例中，可以省略绝缘层131。
发光元件LD可以在绝缘层131定位于其中的区域中在第一电极ETL1和第二电极ETL21之间被供应和对准(或对齐、排列)。举例来说，可以通过喷墨方法等供应发光元件LD，并且发光元件LD可以通过施加到第一电极ETL1和第二电极ETL21的设定或预定的对准(或对齐、排列)电压(或对准(或对齐、排列)信号)在第一电极ETL1与第二电极ETL21之间对准。
在实施例中，绝缘层131的厚度可以在大约
Figure BDA0002760154050000231
至约
Figure BDA0002760154050000232
的范围内。
堤部BNK可以位于绝缘层131上。举例来说，堤部BNK可以形成在其它子像素之间以围绕子像素(图8的SPX1至SPX3)，因此形成像素限定层以分隔发光区域。堤部BNK的高度可以高于分隔壁PW1和PW21的高度。
在一些实施例中，堤部BNK可以不在同一子像素SPX1至SPX3中的单元像素SSPX1至SSPXk之间，但是本公开不限于此。
第一有机层141可以位于绝缘层131、第一电极ETL1和第二电极ETL21以及发光元件LD上。
在实施例中，第一有机层141可以包括有机材料。例如，有机材料可以包括诸如聚酰亚胺树脂、丙烯酸树脂、硅化合物和/或聚丙烯酸树脂的材料。
在实施例中，第一有机层141可以包括与第二电极ETL21直接接触的第一有机图案1411、与第一电极ETL1直接接触的第二有机图案1412以及与发光元件LD直接接触的第三有机图案1413。第三有机图案1413可以位于第一有机图案1411与第二有机图案1412之间，并且第一有机图案1411和第二有机图案1412中的每个可以位于堤部BNK与第三有机图案1413之间。
第三有机图案1413可以直接位于在第一电极ETL1与第二电极ETL21之间对准的发光元件LD上，并且可以暴露发光元件LD的第一端部和第二端部。例如，第三有机图案1413可以仅部分地位于发光元件LD中的每个的一个区域上，而不覆盖发光元件LD的第一端部和第二端部。第三有机图案1413可以以单独的图案形成在每个发光区域上；然而，本公开不限于此。此外，如图14中所示，如果在形成第三有机图案1413之前在绝缘层131与发光元件LD中的每个之间存在空间，则可以用第三有机图案1413填充该空间。结果，可以更稳定地支撑发光元件LD。在其他实施例中，可以省略绝缘层131与发光元件LD中的每个之间的空间。
在实施例中，第一有机图案1411和第三有机图案1413可以彼此间隔开，并且第二有机图案1412和第三有机图案1413可以彼此间隔开。限定在第一有机图案1411与第三有机图案1413之间的空间可以暴露第二电极ETL21的至少一部分和发光元件LD的第一端部，限定在第二有机图案1412与第三有机图案1413之间的空间可以暴露第一电极ETL1的至少一部分和发光元件LD的第二端部。
第一有机层141的上表面可以是大致平坦的。换言之，第一有机图案至第三有机图案1411、1412和1413通常可以具有相同(例如，基本上相同)的高度。在实施例中，堤部BNK以及第一有机图案至第三有机图案1411、1412和1413通常可以具有相同(例如，基本上相同)的高度。因此，显示面板可在堤部BNK以及第一有机图案至第三有机图案1411、1412和1413上具有大致平坦的表面。
在实施例中，第一接触电极CNE1和第二接触电极CNE21可以位于同一层上(例如，位于同一水平上)。第一接触电极CNE1和第二接触电极CNE21可以沿着由第一有机图案至第三有机图案1411、1412和1413限定的空间的边缘形成。例如，第一接触电极CNE1可以沿着第二有机图案1412与第三有机图案1413之间的空间的边缘形成。此外，第二接触电极CNE21可以沿着第一有机图案1411与第三有机图案1413之间的空间的边缘定位。因此，第一接触电极CNE1和第二接触电极CNE21中的每个可以在其上部上限定凹槽。
第一接触电极CNE1可以位于第一电极ETL1上以接触第一电极ETL1。举例来说，第一接触电极CNE1可以被定位为在第一电极ETL1的未被绝缘层131和第二有机图案1412覆盖的一个区域上接触第一电极ETL1。此外，第一接触电极CNE1可以位于至少两个发光元件LD的与第一电极ETL1相邻的端部上，以接触所述至少两个发光元件LD的端部。换言之，第一接触电极CNE1可以被定位为覆盖发光元件LD中的每个的第一端部或第二端部以及与其对应的第一电极ETL1的至少一个区域。由此，发光元件LD中的每个的第一端部或第二端部可以电结合到每个第一电极ETL1。
第二接触电极CNE21可以位于第二电极ETL21上以接触第二电极ETL21。举例来说，第二接触电极CNE21可以被定位为在第二电极ETL21的未被绝缘层131和第一有机图案1411覆盖的一个区域上接触第二电极ETL21。此外，第二接触电极CNE21可以位于至少两个发光元件LD的与第二电极ETL21相邻的端部上，以接触所述至少两个发光元件LD的端部。换言之，第二接触电极CNE21可以被定位为覆盖发光元件LD中的每个的第一端部或第二端部以及与其对应的第二电极ETL21的至少一个区域。由此，发光元件LD中的每个的第一端部或第二端部可以电结合到每个第二电极ETL21。
在实施例中，第一接触电极CNE1和第二接触电极CNE21中的每个可以由诸如ITO、IZO和/或ITZO的透明导电材料形成，以允许从发光元件LD发射的光透射。
在实施例中，第二有机层142可以位于第一接触电极CNE1和第二接触电极CNE21上以覆盖第一接触电极CNE1和第二接触电极CNE21。
第二有机层142可以包括直接位于第二接触电极CNE21上的第四有机图案1421以及直接位于第一接触电极CNE1上的第五有机图案1422。第四有机图案1421和第五有机图案1422可以分别填充第二接触电极CNE21和第一接触电极CNE1上的凹槽。在实施例中，堤部BNK、第一有机图案至第三有机图案1411、1412和1413、第一接触电极CNE1和第二接触电极CNE21以及第四有机图案1421和第五有机图案1422可以具有相同(例如，基本上相同)的高度。因此，显示面板可以在堤部BNK、第一有机图案至第三有机图案1411、1412和1413、第一接触电极CNE1和第二接触电极CNE21以及第四有机图案1421和第五有机图案1422上具有几乎平坦的表面。
在实施例中，第二有机层142可以包括有机材料。例如，有机材料可以包括诸如聚酰亚胺树脂、丙烯酸树脂、硅化合物和/或聚丙烯酸树脂的材料。
显示面板可以具有在堤部BNK、第一有机图案至第三有机图案1411、1412和1413、第一接触电极CNE1和第二接触电极CNE21以及第四有机图案1421和第五有机图案1422上的薄膜封装层151以覆盖它们。薄膜封装层151可以包括另一绝缘层。在实施例中，薄膜封装层151可以是钝化层。在实施例中，可以省略薄膜封装层151。
接着，将参照图15至图26来描述制造上述显示面板的方法。在下文中，因为显示面板的制造工艺的每个有效操作是显示装置的制造方法的一部分，所以显示面板的制造方法将被称为显示装置的制造方法。
图15是示出根据本公开的实施例的显示装置的制造方法的流程图。图16至图26是示出在图15的流程图中描述的各个工艺的剖视图。
参照图15，根据实施例的显示装置的制造方法可以包括绝缘层形成步骤S110、堤部形成步骤S120、发光元件对准(或对齐、排列)步骤S130、第一有机层形成步骤S140、接触电极形成步骤S150和薄膜封装层形成步骤S160。
虽然在此描述了根据流程图顺序地执行相应的有效操作，但是对于本领域普通技术人员应当明显的是，除非改变了本公开的精神，否则被示出为被依次执行的一些有效操作可以被并发地(例如，同时地)执行，有效操作的顺序可以改变，一些有效操作可以被省略，或者另一有效操作可以被进一步包括在相应的有效操作之间。此外，图15中所示的显示装置的制造方法对应于制造显示面板的一些有效操作。图16至图26示出了在显示面板的制造工艺期间制造绝缘层131至薄膜封装层151的过程。
首先，参照图16，可以执行绝缘层形成步骤S110。绝缘层形成步骤S110对应于形成绝缘层131。
遍及显示面板的整个表面设置第一绝缘材料层131a以覆盖分隔壁PW1和PW21以及第一电极ETL1和第二电极ETL21，并且将光致抗蚀剂材料施用到第一绝缘材料层131a。
可以通过狭缝涂覆法、旋涂法和/或凹版印刷法来施用第一绝缘材料层131a和光致抗蚀剂材料。光致抗蚀剂材料可以是正型光致抗蚀剂材料或负型光致抗蚀剂材料。在本实施例中示出的光致抗蚀剂材料包括正型光致抗蚀剂材料，但是本公开不限于此。这里，第一绝缘材料层131a包含包括在绝缘层131中的材料。
随后，第一掩模201可以位于第一绝缘材料层131a和光致抗蚀剂材料上。第一掩模201可以包括透射部分201a和非透射部分201b。非透射部分201b对应于其中将要形成绝缘层131的区域，透射部分201a对应于除了其中将要形成绝缘层131的区域之外的区域(例如，其中将要去除第一绝缘材料层131a的区域)。
随后，在执行曝光工艺、显影工艺和蚀刻工艺之后，可以如图17中所示完成绝缘层131。
接着，参照图17，可以执行堤部形成步骤S120。堤部形成步骤S120对应于形成堤部BNK。
遍及显示面板的整个表面设置堤部材料层BNKa以覆盖分隔壁PW1和PW21、第一电极ETL1和第二电极ETL21以及绝缘层131，并且将光致抗蚀剂材料施用到堤部材料层BNKa。这里，堤部材料层BNKa包括包含在堤部BNK中的材料。
随后，第二掩模202可以位于堤部材料层BNKa和光致抗蚀剂材料上。第二掩模202可以包括透射部分202a和非透射部分202b。非透射部分202b对应于其中将要形成堤部BNK的区域，并且透射部分202a对应于除了其中形成堤部BNK的区域之外的区域。
随后，在执行曝光工艺、显影工艺和蚀刻工艺之后，可以如图18中所示完成堤部BNK。
接着，参照图18，可以执行发光元件对准步骤S130。发光元件对准步骤S130对应于使发光元件LD对准。
可以将包含至少一个发光元件LD的溶液300设置在其中形成第一电极ETL1和第二电极ETL21的区域中。作为将发光元件LD置于在第一电极ETL1和第二电极ETL21中的每个上的方法的非限制性示例，可以使用喷墨打印方法和/或与其对应的50皮升(pL)或更少的细滴工艺(或精细滴入工艺，fine drop process)。
例如，在DC电压或AC电压施加到第一电极ETL1和第二电极ETL21的状态下，可以滴入包含发光元件LD的溶液300。发光元件LD可以在第一电极ETL1与第二电极ETL21之间自对准(或自对齐、自定位、自排列)。
例如，可以通过将DC电压或AC电压施加到第一电极ETL1和第二电极ETL21来引起发光元件LD的自对准。在一些实施例中，如果电压被施加到第一电极ETL1和第二电极ETL21，则通过在第一电极ETL1与第二电极ETL21之间产生的电场在发光元件LD中引起双极性。因此，如图19中所示，发光元件LD在第一电极ETL1与第二电极ETL21之间自对准。
在一些实施例中，与图16至图18的有效操作相反，根据实施例，在发光元件LD被供应在第一绝缘材料层131a上并在第一绝缘材料层131a上对准之后，可以使第一绝缘材料层131a部分地开口以暴露第一电极ETL1和第二电极ETL21。例如，可以以与在此描述的顺序不同的顺序来执行上述操作。
参照图19至图23，可以执行第一有机层形成步骤S140。第一有机层形成步骤S140对应于形成第一有机层141。
第一有机层形成步骤S140可以包括多个子有效操作。例如，第一有机层形成步骤S140可以包括第一有机材料层形成步骤S141、第一光致抗蚀剂材料形成步骤S142、曝光步骤S143、蚀刻步骤S144和/或显影步骤S145。第一有机材料层形成步骤S141、第一光致抗蚀剂材料形成步骤S142、曝光步骤S143、蚀刻步骤S144和显影步骤S145分别对应于图19至图23。
首先，如图19中所示，在第一有机材料层形成步骤S141，可以遍及显示面板的整个表面设置第一有机材料层141a以覆盖绝缘层131、第一电极ETL1和第二电极ETL21以及发光元件LD。这里，第一有机材料层141a包含包括在第一有机层141中的材料。
在实施例中，第一有机材料层141a可以被施用到堤部BNK之间的部分。然而，不限于此，在实施例中，可以施用第一有机材料层141a以覆盖堤部BNK、绝缘层131、第一电极ETL1和第二电极ETL21以及发光元件LD。
随后，如图20中所示，在第一光致抗蚀剂材料形成步骤S142和曝光步骤S143，将第一光致抗蚀剂材料PR1施用到第一有机材料层141a。例如，第一光致抗蚀剂材料PR1可以通过狭缝涂覆法、旋涂法和/或凹版印刷法来施用。第一光致抗蚀剂材料PR1可以是正型光致抗蚀剂材料，但是本公开不限于此。
随后，如图21中所示，第三掩模203可以位于第一有机材料层141a和第一光致抗蚀剂材料PR1上。第三掩模203可以包括透射部分203a和非透射部分203b。非透射部分203b对应于其中将形成第一有机图案至第三有机图案1411、1412和1413的区域，透射部分203a对应于除了其中形成第一有机图案至第三有机图案1411、1412和1413的区域之外的区域(例如，其中将去除第一有机材料层141a的区域)。除了其中形成第一有机图案至第三有机图案1411、1412和1413的区域之外的区域可以是其中形成第一接触电极CNE1和第二接触电极CNE21的区域。
光(例如，UV光或激光)可以朝向显示面板发射在第三掩模203上。附图示出了发射光。光可以穿过第三掩模203的透射部分203a，并且可以不穿过非透射部分203b。光可以穿过透射部分203a，然后可以照射到第一光致抗蚀剂材料PR1上的相应区域上。
随后，如图22和图23中所示，在蚀刻步骤S144和显影步骤S145，可以通过蚀刻剂将第一有机材料层141a划分为第一有机图案至第三有机图案1411、1412和1413。此外，可以通过显影或剥离来去除第一光致抗蚀剂材料PR1。
在执行蚀刻步骤S144和显影步骤S145之后，可以形成第一有机图案至第三有机图案1411、1412和1413，可以在第一有机图案1411与第三有机图案1413之间暴露第二电极ETL21、绝缘层131和发光元件LD的第一端部，并且可以在第二有机图案1412与第三有机图案1413之间暴露第一电极ETL1、绝缘层131和发光元件LD的第二端部。
参照图24和图25，可以执行接触电极形成步骤S150。接触电极形成步骤S150对应于形成接触电极CNE1、CNE21、CNE22和CNE23。接触电极形成步骤S150可以包括多个子有效操作。例如，接触电极形成步骤S150可以包括接触电极材料层形成步骤S151和第二有机材料层形成和蚀刻步骤S152。
首先，如图24中所示，在接触电极材料层形成步骤S151，可以遍及显示面板的整个表面设置接触电极材料层CNEa，以覆盖发光元件LD的端部、第一有机图案至第三有机图案1411、1412和1413、第一电极ETL1、第二电极ETL21和绝缘层131。这里，接触电极材料层CNEa包含包括在第一接触电极CNE1和第二接触电极CNE21中的材料。
接触电极材料层CNEa可以形成在第一有机图案至第三有机图案1411、1412和1413的上部以及第一有机图案至第三有机图案1411、1412和1413之间的边缘上。接触电极材料层CNEa可以在其上部上并且在第一有机图案至第三有机图案1411、1412和1413之间限定凹槽。此外，接触电极材料层CNEa可以形成为接触发光元件LD的端部、第一电极ETL1和第二电极ETL21。
随后，如图25中所示，在第二有机材料层形成和蚀刻步骤S152，可以在第一有机图案至第三有机图案1411、1412和1413之间形成第二有机材料层142a。可以通过涂覆上述凹槽来形成第二有机材料层142a。随后，可以执行蚀刻工艺。例如，蚀刻工艺可以是湿蚀刻工艺。通过蚀刻工艺，可以从与第一有机图案至第三有机图案1411、1412和1413的上部叠置的区域去除接触电极材料层CNEa，并且接触电极材料层CNEa可以保留在与第二有机材料层142a叠置的区域中。如图26中所示，保留的接触电极材料层CNEa可以变成第一接触电极CNE1和第二接触电极CNE21。此外，第二有机材料层142a可以在与第二接触电极CNE21叠置的区域中变成第四有机图案1421，并且可以在与第一接触电极CNE1叠置的区域中变成第五有机图案1422。
当通过接触电极材料层形成步骤S151和第二有机材料层形成和蚀刻步骤S152将接触电极材料层CNEa形成为第一接触电极CNE1和第二接触电极CNE21时，可以在没有单独的掩模的情况下形成第一接触电极CNE1和第二接触电极CNE21。
随后，如图26中所示，可以通过在第一有机图案至第三有机图案1411、1412和1413、第一接触电极CNE1和第二接触电极CNE21上形成薄膜封装层151的薄膜封装层形成步骤S160来制造显示装置。
接着，将描述根据实施例的显示装置。在下文中，将不在这里重复图1至图26中示出的组件的重复描述，并且使用相同或相似的附图标记。
图27是示出根据本公开的实施例的显示面板的剖视图。图28和图29是示出图27的显示装置的制造方法的一些工艺的剖视图。图27示出了对与沿着图13的线I-I'截取的部分对应的部分的修改。
图27的实施例与图14的实施例的不同之处在于省略了第四有机图案1421和第五有机图案1422。
参照图28和图29，接触电极形成步骤S150可以包括接触电极材料层形成步骤S151以及第二光致抗蚀剂材料形成和蚀刻步骤S152_1。例如，在接触电极形成步骤S150，可以在接触电极材料层CNEa上在第一有机图案至第三有机图案1411、1412和1413之间施用第二光致抗蚀剂材料PR2，然后蚀刻第二光致抗蚀剂材料PR2。
在第二光致抗蚀剂材料形成和蚀刻步骤S152_1之后，可以从与第一有机图案至第三有机图案1411、1412和1413的上部叠置的区域去除接触电极材料层CNEa，并且还可以去除第二光致抗蚀剂材料PR2。在这种情况下，接触电极材料层CNEa可以保留在与第二光致抗蚀剂材料PR2叠置的区域中。保留的接触电极材料层CNEa可以被划分为第一接触电极CNE1和第二接触电极CNE21。
图30至图33是示出根据本公开的实施例的可应用于在显示面板的子像素中包括的单元像素的另一示例的电路图。图30示出单元像素SSPX1_4，图31示出单元像素SSPX1_5，图32示出单元像素SSPX1_6，并且图33示出单元像素SSPX1_7。图30至图33分别对应于对图9至图12的修改。
参照图30至图33，在一些实施例中，多个发光元件LD可以串联或并联结合。
图34是示出根据本公开的另一实施例的显示面板中包括的一个子像素中的一些组件的布置的平面布局图。图35是显示面板的沿着图34的线II-II'截取的剖视图。图34和图35中所示的显示面板对应于应用了图30至图33的发光元件LD的实施例。因为第一单元像素SSPX1至第三单元像素SSPX3基本上彼此等同，所以将主要描述第一单元像素SSPX1。
参照图34和图35，根据本实施例的显示面板与图13和图14的显示面板的不同之处在于：在第一电极ETL1与第二电极ETL21、ETL22和ETL23之间包括岛状电极ETL31、ETL32、ETL33、ETL41、ETL42和ETL43。
第一单元像素SSPX1中的第一电极至第四电极ETL1、ETL21、ETL31和ETL41中的每个可以在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开设定的或预定的间隔以并排地(平行地，例如，基本上彼此平行地)布置。在实施例中，第一电极ETL1的在第一方向DR1上延伸的长度可以比第二电极至第四电极ETL21、ETL31和ETL41的在第一方向DR1上延伸的长度长。第三电极ETL31和第四电极ETL41可以位于第一电极ETL1与第二电极ETL21之间。第三电极ETL31和第四电极ETL41可以是相对于第一电极ETL1和第二电极ETL21浮置的岛状电极。因此，第三电极ETL31和第四电极ETL41中的每个可被称为岛状电极。
根据实施例，第一电极ETL1可以是由第一单元像素SSPX1至第三单元像素SSPX3共享的电极。在这种情况下，第一单元像素SSPX1至第三单元像素SSPX3可以沿第一方向DR1布置。第二单元像素SSPX2中的第一电极至第四电极ETL1、ETL22、ETL32和ETL42中的每个可以在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开设定的或预定的间隔以并排地(平行地，例如，基本上彼此平行地)布置。同样地，第三单元像素SSPX3中的第一电极至第四电极ETL1、ETL23、ETL33和ETL43中的每个可以在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开设定的或预定的间隔以并排地(平行地，例如，基本上彼此平行地)布置。
发光元件LD可以位于第一电极ETL1与第二电极ETL21之间、第二电极ETL21与第三电极ETL31之间以及第三电极ETL31与第四电极ETL41之间。
在图35中，第一保护层121上的第四导电层包括第一导电图案CE1至第五导电图案CE5。
第二导电图案CE2可以通过穿过第一保护层121形成的一个接触孔结合到第一晶体管Tdr的源电极SDE31和漏电极SDE41中的任何一个，第五导电图案CE5可以通过穿过第一保护层121形成的另一接触孔结合到第一晶体管Tdr的源电极SDE31和漏电极SDE41中的剩余的一个。
第一分隔壁至第四分隔壁PW1、PW21、PW31和PW41、第一电极至第四电极ETL1、ETL21、ETL31和ETL41、绝缘层131、发光元件LD、第一有机层141、第一接触电极至第四接触电极CNE1、CNE21、CNE31和CNE41、第二有机层142以及薄膜封装层151可以顺序地位于第二保护层122上。
第一分隔壁至第四分隔壁PW1、PW21、PW31和PW41可以位于像素电路层(例如，第二保护层122)上。第一分隔壁至第四分隔壁PW1、PW21、PW31和PW41可以在厚度方向(例如，第三方向DR3)上从像素电路层突出。
第一电极至第四电极ETL1、ETL21、ETL31和ETL41可以分别位于第一分隔壁至第四分隔壁PW1、PW21、PW31和PW41上。第一电极至第四电极ETL1、ETL21、ETL31和ETL41可以彼此间隔开。
在实施例中，第一电极ETL1的至少一部分可以与第一导电图案CE1叠置，第二电极ETL21的至少一部分可以与第四导电图案CE4和第五导电图案CE5叠置，第三电极ETL31的至少一部分可以与第二导电图案CE2叠置，第四电极ETL41的至少一部分可以与第三导电图案CE3叠置。
第一电极ETL1可以通过第一接触孔CNT11电结合到第一导电图案CE1，第二电极ETL21可以通过第二接触孔CNT21电结合到第五导电图案CE5。第二保护层122还可以包括第三接触孔CNT22和第四接触孔CNT23。第五导电图案CE5可以对应于图14的第一连接图案CE1。第三电极ETL31可以与第二导电图案CE2绝缘，第四电极ETL41可以与第三导电图案CE3绝缘，第二电极ETL21可以与第四导电图案CE4绝缘。
第一接触电极至第四接触电极CNE1、CNE21、CNE31和CNE41可以位于发光元件LD的第一端部和第二端部以及第一电极至第四电极ETL1、ETL21、ETL31、ETL41上。在实施例中，第一接触电极至第四接触电极CNE1、CNE21、CNE31和CNE41可以如图35中所示位于同一层上(例如，位于同一水平上)。在这种情况下，第一接触电极至第四接触电极CNE1、CNE21、CNE31和CNE41可以在同一(例如，基本上同一)工艺中使用相同(例如，基本上相同)的电极材料形成。
第一接触电极CNE1可以位于第一电极ETL1上以接触第一电极ETL1。例如，第一接触电极CNE1可以被定位为在第一电极ETL1的未被绝缘层131覆盖的一个区域上与第一电极ETL1接触(例如，物理接触)。此外，第一接触电极CNE1可以位于第一端部上以接触与第一电极ETL1相邻的至少一个发光元件LD，例如，接触多个发光元件LD的第一端部。换言之，第一接触电极CNE1可以被定位为覆盖发光元件LD中的每个的第一端部和与其对应的第一电极ETL1的至少一个区域。由此，发光元件LD中的每个的第一端部可以电结合到第一电极ETL1。
类似地，第三接触电极CNE31可以位于第三电极ETL31上以接触第三电极ETL31。例如，第三接触电极CNE31可以被定位为在第三电极ETL31的未被绝缘层131覆盖的一个区域上接触第三电极ETL31。此外，第三接触电极CNE31可以位于至少两个发光元件LD的与第三电极ETL31相邻的端部上，以接触所述至少两个发光元件LD的端部。换言之，第三接触电极CNE31可以被定位为覆盖发光元件LD中的每个的第一端部或第二端部以及与其对应的第三电极ETL31的至少一个区域。由此，发光元件LD中的每个的第一端部或第二端部可以电结合到第三电极ETL31。
类似地，第四接触电极CNE41可以位于第四电极ETL41上以接触第四电极ETL41。例如，第四接触电极CNE41可以被定位为在第四电极ETL41的未被绝缘层131覆盖的一个区域上接触第四电极ETL41。此外，第四接触电极CNE41可以位于至少两个发光元件LD的与第四电极ETL41相邻的端部上，以接触所述至少两个发光元件LD的端部。换言之，第四接触电极CNE41可以被定位为覆盖发光元件LD中的每个的第一端部或第二端部以及与其对应的第四电极ETL41的至少一个区域。由此，发光元件LD中的每个的第一端部或第二端部可以电结合到第四电极ETL41。
类似地，第二接触电极CNE21可以位于第二电极ETL21上以接触第二电极ETL21。例如，第二接触电极CNE21可以被定位为在第二电极ETL21的未被绝缘层131覆盖的一个区域上接触第二电极ETL21。此外，第二接触电极CNE21可以位于第二端部上以接触至少一个发光元件LD的与第二电极ETL21相邻的第二端部。换言之，第二接触电极CNE21可以被定位为覆盖发光元件LD中的每个的第二端部和与其对应的第二电极ETL21的至少一个区域。由此，发光元件LD中的每个的第二端部可以电结合到第二电极ETL21。
在一些实施例中，一个发光元件LD的一个端部可以接触第一接触电极CNE1，而另一端部可以接触第三接触电极CNE31。另一发光元件LD的一个端部可以接触第三接触电极CNE31，而另一端部可以接触第四接触电极CNE41。又一发光元件LD的一个端部可以接触第四接触电极CNE41，而另一端部可以接触第二接触电极CNE21。
在本公开的实施例中，显示装置的制造方法能够最小化或减少所利用的掩模的数量。
此外，因为显示装置的上表面大致是平坦的，所以可以容易地堆叠附加元件。
本公开的效果不受前述限制，并且其他各种效果被包括在本公开的范围内。
虽然已经公开了本公开的实施例，但是本领域技术人员将理解的是，在不脱离如所附权利要求书中公开的公开的范围和精神的情况下，本公开可以被实施为其他具体形式及其等同物。因此，应当理解的是，示例性实施例仅用于说明性目的，而不限制本公开的边界。

Claims (10)

1.一种显示装置，所述显示装置包括：
像素电路层，包括多个晶体管；
第一分隔壁和第二分隔壁，位于所述像素电路层上，并且均在厚度方向上突出；
第一电极和第二电极，位于同一层上，并且分别位于所述第一分隔壁和所述第二分隔壁上；
发光元件，位于所述第一电极与所述第二电极之间；以及
第一有机图案，直接位于所述发光元件上。
2.根据权利要求1所述的显示装置，所述显示装置还包括：
第二有机图案，直接位于所述第一电极上；以及
第三有机图案，直接位于所述第二电极上。
3.根据权利要求2所述的显示装置，其中，所述第一有机图案、所述第二有机图案和所述第三有机图案位于同一层上。
4.根据权利要求1所述的显示装置，所述显示装置还包括：
第一接触电极，与所述发光元件的第一端部和所述第一电极接触；以及
第二接触电极，与所述发光元件的第二端部和所述第二电极接触。
5.根据权利要求4所述的显示装置，所述显示装置还包括：
第二有机图案，直接位于所述第一电极上；以及
第三有机图案，直接位于所述第二电极上，
其中，所述第一接触电极位于所述第一有机图案与所述第二有机图案之间，并且
其中，所述第二接触电极位于所述第一有机图案与所述第三有机图案之间。
6.根据权利要求5所述的显示装置，
其中，所述第一接触电极沿着由所述第一有机图案和所述第二有机图案限定的凹槽的边缘定位，并且
其中，所述第二接触电极沿着由所述第一有机图案和所述第三有机图案限定的凹槽的边缘定位。
7.根据权利要求5所述的显示装置，所述显示装置还包括：
第四有机图案，直接位于所述第一接触电极上；以及
第五有机图案，直接位于所述第二接触电极上。
8.根据权利要求7所述的显示装置，其中，所述第四有机图案和所述第五有机图案位于同一层上。
9.根据权利要求1所述的显示装置，所述显示装置还包括：
绝缘层，位于所述第一电极和所述第二电极中的每个的一部分上，
其中，所述绝缘层暴露所述第一电极和所述第二电极中的每个的另一部分。
10.根据权利要求9所述的显示装置，
其中，所述绝缘层位于所述第一电极与所述第二电极之间，并且
其中，所述发光元件位于所述绝缘层的在所述第一电极与所述第二电极之间的区域上。
CN202011215370.9A 2019-12-30 2020-11-04 显示装置 Pending CN113130539A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190178428A KR20210086807A (ko) 2019-12-30 2019-12-30 표시장치 및 이의 제조방법
KR10-2019-0178428 2019-12-30

Publications (1)

Publication Number Publication Date
CN113130539A true CN113130539A (zh) 2021-07-16

Family

ID=76545571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011215370.9A Pending CN113130539A (zh) 2019-12-30 2020-11-04 显示装置

Country Status (3)

Country Link
US (2) US11749788B2 (zh)
KR (1) KR20210086807A (zh)
CN (1) CN113130539A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210111919A (ko) * 2020-03-03 2021-09-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220069186A (ko) * 2020-11-19 2022-05-27 삼성디스플레이 주식회사 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007025A (ko) 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR101874993B1 (ko) 2016-12-28 2018-07-05 피에스아이 주식회사 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법
KR102407848B1 (ko) 2017-09-11 2022-06-13 삼성디스플레이 주식회사 퀀텀-나노 발광 다이오드 픽셀 및 퀀텀-나노 발광 다이오드 디스플레이 장치
KR102446139B1 (ko) 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR102493479B1 (ko) * 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR102502608B1 (ko) * 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20210202803A1 (en) 2021-07-01
US11749788B2 (en) 2023-09-05
US20230361257A1 (en) 2023-11-09
KR20210086807A (ko) 2021-07-09

Similar Documents

Publication Publication Date Title
US11610934B2 (en) Light emitting device and manufacturing method of the light emitting device
US11869425B2 (en) Display device
EP3913678A1 (en) Light-emitting device and display device comprising same
US11842988B2 (en) Display device and method of manufacturing the same
US20220115470A1 (en) Display device and manufacturing method thereof
US20210288217A1 (en) Light-emitting device, manufacturing method therefor, and display device comprising same
KR102580167B1 (ko) 표시 장치 및 이의 제조 방법
US11978834B2 (en) Display device and method for manufacturing same
US20230361257A1 (en) Display device and method of manufacturing the same
CN112470294A (zh) 发光装置、其制造方法以及设置有其的显示装置
KR20200088959A (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
CN113169212A (zh) 显示装置及其制造方法
CN113013193A (zh) 显示装置及其制造方法
US20220392947A1 (en) Display device
US20220231080A1 (en) Display device and manufacturing method thereof
EP3886172A1 (en) Light-emitting device and display device having same
EP4080572A1 (en) Display device and method for manufacturing same
CN115497998A (zh) 显示基板及其制备方法、显示装置
US20230206836A1 (en) Display device
US20220109085A1 (en) Display device and manufacturing method thereof
US20230253413A1 (en) Display device and method of fabricating the same
KR20240010636A (ko) 표시 장치 및 그 제조 방법
KR20240011938A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination