CN113272959A - 显示装置及显示装置的制造方法 - Google Patents

显示装置及显示装置的制造方法 Download PDF

Info

Publication number
CN113272959A
CN113272959A CN201980088217.3A CN201980088217A CN113272959A CN 113272959 A CN113272959 A CN 113272959A CN 201980088217 A CN201980088217 A CN 201980088217A CN 113272959 A CN113272959 A CN 113272959A
Authority
CN
China
Prior art keywords
electrode
layer
light emitting
disposed
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980088217.3A
Other languages
English (en)
Inventor
姜信喆
吴元植
康在雄
文秀美
李耀闲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113272959A publication Critical patent/CN113272959A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及显示装置和制造显示装置的方法。显示装置包括第一衬底，第一衬底包括第一区域和位于第一区域的边缘处的第二区域。第一电极和第二电极设置在第一衬底上，并且彼此间隔开。发光元件在第一区域中设置在第一电极与第二电极之间。第一导电层在第二区域中设置在第一电极上。像素电路层在第二区域中设置在第一导电层上，并且包括联接到第一导电层的晶体管。第二衬底设置在像素电路层上。

Description

显示装置及显示装置的制造方法
技术领域
本公开的各种实施方式涉及显示装置和制造该显示装置的方法。
背景技术
近来，已经开发了使用具有可靠无机晶体结构的材料制造超小型发光元件和使用该发光元件制造发光装置的技术。例如，正在开发使用具有从纳米级至微米级范围的小尺寸的超小型发光元件来形成发光装置的光源的技术。这种发光装置可用于各种电子装置，诸如，显示装置或照明装置。
发明内容
技术问题
通过在衬底上形成电路元件以及在电路元件上形成发光元件来制造显示装置。当实际上电路元件和发光元件中的任一个有缺陷时，显示装置可被分类为有缺陷的产品。
此外，当在电路元件上形成发光元件时，可在电路元件与发光元件之间形成电磁屏蔽层，以防止被电路元件干扰，但是这可能使工艺复杂化。
本公开的技术目的是提供一种显示装置，该显示装置能够以改善的成品率制造，同时具有更简单的结构。
本公开的技术目的是提供一种能够通过更简化的工艺改善成品率的制造显示装置的方法。
技术方案
为了实现本公开的目的，根据本公开的实施方式的显示装置包括第一衬底、第一电极和第二电极、发光元件、第一导电层、像素电路层以及第二衬底，第一衬底包括第一区域和位于第一区域的边缘处的第二区域，第一电极和第二电极设置在第一衬底上并且彼此间隔开，发光元件在第一区域中设置在第一电极与第二电极之间，第一导电层在第二区域中设置在第一电极上，像素电路层在第二区域中设置在第一导电层上并且包括联接到第一导电层的晶体管，第二衬底设置在像素电路层上。
根据实施方式，显示装置还可包括第一分隔壁、第二分隔壁以及第三分隔壁，第一分隔壁在第一区域中插置在衬底与第一电极之间，第二分隔壁在第一区域中插置在衬底与第二电极之间，第三分隔壁在第二区域中插置在第一衬底与第一电极之间，并且发光元件可设置在第一分隔壁与第二分隔壁之间。
根据实施方式，像素电路层还可包括透射组件，透射组件设置成与第一衬底的第一区域重叠并且配置为透射从发光元件发射的光中的至少一些。
根据实施方式，显示装置还可包括第一接触电极和第二接触电极，第一接触电极配置为将发光元件中的每个的第一端部联接到第一电极，第二接触电极配置为将发光元件中的每个的第二端部联接到第二电极。
根据实施方式，第一接触电极可在第二区域中插置在第一电极与第一导电层之间。
根据实施方式，显示装置还可包括设置在第一接触电极和第二接触电极上的绝缘层，并且绝缘层可不与第一导电层重叠。
根据实施方式，第一导电层的厚度可大于绝缘层的平均厚度。
根据实施方式，像素电路层还可包括设置在第一导电层上的通孔层、设置在通孔层上的第一晶体管电极以及设置在第一晶体管电极上的半导体图案，第一晶体管电极和半导体图案可形成晶体管，并且第一导电层可通过接触孔与第一晶体管电极接触，该接触孔通过穿过通孔层暴露第一晶体管电极。
根据实施方式，通孔层可包括阻光材料，阻光材料吸收或阻挡从发光元件发射的光。
根据实施方式，显示装置还可包括第二导电层，第二导电层在第二区域中设置在第二电极上并且与第一导电层间隔开，并且像素电路层还可包括在第二区域中设置在第二导电层上并且联接到第二导电层的电力线。
为了实现本公开的目的，根据本公开的实施方式的显示装置配置为使得第一衬底包括配置为显示不同的单色颜色的多个像素区域，多个像素区域中的每个包括第一区域和第二区域，第一导电层独立地设置在多个像素区域中的每个中，并且第二导电层设置成跨越多个像素区域中的至少两个像素区域。
根据实施方式，透射组件可覆盖第二区域中的第二电极。
根据实施方式，第一衬底还可包括其中显示图像的显示区域和位于显示区域的一侧上的非显示区域，显示区域可包括配置为显示不同的单色颜色的多个像素区域，多个像素区域中的每个包括第一区域和第二区域，第二电极可延伸到非显示区域，并且像素电路层还可包括电力线和第二导电层，电力线设置在非显示区域中，第二导电层在非显示区域中设置在第二电极与电力线之间，并且配置为将第二电极联接到电力线。
根据实施方式，第一导电层可覆盖晶体管。
根据实施方式，透射组件可包括滤色器材料，滤色器材料配置为阻挡从发光元件发射的光中的一些波段的光。
根据实施方式，透射组件可包括量子点，量子点配置为转换从发光元件发射的光的颜色。
根据实施方式，显示装置还可包括沿着第一区域的边缘在第二区域中设置在第一衬底上并且配置为限定第一区域的堤部，并且堤部可不与第一导电层重叠。
根据实施方式，第一导电层的厚度和第一分隔壁的厚度的和可大于堤部的厚度。
根据实施方式，发光元件中的每个可以是具有从纳米级至微米级范围的尺寸的杆型发光二极管。
为了实现本公开的目的，根据本公开的实施方式的制造显示装置的方法包括制备包括形成在第一衬底上的发光元件层的第一面板；制备包括形成在第二衬底上的像素电路层的第二面板；以及结合第一面板和第二面板使得发光元件层和像素电路层彼此接触，发光元件层可包括第一衬底、设置成在第一衬底上彼此间隔开的第一电极和第二电极以及设置在第一电极与第二电极之间的多个发光元件，并且像素电路层可包括第二衬底、设置在第二衬底上的晶体管以及设置在晶体管上的第一导电层。
根据实施方式，像素电路层还可包括与第一面板的发光元件重叠并且配置为透射从发光元件发射的光中的至少一些的透射组件。
根据实施方式，制备第二面板可包括在第二衬底上形成晶体管；在晶体管上形成第一导电层；在与透射组件相对应的像素电路层中形成沟槽；以及通过向沟槽供应透明有机材料来形成透射组件。
有益效果
根据本公开的实施方式的显示装置可通过包括设置在发光元件上的电路元件而具有更简单的结构。
根据本公开的实施方式的制造显示装置的方法使得能够通过单独地制造包括发光元件的第一面板和包括电路元件和形成在电路元件上的导电层的第二面板以及通过结合第一面板和第二面板使得电路元件通过导电层联接到发光元件，来制造显示装置。因此，可改善显示装置的成品率。
附图说明
图1a和图1b是示出根据本公开的实施方式的发光元件的立体图和剖视图。
图2a和图2b是示出根据本公开的另一实施方式的发光元件的立体图和剖视图。
图3a和图3b是示出根据本公开的又一实施方式的发光元件的立体图和剖视图。
图4是示出根据本公开的实施方式的显示装置的平面图。
图5a至图5c是示出包括在图4的显示装置中的子像素的示例的电路图。
图6是示出图4的显示装置的示例的剖视图。
图7是示出包括在图6的显示装置中的第一面板的示例的平面图。
图8a至图8d是示出沿着图7的线I-I'截取的第一面板的示例的剖视图。
图9是示出包括在图6的显示装置中的第二面板的示例的平面图。
图10是示出沿着图9的线II-II'截取的第二面板的示例的剖视图。
图11是示出图6的显示装置的示例的剖视图。
图12是示出包括在图6的显示装置中的第一面板的另一示例的平面图。
图13是示出沿着图12的线III-III'截取的第一面板的另一示例的剖视图。
图14是示出图6的显示装置的另一示例的剖视图。
图15是示出沿着图7的线I-I'截取的第一面板的又一示例的剖视图。
图16是示出图6的显示装置的又一示例的剖视图。
图17是示出包括在图6的显示装置中的第二面板的另一示例的平面图。
图18是示出沿着图17的线IV-IV'截取的第二面板的另一示例的剖视图。
图19是示出图6的显示装置的又一示例的剖视图。
图20是示出根据本公开的另一实施方式的显示装置的平面图。
图21是示出根据本公开的实施方式的制造显示装置的方法的流程图。
图22a至图22d是用于说明根据图21的方法的制备第一面板的工艺的视图。
图23a至图23g是用于说明根据图21的方法的制备第二面板的工艺的视图。
具体实施方式
由于本公开允许各种变化和多个实施方式，因此将在附图中示出并在书面描述中详细描述特定实施方式。然而，本公开不限于以下公开的实施方式，并且可以以各种形式实现。
同时，为了清楚地示出本公开，在附图中可省略与本公开的特性不直接相关的一些组件。此外，附图中的一些组件的尺寸或比例可能被夸大。在所有附图中，尽管在不同的附图中示出了相同或相似的组件，但是相同或相似的组件被赋予尽可能相同的附图标记和符号，并且将省略重复的描述。
图1a和图1b是示出根据本公开的实施方式的发光元件的立体图和剖视图。在图1a和图1b中，示出了具有圆柱形形状的杆型发光元件LD，但是根据本公开的发光元件LD的类型和/或形状不限于此。
参考图1a和图1b，发光元件LD可包括第一导电半导体层11、第二导电半导体层13和插置在第一导电半导体层11与第二导电半导体层13之间的有源层12。例如，发光元件LD可由堆叠体形成，在该堆叠体中，第一导电半导体层11、有源层12和第二导电半导体层13沿着一个方向顺序堆叠。
根据实施方式，发光元件LD可设置成沿着一个方向延伸的杆形状。发光元件LD可具有沿着一个方向的第一端部和第二端部。
根据实施方式，第一导电半导体层11和第二导电半导体层13中的一个可设置在发光元件LD的第一端部上，并且第一导电半导体层11和第二导电半导体层13中的另一个可设置在发光元件LD的第二端部上。
根据实施方式，发光元件LD可以是制造成杆形状的杆型发光二极管。这里，杆形状包括具有大于横向长度的纵向长度(即，具有大于1的纵横比)的杆状形状或棒状形状，诸如圆柱体、多边形柱等，并且其剖面的形状不受特别限制。例如，发光元件LD的长度L可大于其直径D(或其剖面的宽度)。
根据实施方式，发光元件LD可具有从纳米级至微米级范围的小尺寸，例如，具有纳米级至微米级范围的直径D和/或长度L。然而，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可根据使用发光装置的各种装置(例如，显示装置等)的设计条件而不同地改变，其中，发光装置使用发光元件LD作为其光源。
第一导电半导体层11可包括至少一个n型半导体层。例如，第一导电半导体层11可包括n型半导体层，该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种半导体材料，并且掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂。然而，形成第一导电半导体层11的材料不限于此，并且除此之外的各种材料也可形成第一导电半导体层11。
有源层12可设置在第一导电半导体层11上，并且可形成为单量子阱结构或多量子阱结构。在实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可形成在有源层12上和/或可形成在有源层12下。例如，包覆层可由AlGaN层或InAlGaN层形成。根据实施方式，诸如AlGaN、AlInGaN等的材料可用于形成有源层12，并且除此之外的各种材料可形成有源层12。
当等于或高于阈值电压的电压被施加到发光元件LD的相对端部时，电子-空穴对在有源层12中复合，由此发光元件LD可发射光。使用该原理控制发光元件LD的发光，由此发光元件LD可用作各种发光装置和显示装置的像素的光源。
第二导电半导体层13可设置在有源层12上，并且可包括具有与第一导电半导体层11的类型不同的类型的半导体层。例如，第二导电半导体层13可包括至少一个p型半导体层。例如，第二导电半导体层13可包括p型半导体层，该p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且掺杂有诸如Mg等的第二导电掺杂剂。然而，形成第二导电半导体层13的材料不限于此，并且除此之外的各种材料可形成第二导电半导体层13。
根据实施方式，发光元件LD还可包括设置在其表面上的绝缘膜INF。绝缘膜INF可形成在发光元件LD的表面上，以至少围绕有源层12的外周表面，并且除此之外，绝缘膜INF还可围绕第一导电半导体层11的部分和第二导电半导体层13的部分。然而，绝缘膜INF可暴露发光元件LD的具有不同极性的相对端部。例如，绝缘膜INF可暴露而不是覆盖在纵向方向上位于发光元件LD的相对端部处的第一导电半导体层11和第二导电半导体层13的各自的一个端部，例如，圆柱体的两个基部(即，顶表面和底表面)。
根据实施方式，绝缘膜INF可包括氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)和氧化钛(TiO2)中的至少一种绝缘材料，但不限于此。即，形成绝缘膜INF的材料不受特别限制，并且绝缘膜INF可由当前已知的各种绝缘材料形成。
在实施方式中，除了第一导电半导体层11、有源层12、第二导电半导体层13和/或绝缘膜INF之外，发光元件LD还可包括附加组件。例如，发光元件LD可另外包括设置在第一导电半导体层11、有源层12和第二导电半导体层13中的每个的一个端部上的一个或多个荧光层、有源层、半导体层和/或电极层。
图2a和图2b是示出根据本公开的另一实施方式的发光元件的立体图和剖视图。图3a和图3b是示出根据本公开的又一实施方式的发光元件的立体图和剖视图。
参考图2a和图2b，发光元件LD还可包括设置在第二导电半导体层13的一个端部上的至少一个电极层14。
参考图3a和图3b，发光元件LD还可包括设置在第一导电半导体层11的一个端部上的至少一个附加电极层15。
电极层14和15中的每个可以是欧姆接触电极，但不限于此。此外，电极层14和15中的每个可包括金属或导电金属氧化物，并且可由例如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其氧化物、其合金、诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)或锌铟锡氧化物(ITZO)等的透明电极材料(上述材料单独或其组合)形成。电极层14和15可以是基本透明的或半透明的。因此，在发光元件LD中生成的光穿过电极层14和15并从发光元件LD发射出。
根据实施方式，绝缘膜INF可至少部分地围绕电极层14和15的外周表面，或者可不围绕电极层14和15的外周表面。即，绝缘膜INF可选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可形成为暴露发光元件LD的具有不同极性的相对端部，并且可暴露例如电极层14和15的至少部分。然而，不限于此，可不设置绝缘膜INF。
绝缘膜INF设置在发光元件LD的表面上，例如设置在有源层12的表面上，由此可防止有源层12与至少一个电极(例如，联接到发光元件LD的相对端部的接触电极中的至少一个)等短路。因此，可确保发光元件LD的电稳定性。
此外，因为绝缘膜INF形成在发光元件LD的表面上，所以可最小化发光元件LD的表面上的缺陷，并且可改善发光元件LD的寿命和效率。此外，因为绝缘膜INF形成在发光元件LD上，所以即使当多个发光元件LD彼此相邻设置时，也可防止发光元件LD之间的不期望的短路。
在实施方式中，发光元件LD可在经过表面处理工艺(例如，涂覆)之后制造。例如，当多个发光元件LD与流体溶液(或溶剂)混合并供应到每个发射区域(例如，每个像素的发射区域)时，发光元件LD可均匀分布，而不是在溶液中不均匀地聚集。这里，发射区域是其中光由发光元件LD发射的区域，并且可与其中不发射光的非发射区域不同。
根据实施方式，绝缘膜INF本身由使用疏水材料的疏水膜形成，或者可在绝缘膜INF上另外形成由疏水材料制成的疏水膜。根据实施方式，疏水材料可以是包括氟的材料，以表现疏水性质。此外，根据实施方式，自组装单层(SAM)形式的疏水材料可应用到发光元件LD。在这种情况下，疏水材料可包括十八烷基三氯硅烷、氟代烷基三氯硅烷、全氟烷基三乙氧基硅烷等。此外，疏水材料可以是包括氟的商业化材料，诸如，TeflonTM或CytopTM或者与其相对应的材料。
包括发光元件LD的发光装置可用在需要光源的各种装置以及显示装置中。例如，至少一个超小型发光元件LD(例如，各自具有纳米级或微米级尺寸的多个超小型发光元件LD)设置在显示面板的每个像素区域中，并且每个像素的光源(或光源单元)可使用超小型发光元件LD来形成。然而，在本公开中，发光元件LD的应用领域不限于显示装置。例如，发光元件LD也可用在需要光源的其它类型的装置中，诸如，照明装置等。
图4是示出根据本公开的实施方式的显示装置的平面图。根据实施方式，图4中示出了显示装置(具体地，设置在显示装置中的显示面板PNL)作为能够使用图1a至图3b中描述的发光元件LD作为其光源的装置的示例。根据实施方式，在图4中着重于显示区域DA简单地示出了显示面板PNL的结构。然而，根据实施方式，尽管未示出，但是在显示面板PNL中还可设置至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。
参考图4，显示面板PNL可包括第一衬底SUB1(或基础层)和设置在第一衬底SUB上的像素PXL。具体地，显示面板PNL和第一衬底SUB1可包括其中显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。
根据实施方式，显示区域DA可设置在显示面板PNL的中央区域中，并且非显示区域NDA可沿着显示面板PNL的边缘设置，以围绕显示区域DA。然而，显示区域DA和非显示区域NDA的位置不限于此，并且其位置可改变。
第一衬底SUB1可配置显示面板PNL的基础构件。例如，第一衬底SUB1可配置下面板(例如，显示面板PNL的下板)的基础构件。
根据实施方式，第一衬底SUB1可以是刚性衬底或柔性衬底，并且其材料和性质不受特别限制。例如，第一衬底SUB1可以是由玻璃或增强玻璃制成的刚性衬底，或者由塑料或金属制成的薄膜形成的柔性衬底。此外，第一衬底SUB1可以是透明衬底，但不限于此。例如，第一衬底SUB1可以是半透明衬底、不透明衬底或反射衬底。
第一衬底SUB1上的一个区域被限定为其中设置有像素PXL的显示区域DA，并且其余区域被限定为非显示区域NDA。例如，第一衬底SUB1可包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，显示区域DA包括其中形成有像素PXL的多个像素区域。联接到显示区域DA的像素PXL的各种线和/或嵌入式电路可设置在非显示区域NDA中。
像素PXL可包括由相应扫描信号和数据信号驱动的至少一个发光元件LD，例如，根据图1a至图3b的实施方式中的任一个的至少一个杆型发光二极管。例如，像素PXL可包括具有从纳米级至微米级范围的小尺寸并且彼此并联联接的多个杆型发光二极管。多个杆型发光二极管可形成像素PXL的光源。
此外，像素PXL可包括多个子像素。例如，像素PXL可包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。
根据实施方式，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可发射不同颜色的光。例如，第一子像素SPX1可以是发射红光的红色子像素，第二子像素SPX2可以是发射绿光的绿色子像素，并且第三子像素SPX3可以是发射蓝光的蓝色子像素。然而，形成像素PXL的子像素的颜色、类型和/或数量不受特别限制，并且例如，由子像素中的每个发射的光的颜色可不同地改变。此外，在图4中示出了其中像素PXL以条纹形式布置在显示区域DA中的实施方式，但是本公开不限于此。例如，像素PXL可设置成具有当前已知的各种像素布置形式。
在实施方式中，像素PXL(或子像素中的每个)可由有源像素形成。然而，可应用于本公开的显示装置的像素PXL的类型、结构和/或驱动方法不受特别限制。例如，像素PXL可由具有当前已知的各种无源或有源结构的显示装置的像素形成。
图5a至图5c是示出包括在图4的显示装置中的子像素的示例的电路图。图5a至图5c中所示的子像素SPX可以是设置在图4的显示面板PNL中的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的任一个，并且第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可具有基本相同或相似的结构。因此，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3在图5a至图5c中被共同称为子像素SPX。
首先，参考图5a，子像素SPX包括光源单元LSU，光源单元LSU配置为发射具有与数据信号相对应的亮度的光。此外，子像素SPX还可选择性地包括用于驱动光源单元LSU的像素电路PXC。
根据实施方式，光源单元LSU可包括电联接在第一电源VDD与第二电源VSS之间的多个发光元件LD。在实施方式中，发光元件LD可彼此并联联接，但不限于此。例如，多个发光元件LD可以以串联-并联组合结构联接在第一电源VDD与第二电源VSS之间。
第一电源VDD和第二电源VSS可具有不同的电势，以使得发光元件LD能够发射光。例如，第一电源VDD可设置为高电势电源，并且第二电源VSS可设置为低电势电源。这里，至少在子像素SPX的发射周期期间，第一电源VDD与第二电源VSS之间的电势差可设置为等于或高于发光元件LD的阈值电压。
同时，在图5a中示出了其中发光元件LD在相同方向(例如，正向方向)上彼此并联联接在第一电源VDD与第二电源VSS之间的实施方式，但是本公开不限于此。例如，发光元件LD中的一些在正向方向上联接在第一电源VDD与第二电源VSS之间，并形成每个有效光源，并且其它发光元件LD可在反向方向上联接。在另一示例中，至少一个子像素SPX可仅包括单个发光元件LD(例如，在正向方向上联接在第一电源VDD与第二电源VSS之间的单个有效光源)。
根据实施方式，相应发光元件LD的第一端部可通过第一电极公共联接到相应像素电路PXC，并且可通过像素电路PXC和第一电力线PL1联接到第一电源VDD。相应发光元件LD的第二端部可通过第二电极和第二电力线PL2公共联接到第二电源VSS。
光源单元LSU可发射具有与通过相应像素电路PXC供应的驱动电流相对应的亮度的光。因此，可在显示区域DA中显示预定图像。
像素电路PXC可联接到相应子像素SPX的扫描线Si和数据线Dj。例如，当子像素SPX设置在显示区域DA的第i行和第j列中时，子像素SPX的像素电路PXC可联接到显示区域DA的第i扫描线Si和第j数据线Dj。像素电路PXC可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管T1(或驱动晶体管)可联接在第一电源VDD与光源单元LSU之间。第一晶体管T1的栅电极可联接到第一节点N1。第一晶体管T1可响应于第一节点N1的电压控制供应给光源单元LSU的驱动电流。
第二晶体管T2(或开关晶体管)可联接在数据线Dj与第一节点N1之间。第二晶体管T2的栅电极可联接到扫描线Si。
第二晶体管T2响应于来自扫描线Si的具有栅极导通电压(例如，低电压)的扫描信号而导通，从而将数据线Dj电联接到第一节点N1。
对于每个帧周期，相应帧的数据信号被供应给数据线Dj，并且数据信号可经由第二晶体管T2传输到第一节点N1。因此，存储电容器Cst可充入与数据信号相对应的电压。
存储电容器Cst的第一电极可联接到第一电源VDD，并且存储电容器Cst的第二电极可联接到第一节点N1。存储电容器Cst可充入与在每个帧周期期间提供到第一节点N1的数据信号相对应的电压，并且可保持充电的电压直到提供下一帧的数据信号。
同时，包括在像素电路PXC中的全部晶体管(例如，第一晶体管T1和第二晶体管T2)在图5a中被示出为P型晶体管，但本公开不限于此。例如，第一晶体管T1和第二晶体管T2中的至少一个可改变为N型晶体管。
例如，如图5b中所示，第一晶体管T1和第二晶体管T2中的全部可以是N型晶体管。在这种情况下，用于将每个帧周期供应给数据线Dj的数据信号写至子像素SPX的扫描信号的栅极导通电压可以是高电平电压。类似地，用于使第一晶体管T1导通的数据信号的电压可以是具有与图5a的实施方式中的波形相反的波形的电压。例如，在图5b的实施方式中，随着要表示的灰度级值更大，可供应具有更高电压电平的数据信号。
除了一些电路元件联接的位置和控制信号(例如，扫描信号和数据信号)的电压电平根据晶体管的类型的改变而改变之外，图5b中所示的子像素SPX在配置和操作方面与图5a的子像素SPX基本相似。因此，将省略对图5b的子像素SPX的详细描述。
同时，像素电路PXC的结构不限于图5a和图5b中所示的实施方式。即，像素电路PXC可由具有当前已知的各种结构和/或驱动方法的像素电路形成。例如，像素电路PXC可像图5c中所示的实施方式那样形成。
参考图5c，除了相应扫描线Si之外，像素电路PXC还可联接到至少一个附加扫描线(或控制线)。例如，设置在显示区域DA的第i行中的子像素SPX的像素电路PXC还可联接到第(i-1)扫描线Si-1和/或第(i+1)扫描线Si+1。此外，根据实施方式，像素电路PXC还可联接到除了第一电源VDD和第二电源VSS之外的电源。例如，像素电路PXC还可联接到初始化电源Vint。根据实施方式，像素电路PXC可包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1可联接在第一电源VDD与光源单元LSU之间。第一晶体管T1的第一电极(例如，源电极)可通过第五晶体管T5和第一电力线PL1联接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可经由第六晶体管T6联接到光源单元LSU的第一电极(例如，相应子像素SPX的第一电极)。第一晶体管T1的栅电极可联接到第一节点N1。第一晶体管T1可响应于第一节点N1的电压来控制供应给光源单元LSU的驱动电流。
第二晶体管T2可联接在数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极可联接到相应扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号时，第二晶体管T2导通，从而将数据线Dj电联接到第一晶体管T1的第一电极。因此，当第二晶体管T2导通时，从数据线Dj供应的数据信号可传输到第一晶体管T1。
第三晶体管T3可联接在第一晶体管T1的第二电极(例如，漏电极)与第一节点N1之间。第三晶体管T3的栅电极可联接到相应扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号时，第三晶体管T3导通，从而以二极管形式联接第一晶体管T1。
第四晶体管T4可联接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极可联接到前一扫描线，例如，第(i-1)扫描线Si-1。当具有栅极导通电压的扫描信号被供应到第(i-1)扫描线Si-1时，第四晶体管T4导通，从而将初始化电源Vint的电压传输到第一节点N1。这里，初始化电源Vint的电压可等于或低于数据信号的最低电压。
第五晶体管T5可联接在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极可联接到相应发射控制线，例如，第i发射控制线Ei。当具有栅极截止电压(例如，高电压)的发射控制信号被供应给发射控制线Ei时，第五晶体管T5截止，并且第五晶体管T5可在其它情况下导通。
第六晶体管T6可联接在第一晶体管T1与光源单元LSU的第一电极之间。第六晶体管T6的栅电极可联接到相应发射控制线，例如，第i发射控制线Ei。当具有栅极截止电压的发射控制信号被供应给发射控制线Ei时，第六晶体管T6截止，并且第六晶体管T6可在其它情况下导通。
第七晶体管T7可联接在光源单元LSU的第一电极与初始化电源Vint之间。第七晶体管T7的栅电极可联接到下一级的扫描线中的任一条，例如，第(i+1)扫描线Si+1。当具有栅极导通电压的扫描信号被供应给第(i+1)扫描线Si+1时，第七晶体管T7导通，从而将初始化电源Vint的电压供应给光源单元LSU的第一电极。在这种情况下，对于期间初始化电源Vint的电压传输到光源单元LSU的每个初始化周期，光源单元LSU的第一电极的电压可被初始化。
用于控制第七晶体管T7的操作的控制信号可不同地改变。例如，第七晶体管T7的栅电极替代地联接到相应水平线的扫描线，即，第i扫描线Si。在这种情况下，当具有栅极导通电压的扫描信号被供应给第i扫描线Si时，第七晶体管T7导通，从而将初始化电源Vint的电压供应给光源单元LSU的第一电极。
存储电容器Cst可联接在第一电源VDD与第一节点N1之间。存储电容器Cst可存储与在每个帧周期中供应给第一节点N1的数据信号和第一晶体管T1的阈值电压对应的电压。
同时，包括在像素电路PXC中的全部晶体管(例如，第一晶体管T1到第七晶体管T7)在图5c中被示出为P型晶体管，但本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可改变为N型晶体管。
此外，可应用于本公开的子像素SPX的结构不限于图5a至图5c中所示的实施方式，并且子像素SPX可具有当前已知的各种结构。例如，包括在子像素SPX中的像素电路PXC可由具有当前已知的各种结构和/或驱动方法的像素电路形成。此外，子像素SPX可形成在无源发光显示装置等中。在这种情况下，省略像素电路PXC，并且光源单元LSU的第一电极和第二电极中的每个可直接联接到扫描线Si、数据线Dj、电力线和/或控制线。
图6是示出图4的显示装置的示例的剖视图。
参考图6，显示装置(或图4的显示面板PNL)可包括第一衬底SUB1、发光元件层LDL(或显示元件层)、像素电路层PCL(或电路元件层)和第二衬底SUB2。在下文中，显示装置的其上显示图像的表面(例如，第二衬底SUB2)被限定为上表面，并且面对上表面的另一个表面(例如，第一衬底SUB1)被限定为下表面。在这种情况下，第三方向DR3可以是从显示装置的下表面到上表面的方向，即，朝向显示装置的上部分的方向。
发光元件层LDL可设置在第一衬底SUB1上，像素电路层PCL可设置在发光元件层LDL上，并且第二衬底SUB2可设置在像素电路层PCL上。这里，发光元件层LDL可包括参考图5a至图5c描述的光源单元LSU(或发光元件LD)，并且像素电路层PCL可包括参考图5a至图5c描述的像素电路PXC。
如后面将要描述的，第一衬底SUB1和发光元件层LDL可形成第一面板STR1(或第一结构、下面板)，并且像素电路层PCL和第二衬底SUB2可形成第二面板STR2(或第二结构、上面板)。第一面板STR1和第二面板STR2可彼此独立地制造，并且可通过结合工艺形成单个显示装置。
在下文中，将依次描述第一面板STR1、第二面板STR2以及其中第一面板STR1和第二面板STR2组合的显示面板PNL。
图7是示出包括在图6的显示装置中的第一面板的示例的平面图。在图7中，基于与包括在图4的显示装置中的子像素SPX(例如，第一子像素SPX1)对应的发光元件层LDL示出子像素SPX的结构。
参考图7，子像素SPX可包括设置成在子像素区域SPA中彼此间隔开的第一电极ELT1和第二电极ELT2以及联接在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD。
根据实施方式，第一电极ELT1和第二电极ELT2可设置成在子像素区域SPA中彼此间隔开，并且可设置成使得其至少部分彼此面对。例如，第一电极ELT1和第二电极ELT2可分别沿着第一方向DR1延伸，并且可在沿着第二方向DR2彼此隔开预定距离的同时彼此平行，第二方向DR2与第一方向DR1基本上垂直或相交。然而，本公开不限于此。例如，第一电极ELT1和第二电极ELT2的形状和/或布置关系可不同地改变。
第一电极ELT1可电联接到在第二方向DR2上延伸的第一连接电极CONT1(或第一连接线)。第一连接电极CONT1可联接到参考图5a至图5c描述的像素电路PXC(例如，第一晶体管T1)。
第二电极ELT2可电联接到在第二方向DR2上延伸的第二连接电极CONT2(或第二连接线)。第二连接电极CONT2延伸到相邻的子像素(例如，基于参考图4描述的第一子像素SPX1，延伸到第二子像素SPX2和第三子像素SPX3)，并且还可延伸到非显示区域NDA(参见图4)。
子像素区域SPA可包括发射区域EMA，在发射区域EMA中设置有至少一对第一电极ELT1和第二电极ELT2以及联接在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD。根据实施方式，发射区域EMA是发射单色的光的单位区域，与其中发射另一单色的光的发射区域不同，并且可由稍后描述的堤部(参见图12)等来限定。
根据实施方式，第一电极ELT1和第二电极ELT2中的每个可具有单层结构或多层结构。例如，第一电极ELT1可具有包括第一反射电极和第一导电封盖层的多层结构，并且第二电极可具有包括第二反射电极和第二导电封盖层的多层结构。
根据实施方式，第一电极ELT1可联接到第一连接电极CONT1。第一电极ELT1可整体地联接到第一连接电极CONT1。例如，第一电极ELT1可形成为从第一连接电极CONT1偏离的至少一个分支。当第一电极ELT1和第一连接电极CONT1形成为单个主体时，第一连接电极CONT1可被认为是第一电极ELT1的部分。然而，本公开不限于此。例如，在本公开的另一实施方式中，第一电极ELT1和第一连接电极CONT1单独地形成，并且可通过未示出的至少一个接触孔或通孔彼此电联接。
根据实施方式，第一连接电极CONT1可具有单层结构或多层结构。例如，第一连接电极CONT1可包括整体联接到第一反射电极的第一子连接电极和整体联接到第一导电封盖层的第二子连接电极。根据实施方式，第一连接电极CONT1可具有与第一电极ELT1相同的剖面结构(或堆叠结构)，但不限于此。
根据实施方式，第二电极ELT2可联接到第二连接电极CONT2。例如，第二电极ELT2可整体联接到第二连接电极CONT2。例如，第二电极ELT2可形成为从第二连接电极CONT2偏离的至少一个分支。当第二电极ELT2和第二连接电极CONT2形成为单个主体时，第二连接电极CONT2可被认为是第二电极ELT2的部分。然而，本公开不限于此。例如，在本公开的另一实施方式中，第二电极ELT2和第二连接电极CONT2单独地形成，并且可通过未示出的至少一个接触孔或通孔彼此电联接。
根据实施方式，与第一连接电极CONT1类似，第二连接电极CONT2可具有单层结构或多层结构。
第一分隔壁PW1可设置在第一电极ELT1下方，同时与第一电极ELT1的部分重叠，并且第二分隔壁PW2可设置在第二电极ELT2下方，同时与第二电极ELT2的部分重叠。第一分隔壁PW1和第二分隔壁PW2设置成在发射区域EMA中彼此间隔开，并且可使第一电极ELT1和第二电极ELT2的部分在向上的方向上突出。例如，第一电极ELT1可设置在第一分隔壁PW1上，并且从而通过第一分隔壁PW1在第一衬底SUB1的高度的方向上(或在第三方向DR3(厚度方向)上)突出，并且第二电极ELT2可设置在第二分隔壁PW2上，并且从而通过第二分隔壁PW2在第一衬底SUB1的高度的方向上突出。
第三分隔壁PW3可设置在第一连接电极CONT1和第二连接电极CONT2下方，同时与第一连接电极CONT1和第二连接电极CONT2重叠。第三分隔壁PW3可使第一连接电极CONT1和第二连接电极CONT2的部分在向上的方向上(或在第三方向DR3上)突出。
在实施方式中，第一连接电极CONT1和第二连接电极CONT2中的每个的宽度W1(例如，在第一方向DR1上的宽度)可大于第一电极ELT1和第二电极ELT2中的每个的宽度(例如，在第二方向DR2上的宽度)。
如后面将要描述的，第一连接电极CONT1和另一个连接电极CONT2通过结合工艺与第二面板STR2的像素电路层PCL直接接触，并且第一连接电极CONT1和第二连接电极CONT2中的每个可具有相对大的宽度，使得即使当参考图6所描述的第一面板STR1与第二面板STR2之间出现对准误差时，第一连接电极CONT1和另一个连接电极CONT2也联接到第二面板STR2的像素电路层PCL。例如，因为第一连接电极CONT1和另一个连接电极CONT2中的每个具有相对大的宽度，所以由第一连接电极CONT1和另一个连接电极CONT2在子像素区域SPA中占据的总面积可大于由像素电路PXC(参见图5a)在像素电路层PCL中占据的面积，并且可在平面图中覆盖像素电路PXC。
根据实施方式，至少一个发光元件LD(例如，多个发光元件LD)可布置在子像素SPX的第一电极ELT1与第二电极ELT2之间。多个发光元件LD可在其中第一电极ELT1和第二电极ELT2设置成彼此面对的发射区域EMA中彼此并联联接。
同时，在图7中，发光元件LD被示出为在第二方向DR2上(例如，在水平方向上)对准在第一电极ELT1与第二电极ELT2之间，但是发光元件LD布置的方向不限于此。例如，发光元件LD中的至少一个可布置在对角线方向上。
发光元件LD中的每个可电联接在子像素SPX的第一电极ELT1与第二电极ELT2之间。例如，发光元件LD中的每个的第一端部可电联接到第一电极ELT1，并且发光元件LD中的每个的第二端部可电联接到第二电极ELT2。
在实施方式中，发光元件LD中的每个的第一端部可通过至少一个接触电极(例如，第一接触电极CNE1)电联接到第一电极ELT1，而不是直接设置在第一电极ELT1上。然而，本公开不限于此。例如，在本公开的另一实施方式中，发光元件LD的第一端部与第一电极ELT1直接接触，从而电联接到第一电极ELT1。
类似地，发光元件LD中的每个的第二端部可通过至少一个接触电极(例如，第二接触电极CNE2)电联接到第二电极ELT2，而不是直接设置在第二电极ELT2上。然而，本公开不限于此。例如，在本公开的另一实施方式中，发光元件LD中的每个的第二端部与第二电极ELT2直接接触，从而电联接到第二电极ELT2。
根据实施方式，发光元件LD中的每个可以是使用无机晶体结构的材料并且具有超小尺寸(例如，从纳米级至微米级范围的小尺寸)的发光二极管。例如，发光元件LD中的每个可以是图1a至图3b中的任一个中所示的、具有从纳米级至微米级范围的尺寸的超小型杆型发光二极管。然而，可应用于本公开的发光元件LD的类型不限于此。例如，发光元件LD使用生长方法而形成，并且发光元件LD可以是例如核-壳结构的、具有从纳米级至微米级范围的尺寸的发光二极管。
根据实施方式，发光元件LD可在预定溶液中以散布形式制备，并且然后通过喷墨印刷方法、狭缝涂覆方法等供应给每个子像素SPX的发射区域EMA。例如，发光元件LD可在其与挥发性溶剂混合的状态下供应给发射区域EMA。这里，当向子像素SPX的第一电极ELT1和第二电极ELT2供应预定电压时，在第一电极ELT1与第二电极ELT2之间形成电场，由此发光元件LD在第一电极ELT1与第二电极ELT2之间进行自对准。在发光元件LD对准之后，通过使溶剂挥发或使用另一方法去除溶剂，由此发光元件LD可稳定地布置在第一电极ELT1与第二电极ELT2之间。此外，第一接触电极CNE1和第二接触电极CNE2形成在发光元件LD的第一端部和第二端部上，由此发光元件LD可稳定地联接在第一电极ELT1与第二电极ELT2之间。
因为电路元件和线都不设置在第一衬底SUB1与第一电极ELT1和第二电极ELT2之间，所以当在第一电极ELT1与第二电极ELT2之间形成电场时，可消除由于电路元件、导电图案等引起的干扰。因此，可相对改善发光元件LD的对准的效率。
根据实施方式，第一接触电极CNE1形成在发光元件LD的第一端部和与其对应的第一电极ELT1的至少部分上，从而将发光元件LD的第一端部物理联接和/或电联接到第一电极ELT1。类似地，第二接触电极CNE2形成在发光元件LD的第二端部和与其对应的第二电极ELT2的至少部分上，从而将发光元件LD的第二端部物理联接和/或电联接到第二电极ELT2。
设置在子像素区域SPA中的发光元件LD被聚集，从而形成相应子像素SPX的光源。例如，当驱动电流在每个帧周期期间流入至少一个子像素SPX时，在正向方向上联接在子像素SPX的第一电极ELT1与第二电极ELT2之间的发光元件LD发射光，从而发射具有与驱动电流相对应的亮度的光。
图8a至图8d是示出沿着图7的线I-I'截取的第一面板的示例的剖视图。在图8a至图8d中，示出了形成在第一面板STR1上的任一个子像素区域SPA(例如，第一子像素区域SPA1)。根据实施方式，上述第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可具有基本相同或相似的剖面结构。因此，在图8a至图8d中，为了便于描述，将着重对包含第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的子像素SPX的结构进行描述。
首先，参考图8a，发光元件层LDL可设置在第一衬底SUB1上。根据实施方式，发光元件层LDL可形成在显示面板PNL的整个显示区域DA中。例如，发光元件层LDL可形成在第一衬底SUB1的一个表面上。
发光元件层LDL可包括顺序设置和/或形成在第一衬底SUB1上的第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1和第二接触电极CNE2以及第三绝缘层INS3。
第一分隔壁PW1和第二分隔壁PW2可在发射区域EMA中设置在第一衬底SUB1上。第一分隔壁PW1和第二分隔壁PW2可设置成在发射区域EMA中彼此间隔开。
第三分隔壁PW3可在非发射区域NEMA1和NEMA2中设置在第一衬底SUB1上。第三分隔壁PW3与第一分隔壁PW1和第二分隔壁PW2间隔开，但不限于此。
第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3可在第一衬底SUB1上在第三方向DR3上(即，在高度方向上)突出。根据实施方式，第一分隔壁PW1和第二分隔壁PW2可具有基本相同的高度，但不限于此。例如，第三分隔壁PW3可具有比第一分隔壁PW1和第二分隔壁PW2的高度大的高度。
根据实施方式，第一分隔壁PW1可设置在第一衬底SUB1与第一电极ELT1之间。第一分隔壁PW1可设置成与发光元件LD的第一端部EP1相邻。例如，第一分隔壁PW1的一个侧表面位于靠近发光元件LD的第一端部EP1的一定距离处，并且可设置成面对第一端部EP1。
根据实施方式，第二分隔壁PW2可设置在第一衬底SUB1与第二电极ELT2之间。第二分隔壁PW2可设置成与发光元件LD的第二端部EP2相邻。例如，第二分隔壁PW2的一个侧表面位于靠近发光元件LD的第二端部EP2的一定距离处，并且可设置成面对第二端部EP2。
根据实施方式，第三分隔壁PW3可在第一非发射区域NEMA1中设置在第一衬底SUB1与第一电极ELT1之间，并且可在第二非发射区域NEMA2中设置在第一衬底SUB1与第二电极ELT2之间。
根据实施方式，如图8a中所示，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3可具有各种形状。例如，第一分隔壁PW1和第二分隔壁PW2可具有梯形的剖面形状，其宽度随着靠近其顶部而减小。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每个可在其至少一个侧表面中具有斜率。在另一示例中，如图8b中所示，第一分隔壁PW1和第二分隔壁PW2可具有半圆形或半椭圆形的剖面，其宽度随着靠近其顶部而减小。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每个可在其至少一个侧表面中具有弯曲表面。即，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3的形状在本公开中不受特别限制，并且可不同地改变。此外，根据实施方式，可省略第一分隔壁PW1和第二分隔壁PW2中的至少一个，或者可改变其位置。
再次参考图8a，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3可包括绝缘材料，绝缘材料包括无机材料和/或有机材料。例如，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3可包括至少一层无机膜，无机膜包括当前已知的各种无机绝缘材料，诸如SiNx、SiOx等。替代地，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3可包括至少一层有机膜，有机膜包括当前已知的各种有机绝缘材料和/或光刻胶膜，或者可由复合地包括有机材料/无机材料的单层绝缘体或多层绝缘体形成。即，形成第一分隔壁PW1、第二分隔壁PW2和第二分隔壁PW3的材料可不同地改变。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2可用作反射构件。例如，第一分隔壁PW1和第二分隔壁PW2以及设置在其上的第一电极ELT1和第二电极ELT2可用作反射构件，从而通过引导从相应发光元件发射的光在期望的方向上行进来改善像素PXL的光效率。
第一电极ELT1和第二电极ELT2可分别设置在第一分隔壁PW1和第二分隔壁PW2上。第一电极ELT1和第二电极ELT2可设置成在发射区域EMA中彼此间隔开。此外，第一电极ELT1和第二电极ELT2(或者第一连接电极CONT1和第二连接电极CONT2，参见图7)可设置在第三分隔壁PW3上。
根据实施方式，分别设置在第一分隔壁PW1和第二分隔壁PW2上的第一电极ELT1和第二电极ELT2可具有与第一分隔壁PW1和第二分隔壁PW2的相应形状相对应的形状。例如，第一电极ELT1和第二电极ELT2可在发光元件层LDL的高度的方向上(或在厚度方向上)突出，同时分别具有与第一分隔壁PW1和第二分隔壁PW2相对应的倾斜表面或弯曲表面。类似地，设置在第三分隔壁PW3上的第一电极ELT1和第二电极ELT2等可具有与第三分隔壁PW3的形状相对应的形状。
第一电极ELT1和第二电极ELT2中的每个可包括至少一种导电材料。例如，第一电极ELT1和第二电极ELT2中的每个可包括金属(诸如，Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti)及其合金、导电氧化物(诸如，ITO、IZO、ZnO和ITZO)以及导电聚合物(诸如，PEDOT)中的至少一种材料，但不限于此。
此外，第一电极ELT1和第二电极ELT2中的每个可由单层或多层形成。例如，第一电极ELT1和第二电极ELT2中的每个可包括至少一个反射电极层。此外，第一电极ELT1和第二电极ELT2中的每个还可选择性地包括至少一个透明电极层和至少一个导电封盖层中的至少一个，其中，至少一个透明电极层设置在反射电极层上和/或反射电极层下，至少一个导电封盖层覆盖透明电极层和/或反射电极层的上部分。
根据实施方式，第一电极ELT1和第二电极ELT2中的每个的反射电极层可由具有均匀反射率的导电材料制成。例如，反射电极层可包括金属(诸如，Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr)及其合金中的至少一种，但不限于此。即，反射电极层可由各种反射导电材料制成。当第一电极ELT1和第二电极ELT2中的每个包括反射电极层时，可使从发光元件LD中的每个的相对端部(即，第一端部EP1和第二端部EP2)发射的光在显示图像的方向上(例如，在正向方向上)进一步行进。具体地，当第一电极ELT1和第二电极ELT2设置成面对发光元件LD的第一端部EP1和第二端部EP2，同时具有与第一分隔壁PW1和第二分隔壁PW2的形状相对应的倾斜表面或弯曲表面时，从发光元件LD中的每个的第一端部EP1和第二端部EP2发射的光可通过被第一电极ELT1和第二电极ELT2反射而在第三方向DR3上(即，在显示面板PNL的正向方向上)进一步行进。因此，可改善从发光元件LD发射的光的效率。
此外，第一电极ELT1和第二电极ELT2中的每个的透明电极层可由各种透明电极材料制成。例如，透明电极层可包括ITO、IZO或ITZO，但不限于此。在实施方式中，第一电极ELT1和第二电极ELT2中的每个可由具有ITO/Ag/ITO的堆叠结构的三层形成。如上所述，当第一电极ELT1和第二电极ELT2由包括至少两层的多层形成时，可最小化由信号延迟(RC延迟)引起的电压降。因此，可将期望的电压高效地传输到发光元件LD。
另外，当第一电极ELT1和第二电极ELT2中的每个包括配置为覆盖反射电极层和/或透明电极层的导电封盖层时，可防止第一电极ELT1和第二电极ELT2的反射电极层等由于在制造像素PXL的工艺等中引起的缺陷而被损坏。然而，导电封盖层可选择性地包括在第一电极ELT1和第二电极ELT2中，并且可根据实施方式而被省略。此外，导电封盖层可被认为是第一电极ELT1和第二电极ELT2中的每个的组件，或者可被认为是设置在第一电极ELT1和第二电极ELT2上的单独组件。
第一绝缘层INS1可设置在第一电极ELT1和第二电极ELT2的部分上。例如，第一绝缘层INS1可形成为覆盖第一电极ELT1和第二电极ELT2的部分，并且可包括暴露第一电极ELT1和第二电极ELT2的其它部分的开口。
在实施方式中，第一绝缘层INS1可首先形成为完全覆盖第一电极ELT1和第二电极ELT2。如图8a中所示，在发光元件LD被供应给第一绝缘层INS1并在第一绝缘层INS1上对准之后，第一绝缘层INS1可部分地开口，以在预定的第一接触部和第二接触部中暴露第一电极ELT1和第二电极ELT2。替代地，在完成发光元件LD的供应和对准之后，第一绝缘层INS1可以以局部设置在发光元件LD下的单独图案的形式被图案化。
即，第一绝缘层INS1插置在第一电极ELT1和第二电极ELT2与发光元件LD之间，并且可暴露第一电极ELT1和第二电极ELT2中的每个的至少部分。在形成第一电极ELT1和第二电极ELT2之后，形成第一绝缘层INS1以覆盖第一电极ELT1和第二电极ELT2，从而防止第一电极ELT1和第二电极ELT2被损坏或防止金属在随后的工艺中被提取(extracted)。此外，第一绝缘层INS1可稳定地支承相应的发光元件LD。根据实施方式，可省略第一绝缘层INS1。
在形成有第一绝缘层INS1的发射区域EMA中，可供应并对准发光元件LD。例如，通过喷墨方法等将发光元件LD供应到发射区域EMA，并且可通过施加到第一电极ELT1和第二电极ELT2的预定对准电压(或对准信号)在第一电极ELT1与第二电极ELT2之间对准发光元件LD。为了对准发光元件LD，可将参考电压(例如，接地电压)施加到第一电极ELT1，并且可将交流电压(或对准电压)施加到第二电极ELT2。在这种情况下，在第一电极ELT1与第二电极ELT2之间形成电场，由此发光元件LD可在发射区域EMA中在第一电极ELT1与第二电极ELT2之间自对准。
第二绝缘层INS2设置在发光元件LD(具体地，在第一电极ELT1与第二电极ELT2之间对准的发光元件LD)上，从而暴露发光元件LD的第一端部EP1和第二端部EP2。例如，第二绝缘层INS2可仅部分地设置在发光元件LD的部分上，而不覆盖发光元件LD的第一端部EP1和第二端部EP2。第二绝缘层INS2可在每个发射区域EMA中形成为独立图案，但不限于此。此外，如图7中所示，当在形成第二绝缘层INS2之前在第一绝缘层INS1与发光元件LD之间存在间隙空间时，该空间可由第二绝缘层INS2填充。因此，可更稳定地支承发光元件LD。
第一接触电极CNE1和第二接触电极CNE2可设置在第一电极ELT1和第二电极ELT2以及发光元件LD的第一端部EP1和第二端部EP2上。在实施方式中，如图7中所示，第一接触电极CNE1和第二接触电极CNE2可设置在相同的层上。在这种情况下，第一接触电极CNE1和第二接触电极CNE2可在相同的工艺中使用相同的导电材料形成，但不限于此。
第一接触电极CNE1和第二接触电极CNE2可将发光元件LD的第一端部EP1和第二端部EP2分别电联接到第一电极ELT1和第二电极ELT2。
例如，第一接触电极CNE1可设置在第一电极ELT1上以与第一电极ELT1接触。例如，第一接触电极CNE1可设置在第一电极ELT1的未被第一绝缘层INS1覆盖的部分(例如，第一接触部)上，以与第一电极ELT1接触。此外，为了使第一接触电极CNE1与至少一个发光元件(例如，多个发光元件LD的与第一电极ELT1相邻的第一端部EP1)接触，第一接触电极CNE1可设置在第一端部EP1上。即，第一接触电极CNE1可设置成覆盖发光元件LD的第一端部EP1和与其对应的第一电极ELT1的至少部分。因此，发光元件LD的第一端部EP1可电联接到第一电极ELT1。
类似地，第二接触电极CNE2可设置在第二电极ELT2上以与第二电极ELT2接触。例如，第二接触电极CNE2可设置在第二电极ELT2的未被第一绝缘层INS1覆盖的部分(例如，第二接触部)上，以与第二电极ELT2接触。此外，为了使第二接触电极CNE2与至少一个发光元件(例如，多个发光元件LD的与第二电极ELT2相邻的第二端部EP2)接触，第二接触电极CNE2可设置在第二端部EP2上。即，第二接触电极CNE2可设置成覆盖发光元件LD的第二端部EP2和与其对应的第二电极ELT2的至少部分。因此，发光元件LD的第二端部EP2可电联接到第二电极ELT2。
第三绝缘层INS3可形成和/或设置在第一衬底SUB1的其上形成有第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2的一个表面之上，以覆盖第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。第三绝缘层INS3可包括薄膜封装层，薄膜封装层包括至少一层无机膜和/或有机膜，但不限于此。此外，根据实施方式，还可在第三绝缘层INS3上设置未示出的至少一个外涂层。
根据实施方式，第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3中的每个可由单层或多层形成，并且可包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3中的每个可包括当前已知的各种类型的有机绝缘材料/无机绝缘材料(诸如SiNx)，并且形成第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3中的每个的材料不受特别限制。此外，第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3可包括不同的绝缘材料，或者第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3中的至少一些可包括相同的绝缘材料。
在实施方式中，第一接触电极CNE1和第二接触电极CNE2可设置在不同的层上。
参考图8c，第一接触电极CNE1可设置在其中设置有第二绝缘层INS2的子像素区域SPA中。根据实施方式，第一接触电极CNE1可设置在第一电极ELT1上，以与设置在相应子像素区域SPA中的第一电极ELT1的部分接触。此外，第一接触电极CNE1可设置在设置于相应子像素区域SPA中的至少一个发光元件LD的第一端部EP1上，以与第一端部EP1接触。通过第一接触电极CNE1，设置在子像素区域SPA中的至少一个发光元件LD的第一端部EP1可电联接到设置在相应子像素区域SPA中的第一电极ELT1。
第四绝缘层INS4可设置在其中设置有第一接触电极CNE1的子像素区域SPA中。根据实施方式，第四绝缘层INS4可覆盖设置在相应子像素区域SPA中的第二绝缘层INS2和第一接触电极CNE1。
根据实施方式，与第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3类似，第四绝缘层INS4可由单层或多层形成，并且可包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第四绝缘层INS4可包括当前已知的各种类型的有机绝缘材料/无机绝缘材料(诸如SiNx)。此外，第四绝缘层INS4可包括与第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3的绝缘材料不同的绝缘材料，或者可包括与第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3中的至少一些相同的绝缘材料。
第二接触电极CNE2可设置在其中设置有第四绝缘层INS4的每个子像素区域SPA中。根据实施方式，第二接触电极CNE2可设置在第二电极ELT2上，以与设置在相应子像素区域SPA中的第二电极ELT2的部分接触。此外，第二接触电极CNE2可设置在设置于相应子像素区域SPA中的至少一个发光元件LD的第二端部EP2上，以与第二端部EP2接触。通过第二接触电极CNE2，设置在每个子像素区域SPA中的至少一个发光元件LD的第二端部EP2可电联接到设置在相应子像素区域SPA中的第二电极ELT2。
根据实施方式，如图8c中所示，第一分隔壁PW1和第二分隔壁PW2可具有各种形状。例如，第一分隔壁PW1和第二分隔壁PW2可具有梯形的剖面形状，其宽度随着靠近其顶部而减小。在另一示例中，如图8d中所示，第一分隔壁PW1和第二分隔壁PW2可具有半圆形或半椭圆形的剖面，其宽度随着靠近其顶部而减小。
图9是示出包括在图6的显示装置中的第二面板的示例的平面图。在图9中，集中于与图7中所示的子像素SPX(例如，第一子像素SPX1)相对应的像素电路层PCL示出了子像素SPX的结构。
参考图9，子像素SPX(或像素电路层PCL)可包括分别设置在第二衬底SUB2的子像素区域SPA中的非发射区域NEMA1和NEMA2中的第一导电层SPACER1(或第一导电图案)和第二导电层SPACER2(或第二导电图案)以及设置在发射区域EMA中的透射组件PR(或透光组件、开口)。
透射组件PR设置为与发光元件层LDL的发射区域EMA相对应，并且具有等于或大于由发射区域EMA在子像素区域SPA中占据的面积的面积，并且例如，透射组件PR可覆盖发射区域EMA。
第一导电层SPACER1(或第一导电图案)可形成为与参考图7描述的第一连接电极CONT1相对应，并且可具有与第一连接电极CONT1的面积(或第一非发射区域NEMA1中的第三分隔壁PW3的面积)基本相同的面积。第一导电间隔件SPACER1(和第二导电间隔件SPACER2)可用作配置为将显示元件层LDL与像素电路层PCL(例如，不包括第一导电间隔件SPACER1和第二导电间隔件SPACER2的像素电路层PCL)间隔开固定距离或者配置为支承显示元件层LDL的间隔件。
类似地，第二导电层SPACER2(或第二导电图案)可形成为与参考图7描述的第二连接电极CONT2相对应，并且可具有与第二连接电极CONT2的面积(或第二非发射区域NEMA2中的第三分隔壁PW3的面积)基本相同的面积。第二导电层SPACER2可设置在与第一导电层SPACER1相同的层上。
在实施方式中，第二导电层SPACER2可延伸到相邻的子像素区域(例如，基于图4的第一子像素SPX1，延伸到第二子像素SPX2和第三子像素SPX3)，并且还可延伸到非显示区域NDA(参见图4)。
图10是示出沿着图9的线II-II'截取的第二面板的示例的剖视图。在图10中，示出了与图8a的第一面板的剖面相对应的第二面板的剖面。即，图9中所示的线II-II'可与图7的线I-I'相匹配。同时，为了便于描述，示出了倒置的第二面板。如后面将要描述的，在制造工艺中，第二面板可首先如图10中所示那样制造，在此之后，第二面板可结合到第一面板(例如，图8a的第一面板)，其中，第二面板被翻转使得其顶表面和底表面的位置交换。
像素电路层PCL可设置在第二衬底SUB2的一个表面上。根据实施方式，像素电路层PCL可形成在显示面板PNL的整个显示区域DA中。
根据实施方式，像素电路层PCL可包括设置在非发射区域NEMA1和NEMA2中的多个电路元件。例如，像素电路层PCL可包括通过形成在非发射区域NEMA1和NEMA2中而形成子像素SPX的像素电路PXC的多个电路元件。例如，像素电路层PCL可包括设置在第一非发射区域NEMA1中的多个晶体管，例如，参考图5a和图5b描述的第一晶体管T1。此外，虽然在图10中未示出，但是像素电路层PCL可包括设置在非发射区域NEMA1和NEMA2中的存储电容器Cst、联接到像素电路PXC的各种信号线(例如，参考图5a和图5b描述的扫描线Si和数据线Dj)以及联接到像素电路PXC和/或发光元件LD的各种电力线(例如，分别传输第一电力VDD和第二电力VSS的第一电力线和第二电力线)。
根据实施方式，设置在像素电路PXC中的多个晶体管可具有与第一晶体管T1的剖面结构基本相同或相似的剖面结构。然而，本公开不限于此，并且在另一实施方式中，多个晶体管中的至少一些可具有不同类型和/或结构。
根据实施方式，像素电路层PCL可包括形成在发射区域EMA中的透射组件PR。透射组件PR可透射从参考图8a描述的发光元件层LDL的发光元件LD发射的光中的至少一些。
在实施方式中，透射组件PR可包括例如作为透明透光有机材料的树脂，诸如聚对苯二甲酸乙二醇酯(PET)、聚丙烯酸酯、聚酰亚胺(PI)、聚碳酸酯(PC)等。
在实施方式中，透射组件PR可包括仅透射或阻挡具有特定波长的光的滤色器材料。例如，彼此相邻的子像素(例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3，参见图4)中的一个子像素(例如，第一子像素SPX1)的透射组件PR可包括仅透射红光的红色滤色器材料(或红色透射材料)，另一个子像素(例如，第二子像素SPX2)的透射组件PR可包括仅透射绿光的绿色滤色器材料(或绿色透射材料)，并且又一个子像素(例如，第三子像素SPX3)的透射组件PR可包括仅透射蓝光的蓝色滤色器材料(或蓝色透射材料)。
在实施方式中，透射组件PR可包括量子点。量子点可将具有特定波长的光转换为具有不同波长的光，可配置有核、壳和配体，并且可以以散布形式包括在透射组件PR的透明树脂等中。例如，当第一面板的发光元件LD发射蓝光时，彼此相邻的子像素(例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3，参见图4)中的一个子像素(例如，第一子像素SPX1)的透射组件PR可包括配置为将蓝光转换为红光的红色量子点，另一个子像素(例如，第二子像素SPX2)的透射组件PR可包括配置为将绿光转换为绿光的绿色量子点，并且又一个子像素(例如，第三子像素SPX3)的透射组件PR可不包括量子点。
像素电路层PCL可包括设置在非发射区域NEMA1和NEMA2中的多个绝缘层。例如，像素电路层PCL可包括在非发射区域NEMA1和NEMA2中依次堆叠在第二衬底SUB2的一个表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV(或通孔层)。
根据实施方式，缓冲层BFL可防止杂质扩散到电路元件中。缓冲层BFL可由单层形成，但是也可由包括至少两层的多层形成。当缓冲层BFL设置为多层时，相应层可由相同的材料制成或者可由不同的材料制成。同时，根据实施方式，可省略缓冲层BFL。
根据实施方式，第一晶体管T1可包括半导体层SCL、栅电极GE、第一晶体管电极ET1和第二晶体管电极ET2。同时，根据实施方式，在图10中，第一晶体管T1被示出为包括与半导体层SCL分开形成的第一晶体管电极ET1和第二晶体管电极ET2，但是本公开不限于此。例如，在本公开的另一实施方式中，设置在设置于每个子像素区域SPA中的至少一个晶体管中的第一晶体管电极ET1和第二晶体管电极ET2中的每个可通过与半导体层SCL集成来形成。
半导体层SCL可设置在缓冲层BFL上。例如，半导体层SCL可设置在栅极绝缘层GI与其上形成有缓冲层BFL的第二衬底SUB2之间。半导体层SCL可包括与第一晶体管电极ET1接触的第一区域、与第二晶体管电极ET2接触的第二区域以及位于第一区域与第二区域之间的沟道区域。根据实施方式，第一区域和第二区域中的一个是源区域，并且另一个可以是漏区域。
根据实施方式，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。此外，半导体层SCL的沟道区域可以是作为未掺杂杂质的半导体图案的本征半导体，并且半导体层SCL的第一区域和第二区域可以是掺杂有预定杂质的相应半导体图案。
栅电极GE可设置在半导体层SCL上，且栅极绝缘层GI插置在栅电极GE与半导体层SCL之间。例如，栅电极GE可设置在栅极绝缘层GI与层间绝缘层ILD之间，同时与半导体层SCL的至少部分重叠。
第一晶体管电极ET1和第二晶体管电极ET2可设置在半导体层SCL和栅电极GE上，同时在其之间插置有至少一个层间绝缘层ILD。例如，第一晶体管电极ET1和第二晶体管电极ET2可设置在层间绝缘层ILD与钝化层PSV之间。第一晶体管电极ET1和第二晶体管电极ET2可电联接到半导体层SCL。例如，第一晶体管电极ET1和第二晶体管电极ET2可分别通过穿过栅极绝缘层GI和层间绝缘层ILD的相应接触孔联接到半导体层SCL的第一区域和第二区域。
在实施方式中，第一导电层SPACER1可在第一非发射区域NEMA1中设置在钝化层PSV上。第一导电层SPACER1可通过穿过钝化层PSV的第一接触孔CH1电联接到第一晶体管电极ET1和第二晶体管电极ET2中的一个(例如，第一晶体管电极ET1)。
根据实施方式，联接到子像素SPX的至少一个信号线和/或电力线可设置在与形成像素电路PXC的电路元件的一个电极相同的层上。
例如，在第二非发射区域NEMA2中，电力线PL(例如，用于供应第二电源VSS的第二电力线)可设置在与第一晶体管T1和第二晶体管T2中的每个的栅电极GE相同的层上，并且可通过桥接图案BRP和穿过钝化层PSV的至少一个第二接触孔CH2电联接到第二导电层SPACER2，其中，桥接图案BRP设置在与第一晶体管电极ET1和第二晶体管电极ET2相同的层上。
然而，电力线PL的结构和/或位置等可不同地改变。
第一导电层SPACER1和第二导电层SPACER2、栅电极GE、电力线PL、第一晶体管电极ET1和第二晶体管电极ET2以及桥接图案BRP中的每个可包括至少一种导电材料。例如，第一导电层SPACER1和第二导电层SPACER2、栅电极GE、电力线PL、第一晶体管电极ET1和第二晶体管电极ET2以及桥接图案BRP中的每个可包括金属(诸如，Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti)及其合金、导电氧化物(诸如，ITO、IZO、ZnO和ITZO)和导电聚合物(诸如，PEDOT)中的至少一种材料，但不限于此。
图11是示出图6的显示装置的示例的剖视图。在图11中，作为基于子像素区域SPA的显示装置的剖面，示出了图10的第二面板被翻转(或被倒置)并与图8a的第一面板组合的状态。
参考图11，第一衬底SUB1、发光元件层LDL、像素电路层PCL和第二衬底SUB2可沿着第三方向DR3顺序堆叠。即，发光元件层LDL可设置在第一衬底SUB1上，像素电路层PCL可设置在发光元件层LDL上，并且第二衬底SUB2可设置在像素电路层PCL上。
第一衬底SUB1和发光元件层LDL与参考图8a描述的第一衬底SUB1和发光元件层LDL基本相同，并且因此将不再重复冗余描述。
在第一非发射区域NEMA1中，第一导电层SPACER1可设置在第一电极ELT1上。第一导电层SPACER1可具有与第一电极ELT1的通过第三分隔壁PW3在第三方向DR3(即，向上的方向)上突出的部分相对应的尺寸(或面积)，并且例如，第一导电层SPACER1的尺寸可与第一电极ELT1的通过第三分隔壁PW3突出的部分的尺寸基本相同。
在实施方式中，第一导电层SPACER1的厚度可大于发光元件层LDL的第三绝缘层INS3(和外涂层)的厚度(或平均厚度)。即，第一导电层SPACER1可具有足够的厚度，使得第三绝缘层INS3和其下的组件在发射区域EMA中不会因透射组件PR而受压。例如，第一导电层SPACER1可具有等于或大于2μm的厚度。
在实施方式中，第一导电层SPACER1可不与第三绝缘层INS3重叠。即，第三绝缘层INS3可暴露第一非发射区域NEMA1中的第一电极ELT1(例如，参考图6描述的第一连接电极CONT1)的突出部分，并且第一导电层SPACER1可与第一电极ELT1的突出部分直接接触或者可与第一电极ELT1的突出部分组合。例如，第一导电层SPACER1可通过超声结合、各向异性导电膜等与第一电极ELT1组合。
钝化层PSV、第一晶体管电极ET1和第二晶体管电极ET2、层间绝缘层ILD、栅电极GE、栅极绝缘层GI、半导体层SCL(或半导体图案)和缓冲层BFL可顺序设置在第一导电层SPACER1上。如上所述，第一晶体管电极ET1和第二晶体管电极ET2、栅电极GE和半导体层SCL可形成第一晶体管T1。第一导电层SPACER1可通过穿过钝化层PSV(或通孔层)的第一接触孔CH1(或第一通孔)与第一晶体管T1(或第一晶体管电极ET1)接触。
与第一非发射区域NEMA1类似，第二导电层SPACER2可在第二非发射区域NEMA2中设置在第二电极ELT2上。第二导电层SPACER2可具有与第二电极ELT1的通过第三分隔壁PW3在第三方向DR3(即，向上的方向)上突出的部分相对应的尺寸(或面积)，并且例如，第二导电层SPACER2的尺寸可与第二电极ELT2的通过第三分隔壁PW3突出的部分的尺寸基本相同。
第二导电层SPACER2的厚度可与第一导电层SPACER1的厚度基本相同。第二导电层SPACER2可不与第三绝缘层INS3重叠。即，第三绝缘层INS3可暴露第二非发射区域NEMA2中的第二电极ELT2(例如，参考图6描述的第二连接电极CONT2)的突出部分，并且第二导电层SPACER2可与第二电极ELT2的突出部分直接接触或者可与第二电极ELT2的突出部分组合。
钝化层PSV、桥接图案BRP、层间绝缘层ILD、电力线PL、栅极绝缘层GI和缓冲层BFL可顺序设置在第二导电层SPACER2上。第二导电层SPACER2可通过穿过钝化层PSV(或通孔层)的第二接触孔CH2(或第二通孔)联接到桥接图案BRP和电力线PL。
在发射区域EMA中，像素电路层PCL的透射组件PR可设置在第三绝缘层INS3上。透射组件PR可设置成与第三绝缘层INS3间隔开，但不限于此。透射组件PR在第三方向DR3上透射通常从发光元件LD发射的光，并且因此，图像可通过第二衬底SUB2的一个表面(即，显示装置的在第三方向DR3上的表面)显示。即，显示装置可基于像素电路层PCL从背侧发射光。
同时，在图11中，透射组件PR的厚度被示出为与钝化层PSV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的总厚度相同，但不限于此。例如，透射组件PR的厚度可小于钝化层PSV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的总厚度。在另一示例中，透射组件PR的厚度可大于钝化层PSV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的总厚度，并且透射组件PR的顶表面可以不是平坦的。
图12是示出包括在图6的显示装置中的第一面板的另一示例的平面图。在图12中，示出了与图7中所示的子像素SPX相对应的子像素SPX。图13是示出沿着图12的线III-III'截取的第一面板的另一示例的剖视图。在图13中，示出了与图8a中所示的子像素SPX相对应的子像素SPX。
参考图7、图8a、图12和图13，图12的子像素SPX(或第一面板)与图7的子像素SPX的不同之处在于：图12的子像素SPX还包括堤部BANK。除了堤部BANK之外，图12的子像素SPX与图7的子像素基本相同，并且因此将不再重复冗余描述。
堤部BANK沿着发射区域EMA的边缘设置，并且可围绕发射区域EMA。例如，为了围绕子像素SPX的发射区域EMA，堤部BANK可设置在该子像素与另一子像素之间(或设置在其它子像素之间)。即，发射区域EMA可由堤部BANK限定，或者堤部BANK可配置用于划分子像素SPX的发射区域EMA的像素限定层。
在实施方式中，堤部BANK可不与第一导电层SPACER1和第二导电层SPACER2重叠。例如，堤部BANK可设置在第一导电层SPACER1与发射区域EMA之间，并且也可设置在第二导电层SPACER2与发射区域EMA之间。
根据实施方式，在向每个发射区域EMA供应发光元件LD的步骤中，堤部BANK可防止混合有发光元件LD的溶液流入相邻子像素SPX的发射区域EMA中，或者可用作用于执行控制的坝结构，使得向每个发射区域EMA供应固定量的溶液。
根据实施方式，堤部BANK可形成为防止从每个发射区域EMA发射的光泄漏到相邻发射区域EMA并生成光干涉。为此，可形成堤部BANK以防止从每个子像素SPX的发光元件LD发射的光穿透堤部BANK。
参考图13，堤部BANK可设置在第一衬底SUB1上。例如，堤部BANK可插置在第一绝缘层INS1与第三绝缘层INS3之间。
图14是示出图6的显示装置的另一示例的剖视图。在图14中，作为与图11相对应的显示装置，示出了图10的第二面板被翻转(或者被倒置)并且与图13的第一面板组合的状态。
参考图11和图14，图14的显示装置与图11的显示装置的不同之处在于：图14的显示装置还包括堤部BANK。除了堤部BANK之外，图14的显示装置与图11的显示装置基本相同，并且因此将不再重复冗余描述。
根据实施方式，第一导电层SPACER1(或第二导电层SPACER2)和第三分隔壁PW3的总厚度可大于堤部BANK的厚度。例如，当堤部BANK的厚度等于或大于2.5μm且当第三分隔壁PW3的厚度为2μm时，第一导电层SPACER1的厚度可等于或大于1μm。
图15是示出沿着图7的线I-I'截取的第一面板的又一示例的剖视图。
参考图7、图8a和图15，除了第一接触电极CNE1和第二接触电极CNE2之外，图15的第一面板可与图8a的第一面板基本相同。因此，将不再重复冗余描述。
第一接触电极CNE1和第二接触电极CNE2可设置在第一电极ELT1和第二电极ELT2上，并且可与第三分隔壁PW3(或者参考图6描述的第一连接电极CONT1和第二连接电极CONT2)重叠。
例如，第一接触电极CNE1可在第一非发射区域NEMA1中设置在第一电极ELT1上，并且可在第三方向DR3上与第三分隔壁PW3重叠。即，第一接触电极CNE1可覆盖第一非发射区域NEMA1中的第一电极ELT1，并且可通过第一非发射区域NEMA1中的第三分隔壁PW3在第三方向DR3上突出。类似地，第二接触电极CNE2可在第二非发射区域NEMA2中设置在第二电极ELT2上，并且可在第三方向DR3上与第三分隔壁PW3重叠。即，第二接触电极CNE2可覆盖第二非发射区域NEMA2中的第二电极ELT2，并且可通过第二非发射区域NEMA2中的第三分隔壁PW3在第三方向DR3上突出。
图16是示出图6的显示装置的又一示例的剖视图。在图16中，作为基于子像素区域SPA的显示装置的剖面，示出了图10的第二面板被翻转(或被倒置)并且与图15的第一面板组合的状态。
参考图11和图16，除了第一接触电极CNE1和第二接触电极CNE2之外，图16的显示装置与图11的显示装置基本相同，并且因此将不再重复冗余描述。
在第一非发射区域NEMA1中，第一电极ELT1可设置在第三分隔壁PW3上，第一接触电极CNE1可设置在第一电极ELT1上，并且第一导电层SPACER1可设置在第一接触电极CNE1上。即，在第一非发射区域NEMA1中，第一接触电极CNE1可插置在第一电极ELT1与第一导电层SPACER1之间。
第一导电层SPACER1具有与第一接触电极CNE1的通过第三分隔壁PW3在第三方向DR3上(即，在向上的方向上)突出的部分相对应的尺寸(或面积)，并且例如，第一导电层SPACER1的尺寸可与第一接触电极CNE1的通过第三分隔壁PW3突出的尺寸基本相同，但不限于此。
第一接触电极CNE1在发射区域EMA中可直接联接到发光元件LD的第一端部EP1，并且在第一非发射区域NEMA1中可通过第一导电层SPACER1电联接到像素电路层PCL的第一晶体管T1。即，第一接触电极CNE1可将发光元件LD电联接到第一晶体管T1。
类似地，在第二非发射区域NEMA2中，第二电极ELT2可设置在第三分隔壁PW3上，第二接触电极CNE2可设置在第二电极ELT2上，并且第二导电层SPACER2可设置在第二接触电极CNE2上。即，在第二非发射区域NEMA2中，第二接触电极CNE2可插置在第二电极ELT2与第二导电层SPACER2之间。
第二接触电极CNE2在发射区域EMA中可直接联接到发光元件LD的第二端部EP2，并且在第二非发射区域NEMA2中可通过第二导电层SPACER2电联接到像素电路层PCL的电力线PL(例如，施加第二电源VSS的电力线)。即，第一接触电极CNE1可将发光元件LD电联接到电力线PL。
图17是示出包括在图6的显示装置中的第二面板的另一示例的平面图。在图17中，基于与图7中所示的子像素SPX(例如，第一子像素SPX1)相对应的像素电路层PCL来示出子像素SPX的结构。
首先，参考图6、图7和图17，子像素SPX(或像素电路层PCL)可包括设置在第二衬底SUB2的第一非发射区域NEMA1中的第一导电层SPACER1以及设置在发射区域EMA和第二非发射区域NEMA2中的透射组件PR。
第一导电层SPACER1可与参考图9描述的第一导电层SPACER1基本相同或相似，并且除了透射组件PR的尺寸(或形状、其设置的位置)之外，透射组件PR可与参考图9描述的透射组件PR基本相同或相似。因此，将不再重复冗余描述。
图18是示出沿着图17的线IV-IV'截取的第二面板的另一示例的剖视图。在图18中，示出了与图8a的第一面板的剖面相对应的第二面板的剖面。即，图18中所示的线IV-IV'可与图7的线I-I'相匹配。同时，为了便于描述，示出了倒置的第二面板。如上所述，在制造工艺中，第二面板如图18中所示那样制造，并且然后第二面板可在其被翻转(使得第二面板的顶表面和底表面的位置交换)的状态下结合到第一面板。
参考图10和图18，除了透射组件PR的设置之外，图18的第二面板与图10的第二面板基本相同或相似，并且因此将不再重复冗余描述。
像素电路层PCL可包括形成在发射区域EMA和第二非发射区域NEMA2中的透射组件PR。透射组件PR可将从下部分入射的发射光中的至少一些透射到上部分。
图19是示出图6的显示装置的又一示例的剖视图。在图19中，作为基于子像素区域SPA的显示装置的剖面，示出了图18的第二面板被翻转(或被倒置)并且与图8a的第一面板组合的状态。
参考图11和图19，除了第二非发射区域NEMA2中的堆叠结构之外，图19的显示装置与图11的显示装置基本相同或相似，并且因此将不再重复冗余描述。
在第二非发射区域NEMA2中，透射组件PR可设置在发光元件层LDL上。例如，透射组件PR可设置成与发光元件层LDL间隔开，但不限于此。例如，发光元件层LDL的第三绝缘层INS3(和/或外涂层)可在第二非发射区域NEMA2中设置在第二电极ELT2上，并且还可在与透射组件PR接触的同时支承透射组件PR。
同时，第二电极ELT2可联接到非显示区域NDA(参见图4)中(而不是像素区域中)的像素电路层PCL的电力线(例如，被施加第二电源VSS的第二电力线)。
可参考图20，以说明第二电极ELT2联接到像素电路层PCL的电力线的配置。
图20是示出根据本公开的另一实施方式的显示装置的平面图。在图20中，简要地示出了设置在显示装置中的显示面板PNL。
参考图4和图20，除了电力线PL和第二导电层SPACER2之外，图20的显示面板PNL与图4的显示面板PNL基本相同或相似。因此，将不再重复冗余描述。
显示面板PNL包括子像素SPX1、SPX2和SPX3，并且子像素SPX1、SPX2和SPX3中的至少一些可具有参考图19描述的剖面结构。
显示面板PNL可包括形成在非显示区域NDA中的电力线PL和第二导电层SPACER2。
电力线PL可沿着显示区域DA的边缘设置，并且可形成闭环，但不限于此。电力线PL可以是参考图5a描述的第二电力线PL2或参考图5b描述的第一电力线PL1。
第二导电层SPACER2可沿着显示区域DA的边缘以规则的间隔重复地设置，并且可电联接到电力线PL。
在实施方式中，第二导电层SPACER2可在非显示区域NDA中电联接到第二电极ELT2(参见图11)。
沿着图20的线V-V'截取的显示面板PNL的剖面可与图11中所示的第二非发射区域NEMA2的剖面基本相同。
如参考图7所描述的，第二电极ELT2可延伸到相邻的子像素，并且还可延伸到非显示区域NDA。在这种情况下，与图11中所示的第二非发射区域NEMA2中的第二导电层SPACER2类似，图20中所示的第二导电层SPACER2可通过穿过像素电路层PCL的钝化层PSV的至少一个第二接触孔CH2电联接到电力线PL。即，子像素SPX1、SPX2和SPX3可通过延伸到非显示区域NDA的第二电极ELT2和第二导电层SPACER2电联接到电力线PL。
如参考图17至图20所描述的，子像素SPX可通过设置在子像素区域SPA的第一非发射区域NEMA1中的第一导电层SPACER1联接到像素电路层PCL的电路元件，并且可通过设置在非显示区域NDA中的第二导电层SPACER2电联接到电力线PL。因为第二导电层SPACER1不设置在具有有限面积的子像素区域SPA中，所以第一导电层SPACER1和透射组件PR中的至少一个的面积可相对增加。例如，可增加第一导电层SPACER1的面积，在这种情况下，可改善像素电路层PCL中的像素电路与第一电极ELT1之间的结合力、导电性等。在另一示例中，可增加透射组件PR的面积，在这种情况下，发射区域EMA被设置得大以与透射组件PR相对应，并且设置在发射区域EMA中的发光元件LD的数量的增加可导致最大亮度的改善。
图21是示出根据本公开的实施方式的制造显示装置的方法的流程图。
参考图4、图6和图21，图21的方法使得能够制造图4的显示装置(或显示面板PNL)。
在图21的方法中，可分别在步骤S2010和S2020制备图4中所示的第一面板STR1和第二面板STR2。
第一面板STR1可以是图8a至图8d、图13和图15中所示的第一面板中的一个。第二面板STR2可以是图10和图18中所示的第二面板中的一个。
稍后将参考图22a至图22d以及图23a至图23g描述制备第一面板STR1和第二面板STR2的工艺。
然后，在图4的方法中，在步骤S2030，第一面板STR1和第二面板STR2可彼此结合，使得第一衬底SUB1的发光元件层LDL和第二衬底SUB2的像素电路层PCL彼此接触。
例如，在图4的方法中，第二面板STR2(例如，图10的第二面板STR2)被翻转或旋转180度，使得其顶表面和底表面交换，第二面板STR2在第一面板STR1上对准，使得第二面板STR2的第一导电层SPACER1面对第一面板STR1的第一电极ELT1(即，第一非发射区域NEMA1的第一电极ELT1)，并且使得第二面板STR2的第二导电层SPACER2面对第一面板STR1的第二电极ELT2(即，第二非发射区域NEMA2的第二电极ELT2)，并且然后第二面板STR2可与第一面板STR1组合。在这种情况下，显示装置可具有图11的剖面结构。
在另一示例中，在图4的方法中，第一面板STR1被翻转并在第二面板STR2上对准，并且然后第一面板STR1可与第二面板STR2组合。
图22a至图22d是用于说明根据图21的方法的制备第一面板的工艺的视图。
参考图22a至图22d，示例性地示出了在图21的显示装置制造方法中的步骤S2010中制备具有图8a的剖面结构的第一面板STR1的工艺。
在图21的方法中，如图22a中所示，可在第一衬底SUB1上形成第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3。
例如，在图21的方法中，在整个第一衬底SUB1上形成用于形成第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3的分隔壁层，在此之后，可通过蚀刻工艺等形成第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3。
如参考图7和图8a所描述的，第一分隔壁PW1和第二分隔壁PW2可形成为使得第一分隔壁PW1的一个侧表面和第二分隔壁PW2的一个侧表面在第一衬底SUB1的发射区域EMA中彼此面对，并且第三分隔壁PW3可形成在第一非发射区域NEMA1和第二非发射区域NEMA2中。
然后，在图21的方法中，如图22b中所示，可在第一衬底SUB1以及第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3上形成第一电极ELT1和第二电极ELT2。
例如，在图21的方法中，可在整个第一衬底SUB1上形成第一导电层，并且可图案化第一导电层以形成第一电极ELT1和第二电极ELT2。
如参考图7和图8a所描述的，第一电极ELT1可形成为覆盖第一分隔壁PW1和第一非发射区域NEMA1的第三分隔壁PW3，并且第二电极ELT2可形成为覆盖第二分隔壁PW2和第二非发射区域NEMA2的第三分隔壁PW3。
然后，在图21的方法中，如图22c中所示，可形成第一绝缘层INS1以覆盖第一电极ELT1和第二电极ELT2的部分。例如，在图21的方法中，在整个第一衬底SUB1上形成绝缘层，在此之后，可通过蚀刻工艺等形成第一绝缘层INS1。在实施方式中，可省略第一绝缘层INS1。
然后，在图21的方法中，可将发光元件LD设置在发射区域EMA中的第一电极ELT1与第二电极ELT2之间。
例如，在图21的方法中，可通过喷墨方法等将发光元件LD供应给发射区域EMA，并且可将预定的对准电压(或对准信号)施加到第一电极ELT1和第二电极ELT2之间。在这种情况下，可在第一电极ELT1与第二电极ELT2之间形成电场，并且可根据电场在第一电极ELT1与第二电极ELT2之间对准发光元件LD。
然后，如图22d中所示，在图21的方法中，可在发光元件LD上形成第二绝缘层INS2，使得暴露发光元件LD的第一端部EP1和第二端部EP2。与形成第一绝缘层INS1的工艺类似，图21的方法使得能够通过施加绝缘材料和蚀刻来形成第二绝缘层INS2。当在第一绝缘层INS1与发光元件LD之间存在间隙空间时，可用第二绝缘层INS2填充该空间。
然后，在图21的方法中，可在第一电极ELT1和第二电极ELT2以及发光元件LD的第一端部EP1和第二端部EP2上形成第一接触电极CNE1和第二接触电极CNE2。
第一接触电极CNE1和第二接触电极CNE2可设置在相同的层上，但不限于此。例如，在图21的方法中，如图8c和图8d中所示，可形成第一接触电极CNE1，可形成第四绝缘层INS4以覆盖第一接触电极CNE1，并且可形成第二接触电极CNE2。在这种情况下，可在不同的层上形成第一接触电极CNE1和第二接触电极CNE2。
根据实施方式，在图21的方法中，如参考图15所描述的，第一接触电极CNE1和第二接触电极CNE2可形成为与第三分隔壁PW3重叠。
然后，在图21的方法中，可在第一衬底SUB1的其上形成有第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2的一个表面之上形成第三绝缘层INS3，以覆盖第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。因此，第一面板STR1可具有图8a的剖面结构。
例如，在图21的方法中，可通过在整个第一衬底SUB1上形成绝缘层并通过蚀刻工艺等从绝缘层去除与第三分隔壁PW3重叠的部分来形成第三绝缘层INS3。
根据实施方式，在图21的方法中，还可在第三绝缘层INS3上形成至少一个外涂层。
图23a至图23g是用于说明根据图21的方法制备第二面板的工艺的视图。
参考图23a至图23g，示例性地示出了在图21的显示装置制造工艺中的步骤S2020中制备具有图10的剖面结构的第二面板STR2的工艺。
在图21的方法中，如图23a中所示，可在第二衬底SUB2的非发射区域NEMA1中形成半导体层SCL。例如，在图21的方法中，可在第一非发射区域NEMA1中形成参考图10描述的第一晶体管T1的半导体层SCL。
然后，在图21的方法中，如图23b中所示，可在整个第二衬底SUB2之上形成栅极绝缘层GI，并且可在栅极绝缘层GI上形成第一导电图案。这里，第一导电图案可包括栅电极GE和电力线PL。例如，在图21的方法中，可在第一非发射区域NEMA1中形成栅电极GE，并且可在第二非发射区域NEMA2中形成电力线PL。
然后，在图21的方法中，如图23c中所示，可在整个第二衬底SUB2之上形成层间绝缘层ILD，并且可形成暴露第一导电图案中的至少一个和半导体层SCL的接触孔。例如，接触孔可暴露半导体层SCL的第一区域和第二区域(例如，源区域和漏区域)以及电力线PL的部分。
然后，在图21的方法中，如图23d中所示，可在层间绝缘层ILD上形成第二导电图案。这里，第二导电图案可包括第一晶体管电极ET1和第二晶体管电极ET2以及桥接图案BRP。第一晶体管电极ET1和第二晶体管电极ET2可分别通过接触孔与半导体层SCL的第一区域和第二区域接触，并且桥接图案BRP可通过接触孔与电力线PL接触。
然后，在图21的方法中，如图23e中所示，可在整个第二衬底SUB2之上形成钝化层PSV以覆盖第二导电图案和层间绝缘层ILD，并且可形成暴露第二导电图案中的至少一些的接触孔CH1和CH2(或通孔)。
然后，在图21的方法中，如图23f中所示，可在第一非发射区域NEMA1和第二非发射区域NEMA2中的钝化层PSV上形成第一导电层SPACER1和第二导电层SPACER2。第一导电层SPACER1可形成在第一非发射区域NEMA1中，并且可通过第一接触孔CH1与第一晶体管电极ET1接触。第二导电层SPACER2可形成在第二非发射区域NEMA2中，并且可通过第二接触孔CH2与桥接图案BRP接触。
然后，在图21的方法中，如图23g中所示，可通过蚀刻工艺等通过去除第二衬底SUB2的发射区域EMA中的绝缘层(即，栅极绝缘层GI、层间绝缘层ILD和钝化层PSV)来形成沟槽，并且可在沟槽中形成透射组件PR。例如，在图21的方法中，可通过喷墨印刷方法通过将透明有机材料供应到沟槽来形成透射组件PR。因此，可制造具有图10的剖面结构的第二面板STR2。
同时，在图10以及图23a至图23g中，示出了通过在形成绝缘层(即，栅极绝缘层GI、层间绝缘层ILD和钝化层PSV)之后在第二衬底SUB2的发射区域EMA中形成沟槽而形成透射组件PR，但是本公开不限于此。
例如，图21的方法配置使得，在形成层间绝缘层ILD的接触孔和形成钝化层PSV的第一接触孔CH1和第二接触孔CH2的相应工艺中，通过去除第二衬底SUB2的发射区域EMA中的相应绝缘层(例如，层间绝缘层ILD和钝化层PSV)来形成沟槽，在此之后，可在沟槽中形成透射组件PR。
虽然根据上述实施方式具体描述了本公开的技术精神，但是应当注意，上述实施方式仅用于说明的目的，而不是限制本公开的技术精神。此外，本公开所属领域的技术人员应当理解，在不脱离本公开的技术精神的情况下，可在本文中进行各种替换。
本公开的范围不受本说明书的详细描述的限制，并且应当由所附权利要求来限定。此外，从权利要求的含义和范围以及其等同得到的本公开的所有改变或修改应当被解释为包括在本公开的范围内。

Claims (22)

1.一种显示装置，包括：
第一衬底，包括第一区域和位于所述第一区域的边缘处的第二区域；
第一电极和第二电极，设置在所述第一衬底上并且彼此间隔开；
发光元件，在所述第一区域中设置在所述第一电极与所述第二电极之间；
第一导电层，在所述第二区域中设置在所述第一电极上；
像素电路层，在所述第二区域中设置在所述第一导电层上并且包括联接到所述第一导电层的晶体管；以及
第二衬底，设置在所述像素电路层上。
2.根据权利要求1所述的显示装置，还包括：
第一分隔壁，在所述第一区域中插置在所述衬底与所述第一电极之间；
第二分隔壁，在所述第一区域中插置在所述衬底与所述第二电极之间；以及
第三分隔壁，在所述第二区域中插置在所述第一衬底与所述第一电极之间，
其中，所述发光元件设置在所述第一分隔壁与所述第二分隔壁之间。
3.根据权利要求2所述的显示装置，其中，所述像素电路层还包括透射组件，所述透射组件设置成与所述第一衬底的所述第一区域重叠，并且配置为透射从所述发光元件发射的光中的至少一些。
4.根据权利要求3所述的显示装置，还包括：
第一接触电极，配置为将所述发光元件中的每个的第一端部联接到所述第一电极；以及
第二接触电极，配置为将所述发光元件中的每个的第二端部联接到所述第二电极。
5.根据权利要求4所述的显示装置，其中，所述第一接触电极在所述第二区域中插置在所述第一电极与所述第一导电层之间。
6.根据权利要求5所述的显示装置，还包括：
绝缘层，设置在所述第一接触电极和所述第二接触电极上；
其中，所述绝缘层不与所述第一导电层重叠。
7.根据权利要求6所述的显示装置，其中，所述第一导电层的厚度大于所述绝缘层的平均厚度。
8.根据权利要求3所述的显示装置，其中，所述像素电路层还包括：
通孔层，设置在所述第一导电层上；
第一晶体管电极，设置在所述通孔层上；以及
半导体图案，设置在所述第一晶体管电极上，
所述第一晶体管电极和所述半导体图案形成所述晶体管，以及
所述第一导电层通过接触孔与所述第一晶体管电极接触，所述接触孔通过穿过所述通孔层暴露所述第一晶体管电极。
9.根据权利要求8所述的显示装置，其中，所述通孔层包括阻光材料，所述阻光材料吸收或阻挡从所述发光元件发射的光。
10.根据权利要求3所述的显示装置，还包括：
第二导电层，在所述第二区域中设置在所述第二电极上并且与所述第一导电层间隔开，
其中，所述像素电路层还包括电力线，所述电力线在所述第二区域中设置在所述第二导电层上并且联接到所述第二导电层。
11.根据权利要求10所述的显示装置，其中：
所述第一衬底包括多个像素区域，所述多个像素区域配置为显示不同的单色颜色，所述多个像素区域中的每个包括所述第一区域和所述第二区域，
所述第一导电层独立地设置在所述多个像素区域中的每个中，以及
所述第二导电层设置成跨过所述多个像素区域中的至少两个像素区域。
12.根据权利要求3所述的显示装置，其中，所述透射组件在所述第二区域中覆盖所述第二电极。
13.根据权利要求12所述的显示装置，其中：
所述第一衬底还包括显示图像的显示区域和位于所述显示区域的一侧上的非显示区域，
所述显示区域包括多个像素区域，所述多个像素区域配置为显示不同的单色颜色，所述多个像素区域中的每个包括所述第一区域和所述第二区域，
所述第二电极延伸至所述非显示区域，以及
所述像素电路层还包括：
电力线，设置在所述非显示区域中；以及
第二导电层，在所述非显示区域中设置在所述第二电极与所述电力线之间，并且配置为将所述第二电极联接到所述电力线。
14.根据权利要求3所述的显示装置，其中，所述第一导电层覆盖所述晶体管。
15.根据权利要求3所述的显示装置，其中，所述透射组件包括滤色器材料，所述滤色器材料配置为阻挡从所述发光元件发射的所述光中的一些波段的光。
16.根据权利要求3所述的显示装置，其中，所述透射组件包括量子点，所述量子点配置为转换从所述发光元件发射的光的颜色。
17.根据权利要求2所述的显示装置，还包括：
堤部，沿着所述第一区域的边缘在所述第二区域中设置在所述第一衬底上并且配置为限定所述第一区域，
其中，所述堤部不与所述第一导电层重叠。
18.根据权利要求15所述的显示装置，其中，所述第一导电层的厚度与所述第一分隔壁的厚度的和大于所述堤部的厚度。
19.根据权利要求1所述的显示装置，其中，所述发光元件中的每个是具有从纳米级至微米级范围的尺寸的杆型发光二极管。
20.一种制造显示装置的方法，包括：
制备包括形成在第一衬底上的发光元件层的第一面板；
制备包括形成在第二衬底上的像素电路层的第二面板；以及
结合所述第一面板和所述第二面板，使得所述发光元件层和所述像素电路层彼此接触，
其中：
所述发光元件层包括第一衬底、设置成在所述第一衬底上彼此间隔开的第一电极和第二电极以及设置在所述第一电极与所述第二电极之间的多个发光元件，以及
所述像素电路层包括第二衬底、设置在所述第二衬底上的晶体管以及设置在所述晶体管上的第一导电层。
21.根据权利要求20所述的方法，其中，所述像素电路层还包括透射组件，所述透射组件与所述第一面板的所述发光元件重叠，并且配置为透射从所述发光元件发射的光中的至少一些。
22.根据权利要求21所述的方法，其中，制备所述第二面板包括：
在所述第二衬底上形成所述晶体管；
在所述晶体管上形成所述第一导电层；
在与所述透射组件相对应的所述像素电路层中形成沟槽；以及
通过向所述沟槽供应透明有机材料来形成所述透射组件。
CN201980088217.3A 2019-01-09 2019-07-09 显示装置及显示装置的制造方法 Pending CN113272959A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0002974 2019-01-09
KR1020190002974A KR102580167B1 (ko) 2019-01-09 2019-01-09 표시 장치 및 이의 제조 방법
PCT/KR2019/008423 WO2020145462A1 (ko) 2019-01-09 2019-07-09 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN113272959A true CN113272959A (zh) 2021-08-17

Family

ID=71520277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980088217.3A Pending CN113272959A (zh) 2019-01-09 2019-07-09 显示装置及显示装置的制造方法

Country Status (5)

Country Link
US (1) US20220069004A1 (zh)
EP (1) EP3910674A4 (zh)
KR (1) KR102580167B1 (zh)
CN (1) CN113272959A (zh)
WO (1) WO2020145462A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
WO2020246857A1 (ko) * 2019-06-05 2020-12-10 한양대학교 에리카산학협력단 마이크로 led 디스플레이 및 그 제조 방법
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20220016419A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR20220021947A (ko) * 2020-08-13 2022-02-23 삼성디스플레이 주식회사 표시 장치
KR20220025986A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 장치
KR20220031786A (ko) * 2020-09-03 2022-03-14 삼성디스플레이 주식회사 표시 장치
KR20220031851A (ko) * 2020-09-04 2022-03-14 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20220034267A (ko) 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치
KR20220100746A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 표시 장치
KR20220109538A (ko) * 2021-01-28 2022-08-05 삼성디스플레이 주식회사 표시 장치
KR20220145992A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20230041904A (ko) * 2021-09-17 2023-03-27 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609376B1 (ko) * 2008-12-19 2016-04-21 엘지디스플레이 주식회사 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
KR102626853B1 (ko) * 2015-10-30 2024-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102543973B1 (ko) * 2015-12-31 2023-06-15 엘지디스플레이 주식회사 유기발광소자 표시장치
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
KR20200086790A (ko) 2020-07-20
WO2020145462A1 (ko) 2020-07-16
US20220069004A1 (en) 2022-03-03
KR102580167B1 (ko) 2023-09-21
EP3910674A1 (en) 2021-11-17
EP3910674A4 (en) 2022-10-05

Similar Documents

Publication Publication Date Title
CN113272959A (zh) 显示装置及显示装置的制造方法
US11967607B2 (en) Light-emitting device and display device comprising same
KR102516131B1 (ko) 표시 장치 및 그의 제조 방법
EP3855495A1 (en) Display device and manufacturing method thereof
US20220139319A1 (en) Display device
CN112913025A (zh) 发光装置和包括发光装置的显示装置
US11842988B2 (en) Display device and method of manufacturing the same
CN112913021A (zh) 显示设备
CN112543999A (zh) 显示装置及其制造方法
CN112840457A (zh) 发光器件、发光器件的制造方法及具有其的显示设备
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
CN112470294A (zh) 发光装置、其制造方法以及设置有其的显示装置
CN113366641A (zh) 发光器件、包括其的显示设备以及制造显示设备的方法
KR20200066438A (ko) 표시 장치 및 그의 제조 방법
CN113169212A (zh) 显示装置及其制造方法
CN113366658A (zh) 发光装置、包括其的显示装置和制造显示装置的方法
CN112117293A (zh) 显示设备
CN114375497A (zh) 显示装置及制造其的方法
US20220392947A1 (en) Display device
CN113130539A (zh) 显示装置
CN113785400A (zh) 显示设备及其制造方法
CN116075935A (zh) 像素和包括该像素的显示装置
KR20210078627A (ko) 표시장치 및 이의 제조방법
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
KR102666834B1 (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination