WO2020246857A1 - 마이크로 led 디스플레이 및 그 제조 방법 - Google Patents

마이크로 led 디스플레이 및 그 제조 방법 Download PDF

Info

Publication number
WO2020246857A1
WO2020246857A1 PCT/KR2020/007362 KR2020007362W WO2020246857A1 WO 2020246857 A1 WO2020246857 A1 WO 2020246857A1 KR 2020007362 W KR2020007362 W KR 2020007362W WO 2020246857 A1 WO2020246857 A1 WO 2020246857A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
electrode layer
micro led
layer
micro
Prior art date
Application number
PCT/KR2020/007362
Other languages
English (en)
French (fr)
Inventor
김재균
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200018804A external-priority patent/KR102219187B1/ko
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to CN202080043247.5A priority Critical patent/CN113994471A/zh
Publication of WO2020246857A1 publication Critical patent/WO2020246857A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field

Definitions

  • the present invention relates to a micro LED display, and in particular, to a micro LED display or a micro LED display in which a nano LED and a transistor are disposed, and a method of manufacturing the same.
  • micro LEDs are emerging as an ideal display device.
  • Micro LED displays have self-luminous characteristics, and are superior in terms of reaction speed, brightness, color reproducibility, and low-power driving characteristics when compared to OLEDs having the same self-luminous characteristics.
  • Micro LED display has high durability and longevity due to the characteristics of inorganic elements, so it is more advantageous for application to mobile displays.
  • micro LED Due to the nature of micro LED, it can be assembled in a module format, so it can be applied to large displays of ultra-high definition.
  • micro LED display can be implemented as a flexible display.
  • Micro LEDs are manufactured by directly implanting (transferring) the LED to the RGB pixel location.
  • micro LEDs In the case of micro LEDs, devices having a size of 3 to 100 ⁇ m must be implanted in a large amount at a desired location through a physical contact method. However, as the device size of the micro LED becomes smaller, it is very difficult to implant it using a physical contact method.
  • a ⁇ LEDoS (micro LED on Si) method that directly combines with the Si-CMOS backplane chip without a separate transfer process is being considered.
  • a non-transfer method it intends to combine a blue micro LED and Si CMOS and use a quantum dot-based color conversion layer for a full color display.
  • the color conversion layer due to the introduction of the color conversion layer, not only does not utilize the advantages of the micro LED, there is a problem that requires the development of an additional quantum dot color conversion layer.
  • the technical problem to be achieved by the present invention is to provide a micro LED display in which a micro LED or a nano LED and a transistor are electrically connected by using a fixed electrode.
  • a technical problem to be achieved by the present invention is to provide a micro LED display capable of securing a heat dissipation effect by disposing the LED away from the substrate surface, and securing a wide contact area by using a fixed electrode.
  • Micro LED display is disposed on a substrate, the transistor including a gate electrode, a gate insulating film, an active layer, a source electrode and a drain electrode; A first electrode layer extending from one of a source electrode and a drain electrode of the transistor, and a second electrode layer disposed on the substrate so as to be horizontally spaced apart from the first electrode layer; A first fixed electrode extending upward from the first electrode layer and a second fixed electrode extending upward from the second electrode layer; And an LED having both ends coupled to the first fixed electrode and the second fixed electrode.
  • the transistor includes a bottom gate-top contact, a bottom gate-bottom contact, a top gate-top contact, and a top gate-bottom contact. -bottom contact).
  • It may include a gap region between the first electrode layer and the second electrode layer, and a micro LED array region overlapping a partial region of the gap region.
  • the first electrode layer and the second electrode layer may be disposed to protrude toward each other.
  • the LEDs having both ends coupled to the first electrode layer and the second electrode layer may be spaced apart from the upper surface of the first electrode layer and the upper surface of the second electrode layer.
  • the LED may be in the form of a nanowire having a length of 1 ⁇ 100 ⁇ m.
  • the second electrode layer may be connected to a power voltage line V DD or a base voltage line Vss.
  • a method of manufacturing a micro LED display according to an embodiment of the present invention includes (a) forming a transistor including a gate electrode, a gate insulating film, an active layer, and a metal layer for source and drain electrodes on a substrate, and for source and drain electrodes of the transistor.
  • the source electrode and the drain electrode may be formed by etching the metal layers for the source and drain electrodes.
  • the forming of the insulating layer may include (b1) forming the insulating layer on the first electrode layer, the second electrode layer, and the gap region; And (b2) partially etching a portion of the insulating layer corresponding to the partial region on the gap region to form a micro LED array region having the trench structure.
  • Arranging the LEDs in the micro LED array region of the trench structure is to sequentially apply an electric signal to each column among a plurality of columns, supplying a fluid containing a red LED, and connecting with a transistor included in the red pixel.
  • the red LED is arranged and dried in the micro LED array area included in the red pixel, while supplying the fluid containing the green LED, the transistor included in the green pixel
  • the red LEDs are arranged and dried in the micro LED array area included in the green pixel, while supplying the fluid containing the blue LED, and being included in the blue pixel
  • the red LEDs may be arranged and dried in the micro LED array region included in the blue pixel.
  • the step of removing the lower portions of the both ends of the LED from the insulating layer includes (d1) applying a photoresist on the insulating layer and the LED; (d2) forming a photoresist pattern by removing portions of the photoresist corresponding to both ends of the LED; And (d3) removing portions below the both ends of the LED from the insulating layer using the photoresist pattern as an etching mask.
  • the first fixed electrode and the second fixed electrode may be formed by depositing or electroplating a metal in a region from which the insulating layer is removed.
  • removing all of the insulating layer may further include.
  • the micro LED display according to the present invention connects both ends of the LED to the first electrode layer and the second electrode layer horizontally spaced apart from each other in the micro LED array area of the trench structure (micro-well structure). You can connect to it.
  • the micro LED display according to the present invention can exhibit a heat dissipation effect because the LED is separated from the substrate surface, and there is an effect of securing a wide contact area through the application of a fixed electrode.
  • FIG. 1 shows a circuit diagram of a pixel having a general 2T-1C structure.
  • FIG. 2 shows a plan view of an LED display manufactured according to an embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the LED display shown in FIG. 2 taken in the direction A-B.
  • FIG. 4 is a cross-sectional view illustrating a step of forming a transistor on a substrate according to an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view illustrating an electrode layer forming step of forming a first electrode layer and a second electrode layer according to an embodiment of the present invention.
  • FIG. 6 is a cross-sectional view illustrating an insulating layer forming step of forming an insulating layer including a micro LED array region according to an embodiment of the present invention.
  • FIG. 7 is a plan view illustrating an insulating layer forming step of forming an insulating layer including a micro LED array region according to an exemplary embodiment of the present invention.
  • FIG. 8 is a plan view illustrating an insulating layer forming step of forming an insulating layer including a micro LED array region according to another embodiment of the present invention.
  • FIG. 9 is a cross-sectional view for explaining an LED arrangement step of arranging LEDs according to an embodiment of the present invention.
  • FIG. 10 is a cross-sectional view illustrating pixels in which LEDs are arranged according to an embodiment of the present invention.
  • FIG. 11 is a plan view showing pixels in which LEDs are arranged according to an embodiment of the present invention.
  • FIG. 13 is a flowchart showing a method of arranging nano LEDs corresponding to RGB colors.
  • FIG. 14 is a cross-sectional view illustrating an LED combining step of combining an LED and an electrode forming step of forming a source electrode and a drain electrode according to an embodiment of the present invention.
  • 15 is a cross-sectional view showing an LED assembly step, an electrode formation step, an electrode patterning, and a device separation step according to an embodiment of the present invention.
  • first or second may be used to describe various elements, but the elements should not be limited by the terms. The terms are only for the purpose of distinguishing one component from other components, for example, without departing from the scope of the rights according to the concept of the present invention, the first component may be referred to as the second component, and similarly The second component may also be referred to as a first component.
  • micro LED display and a method of manufacturing the same according to some embodiments of the present invention will be described.
  • FIG. 1 shows a circuit diagram of a pixel having a general 2T-1C structure.
  • 2 shows a plan view of an LED display manufactured according to an embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the LED display shown in FIG. 2 taken in the direction A-B.
  • FIG. 1 shows a circuit diagram of a pixel having the simplest structure that can be manufactured according to the present invention, but embodiments of the present invention are not limited thereto.
  • parts except for the substrate 100, the driving transistor DT, the power voltage line V DD , and the micro LED ML are omitted for convenience of description.
  • one pixel of the LED display 100 includes two transistors ST and DT formed on the substrate 110, one capacitor C st , and a micro LED ML. can do.
  • the transistor refers to the driving transistor DT.
  • each of the first electrode 161 and the second electrode 163 may be one of a source electrode and a drain electrode.
  • the first electrode 161 is used as a source electrode and the second electrode 163 is drained. It will be described under the assumption of an electrode.
  • the gate electrode of the switching transistor ST is connected to the gate line GL, and the source electrode of the switching transistor ST is connected to the data line DL.
  • the drain electrode of the switching transistor ST is connected to the gate electrode of the driving transistor DT and the first terminal of the storage capacitor C st .
  • the switching transistor ST connects the data line DL and the gate electrode of the driving transistor DT in response to a signal supplied through the gate line GL.
  • the gate electrode 121 of the driving transistor DT is connected to the drain electrode 163 of the switching transistor ST through a via Via3.
  • the source electrode 161 of the driving transistor DT is connected to the ground GND through the via Via1.
  • the drain electrode 163 of the driving transistor DT is connected to the micro LED ML.
  • a gate insulating layer 123 is formed on the gate electrode 121 of the driving transistor DT.
  • the gate insulating layer 123 is formed to surround the gate electrode 121.
  • An active layer 125 is formed on the gate insulating layer 123.
  • the active layer 125 is formed on a portion of the gate insulating layer 123.
  • the driving transistor DT causes a current corresponding to the voltage charged in the storage capacitor C st to flow from the power voltage line V DD to the ground GND through the micro LED ML.
  • the storage capacitor C st is connected between the gate electrode of the driving transistor DT and the ground GND.
  • the micro LED ML is connected between the drain electrode 163 of the driving transistor DT and the power voltage line V DD .
  • the first end of the micro LED ML is connected to the drain electrode 163 of the driving transistor DT through the first fixed electrode 151.
  • the second end of the micro LED ML is connected to the power voltage line V DD through the second fixed electrode 153.
  • the line supplying the power voltage line V DD may be formed on a different layer from the driving transistor DT.
  • the power electrode 165 and the power supply V DD are connected through the via Via2. I can.
  • the second electrode layer 133 is connected to the power voltage line V DD or the base voltage line Vss.
  • the micro LED (ML) may be in the form of a nanowire having a length of 1 ⁇ 100 ⁇ m.
  • the nanowire may have a cross-sectional diameter of approximately 10 nm to 10 ⁇ m.
  • the nanowire has a relatively high aspect ratio, and the aspect ratio may be approximately 1.1 to 10. Nanowires with a high aspect ratio have a large surface area, so they have excellent energy transfer and performance, and have high transparency.
  • the LED display 100 may be manufactured through a transistor forming step, an electrode layer forming step, an insulating layer forming step, an LED array step, a fixed electrode forming step, and an LED bonding step, as described through FIGS. 4 to 13.
  • FIG. 4 is a cross-sectional view illustrating a step of forming a transistor on a substrate according to an embodiment of the present invention.
  • a transistor including a base circuit 120 is formed on a substrate 110 during the base circuit formation step.
  • the substrate may be an active driving backplane or an active matrix backplane.
  • the transistor is a transistor capable of controlling the current of the micro LED.
  • the transistor includes an active layer 125, a gate electrode 121 responsible for on/off of the active layer 125, a source electrode 161 and a drain electrode 163 for direct current flow, and the gate electrode 121 And a gate insulating layer 123 for insulation between the and the active layer 125.
  • the gate electrode 121 is formed on the substrate 110, the gate insulating layer 123 is formed to surround the gate electrode 121, and an active layer is formed on the gate insulating layer 123. (125) is shown as a structure.
  • Transistors are classified into an inverted stagger structure (bottom gate type) and a stagger structure (top gate type) based on the position of the gate electrode 121. And depending on the arrangement of the gate electrode 121 and the active layer 125, 1) a bottom gate-top contact, 2) a bottom gate-bottom contact, 3) a top gate- It can be classified into four structures: top gate-top contact 4) top gate-bottom contact.
  • the top gate structure is a form in which the gate electrode 121 is disposed above the gate insulating layer 123 and the active layer 125 is formed below the gate insulating layer 123.
  • the gate electrode 121 is disposed under the gate insulating film 123 and the active layer 125 is formed on the gate insulating film 123.
  • the bottom contact type is a form in which the source/drain electrodes 161 and 165 are formed before the active layer 125 and the lower surface of the active layer 125 contacts the source/drain electrodes 161 and 165.
  • the top contact type is a type in which the active layer 125 is formed before the source/drain electrodes 161 and 165 so that the top surface of the active layer 125 contacts the source/drain electrodes 161 and 165.
  • the transistor of the present invention can be applied in any one of four structures.
  • the gate electrode 121 may include at least one of metals such as aluminum (Al), copper (Cu), tantalum (Ta), or metal nitrides thereof.
  • the gate insulating layer 123 may include at least one of an organic material, an inorganic material, and/or an organic/inorganic material.
  • the active layer 125 may include at least one of ZnO, Indium Zinc Oxide (IZO), Indium Gallium Zinc Oxide (IGZO), amorphous silicon, polycrystalline silicon, and crystalline silicon.
  • FIG. 5 is a cross-sectional view illustrating an electrode layer forming step of forming a first electrode layer and a second electrode layer according to an embodiment of the present invention.
  • a first electrode layer 131 and a second electrode layer 133 are formed during the electrode layer forming step after the base forming step.
  • metal layers 130 for source and drain electrodes surrounding the base circuit 120 are stacked on the base circuit 120 to form.
  • the first electrode layer 131 and the second electrode layer 133 are formed by removing a portion of the metal layer 130 for the source and drain electrodes corresponding to the gap area GA. do.
  • a transistor and a micro LED In general, in a display circuit, a transistor and a micro LED must be connected by an electrode, so a lot of metal wiring is required. Accordingly, it is important to minimize this phenomenon because a parasitic electric field may be generated in an unwanted place during the micro LED assembly process through an electric field.
  • 5(c) is a plan view of a patterned state after the metal layers 130 for source and drain electrodes are formed, and are illustrated as a first electrode layer 131 and a second electrode layer 133.
  • all of the source electrode 161, the drain electrode 163, the first electrode layer 131, and the second electrode layer 133 of the transistor can be formed from the metal layer 130 for source and drain electrodes using etching. have.
  • the source electrode 161 and the drain electrode 163 may be formed by etching the metal layer 130 for the source and drain electrodes.
  • a photoresist pattern is formed on the first metal layer 130 except for the gap area GA, and etching is performed using the formed photoresist pattern as an etching mask, thereby forming a gap area among the first metal layer 130.
  • the (GA) part can be removed.
  • the gap area GA may have a groove shape having a short width D1 and a long length.
  • FIG. 6 is a cross-sectional view illustrating an insulating layer forming step of forming an insulating layer including a micro LED array region according to an embodiment of the present invention.
  • 7 is a plan view illustrating an insulating layer forming step of forming an insulating layer including a micro LED array region according to an exemplary embodiment of the present invention.
  • the insulating layer 140 including the micro LED array area LAA having a trench structure is formed during the insulating layer forming step after the electrode layer forming step.
  • the first electrode layer 131, the second electrode layer 133, and the insulating layer 140 are stacked on the gap area GA to form the first electrode layer 131.
  • a portion of the insulating layer 140 corresponding to the micro LED array area LAA is partially removed to form a trench structure micro LED array area LAA.
  • the meaning of partial removal means that the insulating material of the portion corresponding to the micro LED array area LAA is not completely removed, but a predetermined thickness remains.
  • partial etching is performed by applying a photoresist having a different thickness on the insulating layer 140 and performing etching so that the insulating material corresponding to the micro LED array area (LAA) is more etched. can do.
  • LAA micro LED array area
  • the insulating layer 140 is divided into two or more layers (layers) and stacked, and the upper layer of the portion corresponding to the micro LED array area LAA is removed. LAA) can be formed.
  • the micro LED array area LAA overlaps a partial area of the gap area GA.
  • a plurality of micro LED array areas LAA may be formed at predetermined intervals along the elongated direction of the gap area GA.
  • the long axis width D2 of the micro LED array area LAA is longer than the width D1 of the gap area GA.
  • FIG. 8 is a plan view illustrating an insulating layer forming step of forming an insulating layer including a micro LED array region according to another embodiment of the present invention.
  • the first electrode layer 131 and the second electrode layer 133 may be formed to protrude toward each other.
  • each of the first electrode layer 131 and the second electrode layer 133 may include a protrusion PT in the micro LED array area LAA.
  • the electric field may be formed intensively in the micro LED array area LAA in a subsequent LED array step, so that the possibility of successful array of the LEDs ML may be improved.
  • the width D1 corresponding to the electrode gap is preferably adjusted within a range in which the arrangement of the micro LEDs is smooth, and is preferably shorter than the length of the micro LEDs.
  • the micro LED display of the present invention includes an insulating layer 140 and a micro LED array area LAA.
  • a short may occur when a nanowire-type micro LED is arranged between the electrode layers 131 and 133. Accordingly, it is possible to form a thin trench structure locally in the micro LED array area LAA after forming the insulating layer 140 directly on the electrode layers 131 and 133 or forming the insulating layer 140 on the entire substrate. need.
  • the micro LEDs are arranged, but the moment they are arranged, a high current flows and the micro LEDs are destroyed.
  • micro LED array area LAA When the micro LED array area LAA is formed, a relatively high electric field is formed in the micro LED array area LAA, so that electrophoresis acts more selectively on that portion.
  • the insulating layer 140 remains on the first electrode layer 131 and the second electrode layer 133 by the insulating layer 140 having the micro LED array area LAA. If the thickness of the insulating layer 140 between the micro LED array area LAA of the trench structure and the electrode layers 131 and 133 is too thick, the intensity of the electric field emitted from the electrode gap tends to decrease, so it is preferable to have an appropriate thickness. For example, the thickness of the insulating layer 140 between the micro LED array area LAA and the electrode layers 131 and 133 may be approximately 10 nm to 1 ⁇ m.
  • 9 is a cross-sectional view for explaining an LED arrangement step of arranging LEDs according to an embodiment of the present invention.
  • 10 is a cross-sectional view illustrating pixels in which LEDs are arranged according to an embodiment of the present invention.
  • 11 is a plan view showing pixels in which LEDs are arranged according to an embodiment of the present invention.
  • 12 is a result of simulation of an electric field generated between electrode layers.
  • the LEDs ML are arranged in the micro LED array area LAA during the LED array step after the insulating layer forming step.
  • the fluid FL is supplied onto the substrate 110.
  • the fluid FL includes a plurality of micro LEDs ML.
  • the fluid FL may be a liquid having a dielectric constant lower than that of the micro LED ML when an electric signal is applied by the electric signal supply unit 200.
  • the fluid FL may be a liquid including at least one of isopropyl alcohol, acetone, toluene, and water.
  • the electric signal supply unit 200 applies electric signals to the first electrode layer 131 and the second electrode layer 133
  • an electric field EF is generated between the first electrode layer 131 and the second electrode layer 133.
  • any one of the plurality of micro LEDs ML included in the fluid FL may be arranged in the micro LED array area LAA by the attractive force of the electric field EF.
  • the first electrode layer 131 and the second electrode layer 133 generate an electric field (EF) and at the same time, other components, for example, other components under the first electrode layer 131 and the second electrode layer 133 It can act as an electric field shielding layer for circuits and the like.
  • EF electric field
  • the electric signal supply unit 200 may supply a DC signal, an AC signal, or a pulsed DC signal to the first electrode layer 131 and the second electrode layer 133.
  • the electric signal supply unit 200 may supply a pulsed DC signal to the first electrode layer 131 and the second electrode layer 133 so that the direction of the micro LEDs ML arranged in the micro LED array area LAA is constant.
  • the pulsed DC signal refers to a periodic electric signal whose value is changed but the polarity is kept constant.
  • the electric signal supply unit 200 may generate a pulsed DC signal by adding a bias DC signal to the AC signal.
  • 10 to 12 are views for explaining a method of manufacturing the LED display 100 when the types of micro LEDs (ML) are various.
  • micro LEDs When there are three types of micro LEDs (ML1, ML2, and ML3), three types of micro LEDs (ML1, ML2, and ML3) can be mounted in the correct position through three processes.
  • the electrical signal supply unit 200 is the first electrode layer 131 and the second electrode layer 133 ) To supply an electrical signal. An attractive force is generated between the first electrode layer 131 and the second electrode layer 133, so that the first micro LED ML1 may be mounted on the corresponding portion.
  • the electric signal supply unit 200 does not supply an electric signal to the third electrode layer 135 and the fourth electrode layer 137 or does not generate an electric force between the first electrode layer 131 or the second electrode layer 133. Can supply signals.
  • the electric signal supply unit 200 supplies the fluid FL containing the second micro LED (ML2), and the second electrode layer 133 and the third electrode layer 135 ) To supply an electrical signal.
  • An attractive force is generated between the second electrode layer 133 and the third electrode layer 135, so that the second micro LED ML2 may be mounted on the corresponding portion.
  • the electrical signal supply unit 200 is provided with the third electrode layer 135 and the fourth electrode layer ( 137). An attractive force is generated between the third electrode layer 135 and the fourth electrode layer 137, so that the third micro LED ML3 may be mounted on the corresponding portion.
  • FIG. 13 is a flowchart showing a method of arranging nano LEDs corresponding to RGB colors.
  • micro LEDs having different light emission characteristics for example, nano or micro LEDs corresponding to the colors of R-G-B, may be arranged as display pixels on the display backplane by sequentially applying electrical signals to each column.
  • a circuit device capable of individually applying an electric signal is used to sequentially form an electric field.
  • the LEDs can be arranged in the following manner regardless of the order.
  • an electric signal is applied to the first electrode layer connected to the transistor included in the red pixel and the second electrode layer, and the red LED is applied to the micro LED array area included in the red pixel.
  • the substrate backplane
  • an electrical signal is applied to the first electrode layer connected to the transistor included in the green pixel and the second electrode layer, so that red is applied to the micro LED array area included in the green pixel. Arrange the LEDs and dry the substrate (backplane).
  • an electric signal is applied to the first electrode layer connected to the transistor included in the blue pixel and the second electrode layer, so that red is applied to the micro LED array area included in the blue pixel. Arrange the LEDs and dry the substrate (backplane).
  • 14 is a cross-sectional view illustrating an LED combining step of combining an LED and an electrode forming step of forming a source electrode, a drain electrode, and a power electrode according to an embodiment of the present invention.
  • 15 is a cross-sectional view showing an LED assembly step, an electrode formation step, an electrode patterning, and a device separation step according to an embodiment of the present invention.
  • the insulating layer 140 is removed during the LED combining step after the LED array step, and both ends of the micro LED (ML) are coupled to the first electrode layer 131 and the second electrode layer 133, respectively.
  • a photoresist PR is applied on the insulating layer 140 in which the micro LEDs ML are arranged.
  • a photoresist pattern is formed by removing portions of the applied photoresist PR corresponding to both ends of the micro LED ML.
  • the formed photoresist pattern is etched using an etching mask to remove the lower portions of both ends of the micro LED (ML) from the insulating layer 140.
  • the first fixed electrode 151 and the second fixed electrode 153 are formed by depositing or electroplating a metal on the region from which the insulating layer 140 is removed.
  • electrodeposition epitrophoretic deposition
  • One end of the micro LED ML is electrically connected to the first electrode layer 131 through the first fixed electrode 151 and may be physically fixed.
  • the other end of the micro LED ML is electrically connected to the second electrode layer 133 through the second fixed electrode 153 and may be physically fixed.
  • the heights of the first fixed electrode 151 and the second fixed electrode 153 may be adjusted according to the distance between the electrodes 131 and 133 of the micro LED array area LAA. It may have a height, or may be in the form of a layer such as a thin film as shown in FIG. 14.
  • an insulating layer may remain on the first electrode layer 131 and the second electrode layer 133.
  • the source electrode 161, the drain electrode 163, and the power electrode 165 may be formed by etching the metal layer 130 for the source and drain electrodes according to the pattern.
  • predetermined regions of the first electrode layer 131 that is, the upper region of the active layer 125, are removed, and the base circuit 120 and the micro LED are removed from the second electrode layer 133.
  • a source electrode 161, a drain electrode 163, and a power electrode 165 are generated by removing the intermediate region between (ML).
  • the metal layers 171 and 173 remain on the left side of the source electrode 161 and the right side of the power electrode 165. These metal layers 171 and 173 may be used as adjacent electrodes when a complex circuit such as two transistors and one capacitor is required in a micro LED display.
  • the completed circuit that is, the source electrode 161, the drain electrode 163, the power electrode 165, the fixed electrodes 151 and 153, and the micro LED (ML )
  • a protective material as a whole to complete the LED display 100.
  • the micro LED display according to the present invention includes a transistor disposed on a substrate, a first electrode layer 131 and a second electrode layer 133, a first fixed electrode 151 and a second fixed electrode 153, And an LED having both ends coupled to the first fixed electrode 151 and the second fixed electrode 153.
  • the transistor refers to the driving transistor DT, and as described above, one of the transistors having four arrangement structures may be selected.
  • the first electrode layer 131 extends from one of the source electrode and the drain electrode of the transistor.
  • the second electrode layer 133 is disposed on the substrate so as to be horizontally spaced apart from the first electrode layer 131.
  • the second electrode layer 133 may be connected to the power voltage line V DD or the base voltage line Vss.
  • the first fixed electrode 151 extends upward from the first electrode layer 131, and the second fixed electrode 153 extends upward from the second electrode layer 133, so that the first fixed electrode 151 and It is a structure in which both ends of the LED are coupled to the second fixed electrode 153.
  • the first fixed electrode 151 and the second fixed electrode 153 are arranged to be spaced apart from each other. Since the LEDs are spaced apart from the upper surface of the first electrode layer 131 and the upper surface of the second electrode layer 133 and are spaced apart from the substrate surface, a heat dissipation effect can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 마이크로 LED 또는 나노 LED와 트랜지스터가 배치된 마이크로 LED 디스플레이 및 그 제조 방법에 대하여 개시한다. 본 발명의 실시예에 따른 마이크로 LED 디스플레이는 기판 상에 배치되며, 게이트 전극, 게이트 절연막, 활성층, 소스 전극 및 드레인 전극을 포함하는 트랜지스터; 상기 트랜지스터의 소스 전극 및 드레인 전극 중 어느 하나로부터 연장되는 제1 전극층과, 상기 제1 전극층과 수평적으로 이격되도록 상기 기판 상에 배치된 제2 전극층; 상기 제1 전극층으로부터 상부 방향으로 연장되는 제1 고정 전극과 상기 제2 전극층으로부터 상부 방향으로 연장되는 제2 고정 전극; 및 상기 제1 고정 전극 및 제2 고정 전극에 양단이 결합되는 LED;를 포함한다.

Description

마이크로 LED 디스플레이 및 그 제조 방법
본 발명은 마이크로 LED 디스플레이에 관한 것으로, 특히, 마이크로 LED 또는 나노 LED와 트랜지스터가 배치된 마이크로 LED 디스플레이 및 그 제조 방법에 관한 것이다.
최근 이상적인 디스플레이 소자로 마이크로 LED가 부각되고 있다.
마이크로 LED 디스플레이는 자발광 특성을 가지는데, 동일하게 자발광 특성을 갖는 OLED와 비교할 때 반응 속도, 밝기, 색재현성 및 저전력 구동특성 측면에서 더 우수하다. 마이크로 LED 디스플레이는 무기물 소자 특성상 높은 내구성과 수명을 가지고 있어 모바일 디스플레이에의 적용에 보다 유리하다.
마이크로 LED 특성상 모듈 형식으로 조립이 가능하여 초고화질 대형 디스플레이에도 응용이 가능하다.
또한, 마이크로 LED 디스플레이는 플렉서블 디스플레이로 구현이 가능하다.
마이크로 LED는 RGB 화소 위치에 LED를 직접 이식(전사)하는 방식으로 제조되고 있다.
마이크로 LED의 상용화 관점에서는 대량전사 가능성과 더불어 생산성, 공정비용, 전사성공률, 대면적공정, 고집적, 그리고 백플레인(backplane)과의 결합호환성이 검증이 되야 한다. 하지만, 종래의 전사공정방식의 경우 상용화 관점에서는 근본적인 한계를 지닌다.
마이크로 LED의 경우에는 3~100㎛의 크기를 가지는 소자에 대해서는 물리적인 접촉방식을 통하여 원하는 위치로 대량으로 이식하여야 한다. 하지만, 마이크로 LED의 소자 크기가 더 작아질수록 물리적 접촉방식을 사용하여 이식하는 것은 매우 어렵다.
특히, 전사공정의 경우에는 >2000ppi (pixel per inch)의 마이크로 LED 집적도 달성은 거의 불가능한 것으로 여겨지고 있다.
대안으로 개별전사 공정없이 Si-CMOS 백플레인칩과 직접 결합하는 μLEDoS (micro LED on Si)방식이 고려되고 있다. 이와 같은 무전사방식의 경우, 청색 마이크로 LED와 Si CMOS를 결합하고 풀컬러 디스플레이를 위해 양자점 기반의 색변환층을 사용하려고 한다. 하지만, 색변환층의 도입으로 인하여 마이크로 LED의 장점을 살리지 못할 뿐 아니라 추가적인 양자점 색변환층의 개발이 필요한 문제점이 있다.
따라서 종래의 전사 방식의 단점을 극복하면서 고집적도 달성이 가능한 새로운 방식의 어셈블리 기술 개발이 매우 시급하다.
본 발명이 이루고자 하는 기술적인 과제는 고정 전극을 이용하여, 마이크로 LED 또는 나노 LED와 트랜지스터가 전기적으로 접속되는 마이크로 LED 디스플레이를 제공하는 것이다.
또한 본 발명이 이루고자 하는 기술적인 과제는 LED가 기판 표면으로부터 이격 배치되어 방열 효과를 확보하고, 고정 전극을 이용함에 따라 넓은 접촉 면적을 확보할 수 있는 마이크로 LED 디스플레이를 제공하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명의 실시예에 따른 마이크로 LED 디스플레이는 기판 상에 배치되며, 게이트 전극, 게이트 절연막, 활성층, 소스 전극 및 드레인 전극을 포함하는 트랜지스터; 상기 트랜지스터의 소스 전극 및 드레인 전극 중 어느 하나로부터 연장되는 제1 전극층과, 상기 제1 전극층과 수평적으로 이격되도록 상기 기판 상에 배치된 제2 전극층; 상기 제1 전극층으로부터 상부 방향으로 연장되는 제1 고정 전극과 상기 제2 전극층으로부터 상부 방향으로 연장되는 제2 고정 전극; 및 상기 제1 고정 전극 및 제2 고정 전극에 양단이 결합되는 LED;를 포함한다.
상기 트랜지스터는 바텀 게이트-탑 콘택트(bottom gate-top contact), 바텀 게이트-바텀 콘택트(bottom gate-bottom contact), 톱 게이트-탑 콘택트(top gate-top contact), 톱 게이트-바텀 콘택트(top gate-bottom contact) 중 어느 하나일 수 있다.
상기 제1 전극층과 제2 전극층 사이에 갭 영역을 포함하고, 상기 갭 영역의 일부 영역에 중첩되는 마이크로 LED 배열 영역을 포함할 수 있다.
상기 제1 전극층과 상기 제2 전극층은 서로를 향해 돌출되도록 배치될 수 있다.
상기 제1 전극층 및 제2 전극층에 양단이 결합되는 LED는 제1 전극층 상부면 및 제2 전극층 상부면으로부터 이격 배치될 수 있다.
상기 LED는 1 ~ 100㎛의 길이를 갖는 나노와이어 형태일 수 있다.
상기 제2 전극층은 전원 전압 라인(V DD) 또는 기저 전압 라인(Vss)에 연결될 수 있다.
본 발명의 실시예에 따른 마이크로 LED 디스플레이의 제조 방법은 (a) 기판 상에 게이트 전극, 게이트 절연막, 활성층, 소스 및 드레인 전극용 금속층을 포함하는 트랜지스터를 형성하고, 상기 트랜지스터의 소스 및 드레인 전극용 금속층으로부터 연장되는 제1 전극층과, 상기 제1 전극층과 수평적으로 갭 영역을 두고 이격되도록 상기 기판 상에 제2 전극층을 형성하는 단계; (b) 상기 제1 전극층과 제2 전극층 사이의 갭 영역을 전체적으로 덮되, 상기 갭 영역 상의 일부 영역에 트렌치 구조의 마이크로 LED 배열 영역이 형성되도록 절연층을 형성하는 단계; (c) 상기 기판 상에 LED가 포함된 유체를 공급하면서 상기 제1 전극층과 제2 전극층에 전기 신호를 인가하여 상기 LED를 상기 트렌치 구조의 마이크로 LED 배열 영역에 배열하는 단계; (d) 상기 절연층 중에서 상기 LED의 양단의 아래 부분을 제거하는 단계; (e) 상기 절연층이 제거된 영역에 상기 제1 전극층으로부터 상부 방향으로 연장되는 제1 고정 전극과 상기 제2 전극층으로부터 상부 방향으로 연장되는 제2 고정 전극을 형성하는 단계; 및 (f) 상기 LED의 양단을 상기 제1 고정 전극 및 제2 고정 전극에 결합하는 단계;를 포함할 수 있다.
상기 (f) 단계 이후에, 상기 소스 및 드레인 전극용 금속층을 식각하여 소스 전극 및 드레인 전극을 형성할 수 있다.
상기 절연층을 형성하는 단계는 (b1) 상기 제1 전극층, 상기 제2 전극층 및 상기 갭 영역 상에 상기 절연층을 형성하는 단계; 및 (b2) 상기 절연층 중에서 상기 갭 영역 상의 상기 일부 영역에 대응하는 부분을 부분 식각하여 상기 트렌치 구조의 마이크로 LED 배열 영역을 형성하는 단계;를 포함할 수 있다.
상기 LED를 상기 트렌치 구조의 마이크로 LED 배열 영역에 배열하는 단계는 복수의 열 중에서, 각 열마다 전기 신호를 순차적으로 인가하되, 적색 LED가 포함된 유체를 공급하면서, 적색 화소에 포함되는 트랜지스터와 연결되는 제1 전극층과, 제2 전극층에 전기 신호를 인가하여, 적색 화소에 포함되는 마이크로 LED 배열 영역에 적색 LED를 배열하고 건조시키며, 녹색 LED가 포함된 유체를 공급하면서, 녹색 화소에 포함되는 트랜지스터와 연결되는 제1 전극층과, 제2 전극층에 전기 신호를 인가하여, 녹색 화소에 포함되는 마이크로 LED 배열 영역에 적색 LED를 배열하고 건조시키며, 청색 LED가 포함된 유체를 공급하면서, 청색 화소에 포함되는 트랜지스터와 연결되는 제1 전극층과, 제2 전극층에 전기 신호를 인가하여, 청색 화소에 포함되는 마이크로 LED 배열 영역에 적색 LED를 배열하고 건조시킬 수 있다.
상기 절연층 중에서 LED의 양단의 아래 부분을 제거하는 단계는 (d1) 상기 절연층과 상기 LED 상에 포토레지스트를 도포하는 단계; (d2) 상기 포토레지스트 중에서 상기 LED의 상기 양단에 대응하는 부분을 제거하여 포토레지스트 패턴을 형성하는 단계; 및 (d3) 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 절연층 중에서 상기 LED의 상기 양단의 아래 부분을 제거하는 단계;를 포함할 수 있다.
상기 제1 고정 전극과 제2 고정 전극은 상기 절연층이 제거된 영역에 금속을 증착 또는 전기 도금하여 형성될 수 있다.
상기 (f) 단계 이후에, 상기 절연층을 전부 제거하는 단계;를 더 포함할 수 있다.
본 발명에 따른 마이크로 LED 디스플레이는 트렌치 구조(미세우물 구조)의 마이크로 LED 배열 영역에 수평적으로 이격되어 배치된 제1 전극층, 제2 전극층에 LED의 양단을 결합시킴에 따라, 트랜지스터와 LED를 전기적으로 접속시킬 수 있다.
또한 본 발명에 따른 마이크로 LED 디스플레이는 LED가 기판 표면으로부터 이격되어 있어 방열 효과를 나타낼 수 있으며, 고정 전극의 적용을 통해 넓은 접촉 면적을 확보하는 효과가 있다.
상술한 효과와 더불어 본 발명의 구체적인 효과는 이하 발명을 실시하기 위한 구체적인 사항을 설명하면서 함께 기술한다.
도 1은 일반적인 2T-1C 구조의 화소(pixel)의 회로도를 나타낸다.
도 2는 본 발명의 실시예에 따라 제조된 LED 디스플레이의 평면도를 나타낸다.
도 3은 도 2에 도시된 LED 디스플레이를 A-B 방향으로 절단했을 때의 단면도를 나타낸다.
도 4는 본 발명의 실시예에 따라 기판 상에 트랜지스터 형성 단계를 설명하기 위한 단면도이다.
도 5는 본 발명의 실시예에 따라 제1 전극층과 제2 전극층을 형성하는 전극층 형성 단계를 설명하기 위한 단면도이다.
도 6은 본 발명의 실시예에 따라 마이크로 LED 배열 영역을 포함하는 절연층을 형성하는 절연층 형성 단계를 설명하기 위한 단면도이다.
도 7은 본 발명의 실시예에 따라 마이크로 LED 배열 영역을 포함하는 절연층을 형성하는 절연층 형성 단계를 설명하기 위한 평면도이다.
도 8은 본 발명의 다른 실시예에 따라 마이크로 LED 배열 영역을 포함하는 절연층을 형성하는 절연층 형성 단계를 설명하기 위한 평면도이다.
도 9는 본 발명의 실시예에 따라 LED를 배열하는 LED 배열 단계를 설명하기 위한 단면도이다.
도 10은 본 발명의 실시예에 따라 LED가 배열된 화소들을 나타내는 단면도이다.
도 11은 본 발명의 실시예에 따라 LED가 배열된 화소들을 나타내는 평면도이다.
도 12는 전극층들 사이에 발생하는 전기장을 시뮬레이션한 결과이다.
도 13은 RGB 색상에 해당하는 나노 LED을 배열하는 방법을 보여주는 순서도이다.
도 14는 본 발명의 실시예에 따라 LED를 결합하는 LED 결합 단계와 소스 전극과 드레인 전극을 형성하는 전극 형성 단계를 설명하기 위한 단면도이다.
도 15는 본 발명의 실시예에 따라 LED 조립단계, 전극 형성 단계, 전극의 패터닝 및 소자 분리 단계를 나타내는 단면도이다.
[부호의 설명]
100; LED 디스플레이 DT; 구동 트랜지스터
ST; 스위칭 트랜지스터 C st; 스토리지 커패시터
ML; 마이크로 LED 121; 게이트 전극
123; 게이트 절연막 125; 활성층
131; 제1 전극층 133; 제2 전극층
140; 절연층 151; 제1 고정 전극
153; 제2 고정 전극 161; 소스 전극
163; 드레인 전극 165; 전원 전극
171, 173; 금속층
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하에서는, 본 발명의 몇몇 실시예에 따른 마이크로 LED 디스플레이 및 그 제조 방법을 설명하도록 한다.
도 1은 일반적인 2T-1C 구조의 화소(pixel)의 회로도를 나타낸다. 도 2는 본 발명의 실시예에 따라 제조된 LED 디스플레이의 평면도를 나타낸다. 도 3은 도 2에 도시된 LED 디스플레이를 A-B 방향으로 절단했을 때의 단면도를 나타낸다.
도 1은 본 발명에 따라 제조될 수 있는 가장 간단한 구조의 화소의 회로도를 나타낼 뿐 본 발명의 실시예는 이에 한정되지 않는다. 도 3에서는 설명의 편의를 위해 기판(100), 구동 트랜지스터(DT), 전원 전압 라인(V DD) 및 마이크로 LED(ML)을 제외한 부분은 일부 생략하였다.
도 1 내지 도 3을 참조하면, LED 디스플레이(100)의 하나의 화소는 기판(110)에 형성된 2개의 트랜지스터들(ST, DT), 1개의 커패시터(C st) 및 마이크로 LED(ML)를 포함할 수 있다.
본 발명에서 트랜지스터는 구동 트랜지스터(DT)를 가리킨다. 트랜지스터에서 제1 전극(161)과 제2 전극(163) 각각은 소스 전극 및 드레인 전극 중 어느 하나일 수 있으며, 본 발명에서는 제1 전극(161)을 소스 전극, 제2 전극(163)을 드레인 전극으로 가정 하에 설명하기로 한다.
스위칭 트랜지스터(ST)의 게이트 전극은 게이트 라인(GL)에 접속되고, 스위칭 트랜지스터(ST)의 소스 전극은 데이터 라인(DL)에 접속된다. 스위칭 트랜지스터(ST)의 드레인 전극은 구동 트랜지스터(DT)의 게이트 전극과 스토리지 커패시터(C st)의 제1 단에 접속된다.
스위칭 트랜지스터(ST)는 게이트 라인(GL)을 통해 공급되는 신호에 응답하여 데이터 라인(DL)과 구동 트랜지스터(DT)의 게이트 전극을 접속시킨다.
구동 트랜지스터(DT)의 게이트 전극(121)은 비아(Via3)를 통해 스위칭 트랜지스터(ST)의 상기 드레인 전극(163)에 접속된다. 구동 트랜지스터(DT)의 소스 전극(161)은 비아(Via1)를 통해 접지(GND)에 접속된다. 구동 트랜지스터(DT)의 드레인 전극(163)은 마이크로 LED(ML)에 접속된다.
구동 트랜지스터(DT)의 게이트 전극(121) 상에서는 게이트 절연막(123)이 형성된다. 게이트 절연막(123)은 게이트 전극(121)을 감싸는 형태로 형성된다.
게이트 절연막(123) 상에는 활성층(125)이 형성된다. 활성층(125)은 게이트 절연막(123) 상의 일부 영역에 형성된다.
구동 트랜지스터(DT)는 스토리지 커패시터(C st)에 충전된 전압에 대응하는 전류를 전원 전압 라인(V DD)로부터 마이크로 LED(ML)을 통해 접지(GND)로 흐르게 한다.
스토리지 커패시터(C st)는 구동 트랜지스터(DT)의 게이트 전극과 접지(GND) 사이에 접속된다.
마이크로 LED(ML)는 구동 트랜지스터(DT)의 드레인 전극(163)과 전원 전압 라인(V DD) 사이에 접속된다. 구체적으로, 마이크로 LED(ML)의 제1 단은 제1 고정 전극(151)을 통해 구동 트랜지스터(DT)의 드레인 전극(163)에 접속된다. 마이크로 LED(ML)의 제2 단은 제2 고정 전극(153)을 통해 전원 전압 라인(V DD)에 접속된다. 이때, 전원 전압 라인(V DD)을 공급하는 라인은 구동 트랜지스터(DT)와 다른 레이어에 형성될 수 있는데, 이 경우 전원 전극(165)과 전원(V DD)이 비아(Via2)를 통해 접속될 수 있다. 또한 제2 전극층(133)은 전원 전압 라인(V DD) 또는 기저 전압 라인(Vss)에 연결된다.
실시예에 따라, 마이크로 LED(ML)는 1 ~ 100㎛의 길이를 갖는 나노와이어 형태일 수 있다. 본 발명에서 나노와이어는 단면의 지름이 대략 10nm ~ 10㎛ 일 수 있다. 또한 나노와이어는 비교적 높은 종횡비(aspect ratio)를 가지며, 종횡비는 대략 1.1 ~ 10 일 수 있다. 종횡비가 높은 나노와이어는 표면적이 넓으므로 에너지 전달 및 성능이 우수하며 투명도가 높은 장점이 있다.
LED 디스플레이(100)는 도 4 내지 도 13를 통해 설명되는 바와 같이, 트랜지스터 형성 단계, 전극층 형성 단계, 절연층 형성 단계, LED 배열 단계, 고정 전극 형성 단계 및 LED 결합 단계를 통해 제조될 수 있다.
도 4는 본 발명의 실시예에 따라 기판 상에 트랜지스터 형성 단계를 설명하기 위한 단면도이다.
도 4를 참조하면, 베이스 회로 형성 단계 동안 기판(110) 상에 베이스 회로(120)를 포함하는 트랜지스터가 형성된다. 여기서 기판은 능동구동 백플레인 혹은 활성화된 매트릭스 백플레인(active matrix backplane)일 수 있다. 상기 트랜지스터는 마이크로 LED의 전류를 조절할 수 있는 트랜지스터이다.
트랜지스터는 활성층(125), 상기 활성층(125)의 온/오프를 담당하는 게이트 전극(121), 직접적으로 전류를 흐르게 하는 소스 전극(161)과 드레인 전극(163), 및 상기 게이트 전극(121)과 활성층(125) 사이에 절연을 위한 게이트 절연막(123)으로 구성된다.
본 발명의 도면에서는 트랜지스터의 구조를 기판(110) 상에 게이트 전극(121)이 형성되고, 게이트 전극(121)을 감싸는 형태로 게이트 절연막(123)이 형성되며, 게이트 절연막(123) 상에 활성층(125)이 형성되는 구조로 도시하였다.
트랜지스터는 게이트 전극(121)의 위치에 기초하여 역스태거 구조(바텀 게이트형) 및 스태거 구조(톱 게이트형)로 구분된다. 그리고 게이트 전극(121)과 활성층(125)의 배치에 따라 1) 바텀 게이트-탑 콘택트(bottom gate-top contact), 2) 바텀 게이트-바텀 콘택트(bottom gate-bottom contact), 3) 톱 게이트-탑 콘택트(top gate-top contact) 4) 톱 게이트-바텀 콘택트(top gate-bottom contact) 의 4가지 구조로 분류될 수 있다.
톱 게이트 구조란, 게이트 절연막(123)의 상측에 게이트 전극(121)이 배치되고, 게이트 절연막(123)의 하측에 활성층(125)이 형성된 형태이다.
바텀 게이트 구조란, 게이트 절연막(123)의 하측에 게이트 전극(121)이 배치되고, 게이트 절연막(123)의 상측에 활성층(125)이 형성된 형태이다.
또한, 바텀 콘택트형이란, 소스·드레인 전극(161, 165)이 활성층(125)보다 먼저 형성되어 활성층(125)의 하면이 소스·드레인 전극(161, 165)에 접촉하는 형태이다.
또한, 탑 콘택트형이란, 활성층(125)이 소스·드레인 전극(161, 165)보다 먼저 형성되어 활성층(125)의 상면이 소스·드레인 전극(161, 165)에 접촉하는 형태이다.
본 발명의 트랜지스터는 4가지 구조 중 어느 하나로 적용 가능하다.
게이트 전극(121)은 알루미늄(Al), 구리(Cu), 탄탈륨(Ta) 등의 금속 또는 이들의 금속 질화물 중 적어도 하나의 물질을 포함할 수 있다. 게이트 절연막(123)은 유기 물질, 무기 물질 및/또는 유무기 물질 중 적어도 하나의 물질을 포함할 수 있다. 활성층(125)은 ZnO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), 비정질 실리콘, 다결정 실리콘 및 결정질 실리콘 중 적어도 하나의 물질을 포함할 수 있다.
도 5는 본 발명의 실시예에 따라 제1 전극층과 제2 전극층을 형성하는 전극층 형성 단계를 설명하기 위한 단면도이다.
도 5를 참조하면, 베이스 형성 단계 이후 전극층 형성 단계 동안 제1 전극층(131)과 제2 전극층(133)이 형성된다.
도 5(a)에 도시된 바와 같이, 베이스 회로(120) 상에 베이스 회로(120)를 감싸는 소스 및 드레인 전극용 금속층(130)을 적층하여 형성한다.
이후, 도 5(b)에 도시된 바와 같이, 소스 및 드레인 전극용 금속층(130) 중에서 갭 영역(GA)에 대응하는 부분을 제거하여 제1 전극층(131)과 제2 전극층(133)을 형성한다.
일반적으로 디스플레이 회로에서는 트랜지스터와 마이크로 LED가 전극으로 연결되어야 하므로 많은 금속배선을 필요로 한다. 이에 따라 전기장을 통한 마이크로 LED 조립 과정에서 원하지 않는 곳에 기생 전기장(parasitic electric field)이 생길 수 있으므로 이러한 현상을 최소화 하는 것이 중요하다.
이를 위해서 도 5(c)에 도시된 바와 같이, 회로의 모든 소자를 덮고 있도록 전 영역에 전기장 차폐층 역할을 하면서 정렬 역할을 하는 전극을 형성하는 것이 바람직하다. 소스 및 드레인 전극용 금속층(130)을 전 영역에 형성하게 되면, 기생 전기장의 형성을 최소화하면서 동시에 아래에 있는 소자를 전기장으로부터 보호할 수 있다. 도 5(c)는 소스 및 드레인 전극용 금속층(130)이 형성된 후 패턴화된 모습의 평면도로, 제1 전극층(131)과 제2 전극층(133)으로 도시하였다.
본 발명에서는 식각을 이용하여, 소스 및 드레인 전극용 금속층(130)으로부터 트랜지스터의 소스 전극(161), 드레인 전극(163), 제1 전극층(131) 및 제2 전극층(133)을 모두 형성할 수 있다.
예를 들어, LED 결합 단계 이후에, 상기 소스 및 드레인 전극용 금속층(130)을 식각하여 소스 전극(161) 및 드레인 전극(163)을 형성할 수 있다.
실시예에 따라, 제1 금속층(130) 상에 갭 영역(GA)을 제외한 영역에 포토레지스트 패턴을 형성하고 형성된 포토레지스트 패턴을 식각 마스크로 이용해 식각을 수행하여 제1 금속층(130) 중에서 갭 영역(GA) 부분을 제거할 수 있다.
도 5(b), 도 7에 도시된 바와 같이, 갭 영역(GA)은 짧은 너비(D1)와 긴 길이를 갖는 도랑 형태일 수 있다.
도 6은 본 발명의 실시예에 따라 마이크로 LED 배열 영역을 포함하는 절연층을 형성하는 절연층 형성 단계를 설명하기 위한 단면도이다. 도 7은 본 발명의 실시예에 따라 마이크로 LED 배열 영역을 포함하는 절연층을 형성하는 절연층 형성 단계를 설명하기 위한 평면도이다.
도 6 및 도 7을 참조하면, 전극층 형성 단계 이후 절연층 형성 단계 동안 트렌치 구조의 마이크로 LED 배열 영역(LAA)을 포함하는 절연층(140)이 형성된다.
도 6(a)에 도시된 바와 같이, 제1 전극층(131), 제2 전극층(133) 및 갭 영역(GA) 상에 절연층(140)을 적층하여 형성한다.
이후, 도 6(b)에 도시된 바와 같이, 절연층(140) 중에서 마이크로 LED 배열 영역(LAA)에 대응하는 부분을 부분적으로 제거하여 트렌치(trench) 구조의 마이크로 LED 배열 영역(LAA)을 형성한다. 여기서, 부분적으로 제거하는 것의 의미는 마이크로 LED 배열 영역(LAA)에 대응하는 부분의 절연 물질을 전부 제거하는 것이 아니라 소정의 두께만큼 잔존시킨다는 의미이다.
예를 들어, 절연층(140) 상에 두께가 서로 다른 포토레지스트를 도포하고 식각을 수행하여 마이크로 LED 배열 영역(LAA)에 대응하는 부분의 절연 물질이 보다 많이 식각되게 하는 방법으로 부분 식각을 수행할 수 있다.
다른 예를 들어, 도면에 도시되지는 않았으나, 절연층(140)을 2 이상의 층(레이어)으로 구분하여 적층하고 마이크로 LED 배열 영역(LAA)에 대응하는 부분의 상부층을 제거함으로써 마이크로 LED 배열 영역(LAA)을 형성할 수 있다.
도 7에 도시된 바와 같이, 마이크로 LED 배열 영역(LAA)은 갭 영역(GA)의 일부 영역에 중첩된다. LED 디스플레이(100)는 전체적으로는 다수의 마이크로 LED 배열 영역들(LAA)이 갭 영역(GA)의 길쭉한 방향을 따라 소정의 간격으로 형성될 수 있다.
마이크로 LED 배열 영역(LAA)의 장축 너비(D2)는 갭 영역(GA)의 너비(D1) 보다 길다.
도 8은 본 발명의 다른 실시예에 따라 마이크로 LED 배열 영역을 포함하는 절연층을 형성하는 절연층 형성 단계를 설명하기 위한 평면도이다.
도 8을 참조하면, 마이크로 LED 배열 영역(LAA)에서 제1 전극층(131)과 제2 전극층(133)은 서로를 향해 돌출되도록 형성될 수 있다.
다시 말해, 제1 전극층(131)과 제2 전극층(133) 각각은 마이크로 LED 배열 영역(LAA)에서 돌출부(PT)를 포함할 수 있다.
돌출부(PT)가 있는 경우 이후의 LED 배열 단계에서 전기장이 마이크로 LED 배열 영역(LAA)에서 집중적으로 형성될 수 있어 LED(ML)의 성공적인 배열 가능성이 향상될 수 있다.
이때 전극 갭에 해당하는 너비(D1)는 마이크로 LED의 배열이 원활한 범위에서 조절되는 것이 바람직하며, 마이크로 LED의 길이보다는 짧은 것이 바람직하다.
이처럼 본 발명의 마이크로 LED 디스플레이는 절연층(140)과 마이크로 LED 배열 영역(LAA)을 포함하는 것이 바람직하다. 절연층(140)이 없는 경우, 나노와이어 형태의 마이크로 LED가 전극층(131, 133) 사이에 배열되면 쇼트(short)가 발생할 수 있다. 이에 따라 절연층(140)을 전극층(131, 133) 상에 바로 형성하거나 또는 전체적인 기판 상에 절연층(140)을 형성한 후에 마이크로 LED 배열 영역(LAA)에 국부적으로 얇은 트렌치 구조를 형성하는 것이 필요하다.
즉, 절연층(140)과 마이크로 LED 배열 영역(LAA)이 없어도 마이크로 LED가 배열은 되지만, 배열되는 순간 높은 전류가 흘러 마이크로 LED가 파괴된다.
마이크로 LED 배열 영역(LAA)을 형성하면 마이크로 LED 배열 영역(LAA)에서 상대적으로 높은 전기장이 형성되어 그 부분에 좀 더 선택적으로 전기영동이 작용하게 된다.
마이크로 LED 배열 영역(LAA)을 갖는 절연층(140)에 의해, 제1 전극층(131)과 제2 전극층(133) 상에 절연층(140)이 잔류하게 된다. 트렌치 구조의 마이크로 LED 배열 영역(LAA)과 전극층(131, 133) 사이의 절연층(140) 두께는 너무 두꺼우면 전극 갭에서 나오는 전기장의 세기가 감소하는 경향이 있어서 적정한 두께를 갖는 것이 바람직하다. 예를 들어, 마이크로 LED 배열 영역(LAA)과 전극층(131, 133) 사이의 절연층(140) 두께는 대략 10nm ~ 1㎛ 일 수 있다.
도 9는 본 발명의 실시예에 따라 LED를 배열하는 LED 배열 단계를 설명하기 위한 단면도이다. 도 10은 본 발명의 실시예에 따라 LED가 배열된 화소들을 나타내는 단면도이다. 도 11은 본 발명의 실시예에 따라 LED가 배열된 화소들을 나타내는 평면도이다. 도 12는 전극층들 사이에 발생하는 전기장을 시뮬레이션한 결과이다.
도 9 내지 도 12를 참조하면, 절연층 형성 단계 이후 LED 배열 단계 동안 LED(ML)가 마이크로 LED 배열 영역(LAA)에 배열된다.
LED 배열 단계 동안에는 기판(110) 상에 유체(FL)가 공급된다. 유체(FL)는 복수의 마이크로 LED들(ML)을 포함하고 있다.
유체(FL)는 전기 신호 공급부(200)에 의해 전기 신호가 인가될 때 마이크로 LED(ML) 보다 낮은 유전상수(dielectric constant)를 갖는 액체일 수 있다.
실시예에 따라, 유체(FL)는 이소프로필알코올(isopropyl alcohol), 아세톤, 톨루엔 및 물 중에서 적어도 하나의 물질을 포함하는 액체일 수 있다.
기판(110) 상에 복수의 마이크로 LED들(ML)이 포함된 유체(FL)가 공급되는 동안 전기 신호 공급부(200)가 제1 전극층(131)과 제2 전극층(133)에 전기 신호를 인가하여 제1 전극층(131)과 제2 전극층(133) 사이에 전기장(EF)을 생성시킨다.
전기장(EF)이 생성되면 유체(FL)에 포함된 복수의 마이크로 LED들(ML) 중에서 어느 하나가 전기장(EF)의 인력에 의해 마이크로 LED 배열 영역(LAA)에 배열될 수 있다.
이때, 제1 전극층(131)과 제2 전극층(133)은 전기장(EF)을 생성함과 동시에 다른 구성요소들, 예를 들어, 제1 전극층(131)과 제2 전극층(133) 아래의 기타 회로 등에 대한 전기장 차폐층 역할을 할 수 있다.
전기 신호 공급부(200)는 제1 전극층(131)과 제2 전극층(133)으로 직류 신호, 교류 신호 또는 펄스 직류(pulsed DC) 신호를 공급할 수 있다.
전기 신호 공급부(200)는 마이크로 LED 배열 영역(LAA)에 배열되는 마이크로 LED(ML)의 방향이 일정하게 되도록 펄스 직류 신호를 제1 전극층(131)과 제2 전극층(133)으로 공급할 수 있다.
여기서, 펄스 직류 신호는 값은 변하되 극성은 일정하게 유지되는 주기적인 전기 신호를 의미한다. 예를 들어, 전기 신호 공급부(200)는 교류 신호에 바이어스 직류 신호를 더하여 펄스 직류 신호를 생성할 수 있다.
도 10 내지 도 12은 마이크로 LED(ML)의 종류가 다양할 때의 LED 디스플레이(100)의 제조 방법을 설명하기 위한 도면이다.
3가지 종류의 마이크로 LED들(ML1, ML2 및 ML3)가 있을 때에는 3번의 공정을 통해 3가지 종류의 마이크로 LED들(ML1, ML2 및 ML3)을 정확한 위치에 실장시킬 수 있다.
먼저, 제1 마이크로 LED(ML1)을 실장시킬 때에는, 제1 마이크로 LED(ML1)가 포함된 유체(FL)를 공급하면서 전기 신호 공급부(200)가 제1 전극층(131)과 제2 전극층(133)에 전기 신호를 공급한다. 제1 전극층(131)과 제2 전극층(133) 사이에 인력이 발생하여 해당 부분에 제1 마이크로 LED(ML1)가 실장될 수 있다.
이때, 전기 신호 공급부(200)는 제3 전극층(135)와 제4 전극층(137)에는 전기 신호를 공급하지 않거나 제1 전극층(131) 또는 제2 전극층(133)과 인력이 발생하지 않도록 하는 전기 신호를 공급할 수 있다.
이후, 제2 마이크로 LED(ML2)을 실장시킬 때에는, 제2 마이크로 LED(ML2)가 포함된 유체(FL)를 공급하면서 전기 신호 공급부(200)가 제2 전극층(133)과 제3 전극층(135)에 전기 신호를 공급한다. 제2 전극층(133)과 제3 전극층(135) 사이에 인력이 발생하여 해당 부분에 제2 마이크로 LED(ML2)가 실장될 수 있다.
마지막으로, 제3 마이크로 LED(ML3)을 실장시킬 때에는, 제3 마이크로 LED(ML3)가 포함된 유체(FL)를 공급하면서 전기 신호 공급부(200)가 제3 전극층(135)과 제4 전극층(137)에 전기 신호를 공급한다. 제3 전극층(135)과 제4 전극층(137) 사이에 인력이 발생하여 해당 부분에 제3 마이크로 LED(ML3)가 실장될 수 있다.
도 12에 도시된 각 조립(assembly) 과정마다 해당 마이크로 LED를 실장하기 위한 영역의 전극층들 사이에 전기장을 발생하여 LED 배열을 수행할 수 있음을 확인할 수 있다.
도 13은 RGB 색상에 해당하는 나노 LED을 배열하는 방법을 보여주는 순서도이다.
복수의 열 중에서, 각 열마다 전기 신호를 순차적으로 인가하여 서로 다른 발광특성을 가진 마이크로 LED, 예를 들어 R-G-B의 색상에 해당하는 나노 혹은 마이크로 LED를 디스플레이 백플레인 위에 디스플레이 화소로 배열할 수 있다. 이때, 순차적으로 전기장을 형성하기 위하여 개별적으로 전기신호를 가할 수 있는 회로장치를 사용하도록 한다.
화소별로 전기장을 따로 적용하여 RGB 풀컬러를 구현하기 위해서는 순서에 상관없이 다음과 같은 방법으로 LED를 배열할 수 있다.
복수의 LED 중에서 적색 LED가 포함된 유체를 공급하면서, 적색 화소에 포함되는 트랜지스터와 연결되는 제1 전극층과, 제2 전극층에 전기 신호를 인가하여, 적색 화소에 포함되는 마이크로 LED 배열 영역에 적색 LED를 배열하고, 기판(백플레인)을 건조시킨다.
또한 복수의 LED 중에서 녹색 LED가 포함된 유체를 공급하면서, 녹색 화소에 포함되는 트랜지스터와 연결되는 제1 전극층과, 제2 전극층에 전기 신호를 인가하여, 녹색 화소에 포함되는 마이크로 LED 배열 영역에 적색 LED를 배열하고, 기판(백플레인)을 건조시킨다.
또한 복수의 LED 중에서 청색 LED가 포함된 유체를 공급하면서, 청색 화소에 포함되는 트랜지스터와 연결되는 제1 전극층과, 제2 전극층에 전기 신호를 인가하여, 청색 화소에 포함되는 마이크로 LED 배열 영역에 적색 LED를 배열하고 기판(백플레인)을 건조시킨다.
이처럼, 유체 공급, 마이크로 LED 배열, 건조과정을 반복하여 R-G-B 나노 LED 어레이 형태를 디스플레이 위에 형성하고 전극 형성과 금속 전극 패터닝 공정 등을 사용하여 풀컬러 디스플레이 소자를 완성할 수 있다.
도 14는 본 발명의 실시예에 따라 LED를 결합하는 LED 결합 단계와 소스 전극, 드레인 전극 및 전원 전극을 형성하는 전극 형성 단계를 설명하기 위한 단면도이다. 도 15는 본 발명의 실시예에 따라 LED 조립단계, 전극 형성 단계, 전극의 패터닝 및 소자 분리 단계를 나타내는 단면도이다.
도 14 및 도 15를 참조하면, LED 배열 단계 이후 LED 결합 단계 동안 절연층(140)이 제거되고 마이크로 LED(ML)의 양단이 각각 제1 전극층(131)과 제2 전극층(133)에 결합된다.
도 14(a)에 도시된 바와 같이, 마이크로 LED(ML)가 배열된 절연층(140) 상에 포토레지스트(PR)를 도포한다. 도포된 포토레지스트(PR) 중에서 마이크로 LED(ML)의 양단에 대응하는 부분을 제거하여 포토레지스트 패턴을 형성한다. 형성된 포토레지스트 패턴을 식각 마스크를 사용하여 식각을 수행함으로써 절연층(140) 중에서 마이크로 LED(ML) 양단의 아래 부분을 제거한다.
이후, 도 14(b)에 도시된 바와 같이, 절연층(140)이 제거된 영역에 금속을 증착 또는 전기 도금하여 제1 고정 전극(151)과 제2 고정 전극(153)을 형성한다. 증착의 예로, 전착(electrodeposition, 전기 영동 증착)을 수행할 수 있다.
마이크로 LED(ML)의 일단은 제1 고정 전극(151)을 통해 제1 전극층(131)에 전기적으로 접속되며 물리적으로 고정될 수 있다. 동일하게, 마이크로 LED(ML)의 타단은 제2 고정 전극(153)을 통해 제2 전극층(133)에 전기적으로 접속되며 물리적으로 고정될 수 있다. 제1 고정 전극(151)과 제2 고정 전극(153)의 높이는 마이크로 LED 배열 영역(LAA)의 전극(131, 133)과의 거리에 맞춰 조절될 수 있으며, 도 13에 도시한 바와 같이 소정의 높이를 가지거나, 또는 도 14에 도시한 바와 같이 박막과 같은 층 형태일 수 있다.
도 14(b) 및 도 15에 도시된 바와 같이, 제1 전극층(131)과 제2 전극층(133) 상에 절연층이 잔류한 상태일 수 있다.
이후, 도 14(c)에 도시된 바와 같이, 포토레지스트(PR)와 절연층(140)을 전체적으로 제거한다.
전술한 바와 같이, LED 결합 단계 이후, 상기 소스 및 드레인 전극용 금속층(130)을 패턴에 따라 식각하여 소스 전극(161) 및 드레인 전극(163), 전원 전극(165)을 형성할 수 있다.
도 14(d)에 도시된 바와 같이, 제1 전극층(131) 중에서 소정의 영역들, 즉, 활성층(125)의 상부 영역을 제거하고 제2 전극층(133)에서 베이스 회로(120)와 마이크로 LED(ML) 사이의 중간 영역을 제거하여 소스 전극(161), 드레인 전극(163) 및 전원 전극(165)을 생성한다.
식각에 의해 전극이 분리됨에 따라, 소스 전극(161)의 좌측과 전원 전극(165)의 우측에 금속층(171, 173)이 남게 된다. 이러한 금속층(171, 173)은 마이크로 LED 디스플레이에서 2개의 트랜지스터와 1개의 캐패시터와 같은 복잡한 회로를 필요하는 경우, 인접한 전극으로 사용될 수 있다.
이후, 도면에 도시되지는 않았으나, 필요에 따라, 완성된 회로, 즉, 소스 전극(161), 드레인 전극(163), 전원 전극(165), 고정 전극들(151, 153) 및 마이크로 LED(ML)를 보호할 수 있는 물질을 전체적으로 도포하여 LED 디스플레이(100)를 완성할 수 있다.
이와 같이, 전기장을 이용해 마이크로 LED(ML)를 기판 상의 원하는 위치에 용이하게 실장시킬 수 있다. 더하여, 본 명세서에 기재되어 있는 실시예를 통해 보다 저렴하고 빠르면서 수율이 높은 LED 디스플레이를 제조할 수 있다.
전술한 바와 같이, 본 발명에 따른 마이크로 LED 디스플레이는 기판 상에 배치되는 트랜지스터, 제1 전극층(131)과 제2 전극층(133), 제1 고정 전극(151)과 제2 고정 전극(153), 및 제1 고정 전극(151)과 제2 고정 전극(153)에 양단이 결합되는 LED를 포함한다.
구체적으로, 트랜지스터는 구동 트랜지스터(DT)를 가리키며, 전술한 바와 같이, 4가지 배치 구조를 갖는 트랜지스터 중 하나가 선택될 수 있다.
제1 전극층(131)은 트랜지스터의 소스 전극 및 드레인 전극 중 어느 하나로부터 연장되는 것이다. 제2 전극층(133)은 상기 제1 전극층(131)과 수평적으로 이격되도록 상기 기판 상에 배치된다. 여기서 제2 전극층(133)은 전원 전압 라인(V DD) 또는 기저 전압 라인(Vss)에 연결될 수 있다.
제1 고정 전극(151)은 제1 전극층(131)으로부터 상부 방향으로 연장되며, 제2 고정 전극(153)은 제2 전극층(133)으로부터 상부 방향으로 연장되어, 제1 고정 전극(151)과 제2 고정 전극(153)에 LED의 양단이 결합되는 구조이다.
제1 고정 전극(151)과 제2 고정 전극(153)은 서로 이격 배치되는 구조이다. 제1 전극층(131) 상부면 및 제2 전극층(133) 상부면으로부터 LED가 이격 배치되어 기판 표면으로부터 이격되므로 방열 효과를 부여할 수 있다.
갭 영역, 마이크로 LED 배열 영역 등에 대한 사항은 제조 방법에서 전술한 바와 동일하므로, 생략하기로 한다.
이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.

Claims (14)

  1. 기판 상에 배치되며, 게이트 전극, 게이트 절연막, 활성층, 소스 전극 및 드레인 전극을 포함하는 트랜지스터;
    상기 트랜지스터의 소스 전극 및 드레인 전극 중 어느 하나로부터 연장되는 제1 전극층과, 상기 제1 전극층과 수평적으로 이격되도록 상기 기판 상에 배치된 제2 전극층;
    상기 제1 전극층으로부터 상부 방향으로 연장되는 제1 고정 전극과 상기 제2 전극층으로부터 상부 방향으로 연장되는 제2 고정 전극; 및
    상기 제1 고정 전극 및 제2 고정 전극에 양단이 결합되는 LED;를 포함하는 마이크로 LED 디스플레이.
  2. 제1항에 있어서,
    상기 트랜지스터는 바텀 게이트-탑 콘택트(bottom gate-top contact), 바텀 게이트-바텀 콘택트(bottom gate-bottom contact), 톱 게이트-탑 콘택트(top gate-top contact), 톱 게이트-바텀 콘택트(top gate-bottom contact) 중 어느 하나인 마이크로 LED 디스플레이.
  3. 제1항에 있어서,
    상기 제1 전극층과 제2 전극층 사이에 갭 영역을 포함하고, 상기 갭 영역의 일부 영역에 중첩되는 마이크로 LED 배열 영역을 포함하는 마이크로 LED 디스플레이.
  4. 제1항에 있어서,
    상기 제1 전극층과 상기 제2 전극층은 서로를 향해 돌출되도록 배치되는 마이크로 LED 디스플레이.
  5. 제1항에 있어서,
    상기 제1 전극층 및 제2 전극층에 양단이 결합되는 LED는 제1 전극층 상부면 및 제2 전극층 상부면으로부터 이격 배치되는 마이크로 LED 디스플레이.
  6. 제1항에 있어서,
    상기 LED는 1 ~ 100㎛의 길이를 갖는 나노와이어 형태인 마이크로 LED 디스플레이.
  7. 제1항에 있어서,
    상기 제2 전극층은 전원 전압 라인(V DD) 또는 기저 전압 라인(Vss)에 연결되는 마이크로 LED 디스플레이.
  8. (a) 기판 상에 게이트 전극, 게이트 절연막, 활성층, 소스 및 드레인 전극용 금속층을 포함하는 트랜지스터를 형성하고, 상기 트랜지스터의 소스 및 드레인 전극용 금속층으로부터 연장되는 제1 전극층과, 상기 제1 전극층과 수평적으로 갭 영역을 두고 이격되도록 상기 기판 상에 제2 전극층을 형성하는 단계;
    (b) 상기 제1 전극층과 제2 전극층 사이의 갭 영역을 전체적으로 덮되, 상기 갭 영역 상의 일부 영역에 트렌치 구조의 마이크로 LED 배열 영역이 형성되도록 절연층을 형성하는 단계;
    (c) 상기 기판 상에 LED가 포함된 유체를 공급하면서 상기 제1 전극층과 제2 전극층에 전기 신호를 인가하여 상기 LED를 상기 트렌치 구조의 마이크로 LED 배열 영역에 배열하는 단계;
    (d) 상기 절연층 중에서 상기 LED의 양단의 아래 부분을 제거하는 단계;
    (e) 상기 절연층이 제거된 영역에 상기 제1 전극층으로부터 상부 방향으로 연장되는 제1 고정 전극과 상기 제2 전극층으로부터 상부 방향으로 연장되는 제2 고정 전극을 형성하는 단계; 및
    (f) 상기 LED의 양단을 상기 제1 고정 전극 및 제2 고정 전극에 결합하는 단계;를 포함하는 마이크로 LED 디스플레이의 제조 방법.
  9. 제8항에 있어서,
    상기 (f) 단계 이후에, 상기 소스 및 드레인 전극용 금속층을 식각하여 소스 전극 및 드레인 전극을 형성하는, 마이크로 LED 디스플레이 제조 방법.
  10. 제8항에 있어서,
    상기 절연층을 형성하는 단계는
    (b1) 상기 제1 전극층, 상기 제2 전극층 및 상기 갭 영역 상에 상기 절연층을 형성하는 단계; 및
    (b2) 상기 절연층 중에서 상기 갭 영역 상의 상기 일부 영역에 대응하는 부분을 부분 식각하여 상기 트렌치 구조의 마이크로 LED 배열 영역을 형성하는 단계;를 포함하는 마이크로 LED 디스플레이 제조 방법.
  11. 제8항에 있어서,
    상기 LED를 상기 트렌치 구조의 마이크로 LED 배열 영역에 배열하는 단계는
    복수의 열 중에서, 각 열마다 전기 신호를 순차적으로 인가하되,
    적색 마이크로 LED가 포함된 유체를 공급하면서, 적색 화소에 포함되는 트랜지스터와 연결되는 제1 전극층과, 제2 전극층에 전기 신호를 인가하여, 적색 화소에 포함되는 마이크로 LED 배열 영역에 적색 LED를 배열하고 건조시키며,
    녹색 마이크로 LED가 포함된 유체를 공급하면서, 녹색 화소에 포함되는 트랜지스터와 연결되는 제1 전극층과, 제2 전극층에 전기 신호를 인가하여, 녹색 화소에 포함되는 마이크로 LED 배열 영역에 적색 LED를 배열하고 건조시키며,
    청색 마이크로 LED가 포함된 유체를 공급하면서, 청색 화소에 포함되는 트랜지스터와 연결되는 제1 전극층과, 제2 전극층에 전기 신호를 인가하여, 청색 화소에 포함되는 마이크로 LED 배열 영역에 적색 LED를 배열하고 건조시키는, 마이크로 LED 디스플레이 제조 방법.
  12. 제8항에 있어서,
    상기 절연층 중에서 LED의 양단의 아래 부분을 제거하는 단계는
    (d1) 상기 절연층과 상기 LED 상에 포토레지스트를 도포하는 단계;
    (d2) 상기 포토레지스트 중에서 상기 LED의 상기 양단에 대응하는 부분을 제거하여 포토레지스트 패턴을 형성하는 단계; 및
    (d3) 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 절연층 중에서 상기 LED의 상기 양단의 아래 부분을 제거하는 단계;를 포함하는 마이크로 LED 디스플레이 제조 방법.
  13. 제8항에 있어서,
    상기 제1 고정 전극과 제2 고정 전극은 상기 절연층이 제거된 영역에 금속을 증착 또는 전기 도금하여 형성되는 마이크로 LED 디스플레이 제조 방법.
  14. 제8항에 있어서,
    상기 (f) 단계 이후에, 상기 절연층을 전부 제거하는 단계;를 더 포함하는 마이크로 LED 디스플레이 제조 방법.
PCT/KR2020/007362 2019-06-05 2020-06-05 마이크로 led 디스플레이 및 그 제조 방법 WO2020246857A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202080043247.5A CN113994471A (zh) 2019-06-05 2020-06-05 微型发光二极管显示器及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2019-0066331 2019-06-05
KR20190066331 2019-06-05
KR10-2020-0018804 2020-02-17
KR1020200018804A KR102219187B1 (ko) 2019-06-05 2020-02-17 Led 디스플레이 제조 방법

Publications (1)

Publication Number Publication Date
WO2020246857A1 true WO2020246857A1 (ko) 2020-12-10

Family

ID=73653017

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/KR2020/007362 WO2020246857A1 (ko) 2019-06-05 2020-06-05 마이크로 led 디스플레이 및 그 제조 방법
PCT/KR2020/007359 WO2020246855A1 (ko) 2019-06-05 2020-06-05 마이크로 led 전사 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/007359 WO2020246855A1 (ko) 2019-06-05 2020-06-05 마이크로 led 전사 방법

Country Status (3)

Country Link
US (1) US20220231002A1 (ko)
CN (1) CN113994471A (ko)
WO (2) WO2020246857A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299746A (zh) * 2021-05-10 2021-08-24 武汉华星光电半导体显示技术有限公司 Micro LED显示面板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158671A1 (en) * 2004-01-30 2007-07-12 Ccs Inc. Led and attachment structure of led
KR20120122172A (ko) * 2011-04-28 2012-11-07 주식회사 파워라이텍 Ｌｅｄ 패키지 및 이를 포함한 ｌｅｄ 조명장치
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20190026440A (ko) * 2017-09-05 2019-03-13 삼성전자주식회사 Led를 이용한 디스플레이 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100107316A (ko) * 2009-03-25 2010-10-05 삼성전자주식회사 무기 전계발광소자 및 이를 구비하는 디스플레이 장치
KR101979762B1 (ko) * 2012-10-16 2019-05-17 동진홀딩스 주식회사 유기 패턴 형성 방법
CN106716641B (zh) * 2014-10-17 2021-07-09 英特尔公司 微型led显示器和组装
US10446752B2 (en) * 2016-08-05 2019-10-15 Innolux Corporation Light-emitting diode display device
KR102657114B1 (ko) * 2017-02-10 2024-04-15 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
KR102446139B1 (ko) * 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR102621668B1 (ko) * 2018-11-08 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR102580167B1 (ko) * 2019-01-09 2023-09-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102662697B1 (ko) * 2019-03-28 2024-05-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158671A1 (en) * 2004-01-30 2007-07-12 Ccs Inc. Led and attachment structure of led
KR20120122172A (ko) * 2011-04-28 2012-11-07 주식회사 파워라이텍 Ｌｅｄ 패키지 및 이를 포함한 ｌｅｄ 조명장치
KR20180009014A (ko) * 2016-07-15 2018-01-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20190026440A (ko) * 2017-09-05 2019-03-13 삼성전자주식회사 Led를 이용한 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299746A (zh) * 2021-05-10 2021-08-24 武汉华星光电半导体显示技术有限公司 Micro LED显示面板及其制备方法

Also Published As

Publication number Publication date
WO2020246855A1 (ko) 2020-12-10
CN113994471A (zh) 2022-01-28
US20220231002A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
WO2019124684A1 (en) Micro light emitting diode(led) display device
WO2019093641A1 (ko) 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치
WO2020130521A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2015060507A1 (en) Display device using semiconductor light emitting device
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
KR20200140209A (ko) 마이크로 led 디스플레이 및 그 제조 방법
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020017746A1 (ko) 표시 장치 및 표시 장치 제조 방법
WO2021137404A1 (ko) 표시장치
WO2020235857A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020218722A1 (ko) 표시 장치 및 이의 제조 방법
WO2020246857A1 (ko) 마이크로 led 디스플레이 및 그 제조 방법
WO2011071198A1 (ko) 트랜지스터와, 그를 포함하는 유기 전계 발광 표시 장치 및 평판 표시 장치
WO2020085678A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2020145449A1 (ko) 유기 발광 표시 장치
WO2020122696A2 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2018182108A1 (en) Display device using semiconductor light emitting device
WO2020036385A1 (en) Display device using semiconductor light emitting diode and method for manufacturing the same
WO2020040378A1 (ko) 표시 장치의 제조 방법
WO2022186569A1 (ko) 표시 장치
WO2022163947A1 (ko) 표시 장치
WO2022215963A1 (ko) 표시 장치의 제조 방법 및 표시 장치
WO2020045850A1 (ko) 유연 디스플레이 및 그 제조방법
WO2022164088A1 (ko) 마이크로 led 소자, 이의 제조 방법 및 이를 이용한 디스플레이 장치
WO2022035101A1 (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20817869

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20817869

Country of ref document: EP

Kind code of ref document: A1