CN113994471A - 微型发光二极管显示器及其制造方法 - Google Patents

微型发光二极管显示器及其制造方法 Download PDF

Info

Publication number
CN113994471A
CN113994471A CN202080043247.5A CN202080043247A CN113994471A CN 113994471 A CN113994471 A CN 113994471A CN 202080043247 A CN202080043247 A CN 202080043247A CN 113994471 A CN113994471 A CN 113994471A
Authority
CN
China
Prior art keywords
light emitting
emitting diode
electrode layer
electrode
micro light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080043247.5A
Other languages
English (en)
Inventor
金在均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry University Cooperation Foundation IUCF HYU
Original Assignee
Industry University Cooperation Foundation IUCF HYU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200018804A external-priority patent/KR102219187B1/ko
Application filed by Industry University Cooperation Foundation IUCF HYU filed Critical Industry University Cooperation Foundation IUCF HYU
Publication of CN113994471A publication Critical patent/CN113994471A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field

Abstract

本发明公开配置有微型发光二极管(LED)或纳米发光二极管和晶体管的微型发光二极管显示器及其制造方法。本发明一实施例的微型发光二极管显示器包括：晶体管，配置在基板上，包括栅极、栅极绝缘膜、活性层、源极及漏极；第一电极层及第二电极层，上述第一电极层从上述晶体管的源极及漏极中的一个延伸，上述第二电极层以与上述第一电极层水平隔开的方式配置在上述基板上；第一固定电极及第二固定电极，上述第一固定电极从上述第一电极层沿着上部方向延伸，上述第二固定电极从上述第二电极层沿着上部方向延伸；以及发光二极管，两端与上述第一固定电极及第二固定电极结合。

Description

微型发光二极管显示器及其制造方法
技术领域
本发明涉及微型发光二极管显示器，更详细地，涉及配置有微型发光二极管或纳米发光二极管和晶体管的微型发光二极管显示器及其制造方法。
背景技术
最近，作为理想的显示器件，微型发光二极管(LED)备受瞩目。
微型发光二极管显示器具有自身发光特性，当与具有相同的自身发光特性的有机发光二极管相比时，反应速度、亮度、颜色再现性及低电力驱动特性方面更为优秀。微型发光二极管显示器因无机物器件特性而具有高的耐久性和寿命，从而在适用于移动显示器方面更为有利。
在微型发光二极管的特性上可以组装成模块形式，从而也可适用于超高画质大型显示器。
并且，微型发光二极管显示器可体现为柔性显示器。
微型发光二极管通过在RGB像素位置直接植入(转移)发光二极管的方式制造。
微型发光二极管在商业化方面，应验证大量转移可能性、生产性、工序成本、转移成功率、大面积工序、高集成度及与底板(backplane)的结合兼容性。但是，在现有的转移工序方式中，在商业化方面具有根本性的限制。
在微型发光二极管的情况下，针对具有尺寸为3～100μm的器件，应通过物理接触方式大量植入到需要的位置。但是，微型发光二极管的器件尺寸越小，越难使用物理接触方式来进行植入。
尤其，在转移工序的情况下，几乎无法达成每英寸像素(ppi，pixel per inch)＞2000的微型发光二极管集成度。
代替性地，在没有单独的转移工序的情况下，考虑与Si-CMOS底板芯片直接结合的硅基微型激光二极管(μLEDoS，micro LED on Si)方式。在上述无转移方式的情况下，结合蓝色微型发光二极管和Si CMOS并为了全彩显示而使用基于量子点的颜色转换层。但是，因导入颜色转换层，而无法呈现出微型发光二极管的优点，不仅如此，还需要追加开发量子点颜色转换层。
因此，迫切开发可克服现有的转移方式的缺点并达成高集成度的新方式的组件技术。
发明内容
技术问题
本发明所要实现的目的在于，提供利用固定电极来使微型发光二极管或纳米发光二极管与晶体管电连接的微型发光二极管显示器。
并且，本发明所要实现的目的在于，提供如下的微型发光二极管显示器，即，发光二极管从基板表面隔开配置，从而可以确保散热效果，利用固定电极来确保宽广的接触面积。
本发明的目的并不局限于以上提及的目的，未提及的本发明的其他目的及优点可通过以下的说明理解，可通过本发明的实施例更加明确地理解。并且，本发明的目的及优点可通过发明要求保护范围中所呈现的单元及其组合轻松实现。
技术方案
本发明实施例的微型发光二极管显示器包括：晶体管，配置在基板上，上述晶体管包括栅极、栅极绝缘膜、活性层、源极及漏极；第一电极层及第二电极层，上述第一电极层从上述晶体管的源极及漏极中的一个延伸，上述第二电极层以与上述第一电极层水平隔开的方式配置在上述基板上；第一固定电极及第二固定电极，上述第一固定电极从上述第一电极层沿着上部方向延伸，上述第二固定电极从上述第二电极层沿着上部方向延伸；以及发光二极管，上述发光二极管的两端与上述第一固定电极及上述第二固定电极结合。
上述晶体管可以为底栅顶接触(bottom gate-top contact)、底栅底接触(bottomgate-bottom contact)、顶栅顶接触(top gate-top contact)、顶栅底接触(top gate-bottom contact)中的一种。
在上述第一电极层与上述第二电极层之间可包括间隙区域，上述微型发光二极管显示器包括与上述间隙区域的一部分区域重叠的微型发光二极管排列区域。
上述第一电极层可以与上述第二电极层以朝向对方突出的方式配置。
两端与上述第一电极层及第二电极层结合的发光二极管可从第一电极层上部面及第二电极层上部面隔开配置。
上述发光二极管可以为具有1～100μm的长度的纳米线形态。
上述第二电极层可以与电源电压线VDD或基础电压线Vss连接。
本发明实施例的微型发光二极管显示器的制造方法可包括：步骤(a)，在基板上形成包括栅极、栅极绝缘膜、活性层、源极及漏极用金属层的晶体管，并且形成第一电极层及第二电极层，上述第一电极层从上述晶体管的源极及漏极用金属层延伸，上述第二电极层以与上述第一电极层隔着间隙区域来水平隔开的方式形成于上述基板上；步骤(b)，形成绝缘层，其中，上述绝缘层覆盖上述第一电极层与上述第二电极层之间的整个间隙区域，并在上述间隙区域上的上述绝缘层的一部分区域形成沟槽结构的微型发光二极管排列区域；步骤(c)，向上述基板上供给包括发光二极管的流体，向上述第一电极层和上述第二电极层施加电信号来将上述发光二极管排列在上述沟槽结构的微型发光二极管排列区域；步骤(d)，去除在上述绝缘层中上述发光二极管的两端的下侧部分；步骤(e)，在已去除上述绝缘层的区域形成从上述第一电极层沿着上部方向延伸的第一固定电极和从上述第二电极层沿着上部方向延伸的第二固定电极；以及步骤(f)，将上述发光二极管的两端结合在上述第一固定电极及上述第二固定电极。
在上述步骤(f)之后，可蚀刻上述源极及漏极用金属层来形成源极及漏极。
形成上述绝缘层的步骤可包括：步骤(b1)，在上述第一电极层、上述第二电极层及上述间隙区域上形成上述绝缘层；以及步骤(b2)，在上述绝缘层中，部分蚀刻与上述间隙区域上的上述一部分区域对应的部分来形成上述沟槽结构的微型发光二极管排列区域。
在将上述发光二极管排列在上述沟槽结构的微型发光二极管排列区域的步骤中，可在多个列中，向每个列依次施加电信号，供给包括红色微型发光二极管的流体，并向与红色像素中所包括的晶体管连接的第一电极层及第二电极层施加电信号来在红色像素中所包括的微型发光二极管排列区域排列红色发光二极管并进行干燥，并且，可在多个列中，向每个列依次施加电信号，供给包括绿色微型发光二极管的流体，并向与绿色像素中所包括的晶体管连接的第一电极层及第二电极层施加电信号来在绿色像素中所包括的微型发光二极管排列区域排列红色发光二极管并进行干燥，并且，可在多个列中，向每个列依次施加电信号，供给包括蓝色微型发光二极管的流体，并向与蓝色像素中所包括的晶体管连接的第一电极层及第二电极层施加电信号来在蓝色像素中所包括的微型发光二极管排列区域排列红色发光二极管并进行干燥。
去除在上述绝缘层中发光二极管的两端的下侧部分的步骤可包括：步骤(d1)，向上述绝缘层和上述发光二极管涂敷光刻胶；步骤(d2)，去除在上述光刻胶中与上述发光二极管的上述两端对应的部分来形成光刻胶图案；以及步骤(d3)，将上述光刻胶图案用作蚀刻掩膜并去除在上述绝缘层中上述发光二极管的上述两端的下侧部分。
上述第一固定电极和上述第二固定电极可通过在已去除上述绝缘层的区域蒸镀或电镀金属而成。
在上述步骤(f)之后，还可包括去除全部上述绝缘层的步骤。
发明的效果
在本发明的微型发光二极管显示器中，随着发光二极管的两端与在沟槽结构(微孔结构)的微型发光二极管排列区域沿水平隔开配置的第一电极层、第二电极层结合，可以使晶体管与发光二极管电连接。
并且，在本发明的微型发光二极管显示器中，发光二极管从基板表面隔开，从而可以呈现出散热效果，通过适用固定电极确保宽广的接触面积。
以下，上述效果和本发明的具体效果将与用于实施本发明的具体事项一同记述。
附图说明
图1示出一般的2T-1C结构的像素(pixel)的电路图。
图2示出根据本发明的实施例制造的法发光二极管显示器的俯视图。
图3示出当沿A-B方向切割图2所示的发光二极管显示器时的剖视图。
图4为用于说明根据本发明的实施例在基板上形成晶体管的步骤的剖视图。
图5为用于说明根据本发明的实施例形成第一电极层和第二电极层的电极层形成步骤的剖视图。
图6为用于说明根据本发明的实施例形成包括微型发光二极管排列区域的绝缘层的绝缘层形成步骤的剖视图。
图7为用于说明根据本发明的实施例形成包括微型发光二极管排列区域的绝缘层的绝缘层形成步骤的俯视图。
图8为用于说明根据本发明的再一实施例形成包括微型发光二极管排列区域的绝缘层的绝缘层形成步骤的俯视图。
图9为用于说明根据本发明的实施例排列发光二极管的发光二极管排列步骤的剖视图。
图10为示出根据本发明的实施例排列发光二极管的多个像素的剖视图。
图11为示出根据本发明的实施例排列发光二极管的多个像素的俯视图。
图12为模拟产生在多个电极层之间的电场的结果。
图13为示出排列与RGB颜色对应的纳米发光二极管的方法的流程图。
图14为用于说明根据本发明的实施例结合发光二极管的发光二极管结合步骤和形成源极和漏极的电极形成步骤的剖视图。
图15为示出根据本发明的实施例的发光二极管组装步骤、电极形成步骤、电极的图案化及器件分离步骤的剖视图。
附图标记的说明
100：发光二极管显示器 DT：驱动晶体管
ST：开关晶体管 Cst：存储电容器
ML：微型发光二极管 121：栅极
123：栅极绝缘膜 125：活性层
131：第一电极层 133：第二电极层
140：绝缘层 151：第一固定电极
153：第二固定电极 161：源极
163：漏极 165：电源电极
171、173：金属层。
具体实施方式
针对在本说明书中公开的基于本发明的概念的实施例特定的结构或功能性说明仅用于说明基于本发明的概念的实施例，可实施成基于本发明的概念的多种形态，并不局限于在本说明书中说明的实施例。
基于本发明的概念的实施例可具有多种变更并具有多种形态，因此，在图中例示实施例并在本说明书中进行详细说明。但是，这并非将基于本发明的概念的实施例限定在特定公开形态，而是包括本发明的思想及技术范围内的所有变更、等同技术方案或代替技术方案。
“第一”或“第二”等术语可用于说明多种结构要素，上述结构要素并不局限于上述术语。上述术语仅用于区分两种结构要素，例如，在不超出基于本发明的概念的发明要求保护范围的情况下，第一结构要素可被命名为第二结构要素，类似地，第二结构要素可被命名为第一结构要素。
当一个结构要素与其他结构要素“连接”或“联接”时，可以理解为与其他结构要素直接连接或者联接，也可以理解为在中间存在其他结构要素。相反，当一个结构要素与其他结构要素“直接连接”或“直接联接”时，可理解为中间不存在其他结构要素。说明多个结构要素之间的关系的其他表述，即，“在～之间”和“直接在～之间”或“与～相邻”或“与～直接相邻”也应被相同地解释。
在本说明书中所使用的术语仅用于说明特定实施例，而并非用于限定本发明。除非文脉上明确说明，单数的表述包括复数的表述。在本说明书中，“包括”或“具有”等术语欲指定特征、数字、步骤、动作、结构要素、部分部件或它们组合的存在，而并非预先排除一个以上的特征、数字、步骤、工作、结构要素或它们组合的存在或附加可能性。
除非另有定义，否则包括技术或科学术语在内的在此使用的所有术语的含义与本发明所属技术领域的普通技术人员通常理解的含义相同。通常使用的词典定义的术语的含义与相关技术的文脉上所具有的含义相同，除非在本说明书中明确定义，否则不能被解释成理想或过度形式的含义。
以下，说明本发明多个实施例的微型发光二极管显示器及其制造方法。
图1示出一般的2T-1C结构的像素(pixel)的电路图。图2示出根据本发明的实施例制造的法发光二极管显示器的俯视图。图3示出当沿A-B方向切割图2所示的发光二极管显示器时的剖视图。
图1示出根据本发明制造的最简单结构的像素的电路图，本发明的实施例并不局限于此。图3中，为了说明的便利，一部分省略了除基板100、驱动晶体管DT、电源电压线VDD及微型发光二极管ML之外的部分。
参照图1至图3，发光二极管显示器100的一个像素可包括形成于基板110的2个晶体管ST、DT、1个电容器Cst及微型发光二极管ML。
在本发明中，晶体管是指驱动晶体管DT。在晶体管中，第一电极161和第二电极163分别可以为源极及漏极中的一种。在本发明中，将第一电极161假设为源极，将第二电极163假设为漏极来进行说明。
开关晶体管ST的栅极与栅极线GL联接，开关晶体管ST的源极与数据线DL联接。开关晶体管ST的漏极与驱动晶体管DT的栅极和存储电容器Cst的第一端联接。
开关晶体管ST响应通过栅极线GL供给的信号来联接数据线DL与驱动晶体管DT的栅极。
驱动晶体管DT的栅极121通过通孔Via3与开关晶体管ST的上述漏极163联接。驱动晶体管DT的源极161通过通孔Via1与接地GND联接。驱动晶体管DT的漏极163与微型发光二极管ML联接。
在驱动晶体管DT的栅极121上形成栅极绝缘膜123。栅极绝缘膜123以包围栅极121的形态形成。
在栅极绝缘膜123上形成活性层125。活性层125形成于栅极绝缘膜123上的一部分区域。
驱动晶体管DT使与向存储电容器Cst充电的电压对应的电流从电源电压线VDD通过微型发光二极管ML向接地GND流动。
存储电容器Cst联接到驱动晶体管DT的栅极与接地GND之间。
微型发光二极管ML联接到驱动晶体管DT的漏极163与电源电压线VDD之间。具体地，微型发光二极管ML的第一端通过第一固定电极151与驱动晶体管DT的漏极163联接。微型发光二极管ML的第二端通过第二固定电极153与电源电压线VDD联接。在此情况下，供给电源电压线VDD的线可形成于与驱动晶体管DT不同的层。在形成于其他层的情况下，电源电极165与电源VDD可通过通孔Via2联接。并且，第二电极层133与电源电压线VDD或基础电压线Vss连接。
根据实施例，微型发光二极管ML可以为具有1～100μm的长度的纳米线形态。在本发明中，纳米线的剖面直径可约为10nm～10μm。并且，纳米线可具有比较大的纵横比(aspect ratio)，纵横比可大约为1.1～10。纵横比大的纳米线的表面积更大，因此，能量传递及性能优秀且透明度高。
如图4至图13所示，发光二极管显示器100可通过绝缘层形成步骤、发光二极管排列步骤、固定电极形成步骤及发光二极管结合步骤制造。
图4为用于说明根据本发明的实施例在基板上形成晶体管形成步骤的剖视图。
参照图4，在基础电路形成步骤中，在基板110上形成包括基础电路120的晶体管。其中，基板可以为有源驱动底板或有源矩阵背板(active matrix backplane)。上述晶体管为可以调节微型发光二极管的电流的晶体管。
晶体管由活性层125、用于开闭活性层125的栅极121、使电流直接流动的源极161、漏极163以及用于绝缘上述栅极121与活性层125之间的栅极绝缘膜123。
在本发明的附图中，晶体管的结构为在基板110上形成栅极121的结构。而且，本发明示出以包围栅极121的形态形成栅极绝缘膜123，在栅极绝缘膜123上形成活性层125的结构。
以栅极121的位置为基础，晶体管分为反向交错结构(底栅型)及前交错结构(顶栅型)。而且，根据栅极121和活性层125的配置，可分为1)底栅顶接触(bottom gate-topcontact)、2)底栅底接触(bottom gate-bottom contact)、3)顶栅顶接触(top gate-topcontact)4)顶栅底接触(top gate-bottom contact)的4种结构。
顶栅结构为在栅极绝缘膜123的上侧配置栅极121，在栅极绝缘膜123的下侧形成活性层125的形态。
底栅结构为在栅极绝缘膜123的下侧配置栅极121，在栅极绝缘膜123的上侧形成活性层125的形态。
并且，底接触为源极161、漏极165比活性层125优先形成，从而活性层125的下部面与源极161、漏极165接触的形态。
并且，顶接触为活性层125比源极161、漏极165优先形成，从而活性层125的上部面与源极161、漏极165接触的形态。
本发明的晶体管可以适用4种结构中的一种。
栅极121可以包含铝(Al)、铜(Cu)、钽(Ta)等金属或它们的金属氮化物中的至少一种物质。栅极绝缘膜123可以包含有机物质、无机物质和/或有机无机物质中的至少一种物质。活性层125可以包含ZnO、铟锌氧化物(IZO，Indium Zinc Oxide)、铟镓锌氧化物(IGZO，Indium Gallium Zinc Oxide)、非晶硅、多晶硅及结晶硅中的至少一种物质。
图5为用于说明根据本发明的实施例形成第一电极层和第二电极层的电极层形成步骤的剖视图。
参照图5，在基础形成步骤之后，在电极层形成步骤中，形成第一电极层131及第二电极层133。
如图5的(a)部分所示，在基础电路120上层叠包围基础电路120的源极及漏极用金属层130来形成。
之后，如图5的(b)部分所示，去除在源极及漏极用金属层130中与间隙区域GA对应的部分来形成第一电极层131及第二电极层133。
通常，在显示器电路中，晶体管和微型发光二极管应与电极连接，因此需要很多金属配线。由此，在通过电场的微型发光二极管组装过程中，有可能在不需要的位置产生寄生电场(parasitic electric field)，因此应将这种现象最小化。
为此，如图5的(c)部分所示，以覆盖电路的所有器件的方式在全部区域形成起到电场屏蔽层作用并起到排列作用的电极。若在全区域形成源极及漏极用金属层130，则可以在将寄生电场的形成最小化的同时可从电场保护下方器件。图5的(c)部分为形成源极及漏极用金属层130之后图案化的形态的俯视图，通过第一电极层131和第二电极层133示出。
在本发明中，利用蚀刻来可以从源极及漏极用金属层130均形成晶体管的源极161、漏极163、第一电极层131及第二电极层133。
例如，在发光二极管结合步骤之后，可通过蚀刻上述源极及漏极用金属层130来形成源极161及漏极163。
根据实施例，在第一金属层130上，在除间隙区域GA之外的区域形成光刻胶图案。将所形成的光刻胶图案利用为蚀刻掩膜来进行蚀刻并从第一金属层130中去除间隙区域GA部分。
如图5的(b)部分、图7所示，间隙区域GA可以为具有短的宽度D1和长的长度的沟形态。
图6为用于说明根据本发明的实施例形成包括微型发光二极管排列区域的绝缘层的绝缘层形成步骤的剖视图。图7为用于说明根据本发明的实施例形成包括微型发光二极管排列区域的绝缘层的绝缘层形成步骤的俯视图。
参照图6及图7，在电极层形成步骤之后，在绝缘层形成步骤中，形成包括沟槽结构的微型发光二极管排列区域LAA的绝缘层140。
如图6的(a)部分所示，在第一电极层131、第二电极层133及间隙区域GA上层叠绝缘层14来形成。
之后，如图6的(b)部分所示，部分去除在绝缘层140中与微型发光二极管排列区域LAA对应的部分来形成沟槽(trench)结构的微型发光二极管排列区域LAA。其中，部分去除的含义如下，即，并非全部去除与微型发光二极管排列区域LAA对应的部分的绝缘物质，而是残存规定厚度。
例如，可通过在绝缘层140上涂敷厚度不同的光刻胶并执行蚀刻来使与微型发光二极管排列区域LAA对应的部分的绝缘物质进一步被蚀刻的方式执行部分蚀刻。
作为另一例，虽然未图示，将绝缘层140区分成2层以上的层来层叠，去除与微型发光二极管排列区域LAA对应的部分的上部层来形成微型发光二极管排列区域LAA。
如图7所示，微型发光二极管排列区域LAA重叠在间隙区域GA的一部分区域。发光二极管显示器100整体上由多个微型发光二极管排列区域LAA沿着间隙区域GA的间隙方向按规定间隔形成。
微型发光二极管排列区域LAA的长轴宽度D2大于间隙区域GA的宽度D1。
图8为用于说明根据本发明的再一实施例形成包括微型发光二极管排列区域的绝缘层的绝缘层形成步骤的俯视图。
参照图8，在微型发光二极管排列区域LAA中，第一电极层131和第二电极层133可以相向突出。
换句话说，第一电极层131和第二电极层133可分别在微型发光二极管排列区域LAA中包括突出部PT。
在具有突出部PT的情况下，在之后的发光二极管排列步骤中，电场可集中形成在微型发光二极管排列区域LAA，从而可提高发光二极管ML的成功排列可能性。
在此情况下，优选地，与电极间隙对应的宽度D1在微型发光二极管的排列顺畅的范围内得到调节，且小于微型发光二极管的长度。
如上所述，优选地，本发明的微型发光二极管显示器包括绝缘层140和微型发光二极管排列区域LAA。在没有绝缘层140的情况下，当纳米线形态的微型发光二极管排列在电极层131、133时，有可能发生短路(short)。由此，需要将绝缘层140直接形成在电极层131、133上，或者需要在整个基板上形成绝缘层140之后，在微型发光二极管排列区域LAA局部性形成薄的沟槽结构。
即，在没有绝缘层140和微型发光二极管排列区域LAA的情况下，微型发光二极管也将会排列，但由于在排列的瞬间，存在高电流的流动，从而微型发光二极管将被破坏。
当形成微型发光二极管排列区域LAA时，在微型发光二极管排列区域LAA中形成较高的电场，电泳将更加选择性地作用于其部分。
借助具有微型发光二极管排列区域LAA的绝缘层140，将在第一电极层131和第二电极层133上残留绝缘层140。若沟槽结构的微型发光二极管排列区域LAA和电极层131、133之间的绝缘层140的厚度过厚，则具有减少在电极间隙形成的电场的强度的倾向，因而优选具有适当的厚度。例如，微型发光二极管排列区域LAA与电极层131、133之间的绝缘层140的厚度可以约为10nm～1μm。
图9为用于说明根据本发明的实施例排列发光二极管的发光二极管排列步骤的剖视图。图10为示出根据本发明的实施例排列发光二极管的多个像素的剖视图。图11为示出根据本发明的实施例排列发光二极管的多个像素的俯视图。图12为模拟产生在多个电极层之间的电场的结果。
参照图9至图12，在绝缘层形成步骤之后，在发光二极管排列步骤中，发光二极管ML排列在微型发光二极管排列区域LAA。
在发光二极管排列步骤中，向基板110上供给流体FL。流体FL包括多个微型发光二极管ML。
流体FL可以为当通过电信号供给部200施加电信号时，具有比微型发光二极管ML低的介电常数(dielectric constant)的液体。
根据实施例，流体FL可以为包含异丙醇(isopropyl alcohol)、丙酮、甲苯及水中的至少一种物质的液体。
在向基板110上供给包含多个微型发光二极管ML的流体FL期间，电信号供给部200通过向第一电极层131和第二电极层133供给电信号来在第一电极层131与第二电极层133之间生成电场EF。
当生成电场EF时，可借助在流体FL中的多个微型发光二极管ML中的一个的电场EF的引力排列在微型发光二极管排列区域LAA。
在此情况下，第一电极层131和第二电极层133可在生成电场EF的同时起到对于第一电极层131和第二电极层133以下的其他电路等的电场屏蔽层作用。
电信号供给部200可以向第一电极层131和第二电极层133供给直流信号、交流信号及脉冲直流(pulsed DC)信号。
电信号供给部200可以向第一电极层131和第二电极层133供给脉冲直流信号，以使排列在微型发光二极管排列区域LAA的微型发光二极管ML的方向恒定。
其中，脉冲电流信号为值改变但极性恒定维持的周期性电信号。例如，电信号供给部200可以通过在交流信号添加偏执直流信号来生成脉冲直流信号。
图10至图12为用于说明当微型发光二极管ML的种类多样时的发光二极管显示器100的制造方法的图。
当具有3种微型发光二极管ML1、ML2、ML3时，可通过3次工序来将3种微型发光二极管ML1、ML2、ML3安装在准确的位置。
首先，当安装第一微型发光二极管ML1时，供给包括第一微型发光二极管ML1的流体FL，电信号供给部200向第一电极层131和第二电极层133供给电信号。在第一电极层131和第二电极层133之间产生引力，从而可在对应部分安装第一微型发光二极管ML1。
在此情况下，电信号供给部200并不向第三电极层135和第四电极层137施加电信号，或者可供给使第一电极层131或第二电极层133不产生引力的电信号。
之后，当安装第二微型发光二极管ML2时，供给包括第二微型发光二极管ML2的流体FL，电信号供给部200向第二电极层133和第三电极层135供给电信号。在第二电极层133与第三电极层135之间产生引力，从而可以在对应部分安装第二微型发光二极管ML2。
最后，当安装第三微型发光二极管ML3时，供给包括第三微型发光二极管ML3的流体FL，电信号供给部200向第三电极层135和第四电极层137供给电信号。在第三电极层135与第四电极层137之间产生引力，从而可以在对应部分安装第三微型发光二极管ML3。
在图12所示的每个组装(assembly)过程，在用于安装对应微型发光二极管的区域的多个电极层之间发生电场，从而可以执行发光二极管排列。
图13为示出排列与RGB颜色对应的纳米发光二极管的方法的流程图。
在多个列中，每列依次施加电信号来将具有不同发光特性的微型发光二极管，例如，与R-G-B的颜色对应的纳米或微型发光二极管作为显示像素排列在显示器底板上。在此情况下，为了依次形成磁场而使用可以个别施加电信号的电路装置。
为了按照每个像素采用不同的电场来实现RGB全彩，与顺序无关地，可通过如下方法排列发光二极管。
在多个发光二极管中，供给包括红色发光二极管的流体，向与红色像素中所包括的晶体管连接的第一电极层及第二电极层施加电信号。在红色像素中所包括的微型发光二极管排列区域排列红色发光二极管并干燥基板(底板)。
并且，在多个发光二极管中，供给包括绿色发光二极管的流体，向与绿色像素中所包括的晶体管连接的第一电极层、第二电极层施加电信号。在绿色像素中所包括的微型发光二极管排列区域排列红色发光二极管并干燥基板(底板)。
并且，在多个发光二极管中，供给包括蓝色发光二极管的流体，向与蓝色像素中所包括的晶体管连接的第一电极层、第二电极层施加电信号。在蓝色像素中所包括的微型发光二极管排列区域排列红色发光二极管并干燥基板(底板)。
如上所述，反复进行流体供给、微型发光二极管排列、干燥过程来在显示器上形成R-G-B纳米发光二极管阵列形态，使用电极形成和金属电极图案化工序等来完成全彩显示器件。
图14为用于说明根据本发明的实施例结合发光二极管的发光二极管结合步骤和形成源极、漏极及电源电极的电极形成步骤的剖视图。图15为示出根据本发明的实施例的发光二极管组装步骤、电极形成步骤、电极的图案化及器件分离步骤的剖视图。
参照图14及图15，在发光二极管排列步骤之后，在发光二极管结合步骤中，去除绝缘层140，微型发光二极管ML的两端分别与第一电极层131和第二电极层133结合。
如图14的(a)部分所示，在排列微型发光二极管ML的绝缘层140上涂敷光刻胶PR。在所涂敷的光刻胶PR中，去除与微型发光二极管ML的两端对应的部分来形成光刻胶图案。使用蚀刻掩膜来蚀刻所形成的光刻胶图案，由此，在绝缘层140中去除微型发光二极管ML两端的下侧部分。
之后，如图14的(b)部分所示，在去除绝缘层140的区域蒸镀或电镀金属来形成第一固定电极151和第二固定电极153。作为蒸镀的例，可以执行电解沉积(electrodeposition，电泳蒸镀)。
微型发光二极管ML的一端可通过第一固定电极151与电连接并被物理固定。相同地，微型发光二极管ML的另一端可通过第二固定电极153与第二电极层133电连接并被物理固定。第一固定电极151和第二固定电极153的高度可以根据与微型发光二极管排列区域LAA的电极131、133的距离来调节。如图13所示，可具有固定高度或者如图14所示，可呈如薄膜的层形态。
如图14的(b)部分及图15所示，可以为在第一电极层131和第二电极层133上残留绝缘层的状态。
之后，如图14的(c)部分所示，整体去除光刻胶PR和绝缘层140。
如上所述，在发光二极管结合步骤之后，可根据图案蚀刻上述源极及漏极用金属层130来形成源极161及漏极163、电源电极165。
如图14的(d)部分所示，在第一电极层131中，去除规定区域，即，活性层125的上部区域，在第二电极层133中，去除基础电路120和微型发光二极管ML之间的中间区域来生成源极161、漏极163及电源电极165。
随着蚀刻分离电极，将在源极161的左侧和电源电极165的右侧残留金属层171、173。在微型发光二极管显示器中，当需要如2个晶体管和1个电容器的复杂电路时，这种金属层171、173可用作相邻电极。
之后，虽然并未图示，但根据需要，可以整体涂敷能够保护完成电路，即，源极161、漏极163、电源电极165、固定电极151、153及微型发光二极管ML的物质来完成发光二极管显示器100。
如上所述，可利用电场来将微型发光二极管ML轻松安装在基板上的需要位置。此外，可通过在本说明书中记载的实施例来迅速制造更低廉且收益率高的发光二极管显示器。
如上所述，本发明的微型发光二极管显示器包括配置在基板上的晶体管、第一电极层131、第二电极层133、第一固定电极151、第二固定电极153及两端与第一固定电极151及第二固定电极153结合的发光二极管。
具体地，晶体管是指驱动晶体管DT，如上所述，可以选择具有4种配置结构的晶体管中的一种。
第一电极层131从晶体管的源极及漏极中的一个延伸。第二电极层133以与上述第一电极层131水平隔开的方式配置在上述基板上。其中，第二电极层133可以与电源电压线VDD或基础电压线Vss连接。
第一固定电极151从第一电极层131沿着上部方向延伸。第二固定电极153从第二电极层133沿着上部方向延伸。由此，发光二极管的两端与第一固定电极151和第二固定电极153结合。
第一固定电极151和第二固定电极153相互隔开配置。发光二极管从第一电极层131上部面及第二电极层133上部面隔开配置而从基板表面隔开，因此，可以赋予散热效果。
在制造方法中，对于间隙区域、微型发光二极管排列区域等的事项与上述相同，因此，将省略对其的说明。
如上所述，参照例示性附图说明了本发明，本发明并不局限于在本发明中公开的实施例和附图，本发明所属技术领域的普通技术人员可进行多种变形。同时，在说明上述本发明的实施例的过程中，即使并未明示性记载说明基于结构的作用效果，也应通过对应结构认证可预测的效果。

Claims (14)

1.一种微型发光二极管显示器，其特征在于，包括：
晶体管，配置在基板上，上述晶体管包括栅极、栅极绝缘膜、活性层、源极及漏极；
第一电极层及第二电极层，上述第一电极层从上述晶体管的源极及漏极中的一个延伸，上述第二电极层以与上述第一电极层水平隔开的方式配置在上述基板上；
第一固定电极及第二固定电极，上述第一固定电极从上述第一电极层沿着上部方向延伸，上述第二固定电极从上述第二电极层沿着上部方向延伸；以及
发光二极管，上述发光二极管的两端与上述第一固定电极及上述第二固定电极结合。
2.根据权利要求1所述的微型发光二极管显示器，其特征在于，上述晶体管为底栅顶接触、底栅底接触、顶栅顶接触、顶栅底接触中的一种。
3.根据权利要求1所述的微型发光二极管显示器，其特征在于，在上述第一电极层与上述第二电极层之间包括间隙区域，上述微型发光二极管显示器包括与上述间隙区域的一部分区域重叠的微型发光二极管排列区域。
4.根据权利要求1所述的微型发光二极管显示器，其特征在于，上述第一电极层与上述第二电极层以朝向对方突出的方式配置。
5.根据权利要求1所述的微型发光二极管显示器，其特征在于，两端与上述第一电极层及第二电极层结合的发光二极管从第一电极层上部面及第二电极层上部面隔开配置。
6.根据权利要求1所述的微型发光二极管显示器，其特征在于，上述发光二极管为具有1～100μm的长度的纳米线形态。
7.根据权利要求1所述的微型发光二极管显示器，其特征在于，上述第二电极层与电源电压线或基础电压线连接。
8.一种微型发光二极管显示器的制造方法，其特征在于，包括：
步骤(a)，在基板上形成包括栅极、栅极绝缘膜、活性层、源极及漏极用金属层的晶体管，并且形成第一电极层及第二电极层，上述第一电极层从上述晶体管的源极及漏极用金属层延伸，上述第二电极层以与上述第一电极层隔着间隙区域来水平隔开的方式形成于上述基板上；
步骤(b)，形成绝缘层，其中，上述绝缘层覆盖上述第一电极层与上述第二电极层之间的整个间隙区域，并在上述间隙区域上的上述绝缘层的一部分区域形成沟槽结构的微型发光二极管排列区域；
步骤(c)，向上述基板上供给包括发光二极管的流体，向上述第一电极层和上述第二电极层施加电信号来将上述发光二极管排列在上述沟槽结构的微型发光二极管排列区域；
步骤(d)，去除在上述绝缘层中上述发光二极管的两端的下侧部分；
步骤(e)，在已去除上述绝缘层的区域形成从上述第一电极层沿着上部方向延伸的第一固定电极和从上述第二电极层沿着上部方向延伸的第二固定电极；以及
步骤(f)，将上述发光二极管的两端结合在上述第一固定电极及上述第二固定电极。
9.根据权利要求8所述的微型发光二极管显示器的制造方法，其特征在于，在上述步骤(f)之后，蚀刻上述源极及漏极用金属层来形成源极及漏极。
10.根据权利要求8所述的微型发光二极管显示器的制造方法，其特征在于，形成上述绝缘层的步骤包括：
步骤(b1)，在上述第一电极层、上述第二电极层及上述间隙区域上形成上述绝缘层；以及
步骤(b2)，在上述绝缘层中，部分蚀刻与上述间隙区域上的上述一部分区域对应的部分来形成上述沟槽结构的微型发光二极管排列区域。
11.根据权利要求8所述的微型发光二极管显示器的制造方法，其特征在于，
在将上述发光二极管排列在上述沟槽结构的微型发光二极管排列区域的步骤中，
在多个列中，向每个列依次施加电信号，
供给包括红色微型发光二极管的流体，并向与红色像素中所包括的晶体管连接的第一电极层、及第二电极层施加电信号来在红色像素中所包括的微型发光二极管排列区域排列红色发光二极管并进行干燥，
供给包括绿色微型发光二极管的流体，并向与绿色像素中所包括的晶体管连接的第一电极层、及第二电极层施加电信号来在绿色像素中所包括的微型发光二极管排列区域排列红色发光二极管并进行干燥，
供给包括蓝色微型发光二极管的流体，并向与蓝色像素中所包括的晶体管连接的第一电极层、及第二电极层施加电信号来在蓝色像素中所包括的微型发光二极管排列区域排列红色发光二极管并进行干燥。
12.根据权利要求8所述的微型发光二极管显示器的制造方法，其特征在于，去除在上述绝缘层中发光二极管的两端的下侧部分的步骤包括：
步骤(d1)，向上述绝缘层和上述发光二极管涂敷光刻胶；
步骤(d2)，去除在上述光刻胶中与上述发光二极管的上述两端对应的部分来形成光刻胶图案；以及
步骤(d3)，将上述光刻胶图案用作蚀刻掩膜并去除在上述绝缘层中上述发光二极管的上述两端的下侧部分。
13.根据权利要求8所述的微型发光二极管显示器的制造方法，其特征在于，上述第一固定电极和上述第二固定电极通过在已去除上述绝缘层的区域蒸镀或电镀金属而成。
14.根据权利要求8所述的微型发光二极管显示器的制造方法，其特征在于，在上述步骤(f)之后，还包括去除全部上述绝缘层的步骤。
CN202080043247.5A 2019-06-05 2020-06-05 微型发光二极管显示器及其制造方法 Pending CN113994471A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2019-0066331 2019-06-05
KR20190066331 2019-06-05
KR1020200018804A KR102219187B1 (ko) 2019-06-05 2020-02-17 Led 디스플레이 제조 방법
KR10-2020-0018804 2020-02-17
PCT/KR2020/007362 WO2020246857A1 (ko) 2019-06-05 2020-06-05 마이크로 led 디스플레이 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN113994471A true CN113994471A (zh) 2022-01-28

Family

ID=73653017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080043247.5A Pending CN113994471A (zh) 2019-06-05 2020-06-05 微型发光二极管显示器及其制造方法

Country Status (3)

Country Link
US (1) US20220231002A1 (zh)
CN (1) CN113994471A (zh)
WO (2) WO2020246857A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299746B (zh) * 2021-05-10 2022-09-09 武汉华星光电半导体显示技术有限公司 Micro LED显示面板及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1710845A4 (en) * 2004-01-30 2012-07-04 MOUNTING STRUCTURE OF LIGHT DIODES AND LIGHT DIODES (LED)
KR20100107316A (ko) * 2009-03-25 2010-10-05 삼성전자주식회사 무기 전계발광소자 및 이를 구비하는 디스플레이 장치
KR101268013B1 (ko) * 2011-04-28 2013-05-27 주식회사 파워라이텍 Ｌｅｄ 패키지 및 이를 포함한 ｌｅｄ 조명장치
KR101979762B1 (ko) * 2012-10-16 2019-05-17 동진홀딩스 주식회사 유기 패턴 형성 방법
WO2016060676A1 (en) * 2014-10-17 2016-04-21 Intel Corporation Microled display & assembly
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
US10446752B2 (en) * 2016-08-05 2019-10-15 Innolux Corporation Light-emitting diode display device
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102657114B1 (ko) * 2017-02-10 2024-04-15 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
KR102476136B1 (ko) * 2017-09-05 2022-12-09 삼성전자주식회사 Led를 이용한 디스플레이 장치
KR102446139B1 (ko) * 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR102621668B1 (ko) * 2018-11-08 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR102580167B1 (ko) * 2019-01-09 2023-09-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2020197080A1 (ko) * 2019-03-28 2020-10-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
WO2020246857A1 (ko) 2020-12-10
US20220231002A1 (en) 2022-07-21
WO2020246855A1 (ko) 2020-12-10

Similar Documents

Publication Publication Date Title
KR102489507B1 (ko) 마이크로 led 디스플레이 및 그 제조 방법
US9793252B2 (en) Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
US9343448B2 (en) Active matrix emissive micro LED display
KR102578544B1 (ko) 전계발광 표시장치
JP7154227B2 (ja) Ｌｅｄ－ｏｌｅｄハイブリッド自己発光ディスプレイ
CN104103775B (zh) 柔性显示设备，及用于制造柔性显示设备的方法
US11050001B2 (en) Display device and method of manufacturing the same
JP5042608B2 (ja) 半導体発光素子を利用したフレキシブルディスプレイ及びその製造方法
US11239215B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2011071559A1 (en) Method for manufacturing a monolithic led micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic led micro-display
JP4996660B2 (ja) 発光装置およびその製造方法
CN110233163B (zh) 显示装置、其制造方法以及制造电子设备的方法
JP2004533022A (ja) パッシブ駆動マトリクス・ディスプレイ
US20220223437A1 (en) Self-assembly apparatus and method for semiconductor light-emitting devices
US20050046341A1 (en) OLED display and method for manufacturing thereof
EP3913674A1 (en) Light emitting device, display device comprising same, and method for manufacturing display device
WO2021249277A1 (zh) 显示基板及显示装置
JP7132779B2 (ja) 表示装置及びアレイ基板
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101169095B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
CN100565905C (zh) 有机发光二极管器件及其制造方法
CN113994471A (zh) 微型发光二极管显示器及其制造方法
JP5475796B2 (ja) チップレットを備える放射デバイス
KR101535821B1 (ko) 박막 트랜지스터의 제조방법 및 박막 트랜지스터를 포함하는 표시장치의 제조방법
KR101221184B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination