CN112840457A - 发光器件、发光器件的制造方法及具有其的显示设备 - Google Patents

发光器件、发光器件的制造方法及具有其的显示设备 Download PDF

Info

Publication number
CN112840457A
CN112840457A CN201980065965.XA CN201980065965A CN112840457A CN 112840457 A CN112840457 A CN 112840457A CN 201980065965 A CN201980065965 A CN 201980065965A CN 112840457 A CN112840457 A CN 112840457A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting diode
disposed
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980065965.XA
Other languages
English (en)
Inventor
李新兴
孔兑辰
李熙根
金大贤
赵显敏
太昌一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112840457A publication Critical patent/CN112840457A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本申请的实施方式的发光器件包括：衬底；第一电极，设置在衬底上；第一绝缘层，设置在衬底上以覆盖第一电极的至少一个区域；第二电极，设置在第一绝缘层上以与第一电极间隔开；以及至少一个发光二极管，电连接在第一电极和第二电极之间。第一电极和第二电极具有插置在其之间的第一绝缘层，布置在衬底上的不同的层上并且在平面图中彼此间隔开预定距离以不重叠。

Description

发光器件、发光器件的制造方法及具有其的显示设备
技术领域
本公开的各种实施方式涉及发光器件、制造发光器件的方法以及具有发光器件的显示设备。
背景技术
近来，已经开发了使用具有可靠无机晶体结构的材料制造超小型发光二极管和使用该发光二极管制造发光器件的技术。例如，已经开发了制造具有在从纳米级至微米级的范围内的小尺寸的超小型发光二极管并使用超小型发光二极管形成发光器件的光源的技术。这种发光器件可以设置在各种电子设备中，诸如显示设备和照明设备。
发明内容
技术问题
本公开的各种实施方式涉及包括发光二极管的发光器件、制造发光器件的方法以及包括发光器件的显示设备。
技术方案
根据本公开的方面，发光器件包括：衬底；第一电极，设置在衬底上；第一绝缘层，设置在衬底上并且配置为覆盖第一电极的至少一个区域；第二电极，设置在第一绝缘层上并且与第一电极间隔开；以及至少一个发光二极管，电连接在第一电极和第二电极之间。第一电极和第二电极设置在衬底上的不同的层上，且第一绝缘层插置在第一电极和第二电极之间，并且第一电极和第二电极彼此间隔开预定距离，以在平面图中彼此不重叠。
在实施方式中，发光器件还可以包括：第一分隔壁，设置在衬底和第一电极的一个区域之间；以及第二分隔壁，设置在衬底和第二电极的一个区域之间。
在实施方式中，第一分隔壁和第二分隔壁可以设置在衬底上的相同的层上。第一绝缘层的一个区域可以插置在第二分隔壁与第二电极之间。
在实施方式中，发光器件可以包括显示元件层和电路元件层，显示元件层包括第一电极、第二电极和发光二极管，电路元件层设置在显示元件层和衬底之间。电路元件层可以包括：第一电路元件或第一电力线，电连接到第一电极，并且包括与第二电极重叠的一个区域；以及第二电路元件或第二电力线，电连接到第二电极，并且包括与第一电极重叠的一个区域。
在实施方式中，第一电路元件或第一电力线与第二电极之间的重叠表面面积可以大于第二电路元件或第二电力线与第一电极之间的重叠表面面积。
在实施方式中，发光器件还可以包括：第一接触电极，设置在第一电极的至少一个区域和发光二极管的第一端上，并且配置为将第一端电连接到第一电极；以及第二接触电极，设置在第二电极的至少一个区域和发光二极管的第二端上，并且配置为将第二端电连接到第二电极。
在实施方式中，第一绝缘层可以包括开口，第一电极的一个区域在开口中暴露。第一接触电极可以与第一电极的暴露的一个区域和发光二极管的第一端接触。
在实施方式中，发光器件还可以包括第二绝缘层，第二绝缘层设置在第二接触电极上并配置为覆盖第二接触电极。第二绝缘层的一端可以插置在第一接触电极和第二接触电极之间。
在实施方式中，发光器件还可以包括设置在第二电极的一个区域上的第三绝缘层。
在实施方式中，发光器件还可以包括以下项中的至少一个：第四绝缘层，设置在第一电极、第二电极和发光二极管的一个区域上；以及第五绝缘层，配置为覆盖第一接触电极并且包括插置在第一接触电极和第二接触电极之间的一端。
在实施方式中，发光器件还可以包括第六绝缘层，第六绝缘层部分地设置在第一电极、第二电极和发光二极管的一个区域上，并且配置为暴露第一电极和第二电极中的每一个的一个区域以及发光二极管的第一端和第二端。
在实施方式中，第一接触电极的一端可以设置在第六绝缘层的设置在发光二极管上的一个区域上。第二接触电极的一端可以设置在第六绝缘层的设置在发光二极管上的一个区域上，以面对第一接触电极。
在实施方式中，发光设备还可以包括至少一个封装层，封装层配置为覆盖衬底的其上设置有第一接触电极和第二接触电极的一个表面。
在实施方式中，发光二极管可以包括在第一电极和第二电极之间在水平方向上定向的杆型发光二极管。
根据本公开的方面，制造发光器件的方法包括：在衬底上形成第一电极；在衬底上形成第一绝缘层，以至少覆盖第一电极；在与第一电极间隔开预定距离的位置处在第一绝缘层上形成第二电极；在包括第一电极和第二电极的衬底上提供发光二极管，并在第一电极和第二电极之间对准发光二极管；以及形成第一接触电极和第二接触电极，第一接触电极将发光二极管的第一端电连接到第一电极，第二接触电极将发光二极管的第二端电连接到第二电极。
在实施方式中，形成第一接触电极可以包括：通过蚀刻第一绝缘层使得第一电极的一个区域暴露来形成第一接触部分；以及在包括第一接触部分的第一电极的至少一个区域上以及发光二极管的第一端上形成第一接触电极。
在实施方式中，形成第二接触电极可以包括在第二电极的至少一个区域和发光二极管的第二端上形成第二接触电极。
在实施方式中，可以在衬底上顺序形成第一接触电极和第二接触电极，或者在衬底上同时形成第一接触电极和第二接触电极。
在实施方式中，该方法还可以包括在形成第二电极之后，形成配置为覆盖第二电极的第三绝缘层。发光二极管可以被提供到其上形成有第三绝缘层的衬底上。
根据本公开的方面，显示设备包括：衬底，包括显示区域；以及像素，设置在显示区域中。像素包括：第一电极，设置在衬底上；第一绝缘层，设置在衬底上并且配置为覆盖第一电极的至少一个区域；第二电极，设置在第一绝缘层上，并且在平面图中与第一电极间隔开预定距离；以及至少一个发光二极管，电连接在第一电极和第二电极之间。
有益效果
在根据本公开的实施方式的发光器件、制造发光器件的方法以及包括发光器件的显示设备中，可以防止在第一电极和第二电极之间发生短路缺陷。此外，发光二极管可以稳定地布置在第一电极和第二电极之间。
附图说明
图1a和图1b是分别示出根据本公开的实施方式的发光二极管的立体图和剖视图。
图2a和图2b是分别示出根据本公开的实施方式的发光二极管的立体图和剖视图。
图3a和图3b是分别示出根据本公开的实施方式的发光二极管的立体图和剖视图。
图4是示出根据本公开的实施方式的显示设备的平面图。
图5a至图5c是各自示出根据本公开的实施方式的发光器件的电路图，并且例如示出包括发光器件的有源像素的不同实施方式。
图6是示出根据本公开的实施方式的发光器件的平面图，例如示出由发光器件形成的像素的示例。
图7a和图7b是各自示出根据本公开的实施方式的发光器件的剖视图，并且例如示出对应于图6的线I-I'的截面的不同实施方式。
图8是示出根据本公开的实施方式的发光器件的平面图，例如示出包括发光器件的像素的示例。
图9a和图9b是各自示出根据本公开的实施方式的发光器件的剖视图，并且例如示出对应于图8的线II-II'的截面的不同实施方式。
图10a至图10k是示出根据本公开的实施方式的制造发光器件的方法的剖视图，并且例如示出制造根据图9a的实施方式的发光器件的方法。
图11是示出根据本公开的实施方式的发光器件的剖视图，并且例如示出对应于图8的线II-II'的截面的实施方式。
图12是示出根据本公开的实施方式的发光器件的剖视图，并且例如示出对应于图8的线II-II'的截面的实施方式。
图13a至图13i是示出根据本公开的实施方式的制造发光器件的方法的剖视图，并且例如示出制造根据图12的实施方式的发光器件的方法。
图14是示出根据本公开的实施方式的发光器件的剖视图，并且例如示出对应于图8的线II-II'的截面的实施方式。
图15a至图15e是示出根据本公开的实施方式的制造发光器件的方法的剖视图，并且例如示出制造根据图14的实施方式的发光器件的方法。
具体实施方式
现在将详细参考本公开的各种实施方式，附图中示出并在下面描述本公开的各种实施方式的具体示例，并且本公开的实施方式可以以许多不同的形式进行各种修改。然而，本公开不限于以下实施方式，并且可以修改成各种形式。
为了清楚地解释本公开，可以在附图中省略与本公开的特征不直接相关的一些元件。此外，附图中的一些元件的尺寸、比例等可被稍微夸大。应当注意，在所有附图中，相同的附图标记用于表示相同或相似的元件，并且将省略重复的解释。
应当理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。还应当理解，当在本说明书中使用时，术语“包括(comprise)”、“包括(include)”、“具有(have)”等指定所述特征、整体、步骤、操作、元件、组件和/或它们的组合的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。此外，当第一组件或部件设置在第二组件或部件上时，第一组件或部件不仅可以直接设置在第二组件或部件上，而且在它们之间可以插置有第三组件或部件。此外，在以下描述中使用的术语“位置”、“方向”等以相对术语来定义，并且应当注意，它们可以根据视角或方向改变为相反的位置或方向。
参考附图描述本公开的实施方式和所需细节，以便详细描述本公开，使得本公开所属技术领域的普通技术人员可以容易地实践本公开。此外，单数形式可以包括复数形式，只要其在句子中没有具体提及即可。
图1a、图1b、图2a、图2b、图3a和图3b是示出根据本公开的实施方式的发光二极管LD的立体图和剖视图。尽管图1a至图3b示出了圆柱形杆型发光二极管LD，但是根据本公开的发光二极管LD的类型和/或形状不限于此。
参图1a和图1b，根据本公开的实施方式的发光二极管LD可以包括第一导电型半导体层11、第二导电型半导体层13以及插置在第一导电型半导体层11和第二导电型半导体层13之间的有源层12。例如，发光二极管LD可以由通过依次堆叠第一导电型半导体层11、有源层12和第二导电型半导体层13而形成的堆叠体配置。
在实施方式中，发光二极管LD可以设置成在一个方向上延伸的杆的形式。如果发光二极管LD延伸的方向被定义为纵向方向L，则发光二极管LD可以具有在纵向方向L上的第一端和第二端。
在实施方式中，第一导电型半导体层11和第二导电型半导体层13中的一个可以设置在发光二极管LD的第一端上，并且第一导电型半导体层11和第二导电型半导体层13中的另一个可以设置在发光二极管LD的第二端上。
在实施方式中，发光二极管LD可以是制造成杆的形式的杆型发光二极管。在本说明书中，术语“杆型形状”包括杆状形状和棒状形状，诸如在纵向方向上延伸的圆柱形形状和棱柱形状(即，具有大于1的纵横比)，并且其截面形状不限于特定形状。例如，发光二极管LD的长度L可以大于其直径D(或其截面的宽度)。
在实施方式中，发光二极管LD可以具有对应于纳米级尺寸或微米级尺寸的小尺寸，例如，对应于微米级或纳米级范围的直径D和/或长度L。然而，在本公开中，发光二极管LD的尺寸不限于此。例如，发光二极管LD的尺寸可以根据各种设备(例如，显示设备)的设计条件以各种方式改变，其中，各种设备采用使用发光二极管LD的发光器件作为光源。
第一导电型半导体层11可以包括例如至少一个n型半导体层。例如，第一导电型半导体层11可以包括n型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，用于形成第一导电型半导体层11的材料不限于此，并且第一导电型半导体层11可以由各种其他材料形成。
有源层12可以设置在第一导电型半导体层11上并且具有单量子阱结构或多量子阱结构。在实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层12上和/或有源层12之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施方式中，可以使用诸如AlGaN或AlInGaN的材料来形成有源层12，并且可以使用各种其他材料来形成有源层12。
如果预定电压或更大电压的电场施加到发光二极管LD的相对端，则发光二极管LD通过有源层12中的电子-空穴对的复合来发光。由于可以基于前述原理来控制发光二极管LD的发光，所以发光二极管LD可以用作各种发光器件以及显示设备的像素的光源。
第二导电型半导体层13可以设置在有源层12上，并且包括与第一导电型半导体层11的类型不同的类型的半导体层。例如，第二导电型半导体层13可以包括至少一个p型半导体层。例如，第二导电型半导体层13可以包括p型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。然而，形成第二导电型半导体层13的材料不限于此，并且第二导电型半导体层13可以由各种其他材料形成。
在实施方式中，发光二极管LD还可以包括设置在发光二极管LD的表面上的绝缘膜INF。在实施方式中，绝缘膜INF可以形成在发光二极管LD的表面上，以至少围绕有源层12的外周表面。此外，绝缘膜INF还可以围绕第一导电型半导体层11和第二导电型半导体层13中的每一个的一区域。这里，绝缘膜INF可以允许发光二极管LD的具有不同极性的相对端暴露于外部。例如，绝缘膜INF可以暴露第一导电型半导体层11和第二导电型半导体层13中的每一个的设置在发光二极管LD的在纵向方向L上的相应相对端上的一端，例如，绝缘膜INF可以暴露圆柱体的两个基侧(顶表面和底表面)，而不覆盖两个基侧。
在实施方式中，绝缘膜INF可以包括SiO2、Si3N4、Al2O3和TiO2中的至少一种绝缘材料，但不限于此。换句话说，形成绝缘膜INF的材料不限于特定材料，并且绝缘膜INF可以由公知的各种绝缘材料形成。
在实施方式中，除了第一导电型半导体层11、有源层12、第二导电型半导体层13和/或绝缘膜INF之外，发光二极管LD还可以包括附加的组件。例如，发光二极管LD还可以包括设置在第一导电型半导体层11、有源层12和/或第二导电型半导体层13的一端上的至少一个荧光层、至少一个有源层、至少一个半导体层和/或至少一个电极层。
例如，如图2a和图2b中所示，发光二极管LD还可以包括设置在第二导电型半导体层13的一端上的至少一个电极层14。在实施方式中，如图3a和图3b中所示，发光二极管LD还可以包括设置在第一导电型半导体层11的一端上的至少一个电极层15。
电极层14和15中的每一个可以是欧姆接触电极，但不限于此。此外，电极层14和15中的每一个可以包括金属或金属氧化物。例如，可以单独使用或彼此组合使用Cr、Ti、Al、Au、Ni、ITO、IZO、ITZO及其氧化物或合金。在实施方式中，电极层14和15可以是基本上透明的或半透明的。因此，从发光二极管LD产生的光可以在穿过电极层14和15之后发射出发光二极管LD。
在实施方式中，绝缘膜INF可以至少部分地围绕或者可以不围绕电极层14和15的外周表面。换句话说，绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可以形成为允许暴露发光二极管LD的具有不同极性的相对端，并且例如可以允许暴露电极层14和15中的每一个的至少一个区域。替代地，在实施方式中，可以不设置绝缘膜INF。
如果绝缘膜INF设置在发光二极管LD的表面上，具体地，设置在有源层12的表面上，则可以防止有源层12与未示出的至少一个电极(例如，接触电极中的连接至发光二极管LD的相对端的至少一个接触电极)短路。因此，可以确保发光二极管LD的电稳定性。
此外，由于形成在发光二极管LD的表面上的绝缘膜INF，可以最小化发光二极管LD的表面上的缺陷的出现，并且因此可以改善发光二极管LD的寿命和效率。此外，如果在每个发光二极管LD上形成绝缘膜INF，则即使在多个发光二极管LD彼此相邻设置的情况下，也可以防止发光二极管LD不期望地短路。
在本公开的实施方式中，可以通过表面处理工艺制造发光二极管LD。例如，可以(例如，通过涂覆工艺)对发光二极管LD进行表面处理，使得在多个发光二极管LD与流体溶液混合并且然后供应到每个发光区域(例如，每个像素的发光区域)的情况下，发光二极管LD可以均匀地分布，而不是在溶液中不均匀地聚集。
上述发光二极管LD可用于包括需要光源的显示设备的各种设备中。例如，可以在显示面板的每个像素区域中设置至少一个超小型发光二极管LD(例如，各自具有在纳米级至微米级的范围内的尺寸的多个超小型发光二极管LD)，以形成相应像素的光源(或光源单元)。此外，根据本公开的发光二极管LD的应用领域不限于显示设备。例如，发光二极管LD也可以用在需要光源的各种设备中，诸如照明设备。
图4是示出根据本公开的实施方式的显示设备的平面图。在实施方式中，图4示出了显示设备(具体地，设置在显示设备中的显示面板PNL)作为可以使用参考图1a至图3b描述的发光二极管LD作为光源的设备的示例。例如，显示面板PNL的像素PXL各自可以包括发光器件。发光器件可以包括至少一个发光二极管LD。
为了进行解释，图4集中于显示区域DA简单地示出了根据实施方式的显示面板PNL的结构。在一些实施方式中，虽然未示出，但是还可以在显示面板PNL上设置至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。
参照图4，根据本公开的实施方式的显示面板PNL可以包括衬底SUB以及设置在衬底SUB上的多个像素PXL。详细地，显示面板PNL和用于形成显示面板PNL的衬底SUB可以包括用于显示图像的显示区域DA以及形成在除显示区域DA之外的预定区域中的非显示区域NDA。像素PXL可以设置在衬底SUB上的显示区域DA中。
在实施方式中，显示区域DA可以设置在显示面板PNL的中央区域中，并且非显示区域NDA可以设置在显示面板PNL的周界区域中，从而围绕显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，并且可以改变其位置。
衬底SUB可以形成显示面板PNL的基底。在实施方式中，衬底SUB可以是刚性衬底或柔性衬底，并且其材料或性质不受特别限制。例如，衬底SUB可以是由玻璃或增强玻璃制成的刚性衬底，或者由塑料或金属制成的薄膜形成的柔性衬底。此外，衬底SUB可以是透明衬底，但不限于此。例如，衬底SUB可以是半透明衬底、不透明衬底或反射衬底。
衬底SUB上的一区域限定为其上设置有像素PXL的显示区域DA，并且其另一区域限定为非显示区域NDA。例如，衬底SUB可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中形成有相应像素PXL的多个像素区域，非显示区域NDA设置在显示区域DA周围。连接到显示区域DA的像素PXL的各种线和/或内部电路可以设置在非显示区域NDA中。
在实施方式中，像素PXL可以分布和布置在显示区域DA中。在实施方式中，像素PXL可以以条形形状布置在显示区域DA中。然而，本公开不限于此。例如，像素PXL可以以各种公知的形状布置在显示区域DA中。
每个像素PXL可以包括由预定控制信号(例如，扫描信号和数据信号)和/或电力(例如，第一电力和第二电力)驱动的至少一个光源，并且例如可以包括根据图1a至图3b的实施方式中的任一个的发光二极管LD。例如，每个像素PXL可以包括具有在纳米级至微米级的范围内的小尺寸的至少一个发光二极管LD。例如，每个像素PXL可以包括并联连接在像素电极和/或电力线之间的多个杆型发光二极管。多个杆型发光二极管可以形成每个像素PXL的发光器件(例如，每个像素PXL的光源或光源单元)。
在实施方式中，每个像素PXL可以由有源像素形成。然而，能够应用于根据本公开的显示设备的像素PXL的类型、结构和/或驱动方案不受特别限制。例如，每个像素PXL可以具有与各种公知的无源或有源发光显示设备的像素的结构相同的结构。
图5a至图5c各自是示出根据本公开的实施方式的发光器件的电路图，并且例如示出了包括发光器件的有源像素PXL的不同实施方式。在实施方式中，图5a至图5c中示出的每个像素PXL可以是设置在图4的显示面板PNL上的像素PXL中的任一个。像素PXL可以具有基本上相同或相似的结构。
参照图5a，根据本公开的实施方式的像素PXL可以包括光源单元LSU和像素电路PXC，光源单元LSU配置为生成具有对应于数据信号的亮度的光，像素电路PXC配置为驱动光源单元LSU。光源单元LSU可以形成根据本公开的实施方式的发光器件。
在实施方式中，光源单元LSU可以包括彼此并联连接在第一电源VDD和第二电源VSS之间的多个发光二极管LD。这里，第一电源VDD和第二电源VSS可以具有不同的电势，使得发光二极管LD可以发光。例如，第一电源VDD可以设置为高电势电源，并且第二电源VSS可以设置为低电势电源。这里，在像素PXL的至少一个发光周期期间，第一电源VDD和第二电源VSS之间的电势差可以设置为等于或大于发光二极管LD的阈值电压的电压。
尽管图5a示出了其中形成每个像素PXL的光源单元LSU的发光二极管LD在相同的方向(例如，正向方向)上彼此并联连接在第一电源VDD和第二电源VSS之间的实施方式，但是本公开不限于此。例如，在实施方式中，发光二极管LD中的一些可以在第一方向(例如，正向方向)上彼此连接在第一电源VDD和第二电源VSS之间，并且其他发光二极管LD可以在第二方向(例如，反向方向)上彼此连接。替代地，在实施方式中，至少一个像素PXL可以仅包括单个发光二极管LD。
在实施方式中，形成每个光源单元LSU的发光二极管LD的第一端可以通过光源单元LSU的第一电极公共连接到相应的像素电路PXC，并且可以通过像素电路PXC和第一电力线PL1连接到第一电源VDD。发光二极管LD的第二端可以通过光源单元LSU的第二电极和第二电力线PL2公共连接到第二电源VSS。
每个光源单元LSU可以发射具有与通过相应的像素电路PXC提供给其的驱动电流对应的亮度的光。因此，可以在显示区域DA中显示预定图像。
像素电路PXC可以连接到相应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(其中，i是自然数)和第j列(其中，j是自然数)中，则像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管T1(驱动晶体管)连接在第一电源VDD和光源单元LSU的第一电极之间。第一晶体管T1的栅电极连接至第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制要提供给光源单元LSU的驱动电流。
第二晶体管T2(开关晶体管)可以连接在数据线Dj和第一节点N1之间。第二晶体管T2的栅电极连接至扫描线Si。
当从扫描线Si提供栅极导通电压(例如，低电压)的扫描信号时，第二晶体管T2导通以将第一节点N1电连接到数据线Dj。在每个帧周期期间，相应帧的数据信号被提供给数据线Dj。数据信号经由第二晶体管T2传输到第一节点N1。因此，与数据信号对应的电压充入到存储电容器Cst。
存储电容器Cst的一个电极连接到第一电源VDD，并且其另一电极连接到第一节点N1。存储电容器Cst可以存储与在每个帧周期期间提供给第一节点N1的数据信号对应的电压，并且可以保持存储的电压，直到提供后续帧的数据信号。
尽管在图5a中，像素电路PXC中所包括的晶体管(例如，第一晶体管T1和第二晶体管T2)被示为由P型晶体管形成，但是本公开不限于此。换句话说，第一晶体管T1和第二晶体管T2中的任一个可以改变为N型晶体管。
例如，如图5b所示，第一晶体管T1和第二晶体管T2两者可以由N型晶体管形成。除了一些电路元件的连接位置改变以及晶体管类型改变之外，图5b中所示的像素PXL的配置和操作基本相似于图5a的像素PXL的配置和操作。因此，将省略图5b的像素PXL的详细描述。
像素电路PXC的结构不限于图5a和图5b中所示的实施方式。换句话说，像素电路PXC可以由公知的像素电路形成，该像素电路可以具有各种结构和/或可以由各种驱动方案操作。例如，像素电路PXC可以以与图5c中所示的实施方式的方式相同的方式配置。
参考图5c，像素电路PXC不仅可以连接到相应水平线的扫描线Si，而且还可以连接到至少一条另一扫描线(或控制线)。例如，设置在显示区域DA的第i行中的像素PXL的像素电路PXC还可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施方式中，像素电路PXC不仅可以连接到第一电源VDD和第二电源VSS，而且还可以连接到其他电源。例如，像素电路PXC还可以连接到初始化电源Vint。在实施方式中，像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1连接在第一电源VDD和光源单元LSU的第一电极之间。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制要提供给光源单元LSU的驱动电流。
第二晶体管T2连接在数据线Dj和第一晶体管T1的一个电极之间。第二晶体管T2的栅电极连接到相应的扫描线Si。当从扫描线Si提供栅极导通电压的扫描信号时，第二晶体管T2可以导通以将数据线Dj电连接到第一晶体管T1的一个电极。因此，如果第二晶体管T2导通，则从数据线Dj提供的数据信号可以传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的另一电极和第一节点N1之间。第三晶体管T3的栅电极连接到相应的扫描线Si。当从扫描线Si提供栅极导通电压的扫描信号时，第三晶体管T3可以导通以使第一晶体管T1电连接成二极管形式。
第四晶体管T4可以连接在第一节点N1和初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线，例如，第i-1扫描线Si-1。当栅极导通电压的扫描信号提供到第i-1扫描线Si-1时，第四晶体管T4可以导通，使得初始化电源Vint的电压可以传输到第一节点N1。这里，初始化电源Vint的电压可以是数据信号的最小电压或更小的电压。
第五晶体管T5连接在第一电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极连接到相应的发射控制线，例如，第i发射控制线Ei。当栅极截止电压(例如，高电压)的发射控制信号被提供给发射控制线Ei时，第五晶体管T5可以被截止，并且第五晶体管T5可以在其他情况下导通。
第六晶体管T6连接在第一晶体管T1和光源单元LSU的第一电极之间。第六晶体管T6的栅电极连接到相应的发射控制线，例如，第i发射控制线Ei。当栅极截止电压的发射控制信号提供给发射控制线Ei时，第六晶体管T6可以截止，并且第六晶体管T6可以在其他情况下导通。
第七晶体管T7连接在光源单元LSU的第一电极和初始化电源Vint之间。第七晶体管T7的栅电极连接到后续级的扫描线中的任一条，例如，连接到第i+1扫描线Si+1。当栅极导通电压的扫描信号提供给第i+1扫描线Si+1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以提供给光源单元LSU的第一电极。
存储电容器Cst连接在第一电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压两者对应的电压。
虽然在图5c中包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7)已被示出为由P型晶体管形成，但本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
可以应用于本公开的像素PXL的结构不限于图5a至图5c中所示的实施方式，并且每个像素PXL可以具有各种公知的结构。例如，每个像素PXL中所包括的像素电路PXC可以由公知的像素电路形成，该像素电路可以具有各种结构和/或由各种驱动方案操作。在本公开的实施方式中，每个像素PXL可以配置在无源发光显示设备等中。在这种情况下，可以省略像素电路PXC，并且光源单元LSU的第一电极和第二电极中的每一个可以直接连接到扫描线Si、数据线Dj、电力线和/或控制线。
图6是示出根据本公开的实施方式的发光器件的平面图，并且例如，示出包括发光器件的像素PXL的示例。在实施方式中，图6示出了包括第一电力线PL1和第二电力线PL2(或诸如扫描线和数据线的信号线)或直接连接到第一电力线PL1和第二电力线PL2的发光器件(例如，无源发光显示设备的像素PXL)。然而，根据本公开的发光器件不限于图6中所示的实施方式。例如，在本公开的实施方式中，发光器件可以经由至少一个电路元件(例如，图5a至图5c的像素电路PXC)连接到第一电力线PL1和/或第二电力线PL2、连接线、信号线等。
参考图6，根据本公开的实施方式的像素PXL可以包括彼此间隔开的第一电极ELT1和第二电极ELT2、设置在第一电极ELT1和第二电极ELT2之间的至少一个发光二极管LD(例如，彼此平行布置的多个发光二极管LD)以及在第一电极ELT1和第二电极ELT2之间电连接(或联接)发光二极管LD的第一接触电极CNE1和第二接触电极CNE2。像素PXL还可以包括将第一电极ELT1连接到第一电力线PL1的第一连接电极CNL1以及将第二电极ELT2连接到第二电力线PL2的第二连接电极CNL2。在实施方式中，第一连接电极CNL1和第二连接电极CNL2可以分别且整体连接到第一电极ELT1和第二电极ELT2，或者经由至少一个接触孔等电连接(或联接)到第一电极ELT1和第二电极ELT2。在第一连接电极CNL1和第二连接电极CNL2分别且整体连接到第一电极ELT1和第二电极ELT2的情况下，第一连接电极CNL1和第二连接电极CNL2中的每一个可以被认为是第一电极ELT1和第二电极ELT2中的相应电极的一个区域。像素PXL还可以包括与第一电极ELT1重叠的第一分隔壁PW1以及与第二电极ELT2重叠的第二分隔壁PW2。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光二极管LD和/或第一接触电极CNE1和第二接触电极CNE2可以形成根据本公开的实施方式的发光器件。例如，第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光二极管LD和/或第一接触电极CNE1和第二接触电极CNE2可以形成根据本公开的实施方式的像素PXL的光源单元(例如，图5a至图5c的LSU)。
第一电极ELT1和第二电极ELT2可以彼此间隔开，并且设置成使得其至少部分彼此面对。例如，第一电极ELT1和第二电极ELT2可以在彼此间隔开预定距离的位置处彼此平行地设置在衬底的一个表面上，该衬底设置成形成像素PXL(或发光器件)的基底。例如，在预定的发射区域中，第一电极ELT1和第二电极ELT2可以在第一方向DR1上彼此间隔开预定距离，并且第一电极ELT1和第二电极ELT2各自可以在与第一方向DR1相交的第二方向DR2上延伸。然而，本公开不限于此。例如，可以以各种方式改变第一电极ELT1和第二电极ELT2的形状和/或相互设置关系。
在实施方式中，第一电极ELT1和第二电极ELT2中的每一个可以具有单层或多层结构。例如，每个第一电极ELT1可以具有包括第一反射电极和第一导电封盖层的多层结构。每个第二电极ELT2可以具有包括第二反射电极和第二导电封盖层的多层结构。
在实施方式中，第一电极ELT1可以通过第一连接电极CNL1连接到第一电力线PL1。在实施方式中，第一电极ELT1和第一连接电极CNL1可以在不同的方向上延伸。例如，在第一连接电极CNL1在第一方向DR1上(例如，在水平方向上)延伸的情况下，第一电极ELT1可以在与第一方向DR1相交的第二方向DR2上(例如，竖直方向上)延伸。
在实施方式中，第一电极ELT1可以与第一连接电极CNL1整体连接。例如，第一电极ELT1可以以至少一种方式从第一连接电极CNL1分叉。然而，本公开不限于此。例如，在实施方式中，第一电极ELT1和第一连接电极CNL1可以单独形成并通过至少一个接触孔、至少一个通孔等彼此电连接。
在实施方式中，第一电极ELT1和/或第一连接电极CNL1可以与第一电力线PL1整体连接。在实施方式中，第一电极ELT1和/或第一连接电极CNL1可以与第一电力线PL1分开形成，并且经由至少一个接触孔和/或至少一个电路元件电连接到第一电力线PL1。因此，待提供给第一电力线PL1的第一电力可以传输到第一电极ELT1。
在实施方式中，第二电极ELT2可以通过第二连接电极CNL2连接到第二电力线PL2。在实施方式中，第二电极ELT2和第二连接电极CNL2可以在不同的方向上延伸。例如，在第二连接电极CNL2在第一方向DR1上延伸的情况下，第二电极ELT2可以在与第一方向DR1交叉的第二方向DR2上延伸。
在实施方式中，第二电极ELT2可以与第二连接电极CNL2整体连接。例如，第二电极ELT2可以以至少一种方式从第二连接电极CNL2分叉。然而，本公开不限于此。例如，在实施方式中，第二电极ELT2和第二连接电极CNL2可以分别形成并通过至少一个接触孔、至少一个通孔等彼此电连接。
在实施方式中，第二电极ELT2和/或第二连接电极CNL2可以与第二电力线PL2整体连接。在实施方式中，第二电极ELT2和/或第二连接电极CNL2可以与第二电力线PL2单独形成，并且经由至少一个接触孔和/或至少一个电路元件电连接到第二电力线PL2。因此，待提供给第二电力线PL2的第二电力可以传输到第二电极ELT2。
在实施方式中，第一电源(例如，图5a至图5c的VDD)和第二电源(例如，图5a至图5c的VSS)可以具有不同的电势。例如，第一电源VDD和第二电源VSS之间的电势差可以等于或大于发光二极管LD的阈值电压。在实施方式中，第一电源VDD和第二电源VSS可以具有使至少一个发光二极管LD能够在正向方向上连接在第一电极ELT1和第二电极ELT2之间的电势。换句话说，第一电源VDD和第二电源VSS之间的电压可以具有使得包括在像素PXL(或发光器件)中的至少一个发光二极管LD能够发光的值。
在实施方式中，第一分隔壁PW1可以设置在第一电极ELT1之下，使得第一分隔壁PW1与第一电极ELT1的一区域重叠。第二分隔壁PW2可以设置在第二电极ELT2之下，使得第二分隔壁PW2与第二电极ELT2的一区域重叠。第一分隔壁PW1和第二分隔壁PW2可以在彼此间隔开的位置处设置在预定发射区域中，并且可以分别使第一电极ELT1的一区域和第二电极ELT2的一区域向上突出。例如，第一电极ELT1可以设置在第一分隔壁PW1上并且通过第一分隔壁PW1在高度方向上突出。第二电极ELT2可以设置在第二分隔壁PW2上并且通过第二分隔壁PW2在高度方向上突出。
在实施方式中，发光二极管LD可以彼此并联连接在第一电极ELT1和第二电极ELT2之间。例如，每个发光二极管LD可以是杆状发光二极管，其在第一电极ELT1和第二电极ELT2设置成彼此面对的区域中在第一方向DR1上(例如，水平方向上)布置在第一电极ELT1和第二电极ELT2之间。
尽管图6示出了发光二极管LD一致地布置在任何一个方向上(例如，第一方向DR1上)，但是本公开不限于此。例如，发光二极管LD中的至少一个可以在对角线方向上布置在第一电极ELT1和第二电极ELT2之间。
在实施方式中，每个发光二极管LD可以是由具有无机晶体结构的材料制成并且具有例如在纳米级至微米级的范围内的超小尺寸的发光二极管。例如，如图1a至图3b中所示，每个发光二极管LD可以是具有在纳米级至微米级的范围内的直径D和/或长度L的超小型杆状发光二极管。然而，发光二极管LD的尺寸可以根据每个发光器件(例如，像素PXL)的设计条件等以各种方式改变。
在实施方式中，发光二极管LD的第一端EP1可以经由第一接触电极CNE1电连接到第一电极ELT1。发光二极管LD的第二端EP2可以经由第二接触电极CNE2电连接到第二电极ELT2。在实施方式中，每个发光二极管LD的第一端EP1和第二端EP2中的至少一个可以与第一电极ELT1和/或第二电极ELT2直接接触，并且电连接到第一电极ELT1和/或第二电极ELT2。
在实施方式中，发光二极管LD可以在预定溶液中以扩散形式制备，并且然后通过喷墨印刷方案等提供给限定在发光器件中的预定发射区域(例如，每个像素PXL的发射区域)。例如，发光二极管LD可以与挥发性溶剂混合并提供给每个发射区域。这里，如果第一电源VDD和第二电源VSS分别通过第一电力线PL1和第二电力线PL2施加到第一电极ELT1和第二电极ELT2，则在第一电极ELT1和第二电极ELT2之间形成电场，由此发光二极管LD在第一电极ELT1和第二电极ELT2之间对准。在发光二极管LD已经对准之后，可以通过挥发方法或其他方法去除溶剂。以此方式，发光二极管LD可以可靠地布置在第一电极ELT1和第二电极ELT2之间。此外，第一接触电极CNE1和第二接触电极CNE2可以分别形成在发光二极管LD的相对端(即，第一端EP1和第二端EP2)上。因此，发光二极管LD可以更可靠地连接在第一电极ELT1和第二电极ELT2之间。
在实施方式中，第一接触电极CNE1可以形成为覆盖发光二极管LD的第一端EP1和第一电极ELT1的至少一个区域两者，由此发光二极管LD的第一端EP1可以物理连接和/或电连接到第一电极ELT1。同样，第二接触电极CNE2可以形成为覆盖发光二极管LD的第二端EP2和第二电极ELT2的至少一个区域两者，由此发光二极管LD的第二端EP2可以物理连接和/或电连接到第二电极ELT2。
当第一电源VDD的电压(或预定的第一控制信号，诸如扫描信号或数据信号)经由第一电力线PL1和第一电极ELT1施加到发光二极管LD的第一端EP1，并且第二电源VSS的电压(或预定的第二控制信号，诸如扫描信号或数据信号)经由第二电力线PL1和第二电极ELT2施加到发光二极管LD的第二端EP2时，在正向方向上连接在第一电极ELT1和第二电极ELT2之间的至少一个发光二极管LD可以发光。因此，像素PXL可以发光。
在本公开的实施方式中，第一电极ELT1和第二电极ELT2可以设置在衬底的彼此分离的不同的层上，且至少一个绝缘层插置在第一电极ELT1和第二电极ELT2之间。这样，如果第一电极ELT1和第二电极ELT2分别设置在不同的层上，则可以有效地防止在制造像素PXL的工艺期间发生第一电极ELT1和第二电极ELT2之间的短路缺陷。下面将详细描述包括第一电极ELT1和第二电极ELT2的发光器件的堆叠结构。
在本公开的实施方式中，第一电极ELT1和第二电极ELT2可以彼此间隔开预定距离以在平面图中(即，当从顶部观察时)彼此不重叠。例如，第一电极ELT1和第二电极ELT2可以在沿第一方向DR1彼此间隔开预定距离的位置处设置在预定发射区域中。在实施方式中，第一电极ELT1和第二电极ELT2之间的间隔和/或距离可以保持恒定，或者可以针对区段或区域而改变。通过调节第一电极ELT1和第二电极ELT2的位置和/或间隔，发光二极管LD可以容易地设置在期望的区域中。
图7a和图7b各自是示出根据本公开的实施方式的发光器件的剖视图，并且例如示出了对应于图6的线I-I'的截面的不同实施方式。在实施方式中，图7a和图7b中的每个的发光器件可以对应于无源像素PXL，并且图7a和图7b示出了与第一分隔壁PW1和第二分隔壁PW2的形状有关的不同实施方式。然而，根据本公开的发光器件不限于像素PXL。
参照图6、图7a和图7b，根据本公开的实施方式的像素PXL(或发光器件)可以包括衬底SUB和依次设置在衬底SUB的一个表面上的缓冲层BFL、第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1、第一绝缘层INS1、第二电极ELT2、至少一个发光二极管LD(例如，多个发光二极管LD)、第二接触电极CNE2、第二绝缘层INS2、第一接触电极CNE1以及封装层ENC。例如，在本公开的实施方式中，基于衬底SUB的一个表面，缓冲层BFL可以设置在第一层上，第一分隔壁PW1和第二分隔壁PW2可以设置在第二层上，第一电极ELT1可以设置在第三层上，第一绝缘层INS1可以设置在第四层上，第二电极ELT2可以设置在第五层上，发光二极管LD可以设置在第六层上，第二接触电极CNE2可以设置在第七层上，第二绝缘层INS2可以设置在第八层上，第一接触电极CNE1可以设置在第九层上，并且封装层ENC可以设置在第十层上。这里，层上的组件的上述定义的相应位置可以基于设置在衬底SUB上的组件之间的相互布置关系和/或形成组件的顺序，并且可不基于距衬底SUB的距离、高度等。此外，在一些实施方式中，可以省略前述组件中的至少一个，或者可以改变其位置。例如，第一电极ELT1和第二电极ELT2在层上的位置可以彼此对调。同样，第一接触电极CNE1和第二接触电极CNE2在层上的位置可以彼此对调。此外，在实施方式中，可以选择性地省略图7a和图7b中所示的组件中的至少一个，或者可以在每个像素PXL中设置其他附加组件。
衬底SUB可以形成包括像素PXL的显示面板(例如，图4的PNL)的基底，并且可以是刚性衬底或柔性衬底。此外，衬底SUB可以是透明衬底，但不限于此。换句话说，在本公开中，衬底SUB的材料或性质不受特别限制。缓冲层BFL可以设置在衬底SUB的一个表面上。
缓冲层BFL可以防止杂质扩散到设置在缓冲层BFL上的电极、线和/或电路元件中。在实施方式中，缓冲层BFL可以由单层形成，或者可以由具有两层或更多层的多层形成。在缓冲层BFL具有多层结构的情况下，各层可以由相同的材料或不同的材料形成。在实施方式中，可以省略缓冲层BFL。缓冲层BFL可以选择性地形成在衬底SUB的一个表面上。第一分隔壁PW1和第二分隔壁PW2可以设置在衬底SUB的其上形成有缓冲层BFL的一个表面上。
第一分隔壁PW1和第二分隔壁PW2可以在彼此间隔开的位置处设置在衬底SUB的一个表面上。例如，第一分隔壁PW1和第二分隔壁PW2可以在彼此间隔开预定距离的位置处设置在衬底SUB上的相同的层上。然而，本公开不限于此，并且第一分隔壁PW1和第二分隔壁PW2在层上的位置可以改变。
在实施方式中，第一分隔壁PW1可以设置在衬底SUB和第一电极ELT1的一个区域之间。第二分隔壁PW2可以设置在衬底SUB和第二电极ELT2的一个区域之间。在实施方式中，第一分隔壁PW1和第二分隔壁PW2可以具有基本上相同的结构、形状和/或高度，但是本公开不限于此。
第一分隔壁PW1和第二分隔壁PW2中的每一个可以具有各种形状。例如，如图7a中所示，第一分隔壁PW1和第二分隔壁PW2中的每一个可以具有从其底部到顶部宽度减小的梯形的截面形状。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每一个可以在其至少一侧上具有倾斜表面。在实施方式中，如图7b中所示，第一分隔壁PW1和第二分隔壁PW2中的每一个可以具有宽度逐渐向上减小的半圆形或半椭圆形截面。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每一个可以在其至少一侧上具有曲化表面。换句话说，第一分隔壁PW1和第二分隔壁PW2中的每一个的形状可以以各种方式改变，而不受特别限制。在实施方式中，可以省略第一分隔壁PW1和第二分隔壁PW2中的至少一个或改变第一分隔壁PW1和第二分隔壁PW2中的至少一个的位置。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每一个可以包括具有无机材料或有机材料的绝缘材料。此外，第一分隔壁PW1和第二分隔壁PW2中的每一个可以具有单层结构或多层结构。换句话说，第一分隔壁PW1和第二分隔壁PW2中的每一个的材料和/或堆叠结构可以以各种方式改变，而不受特别限制。
在本公开的实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每一个还可以用作反射构件。例如，第一分隔壁PW1和第二分隔壁PW2与设置在第一分隔壁PW1和第二分隔壁PW2上的第一电极ELT1和第二电极ELT2一起可以用作用于增强从每个发光二极管LD发射的光的效率的反射构件。
第一电极ELT1和第一接触电极CNE1可以设置在第一分隔壁PW1之上。第二电极ELT2和第二接触电极CNE2可以设置在第二分隔壁PW2之上。在本公开的实施方式中，至少一个绝缘层可以插置在第一分隔壁PW1和第一电极ELT1之间和/或第二分隔壁PW2和第二电极ELT2之间。例如，第一绝缘层INS1可以插置在第二分隔壁PW2和第二电极ELT2之间。在实施方式中，设置在第一分隔壁PW1和第二分隔壁PW2中的每一个之上的至少一个电极和/或绝缘层可以具有与第一分隔壁PW1和第二分隔壁PW2中的相应一个的形状对应的形状。
详细地，第一电极ELT1可以设置在衬底SUB的其上形成有第一分隔壁PW1和第二分隔壁PW2的一个表面上。在实施方式中，第一电极ELT1可以是任何一个像素电极，例如，阳极电极和阴极电极中的一个。
在实施方式中，第一电极ELT1可以设置在第一分隔壁PW1的至少一个区域上。例如，第一电极ELT1可以在第一分隔壁PW1上设置成完全覆盖第一分隔壁PW1。
第一电极ELT1可以具有与第一分隔壁PW1的形状对应的形状。例如，第一电极ELT1可以具有与第一分隔壁PW1的形状对应的倾斜表面或曲化表面。在实施方式中，可以不在像素PXL中设置第一分隔壁PW1。在这种情况下，第一电极ELT1可以具有基本上平坦的形状。
在实施方式中，第一电极ELT1可以包括各种导电材料。例如，第一电极ELT1可以具有至少一个反射电极层，但是本公开不限于此。
例如，第一电极ELT1可以包括具有预定反射率的导电材料。例如，第一电极ELT1可包括金属(诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其合金)、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO))和导电聚合物(诸如PEDOT)中的至少一种，但是本公开不限于此。换句话说，用于形成第一电极ELT1的材料不受特别限制，并且第一电极ELT1可以包括各种公知的电极材料。
此外，第一电极ELT1可以由单层或多层配置，并且其堆叠结构不受限制。例如，第一电极ELT1可以具有包括至少一个反射电极层和至少一个导电封盖层的多层结构。此外，第一电极ELT1还可以选择性地包括至少一个透明电极层。
例如，第一电极ELT1可以包括至少一个反射电极层、设置在反射电极层之上和/或之下的至少一个透明电极层以及配置成覆盖反射电极层和/或透明电极层的上部的至少一个导电封盖层。在实施方式中，反射电极层可以由具有反射性的各种导电材料(例如，Ag)形成，并且其组成材料不受特别限制。在第一电极ELT1包括反射电极层的情况下，第一电极ELT1可以使从发光二极管LD中的每个的相对端(即，第一端EP1和第二端EP2)发射的光能够在显示图像的方向(例如，正面方向)上行进。具体地，如果第一电极ELT1具有与第一分隔壁PW1的形状对应的倾斜度，则从每个发光二极管LD的第一端EP1发射的光可以被第一电极ELT1反射并且更有效地在正面方向上行进。因此，可以提高从发光二极管LD发射的光的效率。
此外，如果第一电极ELT1具有包括设置在反射电极层之上和/或之下的至少一个透明电极层的多层结构，则可以最小化由于信号延迟(RC延迟)而引起的电压降。因此，期望的电压可以有效地传输到发光二极管LD。在实施方式中，透明电极层可以由包括ITO的各种透明导电材料形成，并且其组成材料不受特别限制。
此外，如果第一电极ELT1包括覆盖反射电极层和/或透明电极层的导电封盖层，则可以防止第一电极ELT1的反射电极层由于在制造像素PXL的工艺期间引起的缺陷而损坏。然而，导电封盖层可以选择性地包括在第一电极ELT1中，并且在一些实施方式中可以省略导电封盖层。此外，导电封盖层可以被认为是第一电极ELT1的组件或设置在第一电极ELT1上的单独组件。
第一绝缘层INS1可以设置在其上形成有第一电极ELT1的衬底SUB上。例如，第一绝缘层INS1可以在衬底SUB上设置成覆盖第一电极ELT1的至少一个区域。在实施方式中，第一绝缘层INS1可以设置在第二分隔壁PW2上，使得第一绝缘层INS1的一个区域插置在第二分隔壁PW2和第二电极ELT2之间，但是本公开不限于此。例如，在实施方式中，第一绝缘层INS1可以设置在第二分隔壁PW2之下，使得第一绝缘层INS1插置在衬底SUB和第二分隔壁PW2之间。
第一绝缘层INS1可以具有包括至少一个有机层和/或无机层的单层结构或多层结构，并且可以由各种已知的绝缘材料形成。例如，第一绝缘层INS1可以包括由SiNx形成的至少一个无机层，但是本公开不限于此。换句话说，第一绝缘层INS1可以包括各种已知的绝缘材料。
在实施方式中，第一绝缘层INS1可以包括暴露第一电极ELT1的一个区域的开口。例如，第一绝缘层INS1可以具有对应于预定的第一接触部分CNT1的开口。
第二电极ELT2可以设置在其上形成有第一绝缘层INS1的衬底SUB上。在实施方式中，第二电极ELT2可以是任何一个像素电极，例如，阳极电极和阴极电极中的一个。例如，如果第一电极ELT1可以是阳极电极，则第二电极ELT2可以是阴极电极。相反，如果第一电极ELT1可以是阴极电极，则第二电极ELT2可以是阳极电极。
第二电极ELT2可以在与第一电极ELT1间隔开的位置处设置在第一绝缘层INS1上。换句话说，第二电极ELT2可以设置在与第一电极ELT1的层不同的层上，且其之间插置有第一绝缘层INS1。
此外，第二电极ELT2可以设置在第二分隔壁PW2的至少一个区域上。例如，第二电极ELT2可以在第二分隔壁PW2上设置成完全覆盖第二分隔壁PW2。
第二电极ELT2可以具有与第二分隔壁PW2的形状对应的形状。例如，第二电极ELT2可以具有与第二分隔壁PW2的形状对应的倾斜表面或曲化表面。在实施方式中，可以不在像素PXL中设置第二分隔壁PW2。在这种情况下，第二电极ELT2可以具有基本上平坦的形状。
在实施方式中，第二电极ELT2可以具有各种导电材料。例如，第二电极ELT2可以具有至少一个反射电极层，但是本公开不限于此。
例如，第二电极ELT2可以包括具有预定反射率的导电材料。例如，第二电极ELT2可以包括金属(诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其合金)、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO))和导电聚合物(诸如PEDOT)中的至少一种，但是本公开不限于此。换句话说，用于形成第二电极ELT2的材料不受特别限制，并且第二电极ELT2可以具有各种公知的电极材料。此外，第二电极ELT2可以包括与第一电极ELT1的导电材料相同的导电材料，或者包括与第一电极ELT1的导电材料不同的导电材料。
此外，第二电极ELT2可以由单层或多层配置，并且其堆叠结构不受限制。例如，第二电极ELT2可以具有包括至少一个反射电极层和至少一个导电封盖层的多层结构。此外，第二电极ELT2还可以选择性地包括至少一个透明电极层。
例如，第二电极ELT2可以包括至少一个反射电极层、设置在反射电极层之上和/或之下的至少一个透明电极层以及配置成覆盖反射电极层和/或透明电极层的上部的至少一个导电封盖层。在实施方式中，反射电极层可以由具有反射性的各种导电材料(例如，Ag)形成，并且其组成材料不受特别限制。
在第二电极ELT2包括反射电极层的情况下，第二电极ELT2可以使从发光二极管LD中的每个的相对端(即，第一端EP1和第二端EP2)发射的光能够在显示图像的方向(例如，正面方向)上行进。具体地，如果第二电极ELT2具有与第二分隔壁PW2的形状对应的倾斜度，则从每个发光二极管LD的第二端EP2发射的光可以被第二电极ELT2反射并且在正面方向上更有效地行进。因此，可以提高从发光二极管LD发射的光的效率。
此外，如果第二电极ELT2具有包括设置在反射电极层之上和/或之下的至少一个透明电极层的多层结构，则可以最小化由于信号延迟(RC延迟)而引起的电压降。因此，期望的电压可以有效地传输到发光二极管LD。在实施方式中，透明电极层可以由包括ITO的各种透明导电材料形成，并且其组成材料不受特别限制。
此外，如果第二电极ELT2包括覆盖反射电极层和/或透明电极层的导电封盖层，则可以防止第二电极ELT2的反射电极层由于在制造像素PXL的工艺期间引起的缺陷而损坏。然而，导电封盖层可以选择性地包括在第二电极ELT2中，并且在一些实施方式中可以省略导电封盖层。此外，导电封盖层可以被认为是第二电极ELT2的组件或者设置在第二电极ELT2上的单独组件。
至少一个发光二极管LD可以设置在其上形成有第二电极ELT2的衬底SUB上。例如，多个发光二极管LD可以设置在其中形成有每个像素PXL的每个像素区域中。
在实施方式中，发光二极管LD在平面图中(例如，当从衬底SUB上方观察时)可以在水平方向上布置在第一电极ELT1和第二电极ELT2之间。例如，每个发光二极管LD可以在相对于其纵向方向的相对侧上具有第一端EP1和第二端EP2。发光二极管LD的第一端EP1可以设置为面对第一电极ELT1，并且发光二极管LD的第二端EP2可以设置为面对第二电极ELT2。
第二接触电极CNE2可以设置在其上设置有发光二极管LD的衬底SUB上。例如，第二接触电极CNE2可以设置成覆盖发光二极管LD的第二端EP2和第二电极ELT2的至少一个区域。
例如，第二接触电极CNE2可以设置在发光二极管LD和第二电极ELT2之上，使得第二接触电极CNE2与发光二极管LD的第二端EP2和第二电极ELT2的至少一个区域直接接触。例如，第二接触电极CNE2的一个区域可以设置在发光二极管LD的第二端EP2上，并且因此与第二端EP2接触。第二接触电极CNE2的另一区域可以在第二接触部分CNT2中设置在第二电极ELT2上，并且因此与第二电极ELT2直接接触。第二接触电极CNE2可以稳定地支承发光二极管LD的第二端EP2，并且将第二端EP2电连接到第二电极ELT2。
在实施方式中，第二接触电极CNE2可以是基本上透明的或半透明的。例如，第二接触电极CNE2可以由包括ITO或IZO的透明导电材料形成，并且也可以由各种已知的透明导电材料制成。因此，从每个发光二极管LD产生的光可以通过第二接触电极CNE2从发光二极管LD发射。
第二绝缘层INS2可以设置在其上形成有第二接触电极CNE2的衬底SUB上。例如，第二绝缘层INS2可以在第二接触电极CNE2上设置成至少覆盖第二接触电极CNE2。第二绝缘层INS2的一端可以插置在第一接触电极CNE1和第二接触电极CNE2之间。因此，第一接触电极CNE1和第二接触电极CNE2可以彼此可靠地分离，从而可以确保第一接触电极CNE1和第二接触电极CNE2之间的电稳定性。换句话说，可以通过第二绝缘层INS2防止第一接触电极CNE1和第二接触电极CNE2之间的短路缺陷。
在实施方式中，第二绝缘层INS2可以具有包括至少一个有机层和/或无机层的单层结构或多层结构，并且可以由各种已知的绝缘材料形成。例如，第二绝缘层INS2可以包括由SiNx形成的至少一个无机层，但是本公开不限于此。换句话说，第二绝缘层INS2可以包括各种已知的绝缘材料。此外，第二绝缘层INS2可以包括与第一绝缘层INS1的绝缘材料相同的绝缘材料，或者包括与第一绝缘层INS1的绝缘材料不同的绝缘材料。
在第一绝缘层INS1和发光二极管LD之间存在空间的情况下，可以在形成第二绝缘层INS2的工艺期间用第二绝缘层INS2填充该空间。因此，可以更稳定地支承发光二极管LD。此外，在第一绝缘层INS1和第二绝缘层INS2由相同的材料形成的情况下，第一绝缘层INS1和第二绝缘层INS2可以形成一个整体的绝缘层，而不是在发光二极管LD之下划分成单独的绝缘层。
第一接触电极CNE1可以设置在其上形成有第二绝缘层INS2的衬底SUB上。例如，第一接触电极CNE1可以设置成覆盖发光二极管LD的第一端EP1和第一电极ELT1的至少一个区域。
例如，第一接触电极CNE1可以设置在发光二极管LD和第一电极ELT1之上，使得第一接触电极CNE1与发光二极管LD的第一端EP1和第一电极ELT1的至少一个区域直接接触。例如，第一接触电极CNE1的一个区域可以设置在发光二极管LD的第一端EP1上并且与第一端EP1接触。第一接触电极CNE1的另一区域可以设置在通过第一绝缘层INS1的开口暴露的第一电极ELT1上，并与第一电极ELT1直接接触。第一接触电极CNE1可以稳定地支承发光二极管LD的第一端EP1，并且将第一端EP1电连接到第一电极ELT1。
在实施方式中，第一接触电极CNE1可以是基本上透明的或半透明的。例如，第一接触电极CNE1可以由包括ITO或IZO的透明导电材料形成，并且还可以由各种已知的透明导电材料制成。由此，从每个发光二极管LD产生的光可以通过第一接触电极CNE1从发光二极管LD发射。此外，第一接触电极CNE1可以包括与第二接触电极CNE2的导电材料相同的导电材料，或者包括与第二接触电极CNE2的导电材料不同的导电材料。
至少一个绝缘层可以设置在其上形成有第一接触电极CNE1和第二接触电极CNE2的衬底SUB上。例如，衬底SUB的其上形成有第一接触电极CNE1和第二接触电极CNE2的一个表面可以覆盖有至少一个绝缘层。在实施方式中，至少一个绝缘层可以包括封装层ENC(或外涂层)。
封装层ENC可以由单层或多层形成。例如，封装层ENC可以是薄膜封装层，其包括彼此重叠的多个无机绝缘层和插置在无机绝缘层之间的至少一个有机绝缘层。然而，封装层ENC的组成材料和/或截面结构不受特别限制，并且可以以各种方式改变。在实施方式中，封装层ENC可以形成为至少覆盖显示区域(例如，图4的DA)，并且因此保护像素PXL。在实施方式中，在衬底SUB的其上设置有发光二极管LD等的一个表面上不仅可以设置有封装层ENC而且还可以设置有至少一个钝化层、光学层等。
如上所述，在本公开的实施方式中，第一电极ELT1和第二电极ELT2分别设置在衬底SUB上的彼此分离的不同的层上，且第一绝缘层INS1插置在第一电极ELT1和第二电极ELT2之间。这样，如果第一电极ELT1和第二电极ELT2分别设置在不同的层上，则可以有效地防止在制造像素PXL(或发光器件)的工艺中发生第一电极ELT1和第二电极ELT2之间的短路缺陷。
此外，如前述实施方式中所描述的，如果第一电极ELT1和第二电极ELT2分别设置在不同的层上，则与其中第一电极ELT1和第二电极ELT2形成在相同的层上的其他实施方式的像素(或其他实施方式的发光器件)的第一电极ELT1和第二电极ELT2之间的距离相比，可以进一步减小第一电极ELT1和第二电极ELT2之间的距离，第一电极ELT1和第二电极ELT2之间的距离可以考虑工艺余量等而设置。如果第一电极ELT1和第二电极ELT2之间的距离减小，则即使在施加到第一电极ELT1和第二电极ELT2的电压与前述实施方式的电压相同的情况下，可以在第一电极ELT1和第二电极ELT2之间形成更强的电场。因此，发光二极管LD可以在第一电极ELT1和第二电极ELT2之间有效地对准，并且可以提高对准的质量。
换句话说，根据前述实施方式，至少一个发光二极管LD可以可靠地布置在第一电极ELT1和第二电极ELT2之间，并且可以有效地防止或减缓第一电极ELT1和第二电极ELT2之间的短路缺陷。
图8是示出根据本公开的实施方式的发光器件的平面图，并且例如示出包括发光器件的像素PXL的示例。图9a和图9b各自是示出根据本公开的实施方式的发光器件的剖视图，并且例如示出对应于图8的线II-II'的截面的不同实施方式。
在实施方式中，图8至图9b示出了其中第一电极ELT1和/或第二电极ELT2分别通过至少一个接触孔连接至第一电力线PL1和第二电力线PL2，或者第一电极ELT1和/或第二电极ELT2经由至少一个电路元件(包括在像素电路PXC中的至少一个晶体管T)连接至第一电力线PL1或第二电力线PL2的发光器件(例如，有源发光显示设备的像素PXL)。
在实施方式中，图8中所示的光源单元LSU可以具有与根据上述实施方式(例如，图6中所示的实施方式)的发光器件(或像素PXL)的配置基本相似或等同的配置。此外，图9a和图9b中所示的显示元件层LDL可以具有与根据图7a和图7b中所示实施方式的发光器件(或像素PXL)的截面基本相似或等同的截面。在图8至图9b的实施方式的以下描述中，相同的附图标记用于表示与图6至图7b的实施方式的组件相同或相似的组件，并且将省略其详细描述。
参照图4至图9b，每个像素PXL可以包括具有第一电极ELT1、第二电极ELT2、至少一个发光二极管LD等的显示元件层LDL以及设置在显示元件层LDL之下的电路元件层PCL。例如，电路元件层PCL可以设置在衬底SUB和显示元件层LDL之间。
在实施方式中，电路元件层PCL可以包括设置在显示区域DA中的多个电路元件。例如，电路元件层PCL可以包括多个电路元件，多个电路元件设置在各个像素区域中以形成各个像素电路PXC。换句话说，在实施方式中，电路元件层PCL可以是像素电路层。
例如，电路元件层PCL可以包括设置在每个像素区域中的多个晶体管T(例如，图5a和图5b的第一晶体管T1和第二晶体管T2)以及至少一个电容器(例如，图5a和图5b的存储电容器Cst)。此外，电路元件层PCL还可以包括至少一条扫描线Si、数据线Dj、第一电力线PL1和/或第二电力线PL2。
在实施方式中，设置在每个像素电路PXC中的多个晶体管T(例如，第一晶体管T1和第二晶体管T2)可以具有基本上相同或相似的截面结构。然而，本公开不限于此。在实施方式中，多个晶体管T中的至少一些可以具有不同的类型和/或结构。
此外，电路元件层PCL可以包括多个绝缘层。例如，电路元件层PCL可以包括依次堆叠在衬底SUB的一个表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。
在实施方式中，缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以由单层形成，或者可以由具有两层或更多层的多层形成。在缓冲层BFL具有多层结构的情况下，各层可以由相同的材料或不同的材料形成。在实施方式中，可以省略缓冲层BFL。
在实施方式中，第一晶体管T1和第二晶体管T2中的每一个可以包括半导体层SCL、栅电极GE、第一晶体管电极ET1和第二晶体管电极ET2。尽管图9a和图9b示出了其中第一晶体管T1和第二晶体管T2中的每一个包括与半导体层SCL分开形成的第一晶体管电极ET1和第二晶体管电极ET2的实施方式，但是本公开不限于此。例如，在本公开的实施方式中，设置在形成每个像素电路PXC的至少一个晶体管T中的第一晶体管电极ET1和/或第二晶体管电极ET2可以与相应的半导体层SCL整体形成。
半导体层SCL可以设置在缓冲层BFL上。例如，半导体层SCL可以设置在栅极绝缘层GI和其上形成有缓冲层BFL的衬底SUB之间。半导体层SCL可以包括与第一晶体管电极ET1接触的第一区域、与第二晶体管电极ET2接触的第二区域以及设置在第一区域和第二区域之间的沟道区域。在实施方式中，第一区域和第二区域中的一个可以是源区域，并且另一个可以是漏区域。
在实施方式中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的沟道区域可以是未掺杂的半导体图案的本征半导体。半导体层SCL的第一区域和第二区域中的每一个可以是掺杂有预定杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI插置在栅电极GE和半导体层SCL之间。例如，栅电极GE可以设置在栅极绝缘层GI和层间绝缘层ILD之间，并且与半导体层SCL的至少一个区域重叠。
第一晶体管电极ET1和第二晶体管电极ET2可以设置在半导体层SCL和栅电极GE之上，且其之间插置有至少一个层间绝缘层ILD。例如，第一晶体管电极ET1和第二晶体管电极ET2可以设置在层间绝缘层ILD和钝化层PSV之间。第一晶体管电极ET1和第二晶体管电极ET2可以电连接到半导体层SCL。例如，第一晶体管电极ET1和第二晶体管电极ET2可以分别通过穿过栅极绝缘层GI和层间绝缘层ILD的相应接触孔连接到半导体层SCL的第一区域和第二区域。
在实施方式中，设置在像素电路PXC中的至少一个晶体管T(例如，图5a和图5b的第一晶体管T1)的第一晶体管电极ET1和第二晶体管电极ET2中的任一个可以通过穿过钝化层PSV的第一接触孔CH1电连接到设置在钝化层PSV上的光源单元LSU的第一电极ELT1。
在实施方式中，连接到每个像素PXL的至少一条信号线和/或电力线可以设置在与形成像素电路PXC的电路元件中的每个的一个电极的层相同的层上。例如，用于提供第二电源VSS的第二电力线PL2可以设置在与第一晶体管T1和第二晶体管T2的栅电极GE的层相同的层上，并且可以通过设置在与第一晶体管电极ET1和第二晶体管电极ET2的层相同的层上的桥接图案BRP以及通过穿过钝化层PSV的至少一个第二接触孔CH2两者电连接到设置在钝化层PSV上的光源单元LSU的第二电极ELT2。然而，第二电力线PL2的结构和/或位置可以以各种方式改变。
显示元件层LDL可以是其上设置有每个像素PXL的光源单元LSU的层，并且例如可以以与参考图6至图7b描述的像素PXL的发光器件的方式相同的方式来配置。例如，显示元件层LDL可以包括在电路元件层PCL之上设置在每个像素区域中的至少一对第一电极ELT1和第二电极ELT2以及电连接在第一电极ELT1和第二电极ELT2之间的至少一个发光二极管LD。例如，显示元件层LDL可以包括多个发光二极管LD，多个发光二极管LD在每个像素区域中设置在电路元件层PCL之上并配置每个光源单元LSU。此外，显示元件层LDL还可以包括例如至少一个绝缘层(或绝缘图案)和/或电极。例如，显示元件层LDL还可以包括参考图6至图7b描述的第一分隔壁PW1和第二分隔壁PW2、第一绝缘层INS1和第二绝缘层INS2、第一接触电极CNE1和第二接触电极CNE2以及封装层ENC中的至少一个。
在上述实施方式中，每个像素PXL的光源单元LSU可以由包括至少一个发光二极管LD的发光器件配置。由于上面已经描述了根据本公开的实施方式的发光器件，因此将省略与发光器件对应的每个光源单元LSU和用于配置光源单元LSU的显示元件层LDL的详细描述。
在实施方式中，设置在电路元件层PCL中的至少一个第一电路元件和/或线可以与显示元件层LDL的第一电极ELT1和/或第二电极ELT2重叠。例如，第一晶体管T1可以与第一电极ELT1(或第一连接电极CNL1)的一个区域重叠，并通过第一接触孔CH1电连接到第一电极ELT1。替代地，在实施方式中，在第一电极ELT1直接连接到第一电力线PL1的情况下，第一电力线PL1的一个区域可以与第一电极ELT1重叠并且可以通过至少一个接触孔电连接到第一电极ELT1。
在实施方式中，第二电力线PL2可以与第二电极ELT2(或第二连接电极CNL2)的一个区域重叠，并可以通过第二接触孔CH2电连接到第二电极ELT2。在实施方式中，第二电极ELT2可以经由至少一个第二电路元件连接到第二电力线PL2。在这种情况下，第二电路元件可以与第二电极ELT2(或第二连接电极CNL2)的一个区域重叠并且可以通过至少一个接触孔电连接到第二电极ELT2。
在实施方式中，电连接到第一电极ELT1的第一电路元件或第一电力线PL1的一个区域可以与第二电极ELT2重叠。这里，第一电路元件或第一电力线PL1可以通过至少一个绝缘层(例如，至少钝化层PSV)与第二电极ELT2保持物理分离和/或电断开连接。同样，电连接到第二电极ELT2的第二电路元件或第二电力线PL2的一个区域可以与第一电极ELT1重叠。这里，第二电路元件或第二电力线PL2可以通过至少一个绝缘层与第一电极ELT1保持物理分离和/或电断开连接。这样，如果电路元件层PCL和显示元件层LDL设置成彼此重叠，则可以更有效地使用受限的像素区域。
图10a至图10k是示出根据本公开的实施方式的制造发光器件的方法的剖视图，并且例如示出制造根据图9a的实施方式的发光器件的方法。
参照图10a以及图9a，在衬底SUB的一个表面上形成电路元件层PCL，并且在其上形成有电路元件层PCL的衬底SUB上在彼此间隔开的位置处形成第一分隔壁PW1和第二分隔壁PW2。此外，形成第一接触孔CH1以将电路元件层PCL的第一电路元件(例如，第一晶体管T1)与显示元件层LDL的任何一个电极(例如，第一电极ELT1)连接。在一些实施方式中，在省略电路元件层PCL的情况下，可以直接在衬底SUB(或其上形成有缓冲层BFL的衬底SUB)的一个表面上形成第一分隔壁PW1和第二分隔壁PW2。
在实施方式中，可以通过形成包括无机材料和/或有机材料的绝缘层的工艺和/或图案化工艺(例如，光刻工艺)来形成第一分隔壁PW1和第二分隔壁PW2，并且可以通过各种类型的已知工艺来形成第一分隔壁PW1和第二分隔壁PW2。在实施方式中，可以使用相同的材料在衬底SUB上的相同的层(或相同的平面)上同时形成第一分隔壁PW1和第二分隔壁PW2，但是本公开不限于此。
参照图10b，在第一分隔壁PW1上形成第一电极ELT1。这里，在一些实施方式中，在省略电路元件层PCL和/或第一分隔壁PW1的情况下，可以直接在衬底SUB(或其上形成有缓冲层BFL的衬底SUB)的一个表面上形成第一电极ELT1。
在实施方式中，可以通过形成包括至少一种导电材料的导电层的工艺和/或图案化工艺来形成第一电极ELT1，并且可以通过各种类型的已知工艺来形成第一电极ELT1。在实施方式中，第一电极ELT1可以由单层或多层形成。例如，第一电极ELT1可以由具有单层结构的导电图案形成，或者由具有包括第一反射电极和第一导电封盖层的多层结构的导电图案形成。
参照图10c，在包括第一电极ELT1的衬底SUB上形成第一绝缘层INS1。在实施方式中，第一绝缘层INS1可以在衬底SUB的一个表面上形成为至少覆盖第一电极ELT1。例如，第一绝缘层INS1可以形成在每个像素区域的全部区域中。
在实施方式中，可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺形成第一绝缘层INS1，并且可以通过各种类型的已知工艺形成第一绝缘层INS1。在实施方式中，第一绝缘层INS1可以由单层或多层形成。
参考图10d，在其上形成有第一绝缘层INS1的衬底SUB上形成第二接触孔CH2。例如，第二接触孔CH2可以形成为暴露第二电力线PL2或连接到第二电力线PL2的桥接图案BRP。
参照图10e，在包括对应于第二接触孔CH2的开口的第一绝缘层INS1上形成第二电极ELT2。在实施方式中，第二电极ELT2可以形成在第二分隔壁PW2和第二接触孔CH2上。此外，第二电极ELT2可以形成在与第一电极ELT1间隔开预定距离的位置处，以不与第一电极ELT1重叠。
在实施方式中，可以通过形成包括至少一种导电材料的导电层的工艺和/或图案化工艺形成第二电极ELT2，并且可以通过各种类型的已知工艺形成第二电极ELT2。在实施方式中，第二电极ELT2可以由单层或多层形成。例如，第二电极ELT2可以由具有单层结构的导电图案形成，或者由具有包括第二反射电极和第二导电封盖层的多层结构的导电图案形成。
参考图10f，在包括第一电极ELT1、第二电极ELT2等的衬底SUB上提供至少一个发光二极管LD，并且在第一电极ELT1和第二电极ELT2之间对准发光二极管LD。例如，向包括第一电极ELT1和第二电极ELT2的每个像素区域提供多个发光二极管LD，并且可以通过向第一电极ELT1和第二电极ELT2施加预定电压(例如，AC电压)来对准发光二极管LD。
在实施方式中，可以通过使用喷墨印刷方法、狭缝涂覆方法等将其中分散有多个发光二极管LD的溶液施加到衬底SUB而将发光二极管LD提供到预定的发射区域(例如，每个像素PXL的发射区域)。然而，提供发光二极管LD的方法不限于上述方法，并且发光二极管LD可以以各种其他方式提供到衬底SUB的一个区域上。在实施方式中，可以通过在第一电极ELT1和第二电极ELT2之间施加AC电压来形成电场，但是施加在第一电极ELT1和第二电极ELT2之间的电压或信号的类型不限于此。
在实施方式中，每个发光二极管LD可以在水平方向上在第一电极ELT1和第二电极ELT2之间对准。例如，发光二极管LD中的每个的第一端EP1可以设置成面对第一电极ELT1。发光二极管LD中的每个的第二端EP2可以设置成面对第二电极ELT2。
参照图10g，在其上设置有至少一个发光二极管LD的衬底SUB上形成第二接触电极CNE2。例如，为了覆盖发光二极管LD的第二端EP2和第二电极ELT2的一个区域(例如，预定的第二接触部分CNT2)，可以在发光二极管LD的第二端EP2和第二电极ELT2的至少一个区域上形成第二接触电极CNE2。发光二极管LD的第二端EP2可以通过第二接触电极CNE2电连接到第二电极ELT2。
在实施方式中，可以通过形成包括至少一种导电材料的导电层的工艺和/或图案化工艺形成第二接触电极CNE2，并且可以通过各种类型的已知工艺形成第二接触电极CNE2。在实施方式中，可以使用至少一种透明电极材料将第二接触电极CNE2形成为基本上透明的。
参照图10h，在包括第二接触电极CNE2的衬底SUB上形成第二绝缘层INS2。例如，第二绝缘层INS2可以在衬底SUB的一个表面上形成为至少覆盖第二接触电极CNE2。在实施方式中，在前面的工艺步骤中，在第一绝缘层INS1和发光二极管LD之间存在空间的情况下，用于形成第二绝缘层INS2的绝缘材料可以在形成第二绝缘层INS2的工艺期间引入到该空间中，使得该空间可以填充有绝缘材料。
在实施方式中，可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺形成第二绝缘层INS2，并且可以通过各种类型的已知工艺形成第二绝缘层INS2。第二绝缘层INS2可以由单层或多层形成。
参照图10i，通过蚀刻第一绝缘层INS1和第二绝缘层INS2使得第一电极ELT1的一个区域(例如，预定的第一接触部分CNT1)和发光二极管LD的第一端EP1暴露，可以在第一绝缘层INS1和第二绝缘层INS2中形成开口OPN。在第一电极ELT1上形成第一接触部分CNT1。在实施方式中，可以通过光刻工艺等形成第一接触部分CNT1，但是本公开不限于此。
参照图10j，在包括第一接触部分CNT1的第一电极ELT1的至少一个区域和发光二极管LD的第一端EP1两者上形成第一接触电极CNE1。发光二极管LD的第一端EP1可以通过第一接触电极CNE1电连接到第一电极ELT1。
在实施方式中，可以通过形成包括至少一种导电材料的导电层的工艺和/或图案化工艺形成第一接触电极CNE1，并且可以通过各种类型的已知工艺形成第一接触电极CNE1。在实施方式中，可以使用至少一种透明电极材料将第一接触电极CNE1形成为基本上透明的。
参照图10k，在衬底SUB的其上形成有第一接触电极CNE1和第二接触电极CNE2的一个表面上形成封装层ENC(或外涂层等)。
在实施方式中，可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺形成封装层ENC，并且可以通过各种类型的已知工艺形成封装层ENC。封装层ENC可以由单层或多层形成。在实施方式中，代替封装层ENC，可以在衬底SUB的其上形成有第一接触电极CNE1和第二接触电极CNE2的一个表面上形成至少一个其他钝化层和/或封装衬底。
通过上述工艺，可以制造根据本公开的实施方式的发光器件。例如，可以制造包括图8和图9a中所示的像素PXL的显示面板PNL。
图11是示出根据本公开的实施方式的发光器件的剖视图，并且例如示出对应于图8的线II-II'的截面的实施方式。在实施方式中，图11示出了与第一电极ELT1和第二电极ELT2在层上的位置以及第一接触电极CNE1和第二接触电极CNE2在层上的位置有关的、与图9a的实施方式不同的实施方式。在图11的实施方式的描述中，相同的附图标记用于表示与上述实施方式(例如，图9a的实施方式)的组件相似或等同的组件，并且将省略其详细描述。
参照图8和图9a以及图11，根据实施方式，可以改变第一电极ELT1和第二电极ELT2在层上的位置(堆叠顺序)。例如，第二电极ELT2可以直接设置在第二分隔壁PW2上，并且第一绝缘层INS1可以设置成覆盖第二电极ELT2的至少一个区域。第一电极ELT1可以在第一绝缘层INS1上设置成与第一分隔壁PW1重叠。
在实施方式中，第一电极ELT1和第二电极ELT2在层上的位置可以考虑第一电极ELT1和第二电极ELT2与设置在其下的电路元件和/或线重叠的表面面积来确定。例如，如图8中所示，在第一电极ELT1与提供有与第一电极ELT1的信号不同的信号的第二电力线PL2(或至少一个第二电路元件)重叠第一表面面积并且第二电极ELT2与提供有与第二电极ELT2的信号不同的信号的第一电力线PL1(或第一电路元件，诸如形成像素电路PXC的至少一个晶体管T)重叠第二表面面积的情况下，第一电极ELT1和第二电极ELT2在层上的位置可以通过比较第一表面面积的大小和第二表面面积的大小来确定。
例如，如果第二表面面积大于第一表面面积，则如图9a中所示，第二电极ELT2可以设置比第一电极ELT1的层更高的层上。相反，如果第一表面面积大于第二表面面积，则如图11中所示，第一电极ELT1可以设置在比第二电极ELT2的层更高的层上。在第一表面面积与第二表面面积基本相同的情况下，第一电极ELT1和第二电极ELT2在层上的位置可以根据预定顺序、工艺条件等来确定。
换句话说，在本公开的实施方式中，第一电极ELT1和第二电极ELT2中的一电极可以设置在比另一电极距电路元件层PCL更远的位置处，第一电极ELT1和第二电极ELT2中的一电极在重叠面积上大于第一电极ELT1和第二电极ELT2中的另一电极，表面面积是电极与设置在其下的、设置在电路元件层PCL上且配置成被提供有不同类型的信号或电力的至少一个电路元件或线重叠的面积。因此，可以有效地防止在工艺步骤中由于异物等的渗透而引起的层间短路缺陷。
在实施方式中，第一接触电极CNE1和第二接触电极CNE2在层上的位置(或堆叠顺序)可以根据实施方式而改变。例如，如图9a的实施方式中所示，第二接触电极CNE2可以形成在第二电极ELT2上，并且第二接触电极CNE2可以被第二绝缘层INS2覆盖，并且然后第一接触电极CNE1可以形成在第二绝缘层INS2上。替代地，如图11的实施方式中所示，第一接触电极CNE1可以形成在第一电极ELT1上，并且第一接触电极CNE1可以被第二绝缘层INS2覆盖，并且然后第二接触电极CNE2可以形成在第二绝缘层INS2上。作为又一替代，在实施方式中，可以同时形成第一接触电极CNE1和第二接触电极CNE2。换句话说，在本公开中，第一接触电极CNE1和第二接触电极CNE2之间的相对位置和/或其形成顺序不受特别限制，并且可以以各种方式改变。
图12是示出根据本公开的实施方式的发光器件的剖视图，并且例如示出对应于图8的线II-II'的截面的实施方式。在图12的实施方式的描述中，相同的附图标记用于表示与上述至少一个实施方式(例如，图9a和图11的实施方式)的组件相似或等同的组件，并且将省略其详细描述。
参照图9a和图11以及图12，至少一个附加绝缘层可以设置在第一电极ELT1和第二电极ELT2中的设置在上部位置处的任何一个电极上。例如，在第二电极ELT2设置在比第一电极ELT1的层更高的层上的情况下，第三绝缘层INS3可以附加地设置在第二电极ELT2上。
在实施方式中，第三绝缘层INS3可以包括对应于第二接触部分CNT2的开口。换句话说，第三绝缘层INS3可以设置在第二电极ELT2的一个区域上。例如，第三绝缘层INS3可以设置在第二电极ELT2的除第二接触部分CNT2之外的一个区域上。第三绝缘层INS3的一个区域可以设置在发光二极管LD的第二端EP2和第二电极ELT2的与第二端EP2相邻的一端之间。第三绝缘层INS3可以在后续工艺期间保护第二电极ELT2。在实施方式中，第三绝缘层INS3可以防止或减小电场集中在第一电极ELT1和第二电极ELT2中的任何一个电极上。
在实施方式中，在包括第三绝缘层INS3的衬底SUB上对准至少一个发光二极管LD之后，可以进一步形成用于稳定支承发光二极管LD的至少一个绝缘层。例如，还可以在第一电极ELT1和第二电极ELT2以及发光二极管LD的一个区域上形成第四绝缘层INS4。
在实施方式中，在第一接触电极CNE1和第二接触电极CNE2设置在不同的层上的情况下，至少一个绝缘层可以设置在第一接触电极CNE1和第二接触电极CNE2之间，使得可以确保电稳定性。例如，在第一接触电极CNE1设置在比第二接触电极CNE2低的层上的情况下，第五绝缘层INS5可以形成为覆盖第一接触电极CNE1。在实施方式中，第五绝缘层INS5的一端可以插置在第一接触电极CNE1和第二接触电极CNE2之间。
图13a至图13i是示出根据本公开的实施方式的制造发光器件的方法的剖视图，并且例如示出制造根据图12的实施方式的发光器件的方法。在制造根据图12的实施方式的发光器件的方法的以下描述中，将省略与上述实施方式的制造方法的机械和/或方法配置(例如，已经参考图10a至图10k描述的图9a的发光器件的制造方法)相似或等同的机械和/或方法配置的详细描述。
参考图13a，在衬底SUB的其上顺序形成有第一电极ELT1、第一绝缘层INS1和第二电极ELT2的一个表面上形成第三绝缘层INS3。在实施方式中，尽管第一电极ELT1、第一绝缘层INS1、第二电极ELT2等是通过参照图10a至图10e所描述的制造工艺形成的，但是本公开不限于此。
在实施方式中，可以在包括第二电极ELT2的衬底SUB的一个表面上形成第三绝缘层INS3，以至少覆盖第二电极ELT2。例如，可以使用掩模等通过光刻工艺在第二电极ELT2上形成第三绝缘层INS3。
在实施方式中，可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺形成第三绝缘层INS3，并且可以通过各种类型的已知工艺形成第三绝缘层INS3。在实施方式中，第三绝缘层INS3可以由单层或多层形成。
参考图13b，在包括覆盖有第一绝缘层INS1的第一电极ELT1、覆盖有第三绝缘层INS3的第二电极ELT2等的衬底SUB上提供至少一个发光二极管LD，并且在第一电极ELT1和第二电极ELT2之间对准发光二极管LD。例如，向包括第一电极ELT1和第二电极ELT2的每个像素区域提供多个发光二极管LD，并且可以通过向第一电极ELT1和第二电极ELT2施加预定电压来对准发光二极管LD。
参考图13c，在其上设置有至少一个发光二极管LD的衬底SUB上形成第四绝缘层INS4。在实施方式中，第四绝缘层INS4可以形成在每个像素区域的全部区域中。在实施方式中，在前面的工艺步骤中，在第一绝缘层INS1和发光二极管LD之间存在空间的情况下，用于形成第四绝缘层INS4的绝缘材料可以在形成第四绝缘层INS4的工艺期间引入到该空间中，使得该空间可以填充有该绝缘材料。
在实施方式中，可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺形成第四绝缘层INS4，并且可以通过各种类型的已知工艺形成第四绝缘层INS4。在实施方式中，第四绝缘层INS4可以由单层或多层形成。
参照图13d，通过蚀刻第一绝缘层INS1和第四绝缘层INS4，使得第一电极ELT1的一个区域和发光二极管LD的第一端EP1暴露，可以在第一绝缘层INS1和第四绝缘层INS4中形成第一开口OPN1。可以在第一电极ELT1上形成第一接触部分CNT1。
参照图13e，在包括第一接触部分CNT1的第一电极ELT1的至少一个区域和发光二极管LD的第一端EP1两者上形成第一接触电极CNE1。发光二极管LD的第一端EP1可以通过第一接触电极CNE1电连接到第一电极ELT1。
参考图13f，在包括第一接触电极CNE1的衬底SUB上形成第五绝缘层INS5。在实施方式中，第五绝缘层INS5可以形成为覆盖第一接触电极CNE1。例如，可以在每个像素区域的全部区域中形成第五绝缘层INS5。
在实施方式中，可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺形成第五绝缘层INS5，并且可以通过各种类型的已知工艺形成第五绝缘层INS5。第五绝缘层INS5可以由单层或多层形成。
参照图13g，通过蚀刻第三绝缘层INS3、第四绝缘层INS4和第五绝缘层INS5，使得第二电极ELT2的一个区域和发光二极管LD的第二端EP2暴露，在第三绝缘层INS3、第四绝缘层INS4和第五绝缘层INS5中形成第二开口OPN2。可以在第二电极ELT2上形成第二接触部分CNT2。
参照图13h，在包括第二接触部分CNT2的第二电极ELT2的至少一个区域和发光二极管LD的第二端EP2两者上形成第二接触电极CNE2。发光二极管LD的第二端EP2可以通过第二接触电极CNE2电连接到第二电极ELT2。
参照图13i，在衬底SUB的其上形成有第一接触电极CNE1和第二接触电极CNE2的一个表面上形成封装层ENC(或外涂层等)。以此方式，可制造根据图12的实施方式的发光器件(或像素PXL)。
图14是示出根据本公开的实施方式的发光器件的剖视图，并且例如示出对应于图8的线II-II'的截面的实施方式。图15a至图15e是示出制造根据本公开的实施方式的发光器件的方法的剖视图，并且例如示出制造根据图14的实施方式的发光器件的方法。在图14至图15e的实施方式的以下描述中，将省略与上述至少一个实施方式(例如，图9a至图10k的实施方式)的机械和/或方法配置相似或等同的机械和/或方法配置的详细描述。
参照图14至图15e的实施方式，可以通过相同的工艺同时形成第一接触电极CNE1和第二接触电极CNE2。例如，根据本公开的实施方式的发光器件可以包括顺序设置在衬底SUB的其上形成有缓冲层BFL和/或电路元件层PCL等的一个表面上的第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1、第一绝缘层INS1、第二电极ELT2、至少一个发光二极管LD(例如，多个发光二极管LD)、第六绝缘层INS6、第一接触电极CNE1和第二接触电极CNE2以及封装层ENC。
在实施方式中，第六绝缘层INS6可以部分地设置在第一电极ELT1/第二电极ELT2和每个发光二极管LD的一个区域上。例如，第六绝缘层INS6可以部分地设置在第一电极ELT1和第二电极ELT2上，以分别暴露第一接触部分CNT1和第二接触部分CNT2。此外，第六绝缘层INS6可以部分地设置在发光二极管LD上，以暴露发光二极管LD的第一端EP1和第二端EP2。在实施方式中，在第一绝缘层INS1和发光二极管LD之间存在空间的情况下，该空间可以在形成第六绝缘层INS6的工艺期间由第六绝缘层INS6填充。因此，第六绝缘层INS6的一个区域也可以设置在发光二极管LD之下。在第一绝缘层INS1和第六绝缘层INS6由相同的材料形成的情况下，第一绝缘层INS1和第六绝缘层INS6可以形成一个整体的绝缘层，而不是在发光二极管LD之下划分成单独的绝缘层。
在实施方式中，第一接触电极CNE1的一端可以设置在第六绝缘层INS6的设置在发光二极管LD上的一个区域上。此外，第二接触电极CNE2的一端可以设置在第六绝缘层INS6的位于发光二极管LD上的一个区域上，并且可以设置成面对第一接触电极CNE1。
在下文中，将参考图15a至图15e更详细地描述制造根据图14的实施方式的发光器件的方法。
参考图15a，在衬底SUB的其上顺序形成有第一电极ELT1、第一绝缘层INS1、第二电极ELT2等的一个表面上提供至少一个发光二极管LD，并且在第一电极ELT1和第二电极ELT2之间对准发光二极管LD。例如，向包括第一电极ELT1和第二电极ELT2的每个像素区域提供多个发光二极管LD，并且可以通过向第一电极ELT1和第二电极ELT2施加预定电压来对准发光二极管LD。
参照图15b，在其上设置有至少一个发光二极管LD的衬底SUB上形成第六绝缘层INS6。在实施方式中，第六绝缘层INS6可以形成在每个像素区域的全部区域中。在实施方式中，在前面的工艺步骤中，在第一绝缘层INS1和发光二极管LD之间存在空间的情况下，在形成第六绝缘层INS6的工艺期间，用于形成第六绝缘层INS6的绝缘材料可以引入到该空间中，使得该空间可以填充有该绝缘材料。
在实施方式中，可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺形成第六绝缘层INS6，并且可以通过各种类型的已知工艺形成第六绝缘层INS6。在实施方式中，第六绝缘层INS6可以由单层或多层形成。
参照图15c，通过蚀刻第一绝缘层INS1和第六绝缘层INS6使得第一电极ELT1和第二电极ELT2中的每一个的一个区域以及发光二极管LD的第一端EP1和第二端EP2暴露，在第一绝缘层INS1和第六绝缘层INS6中形成第一开口OPN1和第二开口OPN2。因此，可以在第一电极ELT1上形成第一接触部分CNT1，并且可以在第二电极ELT2上形成第二接触部分CNT2。
参照图15d，在包括第一接触部分CNT1的第一电极ELT1的至少一个区域和发光二极管LD的第一端EP1上形成第一接触电极CNE1。在包括第二接触部分CNT2的第二电极ELT2的至少一个区域和发光二极管LD的第二端EP2上形成第二接触电极CNE2。在实施方式中，可以同时形成第一接触电极CNE1和第二接触电极CNE2。
参照图15e，在衬底SUB的其上形成有第一接触电极CNE1和第二接触电极CNE2的一个表面上形成封装层ENC(或外涂层等)。以此方式，可制造根据图14的实施方式的发光器件(或像素PXL)。
在发光器件(例如，由发光器件配置或包括发光器件的像素PXL)、制造发光器件的方法以及包括发光器件的显示设备中，第一电极ELT1和第二电极ELT2形成在彼此分离的不同层上，且第一绝缘层INS1插置在第一电极ELT1和第二电极ELT2之间。在本公开的实施方式中，第一电极ELT1和第二电极ELT2中的一电极可以设置在上层上，第一电极ELT1和第二电极ELT2中的一电极在重叠面积上大于第一电极ELT1和第二电极ELT2中的另一电极，表面面积是电极与设置在其下且配置成被提供有不同类型的信号或电力的至少一个电路元件或线重叠的面积。
在本公开的实施方式中，可以有效地防止第一电极ELT1和第二电极ELT2之间的短路缺陷。此外，可以减小第一电极ELT1和第二电极ELT2之间的工艺余量，使得第一电极ELT1和第二电极ELT2可以设置成彼此更接近。因此，发光二极管LD可以更稳定地布置在第一电极ELT1和第二电极ELT2之间。
在根据其中第一电极ELT1和第二电极ELT2设置在相同的层上的实施方式的发光器件中，可能由各种因素引起第一电极ELT1和第二电极ELT2之间的短路缺陷。例如，如果第一电极ELT1和第二电极ELT2之间的距离不够，或者在形成第一电极ELT1和第二电极ELT2的步骤和/或后续工艺中发生异物的渗透，则可能在第一电极ELT1和第二电极ELT2之间出现短路缺陷。
尽管通过详细的实施方式描述了本公开的范围，但是应当注意，上述实施方式仅仅是描述性的，而不应当被认为是限制性的。本领域技术人员应当理解，在不脱离由所附权利要求限定的本公开的范围的情况下，可以在本文中进行各种改变、代替和替换。
本公开的范围不受本说明书的详细描述的限制，并且应当由所附权利要求来限定。此外，从权利要求的含义和范围以及其等同得到的本公开的所有改变或修改应当被解释为包括在本公开的范围内。

Claims (20)

1.发光器件，包括：
衬底；
第一电极，设置在所述衬底上；
第一绝缘层，设置在所述衬底上并且配置为覆盖所述第一电极的至少一个区域；
第二电极，设置在所述第一绝缘层上并且与所述第一电极间隔开；以及
至少一个发光二极管，电连接在所述第一电极和所述第二电极之间，
其中，所述第一电极和所述第二电极设置在所述衬底上的不同的层上，且所述第一绝缘层插置在所述第一电极和所述第二电极之间，并且所述第一电极和所述第二电极彼此间隔开预定距离，以在平面图中彼此不重叠。
2.根据权利要求1所述的发光器件，还包括：
第一分隔壁，设置在所述衬底和所述第一电极的一个区域之间；以及
第二分隔壁，设置在所述衬底和所述第二电极的一个区域之间。
3.根据权利要求2所述的发光器件，
其中，所述第一分隔壁和所述第二分隔壁设置在所述衬底上的相同的层上，以及
其中，所述第一绝缘层的一个区域插置在所述第二分隔壁与所述第二电极之间。
4.根据权利要求1所述的发光器件，包括显示元件层和电路元件层，所述显示元件层包括所述第一电极、所述第二电极和所述发光二极管，所述电路元件层设置在所述显示元件层和所述衬底之间，
其中，所述电路元件层包括：
第一电路元件或第一电力线，电连接到所述第一电极，并且包括与所述第二电极重叠的一个区域；以及
第二电路元件或第二电力线，电连接到所述第二电极，并且包括与所述第一电极重叠的一个区域。
5.根据权利要求4所述的发光器件，其中，所述第一电路元件或所述第一电力线与所述第二电极之间的重叠表面面积大于所述第二电路元件或所述第二电力线与所述第一电极之间的重叠表面面积。
6.根据权利要求1所述的发光器件，还包括：
第一接触电极，设置在所述第一电极的至少一个区域和所述发光二极管的第一端上，并且配置为将所述第一端电连接到所述第一电极；以及
第二接触电极，设置在所述第二电极的至少一个区域和所述发光二极管的第二端上，并且配置为将所述第二端电连接到所述第二电极。
7.根据权利要求6所述的发光器件，
其中，所述第一绝缘层包括开口，所述第一电极的一个区域在所述开口中暴露，以及
其中，所述第一接触电极与所述第一电极的暴露的所述一个区域和所述发光二极管的所述第一端接触。
8.根据权利要求6所述的发光器件，还包括第二绝缘层，所述第二绝缘层设置在所述第二接触电极上并配置为覆盖所述第二接触电极，
其中，所述第二绝缘层的一端插置在所述第一接触电极和所述第二接触电极之间。
9.根据权利要求6所述的发光器件，还包括设置在所述第二电极的一个区域上的第三绝缘层。
10.根据权利要求6所述的发光器件，还包括以下项中的至少一个：
第四绝缘层，设置在所述第一电极、所述第二电极和所述发光二极管的一个区域上；以及
第五绝缘层，配置为覆盖所述第一接触电极并且包括插置在所述第一接触电极和所述第二接触电极之间的一端。
11.根据权利要求6所述的发光器件，还包括第六绝缘层，所述第六绝缘层部分地设置在所述第一电极、所述第二电极和所述发光二极管的一个区域上，并且配置为暴露所述第一电极和所述第二电极中的每一个的一个区域以及所述发光二极管的所述第一端和所述第二端。
12.根据权利要求11所述的发光器件，
其中，所述第一接触电极的一端设置在所述第六绝缘层的设置在所述发光二极管上的一个区域上，以及
其中，所述第二接触电极的一端设置在所述第六绝缘层的设置在所述发光二极管上的所述一个区域上，以面对所述第一接触电极。
13.根据权利要求6所述的发光器件，还包括至少一个封装层，所述封装层配置为覆盖所述衬底的其上设置有所述第一接触电极和所述第二接触电极的一个表面。
14.根据权利要求1所述的发光器件，其中，所述发光二极管包括在所述第一电极和所述第二电极之间在水平方向上定向的杆型发光二极管。
15.制造发光器件的方法，包括：
在衬底上形成第一电极；
在所述衬底上形成第一绝缘层，以至少覆盖所述第一电极；
在与所述第一电极间隔开预定距离的位置处在所述第一绝缘层上形成第二电极；
在包括所述第一电极和所述第二电极的所述衬底上提供发光二极管，并在所述第一电极和所述第二电极之间对准所述发光二极管；以及
形成第一接触电极和第二接触电极，所述第一接触电极将所述发光二极管的第一端电连接到所述第一电极，所述第二接触电极将所述发光二极管的第二端电连接到所述第二电极。
16.根据权利要求15所述的方法，其中，形成所述第一接触电极包括：
通过蚀刻所述第一绝缘层使得所述第一电极的一个区域暴露来形成第一接触部分；以及
在包括所述第一接触部分的所述第一电极的至少所述一个区域上以及所述发光二极管的所述第一端上形成所述第一接触电极。
17.根据权利要求15所述的方法，其中，形成所述第二接触电极包括在所述第二电极的至少一个区域和所述发光二极管的所述第二端上形成所述第二接触电极。
18.根据权利要求15所述的方法，其中，在所述衬底上顺序形成所述第一接触电极和所述第二接触电极，或者在所述衬底上同时形成所述第一接触电极和所述第二接触电极。
19.根据权利要求15所述的方法，还包括在形成所述第二电极之后，形成配置为覆盖所述第二电极的第三绝缘层，
其中，所述发光二极管被提供到其上形成有所述第三绝缘层的所述衬底上。
20.显示设备，包括：
衬底，包括显示区域；以及
像素，设置在所述显示区域中，
其中，所述像素包括：
第一电极，设置在所述衬底上；
第一绝缘层，设置在所述衬底上并且配置为覆盖所述第一电极的至少一个区域；
第二电极，设置在所述第一绝缘层上，并且在平面图中与所述第一电极间隔开预定距离；以及
至少一个发光二极管，电连接在所述第一电极和所述第二电极之间。
CN201980065965.XA 2018-10-11 2019-04-10 发光器件、发光器件的制造方法及具有其的显示设备 Pending CN112840457A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180121409A KR102657129B1 (ko) 2018-10-11 2018-10-11 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR10-2018-0121409 2018-10-11
PCT/KR2019/004292 WO2020075935A1 (ko) 2018-10-11 2019-04-10 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
CN112840457A true CN112840457A (zh) 2021-05-25

Family

ID=70164955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980065965.XA Pending CN112840457A (zh) 2018-10-11 2019-04-10 发光器件、发光器件的制造方法及具有其的显示设备

Country Status (5)

Country Link
US (1) US12068356B2 (zh)
EP (1) EP3866203A4 (zh)
KR (1) KR102657129B1 (zh)
CN (1) CN112840457A (zh)
WO (1) WO2020075935A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR102685403B1 (ko) 2018-10-11 2024-07-18 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102649218B1 (ko) * 2018-11-15 2024-03-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR102668651B1 (ko) * 2019-06-17 2024-05-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210143350A (ko) * 2020-05-19 2021-11-29 삼성디스플레이 주식회사 표시 장치
KR20210145049A (ko) * 2020-05-22 2021-12-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210148536A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220060074A (ko) 2020-11-03 2022-05-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220100746A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 표시 장치
US20220399398A1 (en) * 2021-06-09 2022-12-15 Samsung Display Co., Ltd. Display device and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022940A (zh) * 2016-10-28 2018-05-11 乐金显示有限公司 显示装置
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
US20180197899A1 (en) * 2015-08-31 2018-07-12 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20180198018A1 (en) * 2017-01-09 2018-07-12 Samsung Display Co., Ltd. Light emitting device and manufacturing method of the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4914929B1 (zh) 1968-05-13 1974-04-11
JPS4814394B1 (zh) 1968-12-06 1973-05-07
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP2005136142A (ja) 2003-10-30 2005-05-26 Kyocera Corp 発光ダイオードアレイ装置及びそれを用いた発光ダイオードプリンタ
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
JP4914929B2 (ja) 2009-10-15 2012-04-11 シャープ株式会社 発光装置およびその製造方法
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP4814394B2 (ja) 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
KR101163646B1 (ko) 2010-05-06 2012-07-09 순천대학교 산학협력단 Ｌｅｄ 모듈을 위한 어드레스 전극라인 및 제조방법
KR20120001288A (ko) 2010-06-29 2012-01-04 현대자동차주식회사 자동차용 도어 래치의 손상 방지 장치
JP2014126753A (ja) 2012-12-27 2014-07-07 Seiko Epson Corp ヘッドマウントディスプレイ
WO2015005655A1 (ko) 2013-07-09 2015-01-15 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
TWI534993B (zh) * 2013-09-25 2016-05-21 友達光電股份有限公司 無機發光二極體之畫素結構
US9318475B2 (en) * 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
KR101723437B1 (ko) 2015-01-13 2017-04-05 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US9443904B1 (en) 2015-09-07 2016-09-13 Mikro Mesa Technology Co., Ltd. Light-emitting diode display and manufacturing method thereof
KR102592276B1 (ko) 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR101974086B1 (ko) 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
TWI607559B (zh) 2017-01-10 2017-12-01 錼創科技股份有限公司 顯示面板
KR102493479B1 (ko) * 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR102685403B1 (ko) 2018-10-11 2024-07-18 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180197899A1 (en) * 2015-08-31 2018-07-12 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN108022940A (zh) * 2016-10-28 2018-05-11 乐金显示有限公司 显示装置
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
US20180198018A1 (en) * 2017-01-09 2018-07-12 Samsung Display Co., Ltd. Light emitting device and manufacturing method of the same

Also Published As

Publication number Publication date
EP3866203A1 (en) 2021-08-18
US20210391380A1 (en) 2021-12-16
KR20200041429A (ko) 2020-04-22
KR102657129B1 (ko) 2024-04-16
WO2020075935A1 (ko) 2020-04-16
US12068356B2 (en) 2024-08-20
EP3866203A4 (en) 2022-07-06

Similar Documents

Publication Publication Date Title
KR102673078B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
CN112840457A (zh) 发光器件、发光器件的制造方法及具有其的显示设备
KR102668637B1 (ko) 표시 장치
EP3910676A1 (en) Display device and manufacturing method therefor
JP7148716B2 (ja) 発光装置、その製造方法、及びこれを備えた表示装置
EP3902002A1 (en) Display device and method for manufacturing same
EP3843142A1 (en) Light-emitting device, manufacturing method thereof, and display device having same
CN112703595B (zh) 发光器件及具有该发光器件的显示装置
CN112543999A (zh) 显示装置及其制造方法
CN113228289A (zh) 显示装置及其修复方法
CN112789726A (zh) 显示装置及其制造方法
CN114375497A (zh) 显示装置及制造其的方法
EP3886172A1 (en) Light-emitting device and display device having same
EP4027390A1 (en) Display device
KR20220063871A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination