JP7148716B2 - 発光装置、その製造方法、及びこれを備えた表示装置 - Google Patents

発光装置、その製造方法、及びこれを備えた表示装置 Download PDF

Info

Publication number
JP7148716B2
JP7148716B2 JP2021519774A JP2021519774A JP7148716B2 JP 7148716 B2 JP7148716 B2 JP 7148716B2 JP 2021519774 A JP2021519774 A JP 2021519774A JP 2021519774 A JP2021519774 A JP 2021519774A JP 7148716 B2 JP7148716 B2 JP 7148716B2
Authority
JP
Japan
Prior art keywords
electrode
light emitting
emitting diode
electrodes
elt2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021519774A
Other languages
English (en)
Other versions
JP2022502712A (ja
Inventor
ドク イム，ヒョン
ヒョク カン，ジョン
ヒョン キム，デ
ミン チョ，ヒョン
ヒュン キム，ドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2022502712A publication Critical patent/JP2022502712A/ja
Application granted granted Critical
Publication of JP7148716B2 publication Critical patent/JP7148716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Description

本発明の実施例は、発光装置、その製造方法、及びこれを備えた表示装置に関する。
最近では、信頼性の高い無機結晶構造の材料を利用して超小型発光ダイオードを製造し、上記発光ダイオードを利用して発光装置を製造する技術が開発されている。例えば、ナノスケールからマイクロスケール程度の十分に小さいサイズを有する超小型発光ダイオードを製造し、上記超小型発光ダイオードを利用して発光装置の光源を構成する技術が開発されている。このような発光装置は、表示装置や照明装置などの各種電子機器に備えられることができる。
本発明が解決しようとする技術的課題は、発光ダイオードを含む発光装置、その製造方法、及びこれを備えた表示装置を提供することである。
本発明の一実施例による発光装置は、基板と、上記基板上の異なる層に配置された第１電極及び第２電極と、上記第１及び第２電極の間に介在された第１絶縁膜と、上記第１及び第２電極の間に電気的に接続された少なくとも１つの発光ダイオードと、を含む。
実施例に基づいて、上記第１及び第２電極は少なくとも一領域が互いに重畳し、上記第１絶縁膜を介在して互いに離隔されることができる。
実施例に基づいて、上記発光ダイオードは上記第１及び第２電極に隣接して配置され、長さ方向の両端に位置する第１端部及び第２端部を含むことができる。上記第１端部は、上記第１及び第２電極を向くように上記発光ダイオードの一端に位置し、上記第２端部は、上記発光ダイオードの反対側の一端に位置することができる。
実施例に基づいて、上記発光装置は、上記発光ダイオードの第１端部と上記第１及び第２電極の一領域上に配置され、上記第１端部を上記第１電極に電気的に接続する第１コンタクト電極と、上記発光ダイオードの第２端部上に配置され、上記第２端部を上記第２電極に電気的に接続する第２コンタクト電極と、をさらに含むことができる。
実施例に基づいて、上記発光装置は、上記基板と上記第１及び第２電極の間に配置され、上記発光ダイオードの第１端部に隣接する第１隔壁と、上記基板と上記第２コンタクト電極の間に配置され、上記発光ダイオードの第２端部に隣接する第２隔壁と、をさらに含むことができる。
実施例に基づいて、上記第１電極は上記第１絶縁膜の上部に配置され、上記第２電極は上記基板と上記第１絶縁膜の間に上記第１電極と重畳するように配置されることができる。
実施例に基づいて、上記第１及び第２電極の重畳領域において、上記第２電極は上記第１電極より大きな幅を有することができる。
実施例に基づいて、上記発光ダイオードの第１端部は上記第１電極を向くように配置され、上記発光ダイオードの少なくとも一領域は上記第２電極と重畳することができる。
実施例に基づいて、上記発光装置は、上記基板と上記第２電極の間に配置され、上記発光ダイオードの何れか一端部に隣接する少なくとも１つの隔壁をさらに含むことができる。
実施例に基づいて、上記第１及び第２電極の数は異なってもよい。そして、上記第２電極は、上記第１電極と重畳する第１サブ電極と、平面上で見たとき、上記第１電極及び上記第１サブ電極から所定間隔離隔して配置された少なくとも１つの第２サブ電極と、を含むことができる。
実施例に基づいて、上記発光ダイオードは、平面上で見たとき、上記第１電極と上記第２サブ電極の間に横方向に配置された棒状発光ダイオードであることができる。
実施例に基づいて、上記第１及び第２電極は、平面上で見たとき、互いに重畳しないように所定距離離隔して配置されることができる。
実施例に基づいて、上記第１及び第２電極は互いに同じ方向に延長されたバー状であり、均一な間隔で互いに平行に配置されることができる。
実施例に基づいて、上記第２電極は、上記第１電極に隣接する一側の端領域で屈曲部を含むことができる。そして、上記第１及び第２電極は、第１領域で第１距離分だけ離隔されて配置され、上記第１領域に隣接する第２領域で上記第１距離より大きい第２距離分だけ離隔されて配置されることができる。
実施例に基づいて、上記第１及び第２領域は、上記第１及び第２電極のそれぞれの延長方向に沿って順に配列されることができる。
実施例に基づいて、上記発光ダイオードは、上記第１領域に配置されることができる。
本発明の一実施例による発光装置の製造方法は、基板上に下部電極を形成する段階と、少なくとも上記下部電極をカバーするように上記基板上に第１絶縁膜を形成する段階と、上記第１絶縁膜上に上部電極を形成する段階と、上記下部電極及び上記上部電極を含む上記基板上に少なくとも１つの発光ダイオードを供給し、上記発光ダイオードの一端部が上記上部電極に隣接するように上記発光ダイオードを配置する段階と、上記発光ダイオードを上記下部電極と上記上部電極との間に電気的に接続する段階と、を含む。
実施例に基づいて、上記発光ダイオードを上記下部電極と上記上部電極の間に電気的に接続する段階は、上記発光ダイオードの両端部をそれぞれ上記上部電極及び上記下部電極に接続する第１コンタクト電極及び第２コンタクト電極を形成する段階を含むことができる。
実施例に基づいて、上記発光装置の製造方法は、上記下部電極を形成する前に、上記基板上に少なくとも１つの隔壁を形成する段階をさらに含むことができる。
本発明の一実施例による表示装置は、表示領域を含む基板と、上記表示領域に配置された画素と、を含む。上記画素は、上記基板上の異なる層に配置された第１電極及び第２電極と、上記第１及び第２電極の間に介在された第１絶縁膜と、上記第１及び第２電極の間に電気的に接続された少なくとも１つの発光ダイオードと、を含む。
本発明の実施例による発光装置、その製造方法、及びこれを備えた表示装置によると、第１及び第２電極の間に発光ダイオードを効率的に配列することができる。
本発明の一実施例による発光ダイオードを示す斜視図である。 本発明の一実施例による発光ダイオードを示す断面図である。 本発明の一実施例による発光ダイオードを示す斜視図である。 本発明の一実施例による発光ダイオードを示す断面図である。 本発明の一実施例による発光ダイオードを示す斜視図である。 本発明の一実施例による発光ダイオードを示す断面図である。 本発明の一実施例による表示装置を示す平面図である。 本発明の一実施例に発光装置を示す回路図であり、一例として、上記発光装置を含むアクティブ型画素に対する実施例を示す。 本発明の一実施例に発光装置を示す回路図であり、一例として、上記発光装置を含むアクティブ型画素に対する実施例を示す。 本発明の一実施例に発光装置を示す回路図であり、一例として、上記発光装置を含むアクティブ型画素に対する実施例を示す。 本発明の一実施例による発光装置を示す平面図であり、一例として、上記発光装置からなる画素の実施例を示す。 本発明の一実施例による発光装置を示す断面図であり、一例として、図６のＩ～Ｉ’線に対応する断面の実施例を示す。 本発明の一実施例による発光装置を示す平面図であり、一例として、上記発光装置からなる画素の実施例を示す。 本発明の一実施例による発光装置を示す断面図であり、一例として、図８のＩＩ～ＩＩ’線に対応する断面の実施例を示す。 本発明の一実施例による発光装置を示す断面図であり、一例として、図８のＩＩ～ＩＩ’線に対応する断面の実施例を示す。 本発明の一実施例による発光装置の製造方法を示すフローチャートであり、一例として、図８～図９ｂの実施例による発光装置の製造方法に対する実施例を示す。 本発明の一実施例による発光装置を示す平面図であり、一例として、上記発光装置を含む画素の実施例を示す。 図１１ａの実施例による第１及び第２電極と発光ダイオードの相互配置関係を示す平面図である。 本発明の一実施例による発光装置を示す断面図であり、一例として、図１１ａのＩＩＩ～ＩＩＩ’線に対応する断面の実施例を示す。 本発明の一実施例による発光装置を示した断面図であり、一例として、図１１ａのＩＩＩ～ＩＩＩ’線に対応する断面の実施例を示した。 本発明の一実施例による発光装置を示す平面図であり、一例として、上記発光装置を含む画素の実施例を示す。 図１３ａの実施例による第１及び第２電極と発光ダイオードの相互配置関係を示す平面図である。 本発明の一実施例による発光装置を示す断面図であり、一例として、図１３ａのＩＶ～ＩＶ’線に対応する断面の実施例を示す。 本発明の一実施例による発光装置を示す平面図であり、一例として、上記発光装置を含む画素の実施例を示す。 本発明の一実施例による発光装置を示す断面図であり、一例として、図１５のＶ～Ｖ’線に対応する断面の実施例を示す。 本発明の一実施例による発光装置を示す平面図であり、一例として、上記発光装置を含む画素の実施例を示す。 図１７ａの実施例による第１及び第２電極と発光ダイオードの相互配置関係を示す平面図である。 本発明の一実施例による発光装置を示す平面図であり、一例として、上記発光装置を含む画素の実施例を示す。 図１８ａの実施例による第１及び第２電極と発光ダイオードの相互配置関係を示す平面図である。 本発明の一実施例による発光装置を示す平面図であり、一例として、上記発光装置を含む画素の実施例を示す。 図１９ａの実施例による第１及び第２電極と発光ダイオードの相互配置関係を示す平面図である。
本発明は様々な変更を加えることができ、様々な形態を有することができるため、特定の実施例を図面に例示して本文に詳細に説明する。但し、本発明は、以下に開示される実施例に限定されず、様々な形態に変更されて実施されてもよい。
一方、図面において、本発明の特徴と直接的に関係しない一部の構成要素は、本発明を明確に示すために省略されていることがある。また、図面上の一部の構成要素は、その大きさや比率などが多少誇張されて図示されていることがある。図面の全体において同一または類似する構成要素に対しては、たとえ他の図面上に表示されても可能な限り同じ参照番号及び符号を付し、重複する説明は省略する。
本出願において、第１、第２などの用語は様々な構成要素を区別して説明するために用いられるだけであり、上記構成要素は上記用語によって限定されない。また、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらの組み合わせが存在することを示すものであり、１つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらの組み合わせの存在または付加可能性を事前に排除するものではないと理解すべきである。また、ある要素または部分が他の要素または部分「上に」あるというときは、上記他の要素または部分の「真上に」ある場合のみならず、その中間にさらに他の要素または部分がある場合も含む。また、以下の説明で規定する特定の位置または方向などは相対的な観点から記述したものであり、例えば、これを見る観点や方向によっては反対に変更されることもあることに注意すべきである。
以下、添付の図面を参照して本発明の実施例及びその他に当業者が本発明の内容を理解しやすくするために必要な事項について詳細に説明する。以下の説明において、単数の表現は文脈上明らかに単数のみを含まない限り、複数の表現も含む。
図１ａ及び図１ｂ、図２ａ及び図２ｂ、及び図３ａ及び図３ｂはそれぞれ本発明の一実施例による発光ダイオード（ＬＤ）を示した斜視図及び断面図である。図１ａ～図３ｂには、円柱状の棒状発光ダイオード（ＬＤ）を示したが、本発明による発光ダイオード（ＬＤ）の種類及び／または形状はこれに限定されない。
まず、図１ａ及び図１ｂを参照すると、本発明の一実施例による発光ダイオード（ＬＤ）は、第１導電型半導体層（１１）(または「第１半導体層」ともいう）及び第２導電型半導体層（１３）（または「第２半導体層」ともいう）と、上記第１及び第２導電型半導体層（１１、１３）の間に介在された活性層（１２）と、を含む。例えば、発光ダイオード（ＬＤ）は、長さ（Ｌ）方向に沿って第１導電型半導体層（１１）、活性層（１２）及び第２導電型半導体層（１３）が順に積層された積層体を構成することができる。
実施例に基づいて、発光ダイオード（ＬＤ）は、一方向に沿って延長された棒状で提供されることができる。発光ダイオード（ＬＤ）の延長方向を長さ（Ｌ）方向とすると、発光ダイオード（ＬＤ）は、上記長さ（Ｌ）方向に沿って一側端部と他側端部を有することができる。
実施例に基づいて、発光ダイオード（ＬＤ）の一側端部には第１及び第２導電型半導体層（１１、１３）のうち１つが配置され、上記発光ダイオード（ＬＤ）の他側端部には上記第１及び第２導電型半導体層（１１、１３）のうち残り１つが配置されることができる。
実施例に基づいて、発光ダイオード（ＬＤ）は、棒状に製造された棒状発光ダイオードであることができる。本明細書において、「棒状」とは、円柱または多角柱などのように長さ（Ｌ）方向に長い（即ち、縦横比が１より大きい）ロッド状（ｒｏｄ－ｌｉｋｅ ｓｈａｐｅ）、またはバー状（ｂａｒ－ｌｉｋｅ ｓｈａｐｅ）を包括し、その断面の形状は特に限定されない。例えば、発光ダイオード（ＬＤ）の長さ（Ｌ）はその直径（Ｄ）（または、断面の幅）より大きいことがある。
実施例に基づいて、発光ダイオード（ＬＤ）は、ナノスケールからマイクロスケール程度に十分に小さいサイズ、例えば、それぞれナノスケールまたはマイクロスケール範囲の直径（Ｄ）及び／または長さ（Ｌ）を有することができる。但し、本発明における発光ダイオード（ＬＤ）のサイズはこれに限定されない。例えば、発光ダイオード（ＬＤ）を利用した発光装置を光源として利用する各種装置、一例として表示装置などの設計条件に応じて発光ダイオード（ＬＤ）のサイズは多様に変更されることができる。
第１導電型半導体層（１１）は、例えば、少なくとも１つのｎ型半導体層を含むことができる。例えば、第１導電型半導体層（１１）は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうち何れか１つの半導体材料を含み、Ｓｉ、Ｇｅ、Ｓｎなどの第１導電性ドーパントがドープされたｎ型半導体層を含むことができる。但し、第１導電型半導体層（１１）を構成する物質はこれに限定されず、その他にも様々な物質で第１導電型半導体層（１１）を構成することができる。
活性層（１２）は第１導電型半導体層（１１）上に配置され、単一または多重量子井戸構造で形成されることができる。一実施例において、活性層（１２）の上部及び／または下部には導電性ドーパントがドープされたクラッド層（図示せず）が形成されることもある。例えば、上記クラッド層は、ＡｌＧａＮ層またはＩｎＡｌＧａＮ層で形成されることができる。実施例に基づいて、ＡｌＧａＮ、ＡｌＩｎＧａＮなどの物質が活性層（１２）を形成するのに用いられてもよく、その他にも様々な物質が活性層（１２）を構成することができる。
発光ダイオード（ＬＤ）の両端に所定電圧以上の電界を印加すると、活性層（１２）で電子－正孔のペアが結合して上記発光ダイオード（ＬＤ）が発光するようになる。このような原理を利用して発光ダイオード（ＬＤ）の発光を制御することにより、上記発光ダイオード（ＬＤ）を表示装置の画素を始めとする様々な発光装置の光源として利用することができる。
第２導電型半導体層（１３）は活性層（１２）上に配置され、第１導電型半導体層（１１）と異なるタイプの半導体層を含むことができる。例えば、第２導電型半導体層（１３）は、少なくとも１つのｐ型半導体層を含むことができる。例えば、第２導電型半導体層（１３）は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうち少なくとも１つの半導体材料を含み、Ｍｇなどの第２導電性ドーパントがドープされたｐ型半導体層を含むことができる。但し、第２導電型半導体層（１３）を構成する物質はこれに限定されず、その他にも様々な物質が第２導電型半導体層（１３）を構成することができる。
また、実施例に基づいて、発光ダイオード（ＬＤ）は、表面に提供された絶縁性被膜（ＩＮＦ）をさらに含むことができる。絶縁性被膜（ＩＮＦ）は、少なくとも活性層（１２）の外周面を取り囲むように発光ダイオード（ＬＤ）の表面に形成されることができ、その他にも第１及び第２導電型半導体層（１１、１３）の一領域をさらに取り囲むことができる。但し、絶縁性被膜（ＩＮＦ）は、互いに異なる極性を有する発光ダイオード（ＬＤ）の両端部は露出することができる。例えば、絶縁性被膜（ＩＮＦ）は、長さ（Ｌ）方向で発光ダイオード（ＬＤ）の両端に位置する第１及び第２導電型半導体層（１１、１３）のそれぞれの一端、例えば、円柱の二つの底面（上部面及び下部面）はカバーせずに露出することができる。
実施例に基づいて、絶縁性被膜（ＩＮＦ）は、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３及びＴｉＯ２のうち少なくとも１つの絶縁物質を含むことができるが、これに限定されない。即ち、絶縁性被膜（ＩＮＦ）の構成物質は特に限定されず、上記絶縁性被膜（ＩＮＦ）は現在公知の様々な絶縁物質で構成されることができる。
一実施例において、発光ダイオード（ＬＤ）は、第１導電型半導体層（１１）、活性層（１２）、第２導電型半導体層（１３）及び／または絶縁性被膜（ＩＮＦ）の他にも追加の構成要素をさらに含むことができる。例えば、発光ダイオード（ＬＤ）は、第１導電型半導体層（１１）、活性層（１２）及び／または第２導電型半導体層（１３）の一端側に配置された１つ以上の蛍光体層、活性層、半導体層及び／または電極層をさらに含むことができる。
例えば、発光ダイオード（ＬＤ）は、図２ａ及び図２ｂに示したように第２導電型半導体層（１３）の一端側に配置される少なくとも１つの電極層（１４）をさらに含むことができる。また、実施例に基づいて、発光ダイオード（ＬＤ）は、図３ａ及び図３ｂに示したように第１導電型半導体層（１１）の一端側に配置される少なくとも１つの他の電極層（１５）をさらに含むことができる。
上記電極層（１４、１５）のそれぞれはオーミック（Ｏｈｍｉｃ）コンタクト電極であることができるが、これに限定されない。また、上記電極層（１４、１５）のそれぞれは金属または金属酸化物を含むことができ、例えば、Ｃｒ、Ｔｉ、Ａｌ、Ａｕ、Ｎｉ、ＩＴＯ、ＩＺＯ、ＩＴＺＯ及びこれらの酸化物または合金などを単独または混合して使用することができる。また、実施例に基づいて、上記電極層（１４、１５）は実質的に透明または半透明であってもよい。これにより、発光ダイオード（ＬＤ）で生成される光が電極層（１４、１５）を透過して発光ダイオード（ＬＤ）の外部に放出されることができる。
実施例に基づいて、絶縁性被膜（ＩＮＦ）は、上記電極層（１４、１５）の外周面を少なくとも部分的に取り囲むか、または取り囲まないことがある。即ち、絶縁性被膜（ＩＮＦ）は、上記電極層（１４、１５）の表面に選択的に形成されることができる。また、絶縁性被膜（ＩＮＦ）は、互いに異なる極性を有する発光ダイオード（ＬＤ）の両端を露出するように形成され、例えば、電極層（１４、１５）の少なくとも一領域を露出することができる。また、さらに他の実施例では、絶縁性被膜（ＩＮＦ）が提供されない場合がある。
発光ダイオード（ＬＤ）の表面は、特に活性層（１２）の表面に絶縁性被膜（ＩＮＦ）が提供されると、上記活性層（１２）が図示されていない少なくとも１つの電極（例えば、上記発光ダイオード（ＬＤ）の両端に接続されるコンタクト電極のうち少なくとも１つのコンタクト電極）などと短絡することを防止することができる。これにより、発光ダイオード（ＬＤ）の電気的安定性を確保することができる。
また、発光ダイオード（ＬＤ）の表面に絶縁性被膜（ＩＮＦ）を形成することにより、上記発光ダイオード（ＬＤ）の表面欠陥を最小化して寿命及び効率を向上させることができる。また、それぞれの発光ダイオード（ＬＤ）に絶縁性被膜（ＩＮＦ）が形成されると、複数の発光ダイオード（ＬＤ）が互いに密接して配置されている場合でも、上記発光ダイオード（ＬＤ）の間で所望しない短絡が発生することを防止することができる。
また、本発明の一実施例において、発光ダイオード（ＬＤ）は、表面処理過程を経て製造されることができる。例えば、複数の発光ダイオード（ＬＤ）を流動性の溶液に混合してそれぞれの発光領域（例えば、各画素の発光領域）に供給するとき、上記発光ダイオード（ＬＤ）が溶液内で不均一に凝集せずに均一に分散されるようにそれぞれの発光ダイオード（ＬＤ）を表面処理（例えば、コーティング）することができる。
上述した発光ダイオード（ＬＤ）を含む発光装置は、表示装置を始めとして光源を必要とする様々な種類の装置に用いられることができる。例えば、表示パネルの各画素領域に少なくとも１つの超小型発光ダイオード（ＬＤ）、例えば、それぞれナノスケールからマイクロスケールのサイズを有する複数の超小型発光ダイオード（ＬＤ）を配置し、これにより各画素の光源（または、光源ユニット）を構成することができる。但し、本発明で発光ダイオード（ＬＤ）の適用分野は表示装置に限定されない。例えば、発光ダイオード（ＬＤ）は、照明装置などの光源を必要とする他の種類の装置にも用いることができる。
図４は本発明の一実施例による表示装置を示した平面図である。実施例に基づいて、図４には、図１ａ～図３ｂで説明した発光ダイオード（ＬＤ）を光源として利用することができる装置の一例として、表示装置、特に上記表示装置に備えられる表示パネル（ＰＮＬ）を示した。例えば、上記表示パネル（ＰＮＬ）の画素（ＰＸＬ）はそれぞれの発光装置を含み、上記発光装置は少なくとも１つの発光ダイオード（ＬＤ）を含むことができる。
便宜上、図４には、表示領域（ＤＡ）を中心として表示パネル（ＰＮＬ）の構造を簡単に示した。但し、実施例によっては図示されていない少なくとも１つの駆動回路部（例えば、走査駆動部及びデータ駆動部のうち少なくとも１つ）及び／または複数の配線が表示パネル（ＰＮＬ）にさらに配置されることができる。
図４を参照すると、本発明の一実施例による表示パネル（ＰＮＬ）は、基板（ＳＵＢ）と、上記基板（ＳＵＢ）上に配置された複数の画素（ＰＸＬ）と、を含むことができる。具体的には、表示パネル（ＰＮＬ）及びこれを形成するための基板（ＳＵＢ）は、映像を表示するための表示領域（ＤＡ）と、上記表示領域（ＤＡ）を除いた非表示領域（ＮＤＡ）と、を含むことができる。また、基板（ＳＵＢ）上の表示領域（ＤＡ）には画素（ＰＸＬ）が配置されることができる。
実施例に基づいて、表示領域（ＤＡ）は表示パネル（ＰＮＬ）の中央領域に配置され、非表示領域（ＮＤＡ）は表示領域（ＤＡ）を取り囲むように表示パネル（ＰＮＬ）の端の領域に配置されることができる。但し、表示領域（ＤＡ）及び非表示領域（ＮＤＡ）の位置は、これに限定されず、これらの位置は変更されることができる。
基板（ＳＵＢ）は、表示パネル（ＰＮＬ）のベース部材を構成することができる。実施例に基づいて、基板（ＳＵＢ）は硬性基板または可撓性基板であることができ、その材料や物性は特に限定されない。例えば、基板（ＳＵＢ）は、ガラスまたは強化ガラスで構成された硬性基板、またはプラスチックまたは金属材質の薄膜フィルムで構成された可撓性基板であることができる。また、基板（ＳＵＢ）は透明基板であることができるが、これに限定されない。例えば、基板（ＳＵＢ）は、半透明基板、不透明基板、または反射性基板であることもできる。
基板（ＳＵＢ）上の一領域は、表示領域（ＤＡ）に規定されて画素（ＰＸＬ）が配置され、残りの領域は非表示領域（ＮＤＡ）に規定されてることができる。例えば、基板（ＳＵＢ）は、それぞれの画素（ＰＸＬ）が形成される複数の画素領域を含む表示領域（ＤＡ）と、上記表示領域（ＤＡ）の外郭に配置される非表示領域（ＮＤＡ）と、を含むことができる。非表示領域（ＮＤＡ）には、表示領域（ＤＡ）の画素（ＰＸＬ）に接続される各種配線及び／または内蔵回路部が配置されることができる。
実施例に基づいて、画素（ＰＸＬ）は表示領域（ＤＡ）に分散されて配置されることができる。例えば、画素（ＰＸＬ）はストライプ状に表示領域（ＤＡ）に配列されることができる。但し、本発明はこれに限定されない。例えば、画素（ＰＸＬ）は、現在公知の様々な形態で表示領域（ＤＡ）に配列されることができる。
それぞれの画素（ＰＸＬ）は、所定の制御信号（例えば、走査信号及びデータ信号）及び／または電源（例えば、第１及び第２電源）によって駆動される少なくとも１つの光源、例えば、図１ａ～図３ｂの実施形態のうち何れか１つの実施例による発光ダイオード（ＬＤ）を含むことができる。例えば、それぞれの画素（ＰＸＬ）は、ナノスケールからマイクロスケールの十分に小さいサイズを有する少なくとも１つの発光ダイオード（ＬＤ）を含むことができる。一例として、それぞれの画素（ＰＸＬ）は、画素電極及び／または電源線の間に互いに並列に接続された複数の棒状発光ダイオードを含むことができる。上記複数の棒状発光ダイオードは、各画素（ＰＸＬ）の発光装置（例えば、各画素（ＰＸＬ）の光源または光源ユニット）を構成することができる。
一実施例において、それぞれの画素（ＰＸＬ）はアクティブ画素で構成されることができる。但し、本発明の表示装置に適用できる画素（ＰＸＬ）の種類、構造、及び／または駆動方式は特に限定されない。例えば、それぞれの画素（ＰＸＬ）は、現在公知の様々なパッシブまたはアクティブ発光表示装置の画素で構成されることができる。
図５ａ～図５ｃは、それぞれ、本発明の一実施例による発光装置を示した回路図であり、一例として、上記発光装置を含むアクティブ画素（ＰＸＬ）の異なる実施例を示す。実施例に基づいて、図５ａ～図５ｃに示された各画素（ＰＸＬ）は、図４の表示パネル（ＰＮＬ）に備えられた画素（ＰＸＬ）のうち何れか１つであることができ、上記画素（ＰＸＬ）は実質的に同一または類似する構造を持つことができる。
まず、図５ａを参照すると、本発明の一実施例による画素（ＰＸＬ）は、データ信号に対応する輝度の光を生成するための光源ユニット（ＬＳＵ）と、上記光源ユニット（ＬＳＵ）を駆動するための画素回路（ＰＸＣ）と、を含むことができる。上記光源ユニット（ＬＳＵ）は、本発明の一実施例による発光装置を構成することができる。
実施例に基づいて、光源ユニット（ＬＳＵ）は、第１電源（ＶＤＤ）と第２電源（ＶＳＳ）の間に複数の発光ダイオード（ＬＤ）を含むことができる。一実施例では、上記発光ダイオード（ＬＤ）は互いに並列に接続することができるが、本発明はこれに限定されない。例えば、他の実施例では、第１電源（ＶＤＤ）と第２電源（ＶＳＳ）の間に複数の発光ダイオード（ＬＤ）が直列／並列の混合構造で接続することができる。
実施例に基づいて、第１及び第２電源（ＶＤＤ、ＶＳＳ）は、発光ダイオード（ＬＤ）が発光するように異なる電位を有することができる。例えば、第１電源（ＶＤＤ）は高電位電源に設定され、第２電源（ＶＳＳ）は低電位電源に設定されてもよい。このとき、第１及び第２電源（ＶＤＤ、ＶＳＳ）の電位差は、少なくとも画素（ＰＸＬ）の発光期間の間発光ダイオード（ＬＤ）のしきい値電圧以上に設定されることができる。
一方、図５ａには、各画素（ＰＸＬ）の光源ユニット（ＬＳＵ）を構成する発光ダイオード（ＬＤ）が第１電源（ＶＤＤ）と第２電源（ＶＳＳ）の間で同じ方向（例えば、順方向）に並列接続された実施例を示したが、本発明はこれに限定されない。例えば、他の実施例では、上記発光ダイオード（ＬＤ）のうち一部は第１及び第２電源（ＶＤＤ、ＶＳＳ）の間で第１方向（例えば、順方向）に接続され、他の一部は第２方向（例えば、逆方向）に接続されることができる。また、さらに別の実施例では、少なくとも１つの画素（ＰＸＬ）が単一の発光ダイオード（ＬＤ）のみを含むこともできる。
実施例に基づいて、それぞれの光源ユニット（ＬＳＵ）を構成する発光ダイオード（ＬＤ）の一端、は上記光源ユニット（ＬＳＵ）の第１電極を介して画素回路（ＰＸＣ）に共通に接続され、上記画素回路（ＰＸＣ）及び第１電源線（ＰＬ１）を介して第１電源（ＶＤＤ）に接続されることができる。また、発光ダイオード（ＬＤ）の他の端部は、上記光源ユニット（ＬＳＵ）の第２電極及び第２電源線（ＰＬ２）を介して第２電源（ＶＳＳ）に共通に接続されることができる。
それぞれの光源ユニット（ＬＳＵ）は、該当画素回路（ＰＸＣ）を介して供給される駆動電流に対応する輝度で発光することができる。これにより、表示領域（ＤＡ）で所定の映像が表示されることができる。
画素回路（ＰＸＣ）は、画素（ＰＸＬ）の走査線（Ｓｉ）及びデータ線（Ｄｊ）に接続されることができる。例えば、画素（ＰＸＬ）が表示領域（ＤＡ）のｉ（ｉは自然数）番目の行及びｊ（ｊは自然数）番目の列に配置されたとき、上記画素（ＰＸＬ）の画素回路（ＰＸＣ）は表示領域（ＤＡ）のｉ番目の走査線（Ｓｉ）及びｊ番目のデータ線（Ｄｊ）に接続されることができる。このような画素回路（ＰＸＣ）は、第１及び第２トランジスタ（Ｔ１、Ｔ２）とストレージキャパシタ（Ｃｓｔ）を含むことができる。
第１トランジスタ（駆動トランジスタ；Ｔ１）は、第１電源（ＶＤＤ）と光源ユニット（ＬＳＵ）の第１電極の間に接続される。そして、第１トランジスタ（Ｔ１）のゲート電極は、第１ノード（Ｎ１）に接続される。これらの第１トランジスタ（Ｔ１）は、第１ノード（Ｎ１）の電圧に対応して光源ユニット（ＬＳＵ）に供給される駆動電流を制御する。
第２トランジスタ（スイッチングトランジスタ；Ｔ２）は、データ線（Ｄｊ）と第１ノード（Ｎ１）の間に接続される。そして、第２トランジスタ（Ｔ２）のゲート電極は走査線（Ｓｉ）に接続される。
このような第２トランジスタ（Ｔ２）は、走査線（Ｓｉ）からゲート－オン電圧（例えば、ロー電圧）の走査信号が供給されるとターン－オンされて、データ線（Ｄｊ）と第１ノード（Ｎ１）を電気的に接続する。それぞれのフレーム期間ごとにデータ線（Ｄｊ）には、そのフレームのデータ信号が供給され、上記データ信号は第２トランジスタ（Ｔ２）を経由して第１ノード（Ｎ１）に伝達される。これにより、ストレージキャパシタ（Ｃｓｔ）には、データ信号に対応する電圧が充電される。
ストレージキャパシタ（Ｃｓｔ）の一電極は、第１電源（ＶＤＤ）に接続され、他の電極は第１ノード（Ｎ１）に接続される。このようなストレージキャパシタ（Ｃｓｔ）は、それぞれのフレーム期間中に、第１ノード（Ｎ１）に供給されるデータ信号に対応する電圧を充電し、次のフレームのデータ信号が供給されるまで充電された電圧を保持する。
一方、図５ａには、画素回路（ＰＸＣ）に含まれるトランジスタ、例えば、第１及び第２トランジスタ（Ｔ１、Ｔ２）の両方をＰ型トランジスタで図示したが、本発明はこれに限定されない。即ち、第１及び第２トランジスタ（Ｔ１、Ｔ２）のうち少なくとも１つはＮ型トランジスタに変更されることもできる。
例えば、図５ｂに示したように、第１及び第２トランジスタ（Ｔ１、Ｔ２）は、全てＮ型トランジスタであってもよい。図５ｂに示された画素（ＰＸＬ）は、トランジスタのタイプ変更に応じて一部の回路素子の接続位置が変更されたことを除いては、その構成及び動作は図５ａの画素（ＰＸＬ）と実質的に類似する。従って、図５ｂの画素（ＰＸＬ）に対する詳細な説明は省略する。
一方、画素回路（ＰＸＣ）の構造は図５ａ及び図５ｂに示された実施例に限定されない。即ち、画素回路（ＰＸＣ）は、現在公知の多様な構造及び／または駆動方式の画素回路で構成されることができる。例えば、画素回路（ＰＸＣ）は、図５ｃに示された実施例のように構成されることができる。
図５ｃを参照すると、画素回路（ＰＸＣ）は、水平ラインの走査線（Ｓｉ）の他に、少なくとも１つの他の走査線（または、制御線）にさらに接続されることができる。例えば、表示領域（ＤＡ）のｉ番目の行に配置された画素（ＰＸＬ）の画素回路（ＰＸＣ）は、ｉ－１番目の走査線（Ｓｉ－１）及び／またはｉ＋１番目の走査線（Ｓｉ＋１）にさらに接続されることができる。また、実施例に基づいて、画素回路（ＰＸＣ）は、第１及び第２電源（ＶＤＤ、ＶＳＳ）の他に、他の電源にさらに接続されることができる。例えば、画素回路（ＰＸＣ）は、初期化電源（Ｖｉｎｔ）にも接続されることができる。実施例に基づいて、このような画素回路（ＰＸＣ）は、第１～第７トランジスタ（Ｔ１～Ｔ７）とストレージキャパシタ（Ｃｓｔ）を含むことができる。
第１トランジスタ（Ｔ１）は、第１電源（ＶＤＤ）と光源ユニット（ＬＳＵ）の第１電極の間に接続される。そして、第１トランジスタ（Ｔ１）のゲート電極は、第１ノード（Ｎ１）に接続される。このような第１トランジスタ（Ｔ１）は、第１ノード（Ｎ１）の電圧に対応して光源ユニット（ＬＳＵ）に供給される駆動電流を制御する。
第２トランジスタ（Ｔ２）は、データ線（Ｄｊ）と第１トランジスタ（Ｔ１）の一電極の間に接続される。そして、第２トランジスタ（Ｔ２）のゲート電極は、走査線（Ｓｉ）に接続される。このような第２トランジスタ（Ｔ２）は、上記走査線（Ｓｉ）からゲート－オン電圧の走査信号が供給されると、ターン－オンされて、データ線（Ｄｊ）を第１トランジスタ（Ｔ１）の一電極に電気的に接続する。従って、第２トランジスタ（Ｔ２）がターン－オンされると、データ線（Ｄｊ）から供給されるデータ信号が第１トランジスタ（Ｔ１）に伝達される。
第３トランジスタ（Ｔ３）は、第１トランジスタ（Ｔ１）の他の電極と第１ノード（Ｎ１）の間に接続される。そして、第３トランジスタ（Ｔ３）のゲート電極は、走査線（Ｓｉ）に接続される。このような第３トランジスタ（Ｔ３）は、上記走査線（Ｓｉ）からゲート－オン電圧の走査信号が供給されると、ターン－オンされて、第１トランジスタ（Ｔ１）をダイオード形態で接続する。
第４トランジスタ（Ｔ４）は、第１ノード（Ｎ１）と初期化電源（Ｖｉｎｔ）との間に接続される。そして、第４トランジスタ（Ｔ４）のゲート電極は、前の走査線、例えば、ｉ－１番目の走査線（Ｓｉ－１）に接続される。このような第４トランジスタ（Ｔ４）は、ｉ－１番目の走査線（Ｓｉ－１）にゲート－オン電圧の走査信号が供給されると、ターン－オンされて初期化電源（Ｖｉｎｔ）の電圧を第１ノード（Ｎ１）に伝達する。ここで、初期化電源（Ｖｉｎｔ）の電圧は、データ信号の最低電圧以下であることができる。
第５トランジスタ（Ｔ５）は、第１電源（ＶＤＤ）と第１トランジスタ（Ｔ１）の間に接続される。そして、第５トランジスタ（Ｔ５）のゲート電極は、発光制御線、例えば、ｉ番目の発光制御線（Ｅｉ）に接続される。このような第５トランジスタ（Ｔ５）は、発光制御線（Ｅｉ）にゲート－オフ電圧（例えば、ハイ電圧）の発光制御信号が供給されると、ターン－オフされ、それ以外の場合にターン－オンされる。
第６トランジスタ（Ｔ６）は、第１トランジスタ（Ｔ１）と光源ユニット（ＬＳＵ）の第１電極との間に接続される。そして、第６トランジスタ（Ｔ６）のゲート電極は、発光制御線、例えば、ｉ番目の発光制御線（Ｅｉ）に接続される。このような第６トランジスタ（Ｔ６）は、発光制御線（Ｅｉ）にゲート－オフ電圧の発光制御信号が供給されると、ターン－オフされ、それ以外の場合にターン－オンされる。
第７トランジスタ（Ｔ７）は、光源ユニット（ＬＳＵ）の第１電極と初期化電源（Ｖｉｎｔ）との間に接続される。そして、第７トランジスタ（Ｔ７）のゲート電極は、次の段の走査線のうち何れか、例えば、ｉ＋１番目の走査線（Ｓｉ＋１）に接続される。このような第７トランジスタ（Ｔ７）は、上記ｉ＋１番目の走査線（Ｓｉ＋１）にゲート－オン電圧の走査信号が供給されると、ターン－オンされて初期化電源（Ｖｉｎｔ）の電圧を光源ユニット（ＬＳＵ）の第１電極に供給する。
ストレージキャパシタ（Ｃｓｔ）は、第１電源（ＶＤＤ）と第１ノード（Ｎ１）の間に接続される。このようなストレージキャパシタ（Ｃｓｔ）は、各フレーム期間に第１ノード（Ｎ１）に供給されるデータ信号及び第１トランジスタ（Ｔ１）のしきい値電圧に対応する電圧を保存する。
一方、図５ｃには、画素回路（ＰＸＣ）に含まれるトランジスタ、例えば、第１～第７トランジスタ（Ｔ１～Ｔ７）を全てＰ型トランジスタで図示したが、本発明はこれに限定されない。例えば、第１～第７トランジスタ（Ｔ１～Ｔ７）のうち少なくとも１つはＮ型トランジスタに変更されることができる。
また、本発明に適用できる画素（ＰＸＬ）の構造は図５ａ～図５ｃに示された実施例に限定されず、それぞれの画素（ＰＸＬ）は現在公知の多様な構造を有することができる。例えば、それぞれの画素（ＰＸＬ）に含まれた画素回路（ＰＸＣ）は、現在公知の多様な構造及び／または駆動方式の画素回路で構成されることができる。また、本発明の他の実施例において、それぞれの画素（ＰＸＬ）はパッシブ発光表示装置などの内部に構成されることもできる。この場合、画素回路（ＰＸＣ）は省略され、光源ユニット（ＬＳＵ）の第１及び第２電極のそれぞれは、走査線（Ｓｉ）、データ線（Ｄｊ）、電源線及び／または制御線などに直接接続されることができる。
図６は本発明の一実施例による発光装置を示した平面図であり、一例として、上記発光装置からなる画素（ＰＸＬ）の実施例を示す。実施例に基づいて、図６には、第１及び第２電源線（ＰＬ１、ＰＬ２）（または、走査線及びデータ線のような信号線）を含むか、または上記第１及び第２電源線（ＰＬ１、ＰＬ２）に直接接続される発光装置（例えば、パッシブ発光表示装置の画素（ＰＸＬ））を示した。但し、本発明による発光装置は、図６に示された実施例に限定されない。例えば、本発明の他の実施例では、発光装置は、少なくとも１つの他の回路素子（例えば、図５ａ～図５ｃの画素回路（ＰＸＣ））や、接続配線または信号線などを経由して第１及び／または第２電源線（ＰＬ１、ＰＬ２）に接続することもできる。
図６を参照すると、本発明の一実施例による画素（ＰＸＬ）は、第１電極（ＥＬＴ１）及び第２電極（ＥＬＴ２）と、上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に電気的に接続された少なくとも１つの発光ダイオード（ＬＤ）と、を含むことができる。例えば、画素ＰＸＬは、第１及び第２電極ＥＬＴ１、ＥＬＴ２の間に互いに直列及び／または並列に接続された複数の発光ダイオードＬＤを含むことができる。
また、上記画素（ＰＸＬ）は、発光ダイオード（ＬＤ）の第１端部（ＥＰ１）を第１電極（ＥＬＴ１）に電気的に接続する第１コンタクト電極（ＣＮＥ１）と、上記発光ダイオード（ＬＤ）の第２端部（ＥＰ２）を第２電極（ＥＬＴ２）に電気的に接続する第２コンタクト電極（ＣＮＥ２）と、をさらに含むことができる。このような第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）により、発光ダイオード（ＬＤ）が第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に電気的に接続されることができる。
加えて、上記画素（ＰＸＬ）は、第１電極（ＥＬＴ１）を第１電源線（ＰＬ１）に接続する第１接続電極（ＣＮＬ１）と、第２電極（ＥＬＴ２）を第２電源線（ＰＬ２）に接続する第２接続電極（ＣＮＬ２）と、をさらに含むことができる。実施例に基づいて、第１及び第２接続電極（ＣＮＬ１、ＣＮＬ２）は、それぞれ第１及び第２電極（ＥＬＴ１、ＥＬＴ２）に一体に接続されるか、または少なくとも１つのコンタクトホールなどを経由して上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）に電気的に接続されることができる。第１及び第２接続電極（ＣＮＬ１、ＣＮＬ２）がそれぞれ第１及び第２電極（ＥＬＴ１、ＥＬＴ２）に一体に接続されている場合、上記第１及び第２接続電極（ＣＮＬ１、ＣＮＬ２）をそれぞれ第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の一領域とみなすこともできる。但し、本発明の実施例を説明するにあたり、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の相互配置関係などをより明確に説明するために、第１及び第２接続電極（ＣＮＬ１、ＣＮＬ２）と第１及び第２電極（ＥＬＴ１、ＥＬＴ２）を区分して説明することにする。
実施例に基づいて、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）、発光ダイオード（ＬＤ）及び／または第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）などは、本発明の一実施例による発光装置を構成することができる。例えば、上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）、発光ダイオード（ＬＤ）及び／または第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）は、本発明の一実施例による画素（ＰＸＬ）の光源ユニット（例えば、図５ａ～図５ｃのＬＳＵ）を構成することができる。
本発明の一実施例において、第１電極（ＥＬＴ１）及び第２電極（ＥＬＴ２）は、実質的に同じ幅を有し互いに重畳するように配置されるが、互いに分離されることができる。例えば、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）は、少なくとも１層の絶縁膜を間に介在して、画素（ＰＸＬ）（または、発光装置）のベース部材となる基板上の異なる層に離隔して配置されることができる。但し、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の相互配置関係などは実施例に基づいて多様に変更されることができる。これらの第１及び第２電極（ＥＬＴ１、ＥＬＴ２）は、少なくとも重畳領域で実質的に同じ幅を有することができる。但し、本発明はこれに限定されず、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の相対的な大きさ（例えば、幅）などは多様に変更されることができる。
実施例に基づいて、第１電極（ＥＬＴ１）及び第２電極（ＥＬＴ２）は、それぞれ何れか１つの画素電極、例えば、アノード電極及びカソード電極のうち１つであることができる。例えば、第１電極（ＥＬＴ１）がアノード電極であれば、第２電極（ＥＬＴ２）はカソード電極であることができる。
実施例に基づいて、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）のそれぞれは、単層または複数の層で構成されることができる。例えば、それぞれの第１電極（ＥＬＴ１）は、第１反射電極及び第１導電性キャップ層を含む複数の層で構成されることがあり、それぞれの第２電極（ＥＬＴ２）は、第２反射電極及び第２導電性キャップ層を含む複数の層で構成されることができる。第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の構成物質及び／またはその断面構造は特に限定されず、これは実施例に基づいて多様に変更されることができる。
実施例に基づいて、第１電極（ＥＬＴ１）は、第１接続電極（ＣＮＬ１）を介して第１電源線（例えば、図５ａ～図５ｃのＰＬ１）（または、走査線、データ線、または制御線のような所定の第１信号線）に接続することができる。実施例に基づいて、第１電極（ＥＬＴ１）及び第１説測電極（ＣＮＬ１）は、異なる方向に沿って延長されることができる。例えば、第１接続電極（ＣＮＬ１）が第１方向（ＤＲ１）（例えば、横方向）に沿って延長されるとき、第１電極（ＥＬＴ１）は上記第１方向（ＤＲ１）と交差する第２方向（ＤＲ２）（例えば、縦方向）に沿って延長されることができる。
一実施例において、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）は互いに一体に接続されることができる。例えば、第１電極（ＥＬＴ１）は、第１接続電極（ＣＮＬ１）から少なくとも１本に分岐されて形成されることができる。但し、本発明はこれに限定されない。例えば、他の実施例では、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）が個別に形成され、少なくとも１つのコンタクトホールまたはビアホールなどを介して互いに電気的に接続されることもできる。
また、一実施例において、第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）は、第１電源線（ＰＬ１）（または、第１信号線）と一体に接続されることができる。また、他の実施例では、第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）は上記第１電源線（ＰＬ１）とは別途で形成されて、少なくとも１つのコンタクトホール及び／または少なくとも１つの回路素子を経由して上記第１電源線（ＰＬ１）に電気的に接続されることができる。これにより、第１電源線（ＰＬ１）（または、第１信号線）に供給される第１電源（または、走査信号、データ信号、または制御信号のような第１信号）が第１電極ＥＬＴ１に伝達されることができる。
実施例に基づいて、第２電極（ＥＬＴ２）は、第２接続電極（ＣＮＬ２）を介して第２電源線（ＰＬ２）（または、走査線、データ線、または制御線のような所定の第２信号線）に接続されることができる。実施例に基づいて、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）は、異なる方向に沿って延長されることができる。例えば、第２接続電極（ＣＮＬ２）が第１方向（ＤＲ１）に沿って延長されるとき、第２電極（ＥＬＴ２）は、上記第１方向（ＤＲ１）と交差する第２方向ＤＲ２に沿って延長されることができる。
一実施例において、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）は、一体に接続されることができる。例えば、第２電極（ＥＬＴ２）は、第２接続電極（ＣＮＬ２）から少なくとも１本に分岐されて形成されることができる。但し、本発明はこれに限定されない。例えば、他の実施例では、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）が別途で形成されて、少なくとも１つのコンタクトホールまたはビアホールなどを介して互いに電気的に接続されることができる。
また、一実施例において、第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）は、第２電源線（例えば、図５ａ～図５ｃのＰＬ２）（または、第２信号線）と一体に接続されることができる。また、他の実施例において、第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）は、上記第２電源線（ＰＬ２）とは別途で形成されて、少なくとも１つのコンタクトホール及び／または少なくとも１つの回路素子を経由して上記第２電源線（ＰＬ２）に電気的に接続されることができる。これにより、第２電源線（ＰＬ２）（または、第２信号線）に供給される第２電源（または、走査信号、データ信号、または制御信号のような第２信号）が第２電極（ＥＬＴ２）に伝達されることができる。
実施例に基づいて、第１電源（例えば、図５ａ～図５ｃのＶＤＤ）と第２電源（例えば、図５ａ～図５ｃのＶＳＳ）は、異なる電位を有することができる。例えば、第１電源（ＶＤＤ）と第２電源（ＶＳＳ）との間の電位差は発光ダイオード（ＬＤ）のしきい値電圧以上とすることができる。また、実施例に基づいて、第１電源（ＶＤＤ）と第２電源（ＶＳＳ）は、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に少なくとも１つの発光ダイオード（ＬＤ）が順方向に接続することができるようにする電位を有することができる。即ち、第１電源（ＶＤＤ）と第２電源（ＶＳＳ）との間の電圧は、画素（ＰＸＬ）（または、発光装置）に含まれた少なくとも１つの発光ダイオード（ＬＤ）が発光するようにする値を有することができる。
実施例に基づいて、それぞれの発光ダイオード（ＬＤ）は、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）に隣接して配置され、長さ方向の両端に位置する第１端部（ＥＰ１）及び第２端部（ＥＰ２）を含む棒状発光ダイオードであることができる。例えば、それぞれの発光ダイオード（ＬＤ）は、図１ａ～図３ｂなどに図示されたように、ナノスケールからマイクロスケール範囲の直径（Ｄ）及び／または長さ（Ｌ）を有する超小型の棒状発光ダイオードであることができる。但し、上記発光ダイオード（ＬＤ）の形状及び／またはサイズは、それぞれの発光装置、例えば、画素（ＰＸＬ）の設計条件などに応じて多様に変更されることができる。
一実施例において、少なくとも１つの発光ダイオード（ＬＤ）の第１端部（ＥＰ１）は、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の一領域（例えば、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の重畳領域）に向かう一端に位置し、上記発光ダイオード（ＬＤ）の第２端部（ＥＰ２）は、上記第１端部（ＥＰ１）の反対側の一端に位置することができる。例えば、少なくとも１つの発光ダイオード（ＬＤ）は、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の延長方向（例えば、第２方向（ＤＲ２））に対して交差する方向（例えば、第１方向（ＤＲ１））に横に配置され、上記発光ダイオード（ＬＤ）の第１端部（ＥＰ１）は、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）に隣接することができる。
一方、図６には、発光ダイオード（ＬＤ）が何れか１つの方向、例えば、第１方向（ＤＲ１）に沿って均一に配列されたものを図示したが、本発明はこれに限定されない。例えば、発光ダイオード（ＬＤ）のうち少なくとも１つは、第１及び第２方向（ＤＲ１、ＤＲ２）に対して傾いた斜線方向などに配列されることもできる。
実施例に基づいて、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間には、複数の発光ダイオード（ＬＤ）が並列に接続することができる。例えば、発光ダイオード（ＬＤ）の第１端部（ＥＰ１）は、第１電極（ＥＬＴ１）に直接または間接的に接続され、上記発光ダイオード（ＬＤ）の第２端部（ＥＰ２）は、第２電極（ＥＬＴ２）に直接または間接的に接続されることができる。
例えば、本発明の一実施例において、発光ダイオード（ＬＤ）の第１端部（ＥＰ１）は、第１コンタクト電極（ＣＮＥ１）を経由して第１電極（ＥＬＴ１）に電気的に接続され、上記発光ダイオード（ＬＤ）の第２端部（ＥＰ２）は、第２コンタクト電極（ＣＮＥ２）を経由して第２電極（ＥＬＴ２）に電気的に接続されることができる。他の実施例において、発光ダイオード（ＬＤ）の第１及び第２端部（ＥＰ１、ＥＰ２）のうち少なくとも１つは、第１及び／または第２電極（ＥＬＴ１、ＥＬＴ２）に直接接触して、上記第１及び／または第２電極（ＥＬＴ１、ＥＬＴ２）に電気的に接続することもできる。
実施例に基づいて、発光ダイオード（ＬＤ）は、所定の溶液内に分散された形で用意され、インクジェット方式などを利用して発光装置内に規定された所定の発光領域（例えば、各画素（ＰＸＬ）の発光領域）に供給することができる。例えば、発光ダイオード（ＬＤ）は、揮発性溶媒に混ざってそれぞれの発光領域に供給されることができる。このとき、第１及び第２電源線（ＰＬ１、ＰＬ２）を介して、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）にそれぞれ所定の第１及び第２整列電圧を印加すると、上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に電界が形成されることができる。これにより、上記発光ダイオード（ＬＤ）が配置される。発光ダイオード（ＬＤ）が配置された後は、溶媒を揮発させるたり、その他の方法で除去して、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に発光ダイオード（ＬＤ）を安定的に配列することができる。また、発光ダイオード（ＬＤ）が配列された後には、上記発光ダイオード（ＬＤ）の両端部、例えば、第１及び第２端部（ＥＰ１、ＥＰ２）上にそれぞれ第１コンタクト電極（ＣＮＥ１）及び第２コンタクト電極（ＣＮＥ２）を形成することができる。これにより、上記発光ダイオード（ＬＤ）を第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に安定的に接続することができる。
実施例に基づいて、第１コンタクト電極（ＣＮＥ１）は、発光ダイオード（ＬＤ）の第１端部（ＥＰ１）と第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の一領域（例えば、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の重畳領域）上に配置され、上記発光ダイオード（ＬＤ）の第１端部（ＥＰ１）と第１電極（ＥＬＴ１）を電気的に接続することができる。そして、第２コンタクト電極（ＣＮＥ２）は、発光ダイオード（ＬＤ）の第２端部（ＥＰ２）上に配置され、少なくとも１つのコンタクトホール（ＣＨ０）及び／または第２接続電極（ＣＮＬ２）を介して第２電極（ＥＬＴ２）に電気的に接続することができる。上記第２コンタクト電極（ＣＮＥ２）により、発光ダイオード（ＬＤ）の第２端部（ＥＰ２）が第２電極（ＥＬＴ２）に電気的に接続されることができる。
第１電源線（ＰＬ１）及び第１電極（ＥＬＴ１）などを経由して発光ダイオード（ＬＤ）の第１端部（ＥＰ１）に第１電源（ＶＤＤ）（または、第１信号）が印加され、第２電源線（ＰＬ２）及び第２電極（ＥＬＴ２）などを経由して発光ダイオード（ＬＤ）の第２端部（ＥＰ２）に第２電源（ＶＳＳ）（または、第２信号）が印加されると、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に順方向に接続される少なくとも１つの発光ダイオード（ＬＤ）が発光することになる。これにより、画素（ＰＸＬ）が光を放出することができるようになる。
図７は本発明の一実施例による発光装置を示した断面図で、一例として、図６のＩ～Ｉ’線に対応する断面の実施例を示した。実施例に基づいて、図７の発光装置は、パッシブ画素（ＰＸＬ）に対応することができるが、本発明による発光装置は画素（ＰＸＬ）に限定されない。
図６及び図７を参照すると、本発明の一実施例による画素（ＰＸＬ）（または、発光装置）は、基板（ＳＵＢ）、上記基板（ＳＵＢ）の一面上に順に配置されたバッファ層（ＢＦＬ）、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）、第１絶縁膜（ＩＮＳ１）、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）、少なくとも１つの発光ダイオード（ＬＤ）（例えば、複数の発光ダイオード（ＬＤ））、第１コンタクト電極（ＣＮＥ１）、第２絶縁膜（ＩＮＳ２）、第２コンタクト電極（ＣＮＥ２）、及び封止膜（ＥＮＣ）を含むことができる。例えば、本発明の一実施例では、基板（ＳＵＢ）の一面を基準に、バッファ層（ＢＦＬ）は第１層上に、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）は第２層上に、第１絶縁膜（ＩＮＳ１）は第３層上に、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）は第４層上に、発光ダイオード（ＬＤ）は第５層上に、第１コンタクト電極（ＣＮＥ１）は第６層上に、第２絶縁膜（ＩＮＳ２）は第７層上に、第２コンタクト電極（ＣＮＥ２）は第８層上に、封止膜（ＥＮＣ）は第９層上に配置されることができる。但し、このように規定された各構成要素の層別の位置は、基板（ＳＵＢ）上に配置された複数の構成要素間の相互配置関係、及び／またはこれらの形成または供給順序などに基づいたものであり、上記基板（ＳＵＢ）からの距離や高さなどに応じて区分したものではないことができる。
また、実施例に基づいて、上記構成要素のうち少なくとも１つが省略されたり、その位置が変更されることもある。例えば、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）と、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）の層別の位置は逆に変更することができる。例えば、本発明の他の実施例では、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）が基板（ＳＵＢ）上の第２層に配置され、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）が上記基板（ＳＵＢ）上の第４層に配置することもできる。同様に、第１コンタクト電極（ＣＮＥ１）と第２コンタクト電極（ＣＮＥ２）の層別の位置も逆に変更することができる。また、実施例に基づいて、図７に図示された構成要素のうち少なくとも１つが選択的に省略されるか、またはその他の構成要素がそれぞれの画素（ＰＸＬ）にさらに備えられることもできる。
基板（ＳＵＢ）は、画素（ＰＸＬ）を備えた表示パネル（例えば、図４のＰＮＬ）のベース部材を構成し、硬性基板または可撓性基板であることができる。また、基板（ＳＵＢ）は透明基板であることができるが、これに限定されない。即ち、本発明において基板（ＳＵＢ）の材料や物性は特に限定されない。このような基板（ＳＵＢ）の一面上にはバッファ層（ＢＦＬ）が配置されることができる。
バッファ層（ＢＦＬ）は、その上部に配置される電極、配線及び／または回路素子などに不純物が拡散するのを防止することができる。実施例に基づいて、バッファ層（ＢＦＬ）は単層で構成されることがあるが、少なくとも２重層以上の多層で構成することもできる。バッファ層（ＢＦＬ）が複数の層で提供される場合、各層は同じ材料または異なる材料で形成されることができる。一方、他の実施例では、バッファ層（ＢＦＬ）が省略されることもできる。即ち、バッファ層（ＢＦＬ）は、基板（ＳＵＢ）の一面上に選択的に形成されることができる。
バッファ層（ＢＦＬ）が形成された基板（ＳＵＢ）の一面上には第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）が配置されることができる。実施例に基づいて、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）は異なる方向に沿って延長されることができる。また、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）は一体または非一体に互いに接続することができる。
実施例に基づいて、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）は、様々な導電性物質を含むことができる。例えば、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）は、少なくとも１層の反射電極層を含むことができるが、これに限定されない。
例えば、第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）は、一定の反射率を有する導電性材料を含むことができる。例えば、第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、これらの合金のような金属、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）のような導電性酸化物、ＰＥＤＯＴのような導電性高分子のうち少なくとも１つを含むことができるが、これに限定されない。即ち、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）の構成物質は特に限定されず、上記第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）は、現在公知の様々な電極物質を含むことができる。
また、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）のそれぞれは、単一層または複数層で構成されることがあり、その断面構造（例えば、積層構造）は特に限定されない。例えば、第２電極（ＥＬＴ２）は、少なくとも１層の反射電極層と、少なくとも１層の導電性キャップ層を含む複数層で構成されることができる。また、第２電極（ＥＬＴ２）は、少なくとも１層の透明電極層を選択的にさらに含むことができる。実施例に基づいて、第２接続電極（ＣＮＬ２）は、第２電極（ＥＬＴ２）と同じ断面構造を有することができるが、これに限定されない。
一実施例において、第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）は少なくとも１層の反射電極層と、上記反射電極層の上部及び／または下部に配置される少なくとも１層の透明電極層と、上記反射電極層及び／または透明電極層の上部をカバーする少なくとも１層の導電性キャップ層と、を含むことができる。実施例に基づいて、上記反射電極層は、Ａｇを含む反射性を有する様々な導電材料からなることができ、その構成物質は特に限定されない。第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）が反射電極層を含む場合、発光ダイオード（ＬＤ）のそれぞれの両端、即ち、第１及び第２端部（ＥＰ１、ＥＰ２）から放出される光を画像が表示される方向（例えば、正面方向）に進行させることができる。
また、第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）が反射電極層の上部及び／または下部に配置される少なくとも１層の透明電極層をさらに含む多層構造を有すると、信号遅延（ＲＣ ｄｅｌａｙ）による電圧降下を最小限に抑えることができる。これにより、発光ダイオード（ＬＤ）に必要な電圧を効果的に伝達することができるようになる。実施例に基づいて、上記透明電極層は、ＩＴＯをはじめとする様々な透明導電材料からなることができ、その構成物質は特に限定されない。
さらに、第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）が反射電極層及び／または透明電極層をカバーする導電性キャップ層を含むようになると、画素（ＰＸＬ）の製造工程時に発生する不良などにより第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）の反射電極層などが損傷することを防止することができる。但し、上記導電性キャップ層は、第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）に選択的に含めることができるものであり、実施例によっては省略することができる。また、上記導電性キャップ層は、第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）の構成要素とみなされるか、または上記第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）上に配置された別途の構成要素とみなされることもある。
第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）が形成された基板（ＳＵＢ）上には第１絶縁膜（ＩＮＳ１）が配置されることができる。例えば、第１絶縁膜（ＩＮＳ１）は、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）をカバーするように基板（ＳＵＢ）上に配置されることができる。
このような第１絶縁膜（ＩＮＳ１）は、少なくとも１層の有機膜及び／または無機膜を含む単層または複数層の構造を有することができ、現在公知の様々な絶縁物質を含むことができる。例えば、第１絶縁膜（ＩＮＳ１）は、ＳｉＮｘから構成された少なくとも１層の無機膜を含むことができるが、これに限定されない。
実施例に基づいて、第１絶縁膜（ＩＮＳ１）は、第２接続電極（ＣＮＬ２）の一領域を露出するコンタクトホール（ＣＨ０）を含むことができる。例えば、第１絶縁膜（ＩＮＳ１）は、第２接続電極（ＣＮＬ２）と第２コンタクト電極（ＣＮＥ２）の重畳領域において、少なくとも１つのコンタクトホール（ＣＨ０）を有することができる。
第１絶縁膜（ＩＮＳ１）が形成された基板（ＳＵＢ）上には、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）が配置されることができる。一実施例において、第１電極（ＥＬＴ１）は、第１絶縁膜（ＩＮＳ１）を介在して第２電極（ＥＬＴ２）と重畳するように配置されることができる。即ち、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の一領域は互いに重畳するが、少なくとも第１絶縁膜（ＩＮＳ１）を間に介在して互いに離隔されることができる。
実施例に基づいて、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）は異なる方向に沿って延長されることできる。また、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）は一体または非一体に接続されることができる。
実施例に基づいて、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）は、様々な導電性物質を含むことができる。例えば、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）は、少なくとも１層の反射電極層を含むことができるが、これに限定されない。
例えば、第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）は、一定の反射率を有する導電性材料を含むことができる。例えば、第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、これらの合金のような金属、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）のような導電性酸化物、ＰＥＤＯＴのような導電性高分子のうち少なくとも１つを含むことができるが、これに限定されない。即ち、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）の構成物質は特に限定されず、上記第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）は、現在公知の様々な電極物質を含むことができる。また、第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）は、第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）と同じ導電物質を含むか、または上記第２電極（ＥＬＴ２）及び／または第２接続電極（ＣＮＬ２）と異なる導電物質を含むことができる。
また、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）のそれぞれは、単一層または複数層で構成されることがあり、その断面構造（例えば、積層構造）は特に限定されない。例えば、第１電極（ＥＬＴ１）は、少なくとも１層の反射電極層と、少なくとも１層の導電性キャップ層を含む複数層から構成されることができる。また、第１電極（ＥＬＴ１）は、少なくとも１層の透明電極層を選択的にさらに含むことができる。実施例に基づいて、第１接続電極（ＣＮＬ１）は、第１電極（ＥＬＴ１）と同じ断面構造を有することができるが、これに限定されない。
一実施例において、第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）は、少なくとも１層の反射電極層と、上記反射電極層の上部及び／または下部に配置される少なくとも１層の透明電極層と、上記反射電極層及び／または透明電極層の上部をカバーする少なくとも１層の導電性キャップ層と、を含むことができる。実施例に基づいて、上記反射電極層は、Ａｇを含む反射性を有する様々な導電材料からなることができるが、その構成物質は特に限定されない。第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）が反射電極層を含む場合、発光ダイオード（ＬＤ）のそれぞれの両端、即ち、第１及び第２端部（ＥＰ１、ＥＰ２）から放出される光を画像が表示される方向（例えば、正面方向）に進行させることができる。
また、第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）が、反射電極層の上部及び／または下部に配置される少なくとも１層の透明電極層をさらに含む多層の構造を有すると、信号遅延による電圧降下を最小限に抑えることができる。これにより、発光ダイオード（ＬＤ）に必要な電圧を効果的に伝達することができるようになる。実施例に基づいて、上記透明電極層は、ＩＴＯをはじめとする様々な透明導電材料からなることができ、その構成物質は特に限定されない。
さらに、第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）が反射電極層及び／または透明電極層をカバーする導電性キャップ層を含むようになると、画素（ＰＸＬ）の製造工程時に発生する不良などにより、第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）の反射電極層などが損傷することを防止することができる。但し、上記導電性キャップ層は、第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）に選択的に含むことができるものであり、実施例によっては省略することができる。また、上記導電性キャップ層は、第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）の構成要素とみなされるか、または上記第１電極（ＥＬＴ１）及び／または第１接続電極（ＣＮＬ１）上に配置された別途の構成要素とみなされることもできる。
第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）が形成された基板（ＳＵＢ）上には少なくとも１つの発光ダイオード（ＬＤ）が配置されることができる。例えば、それぞれの画素（ＰＸＬ）が形成されるそれぞれの画素領域には、複数の発光ダイオード（ＬＤ）が配置されることができる。
実施例に基づいて、発光ダイオード（ＬＤ）それぞれの第１端部（ＥＰ１）は、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）に隣接して配置されることができる。例えば、発光ダイオード（ＬＤ）それぞれの第１端部（ＥＰ１）は、第１電極（ＥＬＴ１）の１つの角（例えば、左側または右側の角）に近接するように配置されることができる。また、上記発光ダイオード（ＬＤ）それぞれの第２端部（ＥＰ２）は、上記第１端部（ＥＰ１）の反対側に位置することができる。
発光ダイオード（ＬＤ）が配置された基板（ＳＵＢ）上には第１コンタクト電極（ＣＮＥ１）が配置されることができる。一実施例において、第１コンタクト電極（ＣＮＥ１）は、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の一領域と発光ダイオード（ＬＤ）の第１端部（ＥＰ１）をカバーするように配置されることができる。実施例に基づいて、第１コンタクト電極（ＣＮＥ１）は、第１電極（ＥＬＴ１）及び発光ダイオード（ＬＤ）の第１端部（ＥＰ１）と接触するように上記第１電極（ＥＬＴ１）上に直接形成されることがあるが、本発明はこれに限定されない。例えば、本発明の他の実施例では、第１電極（ＥＬＴ１）と第１コンタクト電極（ＣＮＥ１）の間に少なくとも１層の絶縁膜が介在され、上記絶縁膜に形成されたコンタクトホール（または開口部）などにより、第１電極（ＥＬＴ１）と第１コンタクト電極（ＣＮＥ１）が互いに接することもできる続。このような第１コンタクト電極（ＣＮＥ１）は、発光ダイオード（ＬＤ）の第１端部（ＥＰ１）を安定的に固定し、上記第１端部（ＥＰ１）を第１電極（ＥＬＴ１）に電気的に接続することができる。
実施例に基づいて、第１コンタクト電極（ＣＮＥ１）は、実質的に透明または半透明であることができる。例えば、第１コンタクト電極（ＣＮＥ１）は、ＩＴＯやＩＺＯをはじめとする透明導電性物質からなることができ、その他にも現在公知の様々な種類の透明導電性物質からなることができる。これにより、それぞれの発光ダイオード（ＬＤ）で生成される光が、第１コンタクト電極（ＣＮＥ１）を透過して発光ダイオード（ＬＤ）の外部に放出されることができるようになる。
第１コンタクト電極（ＣＮＥ１）が形成された基板（ＳＵＢ）上には第２絶縁膜（ＩＮＳ２）が配置されることができる。例えば、第２絶縁膜（ＩＮＳ２）は、少なくとも第１コンタクト電極（ＣＮＥ１）をカバーするように上記第１コンタクト電極（ＣＮＥ１）上に配置されることができる。このような第２絶縁膜（ＩＮＳ２）の一端は、第１コンタクト電極（ＣＮＥ１）と第２コンタクト電極（ＣＮＥ２）の間に介在されることができる。これにより、第１コンタクト電極（ＣＮＥ１）と第２コンタクト電極（ＣＮＥ２）を安定的に分離することで、上記第１コンタクト電極（ＣＮＥ１）と第２コンタクト電極（ＣＮＥ２）の間で電気的安定性を確保することができる。即ち、第２絶縁膜（ＩＮＳ２）によって、第１コンタクト電極（ＣＮＥ１）と第２コンタクト電極（ＣＮＥ２）の間のショート欠陥を防止することができる。
実施例に基づいて、第２絶縁膜（ＩＮＳ２）は、少なくとも１層の有機膜及び／または無機膜を含む単層または多層構造を有することができ、現在公知の様々な絶縁物質を含むことができる。例えば、第２絶縁膜（ＩＮＳ２）は、ＳｉＮｘで構成された少なくとも１層の無機膜を含むことができるが、これに限定されない。また、第２絶縁膜（ＩＮＳ２）は、第１絶縁膜（ＩＮＳ１）と同じ絶縁物質を含むか、または上記第１絶縁膜（ＩＮＳ１）と異なる絶縁物質を含むことができる。
第２絶縁膜（ＩＮＳ２）が形成された基板（ＳＵＢ）上には第２コンタクト電極（ＣＮＥ２）が配置されることができる。実施例に基づいて、第２コンタクト電極（ＣＮＥ２）は、発光ダイオード（ＬＤ）の第２端部（ＥＰ２）と第２接続電極（ＣＮＬ２）の一領域をカバーするように配置されることができる。
例えば、第２コンタクト電極（ＣＮＥ２）は、発光ダイオードＬＤの第２端部（ＥＰ２）に直接接触するように上記第２端部（ＥＰ２（上に配置されることができる。また、第２コンタクト電極（ＣＮＥ２９は、第２接続電極（ＣＮＬ２）の一領域と重畳するように配置されて、第１絶縁膜（ＩＮＳ１）を貫通する少なくとも１つのコンタクトホール（ＣＨ０）によって第２接続電極（ＣＮＬ２）及び第２電極（ＥＬＴ２）に電気的に接続されることができる。このような第２コンタクト電極（ＣＮＥ２）は、発光ダイオード（ＬＤ）の第２端部（ＥＰ２）を安定的に固定し、上記第２端部（ＥＰ２）を第２電極（ＥＬＴ２）に電気的に接続することができる。
実施例に基づいて、第２コンタクト電極（ＣＮＥ２）は、実質的に透明または半透明にすることができる。例えば、第２コンタクト電極（ＣＮＥ２）は、ＩＴＯやＩＺＯをはじめとする透明導電性物質からなることができ、その他にも現在公知の様々な種類の透明導電性物質からなることができる。これにより、それぞれの発光ダイオード（ＬＤ）で生成される光が第２コンタクト電極（ＣＮＥ２）を透過して発光ダイオード（ＬＤ）の外部に放出されることができるようになる。また、第２コンタクト電極（ＣＮＥ２）は、第１コンタクト電極（ＣＮＥ１）と同じ導電物質を含むか、または上記第１コンタクト電極（ＣＮＥ１）と異なる導電物質を含むことができる。
第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）が形成された基板（ＳＵＢ）上には少なくとも１層の絶縁膜が配置されることができる。例えば、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）が形成された基板（ＳＵＢ）の一面は、少なくとも１層の絶縁膜によってカバーされることができる。実施例に基づいて、上記少なくとも１層の絶縁膜は、封止膜（ＥＮＣ）（または、オーバーコート層）を含むことができる。
封止膜（ＥＮＣ）は単層または複数層で構成されることができる。例えば、封止膜（ＥＮＣ）は、互いに重畳する複数の無機絶縁膜と、これらの間に介在された少なくとも１層の有機絶縁膜を含む薄膜封止層でできている。但し、封止膜（ＥＮＣ）の構成物質及び／または断面構造は特に限定されず、これは多様に変更されることがある。実施例に基づいて、封止膜（ＥＮＣ）は少なくとも表示領域（例えば、図４のＤＡ）をカバーするように形成され、画素（ＰＸＬ）を保護することができる。また、実施例に基づいて、発光ダイオード（ＬＤ）などが配置された基板（ＳＵＢ）の一面上には、封止膜（ＥＮＣ）の他にも少なくとも１つの保護層や光学層などが選択的にさらに配置されることができる。
上述した図６及び図７の実施例では、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）を基板（ＳＵＢ）上の異なる層に重畳するように配置する。例えば、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）は、第１絶縁膜（ＩＮＳ１）を間に介在して分離された異なる層に配置することができる。このように、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）を異なる層に分離して配置した場合、画素（ＰＸＬ）（または、発光装置）の製造段階などにおいて、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間のショート欠陥が発生することを効果的に防止することができる。
また、上述した実施例のように第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）を異なる層に分離して形成すると、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）を同じ層に形成する他の実施形態の画素（または、他の実施例の発光装置）と比較して、工程マージンなどを考慮して設定するこができる第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間の距離をさらに縮小することができる。例えば、本発明の実施例を適用すると、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間の距離を２．５μｍ未満に縮小することができる。第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間の距離が縮小されると、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間に同じ電圧が印加されても、上記第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間により大きな電界を形成することができる。また、第１絶縁膜（ＩＮＳ１）の厚さを調整することで、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間に形成される電界の大きさを容易に調整することができる。これにより、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間に発光ダイオード（ＬＤ）を効率的に整列し、その整列の品質を向上させることができる。即ち、上述した実施例によると、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間のショート欠陥を効果的に防止または低減しながらも、上記第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間に少なくとも１つの発光ダイオードＬＤを効率的及び安定的に配列することができる。
さらに、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に形成される電界は、上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の角領域（例えば、平面上で見たとき、上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の両側の角）で最大の大きさを有し、これにより、発光ダイオード（ＬＤ）が第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の両側に効果的に整列されることができる。上述した実施例によると、工程誤差などにより、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の大きさに偏差（例えば、幅偏差）が発生しても、発光ダイオード（ＬＤ）が何れか一電極の方向のみに偏って配置される偏心整列現象を防止することができる。
図８は本発明の一実施例による発光装置を示した平面図であって、一例として、上記発光装置で構成されている画素（ＰＸＬ）の実施例を示す。そして、図９ａ及び図９ｂはそれぞれ本発明の一実施例による発光装置を示した断面図であって、一例として、図８のＩＩ～ＩＩ’線に対応する断面の異なる実施例を示す。例えば、図９ａ及び図９ｂは隔壁（ＰＷ）の形状に関して、さまざまな実施例を示す。図８～図９ｂの実施例において、図６及び図７の実施例と同様または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略することにする。
図８～図９ｂを参照すると、画素（ＰＸＬ）（または、発光装置）は少なくとも１つの隔壁（ＰＷ）をさらに含むことができる。例えば、画素（ＰＸＬ）は、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の下部に配置された第１隔壁（ＰＷ１）（または「第１壁」または「第１バンク」ともいう）と、それぞれの第２コンタクト電極（ＣＮＥ２）の下部に配置された少なくとも１つの第２隔壁（ＰＷ２）（または「第２壁」または「第２バンク」ともいう）と、を含んでもよい。また、上記画素（ＰＸＬ）は、それぞれの第２隔壁（ＰＷ２）の上部に反射膜（ＲＥＦ）を選択的にさらに含むことができる。
実施例に基づいて、第１及び第２隔壁（ＰＷ１、ＰＷ２）は、バッファ層（ＢＦＬ）上に互いに離隔して配置されることができる。バッファ層（ＢＦＬ）などが省略される場合、上記第１及び第２隔壁（ＰＷ１、ＰＷ２）は、基板（ＳＵＢ）の一面上に直接形成することもできる。但し、本発明はこれに限定されず、第１及び第２隔壁（ＰＷ１、ＰＷ２）の層別の位置は多様に変更されることができる。
一実施例において、第１及び第２隔壁（ＰＷ１、ＰＷ２）は、基板（ＳＵＢ）上の同じ層上に所定の距離（または、間隔）分だけ離隔して配置されることができる。また、第１及び第２隔壁（ＰＷ１、ＰＷ２）は、実質的に同じ構造、形状、及び／または高さを有することができるが、本発明はこれに限定されない。
実施例に基づいて、第１隔壁（ＰＷ１）は、基板（ＳＵＢ）と、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に配置されることができる。一実施例において、第１隔壁（ＰＷ１）は、バッファ層（ＢＦＬ）が形成された基板（ＳＵＢ）と第２電極（ＥＬＴ２）の間に配置されることができる。上記第１隔壁（ＰＷ１）は、少なくとも１つの発光ダイオード（ＬＤ）の第１端部（ＥＰ１）に隣接するように配置されることができる。例えば、第１隔壁（ＰＷ１）の一側面は、少なくとも１つの発光ダイオード（ＬＤ）の第１端部（ＥＰ１）と隣接する距離に位置して、上記第１端部（ＥＰ１）と対向するように配置することができる。
実施例に基づいて、第２隔壁（ＰＷ２）は、基板（ＳＵＢ）と第２コンタクト電極（ＣＮＥ２）の間に配置されることができる。例えば、第２隔壁（ＰＷ２）は、バッファ層（ＢＦＬ）が形成された基板（ＳＵＢ）と第１絶縁膜（ＩＮＳ１）の間に配置され、上記第２隔壁（ＰＷ２）の上部には、選択的に反射膜（ＲＥＦ）が配置されることができる。このような第２隔壁（ＰＷ２）は、少なくとも１つの発光ダイオード（ＬＤ）の第２端部（ＥＰ２）に隣接して配置されることができる。例えば、第２隔壁（ＰＷ２）の一側面は、少なくとも１つの発光ダイオード（ＬＤ）の第２端部（ＥＰ２）と隣接する距離に位置して、上記第２端部（ＥＰ２）と対向するように配置されることができる。また、第２隔壁（ＰＷ２）と第２コンタクト電極（ＣＮＥ２）の間には、少なくとも１層の反射膜（ＲＥＦ）がさらに配置されることができる。実施例に基づいて、上記反射膜（ＲＥＦ）は、第２電極（ＥＬＴ２）を形成する工程において、上記第２電極（ＥＬＴ２）（特に、上記第２電極（ＥＬＴ２）の反射電極層）と同じ物質で同時に形成されることができるが、これに限定されない。
それぞれの隔壁（ＰＷ）は、様々な形状を有することができる。例えば、それぞれの隔壁（ＰＷ）は、図９ａに示したように上部に行くほど幅が狭くなる台形の断面を有することができる。この場合、それぞれの隔壁（ＰＷ）は、少なくとも一側面で傾斜面を有することができる。また、他の実施例において、それぞれの隔壁（ＰＷ）は、図９ｂに示すように、上部に行くほど幅が狭くなる半円または半楕円の断面を有することもできる。この場合、それぞれの隔壁（ＰＷ）は、少なくとも一側面で曲面を有することができる。即ち、本発明における隔壁（ＰＷ）の形状は特に限定されず、これは多様に変更することができる。また、実施例によっては、隔壁（ＰＷ）のうち少なくとも１つ（例えば、第１及び／または第２隔壁（ＰＷ１、ＰＷ２））が省略されたり、またはその位置が変更されることもある。
実施例に基づいて、それぞれの隔壁（ＰＷ）は、無機材料または有機材料を含む絶縁物質を含むことができる。また、それぞれの隔壁（ＰＷ）は、単層または複数層で構成されることができる。即ち、本発明における隔壁（ＰＷ）の構成物質及び／または積層構造は特に限定されず、これは多様に変更されることができる。
また、本発明の一実施例において、それぞれの隔壁（ＰＷ）は、反射部材として機能することができる。例えば、それぞれの隔壁（ＰＷ）は、その上部に提供された第１及び第２電極（ＥＬＴ１、ＥＬＴ２）及び／または反射膜（ＲＥＦ）と共にそれぞれの発光ダイオード（ＬＤ）から出射される光の効率を向上させる反射部材として機能することができる。
第１隔壁（ＰＷ１）の上部には、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）などが順に配置され、第２隔壁（ＰＷ２）の上部には、反射膜（ＲＥＦ）などが配置されることができる。実施例に基づいて、第１及び第２隔壁（ＰＷ１、ＰＷ２）のそれぞれの上部に配置される第１及び第２電極（ＥＬＴ１、ＥＬＴ２）と反射膜（ＲＥＦ）などは、上記第１及び第２隔壁（ＰＷ１、ＰＷ２）のそれぞれの形状に対応する形状を有することができる。例えば、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）と反射膜（ＲＥＦ）は、それぞれの隔壁（ＰＷ）に対応する形状を有しながら、基板（ＳＵＢ）の高さ方向に突出することができる。
このように、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）と反射膜（ＲＥＦ）がそれぞれの隔壁（ＰＷ）に対応する形状を有すると、発光ダイオード（ＬＤ）の第１及び第２端部（ＥＰ１、ＥＰ２）から出射された光が第１及び第２電極（ＥＬＴ１、ＥＬＴ２）と反射膜（ＲＥＦ）などによって反射されて、発光装置の正面方向にさらに進行することができる。これにより、発光ダイオード（ＬＤ）から出射された光の効率を向上させることができる。
図１０は本発明の一実施例による発光装置の製造方法を示すフローチャートであり、一例として、図８～図９ｂの実施例による発光装置の製造方法の実施例を示す。以下では、図８～図１０を一緒に参照して、本発明の一実施例による発光装置（例えば、上記発光装置を含む画素（ＰＸＬ））の製造方法を説明することにする。
＜ＳＴ１００：隔壁形成段階＞
まず、基板（ＳＵＢ）の一面、または上記基板（ＳＵＢ）の一面上に配置されたバッファ層（ＢＦＬ）上に少なくとも１つの隔壁（ＰＷ）を形成する。例えば、上記基板（ＳＵＢ）上に規定されたそれぞれの発光領域（例えば、各画素（ＰＸＬ）の発光領域）に互いに離隔するように、第１及び第２隔壁（ＰＷ１、ＰＷ２）を形成することができる。
一方、図８～図１０の実施例では、基板（ＳＵＢ）またはバッファ層（ＢＦＬ）上にすぐに隔壁（ＰＷ）を形成する実施例を開示したが、本発明はこれに限定されない。例えば、本発明の他の実施例では、基板（ＳＵＢ）またはバッファ層（ＢＦＬ）上に図示されていない回路素子層がさらに形成され、上記回路素子層上に第１及び第２隔壁（ＰＷ１、ＰＷ２）、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）、発光ダイオード（ＬＤ）、及び／または第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）を形成することもできる。この場合、隔壁（ＰＷ）を形成するに先立って、回路素子層の形成工程が行われることもある。さらに、図６及び図７の実施例などのように、隔壁（ＰＷ）が省略される場合には、隔壁を形成する段階は省略されることもできる。
＜ＳＴ２００：下部電極形成段階＞
次いで、バッファ層（ＢＦＬ）及び／または隔壁（ＰＷ）などが形成された基板（ＳＵＢ）上に下部電極を形成する。例えば、上記基板（ＳＵＢ）上に、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）を形成することができる。また、実施例に応じては、上記第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）と共に反射膜（ＲＥＦ）などをさらに形成することもできる。
＜ＳＴ３００：第１絶縁膜形成段階＞
次いで、第２電極（ＥＬＴ２）及び第２接続電極（ＣＮＬ２）が形成された基板（ＳＵＢ）上に、第１絶縁膜（ＩＮＳ１）を形成する。例えば、少なくとも第２電極（ＥＬＴ２）をカバーするように上記基板（ＳＵＢ）上に第１絶縁膜（ＩＮＳ１）を形成することができる。
＜ＳＴ４００：上部電極形成段階＞
次いで、第１絶縁膜（ＩＮＳ１）が形成された基板（ＳＵＢ）上に上部電極を形成する。例えば、上記基板（ＳＵＢ）上に第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）を形成することができる。実施例に基づいて、第１電極（ＥＬＴ１）は、第２電極（ＥＬＴ２）と重畳するよう第１絶縁膜（ＩＮＳ１）上に形成されることができるが、これに限定されない。
＜ＳＴ５００：発光ダイオードの供給及び整列段階＞
次いで、第１電極（ＥＬＴ１）及び第１接続電極（ＣＮＬ１）が形成された基板（ＳＵＢ）上に少なくとも１つの発光ダイオード（ＬＤ）を供給し、上記発光ダイオード（ＬＤ）の一端部が上部電極（例えば、第１電極（ＥＬＴ１））に隣接するように上記発光ダイオード（ＬＤ）を整列する。例えば、インクジェットプリント方式などを介して上記基板（ＳＵＢ）上に複数の発光ダイオード（ＬＤ）を供給し、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）に所定の整列電圧を印加することにより、上記発光ダイオード（ＬＤ）を整列することができる。
＜ＳＴ６００：第１及び第２コンタクト電極形成段階＞
次いで、発光ダイオード（ＬＤ）が整列された基板（ＳＵＢ）上に第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）を形成することにより、上記発光ダイオード（ＬＤ）を下部電極（例えば、第２電極（ＥＬＴ２））と上部電極（例えば、第１電極（ＥＬＴ１））の間に電気的に接続する。例えば、発光ダイオード（ＬＤ）の第１端部（ＥＰ１）を第１電極（ＥＬＴ１）に接続する第１コンタクト電極（ＣＮＥ１）と、上記発光ダイオード（ＬＤ）の第２端部（ＥＰ２）を第２電極（ＥＬＴ２）に接続する第２コンタクト電極（ＣＮＥ２）を形成することにより、上記発光ダイオード（ＬＤ）を第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間に電気的に接続することができる。
一実施例において、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）は、基板（ＳＵＢ）上の異なる層に配置することができる。この場合、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）を順に形成することができる。例えば、第１電極（ＥＬＴ１）上に第１コンタクト電極（ＣＮＥ１）を形成した後、上記第１コンタクト電極（ＣＮＥ１）をカバーする第２絶縁膜（ＩＮＳ２）を形成することができる。そして、上記第２絶縁膜（ＩＮＳ２）上に第２コンタクト電極（ＣＮＥ２）を形成することができる。
一方、他の実施例では、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）が基板（ＳＵＢ）上の同じ層に離隔して配置されることができる。この場合、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）を同時に形成することもできる。
＜ＳＴ７００：封止膜形成段階＞
次いで、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）が形成された基板（ＳＵＢ）上に封止膜（ＥＮＣ）を形成する。これにより、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）、発光ダイオード（ＬＤ）、及び第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）などを含む表示素子層を安定的に保護することができる。
図１１ａは本発明の一実施例による発光装置を示す平面図であり、一例として、上記発光装置を含む画素（ＰＸＬ）の実施例を示し、図１１ｂは図１１ａの実施例による第１及び第２電極（ＥＬＴ１、ＥＬＴ２）と発光ダイオード（ＬＤ）の相互配置関係を示す平面図である。そして、図１２ａ及び図１２ｂは、それぞれ本発明の一実施例による発光装置を示す断面図であり、一例として、図１１ａのＩＩＩ～ＩＩＩ’線に対応する断面の異なる実施例を示す。図１１ａ～図１２ｂの実施例において、上述した実施例と同様または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略することにする。
実施例に基づいて、図１１ａ～図１２ｂでは、第１及び／または第２電極（ＥＬＴ１、ＥＬＴ２）が少なくとも１つのコンタクトホールを介してそれぞれ第１電源線（ＰＬ１）及び第２電源線（ＰＬ２）に接続されるか、または上記第１及び／または第２電極（ＥＬＴ１、ＥＬＴ２）が少なくとも１つの回路素子（例えば、図５ａ～図５ｃなどの画素回路（ＰＸＣ）に含まれている少なくとも１つのトランジスタ）を経由して第１電源線（ＰＬ１）または第２電源線（ＰＬ２）に接続される発光装置（例えば、アクティブ発光表示装置の画素（ＰＸＬ））を図示する。
実施例に基づいて、図１１ａに図示された光源ユニット（ＬＳＵ）は、上述した実施例、例えば、図８の実施例による発光装置（または、画素（ＰＸＬ））と実質的に類似または同様に構成されることができる。また、図１２ａ及び図１２ｂに図示された表示素子層（ＬＤＬ）は、図９ａ及び図９ｂに示された実施例による発光装置（または、画素（ＰＸＬ））の断面と実質的に類似または同様に構成されることができる。従って、図１１ａ～図１２ｂの実施例を説明するにおいて、図８～図９ｂの実施例を含め、上述した少なくとも１つの実施例と同様または同じ構成要素には同じ符号を与し、これに対する詳細な説明は省略することにする。
図１１ａ～図１２ｂを図４～図１０と結びつけて本実施例を説明すると、それぞれの画素（ＰＸＬ）は、基板（ＳＵＢ）上の異なる層に重畳するように配置された第１及び第２電極（ＥＬＴ１、ＥＬＴ２）と、上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に電気的に接続された少なくとも１つの発光ダイオード（ＬＤ）などを含む表示素子層（ＬＤＬ）を含み、上記表示素子層（ＬＤＬ）の下部に配置された回路素子層（ＰＣＬ）をさらに含むことができる。例えば、回路素子層（ＰＣＬ）は、基板（ＳＵＢ）と表示素子層（ＬＤＬ）の間に配置されることができる。
実施例に基づいて、回路素子層（ＰＣＬ）は少なくとも表示領域（ＤＡ）に配置される複数の回路素子を含むことができる。例えば、回路素子層（ＰＣＬ）は、それぞれの画素領域に配置されてそれぞれの画素回路（ＰＸＣ）を構成する複数の回路素子を含むことができる。即ち、実施例に応じて、回路素子層（ＰＣＬ）は、画素回路層でできている。
例えば、回路素子層（ＰＣＬ）は、それぞれの画素領域に配置された複数のトランジスタ、例えば図５ａ及び図５ｂの第１及び第２トランジスタ（Ｔ１、Ｔ２）と、少なくとも１つのコンデンサ、例えば、図５ａ及び図５ｂのストレージキャパシタ（Ｃｓｔ）と、を含むことができる。また、回路素子層（ＰＣＬ）は、少なくとも１つの走査線（Ｓｉ）、データ線（Ｄｊ）、第１電源線（ＰＬ１）及び／または第２電源線（ＰＬ２）をさらに含むことができる。
実施例に基づいて、それぞれの画素回路（ＰＸＣ）に備えられた複数のトランジスタ、例えば、第１及び第２トランジスタ（Ｔ１、Ｔ２）は実質的に同じまたは類似する断面構造を有することができる。但し、本発明はこれに限定されず、他の実施例では、上記複数のトランジスタのうち少なくとも一部が異なるタイプ及び／または構造を有することもできる。
また、回路素子層（ＰＣＬ）は、複数の絶縁膜を含むことができる。例えば、回路素子層（ＰＣＬ）は、基板（ＳＵＢ）の一面上に順に積層されたバッファ層（ＢＦＬ）、ゲート絶縁膜（ＧＩ）、層間絶縁膜（ＩＬＤ）、及びパッシベーション膜（ＰＳＶ）を含むことができる。
実施例に基づいて、バッファ層（ＢＦＬ）は、それぞれの回路素子に不純物が拡散するのを防止することができる。このようなバッファ層（ＢＦＬ）は、単層で構成されることがあるが、少なくとも２重層以上の多層で構成することもできる。バッファ層（ＢＦＬ）が複数の層で提供される場合、各層は同じ材料または異なる材料で形成することができる。一方、実施例に応じては、バッファ層（ＢＦＬ）が省略されることもできる。
実施例に基づいて、第１及び第２トランジスタ（Ｔ１、Ｔ２）のそれぞれは、半導体層（ＳＣＬ）、ゲート電極（ＧＥ）、第１トランジスタ電極（ＥＴ１）及び第２トランジスタ電極（ＥＴ２）を含む。一方、実施例に基づいて、図１２ａ及び図１２ｂでは、第１及び第２トランジスタ（Ｔ１、Ｔ２）が半導体層（ＳＣＬ）とは別途で形成された第１トランジスタ電極（ＥＴ１）及び第２トランジスタ電極（ＥＴ２）を具備する実施例を示したが、本発明はこれに限定されない。例えば、本発明の他の実施例では、それぞれの画素回路（ＰＸＣ）を構成する少なくとも１つのトランジスタに備えられる第１及び／または第２トランジスタ電極（ＥＴ１、ＥＴ２）がそれぞれの半導体層（ＳＣＬ）と統合されて構成されることもできる。
半導体層（ＳＣＬ）はバッファ層（ＢＦＬ）上に配置されることができる。例えば、半導体層（ＳＣＬ）は、バッファ層（ＢＦＬ）が形成された基板（ＳＵＢ）とゲート絶縁膜（ＧＩ）の間に配置されることができる。このような半導体層（ＳＣＬ）は、第１トランジスタ電極（ＥＴ１）に接触される第１領域と、第２トランジスタ電極（ＥＴ２）に接触される第２領域と、上記第１及び第２領域の間に位置したチャネル領域と、を含むことができる。実施例に基づいて、上記第１及び第２領域のうちの１つはソース領域で、他の１つはドレイン領域であることができる。
実施例に基づいて、半導体層（ＳＣＬ）は、ポリシリコン、アモルファスシリコン、酸化物半導体などからなる半導体パターンであることができる。また、半導体層（ＳＣＬ）のチャネル領域は、不純物がドープされていない半導体パターンとして、真性半導体であることができ、上記半導体層（ＳＣＬ）の第１及び第２領域は、それぞれ所定の不純物がドープされた半導体パターンであることができる。
ゲート電極（ＧＥ）は、ゲート絶縁膜（ＧＩ）を間に介在して半導体層（ＳＣＬ）上に配置されることができる。例えば、ゲート電極（ＧＥ）は、ゲート絶縁膜（ＧＩ）及び層間絶縁膜（ＩＬＤ）の間に、半導体層（ＳＣＬ）の少なくとも一領域と重畳するように配置されることができる。
第１及び第２トランジスタ電極（ＥＴ１、ＥＴ２）は、少なくとも１層の層間絶縁膜（ＩＬＤ）を間に介在して半導体層（ＳＣＬ）及びゲート電極（ＧＥ）上に配置されることができる。例えば、第１及び第２トランジスタ電極（ＥＴ１、ＥＴ２）は、層間絶縁膜（ＩＬＤ）とパッシベーション膜（ＰＳＶ）の間に配置されることができる。このような第１及び第２トランジスタ電極（ＥＴ１、ＥＴ２）は、半導体層（ＳＣＬ）に電気的に接続されることができる。例えば、第１及びトランジスタの第２電極（ＥＴ１、ＥＴ２）のそれぞれは、ゲート絶縁膜（ＧＩ）及び層間絶縁膜（ＩＬＤ）を貫通するそれぞれのコンタクトホールを介して各半導体層（ＳＣＬ）の第１領域及び第２領域に接続されることができる。
一方、実施例に基づいて、画素回路（ＰＸＣ）に備えられた少なくとも１つのトランジスタ（例えば、図５ａ及び図５ｂの第１トランジスタ（Ｔ１））の第１及び第２トランジスタ電極（ＥＴ１、ＥＴ２）のうち何れかは、パッシベーション膜（ＰＳＶ）を貫通する第１コンタクトホール（ＣＨ１）を介して、上記パッシベーション膜（ＰＳＶ）の上部に配置された光源ユニット（ＬＳＵ）の第１電極（ＥＬＴ１）に電気的に接続されることができる。
また、実施例に基づいて、それぞれの画素（ＰＸＬ）に接続される少なくとも１つの信号線及び／または電源線は、画素回路（ＰＸＣ）を構成する回路素子の一電極と同じ層に配置されることができる。例えば、第２電源（ＶＳＳ）を供給するための第２電源線（ＰＬ２）は、第１及び第２トランジスタ（Ｔ１、Ｔ２）のゲート電極（ＧＥ）と同じ層に配置されて、上記第１及び第２トランジスタ電極（ＥＴ１、ＥＴ２）と同じ層に配置されたブリッジパターン（ＢＲＰ）、及びパッシベーション膜（ＰＳＶ）を貫通する少なくとも１つの第２コンタクトホール（ＣＨ２）を介して、上記パッシベーション膜（ＰＳＶ）の上部に配置された光源ユニット（ＬＳＵ）の第２接続電極（ＣＮＬ２）及び第２電極（ＥＬＴ２）に電気的に接続することができる。但し、上記第２電源線（ＰＬ２）の構造及び／または位置は多様に変更されることができる。
表示素子層（ＬＤＬ）は、各画素（ＰＸＬ）の光源ユニット（ＬＳＵ）が配置される層であって、例えば、図８～図９ｂで説明した画素（ＰＸＬ）の発光装置と実質的に同じまたは類似するように構成されることができる。例えば、表示素子層（ＬＤＬ）は、回路素子層（ＰＣＬ）の上部の各画素領域に互いに重畳するように配置される第１及び第２電極（ＥＬＴ１、ＥＬＴ２）と、上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に電気的に接続される少なくとも１つの発光ダイオード（ＬＤ）と、を含むことができる。一例として、表示素子層（ＬＤＬ）は、それぞれの画素領域において回路素子層（ＰＣＬ）の上部に配置され、それぞれの光源ユニット（ＬＳＵ）を構成する複数の発光ダイオード（ＬＤ）を含むことができる。また、表示素子層（ＬＤＬ）は、少なくとも１つの絶縁膜（または、絶縁パターン）及び／または電極などをさらに含むことができる。例えば、表示素子層（ＬＤＬ）は、図６～図９ｂの実施例で説明した第１及び第２隔壁（ＰＷ１、ＰＷ２）、第１及び第２絶縁膜（ＩＮＳ１、ＩＮＳ２）、第１及び第２コンタクト電極（ＣＮＥ１、ＣＮＥ２）、及び封止膜（ＥＮＣ）のうち少なくとも１つをさらに含むことができる。
上述した実施例において、各画素（ＰＸＬ）の光源ユニット（ＬＳＵ）は、少なくとも１つの発光ダイオード（ＬＤ）と上記発光ダイオード（ＬＤ）の両端に電気的に接続された第１及び第２電極（ＥＬＴ１、ＥＬＴ２）を含む発光装置で構成されることができる。本発明の実施例による発光装置については詳細に上述したため、上記発光装置に対応するそれぞれの光源ユニット（ＬＳＵ）及び上記光源ユニット（ＬＳＵ）を構成するための表示素子層（ＬＤＬ）に対する詳細な説明は省略することができる。
一方、実施例に基づいて、回路素子層（ＰＣＬ）に配置される少なくとも１つの第１回路素子及び／または配線は、表示素子層（ＬＤＬ）の第１及び／または第２電極（ＥＬＴ１、ＥＬＴ２）と重畳することができる。例えば、第１トランジスタ（Ｔ１）は、第１電極（ＥＬＴ１）または第１接続電極（ＣＮＬ１）の一領域と重畳されて、第１コンタクトホール（ＣＨ１）を介して第１電極（ＥＬＴ１）に電気的に接続することができる。また、他の実施例において、第１電極（ＥＬＴ１）が第１電源線（ＰＬ１）に直接接続される場合、上記第１電源線（ＰＬ１）の一領域が第１電極（ＥＬＴ１）と重畳されて、少なくとも１つのコンタクトホールを介して上記第１電極（ＥＬＴ１）に電気的に接続することもできる。
また、実施例に基づいて、第２電源線（ＰＬ２）は、第２電極（ＥＬＴ２）または第２接続電極（ＣＮＬ２）の一領域と重畳されて、第２コンタクトホール（ＣＨ２）を介して第２電極（ＥＬＴ２）に電気的に接続することができる。また、他の実施例において、第２電極（ＥＬＴ２）が少なくとも１つの第２回路素子を経由して第２電源線（ＰＬ２）に接続することもできる。この場合、上記第２回路素子が第２電極（ＥＬＴ２）（または、第２接続電極（ＣＮＬ２））の一領域と重畳されて、少なくとも１つのコンタクトホールを介して上記第２電極（ＥＬＴ２）に電気的に接続することもできる。
このように、回路素子層（ＰＣＬ）に配置される少なくとも回路素子及び／または配線は、表示素子層（ＬＤＬ）の少なくとも一電極及び／または発光ダイオード（ＬＤ）などと重畳することができる。回路素子層（ＰＣＬ）と表示素子層（ＬＤＬ）が重畳するように配置されると、制限された画素領域をより効率的に活用することができる。
図１３ａは本発明の一実施例による発光装置を示す平面図であり、一例として、上記発光装置を含む画素（ＰＸＬ）の実施例を示す。図１３ｂは図１３ａの実施例による第１及び第２電極（ＥＬＴ１、ＥＬＴ２）と発光ダイオード（ＬＤ）の相互配置関係を示す平面図である。そして、図１４は、本発明の一実施例による発光装置を示す断面図であって、一例として、図１３ａのＩＶ～ＩＶ’線に対応する断面の実施例を示す。図１３ａ～図１４の実施例において、上述した実施形態と同様または同一の構成に対しては、同じ符号を付し、それに対する詳細な説明は省略することにする。
図１３ａ～図１４を参照すると、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）は、異なる幅を有することができる。例えば、少なくとも第１及び第２電極（ＥＬＴ１、ＥＬＴ２）が重畳する領域において、第２電極（ＥＬＴ２）は、第１電極（ＥＬＴ１）より大きい幅を有しながら、上記第１電極（ＥＬＴ１）の下部に配置されることができる。
一実施例において、第２電極（ＥＬＴ２）は、第１電極（ＥＬＴ１）と、それぞれの第１端部（ＥＰ１）が上記第１電極（ＥＬＴ１）を向くように上記第１電極（ＥＬＴ１）に隣接して配置された複数の発光ダイオード（ＬＤ）と、それぞれ上記発光ダイオード（ＬＤ）の第１及び第２端部（ＥＰ１、ＥＰ２）に隣接するように配置された第１及び第２隔壁（ＰＷ１、ＰＷ２）と重畳することができる程度の幅ｗ２を有することができる。但し、本発明はこれに限定されず、第２電極（ＥＬＴ２）の幅（ｗ２）や形状などは多様に変更されることができる。例えば、他の実施例では、第２電極（ＥＬＴ２）が第１電極（ＥＬＴ１）の幅（ｗ１）より大きい幅（ｗ２）を有しながら、上記第１電極（ＥＬＴ１）の下部に配置されるが、上記第１電極（ＥＬＴ１）の少なくとも一側に配置された発光ダイオード（ＬＤ）のそれぞれの一部領域とだけ重畳することができる程度の幅を有することもできる。この場合、第２電極（ＥＬＴ２）は、第１電極（ＥＬＴ１）とともに、発光ダイオード（ＬＤ）の一領域とだけ重畳され、少なくとも１つの隔壁、例えば、それぞれの第２隔壁（ＰＷ２）とは重畳されないこともできる。
発光ダイオード（ＬＤ）は、これらの整列工程において、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）に印加された所定の整列電圧により、上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に形成された電界によって自己整列した位置に配置される。上記電界の大きさは、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の大きさ（例えば、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）のそれぞれの幅（ｗ１、ｗ２）または面積）及び相互の位置（例えば、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の左側または右側端部などのように、互いに対応する角の間の離隔距離（ｄ１））などによって異なる場合がある。従って、第１及び／または第２電極（ＥＬＴ１、ＥＬＴ２）の大きさ及び位置を調整することで、発光ダイオード（ＬＤ）が配列される位置を制御することができる。
それぞれの隔壁（ＰＷ）は、発光ダイオード（ＬＤ）の何れか一端部に隣接して配置されることができる。例えば、第１隔壁（ＰＷ１）は、少なくとも１つの発光ダイオード（ＬＤ）の第１端部（ＥＰ１）に隣接するように配置され、それぞれの第２隔壁（ＰＷ２）は、少なくとも１つの発光ダイオード（ＬＤ）の第２端部ＥＰ２に隣接するように配置されることができる。実施例に基づいて、それぞれの隔壁（ＰＷ）は、上部に行くほど幅が狭くなる形状の断面、例えば、台形の断面を有することができるが、これに限定されない。例えば、他の実施例において、それぞれの隔壁（ＰＷ）は、図９ｂ及び図１２ｂなどに示された実施形態のように、半円または半楕円などの曲面を含む断面を有することもできる。
実施例に基づいて、第２電極（ＥＬＴ２）が第１及び第２隔壁（ＰＷ１、ＰＷ２）と重畳することができる程度の幅（ｗ２）を有する場合、第１及び第２隔壁（ＰＷ１、ＰＷ２）は第２電極（ＥＬＴ２）の下部に配置されることができる。例えば、第１及び第２隔壁（ＰＷ１、ＰＷ２）は、基板（ＳＵＢ）（または、バッファ層（ＢＦＬ）及び／または回路素子層（ＰＣＬ）などが形成された基板（ＳＵＢ）の一面）と第２電極（ＥＬＴ２）の間に配置されることができる。即ち、実施例に基づいて、第１及び第２隔壁（ＰＷ１、ＰＷ２）は、第２電極（ＥＬＴ２）によってカバーされることができる。この場合、図９ａ及び図９ｂの実施例などに開示された反射膜（ＲＥＦ）などを別途備えていなくても、発光ダイオード（ＬＤ）のそれぞれの両端、即ち、第１及び第２端部（ＥＰ１、ＥＰ２）から出射された光をより正面方向に進行させることができる。これにより、発光装置（または、上記発光装置を含む画素（ＰＸＬ））の光効率を向上させることができる。
一方、実施例に基づいて、少なくとも１つの隔壁（ＰＷ）が第１及び／または第２電極（ＥＬＴ１、ＥＬＴ２）と重畳しない場合には、上記隔壁（ＰＷ）の上部に別途の反射膜、例えば、図９ａ及び図９ｂの実施例などに開示された反射膜（ＲＥＦ）を配置することもできる。また、他の実施例において、隔壁（ＰＷ）自体が反射性物質を含むように形成することもできる。これにより、発光装置の光効率を向上させることができる。
上述した実施例のように、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の大きさ及び相互の位置などは多様に変更されることができる。このような第１及び／または第２電極（ＥＬＴ１、ＥＬＴ２）の大きさ及び／または相互の位置などを調整することにより、発光ダイオードＬＤの整列工程で、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に形成される電界の大きさを容易に制御することに加えて、発光ダイオード（ＬＤ）の整列位置を容易に制御することができる。
図１５は本発明の一実施例による発光装置を示した平面図であって、一例として、上記発光装置を含む画素（ＰＸＬ）の実施例を示す。そして、図１６は本発明の一実施例による発光装置を示した断面図であって、一例として、図１５のＶ～Ｖ’線に対応する断面の実施例を示す。図１５及び図１６の実施例において、上述した実施例、例えば、図１３ａ～図１４の実施例と同様または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略することにする。
図１５及び図１６を参照すると、図１３ａ～図１４の実施例などに開示された第１及び／または第２隔壁（ＰＷ１、ＰＷ２）は、省略されることもできる。この場合、第１及び／または第２電極（ＥＬＴ１、ＥＬＴ２）は実質的に平坦に形成されることができる。
一実施例において、各画素（ＰＸＬ）の発光領域（例えば、発光ダイオード（ＬＤ）が第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に供給され、整列された領域）は図示されていないバンク層またはダム構造物などにより取り囲まれることができる。そして、上記バンク層またはダム構造物などは表面に反射膜を含むことができる。また、他の実施例において、発光ダイオード（ＬＤ）の周辺に別途の導光構造物または反射構造物などが配置されることもある。このような実施例によると、第１及び／または第２隔壁（ＰＷ１、ＰＷ２）が備わっていなくても。発光装置の光効率を向上させることができる。
また、実施例に基づいて、発光装置は第１電極（ＥＬＴ１）上に直接配置される少なくとも１層の絶縁膜をさらに含むことができる。例えば、上記発光装置は、第１電極（ＥＬＴ１）の少なくとも一領域をカバーするように上記第１電極（ＥＬＴ１）上に直接配置される第３絶縁膜（ＩＮＳ３）をさらに備えることができる。また、発光ダイオード（ＬＤ）は、第３絶縁膜（ＩＮＳ３）が形成された基板（ＳＵＢ）上に供給され、整列されることができる。上記第３絶縁膜（ＩＮＳ３）を形成することにより、第１電極（ＥＬＴ１）の形成後、上記第１電極（ＥＬＴ１）が後続工程で損傷することを防止することができる。
一方、第３絶縁膜（ＩＮＳ３）は、第１電極（ＥＬＴ１）の一領域上で部分的に開口することができる。そして、第１コンタクト電極（ＣＮＥ１）は、第３絶縁膜（ＩＮＳ３）が開口された領域を含む第１電極（ＥＬＴ１）の少なくとも一領域の上部をカバーするように形成されることができる。これにより、第１電極（ＥＬＴ１）が第１コンタクト電極（ＣＮＥ１）に電気的に接続されることができる。
図１７ａは本発明の一実施例による発光装置を示した平面図であって、一例として、上記発光装置を含む画素（ＰＸＬ）の実施例を示す。そして、図１７ｂは図１７ａの実施例による第１及び第２電極（ＥＬＴ１、ＥＬＴ２）と発光ダイオード（ＬＤ）の相互配置関係を示した平面図である。図１７ａ及び図１７ｂの実施例において、上述した実施例、例えば、図１１ａ～図１２ｂの実施例と同様または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略することにする。
図１７ａ及び図１７ｂを参照すると、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の数は異なることがある。例えば、それぞれの発光領域には、第１電極（ＥＬＴ１）より多い数の第２電極（ＥＬＴ２）が配置されることができる。
一実施例において、上記第２電極（ＥＬＴ２）の一部は、第１電極（ＥＬＴ１）と重畳され、他の一部は第１電極（ＥＬＴ１）と重畳されていないことができる。例えば、第２電極（ＥＬＴ２）は、それぞれの第１電極（ＥＬＴ１）と重畳する少なくとも１つの第１サブ電極（ＥＬＴ２＿１）と、上記第１電極（ＥＬＴ１）及び第１サブ電極（ＥＬＴ２＿１）から離隔して配置された少なくとも１つの第２サブ電極ＥＬＴ２＿２と、を含むことができる。例えば、発光装置は、該当発光領域に互いに重畳するように配置されたそれぞれ１つの第１電極（ＥＬＴ１）及び第１サブ電極（ＥＬＴ２＿１）と、上記第１サブ電極（ＥＬＴ２＿１）の両側に上記第１サブ電極（ＥＬＴ２＿１）から離隔して配置された２つの第２サブ電極（ＥＬＴ２＿２）と、を含むことができる。但し、本発明はこれに限定されない。例えば、本発明の他の実施例では、それぞれの発光領域に複数の第２電極（ＥＬＴ２）が配置されるが、上記第２電極（ＥＬＴ２）の全てが第１電極（ＥＬＴ１）と重畳しないように配置されることもできる。
実施例に基づいて、それぞれの第２サブ電極（ＥＬＴ２＿２）は、平面上で見たとき、第１電極（ＥＬＴ１）及び第１サブ電極（ＥＬＴ２＿１）から所定の距離（または、厚さ）（ｄ２）だけ離隔されて配置されることができる。実施例に基づいて、複数の第２サブ電極（ＥＬＴ２＿２）、例えば、第１サブ電極（ＥＬＴ２＿１）の両側に２つの第２サブ電極（ＥＬＴ２＿２）が配置されるとすると、上記第２サブ電極（ＥＬＴ２＿２）は、第１サブ電極（ＥＬＴ２＿１）から同一または異なる距離（ｄ２）だけ離隔されて配置されることができるが、これに限定されない。
実施例に基づいて、それぞれの発光ダイオード（ＬＤ）は、平面上で見たとき、第１電極（ＥＬＴ１）と第２サブ電極（ＥＬＴ２＿２）の間に横方向に配置されることができる。例えば、それぞれの発光ダイオード（ＬＤ）は、長さ方向の両側にそれぞれ第１端部（ＥＰ１）及び第２端部（ＥＰ２）を備えた棒状発光ダイオードであることができ、上記第１及び第２端部（ＥＰ１、ＥＰ２）は、それぞれ第１電極（ＥＬＴ１）及び第２サブ電極（ＥＬＴ２＿２）を向くように配置されることができる。
上述した実施例において、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の数及び相互の位置（例えば、第１電極（ＥＬＴ１）とこれに隣接する第２サブ電極（ＥＬＴ２＿２）の間の距離（ｄ２））などは多様に変更されることができる。このような第１及び／または第２電極（ＥＬＴ１、ＥＬＴ２）の数及び／または相互の位置などを調整することにより、発光ダイオード（ＬＤ）の整列工程で、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に形成される電界の大きさを容易に制御することに加えて、発光ダイオード（ＬＤ）の整列位置を容易に制御することができる。
図１８ａは本発明の一実施例による発光装置を示す平面図であって、一例として、上記発光装置を含む画素（ＰＸＬ）の実施例を示す。そして、図１８ｂは図１８ａの実施例による第１及び第２電極（ＥＬＴ１、ＥＬＴ２）と発光ダイオード（ＬＤ）の相互配置関係を示す平面図である。図１８ａ及び図１８ｂの実施例において、上述した実施例、例えば、図１１ａ～図１２ｂの実施例と同様または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略することにする。
図１８ａ及び図１８ｂを参照すると、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）は重畳しないようにずれて配置されることができる。例えば、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）は、平面上で見たとき、互いに重畳しないように所定の距離（ｄ３）だけ離隔されて配置されることができる。
実施例に基づいて、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）は、所定の発光領域において第１方向（ＤＲ１）に沿って一定の距離（ｄ３）だけ離隔されて配置されることができる。例えば、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）は互いに同じ方向、例えば、それぞれが第２方向（ＤＲ２）に沿って延長されたバー形状を有し、均一な間隔で互いに平行に配置されることができる。
上述した実施例においても、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）は、上述した実施例のように少なくとも第１絶縁膜（ＩＮＳ１）を間に介在して異なる層に配置されることができる。従って、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）のショート欠陥の可能性を低減することにより、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）をより近接して配置することができる。例えば、上述した第１絶縁膜（ＩＮＳ１）の厚さ及び／または第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間の距離（ｄ３）を縮小することができる。これにより、発光ダイオード（ＬＤ）の整列工程において第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間により大きな電界を形成することにより、上記発光ダイオード（ＬＤ）を効率的に整列することができる。また、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の位置、第１絶縁膜（ＩＮＳ１）の厚さ、及び／または第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間の距離（ｄ３）などを調整することにより、発光ダイオード（ＬＤ）の整列工程で第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に形成される電界の大きさを容易に制御することに加えて、発光ダイオード（ＬＤ）の整列位置を容易に制御することができる。即ち、上述した実施例によると、発光ダイオード（ＬＤ）を任意の場所に容易に配置することができる。
図１９ａは本発明の一実施例による発光装置を示す平面図であって、一例として、上記発光装置を含む画素（ＰＸＬ）の実施例を示す。そして、図１９ｂは図１９ａの実施例による第１及び第２電極（ＥＬＴ１、ＥＬＴ２）と発光ダイオード（ＬＤ）の相互配置関係を示す平面図である。図１９ａ及び図１９ｂの実施例において、上述した実施例、例えば、図１８ａ及び図１８ｂの実施例と同様または同じ構成に対しては同じ符号を付し、それに対する詳細な説明は省略することにする。
図１９ａ及び図１９ｂを参照すると、第２電極（ＥＬＴ２）は、第１電極（ＥＬＴ１）連続したした領域、例えば、上記第１電極（ＥＬＴ１）と隣接した左側の端領域で角張って折り曲げられるか、またはカーブ状に屈曲された屈曲部を含むことができる。この場合、それぞれの発光領域において、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間の距離（または、厚さ）は領域ごとに異なることができる。
例えば、少なくとも１対の第１及び第２電極（ＥＬＴ１、ＥＬＴ２）が配置されるそれぞれの発光領域は、上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）のそれぞれの延長方向（例えば、第２方向（ＤＲ２））に沿って順に配列された少なくとも１つの第１領域（ＺＯＮＥ１）及び第２領域（ＺＯＮＥ２）を含むことができる。例えば、それぞれの発光領域は、第２方向（ＤＲ２）に沿って交互に配列される複数の第１及び第２領域（ＺＯＮＥ１、ＺＯＮＥ２）を含むことができる。
実施例に基づいて、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）は、平面上で見たとき、第１領域（ＺＯＮＥ１）から第１距離（ｄｓ１）だけ離隔して配置され、上記第１領域（ＺＯＮＥ１）に隣接する第２領域（ＺＯＮＥ２）からは上記第１距離（ｄｓ１）より大きい第２距離（ｄｓ２）だけ離隔して配置されることができる。この場合、発光ダイオード（ＬＤ）の整列工程などで第１及び第２電極（ＥＬＴ１、ＥＬＴ２）に所定の整列電圧が印加されるとき、第１領域（ＺＯＮＥ１）において上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に形成される電界は、第２領域（ＺＯＮＥ２）において上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に形成される電界より大きくすることができる。これにより、発光ダイオード（ＬＤ）は、第１領域（ＺＯＮＥ１）に集中的に配置されることができる。例えば、それぞれの発光領域に供給された発光ダイオード（ＬＤ）が配列されるのに十分な程度の第１領域（ＺＯＮＥ１）が確保される場合、実際の発光に寄与する有効発光ダイオード（ＬＤ）（例えば、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に完全に接続される発光ダイオード（ＬＤ））は全て第１領域（ＺＯＮＥ１）に配置されることができる。
上述した実施例において、平面上における第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間の距離は、領域または区間別に変化されることができる。また、第１電極（ＥＬＴ１）及び／または第２電極（ＥＬＴ２）は、これに対応する形状を有することができる。上記実施例によると、第１及び／または第２電極（ＥＬＴ１、ＥＬＴ２）の形状、及び／または第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間の距離を領域ごとに異なるように設定することにより、発光ダイオード（ＬＤ）の整列工程で、それぞれの領域ごとに第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に形成される電界の大きさを容易に制御することに加え、発光ダイオード（ＬＤ）を任意の場所に容易に配置することができる。
上述した本発明の様々な実施例による発光装置（例えば、上記発光装置からなるか、上記発光装置を含む画素（ＰＸＬ））、その製造方法、及びこれを備えた表示装置は、積層型電極構造を含む。例えば、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）は、少なくとも第１絶縁膜（ＩＮＳ１）を介在して分離された基板（ＳＵＢ）上の異なる層に配置されることができる。
このように、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）を異なる層に分離して配置すると、画素（ＰＸＬ）の製造工程などで第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間にショート欠陥が発生することを効果的に防止することができる。また、これにより、第１電極（ＥＬＴ１）と第２電極（ＥＬＴ２）の間の工程マージンを縮小することができるようになり、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）をより近接して配置することができる。上述した実施例によると、発光ダイオード（ＬＤ）の整列工程時に、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間により大きい電界を形成して、上記第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に発光ダイオード（ＬＤ）を効率的及び安定的に整列することができるようになる。また、第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の大きさ、相互配置関係、及び／または第１絶縁膜（ＩＮＳ１）の厚さなどを調整することにより、発光ダイオード（ＬＤ）の整列時に第１及び第２電極（ＥＬＴ１、ＥＬＴ２）の間に形成される電界の大きさと発光ダイオード（ＬＤ）の整列位置を容易に調整することができる。
本発明の技術思想は、上述した実施例に応じて具体的に記述されたが、上記実施例はその説明のためのものであり、制限するためのものではないことに注意すべきである。また、本発明の技術分野の通常の知識を有する者であれば、本発明の技術思想の範囲内で様々な変形例が可能であることが理解できるだろう。
本発明の範囲は明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって定められるべきである。また、特許請求の範囲の意味及び範囲、そしてその均等概念から導出される全ての変更または変形された形態は本発明の範囲に含まれると解釈すべきである。

Claims (18)

  1. 基板と、
    前記基板上の異なる層に配置された第１電極及び第２電極と、
    前記第１及び第２電極の間に介在された第１絶縁膜と、
    前記第１及び第２電極の間に電気的に接続され、長さ方向の両端に位置する第１端部及び第２端部を含む少なくとも１つの発光ダイオードと、
    前記発光ダイオードの第１端部と前記第１及び第２電極の一領域上に配置され、前記第１端部を前記第１電極に電気的に接続する第１コンタクト電極と、
    前記発光ダイオードの第２端部上に配置され、前記第２端部を前記第２電極に電気的に接続する第２コンタクト電極と、
    を含む、発光装置。
  2. 前記第１及び第２電極は、少なくとも一領域が互いに重畳し、前記第１絶縁膜を間に介在して互いに離隔した、請求項１に記載の発光装置。
  3. 前記発光ダイオードは、前記第１及び第２電極に隣接して配置され、長さ方向の両端に位置する第１端部及び第２端部を含み、
    前記第１端部は、前記第１及び第２電極を向くように前記発光ダイオードの一端に位置し、前記第２端部は、前記発光ダイオードの反対側の一端に位置する、請求項２に記載の発光装置。
  4. 前記基板と前記第１及び第２電極の間に配置され、前記発光ダイオードの第１端部に隣接する第１隔壁と、
    前記基板と前記第２コンタクト電極の間に配置され、前記発光ダイオードの第２端部に隣接する第２隔壁と、をさらに含む、請求項１に記載の発光装置。
  5. 前記第１電極は、前記第１絶縁膜の上部に配置され、
    前記第２電極は、前記基板と前記第１絶縁膜の間に前記第１電極と重畳するように配置される、請求項１に記載の発光装置。
  6. 前記第１及び第２電極の重畳領域において、前記第２電極は、前記第１電極より大きな幅を有する、請求項５に記載の発光装置。
  7. 前記発光ダイオードの第１端部は、前記第１電極を向くように配置され、
    前記発光ダイオードの少なくとも一領域は、前記第２電極と重畳する、請求項６に記載の発光装置。
  8. 前記基板と前記第２電極の間に配置され、前記発光ダイオードの何れか一端部に隣接する少なくとも１つの隔壁をさらに含む、請求項５に記載の発光装置。
  9. 基板と、
    前記基板上の異なる層に配置された第１電極及び第２電極と、
    前記第１及び第２電極の間に介在された第１絶縁膜と、
    前記第１及び第２電極の間に電気的に接続された少なくとも１つの発光ダイオードと、を含み、
    前記第１及び第２電極の数が異なり、
    前記第２電極は、
    前記第１電極と重畳する第１サブ電極と、
    平面上で見たとき、前記第１電極及び前記第１サブ電極から所定間隔離隔して配置された少なくとも１つの第２サブ電極と、を含む、発光装置。
  10. 前記発光ダイオードは、平面上で見たとき、前記第１電極と前記第２サブ電極の間に横方向に配置された棒状発光ダイオードである、請求項９に記載の発光装置。
  11. 前記第１及び第２電極は、平面上で見たとき、互いに重畳しないように所定距離離隔して配置される、請求項１に記載の発光装置。
  12. 前記第１及び第２電極は、互いに同じ方向に延長されたバー形状を有し、均一な間隔で互いに平行に配置される、請求項１１に記載の発光装置。
  13. 前記第２電極は、前記第１電極に隣接する一側の端領域で屈曲部を含み、
    前記第１及び第２電極は、第１領域で第１距離だけ離隔されて配置され、前記第１領域に隣接する第２領域で前記第１距離より大きい第２距離だけ離隔されて配置される、請求項１１に記載の発光装置。
  14. 前記第１及び第２領域は、前記第１及び第２電極のそれぞれの延長方向に沿って順に配列される、請求項１３に記載の発光装置。
  15. 前記発光ダイオードは、前記第１領域に配置される、請求項１３に記載の発光装置。
  16. 基板上に少なくとも１つの隔壁を形成する段階と、
    前記基板上に下部電極を形成する段階と、
    少なくとも前記下部電極をカバーするように前記基板上に第１絶縁膜を形成する段階と、
    前記第１絶縁膜上に上部電極を形成する段階と、
    前記下部電極及び前記上部電極を含む前記基板上に少なくとも１つの発光ダイオードを供給し、前記発光ダイオードの一端部が前記上部電極に隣接するように前記発光ダイオードを配置する段階と、
    前記発光ダイオードを前記下部電極と前記上部電極との間に電気的に接続する段階と、
    を含む、発光装置の製造方法。
  17. 前記発光ダイオードを前記下部電極と前記上部電極の間に電気的に接続する段階は、前記発光ダイオードの両端部をそれぞれ前記上部電極及び前記下部電極に接続する第１コンタクト電極及び第２コンタクト電極を形成する段階を含む、請求項１６に記載の発光装置の製造方法。
  18. 表示領域を含む基板と、
    前記表示領域に配置された画素と、を含み、
    前記画素は、請求項１の発光装置とを含む、表示装置。
JP2021519774A 2018-10-11 2019-04-10 発光装置、その製造方法、及びこれを備えた表示装置 Active JP7148716B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0121410 2018-10-11
KR1020180121410A KR20200041430A (ko) 2018-10-11 2018-10-11 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
PCT/KR2019/004296 WO2020075936A1 (ko) 2018-10-11 2019-04-10 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Publications (2)

Publication Number Publication Date
JP2022502712A JP2022502712A (ja) 2022-01-11
JP7148716B2 true JP7148716B2 (ja) 2022-10-05

Family

ID=70164963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021519774A Active JP7148716B2 (ja) 2018-10-11 2019-04-10 発光装置、その製造方法、及びこれを備えた表示装置

Country Status (6)

Country Link
US (1) US20210359165A1 (ja)
EP (1) EP3866202A4 (ja)
JP (1) JP7148716B2 (ja)
KR (1) KR20200041430A (ja)
CN (1) CN112889154A (ja)
WO (1) WO2020075936A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132259A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
KR20220051056A (ko) * 2020-10-16 2022-04-26 삼성디스플레이 주식회사 표시 장치
CN113725251B (zh) * 2021-08-30 2024-04-09 上海天马微电子有限公司 驱动基板和显示面板
KR20230142051A (ko) * 2022-03-31 2023-10-11 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211047A (ja) 2010-03-30 2011-10-20 Sharp Corp 表示装置、表示装置の製造方法および表示装置の駆動方法
JP2013004792A (ja) 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
US20130027623A1 (en) 2010-03-12 2013-01-31 Sharp Kabushiki Kaisha Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
US20180026074A1 (en) 2016-07-21 2018-01-25 Samsung Display Co., Ltd. Light emitting device and fabricating method thereof
US20180175009A1 (en) 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136142A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 発光ダイオードアレイ装置及びそれを用いた発光ダイオードプリンタ
CN108133942B (zh) * 2013-03-15 2022-03-25 苹果公司 具有冗余方案的发光二极管显示器和利用集成的缺陷检测测试制造发光二极管显示器的方法
KR101723437B1 (ko) * 2015-01-13 2017-04-05 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102467420B1 (ko) * 2015-08-31 2022-11-16 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102393374B1 (ko) * 2015-08-31 2022-05-03 삼성디스플레이 주식회사 표시 장치 및 상기 표시 장치의 제조 방법
US9443904B1 (en) * 2015-09-07 2016-09-13 Mikro Mesa Technology Co., Ltd. Light-emitting diode display and manufacturing method thereof
KR102631260B1 (ko) * 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
CN107437551B (zh) * 2016-05-25 2020-03-24 群创光电股份有限公司 显示装置及其制造方法
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
JP2018142592A (ja) * 2017-02-27 2018-09-13 パナソニックＩｐマネジメント株式会社 光源モジュール、照明装置、および移動体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130027623A1 (en) 2010-03-12 2013-01-31 Sharp Kabushiki Kaisha Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
JP2011211047A (ja) 2010-03-30 2011-10-20 Sharp Corp 表示装置、表示装置の製造方法および表示装置の駆動方法
JP2013004792A (ja) 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
US20180026074A1 (en) 2016-07-21 2018-01-25 Samsung Display Co., Ltd. Light emitting device and fabricating method thereof
US20180175009A1 (en) 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Also Published As

Publication number Publication date
EP3866202A4 (en) 2022-07-06
EP3866202A1 (en) 2021-08-18
JP2022502712A (ja) 2022-01-11
CN112889154A (zh) 2021-06-01
KR20200041430A (ko) 2020-04-22
US20210359165A1 (en) 2021-11-18
WO2020075936A1 (ko) 2020-04-16

Similar Documents

Publication Publication Date Title
JP7148716B2 (ja) 発光装置、その製造方法、及びこれを備えた表示装置
KR102517560B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102559097B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
EP3902002A1 (en) Display device and method for manufacturing same
EP3913677A1 (en) Display device
EP3890020A1 (en) Display device
KR102557981B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
EP3913674A1 (en) Light emitting device, display device comprising same, and method for manufacturing display device
JP2023098961A (ja) 発光装置及びこれを備える表示装置
EP3886172A1 (en) Light-emitting device and display device having same
KR102668637B1 (ko) 표시 장치
US12009383B2 (en) Light emitting device and display device comprising partition walls between emission areas
KR102673078B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102669161B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
KR20220063871A (ko) 표시 장치
TW202243234A (zh) 顯示裝置及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220922

R150 Certificate of patent or registration of utility model

Ref document number: 7148716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150