CN112117293A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN112117293A
CN112117293A CN202010401808.6A CN202010401808A CN112117293A CN 112117293 A CN112117293 A CN 112117293A CN 202010401808 A CN202010401808 A CN 202010401808A CN 112117293 A CN112117293 A CN 112117293A
Authority
CN
China
Prior art keywords
layer
electrode
light emitting
emitting element
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010401808.6A
Other languages
English (en)
Inventor
李智慧
金璟陪
李柔辰
蔡锺哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112117293A publication Critical patent/CN112117293A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了显示设备，该显示设备包括：基底层；位于基底层上的像素电路层；以及位于像素电路层上的显示元件层。像素电路层包括位于显示元件层与基底层之间的凹陷处的透镜图案，显示元件层包括发光元件，并且发光元件的至少一部分与透镜图案重叠。

Description

显示设备
相关申请的交叉引用
本申请要求于2019年6月19日在韩国知识产权局提交的第10-2019-0073075号韩国专利申请的优先权和权益，该专利申请的全部内容通过引用并入本文中。
技术领域
本发明的一个或多个示例性实施方式涉及显示设备。
背景技术
近来，已开发了使用具有具备高可靠性的无机晶体结构的材料制造超小型发光元件的技术以及使用发光元件制造发光器件的技术。例如，已开发了用于制造具有小到纳米级或微米级的尺寸的多个超小型发光元件的技术，以及用于使用超小型发光元件制造包括像素的各种发光器件的技术。
在本背景技术部分中公开的上述信息是为了增强对本发明的背景技术的理解，并且因此，其可包含不构成现有技术的信息。
发明内容
本发明的一个或多个示例性实施方式涉及包括多个发光元件的显示设备，该显示设备能够通过位于显示设备中的发光元件下方的透镜图案单元(例如，透镜图案)改善光学效率。然而，本发明不限于此，并且本领域的普通技术人员可从本文中描述的示例性实施方式中理解本发明的其它方面和特征。
根据一个或多个示例性实施方式，显示设备包括：基底层；位于基底层上的像素电路层；以及位于像素电路层上的显示元件层。像素电路层包括位于显示元件层与基底层之间的凹陷处的透镜图案，显示元件层包括发光元件，并且发光元件的至少一部分与透镜图案重叠。
在一个或多个示例性实施方式中，显示元件层可包括第一电极和与第一电极间隔开的第二电极，并且发光元件可位于第一电极与第二电极之间。
在一个或多个示例性实施方式中，发光元件可包括第一半导体层、包围第一半导体层的至少一部分的有源层以及与第一半导体层的类型不同类型并且包围有源层的至少一部分的第二半导体层。
在一个或多个示例性实施方式中，发光元件可包括第一端部和第二端部，第一端部包括有源层，并且第二端部不包括有源层。
在一个或多个示例性实施方式中，显示元件层可包括位于第一电极上并电连接至第一端部的第一接触电极以及位于第二电极上并电连接至第二端部的第二接触电极。
在一个或多个示例性实施方式中，像素电路层可包括多个晶体管和覆盖多个晶体管的有机层，该有机层包括透镜图案。
在一个或多个示例性实施方式中，显示元件层还可包括覆盖第一电极、第二电极和有机层的绝缘层，并且绝缘层的折射率可大于有机层的折射率。
在一个或多个示例性实施方式中，透镜图案可包括不均匀图案，并且不均匀图案可配置成不规则地反射入射光。
在一个或多个示例性实施方式中，第一电极和第二电极可不与透镜图案重叠。
在一个或多个示例性实施方式中，透镜图案的宽度可小于发光元件的长度。
在一个或多个示例性实施方式中，透镜图案可与发光元件一一对应。
在一个或多个示例性实施方式中，透镜图案的宽度可大于或等于发光元件的长度的两倍。
根据一个或多个示例性实施方式，显示设备包括：基底层；位于基底层上的像素电路层；以及位于像素电路层上的显示元件层。像素电路层包括透镜图案，该透镜图案包括多个锥状部分，显示元件层包括发光元件，并且发光元件的至少一部分与透镜图案重叠。
在一个或多个示例性实施方式中，显示元件层可包括第一电极和与第一电极间隔开的第二电极，并且发光元件可位于第一电极与第二电极之间。
在一个或多个示例性实施方式中，发光元件可包括第一半导体层、包围第一半导体层的至少一部分的有源层以及与第一半导体层的类型不同类型并且包围有源层的至少一部分的第二半导体层。
在一个或多个示例性实施方式中，发光元件可包括第一端部和第二端部，第一端部包括有源层，并且第二端部不包括有源层。
在一个或多个示例性实施方式中，多个锥状部分可包括第一锥状部分和与第一锥状部分间隔开的第二锥状部分，并且第一锥状部分的锥角可不同于第二锥状部分的锥角。
在一个或多个示例性实施方式中，像素电路层可包括多个晶体管和位于多个晶体管上的金属层，该金属层包括透镜图案且电连接至多个晶体管中的至少一个。
在一个或多个示例性实施方式中，金属层可包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)和其合金中的至少一种。
在一个或多个示例性实施方式中，透镜图案的宽度可小于或等于发光元件的长度。
参考附图在具体实施方式中更详细地描述了示例性实施方式的其它方面和特征。
根据本发明的示例性实施方式的显示设备可包括多个发光元件，并且可通过在发光元件下方形成透镜图案来改善光学效率。
在示例性实施方式中，在发光元件下方形成的透镜图案可在不使用单独的掩模的情况下与一个或多个其它结构一起(例如，并行或同时)形成，从而降低处理成本并提高显示设备的成品率。
然而，本发明的方面和特征不限于此，并且可在本说明书中描述或从其理解其它方面和特征。
附图说明
图1A和图1B分别是示出根据示例性实施方式的发光元件的立体图和剖视图。
图2A和图2B分别是示出根据另一示例性实施方式的发光元件的立体图和剖视图。
图3是示出根据示例性实施方式的显示设备的俯视图。
图4A至图4C是示出根据各种示例性实施方式的像素的电路图。
图5是示出根据示例性实施方式的像素的俯视图。
图6是沿图5的线A-A’截取的剖视图。
图7A是根据示例性实施方式的图6的区域Q的局部放大图。
图7B是根据另一示例性实施方式的图6的区域Q的局部放大图。
图8是根据另一示例性实施方式的像素的剖视图。
图9是图8的区域Q1的局部放大图。
图10是根据另一示例性实施方式的像素的俯视图。
图11是沿图10的线B-B’截取的剖视图。
具体实施方式
下文中，将参考附图更详细地描述示例性实施方式，在附图中相同的附图标记始终表示相同的元件。然而，本发明可以以各种不同的形式实施，并且不应解释为仅限于本文中示出的实施方式。相反，提供这些实施方式作为示例，使得本公开将是彻底和完整的，并且将向本领域技术人员完全传达本发明的方面和特征。因此，可以不描述对本领域普通技术人员完整理解本发明的方面和特征不是必需的过程、元件和技术。除非另有注释，否则在附图和书面描述中相同的参考标记始终表示相同的元件，并且因此，可以不重复对它们的描述。
在附图中，为了清楚，可夸大和/或简化元件、层和区域的相对尺寸。为了便于说明，本文中可使用诸如“在……下”、“在……下方”、“下”、“在……之下”、“在……上方”、“上”等空间相对术语来描述如图中所示的一个元件(多个元件)或特征(多个特征)与其它元件(多个元件)或特征(多个特征)的关系。将理解的是，除了图中描绘的定向之外，空间相对术语旨在包括设备在使用或者操作中的不同定向。例如，如果图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“下面”或“之下”的元件将随之被定向为“在”该其它元件或特征“上方”。因此，示例性术语“在……下方”和“在……之下”可包括“在……上方”和“在……下方”两种定向。设备可被另外定向(例如，旋转90度或者处于其它定向)，并且应相应地解释本文中使用的空间相对描述语。
将理解的是，尽管本文中可使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或区段，但是这些元件、组件、区域、层和/或区段不应受这些术语的限制。这些术语用于将一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段区分开。因此，在不背离本发明的精神和范围的情况下，以下描述的第一元件、第一组件、第一区域、第一层或第一区段可被命名为第二元件、第二组件、第二区域、第二层或第二区段。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接至”或“联接至”另一元件或层时，其可直接在所述另一元件或层上、直接连接至或直接联接至所述另一元件或层，或者可存在一个或多个介于中间的元件或层。此外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，其可以是所述两个元件或层之间唯一的元件或层，或者还可存在一个或多个介于中间的元件或层。
本文中使用的术语仅用于描述具体实施方式的目的，并不旨在限制本发明。如本文中所使用的，除非上下文清楚地另有指示，否则单数形式“一(a)”和“一(an)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包括(comprises)“、“包括有(comprising)”、“包括(includes)”和“包括有(including)”、“具有(has)”、“具有(have)”和“具有(having)”时，说明所阐述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组的存在或添加。如本文中所使用的，术语“和/或”包括相关所列项中的一个或多个的任何和全部组合。当诸如“……中的至少一个”的表述放在元件的列表之后时，修饰整个元件列表而不修饰该列表的各个元件。
如本文中所使用的，术语“基本上”、“约”和类似术语被用作为近似的术语而非程度的术语，并且旨在说明将由本领域普通技术人员所认识到的测量值或计算值中的固有偏差。另外，当“可”用在描述本发明的实施方式时表示“本发明的一个或多个实施方式”。如本文中所使用的，术语“使用(use)”、“使用(using)”和“使用(used)”可被认为分别与术语“利用(utilize)”、“利用(utilizing)”和“利用(utilized)”同义。此外，术语“示例性”旨在表示示例或例示。
除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有如本发明所属领域的普通技术人员所通常理解的相同的含义。还将理解的是，诸如在常用字典中定义的那些术语应被解释为具有与其在本说明书和/或相关领域的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义来解释，除非本文中明确地如此限定。
图1A和图1B分别是示出根据示例性实施方式的发光元件的立体图和剖视图。图2A和图2B分别是示出根据另一示例性实施方式的发光元件的立体图和剖视图。图1A和图1B示出了具有芯壳结构的发光元件LD的示例，以及图2A和图2B示出了具有柱形杆状结构的发光元件LD的示例，但是根据本发明的示例性实施方式的发光元件LD的种类和/或形状不限于此。
参考图1A和图1B，根据示例性实施方式的发光元件LD包括第一导电半导体层11、第二导电半导体层13以及设置在第一导电半导体层11与第二导电半导体层13之间的有源层12。根据示例性实施方式，第一导电半导体层11可设置在发光元件LD的中央区域处(例如，中或上)，并且有源层12可设置在第一导电半导体层11的表面上，以包围第一导电半导体层11的至少一个区域。第二导电半导体层13可设置在有源层12的表面上，以包围有源层12的至少一个区域。
在一些实施方式中，发光元件LD还可包括包围第二导电半导体层13的至少一个区域的电极层14和/或绝缘膜INF。例如，发光元件LD可包括设置在第二导电半导体层13的表面上以包围第二导电半导体层13的区域的电极层14，并且绝缘膜INF可设置在电极层14的表面上以包围电极层14的至少一个区域。换言之，根据如上所述的示例性实施方式的发光元件LD可用包括从发光元件LD的中部至发光元件LD的外部依序设置的第一导电半导体层11、有源层12、第二导电半导体层13、电极层14和绝缘膜INF的芯壳结构来实现。然而，本发明不限于此，并且在一些实施方式中，可省略电极层14和/或绝缘膜INF。
在示例性实施方式中，发光元件LD可具有在一个方向(例如，第一方向(例如，图5中的“DR1”)或延伸方向)上延伸的多边形锥状形状。例如，发光元件LD的至少一个区域可具有六边形锥状形状。然而，发光元件LD的形状不限于此，并且可不同地改变。
当发光元件LD的延伸方向(例如，第一方向)对应于长度LDL的方向时，发光元件LD可在长度LDL的方向上具有一端(例如，第一端)和另一端(例如，相对端、其它端或第二端)。根据示例性实施方式，第一导电半导体层11和第二导电半导体层13中的一个可设置在发光元件LD的一端处，并且第一导电半导体层11和第二导电半导体层13中的另一个可设置在发光元件LD的另一端处。
在本发明的示例性实施方式中，发光元件LD可以是具有芯壳结构和多边形柱状形状(例如，具有两端突出的六边形锥状形状)的超小型发光二极管。例如，发光元件LD可具有小到纳米级至微米级的尺寸。例如，发光元件LD可具有在纳米级范围或微米级范围内的宽度和/或长度LDL。然而，发光元件LD的尺寸和/或形状可根据使用发光元件LD作为光源的各种设备(例如，诸如显示设备)的设计规格(或条件)而不同地改变。
在示例性实施方式中，第一导电半导体层11的相对端可在发光元件LD的长度LDL的方向上具有突出的形状。第一导电半导体层11的相对端的突出的形状可彼此不同。例如，设置在第一导电半导体层11的相对端的上侧处的一端可具有朝上侧逐渐变细至一个顶点的锥状形状。设置在第一导电半导体层11的相对端的下侧处的另一端可具有具备宽度(例如，预定宽度)的多边形柱状形状，但是本发明不限于此。例如，在本发明的另一示例性实施方式中，第一导电半导体层11可具有这样的多边形形状，该多边形形状朝下侧在宽度上逐渐变窄或具有台阶截面。然而，本发明不限于此，并且在其它实施方式中，第一导电半导体层11的相对端的形状可进行各种修改。
根据示例性实施方式，第一导电半导体层11可设置在发光元件LD的芯部(例如，中部或中央区域)处。在一些实施方式中，发光元件LD可以以对应于第一导电半导体层11的形状的形状设置。例如，当第一导电半导体层11具有六边形锥状形状时，发光元件LD可具有六边形锥状形状。
在一些实施方式中，第一导电半导体层11可包括至少一个n型半导体层。例如，第一导电半导体层11可包括至少一种半导体材料，诸如，例如InAlGaN、GaN、AlGaN、InGaN、AlN和/或InN，并且可包括掺杂有诸如例如Si、Ge、Sn等的第一导电掺杂剂的n型半导体层。然而，本发明不限于以上提供的材料，并且第一导电半导体层11可由各种合适的材料形成。
有源层12可设置和/或形成为沿着发光元件LD的长度LDL的方向包围第一导电半导体层11的外周表面。例如，有源层12可设置和/或形成为包围第一导电半导体层11的、除了第一导电半导体层11的设置在发光元件LD的长度LDL的方向上的相对端中的下端处的上述另一端以外的区域(例如，剩余区域)。
有源层12可形成为单量子阱结构或多量子阱结构。在示例性实施方式中，可在有源层12的上部和/或下部处形成掺杂有导电掺杂剂的包层。例如，包层可包括AlGaN层和/或InAlGaN层(或者由AlGaN层和/或InAlGaN层形成)。根据示例性实施方式，诸如AlGaN、AlInGaN等的材料可用于形成有源层12，和/或有源层12可包括各种合适的材料。
当将大于或等于阈值电压的电压施加至发光元件LD的相对端时，发光元件LD在电子-空穴对在有源层12中耦合时发射光。因此，可控制发光元件LD的发射，使得发光元件LD可用作各种发光器件的光源，例如，诸如显示设备的像素。
第二导电半导体层13可设置和/或形成为包围发光元件LD的有源层12。第二导电半导体层13可包括与第一导电半导体层11的半导体层不同(例如，不同类型)的半导体层。例如，第二导电半导体层13可包括至少一种半导体材料，诸如例如InAlGaN、GaN、AlGaN、InGaN、AlN和/或InN，并且可包括掺杂有诸如例如Mg等的第二导电掺杂剂的p型半导体层。然而，本发明不限于此，并且在其它实施方式中，第二导电半导体层13可由各种合适的材料形成。
在示例性实施方式中，发光元件LD包括包围第二导电半导体层13的至少一侧的电极层14。电极层14可以是电连接至第二导电半导体层13的欧姆接触电极，但是本发明不限于此。在一些实施方式中，电极层14可包括金属或金属氧化物。例如，电极层14可单独地或以任何合适的组合包括(或由以下形成)例如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、它们的氧化物或合金、诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)、铟锡锌氧化物(ITZO)等的透明电极材料。在一些实施方式中，电极层14可以是透明的、基本上透明的或半透明的。因此，从发光元件LD产生的光可透射穿过电极层14，并且可发射到发光元件LD的外部。
发光元件LD还可包括设置在其表面上的绝缘膜INF。绝缘膜INF可包括透明绝缘材料。根据示例性实施方式，绝缘膜INF可包括诸如例如硅氧化物(SiO2)、硅氮化物(Si3N4)、铝氧化物(Al2O3)和/或钛氧化物(TiO2)的至少一种绝缘材料，但是本发明不限于此。
绝缘膜INF可设置成与第一导电半导体层11的外周表面的一部分和电极层14的外周表面重叠(或者覆盖第一导电半导体层11的外周表面的一部分和电极层14的外周表面)。在示例性实施方式中，绝缘膜INF可形成为覆盖电极层14的整个外周表面，并且然后绝缘膜INF可被部分地去除以暴露电极层14的一部分，用于与电极(例如，像素(例如，图5中的“PXL”)的第一电极(例如，图5中的“ELT1”))电连接。
包括以上描述的发光元件LD的发光器件可用在使用光源的各种设备中。例如，发光器件可用在使用光源的各种电子设备中，例如诸如显示设备或照明设备。
图2A和图2B示出了具有与图1A和图1B中所示的发光元件LD的结构不同结构的发光元件LD。例如，图2A和图2B的发光元件LD示出为具有柱形杆状结构。即，根据本发明的示例性实施方式的发光元件LD的类型、结构、形状等可进行各种修改。在图2A和图2B中所示的示例性实施方式中，相同的参考标记用于与图1A和图1B中所示的示例性实施方式类似或相同的组成元件(例如，相应的组成元件)，并且因此，可省略对其的重复描述。
参考图2A和图2B，根据本发明的示例性实施方式的发光元件LD包括第一导电半导体层11、第二导电半导体层13以及设置在第一导电半导体层11与第二导电半导体层13之间的有源层12。例如，发光元件LD可由其中第一导电半导体层11、有源层12、第二导电半导体层13和电极层14依次堆叠的层叠形成。
第一导电半导体层11和第二导电半导体层13中的一个可设置在发光元件LD的一端处，并且第一导电半导体层11和第二导电半导体层13中的另一个可设置在发光元件LD的另一端处。此外，发光元件LD可包括设置在第二导电半导体层13的一端上的电极层14。
在一些实施方式中，发光元件LD还可包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可形成在发光元件LD的表面上以包围有源层12的外周表面，并且还可包围第一导电半导体层11和第二导电半导体层13中的每个的一部分。绝缘膜INF可暴露发光元件LD的具有不同极性的相对端。
发光元件LD可包括具有杆形状的杆状发光二极管。如本说明书中所使用的，“杆状”或“杆形状”是指在长度方向上比宽度方向长(例如，具有大于1的纵横比)的杆状形状或棒状形状，例如，诸如圆柱体形状或多边形柱状形状，并且其截面的形状不受特别限制。例如，在发光元件LD的截面上，发光元件LD的长度可大于宽度(例如，直径)。
图3是示出根据本发明的示例性实施方式的显示设备的俯视图。图3示出了根据示例性实施方式的包括显示面板PNL的显示设备作为可使用发光元件LD(例如，如图1A至图2B的示例性实施方式中所描述的)作为光源的设备的示例。例如，显示面板PNL中的每个像素单元以及包括在像素单元中的每个像素PXL可包括多个发光元件LD。
为了便于说明，与图3中的显示区域DA对应地示意性示出显示面板PNL的结构。然而，根据示例性实施方式的显示面板PNL中还可设置有至少一个驱动电路单元(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。
参考图3，根据本发明的示例性实施方式的显示面板PNL可包括基底层BSL和设置在基底层BSL上的多个像素PXL。根据示例性实施方式，像素PXL可包括第一颜色像素、第二颜色像素和/或第三颜色像素。下文中，本说明书中使用的术语“像素PXL”或“多个像素PXL”是指第一颜色像素、第二颜色像素和第三颜色像素之中的至少一个像素，或者统称为两种或更多种像素。
更详细地，显示面板PNL和用于形成显示面板PNL的基底层BSL可包括用于显示图像的显示区域DA和排除显示区域DA之外的非显示区域NDA。像素PXL可在基底层BSL上设置在显示区域DA中。
基底层BSL可形成显示面板PNL的基底构件。根据示例性实施方式，基底层BSL可以是硬衬底或膜或者柔性衬底或膜，并且其材料和性质不受特别限制。例如，基底层BSL可以是由玻璃或钢化玻璃形成的硬衬底、由塑料或金属材料或至少一个绝缘层形成的柔性衬底(或薄膜)，并且其材料和性质不受特别限制。
在一些实施方式中，基底层BSL可以是透明的，但是本发明不限于此。例如，基底层BSL可包括透明的、半透明的、不透明的或反射式的基底构件。
基底层BSL上的其中设置有像素PXL的区域被限定为显示区域DA，并且基底层BSL上的另一区域被限定为非显示区域NDA。例如，基底层BSL可包括显示区域DA和非显示区域NDA，其中，显示区域DA包括形成每个像素PXL的多个像素区域，并且非显示区域NDA与显示区域DA相邻地设置(例如，设置在显示区域DA的外围周围)。连接至显示区域DA的像素PXL的各种线和/或内部电路单元可设置在非显示区域NDA中。
多个像素PXL可分散在显示区域DA处(例如，中或上)。例如，根据条带或pentile阵列结构，多个像素PXL可规则地布置在显示区域DA处(例如，中或上)。然而，本发明不限于此，并且像素PXL可以以各种合适的结构和/或布置布置在显示区域DA处(例如，中或上)。
根据示例性实施方式，显示区域DA中可设置有发射不同颜色的光的两种或更多种像素PXL。例如，显示区域DA中可设置有发射第一颜色光的第一颜色像素、发射第二颜色光的第二颜色像素和发射第三颜色光的第三颜色像素。可彼此相邻设置的第一颜色像素、第二颜色像素和第三颜色像素中的至少一个可形成发射各种颜色的光的像素单元。
构成每个像素单元的像素PXL的颜色、类型和/或数量不限于此。例如，由每个像素PXL发射的光的颜色可进行各种修改。
每个像素PXL可包括由控制信号(例如，扫描信号和数据信号)和/或电源(例如，第一电源(例如，图4A至图4C中的“VDD”)和第二电源(例如，图4A至图4C中的“VSS”))驱动的至少一个发光元件LD。例如，每个像素PXL可包括具有小到纳米级至微米级的尺寸的至少一个超小型发光元件LD。例如，每个像素PXL可包括在第一像素电极与第二像素电极和/或第一电力线(例如，图4A至图4C中的“PL1”)与第二电力线(例如，图4A至图4C中的“PL2”)之间串联连接和/或并联连接的多个超小型发光元件LD，以形成相应像素PXL的光源或光源单元(例如，图4A至图4C中的“LSU”)。
在示例性实施方式中，每个像素PXL可由一个或多个有源像素形成。然而，可应用于本发明的显示设备的像素PXL的类型、结构和/或驱动方法不限于此。例如，每个像素PXL可由具有各种合适类型的无源或有源结构的发光显示设备的一个或多个像素形成。
图4A至图4C是示出根据各种示例性实施方式的像素的电路图。根据示例性实施方式，图4A至图4C中所示的每个像素PXL可以是显示面板PNL(例如，参见图3)中所包括的第一颜色像素、第二颜色像素和第三颜色像素中的一个。在一些实施方式中，第一颜色像素、第二颜色像素和第三颜色像素可具有彼此相同或基本上相同(或相似)的结构。
参考图4A，根据本发明的示例性实施方式的像素PXL包括用于产生具有与数据信号对应的亮度的光的光源单元(例如，光源)LSU。在一些实施方式中，像素PXL可包括用于驱动光源单元LSU的像素电路PXC。
根据示例性实施方式，光源单元LSU可包括电连接在第一电源VDD与第二电源VSS之间的多个发光元件LD。在示例性实施方式中，发光元件LD可彼此并联连接，但是本发明不限于此。例如，在另一示例性实施方式中，多个发光元件LD可在第一电源VDD与第二电源VSS之间以混合结构串联连接和/或并联连接。
根据示例性实施方式，第一电源VDD和第二电源VSS可具有不同的电位，使得发光元件LD可发射光。例如，第一电源VDD可包括(例如，设置为)高电位电源，并且第二电源VSS可包括(例如，设置为)低电位电源。在一些实施方式中，例如，至少在像素PXL的发光时段期间，第一电源VDD与第二电源VSS之间的电位差可大于或等于发光元件LD的阈值电压。
尽管图4A示出了每个像素PXL的光源单元LSU的发光元件LD在第一电源VDD与第二电源VSS之间以相同方向(例如，以正向)并联连接，但是本发明不限于此。
根据示例性实施方式，每个光源单元LSU中所包括的发光元件LD的一端可通过光源单元LSU的电极(例如，一个电极)(例如，每个像素PXL的第一电极(例如，图5中的“ELT1”)和/或第一接触电极(例如，图5中的“CNE1”))共同连接至像素电路PXC，并且可通过像素电路PXC和第一电力线PL1连接至第一电源VDD。发光元件LD的另一端可通过光源单元LSU的另一电极(例如，每个像素PXL的第二电极(例如，图5中的“ELT2”)和/或第二接触电极(例如，图5中的“CNE2”))和第二电力线PL2共同连接至第二电源VSS。
每个光源单元LSU可发射具有与通过相应像素电路PXC提供的驱动电流对应的亮度的光。因此，可在显示区域DA处(例如，中或上)显示图像(例如，预定图像)。
像素电路PXC可连接至相应像素PXL的扫描线(例如，第i扫描线Si)和数据线(例如，第j数据线Dj)。例如，当像素PXL设置在显示区域DA的第i(i是自然数)行和第j(j是自然数)列处时，像素PXL的像素电路PXC可连接至显示区域DA中的第i扫描线Si和第j数据线Dj。根据示例性实施方式，像素电路PXC可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管(或驱动晶体管)T1连接在第一电源VDD与光源单元LSU之间。第一晶体管T1的栅电极连接至第一节点N1。第一晶体管T1响应于第一节点N1的电压控制提供给光源单元LSU的驱动电流。
第二晶体管(或开关晶体管)T2连接在第j数据线Dj与第一节点N1之间。第二晶体管T2的栅电极连接至第i扫描线Si。第二晶体管T2在从第i扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号时导通，以将第j数据线Dj电连接至第一节点N1。
在每个帧周期期间，相应帧的数据信号被提供给第j数据线Dj，并且数据信号经由第二晶体管T2传输至第一节点N1。因此，对应于数据信号的电压被充电到存储电容器Cst。
存储电容器Cst的一个电极连接至第一电源VDD，并且存储电容器Cst的另一电极连接至第一节点N1。存储电容器Cst在每个帧周期期间利用与提供给第一节点N1的数据信号对应的电压进行充电。
虽然像素电路PXC中所包括的晶体管(例如，第一晶体管T1和第二晶体管T2)在图4A中各自示出为P型晶体管，但是本发明不限于此。例如，在另一示例性实施方式中，第一晶体管T1和第二晶体管T2中的至少一个可修改为包括N型晶体管。
例如，如图4B中所示，第一晶体管T1和第二晶体管T2中的每个可包括N型晶体管。在这种情况下，用于在每个帧周期期间将提供给第j数据线Dj的数据信号写入像素PXL的扫描信号的栅极导通电压可以是高电平电压。类似地，用于使第一晶体管T1导通的数据信号的电压可以是具有与图4A的示例性实施方式所使用的用于使第一晶体管T1导通的数据信号的电压相反的波形的电压。例如，在图4B的示例性实施方式中，要表示的灰度值越大，所提供的数据信号的电压电平越高。
除了与晶体管(例如，T1和T2)的修改类型对应地修改了一些电路元件的连接位置和控制信号(例如，扫描信号和数据信号)的电压电平之外，图4B中所示的像素PXL的配置和操作基本上类似于图4A中所示的像素PXL的配置和操作。因此，可省略对图4B的像素PXL的重复描述。
像素电路PXC的结构不限于图4A和图4B中所示的示例性实施方式。在其它实施方式中，像素电路PXC可由各种合适结构和/或驱动方法的像素电路形成。例如，像素电路PXC可具有图4C的示例性实施方式中所示的结构。
参考图4C，除了连接至相应水平线(或行)的第i扫描线Si之外，像素电路PXC还可连接到至少一条其它扫描线(或控制线)。例如，设置在显示区域DA的第i行的像素PXL的像素电路PXC还可连接至第i-1扫描线Si-1和/或第i+1扫描线Si+1。在一些实施方式中，除了第一电源VDD和第二电源VSS之外，像素电路PXC还可连接至第三电源。例如，像素电路PXC也可连接至初始化电源Vint。根据示例性实施方式，像素电路PXC可包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1连接在第一电源VDD与光源单元LSU之间。例如，第一晶体管T1的一个电极(例如，源电极)可通过第五晶体管T5和第一电力线PL1连接至第一电源VDD，并且第一晶体管T1的另一电极(例如，漏电极)可经由第六晶体管T6连接至光源单元LSU的一个电极(例如，相应像素PXL的第一电极)。第一晶体管T1的栅电极连接至第一节点N1。第一晶体管T1响应于第一节点N1的电压控制提供给光源单元LSU的驱动电流。
第二晶体管T2连接在第j数据线Dj与第一晶体管T1的一个电极之间。第二晶体管T2的栅电极连接至相应的扫描线(例如，第i扫描线Si)。第二晶体管T2在从第i扫描线Si提供具有栅极导通电压的扫描信号时导通，以将第j数据线Dj电连接至第一晶体管T1的一个电极。因此，当第二晶体管T2导通时，从第j数据线Dj提供的数据信号传输至第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的另一电极(例如，漏电极)与第一节点N1之间。第三晶体管T3的栅电极连接至相应的扫描线(例如，第i扫描线Si)。第三晶体管T3在从第i扫描线Si提供具有栅极导通电压的扫描信号时导通，从而以二极管形式连接(例如，二极管连接)第一晶体管T1。
第四晶体管T4连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接至前一扫描线，例如，第i-1扫描线Si-1。当具有栅极导通电压的扫描信号提供给第i-1扫描线Si-1时，第四晶体管T4导通以将初始化电源Vint的电压传输至第一节点N1。根据示例性实施方式，用于初始化第一晶体管T1的栅极电压的初始化电源Vint的电压可具有小于或等于数据信号的最低电压电平的电压电平。
第五晶体管T5连接在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极连接至相应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5在具有栅极截止电压(例如，高电平电压)的发射控制信号提供给第i发射控制线Ei时截止，并且在其它情况下导通。
第六晶体管T6连接在第一晶体管T1与光源单元LSU(或第二节点N2)之间。第六晶体管T6的栅电极连接至相应的发射控制线，例如，第i发射控制线Ei。第六晶体管T6在具有栅极截止电压的发射控制信号提供给第i发射控制线Ei时截止，并且在其它情况下导通。
第七晶体管T7连接在光源单元LSU的一个电极(例如，相应像素PXL的第一电极)(或第二节点N2)与初始化电源Vint之间。第七晶体管T7的栅电极连接至下一级的扫描线中的一条，例如，第i+1扫描线Si+1。第七晶体管T7在具有栅极导通电压的扫描信号提供给第i+1扫描线Si+1时导通，以将初始化电源Vint的电压提供给光源单元LSU的一个电极。因此，在每个初始化周期(在其期间，初始化电源Vint的电压传输至光源单元LSU)期间，光源单元LSU的一个电极的电压被初始化。然而，本发明不限于此，并且在其它实施方式中，可对用于控制第七晶体管T7的操作的控制信号进行各种修改。例如，在另一示例性实施方式中，第七晶体管T7的栅电极可连接至相应水平线(例如，相应行)的扫描线，例如，第i扫描线Si。在这种情况下，第七晶体管T7在具有栅极导通电压的扫描信号提供给第i扫描线Si时导通，以将初始化电源Vint的电压提供给光源单元LSU的一个电极。
存储电容器Cst连接在第一电源VDD与第一节点N1之间。存储电容器Cst在每个帧周期期间存储与提供给第一节点N1的数据信号和第一晶体管T1的阈值电压对应的电压。
虽然图4C将像素电路PXC中包括的晶体管(例如，T1至T7)示出为P型晶体管，但是本发明不限于此。例如，在另一实施方式中，第一晶体管T1至第七晶体管T7中的至少一个可修改为包括N型晶体管。
然而，本发明不限于图4A至图4C的示例性实施方式中所示的像素PXL的结构，并且在其它实施方式中，每个像素PXL可具有各种合适的结构。
图5是示出根据示例性实施方式的像素的俯视图。根据示例性实施方式，每个像素PXL可具有与图4A至图4C中所示的像素PXL中的任何一个的结构相同或基本上相同的结构，但是本发明不限于此。
为了便于说明，图5示出了每个像素PXL相对于光源单元LSU的结构。然而，像素PXL还可包括用于控制每个光源单元LSU的电路元件(例如，包括在图4A至图4C的像素电路PXC中的至少一个电路元件)。根据示例性实施方式，电路元件可设置在与光源单元LSU的层不同的层上。例如，电路元件可设置在像素电路层(例如，图6中的“PCL”)上，其中，像素电路层设置在基底层BSL的一侧上，并且光源单元LSU可设置在显示元件层(例如，图6中的“DPL”)上，其中，显示元件层设置在像素电路层上。
在一些实施方式中，如图5的示例性实施方式中所示，每个光源单元LSU通过第一接触孔CH1和第二接触孔CH2连接至电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(例如，包括在像素电路PXC中的至少一个电路元件)和/或信号线(例如，扫描线和/或数据线)。在本发明的示例性实施方式中，每个像素PXL的第一电极ELT1和第二电极ELT2中的至少一个可在不穿过接触孔、没有中间线等的情况下直接连接至电力线(例如，预定电力线)和/或信号线。
参考图5，根据本发明的示例性实施方式的像素PXL可包括多个发光元件LD和包括在光源单元LSU中的每个中的电极。例如，像素PXL可包括第一电极ELT1和第二电极ELT2，第一电极ELT1和第二电极ELT2设置成在每个像素区域中彼此间隔开。多个发光元件LD可设置在第一电极ELT1与第二电极ELT2之间。第一接触电极CNE1和第二接触电极CNE2可分别设置在第一电极ELT1和第二电极ELT2上。类似于第一电极ELT1和第二电极ELT2，第一接触电极CNE1和第二接触电极CNE2可设置成在每个像素区域中彼此间隔开，使得发光元件LD的第一端部EP1和第二端部EP2可分别连接至第一电极ELT1和第二电极ELT2。
第一电极ELT1和第二电极ELT2可设置成在提供和/或形成每个像素PXL的像素区域(例如，相应像素PXL的发射区域EMA)中彼此间隔开。根据示例性实施方式，在本说明书中使用的每个像素区域可指其中设置有相应像素PXL中所包括的电路元件和/或光源单元LSU的区域。发射区域EMA可指其中设置有每个像素PXL的光源单元LSU中所包括的发光元件LD(例如，完全连接在第一电极ELT1与第二电极ELT2之间的有效光源)的区域。在一些实施方式中，第一接触电极CNE1和第二接触电极CNE2、连接至发光元件LD的电极(例如，第一电极ELT1和第二电极ELT2)和/或它们的一部分可设置在发射区域EMA中。发射区域EMA可被形成在像素PXL之间的用于限定其中的每个像素区域和发射区域EMA的光阻挡和/或反射堤结构(或像素限定层)包围。例如，包围发射区域EMA的堤结构可设置在发射区域EMA周围。
第一电极ELT1和第二电极ELT2可设置成彼此间隔开。例如，第一电极ELT1和第二电极ELT2可在第一方向DR1上在每个发射区域EMA处(例如，中或上)以一定距离(例如，预定距离)彼此平行地设置。
在示例性实施方式中，第一电极ELT1和第二电极ELT2可具有在一个方向上延伸的棒形状。例如，第一电极ELT1和第二电极ELT2中的每个可具有在与第一方向DR1交叉(例如，正交地交叉)的第二方向DR2上延伸的棒形状。然而，本发明不限于此，并且第一电极ELT1和第二电极ELT2的形状、布置方向和/或相互布置关系可不同地改变。
在一些实施方式中，第一电极ELT1和第二电极ELT2中的至少一个可设置在每个像素区域中，并且设置在每个像素区域中的第一电极ELT1和第二电极ELT2的数量不受特别限制。例如，在第二方向DR2上延伸并且彼此平行布置的多个第一电极ELT1可设置在每个像素区域中。
在一些实施方式中，面对每个第一电极ELT1的至少一个第二电极ELT2可设置在每个像素区域中。例如，在每个像素区域中，可在两个第一电极ELT1之间设置一个第二电极ELT2，或者可设置与多个第一电极ELT1中的每个对应的多个第二电极ELT2。
根据示例性实施方式，第一电极ELT1可通过第一连接电极CNT1和/或第一接触孔CH1连接至电路元件(例如，包括在像素电路PXC中的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线、数据线或控制线)。在示例性实施方式中，第一电极ELT1可通过第一连接电极CNT1和第一接触孔CH1电连接至设置在第一电极ELT1下方(例如，下面)的电路元件(例如，预定电路元件)，并且可通过电路元件电连接至第一线。第一线可包括用于提供第一电源VDD的第一电力线PL1，但是本发明不限于此。例如，在另一示例性实施方式中，第一线可包括第一驱动信号(例如，扫描信号、数据信号或控制信号)被提供给的信号线。
在另一示例性实施方式中，第一电极ELT1可在不穿过第一连接电极CNT1、第一接触孔CH1和/或电路元件的情况下直接连接至电力线(例如，预定电力线)或信号线。在这种情况下，第一电极ELT1可整体地或非整体地连接至电力线(例如，预定电力线)或信号线。
根据示例性实施方式，第一电极ELT1和第一连接电极CNT1可在每个像素区域中在不同方向上延伸。例如，当第一连接电极CNT1在第一方向DR1上延伸时，第一电极ELT1可在与第一方向DR1交叉的第二方向DR2上延伸。
在示例性实施方式中，第一电极ELT1和第一连接电极CNT1可彼此整体连接。例如，第一电极ELT1可通过从第一连接电极CNT1分支出至少一个分支来形成。当第一电极ELT1和第一连接电极CNT1彼此整体连接时，第一连接电极CNT1可被认为是第一电极ELT1的一部分。然而，本发明不限于此。
根据示例性实施方式，第二电极ELT2可通过第二连接电极CNT2和/或第二接触孔CH2连接至电路元件(例如，包括在像素电路PXC中的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线、数据线或控制线)。例如，第二电极ELT2可通过第二连接电极CNT2和第二接触孔CH2电连接至设置在第二电极ELT2下方(例如，下面)的第二电力线PL2。在另一示例性实施方式中，第二电极ELT2可在不穿过第二连接电极CNT2和/或第二接触孔CH2的情况下直接连接至电力线(例如，预定电力线)或信号线。在这种情况下，第二电极ELT2可整体地或非整体地连接至电力线或信号线。
根据示例性实施方式，第二电极ELT2和第二连接电极CNT2可在不同的方向上延伸。例如，当第二连接电极CNT2在第一方向DR1上延伸时，第二电极ELT2可在与第一方向DR1交叉的第二方向DR2上延伸。
在示例性实施方式中，第二电极ELT2和第二连接电极CNT2可彼此整体连接。例如，第二电极ELT2可通过从第二连接电极CNT2分支出至少一个分支来形成。当第二电极ELT2和第二连接电极CNT2彼此整体连接时，第二连接电极CNT2可被认为是第二电极ELT2的一部分。然而，本发明不限于此。
在发光元件LD的对准步骤中，在第一电极ELT1与第二电极ELT2之间施加对准信号(例如，预定的对准信号)，使得可在第一电极ELT1与第二电极ELT2之间形成电场。作为电场的结果，每个像素区域(例如，每个像素PXL的发射区域EMA)的发光元件LD可在第一电极ELT1与第二电极ELT2之间对准。
多个发光元件LD可布置在第一电极ELT1与第二电极ELT2之间。发光元件LD中的每个可电连接在相应的第一电极ELT1与第二电极ELT2之间。
发光元件LD中的每个可包括第一端部EP1和第二端部EP2，其中，第一端部EP1设置在长度LDL的方向上的一端处(例如，上)并电连接至第一电极ELT1，第二端部EP2设置在长度LDL的方向上的另一端(例如，相对端)处(例如，上)并电连接至第二电极ELT2。例如，发光元件LD中的每个可在对应于第一电极ELT1和第二电极ELT2彼此面对设置的区域处(例如，中或上)沿着第一方向DR1横向设置在第一电极ELT1与第二电极ELT2之间。
虽然图5示出发光元件LD沿一个方向(例如，第一方向DR1)均匀布置，但是本发明不限于此。例如，发光元件LD中的至少一个可沿着倾斜方向布置在第一电极ELT1与第二电极ELT2之间。
根据示例性实施方式，可以以分散形式将发光元件LD制备在溶液(例如，预定溶液)中，并且可使用喷墨方法等将其提供给每个像素区域(例如，每个像素PXL的发射区域EMA)。例如，发光元件LD可与挥发性溶剂混合并提供给每个发射区域EMA。在这种情况下，当将对准电压(例如，预定的对准电压)或对准信号施加至第一电极ELT1和第二电极ELT2时，第一电极ELT1与第二电极ELT2之间形成电场，并且发光元件LD在第一电极ELT1与第二电极ELT2之间对准。在对准发光元件LD之后，可使溶剂挥发或去除溶剂，以将发光元件LD稳定地设置在第一电极ELT1与第二电极ELT2之间。在一些实施方式中，第一接触电极CNE1和第二接触电极CNE2可形成在发光元件LD的相对端处(例如，上)。例如，第一接触电极CNE1和第二接触电极CNE2可分别形成在发光元件LD的第一端部EP1和第二端部EP2处。因此，发光元件LD可更稳定地连接在第一电极ELT1与第二电极ELT2之间。
发光元件LD的第一端部EP1可经由第一接触电极CNE1、第一电极ELT1、像素电路PXC和/或第一电力线PL1电连接至第一电源VDD。发光元件LD的第二端部EP2可经由第二接触电极CNE2、第二电极ELT2和/或第二电力线PL2电连接至第二电源VSS。因此，在正向方向上连接在第一电极ELT1与第二电极ELT2之间的发光元件LD中的至少一个可以以与从像素电路PXC等提供的驱动电流对应的亮度发射光。因此，像素PXL发射与驱动电流对应的光。
布置在每个像素PXL的第一电极ELT1与第二电极ELT2之间的发光元件LD中的至少一个的第一端部EP1和第二端部EP2可分别电连接至第一电极ELT1和第二电极ELT2。例如，发光元件LD中的至少一个的第一端部EP1和第二端部EP2可分别通过第一接触电极CNE1和第二接触电极CNE2电连接至第一电极ELT1和第二电极ELT2。
第一接触电极CNE1可设置在第一电极ELT1上以与第一电极ELT1重叠。第一接触电极CNE1可在至少一个区域中电连接至每个第一电极ELT1。此外，第二接触电极CNE2可设置在第二电极ELT2上以与第二电极ELT2重叠。第二接触电极CNE2可在至少一个区域中电连接至第二电极ELT2。
像素PXL可包括透镜图案单元(例如，透镜图案)LA，该透镜图案单元LA具有与每个发光元件LD重叠的至少一部分。在一些实施方式中，透镜图案单元LA可形成为与每个发光元件LD一一对应，但是本发明不限于此。例如，在其它实施方式中，多个发光元件LD可对应于一个透镜图案单元(例如，一个透镜图案)LA。
透镜图案单元LA在平面图中可具有圆形或椭圆形状，但是本发明不限于此。例如，在其它实施方式中，透镜图案单元LA可具有三角形形状、四边形形状或其它多边形形状。在示例性实施方式中，透镜图案单元LA可具有椭圆形状，且在第一方向DR1上的宽度大于在第二方向DR2上的宽度。
在示例性实施方式中，透镜图案单元LA的宽度(或直径)D1可小于发光元件LD的长度LDL，但是本发明不限于此，并且在另一示例性实施方式中，透镜图案单元LA的宽度D1可大于发光元件LD的长度LDL。例如，透镜图案单元LA的宽度D1可大于或等于发光元件LD的长度LDL的两倍。
透镜图案单元LA可设置在发光元件LD下方(例如，下面)，以将从发光元件LD向下发射的光向上反射。因此，在示例性实施方式中，透镜图案单元LA可改善包括像素PXL的显示设备的发射效率。根据示例性实施方式，透镜图案单元LA还可包括不均匀图案(例如，图7B中的“LAc”和“LAv”)。透镜图案单元LA的不均匀图案可将不规则入射在透镜图案单元LA上的光反射到上侧。包括像素PXL的显示设备的视角特性可通过不规则反射的光来改善。
透镜图案单元LA可与像素单元的一个配置(例如，第二有机层(例如，图6和图11中的“VIA2”)或第二金属层(图8中的“SD2”))的形成同时形成。即，可不使用用于形成透镜图案单元LA的单独的掩模过程。因为透镜图案单元LA可经由并行的过程形成，所以可降低处理成本和/或可缩短处理时间。
图6是沿图5的线A-A’截取的剖视图。在图6的示例性实施方式中，向与以上描述的示例性实施方式中的一个或多个类似或相同或基本上相同的组成元件(例如，相应的组成元件)赋予相同的参考标记，并且因此，可省略对其的冗余描述。
参考图5和图6，根据本发明的示例性实施方式的像素PXL包括设置在基底层BSL的一个表面上并且包括多个发光元件LD的显示元件层DPL。此外，像素PXL还可包括像素电路层PCL。例如，像素PXL还可包括设置在基底层BSL与显示元件层DPL之间并且包括电连接至发光元件LD的至少一个电路元件的像素电路层PCL。
根据示例性实施方式，像素电路层PCL可包括像素电路PXC中所包括的至少一个电路元件。例如，像素电路层PCL可包括像素电路PXC中所包括的多个晶体管和存储电容器(例如，图4A至图4C中的“Cst”)，并且还可包括连接至像素电路PXC和/或光源单元LSU的至少一条电力线和/或信号线等。
像素电路层PCL可包括设置在每个电极和/或线之间的多个绝缘层。在示例性实施方式中，像素电路层PCL可包括堆叠(例如，顺序堆叠)在基底层BSL的一个表面上的缓冲层BFL、第一栅极绝缘层GI1、第二栅极绝缘层GI2、层间绝缘层ILD、第一有机层VIA1和第二有机层VIA2。
缓冲层BFL可防止或基本上防止杂质扩散到每个电路元件中。缓冲层BFL可由单个层形成，但是本发明不限于此，并且缓冲层BFL可由多个层形成以包括至少两个或更多个层。当缓冲层BFL设置成多个层时，每个层可由相同或基本上相同的材料形成，或者可由不同的材料形成。然而，本发明不限于此，并且在另一实施方式中，可省略缓冲层BFL。
每个晶体管可包括半导体层ACT、栅电极GT1和GT2以及晶体管电极(例如，金属层)SD11、SD12和SD2。
半导体层ACT可设置在缓冲层BFL上。例如，半导体层ACT可设置在基底层BSL(例如，其上形成有缓冲层BFL的基底层BSL)与第一栅极绝缘层GI1之间。半导体层ACT可包括源极区、漏极区以及设置在源极区与漏极区之间的沟道区。
根据示例性实施方式，半导体层ACT可包括半导体图案，该半导体图案包括多晶硅、非晶硅、氧化物半导体等或者由多晶硅、非晶硅、氧化物半导体等形成。此外，半导体层ACT的沟道区可包括没有掺杂杂质的半导体图案(例如，本征半导体)，并且半导体层ACT的源极区和漏极区可各自包括掺杂有杂质的半导体图案。
第一栅电极GT1可设置在半导体层ACT上，且第一栅极绝缘层GI1插置在它们之间。例如，第一栅电极GT1可设置在第一栅极绝缘层GI1与第二栅极绝缘层GI2之间，并且可与半导体层ACT的至少一个区重叠。当半导体层ACT包括多个沟道区时，设置在半导体层ACT上的第一栅电极GT1可设置成多个，以包括与每个沟道区重叠的至少一个区。
第二栅电极GT2可设置在第一栅电极GT1上，且第二栅极绝缘层GI2插置在它们之间。例如，第二栅电极GT2可设置在第二栅极绝缘层GI2与层间绝缘层ILD之间，并且可与第一栅电极GT1的至少一个区重叠。
根据示例性实施方式，当设置有多个第一栅电极GT1时，第二栅电极GT2可设置成与第一栅电极GT1中的一个重叠，并且第二栅极绝缘层GI2可设置成与所有第一栅电极GT1重叠。
第一金属层SD11和SD12可设置在半导体层ACT上以及栅电极GT1和GT2上，且至少一个层间绝缘层ILD插置在第一金属层SD11和SD12与半导体层ACT及栅电极GT1和GT2之间。例如，第一金属层SD11和SD12可设置在层间绝缘层ILD与第一有机层VIA1之间。
第一金属层SD11和SD12可电连接至半导体层ACT或栅电极GT1和GT2。例如，第一金属层SD11和SD12之中的一个第一金属层SD11可通过穿过第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间绝缘层ILD的接触孔CT11连接至半导体层ACT。第一金属层SD11和SD12之中的另一第一金属层SD12也可通过穿过层间绝缘层ILD的接触孔CT12连接至第二栅电极GT2。
第一有机层VIA1可设置在第一金属层SD11和SD12上。第一有机层VIA1可包括例如诸如硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层和/或铝氧化物层的无机层(或由无机层形成)。然而，本发明不限于此，并且第一有机层VIA1可包括例如诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机层(或由有机层形成)。
第二金属层SD2可设置在半导体层ACT、栅电极GT1和GT2以及第一金属层SD11和SD12上，且第一有机层VIA1插置在第二金属层SD2与半导体层ACT、栅电极GT1和GT2以及第一金属层SD11和SD12之间。例如，第二金属层SD2可设置在第一有机层VIA1与第二有机层VIA2之间。第二金属层SD2可电连接至半导体层ACT、栅电极GT1和GT2和/或第一金属层SD11和SD12。例如，第二金属层SD2可通过穿过第一有机层VIA1的接触孔CT2连接至第一金属层SD11。第二金属层SD2可设置(例如，完全设置)在第一有机层VIA1上，并且然后可图案化以电连接至其它层。
第一金属层SD11和SD12以及第二金属层SD2可包括至少一种金属，例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)和/或其合金，但是本发明不限于此。
第二有机层VIA2可设置在第二金属层SD2上。第二有机层VIA2可包括例如诸如硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层和/或铝氧化物层的无机层(或由无机层形成)。然而，第二有机层VIA2不限于此，并且第二有机层VIA2可包括例如诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机层(或由有机层形成)。
设置在第二金属层SD2上的第二有机层VIA2可包括透镜图案单元(例如，透镜图案)LA。透镜图案单元LA可形成为包括与发光元件LD重叠的至少一部分。透镜图案单元LA的宽度D1可与第一电极ELT1和第二电极ELT2之间的距离相同或基本上相同(例如，相等)，但是本发明不限于此。例如，在其它实施方式中，宽度D1可大于或小于第一电极ELT1与第二电极ELT2之间的距离。
如上所述，透镜图案单元LA可设置在发光元件LD下方(例如，下面)，以将从发光元件LD向下发射(例如，相对于发光元件LD朝基底层BSL)的光向上反射。因此，在一些实施方式中，透镜图案单元LA可改善显示设备的发射效率。
在示例性实施方式中，透镜图案单元LA可与第二有机层VIA2的形成并行地(例如，同时)形成。例如，当通过使用具有间距(例如，预定间距)的半色调掩模或狭缝(例如，狭缝图案)形成第二有机层VIA2时，可并行地(例如，同时)形成透镜图案单元LA。在另一示例性实施方式中，透镜图案单元LA可在形成第二有机层VIA2之后通过单独的过程形成。例如，透镜图案单元LA可在形成第二有机层VIA2之后通过蚀刻过程形成。
透镜图案单元LA可以是相对于第二有机层VIA2的上表面朝基底层BSL凹陷的凹陷图案。即，第二有机层VIA2的厚度可在透镜图案单元LA的中部(或中央部分)处较薄(例如，最薄)，并且可朝透镜图案单元LA的边缘较厚。
将参考图7A和图7B更详细地描述发光元件LD和第二有机层VIA2的透镜图案单元LA。
图7A是根据示例性实施方式的图6的区域Q的局部放大视图。图7B是根据另一示例性实施方式的图6的区域Q的局部放大视图。
参考图6、图7A和图7B，第二有机层VIA2可包括透镜图案单元(例如，透镜图案)LA，并且透镜图案单元LA上可设置有发光元件LD。
如上所述，发光元件LD可包括第一导电半导体层11、有源层12、第二导电半导体层13、电极层14和位于这些层上(例如，覆盖这些层)的绝缘膜INF。
第一导电半导体层11和第二导电半导体层13可包括不同种类的半导体层(或由不同类型的半导体层形成)。例如，第一导电半导体层11可包括N型半导体材料，并且第二导电半导体层13可包括P型半导体材料。有源层12可插置在第一导电半导体层11与第二导电半导体层13之间。电极层14可设置成包围第二导电半导体层13。绝缘膜INF可设置成覆盖电极层14，并且可设置成覆盖第一导电半导体层11的外表面(例如，突出的外表面)。
发光元件LD可包括分别待与第一接触电极CNE1和第二接触电极CNE2电连接接触的第一开口14a和第二开口11a。
第一开口14a可形成在绝缘膜INF处(例如，中或上)，并且电极层14的至少一部分可通过第一开口14a暴露。电极层14可通过第一开口14a接触第一接触电极CNE1。
第二开口11a可形成在绝缘膜INF处(例如，中或上)，并且第一导电半导体层11的至少一部分可通过第二开口11a暴露。第一导电半导体层11可通过第二开口11a接触第二接触电极CNE2。
在将发光元件LD设置在第一绝缘层INS1上之后，可通过蚀刻过程形成第一开口14a和第二开口11a。
当通过第一接触电极CNE1和第二接触电极CNE2向发光元件LD施加电压时，电子-空穴对在有源层12中耦合，并且发光元件LD发射光。从发光元件LD发射的光L1、L2和L3可相对于插置在第一导电半导体层11与第二导电半导体层13之间的有源层12朝外部方向发射。然而，第一导电半导体层11的不与有源层12和第二导电半导体层13重叠的一端可以是不发射光的区域。因为显示设备的视角的差异，用户可能注意到不发射光的区域。
从发光元件LD发射的光L1、L2和L3可包括相对于发光元件LD向上发射的光(或光部分)L1和L2以及相对于发光元件LD向下发射的光(或光部分)L3。向上发射的光部分L1和L2可被发射至外部以被用户识别到(或观察到)，但是向下发射的光部分L3可能不被发射至外部，使得它可能不被用户识别到(或观察到)。
设置在发光元件LD下方的第二有机层VIA2和第一绝缘层INS1可具有彼此不同的折射率。例如，第二有机层VIA2的折射率可低于(或小于)第一绝缘层INS1的折射率。因为第一绝缘层INS1和第二有机层VIA2可具有彼此不同的折射率，所以第一绝缘层INS1与第二有机层VIA2之间的接触表面可形成光学界面。
从第一绝缘层INS1朝第二有机层VIA2透射的光L3的至少一部分可在第一绝缘层INS1与第二有机层VIA2之间的光学界面处反射。反射光L4可向上发射(例如，反射)并且可被用户观察到。因此，当第二有机层VIA2处(例如，上)形成有透镜图案单元LA时，可改善显示设备的发射效率。
在一些实施方式中，透镜图案单元LA可控制反射光L4的反射方向。反射光L4的反射方向可根据(例如，依据)透镜图案单元LA的形状而改变。例如，当透镜图案单元LA形成为使得反射光L4朝第一导电半导体层11的一端(例如，不发射光的区域)被引导时，可覆盖发光元件LD的不发射光的区域(例如，发光元件LD的不发射光的区域可透射反射光L4)，从而改善显示设备的视角特性。
在示例性实施方式中，透镜图案单元LA的表面可形成为大致平滑的表面，以改善反射光L4的内聚性并改善光提取效率。然而，透镜图案单元LA的表面不限于此。例如，在另一示例性实施方式中，如图7B中所示，透镜图案单元LA’的表面可包括不均匀图案LAc和LAv。图7B是图7A中所示的示例性实施方式的修改的示例性实施方式。
不均匀图案LAc和LAv可沿着透镜图案单元LA’的表面形成。不均匀图案LAc和LAv可通过不规则地反射入射光而在各个方向(例如，随机方向)上反射光。换言之，不均匀图案LAc和LAv可通过将光量(例如，光部分)分散在各个方向(例如，所有方向)上并且通过根据视角减小光量的差异来改善显示设备的视角特性。
更详细地，在示例性实施方式中，不均匀图案LAc和LAv可包括多个凹形图案LAc和多个凸形图案LAv。凹形图案LAc和凸形图案LAv可交替设置。在示例性实施方式中，凹形图案LAc和凸形图案LAv的宽度可彼此相同或基本上相同，但是本发明不限于此，并且在其它实施方式中，凹形图案LAc和凸形图案LAv的宽度可彼此不同。在示例性实施方式中，凹形图案LAc中的每个的宽度可彼此相同或基本上相同，但是本发明不限于此，并且在其它实施方式中，凹形图案LAc中的每个的宽度可根据需要或期望而彼此不同。
不均匀图案LAc和LAv可完全形成在透镜图案单元LA’处(例如，中或上)，或者可形成在特定的区处(例如，中或上)，和/或可不形成在特定的区处(例如，中或上)，以控制反射光L4的方向。例如，不均匀图案LAc和LAv可不形成在透镜图案单元LA’的中部(或中央部分)处，并且不均匀图案LAc和LAv可形成在透镜图案单元LA’的外围处(例如，仅外围处)。
根据图7B中所示的示例性实施方式的结构可应用于下面描述的示例性实施方式中的一个或多个的所有合适的结构。
再次参考图1、图5和图6，显示元件层DPL可包括像素PXL中的每个所包括的光源单元LSU。例如，显示元件层DPL可包括至少一对第一电极ELT1和第二电极ELT2，并且第一电极ELT1与第二电极ELT2之间可设置有多个发光元件LD。在一些实施方式中，显示元件层DPL还可包括至少一个导电层和/或绝缘层。
在示例性实施方式中，显示元件层DPL可包括设置(例如，顺序设置)和/或形成在基底层BSL和/或像素电路层PCL上的第一电极ELT1和第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1和第二接触电极CNE2以及第三绝缘层INS3。
第一电极ELT1和第二电极ELT2中的每个可包括至少一种导电材料。例如，第一电极ELT1和第二电极ELT2中的每个可包括(或由以下形成)：至少一种金属，例如诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)和/或其合金；导电氧化物，例如诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)和/或铟锡锌氧化物(ITZO)；和/或导电聚合物，例如诸如PEDOT。然而，本发明不限于此。
第一绝缘层INS1可设置在第一电极ELT1和第二电极ELT2上。例如，第一绝缘层INS1可形成在第一电极ELT1和第二电极ELT2上(例如，完全形成在第一电极ELT1和第二电极ELT2上)。此外，第一绝缘层INS1可覆盖第二有机层VIA2的透镜图案单元LA。例如，第一绝缘层INS1可缓解(例如，填充)由第二有机层VIA2处(例如，中或上)的透镜图案单元LA引起的台阶。第一绝缘层INS1的上表面可以是大体上平坦化的(例如，平坦化的或基本上平坦化的)，以提供设置发光元件LD的空间(例如，区域)。然而，本发明不限于此。例如，在另一示例性实施方式中，第一绝缘层INS1可沿着第二有机层VIA2的表面形成。在这种情况下，第一绝缘层INS1的上表面可具有台阶，并且可包括类似于第二有机层VIA2的凹形图案的凹形图案。
如上所述，在一些实施方式中，第一绝缘层INS1可形成为覆盖(例如，完全覆盖)第一电极ELT1和第二电极ELT2以及第二有机层VIA2。在发光元件LD被设置并对准在第一绝缘层INS1上之后，第一绝缘层INS1可部分地敞开以在至少一个区中暴露第一电极ELT1和第二电极ELT2。
在形成有第一绝缘层INS1的发射区域EMA中的每个中，可提供并对准多个发光元件LD。例如，可使用喷墨方法将多个发光元件LD提供给每个发射区域EMA，并且可通过施加至第一电极ELT1和第二电极ELT2的对准电压(例如，预定的对准电压或对准信号)将发光元件LD在第一电极ELT1与第二电极ELT2之间对准。
第二绝缘层INS2可设置于在第一电极ELT1与第二电极ELT2之间对准的发光元件LD上，并且可暴露发光元件LD的第一端部EP1和第二端部EP2。例如，第二绝缘层INS2可部分地设置在发光元件LD的、不覆盖发光元件LD的第一端部EP1和第二端部EP2的部分上。第二绝缘层INS2可以以独立的图案形成在每个发射区域EMA中，但是本发明不限于此。
在完成发光元件LD的对准之后，在发光元件LD上形成第二绝缘层INS2，使得可防止或基本上防止发光元件LD偏离对准位置。在一些实施方式中，当在形成第二绝缘层INS2之前在第一绝缘层INS1与发光元件LD之间存在空间时，可在形成第二绝缘层INS2的过程期间填充该空间。因此，可更稳定地支承发光元件LD。
在一些实施方式中，在形成第二绝缘层INS2的过程期间，可形成用于使第一接触电极CNE1和第二接触电极CNE2与如上所述的发光元件LD的第一端部EP1和第二端部EP2接触的第一开口和第二开口(例如，图7A中的14a和11a)。
在示例性实施方式中，第一接触电极CNE1和第二接触电极CNE2可设置在第二绝缘层INS2上，并且可设置在彼此相同或基本上相同的层上。在这种情况下，第一接触电极CNE1和第二接触电极CNE2可在相同或基本上相同的过程中使用相同或基本上相同的导电材料形成，但是本发明不限于此。
在另一示例性实施方式中，第一接触电极CNE1和第二接触电极CNE2可设置在彼此不同的层上。在这种情况下，第一接触电极CNE1和第二接触电极CNE2可在不同过程中使用彼此相同或基本上相同或者彼此不同的导电材料形成。当第一接触电极CNE1和第二接触电极CNE2设置在不同的层上时，还可在第一接触电极CNE1和第二接触电极CNE2中的下层上的任何接触电极上形成至少一个绝缘层。
第一接触电极CNE1和第二接触电极CNE2可电连接至发光元件LD的第一端部EP1和第二端部EP2。此外，第一接触电极CNE1和第二接触电极CNE2可通过在上述至少一个区中穿过第一绝缘层INS1和第二绝缘层INS2而电连接至第一电极ELT1和第二电极ELT2。因此，发光元件LD的第一端部EP1和第二端部EP2可电连接至第一电极ELT1和第二电极ELT2。然而，在另一示例性实施方式中，当第一接触电极CNE1和第二接触电极CNE2直接连接至分开的电力线和/或信号线时，第一接触电极CNE1和第二接触电极CNE2可不直接连接至和/或不电连接至第一电极ELT1和第二电极ELT2。
然而，本发明不限于此，并且第一接触电极CNE1和第二接触电极CNE2与第一电极ELT1和第二电极ELT2之间的连接结构可进行各种修改。
第三绝缘层INS3可设置在第一接触电极CNE1和第二接触电极CNE2上。例如，第三绝缘层INS3可设置在基底层BSL的一个表面上，该一个表面处(或上)形成有发光元件LD以及第一接触电极CNE1和第二接触电极CNE2，并且第三绝缘层INS3可覆盖发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。第三绝缘层INS3可包括至少一个无机和/或有机层。
在示例性实施方式中，第三绝缘层INS3可包括具有多层结构的薄膜封装层，但是本发明不限于此。根据一个或多个示例性实施方式，第三绝缘层INS3上还可设置有至少一个外涂层和/或封装衬底。
根据示例性实施方式，第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3中的每个可包括单个层或多个层(或由单个层或多个层形成)，并且可包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3中的每个可包括各种种类的有机或无机绝缘材料，例如诸如硅氮化物(SiNx)，但是第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3中的每个中包括的材料不限于此。此外，第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3可包括不同的绝缘材料，或者第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3中的至少一些可包括相同或基本上相同的绝缘材料。
如上所述，透镜图案单元LA可形成在每个发光元件LD的下方(例如，下面)。透镜图案单元LA可将从发光元件LD朝透镜图案单元LA发射的光向上反射，以改善显示设备的发射效率，并且可调整反射光L4的方向，以改善显示设备的视角特性。透镜图案单元LA的结构和形状不限于本文中描述的一个或多个示例性实施方式，并且可进行各种修改。
在下文中，将参考图8至图11描述显示设备的一个或多个其它示例性实施方式。在下面的示例性实施方式中，与先前描述的示例性实施方式的组成元件相同或基本上相同的组成元件将用相同或基本上相同的参考标记来表示，并且因此，可省略或简化对其的冗余描述，并且将主要更详细地描述它们之间的区别。
图8是根据另一示例性实施方式的像素的剖视图。图9是图8的区域Q1的局部放大视图。图8和图9的示例性实施方式与以上描述的示例性实施方式中的一个或多个不同。例如，在图8和图9的示例性实施方式中，透镜图案单元LA1形成在第二金属层SD2中而不是第二有机层VIA2中，并且其它结构可与以上描述的一个或多个示例性实施方式相同或基本上相同。
参考图8和图9，第二金属层SD2可包括透镜图案单元LA1。透镜图案单元LA1可设置在发光元件LD下方(例如，下面)，以包括与发光元件LD重叠的至少一部分。透镜图案单元LA1可形成为与每个发光元件LD一一对应，但是本发明不限于此。例如，在其它实施方式中，多个发光元件LD可对应于一个透镜图案单元LA1。
透镜图案单元LA1在平面图中的形状可与图5中所示的透镜图案单元LA相同或相似(例如，基本上相同)。例如，透镜图案单元LA1在平面图中可具有圆形或椭圆形状。
在示例性实施方式中，透镜图案单元LA1的宽度D2可小于发光元件LD的长度LDL，但是在另一示例性实施方式中，透镜图案单元LA1的宽度D2可大于发光元件LD的长度LDL。
透镜图案单元LA1可设置在发光元件LD下方(例如，下面)，以将从发光元件LD向下发射的光向上反射。即，透镜图案单元LA1可改善包括像素PXL1的显示设备的发射效率。
当形成第二金属层SD2时，可并行地(例如，同时)形成透镜图案单元LA1。例如，透镜图案单元LA1可通过在第一有机层VIA1上设置(例如，完全设置)第二金属层SD2并将第二金属层SD2图案化而形成。
透镜图案单元LA1可包括多个锥状部分TP1、TP2和TP3。多个锥状部分TP1、TP2和TP3可包括第一锥状部分TP1、第二锥状部分TP2和第三锥状部分TP3。第二锥状部分TP2可与第一锥状部分TP1相邻(例如，包围第一锥状部分TP1)，并且第三锥状部分TP3可与第二锥状部分TP2相邻(例如，包围第二锥状部分TP2)。
锥状部分TP1、TP2和TP3中的每个可设置成彼此间隔开，但是本发明不限于此，并且在其它实施方式中，锥状部分TP1、TP2和TP3中的至少一部分可彼此接触。
锥状部分TP1、TP2和TP3中的每个可具有不同的锥角。锥角限定为轴线与侧表面之间的锐角。例如，第一锥状部分TP1的锥角可以是最大的，第二锥状部分TP2的锥角可以是较小的，并且第三锥状部分TP3的锥角可以是最小的。然而，本发明不限于此，并且锥状部分TP1、TP2和TP3的锥角可根据需要或期望进行各种修改。
从发光元件LD向下发射的光L3中的至少一些可朝第二金属层SD2透射穿过第二有机层VIA2。根据示例性实施方式，第二金属层SD2可包括高反射性金属材料。朝第二金属层SD2透射的光L3可在锥状部分TP1、TP2和TP3中的每个的表面处反射。
如上所述，锥状部分TP1、TP2和TP3中的每个可具有不同的锥角，使得入射在第二金属层SD2的透镜图案单元LA1上的光可在不同的方向上反射。被锥状部分TP1、TP2和TP3中的一个或多个反射的反射光L4可发射至外部。显示设备的发射效率和视角特性可通过发射至外部的光来改善。
根据参考图8和图9描述的示例性实施方式的结构可应用于以上描述的一个或多个示例性实施方式和以下描述的一个或多个示例性实施方式。例如，参考图5至图7B的一个或多个示例性实施方式，第二有机层VIA2可包括透镜图案单元LA，而第二金属层SD2可包括透镜图案单元LA1。
图10是根据另一示例性实施方式的像素的俯视图。图11是沿图10的线B-B’截取的剖视图。图10和图11的示例性实施方式与以上描述的一个或多个示例性实施方式不同。例如，在图10和图11的示例性实施方式中，透镜图案单元LA2形成为具有较大的宽度(例如，比透镜图案单元LA和透镜图案单元LA1大的宽度)，并且不与发光元件LD一一对应，并且图10和图11的示例性实施方式的其它结构可与以上描述的一个或多个示例性实施方式相同或相似(例如，基本上相同)。
参考图10和图11，第二有机层VIA2可包括透镜图案单元LA2。透镜图案单元LA2在平面图中可具有圆形或椭圆形状，但是本发明不限于此。
透镜图案单元LA2可设置在发光元件LD下方(例如，下面)，并且可与多个发光元件LD重叠。图10的示例性实施方式示出透镜图案单元LA2可与六个发光元件LD重叠，但是本发明不限于此，并且在其它实施方式中，透镜图案单元LA2可与少于或多于六个的发光元件LD重叠。
透镜图案单元LA2的宽度D3可大于发光元件LD的长度LDL。例如，透镜图案单元LA2的宽度D3可大于或等于发光元件LD的长度LDL的两倍。
透镜图案单元LA2可将从发光元件LD向下发射的光向上反射。透镜图案单元LA2可向上反射(或发射)更多的光，并且可改善包括像素PXL2的显示设备的发射效率和视角特性。
因为图10和图11中示出的其它配置(例如，层和组件)与参考图5至图7B的一个或多个示例性实施方式描述的透镜图案单元LA相同或相似(例如，基本上相同)，因此可省略对其的冗余描述。
虽然参考附图描述了本发明的一个或多个示例性实施方式，但是应当理解，本文中描述的实施方式应仅以描述性意义考虑，而不是出于限制的目的。因此，本发明所属领域的普通技术人员将理解，在不背离如所附权利要求及其等同所限定的本发明的精神和范围的情况下，可对本发明的各个方面和特征进行修改。

Claims (20)

1.显示设备，包括：
基底层；
像素电路层，位于所述基底层上；以及
显示元件层，位于所述像素电路层上，
其中，所述像素电路层包括位于所述显示元件层与所述基底层之间的凹陷处的透镜图案，以及
其中，所述显示元件层包括发光元件，并且所述发光元件的至少一部分与所述透镜图案重叠。
2.根据权利要求1所述的显示设备，其中，
所述显示元件层包括第一电极和与所述第一电极间隔开的第二电极，并且所述发光元件位于所述第一电极与所述第二电极之间。
3.根据权利要求2所述的显示设备，其中，
所述发光元件包括第一半导体层、有源层和第二半导体层，其中，所述有源层包围所述第一半导体层的至少一部分，所述第二半导体层的类型与所述第一半导体层的类型不同并且所述第二半导体层包围所述有源层的至少一部分。
4.根据权利要求3所述的显示设备，其中，
所述发光元件包括第一端部和第二端部，所述第一端部包括所述有源层，并且所述第二端部不包括所述有源层。
5.根据权利要求4所述的显示设备，其中，
所述显示元件层包括第一接触电极和第二接触电极，其中，所述第一接触电极位于所述第一电极上并电连接至所述第一端部，所述第二接触电极位于所述第二电极上并电连接至所述第二端部。
6.根据权利要求2所述的显示设备，其中，
所述像素电路层包括多个晶体管和覆盖所述多个晶体管的有机层，所述有机层包括所述透镜图案。
7.根据权利要求6所述的显示设备，其中，
所述显示元件层还包括覆盖所述第一电极、所述第二电极和所述有机层的绝缘层，以及
其中，所述绝缘层的折射率大于所述有机层的折射率。
8.根据权利要求6所述的显示设备，其中，
所述透镜图案包括不均匀图案，以及
其中，所述不均匀图案配置成不规则地反射入射光。
9.根据权利要求2所述的显示设备，其中，
所述第一电极和所述第二电极不与所述透镜图案重叠。
10.根据权利要求9所述的显示设备，其中，
所述透镜图案的宽度小于所述发光元件的长度。
11.根据权利要求10所述的显示设备，其中，
所述透镜图案与所述发光元件一一对应。
12.根据权利要求2所述的显示设备，其中，
所述透镜图案的宽度大于或等于所述发光元件的长度的两倍。
13.显示设备，包括：
基底层；
像素电路层，位于所述基底层上；以及
显示元件层，位于所述像素电路层上，
其中，所述像素电路层包括透镜图案，所述透镜图案包括多个锥状部分，以及
其中，所述显示元件层包括发光元件，并且所述发光元件的至少一部分与所述透镜图案重叠。
14.根据权利要求13所述的显示设备，其中，
所述显示元件层包括第一电极和与所述第一电极间隔开的第二电极，并且所述发光元件位于所述第一电极与所述第二电极之间。
15.根据权利要求14所述的显示设备，其中，
所述发光元件包括第一半导体层、有源层和第二半导体层，其中，所述有源层包围所述第一半导体层的至少一部分，所述第二半导体层的类型与所述第一半导体层的类型不同并且所述第二半导体层包围所述有源层的至少一部分。
16.根据权利要求15所述的显示设备，其中，
所述发光元件包括第一端部和第二端部，所述第一端部包括所述有源层，并且所述第二端部不包括所述有源层。
17.根据权利要求14所述的显示设备，其中，
所述多个锥状部分包括第一锥状部分和与所述第一锥状部分间隔开的第二锥状部分，以及
其中，所述第一锥状部分的锥角不同于所述第二锥状部分的锥角。
18.根据权利要求17所述的显示设备，其中，
所述像素电路层包括多个晶体管和位于所述多个晶体管上的金属层，所述金属层包括所述透镜图案并电连接至所述多个晶体管中的至少一个。
19.根据权利要求18所述的显示设备，其中，
所述金属层包括银、镁、铝、铂、钯、金、镍、钕、铱、铬、钛和其合金中的至少一种。
20.根据权利要求19所述的显示设备，其中，
所述透镜图案的宽度小于或等于所述发光元件的长度。
CN202010401808.6A 2019-06-19 2020-05-13 显示设备 Pending CN112117293A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0073075 2019-06-19
KR1020190073075A KR20200145899A (ko) 2019-06-19 2019-06-19 표시 장치

Publications (1)

Publication Number Publication Date
CN112117293A true CN112117293A (zh) 2020-12-22

Family

ID=73798923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010401808.6A Pending CN112117293A (zh) 2019-06-19 2020-05-13 显示设备

Country Status (3)

Country Link
US (1) US20200403129A1 (zh)
KR (1) KR20200145899A (zh)
CN (1) CN112117293A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210095266A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
US11037912B1 (en) * 2020-01-31 2021-06-15 X Display Company Technology Limited LED color displays with multiple LEDs connected in series and parallel in different sub-pixels of a pixel
KR20210109699A (ko) 2020-02-27 2021-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210148539A (ko) 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007421A (ko) * 2011-06-29 2013-01-18 삼성디스플레이 주식회사 절연층의 경사 구조 형성 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN105009309A (zh) * 2013-01-29 2015-10-28 三星电子株式会社 制造纳米结构半导体发光器件的方法
CN105976725A (zh) * 2016-06-20 2016-09-28 深圳市华星光电技术有限公司 微发光二极管显示面板
CN106486525A (zh) * 2015-08-31 2017-03-08 乐金显示有限公司 有机发光二极管显示装置
EP3293767A2 (en) * 2016-09-13 2018-03-14 Samsung Display Co., Ltd. Display device having conductive patterns with reduced display element overlap
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
KR20180073793A (ko) * 2016-12-22 2018-07-03 엘지디스플레이 주식회사 유기발광장치
CN108681703A (zh) * 2018-05-14 2018-10-19 京东方科技集团股份有限公司 用于指纹识别的装置、模组、设备及系统
CN109728186A (zh) * 2017-10-31 2019-05-07 乐金显示有限公司 有机发光二极管显示装置
CN109728037A (zh) * 2017-10-27 2019-05-07 三星显示有限公司 显示装置及其制造方法
US20190165313A1 (en) * 2017-11-28 2019-05-30 Lg Display Co., Ltd. Display device having a light-emitting element and a color filter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3984183B2 (ja) * 2003-03-20 2007-10-03 株式会社 日立ディスプレイズ 有機ｅｌ表示装置
US7274043B2 (en) * 2003-04-15 2007-09-25 Luminus Devices, Inc. Light emitting diode systems
KR100849737B1 (ko) * 2007-07-06 2008-08-01 (주)더리즈 발광 다이오드 소자와 그 제조 방법
KR102631260B1 (ko) * 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR102361115B1 (ko) * 2017-11-30 2022-02-09 엘지디스플레이 주식회사 전계발광 표시장치
KR102607698B1 (ko) * 2018-08-06 2023-11-29 삼성디스플레이 주식회사 표시 장치
US10910316B2 (en) * 2019-04-23 2021-02-02 Innolux Corporation Electronic device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007421A (ko) * 2011-06-29 2013-01-18 삼성디스플레이 주식회사 절연층의 경사 구조 형성 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN105009309A (zh) * 2013-01-29 2015-10-28 三星电子株式会社 制造纳米结构半导体发光器件的方法
CN106486525A (zh) * 2015-08-31 2017-03-08 乐金显示有限公司 有机发光二极管显示装置
CN105976725A (zh) * 2016-06-20 2016-09-28 深圳市华星光电技术有限公司 微发光二极管显示面板
EP3293767A2 (en) * 2016-09-13 2018-03-14 Samsung Display Co., Ltd. Display device having conductive patterns with reduced display element overlap
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20180073793A (ko) * 2016-12-22 2018-07-03 엘지디스플레이 주식회사 유기발광장치
CN109728037A (zh) * 2017-10-27 2019-05-07 三星显示有限公司 显示装置及其制造方法
CN109728186A (zh) * 2017-10-31 2019-05-07 乐金显示有限公司 有机发光二极管显示装置
US20190165313A1 (en) * 2017-11-28 2019-05-30 Lg Display Co., Ltd. Display device having a light-emitting element and a color filter
CN108681703A (zh) * 2018-05-14 2018-10-19 京东方科技集团股份有限公司 用于指纹识别的装置、模组、设备及系统

Also Published As

Publication number Publication date
KR20200145899A (ko) 2020-12-31
US20200403129A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
EP3913678A1 (en) Light-emitting device and display device comprising same
KR102580167B1 (ko) 표시 장치 및 이의 제조 방법
KR102600602B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102668637B1 (ko) 표시 장치
CN112117293A (zh) 显示设备
CN112740407A (zh) 显示装置及其制造方法
CN112913025A (zh) 发光装置和包括发光装置的显示装置
KR20200088954A (ko) 표시 장치
KR20200070493A (ko) 표시 장치 및 이의 제조 방법
CN113228289A (zh) 显示装置及其修复方法
CN112840457A (zh) 发光器件、发光器件的制造方法及具有其的显示设备
EP3855491A1 (en) Light emitting device and display device having same
KR20200088959A (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20210053391A (ko) 표시 장치
KR20200129244A (ko) 화소 및 이를 구비한 표시 장치
KR20200060602A (ko) 발광 장치 및 이를 구비하는 표시 장치
CN114375497A (zh) 显示装置及制造其的方法
KR20210116833A (ko) 표시 장치 및 그의 제조 방법
CN114391182A (zh) 显示装置
US20230352640A1 (en) Display device
KR102670809B1 (ko) 표시 장치 및 그의 제조 방법
US20230352639A1 (en) Display device
KR20230016774A (ko) 표시 장치
KR20240017226A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240033780A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination