CN105009309A - 制造纳米结构半导体发光器件的方法 - Google Patents

制造纳米结构半导体发光器件的方法 Download PDF

Info

Publication number
CN105009309A
CN105009309A CN201480011240.XA CN201480011240A CN105009309A CN 105009309 A CN105009309 A CN 105009309A CN 201480011240 A CN201480011240 A CN 201480011240A CN 105009309 A CN105009309 A CN 105009309A
Authority
CN
China
Prior art keywords
layer
material layer
mask
basic unit
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480011240.XA
Other languages
English (en)
Other versions
CN105009309B (zh
Inventor
车南求
柳建旭
成汉珪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105009309A publication Critical patent/CN105009309A/zh
Application granted granted Critical
Publication of CN105009309B publication Critical patent/CN105009309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Abstract

本发明的一方面提供了一种用于制造纳米结构半导体发光器件的方法，该方法包括步骤：提供由第一导电类型的半导体形成的基层；在基层上形成包括蚀刻停止层的掩模；在掩模上形成多个开口，多个开口暴露出基层的多个区域；通过在基层的暴露的区域上生长第一导电半导体来形成多个纳米核，以填充多个开口；利用蚀刻停止层部分地去除掩模，以暴露出多个纳米核的侧部；以及在所述多个纳米核的表面上依次生长有源层和第二导电半导体层。

Description

制造纳米结构半导体发光器件的方法
技术领域
本发明构思涉及一种制造纳米结构半导体发光器件的方法。
背景技术
诸如发光二极管(LED)的半导体发光器件是一种能够从包括在其中的材料产生光的器件，其通过将经电子和空穴的复合产生的能量转换为光而产生光。LED已广泛地用于照明装置、显示装置和一般光源中，并且因此势必加速其发展。
发明内容
技术问题
示例性实施例的一方面提供了一种可稳定地形成纳米结构的简化的纳米结构半导体发光器件的制造方法。
技术方案
根据本发明构思的一方面，提供了一种制造纳米结构半导体发光器件的方法，该方法包括步骤：提供由第一导电类型的半导体形成的基层；在基层上形成包括蚀刻停止层的掩模；在掩模中形成多个开口，基层的多个区域通过多个开口暴露出来；通过在基层的暴露的区域上生长第一导电类型的半导体来形成多个纳米核，以填充多个开口；利用蚀刻停止层部分地去除掩模，以暴露出多个纳米核的侧部；以及在多个纳米核的表面上依次生长有源层和第二导电类型的半导体层。
掩模可包括：第一材料层，其形成在基层上并设为蚀刻停止层；以及第二材料层，其形成在第一材料层上并且具有低于第一材料层的蚀刻速率的蚀刻速率。
掩模可包括按次序形成在基层上的第一材料层至第三材料层，并且第二材料层由与第一材料层和第三材料层的材料不同的材料形成并且可将第二材料层设为蚀刻停止层。
第一材料层和第三材料层可由相同的材料形成。
相对于基层的上表面，蚀刻停止层中的蚀刻停止水平可位于等于或低于与掩模的总高度的1/3相等的点的深度。
开口的高宽比可为约5:1或更高。
在形成多个开口的步骤与形成多个纳米核的步骤之间，所述方法还可包括步骤：在多个开口的各自的内侧壁上形成由与掩模的材料不同的材料形成的防扩散膜。
形成防扩散膜的步骤可包括：在掩模的表面上形成用于防扩散膜的材料膜；以及去除材料膜的位于掩模的上表面和基层的暴露的区域上的一些部分，从而仅保留开口的内侧壁上的材料膜。
在依次生长有源层和第二导电类型的半导体层的步骤之前，所述方法还可包括步骤：从纳米核的暴露的表面去除防扩散膜。
在去除防扩散膜的步骤之后，可保留防扩散膜的位于蚀刻停止层的上表面水平以下的部分。
在部分地去除掩模的步骤与依次生长有源层和第二导电类型的半导体层的步骤之间，所述方法还可包括步骤：对多个纳米核进行热处理。
可在约600℃至约1200℃的范围内的温度下执行多个纳米核的热处理。
在形成多个纳米核的步骤之后，所述方法还可包括步骤：对所述多个纳米核的上表面应用平坦化工艺，以平坦化为具有相同水平。
多个纳米核中的至少一部分纳米核的截面和它们之间的间隔中的至少一个可与其它纳米核的不同。
根据本发明构思的一方面，提供了一种纳米结构半导体发光器件，包括：基层，其由第一导电类型的半导体形成；掩模，其形成在基层上，并且包括多个开口，基层的多个区域通过多个开口暴露出来；多个发光纳米结构，其分别形成在基层的暴露的区域上，并且包括由第一导电类型的半导体形成的纳米核以及依次形成在纳米核的表面上的有源层和第二导电类型的半导体层；以及防扩散膜，其位于纳米核与开口的内侧壁之间。
有益效果
可通过允许掩模用作模具稳定地生长具有相对高的高宽比的3D纳米结构，从而可增大发光面积。
另外，即使在晶体生长工艺中在由于不均匀沉积而导致纳米结构的生长高度根据各个区域而不同的情况下，由于可容易地应用平坦化工艺，因此可确保最终纳米结构中的高度均匀。具体地说，这种工艺可有效地用于使纳米结构的截面和它们之间的间隔不同，以实现多种波长的光，例如，白光。
通过以下结合以下实施例的具体实施方式，将更清楚地理解以上和其它方面、特征和其它优点。
附图说明
图1至图5是示出根据本发明构思的示例性实施例的制造纳米结构半导体发光器件的方法的各个主要处理的剖视图；
图6和图7是根据示例性实施例的掩模的平面图，其示出了从上面观看的形成在掩模中的开口的形状；
图8和图9是示出根据示例性实施例的形成在掩模中的开口的侧剖视图；
图10至图14是示出形成应用于在图5的处理中提供的纳米结构半导体发光器件的电极的主要处理的示例的剖视图；
图15至图21是示出根据本发明构思的示例性实施例的制造纳米结构半导体发光器件的方法的各个主要处理的剖视图；
图22和图23是示出可应用于图18和图19的处理的热处理工艺的示意图；
图24至图27是示出关于图21所示的所得产品的电极形成工艺的示例的剖视图；
图28至图31是示出根据本发明构思的另一示例性实施例(掩模结构改变)的制造纳米结构半导体发光器件的方法的各个主要处理的剖视图；
图32至图38是示出根据另一示例性实施例(使用防扩散膜)的制造纳米结构半导体发光器件的方法的各个主要处理的剖视图；
图39是示出设置在图38中的纳米结构半导体发光器件中的最终结构的示例的剖视图；
图40至图43是示出在获得纳米核的过程中的处理的剖视图；
图44是在实验性示例中采用的扫描电子显微镜(SEM)照片；
图45中的(a)和(b)是通过对纳米核的平面排列方式和利用在实验性示例中采用的掩模生长的横截面结构进行成像获得的SEM照片；
图46中的(a)和(b)是通过对纳米核的平面排列方式和在实验性示例中经热处理的横截面结构进行成像获得的SEM照片；
图47至图50是示出根据本发明另一示例性实施例的制造纳米结构半导体发光器件的方法的各个主要处理的剖视图；
图51和图52是示出采用根据本发明构思的示例性实施例的半导体发光器件的半导体发光器件封装件的各个示例的示图；
图53和图54是示出采用根据本发明构思的示例性实施例的半导体发光器件的背光单元的示图；
图55是示出采用根据本发明构思的示例性实施例的半导体发光器件的照明装置的示例的分解透视图；以及
图56是示出采用根据本发明构思的示例性实施例的半导体发光器件的照明灯的示例的示图。
具体实施方式
现在将参照附图详细描述本发明构思的示例性实施例。
然而，本发明构思可按照许多不同形式例示，并且不应理解为限于本文阐述的特定实施例。相反，提供这些实施例是为了使得本公开将是彻底和完整的，并且将把本发明构思的范围完全传递给本领域技术人员。在附图中，为了清楚起见，可夸大元件的形状和尺寸，并且相同的附图标记将始终用于指示相同或相似的元件。
图1至图5是示出根据本发明构思的示例性实施例的制造纳米结构半导体发光器件的方法的各个主要处理的剖视图。
根据示例性实施例的制造纳米结构半导体发光器件的方法一开始可提供由第一导电类型的半导体构成的基层12。
如图1所示，可通过在衬底11上生长第一导电类型的半导体提供基层12。
根据需要，衬底11可为绝缘衬底、导电衬底或半导体衬底。衬底11可为用于生长基层12的晶体生长衬底。当基层12由氮化物半导体形成时，衬底11可选择性地由蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN形成。
基层12可将多个发光纳米结构15的一端彼此电连接，以及提供用于发光纳米结构15在其上生长的晶体生长表面。因此，基层12可由具有电导率的单晶体半导体形成。基层12可为满足AlxInyGa1-x-yN(0≤x＜1、0≤y＜1并且0≤x+y＜1)的晶体半导体。
基层12可掺杂有诸如硅(Si)的n型杂质以具有特定导电类型。基层12可包括n型杂质浓度为1×1018/cm3或更大的GaN。针对纳米核15a的生长设置的基层12的厚度可等于或大于1μm。考虑到后续电极形成工艺等，基层12的厚度可在3μm至10μm的范围内。
在氮化物半导体单晶体作为基层12生长的情况下，衬底11可为由与基层的材料相同的材料形成的GaN衬底，或可为作为异质衬底的蓝宝石衬底、硅(Si)衬底或碳化硅(SiC)衬底，其由与基层11的材料不同的材料形成。可根据需要将缓冲层(未示出)设置在衬底11与基层12之间，以减小晶格失配的差异。缓冲层(未示出)可为AlxInyGa1-x-yN(0≤x≤1、0≤y≤1)层，或者具体地说，可为GaN、AlN、AlGaN、InGaN或InGaAlN层。另外，可通过组合多个层或者通过逐渐地改变组成来使用缓冲层。
在衬底11是硅衬底的情况下，衬底会由于GaN与硅之间的热膨胀系数的差异而弯曲或破裂，或者产生缺陷的可能性会由于恒差而增大。因此，在这种情况下，由于需要在控制应力以抑制弯曲的同时控制缺陷产生，因此可使用具有复合结构的缓冲层。例如，在衬底11上，可利用不包括Ga的晶体(诸如AlN或SiC)形成缓冲层，以防止Si与Ga之间的反应。具体地说，当使用多个AlN层时，可将AlGaN中间层插入于它们之间以控制其中的应力。
在芯片制造工艺中，在LED结构生长之前或之后，可将衬底11完全或部分地去除或图案化，以改进光发射或LED芯片的电特征。
例如，蓝宝石衬底的情况下，将激光射线穿过衬底11辐射到与衬底与基层12的界面上，以将衬底从基层12分离，并且可通过研磨方法、蚀刻方法等去除硅衬底或碳化硅衬底。
在去除衬底11的情况下，可使用另一支承衬底。在支承衬底中，可将反射性金属附着于支承衬底，或者可将反射性结构添加至与支承衬底的结合结构，以提高LED芯片的光提取效率。
当将衬底图案化时，在生长单晶体之前或之后，可在衬底的主表面(两个侧表面)上形成凹凸部分或倾斜表面，从而提高光提取效率和结晶性能。图案可具有5nm至500μm范围内的大小，并且可为规则图案或不规则图案。图案可不同地形成，例如，可具有柱形、峰-谷形、半球形等。
接着，如图2所示，在基层12上可形成掩模13，掩模13具有多个开口H和设置在其中的蚀刻停止层。
根据当前示例性实施例的掩模13可包括形成在基层上的第一材料层13a和形成在第一材料层13a上的第二材料层13b，并且在第二材料层13b的蚀刻条件下，第二材料层13b的蚀刻速率大于第一材料层13a的蚀刻速率。
第一材料层13a可用作相对于第二材料层13b的蚀刻停止层。也就是说，在针对第二材料层13b的蚀刻条件下，第一材料层13a的蚀刻速率可低于第二材料层13b的蚀刻速率。
至少第一材料层13a可由具有电绝缘特性的材料形成，并且第二材料层13b也可根据需要由绝缘材料形成。第一材料层13a和第二材料层13b可由不同的材料形成，以确保蚀刻速率的期望差异。例如，第一材料层13a可为SiN层，并且第二材料层13b可为SiO2层。
可利用气隙密度的差异获得这种蚀刻速率的差异。第二材料层13b或第一材料层13a和第二材料层13b二者可由具有多孔结构的材料形成，以利用孔隙率的差异确保第一材料层13a与第二材料层13b之间的蚀刻速率的差异。在这种情况下，第一材料层13a和第二材料层13b可由相同材料形成。例如，第一材料层13a可由具有第一孔隙率的SiO2形成，第二材料层13b可由与第一材料层13a的SiO2相同的SiO2形成，但是第二材料层13b的孔隙率可大于第一孔隙率。按照这种方式，在蚀刻第二材料层13b的条件下，第一材料层13a的蚀刻速率可低于第二材料层13b的蚀刻速率。
可以考虑所需纳米结构的高度来设置第一材料层13a和第二材料层13b的总厚度。第一材料层13a的厚度可小于第二材料层13b的厚度。通过第一材料层13a的蚀刻停止水平可位于等于或低于等于掩模13的总高度的1/3的点的深度。换句话说，第一材料层13a的厚度可等于或小于第一材料层13a和第二材料层13b的总厚度的1/3，或者更小。
掩模13的总高度，即，第一材料层13a和第二材料层13b的总厚度可为约1μm或更大，并且具体地说，可在约5μm至约10μm的范围内。第一材料层13a的厚度可为约0.5μm。
在第一材料层13a和第二材料层13b按次序形成在基层12上之后，多个开口H可形成在第一材料层和第二材料层中，以通过其暴露出基层12的多个区域(图2)。可以考虑发光纳米结构的所需大小来设置暴露出基层12的表面的各个开口H的大小。例如，开口H的宽度可为约300nm或更小，具体地说，在50nm至500nm的范围内。
可通过诸如光刻工艺(例如，深蚀刻工艺)的半导体工艺形成掩模13的开口H以具有相对高的高宽比。开口H可实现为具有约5:1或更高(具体地说，约10:1或更高)的高宽比。
通常，干法蚀刻工艺可用作深蚀刻工艺，并且可使用从等离子体产生的反应离子或在高真空中产生的离子束。与湿法蚀刻相比，深蚀刻工艺允许在微结构上精加工，而没有几何约束。基于CF的气体可用于掩模13的氧化物膜蚀刻。例如，可使用通过将O2和Ar中的至少一个与诸如CF4、C2F6、C3F8、C4F8或CHF3的气体组合获得的蚀刻剂。
开口H的形状及其对齐方式可不同地实现。例如，就平面形状而言，当从上面观看时，开口H可具有诸如多边形、四边形、椭圆形或圆形的各种形状。图2所示的掩模13可具有如图6所示的在其中排列的具有圆形俯视形状的开口H，但是掩模13可根据需要具有不同的形状和排列。例如，如图7的掩模13'所示，可排列有具有正六边形俯视形状的开口。
虽然示出了图2所示的开口H具有杆形的情况，但是示例性实施例不应被认为是限制性的。利用合适的蚀刻工艺，开口H可具有各种形状。可根据蚀刻条件改变开口H的形状。
作为这种示例，图8和图9示出了形成在掩模中的不同形状的开口。参照图8，包括第一材料层33a和第二材料层33b的掩模33具有这样的开口H，其具有宽度朝下逐渐减小的柱形。不同的是，参照图9，包括第一材料层33a'和第二材料层33b'的掩模33'可具有这样的开口H，其具有宽度朝下逐渐增大的柱形。
接着，如图3所示，第一导电类型的半导体可生长在基层12的暴露的区域上，以使得多个开口H设有第一导电类型的半导体，从而形成多个纳米核15a。
纳米核15a的第一导电类型的半导体可为n型氮化物半导体，例如，可为满足n型AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)的晶体。构成纳米核的第一导电类型的半导体可由与基层12的第一导电类型的半导体的材料相同的材料形成。例如，可由n型GaN形成基层12和纳米核15a。
可利用金属有机化学气相沉积(MOCVD)或分子束外延(MBE)形成构成纳米核15a的氮化物单晶体。掩模13可用作用于生长氮化物单晶体的模具，以提供具有与开口H的形式相对应的形式的纳米核15a。也就是说，氮化物单晶体可利用掩模13选择性地生长在基层12的暴露于开口H的区域上，以填充开口H。选择性地生长在基层12的暴露于开口H的区域上的氮化物单晶体可具有与对应的开口H的形式相对应的形式。
接着，如图4所示，可利用第一材料层13a作为蚀刻停止层部分地去除掩模13，以暴露出多个纳米核15a的侧部。
在当前示例性实施例中，可应用在用于选择性地去除第二材料层13b的条件下的蚀刻工艺，因此仅去除第二材料层13b而保留第一材料层13a。在当前蚀刻工艺中，第一材料层13a可用作蚀刻停止层，并且在后续处理中，第一材料层13a可用于防止有源层15b和第二导电类型的半导体层15c接触基层12。
然后，如图5所示，有源层15b和第二导电类型的半导体层15c可依次生长在多个纳米核15a的表面上。
通过上面描述的处理，发光纳米结构15可具有核-壳结构，其中第一导电类型的半导体设为纳米核15a，并且包围纳米核15a的有源层15b和第二导电类型的半导体层15c设为壳层。
有源层15b可具有多量子阱(MQW)结构，其中量子阱层和量子势垒层以交替方式堆叠在彼此顶部上，并且例如在氮化物半导体的情况下，可具有GaN/InGaN结构。这里，也可使用单量子阱(SQW)结构。
第二导电类型的半导体层15c可为满足p型AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)的晶体。第二导电类型的半导体层15c还可包括在其邻近于有源层15b的一部分上的电子停止层(未示出)。电子停止层(未示出)可具有这样的结构，其中堆叠有多个不同成分的AlxInyGa1-x-yN层(其中，0≤x＜1、0≤y＜1并且0≤x+y＜1)，或者可具有由AlyGa(1-y)N(其中0≤y＜1)构成的至少一层或多层。电子停止层(未示出)的带隙可大于有源层15b的带隙，因此防止电子流向第二导电类型(p型)半导体层15c。
这样，虽然当前示例性实施例示出了发光纳米结构15具有核-壳结构和杆形的情况，但是示例性实施例不应理解为限制性的。也就是说，可不同地形成发光纳米结构15，例如，发光纳米结构15可具有棱锥形或者棱锥形与杆形组合的形式。
在利用具有形成在其中的开口的掩模作为模具制造发光纳米结构的处理中，可引入额外热处理以提高结晶性能。
在去除掩模之后，纳米核表面可在预定条件下受到热处理，以使得纳米核晶面可改变为诸如半极性或非极性晶面的适于晶体生长的稳定面。可参照图6A和图6B解释该处理。
图5所示的纳米结构半导体发光器件可包括按照各种方式形成的电极。图10至图14是示出形成电极的主要处理的示例的剖视图。
首先，如图10所示，接触电极层16可形成在图1E的处理中提供的发光纳米结构15上。
可通过在发光纳米结构15的表面上形成种子层以及随后在其上执行电镀获得接触电极层16。该种子层可由适于与第二导电类型的半导体层15c形成欧姆接触的材料形成。作为用于欧姆接触的材料，可使用GaN、InGaN、ZnO或石墨烯。接触电极层16可包括诸如石墨烯层、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au等的材料，并且可具有两层或更多层的结构，例如，Ni/Ag、Zn/Ag、Ni/Al、Zn/Al、Pd/Ag、Pd/Al、Ir/Ag、Ir/Au、Pt/Ag、Pt/Al、Ni/Ag/Pt等的层结构。例如，在利用溅射法形成Ag/Ni/Cr层作为种子层之后，可利用电镀形成Cu/Ni，以因此形成期望的接触电极层16。
当前示例性实施例中使用的接触电极层16包括反射性金属层，从中可以理解，朝着衬底提取光，但是示例性实施例不应理解为是限制性的。可通过采用诸如ZnO、石墨烯、铟锡氧化物(ITO)的透明材料形成接触电极层16，以使得也可朝着发光纳米结构15提取光。
虽然没有在当前示例性实施例中采用，但是在其上形成有接触电极层16的表面不均匀的情况下，可利用诸如CMP(化学机械抛光)的平坦化工艺将电极上表面平坦化。
然后，如图11所示，可通过选择性地去除位于将要形成另一电极的区域中的电极区域e1将发光纳米结构15暴露出来，接着，如图12所示，可通过选择性地去除暴露的发光纳米结构15将基层12的部分e2暴露出来。
图11所示的处理是蚀刻诸如金属的电极材料的处理，并且图12所示的处理是蚀刻半导体材料的处理。可在彼此不同的条件下执行这些蚀刻处理。
接着，如图13所示，可形成绝缘膜17，以暴露出电极的接触区域Ta和Tb。基层12的一部分设置在第一电极的接触区域Ta中，并且接触电极层16的一部分可设置在第二电极的接触区域Tb中。
然后，如图14所示，第一电极19a和第二电极19b可形成为连接至接触区域Ta和Tb。在当前处理中使用的电极材料可由第一电极19a和第二电极19b的公共电极材料形成。例如，用于第一电极19a和第二电极19b的材料可为Au、Ag、Al、Ti、W、Cu、Sn、Ni、Pt、Cr、NiSn、TiW、AuSn或它们的共晶金属。
可不同地修改根据本发明构思的示例性实施例的制造方法。图15至图21是示出根据本发明构思的另一示例性实施例的制造纳米结构半导体发光器件的方法中的各个主要处理的剖视图。
如图15所示，可通过在衬底51上生长第一导电类型的半导体来提供基层52。
基层52可提供用于在其上生长发光纳米结构的晶体生长表面，并且可用于将发光纳米结构55彼此电连接。因此，基层52可由具有电导率的单晶体半导体形成。在直接生长基层52的情况下，衬底51可为晶体生长衬底。
基层52可为满足AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1、0≤x+y＜1)的氮化物半导体，并且可掺杂有诸如硅(Si)的n型杂质。在这种情况下，衬底51可由蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN形成。
接着，如图16所示，可在基层52上形成具有多个开口H的掩模53，蚀刻停止层介于掩模53中。
与先前示例性实施例相似，根据当前示例性实施例的掩模53可包括形成在基层52上的第一材料层53a和形成在第一材料层53a上的第二材料层53b，并且第二材料层53b的蚀刻速率大于第一材料层53a的蚀刻速率。第一材料层53a可设为蚀刻停止层。
第一材料层53a和第二材料层53b可由不同的材料形成以获得所需的蚀刻速率的差异。例如，第一材料层53a可为SiN层，并且第二材料层53b可为SiO2层。不同的是，第二材料层53b或者第一材料层53a和第二材料层53b二者可由具有多孔结构的材料形成，以利用孔隙率的差异确保蚀刻速率的差异。在这种情况下，第一材料层53a和第二材料层53b可由相同材料形成。
在第一材料层53a和第二材料层53b按次序形成在基层52上之后，多个开口H可形成在第一材料层和第二材料层中以从中暴露出基层52的多个区域。可以考虑发光纳米结构的期望大小来设置暴露出基层53的表面的各个开口H的大小。例如，开口H的宽度(直径)可为600nm或更小，具体地说，在50nm至500nm的范围内。
形成有开口H的区域是将要生长纳米核(即，发光纳米结构)的区域，因此，可预先设置将要形成电极的区域E1和E2，并且在区域E1和E2中可不形成开口H。在这种情况下，在后续中电极形成工艺，可省略去除发光纳米结构的工艺。
可通过诸如光刻工艺(例如，深蚀刻工艺)的半导体工艺形成掩模53的开口H，以具有相对高的高宽比。开口H可实现为具有5:1或更高的高宽比，具体地说，10:1或更高的高宽比。虽然根据蚀刻条件而变化，但是通常，第一材料层53a和第二材料层53b中的开口H的宽度可沿着朝着基层的方向减小(请参见下面的实验性示例和图44)。
接着，如图17所示，第一导电类型的半导体生长在基层52的暴露的区上，以使得多个开口H填充有第一导电类型的半导体，从而形成多个纳米核55a。
纳米核55a的第一导电类型的半导体可为n型氮化物半导体，例如，可为满足n型AlxInyGa1-x-yN(0≤x＜1、0≤y＜1、0≤x+y＜1)的晶体。构成纳米核的第一导电类型的半导体可由与基层52的第一导电类型的半导体的材料相同的材料形成。例如，可由n型GaN形成基层52和纳米核55a。
可利用金属有机化学气相沉积(MOCVD)或分子束外延(MBE)形成构成纳米核55a的氮化物单晶体。掩模53可用作用于生长氮化物单晶体的模具，以提供具有与开口的形状相对应的形状的纳米核55a。也就是说，氮化物单晶体可利用掩模53选择性地生长在基层52的暴露于开口H的区域上，以通过其填充开口H。选择性地生长在基层52的暴露于开口H的区域上的氮化物单晶体可具有与开口H的形式相对应的形式。
接着，如图18所示，可利用第一材料层53a作为蚀刻停止层部分地去除掩模53，以暴露出多个纳米核55a的侧表面。
在当前示例性实施例中，可按照仅选择性地蚀刻第二材料层53b的方式执行蚀刻工艺，从而仅去除第二材料层53b而保留第一材料层53a。在当前蚀刻工艺中，第一材料层53a可用作蚀刻停止层，并且在后续处理中，第一材料层53a可防止有源层55b和第二导电类型的半导体层55c接触基层52。
如在当前示例性实施例中那样，在利用设有开口的掩模作为模具制造发光纳米结构的处理中，还可包括热处理工艺，以提高结晶性能。图19示出了经热处理以具有改进的结晶性能的纳米核55'。
在去除掩模(第二材料层53b)之后，纳米核55a的表面可在预定条件下受到热处理，以可将纳米核55a的晶面改变为适于晶体生长的稳定表面，诸如半极性晶面或非极性晶面。可参照图22和图23解释该处理。
图22和图23是分别示出应用于图18的实施例的热处理工艺的模拟图。
图22可示出在图18的处理中获得的纳米核55a。纳米核中的每一个可具有根据开口的截面形状确定的晶面。虽然获得的纳米核55a具有根据开口H的截面形状确定的晶面，但如上所述设置的纳米核55a的晶面可相对不稳定，这会是使后续晶体生长条件劣化的因素。
如在当前示例性实施例中那样，在开口具有圆柱杆形的情况下，纳米核55a的侧表面可具有曲面而非特定晶面，如图22所示。
当该纳米核受到热处理时，其表面上的不稳定晶体可再排列，从而可形成半极性或非极性的稳定晶面，如图23所示。可在600℃或更高的温度，或者在特定示例中在800℃至1200℃范围内的温度下执行几秒钟至几十分钟(1秒钟至60分钟)的热处理，从而将不稳定晶面转换为稳定晶面。
在热处理工艺中，如果衬底温度低于600℃，则纳米核的晶体难以生长和再排列，从而难以获得热处理效果，并且如果衬底温度高于1200℃，则氮(N)从GaN晶面蒸发以降低晶体质量。另外，对于比1秒更短的时间段，难以获得足够的热处理效果，并且就制造工艺和制造成本而言，执行几十分钟(例如，比60分钟更长的时间段)的热处理是不期望的。
例如，当纳米核55利用蓝宝石衬底的C(0001)面(就硅衬底而言，(111)面)生长时，图22所示的具有圆柱形纳米核55a可在如上所述的合适温度范围内被热处理，以将曲面(侧表面)、不稳定晶面转换为具有作为稳定晶面的非极性面(m面)的六边形晶体柱(图23中的55a')。可通过在高温下执行的热处理工艺实现晶面的稳定化。
虽然难以明确说明这种原理，但是在位于相对高温的表面上的晶体被再排列或者源气体保留在腔室内的情况下，可以理解通过残留的源气体的沉积执行部分再生长以具有稳定晶面。
具体地说，就再生长而言，可在源气体保留在腔室内的气氛下执行热处理工艺，或者可在有意地供应相对少量的源气体的条件下执行热处理。例如，如图22所示，就MOCVD腔室而言，保留TMGa和NH3，并在该残留的气氛下，执行热处理以使得源气体与纳米核表面反应，因此实现部分再生长，以具有稳定晶面。由于该再生长，相对于热处理工艺之前的纳米核55a的宽度，经热处理的纳米核55a'的宽度可稍微增大(请参见图22和图23)。
按照这种方式，可通过引入额外热处理工艺提高纳米核的结晶度。也就是说，通过该热处理工艺，在去除掩模之后存在于纳米核的表面上的不均匀性(例如，缺陷等)可被去除，并且可通过再排列极大地提高内部晶体的稳定性。在去除掩模之后，可在腔室内与纳米核的生长工艺的条件相似的条件下执行热处理工艺。例如，可在800℃至1200℃范围内的温度(例如，衬底温度)下执行热处理工艺，但是即使在等于或高于600℃的温度下执行热处理工艺也可获得相似效果。
接着，如图20所示，有源层55b和第二导电类型的半导体层55c可按次序生长在多个纳米核55a'的表面上。
通过上述工艺，发光纳米结构55可具有核-壳结构，其中第一导电类型的半导体设为纳米核55a'，并且包围对应的纳米核55a'的有源层55b和第二导电类型的半导体层55c设为壳层。
有源层55b可具有多量子阱(MQW)结构，其中量子阱层和量子势垒层交替地堆叠，例如，在氮化物半导体的情况下，可具有GaN/InGaN或GaN/AlGaN结构。这里，有源层55b也可具有单量子阱(SQW)结构。
第二导电类型的半导体层55c可为满足p型AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)的晶体。第二导电类型的半导体层55c在其邻近于有源层55b的一部分中可包括电子阻挡层(未示出)。电子阻挡层(未示出)可具有多层结构，其中堆叠有具有不同组成AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1、0≤x+y＜1)的多个层，或者可具有由AlyGa(1-y)N(其中0≤y＜1)构成的至少一层。电子阻挡层(未示出)的带隙可大于有源层55b的带隙，因此防止电子流向第二导电类型(p型)半导体层55c。
纳米核55a'中的每一个可包括：主体部分，其沿着生长方向提供具有第一晶面的侧表面；和上部分，其提供具有与第一晶面不同的第二晶面的上表面。
当基层52是包括具有c面的上表面的氮化物单晶体时，主体部分的侧表面可具有垂直于基层52的生长表面的晶面，也就是说，非极性m面，并且上部分的表面可具有与m面不同的半极性r面。按照这种方式，纳米核55a的表面可具有多个不同的晶面。
因此，如上所述，即使在有源层55b通过相同工艺生长在纳米核55a'的表面上的情况下，有源层55b的组成(具体地说，铟的含量)根据各个晶面会不同。另外，形成在上部分中的有源层部分会相对更薄。
然后，如图21所示，接触电极56形成在发光纳米结构55上。另外，保护性绝缘层57可形成在接触电极56上。
接触电极56可由与第二导电类型的半导体层55c形成欧姆接触的材料形成。例如，接触电极56可包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt和Au中的至少一个，并且可设为单层或多层。除这些电极材料之外，接触电极56还可由诸如ITO的透明电极材料形成，并且也可根据需要使用ZnO或石墨烯。
保护性绝缘层57可由电绝缘材料形成，其能够通过半导体工艺提供钝化结构。由SiO2或SiNx形成的保护性绝缘层可用作保护性绝缘层57。具体地说，保护性绝缘层57可由正硅酸乙酯(TEOS)、硼磷硅玻璃(BPSG)、CVD-SiO2、旋涂玻璃(SOG)或旋涂电介质(SOD)材料形成，以容易地填充发光纳米结构55之间的空间。
在该示例性实施例中，示出了接触电极56沿着发光纳米结构55的表面设为薄层，并且作为钝化层的保护性绝缘层57填充发光纳米结构55之间的空间，但是可替换地，与图10所示的结构相似，接触电极也可形成为厚层以填充发光纳米结构55之间的空间。
已经描述了在去除掩模53之后执行上述示例性实施例中引入的热处理工艺。然而，也可在去除掩模之前在纳米核55a的生长处理期间应用热处理工艺，或者在完成纳米核55a的生长之后在去除掩模之前应用热处理工艺。
在去除掩模之前引入的热处理工艺可在与生长温度相似的条件下执行，并且即使与在去除掩模之前执行的热处理工艺相比在更短的时间段内也可获得足够的效果。就晶体的再排列而言，在去除掩模之前执行的热处理工艺可理解为提高纳米核的结晶度。下文中，将参照示例性实施例详细描述这一点。
在图21的纳米结构半导体发光器件中，电极可形成为具有各种结构。图24至图27是示出电极形成工艺的示例中的各个主要处理的剖视图。
如图24所示，可选择性地去除保护性绝缘层57以暴露出基层52的部分O。
基层52的暴露的区域O可提供将要形成第一电极的区域。可通过诸如光刻工艺的蚀刻工艺执行当前的去除工艺。在发光纳米结构55位于将被蚀刻的区域O中的情况下，会需要去除对应的发光纳米结构的处理。然而，这里，如图16所示，由于纳米核55a没有在将要形成电极的区域E1和E2中生长，因此在该处理中没有待去除的发光纳米结构55。
然后，如图25所示，可形成具有第一开口e1和第二开口e2的光致抗蚀剂PR。
第一开口e1和第二开口e2可限定第一电极形成区域和第二电极形成区域。在当前处理中，第一开口e1可暴露出基层52的一部分，并且第二开口e2可暴露出接触电极56的一部分。
然后，如图26所示，第一电极59a和第二电极59b可分别形成在第一开口e1和第二开口e2中。作为在当前处理中使用的电极材料，可使用第一电极59a和第二电极59b的公共电极材料。例如，第一电极59a和第二电极59b的材料可包括Au、Ag、Al、Ti、W、Cu、Sn、Ni、Pt、Cr、NiSn、TiW、AuSn或它们的共晶金属。
然后，如图27所示，可额外形成钝化层58。钝化层58可形成为与保护性绝缘层57一起覆盖发光纳米结构的保护层。钝化层58可牢固地保持第一电极59a和第二电极59b，以及覆盖以保护暴露的半导体区域。钝化层58可由与保护性绝缘层57的材料相同或相似的材料形成。
上述当前示例性实施例提供了由两个材料层构成掩模的情况，但是示例性实施例不应理解为是限制性的。也就是说，可采用三个或更多个材料层。
图28至图31是示出根据本发明构思的另一示例性实施例(掩模结构改变)的制造纳米结构半导体发光器件的方法的各个主要处理的剖视图。
如图28所示，基层62可设置在衬底61上，并且在基层62上可形成掩模63，掩模63具有形成在其中的多个开口H和介于其中的蚀刻停止层63b。
在当前示例性实施例中采用的掩模63可包括按次序形成在基层62上的第一材料层至第三材料层(63a、63b和63c)。第二材料层63b可设为蚀刻停止层，并且可由与第一材料层63a和第三材料层63c的材料不同的材料形成。根据需要，第一材料层63a和第三材料层63c可由相同材料形成。
在第三材料层63c的蚀刻条件下，至少第二材料层63b的蚀刻速率低于第三材料层63c的蚀刻速率，因此，第二材料层63b可用作蚀刻停止层。至少第一材料层63a可由具有电绝缘特性的材料形成，并且第二材料层63b或第三材料层63c可根据需要由绝缘材料形成。
第一材料层至第三材料层(63a、63b和63c)可由彼此不同的材料形成，以获得蚀刻速率的所需差异。例如，第二材料层63b可为SiN层，并且第一材料层63a和第三材料层63c可为SiO2层。与以上描述不同的是，可利用孔密度实现蚀刻速率的这种差异。在这种情况下，第二材料层63b和第三材料层63c可由相同的材料形成，但是所述材料可具有不同的孔密度。
可以考虑发光纳米结构的高度来设置第一材料层至第三材料层(63a、63b和63c)的总厚度。第一材料层63a和第二材料层63b的厚度可小于第三材料层63c的厚度。相对于基层62的表面，在第二材料层63b中的蚀刻停止水平可位于等于或低于等于掩模63的总高度的1/3的点的深度，也就是说，位于等于或低于等于第一材料层至第三材料层(63a、63b和63c)的总厚度的1/3的点的深度，或者更低。
掩模63的总高度，也就是说，第一材料层至第三材料层(63a、63b和63c)的总厚度可为1μm或更大，具体地说，可在5μm至10μm的范围内。第一材料层63a和第二材料层63b的厚度可为0.5μm或更小。
第一材料层至第三材料层(63a、63b和63c)可按次序形成在基层62上，并且随后可利用光致抗蚀剂(PR)通过光刻工艺在其中形成多个开口H，以暴露出基层62的多个区域(图28)。可以考虑所需发光纳米结构的大小来设置各个开口H的大小。例如，开口的宽度可为约600nm或更小，具体地说，在50nm至500nm的范围内。
可利用诸如光刻工艺的半导体工艺形成开口H。例如，可形成利用深蚀刻工艺的具有相对高的高宽比的开口H。开口H的高宽比可实现为约5:1或更高，具体地说，约10:1或更高。
接着，如图29所示，第一导电类型的半导体可生长在基层62的暴露的区域上，从而多个开口H设有第一导电类型的半导体，从而形成多个纳米核65a。
纳米核65a的第一导电类型的半导体可为n型氮化物半导体，例如，可为满足n型AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)的晶体。构成纳米核65a的第一导电类型的半导体可由与基层62的第一导电类型的半导体的材料相同的材料形成。例如，可由n型GaN形成基层62和纳米核65a。
可利用MOCVD工艺或MBE工艺形成构成纳米核65a的氮化物单晶体。掩模63可用作用于生长的氮化物单晶体的模具，以提供具有与开口的形式相对应的形式的纳米核65a。也就是说，氮化物单晶体可利用掩模63选择性地生长在基层62的暴露于开口H的区上，以填充开口H。选择性地生长在基层62的暴露于开口H的区上的氮化物单晶体可具有与对应的开口H的形式相对应的形式。
接着，如图30所示，可利用作为蚀刻停止层的第二材料层63b部分地去除掩模63，从而暴露出多个纳米核65a的侧部。
在当前示例性实施例中，可在用于选择性地去除第三材料层63c的条件下应用蚀刻工艺，因此仅去除第三材料层63c并允许保留第一材料层63a和第二材料层63b。在当前蚀刻工艺中，第二材料层63b可用作蚀刻停止层，并且在后续处理中，第二材料层63b可与第一材料层63a一起防止有源层65b和第二导电类型的半导体层65c接触基层62。
当必要时，可应用参照图22和图23描述的热处理工艺，以提高纳米核65a的晶体质量。
然后，如图31所示，有源层65b和第二导电类型的半导体层65c可按次序生长在多个纳米核65a的表面上。
通过上面描述的处理，发光纳米结构65可具有核-壳结构，其中第一导电类型的半导体设为纳米核65a，并且包围纳米核65a的有源层65b和第二导电类型的半导体层65c设为壳层。
有源层65b可具有多量子阱(MQW)结构，其中量子阱层和量子势垒层以交替方式堆叠在彼此顶部上，例如，在氮化物半导体情况下，可具有GaN/InGaN结构。这里，也可使用单量子阱(SQW)结构。
第二导电类型的半导体层65c可为满足p型AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)的晶体。第二导电类型的半导体层65c还可包括在其邻近于有源层65b的一部分上的电子停止层(未示出)。电子停止层(未示出)可具有堆叠有多个不同成分的AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)层的结构，或者可具有由AlyGa(1-y)N(其中0≤y＜1)构成的至少一层或多层。电子停止层(未示出)的带隙可大于有源层65b的带隙，因此防止电子流向第二导电类型(p型)半导体层65c。
这样，虽然当前示例性实施例以举例的方式示出了发光纳米结构65具有核-壳结构和杆形的情况，但是示例性实施例不应理解为限制性的。也就是说，可不同地形成发光纳米结构65，例如，发光纳米结构65可具有棱锥形或者棱锥形和杆形组合的形式。
在上述示例性实施例中，由于掩模用作用于纳米核的生长的模具，因此掩模会直接接触将在随后生长的纳米核的表面。在这种情况下，由于在相对高温下执行针对纳米核的半导体生长工艺，因此掩模的成分会朝着纳米核扩散，以导致其结晶性能的劣化。为了防止这种缺陷，这里可额外提出在掩模的开口的侧壁上采用防扩散膜的方案。
图32至图38是示出根据另一示例性实施例(使用防扩散膜)的制造纳米结构半导体发光器件的方法的各个主要处理的剖视图。
如图32所示，基层72可设置在衬底71上，并且可在基层72上形成掩模73，所述掩模73具有形成在其中的多个开口H以及介于其中的蚀刻停止层73b。
在当前示例性实施例中采用的掩模73可具有与在前述示例性实施例中描述的掩模63的结构相似的结构。也就是说，掩模可包括按次序形成在基层72上的第一材料层至第三材料层(73a、73b和73c)。第二材料层73b可设为蚀刻停止层，并且可由与第一材料层73a和第三材料层73c的材料不同的材料形成。第一材料层73a和第三材料层73c可由相同的材料形成。
在第三材料层73c的蚀刻条件下，至少第二材料层73b的蚀刻速率低于第三材料层73c的蚀刻速率，因此，第二材料层73b可用作蚀刻停止层。至少第一材料层73a可由具有电绝缘特性的材料形成，并且第二材料层73b和第三材料层73c可根据需要由绝缘材料形成。
第一材料层至第三材料层(73a、73b和73c)可由彼此不同的材料形成以获得蚀刻速率的必要差异。与这种情况不同的是，可利用孔密度实现这种蚀刻速率的差异。在这种情况下，第二材料层73b和第三材料层73c可由相同的材料形成，但是所述材料可具有不同的孔密度。
接着，图33和图34以举例的方式示出了在开口的侧壁上形成防扩散膜的处理。首先，如图33所示，可在掩模73的表面上形成用于防扩散膜的材料膜74'。
用作防扩散膜的材料膜74'可由热稳定性高于用于掩模73的材料(具体地说，第三材料层73c)的热稳定性的材料形成。例如，作为该材料膜，可使用TiN、TaN或它们的组合。由于该材料膜74'与诸如SiO2掩模的一般掩模相比具有优秀的热稳定性，因此材料膜74'可用作防扩散膜。
然后，如图34所示，可选择性地去除材料膜74'的一些部分，以使得材料膜74'仅保留在开口H的内侧壁上，从而获得期望的防扩散膜74。
用于防扩散膜74的部分限定为与纳米核75a和掩模73直接接触的开口H的侧壁。因此，在该处理中，去除位于掩模73的上表面和基层72的暴露的区域上的材料膜74'的部分以获得防扩散膜74。具体地说，如果防扩散膜保留在基层72的暴露的区域上，则难以执行后续晶体生长，因此，需要去除位于基层72的暴露的区域上的防扩散膜的部分。
由于开口H的侧壁几乎竖直地形成，因此可通过诸如干法蚀刻的各向异性蚀刻按照仅去除位于掩模73的上表面和基层72的暴露的区域上的材料膜的方式执行这种选择性的去除工艺。
然后，如图35所示，可通过允许第一导电类型的半导体生长在基层72的暴露的区域上来形成多个纳米核75a，以填充多个开口H。
纳米核75a的第一导电类型的半导体可为n型氮化物半导体，例如，可为满足n型AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)的晶体。可通过MOCVD工艺或MBE工艺形成构成纳米核75a的氮化物单晶体。掩模73可用作用于生长的氮化物单晶体的模具，以提供具有与开口H的形式相对应的形式的纳米核75a。
通过将防扩散膜74设置在掩模73与纳米核75a之间，防止了掩模73的元素(例如，硅(Si))扩散到纳米核75a。
接着，如图36所示，可利用作为蚀刻停止层的第二材料层73b部分地去除掩模73，从而暴露出多个纳米核75a的侧部。
在当前示例性实施例中，可应用在选择性地去除第三材料层73c的条件下的蚀刻工艺，以仅去除第三材料层73c并允许保留第一材料层73a和第二材料层73b。
然后，如图37所示，可从纳米核75a的暴露的表面去除防扩散膜74。
由于防扩散膜74由相对稳定的材料形成，因此在去除第三材料层73c的先前蚀刻工艺中可不去除防扩散膜74，而是保留在纳米核75a的表面上。这样，在防扩散膜74保留的情况下，难以执行后续晶体生长工艺。因此，在这种情况下，会有必要去除防扩散膜74以暴露出纳米核75a的晶面。
可通过去除形成防扩散膜74的材料的单独的蚀刻工艺去除防扩散膜74。即使应用了这种去除工艺，位于残余掩模(即，第一材料层和第二材料层)与纳米核75a之间的防扩散膜的部分可不被去除而保留。由于该部分不会用作晶体生长表面，因此不对纳米结构半导体发光器件造成不利的影响。
当必要时，可应用参照图22和图23描述的热处理工艺以提高纳米核75a的晶体质量。
接着，如图38所示，有源层75b和第二导电类型的半导体层75c可按次序生长在多个纳米核75a的表面上。
通过上面描述的处理，发光纳米结构75可具有核-壳结构，其中第一导电类型的半导体设为纳米核75a，并且包围纳米核75a的有源层75b和第二导电类型的半导体层75c设为壳层。
有源层75b可具有多量子阱(MQW)结构，其中量子阱层和量子势垒层以交替方式堆叠在彼此顶部上，例如，在氮化物半导体的情况下，可具有GaN/InGaN结构。这里，也可使用单量子阱(SQW)结构。
第二导电类型的半导体层75c可为满足p型AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)的晶体。第二导电类型的半导体层75c还可包括在其邻近于有源层75b的一部分上的电子停止层(未示出)。
如上所述，在当前示例性实施例中获得的纳米结构半导体发光器件可包括具有各种结构的电极。图39示出了采用另一电极结构的纳米结构半导体发光器件的示例，即参照图38获得的纳米结构半导体发光器件的最终结构的示例。
如图39所示，纳米结构半导体发光器件70可包括形成在衬底71上的多个发光纳米结构75。
发光纳米结构75可为以上参照图38描述的发光纳米结构75。在当前示例性实施例中，发光纳米结构75可包括位于纳米核75a与开口H的内侧壁之间的残余防扩散膜74”。残余防扩散膜74”可由与掩模构成材料相比具有相对优秀的热稳定性的材料形成，并且作为该材料，可使用TiN、TaN或它们的组合。
根据当前示例的纳米结构半导体发光器件70可包括填充各发光纳米结构75的形式的接触电极层76。接触电极层76可在结构上稳定各发光纳米结构75，同时与第二导电类型的半导体层75c形成欧姆接触。纳米结构半导体发光器件70可包括第一电极79a和第二电极79b，其分别连接至由第一导电类型的半导体构成的基层72和接触电极层76。
图40至图43是示出在利用特定示例的掩模83获得纳米核的过程中的顺序处理的剖视图。
如图40所示，纳米核85a可利用掩模83生长在基层82上。掩模83具有宽度朝着其下部减小的开口H。纳米核85a可生长为具有与开口H的形状相对应的形状。
为了进一步提高纳米核85a的晶体质量，在纳米核85a的生长过程期间，可执行一次或多次热处理工艺。具体地说，各个纳米核85a的上部分的表面可再排列，以具有六棱锥晶面，因此获得稳定的晶体结构，并且确保在后续工艺中生长的晶体的高质量。
可在上述温度条件下执行热处理工艺。例如，为了处理方便，可在与纳米核85a的生长温度相同或相似的温度下执行热处理工艺。另外，可按照以下方式执行热处理工艺，即，停止诸如TMGa的金属源，同时保持压强和温度等于或近似于纳米核85a的生长压强和温度。热处理工艺可持续几秒至几十分钟(例如，5秒至30分钟)，但是即使通过大约10秒至60秒范围内的时间段也可获得足够的效果。
在纳米核85a的生长工艺期间引入的热处理工艺可防止当快速生长纳米核85a时导致的结晶度衰退，因此，可促进快速晶体生长和优秀的晶体质量。
热处理工艺部分的时间和用于稳定化的热处理工艺的数量可根据最终纳米核的高度和直径不同地修改。例如，在各个开口的宽度范围为300nm至400nm并且各个开口的高度(掩模的厚度)为大约2.0μm的情况下，可在中点(即，大约1.0μm)插入大约10秒至60秒范围内的稳定化时间段，以生长具有期望的高质量的核。根据核生长条件可省略稳定化工艺。
接着，如图41所示，电流抑制中间层84、高电阻层可形成在纳米核85a的上部分上。
在纳米核85a形成为具有期望的高度之后，电流抑制中间层84可在掩模83保持原样的情况下形成在纳米核85a的上部的表面上。因此，由于按原样使用掩模83，电流抑制中间层84可容易地形成在纳米核85a的期望的区(上部的表面)中，而不需要形成额外掩模的工艺。
电流抑制中间层84可为非故意掺杂的半导体层，或者可为掺杂有与纳米核85a的杂质的导电类型相反的第二导电类型的杂质的半导体层。例如，在纳米核85a是n型GaN的情况下，电流抑制中间层84可为未掺杂的GaN或掺杂有作为p型杂质的镁(Mg)的GaN。在这种情况下，通过在相同的生长工艺中改变杂质的类型，可连续地形成纳米核85a和电流抑制中间层84。例如，在与n型GaN纳米核的生长条件相同的条件下，停止硅(Si)掺杂，注入镁(Mg)，并且生长大约1分钟的情况下，可形成厚度范围为大约200nm至300nm的电流抑制中间层84，并且这种电流抑制中间层84可有效地阻挡几μA或更大的漏电流。按照这种方式，如在当前实施例中那样，在模具类型工艺期间可简单地形成电流抑制中间层。
接着，如图42所示，去除掩模层83的部分至作为蚀刻停止层的第一材料层83a，以暴露出多个纳米核85a的侧表面。
在当前示例性实施例中，通过应用选择性地去除第二材料层83b的蚀刻工艺，可仅去除第二材料层83b，而可保留第一材料层83a。残余的第一材料层83a可用于在后续生长工艺中防止有源层和第二导电类型的半导体层连接至基层82。
在当前示例性实施例中，可在利用具有开口的掩模作为模具形成发光纳米结构的工艺期间引入额外热处理工艺，以提高结晶度。
在去除掩模83的第二材料层83b之后，纳米核85a的表面可在预定条件下被热处理，以将纳米核85a的不稳定晶面改变为稳定晶面(请参照图22和图23)。具体地说，在当前示例性实施例中，由于纳米核85a在具有倾斜的侧壁的开口上生长，因此纳米核85a具有与开口的形状相对应的倾斜的侧壁。然而，在执行热处理工艺之后，晶体再排列并且再生长，从而纳米核85a'可具有大于开口H的直径的基本均匀的直径(或宽度)，如图43所示。另外，纳米核85a的上部分可在生长之后就具有不完整的六棱锥形状，但是热处理工艺之后的纳米核85a'可包括具有均匀表面的六棱锥形状。按照这种方式，在去除掩模之后具有非均匀宽度的纳米核可通过热处理工艺再生长(和再排列)以具有宽度均匀的六棱锥柱形结构。
下文中，将通过特定实验性示例描述上述基于热处理工艺的纳米核的再生长(再排列)的结果。
实验性示例(热处理工艺)
两层SiN/SiO2形成在n型GaN基层上，并且形成开口。这里，SiN层(图44中的“a”)形成为具有大约100nm的厚度，并且SiO2层(图44中的“b”)形成为具有2500nm的厚度。通过光致抗蚀(位于图44中的“b”上的层)工艺利用通过将C4F8、O2和Ar组合获得的等离子体执行大约5分钟的蚀刻，来形成掩模的开口。图44是通过对由所述工艺获得的开口的截面进行成像获得的扫描电子显微镜(SEM)照片。如图44所示，掩模中的开口的宽度朝着其下部减小。
可利用MOCVD工艺在掩模的开口上生长纳米核。这里，TMGa和NH3用作源气体，并且纳米核生长大约20分钟，同时衬底的温度保持在大约1100℃。
为了提高纳米核的晶体质量，在纳米核的生长过程期间额外执行稳定化工艺(热处理工艺)。也就是说，当纳米核生长以达到作为纳米核的理想的中间点(约10分钟)的约1.0μm的高度时，TMGa源气体的供应停止，并且在与生长过程期间衬底的温度相似的温度(大约1100℃)下在NH3气氛下执行大约30秒至50秒的热处理。接着，纳米核在与在热处理工艺之前的生长条件相似的条件下再生长。
在期望的纳米核的生长完成之后，去除掩模的SiO2部分(图44的“b”)。对应于开口的形状的纳米核呈现为具有倾斜的侧壁的圆柱形形状(请参见图45)。具有圆柱形结构的纳米核确定为具有大约2467nm的高度和大约350nm的直径。
在去除掩模之后，应用热处理工艺。也就是说，在大约1100℃(1000℃至1200℃)的衬底温度下执行大约20分钟(15分钟至25分钟)的热处理工艺。
在热处理工艺之后，纳米核的晶体再生长和再排列，并且确认在热处理工艺之后在高度方向上不均匀的直径改变为实质上均匀的直径，并且纳米核的上部的不完整的六棱锥形状改变为具有均匀表面的六棱锥形状(请参见图46)。
详细地说，在热处理工艺之前的各个纳米核的直径w1为350nm，但是在热处理工艺之后，宽度(w2：六边形的界面间隔)为约410nm，大约增加了60nm。另外，经确认，虽然增大的程度较小，但是各个纳米核的高度从2467nm改变为2470nm，从而表现出大约3nm的增加。
如在实验性示例中那样，经确认，在去除掩模之后具有不均匀宽度的纳米核通过热处理工艺再生长(和再排列)，以具有宽度均匀的六棱锥柱形结构。
在先前的热处理工艺期间，纳米核在再生长之后的大小和形状可根据热处理工艺温度(也就是说，衬底温度)和热处理工艺时间、是否供应源气体或者供应的源气体的量而相对地改变。例如，在源气体的供应停止的状态下，可在1000℃或更高的温度下执行5分钟或更久的热处理，晶体可在纳米核的表面上再排列，从而减小由于蚀刻效果(也就是说，N蒸发)所造成的纳米核的尺寸的变化。考虑到处理时间、条件和成本，纳米核的直径的变化可保持在50％或更小的水平。如上所述，纳米核的直径(或宽度)的均匀度可保持在95％或更大。在这种情况下，在掩模的开口的尺寸相等的组中生长的各个纳米核的直径可实质上相等。
上述示例性实施例例示了制造纳米结构半导体发光器件的方法，利用具有开口的掩模作为模具生长纳米核。然而，可在各个示例性实施例中修改或改进根据上述示例性实施例的方法。
多个纳米核中的至少一部分纳米核可设计为使得所述至少一部分纳米核之间的截面面积(或直径)和间隔中的至少一个与其余纳米核的那些不同。
通过将发光结构的截面面积(或直径)和它们之间的间隔中的任意一个设计为有区别的，即使对它们应用了相同的有源层形成工艺时，它们也可发出多种不同波长的光。如上所述，由于通过使纳米结构的设计不同来发射多种不同波长的光，因此可在单个器件中获得白光。图47至图50是示出根据本发明构思的另一示例性实施例的制造白色纳米结构半导体发光器件的方法中的各主要工艺的剖视图(抛光工艺介绍)。
首先，如图47所示，具有多个开口H和插入其中的蚀刻停止层的掩模93可形成在基层92上，基层92形成在衬底91上。
与图2所示的示例相似，根据当前示例性实施例的掩模93可包括形成在基层92上的第一材料层93a和形成在第一材料层93a上并且蚀刻速率大于第一材料层93a的蚀刻速率的第二材料层93b。
开口H可形成为具有不同图案。详细地说，在当前示例性实施例中，可形成三组不同的开口。第二组A2开口之间的间隔d1与第一组A1开口之间的间隔d2相同，并且第二组A2开口的宽度w2可大于第一组A1开口的宽度w1。第三组A3开口的宽度w1可与第一组A1开口的宽度w1相同，并且第三组A3开口之间的间隔d2可大于第一组A1开口之间的间隔d1。
基本上，开口之间的间隔增大表示关于相同区域的源气体的接触量相对增加，因此，纳米核95a的生长速度可相对快。开口的宽度增大表示在相同区域中的源气体的接触量相对减少，因此，纳米核95a的生长速度可相对慢。
在该示例性实施例中，示出了开口之间的间隔d和开口的宽度w有差别的构造，但是也可通过仅区分开口之间的间隔d和开口的宽度w中的任意一个来形成两个或更多个组。这里，从两个或更多个组发射的光可彼此互补，或者可将两个或更多个组构造为在组合时发射白光。例如，在两组的情况下，可期望这两组为当一组发射蓝光时，另一组发射黄光。在三组的情况下，开口之间的间隔d和开口的宽度w中的任意一个可不同地设计以分别发射蓝光、绿光和红光。
随着开口之间的间隔d增大，光的波长增大，因此，可从开口之间的间隔d相对小的组中获得发射蓝光的有源层，并且可从开口之间的间隔d相对大的组中获得发射红光的有源层。随着开口之间的间隔d增大，有源层和/或第二导电类型的半导体层的厚度(相对于核的横向方向)趋于增大。因此，通常，发射红光的发光纳米结构(纳米核、有源层和第二导电类型的半导体层)的直径会大于发射蓝光和绿光的发光纳米结构的直径，并且发射绿光的发光纳米结构的直径可大于发射蓝光的发光纳米结构的直径。
如上所述，由于开口的宽度和开口之间的间隔引起的纳米核95a的生长速度的差异，各个组(例如，三个组)的纳米核95a可具有不同的高度，如图48所示。为了改进不均匀的高度，可在当前工艺中执行用于形成合适水平L的平坦化，如图48和图49所示，从而对于每个组实现纳米核95a的均匀的高度。
由于掩模93在平坦化工艺中用作支承纳米核95a的结构，因此可容易地执行平坦化工艺而不损坏纳米核95a。可在形成核-壳结构和接触电极之后执行平坦化工艺，并且在这种情况下，可省略在该阶段中应用的平坦化工艺。
可部分地去除掩模93，以暴露出平坦化的纳米核95a的侧部，如图49所示。也就是说，在去除工艺中，可仅去除第二材料层93b并且可保留第一材料层93a。
接着，有源层95b和第二导电类型的半导体层95c可按次序生长在多个纳米核95a的表面上，如图50所示。
通过上述工艺，发光纳米结构95可具有核-壳结构，其中第一导电类型的半导体设为纳米核95a，并且包围纳米核95a的有源层95b和第二导电类型的半导体层95c设为壳层。
这样，虽然当前示例性实施例提供了发光纳米结构95具有核-壳结构的杆形式的情况，但是本发明构思的示例性实施例不应理解为是限制性的。根据示例性实施例的发光纳米结构可具有诸如棱锥结构或者棱锥形和杆形组合的结构的各种不同的形式。
在上述示例性实施例中，可省略图48和图49的平坦化工艺，并且可利用具有核-壳结构的发光纳米结构制造白色发光器件，而该核-壳结构利用了具有不同高度的纳米核95a。可按照与上述示例性实施例相同方式执行纳米核的生长工艺和形成发光结构的电极的工艺。
根据上述示例性实施例的纳米结构半导体发光器件可实现为各种封装件。
图51和图52是示出采用前述半导体发光器件的封装件的示例的示图。
图51所示的半导体发光器件封装件500可包括半导体发光器件501、封装件主体502和一对引线框架503。
半导体发光器件501可为前述纳米结构半导体发光器件。半导体发光器件501可安装在引线框架503上，并且通过导线W电连接至引线框架503。
根据需要，半导体发光器件501可安装在不同的区域上，例如，安装在封装件主体502上而非引线框架503上。另外，封装件主体502可具有杯形，以提高光的反射效率。由光透射材料形成的包封剂505可形成在反射杯中，以包封半导体发光器件501、导线W等。
图52所示的半导体发光器件封装件600可包括半导体发光器件601、安装板610和包封剂603。
波长转换单元602可形成在半导体发光器件601的表面和侧表面上。半导体发光器件601可安装在安装板610上，并且通过导线W电连接至安装板610。
安装板610可包括上电极613、下电极614和连接上电极613和下电极614的穿通电极612。安装板610可设为诸如PCB、MCPCB、MPCB、FPCB等的板，并且安装板610的结构可应用为具有多种形式。
波长转换单元602可包括磷光体、量子点等。包封剂603可形成为具有透镜结构，其上表面具有凸圆顶形状。然而，根据示例性实施例，包封剂603可包括具有凸出表面或凹进表面的透镜结构，以调整通过包封剂603的上表面发射的光的光束角。
根据上述示例性实施例的纳米结构半导体发光器件和具有该器件的封装件可有利地应用于各种应用产品。
图53和图54是示出采用根据本发明构思的示例性实施例的半导体发光器件的背光单元的示图。
参照图53，背光单元1000包括安装在衬底1002上的光源1001和设置在光源1001上方的一个或多个光学片1003。前述半导体发光器件或采用该半导体发光器件的封装件可用作光源1001。
与光源1001朝着其上设置有液晶显示器的上侧发射光的图53中的背光单元1000不同，作为图54所示的另一示例的背光单元2000构造为使得安装在板2002上的光源2001沿着横向方向发射光，并且发射的光可入射至导光板2003，以转换为表面光源。经过导光板2003的光向上发射，并且为了提高光提取效率，可将反射层2004设置在导光板2003的下表面上。
图55是示出采用根据本发明构思的示例性实施例的半导体发光器件的照明装置的示例的示图。
在图55中，照明装置3000示为例如灯泡型灯，并且包括发光模块3003、驱动单元3008和外部连接单元3010。
另外，照明装置3000还可包括诸如外部壳体3006和内部壳体3009以及盖单元3007的外部结构。发光模块3003可包括具有前述半导体发光器件封装件结构相同或相似结构的光源3001和其上安装有光源3001的电路板3002。例如，前述半导体发光器件的第一电极和第二电极可电连接至电路板3002的电极图案。在当前实施例中，示出了将单个光源3001安装在电路板3002上，但是也可根据需要安装多个光源。
外部壳体3006可用作散热单元，并且可包括设置为与发光模块3003直接接触以改进散热的散热板3004和包围照明装置3000的侧表面的散热翅片3005。另外，盖单元3007可安装在发光模块3003上，并且具有凸透镜形状。驱动单元3008安装在内部壳体3009中，并且连接至具有插孔结构的外部连接单元3010，以从外部电源接收功率。另外，驱动单元3008可用于将功率转换为用于驱动发光模块3003的半导体发光器件3001的合适的电流源，并提供该电流源。例如，驱动单元3008可构造为AC-DC转换器或整流电路组件。
图56是示出根据本发明构思的示例性实施例的采用半导体发光器件的照明灯的示例的示图。
参照图56，用作车灯等的照明灯4000可包括光源4001、反射单元4005和透镜盖单元4004。透镜盖单元4004可包括中空导向件4003和透镜4002。光源4001可包括前述半导体发光器件或包括该半导体发光器件的封装件。
照明灯4000还可包括用于将通过光源4001产生的热向外消散的散热单元4012。为了有效地散热，散热单元4012可包括散热器4010和冷却扇4011。另外，照明灯4000还可包括固定地支承散热单元4012和反射单元4005的壳体4009，并且壳体4009可具有形成在其一个表面中的中心孔4008，散热单元4012连接至该中心孔4008。
壳体4009可具有形成在一体地连接至所述一个表面并且沿着直角方向弯曲的另一表面中的前孔4007。前孔4007可允许将反射单元4005固定地布置在光源4001上方。因此，通过反射单元4005敞开前侧，并且反射单元4005固定至壳体4009，以使得敞开的前侧对应于前孔4007，并且通过反射单元4005反射的光可通过前孔4007以向外出射。
虽然上面已经示出和描述了示例性实施例，但是本领域技术人员应该理解，在不脱离由权利要求限定的本发明的范围的情况下，可作出修改和改变。
权利要求书(按照条约第19条的修改)
1.一种制造纳米结构半导体发光器件的方法，该方法包括步骤：
提供由第一导电类型的半导体形成的基层；
在所述基层上形成包括蚀刻停止层的掩模；
在所述掩模中形成多个开口，所述基层的多个区域通过所述多个开口暴露出来；
通过在所述基层的暴露的区域上生长第一导电类型的半导体来形成多个纳米核，以填充所述多个开口，由所述多个开口的形状限定所述多个纳米核的整个侧表面；
利用所述蚀刻停止层部分地去除所述掩模，以暴露出所述多个纳米核的侧部；以及
在所述多个纳米核的表面上依次生长有源层和第二导电类型的半导体层。
2.根据权利要求1所述的方法，其中，所述掩模包括：第一材料层，其形成在所述基层上并设为所述蚀刻停止层；以及第二材料层，其形成在第一材料层上并且具有比第一材料层的蚀刻速率较低的蚀刻速率。
3.根据权利要求1所述的方法，其中，所述掩模包括依次形成在所述基层上的第一材料层至第三材料层，并且第二材料层由与第一材料层和第三材料层的材料不同的材料形成并且第二材料层设为所述蚀刻停止层。
4.根据权利要求3所述的方法，其中，所述第一材料层和所述第三材料层由相同的材料形成。
5.根据权利要求1所述的方法，其中，相对于所述基层的上表面，所述蚀刻停止层中的蚀刻停止水平位于等于或低于与所述掩模的总高度的1/3相等的点的深度。
6.根据权利要求1所述的方法，其中，所述开口的高宽比为5:1或更高。
7.根据权利要求1所述的方法，在形成所述多个开口的步骤与形成所述多个纳米核的步骤之间，还包括步骤：在所述多个开口的各自的内侧壁上形成由与所述掩模的材料不同的材料形成的防扩散膜。
8.根据权利要求7所述的方法，其中，形成所述防扩散膜的步骤包括：在所述掩模的表面上形成用于防扩散膜的材料膜；以及去除所述材料膜的位于所述掩模的上表面和所述基层的暴露的区域上的一些部分，从而仅保留开口的内侧壁上的材料膜。
9.根据权利要求7所述的方法，在依次生长所述有源层和所述第二导电类型的半导体层的步骤之前还包括步骤：从所述多个纳米核的暴露的表面去除防扩散膜。
10.根据权利要求7所述的方法，其中，在去除防扩散膜的步骤之后，保留防扩散膜的位于所述蚀刻停止层的上表面水平以下的部分。
11.根据权利要求1所述的方法，在部分地去除所述掩模的步骤与依次生长所述有源层和所述第二导电类型的半导体层的步骤之间还包括步骤：对所述多个纳米核进行热处理。
12.根据权利要求11所述的方法，其中，经所述热处理的纳米核的宽度大于在所述热处理之前的纳米核的宽度。
13.根据权利要求1所述的方法，在形成所述多个纳米核的步骤之后还包括步骤：对所述多个纳米核的上表面应用平坦化工艺，以平坦化为具有相同水平。
14.根据权利要求13所述的方法，其中，所述多个纳米核中的至少一部分纳米核的直径和它们之间的间隔中的至少一个与其它纳米核的不同。
15.一种制造纳米结构半导体发光器件的方法，该方法包括步骤：
提供由第一导电类型的半导体形成的基层；
在所述基层上形成包括蚀刻停止层的掩模；
在所述掩模中形成多个开口，所述基层的多个区域通过所述多个开口暴露出来；
在所述多个开口的各自的内侧壁上形成由与所述掩模的材料不同的材料形成的防扩散膜；
通过在所述基层的暴露的区域上生长第一导电类型的半导体来形成多个纳米核，以填充所述多个开口；
利用所述蚀刻停止层部分地去除所述掩模，以暴露出所述多个纳米核的侧部；以及
在所述多个纳米核的表面上依次生长有源层和第二导电类型的半导体层。
16.一种制造纳米结构半导体发光器件的方法，该方法包括步骤：
提供由第一导电类型的半导体形成的基层；
在所述基层上形成包括蚀刻停止层的掩模；
在所述掩模中形成多个开口，所述基层的多个区域通过所述多个开口暴露出来；
通过在所述基层的暴露的区域上生长第一导电类型的半导体来形成多个纳米核，以填充所述多个开口；
利用所述蚀刻停止层部分地去除所述掩模，以暴露出所述多个纳米核的侧部；
对所述多个纳米核进行热处理，以使所述多个纳米核的晶面稳定；以及
在所述多个纳米核的表面上依次生长有源层和第二导电类型的半导体层。
17.根据权利要求16所述的方法，其中，在600℃至1200℃的范围内的温度下执行所述热处理。
18.根据权利要求16所述的方法，其中，在所述热处理之前的纳米核具有圆柱形状，经所述热处理的纳米核具有六边形晶体柱形状。
19.根据权利要求16所述的方法，其中，经所述热处理的纳米核的宽度大于在所述热处理之前的纳米核的宽度。
20.根据权利要求16所述的方法，其中，形成所述多个纳米核的步骤包括：在临时停止生长所述多个纳米核之后对所述多个纳米核进行热处理。

Claims (15)

1.一种制造纳米结构半导体发光器件的方法，该方法包括步骤：
提供由第一导电类型的半导体形成的基层；
在所述基层上形成包括蚀刻停止层的掩模；
在所述掩模中形成多个开口，所述基层的多个区域通过所述多个开口暴露出来；
通过在所述基层的暴露的区域上生长第一导电类型的半导体来形成多个纳米核，以填充所述多个开口；
利用所述蚀刻停止层部分地去除所述掩模，以暴露出所述多个纳米核的侧部；以及
在所述多个纳米核的表面上依次生长有源层和第二导电类型的半导体层。
2.根据权利要求1所述的方法，其中，所述掩模包括：第一材料层，其形成在所述基层上并设为所述蚀刻停止层；以及第二材料层，其形成在第一材料层上并且具有比第一材料层的蚀刻速率较低的蚀刻速率。
3.根据权利要求1所述的方法，其中，所述掩模包括依次形成在所述基层上的第一材料层至第三材料层，并且第二材料层由与第一材料层和第三材料层的材料不同的材料形成并且第二材料层设为所述蚀刻停止层。
4.根据权利要求2所述的方法，其中，所述第一材料层和所述第三材料层由相同的材料形成。
5.根据权利要求1所述的方法，其中，相对于所述基层的上表面，所述蚀刻停止层中的蚀刻停止水平位于等于或低于与所述掩模的总高度的1/3相等的点的深度。
6.根据权利要求1所述的方法，其中，所述开口的高宽比为5:1或更高。
7.根据权利要求1所述的方法，在形成所述多个开口的步骤与形成所述多个纳米核的步骤之间，还包括步骤：在所述多个开口的各自的内侧壁上形成由与所述掩模的材料不同的材料形成的防扩散膜。
8.根据权利要求7所述的方法，其中，形成所述防扩散膜的步骤包括：在所述掩模的表面上形成用于防扩散膜的材料膜；以及去除所述材料膜的位于所述掩模的上表面和所述基层的暴露的区域上的一些部分，从而仅保留开口的内侧壁上的材料膜。
9.根据权利要求7所述的方法，在依次生长所述有源层和所述第二导电类型的半导体层的步骤之前还包括步骤：从所述多个纳米核的暴露的表面去除防扩散膜。
10.根据权利要求7所述的方法，其中，在去除防扩散膜的步骤之后，保留防扩散膜的位于所述蚀刻停止层的上表面水平以下的部分。
11.根据权利要求1所述的方法，在部分地去除所述掩模的步骤与依次生长所述有源层和所述第二导电类型的半导体层的步骤之间还包括步骤：对所述多个纳米核进行热处理。
12.根据权利要求11所述的方法，其中，在约600℃至约1200℃的范围内的温度下执行所述热处理。
13.根据权利要求1所述的方法，在形成所述多个纳米核的步骤之后还包括步骤：对所述多个纳米核的上表面应用平坦化工艺，以平坦化为具有相同水平。
14.根据权利要求13所述的方法，其中，所述多个纳米核中的至少一部分纳米核的直径和它们之间的间隔中的至少一个与其它纳米核的不同。
15.一种制造纳米结构半导体发光器件的方法，该纳米结构半导体发光器件包括：
基层，其由第一导电类型的半导体形成；
掩模，其形成在所述基层上，并且包括多个开口，所述基层的多个区域通过所述多个开口暴露出来；
多个发光纳米结构，其分别形成在所述基层的暴露的区域上，并且包括由第一导电类型的半导体形成的纳米核以及依次形成在所述纳米核的表面上的有源层和第二导电类型的半导体层；以及
防扩散膜，其位于所述纳米核与所述开口的内侧壁之间。
CN201480011240.XA 2013-01-29 2014-01-28 制造纳米结构半导体发光器件的方法 Active CN105009309B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20130010110 2013-01-29
KR10-2013-0010110 2013-01-29
KR1020130164523A KR101603207B1 (ko) 2013-01-29 2013-12-26 나노구조 반도체 발광소자 제조방법
KR10-2013-0164523 2013-12-26
PCT/KR2014/000811 WO2014119910A1 (ko) 2013-01-29 2014-01-28 나노구조 반도체 발광소자 제조방법

Publications (2)

Publication Number Publication Date
CN105009309A true CN105009309A (zh) 2015-10-28
CN105009309B CN105009309B (zh) 2017-12-05

Family

ID=51262564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480011240.XA Active CN105009309B (zh) 2013-01-29 2014-01-28 制造纳米结构半导体发光器件的方法

Country Status (5)

Country Link
US (2) US9379283B2 (zh)
KR (1) KR101603207B1 (zh)
CN (1) CN105009309B (zh)
DE (1) DE112014000592B4 (zh)
WO (1) WO2014119910A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221371A (zh) * 2017-02-17 2017-09-29 全普光电科技(上海)有限公司 具有空腔的石墨烯基复合薄膜及其制备方法
CN109411571A (zh) * 2017-08-18 2019-03-01 格芯公司 发光二极管
CN112117293A (zh) * 2019-06-19 2020-12-22 三星显示有限公司 显示设备
CN112689903A (zh) * 2018-09-13 2021-04-20 三星显示有限公司 用于制造发光元件的方法和包括发光元件的显示装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603207B1 (ko) 2013-01-29 2016-03-14 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
DE102013211707B4 (de) * 2013-06-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung mit einem Träger, Array mit mehreren Anordnungen und Verfahren zum Herstellen einer Anordnung
KR102203461B1 (ko) * 2014-07-10 2021-01-18 삼성전자주식회사 나노 구조 반도체 발광 소자
KR102203460B1 (ko) 2014-07-11 2021-01-18 삼성전자주식회사 나노구조 반도체 발광소자의 제조방법
KR102164796B1 (ko) * 2014-08-28 2020-10-14 삼성전자주식회사 나노구조 반도체 발광소자
KR102227770B1 (ko) 2014-08-29 2021-03-16 삼성전자주식회사 나노구조 반도체 발광소자
KR102252993B1 (ko) * 2014-11-03 2021-05-20 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조방법
KR20160054073A (ko) 2014-11-05 2016-05-16 삼성전자주식회사 디스플레이 장치 및 디스플레이 패널
KR102237149B1 (ko) * 2014-11-18 2021-04-07 엘지이노텍 주식회사 발광소자 및 조명시스템
TWI649868B (zh) * 2014-12-23 2019-02-01 法商艾勒迪亞公司 具有發光二極體的光電裝置
US10069037B2 (en) 2015-04-20 2018-09-04 Epistar Corporation Light-emitting device and manufacturing method thereof
US10236413B2 (en) 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
US9548420B2 (en) * 2015-04-20 2017-01-17 Epistar Corporation Light-emitting device and manufacturing method thereof
KR102384663B1 (ko) * 2015-07-15 2022-04-22 서울바이오시스 주식회사 발광 소자를 포함하는 표시 장치
WO2017111801A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Light emitting diode integration techniques for iii-v material systems
WO2017111827A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Nanowire led pixel
DE102016114992A1 (de) 2016-08-12 2018-02-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US10177195B2 (en) 2016-09-30 2019-01-08 Intel Corporation Micro-LED displays
FR3061607B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
KR102587958B1 (ko) * 2017-02-03 2023-10-11 삼성전자주식회사 메타 광학 소자 및 그 제조 방법
FR3068517B1 (fr) * 2017-06-30 2019-08-09 Aledia Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
KR102213462B1 (ko) * 2019-06-20 2021-02-05 남서울대학교 산학협력단 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법
KR102296170B1 (ko) * 2019-06-20 2021-08-30 남서울대학교 산학협력단 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법
US11393682B2 (en) * 2020-03-05 2022-07-19 Microsoft Technology Licensing, Llc Nanowire with reduced defects
KR102370021B1 (ko) * 2020-07-07 2022-03-04 레이놀리지 주식회사 나노구조 반도체 발광소자 제조 방법
JP2022019456A (ja) * 2020-07-17 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 発光装置および表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110114915A1 (en) * 2009-11-17 2011-05-19 Samsung Electronics Co., Ltd. Light emitting device and method of fabricating the same
CN102403428A (zh) * 2010-09-14 2012-04-04 三星Led株式会社 Ⅲ族氮化物纳米棒发光装置及其制造方法
KR20120058137A (ko) * 2010-11-29 2012-06-07 삼성엘이디 주식회사 발광소자 및 그 제조방법
US20120235117A1 (en) * 2009-12-01 2012-09-20 National University Corporation Hokkaido University Light emitting element and method for manufacturing same

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495523A (zh) 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP2001267242A (ja) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP4406999B2 (ja) 2000-03-31 2010-02-03 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR101008294B1 (ko) * 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
WO2005015647A1 (en) 2003-08-08 2005-02-17 Vichel Inc. Nitride micro light emitting diode with high brightness and method of manufacturing the same
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
WO2006060599A2 (en) 2004-12-02 2006-06-08 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
EP2410582B1 (en) 2005-05-24 2019-09-04 LG Electronics Inc. Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
WO2007001098A1 (en) 2005-06-25 2007-01-04 Seoul Opto Device Co., Ltd. Nanostructure having a nitride-based quantum well and light emitting diode employing the same
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
US20070037365A1 (en) * 2005-08-15 2007-02-15 Ranganath Tirumala R Semiconductor nanostructures and fabricating the same
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US20070257264A1 (en) * 2005-11-10 2007-11-08 Hersee Stephen D CATALYST-FREE GROWTH OF GaN NANOSCALE NEEDLES AND APPLICATION IN InGaN/GaN VISIBLE LEDS
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR20070100852A (ko) 2006-04-09 2007-10-12 오인모 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛을 이용한 그룹 3족 질화물계 반도체 수직구조의 발광소자 제작
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
TWI304278B (en) 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
JP2008066591A (ja) 2006-09-08 2008-03-21 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
US8030664B2 (en) 2006-12-15 2011-10-04 Samsung Led Co., Ltd. Light emitting device
WO2008085813A2 (en) * 2007-01-03 2008-07-17 Nanosys, Inc, Et Al. Methods for nanopatterning and production of nanostructures
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR100959290B1 (ko) 2008-01-24 2010-05-26 고려대학교 산학협력단 질화물 반도체 및 그 제조 방법
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
TWI396307B (zh) 2009-02-05 2013-05-11 Huga Optotech Inc 發光二極體
CN102449772A (zh) 2009-03-25 2012-05-09 格罗有限公司 肖特基器件
KR101148758B1 (ko) 2009-12-30 2012-05-21 순천대학교 산학협력단 발광다이오드 및 이의 제조방법
KR20130138657A (ko) * 2010-06-24 2013-12-19 글로 에이비 배향된 나노와이어 성장을 위해 버퍼 층을 갖는 기판
FR2976123B1 (fr) 2011-06-01 2013-07-05 Commissariat Energie Atomique Structure semiconductrice destinee a emettre de la lumiere et procede de fabrication d'une telle structure
KR20130069035A (ko) * 2011-12-16 2013-06-26 삼성전자주식회사 그래핀상의 하이브리드 나노구조체 형성 방법
KR101891777B1 (ko) 2012-06-25 2018-08-24 삼성전자주식회사 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
US8969994B2 (en) 2012-08-14 2015-03-03 Avogy, Inc. Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode by regrowth and etch back
KR101898679B1 (ko) * 2012-12-14 2018-10-04 삼성전자주식회사 나노구조 발광소자
KR101603207B1 (ko) 2013-01-29 2016-03-14 삼성전자주식회사 나노구조 반도체 발광소자 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110114915A1 (en) * 2009-11-17 2011-05-19 Samsung Electronics Co., Ltd. Light emitting device and method of fabricating the same
US20120235117A1 (en) * 2009-12-01 2012-09-20 National University Corporation Hokkaido University Light emitting element and method for manufacturing same
CN102403428A (zh) * 2010-09-14 2012-04-04 三星Led株式会社 Ⅲ族氮化物纳米棒发光装置及其制造方法
KR20120058137A (ko) * 2010-11-29 2012-06-07 삼성엘이디 주식회사 발광소자 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221371A (zh) * 2017-02-17 2017-09-29 全普光电科技(上海)有限公司 具有空腔的石墨烯基复合薄膜及其制备方法
CN109411571A (zh) * 2017-08-18 2019-03-01 格芯公司 发光二极管
CN109411571B (zh) * 2017-08-18 2021-07-09 格芯美国公司 发光二极管
CN112689903A (zh) * 2018-09-13 2021-04-20 三星显示有限公司 用于制造发光元件的方法和包括发光元件的显示装置
CN112117293A (zh) * 2019-06-19 2020-12-22 三星显示有限公司 显示设备

Also Published As

Publication number Publication date
DE112014000592T5 (de) 2016-02-18
US20150372186A1 (en) 2015-12-24
US9379283B2 (en) 2016-06-28
US20140209859A1 (en) 2014-07-31
DE112014000592B4 (de) 2020-12-31
WO2014119910A1 (ko) 2014-08-07
KR20140096980A (ko) 2014-08-06
KR101603207B1 (ko) 2016-03-14
CN105009309B (zh) 2017-12-05
US9525102B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
CN105009309A (zh) 制造纳米结构半导体发光器件的方法
US9853185B2 (en) Method for manufacturing nano-structured semiconductor light-emitting element
US9660139B2 (en) Nanostructure semiconductor light emitting device
US9842966B2 (en) Nano-structured semiconductor light-emitting element
US9099573B2 (en) Nano-structure semiconductor light emitting device
US9461199B2 (en) Nanostructure semiconductor light-emitting device
US9461205B2 (en) Nanostructure semiconductor light emitting device
US9748438B2 (en) Nanostructure semiconductor light emitting device
KR102337405B1 (ko) 나노구조 반도체 발광소자
CN112470281A (zh) 单片led阵列及其前体
CN105765741A (zh) 纳米结构半导体发光器件
KR102188496B1 (ko) 나노구조 반도체 발광소자
KR101417051B1 (ko) 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant