KR102227770B1 - 나노구조 반도체 발광소자 - Google Patents

나노구조 반도체 발광소자 Download PDF

Info

Publication number
KR102227770B1
KR102227770B1 KR1020140114199A KR20140114199A KR102227770B1 KR 102227770 B1 KR102227770 B1 KR 102227770B1 KR 1020140114199 A KR1020140114199 A KR 1020140114199A KR 20140114199 A KR20140114199 A KR 20140114199A KR 102227770 B1 KR102227770 B1 KR 102227770B1
Authority
KR
South Korea
Prior art keywords
nano
light emitting
region
disposed
nano light
Prior art date
Application number
KR1020140114199A
Other languages
English (en)
Other versions
KR20160027431A (ko
Inventor
차남구
이진복
이동국
조동현
최민욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140114199A priority Critical patent/KR102227770B1/ko
Priority to US14/838,635 priority patent/US9537051B2/en
Publication of KR20160027431A publication Critical patent/KR20160027431A/ko
Application granted granted Critical
Publication of KR102227770B1 publication Critical patent/KR102227770B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 제1 영역과 제2 영역을 가지며 제1 도전형 반도체층으로 이루어진 베이스층; 상기 베이스층의 상면에 배치되며, 제1 도전형 반도체로 이루어진 복수의 나노 코어, 상기 복수의 나노 코어 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물; 상기 제2 도전형 반도체층에 전기적으로 접속되도록 상기 복수의 나노 발광구조물의 표면에 배치된 콘택전극; 상기 베이스층과 전기적으로 접속된 제1 전극; 및 상기 제2 영역에 배치된 복수의 나노 발광구조물 중 적어도 일부의 나노 발광구조물의 표면에 배치된 상기 콘택전극을 덮도록 배치되는 제2 전극을 포함하며, 상기 복수의 나노 발광구조물 중 상기 제2 영역에 배치된 나노 발광구조물은 상기 제1 영역에 배치된 나노 발광구조물과 상이한 형상을 가진 나노구조 반도체 발광소자를 제공한다.

Description

나노구조 반도체 발광소자{NANO STURUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 나노구조 반도체 발광소자에 관한 것이다.
발광다이오드(Light emitting diode: LED)와 같은 반도체 발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 LED는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
최근에는, 결정성 향상과 제1 영역의 증대를 통한 광 효율 증가를 위해, 나노 발광구조물을 이용한 반도체 발광소자 및 그 제조 기술이 제안되었다. 나노 발광구조물을 이용한 반도체 발광소자는, 상대적으로 열 발생이 작을 뿐만 아니라, 나노 발광구조물에 의해 표면적이 증가되므로, 발광면적을 증가되어 발광효율을 높일 수 있다. 또한, 비극성면 또는 반극성면에서 활성층을 얻을 수 있으므로, 분극에 의한 효율저하를 방지할 수 있으며, 드루프(droop)특성도 개선할 수 있다.
그러나, 이러한 나노 발광구조물은 긴 나노막대(nano-rod) 형상으로 형성되어, 반도체 발광소자의 제조공정에서 손상되어 쉽게 부러지는 문제가 있었으며, 나노 발광구조물이 부러질 경우 누설전류가 증가하여, 반도체 발광소자의 동작전압이 상승되는 문제가 있었다.
당 기술분야에서는 제조과정에서 나노 발광구조물이 손상되어 쉽게 부러지는 문제를 해결하여 보다 안정적으로 동작특성을 갖는 새로운 나노구조 반도체 발광소자 및 제조방법이 요구되고 있다.
본 발명의 일 실시예는 제1 영역과 제2 영역을 가지며 제1 도전형 반도체층으로 이루어진 베이스층; 상기 베이스층의 상면에 배치되며, 제1 도전형 반도체로 이루어진 복수의 나노 코어, 상기 복수의 나노 코어 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물; 상기 제2 도전형 반도체층에 전기적으로 접속되도록 상기 복수의 나노 발광구조물의 표면에 배치된 콘택전극; 상기 베이스층과 전기적으로 접속된 제1 전극; 및 상기 제2 영역에 배치된 복수의 나노 발광구조물 중 적어도 일부의 나노 발광구조물의 표면에 배치된 상기 콘택전극을 덮도록 배치되는 제2 전극을 포함하며, 상기 복수의 나노 발광구조물 중 상기 제2 영역에 배치된 나노 발광구조물은 상기 제1 영역에 배치된 나노 발광구조물과 상이한 형상을 가진 나노구조 반도체 발광소자를 제공한다.
상기 제2 영역에 배치된 나노 발광구조물의 직경은 상기 제1 영역에 배치된 나노 발광구조물의 직경보다 클 수 있다.
상기 제2 영역에 배치된 나노 발광구조물의 높이는 상기 제1 영역에 배치된 나노 발광구조물의 높이보다 낮을 수 있다.
상기 제2 영역에 배치된 나노 발광구조물 사이의 피치는 상기 제1 영역에 배치된 나노 발광구조물 사이의 피치보다 클 수 있다.
상기 제2 영역에 배치된 나노 발광구조물의 종횡비는 상기 제1 영역에 배치된 나노 발광구조물의 종횡비보다 작을 수 있다.
상기 제2 영역에 배치된 나노 발광구조물의 종횡비는 상기 제1 영역에 배치된 나노 발광구조물의 종횡비보다 적어도 10%이상 작을 수 있다.
상기 제2 영역은 상기 제2 전극에 덮인 영역 및 그와 인접한 영역일 수 있다.
상기 인접한 영역은 상기 제2 전극에 덮인 영역의 둘레에 소정의 폭을 가지도록 배치될 수 있다.
상기 소정의 폭은 약 5㎛ 미만일 수 있다.
본 발명의 다른 실시예는 제1 도전형 반도체로 이루어지며, 일 영역 및 상기 일 영역을 둘러싸며 상기 일 영역과 소정 간격으로 분리된 다른 영역을 갖는 베이스층; 상기 베이스층 상에 서로 이격되도록 배치되며, 각각 제1 도전형 반도체로 이루어진 나노 코어, 상기 나노 코어 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물; 상기 복수의 나노 발광구조물의 표면에 배치된 콘택전극; 상기 베이스층과 전기적으로 접속된 제1 전극; 및 상기 콘택전극 중 상기 일 영역에 해당하는 부분을 덮도록 배치되는 제2 전극을 포함하며, 상기 복수의 나노 발광구조물 중 상기 일 영역에 위치한 나노 발광구조물은 상기 다른 영역에 배치된 나노 발광구조물과 상이한 형상을 가진 나노구조 반도체 발광소자를 제공한다.
나노구조 반도체 발광소자의 제조과정에서 나노 발광구조물이 손상되어 누설전류가 증가하는 것을 방지할 수 있다. 또한, 나노구조 반도체 발광소자의 동작전압이 상승하는 것을 방지할 수 있다.
덧붙여 상기한 과제의 해결수단 및 효과는, 상술된 것에 한정되지는 않는다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시예를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 평면도이다.
도 2는 도 1의 나노구조 반도체 발광소자의 A부분을 확대한 도면이다.
도 3은 도 2의 나노구조 반도체 발광소자를 B-B'를 따라 절개한 측단면도이다.
도 4 내지 도 13은 도 1의 나노구조 반도체 발광소자의 제조공정을 나타내는 주요 단계별 도면들이다.
도 14 및 도 15는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 패키지에 적용한 예를 나타내는 측단면도이다.
도 16 및 도 17은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타내는 측단면도이다.
도 18 및 도 19는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 조명장치에 적용한 예를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 명세서에서, '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자나 패키지가 배치되는 방향에 따라 달라질 수 있을 것이다.
먼저, 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자(100)를 설명한다.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 평면도이고, 도 2는 도 1의 나노구조 반도체 발광소자의 A부분을 확대한 도면이며, 도 3은 도 2의 나노구조 반도체 발광소자를 B-B'를 따라 절개한 측단면도이다. 이해를 돕기 위해 도 2 및 도 3은 동일한 스케일로 도시하지 않고, 일부 영역을 확대하거나 축소하여 도시한다.
도 1 및 도 3에 도시된 바와 같이, 본 실시예에 따른 나노구조 반도체 발광소자(100)는, 제1 도전형 반도체로 이루어진 베이스층(120), 상기 베이스층(120) 상에 배치된 복수의 나노 발광구조물(140), 상기 복수의 나노 발광구조물(140)의 표면에 배치된 콘택 전극(150)을 포함한다.
상기 베이스층(120)은 기판(110) 상에 형성되어, 나노 발광구조물(140)의 성장면을 제공할 뿐만 아니라, 복수의 나노 발광구조물(140)의 일측 극성을 전기적으로 연결시키는 역할을 할 수 있다.
상기 베이스층(120)은 제1 영역(W1)과 제2 영역(W2, W3, W4)을 가질 수 있다. 제1 영역(W1)은 전기 신호를 인가받아 외부로 빛을 방출하는 영역으로 정의될 수 있으며, 제2 영역(W2, W3, W4)은 전기 신호를 인가 받아도 외부로 빛을 방출하지 못하는 제1 전극(181b)의 하부 영역(W2), 제2 전극(181)의 하부 영역(W3) 및 그 인접 영역(W4)를 포함하는 영역으로 정의될 수 있다.
상기 기판(110)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(110)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 상기 베이스층(120)은 AlxInyGa1 -x- yN (0≤x≤1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형을 갖도록 Si와 같은 n형 불순물로 도프될 수 있다.
상기 베이스층(120) 상에는 나노 발광구조물(140)(특히, 나노 코어) 성장을 위한 개구(131)를 갖는 절연막으로서 제1 물질층(130a)이 형성될 수 있다. 상기 개구(131)를 통해서 상기 베이스층(120)이 노출되며, 그 노출된 영역에 나노 코어(141a', 141b')가 형성될 수 있다. 이와 같이, 상기 제1 물질층(130a)은 나노 코어(141a', 141b')를 성장하기 위한 마스크로서 사용된다. 상기 제1 물질층(130a)은 반도체 공정에 사용될 수 있는 SiO2, SiN, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 과 같은 절연물질로 형성될 수 있다.
나노 발광구조물(140)은 제1 도전형 반도체가 나노 코어(141a', 141b')로 제공되고, 나노 코어(141a', 141b')를 감싸는 활성층(142) 및 제2 도전형 반도체층(143)이 쉘층으로 제공되는 코어-쉘(core-shell) 구조를 가질 수 있다.
상기 나노 코어(141a', 141b')는 제1 도전형 반도체로 이루어질 수 있으며, 제1 도전형 반도체는 n형 질화물 반도체일 수 있다. 예를 들어, n형 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정일 수 있다. 상기 나노 코어(141a', 141b')를 구성하는 제1 도전형 반도체는 상기 베이스층(120)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(120)과 상기 나노 코어(141a', 141b')는 n형 GaN으로 형성될 수 있다. 또한, 상기 나노 코어(141a', 141b')는 직경보다 길이가 긴 나노 로드(nano-rod) 형상일 수 있다.
상기 활성층(142)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다. 상기 제2 도전형 반도체층(143)은 p형 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정일 수 있다.
상기 활성층(142)은 나노 코어(141a', 141b')의 측면과 상면을 덮도록 형성될 수 있다. 본 실시형태에서, 활성층(142)은 각각의 나노 코어(141a', 141b') 표면에 일괄공정에 의해 형성될 수 있다. 이때, 나노 코어(141a', 141b')가 서로 다른 높이 또는 직경을 갖는 경우, 격자 상수, 비표면적 및 스트레인 차이에 의해 동일한 조건에서 서로 다른 조성을 갖는 활성층(142)을 가질 수 있으며, 그로부터 각 나노 발광구조물(140)에서 생성되는 빛의 파장이 달라질 수 있다. 구체적으로, 활성층(142)을 구성하는 양자우물층의 조성이 InxGa1 - xN(0≤x≤1)일 경우에, 서로 직경이나 높이가 다른 나노 코어에 따라 인듐(In) 함량이 달라질 수 있다. 그 결과, 각 양자우물층으로부터 방출되는 광의 파장이 달라질 수 있다. 이러한 활성층(142)은 빛을 방출하기 위하여 양자제한효과(quantum confine effect)를 발생시키는 양자우물의 최소한 두께인 약 1㎚의 두께로 형성될 수 있다. 이러한 관점에서, 파장변화를 고려한 양자우물의 두께 조절 범위는 약 1㎚ ∼ 약 15㎚에서 적절히 선택될 수 있다. 이때, 일부 영역의 나노 코어에 형성되는 활성층의 두께를 조절하여 상기 범위에서 벗어나는 두께의 활성층(142)을 형성함으로써, 특정 영역의 나노 발광구조물이 빛을 방출하지 못하게 할 수도 있다.
이러한 나노 발광구조물(140)은 나노 코어(141)의 형상을 반영하여 직경 보다 높이가 긴, 고 종횡비의 나노로드(nano-rod)의 형상으로 형성될 수 있다. 따라서, 나노 발광구조물(140)이 제조공정 중 외부의 충격에 의해 부러지기 쉬운 문제가 발생할 수 있다. 이와 같이, 제조 공정 중에서 나노 발광구조물(140)이 부러질 경우, 제1 도전형 반도체층으로 이루어진 베이스층(120)이 노출되어 누설 전류가 발생되는 원인을 제공하게 된다.
이러한 문제를 해결하기 위해, 나노 발광구조물(140)의 사이에 절연성 보호층(160)을 충전하여 외부의 충격으로부터 나노 발광구조물(140)을 보호하였다. 그러나, 나노 발광구조물(140) 상에 제2 전극(182)을 형성하기 위해서는 충전된 절연성 보호층(160)의 일부를 습식식각하여 제거하는 공정이 필요한데, 습식식각에 사용되는 에천트의 성질상 제2 전극(182)이 형성될 영역(W3)만이 아니라 그 주변부의 절연성 보호층도 제거되어 리세스(recess) 영역(W4)이 형성되게 된다. 이러한 리세스 영역(W4)에 배치된 나노 발광구조물은, 절연성 보호층(160)이 제거되었으나 제2 전극(182)도 형성되지 않게 되므로, 외부의 충격에 약한 문제가 발생한다.
이러한 문제를 해결하기 위해, 제2 전극(182)이 형성될 영역(W3)과 리세스 영역(W4)에 나노 발광구조물(140)을 배치하지 않는 방법이 고려되기도 하였다. 그러나, 이와 같이, 나노 발광구조물(140)을 배치하지 않는 경우, 제조공정 중 공급되는 소스 가스의 분포가 변화하여, 그 주변부에 배치된 나노 코어에 형성되는 활성층의 인듐 함량이 변화하게 된다. 따라서, 주변부에 배치된 나노 발광구조물(140)에서 방출되는 광의 파장이 변화하게 되는 문제가 발생하였다.
본 실시예는 이러한 문제를 해결하기 위하여, 제2 전극이 형성될 영역(W3)과 리세스 영역(W4)에 배치되는 나노 발광구조물(140)을 외부의 충격에 강한 구조로 형성하였다. 이러한 외부의 충격에 강한 구조로는 다른 영역에 비해 높이가 낮거나 직경이 큰 것 등을 예로 들 수 있으나, 이에 한정하는 것은 아니다.
이러한 나노 발광구조물(140)의 구조에 대해 좀 더 구체적으로 설명한다. 도 2 및 도 3에 도시된 바와 같이, 나노 발광구조물(140)은 베이스층(120)의 제1 영역(W1) 및 제2 영역(W3, W4)에 배치될 수 있으며, 상기 제1 영역(W1)과 제2 영역(W3, W4)에 배치되는 나노 발광구조물(140)은 서로 상이한 형상을 가질 수 있다. W1영역에 배치되는 나노 발광구조물은 제1 전극(181)을 형성하기 위해 제거되므로, 이에 대한 구체적인 설명은 생략한다.
구체적으로, 제2 영역(W3, W4)에 배치되는 복수의 나노 발광구조물(140b)의 직경(R2)은 제1 영역(W1)에 배치되는 복수의 나노 발광구조물(140a)의 직경(R1)에 비해 클 수 있다.
나노 발광구조물(140b)의 직경(R2)을 크게 하기 위하여, 나노 코어(141b')의 직경을 크게 하거나, 제2 도전형 반도체층(143)의 두께를 두껍게 할 수 있다. 이 중 나노 코어(141b')의 직경은, 나노 코어(141b')를 성장시키는 마스크인 제1 물질층(130a)의 개구(131)에 따라 제어되므로, 상기 개구(131)의 크기를 더 크게 형성하면 나노 코어(141b')의 직경(R2)를 더욱 크게할 수 있다.
이와 같이, 나노 발광구조물(140b)의 직경(R2)을 크게 하여, 높이(h2)를 직경(R2)으로 나눈 값인 종횡비를 약 10%만 작게하여도, 나노 발광구조물(140b)의 부피는 20% 이상 증가되는 것으로 측정되었다. 나노 발광구조물(140b)의 부피와 직경(R2)이 증가되므로, 제1 영역(W1)에 배치된 나노 발광구조물(140a)에 비하여 외부의 충격에 더욱 강하게 될 수 있다.
이러한 종횡비는 나노 발광구조물(140b)의 높이(h2)를 작게 함으로서 감소될 수도 있다. 복수의 나노 발광구조물(140b) 사이의 간격(D2)은 유지하고 개구(131)의 직경을 크게 하면, 복수의 나노 발광구조물(140b) 사이의 피치(P2)가 증가하므로, 나노 발광구조물(140b)의 길이 방향으로의 성장속도가 늦춰지게 되어, 상대적으로 더 굵고 높이가 낮은 나노 발광구조물(140b)이 형성될 수 있다. 또한, 복수의 나노 발광구조물(140b) 사이의 피치(P2)를 유지하고 간격(D2)을 감소시키면 동일한 영역에 더 많은 나노 발광구조물(140b)이 형성되므로, 각각의 나노 발광구조물(140b)의 길이 방향으로의 성장속도가 늦춰지게 될 수 있다. 따라서, 굵기는 동일하나 길이가 짧은 나노 발광구조물(140b)이 형성될 수 있다.
이때, 제2 영역(W3, W4)에 배치되는 나노 발광구조물(140b)의 직경 또는 높이를 영역에 따라 서로 다르게하는 것도 가능하다. 본 실시예에서는 W3에 배치된 나노 발광구조물(140b)의 크기를 W4에 배치된 나노 발광구조물(140b)보다 크게하거나, W3에 배치된 나노 발광구조물(140b)의 높이를 W4에 배치된 나노 발광구조물(140b)보다 낮게할 수 있다. 이와 같이 배치하면, W1영역에서 W3영역으로 갈수록 점진적으로 직경이 커지거나, 높이가 낮아지도록 나노 발광구조물(140a, 140b)을 배치할 수 있다. 이와 같이, 나노 발광구조물(140a, 140b)의 형상을 점진적으로 변화시키면, 나노 발광구조물(140a, 140b)의 형상이 급격하게 변화하는 것이 완화되므로, 그 상부에 배치되는 콘택 전극(150) 또는 절연성 보호층(160)의 부착성이 향상될 수 있다.
아울러, 복수의 나노 발광구조물(140b) 사이의 피치(P2)를 크게 하면, 상기 복수의 나노 발광구조물(140b) 상에 전극을 형성하기가 용이한 효과가 있다. 예를 들어, W3 영역에 배치된 복수의 나노 발광구조물(140b) 사이의 피치(P2)를 크게 하면, 후속 공정에서 나노 발광구조물(140b) 상에 제2 전극(182)을 형성할 때, 금속입자를 충전시키기 용이하므로, 제2 전극(182)이 나노 발광구조물(140b)과 분리되는 문제가 방지될 수 있다. 제2 전극(182)이 나노 발광구조물(140b)이 전면적으로 분리되면 나노구조 반도체 발광소자(100)가 점등되지 않는 불량이 발생되며, 일부 영역이 분리될 경우에는 제2 전극(182)과 콘택 전극(150)이 접하는 면적이 감소하여, 나노구조 반도체 발광소자(100)의 동작 전압이 상승되는 문제가 발생할 수 있다.
이와 같이, 복수의 나노 발광구조물(140) 중 제2 전극(182b)의 하부 영역(W3) 및 그 인접 영역(W4)에 배치된 복수의 나노 발광구조물(140b)을 W1영역에 배치된 복수의 나노 발광구조물(140a)과 상이하게 형성하면, 나노 발광구조물 상에 형성되는 활성층(142)이 변화하여, 서로 상이한 파장의 빛이 발생될 수 있다. 특히, 활성층(142)은 W1 영역에 배치된 나노 코어(141a')에 최적화되도록 설계되어 있으므로, W3 및 W4 영역의 경우, 의도하지 않은 파장의 빛이 발생할 우려가 있다.
본 발명은 이러한 문제를 해소하기 위해, W3 및 W4 영역의 활성층(142)을 양자제한효과를 발생시키지 못하여 빛을 방출하지 못하는 두께로 형성할 수 있다. 또한, 경우에 따라서는, W3 및 W4 영역의 활성층(142)에서 빛이 방출되나, 나노구조 반도체 발광소자(100) 전체에서 방출되는 빛에는 영향을 미치지 못하게 할 수도 있다. W3 및 W4 영역의 나노 발광구조물(140b)은 W1 영역의 나노 발광구조물(140a)에 비하여 상대적으로 큰 직경을 갖는 나노 코어를 포함하므로, 활성층이 상대적으로 얇게 형성되어 인듐(In)의 조성 비율이 적어지게 된다. 따라서, W3 및 W4 영역에서는 상대적으로 장파장의 빛이 방출될 수 있다. 이러한 장파장의 빛은 다른 빛에 비해 사람의 시각에 영향을 적게 미치며, W3 및 W4영역은 W1영역에 비하여, 차지하는 면적이 상대적으로 좁으므로, W3 및 W4영역에서 다른 파장의 빛이 방출되더라도 이에 대한 영향은 극히 미미하게 되므로, 나노구조 반도체 발광소자(100) 전체에서 방출되는 빛에는 영향을 미치지 못하게 될 수 있다.
도 3에 도시된 바와 같이, 상기 나노 발광구조물(140)의 표면에는 콘택 전극(150)이 배치될 수 있다. 콘택 전극(150)은 제2 도전형 반도체층(143)과 오믹콘택을 실현할 수 있는 오믹 콘택 물질로 형성될 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층으로 제공될 수 있다. 이러한 전극물질 외에도, 상기 콘택 전극(150)은 ITO와 같은 투명 전극물질을 채용할 수 있으며, 필요에 따라 ZnO 또는 그래핀도 사용될 수도 있다.
또한, W3 및 W4 영역의 활성층(142)이 발광하는 것을 좀더 확실하게 방지하게 하기 위해, 상기 콘택 전극(150)과 W3 및 W4 영역의 제2 도전형 반도체층(143) 사이에 전류 차단층(미도시)이 더 게재될 수 있다. 이러한 전류 차단층은 SiO2, SiN, Al2O3, HfO, TiO2 또는 ZrO 과 같은 절연성 물질을 포함할 수 있으며, 나노 발광구조물(140)과 콘택 전극(150) 사이의 전류를 차단하여 W3 및 W4 영역에 배치된 나노 발광구조물(140b)의 활성층(142)에서 광이 방출하는 것을 근본적으로 방지할 수 있다.
이외에도, W3 및 W4 영역에 배치된 나노 발광구조물(140b)의 표면과 콘택 전극(150) 사이 오믹 콘택이 형성되는 것을 방지하기 위해, 상기 나노 발광구조물(140b)의 표면을 열처리하거나, Mg를 도핑할 수도 있으며, 수소이온을 이온 임플란테이션(Implantation)할 수도 있다.
상기 나노 발광구조물(140)의 둘레에는 절연성 보호층(160)이 충진될 수 있다. 상기 절연성 보호층(160)은 상기 나노 발광구조물(140)이 견고하게 유지되도록 지지하기 위한 지지체로서, 반도체 공정으로 페시베이션 구조를 제공할 수 있는 전기적 절연물질로 이루어질 수 있다. 이러한 절연성 보호층(160)은 SiO2 또는 SiNx과 같은 절연성 물질을 포함하는 보호층이 사용될 수 있다. 구체적으로, 상기 절연성 보호층(160)은, 나노 발광구조물(140) 사이의 공간의 충전을 용이하게 실현하도록, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다.
이러한 절연성 보호층(160)은 W1 영역에 배치된 나노 발광구조물(140a) 상에만 균일한 두께로 형성할 수 있다
도 1 에 도시된 바와 같이, 상기 나노구조 반도체 발광소자(100)는 제1 및 제2 전극(181, 182)을 포함할 수 있다. 또한, 도 2에 도시된 바와 같이, 상기 제1 전극(181)은 제1 도전형 반도체로 이루어진 베이스층(120)의 일부가 노출된 영역에 배치될 수 있으며, 상기 제2 전극(182)은 콘택 전극(150)이 노출된 W3 영역에 배치될 수 있다.
제1 전극(181)과 제2 전극(182)은 각각 패드부(181a, 182a) 및, 패드부(181a, 182a)로부터 연장되는 하나 이상의 핑거부(181b, 182b)를 갖는 것으로 도 1에 도시하였으나, 반드시 이와 같은 형태로 한정되는 것이 아니며 다양하게 변형될 수 있다.
이와 같은 새로운 구조의 나노구조 반도체 발광소자(100)는, 다양한 제조방법을 이용하여 구현될 수 있다. 도 4 내지 도 13은 도 1의 나노구조 반도체 발광소자의 제조공정을 나타내는 주요 단계별 도면들이다.
본 제조방법은 제1 도전형 반도체로 이루어진 베이스층(120)을 제공하는 단계로 시작된다.
도 4에 도시된 바와 같이, 상기 기판(110) 상에 제1 도전형 반도체를 성장시켜 베이스층(120)을 제공할 수 있다.
상기 베이스층(120)은 나노 발광구조물을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물의 일측 극성을 서로 전기적으로 연결하는 구조로서 제공될 수 있다. 따라서, 앞서 설명한 바와 같이, 상기 베이스층(120)은 전기적 도전성을 갖는 반도체 단결정으로 형성된다.
상기 기판(110)으로는 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN이 사용될 수 있다. 상기 기판(110)은 반구형상인 요철이 형성된 상면을 가질 수 있다. 상기 요철은 반구형상에 한정되지 아니하며, 다양하게 변형될 수 있다. 예를 들어, 상기 요철은 삼각형, 사각형, 사다리꼴과 같은 단면을 갖는 형상일 수 있다. 이러한 요철을 도입함으로써 광추출효율을 개선할 뿐만 아니라, 결함밀도를 감소시킬 수 있다. 이러한 효과를 고려하여 상기 요철의 단면 형상, 크기 및/또는 분포와 같은 인자는 다양하게 선택될 수 있다.
상기 베이스층(120)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형을 갖도록 Si와 같은 n형 불순물로 도프될 수 있다. 예를 들어, 후속 공정에서 나노 코어(141a, 141b)의 성장을 위해서 제공되는 상기 베이스층(120)의 두께는 1㎛ 이상일 수 있다. 또한, 후속 전극형성공정 등을 고려하여, 상기 베이스층(120)의 두께는 3∼10㎛일 수 있다. 상기 베이스층(120)은 1×1018/㎤ 이상의 n형 불순물 농도를 갖는 GaN을 포함할 수 있다. 상기 베이스층의 형성 전에 버퍼층이 추가로 형성될 수 있다.
특정 예에서, 상기 기판(110)은 Si 기판일 수 있으며, 이 경우에, 버퍼층으로서 AlyGa(1-y)N(0≤y≤1)을 사용할 수 있다. 예를 들어, 상기 버퍼층은 서로 다른 조성을 갖는 2개 이상의 층을 복수 회 반복하여 적층된 구조일 수 있다. 상기 버퍼층은 Al의 조성이 점진적으로 감소되거나 증가하는 그레이딩(grading) 구조를 포함할 수도 있다.
다음으로, 도 5에 도시된 바와 같이, 상기 베이스층(120) 상에 복수의 개구(C1, C2)를 가지며 식각정지층이 개재된 마스크(130)를 형성한다.
본 실시예에 채용된 마스크(130)는, 상기 베이스층(120) 상에 형성된 제1 물질층(130a)과 상기 제1 물질층(130a) 상에 형성되며 상기 제1 물질층(130a)의 식각률보다 큰 식각률을 갖는 제2 물질층(130b)을 포함할 수 있다.
상기 제1 물질층(130a)은 상기 식각정지층으로 제공된다. 즉, 상기 제1 물질층(130a)은 동일한 식각조건에서 상기 제2 물질층(130b)의 식각률보다 낮은 식각률을 갖는다.
적어도 상기 제1 물질층(130a)은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 물질층(130b)도 절연 물질일 수 있다. 상기 제1 및 제2 물질층(130a, 130b)은 원하는 식각률 차이를 위해서 서로 다른 물질일 수 있다. 예를 들어, 상기 제1 물질층(130a)은 SiN이며, 상기 제2 물질층(130b)은 SiO2일 수 있다. 이와 달리, 이러한 식각률의 차이는 공극밀도를 이용하여 구현될 수 있다. 이 경우에는 제1 및 제2 물질층(130a, 130b)을 공극밀도가 상이한 동일한 물질로 형성될 수 있다.
상기 제1 및 제2 물질층(130a, 130b)의 총 두께는 원하는 나노 발광구조물의 높이를 고려하여 설계될 수 있다. 상기 제1 물질층(130a)은 상기 제2 물질층(130b)의 두께보다 작은 두께를 갖는다. 상기 제1 물질층(130a)에 의한 식각 정지 레벨은 상기 베이스층(120) 표면으로부터 상기 마스크(130)의 전체 높이, 상기 제1 및 제2 물질층(130a, 130b)의 총 두께의 1/3 이하의 지점에 위치할 수 있다.
상기 마스크(130)의 전체 높이, 상기 제1 및 제2 물질층(130a, 130b)의 총 두께는, 1㎛이상, 바람직하게는 5∼10㎛일 수 있다. 상기 제1 물질층(130a)은 0.5㎛이하일 수 있다.
상기 제1 및 제2 물질층(130a, 130b)을 순차적으로 베이스층(120) 상에 형성한 후에, 복수의 개구(C1, C2)를 형성하여 상기 베이스층(120) 영역을 노출시킬 수 있다.
상기 개구(C1, C2)는 서로 다른 패턴으로 형성될 수 있다. 구체적으로, 본 실시예서는, 2개의 다른 그룹(C1, C2)으로 형성될 수 있다. 제2 그룹의 개구(C2)는 제1 그룹의 개구(C1)보다 직경이 크게 형성될 수 있다. 또한, 제2 그룹의 개구(C2)는 제1 그룹의 개구(C1)보다 간격이 크게 형성될 수 있다.
대체로, 개구의 간격이 커진다는 것은 상대적으로 동일 면적에 대한 소스가스의 접촉량이 많아진다는 것을 의미하므로, 나노 코어(141a, 141b)의 성장속도가 상대적으로 빨라지며, 개구의 폭이 커진다는 것은 동일 면적에서 소스가스의 접촉량이 감소되는 것을 의미하므로, 나노 코어(141a, 141b)의 성장속도가 상대적으로 느려질 수 있다.
상기 개구의 간격이 증가할수록 활성층 및/또는 제2 도전형 반도체 층의 두께(코어를 중심으로 측면 방향)도 증가하는 경향이 있다.
상기 개구(C1, C2)는 반도체 공정을 이용하여 제조될 수 있으며, 예를 들어, 딥 에칭(deep-etching)공정을 이용하여 높은 종횡비(높이를 직경으로 나눈 값)를 갖는 개구를 형성할 수 있다. 상기 개구(C1, C2)의 종횡비는 5이상, 나아가 10이상으로도 구현될 수 있다. 또한, W3 및 W3영역에 형성된 개구(C2)의 종횡비는, 이외의 영역에 형성된 개구(C1)의 종횡비보다 적어도 10% 이상 작게 형성될 수 있다.
이러한 개구(C1, C2)의 평면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 평면 형상의 경우에는, 다각형, 사각형, 타원형, 원형과 같이 다양하게 구현될 수 있다. 개구(C1, C2)의 배열도 다양하게 구현될 수 있으나, 앞서 설명한 바와 같이, W3 및 W4 영역에 배치될 나노 발광구조물(140b) 간의 피치를 크게 하기 위해, W3 및 W4 영역에 배치된 개구(C2)의 피치를 W1 영역의 개구(C1)의 피치보다 크게 할 수 있다.
다음으로, 도 6에 도시된 바와 같이, 상기 복수의 개구(C1, C2)가 충진되도록 상기 베이스층(120)의 노출된 영역에 제1 도전형 반도체를 성장시킴으로써 복수의 나노 코어(141a, 141b)를 형성한다. 개구의 폭과 간격에 의한 나노 코어(141a, 141b)의 성장속도 차이로 인해, 복수의 개구(C1, C2)개에 형성되는 나노 코어(141a, 141b)의 높이는 각각 그룹별로 다른 높이(h1, h2)를 가질 수 있다.
이어, 도 7에 도시된 바와 같이, 상기 복수의 나노 코어(141a, 141b)의 측면이 노출되도록 상기 식각정지층인 제1 물질층(130a)까지 마스크(130)을 제거한다.
상기 마스크(130)의 제거는 화학적 식각 공정을 통하여 수행될 수 있다. 구체적으로 상기 제2 물질층(130b)은 BOE(Buffered Oxide Etchant)를 이용한 습식 식각 공정을 통하여 제거될 수 있다.
본 실시예에서는, 상기 제2 물질층(130b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(130b)만을 제거하고 상기 제1 물질층(130a)을 잔류시킬 수 있다. 상기 잔류한 제1 물질층(130a)은 후속 성장공정에서는 활성층(142) 및 제2 도전형 반도체층(143)이 상기 베이스층(120)과 접속되는 것을 방지하는 역할을 한다.
다음으로, 도 8에 도시된 바와 같이, 나노 코어(141a, 141b)의 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다.
상기 마스크(130)의 상층인 제2 물질층(130b)을 제거한 후에, 나노 코어(141a, 141b)의 표면을 일정한 조건에서 열처리하여 나노 코어(141a, 141b)의 결정면을 반극성 또는 비극성 결정면과 같이 결정성장에 유리한 안정적인 면으로 전환시킬 수 있다.
상기 나노 코어(141a, 141b)는 개구(131)의 형상에 따라 정해지는 결정면을 갖는다. 개구의 형상에 따라 달리하지만, 대체로 이렇게 얻어진 나노 코어(141a, 141b)의 표면은 상대적으로 안정적이지 못한 결정면을 가지며, 후속 결정성장에 유리한 조건이 아닐 수 있다.
본 실시예와 같이, 개구가 원기둥의 로드형상일 경우에, 나노 코어(141a, 141b)의 측면은 특정 결정면이 아닌 곡면을 가질 수도 있다. 이러한 나노 코어(141a, 141b)를 열처리하면 그 표면의 불안정한 결정이 재배열되면서 반극성 또는 비극성과 같은 안정적인 결정면을 가질 수 있다. 열처리 조건은 적어도 800℃에서 실행하며 수분 내지 수십분 간 실행함으로써 원하는 안정된 결정면으로 전환시킬 수 있다.
예를 들어, 상기 사파이어 기판의 C(0001)면을 이용하여 나노 코어(141a, 141b)를 성장시킨 경우에, 800℃이상에서 열처리함으로써 곡면 또는 불완전한 결정면을 비극성면(m면)으로 전환시킬 수 있다. 이러한 결정면의 안정화 과정은 고온의 열처리과정에 의해 구현될 수 있다. 이러한 원리는 고온에서의 표면에 위치한 결정의 재배열되거나 챔버 내에서 소스가스가 잔류하는 경우에 이러한 잔류 소스가스가 증착되어 안정적인 결정면을 갖도록 부분적인 재성장이 진행되는 것으로 이해할 수 있다.
특히, 재성장의 경우에, 챔버 내에서 소스 가스가 잔류한 분위기에서 열처리 공정이 수행되거나 소량의 소스가스를 의도적으로 공급하는 조건에서 열처리될 수 있다. 이와 같이, 상기 열처리 단계는 마스크를 제거한 후 MOCVD 안에서 코어 형성 조건과 유사한 조건에서 이루어지며 나노 구조물의 표면 품질을 향상시킬 수 있다. 즉, 이러한 열처리 공정을 통해 마스크 제거 후 제작된 코어의 표면 비균일성(예, 결함(defect) 등)을 제거할 수 있으며 안정한 구조(예, 6각형 기둥)으로 형상 제어를 할 수 있다. 이러한 열처리 공정의 온도는 코어를 성장시키는 조건과 유사한 온도조건, 예를 들어 800∼1200℃ 사이에서 이루어질 수 있다. 이러한 재성장으로 인해, 열처리된 나노 코어(141a', 141b')의 사이즈가 다소 증가될 수 있다
다음으로, 도 9에 도시된 바와 같이, 상기 복수의 나노 코어(141a', 141b')의 표면에 활성층(142) 및 제2 도전형 반도체층(143)을 순차적으로 성장시킨다.
이러한 공정을 통해서, 나노 발광구조물(140a, 140b)은 제1 도전형 반도체가 나노 코어(141a', 141b')로 제공되고, 나노 코어(141a', 141b')를 감싸는 활성층(142) 및 제2 도전형 반도체층(143)이 쉘층으로 제공되는 코어-쉘(core-shell) 구조를 가질 수 있다.
상기 활성층(142)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다.
상기 제2 도전형 반도체층(143)은 p형 AlxInyGa1 -x- yN을 만족하는 결정일 수 있다. 상기 제2 도전형 반도체층(143)은 활성층(142)과 인접한 부분에 전류 차단층(미도시)을 더 포함할 수 있다. 상기 전류 차단층(미도시)은 복수의 서로 다른 조성의 n형 AlxInyGa1 -x- yN을 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있으며, 활성층(142)보다 밴드갭이 커서 제2 도전형(p형) 반도체층(143)으로 전자가 넘어가는 것을 방지한다.
상기 활성층(142)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 또는 GaN/AlGaN 구조가 사용될 수 있으며, 필요에 따라, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다.
이어서, 나노 발광구조물(140a, 140b)의 표면에 콘택 전극(150)을 형성한다. 상기 콘택 전극(150)은 제2 도전형 반도체층(143)과 오믹 콘택을 이루는 물질로 형성될 수 있으며, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 이러한 전극물질 외에도, 상기 콘택 전극(150)은 ITO와 같은 투명 전극물질을 채용할 수 있으며, 필요에 따라 그래핀이 사용될 수도 있다.
다음으로, 도 10에 도시된 바와 같이, 상기 나노 발광구조물(140)을 덮도록 절연성 보호층(160)을 충전하고, 제1 전극이 형성될 영역(W2)을 정의할 수 있다.
상기 절연성 보호층(160)은 반도체 공정으로 페시베이션구조를 제공할 수 있는 전기적 절연물질이면 사용될 수 있다. 이러한 절연성 보호층(160)으로는 SiO2 또는 SiNx과 같은 절연성 보호층이 사용될 수 있다. 구체적으로, 상기 절연성 보호층(160)으로서, 나노 발광구조물(140) 사이의 공간의 충전을 용이하게 실현하도록, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다. 본 실시예에서는 TEOS와 같은 물질이 사용될 수 있다.
제1 전극이 형성될 영역(W2)은 베이스층(120)의 일부를 제거하여 노출시킴으로서 정의할 수 있다. 제1 전극이 형성될 영역(W2)에 형성된 홈부(O)에는 후속 공정에서 제1 전극이 배치될 수 있다. 이러한 제거공정은 포토 리소그래피 공정을 이용하여 구현될 수 있다.
다음으로 도 11에 도시된 바와 같이, 상기 절연성 보호층(160)을 덮도록 포토레지스트(170)를 도포하고, 제1 및 제2 전극이 형성될 영역(W2, W3)을 정의하는 홈부(e1, e2)를 형성하기 위해 포토레지스트(170)을 선택적으로 식각하여 제거한다. 이러한 식각공정은 CF4 플라즈마 처리 또는 O2 플라즈마 처리와 같은 건식식각을 통하여 수행될 수 있다. 이어, 도 12에 도시된 바와 같이, 홈부(e2)에 노출된 절연성 보호층(160)을 선택적으로 제거하여 제2 전극이 형성될 영역(W3)을 노출시킨다. 절연성 보호층(160)을 TEOS와 같은 물질로 형성한 경우, BOE(Buffered Oxide Etchant)를 이용한 습식 식각 공정을 통하여 선택적으로 제거될 수 있다. 그러나, 습식식각의 특성상, 제2 전극이 형성될 영역(W3)만 식각되는 것이 아니라, 그 주변 영역까지 식각되어 리세스 영역(W3)가 형성되어, 제2 전극이 형성될 영역에 정의된 홈부(e2')가 확장되게 된다. 이러한 리세스 영역(W4)은 제2 전극이 형성될 영역(W3)의 둘레에 소정의 폭을 가지고 형성되며, 상기 소정의 폭은 약 5㎛ 미만일 수 있다.
따라서, 리세스 영역(W4)에 배치된 나노 발광구조물(140b)는 둘레에 절연성 보호층(160)이 제거되어 충격에 약할 수 있으나, 본 실시예의 경우, 리세스 영역(W4)에 배치된 나노 발광구조물(140b)을 충격에 강한 구조로 형성하였으므로 후속 공정에서 외부의 충격이 가해지더라도 나노 발광구조물(140b)이 손상되는 것이 감소된다.
다음으로, 도 13에 도시된 바와 같이, 금속막(180)을 증착하면 e1영역 및 e2'영역에 각각 제1 전극(181b)및 제2 전극(182b)을 형성할 수 있다. 본 공정에서 사용되는 전극 물질은 제1 및 제2 전극(181b, 182b)의 공통 전극물질이 사용될 수 있다. 예를 들면, 상기 제1 및 제2 전극(181b, 182b)을 위한 물질은 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, Sn, TiW, AuSn 또는 이들의 공융 금속을 포함할 수 있다.
이때, 리세스 영역(W4)에 배치된 나노 발광구조물(140b)에는 금속막이 증착되지 못하게 되므로, 리세스 영역(W4)에 배치된 나노 발광구조물(140b)은 제2 전극(182b)이 형성되지 않게 된다. 종래의 경우, 이러한 리세스 영역(W4)의 나노 발광구조물(140b)은 금속막(180) 및 포토레지스트(170)를 제거하는 공정에서, 쉽게 부러지는 문제가 있었다. 본 실시예의 경우, 이러한 리세스 영역(W4)에 배치된 나노 발광구조물(140b)의 구조를 다른 영역(W1)에 비해 충격에 강한 구조로 형성하였으므로, 포토레지스트(170)를 제거하는 공정 중 충격이 가해져도 이러한 리세스 영역(W4)에 배치된 나노 발광구조물(140b)이 손상되어 부러지는 문제가 미연에 방지될 수 있다.
상술된 실시예에 따른 나노구조 반도체 발광소자는 다양한 패키지로 구현될 수 있다.
도 14에 도시된 반도체 발광소자 패키지(1000)는 반도체 발광소자(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 포함할 수 있다. 여기서 반도체 발광소자(1001)는 상기 도 1의 나노구조 반도체 발광소자(100)일 수 있으며, 이에 대한 설명은 생략한다.
상기 반도체 발광소자(1001)는 리드 프레임(1003)에 실장되어 와이어(W)를 통하여 리드 프레임(1003)과 전기적으로 연결될 수 있다.
필요에 따라, 반도체 발광소자(1001)는 리드 프레임(1003) 아닌 다른 영역, 예를 들어, 패키지 본체(1002)에 실장될 수 있다. 또한, 패키지 본체(1002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(1005)가 형성될 수 있다.
도 15에 도시된 반도체 발광소자 패키지(2000)는 반도체 발광소자(2001), 실장 기판(2010) 및 봉지체(2003)를 포함할 수 있다.
상기 반도체 발광소자(2001)의 표면 및 측면에는 파장변환부가 형성될 수 있다. 상기 반도체 발광소자(2001)는 실장 기판(2010)에 실장되어 와이어(W)를 통하여 실장 기판(2010)과 전기적으로 연결될 수 있다.
실장 기판(2010)은 기판 본체(2011), 상부 전극(2013) 및 하부 전극(2014)과 상부 전극(2013)과 하부 전극(2014)을 연결하는 관통 전극(2012)을 포함할 수 있다. 실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(2003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(2003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
상술된 실시예에 따른 나노구조 반도체 발광소자 및 이를 구비한 패키지는 다양한 응용제품에 유익하게 적용될 수 있다.
도 16 및 도 17은 본 발명의 일 실시 형태에 따른 나노구조 반도체 발광소자 및 이를 구비한 패키지를 백라이트 유닛에 적용한 예를 나타내는 단면도이다.
도 16를 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 14 및 도 15를 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 나노구조 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 나노구조 반도체 발광소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
도 16의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 17에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 18 및 도 19는 본 발명의 일 실시 형태에 의한 나노구조 반도체 발광소자 및 이를 구비한 패키지를 조명 장치에 적용한 예를 나타내는 분해사시도이다.
도 18을 참조하면, 조명장치(5000)는 벌브형 램프이며, 발광모듈(5010)과 구동부(5020)와 외부접속부(5030)를 포함한다. 또한, 외부 및 내부 하우징(5040, 5050)과 커버부(5060)와 같은 외형구조물을 추가적으로 포함할 수 있다.
발광모듈(5010)은 도 1의 나노구조 반도체 발광소자(100)와 동일하거나 유사한 구조를 가지는 반도체 발광소자(5011)와 그 반도체 발광소자(5011)가 탑재된 회로기판(5012)을 포함할 수 있다. 본 실시 형태에서는, 한 개의 반도체 발광소자(5011)가 회로기판(5012) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5011)가 직접 회로기판(5012)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
외부 하우징(5040)은 열방출부로 작용할 수 있으며, 발광모듈(5010)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5041) 및 외부 하우징(5040)의 측면을 둘러싸는 방열핀(5042)을 포함할 수 있다. 커버부(5060)는 발광모듈(5010) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5020)는 내부 하우징(5050)에 장착되어 소켓구조와 같은 외부접속부(5030)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5020)는 발광모듈(5010)의 반도체 발광소자(5011)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5020)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함 할 수도 있다.
도 19를 참조하면, 조명장치(6000)는 일 예로서 바(bar)-타입 램프이며, 발광모듈(6010), 몸체부(6020), 커버부(6030) 및 단자부(6040)를 포함할 수 있다.
발광모듈(6010)은 기판(6012)과, 기판(6012) 상에 장착되는 복수의 반도체 발광소자(6011)을 포함할 수 있다. 반도체 발광소자(6011)는 도 1의 나노구조 반도체 발광소자(100) 또는 도 14 및 도 15의 나노구조 반도체 발광소자 패키지(1000, 2000)가 채용될 수 있다.
몸체부(6020)는 리세스(6021)에 의해 발광모듈(6010)을 일면에 장착하여 고정시킬 수 있으며, 발광모듈(6010)에서 발생되는 열을 외부로 방출시킬 수 있다. 따라서, 몸체부(6020)는 지지 구조물의 일종으로 히트 싱크를 포함할 수 있으며, 양 측면에는 방열을 위한 복수의 방열 핀(6022)이 돌출되어 형성될 수 있다.
커버부(6030)는 몸체부(6020)의 걸림 홈(6023)에 체결되며, 광이 외부로 전체적으로 균일하게 조사될 수 있도록 반원 형태의 곡면을 가질 수 있다. 커버부(6030)의 바닥면에는 몸체부(6020)의 걸림 홈(6023)에 맞물리는 돌기(6031)가 높이 방향을 따라서 형성될 수 있다.
단자부(6040)는 몸체부(6020)의 높이 방향의 양 끝단부 중 개방된 적어도 일측에 구비되어 발광모듈(6010)에 전원을 공급할 수 있으며, 외부로 돌출된 전극 핀(6041)을 포함할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 나노구조 반도체 발광소자
110: 기판
120: 베이스층
130: 마스크
140: 나노 발광구조물
150: 콘택 전극
160: 절연성 보호층
170: 포토레지스트
180: 금속막

Claims (10)

  1. 제1 영역과 제2 영역을 가지며 제1 도전형 반도체층으로 이루어진 베이스층;
    상기 베이스층의 상면에 배치되며, 제1 도전형 반도체로 이루어진 복수의 나노 코어, 상기 복수의 나노 코어 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물;
    상기 제2 도전형 반도체층에 전기적으로 접속되도록 상기 복수의 나노 발광구조물의 표면에 배치된 콘택전극;
    상기 베이스층과 전기적으로 접속된 제1 전극;
    상기 제2 영역에 배치된 복수의 나노 발광구조물 중 적어도 일부의 나노 발광구조물의 표면에 배치된 상기 콘택전극을 덮도록 배치되는 제2 전극; 및
    상기 제1 영역에 배치된 복수의 나노 발광구조물의 사이에 충전된 절연성 보호층을 포함하며,
    상기 제2 영역에 배치된 복수의 나노 발광구조물은 상기 절연성 보호층으로부터 노출되고,
    상기 복수의 나노 발광구조물 중 상기 절연성 보호층으로부터 노출된 상기 제2 영역에 배치된 나노 발광구조물은 상기 제1 영역에 배치된 나노 발광구조물과 상이한 형상을 가진 나노구조 반도체 발광소자.

  2. 제1항에 있어서,
    상기 제2 영역에 배치된 나노 발광구조물의 직경은 상기 제1 영역에 배치된 나노 발광구조물의 직경보다 큰 것을 특징으로 하는 나노구조 반도체 발광소자.
  3. 제1항에 있어서,
    상기 제2 영역에 배치된 나노 발광구조물의 높이는 상기 제1 영역에 배치된 나노 발광구조물의 높이보다 낮은 것을 특징으로 하는 나노구조 반도체 발광소자.
  4. 제3항에 있어서,
    상기 제2 영역에 배치된 나노 발광구조물 사이의 피치는 상기 제1 영역에 배치된 나노 발광구조물 사이의 피치보다 큰 것을 특징으로 하는 나노구조 반도체 발광소자.
  5. 제1항에 있어서,
    상기 제2 영역에 배치된 나노 발광구조물의 종횡비는 상기 제1 영역에 배치된 나노 발광구조물의 종횡비보다 작은 것을 특징으로 하는 나노구조 반도체 발광소자.
  6. 제5항에 있어서,
    상기 제2 영역에 배치된 나노 발광구조물의 종횡비는 상기 제1 영역에 배치된 나노 발광구조물의 종횡비보다 적어도 10%이상 작은 것을 특징으로 하는 나노구조 반도체 발광소자.
  7. 제1항에 있어서,
    상기 제2 영역은 상기 제2 전극에 덮인 영역 및 그와 인접한 영역인 것을 특징으로 하는 나노구조 반도체 발광소자.
  8. 제7항에 있어서,
    상기 인접한 영역은 상기 제2 전극에 덮인 영역의 둘레에 소정의 폭을 가지도록 배치된 것을 특징으로 하는 나노구조 반도체 발광소자.
  9. 제8항에 있어서,
    상기 소정의 폭은 5㎛ 미만인 것을 특징으로 하는 나노구조 반도체 발광소자.
  10. 제1 도전형 반도체로 이루어지며, 일 영역 및 상기 일 영역을 둘러싸며 상기 일 영역과 소정 간격으로 분리된 다른 영역을 갖는 베이스층;
    상기 베이스층 상에 서로 이격되도록 배치되며, 각각 제1 도전형 반도체로 이루어진 나노 코어, 상기 나노 코어 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물;
    상기 복수의 나노 발광구조물의 표면에 배치된 콘택전극;
    상기 베이스층과 전기적으로 접속된 제1 전극;
    상기 콘택전극 중 상기 일 영역에 해당하는 부분을 덮도록 배치되는 제2 전극; 및
    상기 다른 영역에 배치된 복수의 나노 발광구조물의 사이에 충전된 절연성 보호층을 포함하며,
    상기 일 영역에 배치된 복수의 나노 발광구조물은 상기 절연성 보호층으로부터 노출되고,
    상기 복수의 나노 발광구조물 중 상기 일 영역에 위치한 나노 발광구조물은 상기 다른 영역에 배치된 나노 발광구조물과 상이한 형상을 가진 나노구조 반도체 발광소자.

KR1020140114199A 2014-08-29 2014-08-29 나노구조 반도체 발광소자 KR102227770B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140114199A KR102227770B1 (ko) 2014-08-29 2014-08-29 나노구조 반도체 발광소자
US14/838,635 US9537051B2 (en) 2014-08-29 2015-08-28 Nanostructure semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140114199A KR102227770B1 (ko) 2014-08-29 2014-08-29 나노구조 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20160027431A KR20160027431A (ko) 2016-03-10
KR102227770B1 true KR102227770B1 (ko) 2021-03-16

Family

ID=55403511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140114199A KR102227770B1 (ko) 2014-08-29 2014-08-29 나노구조 반도체 발광소자

Country Status (2)

Country Link
US (1) US9537051B2 (ko)
KR (1) KR102227770B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102203461B1 (ko) * 2014-07-10 2021-01-18 삼성전자주식회사 나노 구조 반도체 발광 소자
KR102634860B1 (ko) * 2016-11-29 2024-02-07 엘지전자 주식회사 카메라 렌즈
JP7137066B2 (ja) * 2018-10-23 2022-09-14 日亜化学工業株式会社 発光素子の製造方法
JP7227463B2 (ja) 2018-12-27 2023-02-22 日亜化学工業株式会社 発光素子及びその製造方法
EP3754731A1 (en) * 2019-06-21 2020-12-23 Aledia Method for local removal of semiconductor wires
KR20210155693A (ko) 2020-06-16 2021-12-23 삼성전자주식회사 플랫 탑을 갖는 나노로드 반도체층과 이를 이용한 마이크로 led와 이를 포함하는 화소 플레이트와 이를 포함하는 디스플레이 장치와 전자장치들

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
CA2522358A1 (en) 2003-04-04 2004-10-14 Startskottet 22286 Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100658938B1 (ko) 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
NZ570678A (en) 2006-03-10 2010-10-29 Stc Unm Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
WO2008140611A2 (en) 2006-12-18 2008-11-20 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
JP5097460B2 (ja) 2007-06-26 2012-12-12 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
JP5145120B2 (ja) 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP5836122B2 (ja) 2008-07-07 2015-12-24 グロ アーベーＧｌｏ Ａｂ ナノ構造のｌｅｄ
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
FR2949278B1 (fr) 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
SG186261A1 (en) 2010-06-18 2013-01-30 Glo Ab Nanowire led structure and method for manufacturing the same
KR101710159B1 (ko) 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
KR20120059064A (ko) 2010-11-30 2012-06-08 삼성엘이디 주식회사 발광소자 및 그 제조방법
CN102760799B (zh) 2011-04-29 2015-01-21 清华大学 发光二极管的制备方法
KR20120133961A (ko) 2011-05-31 2012-12-11 한국전자통신연구원 유기발광다이오드 및 그 제조방법
US20120305966A1 (en) 2011-05-31 2012-12-06 Electronics And Telecommunications Research Institute Organic light emitting diode and method of fabricating the same
KR20130131217A (ko) 2012-05-23 2013-12-03 삼성전자주식회사 반도체 발광소자
US20130313514A1 (en) 2012-05-23 2013-11-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR102018615B1 (ko) * 2013-01-18 2019-09-05 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR102022266B1 (ko) 2013-01-29 2019-09-18 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
KR101603207B1 (ko) * 2013-01-29 2016-03-14 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
KR101977677B1 (ko) 2013-02-05 2019-05-13 삼성전자주식회사 반도체 발광소자

Also Published As

Publication number Publication date
KR20160027431A (ko) 2016-03-10
US9537051B2 (en) 2017-01-03
US20160064609A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
KR102188497B1 (ko) 나노구조 반도체 발광소자
JP7118427B2 (ja) 半導体素子
KR101603207B1 (ko) 나노구조 반도체 발광소자 제조방법
US9099573B2 (en) Nano-structure semiconductor light emitting device
KR102022266B1 (ko) 나노구조 반도체 발광소자 제조방법
US9461199B2 (en) Nanostructure semiconductor light-emitting device
KR102227770B1 (ko) 나노구조 반도체 발광소자
KR101150861B1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
KR102227771B1 (ko) 나노구조 반도체 발광소자
KR102075985B1 (ko) 나노구조 반도체 발광소자
KR102337405B1 (ko) 나노구조 반도체 발광소자
KR102203461B1 (ko) 나노 구조 반도체 발광 소자
US9537049B2 (en) Nanostructure semiconductor light emitting device
KR102122362B1 (ko) 나노구조 반도체 발광소자
KR102223036B1 (ko) 나노구조 반도체 발광소자
KR102188496B1 (ko) 나노구조 반도체 발광소자
US20160064607A1 (en) Nanostructure semiconductor light emitting device
KR20120034910A (ko) 반도체 발광소자 및 이의 제조방법
KR102261951B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
KR102252991B1 (ko) 나노구조 반도체 발광소자
KR102038384B1 (ko) 나노구조 반도체 발광소자
KR20110085727A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant